Fitter report for dds_and_nios_lab
Tue Apr 04 18:35:34 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 04 18:35:33 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; dds_and_nios_lab                                ;
; Top-level Entity Name              ; dds_and_nios_lab                                ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 17,411 / 33,216 ( 52 % )                        ;
;     Total combinational functions  ; 15,169 / 33,216 ( 46 % )                        ;
;     Dedicated logic registers      ; 8,172 / 33,216 ( 25 % )                         ;
; Total registers                    ; 8240                                            ;
; Total pins                         ; 355 / 475 ( 75 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 83,410 / 483,840 ( 17 % )                       ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6       ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; PowerPlay Power Optimization                                               ; Off                ; Normal compilation             ;
; Limit to One Fitting Attempt                                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Fast               ; Normal                         ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                              ; Action           ; Operation          ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[16]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[17]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[18]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[19]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[20]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[21]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[22]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[23]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[24]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[25]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[26]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[27]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[28]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[29]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[30]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src1[31]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_bank[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_bank[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                                         ; Inverted         ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                                                         ; Inverted         ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                                                         ; Inverted         ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                                                         ; Inverted         ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_dqm[0]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_dqm[1]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[31]~94                                                                                                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~0                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~1                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~2                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~3                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~4                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~5                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~6                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~7                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~8                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~9                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~10                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~11                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~12                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~13                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~14                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~15                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~16                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~17                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~18                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~19                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~20                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~21                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~22                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~23                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~24                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~25                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~26                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~27                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~28                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~29                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~30                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~31                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~32                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~33                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|src_payload~34                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~5                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~6                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~7                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~8                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~9                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~10                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~11                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~12                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~13                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~14                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~15                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~16                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~17                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~18                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~19                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~20                                                                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Add8~1                                                                                                                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Add8~2                                                                                                                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonARegAddrInc[0]~1                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonAReg[2]~2                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[0]~15                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[1]~14                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[2]~13                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[3]~12                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[4]~11                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[5]~10                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[6]~9                                                                                                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[7]~8                                                                                                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[8]~7                                                                                                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[9]~6                                                                                                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[10]~5                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[11]~4                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[12]~3                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[13]~2                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[14]~1                                                                                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[15]~16                                                                                                                                                                                                                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_mem_byte_en~0                                                                                                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[0]~12                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[1]~27                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[2]~11                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[3]~26                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[4]~10                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[5]~25                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[6]~9                                                                                                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[7]~24                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[8]~8                                                                                                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[9]~23                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[10]~7                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[11]~22                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[12]~6                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[13]~21                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[14]~5                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[15]~20                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[16]~4                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[17]~19                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[18]~3                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[19]~18                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[20]~2                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[21]~17                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[22]~1                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[23]~16                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[24]~0                                                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[25]~31                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[26]~15                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[27]~30                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[28]~14                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[29]~29                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[30]~13                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_rot_prestep1[31]~28                                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[0]~15                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[1]~14                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[2]~13                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[3]~12                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[4]~11                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[5]~10                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[6]~8                                                                                                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[7]~7                                                                                                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[8]~6                                                                                                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[9]~5                                                                                                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[10]~4                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[11]~3                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[12]~2                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[13]~1                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[14]~0                                                                                                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[15]~16                                                                                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Equal292~3                                                                                                                                                                                                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_data_rd_addr_nxt[0]~8                                                                                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_pc_plus_one[0]~0                                                                                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_control_reg_rddata[2]~1                                                                                                                                                                                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_control_reg_rddata[3]~0                                                                                                                                                                                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_control_reg_rddata~4                                                                                                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_control_reg_rddata~5                                                                                                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_mem_byte_en[0]~7                                                                                                                                                                                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_mem_byte_en[1]~0                                                                                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|Add0~1                                                                                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|LessThan1~0                                                                                                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[0]_OTERM409                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[1]_OTERM379                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[2]_OTERM377                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[3]_OTERM375                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[4]_OTERM373                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[5]_OTERM371                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[6]_OTERM369                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[7]_OTERM367                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[8]_OTERM405                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[9]_OTERM411                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[10]_OTERM401                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[11]_OTERM399                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[12]_OTERM397                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[13]_OTERM395                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[14]_OTERM393                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[15]_OTERM391                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[16]_OTERM389                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[17]_OTERM387                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[18]_OTERM385                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[19]_OTERM383                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[20]_OTERM381                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[21]_OTERM403                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[0]_OTERM361                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[1]_OTERM359                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[2]_OTERM357                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[3]_OTERM355                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[4]_OTERM353                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[5]_OTERM351                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[6]_OTERM349                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[7]_OTERM347                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[8]_OTERM345                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[9]_OTERM343                                                                                                                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[10]_OTERM341                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[11]_OTERM339                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[12]_OTERM337                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[13]_OTERM335                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[14]_OTERM333                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_data[15]_OTERM331                                                                                                                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_dqm[0]_OTERM365                                                                                                                                                                                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_dqm[1]_OTERM363                                                                                                                                                                                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_rnw_OTERM407                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[1]_OTERM147                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[1]_OTERM149                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[1]_OTERM151                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[3]                                                                                                                                                                                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[3]_OTERM153                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[3]_OTERM155                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_count[3]_OTERM157                                                                                                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|Add0~1                                                                                                                                                                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|Add0~47                                                                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|av_readdata[0]_OTERM159                                                                                                                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|av_readdata[1]_OTERM161                                                                                                                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_valid~0_OTERM1                                                                                                                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|synced_int                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|synced_int_nxt~1_OTERM89                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~0_OTERM83                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~0_RTM085                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~0_RTM085                                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~1                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~2_OTERM79                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~2_RTM081                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~2_RTM081                                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~4_OTERM75                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~4_RTM077                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~4_RTM077                                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~6_OTERM71                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~6_RTM073                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~6_RTM073                                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~8_OTERM67                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~8_RTM069                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~8_RTM069                                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~10_OTERM63                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~10_RTM065                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~10_RTM065                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~12_OTERM59                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~12_RTM061                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~12_RTM061                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~14_OTERM55                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~14_RTM057                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~14_RTM057                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~16_OTERM51                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~16_RTM053                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~16_RTM053                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~18_OTERM47                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~18_RTM049                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~18_RTM049                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~20_OTERM43                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~20_RTM045                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~20_RTM045                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~22_OTERM39                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~22_RTM041                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~22_RTM041                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~24_OTERM35                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~24_RTM037                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~24_RTM037                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~26_OTERM31                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~26_RTM033                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~26_RTM033                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~28_OTERM27                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~28_RTM029                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~28_RTM029                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~30_OTERM23                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~30_RTM025                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~30_RTM025                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~32_OTERM19                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~32_RTM021                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~32_RTM021                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~34_OTERM15                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~34_RTM017                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~34_RTM017                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~36_OTERM11                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~36_RTM013                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~36_RTM013                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Add0~38_OTERM9                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~0                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~0_RTM080                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~0_RTM084                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~1                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~1_RTM072                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~1_RTM076                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~2                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~2_RTM064                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~2_RTM068                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~3                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~3_RTM056                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~3_RTM060                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~5                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~5_RTM048                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~5_RTM052                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~6                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~6_RTM040                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~6_RTM044                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~7                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~7_RTM032                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~7_RTM036                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~8                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~8_RTM024                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~8_RTM028                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~10                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~10_RTM016                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~10_RTM020                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~11                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Equal0~11_RTM012                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_eop_out                                                                                                                                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_eop_out_OTERM91                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_eop_out_OTERM93                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_eop_out_OTERM95                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_eop_out_OTERM97                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_sop_out~0                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_sop_out~1                                                                                                                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[0]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[0]_OTERM105                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[0]_OTERM141                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[1]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[1]_OTERM103                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[2]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[2]_OTERM109                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[3]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[3]_OTERM107                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[4]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[4]_OTERM113                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[5]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[5]_OTERM111                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[6]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[6]_OTERM117                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[7]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[7]_OTERM115                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[8]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[8]_OTERM121                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[9]                                                                                                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[9]_OTERM119                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[10]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[10]_OTERM125                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[11]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[11]_OTERM123                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[12]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[12]_OTERM129                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[13]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[13]_OTERM127                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[14]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[14]_OTERM133                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[15]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[15]_OTERM131                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[16]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[16]_OTERM137                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[17]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[17]_OTERM135                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[18]                                                                                                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[18]_OTERM139                                                                                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state[0]                                                                                                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state[0]_OTERM99                                                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state[0]_OTERM101                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add0~0                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~0_OTERM533                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~2_OTERM531                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~4_OTERM529                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~6_OTERM527                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~8_OTERM525                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~10_OTERM521                                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~10_RTM0523                                                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add3~10_RTM0523                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|Add4~1                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|LessThan2~12                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|LessThan2~12_RTM0522                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[2]_OTERM243                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[3]_OTERM241                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[4]_OTERM239                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[5]_OTERM237                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[6]_OTERM235                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[7]_OTERM233                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[8]_OTERM231                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[9]_OTERM271                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[10]_OTERM269                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[11]_OTERM263                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[12]_OTERM265                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[13]_OTERM259                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[14]_OTERM261                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[15]_OTERM255                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[16]_OTERM257                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[17]_OTERM251                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[18]_OTERM253                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[19]_OTERM247                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[20]_OTERM249                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[21]_OTERM245                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.addr[22]_OTERM267                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.mode[0]_OTERM273                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add0~1                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~0                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~2                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~4                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~6                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~8                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~10                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Add6~12                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Equal1~0                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Equal1~0_RTM0144                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Equal1~0_RTM0144                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Equal1~1                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|Equal1~1_RTM0145                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|gray_data~6 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|empty_reg                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|empty_reg_OTERM143                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|update_read_emptiness_signals~0_wirecell                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][2]~_wirecell                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][3]~_wirecell                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][5]~_wirecell                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][7]~_wirecell                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][9]~_wirecell                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][10]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][11]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][12]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][14]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][15]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][16]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][18]~_wirecell                                          ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[0]_OTERM213                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[1]_OTERM211                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[2]_OTERM209                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[3]_OTERM207                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[4]_OTERM571                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[5]_OTERM573                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[6]_OTERM227                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[7]_OTERM223                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[8]_OTERM219                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[9]_OTERM215                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[10]_OTERM569                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[11]_OTERM567                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[12]_OTERM565                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[13]_OTERM563                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[14]_OTERM561                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[15]_OTERM559                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[16]_OTERM557                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_q_reg.len_be[17]_OTERM555                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[0]_OTERM275                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[1]_OTERM277                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[2]_OTERM279                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[3]_OTERM281                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[4]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[4]_OTERM283                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[4]_OTERM551                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[4]_OTERM553                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[5]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[5]_OTERM285                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[5]_OTERM543                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[5]_OTERM545                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[6]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[6]_OTERM287                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[6]_OTERM515                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[6]_OTERM517                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|outstanding_reads[6]_OTERM519                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[7]_OTERM169                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[7]~17                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[8]                                                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[8]_OTERM167                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[8]_OTERM547                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[8]_OTERM549_OTERM637                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[8]_OTERM549_OTERM639                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[8]_OTERM549_OTERM641                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[9]                                                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[9]_OTERM195                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[9]_OTERM493                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[9]_OTERM495_OTERM609                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[10]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[10]_OTERM193                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[10]_OTERM481                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[10]_OTERM483_OTERM611                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[11]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[11]_OTERM189                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[11]_OTERM477                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[11]_OTERM479_OTERM617                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[12]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[12]_OTERM191                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[12]_OTERM473                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[12]_OTERM475_OTERM615                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[13]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[13]_OTERM185                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[13]_OTERM469                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[13]_OTERM471_OTERM621                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[14]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[14]_OTERM187                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[14]_OTERM465                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[14]_OTERM467_OTERM619                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[15]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[15]_OTERM181                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[15]_OTERM461                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[15]_OTERM463_OTERM625                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[16]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[16]_OTERM183                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[16]_OTERM457                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[16]_OTERM459_OTERM623                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[17]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[17]_OTERM177                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[17]_OTERM453                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[17]_OTERM455_OTERM629                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[18]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[18]_OTERM179                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[18]_OTERM449                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[18]_OTERM451_OTERM627                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[19]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[19]_OTERM173                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[19]_OTERM437                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[19]_OTERM439_OTERM633                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[20]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[20]_OTERM175                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[20]_OTERM433                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[20]_OTERM435_OTERM631                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[21]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[21]_OTERM171                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[21]_OTERM413                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[21]_OTERM415_OTERM635                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[21]_OTERM417                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[22]                                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[22]_OTERM319                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[22]_OTERM539                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[22]_OTERM541_OTERM613                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[6]_OTERM229                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[7]_OTERM225                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[8]_OTERM221                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[9]_OTERM217                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[10]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[10]_OTERM205                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[10]_OTERM535                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[10]_OTERM537                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[11]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[11]_OTERM203                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[11]_OTERM511                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[11]_OTERM513                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[12]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[12]_OTERM201                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[12]_OTERM507                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[12]_OTERM509                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[13]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[13]_OTERM199                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[13]_OTERM497                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[13]_OTERM499                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[14]                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[14]_OTERM197                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[14]_OTERM503                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[14]_OTERM505                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[15]_OTERM327                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[16]_OTERM325                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[17]_OTERM323                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.len_be[18]_OTERM321                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|write_count~6                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|comb~0_OTERM87                                                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_008|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_008|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[0]~14                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[1]~15                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[2]~16                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[3]~3                                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[4]~31                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[5]~47                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[6]~45                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[7]~44                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[8]~41                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[9]~40                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[10]~39                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[11]~38                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[12]~37                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[13]~36                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[14]~34                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[15]~49                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[16]~33                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[17]~25                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[18]~24                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[19]~22                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[20]~21                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[21]~18                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[22]~23                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[23]~32                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[24]~26                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[25]~30                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[26]~29                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[27]~28                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[28]~43                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[29]~42                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[30]~48                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[31]~46                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[70]~2                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[94]~0                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|data1[105]~4                                                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[38]_OTERM163                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[39]_OTERM165                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[17]_OTERM661                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[19]_OTERM603                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[52]_OTERM607                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[81]_OTERM599                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[82]_OTERM601                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[96]_OTERM605                                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[96]~3                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|full1_OTERM581                                                                                                                                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full1~0                                                                                                                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full1~1                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Add1~1                                                                                                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Add4~1                                                                                                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Add4~8_OTERM423                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Add4~10_OTERM421                                                                                                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Add4~12_OTERM419                                                                                                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Equal4~0_OTERM491                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Equal6~0_OTERM485                                                                                                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd_RTM0488                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[0]~0                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[1]~1                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[2]~2                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[3]~3                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]~4                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[5]~5                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[6]~6                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[7]~7                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[8]~8                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[9]~9                                                                                                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[10]~10                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[11]~11                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[12]~12                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[13]~13                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[14]~14                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[15]~15                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg~19                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_eop_reg_OTERM329                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_eop_reg~0                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[1]_OTERM303                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[1]~0                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[2]_OTERM301                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[3]_OTERM299                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[4]_OTERM577                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[5]_OTERM575                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[6]_OTERM597                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[7]_OTERM595                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]~0                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd_OTERM441                                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~5_Duplicate_7                                                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0_RTM0489                                                                                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0_RTM0489                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~0                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~0_Duplicate_3                                                                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1_OTERM655_OTERM663                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt[7]~7_OTERM589                                                                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]_OTERM317                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]~0                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]~0_OTERM665                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]_OTERM315                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]~1_OTERM667                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]_OTERM313                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]~2_OTERM669                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]_OTERM311                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]~3_OTERM671                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]_OTERM309                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]_OTERM307                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]_OTERM305                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_master_translator:vga_to_sdram_translator|Add0~9                                                                                                                                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_master_translator:vga_to_sdram_translator|address_register[22]~62                                                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|Add0~18                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~16                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_endofpacket                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|address_reg~0                                                                                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[2]_OTERM579                                                                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[2]~7                                                                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[3]_OTERM297                                                                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[4]_OTERM295                                                                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[5]_OTERM293                                                                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[6]_OTERM291                                                                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[7]_OTERM289                                                                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byteen_reg~4                                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|in_ready~0                                                                                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|out_data[19]~0                                                                                                                                                                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~0                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~1                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~2                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~3                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~4                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~5                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~6                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~7                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~8                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~9                                                                                                                                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal2~10                                                                                                                                                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|tc_reg~0                                                                                                                                                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; generate_controlled_length_pulse:generate_system_reset|Add0~1                                                                                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; generate_controlled_length_pulse:generate_system_reset|Add0~23                                                                                                                                                                                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; phase_incr[31]~31                                                                                                                                                                                                                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; plot_graph:plot_graph1|Add8~1                                                                                                                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; plot_graph:plot_graph1|Add8~2                                                                                                                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|Add0~1                                                                                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028~4                                                                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0_wirecell                                                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~5                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~7                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~9                                                                                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~11                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~13                                                                                                                                                                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                              ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To        ; Ignored Value          ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Location                    ;                           ;              ; ENET_CLK          ; PIN_B24                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_CMD          ; PIN_A21                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_CS_N         ; PIN_A23                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[0]      ; PIN_D17                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[10]     ; PIN_C19                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[11]     ; PIN_D19                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[12]     ; PIN_B19                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[13]     ; PIN_A19                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[14]     ; PIN_E18                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[15]     ; PIN_D18                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[1]      ; PIN_C17                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[2]      ; PIN_B18                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[3]      ; PIN_A18                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[4]      ; PIN_B17                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[5]      ; PIN_A17                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[6]      ; PIN_B16                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[7]      ; PIN_B15                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[8]      ; PIN_B20                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_DATA[9]      ; PIN_A20                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_INT          ; PIN_B21                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_RD_N         ; PIN_A22                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_RST_N        ; PIN_B23                ; QSF Assignment             ;
; Location                    ;                           ;              ; ENET_WR_N         ; PIN_B22                ; QSF Assignment             ;
; Location                    ;                           ;              ; EXT_CLOCK         ; PIN_P26                ; QSF Assignment             ;
; Location                    ;                           ;              ; IRDA_RXD          ; PIN_AE25               ; QSF Assignment             ;
; Location                    ;                           ;              ; IRDA_TXD          ; PIN_AE24               ; QSF Assignment             ;
; Location                    ;                           ;              ; LCD_BLON          ; PIN_K2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_ADDR[0]       ; PIN_K7                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_ADDR[1]       ; PIN_F2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_CS_N          ; PIN_F1                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DACK0_N       ; PIN_C2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DACK1_N       ; PIN_B2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[0]       ; PIN_F4                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[10]      ; PIN_K6                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[11]      ; PIN_K5                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[12]      ; PIN_G4                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[13]      ; PIN_G3                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[14]      ; PIN_J6                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[15]      ; PIN_K8                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[1]       ; PIN_D2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[2]       ; PIN_D1                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[3]       ; PIN_F7                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[4]       ; PIN_J5                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[5]       ; PIN_J8                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[6]       ; PIN_J7                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[7]       ; PIN_H6                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[8]       ; PIN_E2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DATA[9]       ; PIN_E1                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DREQ0         ; PIN_F6                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_DREQ1         ; PIN_E5                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_FSPEED        ; PIN_F3                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_INT0          ; PIN_B3                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_INT1          ; PIN_C3                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_LSPEED        ; PIN_G6                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_RD_N          ; PIN_G2                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_RST_N         ; PIN_G5                 ; QSF Assignment             ;
; Location                    ;                           ;              ; OTG_WR_N          ; PIN_G1                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TCK               ; PIN_D14                ; QSF Assignment             ;
; Location                    ;                           ;              ; TCS               ; PIN_A14                ; QSF Assignment             ;
; Location                    ;                           ;              ; TDI               ; PIN_B14                ; QSF Assignment             ;
; Location                    ;                           ;              ; TDO               ; PIN_F14                ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[0]        ; PIN_J9                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[1]        ; PIN_E8                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[2]        ; PIN_H8                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[3]        ; PIN_H10                ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[4]        ; PIN_G9                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[5]        ; PIN_F9                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[6]        ; PIN_D7                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_DATA[7]        ; PIN_C7                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_HS             ; PIN_D5                 ; QSF Assignment             ;
; Location                    ;                           ;              ; TD_VS             ; PIN_K9                 ; QSF Assignment             ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[0]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[10]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[11]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[12]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[13]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[14]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[15]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[1]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[2]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[3]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[4]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[5]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[6]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[7]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[8]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_QSYS_sdram            ;              ; za_data[9]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[0]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[10]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[11]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[12]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[13]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[14]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[15]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[1]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[2]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[3]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[4]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[5]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[6]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[7]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[8]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_QSYS_sdram            ;              ; m_data[9]         ; ON                     ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_vipitc130_common_sync ;              ; data_out_sync0[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_vipitc130_common_sync ;              ; data_out_sync1[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 23979 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 23979 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                            ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                      ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                               ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                                                                 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                                              ;
; var_clk_div32:Div_Clk          ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 23457   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 201     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 313     ; 0                 ; N/A                     ; Post-Synthesis    ;
; var_clk_div32:Div_Clk          ; 0       ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/CPEN_311/Lab5/dds_and_nios_lab.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 17,411 / 33,216 ( 52 % )   ;
;     -- Combinational with no register       ; 9239                       ;
;     -- Register only                        ; 2242                       ;
;     -- Combinational with a register        ; 5930                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 8979                       ;
;     -- 3 input functions                    ; 4772                       ;
;     -- <=2 input functions                  ; 1418                       ;
;     -- Register only                        ; 2242                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 14208                      ;
;     -- arithmetic mode                      ; 961                        ;
;                                             ;                            ;
; Total registers*                            ; 8,240 / 34,593 ( 24 % )    ;
;     -- Dedicated logic registers            ; 8,172 / 33,216 ( 25 % )    ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,252 / 2,076 ( 60 % )     ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 355 / 475 ( 75 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 16                         ;
; M4Ks                                        ; 30 / 105 ( 29 % )          ;
; Total block memory bits                     ; 83,410 / 483,840 ( 17 % )  ;
; Total block memory implementation bits      ; 138,240 / 483,840 ( 29 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 16 / 16 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 12% / 12% / 13%            ;
; Peak interconnect usage (total/H/V)         ; 21% / 20% / 22%            ;
; Maximum fan-out                             ; 4093                       ;
; Highest non-global fan-out                  ; 961                        ;
; Total fan-out                               ; 83557                      ;
; Average fan-out                             ; 3.23                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; var_clk_div32:Div_Clk ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 17073 / 33216 ( 51 % ) ; 129 / 33216 ( < 1 % ) ; 209 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )     ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 9082                   ; 57                    ; 100                   ; 0                     ; 0                              ;
;     -- Register only                        ; 2235                   ; 2                     ; 5                     ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 5756                   ; 70                    ; 104                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 8850                   ; 52                    ; 77                    ; 0                     ; 0                              ;
;     -- 3 input functions                    ; 4643                   ; 32                    ; 97                    ; 0                     ; 0                              ;
;     -- <=2 input functions                  ; 1345                   ; 43                    ; 30                    ; 0                     ; 0                              ;
;     -- Register only                        ; 2235                   ; 2                     ; 5                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 13890                  ; 123                   ; 195                   ; 0                     ; 0                              ;
;     -- arithmetic mode                      ; 948                    ; 4                     ; 9                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Total registers                             ; 8059                   ; 72                    ; 109                   ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 7991 / 33216 ( 24 % )  ; 72 / 33216 ( < 1 % )  ; 109 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )     ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 68                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1221 / 2076 ( 59 % )   ; 13 / 2076 ( < 1 % )   ; 21 / 2076 ( 1 % )     ; 0 / 2076 ( 0 % )      ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 353                    ; 0                     ; 0                     ; 0                     ; 2                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )         ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 83410                  ; 0                     ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 138240                 ; 0                     ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 30 / 105 ( 28 % )      ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 12 / 20 ( 60 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )        ; 0 / 20 ( 0 % )        ; 3 / 20 ( 15 % )                ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Connections                                 ;                        ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 3790                   ; 63                    ; 165                   ; 0                     ; 1                              ;
;     -- Registered Input Connections         ; 3641                   ; 28                    ; 116                   ; 0                     ; 0                              ;
;     -- Output Connections                   ; 292                    ; 4                     ; 184                   ; 0                     ; 3539                           ;
;     -- Registered Output Connections        ; 4                      ; 3                     ; 183                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 82301                  ; 586                   ; 1221                  ; 0                     ; 3543                           ;
;     -- Registered Connections               ; 40065                  ; 318                   ; 853                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; External Connections                        ;                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 200                    ; 31                    ; 311                   ; 0                     ; 3540                           ;
;     -- pzdyqx:nabboc                        ; 31                     ; 0                     ; 36                    ; 0                     ; 0                              ;
;     -- sld_hub:auto_hub                     ; 311                    ; 36                    ; 2                     ; 0                     ; 0                              ;
;     -- var_clk_div32:Div_Clk                ; 0                      ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3540                   ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 68                     ; 11                    ; 30                    ; 0                     ; 1                              ;
;     -- Output Ports                         ; 205                    ; 4                     ; 46                    ; 0                     ; 3                              ;
;     -- Bidir Ports                          ; 128                    ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 2                     ; 2                     ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 3                     ; 35                    ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                     ; 13                    ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 1                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 1                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 2                     ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                     ; 27                    ; 0                     ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SD_DAT3    ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK27   ; C16   ; 4        ; 37           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_I2C_SCLK ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                       ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2 ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FPGA_I2C_SDAT ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; PS2_CLK       ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; PS2_DAT       ; C24   ; 5        ; 65           ; 32           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 27 / 59 ( 46 % )  ; 3.3V          ; --           ;
; 3        ; 46 / 56 ( 82 % )  ; 3.3V          ; --           ;
; 4        ; 3 / 58 ( 5 % )    ; 3.3V          ; --           ;
; 5        ; 55 / 65 ( 85 % )  ; 3.3V          ; --           ;
; 6        ; 53 / 59 ( 90 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; FPGA_I2C_SCLK                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 406        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 394        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 390        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 382        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 379        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 378        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 3          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; FPGA_I2C_SDAT                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 420        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 419        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 411        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 405        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 393        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 389        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 381        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 380        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 377        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ; 363        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 7          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 418        ; 4        ; TD_CLK27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 374        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 373        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 12         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 417        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 415        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 396        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 392        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 387        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 19         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E23      ; 365        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E24      ; 364        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 14         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 425        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 409        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 408        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 401        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 398        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 371        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 24         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 23         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 8          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 9          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 424        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 410        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 407        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 402        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 397        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 367        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 413        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 400        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 17         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 16         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 475        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 399        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ; 383        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 21         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 26         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 476        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K17      ; 384        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; PLL Summary                                                                   ;
+----------------------------------+--------------------------------------------+
; Name                             ; SDRAM_PLL:PLL1|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------+
; SDC pin name                     ; PLL1|altpll_component|pll                  ;
; PLL mode                         ; Normal                                     ;
; Compensate clock                 ; clock0                                     ;
; Compensated input/output pins    ; --                                         ;
; Self reset on gated loss of lock ; Off                                        ;
; Gate lock counter                ; --                                         ;
; Input frequency 0                ; 50.0 MHz                                   ;
; Input frequency 1                ; --                                         ;
; Nominal PFD frequency            ; 50.0 MHz                                   ;
; Nominal VCO frequency            ; 1000.0 MHz                                 ;
; VCO post scale K counter         ; --                                         ;
; VCO multiply                     ; --                                         ;
; VCO divide                       ; --                                         ;
; Freq min lock                    ; 25.0 MHz                                   ;
; Freq max lock                    ; 50.0 MHz                                   ;
; M VCO Tap                        ; 2                                          ;
; M Initial                        ; 2                                          ;
; M value                          ; 20                                         ;
; N value                          ; 1                                          ;
; Preserve PLL counter order       ; Off                                        ;
; PLL location                     ; PLL_1                                      ;
; Inclk0 signal                    ; CLOCK_50                                   ;
; Inclk1 signal                    ; --                                         ;
; Inclk0 signal type               ; Dedicated Pin                              ;
; Inclk1 signal type               ; --                                         ;
+----------------------------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 2       ; 2       ; PLL1|altpll_component|pll|clk[0] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 ; clock1       ; 5    ; 2   ; 125.0 MHz        ; -56 (-1250 ps) ; 50/50      ; C2      ; 8             ; 4/4 Even   ; 1       ; 0       ; PLL1|altpll_component|pll|clk[1] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 ; clock2       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 25            ; 13/12 Odd  ; 2       ; 2       ; PLL1|altpll_component|pll|clk[2] ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Library Name ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |dds_and_nios_lab                                                                                                                  ; 17411 (156) ; 8172 (42)                 ; 68 (68)       ; 83410       ; 30   ; 4            ; 0       ; 2         ; 355  ; 0            ; 9239 (111)   ; 2242 (1)          ; 5930 (69)        ; |dds_and_nios_lab                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |Cursor:Cursor_inst|                                                                                                            ; 1586 (173)  ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1486 (75)    ; 0 (0)             ; 100 (54)         ; |dds_and_nios_lab|Cursor:Cursor_inst                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |FFXII_LB_Cursor2:FFXII_LB_Cursor2_inst|                                                                                     ; 339 (339)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 328 (328)    ; 0 (0)             ; 11 (11)          ; |dds_and_nios_lab|Cursor:Cursor_inst|FFXII_LB_Cursor2:FFXII_LB_Cursor2_inst                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |FFXII_LB_Cursor:FFXII_LB_Cursor_inst|                                                                                       ; 1074 (1074) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1060 (1060)  ; 0 (0)             ; 14 (14)          ; |dds_and_nios_lab|Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |lpm_add_sub:Add4|                                                                                                           ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 10 (0)           ; |dds_and_nios_lab|Cursor:Cursor_inst|lpm_add_sub:Add4                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |add_sub_3ri:auto_generated|                                                                                              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 10 (10)          ; |dds_and_nios_lab|Cursor:Cursor_inst|lpm_add_sub:Add4|add_sub_3ri:auto_generated                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_add_sub:Add7|                                                                                                           ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 11 (0)           ; |dds_and_nios_lab|Cursor:Cursor_inst|lpm_add_sub:Add7                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |add_sub_3ri:auto_generated|                                                                                              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 11 (11)          ; |dds_and_nios_lab|Cursor:Cursor_inst|lpm_add_sub:Add7|add_sub_3ri:auto_generated                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |DDS:dds_inst|                                                                                                                  ; 3231 (55)   ; 97 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3134 (16)    ; 4 (2)             ; 93 (37)          ; |dds_and_nios_lab|DDS:dds_inst                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |waveform_gen:waveform|                                                                                                      ; 3176 (39)   ; 58 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3118 (0)     ; 2 (2)             ; 56 (36)          ; |dds_and_nios_lab|DDS:dds_inst|waveform_gen:waveform                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |sincos_lut:lut|                                                                                                          ; 3138 (3138) ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3118 (3118)  ; 0 (0)             ; 20 (20)          ; |dds_and_nios_lab|DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |DE2_QSYS:U0|                                                                                                                   ; 11022 (0)   ; 7403 (0)                  ; 0 (0)         ; 74450       ; 26   ; 4            ; 0       ; 2         ; 0    ; 0            ; 3619 (0)     ; 2175 (0)          ; 5228 (0)         ; |dds_and_nios_lab|DE2_QSYS:U0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;       |DE2_QSYS_addr_router:addr_router|                                                                                           ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |DE2_QSYS_addr_router_002:addr_router_002|                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_addr_router_002:addr_router_002                                                                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;       |DE2_QSYS_audio:audio|                                                                                                       ; 150 (0)     ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 136 (0)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio                                                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |DE2_QSYS_audio_sel:out_pause|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_audio_sel:out_pause                                                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;          |DE2_QSYS_audio_sel:out_stop|                                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_audio_sel:out_stop                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;          |DE2_QSYS_audio_sel:wrclk|                                                                                                ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_audio_sel:wrclk                                                                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;          |DE2_QSYS_audio_sel:wrreq|                                                                                                ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_audio_sel:wrreq                                                                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;          |DE2_QSYS_div_freq:data_fregen|                                                                                           ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_div_freq:data_fregen                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |DE2_QSYS_div_freq:out_data_audio|                                                                                        ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_div_freq:out_data_audio                                                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |DE2_QSYS_audio_sel:audio_sel|                                                                                               ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_audio_sel:audio_sel                                                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |DE2_QSYS_cmd_xbar_demux:cmd_xbar_demux|                                                                                     ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |DE2_QSYS_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                                                                                                                                                                                       ; DE2_QSYS     ;
;       |DE2_QSYS_cmd_xbar_demux_002:rsp_xbar_demux_006|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_demux_002:rsp_xbar_demux_006                                                                                                                                                                                                                                                                                                                                                                                       ; DE2_QSYS     ;
;       |DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|                                                                                 ; 30 (25)     ; 7 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (20)      ; 0 (0)             ; 7 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;          |altera_merlin_arbitrator:arb|                                                                                            ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|                                                                                 ; 97 (86)     ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (51)      ; 0 (0)             ; 39 (35)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;          |altera_merlin_arbitrator:arb|                                                                                            ; 11 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 4 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;             |altera_merlin_arb_adder:adder|                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |DE2_QSYS_cpu:cpu|                                                                                                           ; 2908 (2391) ; 1633 (1361)               ; 0 (0)         ; 46208       ; 14   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1275 (1030)  ; 818 (757)         ; 815 (604)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;          |DE2_QSYS_cpu_bht_module:DE2_QSYS_cpu_bht|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_bht_module:DE2_QSYS_cpu_bht                                                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_bht_module:DE2_QSYS_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |altsyncram_2hg1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_bht_module:DE2_QSYS_cpu_bht|altsyncram:the_altsyncram|altsyncram_2hg1:auto_generated                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data                                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_qed1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                                                                                                                           ; work         ;
;          |DE2_QSYS_cpu_ic_tag_module:DE2_QSYS_cpu_ic_tag|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_tag_module:DE2_QSYS_cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_tag_module:DE2_QSYS_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altsyncram_7tg1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_tag_module:DE2_QSYS_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7tg1:auto_generated                                                                                                                                                                                                                                                                                                             ; work         ;
;          |DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_mult_add_mpt2:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                                                                                                                                                                        ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                               ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                      ; work         ;
;                         |lpm_mult:Mult0|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                       ; work         ;
;                            |mult_1l01:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated                                                                                                                                                              ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |altera_mult_add_opt2:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                                                                                                                                                                        ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                               ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                      ; work         ;
;                         |lpm_mult:Mult0|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                       ; work         ;
;                            |mult_1s01:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated                                                                                                                                                              ; work         ;
;          |DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|                                                                       ; 441 (85)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (6)      ; 61 (10)           ; 211 (36)         ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;             |DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|                                    ; 186 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 48 (0)            ; 48 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;                |DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|                                   ; 54 (50)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 44 (41)           ; 5 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk                                                                                                                                                                                                 ; DE2_QSYS     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                                                                            ; work         ;
;                |DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|                                         ; 129 (125)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 4 (2)             ; 43 (42)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck                                                                                                                                                                                                       ; DE2_QSYS     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                  ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                  ; work         ;
;                |sld_virtual_jtag_basic:DE2_QSYS_cpu_jtag_debug_module_phy|                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE2_QSYS_cpu_jtag_debug_module_phy                                                                                                                                                                                                                       ; work         ;
;             |DE2_QSYS_cpu_nios2_avalon_reg:the_DE2_QSYS_cpu_nios2_avalon_reg|                                                      ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_avalon_reg:the_DE2_QSYS_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;             |DE2_QSYS_cpu_nios2_oci_break:the_DE2_QSYS_cpu_nios2_oci_break|                                                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_oci_break:the_DE2_QSYS_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;             |DE2_QSYS_cpu_nios2_oci_debug:the_DE2_QSYS_cpu_nios2_oci_debug|                                                        ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_oci_debug:the_DE2_QSYS_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_oci_debug:the_DE2_QSYS_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                 ; work         ;
;             |DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|                                                              ; 150 (150)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 1 (1)             ; 82 (82)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;                |DE2_QSYS_cpu_ociram_sp_ram_module:DE2_QSYS_cpu_ociram_sp_ram|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|DE2_QSYS_cpu_ociram_sp_ram_module:DE2_QSYS_cpu_ociram_sp_ram                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;                   |altsyncram:the_altsyncram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|DE2_QSYS_cpu_ociram_sp_ram_module:DE2_QSYS_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                    ; work         ;
;                      |altsyncram_tf71:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|DE2_QSYS_cpu_ociram_sp_ram_module:DE2_QSYS_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_tf71:auto_generated                                                                                                                                                                                     ; work         ;
;          |DE2_QSYS_cpu_register_bank_a_module:DE2_QSYS_cpu_register_bank_a|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_a_module:DE2_QSYS_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_a_module:DE2_QSYS_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_2vf1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_a_module:DE2_QSYS_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_2vf1:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;          |DE2_QSYS_cpu_register_bank_b_module:DE2_QSYS_cpu_register_bank_b|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_b_module:DE2_QSYS_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_b_module:DE2_QSYS_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_3vf1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_b_module:DE2_QSYS_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_3vf1:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;          |DE2_QSYS_cpu_test_bench:the_DE2_QSYS_cpu_test_bench|                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_test_bench:the_DE2_QSYS_cpu_test_bench                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |lpm_add_sub:Add10|                                                                                                       ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|lpm_add_sub:Add10                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |add_sub_8ri:auto_generated|                                                                                           ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_cpu:cpu|lpm_add_sub:Add10|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |DE2_QSYS_div_freq:dds_increment|                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_div_freq:dds_increment                                                                                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;       |DE2_QSYS_div_freq:div_freq|                                                                                                 ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_div_freq:div_freq                                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |DE2_QSYS_jtag_uart:jtag_uart|                                                                                               ; 178 (39)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (16)      ; 6 (2)             ; 116 (21)         ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;          |DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;             |scfifo:rfifo|                                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                                                                                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                        ; work         ;
;                         |cntr_rj7:count_usedw|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                                                                                                   ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                                                                                          ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                                                                                                ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                                                                                             ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                                                                                                 ; work         ;
;          |DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;             |scfifo:wfifo|                                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                                                                                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                        ; work         ;
;                         |cntr_rj7:count_usedw|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                                                                                                   ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                                                                                          ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                                                                                                ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                                                                                             ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                                                                                                 ; work         ;
;          |alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|                                                                  ; 89 (89)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 4 (4)             ; 55 (55)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |DE2_QSYS_key:key|                                                                                                           ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 12 (12)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_key:key                                                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |DE2_QSYS_keyboard_keys:keyboard_keys|                                                                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_keyboard_keys:keyboard_keys                                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |DE2_QSYS_lfsr_clk_interrupt_gen:lfsr_clk_interrupt_gen|                                                                     ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_lfsr_clk_interrupt_gen:lfsr_clk_interrupt_gen                                                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |DE2_QSYS_lfsr_val:lfsr_val|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_lfsr_val:lfsr_val                                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |DE2_QSYS_modulation_selector:modulation_selector|                                                                           ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_modulation_selector:modulation_selector                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |DE2_QSYS_mouse_pos:mouse_pos|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_mouse_pos:mouse_pos                                                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |DE2_QSYS_rsp_xbar_demux_021:rsp_xbar_demux_021|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_rsp_xbar_demux_021:rsp_xbar_demux_021                                                                                                                                                                                                                                                                                                                                                                                       ; DE2_QSYS     ;
;       |DE2_QSYS_rsp_xbar_mux:rsp_xbar_mux|                                                                                         ; 235 (235)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 0 (0)             ; 85 (85)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |DE2_QSYS_rsp_xbar_mux_002:rsp_xbar_mux_002|                                                                                 ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_rsp_xbar_mux_002:rsp_xbar_mux_002                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |DE2_QSYS_sdram:sdram|                                                                                                       ; 437 (343)   ; 223 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 214 (199)    ; 4 (4)             ; 219 (142)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|                                                 ; 101 (101)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 86 (86)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |DE2_QSYS_signal_selector:signal_selector|                                                                                   ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_signal_selector:signal_selector                                                                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;       |DE2_QSYS_timer:timer|                                                                                                       ; 221 (221)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 1 (1)             ; 121 (121)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_timer:timer                                                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |DE2_QSYS_vga:vga|                                                                                                           ; 2727 (0)    ; 1737 (0)                  ; 0 (0)         ; 27218       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 990 (0)      ; 200 (0)           ; 1537 (0)         ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga                                                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;          |alt_vipitc130_IS2Vid:alt_vip_itc_0|                                                                                      ; 415 (129)   ; 259 (67)                  ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (62)     ; 80 (7)            ; 179 (62)         ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0                                                                                                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;             |alt_vipitc130_IS2Vid_statemachine:statemachine|                                                                       ; 53 (53)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 1 (1)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_IS2Vid_statemachine:statemachine                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;             |alt_vipitc130_common_fifo:input_fifo|                                                                                 ; 202 (0)     ; 162 (0)                   ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 71 (0)            ; 91 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;                |dcfifo:input_fifo|                                                                                                 ; 202 (0)     ; 162 (0)                   ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 71 (0)            ; 91 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |dcfifo_8dk1:auto_generated|                                                                                     ; 202 (61)    ; 162 (47)                  ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (8)       ; 71 (30)           ; 91 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated                                                                                                                                                                                                                                                                                                ; work         ;
;                      |a_gray2bin_ldb:rdptr_g_gray2bin|                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                ; work         ;
;                      |a_gray2bin_ldb:rs_dgwp_gray2bin|                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                ; work         ;
;                      |a_gray2bin_ldb:wrptr_g_gray2bin|                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                ; work         ;
;                      |a_gray2bin_ldb:ws_dgrp_gray2bin|                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                ; work         ;
;                      |a_graycounter_fgc:wrptr_gp|                                                                                  ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp                                                                                                                                                                                                                                                                     ; work         ;
;                      |a_graycounter_p96:rdptr_g1p|                                                                                 ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 15 (15)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p                                                                                                                                                                                                                                                                    ; work         ;
;                      |alt_synch_pipe_0e8:ws_dgrp|                                                                                  ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 2 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                                                                                                                                                                                                                                                                     ; work         ;
;                         |dffpipe_re9:dffpipe22|                                                                                    ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_re9:dffpipe22                                                                                                                                                                                                                                               ; work         ;
;                      |alt_synch_pipe_sdb:rs_dgwp|                                                                                  ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 3 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_sdb:rs_dgwp                                                                                                                                                                                                                                                                     ; work         ;
;                         |dffpipe_qe9:dffpipe18|                                                                                    ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 3 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_sdb:rs_dgwp|dffpipe_qe9:dffpipe18                                                                                                                                                                                                                                               ; work         ;
;                      |altsyncram_pr61:fifo_ram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram                                                                                                                                                                                                                                                                       ; work         ;
;                         |altsyncram_52f1:altsyncram14|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram|altsyncram_52f1:altsyncram14                                                                                                                                                                                                                                          ; work         ;
;                      |cmpr_q16:rdempty_eq_comp_lsb|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|cmpr_q16:rdempty_eq_comp_lsb                                                                                                                                                                                                                                                                   ; work         ;
;                      |dffpipe_lec:rs_brp|                                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_lec:rs_brp                                                                                                                                                                                                                                                                             ; work         ;
;                      |dffpipe_lec:rs_bwp|                                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_lec:rs_bwp                                                                                                                                                                                                                                                                             ; work         ;
;                      |dffpipe_ngh:rdaclr|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                                                                                             ; work         ;
;                      |dffpipe_pe9:ws_brp|                                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                             ; work         ;
;                      |dffpipe_pe9:ws_bwp|                                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                             ; work         ;
;                      |mux_1u7:rdemp_eq_comp_lsb_mux|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                  ; work         ;
;                      |mux_1u7:rdemp_eq_comp_msb_mux|                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                  ; work         ;
;             |alt_vipitc130_common_generic_count:h_counter|                                                                         ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;             |alt_vipitc130_common_generic_count:v_counter|                                                                         ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;             |alt_vipitc130_common_sync:enable_sync|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_sync:enable_sync                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;          |alt_vipvfr130_vfr:alt_vip_vfr_0|                                                                                         ; 2319 (0)    ; 1475 (0)                  ; 0 (0)         ; 1618        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 834 (0)      ; 118 (0)           ; 1367 (0)         ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;             |alt_vipvfr130_common_avalon_mm_slave:slave|                                                                           ; 1029 (1029) ; 611 (611)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 418 (418)    ; 0 (0)             ; 611 (611)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;             |alt_vipvfr130_common_stream_output:outputter|                                                                         ; 100 (100)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 1 (1)             ; 41 (41)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |alt_vipvfr130_prc:prc|                                                                                                ; 965 (3)     ; 721 (1)                   ; 0 (0)         ; 1618        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (2)      ; 80 (0)            ; 641 (1)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc                                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;                |alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|                                                      ; 73 (73)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 66 (66)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;                |alt_vipvfr130_prc_core:prc_core|                                                                                   ; 212 (212)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 2 (2)             ; 164 (164)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;                |alt_vipvfr130_prc_read_master:read_master|                                                                         ; 677 (0)     ; 488 (0)                   ; 0 (0)         ; 1618        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (0)      ; 78 (0)            ; 410 (0)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;                   |alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|                                                ; 647 (287)   ; 459 (187)                 ; 0 (0)         ; 1618        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (99)     ; 78 (8)            ; 381 (164)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo                                                                                                                                                                                                                                                     ; de2_qsys     ;
;                      |alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|                                             ; 141 (0)     ; 113 (0)                   ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 45 (0)            ; 68 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo                                                                                                                                                                                     ; de2_qsys     ;
;                         |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                              ; 129 (61)    ; 101 (31)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 45 (2)            ; 56 (31)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                                                                                                                         ; de2_qsys     ;
;                            |alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 14 (14)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock                                            ; de2_qsys     ;
;                            |alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 13 (13)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                            ; de2_qsys     ;
;                         |alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                     ; de2_qsys     ;
;                            |altsyncram:ram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                      ; work         ;
;                               |altsyncram_6hl1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_6hl1:auto_generated                                                                       ; work         ;
;                      |alt_vipvfr130_common_general_fifo:cmd_fifo|                                                                  ; 236 (4)     ; 159 (2)                   ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (2)       ; 25 (0)            ; 150 (2)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo                                                                                                                                                                                                          ; de2_qsys     ;
;                         |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                              ; 20 (6)      ; 20 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (3)            ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                                                                                                                                              ; de2_qsys     ;
;                            |alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock                                                                 ; de2_qsys     ;
;                            |alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                                                 ; de2_qsys     ;
;                            |alt_vipvfr130_common_std_logic_vector_delay:\dual_clock_gen:writes_this_read_cycle_delayer|            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_std_logic_vector_delay:\dual_clock_gen:writes_this_read_cycle_delayer                                                   ; de2_qsys     ;
;                         |alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|         ; 200 (198)   ; 125 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 141 (139)        ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                                                                         ; de2_qsys     ;
;                            |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                                             ; de2_qsys     ;
;                         |alt_vipvfr130_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                                                                 ; de2_qsys     ;
;                         |alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                          ; 10 (2)      ; 10 (2)                    ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                          ; de2_qsys     ;
;                            |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                           ; 8 (3)       ; 8 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                                                                              ; de2_qsys     ;
;                               |alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock ; de2_qsys     ;
;                            |altsyncram:ram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                           ; work         ;
;                               |altsyncram_gdl1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_gdl1:auto_generated                                                                                            ; work         ;
;                   |alt_vipvfr130_common_pulling_width_adapter:width_adaptor|                                                       ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_pulling_width_adapter:width_adaptor                                                                                                                                                                                                                                                            ; de2_qsys     ;
;             |alt_vipvfr130_vfr_control_packet_encoder:encoder|                                                                     ; 55 (55)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 36 (36)           ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;             |alt_vipvfr130_vfr_controller:controller|                                                                              ; 170 (170)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 1 (1)             ; 69 (69)          ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;          |altera_reset_controller:rst_controller|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|DE2_QSYS_vga:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_data_fregen_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_data_fregen_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_data_fregen_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_data_fregen_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_empty_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_empty_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_fifo_full_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_fifo_full_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_fifo_used_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_fifo_used_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_out_data_audio_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_data_audio_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_out_data_audio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_data_audio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_out_pause_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_pause_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_out_pause_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_pause_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_out_stop_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_stop_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_out_stop_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_stop_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_sel_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_sel_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_sel_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_sel_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_wrclk_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_wrclk_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_wrclk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_wrclk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_wrreq_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_wrreq_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:audio_wrreq_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:audio_wrreq_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                             ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                       ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:dds_increment_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:dds_increment_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:dds_increment_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:dds_increment_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:div_freq_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:div_freq_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:div_freq_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:div_freq_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                     ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 39 (39)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 17 (17)           ; 19 (19)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:lfsr_val_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:lfsr_val_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:lfsr_val_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:lfsr_val_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:modulation_selector_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:modulation_selector_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:modulation_selector_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:modulation_selector_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                    ; 45 (45)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 20 (20)           ; 22 (22)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                        ; 251 (251)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 171 (171)        ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                          ; 156 (156)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 17 (17)           ; 127 (127)        ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:signal_selector_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:signal_selector_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:signal_selector_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:signal_selector_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 34 (34)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;       |altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                       ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 15 (11)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (4)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                       ; 86 (0)      ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 42 (0)            ; 42 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 86 (82)     ; 84 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 42 (40)           ; 42 (40)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                       ; 128 (0)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 27 (0)            ; 100 (0)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 128 (124)   ; 126 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (25)           ; 100 (99)         ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                       ; 53 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 11 (0)            ; 41 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 53 (50)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (9)            ; 41 (40)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                       ; 44 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 9 (0)             ; 33 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 44 (40)     ; 42 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (5)             ; 33 (33)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                       ; 50 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 12 (0)            ; 36 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 50 (46)     ; 48 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (9)            ; 36 (35)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                       ; 73 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 19 (0)            ; 53 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 73 (69)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (16)           ; 53 (53)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                                       ; 75 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 7 (0)             ; 65 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 75 (71)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (4)             ; 65 (64)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                                       ; 75 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 34 (0)            ; 40 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 75 (71)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (31)           ; 40 (39)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                           ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                ; 15 (11)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (4)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                             ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                             ; work         ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_001|                                                                         ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 23 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_001                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 23 (23)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_002|                                                                         ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_002                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_003|                                                                         ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 4 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_003                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_003|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_004|                                                                         ; 77 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 36 (0)            ; 38 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 77 (77)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 36 (36)           ; 38 (38)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_005|                                                                         ; 34 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 33 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_005                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 33 (33)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_005|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_006|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_006                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_007|                                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_007                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_007|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_008|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_008                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_008|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_009|                                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_009                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_009|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_010|                                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_010                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_010|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_011|                                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_011                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_011|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_012|                                                                         ; 104 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 50 (0)            ; 52 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 104 (104)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 50 (50)           ; 52 (52)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_013|                                                                         ; 37 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 33 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_013                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 33 (33)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_013|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_014|                                                                         ; 77 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 36 (0)            ; 38 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 77 (77)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 36 (36)           ; 38 (38)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_015|                                                                         ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 33 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_015                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 33 (33)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_015|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_016|                                                                         ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_017|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_017                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_017|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_018|                                                                         ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_019|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_019                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_019|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_020|                                                                         ; 45 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 21 (0)            ; 23 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 45 (45)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (21)           ; 23 (23)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_021|                                                                         ; 19 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 18 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_021                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_021|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_022|                                                                         ; 21 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 10 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_023|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 5 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_023                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_023|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_024|                                                                         ; 29 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 12 (0)            ; 14 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (12)           ; 14 (14)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_025|                                                                         ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_025                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_025|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_026|                                                                         ; 20 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 8 (0)             ; 10 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_027|                                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_027                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_027|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_028|                                                                         ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_028                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_028|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_029|                                                                         ; 56 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 18 (0)            ; 26 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_029                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 56 (56)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 18 (18)           ; 26 (26)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_029|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_030|                                                                         ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_030                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_030|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_031|                                                                         ; 65 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 21 (0)            ; 31 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_031                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 65 (65)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 21 (21)           ; 31 (31)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_031|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_032|                                                                         ; 77 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 36 (0)            ; 38 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 77 (77)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 36 (36)           ; 38 (38)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_033|                                                                         ; 34 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 33 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_033                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 33 (33)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_033|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_034|                                                                         ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_035|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_035                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_035|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_036|                                                                         ; 82 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 37 (0)            ; 43 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 82 (82)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 37 (37)           ; 43 (43)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_037|                                                                         ; 101 (0)     ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 33 (0)            ; 35 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_037                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 101 (101)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 33 (33)           ; 35 (35)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_037|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_038|                                                                         ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_039|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_039                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_039|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_040|                                                                         ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_041|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_041                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_041|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_042|                                                                         ; 121 (0)     ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 55 (0)            ; 59 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 121 (121)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 55 (55)           ; 59 (59)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_043|                                                                         ; 46 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 16 (0)            ; 28 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 46 (46)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 28 (28)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_044|                                                                         ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 7 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_045|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_045                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_045|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_046|                                                                         ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 6 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_046                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 6 (6)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_046|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_047|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_047                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_047|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_048|                                                                         ; 75 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 38 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 75 (75)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 36 (36)           ; 38 (38)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline_049|                                                                         ; 34 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 32 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_049                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 32 (32)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_049|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:agent_pipeline|                                                                             ; 30 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 12 (0)            ; 14 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline                                                                                                                                                                                                                                                                                                                                                                                       ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 30 (30)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 14 (14)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:limiter_pipeline_001|                                                                       ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline_001                                                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline_001|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;       |altera_avalon_st_pipeline_stage:limiter_pipeline|                                                                           ; 55 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 24 (0)            ; 28 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;          |altera_avalon_st_pipeline_base:core|                                                                                     ; 55 (55)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 24 (24)           ; 28 (28)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;          |altera_std_synchronizer_bundle:sync|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |altera_merlin_burst_adapter:burst_adapter|                                                                                  ; 261 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 25 (0)            ; 102 (0)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                ; 261 (261)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 25 (25)           ; 102 (102)        ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                                      ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_merlin_master_agent:vga_to_sdram_translator_avalon_universal_master_0_agent|                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_master_agent:vga_to_sdram_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                                                 ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_merlin_master_translator:vga_to_sdram_translator|                                                                    ; 63 (63)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 29 (29)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_master_translator:vga_to_sdram_translator                                                                                                                                                                                                                                                                                                                                                                              ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:audio_out_pause_s1_translator_avalon_universal_slave_0_agent|                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:audio_out_pause_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:audio_out_stop_s1_translator_avalon_universal_slave_0_agent|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:audio_out_stop_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:audio_sel_s1_translator_avalon_universal_slave_0_agent|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:audio_sel_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:audio_wrclk_s1_translator_avalon_universal_slave_0_agent|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:audio_wrclk_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:audio_wrreq_s1_translator_avalon_universal_slave_0_agent|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:audio_wrreq_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:keyboard_keys_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:keyboard_keys_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                 ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:modulation_selector_s1_translator_avalon_universal_slave_0_agent|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:modulation_selector_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:mouse_pos_s1_translator_avalon_universal_slave_0_agent|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:mouse_pos_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                               ; 52 (5)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (5)       ; 0 (0)             ; 11 (0)           ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                           ; 47 (47)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 11 (11)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_merlin_slave_agent:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_agent:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_data_fregen_s1_translator|                                                             ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 34 (34)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_data_fregen_s1_translator                                                                                                                                                                                                                                                                                                                                                                       ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_empty_s1_translator|                                                                   ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_empty_s1_translator                                                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_fifo_full_s1_translator|                                                               ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_fifo_full_s1_translator                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_fifo_used_s1_translator|                                                               ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_fifo_used_s1_translator                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_out_data_audio_s1_translator|                                                          ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 34 (34)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_out_data_audio_s1_translator                                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_out_pause_s1_translator|                                                               ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_out_pause_s1_translator                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_out_stop_s1_translator|                                                                ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_out_stop_s1_translator                                                                                                                                                                                                                                                                                                                                                                          ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_sel_s1_translator|                                                                     ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_sel_s1_translator                                                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_wrclk_s1_translator|                                                                   ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_wrclk_s1_translator                                                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:audio_wrreq_s1_translator|                                                                   ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:audio_wrreq_s1_translator                                                                                                                                                                                                                                                                                                                                                                             ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                            ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                                                                                      ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:dds_increment_s1_translator|                                                                 ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 35 (35)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:dds_increment_s1_translator                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:div_freq_s1_translator|                                                                      ; 40 (40)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 36 (36)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:div_freq_s1_translator                                                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                      ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 18 (18)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:key_s1_translator|                                                                           ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 2 (2)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:keyboard_keys_s1_translator|                                                                 ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 9 (9)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:keyboard_keys_s1_translator                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:lfsr_clk_interrupt_gen_s1_translator|                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:lfsr_clk_interrupt_gen_s1_translator                                                                                                                                                                                                                                                                                                                                                                  ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:lfsr_val_s1_translator|                                                                      ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 3 (3)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:lfsr_val_s1_translator                                                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:modulation_selector_s1_translator|                                                           ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:modulation_selector_s1_translator                                                                                                                                                                                                                                                                                                                                                                     ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:mouse_pos_s1_translator|                                                                     ; 26 (26)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 11 (11)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:mouse_pos_s1_translator                                                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:signal_selector_s1_translator|                                                               ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 10 (10)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:signal_selector_s1_translator                                                                                                                                                                                                                                                                                                                                                                         ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                         ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                                         ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 14 (14)           ; 5 (5)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_slave_translator:vga_to_nios_2_datamaster_translator|                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_slave_translator:vga_to_nios_2_datamaster_translator                                                                                                                                                                                                                                                                                                                                                                   ; DE2_QSYS     ;
;       |altera_merlin_traffic_limiter:limiter|                                                                                      ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                              ; 45 (45)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 18 (18)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                                                                                        ; DE2_QSYS     ;
;       |altera_merlin_width_adapter:width_adapter|                                                                                  ; 76 (76)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 51 (51)          ; |dds_and_nios_lab|DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                            ; DE2_QSYS     ;
;       |altera_reset_controller:rst_controller_001|                                                                                 ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_reset_controller:rst_controller_002|                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_reset_controller:rst_controller_003|                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_reset_controller:rst_controller_004|                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_004                                                                                                                                                                                                                                                                                                                                                                                           ; DE2_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                ; DE2_QSYS     ;
;       |altera_reset_controller:rst_controller|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                               ; DE2_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |dds_and_nios_lab|DE2_QSYS:U0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                    ; DE2_QSYS     ;
;    |Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|                                                                       ; 50 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 4 (0)             ; 35 (0)           ; |dds_and_nios_lab|Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |var_clk_div32:Div_Clk|                                                                                                      ; 50 (50)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 35 (35)          ; |dds_and_nios_lab|Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Keyboard_Controller:kc0|                                                                                                       ; 576 (84)    ; 108 (75)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 468 (9)      ; 9 (1)             ; 99 (67)          ; |dds_and_nios_lab|Keyboard_Controller:kc0                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |PS2_ScanCodeReader:PS2_SCR|                                                                                                 ; 40 (40)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 8 (8)             ; 25 (25)          ; |dds_and_nios_lab|Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |ScanCodeToEvent:scte|                                                                                                       ; 459 (459)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 452 (452)    ; 0 (0)             ; 7 (7)            ; |dds_and_nios_lab|Keyboard_Controller:kc0|ScanCodeToEvent:scte                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |SDRAM_PLL:PLL1|                                                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|SDRAM_PLL:PLL1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |altpll:altpll_component|                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|SDRAM_PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |doublesync:lfsr_sync|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|doublesync:lfsr_sync                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |doublesync_no_reset:sync_HOLDING_DOWN_ARROW|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|doublesync_no_reset:sync_HOLDING_DOWN_ARROW                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |doublesync_no_reset:sync_HOLDING_LEFT_ARROW|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|doublesync_no_reset:sync_HOLDING_LEFT_ARROW                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |doublesync_no_reset:sync_HOLDING_M|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|doublesync_no_reset:sync_HOLDING_M                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |doublesync_no_reset:sync_HOLDING_RIGHT_ARROW|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|doublesync_no_reset:sync_HOLDING_RIGHT_ARROW                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |doublesync_no_reset:sync_HOLDING_SPACE|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|doublesync_no_reset:sync_HOLDING_SPACE                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |doublesync_no_reset:sync_HOLDING_UP_ARROW|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|doublesync_no_reset:sync_HOLDING_UP_ARROW                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |doublesync_no_reset:sync_graph_enable_scroll|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|doublesync_no_reset:sync_graph_enable_scroll                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |doublesync_no_reset:sync_reset_from_key_clk_40|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|doublesync_no_reset:sync_reset_from_key_clk_40                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |doublesync_no_reset:sync_reset_from_key|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |dds_and_nios_lab|doublesync_no_reset:sync_reset_from_key                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |generate_controlled_length_pulse:generate_system_reset|                                                                        ; 59 (57)     ; 27 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 3 (1)             ; 24 (24)          ; |dds_and_nios_lab|generate_controlled_length_pulse:generate_system_reset                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |doublesync_no_reset:sync_async_reset|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |dds_and_nios_lab|generate_controlled_length_pulse:generate_system_reset|doublesync_no_reset:sync_async_reset                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |generate_one_shot_pulse:generate_reset_trigger|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |dds_and_nios_lab|generate_one_shot_pulse:generate_reset_trigger                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |hack_ltm_sincronization:hack_ltm_sincronization_inst|                                                                          ; 38 (38)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 8 (8)             ; 15 (15)          ; |dds_and_nios_lab|hack_ltm_sincronization:hack_ltm_sincronization_inst                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |lfsr:lfsr5bit|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |dds_and_nios_lab|lfsr:lfsr5bit                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |plot_graph:plot_graph1|                                                                                                        ; 140 (140)   ; 28 (28)                   ; 0 (0)         ; 4480        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 6 (6)             ; 25 (25)          ; |dds_and_nios_lab|plot_graph:plot_graph1                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sdram1:sdram1_inst|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph1|sdram1:sdram1_inst                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altsyncram_qfj1:auto_generated|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated                                                                                                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_1as1:altsyncram1|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1                                                                                                                                                                                                                                                                                                             ; work         ;
;    |plot_graph:plot_graph2|                                                                                                        ; 73 (73)     ; 7 (7)                     ; 0 (0)         ; 4480        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 6 (6)            ; |dds_and_nios_lab|plot_graph:plot_graph2                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sdram1:sdram1_inst|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph2|sdram1:sdram1_inst                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph2|sdram1:sdram1_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altsyncram_qfj1:auto_generated|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph2|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated                                                                                                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_1as1:altsyncram1|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4480        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds_and_nios_lab|plot_graph:plot_graph2|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1                                                                                                                                                                                                                                                                                                             ; work         ;
;    |pzdyqx:nabboc|                                                                                                                 ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 2 (0)             ; 70 (0)           ; |dds_and_nios_lab|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                               ; 129 (14)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (5)       ; 2 (1)             ; 70 (8)           ; |dds_and_nios_lab|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|                                                             ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |dds_and_nios_lab|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                    ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |dds_and_nios_lab|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                       ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |dds_and_nios_lab|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                       ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |dds_and_nios_lab|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                       ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; |dds_and_nios_lab|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |signal_generator:Generate_1Hz_Clock|                                                                                           ; 57 (57)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 33 (33)          ; |dds_and_nios_lab|signal_generator:Generate_1Hz_Clock                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                              ; 209 (1)     ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (1)      ; 5 (0)             ; 104 (0)          ; |dds_and_nios_lab|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                               ; 208 (165)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (85)      ; 5 (2)             ; 104 (78)         ; |dds_and_nios_lab|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                                 ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |dds_and_nios_lab|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                               ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |dds_and_nios_lab|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sync_fast2slow:sync_mod|                                                                                                       ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 18 (18)          ; |dds_and_nios_lab|sync_fast2slow:sync_mod                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sync_fast2slow:sync_sig|                                                                                                       ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 19 (19)          ; |dds_and_nios_lab|sync_fast2slow:sync_sig                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |wave_selector:select|                                                                                                          ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 18 (18)          ; |dds_and_nios_lab|wave_selector:select                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FPGA_I2C_SDAT ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SD_CMD        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[4]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[5]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[6]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[7]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[8]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[9]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[10]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[11]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[12]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[13]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[14]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[15]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; LCD_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; PS2_CLK       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; PS2_DAT       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; CLOCK_27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[17]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; UART_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; FPGA_I2C_SCLK ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; SD_DAT3       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; AUD_ADCLRCK                                                                        ;                   ;         ;
; AUD_BCLK                                                                           ;                   ;         ;
; AUD_DACLRCK                                                                        ;                   ;         ;
; FPGA_I2C_SDAT                                                                      ;                   ;         ;
; FL_DQ[0]                                                                           ;                   ;         ;
; FL_DQ[1]                                                                           ;                   ;         ;
; FL_DQ[2]                                                                           ;                   ;         ;
; FL_DQ[3]                                                                           ;                   ;         ;
; FL_DQ[4]                                                                           ;                   ;         ;
; FL_DQ[5]                                                                           ;                   ;         ;
; FL_DQ[6]                                                                           ;                   ;         ;
; FL_DQ[7]                                                                           ;                   ;         ;
; SD_CMD                                                                             ;                   ;         ;
; SD_DAT                                                                             ;                   ;         ;
; GPIO_0[0]                                                                          ;                   ;         ;
; GPIO_0[1]                                                                          ;                   ;         ;
; GPIO_0[2]                                                                          ;                   ;         ;
; GPIO_0[3]                                                                          ;                   ;         ;
; GPIO_0[4]                                                                          ;                   ;         ;
; GPIO_0[5]                                                                          ;                   ;         ;
; GPIO_0[6]                                                                          ;                   ;         ;
; GPIO_0[7]                                                                          ;                   ;         ;
; GPIO_0[8]                                                                          ;                   ;         ;
; GPIO_0[9]                                                                          ;                   ;         ;
; GPIO_0[10]                                                                         ;                   ;         ;
; GPIO_0[11]                                                                         ;                   ;         ;
; GPIO_0[12]                                                                         ;                   ;         ;
; GPIO_0[13]                                                                         ;                   ;         ;
; GPIO_0[14]                                                                         ;                   ;         ;
; GPIO_0[15]                                                                         ;                   ;         ;
; GPIO_0[16]                                                                         ;                   ;         ;
; GPIO_0[17]                                                                         ;                   ;         ;
; GPIO_0[18]                                                                         ;                   ;         ;
; GPIO_0[19]                                                                         ;                   ;         ;
; GPIO_0[20]                                                                         ;                   ;         ;
; GPIO_0[21]                                                                         ;                   ;         ;
; GPIO_0[22]                                                                         ;                   ;         ;
; GPIO_0[23]                                                                         ;                   ;         ;
; GPIO_0[24]                                                                         ;                   ;         ;
; GPIO_0[25]                                                                         ;                   ;         ;
; GPIO_0[26]                                                                         ;                   ;         ;
; GPIO_0[27]                                                                         ;                   ;         ;
; GPIO_0[28]                                                                         ;                   ;         ;
; GPIO_0[29]                                                                         ;                   ;         ;
; GPIO_0[30]                                                                         ;                   ;         ;
; GPIO_0[31]                                                                         ;                   ;         ;
; GPIO_0[32]                                                                         ;                   ;         ;
; GPIO_0[33]                                                                         ;                   ;         ;
; GPIO_0[34]                                                                         ;                   ;         ;
; GPIO_0[35]                                                                         ;                   ;         ;
; GPIO_1[0]                                                                          ;                   ;         ;
; GPIO_1[1]                                                                          ;                   ;         ;
; GPIO_1[2]                                                                          ;                   ;         ;
; GPIO_1[3]                                                                          ;                   ;         ;
; GPIO_1[4]                                                                          ;                   ;         ;
; GPIO_1[5]                                                                          ;                   ;         ;
; GPIO_1[6]                                                                          ;                   ;         ;
; GPIO_1[7]                                                                          ;                   ;         ;
; GPIO_1[8]                                                                          ;                   ;         ;
; GPIO_1[9]                                                                          ;                   ;         ;
; GPIO_1[10]                                                                         ;                   ;         ;
; GPIO_1[11]                                                                         ;                   ;         ;
; GPIO_1[12]                                                                         ;                   ;         ;
; GPIO_1[13]                                                                         ;                   ;         ;
; GPIO_1[14]                                                                         ;                   ;         ;
; GPIO_1[15]                                                                         ;                   ;         ;
; GPIO_1[16]                                                                         ;                   ;         ;
; GPIO_1[17]                                                                         ;                   ;         ;
; GPIO_1[18]                                                                         ;                   ;         ;
; GPIO_1[19]                                                                         ;                   ;         ;
; GPIO_1[20]                                                                         ;                   ;         ;
; GPIO_1[21]                                                                         ;                   ;         ;
; GPIO_1[22]                                                                         ;                   ;         ;
; GPIO_1[23]                                                                         ;                   ;         ;
; GPIO_1[24]                                                                         ;                   ;         ;
; GPIO_1[25]                                                                         ;                   ;         ;
; GPIO_1[26]                                                                         ;                   ;         ;
; GPIO_1[27]                                                                         ;                   ;         ;
; GPIO_1[28]                                                                         ;                   ;         ;
; GPIO_1[29]                                                                         ;                   ;         ;
; GPIO_1[30]                                                                         ;                   ;         ;
; GPIO_1[31]                                                                         ;                   ;         ;
; GPIO_1[32]                                                                         ;                   ;         ;
; GPIO_1[33]                                                                         ;                   ;         ;
; GPIO_1[34]                                                                         ;                   ;         ;
; GPIO_1[35]                                                                         ;                   ;         ;
; SRAM_DQ[0]                                                                         ;                   ;         ;
; SRAM_DQ[1]                                                                         ;                   ;         ;
; SRAM_DQ[2]                                                                         ;                   ;         ;
; SRAM_DQ[3]                                                                         ;                   ;         ;
; SRAM_DQ[4]                                                                         ;                   ;         ;
; SRAM_DQ[5]                                                                         ;                   ;         ;
; SRAM_DQ[6]                                                                         ;                   ;         ;
; SRAM_DQ[7]                                                                         ;                   ;         ;
; SRAM_DQ[8]                                                                         ;                   ;         ;
; SRAM_DQ[9]                                                                         ;                   ;         ;
; SRAM_DQ[10]                                                                        ;                   ;         ;
; SRAM_DQ[11]                                                                        ;                   ;         ;
; SRAM_DQ[12]                                                                        ;                   ;         ;
; SRAM_DQ[13]                                                                        ;                   ;         ;
; SRAM_DQ[14]                                                                        ;                   ;         ;
; SRAM_DQ[15]                                                                        ;                   ;         ;
; LCD_DATA[0]                                                                        ;                   ;         ;
; LCD_DATA[1]                                                                        ;                   ;         ;
; LCD_DATA[2]                                                                        ;                   ;         ;
; LCD_DATA[3]                                                                        ;                   ;         ;
; LCD_DATA[4]                                                                        ;                   ;         ;
; LCD_DATA[5]                                                                        ;                   ;         ;
; LCD_DATA[6]                                                                        ;                   ;         ;
; LCD_DATA[7]                                                                        ;                   ;         ;
; PS2_CLK                                                                            ;                   ;         ;
;      - Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|PS2_CLK_buffer[7]~feeder ; 1                 ; 6       ;
; PS2_DAT                                                                            ;                   ;         ;
;      - Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|ReadingChar~0            ; 0                 ; 6       ;
;      - Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|ShiftIn~8                ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                         ;                   ;         ;
; DRAM_DQ[1]                                                                         ;                   ;         ;
; DRAM_DQ[2]                                                                         ;                   ;         ;
; DRAM_DQ[3]                                                                         ;                   ;         ;
; DRAM_DQ[4]                                                                         ;                   ;         ;
; DRAM_DQ[5]                                                                         ;                   ;         ;
; DRAM_DQ[6]                                                                         ;                   ;         ;
; DRAM_DQ[7]                                                                         ;                   ;         ;
; DRAM_DQ[8]                                                                         ;                   ;         ;
; DRAM_DQ[9]                                                                         ;                   ;         ;
; DRAM_DQ[10]                                                                        ;                   ;         ;
; DRAM_DQ[11]                                                                        ;                   ;         ;
; DRAM_DQ[12]                                                                        ;                   ;         ;
; DRAM_DQ[13]                                                                        ;                   ;         ;
; DRAM_DQ[14]                                                                        ;                   ;         ;
; DRAM_DQ[15]                                                                        ;                   ;         ;
; CLOCK_27                                                                           ;                   ;         ;
; SW[4]                                                                              ;                   ;         ;
; SW[5]                                                                              ;                   ;         ;
; SW[6]                                                                              ;                   ;         ;
; SW[7]                                                                              ;                   ;         ;
; SW[8]                                                                              ;                   ;         ;
; SW[9]                                                                              ;                   ;         ;
; SW[10]                                                                             ;                   ;         ;
; SW[11]                                                                             ;                   ;         ;
; SW[12]                                                                             ;                   ;         ;
; SW[13]                                                                             ;                   ;         ;
; SW[14]                                                                             ;                   ;         ;
; SW[15]                                                                             ;                   ;         ;
; SW[16]                                                                             ;                   ;         ;
; SW[17]                                                                             ;                   ;         ;
; UART_RXD                                                                           ;                   ;         ;
; AUD_ADCDAT                                                                         ;                   ;         ;
; SD_DAT3                                                                            ;                   ;         ;
; SW[1]                                                                              ;                   ;         ;
; CLOCK_50                                                                           ;                   ;         ;
; KEY[0]                                                                             ;                   ;         ;
;      - lfsr:lfsr5bit|out~0                                                         ; 1                 ; 6       ;
;      - lfsr:lfsr5bit|out~1                                                         ; 1                 ; 6       ;
;      - lfsr:lfsr5bit|out~2                                                         ; 1                 ; 6       ;
;      - lfsr:lfsr5bit|out~3                                                         ; 1                 ; 6       ;
;      - lfsr:lfsr5bit|out~4                                                         ; 1                 ; 6       ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|read_mux_out[0]~3                              ; 1                 ; 6       ;
;      - doublesync_no_reset:sync_reset_from_key_clk_40|sync_srl16_inferred[0]~0     ; 1                 ; 6       ;
;      - doublesync_no_reset:sync_reset_from_key|sync_srl16_inferred[0]~0            ; 1                 ; 6       ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|d1_data_in[0]~feeder                           ; 1                 ; 6       ;
; SW[0]                                                                              ;                   ;         ;
; SW[2]                                                                              ;                   ;         ;
; SW[3]                                                                              ;                   ;         ;
; KEY[1]                                                                             ;                   ;         ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|read_mux_out[1]~2                              ; 1                 ; 6       ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|d1_data_in[1]~feeder                           ; 1                 ; 6       ;
; KEY[3]                                                                             ;                   ;         ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|read_mux_out[3]~0                              ; 1                 ; 6       ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|d1_data_in[3]~feeder                           ; 1                 ; 6       ;
; KEY[2]                                                                             ;                   ;         ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|read_mux_out[2]~1                              ; 0                 ; 6       ;
;      - DE2_QSYS:U0|DE2_QSYS_key:key|d1_data_in[2]~feeder                           ; 0                 ; 6       ;
+------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_25MHZ                                                                                                                                                                                                                                                                                                                                                ; LCFF_X34_Y1_N21    ; 284     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                 ; PIN_N2             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                 ; PIN_N2             ; 4091    ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Cursor:Cursor_inst|arrow_on                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y10_N30 ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor_inst|debounce[19]~23                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y5_N30  ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DDS:dds_inst|pup_rst                                                                                                                                                                                                                                                                                                                                     ; LCFF_X42_Y18_N23   ; 33      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[31]                                                                                                                                                                                                                                                                                                         ; LCFF_X41_Y16_N1    ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                       ; LCCOMB_X57_Y23_N30 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                              ; LCFF_X48_Y25_N27   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_stall~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y25_N18 ; 783     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y22_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                    ; LCCOMB_X12_Y23_N12 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                  ; LCCOMB_X12_Y21_N22 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                       ; LCFF_X12_Y21_N29   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE2_QSYS_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                           ; LCCOMB_X11_Y22_N16 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|ociram_wr_en                                                                                                                                                                                                      ; LCCOMB_X15_Y22_N2  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_regnum_a_cmp_D~4                                                                                                                                                                                                                                                                                                          ; LCCOMB_X57_Y18_N0  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_stall                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X57_Y18_N2  ; 161     ; Clock enable, Read enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y21_N10 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                 ; LCFF_X50_Y30_N29   ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                              ; LCFF_X57_Y19_N17   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y19_N28 ; 1371    ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                          ; LCFF_X51_Y19_N23   ; 14      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y19_N26 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y19_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y19_N28 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~3                                                                                                                                                            ; LCCOMB_X28_Y22_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                            ; LCCOMB_X32_Y21_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y22_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                         ; LCFF_X30_Y22_N27   ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y21_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                          ; LCFF_X29_Y22_N25   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y22_N28 ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_modulation_selector:modulation_selector|data_out[1]                                                                                                                                                                                                                                                                                 ; LCFF_X37_Y16_N21   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X1_Y8_N24   ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|i_count[3]~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y9_N22   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[6]                                                                                                                                                                                                                                                                                                              ; LCFF_X2_Y7_N17     ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y21_N10 ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                          ; LCFF_X16_Y31_N1    ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter|count[0]~31                                                                                                                                                                                                                                 ; LCCOMB_X15_Y29_N24 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[5]~38                                                                                                                                                                                                                                 ; LCCOMB_X15_Y29_N30 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|rdreq_pre_swap~0                                                                                                                                                                                                                                                                         ; LCCOMB_X15_Y26_N16 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                                           ; LCFF_X16_Y28_N5    ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                                         ; LCFF_X38_Y29_N11   ; 95      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_valid~0_OTERM1                                                                                                                                                                                                                            ; LCFF_X22_Y34_N15   ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Mux32~0                                                                                                                                                                                                                               ; LCCOMB_X29_Y35_N2  ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_data_out[2]~5                                                                                                                                                                                                                     ; LCCOMB_X28_Y35_N6  ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state[1]                                                                                                                                                                                                                              ; LCFF_X30_Y35_N13   ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|update_read_emptiness_signals~0 ; LCCOMB_X27_Y35_N8  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|process_0~0     ; LCCOMB_X25_Y22_N10 ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|process_0~1     ; LCCOMB_X25_Y22_N22 ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_wrreq                                                                                                                                              ; LCCOMB_X27_Y25_N18 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid                                                                                                                                                 ; LCFF_X19_Y17_N7    ; 148     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|comb~2                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y35_N26 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|Mux41~1                                                                                                                                                                                                                                             ; LCCOMB_X25_Y28_N2  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|do_control_packet                                                                                                                                                                                                                                   ; LCFF_X23_Y29_N21   ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                   ; LCFF_X30_Y35_N17   ; 1527    ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                        ; LCCOMB_X32_Y11_N0  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                            ; LCCOMB_X37_Y12_N18 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y15_N30 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y15_N28 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y15_N22 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y13_N0  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y13_N10 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y14_N30 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y14_N10 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~7                                                                                                                                                                                                                                              ; LCCOMB_X10_Y13_N30 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                ; LCCOMB_X30_Y27_N24 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X29_Y20_N15   ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X35_Y22_N15   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X35_Y22_N0  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X29_Y17_N3    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_008|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X31_Y18_N1    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_010|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X30_Y17_N11   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X19_Y22_N23   ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|full1~2                                                                                                                                                                                                                                               ; LCCOMB_X19_Y22_N16 ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X37_Y20_N19   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X37_Y20_N10 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X30_Y16_N7    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X29_Y16_N28 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X29_Y15_N23   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X28_Y15_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X44_Y18_N15   ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X44_Y18_N8  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                             ; LCFF_X38_Y18_N11   ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X37_Y18_N1    ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X38_Y18_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X32_Y17_N15   ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X32_Y17_N30 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X35_Y16_N23   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_028|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X32_Y13_N8  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_029|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X33_Y13_N23   ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_029|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                               ; LCCOMB_X33_Y18_N18 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_030|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X34_Y14_N30 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_031|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X36_Y12_N23   ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_031|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                               ; LCCOMB_X33_Y19_N16 ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X32_Y20_N17   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X31_Y20_N28 ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X33_Y15_N3    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X33_Y15_N22 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                                                                             ; LCCOMB_X22_Y23_N30 ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X22_Y23_N1    ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_037|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X33_Y28_N13   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_037|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                               ; LCCOMB_X31_Y22_N0  ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X32_Y16_N3    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X32_Y16_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X32_Y15_N15   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X33_Y15_N28 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                                                                             ; LCCOMB_X5_Y11_N0   ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X16_Y11_N23   ; 70      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X28_Y17_N11   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X28_Y17_N0  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_046|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X35_Y15_N11   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_046|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X35_Y15_N0  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                 ; LCFF_X40_Y17_N5    ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N8  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y22_N2  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                     ; LCFF_X29_Y22_N15   ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                   ; LCFF_X28_Y19_N7    ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core|full1~3                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y19_N20 ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                        ; LCCOMB_X17_Y12_N10 ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd_OTERM441                                                                                                                                                                                                ; LCFF_X16_Y11_N31   ; 62      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_merlin_master_agent:vga_to_sdram_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                                                                        ; LCCOMB_X22_Y19_N24 ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_merlin_traffic_limiter:limiter|pending_response_count[1]~9                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y19_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter_001|p1_ready~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y19_N20 ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                            ; LCFF_X18_Y14_N21   ; 86      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; LCFF_X19_Y21_N5    ; 618     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y21_N16 ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; LCFF_X31_Y14_N1    ; 154     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; LCFF_X35_Y14_N7    ; 175     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; LCFF_X11_Y13_N3    ; 1143    ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                    ; LCFF_X35_Y14_N11   ; 1655    ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal0~10                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y1_N6   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|reset_negedge_sync                                                                                                                                                                                                                                                         ; LCFF_X30_Y1_N5     ; 34      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|reset_sync3                                                                                                                                                                                                                                                                ; LCFF_X31_Y1_N31    ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                                                             ; PLL_1              ; 2984    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2                                                                                                                                                                                                                                                                                                             ; PLL_1              ; 535     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2~_wirecell                                                                                                                                                                                                                                                                                                   ; LCCOMB_X64_Y19_N14 ; 38      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; actual_selected_signal[5]~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y3_N12  ; 14      ; Latch enable                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y19_N0     ; 222     ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y19_N0     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always4~0                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y7_N20  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; doublesync:lfsr_sync|FF2_reg                                                                                                                                                                                                                                                                                                                             ; LCFF_X50_Y4_N1     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; doublesync_no_reset:sync_reset_from_key_clk_40|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                    ; LCFF_X43_Y6_N1     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; doublesync_no_reset:sync_reset_from_key|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                           ; LCFF_X31_Y11_N11   ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; generate_controlled_length_pulse:generate_system_reset|pulse_out                                                                                                                                                                                                                                                                                         ; LCFF_X62_Y13_N1    ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|LessThan1~3                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y5_N28  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[9]~16                                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y6_N6   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|line_rdy                                                                                                                                                                                                                                                                                            ; LCFF_X34_Y4_N31    ; 11      ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; plot_graph:plot_graph1|Dif_SCROLL[9]~14                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y3_N26  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                        ; LCCOMB_X64_Y3_N10  ; 17      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                        ; LCFF_X61_Y21_N15   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                        ; LCFF_X61_Y21_N1    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                        ; LCFF_X62_Y21_N3    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                        ; LCFF_X62_Y21_N1    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                        ; LCFF_X63_Y21_N17   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                        ; LCFF_X63_Y19_N1    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                        ; LCFF_X64_Y19_N1    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                        ; LCFF_X64_Y19_N31   ; 20      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                     ; LCFF_X64_Y3_N1     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|\BWHK8171:12:QXXQ6833_1                                                                                                                                                                                                                           ; LCCOMB_X61_Y21_N12 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y20_N12 ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                    ; LCFF_X10_Y19_N9    ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                   ; LCFF_X11_Y18_N9    ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y20_N6  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y18_N18 ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y19_N8  ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sampler                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y1_N2   ; 39      ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                                                                                                                                                                                                               ; LCFF_X27_Y17_N25   ; 5       ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                    ; LCFF_X10_Y20_N25   ; 82      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y17_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y17_N22 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~19                                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y20_N26  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]~20                                                                                                                                                                                                                                                                           ; LCCOMB_X7_Y18_N0   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]~22                                                                                                                                                                                                                                                                           ; LCCOMB_X7_Y18_N14  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~17                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N0   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]~19                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N10  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][2]~20                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N12  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y17_N28 ; 10      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~15                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y17_N22  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                         ; LCFF_X7_Y20_N1     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                         ; LCFF_X10_Y20_N1    ; 48      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                         ; LCFF_X10_Y18_N21   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                         ; LCFF_X10_Y18_N17   ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                        ; LCFF_X10_Y21_N13   ; 28      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; wave_selector:select|mod_out[7]~6                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y4_N0   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ~VCC                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y1_N0   ; 8       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                   ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLK_25MHZ                                                                                                                                              ; LCFF_X34_Y1_N21    ; 284     ; Global Clock         ; GCLK13           ; --                        ;
; CLOCK_50                                                                                                                                               ; PIN_N2             ; 4091    ; Global Clock         ; GCLK0            ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                         ; LCCOMB_X17_Y19_N28 ; 1371    ; Global Clock         ; GCLK11           ; --                        ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X30_Y35_N17   ; 1527    ; Global Clock         ; GCLK8            ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out              ; LCFF_X11_Y13_N3    ; 1143    ; Global Clock         ; GCLK1            ; --                        ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                  ; LCFF_X35_Y14_N11   ; 1655    ; Global Clock         ; GCLK4            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0                                                                                                           ; PLL_1              ; 2984    ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2                                                                                                           ; PLL_1              ; 535     ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2~_wirecell                                                                                                 ; LCCOMB_X64_Y19_N14 ; 38      ; Global Clock         ; GCLK6            ; --                        ;
; actual_selected_signal[5]~2                                                                                                                            ; LCCOMB_X34_Y3_N12  ; 14      ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                           ; JTAG_X1_Y19_N0     ; 222     ; Global Clock         ; GCLK10           ; --                        ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|line_rdy                                                                                          ; LCFF_X34_Y4_N31    ; 11      ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                      ; LCCOMB_X64_Y3_N10  ; 17      ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                      ; LCFF_X64_Y19_N31   ; 20      ; Global Clock         ; GCLK5            ; --                        ;
; sampler                                                                                                                                                ; LCCOMB_X34_Y1_N2   ; 39      ; Global Clock         ; GCLK12           ; --                        ;
; signal_generator:Generate_1Hz_Clock|outclk                                                                                                             ; LCFF_X27_Y17_N25   ; 5       ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DDS:dds_inst|waveform_gen:waveform|phase_acc[30]                                                                                                                                                                                                                                                                                                                                   ; 961     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[27]                                                                                                                                                                                                                                                                                                                                   ; 956     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[26]                                                                                                                                                                                                                                                                                                                                   ; 936     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[23]                                                                                                                                                                                                                                                                                                                                   ; 930     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[24]                                                                                                                                                                                                                                                                                                                                   ; 849     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[29]                                                                                                                                                                                                                                                                                                                                   ; 838     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[28]                                                                                                                                                                                                                                                                                                                                   ; 814     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[25]                                                                                                                                                                                                                                                                                                                                   ; 786     ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_stall~0                                                                                                                                                                                                                                                                                                                                             ; 783     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[21]                                                                                                                                                                                                                                                                                                                                   ; 636     ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                          ; 618     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[20]                                                                                                                                                                                                                                                                                                                                   ; 541     ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[22]                                                                                                                                                                                                                                                                                                                                   ; 463     ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 206     ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 206     ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                          ; 175     ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_stall                                                                                                                                                                                                                                                                                                                                               ; 161     ;
; DE2_QSYS:U0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                          ; 154     ;
; Cursor:Cursor_inst|pos_of_cursor[1]                                                                                                                                                                                                                                                                                                                                                ; 152     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid                                                                                                                                                                           ; 148     ;
; Cursor:Cursor_inst|pos_of_cursor[12]                                                                                                                                                                                                                                                                                                                                               ; 141     ;
; Cursor:Cursor_inst|pos_of_cursor[4]                                                                                                                                                                                                                                                                                                                                                ; 140     ;
; Cursor:Cursor_inst|pos_of_cursor[14]                                                                                                                                                                                                                                                                                                                                               ; 139     ;
; Cursor:Cursor_inst|pos_of_cursor[10]                                                                                                                                                                                                                                                                                                                                               ; 138     ;
; Cursor:Cursor_inst|pos_of_cursor[13]                                                                                                                                                                                                                                                                                                                                               ; 136     ;
; Cursor:Cursor_inst|pos_of_cursor[11]                                                                                                                                                                                                                                                                                                                                               ; 130     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[4]~2                                                                                                                                                                                                                                                          ; 129     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[1]~7                                                                                                                                                                                                                                                          ; 128     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[9]~3                                                                                                                                                                                                                                                          ; 128     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[5]~1                                                                                                                                                                                                                                                          ; 128     ;
; Cursor:Cursor_inst|pos_of_cursor[0]                                                                                                                                                                                                                                                                                                                                                ; 126     ;
; Cursor:Cursor_inst|pos_of_cursor[2]                                                                                                                                                                                                                                                                                                                                                ; 119     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[17]~0                                                                                                                                                                                                                                                         ; 118     ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[11]~6                                                                                                                                                                                                                                                         ; 98      ;
; Cursor:Cursor_inst|pos_of_cursor[15]                                                                                                                                                                                                                                                                                                                                               ; 98      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[2]~4                                                                                                                                                                                                                                                          ; 97      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                   ; 95      ;
; Cursor:Cursor_inst|pos_of_cursor[3]                                                                                                                                                                                                                                                                                                                                                ; 94      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                                      ; 86      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|always2~1                                                                                                                                                                                                                                                                 ; 83      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                              ; 82      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|wr_address                                                                                                                                                                                                                                                                ; 81      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[40]                                                                                                                                                                                                                                                                       ; 76      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_stall                                                                                                                                                                                                                                                                                                                                           ; 75      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_rdreq                                                                                                                                                                        ; 72      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[41]                                                                                                                                                                                                                                                                       ; 71      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 70      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor206                                                                                                                                                                                                                                                                                                                            ; 68      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|bank_to_read                                                                                                                                                                                                                                                                  ; 63      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd_OTERM441                                                                                                                                                                                                                          ; 62      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|empty_reg                                                                      ; 62      ;
; Keyboard_Controller:kc0|ScanBytes[1][3]                                                                                                                                                                                                                                                                                                                                            ; 61      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state[0]                                                                                                                                                                                                                                                                      ; 61      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                           ; 61      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:div_freq_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                                       ; 60      ;
; DDS:dds_inst|waveform_gen:waveform|phase_acc[31]                                                                                                                                                                                                                                                                                                                                   ; 60      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|cmd_length_of_burst[12]~0                                                                                                                                                                                                                                       ; 59      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|comb~2                                                                                                                                                                                                                                                                                          ; 57      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter_001|out_valid~0                                                                                                                                                                                                                                                                                                              ; 56      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                                                                                                       ; 56      ;
; Keyboard_Controller:kc0|ScanBytes[1][4]                                                                                                                                                                                                                                                                                                                                            ; 55      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 55      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal337~0                                                                                                                                                                                                                                                                                                                 ; 54      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|saved_grant[0]                                                                                                                                                                                                                                                                                                              ; 53      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                ; 53      ;
; Keyboard_Controller:kc0|ScanBytes[1][1]                                                                                                                                                                                                                                                                                                                                            ; 52      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|saved_grant[0]                                                                                                                                                                                                                                                                                                              ; 52      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_012|altera_avalon_st_pipeline_base:core|full1~2                                                                                                                                                                                                                                                                         ; 51      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal29~2                                                                                                                                                                                                                                                                                                                  ; 50      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|next_rd_ptr[0]~1                                                                                                                                                                                                                                                                   ; 49      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|next_rd_ptr[1]~0                                                                                                                                                                                                                                                                   ; 49      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline2_en~0                                                                                                                                                                        ; 49      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_exc_any                                                                                                                                                                                                                                                                                                                                             ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                   ; 48      ;
; Keyboard_Controller:kc0|ScanBytes[0][4]                                                                                                                                                                                                                                                                                                                                            ; 48      ;
; Keyboard_Controller:kc0|ScanBytes[0][3]                                                                                                                                                                                                                                                                                                                                            ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src1[30]~33                                                                                                                                                                                                                                                                                                                                         ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src1[30]~32                                                                                                                                                                                                                                                                                                                                         ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_wr_data_unfiltered[24]~1                                                                                                                                                                                                                                                                                                                            ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_wr_data_unfiltered[24]~0                                                                                                                                                                                                                                                                                                                            ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_reg[0]~1                                                                                                                                                                                                                                                                                                                                       ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_reg[0]~0                                                                                                                                                                                                                                                                                                                                       ; 48      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                                                                                                             ; 46      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal785~2                                                                                                                                                                                                                                                                                                                 ; 46      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal13~0                                                                                                                                                                                                                                                                                                                  ; 45      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|data1[19]                                                                                                                                                                                                                                                                       ; 45      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                        ; 44      ;
; Keyboard_Controller:kc0|ScanBytes[1][6]                                                                                                                                                                                                                                                                                                                                            ; 44      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|saved_grant[1]                                                                                                                                                                                                                                                                                                              ; 44      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~2                                                                                                                                                                                                                                                                                                                 ; 44      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal85~2                                                                                                                                                                                                                                                                                                                  ; 44      ;
; Keyboard_Controller:kc0|ScanBytes[1][2]                                                                                                                                                                                                                                                                                                                                            ; 43      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 43      ;
; Keyboard_Controller:kc0|ScanBytes[1][5]                                                                                                                                                                                                                                                                                                                                            ; 42      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_burstwrap[2]~1                                                                                                                                                                                                                              ; 42      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|do_control_packet                                                                                                                                                                                                                                                             ; 42      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal561~2                                                                                                                                                                                                                                                                                                                 ; 42      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                                                ; 42      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|process_0~2                               ; 41      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|process_0~1                               ; 41      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|process_0~0                               ; 41      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|trying_to_read                                                                                                                                                                        ; 41      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal701~0                                                                                                                                                                                                                                                                                                                 ; 41      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[8]~25                                                                                                                                                                                                                                                                                                                                 ; 41      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                                                                                                       ; 40      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state[1]                                                                                                                                                                                                                                                        ; 40      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|sr[23]~22                                                                                                                               ; 40      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|sr[23]~21                                                                                                                               ; 40      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal253~0                                                                                                                                                                                                                                                                                                                 ; 40      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal449~0                                                                                                                                                                                                                                                                                                                 ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                   ; 39      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                             ; 39      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_037|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 39      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                 ; 39      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal673~0                                                                                                                                                                                                                                                                                                                 ; 39      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                              ; 39      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 39      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 39      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 39      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 39      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                        ; 38      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[27]~17                                                                                                                                                                                                                                                                                                                                         ; 38      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal175~0                                                                                                                                                                                                                                                                                                                 ; 38      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                          ; 38      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:vga_to_nios_2_datamaster_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                           ; 37      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state[2]                                                                                                                                                                                                                                                                      ; 37      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                                       ; 37      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[27]~18                                                                                                                                                                                                                                                                                                                                         ; 37      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 37      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 37      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 37      ;
; DE2_QSYS:U0|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                                                                                         ; 37      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|Mux41~1                                                                                                                                                                                                                                                                       ; 36      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                  ; 36      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 36      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonDReg[5]~1                                                                                                                                                                                                                                ; 36      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal4~2                                                                                                                                                                                                                                                                                                                   ; 36      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:dds_increment_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                   ; 36      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:div_freq_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                        ; 36      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:audio_out_data_audio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                            ; 36      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:audio_data_fregen_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                               ; 36      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|clear_interrupts~0                                                                                                                                                                                                                                                         ; 35      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_writedata[13]~0                                                                                                                                                                                                                                                        ; 35      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_037|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                                                         ; 35      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_pc[21]~2                                                                                                                                                                                                                                                                                                                                            ; 35      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_pc[21]~0                                                                                                                                                                                                                                                                                                                                            ; 35      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|int_ready~0                                                                                                                                                                                                                                                              ; 35      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                                   ; 35      ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|reset_negedge_sync                                                                                                                                                                                                                                                                                   ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_writedata[13]~1                                                                                                                                                                                                                                                        ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_demux_002:rsp_xbar_demux_006|src1_valid                                                                                                                                                                                                                                                                                                              ; 34      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                        ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_pc[21]~3                                                                                                                                                                                                                                                                                                                                            ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_pc[21]~1                                                                                                                                                                                                                                                                                                                                            ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                             ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|sr[3]~11                                                                                                                                ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_049|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_033|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_015|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_005|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Add8~0                                                                                                                                                                                                                                                                                                                                                ; 33      ;
; DDS:dds_inst|pup_rst                                                                                                                                                                                                                                                                                                                                                               ; 33      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                                                                                                                                                      ; 33      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                             ; 33      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal482~0                                                                                                                                                                                                                                                                                                                 ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_hazard_E                                                                                                                                                                                                                                                                                                                                       ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|d_write~reg0                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_fill_bit                                                                                                                                                                                                                                                                                                                                        ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                                              ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                                              ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|Equal0~10                                                                                                                                                                                                                                                                                            ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[17]                                                                                                                                                                                                                                                           ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[16]                                                                                                                                                                                                                                                           ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[15]                                                                                                                                                                                                                                                           ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                          ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_div_freq:data_fregen|always0~2                                                                                                                                                                                                                                                                                                           ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_audio:audio|DE2_QSYS_div_freq:out_data_audio|always0~2                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_div_freq:div_freq|always0~2                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_div_freq:dds_increment|always0~2                                                                                                                                                                                                                                                                                                                              ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[14]                                                                                                                                                                                                                                                           ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[13]                                                                                                                                                                                                                                                           ; 32      ;
; wave_selector:select|fsk_flag                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                                          ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_action_break_a~0                                                                                                             ; 32      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal113~0                                                                                                                                                                                                                                                                                                                 ; 32      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Add8~3                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_slow_inst_result[25]~0                                                                                                                                                                                                                                                                                                                              ; 31      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal898~0                                                                                                                                                                                                                                                                                                                 ; 31      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[42]                                                                                                                                                                                                                                                                       ; 31      ;
; SW[1]                                                                                                                                                                                                                                                                                                                                                                              ; 30      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline3_en                                                                                                                                                                          ; 30      ;
; DE2_QSYS:U0|DE2_QSYS_rsp_xbar_demux_021:rsp_xbar_demux_021|sink_ready~0                                                                                                                                                                                                                                                                                                            ; 30      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal0~5                                                                                                                                                                                                                                                                                                                   ; 30      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                             ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                      ; 29      ;
; Keyboard_Controller:kc0|ScanBytes[0][6]                                                                                                                                                                                                                                                                                                                                            ; 29      ;
; DE2_QSYS:U0|altera_merlin_master_translator:vga_to_sdram_translator|always2~0                                                                                                                                                                                                                                                                                                      ; 29      ;
; DE2_QSYS:U0|altera_merlin_master_translator:vga_to_sdram_translator|end_begintransfer                                                                                                                                                                                                                                                                                              ; 29      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|internal_output_is_valid                                                                                                                                                                                                                                        ; 29      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                ; 29      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[6]                                                                                                                                                                                                                                                                                                                                        ; 29      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                                                        ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                  ; 28      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                               ; 28      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|readdata~1                                                                                                                                                                                                                                                                                          ; 28      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|input_valid_shift_reg[1]                                                                                                                                                                                                                                        ; 28      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|saved_grant[2]                                                                                                                                                                                                                                                                                                              ; 28      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal3~0                                                                                                                                                                                                                                                                                                                   ; 28      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal477~0                                                                                                                                                                                                                                                                                                                 ; 28      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[0]                                                                                                                                                                                                                                                                                                                                        ; 28      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                                              ; 28      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_031|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 27      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                  ; 27      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                                                                                                                                           ; 27      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal897~0                                                                                                                                                                                                                                                                                                                 ; 27      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal38~0                                                                                                                                                                                                                                                                                                                  ; 27      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_IS2Vid_statemachine:statemachine|state_int[0]                                                                                                                                                                                                                                                        ; 27      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[4]                                                                                                                                                                                                                                                                                                                                        ; 27      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                                              ; 27      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|have_active_cmd                                                                                                                                                                       ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                         ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                         ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_inst_result~4                                                                                                                                                                                                                                                                                                                                       ; 26      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                    ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonDReg[5]~0                                                                                                                                                                                                                                ; 26      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal103~0                                                                                                                                                                                                                                                                                                                 ; 26      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 26      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                        ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|rdreq_pre_swap~0                                                                                                                                                                                                                                                                                                   ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[3]                                                                                                                                                                                                                                                                                                                                        ; 26      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[3]                                                                                                                                                                                                                                                                                                                                        ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                       ; 25      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_slow_inst_result[25]~1                                                                                                                                                                                                                                                                                                                              ; 25      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:mouse_pos_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                       ; 25      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core|full1~3                                                                                                                                                                                                                                                                           ; 25      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal115~2                                                                                                                                                                                                                                                                                                                 ; 25      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~1                                                                                                                                                                                                                                                                                                                 ; 25      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~0                                                                                                                                                                                                                                                                                                                 ; 25      ;
; generate_controlled_length_pulse:generate_system_reset|Equal0~7                                                                                                                                                                                                                                                                                                                    ; 25      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                                        ; 25      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor103~1                                                                                                                                                                                                                                                                                                                          ; 24      ;
; Keyboard_Controller:kc0|ScanBytes[0][5]                                                                                                                                                                                                                                                                                                                                            ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_pulling_width_adapter:width_adaptor|buffers[0][15]~0                                                                                                                                                                             ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                                                               ; 24      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_029|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_data_out[2]~5                                                                                                                                                                                                                                               ; 24      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                           ; 24      ;
; generate_controlled_length_pulse:generate_system_reset|doublesync_no_reset:sync_async_reset|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                 ; 24      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~8                                                                                                                                                                                                                                                                                                                 ; 24      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal502~0                                                                                                                                                                                                                                                                                                                 ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[6]~6                                                                                                                                                                                                                                                                      ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|vid_data_pre_ln~0                                                                                                                                                                                                                                                                                                  ; 24      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 24      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_001|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 24      ;
; plot_graph:plot_graph1|vertical_line~8                                                                                                                                                                                                                                                                                                                                             ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                   ; 24      ;
; Cursor:Cursor_inst|pos_of_cursor[19]                                                                                                                                                                                                                                                                                                                                               ; 24      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|av_readdata[19]~36                                                                                                                                                                                                                                                         ; 23      ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|Equal2~0                                                                                                                                                                                                                                                                                                                        ; 23      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                                                   ; 23      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                ; 23      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_031|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                                                         ; 23      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter_001|p1_ready~1                                                                                                                                                                                                                                                                                                               ; 23      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[1]                                                                                                                                                                                                                                                             ; 23      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                          ; 23      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                                         ; 23      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[2]                                                                                                                                                                                                                                                                                                                                        ; 23      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                               ; 23      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; 22      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:keyboard_keys_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                   ; 22      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                               ; 22      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                             ; 22      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal225~0                                                                                                                                                                                                                                                                                                                 ; 22      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal8~0                                                                                                                                                                                                                                                                                                                   ; 22      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                            ; 22      ;
; doublesync_no_reset:sync_reset_from_key_clk_40|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                                              ; 22      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 22      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|data1[40]                                                                                                                                                                                                                                                                       ; 22      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[7]                                                                                                                                                                                                                                                                                                                                        ; 22      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~5                                                                                                                                                                                                                           ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                              ; 21      ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[1]~0                                                                                                                                                                                                                                                                                                                  ; 21      ;
; Cursor:Cursor_inst|debounce[19]~23                                                                                                                                                                                                                                                                                                                                                 ; 21      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 21      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[3]                                                                                                                                                                                                                                                             ; 21      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal1~0                                                                                                                                                                                                                                                                                                                   ; 21      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal31~2                                                                                                                                                                                                                                                                                                                  ; 21      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                ; 21      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_demux_002:rsp_xbar_demux_006|src0_valid                                                                                                                                                                                                                                                                                                              ; 21      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_IS2Vid_statemachine:statemachine|state_int[2]                                                                                                                                                                                                                                                        ; 21      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                                                                     ; 21      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_030|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 21      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_030|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 21      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[1]                                                                                                                                                                                                                                                                        ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                          ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                          ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                          ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                          ; 21      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 21      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                          ; 21      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                                                        ; 21      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd.addr[21]_OTERM417                                                                                                                                                           ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data[11]~70                                                                                                                                                                                                                                                         ; 20      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:mouse_pos_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                      ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|av_readdata[19]~39                                                                                                                                                                                                                                                         ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Mux32~0                                                                                                                                                                                                                                                         ; 20      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_029|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                                                         ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|saved_grant[1]                                                                                                                                                                                                                                                                                                              ; 20      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                           ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_tck:the_DE2_QSYS_cpu_jtag_debug_module_tck|sr[3]~10                                                                                                                                ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|i_state[1]                                                                                                                                                                                                                                                                                                                                        ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|i_state[2]                                                                                                                                                                                                                                                                                                                                        ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|d_read~reg0                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; Cursor:Cursor_inst|arrow_on                                                                                                                                                                                                                                                                                                                                                        ; 20      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[0]                                                                                                                                                                                                                                                                        ; 20      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                        ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                               ; 19      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~3                                                                                                                                                                                                                           ; 19      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~2                                                                                                                                                                                                                           ; 19      ;
; Keyboard_Controller:kc0|ScanBytes[0][0]                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                             ; 19      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data[11]~3                                                                                                                                                                                                                                                          ; 19      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[0]                                                                                                                                                                                                                                                             ; 19      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal13~2                                                                                                                                                                                                                                                                                                                  ; 19      ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                               ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_003|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[25]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[30]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[26]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[27]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[31]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[28]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[29]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[19]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[20]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[21]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[22]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[23]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[24]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[18]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[17]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[16]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[11]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[10]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[9]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[8]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[3]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[7]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[15]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[2]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[6]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[14]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[5]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[13]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[4]                                                                                                                                                                                                                                                                        ; 19      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_036|altera_avalon_st_pipeline_base:core|data1[12]                                                                                                                                                                                                                                                                       ; 19      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[0]                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                               ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                          ; 18      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|always5~2                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~15                                                                                                                                                                                                                                                                                                                          ; 18      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~12                                                                                                                                                                                                                                                                                                                          ; 18      ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                          ; 18      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|i_state[0]                                                                                                                                                                                                                                                                                                                                        ; 18      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_021|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 18      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_IS2Vid_statemachine:statemachine|state_int[1]                                                                                                                                                                                                                                                        ; 18      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_028|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 18      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_028|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 18      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_valid~0_OTERM1                                                                                                                                                                                                                                                      ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                            ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                            ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:keyboard_keys_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                  ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|av_readdata~120                                                                                                                                                                                                                                                            ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|Mux26~0                                                                                                                                                                                                                                                                    ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                            ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                            ; 17      ;
; Keyboard_Controller:kc0|ScanBytes[2][0]                                                                                                                                                                                                                                                                                                                                            ; 17      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~22                                                                                                                                                                                                                                                                                                                          ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                            ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|next_rd_ptr[2]~2                                                                                                                                                                                                                                                                   ; 17      ;
; DE2_QSYS:U0|altera_merlin_master_agent:vga_to_sdram_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                                                                                                  ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|Equal6~3                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|Equal6~2                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; doublesync_no_reset:sync_reset_from_key|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                                                     ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                            ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|force_reload                                                                                                                                                                                                                                                                                                                                      ; 17      ;
; DE2_QSYS:U0|altera_merlin_master_translator:cpu_data_master_translator|uav_read                                                                                                                                                                                                                                                                                                    ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state[1]                                                                                                                                                                                                                                                                      ; 17      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                            ; 17      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal9~2                                                                                                                                                                                                                                                                                                                   ; 17      ;
; DE2_QSYS:U0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                                                                                                                               ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|td_shift~7                                                                                                                                                                                                                                                                         ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_IS2Vid_statemachine:statemachine|state_int[3]                                                                                                                                                                                                                                                        ; 17      ;
; plot_graph:plot_graph1|Graph_on~2                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; plot_graph:plot_graph2|vertical_line~1                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[8]                                                                                                                                                                                                                                                                                                                                        ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                                  ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                                                              ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                                               ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                                               ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                                               ; 17      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[6]                                                                                                                                                                                                                                                                                                                                        ; 17      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[8]                                                                                                                                                                                                                                                                                                                    ; 17      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[7]                                                                                                                                                                                                                                                                                                                    ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                          ; 16      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                             ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][9]~14                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][5]~12                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][15]~10                                                                                                                                                                                                                                                                      ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][9]~8                                                                                                                                                                                                                                                                        ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[7][10]~6                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[4][4]~4                                                                                                                                                                                                                                                                        ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[6][14]~2                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[5][12]~0                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|Equal6~4                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter_001|always8~0                                                                                                                                                                                                                                                                                                                ; 16      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter_001|data_reg~0                                                                                                                                                                                                                                                                                                               ; 16      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|data_reg~0                                                                                                                                                                                                                                                                                                                   ; 16      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|byteen_reg~4                                                                                                                                                                                                                                                                                                                 ; 16      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~25                                                                                                                                                                                                                                                                                                                          ; 16      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor75~0                                                                                                                                                                                                                                                                                                                           ; 16      ;
; Keyboard_Controller:kc0|ScanBytes[1][0]                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~21                                                                                                                                                                                                                                                                                                                          ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                ; 16      ;
; Keyboard_Controller:kc0|oEventType[7]                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_slow_inst_result[13]~20                                                                                                                                                                                                                                                                                                                             ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                              ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_src2_imm[30]~0                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                                                    ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_data[6]~0                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal13~1                                                                                                                                                                                                                                                                                                                  ; 16      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~6                                                                                                                                                                                                                                                                                                                 ; 16      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal89~1                                                                                                                                                                                                                                                                                                                  ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Equal97~3                                                                                                                                                                                                                                                                                                                                             ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[6]                                                                                                                                                                                         ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[5]                                                                                                                                                                                         ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[3]                                                                                                                                                                                         ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[2]                                                                                                                                                                                         ; 16      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_013|altera_avalon_st_pipeline_base:core|data1[99]                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_013|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 16      ;
; generate_controlled_length_pulse:generate_system_reset|pulse_out                                                                                                                                                                                                                                                                                                                   ; 16      ;
; plot_graph:plot_graph2|Graph_on~1                                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[1]                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; doublesync:lfsr_sync|FF2_reg                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                                                                                                                                                                      ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                   ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                        ; 15      ;
; Keyboard_Controller:kc0|ScanBytes[0][2]                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[5]                                                                                                                                                                                         ; 15      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[2]                                                                                                                                                                                         ; 15      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 15      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                               ; 15      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|pending~11                                                                                                                                                                                                                                                                                                                                        ; 15      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                                                                                                                                                                      ; 15      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                               ; 15      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[6]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[2]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[1]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[3]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[4]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[5]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                          ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                          ; 14      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor108~0                                                                                                                                                                                                                                                                                                                          ; 14      ;
; Keyboard_Controller:kc0|ScanBytes[2][2]                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Keyboard_Controller:kc0|ScanBytes[0][1]                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; sync_fast2slow:sync_mod|FF2_reg                                                                                                                                                                                                                                                                                                                                                    ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|Mux6~1                                                                                                                                                                                                                                                          ; 14      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                                          ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                    ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|update_read_emptiness_signals~0                           ; 14      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                                                                                                       ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[0]                                                                                                                                                                                         ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[6]                                                                                                                                                                                         ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[3]                                                                                                                                                                                         ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[0]                                                                                                                                                                                         ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                                          ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|request_data_valid                                                                                                                                                                                                                                                                                                 ; 14      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[4]                                                                                                                                                                                                                                      ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[3]                                                                                                                                                                                                                                      ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_exc_any                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                                           ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_pcb[1]~0                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|av_readdata[19]~52                                                                                                                                                                                                                                                         ; 13      ;
; Keyboard_Controller:kc0|ScanBytes[2][1]                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; Keyboard_Controller:kc0|ScanBytes[0][7]                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; Keyboard_Controller:kc0|oEventType[2]                                                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_signal_selector:signal_selector|data_out[0]                                                                                                                                                                                                                                                                                                                   ; 13      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                                          ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonDReg~5                                                                                                                                                                                                                                   ; 13      ;
; signal_generator:Generate_1Hz_Clock|Equal0~10                                                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_pipe_flush_waddr~0                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal11~1                                                                                                                                                                                                                                                                                                                  ; 13      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[8]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[7]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[4]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[1]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[8]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[7]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[4]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[1]                                                                                                                                                                                         ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|enable_synced_nxt~0                                                                                                                                                                                                                                                                                                ; 13      ;
; doublesync_no_reset:sync_graph_enable_scroll|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                                                ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|Selector4~3                                                                                                                                                                                                                                                                                                                                       ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|Selector4~2                                                                                                                                                                                                                                                                                                                                       ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[2]                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[1]                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[3]                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[2]                                                                                                                                                                                                                                      ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[5]                                                                                                                                                                                                                                      ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[0]                                                                                                                                                                                                                                                                                                                    ; 13      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_y[9]                                                                                                                                                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                  ; 12      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[4]~6                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_st_data[27]~17                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_st_data[27]~16                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; Keyboard_Controller:kc0|ScanBytes[2][3]                                                                                                                                                                                                                                                                                                                                            ; 12      ;
; Keyboard_Controller:kc0|oEventType[1]                                                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_modulation_selector:modulation_selector|data_out[1]                                                                                                                                                                                                                                                                                                           ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_signal_selector:signal_selector|data_out[1]                                                                                                                                                                                                                                                                                                                   ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_slow_inst_result[0]~40                                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_slow_inst_result[0]~39                                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_003|altera_avalon_st_pipeline_base:core|data1[0]                                                                                                                                                                                                                                                                        ; 12      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                                                                                                           ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data~41                                                                                                                                                                                                                                                             ; 12      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                                                                                                       ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data~9                                                                                                                                                                                                                                                              ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[2]                                                                                                                                                                                                                                                             ; 12      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|WideNor0                                                                                                                                                                                                                                                                                                                   ; 12      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal1~2                                                                                                                                                                                                                                                                                                                   ; 12      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal103~1                                                                                                                                                                                                                                                                                                                 ; 12      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal21~1                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal39~0                                                                                                                                                                                                                                                                                                                  ; 12      ;
; DE2_QSYS:U0|altera_merlin_slave_translator:signal_selector_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                 ; 12      ;
; doublesync_no_reset:sync_HOLDING_SPACE|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[5]~38                                                                                                                                                                                                                                                           ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter|count[0]~31                                                                                                                                                                                                                                                           ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE2_QSYS_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                     ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_addr[4]~5                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|int_ready_reg                                                                                                                                                                                                                                                            ; 12      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                          ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                          ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal31~6                                                                                                                                                                                                                                                                                                                  ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal85~3                                                                                                                                                                                                                                                                                                                  ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal59~2                                                                                                                                                                                                                                                                                                                  ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|vid_v_nxt~5                                                                                                                                                                                                                                                                                                        ; 11      ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanReady                                                                                                                                                                                                                                                                                                                      ; 11      ;
; Keyboard_Controller:kc0|ScanByteCntr[0]                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid~2                                                                                                                                                                         ; 11      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor108~1                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Keyboard_Controller:kc0|ScanBytes[2][4]                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_pipe_flush_waddr[16]~7                                                                                                                                                                                                                                                                                                                              ; 11      ;
; Keyboard_Controller:kc0|oEventType[6]                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_modulation_selector:modulation_selector|data_out[0]                                                                                                                                                                                                                                                                                                           ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                                          ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|counter_is_running                                                                                                                                                                                                                                                                                                                                ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~27                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~23                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~19                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~11                                                                                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|WideOr1~1                                                                                                                                                                                                                                                                                                                   ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal88~0                                                                                                                                                                                                                                                                                                                  ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal510~6                                                                                                                                                                                                                                                                                                                 ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal16~0                                                                                                                                                                                                                                                                                                                  ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal49~0                                                                                                                                                                                                                                                                                                                  ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal290~0                                                                                                                                                                                                                                                                                                                 ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal482~1                                                                                                                                                                                                                                                                                                                 ; 11      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal342~1                                                                                                                                                                                                                                                                                                                 ; 11      ;
; doublesync_no_reset:sync_HOLDING_UP_ARROW|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                                                   ; 11      ;
; doublesync_no_reset:sync_HOLDING_LEFT_ARROW|sync_srl16_inferred[1]                                                                                                                                                                                                                                                                                                                 ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:signal_selector_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_sel_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                      ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_wrclk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:modulation_selector_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_data_audio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                           ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_data_fregen_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                              ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_pause_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_out_stop_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                 ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:audio_wrreq_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:div_freq_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                       ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:dds_increment_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                  ; 11      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                             ; 11      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|LessThan1~3                                                                                                                                                                                                                                                                                                                   ; 11      ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[9]~16                                                                                                                                                                                                                                                                                                                 ; 11      ;
; plot_graph:plot_graph1|LessThan8~2                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 11      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                                                                                ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[4]                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[5]                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[6]                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[7]                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_exc_break                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_002|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~6                                                                                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                   ; 10      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~71                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal0~8                                                                                                                                                                                                                                                                                                                   ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal851~4                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Keyboard_Controller:kc0|ScanByteCntr[1]                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor105~0                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor104~0                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor76~0                                                                                                                                                                                                                                                                                                                           ; 10      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor73~1                                                                                                                                                                                                                                                                                                                           ; 10      ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~18                                                                                                                                                                                                                                                                                                                          ; 10      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                              ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                                                            ; 10      ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Equal2~0                                                                                                                                                                                                                                            ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_data_rd_addr_nxt[0]~11                                                                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                                                            ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_data_rd_addr_nxt[2]~3                                                                                                                                                                                                                                                                                                                            ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~7                                                                                                                                                                                                                                                                                                                             ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~3                                                                                                                                                                                                                                                                                                                             ; 10      ;
; DE2_QSYS:U0|altera_merlin_width_adapter:width_adapter|in_ready~0                                                                                                                                                                                                                                                                                                                   ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                                                                                             ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_021:cmd_xbar_mux_021|src_payload~0                                                                                                                                                                                                                                                                                                               ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_timer:timer|Equal0~10                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal56~2                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal60~0                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal58~0                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal32~2                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal132~0                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal18~3                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~7                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal258~1                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal510~3                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal563~0                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Cursor:Cursor_inst|cur_Y[4]~2                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; Cursor:Cursor_inst|cur_X[7]~0                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                            ; 10      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; 10      ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:lfsr_clk_interrupt_gen_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                         ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                              ; 10      ;
; plot_graph:plot_graph1|Dif_SCROLL[9]~14                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_025|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|DE2_QSYS_sdram_input_efifo_module:the_DE2_QSYS_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                                                ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|i_addr[11]                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[10]                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|data1[38]                                                                                                                                                                                                                                                                       ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|data1[39]                                                                                                                                                                                                                                                                       ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|active_cmd.mode[0]~0                                                                                                                                                                  ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_ctrl_b_not_src                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_024|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_014|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_008|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_004|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_006|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_032|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_010|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_048|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|jdo[35]                                                                                                                           ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[50]                                                                                                                                                                                                                                                                       ; 10      ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[19]                                                                                                                                                                                                                                                                       ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_pipe_flush                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_valid                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                    ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                            ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                           ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                           ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal813~4                                                                                                                                                                                                                                                                                                                 ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[7]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[2]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[1]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[0]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[5]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[4]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[3]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Keyboard_Controller:kc0|ScanByteCntr[2]                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|oScanByte[6]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                                                  ; 9       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor152~0                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~37                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~13                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~10                                                                                                                                                                                                                                                                                                                          ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                             ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:vga_to_nios_2_datamaster_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                          ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonAReg~9                                                                                                                                                                                                                                   ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|full0~0                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|i_read~reg0                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal165~0                                                                                                                                                                                                                                                                                                                 ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal1~3                                                                                                                                                                                                                                                                                                                   ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal4~7                                                                                                                                                                                                                                                                                                                   ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal97~1                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal12~0                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal45~2                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal579~0                                                                                                                                                                                                                                                                                                                 ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal227~0                                                                                                                                                                                                                                                                                                                 ; 9       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal115~0                                                                                                                                                                                                                                                                                                                 ; 9       ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~4                                                                                                                                                                                                                                                                              ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_026|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|full0~1                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|waitrequest                                                                                                                                                                                                                                 ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:limiter_pipeline|altera_avalon_st_pipeline_base:core|data1[114]                                                                                                                                                                                                                                                                        ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                                                   ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_addr_router:addr_router|Equal10~0                                                                                                                                                                                                                                                                                                                             ; 9       ;
; video_g_out[7]~6                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; video_g_out[7]~5                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[2]                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[11]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[12]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[13]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[8]                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[9]                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[14]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[15]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_pass0                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_pass1                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_pass2                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_pass3                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_043|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                                                  ; 9       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_022|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_020|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_046|altera_avalon_st_pipeline_base:core|full1                                                                                                                                                                                                                                                                           ; 9       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[52]                                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                    ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~1                                                                                                                                                                                                                                                  ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; ~VCC                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                             ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|M_br_cond_taken_history[0]~10                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|Equal292~2                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[5][7]~58                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[4][6]~49                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[7][3]~40                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[6][7]~36                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[2][0]~20                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[3][0]~18                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[1][4]~9                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Keyboard_Controller:kc0|ScanBytes[0][0]~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                                                         ; 8       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor144~0                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor111~0                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~39                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor78~0                                                                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_signal_selector:signal_selector|always0~2                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|LessThan1~5                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|Equal0~2                                                                                                                                                                                                                                    ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Keyboard_Controller:kc0|oEventType[4]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; Keyboard_Controller:kc0|oEventType[0]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|Mux4~21                                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                                                                                            ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~0                                                                                                                                                                                                                                     ; 8       ;
; DE2_QSYS:U0|altera_merlin_traffic_limiter:limiter|suppress~0                                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[6]~11                                                                                                                                                                                                                                                                     ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|jtag_rd_d1                                                                                                                                                                                                                                  ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal131~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal930~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal57~0                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal2~3                                                                                                                                                                                                                                                                                                                   ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal31~4                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal467~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal398~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal675~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal96~0                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal913~2                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal342~3                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal451~4                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal125~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                          ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|write                                                                                                                                                                                                                                                                                               ; 8       ;
; DE2_QSYS:U0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                             ; 8       ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_merlin_slave_translator:modulation_selector_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                             ; 8       ;
; DE2_QSYS:U0|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                             ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|ram_address_a[9]~0                                                                                                                                                                                                               ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|ram_address_b[9]~0                                                                                                                                                                                                               ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|int_valid_reg                                                                                                                                                                                                                                                            ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_034|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_038|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_016|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_018|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_040|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_addr_router:addr_router|Equal3~0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[0]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[7]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|m_state[5]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[31]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[29]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[30]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[28]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[27]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[25]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[26]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[24]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[16]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[17]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[18]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[19]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[20]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[21]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[22]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_st_data[23]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[18]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[67]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[65]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[76]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[77]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[96]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[57]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[58]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[59]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[60]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[61]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[62]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_042|altera_avalon_st_pipeline_base:core|data1[63]                                                                                                                                                                                                                                                                       ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[13]                                                                                                                                                                                                                                     ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                                                  ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                                  ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|D_issue                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram|altsyncram_52f1:altsyncram14|q_a[2]                                                                                                                                                                     ; 8       ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[9]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[8]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[7]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[6]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[5]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Equal4~0_OTERM491                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                              ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                           ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|rdcnt_addr_ena~_wirecell                                                                                                                                                                                                         ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_inst_result[4]~59                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rf_source_data[96]~4                                                                                                                                                                                                                                                                      ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_sdram:sdram|pending                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|PS2_CLK_debounced                                                                                                                                                                                                                                                                                                               ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer|\some_delay_gen:shift_register[0] ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor124~0                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor149~0                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Keyboard_Controller:kc0|ScanBytes[2][5]                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~41                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~27                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~26                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor69~1                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~19                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Keyboard_Controller:kc0|ScanCodeToEvent:scte|WideNor86~16                                                                                                                                                                                                                                                                                                                          ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                                                                                ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|interrupt_register[1]                                                                                                                                                                                                              ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_address[0]                                                                                                                                                                                                                                                             ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_address[2]                                                                                                                                                                                                                                                             ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_address[1]                                                                                                                                                                                                                                                             ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_write                                                                                                                                                                                                                                                                  ; 7       ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|Mux4~14                                                                                                                                                                                                                                                                                                                          ; 7       ;
; DDS:dds_inst|waveform_gen:waveform|lut_addr_reg[11]                                                                                                                                                                                                                                                                                                                                ; 7       ;
; DE2_QSYS:U0|altera_merlin_master_translator:vga_to_sdram_translator|address_register[6]~21                                                                                                                                                                                                                                                                                         ; 7       ;
; DE2_QSYS:U0|altera_merlin_master_agent:vga_to_sdram_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                                                                                    ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|A_inst_result~36                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_030|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 7       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_028|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 7       ;
; DE2_QSYS:U0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[67]                                                                                                                                                                                                                                     ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                   ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                              ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                   ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|WideOr0~18                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal26~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal193~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal86~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal2~2                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal902~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal4~4                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal298~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal91~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal92~1                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal36~1                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal12~1                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal14~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal153~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal713~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal147~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal10~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal89~2                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal276~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Cursor:Cursor_inst|FFXII_LB_Cursor:FFXII_LB_Cursor_inst|Equal48~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1]                                                                                                                                                                                                            ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                            ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]                                                                                                                                                                                                            ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                             ; 7       ;
; DE2_QSYS:U0|altera_avalon_sc_fifo:lfsr_val_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                       ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_cmd_xbar_mux_006:cmd_xbar_mux_006|WideOr1~0                                                                                                                                                                                                                                                                                                                   ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                           ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_jtag_debug_module_wrapper:the_DE2_QSYS_cpu_jtag_debug_module_wrapper|DE2_QSYS_cpu_jtag_debug_module_sysclk:the_DE2_QSYS_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                              ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE2_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                           ; 7       ;
; DE2_QSYS:U0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                                                                  ; 7       ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_046|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                                                                                           ; 7       ;
; DE2_QSYS:U0|DE2_QSYS_addr_router:addr_router|Equal12~2                                                                                                                                                                                                                                                                                                                             ; 7       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                      ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_bht_module:DE2_QSYS_cpu_bht|altsyncram:the_altsyncram|altsyncram_2hg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; DE2_QSYS_cpu_bht_ram.mif                 ; M4K_X52_Y17                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_data_module:DE2_QSYS_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                     ; M4K_X52_Y21, M4K_X52_Y23, M4K_X52_Y22, M4K_X52_Y20, M4K_X52_Y26, M4K_X52_Y24, M4K_X52_Y18, M4K_X52_Y25 ; Don't care           ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_ic_tag_module:DE2_QSYS_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7tg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; DE2_QSYS_cpu_ic_tag_ram.mif              ; M4K_X52_Y19                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_ocimem:the_DE2_QSYS_cpu_nios2_ocimem|DE2_QSYS_cpu_ociram_sp_ram_module:DE2_QSYS_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_tf71:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; DE2_QSYS_cpu_ociram_default_contents.mif ; M4K_X13_Y22, M4K_X13_Y24                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_a_module:DE2_QSYS_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_2vf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE2_QSYS_cpu_rf_ram_a.mif                ; M4K_X52_Y27                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_register_bank_b_module:DE2_QSYS_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_3vf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE2_QSYS_cpu_rf_ram_b.mif                ; M4K_X52_Y28                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_r:the_DE2_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                     ; M4K_X26_Y24                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_jtag_uart:jtag_uart|DE2_QSYS_jtag_uart_scfifo_w:the_DE2_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                     ; M4K_X26_Y21                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram|altsyncram_52f1:altsyncram14|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 25           ; 1024         ; 25           ; yes                    ; yes                     ; yes                    ; no                      ; 25600 ; 1024                        ; 25                          ; 1024                        ; 25                          ; 25600               ; 7    ; None                                     ; M4K_X13_Y34, M4K_X13_Y31, M4K_X26_Y34, M4K_X26_Y31, M4K_X26_Y33, M4K_X26_Y32, M4K_X13_Y33              ; Don't care           ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_6hl1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 64                          ; 24                          ; 64                          ; 24                          ; 1536                ; 1    ; None                                     ; M4K_X26_Y27                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_gdl1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 52           ; 2            ; 52           ; yes                    ; no                      ; yes                    ; yes                     ; 104   ; 2                           ; 41                          ; 2                           ; 41                          ; 82                  ; 2    ; None                                     ; M4K_X26_Y23, M4K_X26_Y25                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 640          ; 10           ; 640          ; 10           ; yes                    ; yes                     ; yes                    ; no                      ; 6400  ; 640                         ; 7                           ; 640                         ; 7                           ; 4480                ; 3    ; None                                     ; M4K_X52_Y3, M4K_X52_Y4, M4K_X52_Y5                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; plot_graph:plot_graph2|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 640          ; 10           ; 640          ; 10           ; yes                    ; yes                     ; yes                    ; no                      ; 6400  ; 640                         ; 7                           ; 640                         ; 7                           ; 4480                ; 2    ; None                                     ; M4K_X52_Y7, M4K_X52_Y3                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y28_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_mult_cell:the_DE2_QSYS_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 20,685 / 94,460 ( 22 % ) ;
; C16 interconnects           ; 148 / 3,315 ( 4 % )      ;
; C4 interconnects            ; 8,406 / 60,840 ( 14 % )  ;
; Direct links                ; 4,382 / 94,460 ( 5 % )   ;
; Global clocks               ; 16 / 16 ( 100 % )        ;
; Local interconnects         ; 10,930 / 33,216 ( 33 % ) ;
; R24 interconnects           ; 237 / 3,091 ( 8 % )      ;
; R4 interconnects            ; 9,849 / 81,294 ( 12 % )  ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.91) ; Number of LABs  (Total = 1252) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 30                             ;
; 2                                           ; 20                             ;
; 3                                           ; 11                             ;
; 4                                           ; 15                             ;
; 5                                           ; 15                             ;
; 6                                           ; 17                             ;
; 7                                           ; 11                             ;
; 8                                           ; 11                             ;
; 9                                           ; 23                             ;
; 10                                          ; 27                             ;
; 11                                          ; 28                             ;
; 12                                          ; 39                             ;
; 13                                          ; 49                             ;
; 14                                          ; 74                             ;
; 15                                          ; 131                            ;
; 16                                          ; 751                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 1252) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 656                            ;
; 1 Clock                            ; 827                            ;
; 1 Clock enable                     ; 7                              ;
; 1 Sync. clear                      ; 24                             ;
; 1 Sync. load                       ; 383                            ;
; 2 Async. clears                    ; 101                            ;
; 2 Clock enables                    ; 2                              ;
; 2 Clocks                           ; 91                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.16) ; Number of LABs  (Total = 1252) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 12                             ;
; 2                                            ; 21                             ;
; 3                                            ; 7                              ;
; 4                                            ; 16                             ;
; 5                                            ; 5                              ;
; 6                                            ; 14                             ;
; 7                                            ; 11                             ;
; 8                                            ; 10                             ;
; 9                                            ; 4                              ;
; 10                                           ; 20                             ;
; 11                                           ; 16                             ;
; 12                                           ; 19                             ;
; 13                                           ; 15                             ;
; 14                                           ; 22                             ;
; 15                                           ; 39                             ;
; 16                                           ; 267                            ;
; 17                                           ; 29                             ;
; 18                                           ; 24                             ;
; 19                                           ; 17                             ;
; 20                                           ; 48                             ;
; 21                                           ; 44                             ;
; 22                                           ; 49                             ;
; 23                                           ; 64                             ;
; 24                                           ; 61                             ;
; 25                                           ; 70                             ;
; 26                                           ; 75                             ;
; 27                                           ; 51                             ;
; 28                                           ; 66                             ;
; 29                                           ; 29                             ;
; 30                                           ; 45                             ;
; 31                                           ; 19                             ;
; 32                                           ; 62                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.90) ; Number of LABs  (Total = 1252) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 4                              ;
; 1                                               ; 70                             ;
; 2                                               ; 91                             ;
; 3                                               ; 114                            ;
; 4                                               ; 126                            ;
; 5                                               ; 123                            ;
; 6                                               ; 113                            ;
; 7                                               ; 96                             ;
; 8                                               ; 95                             ;
; 9                                               ; 94                             ;
; 10                                              ; 94                             ;
; 11                                              ; 70                             ;
; 12                                              ; 53                             ;
; 13                                              ; 30                             ;
; 14                                              ; 25                             ;
; 15                                              ; 21                             ;
; 16                                              ; 22                             ;
; 17                                              ; 3                              ;
; 18                                              ; 4                              ;
; 19                                              ; 1                              ;
; 20                                              ; 0                              ;
; 21                                              ; 0                              ;
; 22                                              ; 1                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 1                              ;
; 26                                              ; 0                              ;
; 27                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 15.43) ; Number of LABs  (Total = 1252) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 4                              ;
; 2                                            ; 10                             ;
; 3                                            ; 16                             ;
; 4                                            ; 31                             ;
; 5                                            ; 22                             ;
; 6                                            ; 29                             ;
; 7                                            ; 50                             ;
; 8                                            ; 45                             ;
; 9                                            ; 65                             ;
; 10                                           ; 74                             ;
; 11                                           ; 73                             ;
; 12                                           ; 86                             ;
; 13                                           ; 65                             ;
; 14                                           ; 58                             ;
; 15                                           ; 68                             ;
; 16                                           ; 58                             ;
; 17                                           ; 56                             ;
; 18                                           ; 51                             ;
; 19                                           ; 39                             ;
; 20                                           ; 38                             ;
; 21                                           ; 31                             ;
; 22                                           ; 35                             ;
; 23                                           ; 31                             ;
; 24                                           ; 37                             ;
; 25                                           ; 28                             ;
; 26                                           ; 22                             ;
; 27                                           ; 20                             ;
; 28                                           ; 20                             ;
; 29                                           ; 38                             ;
; 30                                           ; 30                             ;
; 31                                           ; 12                             ;
; 32                                           ; 5                              ;
; 33                                           ; 1                              ;
; 34                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; Unreserved                            ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                             ;
+------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------------+----------------------+-------------------+
; freqgen_plots,PLL1|altpll_component|pll|clk[2] ; freqgen_plots        ; 21.1              ;
; CLOCK_50                                       ; SW[1]                ; 12.6              ;
; CLOCK_50                                       ; CLOCK_50             ; 9.6               ;
; CLOCK_50,freqgen_plots,I/O                     ; SW[1]                ; 2.7               ;
+------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                              ; Destination Register                                                                                                                                                ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; signal_generator:Generate_1Hz_Clock|outclk                                                                   ; DE2_QSYS:U0|DE2_QSYS_lfsr_clk_interrupt_gen:lfsr_clk_interrupt_gen|edge_capture                                                                                     ; 2.698             ;
; CLK_25MHZ                                                                                                    ; CLK_25MHZ                                                                                                                                                           ; 2.332             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[8]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[9]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[5]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[4]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[3]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[2]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[1]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[0]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; doublesync_no_reset:sync_graph_enable_scroll|sync_srl16_inferred[1]                                          ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|SDRAM_ADD_WRITE[6]                                                                    ; plot_graph:plot_graph1|SDRAM_ADD_WRITE[7]                                                                                                                           ; 2.037             ;
; plot_graph:plot_graph1|Bandera_Scroll_FX                                                                     ; plot_graph:plot_graph1|Bandera_Scroll_FX                                                                                                                            ; 1.663             ;
; signal_generator:Generate_1Hz_Clock|counter[31]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[30]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[29]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[28]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[27]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[26]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[24]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[25]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[22]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[21]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[20]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[23]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[19]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[18]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[16]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[17]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[14]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[13]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[12]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[15]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[11]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[10]                                                              ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[9]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[8]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[7]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[5]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[4]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[6]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[3]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[2]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[1]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; signal_generator:Generate_1Hz_Clock|counter[0]                                                               ; signal_generator:Generate_1Hz_Clock|outclk                                                                                                                          ; 1.151             ;
; DE2_QSYS:U0|DE2_QSYS_lfsr_clk_interrupt_gen:lfsr_clk_interrupt_gen|irq_mask                                  ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|d_readdata_d1[0]                                                                                                                       ; 1.151             ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|data1[38] ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|d_readdata_d1[0]                                                                                                                       ; 1.151             ;
; DE2_QSYS:U0|altera_avalon_st_pipeline_stage:agent_pipeline_044|altera_avalon_st_pipeline_base:core|data1[39] ; DE2_QSYS:U0|DE2_QSYS_cpu:cpu|d_readdata_d1[0]                                                                                                                       ; 1.151             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[10]                                                ; actual_selected_signal[10]_908                                                                                                                                      ; 0.860             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[9]                                                 ; actual_selected_signal[9]_898                                                                                                                                       ; 0.860             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[8]                                                 ; actual_selected_signal[8]_888                                                                                                                                       ; 0.860             ;
; DDS:dds_inst|ask_out[5]                                                                                      ; actual_selected_modulation[5]_938                                                                                                                                   ; 0.860             ;
; DDS:dds_inst|ask_out[11]                                                                                     ; actual_selected_modulation[11]_998                                                                                                                                  ; 0.859             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[7]                                                 ; actual_selected_signal[7]_878                                                                                                                                       ; 0.859             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[6]                                                 ; actual_selected_signal[6]_868                                                                                                                                       ; 0.859             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[5]                                                 ; actual_selected_signal[5]_858                                                                                                                                       ; 0.859             ;
; DDS:dds_inst|ask_out[7]                                                                                      ; actual_selected_modulation[7]_958                                                                                                                                   ; 0.859             ;
; DDS:dds_inst|ask_out[6]                                                                                      ; plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1|ram_block2a2~portb_datain_reg0 ; 0.859             ;
; DDS:dds_inst|ask_out[8]                                                                                      ; actual_selected_modulation[8]_968                                                                                                                                   ; 0.858             ;
; DDS:dds_inst|ask_out[10]                                                                                     ; actual_selected_modulation[10]_988                                                                                                                                  ; 0.857             ;
; DDS:dds_inst|ask_out[9]                                                                                      ; actual_selected_modulation[9]_978                                                                                                                                   ; 0.857             ;
; DDS:dds_inst|waveform_gen:waveform|sincos_lut:lut|sin_out[11]                                                ; actual_selected_signal[11]_918                                                                                                                                      ; 0.659             ;
; wave_selector:select|sig_out[10]                                                                             ; actual_selected_signal[10]_908                                                                                                                                      ; 0.462             ;
; wave_selector:select|sig_out[9]                                                                              ; actual_selected_signal[9]_898                                                                                                                                       ; 0.462             ;
; wave_selector:select|sig_out[8]                                                                              ; actual_selected_signal[8]_888                                                                                                                                       ; 0.462             ;
; wave_selector:select|sig_out[11]                                                                             ; actual_selected_signal[11]_918                                                                                                                                      ; 0.461             ;
; wave_selector:select|sig_out[7]                                                                              ; actual_selected_signal[7]_878                                                                                                                                       ; 0.461             ;
; wave_selector:select|sig_out[6]                                                                              ; actual_selected_signal[6]_868                                                                                                                                       ; 0.461             ;
; wave_selector:select|sig_out[5]                                                                              ; actual_selected_signal[5]_858                                                                                                                                       ; 0.461             ;
; wave_selector:select|mod_out[11]                                                                             ; actual_selected_modulation[11]_998                                                                                                                                  ; 0.461             ;
; wave_selector:select|mod_out[5]                                                                              ; actual_selected_modulation[5]_938                                                                                                                                   ; 0.302             ;
; wave_selector:select|mod_out[7]                                                                              ; actual_selected_modulation[7]_958                                                                                                                                   ; 0.298             ;
; wave_selector:select|mod_out[8]                                                                              ; actual_selected_modulation[8]_968                                                                                                                                   ; 0.257             ;
; wave_selector:select|mod_out[6]                                                                              ; plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1|ram_block2a2~portb_datain_reg0 ; 0.253             ;
; sync_fast2slow:sync_sig|reg2[10]                                                                             ; actual_selected_signal[10]_908                                                                                                                                      ; 0.243             ;
; sync_fast2slow:sync_sig|reg2[9]                                                                              ; actual_selected_signal[9]_898                                                                                                                                       ; 0.243             ;
; sync_fast2slow:sync_sig|reg2[8]                                                                              ; actual_selected_signal[8]_888                                                                                                                                       ; 0.243             ;
; sync_fast2slow:sync_sig|reg2[7]                                                                              ; actual_selected_signal[7]_878                                                                                                                                       ; 0.243             ;
; sync_fast2slow:sync_sig|reg2[6]                                                                              ; actual_selected_signal[6]_868                                                                                                                                       ; 0.243             ;
; sync_fast2slow:sync_sig|reg2[5]                                                                              ; actual_selected_signal[5]_858                                                                                                                                       ; 0.243             ;
; sync_fast2slow:sync_mod|reg2[11]                                                                             ; actual_selected_modulation[11]_998                                                                                                                                  ; 0.243             ;
; SW[1]                                                                                                        ; actual_selected_signal[10]_908                                                                                                                                      ; 0.243             ;
; SW[2]                                                                                                        ; actual_selected_signal[10]_908                                                                                                                                      ; 0.243             ;
; sync_fast2slow:sync_sig|reg2[11]                                                                             ; actual_selected_signal[11]_918                                                                                                                                      ; 0.238             ;
; sync_fast2slow:sync_mod|reg2[5]                                                                              ; actual_selected_modulation[5]_938                                                                                                                                   ; 0.191             ;
; sync_fast2slow:sync_mod|reg2[7]                                                                              ; actual_selected_modulation[7]_958                                                                                                                                   ; 0.189             ;
; sync_fast2slow:sync_mod|reg2[8]                                                                              ; actual_selected_modulation[8]_968                                                                                                                                   ; 0.169             ;
; sync_fast2slow:sync_mod|reg2[6]                                                                              ; plot_graph:plot_graph1|sdram1:sdram1_inst|altsyncram:altsyncram_component|altsyncram_qfj1:auto_generated|altsyncram_1as1:altsyncram1|ram_block2a2~portb_datain_reg0 ; 0.169             ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|count_reg[31]                  ; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|count_reg[31]                                                                         ; 0.072             ;
; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[10]                                             ; hack_ltm_sincronization:hack_ltm_sincronization_inst|count_x[10]                                                                                                    ; 0.072             ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|reset_sync1                    ; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|count_reg[30]                                                                         ; 0.018             ;
; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|reset_sync2                    ; Generate_Arbitrary_Divided_Clk32:Generate_Sampler_Clock|var_clk_div32:Div_Clk|count_reg[30]                                                                         ; 0.018             ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 93 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "dds_and_nios_lab"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning (15559): Can't achieve requested value -54.0 degrees for clock output SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 of parameter phase shift -- achieved value of -56.3 degrees
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -56 degrees (-1250 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_vipitc130_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_8dk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe18|dffe19a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE2_QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_QSYS/synthesis/submodules/alt_vipvfr130_vfr.sdc'
Info (332104): Reading SDC File: 'DE2_QSYS/synthesis/submodules/alt_vipitc130_cvo.sdc'
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(64): U0|vga|alt_vip_itc_0|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net
Warning (332049): Ignored set_multicycle_path at alt_vipitc130_cvo.sdc(64): Argument <through> is an empty collection
    Info (332050): set_multicycle_path -setup -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 2
Warning (332049): Ignored set_multicycle_path at alt_vipitc130_cvo.sdc(65): Argument <through> is an empty collection
    Info (332050): set_multicycle_path -hold -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 1
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(68): *alt_vipitc130_IS2Vid:*|is_mode_match[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(68): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_mode_match[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(69): *alt_vipitc130_IS2Vid:*|is_interlaced[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(69): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_interlaced[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(70): *alt_vipitc130_IS2Vid:*|is_serial_output[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(70): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_serial_output[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(71): *alt_vipitc130_IS2Vid:*|is_sample_count[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(71): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sample_count[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(72): *alt_vipitc130_IS2Vid:*|is_line_count_f0[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(72): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_line_count_f0[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(73): *alt_vipitc130_IS2Vid:*|is_line_count_f1[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(73): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_line_count_f1[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(74): *alt_vipitc130_IS2Vid:*|is_h_front_porch[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(74): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_h_front_porch[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(75): *alt_vipitc130_IS2Vid:*|is_h_sync_length[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(75): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_h_sync_length[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(76): *alt_vipitc130_IS2Vid:*|is_h_blank[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(76): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_h_blank[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(77): *alt_vipitc130_IS2Vid:*|is_v_front_porch[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(77): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v_front_porch[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(78): *alt_vipitc130_IS2Vid:*|is_v_sync_length[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(78): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v_sync_length[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(79): *alt_vipitc130_IS2Vid:*|is_v_blank[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(79): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v_blank[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(80): *alt_vipitc130_IS2Vid:*|is_v1_front_porch[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(80): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_front_porch[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(81): *alt_vipitc130_IS2Vid:*|is_v1_sync_length[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(81): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_sync_length[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(82): *alt_vipitc130_IS2Vid:*|is_v1_blank[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(82): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_blank[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(83): *alt_vipitc130_IS2Vid:*|is_ap_line[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(83): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_ap_line[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(84): *alt_vipitc130_IS2Vid:*|is_v1_rising_edge[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(84): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_rising_edge[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(85): *alt_vipitc130_IS2Vid:*|is_f_rising_edge[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(85): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_f_rising_edge[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(86): *alt_vipitc130_IS2Vid:*|is_f_falling_edge[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(86): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_f_falling_edge[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(87): *alt_vipitc130_IS2Vid:*|is_standard[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(87): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_standard[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(88): *alt_vipitc130_IS2Vid:*|is_sof_sample[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(88): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sof_sample[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(89): *alt_vipitc130_IS2Vid:*|is_sof_subsample[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(89): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sof_subsample[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(90): *alt_vipitc130_IS2Vid:*|is_sof_line[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(90): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sof_line[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(91): *alt_vipitc130_IS2Vid:*|is_vcoclk_divider_value[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(91): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_vcoclk_divider_value[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(92): *alt_vipitc130_IS2Vid:*|is_anc_line[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(92): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_anc_line[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(93): *alt_vipitc130_IS2Vid:*|is_v1_anc_line[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(93): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_anc_line[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(94): *alt_vipitc130_IS2Vid:*|is_valid_mode[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(94): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_valid_mode[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(95): *alt_vipitc130_IS2Vid:*|dirty_mode[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(95): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|dirty_mode[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(98): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:clear_underflow_sticky_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(98): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:clear_underflow_sticky_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(99): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:enable_resync_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(99): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:enable_resync_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(101): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlocked_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(101): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlocked_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(102): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlock_enable_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(102): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlock_enable_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(103): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:underflow_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(103): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:underflow_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(104): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(104): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(105): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_write_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(105): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_write_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(106): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:mode_change_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(106): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:mode_change_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(107): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(107): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(108): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(108): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*]}]
Info (332104): Reading SDC File: 'DE2_QSYS/synthesis/submodules/DE2_QSYS_cpu.sdc'
Info (332104): Reading SDC File: 'dds_and_nios_lab.sdc'
Warning (332174): Ignored filter at dds_and_nios_lab.sdc(11): CLOCK_27 could not be matched with a port
Warning (332049): Ignored create_clock at dds_and_nios_lab.sdc(11): Argument <targets> is an empty collection
    Info (332050): create_clock -period 37 [get_ports CLOCK_27]
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at dds_and_nios_lab.sdc(19): *AudioDacDeltaStereo:AudioDacDeltaStereo_inst|frecGen:frecGen_inst|out_tmp* could not be matched with a register
Warning (332049): Ignored create_clock at dds_and_nios_lab.sdc(19): Argument <targets> is an empty collection
    Info (332050): create_clock -name freqgen_audio_dac  -period 1000 [get_registers {*AudioDacDeltaStereo:AudioDacDeltaStereo_inst|frecGen:frecGen_inst|out_tmp*}] 
Warning (332174): Ignored filter at dds_and_nios_lab.sdc(20): *frecGen:frecGen_plots|out_tmp* could not be matched with a register
Warning (332049): Ignored create_clock at dds_and_nios_lab.sdc(20): Argument <targets> is an empty collection
    Info (332050): create_clock -name freqgen_plots -period 1000 [get_registers {*frecGen:frecGen_plots|out_tmp*}]
Warning (332174): Ignored filter at sdc_scripts.tcl(10): freqgen_audio_dac could not be matched with a clock
Warning (332055): Command remove_from_collection failed
    Warning (332089): Positional argument collection_obj_2 with value freqgen_audio_dac could not match any element of the following types: ( clk )
Warning (332174): Ignored filter at sdc_scripts.tcl(10): freqgen_audio_dac could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_max_delay at sdc_scripts.tcl(10): Argument <from> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_max_delay at sdc_scripts.tcl(10): Argument <to> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_min_delay at sdc_scripts.tcl(10): Argument <from> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_min_delay at sdc_scripts.tcl(10): Argument <to> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_max_delay at sdc_scripts.tcl(10): Argument <from> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_max_delay at sdc_scripts.tcl(10): Argument <to> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_min_delay at sdc_scripts.tcl(10): Argument <from> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_min_delay at sdc_scripts.tcl(10): Argument <to> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_max_delay at sdc_scripts.tcl(10): Argument <from> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_max_delay at sdc_scripts.tcl(10): Argument <to> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_min_delay at sdc_scripts.tcl(10): Argument <from> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Warning (332049): Ignored set_min_delay at sdc_scripts.tcl(10): Argument <to> is not an object ID
    Info (332050): foreach_in_collection clockB  [remove_from_collection [get_clocks {*}] $clock_name] {
               set clock_count_debug_var [expr {$clock_count_debug_var + 1}]
               set_max_delay -from  $clock_name -to $clockB $max_delay
               set_max_delay -from $clockB -to  $clock_name $max_delay
               set_min_delay -from  $clock_name -to $clockB $min_delay
               set_min_delay -from $clockB -to  $clock_name $min_delay
              }
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL1|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {PLL1|altpll_component|pll|clk[0]} {PLL1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {PLL1|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -phase -56.25 -duty_cycle 50.00 -name {PLL1|altpll_component|pll|clk[1]} {PLL1|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {PLL1|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {PLL1|altpll_component|pll|clk[2]} {PLL1|altpll_component|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 39.000 -name CLK_25MHZ CLK_25MHZ
    Info (332105): create_clock -period 39.000 -name signal_generator:Generate_1Hz_Clock|outclk signal_generator:Generate_1Hz_Clock|outclk
    Info (332105): create_clock -period 39.000 -name hack_ltm_sincronization:hack_ltm_sincronization_inst|line_rdy hack_ltm_sincronization:hack_ltm_sincronization_inst|line_rdy
    Info (332105): create_clock -period 39.000 -name SW[1] SW[1]
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 10 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   39.000    CLK_25MHZ
    Info (332111):   20.000     CLOCK_50
    Info (332111): 1000.000 freqgen_plots
    Info (332111):   39.000 hack_ltm_sincronization:hack_ltm_sincronization_inst|line_rdy
    Info (332111):    8.000 PLL1|altpll_component|pll|clk[0]
    Info (332111):    8.000 PLL1|altpll_component|pll|clk[1]
    Info (332111):   25.000 PLL1|altpll_component|pll|clk[2]
    Info (332111):   39.000 signal_generator:Generate_1Hz_Clock|outclk
    Info (332111):   39.000        SW[1]
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node CLK_25MHZ 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_25MHZ~0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sampler 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sync_fast2slow:sync_sig|FF1_reg
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk2~_wirecell 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node actual_selected_signal[5]~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node hack_ltm_sincronization:hack_ltm_sincronization_inst|line_rdy 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node signal_generator:Generate_1Hz_Clock|outclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node signal_generator:Generate_1Hz_Clock|outclk~0
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_lfsr_clk_interrupt_gen:lfsr_clk_interrupt_gen|read_mux_out~0
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_lfsr_clk_interrupt_gen:lfsr_clk_interrupt_gen|d1_data_in
Info (176353): Automatically promoted node DE2_QSYS:U0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE2_QSYS:U0|DE2_QSYS_vga:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_data_out[2]~5
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_vga:vga|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|cmd_length_of_burst[12]~0
Info (176353): Automatically promoted node DE2_QSYS:U0|DE2_QSYS_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_cpu:cpu|DE2_QSYS_cpu_nios2_oci:the_DE2_QSYS_cpu_nios2_oci|DE2_QSYS_cpu_nios2_oci_debug:the_DE2_QSYS_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node DE2_QSYS:U0|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_addr[8]~25
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_sdram:sdram|active_cs_n~0
        Info (176357): Destination node DE2_QSYS:U0|DE2_QSYS_sdram:sdram|i_refs[2]~0
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (176233): Starting register packing
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (176235): Finished register packing
    Extra Info (176218): Packed 68 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (128000): Starting physical synthesis optimizations for speed
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 153 ps
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:28
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:56
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:31
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:08
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:01:00
Info (11888): Total time spent on timing analysis during the Fitter is 61.30 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 326 output pins without output pin load capacitance assignment
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance U0|vga|alt_vip_itc_0
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==========================================================================
Info: timid_ignore of freqgen_audio_dac  max_delay = 50 min_delay = -50 : Arranged 3 clocks
Info: ==========================================================================
Info: ==================================================================================================
Info: timid_minmax_false_path from * to *doublesync_no_reset*sync_srl16_inferred[0]*, max_delay = 40.0  min_delay = -15
Info: ==================================================================================================
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 112 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/CPEN_311/Lab5/dds_and_nios_lab.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 185 warnings
    Info: Peak virtual memory: 930 megabytes
    Info: Processing ended: Tue Apr 04 18:35:41 2017
    Info: Elapsed time: 00:04:57
    Info: Total CPU time (on all processors): 00:04:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/CPEN_311/Lab5/dds_and_nios_lab.fit.smsg.


