#ifndef __VIVADO_SYNTH__
#include <fstream>
using namespace std;

  // Debug utility
  ofstream* global_debug_handle;

#endif //__VIVADO_SYNTH__
// compute file: resnet_output_stationary_compute.h
#include "resnet_output_stationary_compute.h"

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 0]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3_cache {
	// RAM Box: {[0, 8], [0, 8], [1, 1]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4_cache {
	// RAM Box: {[0, 8], [0, 8], [2, 2]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5_cache {
	// RAM Box: {[0, 8], [0, 8], [3, 3]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6_cache {
	// RAM Box: {[0, 8], [0, 8], [4, 4]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7_cache {
	// RAM Box: {[0, 8], [0, 8], [5, 5]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8_cache {
	// RAM Box: {[0, 8], [0, 8], [7, 7]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9_cache {
	// RAM Box: {[0, 8], [0, 8], [6, 6]}
  hw_uint<16> RAM[9][9][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_cgra_stencil_cache {
  // Reader addrs...
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  // # of banks: 64
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8;
  input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9_cache input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9;
};



inline void input_cgra_stencil_op_hcompute_input_cgra_stencil_160_write(hw_uint<16>& input_cgra_stencil_op_hcompute_input_cgra_stencil_160, input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int input_cgra_s0_y, int input_cgra_s0_x, int input_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 1)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 2)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 3)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 4)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 5)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 6)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 8)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*input_cgra_s0_y))>= 0 && ((1*input_cgra_s0_y))< 9)
  if(((1*input_cgra_s0_x))>= 0 && ((1*input_cgra_s0_x))< 9)
  if(((1*input_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*input_cgra_s0_z_z_cgra_z_cgra))< 7)
    input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9.write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160, ((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((1*input_cgra_s0_z_z_cgra_z_cgra)) - 6);
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, 0 - 0);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((1)) - 1);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((2)) - 2);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((3)) - 3);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((4)) - 4);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((5)) - 5);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((7)) - 7);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

inline hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9_select(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> input_cgra_stencil[output_cgra_s1_r_y + output_cgra_s1_y, output_cgra_s1_r_x + output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160 = input_cgra_stencil.input_cgra_stencil_op_hcompute_input_cgra_stencil_160_to_input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9.read(((1*output_cgra_s1_r_y + 1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_r_x + 1*output_cgra_s1_x)) - 0, ((6)) - 6);
  return value_input_cgra_stencil_op_hcompute_input_cgra_stencil_160;
  return 0;
}

// # of bundles = 9
// op_hcompute_input_cgra_stencil_write
//	input_cgra_stencil_op_hcompute_input_cgra_stencil_160
inline void input_cgra_stencil_op_hcompute_input_cgra_stencil_write_bundle_write(hw_uint<16>& op_hcompute_input_cgra_stencil_write, input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int input_cgra_s0_y, int input_cgra_s0_x, int input_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
	hw_uint<16> input_cgra_stencil_op_hcompute_input_cgra_stencil_160_res = op_hcompute_input_cgra_stencil_write.extract<0, 15>();
	input_cgra_stencil_op_hcompute_input_cgra_stencil_160_write(input_cgra_stencil_op_hcompute_input_cgra_stencil_160_res, input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra, dynamic_address);
}

// op_hcompute_output_cgra_stencil_10_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_135_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_136_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_137_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_138_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_139_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_140_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_141_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_10_142_res);
	return result;
}

// op_hcompute_output_cgra_stencil_11_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_117_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_118_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_119_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_120_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_121_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_122_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_123_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_11_124_res);
	return result;
}

// op_hcompute_output_cgra_stencil_12_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_99_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_100_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_101_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_102_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_103_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_104_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_105_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_12_106_res);
	return result;
}

// op_hcompute_output_cgra_stencil_13_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_81_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_82_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_83_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_84_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_85_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_86_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_87_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_13_88_res);
	return result;
}

// op_hcompute_output_cgra_stencil_14_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_63_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_64_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_65_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_66_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_67_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_68_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_69_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_14_70_res);
	return result;
}

// op_hcompute_output_cgra_stencil_15_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_45_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_46_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_47_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_48_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_49_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_50_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_51_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_15_52_res);
	return result;
}

// op_hcompute_output_cgra_stencil_8_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_21_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_22_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_23_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_24_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_25_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_26_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_27_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_8_28_res);
	return result;
}

// op_hcompute_output_cgra_stencil_9_read
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9
//	input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10
inline hw_uint<128> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_read_bundle_read(input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9
    // input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10

	hw_uint<128> result;
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_3_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_4_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_5_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_6_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_7_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_8_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_9_res);
	hw_uint<16> input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10_res = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10_select(input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, input_cgra_stencil_op_hcompute_output_cgra_stencil_9_10_res);
	return result;
}

struct input_glb_stencil_op_hcompute_input_glb_stencil_158_to_input_glb_stencil_op_hcompute_input_cgra_stencil_161_cache {
	// RAM Box: {[0, 8], [0, 8], [0, 15]}
  hw_uint<16> RAM[9][9][16];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct input_glb_stencil_cache {
  // Reader addrs...
    // { op_hcompute_input_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra] -> input_glb_stencil[input_cgra_s0_y, input_cgra_s0_x, 8output_cgra_s1_r_z_rz_glb + input_cgra_s0_z_z_cgra_z_cgra] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= input_cgra_s0_y <= 8 and 0 <= input_cgra_s0_x <= 8 and 0 <= input_cgra_s0_z_z_cgra_z_cgra <= 7 }
  // # of banks: 1
  input_glb_stencil_op_hcompute_input_glb_stencil_158_to_input_glb_stencil_op_hcompute_input_cgra_stencil_161_cache input_glb_stencil_op_hcompute_input_glb_stencil_158_to_input_glb_stencil_op_hcompute_input_cgra_stencil_161;
};



inline void input_glb_stencil_op_hcompute_input_glb_stencil_158_write(hw_uint<16>& input_glb_stencil_op_hcompute_input_glb_stencil_158, input_glb_stencil_cache& input_glb_stencil, int root, int input_glb_s0_y, int input_glb_s0_x, int input_glb_s0_z_z, int dynamic_address) {
  if(((1*input_glb_s0_y))>= 0 && ((1*input_glb_s0_y))< 9)
  if(((1*input_glb_s0_x))>= 0 && ((1*input_glb_s0_x))< 9)
  if(((1*input_glb_s0_z_z))>= 0 && ((1*input_glb_s0_z_z))< 16)
    input_glb_stencil.input_glb_stencil_op_hcompute_input_glb_stencil_158_to_input_glb_stencil_op_hcompute_input_cgra_stencil_161.write(input_glb_stencil_op_hcompute_input_glb_stencil_158, ((1*input_glb_s0_y)) - 0, ((1*input_glb_s0_x)) - 0, ((1*input_glb_s0_z_z)) - 0);
}

inline hw_uint<16> input_glb_stencil_op_hcompute_input_cgra_stencil_161_select(input_glb_stencil_cache& input_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int input_cgra_s0_y, int input_cgra_s0_x, int input_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // input_glb_stencil_op_hcompute_input_cgra_stencil_161 read pattern: { op_hcompute_input_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra] -> input_glb_stencil[input_cgra_s0_y, input_cgra_s0_x, 8output_cgra_s1_r_z_rz_glb + input_cgra_s0_z_z_cgra_z_cgra] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= input_cgra_s0_y <= 8 and 0 <= input_cgra_s0_x <= 8 and 0 <= input_cgra_s0_z_z_cgra_z_cgra <= 7 }
  auto value_input_glb_stencil_op_hcompute_input_glb_stencil_158 = input_glb_stencil.input_glb_stencil_op_hcompute_input_glb_stencil_158_to_input_glb_stencil_op_hcompute_input_cgra_stencil_161.read(((1*input_cgra_s0_y)) - 0, ((1*input_cgra_s0_x)) - 0, ((8*output_cgra_s1_r_z_rz_glb + 1*input_cgra_s0_z_z_cgra_z_cgra)) - 0);
  return value_input_glb_stencil_op_hcompute_input_glb_stencil_158;
  return 0;
}

// # of bundles = 2
// op_hcompute_input_cgra_stencil_read
//	input_glb_stencil_op_hcompute_input_cgra_stencil_161
inline hw_uint<16> input_glb_stencil_op_hcompute_input_cgra_stencil_read_bundle_read(input_glb_stencil_cache& input_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int input_cgra_s0_y, int input_cgra_s0_x, int input_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
  // # of ports in bundle: 1
    // input_glb_stencil_op_hcompute_input_cgra_stencil_161

	hw_uint<16> result;
	hw_uint<16> input_glb_stencil_op_hcompute_input_cgra_stencil_161_res = input_glb_stencil_op_hcompute_input_cgra_stencil_161_select(input_glb_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra, dynamic_address);
	set_at<0, 16>(result, input_glb_stencil_op_hcompute_input_cgra_stencil_161_res);
	return result;
}

// op_hcompute_input_glb_stencil_write
//	input_glb_stencil_op_hcompute_input_glb_stencil_158
inline void input_glb_stencil_op_hcompute_input_glb_stencil_write_bundle_write(hw_uint<16>& op_hcompute_input_glb_stencil_write, input_glb_stencil_cache& input_glb_stencil, int root, int input_glb_s0_y, int input_glb_s0_x, int input_glb_s0_z_z, int dynamic_address) {
	hw_uint<16> input_glb_stencil_op_hcompute_input_glb_stencil_158_res = op_hcompute_input_glb_stencil_write.extract<0, 15>();
	input_glb_stencil_op_hcompute_input_glb_stencil_158_write(input_glb_stencil_op_hcompute_input_glb_stencil_158_res, input_glb_stencil, root, input_glb_s0_y, input_glb_s0_x, input_glb_s0_z_z, dynamic_address);
}

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150_cache {
	// RAM Box: {[0, 2], [0, 2], [2, 2], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132_cache {
	// RAM Box: {[0, 2], [0, 2], [3, 3], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114_cache {
	// RAM Box: {[0, 2], [0, 2], [4, 4], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96_cache {
	// RAM Box: {[0, 2], [0, 2], [5, 5], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78_cache {
	// RAM Box: {[0, 2], [0, 2], [6, 6], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60_cache {
	// RAM Box: {[0, 2], [0, 2], [7, 7], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 0], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [1, 1]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [2, 2]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [3, 3]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [4, 4]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [5, 5]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [7, 7]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [6, 6]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18_cache {
	// RAM Box: {[0, 2], [0, 2], [1, 1], [0, 0]}
  hw_uint<16> RAM[3][3][1][1];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_cgra_stencil_cache {
  // Reader addrs...
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  // # of banks: 64
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17;
  kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18_cache kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18;
};



inline void kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_write(hw_uint<16>& kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int kernel_cgra_s0_y, int kernel_cgra_s0_x, int kernel_cgra_s0_w_w_cgra, int kernel_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 2 && ((1*kernel_cgra_s0_w_w_cgra))< 3)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 2, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 3 && ((1*kernel_cgra_s0_w_w_cgra))< 4)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 3, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 4 && ((1*kernel_cgra_s0_w_w_cgra))< 5)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 4, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 5 && ((1*kernel_cgra_s0_w_w_cgra))< 6)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 5, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 6 && ((1*kernel_cgra_s0_w_w_cgra))< 7)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 6, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 7 && ((1*kernel_cgra_s0_w_w_cgra))< 8)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 7, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 0 && ((1*kernel_cgra_s0_w_w_cgra))< 1)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 0, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 1 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 2)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 1);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 2 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 3)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 2);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 3 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 4)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 3);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 4 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 5)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 4);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 5 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 6)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 5);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 7 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 8)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 7);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 6 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 7)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 6);
  if(((1*kernel_cgra_s0_y))>= 0 && ((1*kernel_cgra_s0_y))< 3)
  if(((1*kernel_cgra_s0_x))>= 0 && ((1*kernel_cgra_s0_x))< 3)
  if(((1*kernel_cgra_s0_w_w_cgra))>= 1 && ((1*kernel_cgra_s0_w_w_cgra))< 2)
  if(((1*kernel_cgra_s0_z_z_cgra_z_cgra))>= 0 && ((1*kernel_cgra_s0_z_z_cgra_z_cgra))< 1)
    kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18.write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156, ((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((1*kernel_cgra_s0_w_w_cgra)) - 1, ((1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 2, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((2)) - 2, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 3, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((3)) - 3, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 4, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((4)) - 4, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 5, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((5)) - 5, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 6, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((6)) - 6, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 7, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((7)) - 7, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 0, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, 0 - 0, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((1)) - 1);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((2)) - 2);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((3)) - 3);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((4)) - 4);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((5)) - 5);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((7)) - 7);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, ((6)) - 6);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

inline hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18_select(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> kernel_cgra_stencil[output_cgra_s1_r_y, output_cgra_s1_r_x, 1, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  auto value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156 = kernel_cgra_stencil.kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_to_kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18.read(((1*output_cgra_s1_r_y)) - 0, ((1*output_cgra_s1_r_x)) - 0, ((1)) - 1, 0 - 0);
  return value_kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156;
  return 0;
}

// # of bundles = 9
// op_hcompute_kernel_cgra_stencil_write
//	kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156
inline void kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_write_bundle_write(hw_uint<16>& op_hcompute_kernel_cgra_stencil_write, kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int kernel_cgra_s0_y, int kernel_cgra_s0_x, int kernel_cgra_s0_w_w_cgra, int kernel_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
	hw_uint<16> kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_res = op_hcompute_kernel_cgra_stencil_write.extract<0, 15>();
	kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_write(kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_156_res, kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra, dynamic_address);
}

// op_hcompute_output_cgra_stencil_10_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_143_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_144_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_145_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_146_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_147_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_148_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_149_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_150_res);
	return result;
}

// op_hcompute_output_cgra_stencil_11_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_125_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_126_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_127_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_128_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_129_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_130_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_131_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_132_res);
	return result;
}

// op_hcompute_output_cgra_stencil_12_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_107_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_108_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_109_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_110_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_111_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_112_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_113_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_114_res);
	return result;
}

// op_hcompute_output_cgra_stencil_13_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_89_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_90_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_91_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_92_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_93_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_94_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_95_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_96_res);
	return result;
}

// op_hcompute_output_cgra_stencil_14_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_71_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_72_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_73_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_74_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_75_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_76_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_77_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_78_res);
	return result;
}

// op_hcompute_output_cgra_stencil_15_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_53_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_54_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_55_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_56_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_57_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_58_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_59_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_60_res);
	return result;
}

// op_hcompute_output_cgra_stencil_8_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_29_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_30_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_31_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_32_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_33_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_34_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_35_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_36_res);
	return result;
}

// op_hcompute_output_cgra_stencil_9_read
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17
//	kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18
inline hw_uint<128> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_read_bundle_read(kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 8
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17
    // kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18

	hw_uint<128> result;
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_11_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<16, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_12_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<32, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_13_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<48, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_14_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<64, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_15_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<80, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_16_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<96, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_17_res);
	hw_uint<16> kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18_res = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18_select(kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<112, 128>(result, kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_18_res);
	return result;
}

struct kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_to_kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157_cache {
	// RAM Box: {[0, 2], [0, 2], [0, 15], [0, 15]}
  hw_uint<16> RAM[3][3][16][16];
  inline hw_uint<16> read(int d0, int d1, int d2, int d3) {
    return RAM[d0][d1][d2][d3];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2, int d3) {
    RAM[d0][d1][d2][d3] = value;
  }

};

struct kernel_glb_stencil_cache {
  // Reader addrs...
    // { op_hcompute_kernel_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra] -> kernel_glb_stencil[kernel_cgra_s0_y, kernel_cgra_s0_x, 8output_glb_s0_w_w_glb + kernel_cgra_s0_w_w_cgra, 8output_cgra_s1_r_z_rz_glb + kernel_cgra_s0_z_z_cgra_z_cgra] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= kernel_cgra_s0_y <= 2 and 0 <= kernel_cgra_s0_x <= 2 and 0 <= kernel_cgra_s0_w_w_cgra <= 7 and 0 <= kernel_cgra_s0_z_z_cgra_z_cgra <= 7 }
  // # of banks: 1
  kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_to_kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157_cache kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_to_kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157;
};



inline void kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_write(hw_uint<16>& kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154, kernel_glb_stencil_cache& kernel_glb_stencil, int root, int kernel_glb_s0_y, int kernel_glb_s0_x, int kernel_glb_s0_w, int kernel_glb_s0_z_z, int dynamic_address) {
  if(((1*kernel_glb_s0_y))>= 0 && ((1*kernel_glb_s0_y))< 3)
  if(((1*kernel_glb_s0_x))>= 0 && ((1*kernel_glb_s0_x))< 3)
  if(((1*kernel_glb_s0_w))>= 0 && ((1*kernel_glb_s0_w))< 16)
  if(((1*kernel_glb_s0_z_z))>= 0 && ((1*kernel_glb_s0_z_z))< 16)
    kernel_glb_stencil.kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_to_kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157.write(kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154, ((1*kernel_glb_s0_y)) - 0, ((1*kernel_glb_s0_x)) - 0, ((1*kernel_glb_s0_w)) - 0, ((1*kernel_glb_s0_z_z)) - 0);
}

inline hw_uint<16> kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157_select(kernel_glb_stencil_cache& kernel_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int kernel_cgra_s0_y, int kernel_cgra_s0_x, int kernel_cgra_s0_w_w_cgra, int kernel_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157 read pattern: { op_hcompute_kernel_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra] -> kernel_glb_stencil[kernel_cgra_s0_y, kernel_cgra_s0_x, 8output_glb_s0_w_w_glb + kernel_cgra_s0_w_w_cgra, 8output_cgra_s1_r_z_rz_glb + kernel_cgra_s0_z_z_cgra_z_cgra] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= kernel_cgra_s0_y <= 2 and 0 <= kernel_cgra_s0_x <= 2 and 0 <= kernel_cgra_s0_w_w_cgra <= 7 and 0 <= kernel_cgra_s0_z_z_cgra_z_cgra <= 7 }
  auto value_kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154 = kernel_glb_stencil.kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_to_kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157.read(((1*kernel_cgra_s0_y)) - 0, ((1*kernel_cgra_s0_x)) - 0, ((8*output_glb_s0_w_w_glb + 1*kernel_cgra_s0_w_w_cgra)) - 0, ((8*output_cgra_s1_r_z_rz_glb + 1*kernel_cgra_s0_z_z_cgra_z_cgra)) - 0);
  return value_kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154;
  return 0;
}

// # of bundles = 2
// op_hcompute_kernel_cgra_stencil_read
//	kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157
inline hw_uint<16> kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_read_bundle_read(kernel_glb_stencil_cache& kernel_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int kernel_cgra_s0_y, int kernel_cgra_s0_x, int kernel_cgra_s0_w_w_cgra, int kernel_cgra_s0_z_z_cgra_z_cgra, int dynamic_address) {
  // # of ports in bundle: 1
    // kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157

	hw_uint<16> result;
	hw_uint<16> kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157_res = kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157_select(kernel_glb_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra, dynamic_address);
	set_at<0, 16>(result, kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_157_res);
	return result;
}

// op_hcompute_kernel_glb_stencil_write
//	kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154
inline void kernel_glb_stencil_op_hcompute_kernel_glb_stencil_write_bundle_write(hw_uint<16>& op_hcompute_kernel_glb_stencil_write, kernel_glb_stencil_cache& kernel_glb_stencil, int root, int kernel_glb_s0_y, int kernel_glb_s0_x, int kernel_glb_s0_w, int kernel_glb_s0_z_z, int dynamic_address) {
	hw_uint<16> kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_res = op_hcompute_kernel_glb_stencil_write.extract<0, 15>();
	kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_write(kernel_glb_stencil_op_hcompute_kernel_glb_stencil_154_res, kernel_glb_stencil, root, kernel_glb_s0_y, kernel_glb_s0_x, kernel_glb_s0_w, kernel_glb_s0_z_z, dynamic_address);
}

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_cache {
	// RAM Box: {[0, 6], [0, 6], [2, 2]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_cache {
	// RAM Box: {[0, 6], [0, 6], [2, 2]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_cache {
	// RAM Box: {[0, 6], [0, 6], [3, 3]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_cache {
	// RAM Box: {[0, 6], [0, 6], [3, 3]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_cache {
	// RAM Box: {[0, 6], [0, 6], [4, 4]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_cache {
	// RAM Box: {[0, 6], [0, 6], [4, 4]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_cache {
	// RAM Box: {[0, 6], [0, 6], [5, 5]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_cache {
	// RAM Box: {[0, 6], [0, 6], [5, 5]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_cache {
	// RAM Box: {[0, 6], [0, 6], [6, 6]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_cache {
	// RAM Box: {[0, 6], [0, 6], [6, 6]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_cache {
	// RAM Box: {[0, 6], [0, 6], [7, 7]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_cache {
	// RAM Box: {[0, 6], [0, 6], [7, 7]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_153_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_cache {
	// RAM Box: {[0, 6], [0, 6], [0, 0]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_cache {
	// RAM Box: {[0, 6], [0, 6], [0, 0]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_cache {
	// RAM Box: {[0, 6], [0, 6], [1, 1]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_cache {
	// RAM Box: {[0, 6], [0, 6], [1, 1]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [2, 2]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [3, 3]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [4, 4]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [5, 5]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [6, 6]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [7, 7]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [0, 0]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache {
	// RAM Box: {[0, 6], [0, 6], [1, 1]}
  hw_uint<16> RAM[7][7][1];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_cgra_stencil_cache {
  // Reader addrs...
    // { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
    // { op_hcompute_output_glb_stencil[root = 0, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra] -> output_cgra_stencil[output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_glb_s0_y_y_cgra <= 6 and 0 <= output_glb_s0_x_x_cgra <= 6 and 0 <= output_glb_s0_w_w_cgra_w_cgra <= 7 }
  // # of banks: 24
  output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_153_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_153_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
  output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1_cache output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1;
};



inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((2)) - 2);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((2)) - 2);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((3)) - 3);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((3)) - 3);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((4)) - 4);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((4)) - 4);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((5)) - 5);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((5)) - 5);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((6)) - 6);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((6)) - 6);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_153_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_153, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_153_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_153, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, 0 - 0);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((7)) - 7);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((7)) - 7);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((1)) - 1);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((2)) - 2);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((3)) - 3);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((4)) - 4);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((5)) - 5);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((6)) - 6);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
  if(((1*output_cgra_s0_y))>= 0 && ((1*output_cgra_s0_y))< 7)
  if(((1*output_cgra_s0_x))>= 0 && ((1*output_cgra_s0_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38, ((1*output_cgra_s0_y)) - 0, ((1*output_cgra_s0_x)) - 0, ((7)) - 7);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, 0 - 0);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, 0 - 0);
}

inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_write(hw_uint<16>& output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((1)) - 1);
  if(((1*output_cgra_s1_y))>= 0 && ((1*output_cgra_s1_y))< 7)
  if(((1*output_cgra_s1_x))>= 0 && ((1*output_cgra_s1_x))< 7)
    output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.write(output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2, ((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((1)) - 1);
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151 read pattern: { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((2)) - 2);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134;
  }

  
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((2)) - 2);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133 read pattern: { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((3)) - 3);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116;
  }

  
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((3)) - 3);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115 read pattern: { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((4)) - 4);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98;
  }

  
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((4)) - 4);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97 read pattern: { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((5)) - 5);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80;
  }

  
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((5)) - 5);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79 read pattern: { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((6)) - 6);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62;
  }

  
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((6)) - 6);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61 read pattern: { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((7)) - 7);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44;
  }

  
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((7)) - 7);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37 read pattern: { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_153 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_153_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, 0 - 0);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_153;
  }

  
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, 0 - 0);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19 read pattern: { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> output_cgra_stencil[output_cgra_s1_y, output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
  if ((((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((1)) - 1);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152;
  }

  
  if ((((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_x)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0) && (((-1 + 1*output_cgra_s1_r_y)) >= 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_cgra_s1_r_x)) == 0) && (((1*output_cgra_s1_r_y)) == 0) && (((-1 + 1*output_cgra_s1_r_z_rz_glb)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19.read(((1*output_cgra_s1_y)) - 0, ((1*output_cgra_s1_x)) - 0, ((1)) - 1);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2;
  }

  
  return 0;
}

inline hw_uint<16> output_cgra_stencil_op_hcompute_output_glb_stencil_1_select(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_glb_s0_y_y_cgra, int output_glb_s0_x_x_cgra, int output_glb_s0_w_w_cgra_w_cgra, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_cgra_stencil_op_hcompute_output_glb_stencil_1 read pattern: { op_hcompute_output_glb_stencil[root = 0, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra] -> output_cgra_stencil[output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_glb_s0_y_y_cgra <= 6 and 0 <= output_glb_s0_x_x_cgra <= 6 and 0 <= output_glb_s0_w_w_cgra_w_cgra <= 7 }
  if ((((((-2 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-2 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 2);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134;
  }

  
  if ((((((-3 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-3 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 3);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116;
  }

  
  if ((((((-4 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-4 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 4);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98;
  }

  
  if ((((((-5 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-5 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 5);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80;
  }

  
  if ((((((-6 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-6 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 6);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62;
  }

  
  if ((((((-7 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-7 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 7);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44;
  }

  
  if ((((((1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 0);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20;
  }

  
  if ((((((-1 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((-1 + 1*output_glb_s0_w_w_glb)) == 0)) || ((((-1 + 1*output_glb_s0_w_w_cgra_w_cgra)) == 0) && (((1*output_glb_s0_w_w_glb)) == 0)))) {
    auto value_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2 = output_cgra_stencil.output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_to_output_cgra_stencil_op_hcompute_output_glb_stencil_1.read(((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((1*output_glb_s0_w_w_cgra_w_cgra)) - 1);
    return value_output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2;
  }

  
  return 0;
}

// # of bundles = 25
// op_hcompute_output_cgra_stencil_10_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_10_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_10_151_res);
	return result;
}

// op_hcompute_output_cgra_stencil_10_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_10_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_10_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_res = op_hcompute_output_cgra_stencil_10_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_10_134_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_11_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_11_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_11_133_res);
	return result;
}

// op_hcompute_output_cgra_stencil_11_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_11_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_11_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_res = op_hcompute_output_cgra_stencil_11_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_11_116_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_12_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_12_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_12_115_res);
	return result;
}

// op_hcompute_output_cgra_stencil_12_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_12_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_12_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_res = op_hcompute_output_cgra_stencil_12_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_12_98_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_13_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_13_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_13_97_res);
	return result;
}

// op_hcompute_output_cgra_stencil_13_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_13_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_13_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_res = op_hcompute_output_cgra_stencil_13_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_13_80_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_14_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_14_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_14_79_res);
	return result;
}

// op_hcompute_output_cgra_stencil_14_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_14_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_14_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_res = op_hcompute_output_cgra_stencil_14_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_14_62_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_15_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_15_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_15_61_res);
	return result;
}

// op_hcompute_output_cgra_stencil_15_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_15_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_15_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_res = op_hcompute_output_cgra_stencil_15_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_15_44_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_1_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_1_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_1_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_res = op_hcompute_output_cgra_stencil_1_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_1_152_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_2_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_2_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_2_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_res = op_hcompute_output_cgra_stencil_2_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_2_43_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_3_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_3_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_3_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_res = op_hcompute_output_cgra_stencil_3_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_3_42_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_4_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_4_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_4_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_res = op_hcompute_output_cgra_stencil_4_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_4_41_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_5_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_5_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_5_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_res = op_hcompute_output_cgra_stencil_5_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_5_40_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_6_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_6_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_6_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_res = op_hcompute_output_cgra_stencil_6_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_6_39_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_7_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_7_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_7_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_res = op_hcompute_output_cgra_stencil_7_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_7_38_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_8_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_8_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_8_37_res);
	return result;
}

// op_hcompute_output_cgra_stencil_8_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_8_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_8_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_res = op_hcompute_output_cgra_stencil_8_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_8_20_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_9_read
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_9_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_res = output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_cgra_stencil_9_19_res);
	return result;
}

// op_hcompute_output_cgra_stencil_9_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_9_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_9_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_res = op_hcompute_output_cgra_stencil_9_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_9_2_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, dynamic_address);
}

// op_hcompute_output_cgra_stencil_write
//	output_cgra_stencil_op_hcompute_output_cgra_stencil_153
inline void output_cgra_stencil_op_hcompute_output_cgra_stencil_write_bundle_write(hw_uint<16>& op_hcompute_output_cgra_stencil_write, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x, int dynamic_address) {
	hw_uint<16> output_cgra_stencil_op_hcompute_output_cgra_stencil_153_res = op_hcompute_output_cgra_stencil_write.extract<0, 15>();
	output_cgra_stencil_op_hcompute_output_cgra_stencil_153_write(output_cgra_stencil_op_hcompute_output_cgra_stencil_153_res, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, dynamic_address);
}

// op_hcompute_output_glb_stencil_read
//	output_cgra_stencil_op_hcompute_output_glb_stencil_1
inline hw_uint<16> output_cgra_stencil_op_hcompute_output_glb_stencil_read_bundle_read(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_glb_s0_y_y_cgra, int output_glb_s0_x_x_cgra, int output_glb_s0_w_w_cgra_w_cgra, int dynamic_address) {
  // # of ports in bundle: 1
    // output_cgra_stencil_op_hcompute_output_glb_stencil_1

	hw_uint<16> result;
	hw_uint<16> output_cgra_stencil_op_hcompute_output_glb_stencil_1_res = output_cgra_stencil_op_hcompute_output_glb_stencil_1_select(output_cgra_stencil, root, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra, dynamic_address);
	set_at<0, 16>(result, output_cgra_stencil_op_hcompute_output_glb_stencil_1_res);
	return result;
}

struct output_glb_stencil_op_hcompute_output_glb_stencil_0_to_output_glb_stencil_op_hcompute_hw_output_stencil_163_cache {
	// RAM Box: {[0, 6], [0, 6], [0, 15]}
  hw_uint<16> RAM[7][7][16];
  inline hw_uint<16> read(int d0, int d1, int d2) {
    return RAM[d0][d1][d2];
  }



	inline void write(const hw_uint<16> value, int d0, int d1, int d2) {
    RAM[d0][d1][d2] = value;
  }

};

struct output_glb_stencil_cache {
  // Reader addrs...
    // { op_hcompute_hw_output_stencil[root = 0, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] -> output_glb_stencil[hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] : 0 <= hw_output_s0_y_yi <= 6 and 0 <= hw_output_s0_x_xi <= 6 and 0 <= hw_output_s0_w_w <= 15 }
  // # of banks: 1
  output_glb_stencil_op_hcompute_output_glb_stencil_0_to_output_glb_stencil_op_hcompute_hw_output_stencil_163_cache output_glb_stencil_op_hcompute_output_glb_stencil_0_to_output_glb_stencil_op_hcompute_hw_output_stencil_163;
};



inline void output_glb_stencil_op_hcompute_output_glb_stencil_0_write(hw_uint<16>& output_glb_stencil_op_hcompute_output_glb_stencil_0, output_glb_stencil_cache& output_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_glb_s0_y_y_cgra, int output_glb_s0_x_x_cgra, int output_glb_s0_w_w_cgra_w_cgra, int dynamic_address) {
  if(((1*output_glb_s0_y_y_cgra))>= 0 && ((1*output_glb_s0_y_y_cgra))< 7)
  if(((1*output_glb_s0_x_x_cgra))>= 0 && ((1*output_glb_s0_x_x_cgra))< 7)
  if(((8*output_glb_s0_w_w_glb + 1*output_glb_s0_w_w_cgra_w_cgra))>= 0 && ((8*output_glb_s0_w_w_glb + 1*output_glb_s0_w_w_cgra_w_cgra))< 16)
    output_glb_stencil.output_glb_stencil_op_hcompute_output_glb_stencil_0_to_output_glb_stencil_op_hcompute_hw_output_stencil_163.write(output_glb_stencil_op_hcompute_output_glb_stencil_0, ((1*output_glb_s0_y_y_cgra)) - 0, ((1*output_glb_s0_x_x_cgra)) - 0, ((8*output_glb_s0_w_w_glb + 1*output_glb_s0_w_w_cgra_w_cgra)) - 0);
}

inline hw_uint<16> output_glb_stencil_op_hcompute_hw_output_stencil_163_select(output_glb_stencil_cache& output_glb_stencil, int root, int hw_output_s0_y_yi, int hw_output_s0_x_xi, int hw_output_s0_w_w, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // output_glb_stencil_op_hcompute_hw_output_stencil_163 read pattern: { op_hcompute_hw_output_stencil[root = 0, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] -> output_glb_stencil[hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] : 0 <= hw_output_s0_y_yi <= 6 and 0 <= hw_output_s0_x_xi <= 6 and 0 <= hw_output_s0_w_w <= 15 }
  auto value_output_glb_stencil_op_hcompute_output_glb_stencil_0 = output_glb_stencil.output_glb_stencil_op_hcompute_output_glb_stencil_0_to_output_glb_stencil_op_hcompute_hw_output_stencil_163.read(((1*hw_output_s0_y_yi)) - 0, ((1*hw_output_s0_x_xi)) - 0, ((1*hw_output_s0_w_w)) - 0);
  return value_output_glb_stencil_op_hcompute_output_glb_stencil_0;
  return 0;
}

// # of bundles = 2
// op_hcompute_hw_output_stencil_read
//	output_glb_stencil_op_hcompute_hw_output_stencil_163
inline hw_uint<16> output_glb_stencil_op_hcompute_hw_output_stencil_read_bundle_read(output_glb_stencil_cache& output_glb_stencil, int root, int hw_output_s0_y_yi, int hw_output_s0_x_xi, int hw_output_s0_w_w, int dynamic_address) {
  // # of ports in bundle: 1
    // output_glb_stencil_op_hcompute_hw_output_stencil_163

	hw_uint<16> result;
	hw_uint<16> output_glb_stencil_op_hcompute_hw_output_stencil_163_res = output_glb_stencil_op_hcompute_hw_output_stencil_163_select(output_glb_stencil, root, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w, dynamic_address);
	set_at<0, 16>(result, output_glb_stencil_op_hcompute_hw_output_stencil_163_res);
	return result;
}

// op_hcompute_output_glb_stencil_write
//	output_glb_stencil_op_hcompute_output_glb_stencil_0
inline void output_glb_stencil_op_hcompute_output_glb_stencil_write_bundle_write(hw_uint<16>& op_hcompute_output_glb_stencil_write, output_glb_stencil_cache& output_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_glb_s0_y_y_cgra, int output_glb_s0_x_x_cgra, int output_glb_s0_w_w_cgra_w_cgra, int dynamic_address) {
	hw_uint<16> output_glb_stencil_op_hcompute_output_glb_stencil_0_res = op_hcompute_output_glb_stencil_write.extract<0, 15>();
	output_glb_stencil_op_hcompute_output_glb_stencil_0_write(output_glb_stencil_op_hcompute_output_glb_stencil_0_res, output_glb_stencil, root, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra, dynamic_address);
}

// Total re-use buffer capacity: 181120 bits


// Operation logic
inline void op_hcompute_input_glb_stencil(HWStream<hw_uint<16> >& /* buffer_args num ports = 1 */input_host_stencil, input_glb_stencil_cache& input_glb_stencil, int root, int input_glb_s0_y, int input_glb_s0_x, int input_glb_s0_z_z) {
  // Dynamic address computation

	// Consume: input_host_stencil
	auto input_host_stencil_input_glb_s0_y_c__input_glb_s0_x_c__input_glb_s0_z_z_value = input_host_stencil.read();
	auto compute_result = hcompute_input_glb_stencil(input_host_stencil_input_glb_s0_y_c__input_glb_s0_x_c__input_glb_s0_z_z_value);
	// Produce: input_glb_stencil
	input_glb_stencil_op_hcompute_input_glb_stencil_write_bundle_write(/* arg names */compute_result, input_glb_stencil, root, input_glb_s0_y, input_glb_s0_x, input_glb_s0_z_z, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_kernel_glb_stencil(HWStream<hw_uint<16> >& /* buffer_args num ports = 1 */kernel_host_stencil, kernel_glb_stencil_cache& kernel_glb_stencil, int root, int kernel_glb_s0_y, int kernel_glb_s0_x, int kernel_glb_s0_w, int kernel_glb_s0_z_z) {
  // Dynamic address computation

	// Consume: kernel_host_stencil
	auto kernel_host_stencil_kernel_glb_s0_y_c__kernel_glb_s0_x_c__kernel_glb_s0_w_c__kernel_glb_s0_z_z_value = kernel_host_stencil.read();
	auto compute_result = hcompute_kernel_glb_stencil(kernel_host_stencil_kernel_glb_s0_y_c__kernel_glb_s0_x_c__kernel_glb_s0_w_c__kernel_glb_s0_z_z_value);
	// Produce: kernel_glb_stencil
	kernel_glb_stencil_op_hcompute_kernel_glb_stencil_write_bundle_write(/* arg names */compute_result, kernel_glb_stencil, root, kernel_glb_s0_y, kernel_glb_s0_x, kernel_glb_s0_w, kernel_glb_s0_z_z, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_1(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_1();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_1_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_2(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_2();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_2_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_3(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_3();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_3_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_4(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_4();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_4_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_5(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_5();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_5_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_6(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_6();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_6_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_7(output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s0_y, int output_cgra_s0_x) {
  // Dynamic address computation

	auto compute_result = hcompute_output_cgra_stencil_7();
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_7_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_input_cgra_stencil(input_glb_stencil_cache& input_glb_stencil, input_cgra_stencil_cache& input_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int input_cgra_s0_y, int input_cgra_s0_x, int input_cgra_s0_z_z_cgra_z_cgra) {
  // Dynamic address computation

	// Consume: input_glb_stencil
	auto input_glb_stencil_input_cgra_s0_y_c__input_cgra_s0_x_c___lp__lp_output_cgra_s1_r_z_rz_glb_m_8_rp___p__input_cgra_s0_z_z_cgra_z_cgra_rp__value = input_glb_stencil_op_hcompute_input_cgra_stencil_read_bundle_read(input_glb_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_input_cgra_stencil(input_glb_stencil_input_cgra_s0_y_c__input_cgra_s0_x_c___lp__lp_output_cgra_s1_r_z_rz_glb_m_8_rp___p__input_cgra_s0_z_z_cgra_z_cgra_rp__value);
	// Produce: input_cgra_stencil
	input_cgra_stencil_op_hcompute_input_cgra_stencil_write_bundle_write(/* arg names */compute_result, input_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_kernel_cgra_stencil(kernel_glb_stencil_cache& kernel_glb_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int kernel_cgra_s0_y, int kernel_cgra_s0_x, int kernel_cgra_s0_w_w_cgra, int kernel_cgra_s0_z_z_cgra_z_cgra) {
  // Dynamic address computation

	// Consume: kernel_glb_stencil
	auto kernel_glb_stencil_kernel_cgra_s0_y_c__kernel_cgra_s0_x_c___lp__lp_output_glb_s0_w_w_glb_m_8_rp___p__kernel_cgra_s0_w_w_cgra_rp__c___lp__lp_output_cgra_s1_r_z_rz_glb_m_8_rp___p__kernel_cgra_s0_z_z_cgra_z_cgra_rp__value = kernel_glb_stencil_op_hcompute_kernel_cgra_stencil_read_bundle_read(kernel_glb_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_kernel_cgra_stencil(kernel_glb_stencil_kernel_cgra_s0_y_c__kernel_cgra_s0_x_c___lp__lp_output_glb_s0_w_w_glb_m_8_rp___p__kernel_cgra_s0_w_w_cgra_rp__c___lp__lp_output_cgra_s1_r_z_rz_glb_m_8_rp___p__kernel_cgra_s0_z_z_cgra_z_cgra_rp__value);
	// Produce: kernel_cgra_stencil
	kernel_cgra_stencil_op_hcompute_kernel_cgra_stencil_write_bundle_write(/* arg names */compute_result, kernel_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_8(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_8_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__0_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_8_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__0_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_8_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_8(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__0_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__0_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_8_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_9(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__1_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_9_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__1_c__1_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_9_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__1_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_9_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_9(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__1_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__1_c__1_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__1_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_9_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_10(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_10_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__2_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_10_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__2_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_10_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_10(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__2_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__2_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_10_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_11(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_11_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__3_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_11_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__3_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_11_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_11(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__3_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__3_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_11_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_12(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_12_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__4_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_12_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__4_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_12_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_12(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__4_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__4_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_12_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_13(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_13_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__5_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_13_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__5_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_13_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_13(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__5_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__5_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_13_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_14(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_14_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__6_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_14_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__6_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_14_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_14(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__6_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__6_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_14_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_cgra_stencil_15(input_cgra_stencil_cache& input_cgra_stencil, kernel_cgra_stencil_cache& kernel_cgra_stencil, output_cgra_stencil_cache& output_cgra_stencil, int root, int output_glb_s0_w_w_glb, int output_cgra_s1_r_z_rz_glb, int output_cgra_s1_r_y, int output_cgra_s1_r_x, int output_cgra_s1_y, int output_cgra_s1_x) {
  // Dynamic address computation

	// Consume: input_cgra_stencil
	auto input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value = input_cgra_stencil_op_hcompute_output_cgra_stencil_15_read_bundle_read(input_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: kernel_cgra_stencil
	auto kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__7_c__0_value = kernel_cgra_stencil_op_hcompute_output_cgra_stencil_15_read_bundle_read(kernel_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__7_value = output_cgra_stencil_op_hcompute_output_cgra_stencil_15_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_cgra_stencil_15(input_cgra_stencil__lp_output_cgra_s1_r_y__p__output_cgra_s1_y_rp__c___lp_output_cgra_s1_r_x__p__output_cgra_s1_x_rp__c__0_value, kernel_cgra_stencil_output_cgra_s1_r_y_c__output_cgra_s1_r_x_c__7_c__0_value, output_cgra_stencil_output_cgra_s1_y_c__output_cgra_s1_x_c__7_value);
	// Produce: output_cgra_stencil
	output_cgra_stencil_op_hcompute_output_cgra_stencil_15_write_bundle_write(/* arg names */compute_result, output_cgra_stencil, root, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_output_glb_stencil(output_cgra_stencil_cache& output_cgra_stencil, output_glb_stencil_cache& output_glb_stencil, int root, int output_glb_s0_w_w_glb, int output_glb_s0_y_y_cgra, int output_glb_s0_x_x_cgra, int output_glb_s0_w_w_cgra_w_cgra) {
  // Dynamic address computation

	// Consume: output_cgra_stencil
	auto output_cgra_stencil_output_glb_s0_y_y_cgra_c__output_glb_s0_x_x_cgra_c__output_glb_s0_w_w_cgra_w_cgra_value = output_cgra_stencil_op_hcompute_output_glb_stencil_read_bundle_read(output_cgra_stencil/* source_delay */, root, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_output_glb_stencil(output_cgra_stencil_output_glb_s0_y_y_cgra_c__output_glb_s0_x_x_cgra_c__output_glb_s0_w_w_cgra_w_cgra_value);
	// Produce: output_glb_stencil
	output_glb_stencil_op_hcompute_output_glb_stencil_write_bundle_write(/* arg names */compute_result, output_glb_stencil, root, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void op_hcompute_hw_output_stencil(output_glb_stencil_cache& output_glb_stencil, HWStream<hw_uint<16> >& /* buffer_args num ports = 1 */hw_output_stencil, int root, int hw_output_s0_y_yi, int hw_output_s0_x_xi, int hw_output_s0_w_w) {
  // Dynamic address computation

	// Consume: output_glb_stencil
	auto output_glb_stencil_hw_output_s0_y_yi_c__hw_output_s0_x_xi_c__hw_output_s0_w_w_value = output_glb_stencil_op_hcompute_hw_output_stencil_read_bundle_read(output_glb_stencil/* source_delay */, root, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = hcompute_hw_output_stencil(output_glb_stencil_hw_output_s0_y_yi_c__hw_output_s0_x_xi_c__hw_output_s0_w_w_value);
	// Produce: hw_output_stencil
	hw_output_stencil.write(compute_result);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

// Driver function
void resnet_output_stationary(HWStream<hw_uint<16> >& /* no bundle get_args num ports = 1 */input_host_stencil, HWStream<hw_uint<16> >& /* no bundle get_args num ports = 1 */kernel_host_stencil, HWStream<hw_uint<16> >& /* no bundle get_args num ports = 1 */hw_output_stencil) {

#ifndef __VIVADO_SYNTH__
  ofstream debug_file("resnet_output_stationary_debug.csv");
  global_debug_handle = &debug_file;
#endif //__VIVADO_SYNTH__
  input_cgra_stencil_cache input_cgra_stencil;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  input_glb_stencil_cache input_glb_stencil;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  kernel_cgra_stencil_cache kernel_cgra_stencil;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  kernel_glb_stencil_cache kernel_glb_stencil;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  output_cgra_stencil_cache output_cgra_stencil;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  output_glb_stencil_cache output_glb_stencil;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
#ifdef __VIVADO_SYNTH__
#pragma HLS inline recursive
#endif // __VIVADO_SYNTH__

// schedule: { op_hcompute_output_cgra_stencil_3[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 3, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_input_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 0, input_cgra_s0_y, 0, input_cgra_s0_x, 0, input_cgra_s0_z_z_cgra_z_cgra, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= input_cgra_s0_y <= 8 and 0 <= input_cgra_s0_x <= 8 and 0 <= input_cgra_s0_z_z_cgra_z_cgra <= 7; op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_output_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 0, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_kernel_glb_stencil[root = 0, kernel_glb_s0_y, kernel_glb_s0_x, kernel_glb_s0_w, kernel_glb_s0_z_z] -> [0, 0, 1, kernel_glb_s0_y, 0, kernel_glb_s0_x, 0, kernel_glb_s0_w, 0, kernel_glb_s0_z_z, 0, 0, 0, 0, 0] : 0 <= kernel_glb_s0_y <= 2 and 0 <= kernel_glb_s0_x <= 2 and 0 <= kernel_glb_s0_w <= 15 and 0 <= kernel_glb_s0_z_z <= 15; op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_output_cgra_stencil_5[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 5, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_output_cgra_stencil_1[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 1, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_output_cgra_stencil_4[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 4, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_hw_output_stencil[root = 0, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] -> [0, 0, 3, hw_output_s0_y_yi, 0, hw_output_s0_x_xi, 0, hw_output_s0_w_w, 0, 0, 0, 0, 0, 0, 0] : 0 <= hw_output_s0_y_yi <= 6 and 0 <= hw_output_s0_x_xi <= 6 and 0 <= hw_output_s0_w_w <= 15; op_hcompute_output_cgra_stencil_7[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 7, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_output_cgra_stencil_6[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 6, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6; op_hcompute_output_glb_stencil[root = 0, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra] -> [0, 0, 2, output_glb_s0_w_w_glb, 2, output_glb_s0_y_y_cgra, 0, output_glb_s0_x_x_cgra, 0, output_glb_s0_w_w_cgra_w_cgra, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_glb_s0_y_y_cgra <= 6 and 0 <= output_glb_s0_x_x_cgra <= 6 and 0 <= output_glb_s0_w_w_cgra_w_cgra <= 7; op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6; op_hcompute_input_glb_stencil[root = 0, input_glb_s0_y, input_glb_s0_x, input_glb_s0_z_z] -> [0, 0, 0, input_glb_s0_y, 0, input_glb_s0_x, 0, input_glb_s0_z_z, 0, 0, 0, 0, 0, 0, 0] : 0 <= input_glb_s0_y <= 8 and 0 <= input_glb_s0_x <= 8 and 0 <= input_glb_s0_z_z <= 15; op_hcompute_kernel_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 1, kernel_cgra_s0_y, 0, kernel_cgra_s0_x, 0, kernel_cgra_s0_w_w_cgra, 0, kernel_cgra_s0_z_z_cgra_z_cgra, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= kernel_cgra_s0_y <= 2 and 0 <= kernel_cgra_s0_x <= 2 and 0 <= kernel_cgra_s0_w_w_cgra <= 7 and 0 <= kernel_cgra_s0_z_z_cgra_z_cgra <= 7; op_hcompute_output_cgra_stencil_2[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 2, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
//   { op_hcompute_output_cgra_stencil_3[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 3, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_3(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-3 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_input_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, input_cgra_s0_y, input_cgra_s0_x, input_cgra_s0_z_z_cgra_z_cgra] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 0, input_cgra_s0_y, 0, input_cgra_s0_x, 0, input_cgra_s0_z_z_cgra_z_cgra, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= input_cgra_s0_y <= 8 and 0 <= input_cgra_s0_x <= 8 and 0 <= input_cgra_s0_z_z_cgra_z_cgra <= 7 }
// Condition for op_hcompute_input_cgra_stencil(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((8 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((8 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((7 + -1*i11)) >= 0)))
//   { op_hcompute_output_cgra_stencil_13[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 5] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_13(((((-5 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 0, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_kernel_glb_stencil[root = 0, kernel_glb_s0_y, kernel_glb_s0_x, kernel_glb_s0_w, kernel_glb_s0_z_z] -> [0, 0, 1, kernel_glb_s0_y, 0, kernel_glb_s0_x, 0, kernel_glb_s0_w, 0, kernel_glb_s0_z_z, 0, 0, 0, 0, 0] : 0 <= kernel_glb_s0_y <= 2 and 0 <= kernel_glb_s0_x <= 2 and 0 <= kernel_glb_s0_w <= 15 and 0 <= kernel_glb_s0_z_z <= 15 }
// Condition for op_hcompute_kernel_glb_stencil(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-1 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((2 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((2 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((15 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((15 + -1*i9)) >= 0)))
//   { op_hcompute_output_cgra_stencil_11[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 3] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_11(((((-3 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil_5[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 5, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_5(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-5 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_output_cgra_stencil_1[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 1, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_1(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-1 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_output_cgra_stencil_4[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 4, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_4(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-4 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_output_cgra_stencil_9[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 1] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_9(((((-1 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil_10[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 2] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_10(((((-2 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil_12[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 4] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_12(((((-4 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil_15[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 7] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_15(((((-7 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_hw_output_stencil[root = 0, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] -> [0, 0, 3, hw_output_s0_y_yi, 0, hw_output_s0_x_xi, 0, hw_output_s0_w_w, 0, 0, 0, 0, 0, 0, 0] : 0 <= hw_output_s0_y_yi <= 6 and 0 <= hw_output_s0_x_xi <= 6 and 0 <= hw_output_s0_w_w <= 15 }
// Condition for op_hcompute_hw_output_stencil(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-3 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((6 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((15 + -1*i7)) >= 0)))
//   { op_hcompute_output_cgra_stencil_7[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 7, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_7(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-7 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_output_cgra_stencil_6[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 6, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_6(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-6 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))
//   { op_hcompute_output_glb_stencil[root = 0, output_glb_s0_w_w_glb, output_glb_s0_y_y_cgra, output_glb_s0_x_x_cgra, output_glb_s0_w_w_cgra_w_cgra] -> [0, 0, 2, output_glb_s0_w_w_glb, 2, output_glb_s0_y_y_cgra, 0, output_glb_s0_x_x_cgra, 0, output_glb_s0_w_w_cgra_w_cgra, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_glb_s0_y_y_cgra <= 6 and 0 <= output_glb_s0_x_x_cgra <= 6 and 0 <= output_glb_s0_w_w_cgra_w_cgra <= 7 }
// Condition for op_hcompute_output_glb_stencil(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((1*i6)) == 0) && (((-2 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((7 + -1*i9)) >= 0)))
//   { op_hcompute_output_cgra_stencil_14[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 6] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_14(((((-6 + 1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil_8[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, output_cgra_s1_r_y, output_cgra_s1_r_x, output_cgra_s1_y, output_cgra_s1_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 2, output_cgra_s1_r_y, 0, output_cgra_s1_r_x, 0, output_cgra_s1_y, 0, output_cgra_s1_x, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= output_cgra_s1_r_y <= 2 and 0 <= output_cgra_s1_r_x <= 2 and 0 <= output_cgra_s1_y <= 6 and 0 <= output_cgra_s1_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_8(((((1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-2 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((6 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((6 + -1*i13)) >= 0)))
//   { op_hcompute_input_glb_stencil[root = 0, input_glb_s0_y, input_glb_s0_x, input_glb_s0_z_z] -> [0, 0, 0, input_glb_s0_y, 0, input_glb_s0_x, 0, input_glb_s0_z_z, 0, 0, 0, 0, 0, 0, 0] : 0 <= input_glb_s0_y <= 8 and 0 <= input_glb_s0_x <= 8 and 0 <= input_glb_s0_z_z <= 15 }
// Condition for op_hcompute_input_glb_stencil(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((8 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((8 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((15 + -1*i7)) >= 0)))
//   { op_hcompute_kernel_cgra_stencil[root = 0, output_glb_s0_w_w_glb, output_cgra_s1_r_z_rz_glb, kernel_cgra_s0_y, kernel_cgra_s0_x, kernel_cgra_s0_w_w_cgra, kernel_cgra_s0_z_z_cgra_z_cgra] -> [0, 0, 2, output_glb_s0_w_w_glb, 1, output_cgra_s1_r_z_rz_glb, 1, kernel_cgra_s0_y, 0, kernel_cgra_s0_x, 0, kernel_cgra_s0_w_w_cgra, 0, kernel_cgra_s0_z_z_cgra_z_cgra, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s1_r_z_rz_glb <= 1 and 0 <= kernel_cgra_s0_y <= 2 and 0 <= kernel_cgra_s0_x <= 2 and 0 <= kernel_cgra_s0_w_w_cgra <= 7 and 0 <= kernel_cgra_s0_z_z_cgra_z_cgra <= 7 }
// Condition for op_hcompute_kernel_cgra_stencil(((((1*i14)) == 0) && (((1*i12)) == 0) && (((1*i10)) == 0) && (((1*i8)) == 0) && (((-1 + 1*i6)) == 0) && (((-1 + 1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((1 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((2 + -1*i7)) >= 0) && (((1*i9)) >= 0) && (((2 + -1*i9)) >= 0) && (((1*i11)) >= 0) && (((7 + -1*i11)) >= 0) && (((1*i13)) >= 0) && (((7 + -1*i13)) >= 0)))
//   { op_hcompute_output_cgra_stencil_2[root = 0, output_glb_s0_w_w_glb, output_cgra_s0_y, output_cgra_s0_x] -> [0, 0, 2, output_glb_s0_w_w_glb, 0, output_cgra_s0_y, 0, output_cgra_s0_x, 2, 0, 0, 0, 0, 0, 0] : 0 <= output_glb_s0_w_w_glb <= 1 and 0 <= output_cgra_s0_y <= 6 and 0 <= output_cgra_s0_x <= 6 }
// Condition for op_hcompute_output_cgra_stencil_2(((((1*i14)) == 0) && (((1*i13)) == 0) && (((1*i12)) == 0) && (((1*i11)) == 0) && (((1*i10)) == 0) && (((1*i9)) == 0) && (((-2 + 1*i8)) == 0) && (((1*i6)) == 0) && (((1*i4)) == 0) && (((-2 + 1*i2)) == 0) && (((1*i1)) == 0) && (((1*i0)) == 0) && (((1*i3)) >= 0) && (((1 + -1*i3)) >= 0) && (((1*i5)) >= 0) && (((6 + -1*i5)) >= 0) && (((1*i7)) >= 0) && (((6 + -1*i7)) >= 0)))

	{
	  for (int c3 = 0; c3 <= 8; c3 += 1)
	    for (int c5 = 0; c5 <= 8; c5 += 1)
	      for (int c7 = 0; c7 <= 15; c7 += 1)
	        op_hcompute_input_glb_stencil(input_host_stencil /* buf name */, input_glb_stencil, 0, c3, c5, c7);
	  for (int c3 = 0; c3 <= 2; c3 += 1)
	    for (int c5 = 0; c5 <= 2; c5 += 1)
	      for (int c7 = 0; c7 <= 15; c7 += 1)
	        for (int c9 = 0; c9 <= 15; c9 += 1)
	          op_hcompute_kernel_glb_stencil(kernel_host_stencil /* buf name */, kernel_glb_stencil, 0, c3, c5, c7, c9);
	  for (int c3 = 0; c3 <= 1; c3 += 1) {
	    for (int c5 = 0; c5 <= 6; c5 += 1)
	      for (int c7 = 0; c7 <= 6; c7 += 1) {
	        op_hcompute_output_cgra_stencil(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_1(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_2(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_3(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_4(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_5(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_6(output_cgra_stencil, 0, c3, c5, c7);
	        op_hcompute_output_cgra_stencil_7(output_cgra_stencil, 0, c3, c5, c7);
	      }
	    for (int c5 = 0; c5 <= 1; c5 += 1) {
	      for (int c7 = 0; c7 <= 8; c7 += 1)
	        for (int c9 = 0; c9 <= 8; c9 += 1)
	          for (int c11 = 0; c11 <= 7; c11 += 1)
	            op_hcompute_input_cgra_stencil(input_glb_stencil /* buf name */, input_cgra_stencil, 0, c3, c5, c7, c9, c11);
	      for (int c7 = 0; c7 <= 2; c7 += 1)
	        for (int c9 = 0; c9 <= 2; c9 += 1)
	          for (int c11 = 0; c11 <= 7; c11 += 1)
	            for (int c13 = 0; c13 <= 7; c13 += 1)
	              op_hcompute_kernel_cgra_stencil(kernel_glb_stencil /* buf name */, kernel_cgra_stencil, 0, c3, c5, c7, c9, c11, c13);
	      for (int c7 = 0; c7 <= 2; c7 += 1)
	        for (int c9 = 0; c9 <= 2; c9 += 1)
	          for (int c11 = 0; c11 <= 6; c11 += 1)
	            for (int c13 = 0; c13 <= 6; c13 += 1) {
	              op_hcompute_output_cgra_stencil_8(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_9(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_10(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_11(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_12(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_13(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_14(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	              op_hcompute_output_cgra_stencil_15(input_cgra_stencil /* buf name */, kernel_cgra_stencil /* buf name */, output_cgra_stencil /* buf name */, 0, c3, c5, c7, c9, c11, c13);
	            }
	    }
	    for (int c5 = 0; c5 <= 6; c5 += 1)
	      for (int c7 = 0; c7 <= 6; c7 += 1)
	        for (int c9 = 0; c9 <= 7; c9 += 1)
	          op_hcompute_output_glb_stencil(output_cgra_stencil /* buf name */, output_glb_stencil, 0, c3, c5, c7, c9);
	  }
	  for (int c3 = 0; c3 <= 6; c3 += 1)
	    for (int c5 = 0; c5 <= 6; c5 += 1)
	      for (int c7 = 0; c7 <= 15; c7 += 1)
	        op_hcompute_hw_output_stencil(output_glb_stencil /* buf name */, hw_output_stencil, 0, c3, c5, c7);
	}
	
#ifndef __VIVADO_SYNTH__
  debug_file.close();
#endif //__VIVADO_SYNTH__
}

void resnet_output_stationary_wrapper(HWStream<hw_uint<16> >& /* no bundle get_args num ports = 1 */input_host_stencil, HWStream<hw_uint<16> >& /* no bundle get_args num ports = 1 */kernel_host_stencil, HWStream<hw_uint<16> >& /* no bundle get_args num ports = 1 */hw_output_stencil, const int num_epochs) {

  for (int epoch = 0; epoch < num_epochs; epoch++) {
    resnet_output_stationary(input_host_stencil, kernel_host_stencil, hw_output_stencil);
  }
}
#ifdef __VIVADO_SYNTH__
  // { op_hcompute_hw_output_stencil[root = 0, hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] -> hw_output_stencil[hw_output_s0_y_yi, hw_output_s0_x_xi, hw_output_s0_w_w] : 0 <= hw_output_s0_y_yi <= 6 and 0 <= hw_output_s0_x_xi <= 6 and 0 <= hw_output_s0_w_w <= 15 }
const int op_hcompute_hw_output_stencil_write_pipe0_num_transfers = 784;
  // { op_hcompute_input_glb_stencil[root = 0, input_glb_s0_y, input_glb_s0_x, input_glb_s0_z_z] -> input_host_stencil[input_glb_s0_y, input_glb_s0_x, input_glb_s0_z_z] : 0 <= input_glb_s0_y <= 8 and 0 <= input_glb_s0_x <= 8 and 0 <= input_glb_s0_z_z <= 15 }
const int op_hcompute_input_glb_stencil_read_pipe0_num_transfers = 1296;
  // { op_hcompute_kernel_glb_stencil[root = 0, kernel_glb_s0_y, kernel_glb_s0_x, kernel_glb_s0_w, kernel_glb_s0_z_z] -> kernel_host_stencil[kernel_glb_s0_y, kernel_glb_s0_x, kernel_glb_s0_w, kernel_glb_s0_z_z] : 0 <= kernel_glb_s0_y <= 2 and 0 <= kernel_glb_s0_x <= 2 and 0 <= kernel_glb_s0_w <= 15 and 0 <= kernel_glb_s0_z_z <= 15 }
const int op_hcompute_kernel_glb_stencil_read_pipe0_num_transfers = 2304;


extern "C" {

void resnet_output_stationary_accel(hw_uint<16>* op_hcompute_input_glb_stencil_read_pipe0, hw_uint<16>* op_hcompute_kernel_glb_stencil_read_pipe0, hw_uint<16>* op_hcompute_hw_output_stencil_write_pipe0, const int size) { 
#pragma HLS dataflow
#pragma HLS INTERFACE m_axi port = op_hcompute_input_glb_stencil_read_pipe0 offset = slave depth = 65536 bundle = gmem0
#pragma HLS INTERFACE m_axi port = op_hcompute_kernel_glb_stencil_read_pipe0 offset = slave depth = 65536 bundle = gmem1
#pragma HLS INTERFACE m_axi port = op_hcompute_hw_output_stencil_write_pipe0 offset = slave depth = 65536 bundle = gmem2

#pragma HLS INTERFACE s_axilite port = op_hcompute_input_glb_stencil_read_pipe0 bundle = control
#pragma HLS INTERFACE s_axilite port = op_hcompute_kernel_glb_stencil_read_pipe0 bundle = control
#pragma HLS INTERFACE s_axilite port = op_hcompute_hw_output_stencil_write_pipe0 bundle = control
#pragma HLS INTERFACE s_axilite port = size bundle = control
#pragma HLS INTERFACE s_axilite port = return bundle = control


  // Pipeline # 0
  static HWStream<hw_uint<16> > op_hcompute_input_glb_stencil_read_pipe0_channel;
  static HWStream<hw_uint<16> > op_hcompute_kernel_glb_stencil_read_pipe0_channel;
  static HWStream<hw_uint<16> > op_hcompute_hw_output_stencil_write_pipe0_channel;

  burst_read<16>(op_hcompute_input_glb_stencil_read_pipe0, op_hcompute_input_glb_stencil_read_pipe0_channel, op_hcompute_input_glb_stencil_read_pipe0_num_transfers*size);
  burst_read<16>(op_hcompute_kernel_glb_stencil_read_pipe0, op_hcompute_kernel_glb_stencil_read_pipe0_channel, op_hcompute_kernel_glb_stencil_read_pipe0_num_transfers*size);

  resnet_output_stationary_wrapper(op_hcompute_input_glb_stencil_read_pipe0_channel, op_hcompute_kernel_glb_stencil_read_pipe0_channel, op_hcompute_hw_output_stencil_write_pipe0_channel, size);

  burst_write<16>(op_hcompute_hw_output_stencil_write_pipe0, op_hcompute_hw_output_stencil_write_pipe0_channel, op_hcompute_hw_output_stencil_write_pipe0_num_transfers*size);
}

}
extern "C" {

void resnet_output_stationary_rdai(HWStream<hw_uint<16> >& op_hcompute_input_glb_stencil_read_pipe0, HWStream<hw_uint<16> >& op_hcompute_kernel_glb_stencil_read_pipe0, HWStream<hw_uint<16> >&  op_hcompute_hw_output_stencil_write_pipe0) { 
#pragma HLS dataflow
#pragma HLS INTERFACE axis register port = op_hcompute_input_glb_stencil_read_pipe0
#pragma HLS INTERFACE axis register port = op_hcompute_kernel_glb_stencil_read_pipe0
#pragma HLS INTERFACE axis register port = op_hcompute_hw_output_stencil_write_pipe0

#pragma HLS INTERFACE ap_ctrl_none port = return


  // Pipeline # 0

  resnet_output_stationary(op_hcompute_input_glb_stencil_read_pipe0, op_hcompute_kernel_glb_stencil_read_pipe0, op_hcompute_hw_output_stencil_write_pipe0);

}

}
#endif //__VIVADO_SYNTH__

