Fitter report for Lab2_01_floating
Sun Nov 27 20:13:48 2022
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Nov 27 20:13:48 2022       ;
; Quartus Prime Version           ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                   ; Lab2_01_floating                            ;
; Top-level Entity Name           ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,201 / 32,070 ( 7 % )                      ;
; Total registers                 ; 4133                                        ;
; Total pins                      ; 134 / 457 ( 29 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,989 / 4,065,280 ( < 1 % )                 ;
; Total RAM Blocks                ; 14 / 397 ( 4 % )                            ;
; Total DSP Blocks                ; 10 / 87 ( 11 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.6%      ;
;     Processor 3            ;   7.4%      ;
;     Processor 4            ;   7.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------+-----------------+------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                ; Action          ; Operation        ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                    ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------+-----------------+------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                    ; Created         ; Placement        ; Fitter Periphery Placement ;           ;                ;                                                                     ;                  ;                       ;
; reset~inputCLKENA0                                                  ; Created         ; Placement        ; Fitter Periphery Placement ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][23]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][24]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][25]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][26]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][27]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][28]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][29]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][30]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][31]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][32]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][33]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][34]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][35]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][36]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][37]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][38]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][39]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][40]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][41]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][42]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][43]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][44]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][45]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][46]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[0][47]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[0]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[0]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[0]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[1]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[1]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[1]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[2]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[2]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[2]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[3]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[3]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[3]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[4]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[4]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[4]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[5]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[5]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[5]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[6]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[6]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[6]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[7]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[7]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[7]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[8]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[8]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[8]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[9]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[9]                    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[9]~_Duplicate_1       ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[10]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[10]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[10]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[11]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[11]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[11]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[12]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[12]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[12]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[13]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[13]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[13]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[14]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[14]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[14]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[15]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[15]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[15]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[16]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[16]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[16]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[17]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[17]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[17]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[18]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[18]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[18]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[19]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[19]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[19]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[20]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[20]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[20]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[21]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[21]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[21]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[22]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[22]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[22]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[0]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[0]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[0]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[1]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[1]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[1]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[2]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[2]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[2]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[3]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[3]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[3]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[4]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[4]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[4]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[5]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[5]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[5]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[6]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[6]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[6]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[7]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[7]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[7]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[8]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[8]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[8]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[9]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[9]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[9]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[10]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[10]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[10]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[11]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[11]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[11]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[12]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[12]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[12]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[13]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[13]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[13]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[14]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[14]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[14]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[15]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[15]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[15]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[16]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[16]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[16]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[17]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[17]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[17]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[18]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[18]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[18]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[19]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[19]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[19]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[20]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[20]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[20]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[21]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[21]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[21]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[22]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[22]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[22]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[0]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[1]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[2]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[3]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[4]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[5]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[6]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[7]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[8]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[9]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[10]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[11]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[12]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[13]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[14]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[15]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[16]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[17]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[18]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[19]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[20]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[21]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[22]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[23]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_5[24]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][0]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][0]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][0]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][1]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][1]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][1]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][2]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][2]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][2]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][3]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][3]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][3]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][4]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][4]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][4]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][5]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][5]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][5]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][6]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][6]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][6]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][7]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][7]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][7]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][8]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][8]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][8]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][9]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][9]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][9]~_Duplicate_1  ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][10]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][10]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][10]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][11]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][11]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][11]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][12]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][12]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][12]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][13]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][13]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][13]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][14]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][14]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][14]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][15]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][15]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][15]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][16]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][16]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][16]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][17]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][17]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][17]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][18]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][18]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][18]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][19]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][19]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][19]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][20]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][20]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][20]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][21]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][21]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][21]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][22]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][22]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][22]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][23]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][23]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][23]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][0]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][1]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][2]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][3]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][4]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][5]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][6]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][7]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][8]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][9]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][10]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][11]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][12]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][13]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][14]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][15]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][16]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][17]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][18]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][19]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][20]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][21]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][22]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][23]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][24]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[0][25]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[0]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[1]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[2]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[3]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[4]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[5]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[6]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[7]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[8]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[9]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[10]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[11]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[12]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[13]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[14]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[15]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[16]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[17]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[18]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[19]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[20]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[21]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[22]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[23]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]~_Duplicate_1    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]~_Duplicate_1    ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]~_Duplicate_2    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[24]~_Duplicate_2    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[1]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[1]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[1]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[2]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[2]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[2]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[3]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[3]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[3]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[4]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[4]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[4]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[5]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[5]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[5]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[6]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[6]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[6]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[7]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[7]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[7]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[9]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[9]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[9]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[10]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[10]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[10]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[11]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[11]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[11]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[12]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[12]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[12]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[13]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[13]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[13]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[14]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[14]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[14]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[15]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[15]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[15]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[16]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[16]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[16]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[17]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[17]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[17]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[18]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[18]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[18]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[19]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[19]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[19]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[20]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[20]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[20]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[21]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[21]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[21]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[22]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[22]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[22]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[23]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[23]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[23]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[24]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[24]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[24]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[25]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[25]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[25]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[26]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[26]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[26]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[3]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[4]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[5]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[6]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[7]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[8]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[9]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[10]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[11]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[12]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[13]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[14]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[15]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[16]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[17]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[18]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[19]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[20]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[21]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[22]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[23]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[24]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[25]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1_1[26]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][0]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][1]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][2]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][3]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][4]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][5]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][6]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][7]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][8]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][9]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][10]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][11]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][12]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][13]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][14]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][15]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][16]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][17]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][18]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][19]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][20]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][21]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][22]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][23]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][24]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][25]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[0][26]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][0]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][1]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[0][26]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][0]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][1]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[0][26]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][1]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][2]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][3]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][4]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][5]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][6]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][7]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][8]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][9]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][10]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][11]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][12]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][13]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][14]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][15]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][16]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][17]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][18]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][19]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][20]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][21]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][22]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][23]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][24]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][25]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][26]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_1 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_2 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_3 ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[0]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[1]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[2]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[3]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[4]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[5]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[6]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[7]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[8]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[9]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[10]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[11]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[12]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[13]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[14]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[15]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[16]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[17]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[18]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[19]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[20]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[21]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[22]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[23]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[24]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[25]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1[26]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[0]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[1]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][2]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][2]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][3]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][3]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][4]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][4]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][5]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][5]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][6]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][6]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][7]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][7]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][8]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][8]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][9]                 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][9]~_Duplicate_1    ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][10]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][10]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][11]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][11]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][12]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][12]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][13]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][13]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][14]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][14]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][15]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][15]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][16]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][16]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][17]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][17]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][18]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][18]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][19]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][19]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][20]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][20]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][21]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][21]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][22]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][22]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][23]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][23]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][24]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][24]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][25]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][25]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[0]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[1]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[26]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][0]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][1]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[0][26]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                           ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[0]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[0]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[0]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[0]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[1]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[1]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[1]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[1]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[2]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[2]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[2]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[2]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[3]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[3]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[3]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[3]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[4]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[4]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[4]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[4]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[5]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[5]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[5]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[5]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[6]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[6]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[6]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[6]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[7]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[7]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[7]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[7]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[8]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[8]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[8]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[8]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[9]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[9]                   ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[9]~_Duplicate_1      ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[9]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[10]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[10]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[10]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[10]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[11]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[11]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[11]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[11]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[12]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[12]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[12]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[12]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[13]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[13]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[13]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[13]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[14]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[14]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[14]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[14]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[15]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[15]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[15]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[15]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[16]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[16]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[16]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[16]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[17]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[17]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[17]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[17]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[18]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[18]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[18]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[18]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[19]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[19]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[19]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[19]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[20]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[20]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[20]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[20]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[21]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[21]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[21]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[21]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[22]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[22]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[22]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[22]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[23]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[23]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[23]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[23]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[24]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[24]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[24]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[24]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[25]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[25]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[25]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[25]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[26]                  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[26]                  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[26]~_Duplicate_1     ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay23_out1[26]~_Duplicate_1     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][13]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][13]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][13]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][14]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][14]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][14]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][15]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][15]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][15]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][16]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][16]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][16]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][17]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][17]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][17]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][18]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][18]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][18]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][19]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][19]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][19]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][20]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][20]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][20]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][21]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][21]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][21]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][22]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][22]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][22]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][23]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][23]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][23]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][24]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][24]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][24]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][25]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][25]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][25]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][26]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][26]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][26]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][26]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][27]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][27]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][27]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][27]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][28]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][28]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][28]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][28]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][29]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][29]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][29]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][29]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][30]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][30]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][30]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][31]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][31]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][31]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][32]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][32]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][32]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][33]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][33]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][33]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][34]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][34]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][34]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][35]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][35]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][35]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][36]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                           ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][36]                ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][36]~_Duplicate_1   ; Q                ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][36]~SCLR_LUT       ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                     ;                  ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][0]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][1]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][2]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][3]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][4]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][5]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][6]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][7]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][8]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][9]                 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][10]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][11]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][12]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][13]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][14]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][15]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][16]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][17]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][18]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][19]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][20]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][21]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][22]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][23]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][24]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][25]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][26]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; AX               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][27]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][28]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][29]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][30]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][31]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][32]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][33]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][34]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][35]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][36]                ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; AY               ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                         ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][1]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][2]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][3]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][4]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][5]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][6]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][7]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][8]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][9]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][10]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][11]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][12]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][13]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][14]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][15]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][16]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][17]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][18]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][19]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][20]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][21]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][22]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][23]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][24]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][25]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][26]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][27]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][28]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][29]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][30]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][31]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][32]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][33]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][34]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~148                         ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][1]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][2]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][3]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][4]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][5]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][6]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][7]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][8]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][9]            ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][10]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][11]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][12]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][13]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][14]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][15]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][16]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][17]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][18]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][19]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][20]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][21]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][22]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][23]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][24]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][25]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][26]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][27]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][28]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][29]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][30]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][31]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][32]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][33]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][34]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][35]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][36]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][37]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][38]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][39]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][40]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][41]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][42]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][43]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][44]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][45]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][46]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][47]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][48]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][49]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][50]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][51]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][52]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][53]           ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[0][0]            ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1[23]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AY               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1[23]                     ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1[23]~_Duplicate_1        ; Q                ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[0]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[1]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[2]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[3]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[4]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[5]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[6]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[7]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[8]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[9]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[10]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[11]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[12]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[13]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[14]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[15]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[16]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[17]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[18]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[19]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[20]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[21]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[22]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1[23]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Product_out1[0]                     ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][1]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][2]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][3]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][4]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][5]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][6]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][7]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][8]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][9]                    ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][10]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][11]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][12]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][13]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][14]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][15]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][16]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][17]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][18]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][19]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][20]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][21]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][22]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][23]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][24]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][25]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][26]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][27]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][28]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][29]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][30]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][31]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][32]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][33]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][34]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][35]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][36]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][37]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][38]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][39]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][40]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][41]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][42]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][43]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][44]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][45]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][46]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][47]                   ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[0][0]                    ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay1_out1[23]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AY               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay1_out1[23]                       ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1[23]~_Duplicate_1          ; Q                ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[0]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[1]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[2]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[3]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[4]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[5]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[6]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[7]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[8]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[9]                        ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[10]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[11]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[12]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[13]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[14]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[15]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[16]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[17]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[18]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[19]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[20]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[21]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[22]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1[23]                       ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; AX               ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Product_out1[0]                       ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][1]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][2]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][3]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][4]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][5]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][6]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][7]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][8]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][9]                      ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][10]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][11]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][12]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][13]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][14]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][15]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][16]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][17]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][18]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][19]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][20]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][21]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][22]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][23]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][24]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][25]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][26]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][27]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][28]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][29]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][30]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][31]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][32]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][33]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][34]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][35]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][36]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][37]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][38]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][39]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][40]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][41]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][42]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][43]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][44]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][45]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][46]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][47]                     ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; nfp_mul_single:u_nfp_mul_comp|Delay4_reg[0][0]                      ; RESULTA          ;                       ;
+---------------------------------------------------------------------+-----------------+------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                             ;
+--------------+-----------------------------------------+--------------+----------------------+---------------------------------+----------------+
; Name         ; Ignored Entity                          ; Ignored From ; Ignored To           ; Ignored Value                   ; Ignored Source ;
+--------------+-----------------------------------------+--------------+----------------------+---------------------------------+----------------+
; Location     ;                                         ;              ; ADC_CONVST           ; PIN_AJ4                         ; QSF Assignment ;
; Location     ;                                         ;              ; ADC_DIN              ; PIN_AK4                         ; QSF Assignment ;
; Location     ;                                         ;              ; ADC_DOUT             ; PIN_AK3                         ; QSF Assignment ;
; Location     ;                                         ;              ; ADC_SCLK             ; PIN_AK2                         ; QSF Assignment ;
; Location     ;                                         ;              ; AUD_ADCDAT           ; PIN_K7                          ; QSF Assignment ;
; Location     ;                                         ;              ; AUD_ADCLRCK          ; PIN_K8                          ; QSF Assignment ;
; Location     ;                                         ;              ; AUD_BCLK             ; PIN_H7                          ; QSF Assignment ;
; Location     ;                                         ;              ; AUD_DACDAT           ; PIN_J7                          ; QSF Assignment ;
; Location     ;                                         ;              ; AUD_DACLRCK          ; PIN_H8                          ; QSF Assignment ;
; Location     ;                                         ;              ; AUD_XCK              ; PIN_G7                          ; QSF Assignment ;
; Location     ;                                         ;              ; CLOCK2_50            ; PIN_AA16                        ; QSF Assignment ;
; Location     ;                                         ;              ; CLOCK3_50            ; PIN_Y26                         ; QSF Assignment ;
; Location     ;                                         ;              ; CLOCK4_50            ; PIN_K14                         ; QSF Assignment ;
; Location     ;                                         ;              ; CLOCK_50             ; PIN_AF14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[0]         ; PIN_AK14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[10]        ; PIN_AG12                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[11]        ; PIN_AH13                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[12]        ; PIN_AJ14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[1]         ; PIN_AH14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[2]         ; PIN_AG15                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[3]         ; PIN_AE14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[4]         ; PIN_AB15                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[5]         ; PIN_AC14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[6]         ; PIN_AD14                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[7]         ; PIN_AF15                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[8]         ; PIN_AH15                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_ADDR[9]         ; PIN_AG13                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_BA[0]           ; PIN_AF13                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_BA[1]           ; PIN_AJ12                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_CAS_N           ; PIN_AF11                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_CKE             ; PIN_AK13                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_CLK             ; PIN_AH12                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_CS_N            ; PIN_AG11                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[0]           ; PIN_AK6                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[10]          ; PIN_AJ9                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[11]          ; PIN_AH9                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[12]          ; PIN_AH8                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[13]          ; PIN_AH7                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[14]          ; PIN_AJ6                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[15]          ; PIN_AJ5                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[1]           ; PIN_AJ7                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[2]           ; PIN_AK7                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[3]           ; PIN_AK8                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[4]           ; PIN_AK9                         ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[5]           ; PIN_AG10                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[6]           ; PIN_AK11                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[7]           ; PIN_AJ11                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[8]           ; PIN_AH10                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_DQ[9]           ; PIN_AJ10                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_LDQM            ; PIN_AB13                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_RAS_N           ; PIN_AE13                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_UDQM            ; PIN_AK12                        ; QSF Assignment ;
; Location     ;                                         ;              ; DRAM_WE_N            ; PIN_AA13                        ; QSF Assignment ;
; Location     ;                                         ;              ; FAN_CTRL             ; PIN_AA12                        ; QSF Assignment ;
; Location     ;                                         ;              ; FPGA_I2C_SCLK        ; PIN_J12                         ; QSF Assignment ;
; Location     ;                                         ;              ; FPGA_I2C_SDAT        ; PIN_K12                         ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[0]            ; PIN_AC18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[10]           ; PIN_AH18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[11]           ; PIN_AH17                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[12]           ; PIN_AG16                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[13]           ; PIN_AE16                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[14]           ; PIN_AF16                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[15]           ; PIN_AG17                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[16]           ; PIN_AA18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[17]           ; PIN_AA19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[18]           ; PIN_AE17                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[19]           ; PIN_AC20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[1]            ; PIN_Y17                         ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[20]           ; PIN_AH19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[21]           ; PIN_AJ20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[22]           ; PIN_AH20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[23]           ; PIN_AK21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[24]           ; PIN_AD19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[25]           ; PIN_AD20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[26]           ; PIN_AE18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[27]           ; PIN_AE19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[28]           ; PIN_AF20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[29]           ; PIN_AF21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[2]            ; PIN_AD17                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[30]           ; PIN_AF19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[31]           ; PIN_AG21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[32]           ; PIN_AF18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[33]           ; PIN_AG20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[34]           ; PIN_AG18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[35]           ; PIN_AJ21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[3]            ; PIN_Y18                         ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[4]            ; PIN_AK16                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[5]            ; PIN_AK18                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[6]            ; PIN_AK19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[7]            ; PIN_AJ19                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[8]            ; PIN_AJ17                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_0[9]            ; PIN_AJ16                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[0]            ; PIN_AB17                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[10]           ; PIN_AG26                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[11]           ; PIN_AH24                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[12]           ; PIN_AH27                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[13]           ; PIN_AJ27                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[14]           ; PIN_AK29                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[15]           ; PIN_AK28                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[16]           ; PIN_AK27                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[17]           ; PIN_AJ26                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[18]           ; PIN_AK26                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[19]           ; PIN_AH25                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[1]            ; PIN_AA21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[20]           ; PIN_AJ25                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[21]           ; PIN_AJ24                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[22]           ; PIN_AK24                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[23]           ; PIN_AG23                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[24]           ; PIN_AK23                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[25]           ; PIN_AH23                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[26]           ; PIN_AK22                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[27]           ; PIN_AJ22                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[28]           ; PIN_AH22                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[29]           ; PIN_AG22                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[2]            ; PIN_AB21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[30]           ; PIN_AF24                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[31]           ; PIN_AF23                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[32]           ; PIN_AE22                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[33]           ; PIN_AD21                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[34]           ; PIN_AA20                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[35]           ; PIN_AC22                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[3]            ; PIN_AC23                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[4]            ; PIN_AD24                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[5]            ; PIN_AE23                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[6]            ; PIN_AE24                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[7]            ; PIN_AF25                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[8]            ; PIN_AF26                        ; QSF Assignment ;
; Location     ;                                         ;              ; GPIO_1[9]            ; PIN_AG25                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[0]              ; PIN_AE26                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[1]              ; PIN_AE27                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[2]              ; PIN_AE28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[3]              ; PIN_AG27                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[4]              ; PIN_AF28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[5]              ; PIN_AG28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX0[6]              ; PIN_AH28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[0]              ; PIN_AJ29                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[1]              ; PIN_AH29                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[2]              ; PIN_AH30                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[3]              ; PIN_AG30                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[4]              ; PIN_AF29                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[5]              ; PIN_AF30                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX1[6]              ; PIN_AD27                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[0]              ; PIN_AB23                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[1]              ; PIN_AE29                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[2]              ; PIN_AD29                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[3]              ; PIN_AC28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[4]              ; PIN_AD30                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[5]              ; PIN_AC29                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX2[6]              ; PIN_AC30                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[0]              ; PIN_AD26                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[1]              ; PIN_AC27                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[2]              ; PIN_AD25                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[3]              ; PIN_AC25                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[4]              ; PIN_AB28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[5]              ; PIN_AB25                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX3[6]              ; PIN_AB22                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[0]              ; PIN_AA24                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[1]              ; PIN_Y23                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[2]              ; PIN_Y24                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[3]              ; PIN_W22                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[4]              ; PIN_W24                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[5]              ; PIN_V23                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX4[6]              ; PIN_W25                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[0]              ; PIN_V25                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[1]              ; PIN_AA28                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[2]              ; PIN_Y27                         ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[3]              ; PIN_AB27                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[4]              ; PIN_AB26                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[5]              ; PIN_AA26                        ; QSF Assignment ;
; Location     ;                                         ;              ; HEX5[6]              ; PIN_AA25                        ; QSF Assignment ;
; Location     ;                                         ;              ; IRDA_RXD             ; PIN_AA30                        ; QSF Assignment ;
; Location     ;                                         ;              ; IRDA_TXD             ; PIN_AB30                        ; QSF Assignment ;
; Location     ;                                         ;              ; KEY[0]               ; PIN_AA14                        ; QSF Assignment ;
; Location     ;                                         ;              ; KEY[1]               ; PIN_AA15                        ; QSF Assignment ;
; Location     ;                                         ;              ; KEY[2]               ; PIN_W15                         ; QSF Assignment ;
; Location     ;                                         ;              ; KEY[3]               ; PIN_Y16                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[0]              ; PIN_V16                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[1]              ; PIN_W16                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[2]              ; PIN_V17                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[3]              ; PIN_V18                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[4]              ; PIN_W17                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[5]              ; PIN_W19                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[6]              ; PIN_Y19                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[7]              ; PIN_W20                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[8]              ; PIN_W21                         ; QSF Assignment ;
; Location     ;                                         ;              ; LEDR[9]              ; PIN_Y21                         ; QSF Assignment ;
; Location     ;                                         ;              ; PS2_CLK              ; PIN_AD7                         ; QSF Assignment ;
; Location     ;                                         ;              ; PS2_CLK2             ; PIN_AD9                         ; QSF Assignment ;
; Location     ;                                         ;              ; PS2_DAT              ; PIN_AE7                         ; QSF Assignment ;
; Location     ;                                         ;              ; PS2_DAT2             ; PIN_AE9                         ; QSF Assignment ;
; Location     ;                                         ;              ; SW[0]                ; PIN_AB12                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[1]                ; PIN_AC12                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[2]                ; PIN_AF9                         ; QSF Assignment ;
; Location     ;                                         ;              ; SW[3]                ; PIN_AF10                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[4]                ; PIN_AD11                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[5]                ; PIN_AD12                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[6]                ; PIN_AE11                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[7]                ; PIN_AC9                         ; QSF Assignment ;
; Location     ;                                         ;              ; SW[8]                ; PIN_AD10                        ; QSF Assignment ;
; Location     ;                                         ;              ; SW[9]                ; PIN_AE12                        ; QSF Assignment ;
; Location     ;                                         ;              ; TD_CLK27             ; PIN_H15                         ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[0]           ; PIN_D2                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[1]           ; PIN_B1                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[2]           ; PIN_E2                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[3]           ; PIN_B2                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[4]           ; PIN_D1                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[5]           ; PIN_E1                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[6]           ; PIN_C2                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_DATA[7]           ; PIN_B3                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_HS                ; PIN_A5                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_RESET_N           ; PIN_F6                          ; QSF Assignment ;
; Location     ;                                         ;              ; TD_VS                ; PIN_A3                          ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_BLANK_N          ; PIN_F10                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[0]             ; PIN_B13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[1]             ; PIN_G13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[2]             ; PIN_H13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[3]             ; PIN_F14                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[4]             ; PIN_H14                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[5]             ; PIN_F15                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[6]             ; PIN_G15                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_B[7]             ; PIN_J14                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_CLK              ; PIN_A11                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[0]             ; PIN_J9                          ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[1]             ; PIN_J10                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[2]             ; PIN_H12                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[3]             ; PIN_G10                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[4]             ; PIN_G11                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[5]             ; PIN_G12                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[6]             ; PIN_F11                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_G[7]             ; PIN_E11                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_HS               ; PIN_B11                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[0]             ; PIN_A13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[1]             ; PIN_C13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[2]             ; PIN_E13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[3]             ; PIN_B12                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[4]             ; PIN_C12                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[5]             ; PIN_D12                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[6]             ; PIN_E12                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_R[7]             ; PIN_F13                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_SYNC_N           ; PIN_C10                         ; QSF Assignment ;
; Location     ;                                         ;              ; VGA_VS               ; PIN_D11                         ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; ADC_CONVST           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; ADC_DIN              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; ADC_DOUT             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; ADC_SCLK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; AUD_ADCDAT           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; AUD_ADCLRCK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; AUD_BCLK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; AUD_DACDAT           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; AUD_DACLRCK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; AUD_XCK              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; CLOCK2_50            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; CLOCK3_50            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; CLOCK4_50            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; CLOCK_50             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[0]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[10]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[11]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[12]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[1]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[2]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[3]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[4]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[5]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[6]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[7]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[8]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_ADDR[9]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_BA[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_BA[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_CAS_N           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_CKE             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_CLK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_CS_N            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[10]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[11]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[12]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[13]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[14]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[15]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[7]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[8]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_DQ[9]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_LDQM            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_RAS_N           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_UDQM            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; DRAM_WE_N            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; FAN_CTRL             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; FPGA_I2C_SCLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; FPGA_I2C_SDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[0]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[10]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[11]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[12]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[13]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[14]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[15]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[16]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[17]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[18]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[19]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[1]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[20]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[21]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[22]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[23]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[24]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[25]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[26]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[27]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[28]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[29]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[2]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[30]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[31]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[32]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[33]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[34]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[35]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[3]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[4]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[5]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[6]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[7]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[8]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_0[9]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[0]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[10]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[11]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[12]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[13]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[14]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[15]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[16]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[17]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[18]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[19]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[1]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[20]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[21]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[22]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[23]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[24]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[25]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[26]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[27]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[28]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[29]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[2]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[30]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[31]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[32]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[33]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[34]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[35]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[3]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[4]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[5]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[6]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[7]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[8]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; GPIO_1[9]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX0[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX1[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX2[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX3[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX4[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HEX5[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_CONV_USB_N       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[0]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[10]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[11]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[12]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[13]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[14]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[1]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[2]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[3]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[4]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[5]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[6]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[7]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[8]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ADDR[9]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_BA[0]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_BA[1]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_BA[2]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_CAS_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_CKE         ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_CK_N        ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_CK_P        ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_CS_N        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DM[0]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DM[1]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DM[2]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DM[3]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[0]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[0](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[1]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[1](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[2]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[2](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[3]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_N[3](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[0]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[0](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[1]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[1](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[2]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[2](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[3]    ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQS_P[3](n) ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[0]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[10]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[11]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[12]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[13]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[14]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[15]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[16]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[17]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[18]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[19]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[1]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[20]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[21]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[22]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[23]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[24]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[25]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[26]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[27]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[28]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[29]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[2]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[30]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[31]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[3]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[4]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[5]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[6]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[7]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[8]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_DQ[9]       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_ODT         ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_RAS_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_RESET_N     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_RZQ         ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_DDR3_WE_N        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_GTX_CLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_INT_N       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_MDC         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_MDIO        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_RX_CLK      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_RX_DATA[0]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_RX_DATA[1]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_RX_DATA[2]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_RX_DATA[3]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_RX_DV       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_TX_DATA[0]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_TX_DATA[1]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_TX_DATA[2]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_TX_DATA[3]  ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_ENET_TX_EN       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_FLASH_DATA[0]    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_FLASH_DATA[1]    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_FLASH_DATA[2]    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_FLASH_DATA[3]    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_FLASH_DCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_FLASH_NCSO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_GSENSOR_INT      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_I2C1_SCLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_I2C1_SDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_I2C2_SCLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_I2C2_SDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_I2C_CONTROL      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_KEY              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_LED              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_LTC_GPIO         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SD_CLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SD_CMD           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SD_DATA[0]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SD_DATA[1]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SD_DATA[2]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SD_DATA[3]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SPIM_CLK         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SPIM_MISO        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SPIM_MOSI        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_SPIM_SS          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_UART_RX          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_UART_TX          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_CLKOUT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[0]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[1]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[2]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[3]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[4]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[5]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[6]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DATA[7]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_DIR          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_NXT          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; HPS_USB_STP          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; IRDA_RXD             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; IRDA_TXD             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; KEY[0]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; KEY[1]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; KEY[2]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; KEY[3]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[0]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[1]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[2]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[3]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[4]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[5]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[6]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[7]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[8]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; LEDR[9]              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; PS2_CLK              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; PS2_CLK2             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; PS2_DAT              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; PS2_DAT2             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[0]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[1]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[2]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[3]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[4]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[5]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[6]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[7]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[8]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; SW[9]                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_CLK27             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_DATA[7]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_HS                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_RESET_N           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; TD_VS                ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_BLANK_N          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[0]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[1]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[2]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[3]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[4]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[5]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[6]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_B[7]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_CLK              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[0]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[1]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[2]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[3]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[4]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[5]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[6]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_G[7]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_HS               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[0]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[1]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[2]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[3]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[4]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[5]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[6]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_R[7]             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_SYNC_N           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ;              ; VGA_VS               ; 3.3-V LVTTL                     ; QSF Assignment ;
+--------------+-----------------------------------------+--------------+----------------------+---------------------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8778 ) ; 0.00 % ( 0 / 8778 )        ; 0.00 % ( 0 / 8778 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8778 ) ; 0.00 % ( 0 / 8778 )        ; 0.00 % ( 0 / 8778 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8778 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/intelFPGA_lite/simulink_HDL_projects/Lab2_01_floating/output_files/Lab2_01_floating.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,201 / 32,070        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,201                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,928 / 32,070        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,041                 ;       ;
;         [b] ALMs used for LUT logic                         ; 862                   ;       ;
;         [c] ALMs used for registers                         ; 1,025                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 737 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 10                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 369 / 3,207           ; 12 %  ;
;     -- Logic LABs                                           ; 369                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,472                 ;       ;
;     -- 7 input functions                                    ; 26                    ;       ;
;     -- 6 input functions                                    ; 668                   ;       ;
;     -- 5 input functions                                    ; 589                   ;       ;
;     -- 4 input functions                                    ; 279                   ;       ;
;     -- <=3 input functions                                  ; 1,910                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 790                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,133                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,132 / 64,140        ; 6 %   ;
;         -- Secondary logic registers                        ; 1 / 64,140            ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,133                 ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 134 / 457             ; 29 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 14 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,989 / 4,065,280     ; < 1 % ;
; Total block memory implementation bits                      ; 143,360 / 4,065,280   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 87               ; 11 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.9% / 1.9% / 1.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 13.7% / 14.5% / 14.8% ;       ;
; Maximum fan-out                                             ; 4171                  ;       ;
; Highest non-global fan-out                                  ; 4137                  ;       ;
; Total fan-out                                               ; 33060                 ;       ;
; Average fan-out                                             ; 3.80                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2201 / 32070 ( 7 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2201                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2928 / 32070 ( 9 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1041                 ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 862                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1025                 ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 737 / 32070 ( 2 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 369 / 3207 ( 12 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 369                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 3472                 ; 0                              ;
;     -- 7 input functions                                    ; 26                   ; 0                              ;
;     -- 6 input functions                                    ; 668                  ; 0                              ;
;     -- 5 input functions                                    ; 589                  ; 0                              ;
;     -- 4 input functions                                    ; 279                  ; 0                              ;
;     -- <=3 input functions                                  ; 1910                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 790                  ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 4132 / 64140 ( 6 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 4133                 ; 0                              ;
;         -- Routing optimization registers                   ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 134                  ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 2989                 ; 0                              ;
; Total block memory implementation bits                      ; 143360               ; 0                              ;
; M10K block                                                  ; 14 / 397 ( 3 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 10 / 87 ( 11 % )     ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 33298                ; 0                              ;
;     -- Registered Connections                               ; 10856                ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 68                   ; 0                              ;
;     -- Output Ports                                         ; 66                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk                    ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 4171                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk_enable             ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 4137                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[0]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[10] ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[11] ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[12] ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[13] ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[14] ; AD14  ; 3B       ; 24           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[16] ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[17] ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[18] ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[19] ; AH5   ; 3A       ; 14           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[1]  ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[20] ; AH4   ; 3A       ; 6            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[21] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[22] ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[23] ; A5    ; 8A       ; 26           ; 81           ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[24] ; A3    ; 8A       ; 24           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[25] ; AK13  ; 3B       ; 36           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[26] ; AH14  ; 3B       ; 30           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[27] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[28] ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[29] ; AH2   ; 3A       ; 10           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[30] ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[31] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[3]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[4]  ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[5]  ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[6]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[7]  ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[8]  ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_im[9]  ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[0]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[10] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[11] ; AG11  ; 3B       ; 18           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[12] ; AF5   ; 3A       ; 8            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[13] ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[14] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[15] ; AF8   ; 3A       ; 10           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[16] ; E8    ; 8A       ; 18           ; 81           ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[17] ; B2    ; 8A       ; 16           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[18] ; AK2   ; 3B       ; 20           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[19] ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[1]  ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[20] ; AF11  ; 3B       ; 18           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[21] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[22] ; AA13  ; 3B       ; 20           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[23] ; D12   ; 8A       ; 22           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[24] ; AB13  ; 3B       ; 20           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[25] ; AG13  ; 3B       ; 26           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[26] ; AF4   ; 3A       ; 8            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[27] ; AG1   ; 3A       ; 10           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[28] ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[29] ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[2]  ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[30] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[31] ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[3]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[4]  ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[5]  ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[6]  ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[7]  ; AG7   ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[8]  ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_COMPLEX_VALUE_re[9]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_VALID                ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset                  ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 4057                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ce_out          ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[0]  ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[10] ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[11] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[12] ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[13] ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[14] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[15] ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[16] ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[17] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[18] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[19] ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[1]  ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[20] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[21] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[22] ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[23] ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[24] ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[25] ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[26] ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[27] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[28] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[29] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[2]  ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[30] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[31] ; A10   ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[3]  ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[4]  ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[5]  ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[6]  ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[7]  ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[8]  ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_MAGNITUDE[9]  ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[0]      ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[10]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[11]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[12]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[13]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[14]     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[15]     ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[16]     ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[17]     ; H15   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[18]     ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[19]     ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[1]      ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[20]     ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[21]     ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[22]     ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[23]     ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[24]     ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[25]     ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[26]     ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[27]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[28]     ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[29]     ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[2]      ; AA16  ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[30]     ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[31]     ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[3]      ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[4]      ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[5]      ; AK11  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[6]      ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[7]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[8]      ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_PHASE[9]      ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_VALID         ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 24 / 32 ( 75 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 80 ( 57 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 16 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 9 / 80 ( 11 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; i_COMPLEX_VALUE_im[24]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; i_COMPLEX_VALUE_im[23]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; o_MAGNITUDE[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; i_COMPLEX_VALUE_re[13]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; i_COMPLEX_VALUE_re[22]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; i_COMPLEX_VALUE_re[31]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; o_PHASE[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; o_PHASE[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; i_COMPLEX_VALUE_re[5]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; o_MAGNITUDE[14]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; o_MAGNITUDE[4]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; i_COMPLEX_VALUE_re[14]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; i_COMPLEX_VALUE_re[24]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; i_COMPLEX_VALUE_re[0]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; o_MAGNITUDE[24]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; i_COMPLEX_VALUE_im[17]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; i_COMPLEX_VALUE_im[7]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; i_COMPLEX_VALUE_re[3]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; o_MAGNITUDE[9]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; o_PHASE[19]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; i_COMPLEX_VALUE_im[13]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; i_COMPLEX_VALUE_re[8]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; i_COMPLEX_VALUE_re[21]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; i_COMPLEX_VALUE_im[14]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; o_PHASE[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; i_COMPLEX_VALUE_re[30]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; i_COMPLEX_VALUE_re[6]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; i_COMPLEX_VALUE_re[9]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; o_MAGNITUDE[21]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; o_PHASE[25]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; o_VALID                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; o_MAGNITUDE[13]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; o_MAGNITUDE[3]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; i_COMPLEX_VALUE_re[26]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; i_COMPLEX_VALUE_re[12]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; i_COMPLEX_VALUE_re[28]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; i_COMPLEX_VALUE_re[15]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; i_COMPLEX_VALUE_re[2]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; i_COMPLEX_VALUE_re[20]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; i_COMPLEX_VALUE_re[19]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; i_COMPLEX_VALUE_im[12]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; o_PHASE[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; o_PHASE[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; o_PHASE[26]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; o_MAGNITUDE[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; i_VALID                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; o_PHASE[28]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; i_COMPLEX_VALUE_re[27]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; i_COMPLEX_VALUE_im[22]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; i_COMPLEX_VALUE_im[5]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; i_COMPLEX_VALUE_re[1]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; i_COMPLEX_VALUE_re[7]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; i_COMPLEX_VALUE_re[4]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; i_COMPLEX_VALUE_im[6]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; i_COMPLEX_VALUE_re[11]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; i_COMPLEX_VALUE_im[0]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; i_COMPLEX_VALUE_re[25]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; o_PHASE[18]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; o_PHASE[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; o_PHASE[31]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; o_MAGNITUDE[19]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; o_MAGNITUDE[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; o_PHASE[22]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; o_MAGNITUDE[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; o_MAGNITUDE[23]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; i_COMPLEX_VALUE_im[29]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; i_COMPLEX_VALUE_im[11]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; i_COMPLEX_VALUE_im[20]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; i_COMPLEX_VALUE_im[19]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; i_COMPLEX_VALUE_im[27]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; ce_out                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; i_COMPLEX_VALUE_im[21]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; o_PHASE[29]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; o_PHASE[16]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; i_COMPLEX_VALUE_re[10]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; i_COMPLEX_VALUE_im[26]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; o_PHASE[30]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; o_MAGNITUDE[20]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; o_MAGNITUDE[28]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; o_MAGNITUDE[27]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; o_PHASE[20]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; o_MAGNITUDE[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; i_COMPLEX_VALUE_im[18]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; i_COMPLEX_VALUE_im[10]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; i_COMPLEX_VALUE_im[9]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; i_COMPLEX_VALUE_im[15]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; i_COMPLEX_VALUE_im[4]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; i_COMPLEX_VALUE_re[29]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; i_COMPLEX_VALUE_im[31]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; i_COMPLEX_VALUE_im[16]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; o_PHASE[21]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; o_PHASE[23]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; o_MAGNITUDE[11]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; o_PHASE[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; o_MAGNITUDE[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; o_MAGNITUDE[26]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; clk_enable                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; o_MAGNITUDE[16]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; o_MAGNITUDE[12]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; o_PHASE[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; i_COMPLEX_VALUE_re[18]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; i_COMPLEX_VALUE_im[1]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; i_COMPLEX_VALUE_im[8]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; i_COMPLEX_VALUE_im[3]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; i_COMPLEX_VALUE_im[2]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; i_COMPLEX_VALUE_im[28]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; i_COMPLEX_VALUE_im[30]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; o_PHASE[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; o_PHASE[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; i_COMPLEX_VALUE_im[25]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; o_PHASE[24]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; o_MAGNITUDE[17]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; o_MAGNITUDE[10]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; o_MAGNITUDE[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; o_PHASE[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; o_MAGNITUDE[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; i_COMPLEX_VALUE_re[17]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; o_PHASE[7]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; i_COMPLEX_VALUE_re[23]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; i_COMPLEX_VALUE_re[16]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; o_MAGNITUDE[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; o_PHASE[17]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; o_PHASE[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; o_MAGNITUDE[8]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; o_MAGNITUDE[30]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; o_MAGNITUDE[7]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; o_PHASE[10]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; o_PHASE[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; o_MAGNITUDE[18]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; o_PHASE[27]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; o_PHASE[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; o_MAGNITUDE[15]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+------------------------+-------------------------------+
; Pin Name               ; Reason                        ;
+------------------------+-------------------------------+
; ce_out                 ; Incomplete set of assignments ;
; o_VALID                ; Incomplete set of assignments ;
; o_MAGNITUDE[0]         ; Incomplete set of assignments ;
; o_MAGNITUDE[1]         ; Incomplete set of assignments ;
; o_MAGNITUDE[2]         ; Incomplete set of assignments ;
; o_MAGNITUDE[3]         ; Incomplete set of assignments ;
; o_MAGNITUDE[4]         ; Incomplete set of assignments ;
; o_MAGNITUDE[5]         ; Incomplete set of assignments ;
; o_MAGNITUDE[6]         ; Incomplete set of assignments ;
; o_MAGNITUDE[7]         ; Incomplete set of assignments ;
; o_MAGNITUDE[8]         ; Incomplete set of assignments ;
; o_MAGNITUDE[9]         ; Incomplete set of assignments ;
; o_MAGNITUDE[10]        ; Incomplete set of assignments ;
; o_MAGNITUDE[11]        ; Incomplete set of assignments ;
; o_MAGNITUDE[12]        ; Incomplete set of assignments ;
; o_MAGNITUDE[13]        ; Incomplete set of assignments ;
; o_MAGNITUDE[14]        ; Incomplete set of assignments ;
; o_MAGNITUDE[15]        ; Incomplete set of assignments ;
; o_MAGNITUDE[16]        ; Incomplete set of assignments ;
; o_MAGNITUDE[17]        ; Incomplete set of assignments ;
; o_MAGNITUDE[18]        ; Incomplete set of assignments ;
; o_MAGNITUDE[19]        ; Incomplete set of assignments ;
; o_MAGNITUDE[20]        ; Incomplete set of assignments ;
; o_MAGNITUDE[21]        ; Incomplete set of assignments ;
; o_MAGNITUDE[22]        ; Incomplete set of assignments ;
; o_MAGNITUDE[23]        ; Incomplete set of assignments ;
; o_MAGNITUDE[24]        ; Incomplete set of assignments ;
; o_MAGNITUDE[25]        ; Incomplete set of assignments ;
; o_MAGNITUDE[26]        ; Incomplete set of assignments ;
; o_MAGNITUDE[27]        ; Incomplete set of assignments ;
; o_MAGNITUDE[28]        ; Incomplete set of assignments ;
; o_MAGNITUDE[29]        ; Incomplete set of assignments ;
; o_MAGNITUDE[30]        ; Incomplete set of assignments ;
; o_MAGNITUDE[31]        ; Incomplete set of assignments ;
; o_PHASE[0]             ; Incomplete set of assignments ;
; o_PHASE[1]             ; Incomplete set of assignments ;
; o_PHASE[2]             ; Incomplete set of assignments ;
; o_PHASE[3]             ; Incomplete set of assignments ;
; o_PHASE[4]             ; Incomplete set of assignments ;
; o_PHASE[5]             ; Incomplete set of assignments ;
; o_PHASE[6]             ; Incomplete set of assignments ;
; o_PHASE[7]             ; Incomplete set of assignments ;
; o_PHASE[8]             ; Incomplete set of assignments ;
; o_PHASE[9]             ; Incomplete set of assignments ;
; o_PHASE[10]            ; Incomplete set of assignments ;
; o_PHASE[11]            ; Incomplete set of assignments ;
; o_PHASE[12]            ; Incomplete set of assignments ;
; o_PHASE[13]            ; Incomplete set of assignments ;
; o_PHASE[14]            ; Incomplete set of assignments ;
; o_PHASE[15]            ; Incomplete set of assignments ;
; o_PHASE[16]            ; Incomplete set of assignments ;
; o_PHASE[17]            ; Incomplete set of assignments ;
; o_PHASE[18]            ; Incomplete set of assignments ;
; o_PHASE[19]            ; Incomplete set of assignments ;
; o_PHASE[20]            ; Incomplete set of assignments ;
; o_PHASE[21]            ; Incomplete set of assignments ;
; o_PHASE[22]            ; Incomplete set of assignments ;
; o_PHASE[23]            ; Incomplete set of assignments ;
; o_PHASE[24]            ; Incomplete set of assignments ;
; o_PHASE[25]            ; Incomplete set of assignments ;
; o_PHASE[26]            ; Incomplete set of assignments ;
; o_PHASE[27]            ; Incomplete set of assignments ;
; o_PHASE[28]            ; Incomplete set of assignments ;
; o_PHASE[29]            ; Incomplete set of assignments ;
; o_PHASE[30]            ; Incomplete set of assignments ;
; o_PHASE[31]            ; Incomplete set of assignments ;
; clk_enable             ; Incomplete set of assignments ;
; clk                    ; Incomplete set of assignments ;
; reset                  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[6]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[0]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[11] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[10] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[9]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[8]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[7]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[5]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[4]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[3]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[2]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[1]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[18] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[13] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[12] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[26] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[25] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[24] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[23] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[30] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[29] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[28] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[27] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[22] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[21] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[20] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[19] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[17] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[16] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[15] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[14] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[6]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[0]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[11] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[10] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[9]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[8]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[7]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[5]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[4]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[3]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[2]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[1]  ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[18] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[13] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[12] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[26] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[25] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[24] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[23] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[30] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[29] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[28] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[27] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[22] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[21] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[20] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[19] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[17] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[16] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[15] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[14] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_im[31] ; Incomplete set of assignments ;
; i_COMPLEX_VALUE_re[31] ; Incomplete set of assignments ;
; i_VALID                ; Incomplete set of assignments ;
; ce_out                 ; Missing location assignment   ;
; o_VALID                ; Missing location assignment   ;
; o_MAGNITUDE[0]         ; Missing location assignment   ;
; o_MAGNITUDE[1]         ; Missing location assignment   ;
; o_MAGNITUDE[2]         ; Missing location assignment   ;
; o_MAGNITUDE[3]         ; Missing location assignment   ;
; o_MAGNITUDE[4]         ; Missing location assignment   ;
; o_MAGNITUDE[5]         ; Missing location assignment   ;
; o_MAGNITUDE[6]         ; Missing location assignment   ;
; o_MAGNITUDE[7]         ; Missing location assignment   ;
; o_MAGNITUDE[8]         ; Missing location assignment   ;
; o_MAGNITUDE[9]         ; Missing location assignment   ;
; o_MAGNITUDE[10]        ; Missing location assignment   ;
; o_MAGNITUDE[11]        ; Missing location assignment   ;
; o_MAGNITUDE[12]        ; Missing location assignment   ;
; o_MAGNITUDE[13]        ; Missing location assignment   ;
; o_MAGNITUDE[14]        ; Missing location assignment   ;
; o_MAGNITUDE[15]        ; Missing location assignment   ;
; o_MAGNITUDE[16]        ; Missing location assignment   ;
; o_MAGNITUDE[17]        ; Missing location assignment   ;
; o_MAGNITUDE[18]        ; Missing location assignment   ;
; o_MAGNITUDE[19]        ; Missing location assignment   ;
; o_MAGNITUDE[20]        ; Missing location assignment   ;
; o_MAGNITUDE[21]        ; Missing location assignment   ;
; o_MAGNITUDE[22]        ; Missing location assignment   ;
; o_MAGNITUDE[23]        ; Missing location assignment   ;
; o_MAGNITUDE[24]        ; Missing location assignment   ;
; o_MAGNITUDE[25]        ; Missing location assignment   ;
; o_MAGNITUDE[26]        ; Missing location assignment   ;
; o_MAGNITUDE[27]        ; Missing location assignment   ;
; o_MAGNITUDE[28]        ; Missing location assignment   ;
; o_MAGNITUDE[29]        ; Missing location assignment   ;
; o_MAGNITUDE[30]        ; Missing location assignment   ;
; o_MAGNITUDE[31]        ; Missing location assignment   ;
; o_PHASE[0]             ; Missing location assignment   ;
; o_PHASE[1]             ; Missing location assignment   ;
; o_PHASE[2]             ; Missing location assignment   ;
; o_PHASE[3]             ; Missing location assignment   ;
; o_PHASE[4]             ; Missing location assignment   ;
; o_PHASE[5]             ; Missing location assignment   ;
; o_PHASE[6]             ; Missing location assignment   ;
; o_PHASE[7]             ; Missing location assignment   ;
; o_PHASE[8]             ; Missing location assignment   ;
; o_PHASE[9]             ; Missing location assignment   ;
; o_PHASE[10]            ; Missing location assignment   ;
; o_PHASE[11]            ; Missing location assignment   ;
; o_PHASE[12]            ; Missing location assignment   ;
; o_PHASE[13]            ; Missing location assignment   ;
; o_PHASE[14]            ; Missing location assignment   ;
; o_PHASE[15]            ; Missing location assignment   ;
; o_PHASE[16]            ; Missing location assignment   ;
; o_PHASE[17]            ; Missing location assignment   ;
; o_PHASE[18]            ; Missing location assignment   ;
; o_PHASE[19]            ; Missing location assignment   ;
; o_PHASE[20]            ; Missing location assignment   ;
; o_PHASE[21]            ; Missing location assignment   ;
; o_PHASE[22]            ; Missing location assignment   ;
; o_PHASE[23]            ; Missing location assignment   ;
; o_PHASE[24]            ; Missing location assignment   ;
; o_PHASE[25]            ; Missing location assignment   ;
; o_PHASE[26]            ; Missing location assignment   ;
; o_PHASE[27]            ; Missing location assignment   ;
; o_PHASE[28]            ; Missing location assignment   ;
; o_PHASE[29]            ; Missing location assignment   ;
; o_PHASE[30]            ; Missing location assignment   ;
; o_PHASE[31]            ; Missing location assignment   ;
; clk_enable             ; Missing location assignment   ;
; clk                    ; Missing location assignment   ;
; reset                  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[6]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[0]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[11] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[10] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[9]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[8]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[7]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[5]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[4]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[3]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[2]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[1]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[18] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[13] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[12] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[26] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[25] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[24] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[23] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[30] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[29] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[28] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[27] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[22] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[21] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[20] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[19] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[17] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[16] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[15] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[14] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[6]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[0]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[11] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[10] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[9]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[8]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[7]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[5]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[4]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[3]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[2]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[1]  ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[18] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[13] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[12] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[26] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[25] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[24] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[23] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[30] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[29] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[28] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[27] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[22] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[21] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[20] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[19] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[17] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[16] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[15] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[14] ; Missing location assignment   ;
; i_COMPLEX_VALUE_im[31] ; Missing location assignment   ;
; i_COMPLEX_VALUE_re[31] ; Missing location assignment   ;
; i_VALID                ; Missing location assignment   ;
+------------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                     ; Entity Name                             ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT     ; 2200.5 (0.5)         ; 2927.5 (24.0)                    ; 736.5 (23.5)                                      ; 9.5 (0.0)                        ; 0.0 (0.0)            ; 3472 (1)            ; 4133 (47)                 ; 0 (0)         ; 2989              ; 14    ; 10         ; 134  ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT                                                                                                                                ; CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT ; work         ;
;    |nfp_add_single:u_nfp_add_comp|           ; 303.8 (303.8)        ; 363.6 (363.6)                    ; 60.7 (60.7)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 437 (437)           ; 513 (513)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_add_single:u_nfp_add_comp                                                                                                  ; nfp_add_single                          ; work         ;
;    |nfp_atan2_single:u_nfp_atan2_comp|       ; 1423.8 (1307.6)      ; 1766.6 (1647.3)                  ; 350.8 (347.8)                                     ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 2129 (1900)         ; 2195 (2066)               ; 0 (0)         ; 2693              ; 12    ; 8          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp                                                                                              ; nfp_atan2_single                        ; work         ;
;       |altshift_taps:Delay15_reg_rtl_0|      ; 15.7 (0.0)           ; 16.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 19 (0)                    ; 0 (0)         ; 74                ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0                                                              ; altshift_taps                           ; work         ;
;          |shift_taps_euv:auto_generated|     ; 15.7 (6.3)           ; 16.0 (6.7)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (12)             ; 19 (7)                    ; 0 (0)         ; 74                ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated                                ; shift_taps_euv                          ; work         ;
;             |altsyncram_tfc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 74                ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|altsyncram_tfc1:altsyncram5    ; altsyncram_tfc1                         ; work         ;
;             |cntr_73h:cntr6|                 ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_73h:cntr6                 ; cntr_73h                                ; work         ;
;             |cntr_jjf:cntr1|                 ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1                 ; cntr_jjf                                ; work         ;
;       |altshift_taps:Delay1_reg_1_rtl_0|     ; 11.7 (0.0)           ; 12.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 13 (0)                    ; 0 (0)         ; 126               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0                                                             ; altshift_taps                           ; work         ;
;          |shift_taps_guv:auto_generated|     ; 11.7 (4.0)           ; 12.5 (4.5)                       ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (9)              ; 13 (5)                    ; 0 (0)         ; 126               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated                               ; shift_taps_guv                          ; work         ;
;             |altsyncram_vfc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 126               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|altsyncram_vfc1:altsyncram5   ; altsyncram_vfc1                         ; work         ;
;             |cntr_03h:cntr6|                 ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_03h:cntr6                ; cntr_03h                                ; work         ;
;             |cntr_cjf:cntr1|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_cjf:cntr1                ; cntr_cjf                                ; work         ;
;       |altshift_taps:Delay25_reg_rtl_0|      ; 10.2 (0.0)           ; 11.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 10 (0)                    ; 0 (0)         ; 342               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0                                                              ; altshift_taps                           ; work         ;
;          |shift_taps_kuv:auto_generated|     ; 10.2 (3.2)           ; 11.2 (3.5)                       ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (7)              ; 10 (4)                    ; 0 (0)         ; 342               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated                                ; shift_taps_kuv                          ; work         ;
;             |altsyncram_3gc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 342               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|altsyncram_3gc1:altsyncram5    ; altsyncram_3gc1                         ; work         ;
;             |cntr_g1h:cntr6|                 ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_g1h:cntr6                 ; cntr_g1h                                ; work         ;
;             |cntr_shf:cntr1|                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_shf:cntr1                 ; cntr_shf                                ; work         ;
;       |altshift_taps:Delay2_reg_1_rtl_0|     ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 13 (0)                    ; 0 (0)         ; 260               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0                                                             ; altshift_taps                           ; work         ;
;          |shift_taps_rvv:auto_generated|     ; 10.5 (3.5)           ; 10.5 (3.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 13 (5)                    ; 0 (0)         ; 260               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated                               ; shift_taps_rvv                          ; work         ;
;             |altsyncram_jic1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 260               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|altsyncram_jic1:altsyncram5   ; altsyncram_jic1                         ; work         ;
;             |cntr_8jf:cntr1|                 ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_8jf:cntr1                ; cntr_8jf                                ; work         ;
;             |cntr_l1h:cntr6|                 ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_l1h:cntr6                ; cntr_l1h                                ; work         ;
;       |altshift_taps:Delay3_reg_2_rtl_0|     ; 14.0 (0.0)           ; 15.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 16 (0)                    ; 0 (0)         ; 54                ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0                                                             ; altshift_taps                           ; work         ;
;          |shift_taps_duv:auto_generated|     ; 14.0 (5.2)           ; 15.5 (6.0)                       ; 1.5 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 16 (6)                    ; 0 (0)         ; 54                ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated                               ; shift_taps_duv                          ; work         ;
;             |altsyncram_pfc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 54                ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|altsyncram_pfc1:altsyncram5   ; altsyncram_pfc1                         ; work         ;
;             |cntr_53h:cntr6|                 ; 4.8 (4.8)            ; 5.5 (5.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_53h:cntr6                ; cntr_53h                                ; work         ;
;             |cntr_hjf:cntr1|                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1                ; cntr_hjf                                ; work         ;
;       |altshift_taps:Delay4_reg_1_rtl_0|     ; 12.0 (0.0)           ; 12.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 13 (0)                    ; 0 (0)         ; 429               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0                                                             ; altshift_taps                           ; work         ;
;          |shift_taps_svv:auto_generated|     ; 12.0 (4.0)           ; 12.3 (4.3)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (9)              ; 13 (5)                    ; 0 (0)         ; 429               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated                               ; shift_taps_svv                          ; work         ;
;             |altsyncram_lic1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 429               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|altsyncram_lic1:altsyncram5   ; altsyncram_lic1                         ; work         ;
;             |cntr_bjf:cntr1|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_bjf:cntr1                ; cntr_bjf                                ; work         ;
;             |cntr_v2h:cntr6|                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_v2h:cntr6                ; cntr_v2h                                ; work         ;
;       |altshift_taps:Delay6_reg_rtl_0|       ; 13.5 (0.0)           ; 13.6 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 16 (0)                    ; 0 (0)         ; 910               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0                                                               ; altshift_taps                           ; work         ;
;          |shift_taps_2001:auto_generated|    ; 13.5 (5.2)           ; 13.6 (5.2)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (10)             ; 16 (6)                    ; 0 (0)         ; 910               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated                                ; shift_taps_2001                         ; work         ;
;             |altsyncram_3jc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 910               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|altsyncram_3jc1:altsyncram5    ; altsyncram_3jc1                         ; work         ;
;             |cntr_43h:cntr6|                 ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_43h:cntr6                 ; cntr_43h                                ; work         ;
;             |cntr_gjf:cntr1|                 ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1                 ; cntr_gjf                                ; work         ;
;       |altshift_taps:Delay7_reg_1_rtl_0|     ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 13 (0)                    ; 0 (0)         ; 121               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0                                                             ; altshift_taps                           ; work         ;
;          |shift_taps_mvv:auto_generated|     ; 11.5 (4.0)           ; 11.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (9)              ; 13 (5)                    ; 0 (0)         ; 121               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated                               ; shift_taps_mvv                          ; work         ;
;             |altsyncram_9ic1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 121               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|altsyncram_9ic1:altsyncram5   ; altsyncram_9ic1                         ; work         ;
;             |cntr_9jf:cntr1|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_9jf:cntr1                ; cntr_9jf                                ; work         ;
;             |cntr_m1h:cntr6|                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_m1h:cntr6                ; cntr_m1h                                ; work         ;
;       |altshift_taps:Delay7_reg_2_rtl_0|     ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 132               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0                                                             ; altshift_taps                           ; work         ;
;          |shift_taps_cuv:auto_generated|     ; 5.8 (2.3)            ; 5.8 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (5)              ; 7 (3)                     ; 0 (0)         ; 132               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated                               ; shift_taps_cuv                          ; work         ;
;             |altsyncram_hfc1:altsyncram4|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 132               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|altsyncram_hfc1:altsyncram4   ; altsyncram_hfc1                         ; work         ;
;             |cntr_d1h:cntr5|                 ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|cntr_d1h:cntr5                ; cntr_d1h                                ; work         ;
;             |cntr_phf:cntr1|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|cntr_phf:cntr1                ; cntr_phf                                ; work         ;
;       |altshift_taps:Delay9_reg_rtl_0|       ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 9 (0)                     ; 0 (0)         ; 245               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0                                                               ; altshift_taps                           ; work         ;
;          |shift_taps_luv:auto_generated|     ; 10.5 (3.7)           ; 10.5 (4.2)                       ; 0.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 9 (4)                     ; 0 (0)         ; 245               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated                                 ; shift_taps_luv                          ; work         ;
;             |altsyncram_4gc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 245               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|altsyncram_4gc1:altsyncram5     ; altsyncram_4gc1                         ; work         ;
;             |cntr_e1h:cntr6|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_e1h:cntr6                  ; cntr_e1h                                ; work         ;
;             |cntr_rhf:cntr1|                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_rhf:cntr1                  ; cntr_rhf                                ; work         ;
;    |nfp_mul_single:u_nfp_mul_comp|           ; 88.4 (88.4)          ; 155.3 (155.3)                    ; 67.0 (67.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 184 (184)           ; 254 (254)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_mul_single:u_nfp_mul_comp                                                                                                  ; nfp_mul_single                          ; work         ;
;    |nfp_mul_single:u_nfp_mul_comp_1|         ; 87.5 (87.5)          ; 154.8 (154.8)                    ; 67.3 (67.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (175)           ; 263 (263)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_mul_single:u_nfp_mul_comp_1                                                                                                ; nfp_mul_single                          ; work         ;
;    |nfp_sqrt_single:u_nfp_sqrt_comp|         ; 296.5 (274.6)        ; 463.3 (439.3)                    ; 167.3 (165.1)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 546 (503)           ; 861 (835)                 ; 0 (0)         ; 296               ; 2     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp                                                                                                ; nfp_sqrt_single                         ; work         ;
;       |altshift_taps:Delay22_PS26_reg_rtl_0| ; 13.8 (0.0)           ; 15.5 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 16 (0)                    ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0                                                           ; altshift_taps                           ; work         ;
;          |shift_taps_fuv:auto_generated|     ; 13.8 (5.2)           ; 15.5 (6.0)                       ; 1.7 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 16 (6)                    ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated                             ; shift_taps_fuv                          ; work         ;
;             |altsyncram_ufc1:altsyncram5|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|altsyncram_ufc1:altsyncram5 ; altsyncram_ufc1                         ; work         ;
;             |cntr_13h:cntr6|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_13h:cntr6              ; cntr_13h                                ; work         ;
;             |cntr_djf:cntr1|                 ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1              ; cntr_djf                                ; work         ;
;       |altshift_taps:Delay_out1_rtl_0|       ; 8.0 (0.0)            ; 8.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 10 (0)                    ; 0 (0)         ; 112               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0                                                                 ; altshift_taps                           ; work         ;
;          |shift_taps_huv:auto_generated|     ; 8.0 (3.0)            ; 8.5 (3.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (6)              ; 10 (4)                    ; 0 (0)         ; 112               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated                                   ; shift_taps_huv                          ; work         ;
;             |altsyncram_qfc1:altsyncram4|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 112               ; 1     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|altsyncram_qfc1:altsyncram4       ; altsyncram_qfc1                         ; work         ;
;             |cntr_i1h:cntr5|                 ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_i1h:cntr5                    ; cntr_i1h                                ; work         ;
;             |cntr_uhf:cntr1|                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CALC_MAGNITUDE_AND_PHASE_FLOATING_POINT|nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_uhf:cntr1                    ; cntr_uhf                                ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                   ;
+------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ce_out                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_VALID                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[10]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[11]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[12]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[13]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[14]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[15]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[16]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[17]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[18]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[19]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[20]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[21]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[22]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[23]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[24]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[25]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[26]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[27]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[28]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[29]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[30]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_MAGNITUDE[31]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[0]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[1]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[2]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[3]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[4]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[5]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[6]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[7]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[8]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[9]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[10]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[11]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[12]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[13]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[14]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[15]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[16]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[17]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[18]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[19]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[20]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[21]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[22]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[23]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[24]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[25]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[26]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[27]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[28]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[29]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[30]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_PHASE[31]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_enable             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk                    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[18] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[26] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[25] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[24] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[23] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[30] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[29] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[28] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[27] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[22] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[20] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[19] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[17] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[26] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[25] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[24] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[23] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[30] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[29] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[28] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[27] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[22] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[20] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[19] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[17] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_im[31] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_COMPLEX_VALUE_re[31] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_VALID                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk_enable                                                                                                                                         ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_4[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[0][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[26]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[23]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1_1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1_2[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[18]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[17]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[15]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[14]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[13]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[12]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[5]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[2]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[6]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[0]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[1]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[2]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[3]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[4]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[5]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[6]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out2[7]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[22]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[19]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[16]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[11]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[10]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[9]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[8]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[7]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[4]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[3]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[1]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[0]                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[21]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out3[20]                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_4[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[23]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[20]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[9]                                                                                               ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[22]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[21]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[16]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[17]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[18]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[19]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[23]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_9[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[7]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[7]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[2]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[3]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[4]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[5]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_2[6]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_10[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[37]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[38]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[39]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[40]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[41]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[42]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[43]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[44]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[45]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[46]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[33]                                                                                        ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[9]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[35]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[34]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[33]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[32]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[31]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[30]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[29]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[28]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[27]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][29]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][27]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][26]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][25]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][24]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][18]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][23]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][22]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][28]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][21]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][16]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][20]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][19]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][17]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][13]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][14]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][15]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][36]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[31]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[30]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[28]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[27]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[35]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[34]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[33]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[32]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[29]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[36]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[31]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[28]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[27]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[29]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[30]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[36]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[37]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[44]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[42]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[38]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[32]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[33]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[39]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[40]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[41]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[43]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[34]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[35]                                                                                         ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay14_out1[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[10]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[11]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[14]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[21]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[20]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[19]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[18]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[16]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[12]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[11]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[17]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[18]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[22]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[10]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[20]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[21]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[7]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[8]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[19]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[16]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[9]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[15]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[14]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[13]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[54]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[55]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[56]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[48]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[49]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[50]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[52]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[53]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[51]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[57]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[58]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[59]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[60]                                                                                         ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[25]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][38]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][36]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][37]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][35]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][30]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][28]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][29]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][27]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][34]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][32]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][33]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][31]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][26]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][24]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][25]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][23]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][39]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][40]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][41]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][42]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][43]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][44]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][45]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][46]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][47]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][48]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][49]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][50]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][51]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][52]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][53]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][54]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][55]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][56]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][57]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][58]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][59]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[0][60]                                                                                       ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS25_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[22]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[21]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[20]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[19]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[18]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[17]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[16]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[15]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[14]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[13]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[12]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[11]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[10]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[9]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_6[23]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[24]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[7]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[8]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[9]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[10]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[11]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[12]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[13]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[14]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[15]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[16]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[17]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[18]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[19]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[20]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[21]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[22]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_1[23]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS21_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS17_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS13_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS12_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_2[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_2[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_2[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_2[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_2[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_3[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[17]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[18]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[19]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[20]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[21]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[22]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[23]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[24]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[25]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[26]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[25]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[26]                                                                                         ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[24]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[23]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[22]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[21]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[20]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[19]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[18]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[17]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[16]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[11]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[10]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|altsyncram_hfc1:altsyncram4|ram_block7a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|altsyncram_hfc1:altsyncram4|ram_block7a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|altsyncram_4gc1:altsyncram5|ram_block8a0     ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|altsyncram_4gc1:altsyncram5|ram_block8a25    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|altsyncram_4gc1:altsyncram5|ram_block8a0     ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|altsyncram_4gc1:altsyncram5|ram_block8a25    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|altsyncram_3gc1:altsyncram5|ram_block8a0    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|altsyncram_3gc1:altsyncram5|ram_block8a13   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|altsyncram_3gc1:altsyncram5|ram_block8a0    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|altsyncram_3gc1:altsyncram5|ram_block8a13   ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|altsyncram_qfc1:altsyncram4|ram_block7a0       ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|altsyncram_qfc1:altsyncram4|ram_block7a0       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|altsyncram_jic1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|altsyncram_jic1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|altsyncram_9ic1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|altsyncram_9ic1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|altsyncram_lic1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|altsyncram_lic1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|altsyncram_vfc1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|altsyncram_vfc1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|altsyncram_ufc1:altsyncram5|ram_block8a0 ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|altsyncram_ufc1:altsyncram5|ram_block8a0 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|altsyncram_3jc1:altsyncram5|ram_block8a0    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|altsyncram_3jc1:altsyncram5|ram_block8a0    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|altsyncram_pfc1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|altsyncram_pfc1:altsyncram5|ram_block8a0   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|altsyncram_tfc1:altsyncram5|ram_block8a0    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|altsyncram_tfc1:altsyncram5|ram_block8a0    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[5]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[4]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[3]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[2]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[1]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[0]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[4]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[3]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[2]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[1]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[0]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1|counter_reg_bit[4]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1|counter_reg_bit[3]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1|counter_reg_bit[2]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1|counter_reg_bit[1]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1|counter_reg_bit[0]           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1|counter_reg_bit[4]        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1|counter_reg_bit[3]        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1|counter_reg_bit[2]        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1|counter_reg_bit[1]        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1|counter_reg_bit[0]        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_cjf:cntr1|counter_reg_bit[3]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_cjf:cntr1|counter_reg_bit[2]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_cjf:cntr1|counter_reg_bit[1]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_cjf:cntr1|counter_reg_bit[0]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_bjf:cntr1|counter_reg_bit[3]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_bjf:cntr1|counter_reg_bit[2]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_bjf:cntr1|counter_reg_bit[1]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_bjf:cntr1|counter_reg_bit[0]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_9jf:cntr1|counter_reg_bit[3]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_9jf:cntr1|counter_reg_bit[2]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_9jf:cntr1|counter_reg_bit[1]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_9jf:cntr1|counter_reg_bit[0]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_8jf:cntr1|counter_reg_bit[3]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_8jf:cntr1|counter_reg_bit[2]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_8jf:cntr1|counter_reg_bit[1]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_8jf:cntr1|counter_reg_bit[0]          ; 0                 ; 0       ;
;      - delayMatch_reg[46]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[45]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_2[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe7                                      ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1                                                                                                 ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_out1[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[0]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[1]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[2]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[3]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[4]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|dffe7                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_shf:cntr1|counter_reg_bit[0]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_shf:cntr1|counter_reg_bit[1]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_shf:cntr1|counter_reg_bit[2]           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|dffe3a[0]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|dffe3a[1]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|dffe3a[2]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_out1_2[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_out1_3[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|reduced_reg_1[5]                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[44]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe7                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe3a[0]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe3a[1]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe3a[2]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe3a[3]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe3a[4]                                   ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay8_PS26_out1                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay9_PS26_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_3                                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe7                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1_1                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe3a[0]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe3a[1]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe3a[2]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe3a[3]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe3a[4]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe3a[5]                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|dffe7                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[0]            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[1]            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_rhf:cntr1|counter_reg_bit[2]            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|dffe3a[0]                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|dffe3a[1]                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|dffe3a[2]                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[2]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[3]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[4]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[5]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[6]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[7]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[8]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[9]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[10]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[33]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[11]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[12]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[13]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[14]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[37]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[15]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[38]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[16]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[39]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[17]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[40]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[18]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[41]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[19]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[42]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[20]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[43]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[21]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[44]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[22]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[45]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_3                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|reduced_reg_1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_12                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_8                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_7                                                                                             ; 0                 ; 0       ;
;      - delayMatch_reg[43]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe7                                    ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe3a[0]                                ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe3a[1]                                ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe3a[2]                                ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe3a[3]                                ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe3a[4]                                ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[11]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[10]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[18]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[23]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[22]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[21]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[20]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[19]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[16]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[14]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_14[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_14                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_17[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_17[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_17[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_17[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mantissa_Cal_out1[0]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_11                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_17[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_17[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[33]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[37]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[38]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[39]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[40]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[41]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[42]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[43]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[44]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_14[45]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_2[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|reduced_reg_1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][24]~_Duplicate_3                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_reg[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|outputCorrection_out1                                                                                     ; 0                 ; 0       ;
;      - delayMatch_reg[42]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS24_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_out1_1                                                                                               ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|dffe6                                          ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay3_out1_1                                                                                                 ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_reg[1]                                                                                                 ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_uhf:cntr1|counter_reg_bit[0]              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_uhf:cntr1|counter_reg_bit[1]              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_uhf:cntr1|counter_reg_bit[2]              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|dffe3a[0]                                      ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|dffe3a[1]                                      ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|dffe3a[2]                                      ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1                                                                                                    ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1_1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay13_out1                                                                                                  ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay19_out1                                                                                                  ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[13]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[12]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[15]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay15_out1[14]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][6]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][5]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][4]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][3]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][2]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][1]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][0]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][10]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][9]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][8]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][7]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][17]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][12]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][11]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1_1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][21]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][20]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][19]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][18]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][16]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][15]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][14]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[1][13]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[6]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[0]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[11]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[10]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[9]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[8]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[7]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[5]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[4]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[3]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[2]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[1]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[18]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[13]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[12]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[22]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[21]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[20]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[19]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[17]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[16]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[15]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_1[14]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[6]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[0]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[11]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[10]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[9]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[8]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[7]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[5]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[4]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[3]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[2]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[1]~_Duplicate_1                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[18]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[13]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[12]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[23]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[22]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[21]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[20]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[19]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[17]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[16]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[15]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1[14]~_Duplicate_1                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[47]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[33]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[38]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[37]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[40]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[39]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[42]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[41]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[44]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[43]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[46]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[45]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_16[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_10[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg_3[1][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|dffe6                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|dffe3a[0]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|dffe3a[1]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_13                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_15                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|reduced_reg_1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_3[3]                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[41]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS24_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay6_PS23_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_53h:cntr6|counter_reg_bit0~0          ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay3_out1                                                                                                   ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_reg[0]                                                                                                 ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[22]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[22]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[21]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[21]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[14]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[14]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[5]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[5]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[7]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[7]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[6]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[6]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[9]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[9]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[8]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[8]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[11]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[11]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[10]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[10]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[13]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[13]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[12]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[12]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[16]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[16]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[15]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[15]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[18]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[18]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[17]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[17]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[20]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[20]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1[19]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_out1[19]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[5]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[5]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[7]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[7]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[6]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[6]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay4_out1[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][26]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[7]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[6]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[5]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay8_out1[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay10_reg[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay11_reg[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][15]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][23]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[1][25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][6]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][5]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][4]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][3]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][2]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][1]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][0]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][10]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][9]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][8]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][7]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][17]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][12]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][11]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][21]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][20]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][19]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][18]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][16]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][15]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][14]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay17_reg[0][13]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_g1h:cntr6|counter_reg_bit0~0           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[6]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[11]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[10]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[9]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[8]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[7]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[5]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[4]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[3]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[2]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[18]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[13]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[12]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[3]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[2]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[7]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[6]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[5]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[4]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[22]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[21]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[20]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[19]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[17]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[16]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[15]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[14]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[11]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[10]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[18]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[22]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[21]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[20]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[19]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[16]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[14]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay19_reg[0][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[45]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[46]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[47]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|dffe7                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[1][13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|dffe3a[0]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|dffe3a[1]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|dffe3a[2]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|dffe3a[3]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_2[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_15[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|reduced_reg_1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_1                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_3[2]                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[40]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_43h:cntr6|counter_reg_bit0~0           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS25_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay7_PS23_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS22_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[6]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[6]                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[22]                                                                                           ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][26]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_4[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_4[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_4[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_4[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_4[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay10_reg[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay11_reg[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][15]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][23]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_reg[0][25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[23]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_73h:cntr6|counter_reg_bit0~0           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_e1h:cntr6|counter_reg_bit0~0            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][37]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][35]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][36]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][34]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][29]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][27]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][28]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][26]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][33]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][31]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][32]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][30]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][25]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][23]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][24]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][38]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_8                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_10                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_13                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[33]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[38]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[37]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[40]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[39]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[42]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[41]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[44]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[43]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[46]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_11[45]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][39]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][40]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][41]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][42]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][43]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][44]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][45]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][46]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][47]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][48]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][49]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][50]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][51]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][52]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][53]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][54]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][55]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][56]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][57]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][58]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][59]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_3[1][60]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[1][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_4[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg[0][13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_4[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_3[1]                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[39]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS22_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_13h:cntr6|counter_reg_bit0~0        ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[5]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[5]                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[9]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay18_out1[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                 ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[23]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[22]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[9]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[8]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[7]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay18_out1[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_2                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[23]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[22]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[22]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[21]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[21]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[21]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[15]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[14]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[15]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[14]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[14]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[8]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[7]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[10]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[9]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[10]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[9]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[12]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[11]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[12]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[11]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[11]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[10]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[13]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[13]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[17]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[16]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[17]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[16]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[16]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[19]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[18]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[19]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[18]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[18]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_2[20]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[20]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_2[20]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay2_out1_2[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[19]                                                                                           ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[26]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_1[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[19]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[18]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[21]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[20]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[23]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[22]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[25]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[24]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[17]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[16]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[11]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[10]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[15]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[14]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[13]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[12]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[9]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_3[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_4                                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg[0]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_6[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_6[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_6[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_6[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_6[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_8[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_8[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_8[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_8[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_5[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_11[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_11[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_11[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_11[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_5[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_5[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_5[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_5[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_5[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_5[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_5[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_5[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_5[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_4[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_4[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_4[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_8[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_5[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_6[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_6[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_4[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_5[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_11[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_5[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_4[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_reg_2[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][24]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay_out1_1[23]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_3[0][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][18]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][12]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][5]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][4]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][3]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][2]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][1]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][0]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][11]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][10]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][9]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][8]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][7]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][6]~_Duplicate_1                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][23]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][22]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][21]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][20]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][19]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][17]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][16]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][15]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][14]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_1[13][13]~_Duplicate_1                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg_3[0]                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[38]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS21_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS20_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_i1h:cntr5|counter_reg_bit0~0              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[4]                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay16_out1                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay14_out1                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay20_out1                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[48]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[24]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[23]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[25]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[46]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[47]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay16_out1                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay14_out1                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay20_out1                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[48]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[24]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[23]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[10]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[11]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[25]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[16]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[14]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[22]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[21]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[20]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[19]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[18]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[46]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[47]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[45]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[45]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[39]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[38]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[39]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[38]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[26]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[26]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[28]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[27]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[28]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[27]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[30]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[29]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[30]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[29]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[32]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[31]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[32]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[31]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[34]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[33]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[34]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[33]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[36]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[35]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[36]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[35]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[37]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[37]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[41]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[40]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[41]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[40]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[43]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[42]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[43]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[42]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[44]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_2[44]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[1]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[0]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_5                                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][14]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][15]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][26]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][24]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][25]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][21]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][20]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][18]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][19]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][16]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][17]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][22]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][23]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][13]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][12]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][10]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][11]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][8]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][9]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][6]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][7]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][5]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][4]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][3]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][2]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][1]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][0]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][47]                                                                                         ; 0                 ; 0       ;
;      - delayMatch_reg[37]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS20_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS19_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[3]                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][47]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][23]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][22]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][5]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][4]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][9]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][8]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][6]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][11]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][10]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][24]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][15]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][14]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][13]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][12]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][16]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][21]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][20]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][19]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][18]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][17]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][3]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][2]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][1]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][0]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][45]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][46]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][47]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][23]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][22]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][9]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][8]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][11]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][10]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][24]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][15]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][14]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][13]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][12]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][16]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][21]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][20]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][19]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][18]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][17]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][2]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][45]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][46]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][44]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][44]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][38]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][37]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][38]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][37]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][25]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][25]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][27]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][26]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][27]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][26]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][29]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][28]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][29]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][28]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][31]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][30]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][31]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][30]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][33]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][32]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][33]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][32]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][35]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][34]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][35]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][34]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][36]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][36]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][40]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][39]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][40]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][39]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][42]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][41]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][42]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][41]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[2][43]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[2][43]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_reg[1][25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_reg[1][24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_3[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1[4]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[17]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[19]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[18]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[20]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[27]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[26]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[21]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[23]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[22]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1[3]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay7_out1[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[2]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[3]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[4]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[9]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[11]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[10]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[12]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[5]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[7]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[6]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[8]                                                                                              ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[13]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[15]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[14]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay6_out1_1[16]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|dffe7                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|dffe3a[0]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|dffe3a[1]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|dffe3a[2]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|dffe3a[3]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_5[36]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][29]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][53]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][30]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][31]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][32]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][33]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][34]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][21]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][48]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][25]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][52]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][23]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][50]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][24]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][51]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][26]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][22]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][49]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][27]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][28]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][19]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][46]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][20]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][47]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][13]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][40]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][17]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][44]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][15]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][42]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][16]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][43]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][18]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][45]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][14]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][41]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][3]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][30]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][4]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][31]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][2]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][29]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][1]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][28]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][0]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][27]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][10]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][37]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][9]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][36]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][7]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][34]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][8]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][35]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][5]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][32]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][6]                                                                                    ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][33]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][11]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][38]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_hl_pl[1][12]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~mult_ll_pl[1][39]                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_m1h:cntr6|counter_reg_bit0~0          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|dffe7                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|dffe3a[0]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|dffe3a[1]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|dffe3a[2]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|dffe3a[3]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_1[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg[3]                                                                                            ; 0                 ; 0       ;
;      - delayMatch_reg[36]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS19_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS18_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[2]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[2]                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay3_out1_3                                                                                                 ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1_1                                                                                                 ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][47]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][23]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][22]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][5]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][4]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][9]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][8]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][7]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][6]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][11]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][10]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][24]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][15]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][14]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][13]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][12]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][16]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][21]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][20]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][19]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][18]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][17]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][3]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][2]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][1]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][0]                                                                                              ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][45]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][46]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_3                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_1                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][47]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][23]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][22]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][9]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][8]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][11]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][10]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][24]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][15]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][14]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][13]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][12]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][16]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][21]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][20]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][19]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][18]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][17]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][2]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][45]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][46]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][44]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][44]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][38]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][37]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][38]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][37]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][25]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][25]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][27]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][26]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][27]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][26]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][29]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][28]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][29]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][28]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][31]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][30]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][31]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][30]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][33]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][32]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][33]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][32]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][35]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][34]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][35]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][34]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][36]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][36]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][40]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][39]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][40]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][39]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][42]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][41]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][42]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][41]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay4_reg[1][43]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_reg[1][43]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_reg[0][25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay5_reg[0][24]                                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][25]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][26]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][27]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][28]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][29]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][30]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][31]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][32]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][33]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][34]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][35]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][36]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][37]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][38]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][39]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][40]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][41]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][42]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][43]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][44]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][45]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][46]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|dffe7                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|dffe3a[0]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|dffe3a[1]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|dffe3a[2]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|dffe3a[3]                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg[2]                                                                                            ; 0                 ; 0       ;
;      - delayMatch_reg[35]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS18_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[1]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[1]                                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[8]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay1_out1[23]~_Duplicate_1                                                                                  ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_out1_1[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[8]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[7]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[2]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[6]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1[23]~_Duplicate_1                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[1]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[3]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[4]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_out1_1[5]                                                                                             ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay3_out1_1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay4_out1                                                                                                 ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay2_out1_3[24]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[5]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[6]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[7]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[4]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay10_out1                                                                                                  ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[1]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[0]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay1_out1_2[25]                                                                                             ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[3]                                                                                               ; 0                 ; 0       ;
;      - nfp_add_single:u_nfp_add_comp|Delay_out1_2[2]                                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay15_out1_1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg[1]                                                                                            ; 0                 ; 0       ;
;      - delayMatch_reg[34]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS17_out1[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS16_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Delay_reg[0]                                                                                                ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Delay_reg[0]                                                                                                  ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_5[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_5[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_5[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_5[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_out1_5[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg[0]                                                                                            ; 0                 ; 0       ;
;      - delayMatch_reg[33]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS16_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS15_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_l1h:cntr6|counter_reg_bit0~0          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][33]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_2[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_3[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[2][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay20_reg[1][26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_v2h:cntr6|counter_reg_bit0~0          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_3[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[25]                                                                                         ; 0                 ; 0       ;
;      - delayMatch_reg[32]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS15_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS14_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][27]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][28]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][29]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][30]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][31]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][32]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][33]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][34]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][35]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[4][36]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_2[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay4_reg_3[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][2]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][3]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][4]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][5]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][6]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][7]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][8]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][9]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][10]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][11]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][12]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][13]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][14]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][15]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[1][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_03h:cntr6|counter_reg_bit0~0          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_2[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_6[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_6[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_2[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_2[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_out1_2[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_2[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_2[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_2[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_2[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][23]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][24]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[1][25]                                                                                       ; 0                 ; 0       ;
;      - delayMatch_reg[31]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS14_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][16]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][17]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][18]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][19]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][20]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][21]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][22]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][23]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][24]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[2][25]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay21_reg[0][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][26]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_reg[1][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][23]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][24]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg_1[0][25]                                                                                       ; 0                 ; 0       ;
;      - delayMatch_reg[30]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS13_out1[11]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[1][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][15]                                                                                        ; 0                 ; 0       ;
;      - delayMatch_reg[29]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS12_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[0][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[0][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[0][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[0][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[0][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[0][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay16_reg[0][25]                                                                                        ; 0                 ; 0       ;
;      - delayMatch_reg[28]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS11_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS11_out1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[6]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][30]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][31]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][32]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][33]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][34]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[0][35]~_Duplicate_1                                                                           ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][0]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][0]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][1]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][1]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][2]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][2]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][3]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][3]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][4]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][5]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][5]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][6]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][6]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][7]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][7]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][8]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][8]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][9]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][9]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][10]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][10]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][11]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][11]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][12]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][12]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][13]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][13]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][14]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][14]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][15]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][15]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][16]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][16]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][17]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][17]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][18]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][18]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][19]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][19]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][20]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][20]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][21]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][21]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][22]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][23]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][23]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][24]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][25]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][26]                                                                                        ; 0                 ; 0       ;
;      - delayMatch_reg[27]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[12]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS10_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS10_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][0]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][1]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][2]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][3]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][4]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][5]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][6]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][7]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][8]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][9]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][10]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][11]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][12]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][13]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][14]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][15]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][16]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][17]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][18]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][19]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][20]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][21]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][22]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[0][23]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][1]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][2]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][3]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][4]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][5]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][6]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][7]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][8]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][9]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][10]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][11]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][12]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][13]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][14]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][15]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][16]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][17]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][18]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][19]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][20]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][21]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][22]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][23]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][24]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][25]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][26]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][0]                                                                                       ; 0                 ; 0       ;
;      - delayMatch_reg[26]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[11]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_PS9_out1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[16]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[15]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_PS9_out1[12]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][1]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][2]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][3]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][4]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][5]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][6]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][7]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][8]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][9]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][10]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][11]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][12]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][13]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][14]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][15]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][16]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][17]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][18]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][19]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][20]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][21]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][22]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][23]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][24]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][25]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[0][26]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][1]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][2]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][3]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][4]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][5]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][6]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][7]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][8]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][9]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][10]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][11]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][12]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][13]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][14]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][15]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][16]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][17]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][18]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][19]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][20]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][21]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][22]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][23]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][24]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][25]                                                                                      ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay10_reg_1[1][26]                                                                                      ; 0                 ; 0       ;
;      - delayMatch_reg[25]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS8_out1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[15]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[14]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS8_out1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay11_PS7_out1[0]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay11_PS7_out1[1]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay11_PS7_out1[2]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay11_PS7_out1[3]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay11_PS7_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[1]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[2]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[3]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[4]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[5]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[6]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[7]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[9]~_Duplicate_1                                                                             ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[10]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[11]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[12]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[13]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[14]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[15]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[16]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[17]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[18]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[19]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[20]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[21]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[22]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[23]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[24]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[25]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[26]~_Duplicate_1                                                                            ; 0                 ; 0       ;
;      - delayMatch_reg[24]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[10]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[8]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[14]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[13]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay10_PS7_out1[10]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS6_out1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS6_out1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS6_out1[2]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay4_PS6_out1[3]                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[23]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[8]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[11]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[13]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[12]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay5_PS6_out1[9]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS5_out1[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_PS5_out1[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][23]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[1][24]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][25]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][25]                                                                                         ; 0                 ; 0       ;
;      - delayMatch_reg[22]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[6]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[18]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[14]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[11]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[10]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[7]                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[19]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[20]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_PS5_out1[21]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[25]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[24]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[23]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[22]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][0]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][1]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][2]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][3]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][4]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][5]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][6]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][7]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][8]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][9]                                                                                        ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][10]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][11]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][12]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][13]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][14]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][15]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][16]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][17]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][18]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][19]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][20]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][21]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][22]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][23]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_1[0][24]                                                                                       ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][2]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][5]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][6]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][7]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][8]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][9]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][10]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][11]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][12]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][13]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][14]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][15]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][16]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][17]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][18]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][19]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][20]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][21]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][22]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][23]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][24]                                                                                         ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][25]                                                                                         ; 0                 ; 0       ;
;      - delayMatch_reg[21]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[4]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[16]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[9]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[8]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[5]                                                                                         ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[17]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[18]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[19]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[20]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay29_PS4_out1[21]                                                                                        ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[25]                                                                                              ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1[24]                                                                                              ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_2[4]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_2[0]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_2[1]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_2[3]                                                                                          ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_2[2]                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[20]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[23]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[22]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[21]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[20]                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[19]                                                                                                                          ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[16]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[18]                                                                                           ; 0                 ; 0       ;
;      - nfp_sqrt_single:u_nfp_sqrt_comp|Delay2_out1_1[19]                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[18]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[17]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[16]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[15]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[14]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[13]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[12]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[11]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[10]                                                                                                                          ; 0                 ; 0       ;
;      - delayMatch_reg[9]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[8]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[7]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[6]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[5]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[4]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[3]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[2]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[1]                                                                                                                           ; 0                 ; 0       ;
;      - delayMatch_reg[0]                                                                                                                           ; 0                 ; 0       ;
;      - ce_out~output                                                                                                                               ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~489                                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult2~8                                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult1~8                                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult6~148                                                                                                 ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult3~8                                                                                                   ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Mult0~mac                                                                                                     ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Mult0~mac                                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult5~8                                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult4~8                                                                                                   ; 0                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Mult0~8                                                                                                   ; 0                 ; 0       ;
; clk                                                                                                                                                ;                   ;         ;
; reset                                                                                                                                              ;                   ;         ;
; i_COMPLEX_VALUE_im[6]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[6]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~1                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[0]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[0]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~0                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[11]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[11]                                                                                          ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~4                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[10]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[10]                                                                                          ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~1                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[9]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[9]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~1                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[8]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[8]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~1                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[7]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[7]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~1                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[5]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[5]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~4                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[4]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[4]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~0                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[3]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[3]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~0                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[2]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[2]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~0                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[1]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~0                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[18]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[18]                                                                                          ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~3                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[13]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[13]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~2                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[12]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[12]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~2                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[26]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[3]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~0                                                                                                    ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~0                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[25]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[2]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~0                                                                                                    ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~0                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[24]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[1]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~0                                                                                                    ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~0                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[23]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[0]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~0                                                                                                    ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~0                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[30]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[7]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~1                                                                                                    ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~1                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[29]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[6]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~1                                                                                                    ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~1                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[28]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[5]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~1                                                                                                    ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~1                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[27]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1[4]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal0~1                                                                                                    ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal5~1                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[22]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[22]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~3                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[21]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[21]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~3                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[20]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[20]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~3                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[19]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[19]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~3                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[17]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[17]                                                                                          ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~2                                                                                                    ; 0                 ; 0       ;
; i_COMPLEX_VALUE_im[16]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[16]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~2                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[15]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[15]                                                                                          ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~2                                                                                                    ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[14]                                                                                                                             ;                   ;         ;
;      - nfp_mul_single:u_nfp_mul_comp_1|Equal1~2                                                                                                    ; 1                 ; 0       ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1[14]~feeder                                                                                   ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[6]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[6]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~1                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[0]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[11]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[11]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~4                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[10]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[10]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~1                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[9]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[9]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~1                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[8]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[8]                                                                                            ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~1                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[7]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~1                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[5]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~4                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[4]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[4]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[3]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[2]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[2]                                                                                            ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~0                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[1]                                                                                                                              ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[18]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[18]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~3                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[13]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[13]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~2                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[12]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[12]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~2                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[26]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[3]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~0                                                                                                      ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[25]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[2]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~0                                                                                                      ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[24]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[1]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~0                                                                                                      ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[23]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[0]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~0                                                                                                      ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~0                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[30]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[7]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~1                                                                                                      ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~1                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[29]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[6]                                                                                            ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~1                                                                                                      ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~1                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[28]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[5]                                                                                            ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~1                                                                                                      ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~1                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[27]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay9_out1[4]                                                                                            ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal0~1                                                                                                      ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal5~1                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[22]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[22]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~3                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[21]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[21]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~3                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[20]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[20]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~3                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[19]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[19]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~3                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[17]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[17]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~2                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[16]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[16]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~2                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[15]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[15]                                                                                           ; 0                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~2                                                                                                      ; 0                 ; 0       ;
; i_COMPLEX_VALUE_re[14]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1[14]                                                                                           ; 1                 ; 0       ;
;      - nfp_mul_single:u_nfp_mul_comp|Equal1~2                                                                                                      ; 1                 ; 0       ;
; i_COMPLEX_VALUE_im[31]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg[0]                                                                                             ; 1                 ; 0       ;
; i_COMPLEX_VALUE_re[31]                                                                                                                             ;                   ;         ;
;      - nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg[0]                                                                                            ; 0                 ; 0       ;
; i_VALID                                                                                                                                            ;                   ;         ;
;      - delayMatch_reg[0]~feeder                                                                                                                    ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                                       ; PIN_AB27             ; 4157    ; Clock                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clk_enable                                                                                                                                ; PIN_AJ20             ; 4123    ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Delay15_out1[25]                                                                                            ; FF_X31_Y8_N43        ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Delay15_out1[3]~0                                                                                           ; LABCELL_X30_Y6_N0    ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Delay7_out1[4]                                                                                              ; FF_X31_Y7_N38        ; 28      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Delay7_reg[1][26]                                                                                           ; FF_X33_Y6_N14        ; 38      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Delay_out1                                                                                                  ; FF_X30_Y7_N11        ; 63      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Equal8~6                                                                                                    ; LABCELL_X31_Y6_N6    ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|Logical_Operator1_out1_3~0                                                                                  ; LABCELL_X33_Y7_N18   ; 13      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_add_single:u_nfp_add_comp|alphabitget_Mant_tmp_1_0_out1~0                                                                             ; LABCELL_X35_Y7_N18   ; 24      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay14_reg[1][5]                                                                                       ; FF_X31_Y18_N26       ; 25      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_11                                                                                          ; FF_X48_Y4_N47        ; 21      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_5[31]~12                                                                                    ; MLABCELL_X28_Y16_N3  ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_out1_8                                                                                           ; FF_X40_Y8_N47        ; 50      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay1_reg[1][47]                                                                                       ; FF_X25_Y16_N29       ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_12[0]~2                                                                                     ; LABCELL_X50_Y5_N21   ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[4]                                                                                       ; FF_X40_Y16_N23       ; 46      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_12[6]                                                                                       ; FF_X40_Y16_N29       ; 17      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_15[4]~0                                                                                     ; LABCELL_X48_Y8_N48   ; 24      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_18[4]~0                                                                                     ; LABCELL_X48_Y4_N51   ; 7       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[4]                                                                                        ; FF_X23_Y15_N14       ; 27      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay3_reg_next_2[0]~6                                                                                  ; LABCELL_X24_Y13_N51  ; 20      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[36]~0                                                                                     ; LABCELL_X43_Y12_N18  ; 13      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[8]~1                                                                                      ; LABCELL_X48_Y12_N15  ; 20      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_6[8]~2                                                                                      ; LABCELL_X48_Y13_N6   ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Equal6~4                                                                                                ; MLABCELL_X28_Y15_N18 ; 44      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|LessThan18~1                                                                                            ; LABCELL_X42_Y17_N39  ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Logical_Operator_out1_4                                                                                 ; LABCELL_X40_Y8_N18   ; 10      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Switch1_out1_14[4]~5                                                                                    ; MLABCELL_X47_Y8_N48  ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|Switch1_out1_14[5]~4                                                                                    ; LABCELL_X43_Y8_N21   ; 17      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_73h:cntr6|counter_reg_bit0~0         ; MLABCELL_X25_Y10_N15 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|cntr_jjf:cntr1|cout_actual                ; LABCELL_X27_Y10_N57  ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|dffe7                                     ; FF_X25_Y10_N56       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_03h:cntr6|counter_reg_bit0~0        ; MLABCELL_X25_Y19_N42 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|cntr_cjf:cntr1|cout_actual               ; LABCELL_X27_Y19_N57  ; 4       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|dffe7                                    ; FF_X25_Y19_N34       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|cntr_g1h:cntr6|counter_reg_bit0~0         ; MLABCELL_X39_Y8_N54  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|dffe7                                     ; FF_X40_Y8_N14        ; 2       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_8jf:cntr1|cout_actual               ; LABCELL_X31_Y18_N12  ; 4       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|cntr_l1h:cntr6|counter_reg_bit0~0        ; MLABCELL_X39_Y19_N18 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|dffe7                                    ; FF_X39_Y18_N25       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|altsyncram_pfc1:altsyncram5|ram_block8a0 ; M10K_X41_Y13_N0      ; 134     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_53h:cntr6|counter_reg_bit0~0        ; LABCELL_X40_Y13_N6   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|cout_actual               ; LABCELL_X42_Y13_N24  ; 5       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe7                                    ; FF_X40_Y13_N14       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_bjf:cntr1|cout_actual               ; LABCELL_X27_Y13_N57  ; 4       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|cntr_v2h:cntr6|counter_reg_bit0~0        ; MLABCELL_X25_Y15_N42 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|dffe7                                    ; FF_X25_Y15_N23       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|altsyncram_3jc1:altsyncram5|ram_block8a2  ; M10K_X49_Y11_N0      ; 33      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_43h:cntr6|counter_reg_bit0~0         ; LABCELL_X50_Y11_N54  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|cntr_gjf:cntr1|cout_actual                ; LABCELL_X48_Y11_N24  ; 5       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|dffe7                                     ; FF_X50_Y11_N49       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_9jf:cntr1|cout_actual               ; LABCELL_X35_Y17_N21  ; 4       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|cntr_m1h:cntr6|counter_reg_bit0~0        ; MLABCELL_X39_Y17_N6  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|dffe7                                    ; FF_X39_Y17_N13       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|altsyncram_hfc1:altsyncram4|ram_block7a0 ; M10K_X26_Y7_N0       ; 31      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0        ; MLABCELL_X25_Y7_N0   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|dffe6                                    ; FF_X25_Y7_N26        ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|cntr_e1h:cntr6|counter_reg_bit0~0          ; LABCELL_X40_Y7_N54   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|dffe7                                      ; FF_X37_Y7_N50        ; 2       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|if_exp_127_1_out1[22]~0                                                                                 ; LABCELL_X45_Y15_N42  ; 23      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_atan2_single:u_nfp_atan2_comp|shift_0_shift_x_wide_W_out1~1                                                                           ; MLABCELL_X28_Y15_N0  ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay1_out1_3[0]~0                                                                                        ; LABCELL_X31_Y5_N18   ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[7]~0                                                                                        ; LABCELL_X31_Y5_N0    ; 22      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_3[4]~0                                                                                          ; MLABCELL_X28_Y7_N0   ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_mul_single:u_nfp_mul_comp|Delay2_out1_3[13]~0                                                                                         ; MLABCELL_X28_Y7_N18  ; 22      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add10~1                                                                                                   ; LABCELL_X40_Y3_N36   ; 13      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add11~1                                                                                                   ; LABCELL_X45_Y3_N39   ; 14      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add12~5                                                                                                   ; LABCELL_X46_Y3_N42   ; 15      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add13~5                                                                                                   ; MLABCELL_X47_Y3_N42  ; 15      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add14~5                                                                                                   ; LABCELL_X50_Y3_N42   ; 15      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add15~5                                                                                                   ; LABCELL_X51_Y3_N45   ; 16      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add16~5                                                                                                   ; LABCELL_X50_Y2_N48   ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add17~5                                                                                                   ; LABCELL_X51_Y2_N51   ; 18      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add18~5                                                                                                   ; MLABCELL_X52_Y2_N54  ; 19      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add19~5                                                                                                   ; LABCELL_X53_Y2_N57   ; 20      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add20~5                                                                                                   ; LABCELL_X55_Y3_N30   ; 21      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add21~5                                                                                                   ; LABCELL_X56_Y3_N33   ; 22      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add22~5                                                                                                   ; LABCELL_X57_Y3_N36   ; 23      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add23~5                                                                                                   ; MLABCELL_X59_Y3_N39  ; 24      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add24~1                                                                                                   ; LABCELL_X57_Y5_N42   ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add3~1                                                                                                    ; LABCELL_X40_Y9_N45   ; 6       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add5~1                                                                                                    ; LABCELL_X42_Y8_N51   ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add6~1                                                                                                    ; MLABCELL_X39_Y8_N24  ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add7~1                                                                                                    ; MLABCELL_X39_Y4_N57  ; 10      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add8~1                                                                                                    ; LABCELL_X40_Y4_N30   ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Add9~1                                                                                                    ; MLABCELL_X39_Y3_N33  ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Delay1_out1_2[0]~0                                                                                        ; MLABCELL_X52_Y9_N48  ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Delay3_out1_2[0]                                                                                          ; FF_X47_Y10_N2        ; 26      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|Delay_out1_2[12]~0                                                                                        ; MLABCELL_X52_Y9_N45  ; 23      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|alphabitget_Mant_tmp_1_0_out1~0                                                                           ; LABCELL_X57_Y6_N27   ; 24      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_13h:cntr6|counter_reg_bit0~0      ; LABCELL_X50_Y20_N6   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|cntr_djf:cntr1|cout_actual             ; LABCELL_X48_Y20_N24  ; 5       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|dffe7                                  ; FF_X50_Y20_N49       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|altsyncram_qfc1:altsyncram4|ram_block7a2     ; M10K_X26_Y14_N0      ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|cntr_i1h:cntr5|counter_reg_bit0~0            ; MLABCELL_X25_Y14_N42 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|dffe6                                        ; FF_X25_Y14_N29       ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                     ; PIN_Y27              ; 4047    ; Async. clear            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_AB27 ; 4157    ; Global Clock         ; GCLK8            ; --                        ;
; reset ; PIN_Y27  ; 4047    ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; clk_enable~input ; 4137         ;
+------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay15_reg_rtl_0|shift_taps_euv:auto_generated|altsyncram_tfc1:altsyncram5|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 37           ; 2            ; 37           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 74   ; 37                          ; 2                           ; 37                          ; 2                           ; 74                  ; 1           ; 0     ; None ; M10K_X26_Y10_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay1_reg_1_rtl_0|shift_taps_guv:auto_generated|altsyncram_vfc1:altsyncram5|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 9            ; 14           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 126  ; 14                          ; 9                           ; 14                          ; 9                           ; 126                 ; 1           ; 0     ; None ; M10K_X26_Y19_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay25_reg_rtl_0|shift_taps_kuv:auto_generated|altsyncram_3gc1:altsyncram5|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 57           ; 6            ; 57           ; yes                    ; no                      ; yes                    ; yes                     ; 342  ; 6                           ; 57                          ; 6                           ; 57                          ; 342                 ; 2           ; 0     ; None ; M10K_X41_Y7_N0, M10K_X41_Y8_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay2_reg_1_rtl_0|shift_taps_rvv:auto_generated|altsyncram_jic1:altsyncram5|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 26           ; 10           ; 26           ; yes                    ; no                      ; yes                    ; yes                     ; 260  ; 10                          ; 26                          ; 10                          ; 26                          ; 260                 ; 1           ; 0     ; None ; M10K_X38_Y18_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|altsyncram_pfc1:altsyncram5|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 27           ; 2            ; 27           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 54   ; 27                          ; 2                           ; 27                          ; 2                           ; 54                  ; 1           ; 0     ; None ; M10K_X41_Y13_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay4_reg_1_rtl_0|shift_taps_svv:auto_generated|altsyncram_lic1:altsyncram5|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 33           ; 13           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 429  ; 13                          ; 33                          ; 13                          ; 33                          ; 429                 ; 1           ; 0     ; None ; M10K_X26_Y15_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay6_reg_rtl_0|shift_taps_2001:auto_generated|altsyncram_3jc1:altsyncram5|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 26           ; 35           ; 26           ; 35           ; yes                    ; no                      ; yes                    ; yes                     ; 910  ; 26                          ; 35                          ; 26                          ; 35                          ; 910                 ; 1           ; 0     ; None ; M10K_X49_Y11_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_1_rtl_0|shift_taps_mvv:auto_generated|altsyncram_9ic1:altsyncram5|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 11           ; 11           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 121  ; 11                          ; 11                          ; 11                          ; 11                          ; 121                 ; 1           ; 0     ; None ; M10K_X38_Y17_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|altsyncram_hfc1:altsyncram4|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 33           ; 4            ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 132  ; 4                           ; 33                          ; 4                           ; 33                          ; 132                 ; 1           ; 0     ; None ; M10K_X26_Y7_N0                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay9_reg_rtl_0|shift_taps_luv:auto_generated|altsyncram_4gc1:altsyncram5|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 49           ; 5            ; 49           ; yes                    ; no                      ; yes                    ; yes                     ; 245  ; 5                           ; 49                          ; 5                           ; 49                          ; 245                 ; 2           ; 0     ; None ; M10K_X38_Y7_N0, M10K_X38_Y6_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay22_PS26_reg_rtl_0|shift_taps_fuv:auto_generated|altsyncram_ufc1:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 23           ; 8            ; 23           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 184  ; 23                          ; 8                           ; 23                          ; 8                           ; 184                 ; 1           ; 0     ; None ; M10K_X49_Y20_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; nfp_sqrt_single:u_nfp_sqrt_comp|altshift_taps:Delay_out1_rtl_0|shift_taps_huv:auto_generated|altsyncram_qfc1:altsyncram4|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 14           ; 8            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 112  ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1           ; 0     ; None ; M10K_X26_Y14_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 27x27                 ; 10          ;
; Total number of DSP blocks        ; 10          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 3           ;
; Fixed Point Mixed Sign Multiplier ; 7           ;
+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                        ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~148 ; Independent 27x27 ; DSP_X32_Y14_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult3~8   ; Independent 27x27 ; DSP_X20_Y16_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult6~489 ; Independent 27x27 ; DSP_X32_Y12_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_mul_single:u_nfp_mul_comp|Mult0~mac     ; Independent 27x27 ; DSP_X20_Y6_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_mul_single:u_nfp_mul_comp_1|Mult0~mac   ; Independent 27x27 ; DSP_X20_Y4_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult5~8   ; Independent 27x27 ; DSP_X32_Y16_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult2~8   ; Independent 27x27 ; DSP_X20_Y14_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult4~8   ; Independent 27x27 ; DSP_X32_Y18_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult1~8   ; Independent 27x27 ; DSP_X20_Y12_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nfp_atan2_single:u_nfp_atan2_comp|Mult0~8   ; Independent 27x27 ; DSP_X20_Y10_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 7,614 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 104 / 13,420 ( < 1 % )  ;
; C2 interconnects                            ; 2,500 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,311 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 883 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 2,430 / 84,580 ( 3 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 96 / 12,676 ( < 1 % )   ;
; R14/C12 interconnect drivers                ; 154 / 20,720 ( < 1 % )  ;
; R3 interconnects                            ; 3,352 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 4,194 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 10 / 360 ( 3 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules              ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass             ; 0            ; 0            ; 0            ; 0            ; 0            ; 134       ; 0            ; 0            ; 134       ; 134       ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable     ; 134          ; 134          ; 134          ; 134          ; 134          ; 0         ; 134          ; 134          ; 0         ; 0         ; 134          ; 68           ; 134          ; 134          ; 134          ; 134          ; 68           ; 134          ; 134          ; 134          ; 134          ; 68           ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ;
; Total Fail             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ce_out                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_VALID                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_MAGNITUDE[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_PHASE[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_enable             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[18] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[26] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[25] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[24] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[23] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[30] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[29] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[28] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[27] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[22] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[21] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[20] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[19] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[17] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[16] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[18] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[26] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[25] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[24] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[23] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[30] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[29] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[28] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[27] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[22] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[21] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[20] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[19] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[17] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[16] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_im[31] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_COMPLEX_VALUE_re[31] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_VALID                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 412.2             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                    ; Destination Register                                                                                                                                         ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][3]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.896             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][2]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.883             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][1]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.827             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][6]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.816             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][16]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.795             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][7]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.777             ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[3] ; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[1]                                                   ; 0.751             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[24]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.740             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[25]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.735             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][5]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.711             ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[2] ; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[1]                                                   ; 0.704             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][0]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.674             ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[7]                                                                                   ; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[7]                                                                                                             ; 0.637             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][25]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][25]                                                                                                       ; 0.634             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][20]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][20]                                                                                                       ; 0.632             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][13]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.629             ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[3]                                                                                   ; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[3]                                                                                                             ; 0.627             ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[5]                                                                                   ; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[5]                                                                                                             ; 0.627             ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[4] ; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[1]                                                   ; 0.626             ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[4]                                                                                   ; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[4]                                                                                                             ; 0.616             ;
; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_2[6]                                                                                   ; nfp_mul_single:u_nfp_mul_comp_1|Delay2_out1_3[6]                                                                                                             ; 0.616             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay6_reg_2[1]                                                                                  ; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_4[20]                                                                                                          ; 0.606             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[3]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[0]                                                                                                          ; 0.603             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[4]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[3]                                                                                                           ; 0.580             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][14]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.580             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[0]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[0]                                                                                                          ; 0.578             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[2]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[2]                                                                                                          ; 0.578             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[4]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[4]                                                                                                          ; 0.578             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[19]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[19]                                                                                                         ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[6]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[5]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[10]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[9]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[8]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[7]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[12]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[11]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[16]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[15]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[14]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[13]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[17]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[23]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[22]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[21]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[20]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[19]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[18]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[4]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[3]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[2]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[1]                                                                                     ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_2[48]                                                                                    ; nfp_mul_single:u_nfp_mul_comp|Delay1_out1_2                                                                                                                  ; 0.578             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][12]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.578             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_out1_1[2]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[0]                                                                                                          ; 0.577             ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[1] ; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[1]                                                   ; 0.576             ;
; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|cntr_hjf:cntr1|counter_reg_bit[0] ; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay3_reg_2_rtl_0|shift_taps_duv:auto_generated|dffe3a[1]                                                   ; 0.576             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[6]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[6]                                                                                                          ; 0.570             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[8]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[8]                                                                                                          ; 0.570             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[11]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[11]                                                                                                         ; 0.570             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[15]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[15]                                                                                                         ; 0.570             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][20]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.567             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[2]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[3]                                                                                                           ; 0.556             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[1]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[1]                                                                                                          ; 0.555             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[3]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[3]                                                                                                          ; 0.555             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[18]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[18]                                                                                                         ; 0.555             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[3]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[3]                                                                                                           ; 0.549             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[1]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[3]                                                                                                           ; 0.544             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[5]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[5]                                                                                                          ; 0.544             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[7]                                                                                ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[7]                                                                                                          ; 0.544             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[14]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[14]                                                                                                         ; 0.544             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_out1_2[20]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay16_out1_1[20]                                                                                                         ; 0.544             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][21]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[21]                                                                                                         ; 0.536             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][23]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[23]                                                                                                         ; 0.529             ;
; nfp_mul_single:u_nfp_mul_comp|Delay3_out1_3                                                                                        ; nfp_atan2_single:u_nfp_atan2_comp|altshift_taps:Delay7_reg_2_rtl_0|shift_taps_cuv:auto_generated|altsyncram_hfc1:altsyncram4|ram_block7a32~porta_datain_reg0 ; 0.517             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_2[0]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay3_out1_7[3]                                                                                                           ; 0.514             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay5_reg[1][4]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay8_out1_1[8]                                                                                                           ; 0.514             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][25]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[25]                                                                                                         ; 0.510             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[0][6]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay7_reg[1][6]                                                                                                           ; 0.508             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[5][23]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay25_reg[6][23]                                                                                                         ; 0.503             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1[6]                                                                                   ; nfp_atan2_single:u_nfp_atan2_comp|Delay12_out1_1                                                                                                             ; 0.503             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][9]                                                                              ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][9]                                                                                                        ; 0.501             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][13]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][13]                                                                                                       ; 0.501             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[1][23]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_1[2][23]                                                                                                       ; 0.501             ;
; nfp_add_single:u_nfp_add_comp|Delay17_reg[1][17]                                                                                   ; nfp_add_single:u_nfp_add_comp|Delay_out1_3[21]                                                                                                               ; 0.498             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay2_out1_7[0]                                                                                 ; nfp_atan2_single:u_nfp_atan2_comp|Delay6_out1_6[5]                                                                                                           ; 0.498             ;
; nfp_add_single:u_nfp_add_comp|Delay17_reg[1][10]                                                                                   ; nfp_add_single:u_nfp_add_comp|Delay_out1_3[21]                                                                                                               ; 0.496             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][20]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][19]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][19]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][18]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][18]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][17]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][17]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][16]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][15]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay11_reg[1][15]                                                                               ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][14]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][13]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
; nfp_atan2_single:u_nfp_atan2_comp|Delay13_reg_2[1][12]                                                                             ; nfp_atan2_single:u_nfp_atan2_comp|Delay17_out1_2[20]                                                                                                         ; 0.494             ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "Lab2_01_floating"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 134 pins of 134 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 5324 fanout uses global clock CLKCTRL_G8
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): reset~inputCLKENA0 with 4670 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2_01_floating.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 811 registers into blocks of type DSP block
    Extra Info (176220): Created 178 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 10.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/intelFPGA_lite/simulink_HDL_projects/Lab2_01_floating/output_files/Lab2_01_floating.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 248 warnings
    Info: Peak virtual memory: 6580 megabytes
    Info: Processing ended: Sun Nov 27 20:13:49 2022
    Info: Elapsed time: 00:01:47
    Info: Total CPU time (on all processors): 00:04:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/intelFPGA_lite/simulink_HDL_projects/Lab2_01_floating/output_files/Lab2_01_floating.fit.smsg.


