{"patent_id": "10-2022-0036243", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0138324", "출원번호": "10-2022-0036243", "발명의 명칭": "멤리스터 소자, 그 제조 방법, 멤리스터 소자를 포함하는 시냅틱 소자 및 시냅틱 소자를 포함", "출원인": "에스케이하이닉스 주식회사", "발명자": "박상수"}}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "비활성 전극(inert electrode)에 해당하는 제 1 전극; 상기 제 1 전극과 이격하여 배치된 것으로, 활성 전극(active electrode)에 해당하는 제 2 전극; 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 것으로, 고분자를 포함하는 저항변화층; 및 상기 제 1 전극과 상기 저항변화층 사이에 배치된 것으로, 산화물을 포함하는 삽입층을 구비하고, 상기 저항변화층 내에 ECM(electrochemical metallization mechanism) 필라멘트가 형성되고, 상기 삽입층 내에VCM(valence change mechanism) 필라멘트가 형성된 멤리스터(memristor) 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 삽입층은 Al2O3층인 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 삽입층은 200℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층인멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 삽입층은 1 nm ∼50 nm의 두께를 갖는 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 고분자는 V3D3(1,3,5-trivinyl-1,3,5-trimethylcyclotrisiloxane)를 포함하는 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 저항변화층은 5 nm ∼100 nm의 두께를 갖는 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 저항변화층은 상기 고분자로 구성된 단일막이고, 상기 삽입층은 상기 산화물로 구성된 단일막이며, 상기 삽입층의 제 1 면은 상기 제 1 전극에 접촉되고, 상기 삽입층의 상기 제 1 면과 마주하는 제 2 면은 상기저항변화층에 접촉되며, 상기 저항변화층의 제 1 면은 상기 삽입층에 접촉되고, 상기 저항변화층의 상기 제 1 면과 마주하는 제 2 면은상기 제 2 전극에 접촉되는 멤리스터 소자. 공개특허 10-2023-0138324-3-청구항 8 제 1 항에 있어서, 상기 제 1 전극은 Pt 및 Al 중 적어도 하나를 포함하는 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서, 상기 제 2 전극은 Cu, Ag 및 Ni 중 적어도 하나를 포함하는 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서, 상기 저항변화층의 전도도의 점진적 증가에 의한 상기 멤리스터 소자의 강화(potentiation)는 전류 스윕(current sweep) 방식으로 수행되도록 구성된 멤리스터 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "비활성 전극(inert electrode)에 해당하는 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 산화물을 포함하는 삽입층을 형성하는 단계; 상기 삽입층 상에 고분자를 포함하는 저항변화층을 형성하는 단계; 및 상기 저항변화층 상에 활성 전극(active electrode)에 해당하는 제 2 전극을 형성하는 단계를 포함하고, 상기 저항변화층 내에 ECM(electrochemical metallization mechanism) 필라멘트가 형성되고, 상기 삽입층 내에VCM(valence change mechanism) 필라멘트가 형성되며, 상기 저항변화층의 저항 변화에 따른 시냅틱(synaptic)특성을 갖는, 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서, 상기 삽입층은 Al2O3층인 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서, 상기 삽입층은 200℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층인멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서, 상기 삽입층은 1 nm ∼ 50 nm의 두께를 갖는 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서, 상기 고분자는 V3D3(1,3,5-trivinyl-1,3,5-trimethylcyclotrisiloxane)를 포함하는 멤리스터 소자의 제조방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 11 항에 있어서, 공개특허 10-2023-0138324-4-상기 저항변화층은 iCVD(initiated chemical vapor deposition) 공정으로 형성하는 멤리스터 소자의 제조방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 11 항에 있어서, 상기 저항변화층은 5∼100 nm의 두께를 갖는 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 1에 기재된 멤리스터 소자를 포함하는 시냅틱(synaptic) 소자."}
{"patent_id": "10-2022-0036243", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 18에 기재된 시냅틱 소자를 포함하는 뉴로모픽(neuromorphic) 소자."}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "멤리스터 소자, 그 제조 방법, 멤리스터 소자를 포함하는 시냅틱 소자 및 시냅틱 소자를 포함하는 뉴로모픽 소자 에 관해 개시되어 있다. 개시된 멤리스터 소자는 비활성 전극에 해당하는 제 1 전극, 상기 제 1 전극과 이격하여 배치된 것으로 활성 전극에 해당하는 제 2 전극, 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 것으로 고분자 를 포함하는 저항변화층 및 상기 제 1 전극과 상기 저항변화층 사이에 배치된 것으로 산화물을 포함하는 삽입층 을 구비할 수 있다. 상기 저항변화층 내에 ECM(electrochemical metallization mechanism) 필라멘트가 형성될 수 있고, 상기 삽입층 내에 VCM(valence change mechanism) 필라멘트가 형성될 수 있다. 상기 멤리스터 소자는 상기 저항변화층의 저항 변화에 따른 시냅틱 특성을 가질 수 있다. 상기 삽입층은 Al2O3층일 수 있다. 상기 삽입 층은 약 200℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층일 수 있다."}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 소자 및 그 응용에 관한 것으로서, 더욱 상세하게는 멤리스터 소자와 그 제조 방법 및 멤리스터 소자를 포함하는 시냅틱 소자와 시냅틱 소자를 포함하는 뉴로모픽 소자에 관한 것이다."}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "소프트웨어 및 하드웨어의 급속한 발전으로 실시간 영상 분석 및 언어 번역과 같은 인공지능(artificial intelligence)(AI) 기술들이 등장하고 있다. 그러나, 기존의 GPU(graphic processing unit) 연산장치에 기반한 인공 뉴럴 신경망(artificial neural network)은 메모리와 프로세서가 분리되어 있는 폰 노이만 아키텍처(Von Neumann architecture)를 이용하고 있어 에너지 소비 측면에서 비효율적인 문제가 있다. 그에 따라, 휴대용 단 말에서 직접 인공지능 기반 알고리즘 연산을 진행하지 않고, 클라우드 서버를 이용한 소프트웨어 기반 인공 뉴 럴 신경망 시스템이 활용되고 있다. 이와 같이 클라우드 서버를 이용하는 경우에는, 상당히 긴 레이턴시 (latency)(즉, 대기시간)와 보안 이슈가 뒤따르기 때문에, 휴대용 단말에서 바로 인공 뉴럴 네트워크를 구현할 수 있는 대안 기술이 요구되고 있다. 이에 따라, 폰 노이만 아키텍쳐에서 벗어나, 아날로그 메모리 소자를 활용 하여 생체 모방형 컴퓨팅을 구현하고자 하는 연구가 활발히 진행되고 있다. 멤리스터(memristor)는 메모리와 저항의 합성어로, 이 소자는 외부 전기 자극에 의해 저항 상태가 변하는 2단자 소자이다. 특히, 멤리스터는 단순한 구조를 가지고 있어, 고집적 메모리 응용으로 많이 연구되어 왔다. 이에 더 해, 멤리스터는 아날로그적 동작 특성의 강화를 통해 메모리와 연산 기능을 동시에 구현할 수 있고 뇌의 시냅스 역할을 모사할 수 있다. 멤리스터는 크게 두 종류로 분류되는데, 하나는 금속 산화막에서 산소공극에 의해 전도 성 경로(conducting path)를 형성하는 OxRAM(oxide-based RAM)이고, 다른 하나는 전해질 내부에 금속이온의 침 투로 전도성 경로를 형성하는 CBRAM(conductive bridge RAM)이다. CBRAM은 빠른 동작속도, 높은 소형화 가능성, 매질 선정의 자유로움, 높은 온/오프(ON/OFF) 비율 등의 장점이 있다. 그러나, CBRAM은 하부전극과 상부전극 사이를 잇은 전도 필라멘트(conducting filament)가 전극과 접촉되 는 경우 전도 필라멘트 내의 금속 간의 강한 상호작용으로 인해 점진적인 전도 필라멘트의 붕괴를 구현하기 어 려운 점이 있어, 신뢰성 높은 아날로그 스위칭(analog switching) 기반의 특성을 구현하기 어려운 단점을 가지 고 있다. 또한, 전도 필라멘트의 발생 및 붕괴의 랜덤성(불규칙성)으로 인해 우수한 신뢰성을 갖는 스위칭 특성 을 구현하기가 어려운 문제가 있다. 기존의 CBRAM 기반 멤리스터 시냅스 소자 관련 연구들은 대부분 인-시츄 트레이닝(in-situ training) 방식에 따 라 전도도의 선형적 업데이트(증가)에 초점을 맞춰 연구를 진행하여 왔으며, 시냅틱 소자의 전도도 값들의 신뢰 성(장기 상태 신뢰성)을 향상/확보하기 위한 기술 개발은 미진한 상황이다. 또한, 최근 보고된 내용에 따르면, CBRAM은 엑스-시츄 트레이닝(ex-situ training)에 보다 최적화될 수 있는 시냅스 소자로서 논의되고 있다. 따라 서, 전도도의 선형적 업데이트 특성과 함께 원하는 목표 전도도 값으로의 도달 특성 및 향상된 장기 상태 신뢰"}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "성을 갖는 CBRAM 멤리스터 소자의 개발이 요구되고 있다. 발명의 내용"}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 우수하고 안정적인 시냅틱 특성을 가지면서 아울러 원하는 목표 전도도 값으로의 도달 특성 및 향상된 장기 상태 신뢰성을 갖는 멤리스터 소자를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 멤리스터 소자의 제조 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 멤리스터 소자를 포함하는 시냅틱 소자를 제공하는데 있 다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 시냅틱 소자를 포함하는 뉴로모픽(neuromorphic) 소자를 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 비활성 전극(inert electrode)에 해당하는 제 1 전극; 상기 제 1 전극과 이격하 여 배치된 것으로, 활성 전극(active electrode)에 해당하는 제 2 전극; 상기 제 1 전극과 상기 제 2 전극 사이 에 배치된 것으로, 고분자를 포함하는 저항변화층; 및 상기 제 1 전극과 상기 저항변화층 사이에 배치된 것으로, 산화물을 포함하는 삽입층을 구비하고, 상기 저항변화층 내에 ECM(electrochemical metallization mechanism) 필라멘트가 형성되고, 상기 삽입층 내에 VCM(valence change mechanism) 필라멘트가 형성되며, 상 기 저항변화층의 저항 변화에 따른 시냅틱(synaptic) 특성을 갖는 멤리스터(memristor) 소자가 제공된다. 상기 삽입층은 Al2O3층일 수 있다. 상기 삽입층은 약 200℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층 일 수 있다. 상기 삽입층은 약 1 nm ∼ 50 nm 정도의 두께를 가질 수 있다. 상기 고분자는 V3D3(1,3,5-trivinyl-1,3,5-trimethylcyclotrisiloxane)를 포함할 수 있다. 상기 저항변화층은 약 5∼100 nm 정도의 두께를 가질 수 있다. 상기 저항변화층은 상기 고분자로 구성된 단일막일 수 있고, 상기 삽입층은 상기 산화물로 구성된 단일막일 수 있으며, 상기 삽입층의 제 1 면은 상기 제 1 전극에 접촉될 수 있고, 상기 삽입층의 상기 제 1 면과 마주하는 제 2 면은 상기 저항변화층에 접촉될 수 있으며, 상기 저항변화층의 제 1 면은 상기 삽입층에 접촉될 수 있고, 상기 저항변화층의 상기 제 1 면과 마주하는 제 2 면은 상기 제 2 전극에 접촉될 수 있다. 상기 제 1 전극은 Pt 및 Al 중 적어도 하나를 포함할 수 있다. 상기 제 2 전극은 Cu, Ag 및 Ni 중 적어도 하나를 포함할 수 있다. 상기 저항변화층의 전도도의 점진적 증가에 의한 상기 멤리스터 소자의 강화(potentiation)는 전류 스윕 (current sweep) 방식으로 수행될 수 있다. 본 발명의 다른 실시예에 따르면, 비활성 전극(inert electrode)에 해당하는 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 산화물을 포함하는 삽입층을 형성하는 단계; 상기 삽입층 상에 고분자를 포함하는 저항변화층을 형성하는 단계; 및 상기 저항변화층 상에 활성 전극(active electrode)에 해당하는 제 2 전극을 형성하는 단계 를 포함하고, 상기 저항변화층 내에 ECM(electrochemical metallization mechanism) 필라멘트가 형성되고, 상 기 삽입층 내에 VCM(valence change mechanism) 필라멘트가 형성되며, 상기 저항변화층의 저항 변화에 따른 시 냅틱(synaptic) 특성을 갖는 멤리스터 소자의 제조 방법이 제공된다. 상기 삽입층은 Al2O3층일 수 있다. 상기 삽입층은 약 200℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층 일 수 있다. 상기 삽입층은 약 1 nm ∼ 50 nm 정도의 두께를 가질 수 있다. 상기 고분자는 V3D3(1,3,5-trivinyl-1,3,5-trimethylcyclotrisiloxane)를 포함할 수 있다. 상기 저항변화층은 iCVD(initiated chemical vapor deposition) 공정으로 형성할 수 있다. 상기 저항변화층은 약 5∼100 nm 정도의 두께를 가질 수 있다. 본 발명의 다른 실시예에 따르면, 전술한 멤리스터 소자를 포함하는 시냅틱(synaptic) 소자가 제공된다. 본 발명의 다른 실시예에 따르면, 전술한 시냅틱 소자를 포함하는 뉴로모픽(neuromorphic) 소자가 제공된다."}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 우수하고 안정적인 시냅틱 특성(아날로그적 스위칭 특성)을 가지면서 아울러 원 하는 목표 전도도 값으로의 도달 특성 및 향상된 장기 상태 신뢰성을 갖는 멤리스터 소자를 구현할 수 있다. 이러한 실시예들에 따른 멤리스터 소자를 적용하면, 우수한 성능 및 신뢰성(장기 상태 신뢰성)을 갖는 시냅틱 소자 및 뉴로모픽 소자를 구현할 수 있다."}
{"patent_id": "10-2022-0036243", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 멤리스터 소자를 보여주는 단면도이다. 도 1을 참조하면, 본 실시예에 따른 멤리스터 소자는 소정의 기판 상에 제공될 수 있다. 기판은 반도체나 절연체를 포함할 수 있고, 비제한적 예로서 전원, 주변회로, 및/또는 신호 버스 구조를 위한 소자층, 도핑 영역 및 금속 라인과 같은 다양한 구조체를 포함할 수 있다. 멤리스터 소자는 비활성 전극(inert electrode)에 해당하는 제 1 전극, 제 1 전극과 이격하여 배치된 것으로 활성 전극(active electrode)에 해당하는 제 2 전극, 제 1 전극과 제 2 전극 사이에 배치되며, 전해질로서 기능하 는 고분자(polymer)를 포함하는 저항변화층 및 제 1 전극과 저항변화층 사이에 배치되며 산화물 (oxide)(절연성 산화물)을 포함하는 삽입층을 구비할 수 있다. 저항변화층은 '고분자 저항변화층'일 수 있고, 삽입층은 '산화물 삽입층(산화물 절연층)'일 수 있다. 멤리스터 소자는 기판 상에 제 1 전극, 삽입층, 저항변화층 및 제 2 전극이 순차로 적층된 구성을 가질 수 있다. 다른 실시예에서, 각 층들의 적층 순서는 역전되어, 기판 상에, 제 2 전극, 저항변화층, 삽입층 및 제 1 전극 순서로 적층될 수도 있으며, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 실시예에 따르면, 저항변화층 내에 ECM(electrochemical metallization mechanism)에 의한 필 라멘트(이하, ECM 필라멘트)가 형성될 수 있고, 삽입층 내에 VCM(valence change mechanism)에 의한 필라 멘트(이하, VCM 필라멘트)가 형성될 수 있다. 멤리스터 소자는 저항변화층의 가역적이고 연속적인 저 항 변화에 따라 강화된 시냅틱(synaptic) 특성을 가질 수 있다. 삽입층은 산화물로 구성된 층일 수 있고, 삽입층 내에서 하드 브레이크다운(hard breakdown)에 의해 VCM 필라멘트가 형성될 수 있다. 상기 VCM 필라멘트는 단일 또는 복수개일 수 있으며, 본 발명이 이에 한정되 는 것은 아니다. 즉, 삽입층 내의 소정 영역에서 산소 공공(oxygen vacancy)이 많아지면서 그 영역에서 비 교적 두껍고 쉽게 붕괴되지 않는 필라멘트로서 상기 VCM 필라멘트가 형성될 수 있다. 상기 VCM 필라멘트는 멤리 스터 소자 형성 후 소정의 포밍(forming) 프로세스를 통해 형성될 수 있다. 이러한 삽입층의 VCM 필 라멘트는 저항변화층 내에서 형성되고 붕괴되는 ECM 필라멘트(즉, 전도성 경로)와 연계되어, ECM 필라멘트 의 생성, 변형 및 소멸에 따른 랜덤성을 최소화하는 역할을 할 수 있다. 이와 같은, 상기 VCM 필라멘트에 의한 가이드 효과(guide effect) 및/또는 피뢰침 효과(lightning conductor effect)에 의해 저항변화층 내의 상기 ECM 필라멘트의 형상이 제어될 수 있고, 이에 따라 상기 ECM 필라멘트의 형성 및 붕괴에 있어서 랜덤성이 최소화될 수 있다. 이와 관련해서, 멤리스터 소자의 전도도 값(가중치)의 장기 상태 신뢰성이 크게 향상될수 있다. 멤리스터 소자는 우수하고 안정적인 아날로그적 스위칭 특성에 기반한 시냅틱 특성을 가지면서 아울러 원하는 목표 전도도 값으로의 도달 특성 및 향상된 장기 상태 신뢰성을 가질 수 있다. 또한, 본 발명의 실시예에 따르면, 삽입층에 의해 VCM 필라멘트에 의한 안정적인 전압 분배 효과로 인해, 저항변화층 내에서의 ECM 필라멘트의 붕괴는 줄 히팅(Joule heating) 메커니즘이 아닌 산화-환원 (reduction-oxidation)(redox) 메커니즘에 의해 지배적으로 일어남으로써 점진적으로 ECM 필라멘트의 붕괴와 이 로 인한 연속적인 전기전도도의 감소가 달성될 수 있다. 만일 상기 줄 히팅(Joule heating) 메커니즘에 의해 필 라멘트의 붕괴가 일어나는 경우, 저항변화층의 전기전도도가 급격히 감소되는 현상이 발생할 수 있다. 그 러나, 본 발명의 실시예에서는 삽입층 내의 이종의 VCM 필라멘트에 의해 저항변화층 내의 ECM 필라멘 트가 산화-환원 반응에 의해 저항변화층 내에서 점진적으로 분해될 수 있고, 그에 따라, 전기전도도의 감 소가 점진적으로 그리고 안정적으로 이루어짐으로써, 멤리스터 소자에 의한 아날로그 기반 스위칭이 달성 될 수 있다. 구체적으로, 본 발명의 실시예에 따른 멤리스터 소자의 저항 변화, 즉 전기전도도 변화는 지배적으로 ECM 필라멘트의 생성 및 붕괴에 의한 ECM(electrochemical metallization mechanism)에 기반한 것일 수 있다. 이와 관련하여, 저항변화층 내에 ECM 필라멘트를 생성하기 위해 제 2 전극은 활성 전극으로서 기능한다. 활성 전극인 제 2 전극으로부터 금속 이온이 저항변화층 내부로 제 1 전극을 향하여 침투 및 확 산됨으로써 전도성 경로(즉, 상기 ECM 필라멘트)가 형성될 수 있다. 본 발명의 구체적인 실시예에 따르면, 삽입층은 Al2O3층일 수 있다. 삽입층은 비제한적 예로서 약 200 ℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층일 수 있다. 삽입층 은 약 200∼300℃의 공정 온도를 사용하는 ALD 공정으로 형성된 Al2O3층일 수 있다. 이러한 조건을 만족하 는 경우, 삽입층에 의한 멤리스터 소자의 시냅틱 동작(아날로그 스위칭 동작)의 신뢰성 향상 효과를 높일 수 있다. 본 발명의 실시예에 따른 ALD 공정에 의한 삽입층의 거동에 관하여는, 추후에 도 12 및 도 13을 참조하여 보다 상세히 설명한다. 일 실시예에서, 삽입층의 두께는 약 1 nm ∼ 50 nm 정도일 수 있다. 삽입층이 약 50 nm를 초과하여 과도하게 두꺼운 두께를 가질 경우, 삽입층 내에 VCM 필라멘트를 형성하기가 어려울 수 있고, 삽입층(12 0)이 약 1 nm 미만의 얇은 두께를 가질 경우, 삽입층 내에 VCM 필라멘트의 형성 이전에 영구적인 절연 파 괴가 초래될 수도 있다. 따라서, 삽입층은 약 1∼50 nm 정도의 두께를 갖는 것이 바람직할 수 있다. 저항변화층의 상기 고분자는, 예를 들어, 단량체V3D3(1,3,5-trivinyl-1,3,5- trimethylcyclotrisiloxane)를 포함할 수 있다. 상기 고분자는 pV3D3 이거나 V3D3를 포함하는 혼합물 또는 공 중합체일 수 있다. 상기 고분자는 기본적으로 전기적 절연체의 특성을 가질 수 있다. 저항변화층 내로 활 성 전극인 제 2 전극의 금속 이온이 제 1 전극을 향해 확산됨에 따라 저항변화층 내에 ECM 필라 멘트가 형성됨으로써 전도도가 증가할 수 있고, 산화-환원 반응에 의해 ECM 필라멘트가 분해 또는 붕괴됨으로써 전도도가 감소할 수 있다. 저항변화층은 상기 금속 이온의 전도 경로를 제공하는 고체 전해질층이라 할 수 있다. 저항변화층의 두께는, 예를 들어, 약 5∼100 nm 또는 약 5∼80 nm 정도의 범위 내일 수 있다. 저항변화층 이 상기한 두께 범위를 갖는 경우, 저항변화층의 저항 변화 특성을 확보하는데 유리할 수 있다. 저항 변화층의 두께가 약 5 nm 미만으로 감소되면, 박막(즉, 130)의 절연성을 유지하기가 어려울 수 있다. 저항 변화층의 두께가 약 100 nm를 초과하면 박막(즉, 130) 내 필라멘트의 형성이 어려울 수 있다. 본 발명의 실시예에서 저항변화층은 iCVD(initiated chemical vapor deposition) 공정으로 형성될 수 있고, iCVD 공 정의 증착 속도(deposition rate)를 증가시키는 방법으로 박막(즉, 저항변화층)의 밀도를 낮춤으로써, 의도적으 로 박막(즉, 저항변화층)의 절연성을 낮출 수 있고, 비교적 두꺼운 두께(저항변화층 두께)에서도 동작이 가능하 게 할 수 있다. 그러나 상기 두께 범위는 예시적인 것이고, 경우에 따라, 달라질 수 있다. 제 1 전극은 비활성 전극일 수 있고, 이때, 상기 비활성 전극은, 예를 들어, 백금(Pt) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 제 2 전극은 활성 전극일 수 있고, 이때, 상기 활성 전극은, 예를 들어, 구리(Cu), 은(Ag) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 제 1 전극은 비활성 전 극으로서 백금(Pt)을 포함할 수 있고, 제 2 전극은 활성 전극으로서 구리(Cu)를 포함할 수 있다. 그러나 이는 예시적인 것에 불과하고, 상기 비활성 전극의 구체적인 물질(금속, 금속성 물질)과 상기 활성 전극의 구체 적인 물질(금속, 금속성 물질)은 다양하게 채택될 수 있다. 상기 활성 전극에 해당하는 제 2 전극의 금속이온이 저항변화층 내에서 이동(drift)할 수 있다. 제 1 전극과 제 2 전극 사이에 인가된 전기 적 신호에 따라서, 상기 활성 전극에 해당하는 제 2 전극의 금속 이온이 저항변화층 내에서 이동하여, ECM 필라멘트를 형성할 수 있다. 상기 전기적 신호의 세기나 인가 횟수에 따라서, 상기 금속 이온의 이동 정도가 달라질 수 있고, 결과적으로, 저항변화층의 저항이 변화될 수 있다. 본 발명의 실시예에 따르면, 저항변화층은 상기 고분자로 구성된 단일막일 수 있고, 삽입층은 상기 산화물로 구성된 단일막일 수 있다. 또한, 삽입층의 제 1 면은 제 1 전극에 접촉될 수 있고, 삽입층 의 상기 제 1 면과 마주하는 제 2 면은 저항변화층에 접촉될 수 있다. 저항변화층의 제 1 면은 삽입층에 접촉될 수 있고, 저항변화층의 상기 제 1 면과 마주하는 제 2 면은 제 2 전극에 접촉 될 수 있다. 본 발명의 일 실시예에서, 저항변화층의 전도도(전기전도도)의 점진적 증가에 의한 멤리스터 소자의 강화(potentiation)는 전류 스윕(current sweep) 방식으로 수행될 수 있다. 예를 들면, 제 1 전극과 제 2 전극 사이에 소정 전류를 공급하되, 상기 전류의 세기를 증가시킴으로써, 필라멘트(즉, ECM 필라멘트)의 형성에 의해 저항변화층의 전도도를 점진적으로 증가시킬 수 있으며, 이러한 전도도의 점진적 증가는 전압 바이어스의 순차적 인가에 의한 터널링 기반의 전도도 강화와 구별될 수 있다. 이와 같이, 전류 스윕 방식으로 멤리스터 소자의 강화(potentiation) 동작을 수행하는 경우, 소자 내에서 전류가 급격히 변화되는 전 류 오버슈팅(overshooting) 현상을 방지할 수 있기 때문에, 소자의 열화를 방지 내지 억제할 수 있다. 본 발명의 실시예에 따르면, 저항변화층의 전도도 증가가 안정적으로 그리고 신뢰성 있게 이루어질 수 있다. 또한, 삽입층의 도입과 전류 스윕 방식의 구동 방식은 함께 저항변화층의 소프트 절연파괴를 최소화 하고 저항변화층의 결정 구조 파괴를 억제 또는 감소시킴으로써 나노스케일의 필라멘트의 전기화학적 안정 성을 확보할 수 있도록 한다. 종래의 활성 전극을 갖지 않는 VCM 기반의 멤리스터 소자의 경우, 전류 스윕 방 식을 적용할 수 없기 때문에, 일반적으로 전압 스윕 방식을 사용하고, 이 경우, 전류의 오버슈팅(overshooting) 문제가 발생할 수 있으며 소자의 안정성이 떨어질 수 있다. 본 발명의 일 실시예에서, 저항변화층의 전도도(전기전도도)의 점진적 감소에 의한 멤리스터 소자의 억제(depression)는 전압 스윕(voltage sweep) 방식으로 수행될 수 있다. 예를 들면, 제 1 전극과 제 2 전극 사이에 전압을 인가하고 상기 전압의 세기를 소정 방향으로 증가시킴으로써, 저항변화층의 전도 도를 점진적으로 감소시킬 수 있다. 이때, 제 1 전극에는 양(+)의 전압이 인가될 수 있고, 제 2 전극(14 0)에는 음(-)의 전압이 인가될 수 있다. 제 2 전극에 인가되는 음(-)의 전압이 음(-)의 방향으로 증가함에 따라, 저항변화층의 전도도를 점진적으로 감소시킬 수 있다. 본 발명의 실시예에 따르면, 저항변화층(13 0)의 전도도 감소가 안정적으로 그리고 신뢰성 있게 이루어질 수 있다. 도 2는 본 발명의 일 실시예에 따른 멤리스터 소자의 강화(potentiation)-억제(depression) 특성을 평가한 결과 를 보여주는 그래프이다. 도 2의 왼쪽 그래프는 전류 스윕(current sweep) 방식으로 저항변화층의 전도도를 점 진적으로 증가시키는 강화(potentiation) 단계를 보여주고, 도 2의 오른쪽 그래프는 전압 스윕(voltage sweep) 방식으로 저항변화층의 전도도를 점진적으로 감소시키는 억제(depression) 단계를 보여준다. 도 2의 결과는 복 수의 멤리스터 소자 샘플들에 대해 측정된 값을 각각 나타낸 것이고, 굵은 선으로 처리된 곡선은 특정 샘플의 측정 결과에 해당한다. 도 2를 참조하면, 본 발명의 실시예에 따른 멤리스터 소자는 전류 스윕 및 전압 스윕 모두에 대해 점진적으로 (즉, 아날로그적으로) 그리고 안정적으로 전도도가 변화(증가 및 감소)되는 특성을 나타낼 수 있다. 또한, 상기 멤리스터 소자는 소정 범위 내에서 원하는 목표 전도도 값에 도달하는 특성을 나타낼 수 있다. 이러한 결과는 상기 멤리스터 소자가 우수한 시냅틱 동작 특성을 갖는다는 것을 의미할 수 있다. 도 3은 본 발명의 일 실시예에 따른 멤리스터 소자의 전도도 값(즉, 가중치)의 시간 변화에 따른 유지 특성을 보여주는 그래프이다. 도 3을 참조하면, 실시예에 따른 멤리스터 소자의 전도도 값들이 시간이 경과하더라도 거의 동일하게 유지되는 것을 확인할 수 있다. 이는 실시예에 따른 멤리스터 소자가 우수한 장기 상태 신뢰성을 갖는다는 것을 보여준다. 본 발명의 실시예에 따르면, VCM 필라멘트가 형성되는 삽입층을 적용함으로써, 가이드 효과(guide effect) 및 피뢰침 효과(lightning conductor effect)를 유도하여 저항변화층 내 ECM 필라멘트의 형성 및 붕괴에 있어서 랜덤성을 최소화시킬 수 있다. 이와 관련해서, 멤리스터 소자의 전도도 값(가중치)의 장기 상태 신뢰성이 크게 향상될 수 있다. 멤리스터 소자는 우수하고 안정적인 시냅틱 특성(아날로그적 스위칭 특성)을 가지면서 아울러 원하는 목표 전도도 값에 도달하는 특성 및 향상된 장기 상태 신뢰성을 가질 수 있다. 또한, 본 발명의 실시예에 따르면, VCM 필라멘트가 형성되는 삽입층을 적용함으로써, 저항변화층의 소프트 브레이크다운(soft breakdown)을 최소화하여 저항변화층의 구조적 열화 또는 결정구조의 파괴를 억 제 내지 감소함으로써, 나노스케일을 갖는 ECM 필라멘트에 높은 전기화학적 안정성을 부여할 수 있다. 또한, 제 1 전극과 제 2 전극 사이에 복수의 물질층(즉, 120, 130)을 적용하여, 이종의 필라멘트들을 형성시키 고 그에 따른 전압분배 효과를 발생시킴으로써, 활성 필라멘트, 즉, ECM 필라멘트의 안정적 붕괴를 유도하고 높 은 장기 상태 신뢰성을 확보할 수 있다. 아울러, 비활성 전극(즉, 110)과 저항변화층 사이에 절연성 삽입 층을 적용하여 환원 속도를 제어해줌으로써, 음이온 생성을 억제할 수 있다. 따라서, 이온으로 인한 기전 력의 감소 및 그에 따른 정지전압 전기적 스트레스(zero-voltage electric stress)의 발생이 최소화될 수 있고, 신뢰성 열화를 방지할 수 있다. 본 발명의 일 실시예에서는, ALD 공정으로 증착한 산화물을 포함하는 삽입층(일종의 버퍼층)을 형성하고 iCVD 공정으로 증착한 고분자를 포함하는 저항변화층을 형성하고, 이들 결과물의 구조적 조합을 통해 안정 된 장기 신뢰성을 갖는 멤리스터 소자(멤리스터 시냅스 소자)가 제공될 수 있다. 기존의 시냅스 소자 관련 연구 들은 주로 전도도의 선형적 업데이트에 초점을 맞춰 진행되어 왔으나, 아날로그 스위칭 특성을 소자에 부여함에 따라 필라멘트 형상도 시간에 따라 점차적으로 변하는 장기 상태 신뢰성의 감소 문제가 발생하게 된다. 즉, 아 날로그 스위칭 특성과 장기 상태 신뢰성 특성은 트레이드-오프(trade-off) 관계를 가질 수 있다. 그러나, 본 발 명의 실시예에서는 제 1 전극과 제 2 전극 사이에 배치되는 물질층들의 구조적 엔지니어링을 통해 멤 리스터 소자의 장기 상태 신뢰성이 크게 개선될 수 있다. 특히, 특정 조건을 갖는 삽입층을 제 1 전 극과 저항변화층 사이에 삽입함으로써, 전도도 변화를 유발하는 전도 필라멘트(즉, ECM 필라멘트)의 형상을 조절할 수 있고, 전도 필라멘트(ECM 필라멘트)의 골격을 유지해줄 수 있는 절연층 매질(즉, 130)의 소프 트 브레이크다운(soft breakdown)을 최소화하고, 전도 필라멘트(ECM 필라멘트)와 매질(즉, 130) 내 금속 이온, 예를 들면, 구리(Cu) 이온의 농도 구배를 최적화하여, 안정적인 전도도 가중치 장기 상태 신뢰성을 달성할 수 있다. 이를 통해, 엑스-시츄 트레이닝(ex-situ training) 방식의 뉴로모픽 시스템 구축의 핵심 기술을 제공함과 동시에 이를 기반한 인공신경망 구축으로 비정형적 데이터(형상, 음성, 문자) 처리를 보다 효율적으로 진행할 수 있는 지능형 전자 시스템을 구현할 수 있다. 도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 멤리스터 소자의 제조 방법을 보여주는 단면도이다. 도 4a를 참조하면, 기판 상에 비활성 전극(inert electrode)에 해당하는 제 1 전극을 형성할 수 있다. 기판은 반도체나 절연체를 포함할 수 있고, 다양한 기판 물질이 적용될 수 있다. 제 1 전극은, 예를 들어, 백금(Pt) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 도 4b를 참조하면, 제 1 전극 상에 산화물을 포함하는 삽입층을 형성할 수 있다. 삽입층은, 예 를 들어, Al2O3층일 수 있다. 삽입층은 약 200℃ 이상의 공정 온도를 사용하는 ALD(atomic layer deposition) 공정으로 형성된 Al2O3층일 수 있다. 삽입층은 약 200 ℃ ∼ 300 ℃의 공정 온도를 사용하는 ALD 공정으로 형성된 Al2O3층일 수 있다. 이러한 조건을 만족하는 경우, 삽입층에 의한 멤리스터 소자의 시 냅틱 동작(아날로그 스위칭 동작)의 신뢰성 향상 효과가 더욱 개선될 수 있다. 일 실시예에서, 삽입층의 두께는 약 1 nm ∼ 50 nm 정도일 수 있다. 삽입층이 약 50 nm를 초과하여 과도하게 두꺼운 두께를 가질 경우, 삽입층 내에 VCM 필라멘트를 형성하기가 어려울 수 있고, 삽입층(12 1)이 약 1 nm 미만의 얇은 두께를 가질 경우, 삽입층의 삽입에 따른 효과가 약화될 수 있다. 도 4c를 참조하면, 삽입층 상에 고분자를 포함하는 저항변화층이 형성될 수 있다. 저항변화층의 상기 고분자는, 예를 들어, V3D3(1,3,5-trivinyl-1,3,5-trimethylcyclotrisiloxane)를 포함할 수 있다. 상기 고분자는 pV3D3 이거나 이를 포함할 수 있다. 따라서, 저항변화층은, 예컨대, pV3D3로 구성될 수 있다. 저 항변화층의 두께는, 예를 들어, 약 5∼100 nm 또는 약 5∼80 nm 정도의 범위를 가질 수 있다. 저항변화층 이 상기한 두께 범위를 갖는 경우, 저항변화층의 저항 변화 특성을 확보하는데 유리할 수 있다. 저항 변화층의 두께가 약 5 nm 미만으로 감소되면, 박막(즉, 131)의 절연성을 유지하기가 어려울 수 있다. 저항 변화층의 두께가 약 100 nm 이상으로 두꺼워지면, 박막(즉, 131) 내 필라멘트의 형성이 어려울 수 있다. 저항변화층은 iCVD(initiated chemical vapor deposition) 공정으로 형성될 수 있다. 이때, iCVD 공정의 증착 속도(deposition rate)를 증가시키는 방법으로 박막(즉, 저항변화층)의 밀도를 낮춰줌으로써, 의도적으로박막(즉, 저항변화층)의 절연성을 어느 정도 낮춰줄 수 있다. 상기 iCVD 공정은 개시제를 이용한 CVD 공정으로, 자유 라디칼(free radical)을 이용한 연쇄 중합 반응을 이용한다. iCVD 공정에서는 개시제와 단량체를 기화하여 기상에서 고분자 반응이 이루어지게 함으로써, 고분자 박막을 기판의 표면에 증착할 수 있다. 도 4d를 참조하면, 저항변화층 상에 활성 전극(active electrode)에 해당하는 제 2 전극을 형성할 수 있다. 제 2 전극은, 예를 들어, 구리(Cu), 은(Ag) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 도 4e를 참조하면, 제 1 전극, 삽입층, 저항변화층 및 제 2 전극이 순차로 적층된 적층 구 조체를 소정 형태로 패터닝하여 멤리스터 소자가 제조될 수 있다. 그러나, 도 4a 내지 도 4e에서 설명한 멤리스터 소자의 제조 방법은 예시적인 것이고, 이는 다양하게 변화될 수 있다. 도 4e에 도시된 멤리스터 소자는 도 1을 참조하여 설명한 멤리스터 소자와 동일한 구조 및 특성을 가 질 수 있다. 따라서, 저항변화층 내에 ECM 필라멘트가 형성될 수 있고, 삽입층 내에 VCM 필라멘트가 형성될 수 있다. 멤리스터 소자는 저항변화층의 저항 변화에 따른 시냅틱(synaptic) 특성을 가질 수 있다. 그 밖에도 도 4e의 멤리스터 소자의 다양한 특성은 도 1을 참조하여 설명한 바를 참조할 수 있다. 도 5는 본 발명의 일 실시예에 따른 멤리스터 소자의 온도(K) 증가에 따른 저항(Ω) 변화를 보여주는 그래프이 다. 상기 멤리스터 소자는 Cu 전극/pV3D3층/Al2O3층/Pt 전극 구조를 갖는다. 여기서, Pt 전극은 제 1 전극(비활 성 전극)이고, Al2O3층은 삽입층이고, pV3D3층은 저항변화층이고, Cu 전극은 제 2 전극(활성 전극)이다. 온도 증 가에 따라서, 저항변화층 내에서 전도 필라멘트(즉, ECM 필라멘트)의 드리프트(drift)가 발생될 수 있다. 여기 서는, 10000 μS 이상의 높은 전도도를 갖는 전도 필라멘트를 사용하였다. 도 6은 도 5의 결과로부터 얻어진 것으로, T-T0 값과 (R/R0)-1 값 사이의 관계를 보여주는 그래프이다. 여기서, T0는 초기 온도를, T는 변화된 온도를, R0는 온도 T0에서의 초기 저항을, R은 온도 T에서의 저항을 나타낸다. 도 6을 참조하면, 도 5의 300 K 내지 360 K 범위의 저항 값들로부터, R = R0[1+αR(T-T0)] 식을 활용하여 저항 온도 계수인 αR 을 추출할 수 있다. 여기서, 추출된 αR은 1.51±0.39 (×10-3 K-1) 이었다[즉, αR = 1.51± 0.39 (×10-3 K-1)]. 벌크 Cu의 경우, 저항 온도 계수가 4.1 (×10-3 K-1) 정도이지만, Cu 나노와이어와 같이 직경이 나노스케일 수준 으로 얇아질 경우, 저항 온도 계수는 1.5 (×10-3 K-1) 정도까지 감소될 수 있다. 이는 Cu 나노와이어의 직경에 따른 저항 온도 계수(αR)의 변화를 보여주는 도 7의 그래프로부터 확인할 수 있다. 도 7은 공지의 데이터로부 터 작성된 것이다. 따라서, 도 6에서 얻어진 저항 온도 계수(αR)로부터, 본 발명의 실시예에 따른 멤리스터 소자의 전도 필라멘트 는 나노스케일을 갖는 Cu 나노와이어와 유사한 저항 온도 계수(αR)를 갖는다는 것을 확인할 수 있다. 이는 저항 변화층 내에 형성되는 전도 필라멘트가 Cu 이온의 확산에 의해 형성된 Cu 필라멘트라는 것을 의미할 수 있다. 도 8은 본 발명의 일 실시예에 따른 멤리스터 소자(150a)의 구성을 모식적으로 보여주는 단면도이다. 도 8을 참조하면, 멤리스터 소자(150a)는 제 1 전극(110a)과 제 2 전극(140a) 사이에 삽입층(120a) 및 저항변화 층(130a)이 배치된 구성을 가질 수 있다. 여기서, 제 1 전극(110a)은 Pt 전극일 수 있고, 삽입층(120a)은 Al2O3 층일 수 있고, 저항변화층(130a)은 pV3D3층일 수 있고, 제 2 전극(140a)은 Cu 전극일 수 있다. 포밍(forming) 공정을 통해, 삽입층(120a) 내에 VCM 필라멘트가 형성될 수 있다. 전기적 신호의 인가 조건에 따라, 저항변화층 (130a) 내에 ECM 필라멘트가 생성 및 붕괴되면서, VCM 필라멘트와 ECM 필라멘트가 전기적으로 직렬 연결된 멤리 스터 소자(150a)의 저항이 변화될 수 있다. 상기 VCM 필라멘트가 형성된 삽입층(120a)은, 예컨대, 약 13000 μS 정도의 전도도를 가질 수 있고, 저항변화층(130a)의 전도도는, 예컨대, 약 0 ∼ 12000 μS 정도의 범위에서 변 화될 수 있다. 도 9는 본 발명의 실시예에 따른 멤리스터 소자에 인가되는 전류 펄스(current pulse)와 그에 따른 전도도 변화 및 인가 전압의 변화를 보여주는 그래프이다. 도 9의 좌측 그래프는 전류 펄스(current pulse)에 따른 전도도 변화를 보여주고, 우측 그래프는 전류 펄스(current pulse)에 따른 인가 전압의 변화를 보여준다. 여기서, 상기실시예에 따른 멤리스터 소자는 도 8에서 설명한 바와 같은 Cu/pV3D3/Al2O3/Pt 구조를 갖는다. 도 10은 비교예에 따른 멤리스터 소자에 인가되는 전류 펄스(current pulse)와 그에 따른 전도도 변화 및 인가 전압의 변화를 보여주는 그래프이다. 도 10의 좌측 그래프는 전류 펄스(current pulse)에 따른 전도도 변화를 보여주고, 우측 그래프는 전류 펄스(current pulse)에 따른 인가 전압의 변화를 보여준다. 여기서, 상기 비교예 에 따른 멤리스터 소자는 Cu/pV3D3/Pt 구조를 갖는다. 즉, 상기 비교예에 따른 멤리스터 소자는 본 발명의 실시 예에 따른 구조에서 삽입층(Al2O3층)이 배제된 구조를 갖는다. 도 9 및 도 10을 참조하면, 실시예에 따른 멤리스터 소자와 비교예에 따른 멤리스터 소자는 서로 다른 특성을 나타내는 것을 확인할 수 있다. 비교예에 따른 멤리스터 소자의 경우(도 10), 높은 current pulse 영역에서 지속적으로 전도도가 증가되는 것을 확인할 수 있고, 또한, current pulse 증가에 따른 전압 증가 정도가 비교적 크지 않은 것을 확인할 수 있다. 이에 반해, 실시예에 따른 멤리스터 소자의 경우(도 9), 높은 current pulse 영역에서 전도도 증가가 비교적 느 리게(더디게) 발생한 것을 확인할 수 있다. 또한, 낮은 전도도 영역에서의 전도도 업데이트시 전압이 크게 증가 하지 않았지만(A영역), 125번째 current pulse 부터 전압이 비교적 빠르게 증가하였으며(B영역), 200번째 current pulse 부터는 컴플라이언스(compliance) 전압으로 인해 전압 포화(saturation)가 발생한 것(C영역)을 확인할 수 있다. 다시, 도 8 내지 도 10을 함께 참조하면, 상기한 비교예 및 실시예에서의 전도도 업데이트 특성 차이는 삽입층 (Al2O3층)의 적용 여부에 의한 것으로 추측될 수 있다. 실시예에 따른 멤리스터 소자의 경우, 삽입층(Al2O3층) 내에 형성된 VCM 필라멘트가 전압 분배 성분으로 작용함으로써, 비교예에 따른 멤리스터 소자와는 다른 전도도 업데이트 특성을 가질 수 있다. 실시예에 따른 멤리스터 소자에서 저항변화층(pV3D3층) 내에 형성되는 ECM 필라 멘트가 낮은 전도도를 갖는 경우, 대부분의 전압 강하는 ECM 필라멘트에서 나타날 수 있다. ECM 필라멘트의 전 도도가 점진적으로 상승하면서 VCM 필라멘트의 전도도와 유사한 수준이 될 수 있고, 결과적으로, 전압 분배로 인해 ECM 필라멘트에 인가되는 전압이 점차 감소하면서 전체 전도도 업데이트를 위해 더 많은 인가 전압이 요구 될 수 있다. 도 11은 비교예 및 실시예에 따른 멤리스터 소자에 대한 전류 스윕 동작을 진행할 때, 해당 멤리스터 소자에 인 가되는 전압의 변화를 보여주는 그래프이다. 도 11의 (a)는 비교예에 따른 멤리스터 소자에 대한 결과이고, 상 기 비교예에 따른 멤리스터 소자는 Cu/pV3D3/Pt 구조를 갖는다. 도 11의 (b)는 실시예에 따른 멤리스터 소자에 대한 결과이고, 상기 실시예에 따른 멤리스터 소자는 Cu/pV3D3/Al2O3/Pt 구조를 갖는다. 도 11의 (c)는 소정의 펄스 넘버(pulse number) 범위에서 (a)와 (b)의 결과를 겹쳐서 보여주는 그래프이다. 도 11의 (c) 그래프를 참조하면, 동일 전류를 흘려주기 위해 인가되는 전압이 전반적으로 비교예 보다 실시예에 따른 멤리스터 소자에서 큰 것을 알 수 있다. 이는 삽입층(Al2O3층)의 사용으로 인해, 제 1 전극에서 제 2 전극 (활성 전극)으로의 전자의 이동이 감소되었기 때문일 수 있다. 상기 제 2 전극(활성 전극)으로의 전자의 이동의 감소는 박막(저항변화층) 내 활성 금속이온(즉, Cu)의 산화-환원 비율(즉, redox rate)을 감소시킬 수 있고, 이 는 전도 필라멘트의 형상을 변화시킬 수 있다. 예컨대, 산화-환원 비율(즉, redox rate)이 감소하면, 원뿔 형상 (conical shape) 필라멘트의 형성이 우세할 수 있다. 삽입층(Al2O3층)을 적용함으로써, 전기적 자극에 의한 박막 (저항변화층) 내 Cu(활성 금속이온)의 분포 및 Cu 농도 구배를 제어하는 효과를 얻을 수 있다. 도 12는 다양한 조건으로 제조된 실시예에 따른 멤리스터 소자의 포밍(forming) 공정 직후, 전압 스윕에 따른 멤리스터 소자의 리셋(reset) 특성을 보여주는 그래프이다. 도 12의 실시예에 따른 멤리스터 소자는 Cu/pV3D3/Al2O3/Pt 구조를 갖되, (a)의 경우 Al2O3층의 ALD 증착 온도(공정 온도)가 150℃ 이었고, (b)의 경우 Al2O3층의 ALD 증착 온도가 200℃ 이었으며, (c)의 경우 Al2O3층의 ALD 증착 온도가 250℃ 이었다. 도 12를 참조하면, 초기 포밍(forming) 공정 후, 리셋(reset) 시도에 따라 전도도 값이 결과적으로는 크게 감소 하지만, 일부 영역에서는 초기에 전도도 값이 증가되는 현상을 나타낸 것을 알 수 있다. 이는 네거티브 셋 (negative set)(N-SET)이라는 현상으로서, 형성된 필라멘트 주변부에 포밍(forming) 시 잔류된 Cu 이온 혹은 클 러스터에 의한 효과일 수 있다. 포밍(forming) 공정 직후에 대부분의 소자에서 이러한 현상이 관찰되는 것을 확 인할 수 있다. 하지만, 도 12의 (b) 및 (c)의 일부 소자에서는 이러한 현상이 발생되지 않고 점진적인 전도도 감소가 나타나는 안정적인 셋(set) 현상을 보였다. 또한, Al2O3층의 ALD 증착 온도가 200℃ 및 250℃인 소자,즉, (b) 및 (c)의 소자의 경우, 리셋 전압(reset voltage)이 대부분 약 0.8 V 이하이고, 리셋(reset)을 위한 추가적인 전기적 스트레스가 박막(저항변화층)에 인가되지 않았음을 추정할 수 있다. 하지만 Al2O3층의 ALD 증착 온도가 150℃인 소자, 즉, (a) 소자의 경우, 대부분 0.8 V 이상에서 리셋이 발생되는데, 이 경우, 보다 강화된 줄 히팅(Joule heating)을 소자에 발생시켜 박막(저항변화층)의 열화 및 동작 신뢰성 감소를 가져올 수 있다. 따라서, Al2O3층의 ALD 증착 온도는 약 200℃ 이상, 예컨대, 약 200∼300℃ 정도인 것이 바람직할 수 있다. 도 13은 다양한 조건으로 제조된 실시예에 따른 멤리스터 소자의 포밍(forming) 공정 및 몇번(2∼3번)의 스위칭 동작 후, 전압 스윕에 따른 멤리스터 소자의 리셋(reset) 특성을 보여주는 그래프이다. 도 13의 실시예에 따른 멤리스터 소자는 Cu/pV3D3/Al2O3/Pt 구조를 갖되, (a)의 경우 Al2O3층의 ALD 증착 온도(공정 온도)가 150℃ 이었 고, (b)의 경우 Al2O3층의 ALD 증착 온도가 200℃ 이었으며, (c)의 경우 Al2O3층의 ALD 증착 온도가 250℃ 이었 다. 도 13을 참조하면, 초기 포밍(forming) 직후, N-SET 현상이 모든 증착 온도에서 나타났던 양상(도 12)과 달리, Al2O3층의 ALD 증착 온도가 200℃ 및 250℃인 소자, 즉, (b) 및 (c)의 소자의 경우, 이러한 N-SET 현상이 급격 하게 줄어들면서 점진적인 리셋(reset)이 발생되는 것을 확인할 수 있다. 하지만 Al2O3층의 ALD 증착 온도가 150 ℃인 소자, 즉, (a) 소자의 경우는 여러번의 리셋(reset) 동작 이후에도 N-SET 현상이 발생한 것을 알 수 있다. 이는 상대적으로 저온에서 증착된 Al2O3 박막을 적용한 경우, 잔류하는 Cu 이온 혹은 클러스터가 비교적 많다는 것을 의미할 수 있다. 이는 Al2O3의 증착 온도가 낮을수록 Al2O3 내에서 Cu 이온의 이동도가 증가하기 때문일 수 있다. 아울러, 고온 공정으로 증착되어 상대적으로 밀도가 높은 박막(Al2O3층) 내에서 활성 금속이온의 이동은 상대적 으로 높은 활성화 에너지(activation energy)에 의해 제한될 수 있다. 따라서, 이 경우, 필라멘트의 붕괴가 필 라멘트 주변의 안정된 구조로 인해 늦춰지게 되면서, 장기 상태 신뢰성이 향상될 수 있다. 또한, 고온 공정으로 증착되어 상대적으로 밀도가 높은 박막(Al2O3층)을 사용하는 경우, 소자 막질의 열화(degradation)를 최소화하면 서 침투된 활성 금속이온들의 확산을 최소화시킬 수 있고, 그에 따라, 전도도 상태 값의 변동을 감소시킬 수 있 다. 도 12 및 도 13의 결과로부터, 약 200℃ 이상의 공정 온도로 증착된 Al2O3층을 사용할 경우, 소자의 열화를 억제 또는 방지할 수 있고, 시냅스 소자의 신뢰성(장기 상태 신뢰성)을 더욱 향상시킬 수 있음을 알 수 있다. 약 200 ℃ 이상의 적절한 공정 온도를 통해 증착된 Al2O3층을 적용함으로써, Cu 농도 구배 조절, 박막의 열화 감소, 멤 리스터 소자의 시냅틱 동작(아날로그 스위칭)의 신뢰성 향상 등의 효과를 얻을 수 있다. 도 14는 본 발명의 일 실시예에 따른 멤리스터 소자를 시냅틱 소자에 적용하는 경우를 보여주는 개념도이 다. 도 14를 참조하면, 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron) 사이의 연결부인 시냅스를 회로적으로 구성할 때, 본 발명의 실시예에 따른 멤리스터 소자를 적용할 수 있다. 프리-뉴런(pre-neuron)은 프리-스 파이크(pre-spike) 신호를 시냅스에 입력할 수 있고, 시냅스는 소정의 시냅틱 신호(synaptic signal)를 포스트- 뉴런(post-neuron)으로 전달할 수 있으며, 포스트-뉴런(post-neuron)은 포스트-스파이크(post-spike) 신호를 발생할 수 있다. 시냅스가 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron)을 연결하는 것과 유사하게, 멤리 스터 소자는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)와 포스트-시냅틱 뉴런 회로(post- synaptic neuron circuit)를 연결하는 역할을 할 수 있다. 이러한 구성을 회로적으로 도시하면 도 15와 같을 수 있다. 도 15는 본 발명의 일 실시예에 따른 멤리스터 소자를 포함하는 시냅틱 소자를 보여주는 단면도이다. 도 15를 참조하면, 멤리스터 소자의 제 2 전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)에 연결될 수 있다. 멤리스터 소자의 제 1 전극은 포스트-시냅틱 뉴런 회로(post- synaptic neuron circuit)(N2)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)로 부터 프리-스파이크(pre-spike) 신호가 제 2 전극에 인가될 수 있고, 제 1 전극을 통해서 시냅틱 신 호(synaptic signal), 즉, 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post- synaptic neuron circuit)(N2)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로부터 포스트-스파이크(post-spike) 신호가 발생할 수 있다. 제 1 전극과 제 2 전극 사이에 전기적 신호가 인가됨에 따라서, 멤리스터 소자의 강화(potentiation) 또는 억제(depression) 현상이 발생할 수 있다. 도 16은 본 발명의 일 실시예에 따른 멤리스터 소자를 적용한 시냅틱 어레이 소자를 보여주는 회로도이다. 도 16을 참조하면, 복수의 멤리스터 소자가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다. 복수의 제 1 배선(W10)이 배열될 수 있고, 이와 교차하는 복수의 제 2 배선(W20)이 배열될 수 있으며, 제 1 배선(W10) 과 제 2 배선(W20)의 교차점에 멤리스터 소자가 구비될 수 있다. 복수의 제 1 배선(W10)은 멤리스터 소자 의 제 2 전극에 연결될 수 있고, 복수의 제 2 배선(W20)은 멤리스터 소자의 제 1 전극에 연결될 수 있다. 제 1 배선(W10)은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)에 연결될 수 있고, 제 2 배선(W20)은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)로부터 제 1 배선(W10)을 통해 멤리스터 소자 의 제 2 전극에 프리-스파이크(pre-spike) 신호가 인가될 수 있다. 멤리스터 소자의 제 1 전극를 통해 시 냅틱 신호(synaptic signal), 즉, 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로 (post-synaptic neuron circuit)(N20)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로부터 포스트-스파이크(post-spike) 신호가 발생할 수 있다. 본 발명의 다른 실시예에 따르면, 상기한 실시예에 따른 시냅틱 소자(즉, 시냅스 소자)를 적용한 뉴로모픽 (neuromorphic) 소자 및 시스템을 구성할 수 있다. 시냅틱 소자를 적용한 뉴로모픽 소자 및 시스템의 구성은 잘 알려진 바, 이에 대한 구체적인 설명은 생략한다. 이상에서 설명한 본 발명의 실시예들에 따르면, 우수하고 안정적인 시냅틱 특성(아날로그적 스위칭 특성)을 가 지면서 아울러 원하는 목표 전도도 값으로의 도달 특성 및 향상된 장기 상태 신뢰성을 갖는 멤리스터 소자를 구 현할 수 있다. 이러한 실시예들에 따른 멤리스터 소자를 적용하면, 우수한 성능 및 신뢰성(장기 상태 신뢰성)을 갖는 시냅틱 소자 및 뉴로모픽 소자를 구현할 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 9 및 도 11 내지 도 16 등을 참조하여 설 명한 멤리스터 소자, 그 제조 방법, 멤리스터 소자를 포함하는 시냅틱 소자 및 시냅틱 소자를 포함하는 뉴로모 픽 소자가, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2022-0036243", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 멤리스터 소자를 보여주는 단면도이다. 도 2는 본 발명의 일 실시예에 따른 멤리스터 소자의 강화(potentiation)-억제(depression) 특성을 평가한 결과 를 보여주는 그래프이다. 도 3은 본 발명의 일 실시예에 따른 멤리스터 소자의 전도도 값의 시간 변화에 따른 유지 특성을 보여주는 그래 프이다. 도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 멤리스터 소자의 제조 방법을 보여주는 단면도이다. 도 5는 본 발명의 일 실시예에 따른 멤리스터 소자의 온도(K) 증가에 따른 저항(Ω) 변화를 보여주는 그래프이 다. 도 6은 도 5의 결과로부터 얻어진 것으로, T-T0 값과 (R/R0)-1 값 사이의 관계를 보여주는 그래프이다. 도 7은 Cu 나노와이어의 직경에 따른 저항 온도 계수(αR)의 변화를 보여주는 그래프이다. 도 8은 본 발명의 일 실시예에 따른 멤리스터 소자의 구성을 모식적으로 보여주는 단면도이다. 도 9는 본 발명의 실시예에 따른 멤리스터 소자에 인가되는 전류 펄스(current pulse)와 그에 따른 전도도 변화 및 인가 전압의 변화를 보여주는 그래프이다. 도 10은 비교예에 따른 멤리스터 소자에 인가되는 전류 펄스(current pulse)와 그에 따른 전도도 변화 및 인가 전압의 변화를 보여주는 그래프이다. 도 11은 비교예 및 실시예에 따른 멤리스터 소자에 대한 전류 스윕 동작을 진행할 때, 해당 멤리스터 소자에 인 가되는 전압의 변화를 보여주는 그래프이다. 도 12는 다양한 조건으로 제조된 실시예에 따른 멤리스터 소자의 포밍(forming) 공정 직후, 전압 스윕에 따른 멤리스터 소자의 리셋(reset) 특성을 보여주는 그래프이다. 도 13은 다양한 조건으로 제조된 실시예에 따른 멤리스터 소자의 포밍(forming) 공정 및 몇번의 스위칭 동작 후, 전압 스윕에 따른 멤리스터 소자의 리셋(reset) 특성을 보여주는 그래프이다. 도 14는 본 발명의 일 실시예에 따른 멤리스터 소자를 시냅틱 소자에 적용하는 경우를 보여주는 개념도이다. 도 15는 본 발명의 일 실시예에 따른 멤리스터 소자를 포함하는 시냅틱 소자를 보여주는 단면도이다. 도 16은 본 발명의 일 실시예에 따른 멤리스터 소자를 적용한 시냅틱 어레이 소자를 보여주는 회로도이다."}
