# ImplementaÃ§Ã£o da MÃ¡quina de Controle de uma CPU em VHDL âš™ï¸

Projeto desenvolvido para a implementaÃ§Ã£o da **mÃ¡quina de controle** de uma **CPU** fornecida, utilizando **VHDL** e testando a implementaÃ§Ã£o no **simulador Quartus**, utilizando a FPGA **DE0_CV**.

---

[**IntroduÃ§Ã£o**](#introduÃ§Ã£o-) Â· [**Objetivo do Projeto**](#objetivo-do-projeto-) Â· [**Arquitetura da CPU**](#arquitetura-da-cpu-) Â· [**Estrutura do Projeto**](#estrutura-do-projeto-) Â· [**InstalaÃ§Ã£o e ConfiguraÃ§Ã£o**](#instalaÃ§Ã£o-e-configuraÃ§Ã£o-) Â· [**Materiais de ReferÃªncia**](#materiais-de-referÃªncia-)

---

## IntroduÃ§Ã£o ðŸ“œ

Neste projeto, implementamos a **mÃ¡quina de controle** de um processador baseado em **VHDL**, responsÃ¡vel por gerenciar os estados do processador, executar instruÃ§Ãµes e manipular o fluxo de dados dentro da CPU.  
A implementaÃ§Ã£o foi testada no **Quartus** usando a pasta **DE0_CV** para simulaÃ§Ã£o e verificaÃ§Ã£o da lÃ³gica.

---

## Objetivo do Projeto ðŸŽ¯

A proposta deste projeto Ã©:
- Implementar a **mÃ¡quina de controle** do processador fornecido em **VHDL**.  
- Garantir a execuÃ§Ã£o correta das **instruÃ§Ãµes do processador**.  
- Simular e testar a implementaÃ§Ã£o utilizando o **Quartus** na pasta **DE0_CV**.  

A CPU conta com um **banco de registradores, unidade lÃ³gica e aritmÃ©tica (ULA), controlador de memÃ³ria e interface com vÃ­deo**, permitindo a execuÃ§Ã£o de diversas instruÃ§Ãµes.

---

## Arquitetura da CPU ðŸ–¥ï¸

A CPU implementada possui os seguintes componentes principais:

- **Banco de Registradores:** ContÃ©m **8 registradores** de 16 bits para armazenar dados temporÃ¡rios.
- **ULA (Unidade LÃ³gica e AritmÃ©tica):** ResponsÃ¡vel por operaÃ§Ãµes matemÃ¡ticas e lÃ³gicas.
- **MÃ¡quina de Controle:** Define os estados do processador (**fetch, decode, exec, halted**).
- **Sinais de Controle:**  
  - **M1, M5, RW:** Controle de memÃ³ria.  
  - **PC, IR, MAR, SP:** Registradores internos.  
  - **Videoflag, VGA_Pos, VGA_Char:** Interface de saÃ­da de vÃ­deo.  
  - **Key:** Entrada do teclado.  

---

## Estrutura do Projeto ðŸ“‚

A estrutura do projeto Ã© organizada da seguinte forma:
  ```bash
ðŸ“‚ CPU
â”‚-- ðŸ“‚ DE0_CV # Arquivos para simulaÃ§Ã£o no Quartus
â”‚-- ðŸ“œ cpu.vhd # ImplementaÃ§Ã£o principal da CPU em VHDL
â”‚-- ðŸ“œ README.md # DocumentaÃ§Ã£o do projeto
  ```


---

## InstalaÃ§Ã£o e ConfiguraÃ§Ã£o ðŸ’¾

### 1ï¸âƒ£ **Requisitos**
Para rodar o projeto, vocÃª precisarÃ¡:
- **Quartus Prime** (Intel FPGA Software)
- **ModelSim** (para simulaÃ§Ã£o VHDL)
- **Ambiente Linux ou Windows** com suporte para compilaÃ§Ã£o VHDL

### 2ï¸âƒ£ **Passos para InstalaÃ§Ã£o**
1. Clone o repositÃ³rio e entre no diretÃ³rio do projeto:
  ```bash
   git clone https://github.com/SeuUsuario/CPU_VHDL_Project.git  
   cd CPU_VHDL_Project/
  ```

2. Abra o Quartus e carregue o projeto:

   - Execute o Quartus Prime.  
   - VÃ¡ em **File > Open Project** e selecione `DE0_CV/DE0_CV.qpf`.

3. Compile o cÃ³digo:

   - No Quartus, clique em **Compile Design**.  
   - Aguarde a compilaÃ§Ã£o da CPU.

4. Simule o comportamento da CPU:

   - Abra o **ModelSim**.  
   - Carregue o arquivo de testbench (`DE0_CV/testbench.vhd`).  
   - Execute a simulaÃ§Ã£o para visualizar o funcionamento da CPU.

---

## Materiais de ReferÃªncia ðŸ“š

ðŸ“Œ **Links Ãšteis**
- [DocumentaÃ§Ã£o do Quartus Prime](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html)
- [IntroduÃ§Ã£o ao VHDL](https://www.nandland.com/vhdl/)
- [SimulaÃ§Ã£o com ModelSim](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/model-sim.html)
