TimeQuest Timing Analyzer report for mp1
Sun Feb  4 01:00:09 2018
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Feb  4 01:00:07 2018 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.03 MHz ; 117.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.455 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.295 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.559 ; 3.353 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.238 ; 3.041 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.289 ; 3.114 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.326 ; 3.147 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.258 ; 3.101 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.486 ; 3.284 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.271 ; 3.091 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.270 ; 3.060 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.559 ; 3.353 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.400 ; 3.170 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.531 ; 3.251 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.451 ; 3.183 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.467 ; 3.173 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.450 ; 3.177 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.878 ; 2.729 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.426 ; 3.191 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.005 ; 2.800 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.674 ; 3.456 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.380 ; -2.222 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.696 ; -2.494 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.746 ; -2.563 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.761 ; -2.559 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.718 ; -2.552 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.914 ; -2.689 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.728 ; -2.541 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.724 ; -2.510 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.004 ; -2.791 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.894 ; -2.676 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.997 ; -2.716 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.915 ; -2.615 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.957 ; -2.678 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.920 ; -2.647 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.380 ; -2.222 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.900 ; -2.660 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.510 ; -2.289 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.836 ; -2.592 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.161 ; 7.082 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.301 ; 6.263 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.605 ; 6.534 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.338 ; 6.308 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.349 ; 6.198 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.646 ; 6.599 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.698 ; 6.655 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.638 ; 6.596 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.555 ; 6.496 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.030 ; 6.007 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.018 ; 5.933 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.562 ; 6.506 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.012 ; 5.994 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 7.161 ; 7.082 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.306 ; 6.255 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.733 ; 6.682 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.677 ; 6.590 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.482 ; 6.526 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.007 ; 6.026 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.482 ; 6.526 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.083 ; 7.214 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.929 ; 6.826 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.486 ; 6.360 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.913 ; 6.796 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.403 ; 6.281 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.174 ; 6.098 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.358 ; 6.244 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.044 ; 5.944 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.929 ; 6.826 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.134 ; 6.000 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.621 ; 6.565 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.180 ; 6.155 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.815 ; 6.771 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.359 ; 6.325 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.850 ; 6.799 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.261 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.600 ; 6.545 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.997 ; 5.947 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.522 ; 6.428 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.712 ; 5.633 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.985 ; 5.946 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.277 ; 6.207 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.021 ; 5.990 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.031 ; 5.885 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.334 ; 6.287 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.386 ; 6.343 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.326 ; 6.284 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.229 ; 6.169 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.728 ; 5.705 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.715 ; 5.633 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.233 ; 6.177 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.712 ; 5.691 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.823 ; 6.745 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.992 ; 5.940 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.416 ; 6.364 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.346 ; 6.259 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.704 ; 5.724 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.704 ; 5.724 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.178 ; 6.218 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.050 ; 6.097 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.718 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.164 ; 6.040 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.587 ; 6.474 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.084 ; 5.965 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.888 ; 5.812 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.040 ; 5.929 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.763 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.602 ; 6.502 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.849 ; 5.720 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.292 ; 6.236 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.889 ; 5.863 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.494 ; 6.450 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.044 ; 6.008 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.530 ; 6.479 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.949 ; 5.891 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.270 ; 6.215 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.718 ; 5.669 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.851 ; 5.789 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.77 MHz ; 126.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.112 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.271 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.308 ; 3.108 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.020 ; 2.832 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.063 ; 2.888 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.088 ; 2.905 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.037 ; 2.875 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.243 ; 3.066 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.046 ; 2.872 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.042 ; 2.838 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.308 ; 3.108 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.168 ; 2.956 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.283 ; 3.021 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.201 ; 2.961 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.238 ; 2.973 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.199 ; 2.965 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.664 ; 2.529 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.185 ; 2.972 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.808 ; 2.619 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.411 ; 3.221 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.242 ; -2.097 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.555 ; -2.359 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.599 ; -2.415 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.604 ; -2.397 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.574 ; -2.403 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.751 ; -2.550 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.582 ; -2.400 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.576 ; -2.364 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.832 ; -2.625 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.737 ; -2.535 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.829 ; -2.564 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.743 ; -2.473 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.805 ; -2.552 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.748 ; -2.509 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.242 ; -2.097 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.735 ; -2.517 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.387 ; -2.185 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.669 ; -2.453 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.796 ; 6.719 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.941 ; 5.902 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.228 ; 6.150 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.983 ; 5.930 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.996 ; 5.862 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.293 ; 6.269 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.356 ; 6.334 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.297 ; 6.275 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.191 ; 6.115 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.708 ; 5.682 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.687 ; 5.596 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.194 ; 6.119 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.689 ; 5.665 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.796 ; 6.719 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.949 ; 5.888 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.379 ; 6.348 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.291 ; 6.215 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.160 ; 6.180 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.671 ; 5.695 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.160 ; 6.180 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.677 ; 6.801 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.576 ; 6.481 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.132 ; 6.010 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.562 ; 6.460 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.053 ; 5.942 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.843 ; 5.755 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.008 ; 5.903 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.708 ; 5.615 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.576 ; 6.481 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.792 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.235 ; 6.161 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.839 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.456 ; 6.424 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.010 ; 5.948 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.486 ; 6.449 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.911 ; 5.844 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.220 ; 6.150 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.669 ; 5.608 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.161 ; 6.051 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.412 ; 5.326 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.652 ; 5.616 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.928 ; 5.853 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.693 ; 5.643 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.706 ; 5.578 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.007 ; 5.985 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.070 ; 6.049 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.011 ; 5.991 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.893 ; 5.820 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.434 ; 5.409 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.412 ; 5.326 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.893 ; 5.823 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.415 ; 5.391 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.486 ; 6.413 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.662 ; 5.603 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.089 ; 6.060 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.988 ; 5.916 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.401 ; 5.425 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.401 ; 5.425 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.881 ; 5.901 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.725 ; 5.780 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.418 ; 5.360 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.836 ; 5.719 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.264 ; 6.167 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.761 ; 5.656 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.582 ; 5.498 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.716 ; 5.616 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.458 ; 5.368 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.277 ; 6.187 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.533 ; 5.406 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.934 ; 5.863 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.574 ; 5.562 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.162 ; 6.132 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.721 ; 5.661 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.193 ; 6.158 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.626 ; 5.562 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.917 ; 5.850 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.418 ; 5.360 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.542 ; 5.469 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.758 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.337 ; 2.324 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.110 ; 2.100 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.156 ; 2.152 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.121 ; 2.108 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.152 ; 2.149 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.260 ; 2.234 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.157 ; 2.144 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.106 ; 2.083 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.337 ; 2.324 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.184 ; 2.162 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.212 ; 2.174 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.183 ; 2.141 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.228 ; 2.200 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.200 ; 2.147 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.803 ; 1.799 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.193 ; 2.163 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.970 ; 1.952 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.330 ; 2.315 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.515 ; -1.504 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.795 ; -1.784 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.840 ; -1.835 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.793 ; -1.767 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.837 ; -1.832 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.925 ; -1.886 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.841 ; -1.827 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.791 ; -1.767 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.012 ; -1.999 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.891 ; -1.874 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.905 ; -1.860 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.875 ; -1.804 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.934 ; -1.911 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.892 ; -1.834 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.515 ; -1.504 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.886 ; -1.850 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.688 ; -1.658 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.853 ; -1.826 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.030 ; 5.086 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.367 ; 4.373 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.562 ; 4.570 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.409 ; 4.415 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.427 ; 4.384 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.691 ; 4.745 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.690 ; 4.778 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.682 ; 4.736 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.523 ; 4.537 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.186 ; 4.174 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.193 ; 4.148 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.553 ; 4.562 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.169 ; 4.197 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.030 ; 5.086 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.334 ; 4.362 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.761 ; 4.805 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.590 ; 4.606 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.652 ; 4.599 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.149 ; 4.161 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.652 ; 4.599 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.869 ; 4.927 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.884 ; 4.920 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.497 ; 4.476 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.884 ; 4.919 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.424 ; 4.406 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.301 ; 4.273 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.431 ; 4.399 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.167 ; 4.131 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.879 ; 4.920 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.268 ; 4.209 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.570 ; 4.598 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.294 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.797 ; 4.857 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.389 ; 4.423 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.777 ; 4.877 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.303 ; 4.326 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.594 ; 4.617 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.129 ; 4.124 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.469 ; 4.429 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.961 ; 3.943 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.150 ; 4.155 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.336 ; 4.343 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.191 ; 4.196 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.208 ; 4.167 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.475 ; 4.526 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.474 ; 4.559 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.467 ; 4.517 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.299 ; 4.311 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 3.977 ; 3.967 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.986 ; 3.943 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.328 ; 4.336 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.961 ; 3.987 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.799 ; 4.850 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.118 ; 4.144 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.541 ; 4.582 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.363 ; 4.378 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 3.943 ; 3.957 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 3.943 ; 3.957 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.438 ; 4.388 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.218 ; 4.242 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.940 ; 3.936 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.274 ; 4.253 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.660 ; 4.691 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.204 ; 4.186 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.105 ; 4.078 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.211 ; 4.179 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 3.978 ; 3.945 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.655 ; 4.692 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.074 ; 4.017 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.343 ; 4.369 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.095 ; 4.097 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.576 ; 4.632 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.172 ; 4.203 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.558 ; 4.653 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.089 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.365 ; 4.386 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.940 ; 3.936 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.069 ; 4.025 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.455 ; 0.182 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 1.455 ; 0.182 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.559 ; 3.353 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.238 ; 3.041 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.289 ; 3.114 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.326 ; 3.147 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.258 ; 3.101 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.486 ; 3.284 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.271 ; 3.091 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.270 ; 3.060 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.559 ; 3.353 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.400 ; 3.170 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.531 ; 3.251 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.451 ; 3.183 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.467 ; 3.173 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.450 ; 3.177 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.878 ; 2.729 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.426 ; 3.191 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.005 ; 2.800 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.674 ; 3.456 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.515 ; -1.504 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.795 ; -1.784 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.840 ; -1.835 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.793 ; -1.767 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.837 ; -1.832 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.925 ; -1.886 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.841 ; -1.827 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.791 ; -1.767 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.012 ; -1.999 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.891 ; -1.874 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.905 ; -1.860 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.875 ; -1.804 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.934 ; -1.911 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.892 ; -1.834 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.515 ; -1.504 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.886 ; -1.850 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.688 ; -1.658 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.853 ; -1.826 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.161 ; 7.082 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.301 ; 6.263 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.605 ; 6.534 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.338 ; 6.308 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.349 ; 6.198 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.646 ; 6.599 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.698 ; 6.655 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.638 ; 6.596 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.555 ; 6.496 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.030 ; 6.007 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.018 ; 5.933 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.562 ; 6.506 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.012 ; 5.994 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 7.161 ; 7.082 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.306 ; 6.255 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.733 ; 6.682 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.677 ; 6.590 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.482 ; 6.526 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.007 ; 6.026 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.482 ; 6.526 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.083 ; 7.214 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.929 ; 6.826 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.486 ; 6.360 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.913 ; 6.796 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.403 ; 6.281 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.174 ; 6.098 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.358 ; 6.244 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.044 ; 5.944 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.929 ; 6.826 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.134 ; 6.000 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.621 ; 6.565 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.180 ; 6.155 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.815 ; 6.771 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.359 ; 6.325 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.850 ; 6.799 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.261 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.600 ; 6.545 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.997 ; 5.947 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.522 ; 6.428 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.961 ; 3.943 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.150 ; 4.155 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.336 ; 4.343 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.191 ; 4.196 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.208 ; 4.167 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.475 ; 4.526 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.474 ; 4.559 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.467 ; 4.517 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.299 ; 4.311 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 3.977 ; 3.967 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.986 ; 3.943 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.328 ; 4.336 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.961 ; 3.987 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.799 ; 4.850 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.118 ; 4.144 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.541 ; 4.582 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.363 ; 4.378 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 3.943 ; 3.957 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 3.943 ; 3.957 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.438 ; 4.388 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.218 ; 4.242 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.940 ; 3.936 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.274 ; 4.253 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.660 ; 4.691 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.204 ; 4.186 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.105 ; 4.078 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.211 ; 4.179 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 3.978 ; 3.945 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.655 ; 4.692 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.074 ; 4.017 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.343 ; 4.369 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.095 ; 4.097 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.576 ; 4.632 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.172 ; 4.203 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.558 ; 4.653 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.089 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.365 ; 4.386 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.940 ; 3.936 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.069 ; 4.025 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 669273   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 669273   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Feb  4 01:00:05 2018
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.455               0.000 clk 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.112               0.000 clk 
Info (332146): Worst-case hold slack is 0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.271               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.758
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.758               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Sun Feb  4 01:00:09 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


