Fitter report for nios2_SG_DMA_test
Sat Oct 12 17:51:49 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Oct 12 17:51:49 2019           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; nios2_SG_DMA_test                               ;
; Top-level Entity Name              ; nios2_SG_DMA_test                               ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22E22C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,876 / 22,320 ( 31 % )                         ;
;     Total combinational functions  ; 5,032 / 22,320 ( 23 % )                         ;
;     Dedicated logic registers      ; 5,070 / 22,320 ( 23 % )                         ;
; Total registers                    ; 5070                                            ;
; Total pins                         ; 12 / 80 ( 15 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 250,432 / 608,256 ( 41 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP4CE22E22C8        ;                                       ;
; Use smart compilation                                              ; On                  ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                  ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[0] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[1] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[2] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[3] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[4] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[5] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[6] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|b_q[8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[7] ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[0]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[1]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[2]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[3]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[4]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[5]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[6]           ; PORTADATAOUT     ;                       ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|b_q[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|q_a[7]           ; PORTADATAOUT     ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+-------------+-------------------+--------------+----------------+---------------+----------------+
; Name        ; Ignored Entity    ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+-------------+-------------------+--------------+----------------+---------------+----------------+
; Virtual Pin ; nios2_SG_DMA_test ;              ; o_tx_frame_cnt ; ON            ; QSF Assignment ;
+-------------+-------------------+--------------+----------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10313 ) ; 0.00 % ( 0 / 10313 )       ; 0.00 % ( 0 / 10313 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10313 ) ; 0.00 % ( 0 / 10313 )       ; 0.00 % ( 0 / 10313 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8032 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 360 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1909 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/output_files/nios2_SG_DMA_test.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,876 / 22,320 ( 31 % )    ;
;     -- Combinational with no register       ; 1806                       ;
;     -- Register only                        ; 1844                       ;
;     -- Combinational with a register        ; 3226                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2329                       ;
;     -- 3 input functions                    ; 1574                       ;
;     -- <=2 input functions                  ; 1129                       ;
;     -- Register only                        ; 1844                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3907                       ;
;     -- arithmetic mode                      ; 1125                       ;
;                                             ;                            ;
; Total registers*                            ; 5,070 / 22,648 ( 22 % )    ;
;     -- Dedicated logic registers            ; 5,070 / 22,320 ( 23 % )    ;
;     -- I/O registers                        ; 0 / 328 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 560 / 1,395 ( 40 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 12 / 80 ( 15 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 34 / 66 ( 52 % )           ;
; Total block memory bits                     ; 250,432 / 608,256 ( 41 % ) ;
; Total block memory implementation bits      ; 313,344 / 608,256 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 12                         ;
;     -- Global clocks                        ; 12 / 20 ( 60 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6.8% / 6.6% / 7.0%         ;
; Peak interconnect usage (total/H/V)         ; 20.3% / 19.1% / 21.9%      ;
; Maximum fan-out                             ; 2547                       ;
; Highest non-global fan-out                  ; 2543                       ;
; Total fan-out                               ; 34978                      ;
; Average fan-out                             ; 3.06                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                   ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 5258 / 22320 ( 24 % ) ; 240 / 22320 ( 1 % )   ; 1378 / 22320 ( 6 % )           ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1536                  ; 107                   ; 163                            ; 0                              ;
;     -- Register only                        ; 1076                  ; 13                    ; 755                            ; 0                              ;
;     -- Combinational with a register        ; 2646                  ; 120                   ; 460                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 1916                  ; 88                    ; 325                            ; 0                              ;
;     -- 3 input functions                    ; 1312                  ; 94                    ; 168                            ; 0                              ;
;     -- <=2 input functions                  ; 954                   ; 45                    ; 130                            ; 0                              ;
;     -- Register only                        ; 1076                  ; 13                    ; 755                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 3151                  ; 218                   ; 538                            ; 0                              ;
;     -- arithmetic mode                      ; 1031                  ; 9                     ; 85                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total registers                             ; 3722                  ; 133                   ; 1215                           ; 0                              ;
;     -- Dedicated logic registers            ; 3722 / 22320 ( 17 % ) ; 133 / 22320 ( < 1 % ) ; 1215 / 22320 ( 5 % )           ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 426 / 1395 ( 31 % )   ; 21 / 1395 ( 2 % )     ; 124 / 1395 ( 9 % )             ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 12                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 102976                ; 0                     ; 147456                         ; 0                              ;
; Total RAM block bits                        ; 147456                ; 0                     ; 165888                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 16 / 66 ( 24 % )      ; 0 / 66 ( 0 % )        ; 18 / 66 ( 27 % )               ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 4631                  ; 205                   ; 1600                           ; 1                              ;
;     -- Registered Input Connections         ; 4499                  ; 143                   ; 1299                           ; 0                              ;
;     -- Output Connections                   ; 945                   ; 332                   ; 35                             ; 5125                           ;
;     -- Registered Output Connections        ; 112                   ; 298                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 28154                 ; 1544                  ; 6568                           ; 5134                           ;
;     -- Registered Connections               ; 15812                 ; 1044                  ; 3665                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 178                   ; 347                   ; 663                            ; 4388                           ;
;     -- sld_hub:auto_hub                     ; 347                   ; 20                    ; 170                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 663                   ; 170                   ; 64                             ; 738                            ;
;     -- hard_block:auto_generated_inst       ; 4388                  ; 0                     ; 738                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 59                    ; 144                   ; 285                            ; 1                              ;
;     -- Output Ports                         ; 93                    ; 161                   ; 159                            ; 4                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 63                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 95                    ; 145                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 15                    ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 46                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 106                   ; 76                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 111                   ; 90                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 89                    ; 147                            ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; F_LED1    ; 76    ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; F_LED2    ; 77    ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; PB3       ; 83    ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; PB4       ; 80    ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; arm_tx    ; 112   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; i_sys_clk ; 127   ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; rx        ; 98    ; 6        ; 53           ; 20           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; vlc_rx    ; 106   ; 6        ; 53           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; arm_rx    ; 110   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_pwm_64k ; 31    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx        ; 101   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vlc_tx    ; 104   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO        ; rx                      ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; tx                      ; Dual Purpose Pin          ;
; 106      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; vlc_rx                  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 8 ( 50 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 7 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 10 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 9 ( 44 % )  ; 3.3V          ; --           ;
; 6        ; 4 / 10 ( 40 % ) ; 3.3V          ; --           ;
; 7        ; 3 / 12 ( 25 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 16         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 40         ; 2        ; o_pwm_64k                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 55       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 112        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 116        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 117        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 126        ; 5        ; F_LED1                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 127        ; 5        ; F_LED2                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 134        ; 5        ; PB4                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 138        ; 5        ; PB3                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 141        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 142        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 159        ; 6        ; rx                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 161        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 162        ; 6        ; tx                                                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 164        ; 6        ; vlc_tx                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 173        ; 6        ; vlc_rx                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 178        ; 7        ; arm_rx                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 180        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 181        ; 7        ; arm_tx                                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 182        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 183        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 184        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 190        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 191        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 197        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 205        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 127      ; 210        ; 7        ; i_sys_clk                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 129      ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 218        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 219        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 221        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 224        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 227        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 242        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 245        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 246        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------------------+
; Name                          ; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------+
; SDC pin name                  ; m_clk_gen|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                           ;
; Compensate clock              ; clock0                                                                           ;
; Compensated input/output pins ; --                                                                               ;
; Switchover type               ; --                                                                               ;
; Input frequency 0             ; 24.0 MHz                                                                         ;
; Input frequency 1             ; --                                                                               ;
; Nominal PFD frequency         ; 24.0 MHz                                                                         ;
; Nominal VCO frequency         ; 576.0 MHz                                                                        ;
; VCO post scale K counter      ; 2                                                                                ;
; VCO frequency control         ; Auto                                                                             ;
; VCO phase shift step          ; 217 ps                                                                           ;
; VCO multiply                  ; --                                                                               ;
; VCO divide                    ; --                                                                               ;
; Freq min lock                 ; 12.5 MHz                                                                         ;
; Freq max lock                 ; 27.09 MHz                                                                        ;
; M VCO Tap                     ; 0                                                                                ;
; M Initial                     ; 1                                                                                ;
; M value                       ; 24                                                                               ;
; N value                       ; 1                                                                                ;
; Charge pump current           ; setting 1                                                                        ;
; Loop filter resistance        ; setting 24                                                                       ;
; Loop filter capacitance       ; setting 0                                                                        ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                               ;
; Bandwidth type                ; Medium                                                                           ;
; Real time reconfigurable      ; Off                                                                              ;
; Scan chain MIF file           ; --                                                                               ;
; Preserve PLL counter order    ; Off                                                                              ;
; PLL location                  ; PLL_3                                                                            ;
; Inclk0 signal                 ; i_sys_clk                                                                        ;
; Inclk1 signal                 ; --                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                    ;
; Inclk1 signal type            ; --                                                                               ;
+-------------------------------+----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+---------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 120 ; 0.2 MHz          ; 0 (0 ps)    ; 0.09 (217 ps)    ; 50/50      ; C1      ; 480           ; 240/240 Even ; C0            ; 1       ; 0       ; m_clk_gen|altpll_component|auto_generated|pll1|clk[0] ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 960 ; 0.03 MHz         ; 0 (0 ps)    ; 0.09 (217 ps)    ; 50/50      ; C3      ; 512           ; 256/256 Even ; C2            ; 1       ; 0       ; m_clk_gen|altpll_component|auto_generated|pll1|clk[1] ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[2]            ; clock2       ; 4    ; 15  ; 6.4 MHz          ; 0 (0 ps)    ; 0.50 (217 ps)    ; 50/50      ; C4      ; 90            ; 45/45 Even   ; --            ; 1       ; 0       ; m_clk_gen|altpll_component|auto_generated|pll1|clk[2] ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C2      ; 45            ; 22/23 Odd    ; --            ; 1       ; 0       ;                                                       ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C0      ; 6             ; 3/3 Even     ; --            ; 1       ; 0       ;                                                       ;
+---------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; tx        ; Missing drive strength ;
; arm_rx    ; Missing drive strength ;
; vlc_tx    ; Missing drive strength ;
; o_pwm_64k ; Missing drive strength ;
+-----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+---------------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                           ; Entity Name                       ; Library Name        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+---------------------+
; |nios2_SG_DMA_test                                                                                                                      ; 6876 (51)   ; 5070 (23)                 ; 0 (0)         ; 250432      ; 34   ; 0            ; 0       ; 0         ; 12   ; 0            ; 1806 (28)    ; 1844 (0)          ; 3226 (58)        ; |nios2_SG_DMA_test                                                                                                                                                                                                                                                                                                                                            ; nios2_SG_DMA_test                 ; work                ;
;    |PCS_TOP:m_PCS_TOP|                                                                                                                  ; 3837 (0)    ; 2663 (0)                  ; 0 (0)         ; 21056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1174 (0)     ; 841 (0)           ; 1822 (0)         ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP                                                                                                                                                                                                                                                                                                                          ; PCS_TOP                           ; work                ;
;       |RX_TOP:m_rx_top|                                                                                                                 ; 3399 (1)    ; 2296 (1)                  ; 0 (0)         ; 21056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1103 (0)     ; 714 (0)           ; 1582 (1)         ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top                                                                                                                                                                                                                                                                                                          ; RX_TOP                            ; work                ;
;          |RS_DE_LANE_QUATUS:m_rx_rs_dec|                                                                                                ; 1174 (0)    ; 671 (0)                   ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 501 (0)      ; 85 (0)            ; 588 (0)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec                                                                                                                                                                                                                                                                            ; RS_DE_LANE_QUATUS                 ; work                ;
;             |auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|                                                                                ; 1174 (20)   ; 671 (20)                  ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 501 (0)      ; 85 (7)            ; 588 (11)         ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst                                                                                                                                                                                                                                 ; auk_rs_dec_top_atl                ; work                ;
;                |auk_rs_bms_atl:\key_full:key|                                                                                           ; 598 (352)   ; 304 (304)                 ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (80)     ; 33 (33)           ; 271 (231)        ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key                                                                                                                                                                                                    ; auk_rs_bms_atl                    ; work                ;
;                   |auk_rs_gfdiv:gf_div1|                                                                                                ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 8 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1                                                                                                                                                                               ; auk_rs_gfdiv                      ; work                ;
;                      |altsyncram:rom|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom                                                                                                                                                                ; altsyncram                        ; work                ;
;                         |altsyncram_udq3:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated                                                                                                                                 ; altsyncram_udq3                   ; work                ;
;                      |auk_rs_gfmul:gf_mul|                                                                                              ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|auk_rs_gfmul:gf_mul                                                                                                                                                           ; auk_rs_gfmul                      ; work                ;
;                   |auk_rs_gfmul:\g13:1:gf_mul1|                                                                                         ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfmul:\g13:1:gf_mul1                                                                                                                                                                        ; auk_rs_gfmul                      ; work                ;
;                   |auk_rs_gfmul:\g13:2:gf_mul1|                                                                                         ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfmul:\g13:2:gf_mul1                                                                                                                                                                        ; auk_rs_gfmul                      ; work                ;
;                   |auk_rs_gfmul:\g13:3:gf_mul1|                                                                                         ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfmul:\g13:3:gf_mul1                                                                                                                                                                        ; auk_rs_gfmul                      ; work                ;
;                   |auk_rs_gfmul:\g13:4:gf_mul1|                                                                                         ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfmul:\g13:4:gf_mul1                                                                                                                                                                        ; auk_rs_gfmul                      ; work                ;
;                |auk_rs_chn_atl:chnr|                                                                                                    ; 160 (114)   ; 91 (91)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (23)      ; 6 (6)             ; 85 (66)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr                                                                                                                                                                                                             ; auk_rs_chn_atl                    ; work                ;
;                   |auk_rs_gfdiv:gf_div|                                                                                                 ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 14 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div                                                                                                                                                                                         ; auk_rs_gfdiv                      ; work                ;
;                      |altsyncram:rom|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom                                                                                                                                                                          ; altsyncram                        ; work                ;
;                         |altsyncram_udq3:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated                                                                                                                                           ; altsyncram_udq3                   ; work                ;
;                      |auk_rs_gfmul:gf_mul|                                                                                              ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 14 (14)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|auk_rs_gfmul:gf_mul                                                                                                                                                                     ; auk_rs_gfmul                      ; work                ;
;                   |auk_rs_gfmul_cnt:\g5:2:gf_mul2|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfmul_cnt:\g5:2:gf_mul2                                                                                                                                                                              ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g5:3:gf_mul2|                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfmul_cnt:\g5:3:gf_mul2                                                                                                                                                                              ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g5:4:gf_mul2|                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfmul_cnt:\g5:4:gf_mul2                                                                                                                                                                              ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\ifg4:g9:2:gf_mul3|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfmul_cnt:\ifg4:g9:2:gf_mul3                                                                                                                                                                         ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\ifg4:g9:3:gf_mul3|                                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfmul_cnt:\ifg4:g9:3:gf_mul3                                                                                                                                                                         ; auk_rs_gfmul_cnt                  ; work                ;
;                |auk_rs_mem_atl:mem_ctrl|                                                                                                ; 308 (308)   ; 192 (192)                 ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 39 (39)           ; 155 (155)        ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl                                                                                                                                                                                                         ; auk_rs_mem_atl                    ; work                ;
;                   |altsyncram:RAM_DP_12|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_12                                                                                                                                                                                    ; altsyncram                        ; work                ;
;                      |altsyncram_mj43:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_12|altsyncram_mj43:auto_generated                                                                                                                                                     ; altsyncram_mj43                   ; work                ;
;                   |altsyncram:RAM_DP_34|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_34                                                                                                                                                                                    ; altsyncram                        ; work                ;
;                      |altsyncram_mj43:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_34|altsyncram_mj43:auto_generated                                                                                                                                                     ; altsyncram_mj43                   ; work                ;
;                   |altsyncram:RAM_DP_err_value|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_err_value                                                                                                                                                                             ; altsyncram                        ; work                ;
;                      |altsyncram_4p43:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_err_value|altsyncram_4p43:auto_generated                                                                                                                                              ; altsyncram_4p43                   ; work                ;
;                |auk_rs_syn_atl:syn|                                                                                                     ; 90 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 66 (64)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn                                                                                                                                                                                                              ; auk_rs_syn_atl                    ; work                ;
;                   |auk_rs_gfmul_cnt:\g1:3:gf_mul1|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn|auk_rs_gfmul_cnt:\g1:3:gf_mul1                                                                                                                                                                               ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g1:4:gf_mul1|                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn|auk_rs_gfmul_cnt:\g1:4:gf_mul1                                                                                                                                                                               ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g1:5:gf_mul1|                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn|auk_rs_gfmul_cnt:\g1:5:gf_mul1                                                                                                                                                                               ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g1:6:gf_mul1|                                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn|auk_rs_gfmul_cnt:\g1:6:gf_mul1                                                                                                                                                                               ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g1:7:gf_mul1|                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn|auk_rs_gfmul_cnt:\g1:7:gf_mul1                                                                                                                                                                               ; auk_rs_gfmul_cnt                  ; work                ;
;                   |auk_rs_gfmul_cnt:\g1:8:gf_mul1|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_syn_atl:syn|auk_rs_gfmul_cnt:\g1:8:gf_mul1                                                                                                                                                                               ; auk_rs_gfmul_cnt                  ; work                ;
;          |RX_INTERFACE:m_rx_interface|                                                                                                  ; 159 (76)    ; 98 (34)                   ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (41)      ; 27 (4)            ; 71 (32)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface                                                                                                                                                                                                                                                                              ; RX_INTERFACE                      ; work                ;
;             |ASYNCFIFOGA:m_asyncfifo|                                                                                                   ; 84 (17)     ; 64 (0)                    ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (16)      ; 23 (0)            ; 41 (2)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo                                                                                                                                                                                                                                                      ; ASYNCFIFOGA                       ; work                ;
;                |fifomem_ga:fifomem|                                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 4 (4)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|fifomem_ga:fifomem                                                                                                                                                                                                                                   ; fifomem_ga                        ; work                ;
;                   |altsyncram:mem_rtl_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|fifomem_ga:fifomem|altsyncram:mem_rtl_0                                                                                                                                                                                                              ; altsyncram                        ; work                ;
;                      |altsyncram_8tc1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|fifomem_ga:fifomem|altsyncram:mem_rtl_0|altsyncram_8tc1:auto_generated                                                                                                                                                                               ; altsyncram_8tc1                   ; work                ;
;                |rptr_empty_ga:rptr_empty|                                                                                               ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 19 (19)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|rptr_empty_ga:rptr_empty                                                                                                                                                                                                                             ; rptr_empty_ga                     ; work                ;
;                |sync_r2w_ga:sync_r2w|                                                                                                   ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 8 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|sync_r2w_ga:sync_r2w                                                                                                                                                                                                                                 ; sync_r2w_ga                       ; work                ;
;                   |DFF_:rptr_sync|                                                                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|sync_r2w_ga:sync_r2w|DFF_:rptr_sync                                                                                                                                                                                                                  ; DFF_                              ; work                ;
;                |sync_w2r_ga:sync_w2r|                                                                                                   ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 9 (0)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|sync_w2r_ga:sync_w2r                                                                                                                                                                                                                                 ; sync_w2r_ga                       ; work                ;
;                   |DFF_:rptr_sync|                                                                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 9 (9)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|sync_w2r_ga:sync_w2r|DFF_:rptr_sync                                                                                                                                                                                                                  ; DFF_                              ; work                ;
;                |wptr_full_ga:wptr_full|                                                                                                 ; 23 (23)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 17 (17)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|wptr_full_ga:wptr_full                                                                                                                                                                                                                               ; wptr_full_ga                      ; work                ;
;          |data_s2p:data_s2p|                                                                                                            ; 135 (135)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 109 (109)         ; 18 (18)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p                                                                                                                                                                                                                                                                                        ; data_s2p                          ; work                ;
;          |desyn:desyn|                                                                                                                  ; 1915 (337)  ; 1381 (151)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (185)    ; 485 (29)          ; 897 (131)        ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn                                                                                                                                                                                                                                                                                              ; desyn                             ; work                ;
;             |altshift_taps:max_shiftreg_rtl_0|                                                                                          ; 80 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 44 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0                                                                                                                                                                                                                                                             ; altshift_taps                     ; work                ;
;                |shift_taps_akm:auto_generated|                                                                                          ; 80 (1)      ; 80 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 44 (1)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated                                                                                                                                                                                                                               ; shift_taps_akm                    ; work                ;
;                   |altsyncram_p861:altsyncram4|                                                                                         ; 74 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 38 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4                                                                                                                                                                                                   ; altsyncram_p861                   ; work                ;
;                      |altsyncram:ram_block7a0|                                                                                          ; 74 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 38 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0                                                                                                                                                                           ; altsyncram                        ; work                ;
;                         |altsyncram_05i3:auto_generated|                                                                                ; 74 (74)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 38 (11)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0|altsyncram_05i3:auto_generated                                                                                                                                            ; altsyncram_05i3                   ; work                ;
;                            |decode_lsa:address_decoder|                                                                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0|altsyncram_05i3:auto_generated|decode_lsa:address_decoder                                                                                                                 ; decode_lsa                        ; work                ;
;                            |mux_nob:output_mux|                                                                                         ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0|altsyncram_05i3:auto_generated|mux_nob:output_mux                                                                                                                         ; mux_nob                           ; work                ;
;                   |cntr_6pf:cntr1|                                                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                                                ; cntr_6pf                          ; work                ;
;                   |cntr_p8h:cntr5|                                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|cntr_p8h:cntr5                                                                                                                                                                                                                ; cntr_p8h                          ; work                ;
;             |fir:matching_filter_inst|                                                                                                  ; 1498 (1498) ; 1150 (1150)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 348 (348)    ; 420 (420)         ; 730 (730)        ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|fir:matching_filter_inst                                                                                                                                                                                                                                                                     ; fir                               ; work                ;
;          |remove_chec_symbol:m_remove_chec_symbol|                                                                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 12 (12)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|remove_chec_symbol:m_remove_chec_symbol                                                                                                                                                                                                                                                                  ; remove_chec_symbol                ; work                ;
;       |TX_TOP:m_tx_top|                                                                                                                 ; 438 (18)    ; 367 (20)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 127 (14)          ; 240 (2)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top                                                                                                                                                                                                                                                                                                          ; TX_TOP                            ; work                ;
;          |RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|                                                                                ; 142 (0)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 14 (0)            ; 105 (0)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc                                                                                                                                                                                                                                                            ; RS_ENC_LANE_QUATUS                ; work                ;
;             |auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|                                                                                ; 142 (139)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (20)      ; 14 (14)           ; 105 (97)         ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst                                                                                                                                                                                                                 ; auk_rs_enc_top_atl                ; work                ;
;                |auk_rs_gfmul_cnt:\ifg_std:cmuln|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|auk_rs_gfmul_cnt:\ifg_std:cmuln                                                                                                                                                                                 ; auk_rs_gfmul_cnt                  ; work                ;
;          |TX_INTERFACE:m_tx_interface|                                                                                                  ; 84 (84)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 46 (46)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|TX_INTERFACE:m_tx_interface                                                                                                                                                                                                                                                                              ; TX_INTERFACE                      ; work                ;
;          |add_synheader_p:add_synheader_p|                                                                                              ; 34 (34)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 6 (6)             ; 21 (21)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|add_synheader_p:add_synheader_p                                                                                                                                                                                                                                                                          ; add_synheader_p                   ; work                ;
;          |data_p2s:data_p2s|                                                                                                            ; 42 (42)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (22)           ; 18 (18)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|data_p2s:data_p2s                                                                                                                                                                                                                                                                                        ; data_p2s                          ; work                ;
;          |man_code:man_code_inst|                                                                                                       ; 122 (1)     ; 121 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 71 (0)            ; 50 (1)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst                                                                                                                                                                                                                                                                                   ; man_code                          ; work                ;
;             |altshift_taps:data_coded_rtl_0|                                                                                            ; 121 (0)     ; 120 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 71 (0)            ; 49 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0                                                                                                                                                                                                                                                    ; altshift_taps                     ; work                ;
;                |shift_taps_hkm:auto_generated|                                                                                          ; 121 (1)     ; 120 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 71 (1)            ; 49 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated                                                                                                                                                                                                                      ; shift_taps_hkm                    ; work                ;
;                   |altsyncram_22b1:altsyncram2|                                                                                         ; 114 (0)     ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 70 (0)            ; 44 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2                                                                                                                                                                                          ; altsyncram_22b1                   ; work                ;
;                      |altsyncram:ram_block5a0|                                                                                          ; 114 (0)     ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 70 (0)            ; 44 (0)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0                                                                                                                                                                  ; altsyncram                        ; work                ;
;                         |altsyncram_meh3:auto_generated|                                                                                ; 114 (113)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 70 (70)           ; 44 (8)           ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated                                                                                                                                   ; altsyncram_meh3                   ; work                ;
;                            |decode_msa:address_decoder|                                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated|decode_msa:address_decoder                                                                                                        ; decode_msa                        ; work                ;
;                            |mux_qob:output_mux|                                                                                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated|mux_qob:output_mux                                                                                                                ; mux_qob                           ; work                ;
;                   |cntr_7pf:cntr1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|cntr_7pf:cntr1                                                                                                                                                                                                       ; cntr_7pf                          ; work                ;
;                   |cntr_u8h:cntr3|                                                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |nios2_SG_DMA_test|PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|cntr_u8h:cntr3                                                                                                                                                                                                       ; cntr_u8h                          ; work                ;
;    |UART:uart_BAUD_RATE_115200|                                                                                                         ; 109 (109)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 18 (18)           ; 60 (60)          ; |nios2_SG_DMA_test|UART:uart_BAUD_RATE_115200                                                                                                                                                                                                                                                                                                                 ; UART                              ; work                ;
;    |UART:uart_BAUD_RATE_9600|                                                                                                           ; 114 (114)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 17 (17)           ; 61 (61)          ; |nios2_SG_DMA_test|UART:uart_BAUD_RATE_9600                                                                                                                                                                                                                                                                                                                   ; UART                              ; work                ;
;    |clk_gen_1:m_clk_gen|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|clk_gen_1:m_clk_gen                                                                                                                                                                                                                                                                                                                        ; clk_gen_1                         ; work                ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|clk_gen_1:m_clk_gen|altpll:altpll_component                                                                                                                                                                                                                                                                                                ; altpll                            ; work                ;
;          |clk_gen_1_altpll:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated                                                                                                                                                                                                                                                                ; clk_gen_1_altpll                  ; work                ;
;    |fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface|                                                                                  ; 98 (98)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 51 (51)          ; |nios2_SG_DMA_test|fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface                                                                                                                                                                                                                                                                                          ; fifo_2_pcs_tx_interface           ; work                ;
;    |fifo_rx:fifo_rx_inst|                                                                                                               ; 164 (0)     ; 138 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 63 (0)            ; 76 (0)           ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst                                                                                                                                                                                                                                                                                                                       ; fifo_rx                           ; work                ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 164 (0)     ; 138 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 63 (0)            ; 76 (0)           ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                     ; dcfifo_mixed_widths               ; work                ;
;          |dcfifo_1hm1:auto_generated|                                                                                                   ; 164 (47)    ; 138 (36)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (8)       ; 63 (27)           ; 76 (9)           ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated                                                                                                                                                                                                                                          ; dcfifo_1hm1                       ; work                ;
;             |a_gray2bin_8ib:rdptr_g_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                                                                                                          ; a_gray2bin_8ib                    ; work                ;
;             |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                                                                                                          ; a_gray2bin_8ib                    ; work                ;
;             |a_graycounter_3lc:wrptr_g1p|                                                                                               ; 23 (23)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                                                                                                              ; a_graycounter_3lc                 ; work                ;
;             |a_graycounter_777:rdptr_g1p|                                                                                               ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 22 (22)          ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                                                                                                              ; a_graycounter_777                 ; work                ;
;             |alt_synch_pipe_ipl:rs_dgwp|                                                                                                ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|alt_synch_pipe_ipl:rs_dgwp                                                                                                                                                                                                               ; alt_synch_pipe_ipl                ; work                ;
;                |dffpipe_6f9:dffpipe12|                                                                                                  ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|alt_synch_pipe_ipl:rs_dgwp|dffpipe_6f9:dffpipe12                                                                                                                                                                                         ; dffpipe_6f9                       ; work                ;
;             |alt_synch_pipe_jpl:ws_dgrp|                                                                                                ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|alt_synch_pipe_jpl:ws_dgrp                                                                                                                                                                                                               ; alt_synch_pipe_jpl                ; work                ;
;                |dffpipe_7f9:dffpipe15|                                                                                                  ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|alt_synch_pipe_jpl:ws_dgrp|dffpipe_7f9:dffpipe15                                                                                                                                                                                         ; dffpipe_7f9                       ; work                ;
;             |altsyncram_cv61:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|altsyncram_cv61:fifo_ram                                                                                                                                                                                                                 ; altsyncram_cv61                   ; work                ;
;             |cmpr_p76:rdempty_eq_comp|                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|cmpr_p76:rdempty_eq_comp                                                                                                                                                                                                                 ; cmpr_p76                          ; work                ;
;             |cmpr_p76:wrfull_eq_comp|                                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|cmpr_p76:wrfull_eq_comp                                                                                                                                                                                                                  ; cmpr_p76                          ; work                ;
;             |dffpipe_qe9:rs_brp|                                                                                                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                                                                                                                       ; dffpipe_qe9                       ; work                ;
;             |dffpipe_qe9:rs_bwp|                                                                                                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |nios2_SG_DMA_test|fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                       ; dffpipe_qe9                       ; work                ;
;    |fifo_tx:fifo_tx_115200_inst|                                                                                                        ; 197 (0)     ; 168 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 63 (0)            ; 106 (0)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst                                                                                                                                                                                                                                                                                                                ; fifo_tx                           ; work                ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 197 (0)     ; 168 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 63 (0)            ; 106 (0)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                              ; dcfifo_mixed_widths               ; work                ;
;          |dcfifo_3hm1:auto_generated|                                                                                                   ; 197 (70)    ; 168 (56)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (9)       ; 63 (32)           ; 106 (12)         ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated                                                                                                                                                                                                                                   ; dcfifo_3hm1                       ; work                ;
;             |a_gray2bin_9ib:rdptr_g_gray2bin|                                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_gray2bin_9ib:rdptr_g_gray2bin                                                                                                                                                                                                   ; a_gray2bin_9ib                    ; work                ;
;             |a_gray2bin_9ib:rs_dgwp_gray2bin|                                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_gray2bin_9ib:rs_dgwp_gray2bin                                                                                                                                                                                                   ; a_gray2bin_9ib                    ; work                ;
;             |a_graycounter_4lc:wrptr_g1p|                                                                                               ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 21 (21)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_graycounter_4lc:wrptr_g1p                                                                                                                                                                                                       ; a_graycounter_4lc                 ; work                ;
;             |a_graycounter_877:rdptr_g1p|                                                                                               ; 27 (27)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 21 (21)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                       ; a_graycounter_877                 ; work                ;
;             |alt_synch_pipe_gpl:rs_dgwp|                                                                                                ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 9 (0)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_gpl:rs_dgwp                                                                                                                                                                                                        ; alt_synch_pipe_gpl                ; work                ;
;                |dffpipe_4f9:dffpipe12|                                                                                                  ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 9 (9)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_4f9:dffpipe12                                                                                                                                                                                  ; dffpipe_4f9                       ; work                ;
;             |alt_synch_pipe_hpl:ws_dgrp|                                                                                                ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 14 (0)           ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_hpl:ws_dgrp                                                                                                                                                                                                        ; alt_synch_pipe_hpl                ; work                ;
;                |dffpipe_5f9:dffpipe15|                                                                                                  ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 14 (14)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_5f9:dffpipe15                                                                                                                                                                                  ; dffpipe_5f9                       ; work                ;
;             |altsyncram_ev61:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram                                                                                                                                                                                                          ; altsyncram_ev61                   ; work                ;
;             |cmpr_c66:rdempty_eq_comp1_msb|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_c66:rdempty_eq_comp1_msb                                                                                                                                                                                                     ; cmpr_c66                          ; work                ;
;             |cmpr_c66:wrfull_eq_comp_msb|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_c66:wrfull_eq_comp_msb                                                                                                                                                                                                       ; cmpr_c66                          ; work                ;
;             |cmpr_d66:rdempty_eq_comp1_lsb|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_d66:rdempty_eq_comp1_lsb                                                                                                                                                                                                     ; cmpr_d66                          ; work                ;
;             |cmpr_d66:rdempty_eq_comp_lsb|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_d66:rdempty_eq_comp_lsb                                                                                                                                                                                                      ; cmpr_d66                          ; work                ;
;             |cmpr_q76:rdfull_eq_comp|                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_q76:rdfull_eq_comp                                                                                                                                                                                                           ; cmpr_q76                          ; work                ;
;             |dffpipe_0f9:rs_brp|                                                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|dffpipe_0f9:rs_brp                                                                                                                                                                                                                ; dffpipe_0f9                       ; work                ;
;             |dffpipe_0f9:rs_bwp|                                                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|dffpipe_0f9:rs_bwp                                                                                                                                                                                                                ; dffpipe_0f9                       ; work                ;
;             |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                     ; mux_j28                           ; work                ;
;             |mux_j28:rdemp_eq_comp_msb_mux|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                     ; mux_j28                           ; work                ;
;             |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                    ; mux_j28                           ; work                ;
;             |mux_j28:wrfull_eq_comp_msb_mux|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                    ; mux_j28                           ; work                ;
;    |fifo_tx:fifo_tx_9600_inst|                                                                                                          ; 206 (0)     ; 168 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 59 (0)            ; 111 (0)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst                                                                                                                                                                                                                                                                                                                  ; fifo_tx                           ; work                ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 206 (0)     ; 168 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 59 (0)            ; 111 (0)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                ; dcfifo_mixed_widths               ; work                ;
;          |dcfifo_3hm1:auto_generated|                                                                                                   ; 206 (78)    ; 168 (56)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (20)      ; 59 (22)           ; 111 (15)         ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated                                                                                                                                                                                                                                     ; dcfifo_3hm1                       ; work                ;
;             |a_gray2bin_9ib:rdptr_g_gray2bin|                                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_gray2bin_9ib:rdptr_g_gray2bin                                                                                                                                                                                                     ; a_gray2bin_9ib                    ; work                ;
;             |a_gray2bin_9ib:rs_dgwp_gray2bin|                                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_gray2bin_9ib:rs_dgwp_gray2bin                                                                                                                                                                                                     ; a_gray2bin_9ib                    ; work                ;
;             |a_graycounter_4lc:wrptr_g1p|                                                                                               ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 21 (21)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_graycounter_4lc:wrptr_g1p                                                                                                                                                                                                         ; a_graycounter_4lc                 ; work                ;
;             |a_graycounter_877:rdptr_g1p|                                                                                               ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                         ; a_graycounter_877                 ; work                ;
;             |alt_synch_pipe_gpl:rs_dgwp|                                                                                                ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 13 (0)           ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_gpl:rs_dgwp                                                                                                                                                                                                          ; alt_synch_pipe_gpl                ; work                ;
;                |dffpipe_4f9:dffpipe12|                                                                                                  ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 13 (13)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_4f9:dffpipe12                                                                                                                                                                                    ; dffpipe_4f9                       ; work                ;
;             |alt_synch_pipe_hpl:ws_dgrp|                                                                                                ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 2 (0)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_hpl:ws_dgrp                                                                                                                                                                                                          ; alt_synch_pipe_hpl                ; work                ;
;                |dffpipe_5f9:dffpipe15|                                                                                                  ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 2 (2)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_5f9:dffpipe15                                                                                                                                                                                    ; dffpipe_5f9                       ; work                ;
;             |altsyncram_ev61:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram                                                                                                                                                                                                            ; altsyncram_ev61                   ; work                ;
;             |cmpr_c66:rdempty_eq_comp1_msb|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_c66:rdempty_eq_comp1_msb                                                                                                                                                                                                       ; cmpr_c66                          ; work                ;
;             |cmpr_c66:wrfull_eq_comp_msb|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_c66:wrfull_eq_comp_msb                                                                                                                                                                                                         ; cmpr_c66                          ; work                ;
;             |cmpr_d66:rdempty_eq_comp1_lsb|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_d66:rdempty_eq_comp1_lsb                                                                                                                                                                                                       ; cmpr_d66                          ; work                ;
;             |cmpr_d66:rdempty_eq_comp_lsb|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_d66:rdempty_eq_comp_lsb                                                                                                                                                                                                        ; cmpr_d66                          ; work                ;
;             |cmpr_q76:rdfull_eq_comp|                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|cmpr_q76:rdfull_eq_comp                                                                                                                                                                                                             ; cmpr_q76                          ; work                ;
;             |dffpipe_0f9:rs_brp|                                                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|dffpipe_0f9:rs_brp                                                                                                                                                                                                                  ; dffpipe_0f9                       ; work                ;
;             |dffpipe_0f9:rs_bwp|                                                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|dffpipe_0f9:rs_bwp                                                                                                                                                                                                                  ; dffpipe_0f9                       ; work                ;
;             |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                       ; mux_j28                           ; work                ;
;             |mux_j28:rdemp_eq_comp_msb_mux|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                       ; mux_j28                           ; work                ;
;             |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                      ; mux_j28                           ; work                ;
;             |mux_j28:wrfull_eq_comp_msb_mux|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios2_SG_DMA_test|fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                      ; mux_j28                           ; work                ;
;    |manual_rst:m_manual_rst|                                                                                                            ; 30 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; |nios2_SG_DMA_test|manual_rst:m_manual_rst                                                                                                                                                                                                                                                                                                                    ; manual_rst                        ; manual_rst          ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 30 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; |nios2_SG_DMA_test|manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                     ; altsource_probe_top               ; manual_rst          ;
;          |altsource_probe:issp_impl|                                                                                                    ; 30 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; |nios2_SG_DMA_test|manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                           ; altsource_probe                   ; work                ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 30 (3)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 0 (0)             ; 16 (0)           ; |nios2_SG_DMA_test|manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                            ; altsource_probe_body              ; work                ;
;                |altsource_probe_impl:\wider_source_gen:wider_source_inst|                                                               ; 27 (14)     ; 16 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 16 (9)           ; |nios2_SG_DMA_test|manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst                                                                                                                                   ; altsource_probe_impl              ; work                ;
;                   |sld_rom_sr:\no_instance_id_gen:rom_info_inst|                                                                        ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst                                                                                      ; sld_rom_sr                        ; work                ;
;    |pat_gen_switchable:m_pat_gen_switchable|                                                                                            ; 92 (92)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 70 (70)          ; |nios2_SG_DMA_test|pat_gen_switchable:m_pat_gen_switchable                                                                                                                                                                                                                                                                                                    ; pat_gen_switchable                ; work                ;
;    |periodical_pulse_gen:m_periodical_rst_gen|                                                                                          ; 133 (133)   ; 100 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 100 (100)        ; |nios2_SG_DMA_test|periodical_pulse_gen:m_periodical_rst_gen                                                                                                                                                                                                                                                                                                  ; periodical_pulse_gen              ; work                ;
;    |ps_avalon_tx_2_tx_interface:m_ps_avalon_tx_2_tx_interface|                                                                          ; 23 (23)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 14 (14)           ; 6 (6)            ; |nios2_SG_DMA_test|ps_avalon_tx_2_tx_interface:m_ps_avalon_tx_2_tx_interface                                                                                                                                                                                                                                                                                  ; ps_avalon_tx_2_tx_interface       ; work                ;
;    |pulse_gen:m_turn_on_pac_gen|                                                                                                        ; 88 (88)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 67 (67)          ; |nios2_SG_DMA_test|pulse_gen:m_turn_on_pac_gen                                                                                                                                                                                                                                                                                                                ; pulse_gen                         ; work                ;
;    |sld_hub:auto_hub|                                                                                                                   ; 240 (1)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (1)      ; 13 (0)            ; 120 (0)          ; |nios2_SG_DMA_test|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld          ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 239 (0)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 13 (0)            ; 120 (0)          ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld          ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 239 (0)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 13 (0)            ; 120 (0)          ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab         ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 239 (9)     ; 133 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (1)      ; 13 (1)            ; 120 (0)          ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab         ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 237 (0)     ; 125 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 12 (0)            ; 120 (0)          ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab         ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 237 (189)   ; 125 (96)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (86)     ; 12 (11)           ; 120 (93)         ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work                ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work                ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |nios2_SG_DMA_test|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld          ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1378 (145)  ; 1215 (144)                ; 0 (0)         ; 147456      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (1)      ; 755 (144)         ; 460 (1)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work                ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1233 (0)    ; 1071 (0)                  ; 0 (0)         ; 147456      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (0)      ; 611 (0)           ; 460 (0)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work                ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1233 (432)  ; 1071 (370)                ; 0 (0)         ; 147456      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (63)     ; 611 (307)         ; 460 (59)         ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work                ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work                ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work                ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work                ;
;                |lpm_mux:mux|                                                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work                ;
;                   |mux_tsc:auto_generated|                                                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_tsc:auto_generated                                                                                                                              ; mux_tsc                           ; work                ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 147456      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work                ;
;                |altsyncram_4b24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 147456      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated                                                                                                                                                 ; altsyncram_4b24                   ; work                ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work                ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work                ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 5 (5)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work                ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 99 (99)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 10 (10)           ; 58 (58)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work                ;
;             |sld_ela_control:ela_control|                                                                                               ; 399 (1)     ; 376 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 228 (0)           ; 148 (1)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work                ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work                ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 361 (0)     ; 360 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 215 (0)           ; 146 (0)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work                ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 216 (216)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 215 (215)         ; 1 (1)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work                ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 145 (0)     ; 144 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 145 (0)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work                ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work                ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 35 (25)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 9 (0)             ; 3 (2)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work                ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work                ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 158 (10)    ; 142 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 142 (0)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work                ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work                ;
;                   |cntr_8hi:auto_generated|                                                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8hi:auto_generated                                                             ; cntr_8hi                          ; work                ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work                ;
;                   |cntr_g9j:auto_generated|                                                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                      ; cntr_g9j                          ; work                ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work                ;
;                   |cntr_ggi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ggi:auto_generated                                                                            ; cntr_ggi                          ; work                ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work                ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                          ; work                ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work                ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 72 (72)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work                ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work                ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 35 (35)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 8 (8)            ; |nios2_SG_DMA_test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work                ;
;    |syn_threshold:m_syn_threshold|                                                                                                      ; 54 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 40 (0)           ; |nios2_SG_DMA_test|syn_threshold:m_syn_threshold                                                                                                                                                                                                                                                                                                              ; syn_threshold                     ; syn_threshold       ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 54 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 40 (0)           ; |nios2_SG_DMA_test|syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                               ; altsource_probe_top               ; syn_threshold       ;
;          |altsource_probe:issp_impl|                                                                                                    ; 54 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 40 (0)           ; |nios2_SG_DMA_test|syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                     ; altsource_probe                   ; work                ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 54 (3)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 0 (0)             ; 40 (0)           ; |nios2_SG_DMA_test|syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                      ; altsource_probe_body              ; work                ;
;                |altsource_probe_impl:\wider_source_gen:wider_source_inst|                                                               ; 51 (38)     ; 40 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 40 (33)          ; |nios2_SG_DMA_test|syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst                                                                                                                             ; altsource_probe_impl              ; work                ;
;                   |sld_rom_sr:\no_instance_id_gen:rom_info_inst|                                                                        ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst                                                                                ; sld_rom_sr                        ; work                ;
;    |uart_buad_rate_recognize:m_uart_buad_rate_recognize|                                                                                ; 30 (30)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 19 (19)          ; |nios2_SG_DMA_test|uart_buad_rate_recognize:m_uart_buad_rate_recognize                                                                                                                                                                                                                                                                                        ; uart_buad_rate_recognize          ; work                ;
;    |wait_time_threshold:m_wait_time_threshold|                                                                                          ; 38 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 24 (0)           ; |nios2_SG_DMA_test|wait_time_threshold:m_wait_time_threshold                                                                                                                                                                                                                                                                                                  ; wait_time_threshold               ; wait_time_threshold ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 38 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 24 (0)           ; |nios2_SG_DMA_test|wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                   ; altsource_probe_top               ; wait_time_threshold ;
;          |altsource_probe:issp_impl|                                                                                                    ; 38 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 24 (0)           ; |nios2_SG_DMA_test|wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                         ; altsource_probe                   ; work                ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 38 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 0 (0)             ; 24 (0)           ; |nios2_SG_DMA_test|wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                          ; altsource_probe_body              ; work                ;
;                |altsource_probe_impl:\wider_source_gen:wider_source_inst|                                                               ; 35 (22)     ; 24 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 24 (17)          ; |nios2_SG_DMA_test|wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst                                                                                                                 ; altsource_probe_impl              ; work                ;
;                   |sld_rom_sr:\no_instance_id_gen:rom_info_inst|                                                                        ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |nios2_SG_DMA_test|wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst                                                                    ; sld_rom_sr                        ; work                ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; tx        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; arm_rx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; arm_tx    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vlc_tx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PB4       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PB3       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; F_LED1    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; F_LED2    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; o_pwm_64k ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sys_clk ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vlc_rx    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; arm_tx                                                                                   ;                   ;         ;
; PB4                                                                                      ;                   ;         ;
; PB3                                                                                      ;                   ;         ;
; F_LED1                                                                                   ;                   ;         ;
; F_LED2                                                                                   ;                   ;         ;
; rx                                                                                       ;                   ;         ;
;      - uart_buad_rate_recognize:m_uart_buad_rate_recognize|r_continuous_zeros_cnt[15]~35 ; 0                 ; 6       ;
;      - uart_buad_rate_recognize:m_uart_buad_rate_recognize|Selector0~0                   ; 0                 ; 6       ;
;      - uart_buad_rate_recognize:m_uart_buad_rate_recognize|r_curr_state.P_IDLE~0         ; 0                 ; 6       ;
;      - uart_buad_rate_recognize:m_uart_buad_rate_recognize|r_curr_state.P_RECOGNIZED~0   ; 0                 ; 6       ;
;      - UART:uart_BAUD_RATE_115200|rRX_syn_0~0                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[51]~feeder                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]~feeder                      ; 0                 ; 6       ;
; i_sys_clk                                                                                ;                   ;         ;
; vlc_rx                                                                                   ;                   ;         ;
;      - r_serial_rx_data~0                                                                ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; LessThan2~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y17_N10 ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; LessThan5~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X1_Y13_N28  ; 7       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|WideOr8~0                                                                                                                                                                                                             ; LCCOMB_X21_Y29_N20 ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|bdprev~0                                                                                                                                                                                                              ; LCCOMB_X20_Y26_N6  ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|bd~0                                                                                                                                                                                                                  ; LCCOMB_X20_Y25_N28 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|bd~1                                                                                                                                                                                                                  ; LCCOMB_X20_Y25_N8  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|bd~2                                                                                                                                                                                                                  ; LCCOMB_X20_Y25_N30 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|bd~3                                                                                                                                                                                                                  ; LCCOMB_X20_Y25_N10 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|bms_clear~6                                                                                                                                                                                                           ; LCCOMB_X23_Y24_N14 ; 89      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|cnt_mloop~0                                                                                                                                                                                                           ; LCCOMB_X17_Y22_N8  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|deltaprev_ena                                                                                                                                                                                                         ; LCCOMB_X21_Y29_N6  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|llnum~0                                                                                                                                                                                                               ; LCCOMB_X21_Y25_N28 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|next_state.S2                                                                                                                                                                                                         ; LCCOMB_X21_Y30_N0  ; 34      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|sh_omsel_0~0                                                                                                                                                                                                          ; LCCOMB_X20_Y25_N6  ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|state.S12                                                                                                                                                                                                             ; FF_X23_Y24_N19     ; 39      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|state.S2a                                                                                                                                                                                                             ; FF_X17_Y30_N31     ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|synreg_2~0                                                                                                                                                                                                            ; LCCOMB_X23_Y24_N22 ; 40      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|synreg_2~1                                                                                                                                                                                                            ; LCCOMB_X23_Y24_N0  ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|Selector20~2                                                                                                                                                                                                               ; LCCOMB_X26_Y20_N20 ; 70      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|Selector6~0                                                                                                                                                                                                                ; LCCOMB_X21_Y12_N0  ; 75      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|atl_buffer_state.S0                                                                                                                                                                                                        ; FF_X32_Y12_N3      ; 60      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|cwsize_logic_fifo~10                                                                                                                                                                                                       ; LCCOMB_X26_Y11_N8  ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|eop_source_gen                                                                                                                                                                                                             ; LCCOMB_X31_Y11_N12 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_cw_size_ptr[1][3]~7                                                                                                                                                                                                     ; LCCOMB_X26_Y11_N2  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_cw_size_ptr[2][5]~31                                                                                                                                                                                                    ; LCCOMB_X26_Y11_N26 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_cw_size_ptr[3][3]~32                                                                                                                                                                                                    ; LCCOMB_X26_Y11_N28 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_cw_size_ptr[4][8]~33                                                                                                                                                                                                    ; LCCOMB_X26_Y11_N6  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_status_cwsize[3]~2                                                                                                                                                                                                      ; LCCOMB_X26_Y11_N4  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_status_ram_ctrl[2]~1                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N28 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|lf_status_swap[4]~1                                                                                                                                                                                                        ; LCCOMB_X31_Y10_N8  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|numerr_ctrl_lf2[1]~1                                                                                                                                                                                                       ; LCCOMB_X30_Y12_N8  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|numerrhold_q[1][2]~6                                                                                                                                                                                                       ; LCCOMB_X19_Y14_N28 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|numerrhold_q[2][1]~1                                                                                                                                                                                                       ; LCCOMB_X19_Y14_N22 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|numroots~1                                                                                                                                                                                                                 ; LCCOMB_X26_Y16_N8  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|pipe_ptr~1                                                                                                                                                                                                                 ; LCCOMB_X27_Y13_N22 ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|pipe_ptr~6                                                                                                                                                                                                                 ; LCCOMB_X28_Y13_N2  ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|pipe_wr_ptr[1][1]~17                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N6  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|pipe_wr_ptr[2][2]~9                                                                                                                                                                                                        ; LCCOMB_X28_Y13_N30 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|rd_ge_block_size~0                                                                                                                                                                                                         ; LCCOMB_X31_Y11_N14 ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|readadd[2]~0                                                                                                                                                                                                               ; LCCOMB_X28_Y11_N10 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|seed_cnt[5]~10                                                                                                                                                                                                             ; LCCOMB_X28_Y13_N10 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|sop_source_shunt                                                                                                                                                                                                           ; FF_X31_Y11_N7      ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|wr12~0                                                                                                                                                                                                                     ; LCCOMB_X27_Y13_N18 ; 1       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|wr34~0                                                                                                                                                                                                                     ; LCCOMB_X26_Y12_N26 ; 1       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|wr_errvec_ctrl                                                                                                                                                                                                             ; FF_X28_Y13_N9      ; 7       ; Clock enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|writeadd~0                                                                                                                                                                                                                 ; LCCOMB_X27_Y13_N28 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|sink_eop_q                                                                                                                                                                                                                                         ; FF_X21_Y12_N15     ; 37      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|fifomem_ga:fifomem|mem~11                                                                                                                                                                                                                                               ; LCCOMB_X21_Y10_N24 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|c_ati_fifo_rd_en                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y10_N22 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|c_rx_fifo_wr_en                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y10_N26 ; 3       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|r_ati_pkt_len_cnt[15]~1                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y10_N4  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|r_ati_pkt_len_cnt[7]~10                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y10_N22 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|data_en_delay17                                                                                                                                                                                                                                                                                           ; FF_X2_Y23_N9       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk                                                                                                                                                                                                                                                                                              ; FF_X1_Y16_N23      ; 754     ; Clock                                  ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_en_out                                                                                                                                                                                                                                                                                           ; FF_X21_Y12_N7      ; 22      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0|altsyncram_05i3:auto_generated|decode_lsa:address_decoder|w_anode817w[2]                                                                                                                     ; LCCOMB_X12_Y20_N10 ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0|altsyncram_05i3:auto_generated|decode_lsa:address_decoder|w_anode830w[2]                                                                                                                     ; LCCOMB_X12_Y20_N4  ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|altsyncram_p861:altsyncram4|altsyncram:ram_block7a0|altsyncram_05i3:auto_generated|decode_lsa:address_decoder|w_anode838w[2]                                                                                                                     ; LCCOMB_X12_Y20_N0  ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|cntr_p8h:cntr5|counter_comb_bita0~0                                                                                                                                                                                                              ; LCCOMB_X10_Y25_N12 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|altshift_taps:max_shiftreg_rtl_0|shift_taps_akm:auto_generated|dffe6                                                                                                                                                                                                                                            ; FF_X10_Y25_N13     ; 12      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|clk_div8                                                                                                                                                                                                                                                                                                        ; FF_X2_Y16_N9       ; 106     ; Clock                                  ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|clk_div8                                                                                                                                                                                                                                                                                                        ; FF_X2_Y16_N9       ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|count_temp[8]~4                                                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y17_N4  ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|packet_num[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y17_N14 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|r_quatus_rs_rst                                                                                                                                                                                                                                                                                                             ; FF_X28_Y12_N25     ; 673     ; Async. clear                           ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|remove_chec_symbol:m_remove_chec_symbol|r_rs_symbol_cnt[8]~0                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y11_N26 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|count[4]~5                                                                                                                                                                                                                         ; LCCOMB_X31_Y12_N2  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|count_del~0                                                                                                                                                                                                                        ; LCCOMB_X34_Y13_N18 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|process_0~0                                                                                                                                                                                                                        ; LCCOMB_X32_Y13_N8  ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|process_0~1                                                                                                                                                                                                                        ; LCCOMB_X31_Y13_N20 ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|rsin_pipe[3][2]~1                                                                                                                                                                                                                  ; LCCOMB_X35_Y13_N14 ; 72      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|sink_eop_pipe_bk[1]~0                                                                                                                                                                                                              ; LCCOMB_X31_Y13_N10 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|sink_val_pipe[1]                                                                                                                                                                                                                   ; FF_X32_Y13_N27     ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|RS_ENC_LANE_QUATUS:RS_ENC_LANE[0].m_tx_rs_enc|auk_rs_enc_top_atl:auk_rs_enc_top_atl_inst|sink_val_pipe~1                                                                                                                                                                                                                    ; LCCOMB_X32_Y13_N10 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|TX_INTERFACE:m_tx_interface|r_rs_block_cnt[1]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y15_N22 ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|TX_INTERFACE:m_tx_interface|r_state.SOF                                                                                                                                                                                                                                                                                     ; FF_X16_Y15_N19     ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|add_synheader_p:add_synheader_p|count_temp[0]~1                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y16_N28 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|add_synheader_p:add_synheader_p|count_temp[2]                                                                                                                                                                                                                                                                               ; FF_X39_Y16_N7      ; 20      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated|decode_msa:address_decoder|w_anode20w[2]                                                                                                             ; LCCOMB_X40_Y12_N16 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated|decode_msa:address_decoder|w_anode33w[2]                                                                                                             ; LCCOMB_X40_Y12_N20 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated|decode_msa:address_decoder|w_anode41w[2]                                                                                                             ; LCCOMB_X40_Y12_N0  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|altsyncram:ram_block5a0|altsyncram_meh3:auto_generated|decode_msa:address_decoder|w_anode49w[2]                                                                                                             ; LCCOMB_X40_Y12_N22 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|cntr_u8h:cntr3|counter_comb_bita2~0                                                                                                                                                                                                     ; LCCOMB_X21_Y31_N14 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|dffe4                                                                                                                                                                                                                                   ; FF_X21_Y31_N25     ; 16      ; Async. clear                           ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; UART:uart_BAUD_RATE_115200|oRDATA[0]~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y20_N20 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rRBaudCnt[8]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y24_N0  ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rRBitCnt[0]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y20_N2  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rRData[0]~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y20_N8  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rSample_1~6                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y24_N4  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rTBaudCnt[15]~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y20_N4  ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rTBitCnt[1]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y20_N14 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_115200|rTData~1                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y20_N18 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|oRDATA[0]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y29_N28 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rRBaudCnt[5]~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y30_N14 ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rRBitCnt[0]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N16 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rRData[0]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y29_N8  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rSample_1~9                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y30_N16 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rTBaudCnt[15]~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y22_N10 ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rTBitCnt[1]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y22_N28 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART:uart_BAUD_RATE_9600|rTData~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y22_N0  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 726     ; Clock                                  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 28      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; always6~1                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y20_N18 ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                  ; PLL_3              ; 1379    ; Clock                                  ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                  ; PLL_3              ; 46      ; Clock                                  ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                  ; PLL_3              ; 1157    ; Clock                                  ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                  ; PLL_3              ; 2543    ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N8   ; 136     ; Async. clear                           ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; comb~1                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y15_N0   ; 100     ; Async. clear                           ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface|r_ari_frame_len[4]~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y22_N26 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface|r_state.EOF                                                                                                                                                                                                                                                                                                 ; FF_X19_Y20_N19     ; 29      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface|r_state.IDLE                                                                                                                                                                                                                                                                                                ; FF_X19_Y20_N5      ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface|r_tx_symbol_cnt[7]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y15_N0  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_2_pcs_tx_interface:m_fifo_2_pcs_tx_interface|r_wait_cnt[0]~10                                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y23_N6  ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                               ; LCCOMB_X32_Y20_N0  ; 22      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                               ; LCCOMB_X30_Y21_N0  ; 22      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                        ; LCCOMB_X23_Y14_N6  ; 26      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                        ; LCCOMB_X23_Y15_N20 ; 30      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                          ; LCCOMB_X32_Y25_N14 ; 26      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                          ; LCCOMB_X34_Y27_N4  ; 30      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; i_sys_clk                                                                                                                                                                                                                                                                                                                                                     ; PIN_127            ; 1       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|shift_reg[2]~4                                                                                                                                       ; LCCOMB_X32_Y18_N18 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[2]~4                                                                                            ; LCCOMB_X29_Y18_N22 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[1]~2                                                                                       ; LCCOMB_X30_Y18_N14 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; manual_rst:m_manual_rst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                                 ; LCCOMB_X32_Y18_N10 ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; pat_gen_switchable:m_pat_gen_switchable|frame_len_cnt[4]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y15_N18 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pat_gen_switchable:m_pat_gen_switchable|light_modu_tdata[18]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y16_N24 ; 31      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pat_gen_switchable:m_pat_gen_switchable|state.P_DATA                                                                                                                                                                                                                                                                                                          ; FF_X12_Y16_N1      ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; pat_gen_switchable:m_pat_gen_switchable|state.P_IDLE                                                                                                                                                                                                                                                                                                          ; FF_X15_Y12_N23     ; 36      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; pat_gen_switchable:m_pat_gen_switchable|state.P_WAIT                                                                                                                                                                                                                                                                                                          ; FF_X15_Y12_N27     ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; periodical_pulse_gen:m_periodical_rst_gen|r_state.P_IDLE                                                                                                                                                                                                                                                                                                      ; FF_X6_Y9_N5        ; 66      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; periodical_pulse_gen:m_periodical_rst_gen|r_state.P_PULSE                                                                                                                                                                                                                                                                                                     ; FF_X6_Y9_N17       ; 99      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; periodical_pulse_gen:m_periodical_rst_gen|r_state.P_WAIT                                                                                                                                                                                                                                                                                                      ; FF_X6_Y9_N13       ; 34      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ps_avalon_tx_2_tx_interface:m_ps_avalon_tx_2_tx_interface|r_state.FRAME_LEN                                                                                                                                                                                                                                                                                   ; FF_X15_Y15_N5      ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pulse_gen:m_turn_on_pac_gen|r_state.P_IDLE                                                                                                                                                                                                                                                                                                                    ; FF_X45_Y19_N27     ; 34      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pulse_gen:m_turn_on_pac_gen|r_state.P_PULSE                                                                                                                                                                                                                                                                                                                   ; FF_X45_Y19_N1      ; 34      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; s_clk_16d                                                                                                                                                                                                                                                                                                                                                     ; FF_X52_Y17_N7      ; 964     ; Clock                                  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X30_Y18_N23     ; 68      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X29_Y21_N26 ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                             ; LCCOMB_X29_Y21_N18 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                           ; LCCOMB_X29_Y21_N20 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X27_Y21_N10 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~5                              ; LCCOMB_X29_Y22_N10 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~10                             ; LCCOMB_X29_Y22_N28 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~15                             ; LCCOMB_X29_Y22_N14 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~20                             ; LCCOMB_X29_Y22_N8  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                                ; FF_X36_Y18_N9      ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][7]                                ; FF_X35_Y17_N17     ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                                ; LCCOMB_X35_Y18_N18 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~11                               ; LCCOMB_X35_Y18_N26 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13                ; LCCOMB_X29_Y21_N28 ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14                ; LCCOMB_X27_Y21_N6  ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~5                                   ; LCCOMB_X27_Y21_N24 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                         ; LCCOMB_X30_Y18_N2  ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~4                       ; LCCOMB_X34_Y18_N0  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~9                       ; LCCOMB_X34_Y18_N6  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~14                      ; LCCOMB_X34_Y18_N22 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~19                      ; LCCOMB_X34_Y18_N30 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~20        ; LCCOMB_X38_Y10_N22 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20   ; LCCOMB_X37_Y10_N24 ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23   ; LCCOMB_X38_Y10_N16 ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X36_Y23_N21     ; 15      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X35_Y21_N18 ; 34      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X28_Y22_N25     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X36_Y23_N7      ; 77      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X28_Y22_N8  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X35_Y21_N11     ; 50      ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; LCCOMB_X27_Y21_N12 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                         ; LCCOMB_X39_Y20_N12 ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                         ; LCCOMB_X39_Y20_N2  ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                       ; FF_X39_Y20_N15     ; 21      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                      ; LCCOMB_X39_Y20_N24 ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                       ; LCCOMB_X30_Y16_N0  ; 32      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                         ; FF_X36_Y17_N1      ; 415     ; Async. clear                           ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~2                                                                                                                                                                                                 ; LCCOMB_X30_Y16_N26 ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~0                                                                                                                                                                                           ; LCCOMB_X40_Y20_N30 ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                    ; LCCOMB_X39_Y20_N26 ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                     ; LCCOMB_X39_Y20_N16 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                         ; LCCOMB_X37_Y16_N20 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                               ; LCCOMB_X36_Y15_N26 ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[6]~0                                                           ; LCCOMB_X36_Y15_N8  ; 7       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ggi:auto_generated|counter_reg_bit[4]~0                                                                          ; LCCOMB_X37_Y16_N0  ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                             ; LCCOMB_X37_Y15_N24 ; 1       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                     ; LCCOMB_X36_Y15_N4  ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~27                                                                                                                                                                                                               ; LCCOMB_X35_Y9_N12  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                                                                                           ; LCCOMB_X35_Y9_N14  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                             ; LCCOMB_X38_Y20_N28 ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~0                                                                                                                                                                                                                              ; LCCOMB_X30_Y16_N28 ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                            ; LCCOMB_X30_Y16_N16 ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                        ; LCCOMB_X30_Y16_N4  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                 ; LCCOMB_X30_Y16_N6  ; 241     ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|shift_reg[5]~4                                                                                                                                 ; LCCOMB_X8_Y22_N30  ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[0]~4                                                                                      ; LCCOMB_X32_Y23_N12 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[2]~2                                                                                 ; LCCOMB_X32_Y23_N4  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; syn_threshold:m_syn_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                           ; LCCOMB_X32_Y23_N16 ; 22      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; uart_buad_rate_recognize:m_uart_buad_rate_recognize|r_continuous_zeros_cnt[15]~36                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y7_N2   ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|shift_reg[5]~4                                                                                                                     ; LCCOMB_X37_Y25_N24 ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[3]~4                                                                          ; LCCOMB_X37_Y23_N14 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[2]~2                                                                     ; LCCOMB_X37_Y23_N28 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; wait_time_threshold:m_wait_time_threshold|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                               ; LCCOMB_X37_Y23_N20 ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk                                                            ; FF_X1_Y16_N23    ; 754     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|clk_div8                                                                      ; FF_X2_Y16_N9     ; 106     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|r_quatus_rs_rst                                                                           ; FF_X28_Y12_N25   ; 673     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|dffe4 ; FF_X21_Y31_N25   ; 16      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                ; JTAG_X1_Y17_N0   ; 726     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[0]                                ; PLL_3            ; 1379    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[1]                                ; PLL_3            ; 46      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[2]                                ; PLL_3            ; 1157    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; comb~0                                                                                                                      ; LCCOMB_X7_Y10_N8 ; 136     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; comb~1                                                                                                                      ; LCCOMB_X5_Y15_N0 ; 100     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; s_clk_16d                                                                                                                   ; FF_X52_Y17_N7    ; 964     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all       ; FF_X36_Y17_N1    ; 415     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_locked ; 2543    ;
+----------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                             ; Location                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_bms_atl:\key_full:key|auk_rs_gfdiv:gf_div1|altsyncram:rom|altsyncram_udq3:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; RS_DE_LANE_QUATUS_inv_8_285.hex ; M9K_X22_Y29_N0                                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_chn_atl:chnr|auk_rs_gfdiv:gf_div|altsyncram:rom|altsyncram_udq3:auto_generated|ALTSYNCRAM           ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; RS_DE_LANE_QUATUS_inv_8_285.hex ; M9K_X22_Y24_N0                                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_12|altsyncram_mj43:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None                            ; M9K_X33_Y13_N0                                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_34|altsyncram_mj43:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None                            ; M9K_X33_Y12_N0                                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RS_DE_LANE_QUATUS:m_rx_rs_dec|auk_rs_dec_top_atl:auk_rs_dec_top_atl_inst|auk_rs_mem_atl:mem_ctrl|altsyncram:RAM_DP_err_value|altsyncram_4p43:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                            ; M9K_X33_Y14_N0                                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|fifomem_ga:fifomem|altsyncram:mem_rtl_0|altsyncram_8tc1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 9            ; 64           ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 576    ; 64                          ; 9                           ; 64                          ; 9                           ; 576                 ; 1    ; None                            ; M9K_X22_Y10_N0                                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|altsyncram_cv61:fifo_ram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                            ; M9K_X33_Y21_N0, M9K_X33_Y20_N0                                                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None                            ; M9K_X22_Y17_N0, M9K_X22_Y15_N0, M9K_X22_Y14_N0, M9K_X22_Y16_N0                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None                            ; M9K_X33_Y26_N0, M9K_X33_Y28_N0, M9K_X33_Y27_N0, M9K_X33_Y25_N0                                                                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 72           ; 2048         ; 72           ; yes                    ; no                      ; yes                    ; no                      ; 147456 ; 2048                        ; 72                          ; 2048                        ; 72                          ; 147456              ; 18   ; None                            ; M9K_X33_Y11_N0, M9K_X33_Y18_N0, M9K_X33_Y19_N0, M9K_X33_Y15_N0, M9K_X22_Y8_N0, M9K_X22_Y9_N0, M9K_X22_Y6_N0, M9K_X22_Y7_N0, M9K_X22_Y13_N0, M9K_X22_Y12_N0, M9K_X22_Y11_N0, M9K_X33_Y17_N0, M9K_X33_Y16_N0, M9K_X33_Y9_N0, M9K_X33_Y10_N0, M9K_X33_Y8_N0, M9K_X33_Y7_N0, M9K_X33_Y6_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,569 / 71,559 ( 11 % ) ;
; C16 interconnects     ; 41 / 2,597 ( 2 % )      ;
; C4 interconnects      ; 3,361 / 46,848 ( 7 % )  ;
; Direct links          ; 1,879 / 71,559 ( 3 % )  ;
; Global clocks         ; 12 / 20 ( 60 % )        ;
; Local interconnects   ; 4,177 / 24,624 ( 17 % ) ;
; R24 interconnects     ; 79 / 2,496 ( 3 % )      ;
; R4 interconnects      ; 4,197 / 62,424 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.28) ; Number of LABs  (Total = 560) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 28                            ;
; 2                                           ; 16                            ;
; 3                                           ; 12                            ;
; 4                                           ; 12                            ;
; 5                                           ; 17                            ;
; 6                                           ; 12                            ;
; 7                                           ; 6                             ;
; 8                                           ; 10                            ;
; 9                                           ; 15                            ;
; 10                                          ; 25                            ;
; 11                                          ; 20                            ;
; 12                                          ; 18                            ;
; 13                                          ; 27                            ;
; 14                                          ; 60                            ;
; 15                                          ; 71                            ;
; 16                                          ; 211                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.10) ; Number of LABs  (Total = 560) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 415                           ;
; 1 Clock                            ; 436                           ;
; 1 Clock enable                     ; 150                           ;
; 1 Sync. clear                      ; 39                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Async. clears                    ; 14                            ;
; 2 Clock enables                    ; 32                            ;
; 2 Clocks                           ; 75                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.24) ; Number of LABs  (Total = 560) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 16                            ;
; 2                                            ; 15                            ;
; 3                                            ; 11                            ;
; 4                                            ; 11                            ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 6                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 14                            ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 10                            ;
; 15                                           ; 14                            ;
; 16                                           ; 27                            ;
; 17                                           ; 15                            ;
; 18                                           ; 16                            ;
; 19                                           ; 24                            ;
; 20                                           ; 18                            ;
; 21                                           ; 19                            ;
; 22                                           ; 32                            ;
; 23                                           ; 27                            ;
; 24                                           ; 38                            ;
; 25                                           ; 34                            ;
; 26                                           ; 31                            ;
; 27                                           ; 23                            ;
; 28                                           ; 33                            ;
; 29                                           ; 20                            ;
; 30                                           ; 18                            ;
; 31                                           ; 20                            ;
; 32                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.99) ; Number of LABs  (Total = 560) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 56                            ;
; 2                                               ; 55                            ;
; 3                                               ; 42                            ;
; 4                                               ; 40                            ;
; 5                                               ; 40                            ;
; 6                                               ; 41                            ;
; 7                                               ; 57                            ;
; 8                                               ; 50                            ;
; 9                                               ; 29                            ;
; 10                                              ; 27                            ;
; 11                                              ; 23                            ;
; 12                                              ; 23                            ;
; 13                                              ; 23                            ;
; 14                                              ; 10                            ;
; 15                                              ; 11                            ;
; 16                                              ; 26                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.21) ; Number of LABs  (Total = 560) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 19                            ;
; 3                                            ; 60                            ;
; 4                                            ; 61                            ;
; 5                                            ; 25                            ;
; 6                                            ; 29                            ;
; 7                                            ; 23                            ;
; 8                                            ; 22                            ;
; 9                                            ; 27                            ;
; 10                                           ; 18                            ;
; 11                                           ; 25                            ;
; 12                                           ; 23                            ;
; 13                                           ; 23                            ;
; 14                                           ; 29                            ;
; 15                                           ; 19                            ;
; 16                                           ; 23                            ;
; 17                                           ; 17                            ;
; 18                                           ; 11                            ;
; 19                                           ; 21                            ;
; 20                                           ; 15                            ;
; 21                                           ; 15                            ;
; 22                                           ; 14                            ;
; 23                                           ; 11                            ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 12           ; 0            ; 12           ; 0            ; 0            ; 16        ; 12           ; 0            ; 16        ; 16        ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 16           ; 4            ; 16           ; 16           ; 0         ; 4            ; 16           ; 0         ; 0         ; 16           ; 16           ; 16           ; 16           ; 8            ; 16           ; 16           ; 8            ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; tx                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_rx              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_tx              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vlc_tx              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PB4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PB3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_LED1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_LED2              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_pwm_64k           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sys_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vlc_rx              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                     ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s)                                  ; Delay Added in ns ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; m_clk_gen|altpll_component|auto_generated|pll1|clk[2] ; m_clk_gen|altpll_component|auto_generated|pll1|clk[2] ; 7.0               ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                             ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][67]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a67~porta_datain_reg0  ; 0.376             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][66]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a66~porta_datain_reg0  ; 0.376             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][65]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a65~porta_datain_reg0  ; 0.376             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][64]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a64~porta_datain_reg0  ; 0.376             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][56]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a56~porta_datain_reg0  ; 0.376             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a8~porta_datain_reg0   ; 0.376             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[4]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.351             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[5]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.351             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[7]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.351             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[8]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.351             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[10]                          ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.350             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[9]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.350             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[5]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.350             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[7]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.350             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][60]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a60~porta_datain_reg0  ; 0.098             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a9~porta_datain_reg0   ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][52]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a52~porta_datain_reg0  ; 0.094             ;
; UART:uart_BAUD_RATE_115200|oRDATA[7]                                                                                                        ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a7~porta_datain_reg0                                                           ; 0.050             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][46]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a46~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][44]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a44~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a21~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][71]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a71~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][70]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a70~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][58]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a58~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][51]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a51~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][48]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a48~porta_datain_reg0  ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][59]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a59~porta_datain_reg0  ; 0.047             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a10~porta_datain_reg0  ; 0.046             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][50]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a50~porta_datain_reg0  ; 0.045             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a11~porta_datain_reg0  ; 0.045             ;
; UART:uart_BAUD_RATE_115200|oRDATA[6]                                                                                                        ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_datain_reg0                                                           ; 0.045             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][57]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a57~porta_datain_reg0  ; 0.044             ;
; UART:uart_BAUD_RATE_9600|oRDATA[7]                                                                                                          ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a7~porta_datain_reg0                                                             ; 0.043             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[1]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.038             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[2]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.038             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[1]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a15~porta_datain_reg0  ; 0.036             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[9]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.032             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[2]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.031             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a44~porta_address_reg0 ; 0.030             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[3]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.029             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[0]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.028             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[3]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.028             ;
; UART:uart_BAUD_RATE_115200|oRDATA[3]                                                                                                        ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_datain_reg0                                                           ; 0.027             ;
; UART:uart_BAUD_RATE_9600|oRDATA[2]                                                                                                          ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a2~porta_datain_reg0                                                             ; 0.027             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[0]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.027             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[6]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.024             ;
; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[8]                         ; fifo_tx:fifo_tx_115200_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.024             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a44~porta_address_reg0 ; 0.023             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a44~porta_address_reg0 ; 0.023             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[4]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.022             ;
; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|wrptr_g[6]                           ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a6~porta_address_reg0                                                            ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][45]     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a45~porta_datain_reg0  ; 0.018             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.018             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a7~porta_datain_reg0   ; 0.015             ;
; UART:uart_BAUD_RATE_9600|oRDATA[4]                                                                                                          ; fifo_tx:fifo_tx_9600_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hm1:auto_generated|altsyncram_ev61:fifo_ram|ram_block11a4~porta_datain_reg0                                                             ; 0.015             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4b24:auto_generated|ram_block1a8~porta_address_reg0  ; 0.011             ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 57 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22E22C8 for design "nios2_SG_DMA_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 1, clock division of 120, and phase shift of 0 degrees (0 ps) for clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 1, clock division of 960, and phase shift of 0 degrees (0 ps) for clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 4, clock division of 15, and phase shift of 0 degrees (0 ps) for clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[2] port File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 45
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_1hm1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_7f9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_6f9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_3hm1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_5f9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_4f9:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'src/nios2_SG_DMA_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 41.666 -waveform {0.000 20.833} -name i_sys_clk i_sys_clk
    Info (332110): create_generated_clock -source {m_clk_gen|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 120 -duty_cycle 50.00 -name {m_clk_gen|altpll_component|auto_generated|pll1|clk[0]} {m_clk_gen|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {m_clk_gen|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 960 -duty_cycle 50.00 -name {m_clk_gen|altpll_component|auto_generated|pll1|clk[1]} {m_clk_gen|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {m_clk_gen|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 4 -duty_cycle 50.00 -name {m_clk_gen|altpll_component|auto_generated|pll1|clk[2]} {m_clk_gen|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: s_clk_16d was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fifo_rx:fifo_rx_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1hm1:auto_generated|altsyncram_cv61:fifo_ram|ram_block11a0~porta_we_reg is being clocked by s_clk_16d
Warning (332060): Node: PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|RX_INTERFACE:m_rx_interface|ASYNCFIFOGA:m_asyncfifo|wptr_full_ga:wptr_full|wptr[4] is being clocked by PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk
Warning (332060): Node: PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|clk_div8 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk is being clocked by PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|clk_div8
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   41.666    i_sys_clk
    Info (332111): 4999.920 m_clk_gen|altpll_component|auto_generated|pll1|clk[0]
    Info (332111): 39999.360 m_clk_gen|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):  156.247 m_clk_gen|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_3) File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_3) File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node clk_gen_1:m_clk_gen|altpll:altpll_component|clk_gen_1_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C4 of PLL_3) File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/clk_gen_1_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk  File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/trunk_MII_eth/rtl/manchester_sync/data_s2p.vhd Line: 283
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node s_clk_16d  File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|desyn:desyn|clk_div8  File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/trunk_MII_eth/rtl/manchester_sync/desyn.vhd Line: 327
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|data_s2p:data_s2p|parallel_clk File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/trunk_MII_eth/rtl/manchester_sync/data_s2p.vhd Line: 283
Info (176353): Automatically promoted node PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|r_quatus_rs_rst  File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/trunk_MII_eth/rtl/rx/rx_top.v Line: 353
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PCS_TOP:m_PCS_TOP|RX_TOP:m_rx_top|r_quatus_rs_rst~0 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/trunk_MII_eth/rtl/rx/rx_top.v Line: 353
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: d:/intelfpga/18.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: d:/intelfpga/18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: d:/intelfpga/18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: d:/intelfpga/18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PCS_TOP:m_PCS_TOP|TX_TOP:m_tx_top|man_code:man_code_inst|altshift_taps:data_coded_rtl_0|shift_taps_hkm:auto_generated|dffe4  File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/db/shift_taps_hkm.tdf Line: 38
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 3.26 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 8 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin arm_tx uses I/O standard 3.3-V LVCMOS at 112 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 13
    Info (169178): Pin PB4 uses I/O standard 3.3-V LVCMOS at 80 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 18
    Info (169178): Pin PB3 uses I/O standard 3.3-V LVCMOS at 83 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 19
    Info (169178): Pin F_LED1 uses I/O standard 3.3-V LVCMOS at 76 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 21
    Info (169178): Pin F_LED2 uses I/O standard 3.3-V LVCMOS at 77 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 22
    Info (169178): Pin rx uses I/O standard 3.3-V LVCMOS at 98 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 9
    Info (169178): Pin i_sys_clk uses I/O standard 3.3-V LVCMOS at 127 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 8
    Info (169178): Pin vlc_rx uses I/O standard 3.3-V LVCMOS at 106 File: C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/src/nios2_SG_DMA_test.v Line: 15
Info (144001): Generated suppressed messages file C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/output_files/nios2_SG_DMA_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5394 megabytes
    Info: Processing ended: Sat Oct 12 17:51:53 2019
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/winner/Desktop/vlc_uart/vlc_m_8x_syn_uart_3/output_files/nios2_SG_DMA_test.fit.smsg.


