

================================================================
== Vitis HLS Report for 'nn_inference'
================================================================
* Date:           Sat Feb  4 13:08:06 2023

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        ai_hls
* Solution:       solution_ai (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.285 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     1949|     1949|  19.490 us|  19.490 us|  1950|  1950|     none|
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                  |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name    |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_5_1  |      102|      102|         4|          1|          1|   100|       yes|
        |- col             |     1728|     1728|        54|          -|          -|    32|        no|
        | + prod           |       51|       51|         3|          1|          1|    50|       yes|
        |- loop1           |       34|       34|         4|          1|          1|    32|       yes|
        |- col             |       22|       22|         8|          1|          1|    16|       yes|
        |- loop1           |       18|       18|         4|          1|          1|    16|       yes|
        |- col             |        5|        5|         4|          1|          1|     3|       yes|
        |- loop1           |        3|        3|         1|          1|          1|     3|       yes|
        +------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   5666|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    0|       0|   1238|    -|
|Memory           |        5|    -|     340|     89|    -|
|Multiplexer      |        -|    -|       -|    807|    -|
|Register         |        -|    -|    5845|    224|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        5|    0|    6185|   8024|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        1|    0|       4|     11|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------+-----------------------------+---------+----+---+----+-----+
    |            Instance            |            Module           | BRAM_18K| DSP| FF| LUT| URAM|
    +--------------------------------+-----------------------------+---------+----+---+----+-----+
    |dcmp_64ns_64ns_1_2_no_dsp_1_U2  |dcmp_64ns_64ns_1_2_no_dsp_1  |        0|   0|  0|   0|    0|
    |fpext_32ns_64_2_no_dsp_1_U1     |fpext_32ns_64_2_no_dsp_1     |        0|   0|  0|   0|    0|
    |mul_10s_32s_40_1_1_U7           |mul_10s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_10s_32s_40_1_1_U12          |mul_10s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_10s_32s_40_1_1_U14          |mul_10s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U38          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U40          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U42          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U44          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U46          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U48          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U50          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U52          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U54          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U56          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U58          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U60          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U62          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U64          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U66          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_32s_32s_40_1_1_U68          |mul_32s_32s_40_1_1           |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U6            |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U8            |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U9            |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U10           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U11           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U16           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U17           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U19           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U25           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U26           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U28           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U31           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U32           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U33           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_8s_32s_40_1_1_U35           |mul_8s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U3            |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U4            |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U5            |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U13           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U15           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U18           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U20           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U21           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U22           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U23           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U24           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U27           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U29           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U30           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U34           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mul_9s_32s_40_1_1_U36           |mul_9s_32s_40_1_1            |        0|   0|  0|  20|    0|
    |mux_32_32_1_1_U37               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U39               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U41               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U43               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U45               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U47               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U49               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U51               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U53               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U55               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U57               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U59               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U61               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U63               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U65               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U67               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    |mux_32_32_1_1_U69               |mux_32_32_1_1                |        0|   0|  0|  14|    0|
    +--------------------------------+-----------------------------+---------+----+---+----+-----+
    |Total                           |                             |        0|   0|  0|1238|    0|
    +--------------------------------+-----------------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    +----------------------------+--------------------------+---------+----+----+-----+------+-----+------+-------------+
    |           Memory           |          Module          | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------------------+--------------------------+---------+----+----+-----+------+-----+------+-------------+
    |fp_input_img_V_U            |fp_input_img_V            |        1|   0|   0|    0|   100|   32|     1|         3200|
    |layer2_weights_V_0_U        |layer2_weights_V_0        |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_1_U        |layer2_weights_V_1        |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_10_U       |layer2_weights_V_10       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_11_U       |layer2_weights_V_11       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_12_U       |layer2_weights_V_12       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_13_U       |layer2_weights_V_13       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_14_U       |layer2_weights_V_14       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_15_U       |layer2_weights_V_15       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_16_U       |layer2_weights_V_16       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_17_U       |layer2_weights_V_17       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_18_U       |layer2_weights_V_18       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_19_U       |layer2_weights_V_19       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_2_U        |layer2_weights_V_2        |        0|  10|   3|    0|    16|   10|     1|          160|
    |layer2_weights_V_20_U       |layer2_weights_V_20       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_21_U       |layer2_weights_V_21       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_22_U       |layer2_weights_V_22       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_23_U       |layer2_weights_V_23       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_24_U       |layer2_weights_V_24       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_25_U       |layer2_weights_V_25       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_26_U       |layer2_weights_V_26       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_27_U       |layer2_weights_V_27       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_28_U       |layer2_weights_V_28       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_29_U       |layer2_weights_V_29       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_3_U        |layer2_weights_V_3        |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_30_U       |layer2_weights_V_30       |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_31_U       |layer2_weights_V_31       |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_4_U        |layer2_weights_V_4        |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_5_U        |layer2_weights_V_5        |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_6_U        |layer2_weights_V_6        |        0|   8|   2|    0|    16|    8|     1|          128|
    |layer2_weights_V_7_U        |layer2_weights_V_7        |        0|  10|   3|    0|    16|   10|     1|          160|
    |layer2_weights_V_8_U        |layer2_weights_V_8        |        0|   9|   3|    0|    16|    9|     1|          144|
    |layer2_weights_V_9_U        |layer2_weights_V_9        |        0|  10|   3|    0|    16|   10|     1|          160|
    |temp_output2_0_V_U          |temp_output2_0_V          |        0|  64|   8|    0|    16|   32|     1|          512|
    |temp_output_0_V_U           |temp_output_0_V           |        2|   0|   0|    0|    32|   32|     1|         1024|
    |weights_layer1_weights_V_U  |weights_layer1_weights_V  |        2|   0|   0|    0|  3200|    9|     1|        28800|
    +----------------------------+--------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                       |                          |        5| 340|  89|    0|  3860|  381|    36|        37952|
    +----------------------------+--------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+-----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+-----+------------+------------+
    |add_ln109_fu_4518_p2       |         +|   0|  0|    9|           2|           1|
    |add_ln1118_fu_1862_p2      |         +|   0|  0|   19|          12|          12|
    |add_ln1192_10_fu_2745_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_11_fu_2778_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_12_fu_2828_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_13_fu_2851_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_14_fu_2874_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_15_fu_2906_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_16_fu_2939_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_17_fu_2989_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_18_fu_3012_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_19_fu_3035_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_1_fu_2456_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_20_fu_3067_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_21_fu_3100_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_22_fu_3150_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_23_fu_3173_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_24_fu_3196_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_25_fu_3228_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_26_fu_3261_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_27_fu_3302_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_28_fu_3325_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_29_fu_3356_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_2_fu_2506_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_30_fu_3389_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_33_fu_3868_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_34_fu_3913_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_35_fu_3999_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_36_fu_4022_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_37_fu_4045_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_38_fu_4089_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_39_fu_4134_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_3_fu_2529_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_40_fu_4220_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_41_fu_4243_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_42_fu_4266_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_43_fu_4310_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_44_fu_4355_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_45_fu_4411_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_46_fu_4442_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_47_fu_4487_p2   |         +|   0|  0|   47|          40|          40|
    |add_ln1192_4_fu_2552_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_5_fu_2584_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_6_fu_2617_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_7_fu_2667_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_8_fu_2690_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_9_fu_2713_p2    |         +|   0|  0|   47|          40|          40|
    |add_ln1192_fu_2423_p2      |         +|   0|  0|   47|          40|          40|
    |add_ln21_fu_1770_p2        |         +|   0|  0|   13|           6|           1|
    |add_ln25_fu_1796_p2        |         +|   0|  0|   14|           7|           2|
    |add_ln40_fu_2365_p2        |         +|   0|  0|   12|           5|           1|
    |add_ln581_fu_1579_p2       |         +|   0|  0|   19|          12|           5|
    |add_ln59_fu_3796_p2        |         +|   0|  0|    9|           2|           1|
    |add_ln5_fu_1482_p2         |         +|   0|  0|   14|           7|           1|
    |add_ln77_fu_1932_p2        |         +|   0|  0|   13|           6|           1|
    |add_ln908_1_fu_3577_p2     |         +|   0|  0|   39|          32|           7|
    |add_ln908_fu_2103_p2       |         +|   0|  0|   39|          32|           7|
    |add_ln915_1_fu_3679_p2     |         +|   0|  0|   17|          11|          11|
    |add_ln915_fu_2205_p2       |         +|   0|  0|   17|          11|          11|
    |add_ln92_fu_3406_p2        |         +|   0|  0|   12|           5|           1|
    |lsb_index_1_fu_3475_p2     |         +|   0|  0|   39|          32|           7|
    |lsb_index_fu_2001_p2       |         +|   0|  0|   39|          32|           7|
    |m_3_fu_2164_p2             |         +|   0|  0|   71|          64|          64|
    |m_5_fu_3638_p2             |         +|   0|  0|   71|          64|          64|
    |ret_V_1_fu_1916_p2         |         +|   0|  0|   47|          40|          40|
    |ret_V_3_fu_4613_p2         |         +|   0|  0|   31|          24|           1|
    |ret_V_fu_1880_p2           |         +|   0|  0|   47|          40|          40|
    |F2_fu_1544_p2              |         -|   0|  0|   19|          11|          12|
    |man_V_1_fu_1561_p2         |         -|   0|  0|   61|           1|          54|
    |sub_ln581_fu_1584_p2       |         -|   0|  0|   19|           4|          12|
    |sub_ln894_1_fu_3469_p2     |         -|   0|  0|   39|           6|          32|
    |sub_ln894_fu_1995_p2       |         -|   0|  0|   39|           6|          32|
    |sub_ln897_1_fu_3501_p2     |         -|   0|  0|   13|           5|           6|
    |sub_ln897_fu_2027_p2       |         -|   0|  0|   13|           5|           6|
    |sub_ln909_1_fu_3589_p2     |         -|   0|  0|   39|           6|          32|
    |sub_ln909_fu_2115_p2       |         -|   0|  0|   39|           6|          32|
    |sub_ln915_1_fu_3674_p2     |         -|   0|  0|   17|           5|          11|
    |sub_ln915_fu_2200_p2       |         -|   0|  0|   17|           5|          11|
    |tmp_V_2_fu_3437_p2         |         -|   0|  0|   39|           1|          32|
    |tmp_V_fu_1963_p2           |         -|   0|  0|   39|           1|          32|
    |and_ln1506_1_fu_3735_p2    |       and|   0|  0|    2|           1|           1|
    |and_ln1506_fu_2261_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln581_fu_1683_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln582_fu_1666_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln585_fu_1695_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln603_fu_1713_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln899_1_fu_2109_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln899_2_fu_3529_p2     |       and|   0|  0|   32|          32|          32|
    |and_ln899_3_fu_3583_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln899_fu_2055_p2       |       and|   0|  0|   32|          32|          32|
    |ashr_ln586_fu_1630_p2      |      ashr|   0|  0|  159|          54|          54|
    |icmp_ln109_fu_4524_p2      |      icmp|   0|  0|    8|           2|           2|
    |icmp_ln1494_fu_4551_p2     |      icmp|   0|  0|   20|          32|          32|
    |icmp_ln1506_1_fu_2251_p2   |      icmp|   0|  0|   24|          52|           1|
    |icmp_ln1506_2_fu_3719_p2   |      icmp|   0|  0|   11|          11|           2|
    |icmp_ln1506_3_fu_3725_p2   |      icmp|   0|  0|   24|          52|           1|
    |icmp_ln1506_fu_2245_p2     |      icmp|   0|  0|   11|          11|           2|
    |icmp_ln21_fu_1776_p2       |      icmp|   0|  0|   10|           6|           7|
    |icmp_ln25_fu_1790_p2       |      icmp|   0|  0|   10|           7|           6|
    |icmp_ln40_fu_2371_p2       |      icmp|   0|  0|   10|           5|           6|
    |icmp_ln571_fu_1538_p2      |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln581_fu_1574_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln582_fu_1601_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln585_fu_1689_p2      |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln59_fu_3802_p2       |      icmp|   0|  0|    8|           2|           2|
    |icmp_ln5_fu_1488_p2        |      icmp|   0|  0|   10|           7|           6|
    |icmp_ln603_fu_1620_p2      |      icmp|   0|  0|   10|           7|           1|
    |icmp_ln77_fu_1938_p2       |      icmp|   0|  0|   10|           6|           7|
    |icmp_ln851_fu_4607_p2      |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln885_1_fu_3423_p2    |      icmp|   0|  0|   20|          32|           1|
    |icmp_ln885_fu_1949_p2      |      icmp|   0|  0|   20|          32|           1|
    |icmp_ln896_1_fu_3491_p2    |      icmp|   0|  0|   19|          31|           1|
    |icmp_ln896_fu_2017_p2      |      icmp|   0|  0|   19|          31|           1|
    |icmp_ln899_1_fu_3535_p2    |      icmp|   0|  0|   20|          32|           1|
    |icmp_ln899_fu_2061_p2      |      icmp|   0|  0|   20|          32|           1|
    |icmp_ln908_1_fu_3563_p2    |      icmp|   0|  0|   20|          32|           1|
    |icmp_ln908_fu_2089_p2      |      icmp|   0|  0|   20|          32|           1|
    |icmp_ln92_fu_3412_p2       |      icmp|   0|  0|   10|           5|           6|
    |lshr_ln897_1_fu_3511_p2    |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln897_fu_2037_p2      |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln908_1_fu_3613_p2    |      lshr|   0|  0|  179|          64|          64|
    |lshr_ln908_fu_2139_p2      |      lshr|   0|  0|  179|          64|          64|
    |or_ln1506_1_fu_3731_p2     |        or|   0|  0|    2|           1|           1|
    |or_ln1506_fu_2257_p2       |        or|   0|  0|    2|           1|           1|
    |or_ln25_fu_1830_p2         |        or|   0|  0|    7|           7|           1|
    |or_ln571_1_fu_1755_p2      |        or|   0|  0|    2|           1|           1|
    |or_ln571_fu_1726_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln581_fu_1701_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln582_fu_1672_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln899_2_fu_2049_p2      |        or|   0|  0|   32|          32|          32|
    |or_ln899_fu_3523_p2        |        or|   0|  0|   32|          32|          32|
    |m_2_fu_2154_p3             |    select|   0|  0|   56|           1|          64|
    |m_4_fu_3628_p3             |    select|   0|  0|   56|           1|          64|
    |man_V_2_fu_1567_p3         |    select|   0|  0|   53|           1|          54|
    |max_idx_V_1_fu_4577_p3     |    select|   0|  0|   32|           1|          32|
    |max_val_V_1_fu_4557_p3     |    select|   0|  0|   32|           1|          32|
    |ret_V_5_fu_4627_p3         |    select|   0|  0|   24|           1|          24|
    |select_ln571_1_fu_1731_p3  |    select|   0|  0|   32|           1|          32|
    |select_ln571_2_fu_1739_p3  |    select|   0|  0|   32|           1|          32|
    |select_ln571_3_fu_1747_p3  |    select|   0|  0|   32|           1|          32|
    |select_ln571_4_fu_1761_p3  |    select|   0|  0|   32|           1|          32|
    |select_ln571_fu_1719_p3    |    select|   0|  0|   32|           1|           1|
    |select_ln588_fu_1647_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln850_fu_4619_p3    |    select|   0|  0|   24|           1|          24|
    |select_ln893_1_fu_3666_p3  |    select|   0|  0|    9|           1|          10|
    |select_ln893_fu_2192_p3    |    select|   0|  0|    9|           1|          10|
    |select_ln896_1_fu_3569_p3  |    select|   0|  0|    2|           1|           1|
    |select_ln896_fu_2095_p3    |    select|   0|  0|    2|           1|           1|
    |select_ln908_2_fu_3595_p3  |    select|   0|  0|    2|           1|           1|
    |select_ln908_fu_2121_p3    |    select|   0|  0|    2|           1|           1|
    |sh_amt_fu_1589_p3          |    select|   0|  0|   12|           1|          12|
    |tmp_V_4_fu_1969_p3         |    select|   0|  0|   32|           1|          32|
    |tmp_V_5_fu_3443_p3         |    select|   0|  0|   32|           1|          32|
    |shl_ln604_fu_1655_p2       |       shl|   0|  0|  100|          32|          32|
    |shl_ln899_1_fu_3517_p2     |       shl|   0|  0|  100|           1|          32|
    |shl_ln899_fu_2043_p2       |       shl|   0|  0|  100|           1|          32|
    |shl_ln909_1_fu_3622_p2     |       shl|   0|  0|  179|          64|          64|
    |shl_ln909_fu_2148_p2       |       shl|   0|  0|  179|          64|          64|
    |ap_enable_pp0              |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1              |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2              |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp3              |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4              |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp5              |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1    |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp2_iter1    |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp3_iter1    |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp4_iter1    |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp5_iter1    |       xor|   0|  0|    2|           2|           1|
    |xor_ln571_fu_1661_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln581_fu_1707_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln582_fu_1677_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln899_1_fu_3549_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln899_fu_2075_p2       |       xor|   0|  0|    2|           1|           2|
    +---------------------------+----------+----+---+-----+------------+------------+
    |Total                      |          |   0|  0| 5666|        3454|        3699|
    +---------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                      |  183|         41|    1|         41|
    |ap_enable_reg_pp0_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter3        |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter2        |   14|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter3        |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter7        |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter3        |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter3        |    9|          2|    1|          2|
    |ap_phi_mux_j_2_phi_fu_1432_p4  |    9|          2|    2|          4|
    |fp_input_img_V_address0        |   20|          4|    7|         28|
    |fp_input_img_V_d0              |   14|          3|   32|         96|
    |grp_fu_1477_p0                 |   14|          3|   64|        192|
    |i_1_reg_1395                   |    9|          2|    6|         12|
    |i_2_reg_1417                   |    9|          2|    5|         10|
    |i_3_reg_1440                   |    9|          2|    2|          4|
    |i_reg_1348                     |    9|          2|    7|         14|
    |j_1_reg_1406                   |    9|          2|    5|         10|
    |j_2_reg_1428                   |    9|          2|    2|          4|
    |j_reg_1359                     |    9|          2|    6|         12|
    |k_reg_1371                     |    9|          2|    7|         14|
    |max_idx_V_reg_1451             |    9|          2|   32|         64|
    |max_val_V_reg_1463             |    9|          2|   32|         64|
    |sum_V_2_reg_1382               |    9|          2|   32|         64|
    |temp_output2_0_V_address0      |   65|         12|    4|         48|
    |temp_output2_0_V_address1      |   54|         10|    4|         40|
    |temp_output2_0_V_d0            |   20|          4|   32|        128|
    |temp_output3_0_2_V_fu_408      |    9|          2|   32|         64|
    |temp_output_0_V_address0       |  100|         20|    5|        100|
    |temp_output_0_V_address1       |   87|         18|    5|         90|
    |temp_output_0_V_d0             |   20|          4|   32|        128|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          |  807|        170|  368|       1256|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------+----+----+-----+-----------+
    |                  Name                  | FF | LUT| Bits| Const Bits|
    +----------------------------------------+----+----+-----+-----------+
    |F2_reg_4686                             |  12|   0|   12|          0|
    |add_ln21_reg_4704                       |   6|   0|    6|          0|
    |add_ln59_reg_5945                       |   2|   0|    2|          0|
    |add_ln908_1_reg_5663                    |  32|   0|   32|          0|
    |add_ln908_reg_4806                      |  32|   0|   32|          0|
    |ap_CS_fsm                               |  40|   0|   40|          0|
    |ap_enable_reg_pp0_iter0                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                 |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                 |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                 |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                 |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                 |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                 |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                 |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6                 |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7                 |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0                 |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1                 |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2                 |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3                 |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0                 |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1                 |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2                 |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter3                 |   1|   0|    1|          0|
    |i_1_reg_1395                            |   6|   0|    6|          0|
    |i_2_reg_1417                            |   5|   0|    5|          0|
    |i_3_reg_1440                            |   2|   0|    2|          0|
    |i_cast_reg_4648                         |   7|   0|   64|         57|
    |i_reg_1348                              |   7|   0|    7|          0|
    |icmp_ln1506_1_reg_4836                  |   1|   0|    1|          0|
    |icmp_ln1506_2_reg_5688                  |   1|   0|    1|          0|
    |icmp_ln1506_3_reg_5693                  |   1|   0|    1|          0|
    |icmp_ln1506_reg_4831                    |   1|   0|    1|          0|
    |icmp_ln25_reg_4723                      |   1|   0|    1|          0|
    |icmp_ln25_reg_4723_pp1_iter1_reg        |   1|   0|    1|          0|
    |icmp_ln40_reg_5314                      |   1|   0|    1|          0|
    |icmp_ln571_reg_4678                     |   1|   0|    1|          0|
    |icmp_ln59_reg_5950                      |   1|   0|    1|          0|
    |icmp_ln5_reg_4644                       |   1|   0|    1|          0|
    |icmp_ln885_1_reg_5644                   |   1|   0|    1|          0|
    |icmp_ln885_1_reg_5644_pp4_iter2_reg     |   1|   0|    1|          0|
    |icmp_ln885_reg_4787                     |   1|   0|    1|          0|
    |icmp_ln885_reg_4787_pp2_iter2_reg       |   1|   0|    1|          0|
    |icmp_ln908_1_reg_5658                   |   1|   0|    1|          0|
    |icmp_ln908_reg_4801                     |   1|   0|    1|          0|
    |input_img_load_reg_4658                 |  32|   0|   32|          0|
    |input_img_load_reg_4658_pp0_iter2_reg   |  32|   0|   32|          0|
    |j_1_cast_reg_5318                       |   5|   0|   64|         59|
    |j_1_reg_1406                            |   5|   0|    5|          0|
    |j_2_reg_1428                            |   2|   0|    2|          0|
    |j_reg_1359                              |   6|   0|    6|          0|
    |k_reg_1371                              |   7|   0|    7|          0|
    |layer2_weights_V_30_load_reg_5619       |   8|   0|    8|          0|
    |max_idx_V_reg_1451                      |  32|   0|   32|          0|
    |max_val_V_reg_1463                      |  32|   0|   32|          0|
    |mul_ln1118_10_reg_5989                  |  40|   0|   40|          0|
    |mul_ln1118_13_reg_5994                  |  40|   0|   40|          0|
    |mul_ln1118_3_reg_5954                   |  40|   0|   40|          0|
    |mul_ln1118_4_reg_5964                   |  40|   0|   40|          0|
    |mul_ln1118_5_reg_5969                   |  40|   0|   40|          0|
    |mul_ln1118_8_reg_5974                   |  40|   0|   40|          0|
    |mul_ln1118_9_reg_5984                   |  40|   0|   40|          0|
    |mul_ln1192_11_reg_5514                  |  40|   0|   40|          0|
    |mul_ln1192_12_reg_5524                  |  40|   0|   40|          0|
    |mul_ln1192_14_reg_5569                  |  40|   0|   40|          0|
    |mul_ln1192_15_reg_5574                  |  40|   0|   40|          0|
    |mul_ln1192_16_reg_5614                  |  40|   0|   40|          0|
    |mul_ln1192_4_reg_5424                   |  40|   0|   40|          0|
    |mul_ln1192_5_reg_5434                   |  40|   0|   40|          0|
    |mul_ln1192_6_reg_5439                   |  40|   0|   40|          0|
    |mul_ln1192_7_reg_5469                   |  40|   0|   40|          0|
    |mul_ln1192_8_reg_5484                   |  40|   0|   40|          0|
    |mul_ln1192_reg_4752                     |  40|   0|   40|          0|
    |mul_ln703_10_reg_5559                   |  40|   0|   40|          0|
    |mul_ln703_13_reg_5604                   |  40|   0|   40|          0|
    |mul_ln703_1_reg_5379                    |  40|   0|   40|          0|
    |mul_ln703_2_reg_5389                    |  40|   0|   40|          0|
    |mul_ln703_3_reg_5394                    |  40|   0|   40|          0|
    |mul_ln703_7_reg_5479                    |  40|   0|   40|          0|
    |mul_ln703_8_reg_5529                    |  40|   0|   40|          0|
    |or_ln25_reg_4742                        |   6|   0|    7|          1|
    |p_Result_10_reg_4791                    |   1|   0|    1|          0|
    |p_Result_14_reg_5648                    |   1|   0|    1|          0|
    |p_Result_8_reg_4668                     |   1|   0|    1|          0|
    |r_V_1_reg_4762                          |  32|   0|   32|          0|
    |select_ln908_2_reg_5673                 |   1|   0|    1|          0|
    |select_ln908_reg_4816                   |   1|   0|    1|          0|
    |sext_ln1116_10_reg_5264                 |  40|   0|   40|          0|
    |sext_ln1116_11_reg_5279                 |  40|   0|   40|          0|
    |sext_ln1116_12_reg_5284                 |  40|   0|   40|          0|
    |sext_ln1116_13_reg_5289                 |  40|   0|   40|          0|
    |sext_ln1116_14_reg_5299                 |  40|   0|   40|          0|
    |sext_ln1116_15_reg_5865                 |  40|   0|   40|          0|
    |sext_ln1116_16_reg_5870                 |  40|   0|   40|          0|
    |sext_ln1116_17_reg_5875                 |  40|   0|   40|          0|
    |sext_ln1116_18_reg_5880                 |  40|   0|   40|          0|
    |sext_ln1116_19_reg_5885                 |  40|   0|   40|          0|
    |sext_ln1116_1_reg_5164                  |  40|   0|   40|          0|
    |sext_ln1116_20_reg_5890                 |  40|   0|   40|          0|
    |sext_ln1116_21_reg_5895                 |  40|   0|   40|          0|
    |sext_ln1116_22_reg_5900                 |  40|   0|   40|          0|
    |sext_ln1116_23_reg_5905                 |  40|   0|   40|          0|
    |sext_ln1116_24_reg_5910                 |  40|   0|   40|          0|
    |sext_ln1116_25_reg_5915                 |  40|   0|   40|          0|
    |sext_ln1116_26_reg_5920                 |  40|   0|   40|          0|
    |sext_ln1116_27_reg_5925                 |  40|   0|   40|          0|
    |sext_ln1116_28_reg_5930                 |  40|   0|   40|          0|
    |sext_ln1116_29_reg_5935                 |  40|   0|   40|          0|
    |sext_ln1116_2_reg_5169                  |  40|   0|   40|          0|
    |sext_ln1116_3_reg_5174                  |  40|   0|   40|          0|
    |sext_ln1116_4_reg_5179                  |  40|   0|   40|          0|
    |sext_ln1116_5_reg_5204                  |  40|   0|   40|          0|
    |sext_ln1116_6_reg_5209                  |  40|   0|   40|          0|
    |sext_ln1116_7_reg_5219                  |  40|   0|   40|          0|
    |sext_ln1116_8_reg_5249                  |  40|   0|   40|          0|
    |sext_ln1116_9_reg_5254                  |  40|   0|   40|          0|
    |sext_ln1116_reg_5154                    |  40|   0|   40|          0|
    |sext_ln1192_10_reg_5244                 |  40|   0|   40|          0|
    |sext_ln1192_11_reg_5259                 |  40|   0|   40|          0|
    |sext_ln1192_12_reg_5269                 |  40|   0|   40|          0|
    |sext_ln1192_13_reg_5274                 |  40|   0|   40|          0|
    |sext_ln1192_14_reg_5294                 |  40|   0|   40|          0|
    |sext_ln1192_15_reg_5304                 |  40|   0|   40|          0|
    |sext_ln1192_1_reg_5184                  |  40|   0|   40|          0|
    |sext_ln1192_2_reg_5189                  |  40|   0|   40|          0|
    |sext_ln1192_3_reg_5194                  |  40|   0|   40|          0|
    |sext_ln1192_4_reg_5199                  |  40|   0|   40|          0|
    |sext_ln1192_5_reg_5214                  |  40|   0|   40|          0|
    |sext_ln1192_6_reg_5224                  |  40|   0|   40|          0|
    |sext_ln1192_7_reg_5229                  |  40|   0|   40|          0|
    |sext_ln1192_8_reg_5234                  |  40|   0|   40|          0|
    |sext_ln1192_9_reg_5239                  |  40|   0|   40|          0|
    |sext_ln1192_reg_5159                    |  40|   0|   40|          0|
    |sext_ln708_reg_5149                     |  40|   0|   40|          0|
    |sub_ln909_1_reg_5668                    |  32|   0|   32|          0|
    |sub_ln909_reg_4811                      |  32|   0|   32|          0|
    |sum_V_2_reg_1382                        |  32|   0|   32|          0|
    |temp_output2_0_V_addr_2_reg_5638        |   4|   0|    4|          0|
    |temp_output2_0_V_load_10_reg_5825       |  32|   0|   32|          0|
    |temp_output2_0_V_load_11_reg_5830       |  32|   0|   32|          0|
    |temp_output2_0_V_load_12_reg_5845       |  32|   0|   32|          0|
    |temp_output2_0_V_load_13_reg_5850       |  32|   0|   32|          0|
    |temp_output2_0_V_load_15_cast_reg_5940  |  40|   0|   40|          0|
    |temp_output2_0_V_load_1_reg_5730        |  32|   0|   32|          0|
    |temp_output2_0_V_load_2_reg_5745        |  32|   0|   32|          0|
    |temp_output2_0_V_load_3_reg_5750        |  32|   0|   32|          0|
    |temp_output2_0_V_load_4_reg_5765        |  32|   0|   32|          0|
    |temp_output2_0_V_load_5_reg_5770        |  32|   0|   32|          0|
    |temp_output2_0_V_load_6_reg_5785        |  32|   0|   32|          0|
    |temp_output2_0_V_load_7_reg_5790        |  32|   0|   32|          0|
    |temp_output2_0_V_load_8_reg_5805        |  32|   0|   32|          0|
    |temp_output2_0_V_load_9_reg_5810        |  32|   0|   32|          0|
    |temp_output2_0_V_load_reg_5725          |  32|   0|   32|          0|
    |temp_output3_0_2_V_1_fu_412             |  32|   0|   32|          0|
    |temp_output3_0_2_V_2_fu_416             |  32|   0|   32|          0|
    |temp_output3_0_2_V_fu_408               |  32|   0|   32|          0|
    |temp_output_0_V_addr_1_reg_4781         |   5|   0|    5|          0|
    |temp_output_0_V_load_10_reg_4949        |  32|   0|   32|          0|
    |temp_output_0_V_load_11_reg_4954        |  32|   0|   32|          0|
    |temp_output_0_V_load_12_reg_4969        |  32|   0|   32|          0|
    |temp_output_0_V_load_13_reg_4974        |  32|   0|   32|          0|
    |temp_output_0_V_load_14_reg_4989        |  32|   0|   32|          0|
    |temp_output_0_V_load_15_reg_4994        |  32|   0|   32|          0|
    |temp_output_0_V_load_16_reg_5009        |  32|   0|   32|          0|
    |temp_output_0_V_load_17_reg_5014        |  32|   0|   32|          0|
    |temp_output_0_V_load_18_reg_5029        |  32|   0|   32|          0|
    |temp_output_0_V_load_19_reg_5034        |  32|   0|   32|          0|
    |temp_output_0_V_load_1_reg_4854         |  32|   0|   32|          0|
    |temp_output_0_V_load_20_reg_5049        |  32|   0|   32|          0|
    |temp_output_0_V_load_21_reg_5054        |  32|   0|   32|          0|
    |temp_output_0_V_load_22_reg_5069        |  32|   0|   32|          0|
    |temp_output_0_V_load_23_reg_5074        |  32|   0|   32|          0|
    |temp_output_0_V_load_24_reg_5089        |  32|   0|   32|          0|
    |temp_output_0_V_load_25_reg_5094        |  32|   0|   32|          0|
    |temp_output_0_V_load_26_reg_5109        |  32|   0|   32|          0|
    |temp_output_0_V_load_27_reg_5114        |  32|   0|   32|          0|
    |temp_output_0_V_load_28_reg_5129        |  32|   0|   32|          0|
    |temp_output_0_V_load_29_reg_5134        |  32|   0|   32|          0|
    |temp_output_0_V_load_2_reg_4869         |  32|   0|   32|          0|
    |temp_output_0_V_load_3_reg_4874         |  32|   0|   32|          0|
    |temp_output_0_V_load_4_reg_4889         |  32|   0|   32|          0|
    |temp_output_0_V_load_5_reg_4894         |  32|   0|   32|          0|
    |temp_output_0_V_load_6_reg_4909         |  32|   0|   32|          0|
    |temp_output_0_V_load_7_reg_4914         |  32|   0|   32|          0|
    |temp_output_0_V_load_8_reg_4929         |  32|   0|   32|          0|
    |temp_output_0_V_load_9_reg_4934         |  32|   0|   32|          0|
    |temp_output_0_V_load_reg_4849           |  32|   0|   32|          0|
    |tmp_17_reg_6004                         |  32|   0|   32|          0|
    |tmp_27_reg_5384                         |  32|   0|   32|          0|
    |tmp_32_reg_5429                         |  32|   0|   32|          0|
    |tmp_37_reg_5474                         |  32|   0|   32|          0|
    |tmp_42_reg_5519                         |  32|   0|   32|          0|
    |tmp_47_reg_5564                         |  32|   0|   32|          0|
    |tmp_52_reg_5609                         |  32|   0|   32|          0|
    |tmp_58_reg_5959                         |  32|   0|   32|          0|
    |tmp_63_reg_5979                         |  32|   0|   32|          0|
    |tmp_68_reg_5999                         |  32|   0|   32|          0|
    |tmp_V_4_reg_4796                        |  32|   0|   32|          0|
    |tmp_V_5_reg_5653                        |  32|   0|   32|          0|
    |trunc_ln565_reg_4673                    |  52|   0|   52|          0|
    |trunc_ln893_1_reg_5678                  |  11|   0|   11|          0|
    |trunc_ln893_reg_4821                    |  11|   0|   11|          0|
    |zext_ln21_1_reg_4718                    |   6|   0|   12|          6|
    |zext_ln21_reg_4713                      |   6|   0|   64|         58|
    |i_cast_reg_4648                         |  64|  32|   64|         57|
    |icmp_ln40_reg_5314                      |  64|  32|    1|          0|
    |icmp_ln5_reg_4644                       |  64|  32|    1|          0|
    |j_1_cast_reg_5318                       |  64|  32|   64|         59|
    |j_2_reg_1428                            |  64|  32|    2|          0|
    |temp_output2_0_V_addr_2_reg_5638        |  64|  32|    4|          0|
    |temp_output_0_V_addr_1_reg_4781         |  64|  32|    5|          0|
    +----------------------------------------+----+----+-----+-----------+
    |Total                                   |5845| 224| 5719|        297|
    +----------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+--------------------+-----+-----+------------+--------------+--------------+
|ap_clk              |   in|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_rst              |   in|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_start            |   in|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_done             |  out|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_idle             |  out|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_ready            |  out|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_return           |  out|   32|  ap_ctrl_hs|  nn_inference|  return value|
|input_img_address0  |  out|    7|   ap_memory|     input_img|         array|
|input_img_ce0       |  out|    1|   ap_memory|     input_img|         array|
|input_img_q0        |   in|   32|   ap_memory|     input_img|         array|
+--------------------+-----+-----+------------+--------------+--------------+

