# 数字译码电路

## 新建工程

1. 器件选择 其余均选择默认选项
![](2022-09-28-10-46-18.png)


顶级报错
![](2022-09-29-16-07-29.png)
输出信号管教名字注意改一下讲pin_name改成q[7..1]



![](2022-09-29-18-24-30.png)

注意Modelsim仿真不支持bdf文件


![](2022-09-29-19-39-33.png)