---
title: "[HDL Bits] 1.Verilog Language Part 1"
date: 2024-11-05 03:00:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---


# 1. HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 <br>
연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. <br>
문제가 주어지면 코드를 입력할 수 있고 바로 검증을하여 맞고 틀렸는지 확인할 수 있다. <br>
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Verilog Language 
Verilog Language는 다음과 같은 목차로 구성되어 있다.
- Verilog Language
	- **Basics**
	- Vectors
	- Modules
	- Procedures
	- More_verilog_Features

오늘은이 중에서 Basics 에 대해 설명을 할 것이다.
## 2.1. Simple wire (Wire)
### Problem Statement
`wire` 처럼 동작하는 하나의 입력과 하나의 출력이 있는 모듈을 만듭니다.


Module Declaration
```bash
module top_module( input in, output out );
```

```verilog
module top_module( input in, output out );
    assign out = in;
    
endmodule

```

## 2.2. Four Wires ( Wire4)
###Problem Statement
Create a module with 3 inputs and 4 outputs that behaves like wires that makes these connections:
a -> w
b -> x
b -> y
c -> z

###Module Declaration
```bash
module top_module( 
    input a,b,c,
    output w,x,y,z );
```

```verilog
module top_module( 
    input a,b,c,
    output w,x,y,z );
    assign w = a, x =b, y=b, z=c;

endmodule
/*
2. 
assign w = a;
assign x = b;
assign y = b;
assign z = c;

3.
assign {w,x,y,z} = {a,b,b,c};
*/

```

## 2.3. Inverter (Notgate)
###Problem Statement
'assign' 문을 사용하여 작성을 합니다. 
###Module Declaration
```verilog
module top_module( input in, output out );
```

```verilog
module top_module( input in, output out );
assign out = ~in;
endmodule
```

## 2.3. Inverter (Notgate)
###Problem Statement
 

###Module Declaration
```verilog
module top_module( input in, output out );
```

```verilog


```

# 2.4. AND gate (Andgate)
###Problem Statement


###Module Declaration
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
```

```verilog
module top_module( 
    input a, 
    input b, 
    output out );
assign out = a & b;
endmodule

/*
and(out,a,b);
*/
```

# 2.5. NOR gate (Norgate)
###Problem Statement


###Module Declaration
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
```

```verilog
module top_module( 
    input a, 
    input b, 
    output out );
    assign out = ~(a|b);
endmodule
```

# 2.6. XNOR gate (Xnorgate)
###Problem Statement


###Module Declaration
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
```

```verilog
module top_module( 
    input a, 
    input b, 
    output out );

    assign out = ~(a^b);
endmodule
```

# 2.7. Declaring wires (Wire decl)
###Problem Statement


###Module Declaration
```verilog
`default_nettype none
module top_module(
    input a,
    input b,
    input c,
    input d,
    output out,
    output out_n   ); 
```

```verilog
`default_nettype none
module top_module(
    input a,
    input b,
    input c,
    input d,
    output out,
    output out_n   ); 
wire w_ab_1;
wire w_cd_1;
wire w_or_2;
assign w_ab_1 = a & b;
assign w_cd_1 = c & d;
assign w_or_2 = w_ab_1 | w_cd_1;
assign out = w_or_2;
assign out_n = ~(w_or_2);



endmodule

```

# 2.7. 7458 chip (7458)
###Problem Statement


###Module Declaration
```verilog
module top_module ( 
    input p1a, p1b, p1c, p1d, p1e, p1f,
    output p1y,
    input p2a, p2b, p2c, p2d,
    output p2y );
```

```verilog
module top_module ( 
    input p1a, p1b, p1c, p1d, p1e, p1f,
    output p1y,
    input p2a, p2b, p2c, p2d,
    output p2y );
wire w11,w12,w21,w22;
    
assign w11 = p1f & p1e & p1d;
assign w12 = p1a & p1b & p1c;   
assign w21 = p2a & p2b;
assign w22 = p2c & p2d;    
assign p1y = w11 | w12;
assign p2y = w21 | w22;

endmodule
```

