# Digilent GitHub Repository Analizi

**Tarih**: 31 Ocak 2026  
**Kaynak**: https://github.com/Digilent

---

## ğŸ“Š Ã–ZET Ä°STATÄ°STÄ°KLER

### Toplam Ä°ndirilen Projeler (Workspace)
- **Toplam Repository**: 40 adet
- **Digilent Spesifik**: 24 adet
- **DiÄŸer (Xilinx, vb.)**: 16 adet

### Dosya TÃ¼rleri (TÃ¼m Projeler)
| Dosya TÃ¼rÃ¼ | SayÄ± | AÃ§Ä±klama |
|------------|------|----------|
| **.XPR** | 23 | Vivado Project dosyalarÄ± |
| **.TCL** | 944 | TCL scriptleri (proje oluÅŸturma, build) |
| **.XDC** | 464 | Constraint dosyalarÄ± (pin mapping, timing) |
| **.BD** | 21 | Block Design dosyalarÄ± |
| **.V** | 982 | Verilog kaynak dosyalarÄ± |
| **.VHD** | 408 | VHDL kaynak dosyalarÄ± |

### Sadece Digilent Projeleri
| Dosya TÃ¼rÃ¼ | SayÄ± |
|------------|------|
| **.XPR** | 0 âš ï¸ |
| **.TCL** | 47 |
| **.XDC** | 23 |
| **.BD** | 1 |
| **.V** | 12 |
| **.VHD** | 57 |

> **Ã–nemli Not**: Digilent projeleri doÄŸrudan `.xpr` dosyasÄ± iÃ§ermez, bunun yerine **TCL scriptleri** ile proje oluÅŸturulur!

---

## ğŸ¯ Ä°ndirilen Digilent Board RepolarÄ±

### 1. Zynq-7000 SoC PlatformlarÄ±
| Repository | Stars | AÃ§Ä±klama |
|-----------|-------|----------|
| **Zybo-Z7** | â­ 31 | Zynq-7020 dev board |
| **Arty-Z7** | â­ 3 | Kompakt Zynq-7020 board |
| **Cora-Z7** | â­ 5 | Minimal Zynq-7007S/7010 |
| **Eclypse-Z7** | â­ 21 | High-speed ADC/DAC |

### 2. Artix-7 & Spartan-7 PlatformlarÄ±
| Repository | Stars | AÃ§Ä±klama |
|-----------|-------|----------|
| **Arty-S7** | â­ 9 | Spartan-7 entry-level |
| **Basys-3** | â­ 13 | EÄŸitim amaÃ§lÄ± Artix-7 |
| **Nexys-A7** | â­ 15 | GeliÅŸmiÅŸ Artix-7 |

### 3. Kintex & Ultrascale+ PlatformlarÄ±
| Repository | Stars | AÃ§Ä±klama |
|-----------|-------|----------|
| **Genesys-2** | â­ 7 | Kintex-7 high-end |
| **Genesys-ZU** | â­ 14 | Zynq UltraScale+ MPSoC |

---

## ğŸ“¦ Ä°ndirilen Demo Projeleri

### Kamera & Video
- **Zybo-Z7-20-pcam-5c** â­ 58 - PCAM 5C kamera demo
  - 7 TCL, 4 XDC, 1 BD
  - Bayer to RGB, Gamma dÃ¼zeltme IP'leri
  
- **Zybo-Z7-20-HDMI** â­ 25 - HDMI video demo
  - 2 TCL, 1 XDC

### Pmod Ã–rnekleri
- **Pmod-I2S2** â­ 48 - Audio codec demo
  - 8 TCL, 7 XDC

### DMA & ADC
- **Zybo-Z7-10-DMA** â­ 7 - DMA veri transferi
  - 3 TCL, 2 XDC
  
- **Zybo-Z7-10-XADC** â­ 6 - XADC sensÃ¶r okuma
  - 1 TCL, 1 XDC
  
- **Arty-A7-100-XADC** â­ 5 - Artix-7 XADC
  - 1 TCL, 1 XDC

---

## ğŸ› ï¸ Hardware (HW) RepolarÄ±

Digilent'in **-HW** repolarÄ± doÄŸrudan Vivado proje dosyalarÄ± iÃ§ermez, ancak:

| Repository | Dosyalar |
|-----------|----------|
| **Eclypse-Z7-HW** | 2 TCL, 1 XDC |
| **Arty-A7-HW** | 0 dosya (README only) |
| **Zybo-Z7-HW** | 0 dosya (README only) |
| **Genesys-ZU-HW** | 0 dosya (README only) |
| **Basys-3-HW** | 0 dosya (README only) |
| **Nexys-Video-HW** | 0 dosya (README only) |

> **Neden HW repolarÄ± boÅŸ?** Digilent, board tanÄ±mlarÄ±nÄ± `vivado-boards` repo'sunda tutar, Ã¶rnekleri ise ayrÄ± repolarda.

---

## ğŸ”§ Digilent AraÃ§ RepolarÄ±

### vivado-boards â­ 485
- **Boyut**: 3.3 MB
- **Ä°Ã§erik**: 154 dosya, 3 TCL
- **AmaÃ§**: TÃ¼m Digilent boardlarÄ± iÃ§in Vivado board definition dosyalarÄ±
- **KullanÄ±m**: `C:\Xilinx\Vivado\<version>\data\boards\board_files\` altÄ±na kopyalanÄ±r

### digilent-vivado-scripts â­ 70
- **Boyut**: 0.1 MB
- **Ä°Ã§erik**: 10 dosya, 4 TCL
- **AmaÃ§**: Git-friendly Vivado proje yÃ¶netimi
- **Ã–zellikler**:
  - `digilent_vivado_checkout.tcl` - Git'ten proje oluÅŸturma
  - `digilent_vivado_checkin.tcl` - Proje export
  - Version control iÃ§in binary dosyalarÄ± Ã§Ä±karÄ±r

### vivado-library â­ 666
- **Boyut**: 2.3 MB
- **Ä°Ã§erik**: 86 dosya, 16 TCL, 6 XDC
- **AmaÃ§**: Digilent IP core kÃ¼tÃ¼phanesi
- **IP'ler**:
  - Pmod IP'leri (I2S, SPI, UART, etc.)
  - Video IP'leri (RGB to DVI, etc.)
  - Utility IP'leri

### digilent-xdc â­ 643
- **Boyut**: TCL formatÄ±nda
- **Ä°Ã§erik**: TÃ¼m Digilent boardlarÄ± iÃ§in master XDC dosyalarÄ±
- **Boards**: Arty, Basys, Cmod, Cora, Eclypse, Genesys, Nexys, Zybo, ZedBoard
- **KullanÄ±m**: Pin constraint ÅŸablonlarÄ±

---

## ğŸ“‹ Proje OluÅŸturma YaklaÅŸÄ±mÄ±

Digilent **`.xpr` dosyasÄ± paylaÅŸmaz**, bunun yerine:

### 1ï¸âƒ£ TCL Script YaklaÅŸÄ±mÄ± (Tercih Edilen)
```tcl
# Ã–rnek: Zybo-Z7-20-pcam-5c/proj/create_project.tcl
source ../repo/vivado-library/ip/create_ip.tcl
source ./system.tcl

create_project pcam_vdma_proj ./proj -part xc7z020clg400-1
add_files -fileset constrs_1 -norecurse ./src/constraints/auto.xdc
```

**Avantajlar**:
- âœ… Git-friendly (binary yok)
- âœ… Version kontrolÃ¼ kolay
- âœ… FarklÄ± Vivado versiyonlarÄ±nda Ã§alÄ±ÅŸÄ±r
- âœ… Otomatik build pipeline'a entegre

### 2ï¸âƒ£ Block Design (.bd) KullanÄ±mÄ±
```tcl
create_bd_design "design_1"
# IP'leri ekle, baÄŸlantÄ±larÄ± yap
```

**IP Integrator** ile gÃ¶rsel tasarÄ±m, `.bd` dosyasÄ± olarak saklanÄ±r.

---

## ğŸ” Dosya YapÄ±sÄ± Ã–rneÄŸi

### Tipik Bir Digilent Projesi (Zybo-Z7-20-pcam-5c):
```
Zybo-Z7-20-pcam-5c/
â”œâ”€â”€ README.md
â”œâ”€â”€ proj/
â”‚   â”œâ”€â”€ create_project.tcl        # Ana TCL script
â”‚   â”œâ”€â”€ system.tcl                 # Sistem konfigÃ¼rasyonu
â”‚   â””â”€â”€ cleanup.cmd                # Temizleme
â”œâ”€â”€ repo/
â”‚   â””â”€â”€ (vivado-library linkÄ±)
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ bd/
â”‚   â”‚   â””â”€â”€ design_1.bd           # Block Design
â”‚   â”œâ”€â”€ constraints/
â”‚   â”‚   â”œâ”€â”€ auto.xdc              # Otomatik constraint
â”‚   â”‚   â”œâ”€â”€ timing.xdc            # Timing constraint
â”‚   â”‚   â””â”€â”€ *.xdc
â”‚   â”œâ”€â”€ hdl/
â”‚   â”‚   â”œâ”€â”€ *.vhd                 # VHDL kaynaklarÄ±
â”‚   â”‚   â””â”€â”€ *.v                   # Verilog kaynaklarÄ±
â”‚   â””â”€â”€ ip/
â”‚       â””â”€â”€ AXI_*                 # Custom IP'ler
â””â”€â”€ sdk/
    â””â”€â”€ (Software projects)
```

---

## ğŸ’¡ Proje NasÄ±l OluÅŸturulur?

### AdÄ±m 1: Repository'yi Klonla
```bash
git clone https://github.com/Digilent/Zybo-Z7-20-pcam-5c
cd Zybo-Z7-20-pcam-5c
```

### AdÄ±m 2: Vivado'da TCL Ã‡alÄ±ÅŸtÄ±r
**Vivado TCL Console'da**:
```tcl
cd proj
source ./create_project.tcl
```

VEYA **Komut satÄ±rÄ±ndan**:
```bash
vivado -mode batch -source proj/create_project.tcl
```

### AdÄ±m 3: Projeyi AÃ§
Vivado otomatik olarak `.xpr` dosyasÄ±nÄ± oluÅŸturur:
```
proj/pcam_vdma_proj/pcam_vdma_proj.xpr
```

---

## ğŸ“Š Digilent vs DiÄŸer Projeler KarÅŸÄ±laÅŸtÄ±rma

| Ã–zellik | Digilent | Xilinx Official | DiÄŸer (eugene-tarassov, vb.) |
|---------|----------|-----------------|------------------------------|
| **XPR DosyasÄ±** | âŒ TCL ile oluÅŸtur | âœ… Bazen var | âœ… Ã‡oÄŸunlukla var |
| **TCL Script** | âœ… Her projede | âœ… Genelde var | âš ï¸ Bazen |
| **Git Friendly** | âœ… Tamamen | âš ï¸ KÄ±smen | âŒ Binary dosyalar |
| **Board TanÄ±mÄ±** | âœ… vivado-boards | âœ… Built-in | âš ï¸ Manual |
| **IP Library** | âœ… vivado-library | âœ… Built-in | âš ï¸ Proje iÃ§inde |
| **DokÃ¼mantasyon** | âœ… MÃ¼kemmel | âœ… Ä°yi | âš ï¸ DeÄŸiÅŸken |

---

## ğŸ“ Ã–nerilen BaÅŸlangÄ±Ã§ Projeleri

### Yeni BaÅŸlayanlar:
1. **Basys-3** - En basit FPGA board, LED/Button Ã¶rnekleri
2. **Arty-A7-100-XADC** - ADC okuma Ã¶rneÄŸi
3. **Zybo-Z7-10-DMA** - PS-PL veri transferi

### Orta Seviye:
4. **Zybo-Z7-20-HDMI** - Video pipeline
5. **Pmod-I2S2** - Audio codec kullanÄ±mÄ±
6. **Zybo-Z7-10-XADC** - Analog sensÃ¶r okuma

### Ä°leri Seviye:
7. **Zybo-Z7-20-pcam-5c** - Kamera, IP Integrator, custom IP
8. **Eclypse-Z7-HW** - High-speed ADC/DAC
9. **Genesys-ZU-HW** - UltraScale+ MPSoC

---

## ğŸ”— Ã–nemli Linkler

### Digilent Ana RepolarÄ±
- **Board Definitions**: https://github.com/Digilent/vivado-boards
- **Vivado Scripts**: https://github.com/Digilent/digilent-vivado-scripts
- **IP Library**: https://github.com/Digilent/vivado-library
- **XDC Files**: https://github.com/Digilent/digilent-xdc

### DokÃ¼mantasyon
- **Reference Manual**: https://digilent.com/reference/programmable-logic/documents/git
- **Getting Started**: Her board repo'sunda README.md

---

## âœ… SonuÃ§

### âŒ Digilent'te Neden .XPR Yok?
Digilent'in stratejik kararÄ±:
- **Git uyumluluÄŸu**: Binary `.xpr` dosyalarÄ± merge conflict yaratÄ±r
- **Vivado versiyon baÄŸÄ±msÄ±zlÄ±ÄŸÄ±**: TCL her versiyonda Ã§alÄ±ÅŸÄ±r
- **Temiz repo**: Sadece kaynak dosyalar, generated dosyalar yok
- **CI/CD entegrasyonu**: Otomatik build pipeline iÃ§in ideal

### âœ… Ne YapmalÄ±sÄ±nÄ±z?
1. âœ… **vivado-boards** repo'sunu Vivado'ya kurun
2. âœ… **vivado-library** kÃ¼tÃ¼phanesini klonlayÄ±n
3. âœ… Ä°lgilendiÄŸiniz board demo'larÄ±nÄ± klonlayÄ±n
4. âœ… TCL scriptleri ile proje oluÅŸturun
5. âœ… OluÅŸturulan `.xpr` dosyasÄ±nÄ± `.gitignore`'a ekleyin

### ğŸ“ Workspace YapÄ±sÄ± Ã–nerisi
```
VIVADO_DOCS/
â”œâ”€â”€ digilent_boards/
â”‚   â””â”€â”€ vivado-boards/           # Board definitions
â”œâ”€â”€ digilent_ips/
â”‚   â””â”€â”€ vivado-library/          # IP cores
â”œâ”€â”€ digilent_projects/
â”‚   â”œâ”€â”€ Zybo-Z7-20-pcam-5c/
â”‚   â”œâ”€â”€ Arty-A7-100-XADC/
â”‚   â””â”€â”€ ...
â””â”€â”€ my_projects/
    â””â”€â”€ (sizin projeleriniz)
```

---

**Son GÃ¼ncelleme**: 31 Ocak 2026  
**Toplam Ä°ndirilen Dosya SayÄ±sÄ±**: ~22,000  
**Toplam Boyut**: ~1.8 GB
