<?xml version="1.0"?>
<TLC>
<L>
35
ARRW 1
OTLN 2
SCHM 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
CONT 25
PADS 26
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
</L>
<H>
RULE18
7.0.53
7.0.53
100

06/16/08
17:57:03
1 0 0 10500 8500
9 54 164 0
</H>
<B>
43 4100 2100 6800 4800
</B>
<B>
46 3900 900 6200 3600
</B>
<B>
25 5000 4400 5200 4600
</B>
<B>
25 5600 4400 5800 4600
</B>
<B>
25 4300 1100 4500 1300
</B>
<B>
25 4800 1100 5000 1300
</B>
<B>
25 5300 1100 5500 1300
</B>
<B>
59 3500 1500 7200 5300
</B>
<B>
2 0 0 10500 8500
</B>
<T>
2 150 2 0
5200 7600
<![CDATA[Lambdas]]>
</T>
<T>
2 150 4 0
200 7200
<![CDATA[18.1 MINIMUM WIDTH]]>
</T>
<T>
2 150 6 0
200 6800
<![CDATA[18.2 MINIMUM POLY EXTENSION OF ACTIVE]]>
</T>
<T>
2 150 6 0
200 6400
<![CDATA[18.3 MINIMUM ACTIVE OVERLAP OF POLY]]>
</T>
<T>
2 150 6 0
200 6000
<![CDATA[18.4 MINIMUM POLY CONTACT TO ACTIVE]]>
</T>
<T>
2 150 6 0
200 5600
<![CDATA[18.5 MINIMUM ACTIVE CONTACT TO POLY]]>
</T>
<T>
2 150 2 0
5400 7200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
5400 6400
<![CDATA[3]]>
</T>
<T>
2 150 2 0
5400 6000
<![CDATA[2]]>
</T>
<P>
1 0 4
5100 4400 5000 4300 5200 4300 5100 4400 
</P>
<P>
1 0 4
5100 3600 5000 3700 5200 3700 5100 3600 
</P>
<P>
1 0 2
5100 3700 5100 4300 
</P>
<P>
1 0 6
3800 3800 3800 3900 3900 3800 3800 3700 3800 3800 
3600 3800 
</P>
<P>
1 0 6
4200 3800 4200 3900 4100 3800 4200 3700 4200 3800 
4400 3800 
</P>
<P>
1 0 10
5900 4700 5800 4700 5900 4800 6000 4700 5900 4700 
5900 3700 6000 3700 5900 3600 5800 3700 5900 3700 
</P>
<P>
1 0 10
6300 3500 6200 3500 6300 3600 6400 3500 6300 3500 
6300 2200 6200 2200 6300 2100 6400 2200 6300 2200 
</P>
<P>
1 0 10
4400 1400 4300 1400 4400 1300 4500 1400 4400 1400 
4400 2000 4300 2000 4400 2100 4500 2000 4400 2000 
</P>
<P>
1 0 2
4100 3700 4100 3900 
</P>
<P>
1 0 2
3900 3700 3900 3900 
</P>
<P>
1 0 2
6200 3600 6400 3600 
</P>
<P>
1 0 2
6200 2100 6400 2100 
</P>
<T>
2 300 4 0
3200 200
<![CDATA[18. LINEAR CAPACITOR]]>
</T>
<T>
2 150 2 0
3900 3900
<![CDATA[18.2]]>
</T>
<T>
2 150 2 0
5200 4000
<![CDATA[18.5]]>
</T>
<T>
2 150 2 0
6000 4000
<![CDATA[18.3]]>
</T>
<T>
2 150 2 0
6400 2400
<![CDATA[18.1]]>
</T>
<T>
2 150 2 0
4500 1600
<![CDATA[18.4]]>
</T>
<T>
2 150 2 0
6500 1700
<![CDATA[Cap_Well]]>
</T>
<T>
2 150 2 0
6200 4600
<![CDATA[Active]]>
</T>
<T>
2 150 2 0
5700 1100
<![CDATA[Poly]]>
</T>
<T>
2 150 2 0
6400 7600
<![CDATA[Lambdas]]>
</T>
<T>
2 150 2 0
7600 7600
<![CDATA[Lambdas]]>
</T>
<T>
2 195 2 0
5200 7800
<![CDATA[SCMOS]]>
</T>
<T>
2 195 2 0
6400 7800
<![CDATA[SUBM]]>
</T>
<T>
2 195 2 0
7600 7800
<![CDATA[DEEP]]>
</T>
<T>
2 150 2 0
6600 7200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
7800 7200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
6600 6400
<![CDATA[3]]>
</T>
<T>
2 150 2 0
7800 6400
<![CDATA[3]]>
</T>
<T>
2 150 2 0
6600 6000
<![CDATA[2]]>
</T>
<T>
2 150 2 0
7800 6000
<![CDATA[2]]>
</T>
<T>
2 195 2 0
8800 7800
<![CDATA[CMOSEDU]]>
</T>
<T>
2 150 2 0
8800 7600
<![CDATA[Scale]]>
</T>
<T>
2 150 2 0
9000 6000
<![CDATA[1]]>
</T>
<T>
2 150 2 0
9000 7200
<![CDATA[1.5]]>
</T>
<T>
2 150 2 0
9000 6400
<![CDATA[1.5]]>
</T>
<T>
2 150 2 0
5400 6800
<![CDATA[2]]>
</T>
<T>
2 150 2 0
6600 6800
<![CDATA[2]]>
</T>
<T>
2 150 2 0
7800 6800
<![CDATA[2]]>
</T>
<T>
2 150 2 0
9000 6800
<![CDATA[1]]>
</T>
<T>
2 150 2 0
5400 5600
<![CDATA[6]]>
</T>
<T>
2 150 2 0
6600 5600
<![CDATA[6]]>
</T>
<T>
2 150 2 0
7800 5600
<![CDATA[6]]>
</T>
<T>
2 150 2 0
9000 5600
<![CDATA[3]]>
</T>
</TLC>
