# Verilog的编译过程
现代EDA（Electronic Design Automation）电子设计自动化软件，是采用自上而下（从系统级到门级）的方式来进行设计。
相比传统的自下而上（从门级到系统级）来说要方便很多，适合大规模的设计。
这种自上而下的设计模式，是用HDL（硬件描述语言）来描述高层次的过程，再由自动化软件转换到低层次过程。
为何这么说，请看下文。

## 综合
Verilog HDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。
VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述，而VHDL侧重于系统级。

对于FPGA来说，经历的是以下过程：
1. 行为综合：从算法表示，行为描述转换到寄存器传输级（RTL）
2. 逻辑综合：从RTL传输级转换到门级
3. 版图综合(结构综合)：从门级转换到FPGA内部结构级，如LUT，IOB等结构

对于生产芯片来说，经历的是以下过程：
1. 行为综合：从算法表示，行为描述转换到寄存器传输级（RTL）
2. 逻辑综合：从RTL传输级转换到门级
3. 版图综合(结构综合)：从门级转换到基本元件级，如TTL，MOS，转换到真实的元件布局布线

### 行为综合
行为综合就是把HDL的代码，转换成寄存器级描述的过程。
学过寄存器的话，我们知道寄存器是设计时序电路的核心。
可以通过寄存器来实现`状态机`，其实我们HDL代码描述的就是一个`状态机`。
状态机就是，各种状态的转换过程，设计时序电路就是设计一个状态机。
我们知道，寄存器是由各种门组成，所以这就是下一级逻辑综合要做的事情。

### 逻辑综合
我们知道，寄存器是由各种门组成，所以这就是逻辑综合要做的事情。
把各种寄存器选择合适的基本门来表达，这样就更加往底层走了。

### 版图综合
门级依然可以再往底层走，
对于PLD（FPGA，CPLD）来说，门是靠LUT等结构来实现的，
所以版图综合，是将这些门用LUT来表达，以及根据物理约束和时序约束，来确定他们的布局布线。

对于芯片制造来说，门是靠各种TTL，MOS管来实现的，
所以版图综合，是将这些门用TTL和MOS来表达，根据设计需要，来确定他们的布局布线。
这就有点像PCB一样，布局和布线是由人来完成的。