[Ejemplos de este capítulo en github](https://github.com/Obijuan/open-fpga-verilog-tutorial/tree/master/tutorial/T13-reg-init)

## Introducción
Ya podemos responder a la pregunta planteada en el capítulo 8 sobre la inicialización de los registros. **Los registros sintetizados están inicializados a 0**. Normalmente necesitamos cargar en ellos un valor inicial, y que luego funcionen para lo que hayan sido diseñados. En este capítulo mostraremos cómo hacerlo, usando las herramientas que ya conocemos: el multiplexor 2 a 1 y el inicializador

## Inicializando registros

## reginit.v: Secuenciador de 2 estados con registro

## Síntesis en la FPGA