## 第一个milestone: 通过verilog搭建最基础的RV32I
一开始先做出来一个最基础的CPU：**单周期**（不考虑流水线、乱序执行，后续再加）

然后设计CPU实现RV32I里的所有操作：
- 算术运算指令（运算）**add**, **addi**, **sub**
- 逻辑运算指令（逻辑）**and**, **andi**, **or**, **ori**, **xor**, **xori** 
- 移位指令（移位）**SLL**, **SLLI**, **SRL**, **SRLI**, **SRA**, **SRAI**  (上面的三个都没用到PC，verilog里实现不复杂，寄存器中调入后直接用verilog默认的加减法等)
- 分支和跳转指令（控制流）**BEQ**等，这类要控制PC，PC就用个register存着就行
- 加载和存储指令（内存访问）**LW**,**SW**等，完成一些和内存交互的操作。内存是否要用IP去手动开辟一块内存空间呢？直接reg定义空间不知道够不够（一部分是只读的指令存储器<可以直接把指令文件存进去>，另一部分是读写的数据存储器）
- 系统调用指令（系统）**ECALL**, **EBREAK** 这两个是异常的处理机制，搭的CPU需要这两个吗，应该要增加一个检测异常的接口


