{
    "dcache_0000": [
        "dcache_0000",
        "Nmdq6",
        "module",
        8
    ],
    "_vcs_unit__4293599388": [
        "_vcs_unit__4293599388",
        "PGa5H",
        "module",
        1
    ],
    "brcond": [
        "brcond",
        "VqGv5",
        "module",
        11
    ],
    "lq_wand_sel_0000": [
        "lq_wand_sel_0000",
        "RCLGV",
        "module",
        15
    ],
    "ar_wand_sel_0000": [
        "ar_wand_sel_0000",
        "sYgZs",
        "module",
        6
    ],
    "std": [
        "std",
        "reYIK",
        "module",
        2
    ],
    "lq_ps_in_0000": [
        "lq_ps_in_0000",
        "gqQ8q",
        "module",
        14
    ],
    "arbiter_rr_0000": [
        "arbiter_rr_0000",
        "Tjq5i",
        "module",
        5
    ],
    "store_queue_0000": [
        "store_queue_0000",
        "fNfNe",
        "module",
        21
    ],
    "testbench": [
        "testbench",
        "iAVhC",
        "module",
        4
    ],
    "mem": [
        "mem",
        "FSbWZ",
        "module",
        3
    ],
    "dcache_ctrl_0000": [
        "dcache_ctrl_0000",
        "j2LDI",
        "module",
        7
    ],
    "DMEM_0000": [
        "DMEM_0000",
        "BaCRA",
        "module",
        9
    ],
    "decoder": [
        "decoder",
        "zf0bY",
        "module",
        13
    ],
    "alu": [
        "alu",
        "C26kq",
        "module",
        10
    ],
    "ex_stage_0000": [
        "ex_stage_0000",
        "tmdK7",
        "module",
        12
    ],
    "mult_stage": [
        "mult_stage",
        "aUVMg",
        "module",
        16
    ],
    "processor_0000": [
        "processor_0000",
        "UzNI6",
        "module",
        17
    ],
    "rob": [
        "rob",
        "vtxDx",
        "module",
        18
    ],
    "rs_psel_gen_0000": [
        "rs_psel_gen_0000",
        "xjVMK",
        "module",
        23
    ],
    "RS_Line_0000": [
        "RS_Line_0000",
        "Z4jCT",
        "module",
        19
    ],
    "RS_0000": [
        "RS_0000",
        "vG3v3",
        "module",
        20
    ],
    "freelist_psel_gen_0000": [
        "freelist_psel_gen_0000",
        "L652r",
        "module",
        22
    ],
    "wand_sel_0000": [
        "wand_sel_0000",
        "hckDL",
        "module",
        24
    ],
    "wand_sel_0001": [
        "wand_sel_0001",
        "ci1CE",
        "module",
        25
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        26
    ]
}