0.7
2020.2
Oct 19 2021
03:16:22
D:/cpudesign/--1-3/--1-3/lab_4/lab_4/lab_4.sim/sim_1/behav/xsim/glbl.v,1641193704,verilog,,,,glbl,,,,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/lab_4/lab_4.srcs/sources_1/new/mycpu.v,1641381000,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/pc.v,,mycpu,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/adder.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/alu.v,,adder,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/alu.v,1641363658,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/aludec.v,D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines.vh,alu,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/aludec.v,1641291209,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/div.v,D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines.vh,aludec,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines.vh,1641193704,verilog,,,,,,,,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines2.vh,1640930856,verilog,,,,,,,,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/div.v,1641286251,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/eqcmp.v,D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines2.vh,div,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/eqcmp.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/flopenr.v,,eqcmp,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/flopenr.v,1641286262,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/flopenrc.v,,flopenr,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/flopenrc.v,1641286263,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/flopr.v,,flopenrc,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/flopr.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/hazard.v,,flopr,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/floprc.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/hazard.v,,floprc,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/hazard.v,1641368330,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/maindec.v,,hazard,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/ip/data_mem/sim/data_mem.v,1641375058,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/ip/inst_mem/sim/inst_mem.v,,data_mem,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/ip/inst_mem/sim/inst_mem.v,1641301747,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/adder.v,,inst_mem,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/maindec.v,1641368324,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/mux2.v,D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines.vh,maindec,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/mux2.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/mux3.v,,mux2,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/mux3.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/lab_4/lab_4.srcs/sources_1/new/mycpu.v,,mux3,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/pc.v,1641286260,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/read_data.v,,pc,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/read_data.v,1641354996,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/regfile.v,D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines.vh,read_data,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/regfile.v,1641301585,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/signext.v,,regfile,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/signext.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/sl2.v,,signext,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/sl2.v,1641193704,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/top.v,,sl2,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/rtl/top.v,1641381287,verilog,,D:/cpudesign/--1-3/--1-3/lab_4/rtl/write_data.v,,top,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
,,,,D:/cpudesign/--1-3/--1-3/lab_4/sim/testbench.v,D:/cpudesign/--1-3/--1-3/lab_4/rtl/defines.vh,write_data,,,,,,,,
D:/cpudesign/--1-3/--1-3/lab_4/sim/testbench.v,1641193704,verilog,,,,testbench,,,../../../../../../../../../CO-lab-material-CQU/ref_code/ascii;../../../../../rtl,,,,,
