DSCH 2.7a
VERSION 12/11/2019 7:30:25 PM
BB(21,15,515,1575)
SYM  #button6c
BB(96,16,104,25)
TITLE 100 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(97,17,6,6,r)
VIS 1
PIN(100,25,0.000,0.000)OP4
LIG(100,24,100,25)
LIG(96,16,104,16)
LIG(96,24,96,16)
LIG(104,24,96,24)
LIG(104,16,104,24)
LIG(97,17,103,17)
LIG(97,23,97,17)
LIG(103,23,97,23)
LIG(103,17,103,23)
FSYM
SYM  #button9cc
BB(21,16,29,25)
TITLE 25 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(22,17,6,6,r)
VIS 1
PIN(25,25,0.000,0.000)OP11
LIG(25,24,25,25)
LIG(21,16,29,16)
LIG(21,24,21,16)
LIG(29,24,21,24)
LIG(29,16,29,24)
LIG(22,17,28,17)
LIG(22,23,22,17)
LIG(28,23,22,23)
LIG(28,17,28,23)
FSYM
SYM  #button6cc
BB(51,16,59,25)
TITLE 55 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(52,17,6,6,r)
VIS 1
PIN(55,25,0.000,0.000)OP8
LIG(55,24,55,25)
LIG(51,16,59,16)
LIG(51,24,51,16)
LIG(59,24,51,24)
LIG(59,16,59,24)
LIG(52,17,58,17)
LIG(52,23,52,17)
LIG(58,23,52,23)
LIG(58,17,58,23)
FSYM
SYM  #button7cc
BB(41,16,49,25)
TITLE 45 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(42,17,6,6,r)
VIS 1
PIN(45,25,0.000,0.000)OP9
LIG(45,24,45,25)
LIG(41,16,49,16)
LIG(41,24,41,16)
LIG(49,24,41,24)
LIG(49,16,49,24)
LIG(42,17,48,17)
LIG(42,23,42,17)
LIG(48,23,42,23)
LIG(48,17,48,23)
FSYM
SYM  #button8cc
BB(31,16,39,25)
TITLE 35 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(32,17,6,6,r)
VIS 1
PIN(35,25,0.000,0.000)OP10
LIG(35,24,35,25)
LIG(31,16,39,16)
LIG(31,24,31,16)
LIG(39,24,31,24)
LIG(39,16,39,24)
LIG(32,17,38,17)
LIG(32,23,32,17)
LIG(38,23,32,23)
LIG(38,17,38,23)
FSYM
SYM  #button9c
BB(66,16,74,25)
TITLE 70 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(67,17,6,6,r)
VIS 1
PIN(70,25,0.000,0.000)OP7
LIG(70,24,70,25)
LIG(66,16,74,16)
LIG(66,24,66,16)
LIG(74,24,66,24)
LIG(74,16,74,24)
LIG(67,17,73,17)
LIG(67,23,67,17)
LIG(73,23,67,23)
LIG(73,17,73,23)
FSYM
SYM  #button9
BB(111,16,119,25)
TITLE 115 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(112,17,6,6,r)
VIS 1
PIN(115,25,0.000,0.000)OP3
LIG(115,24,115,25)
LIG(111,16,119,16)
LIG(111,24,111,16)
LIG(119,24,111,24)
LIG(119,16,119,24)
LIG(112,17,118,17)
LIG(112,23,112,17)
LIG(118,23,112,23)
LIG(118,17,118,23)
FSYM
SYM  #button6
BB(141,16,149,25)
TITLE 145 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(142,17,6,6,r)
VIS 1
PIN(145,25,0.000,0.000)OP0
LIG(145,24,145,25)
LIG(141,16,149,16)
LIG(141,24,141,16)
LIG(149,24,141,24)
LIG(149,16,149,24)
LIG(142,17,148,17)
LIG(142,23,142,17)
LIG(148,23,142,23)
LIG(148,17,148,23)
FSYM
SYM  #button7
BB(131,16,139,25)
TITLE 135 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(132,17,6,6,r)
VIS 1
PIN(135,25,0.000,0.000)OP1
LIG(135,24,135,25)
LIG(131,16,139,16)
LIG(131,24,131,16)
LIG(139,24,131,24)
LIG(139,16,139,24)
LIG(132,17,138,17)
LIG(132,23,132,17)
LIG(138,23,132,23)
LIG(138,17,138,23)
FSYM
SYM  #button8
BB(121,16,129,25)
TITLE 125 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(122,17,6,6,r)
VIS 1
PIN(125,25,0.000,0.000)OP2
LIG(125,24,125,25)
LIG(121,16,129,16)
LIG(121,24,121,16)
LIG(129,24,121,24)
LIG(129,16,129,24)
LIG(122,17,128,17)
LIG(122,23,122,17)
LIG(128,23,122,23)
LIG(128,17,128,23)
FSYM
SYM  #button8c
BB(76,16,84,25)
TITLE 80 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(77,17,6,6,r)
VIS 1
PIN(80,25,0.000,0.000)OP6
LIG(80,24,80,25)
LIG(76,16,84,16)
LIG(76,24,76,16)
LIG(84,24,76,24)
LIG(84,16,84,24)
LIG(77,17,83,17)
LIG(77,23,77,17)
LIG(83,23,77,23)
LIG(83,17,83,23)
FSYM
SYM  #button7c
BB(86,16,94,25)
TITLE 90 20  #button
MODEL 59
PROP                                                                                                                                                                                                            
REC(87,17,6,6,r)
VIS 1
PIN(90,25,0.000,0.000)OP5
LIG(90,24,90,25)
LIG(86,16,94,16)
LIG(86,24,86,16)
LIG(94,24,86,24)
LIG(94,16,94,24)
LIG(87,17,93,17)
LIG(87,23,87,17)
LIG(93,23,87,23)
LIG(93,17,93,23)
FSYM
SYM  #light8
BB(178,15,184,29)
TITLE 180 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(179,16,4,4,r)
VIS 1
PIN(180,30,0.000,0.000)Carry
LIG(183,21,183,16)
LIG(183,16,182,15)
LIG(179,16,179,21)
LIG(182,26,182,23)
LIG(181,26,184,26)
LIG(181,28,183,26)
LIG(182,28,184,26)
LIG(178,23,184,23)
LIG(180,23,180,30)
LIG(178,21,178,23)
LIG(184,21,178,21)
LIG(184,23,184,21)
LIG(180,15,179,16)
LIG(182,15,180,15)
FSYM
SYM  #light9
BB(193,15,199,29)
TITLE 195 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(194,16,4,4,r)
VIS 1
PIN(195,30,0.000,0.000)Sign
LIG(198,21,198,16)
LIG(198,16,197,15)
LIG(194,16,194,21)
LIG(197,26,197,23)
LIG(196,26,199,26)
LIG(196,28,198,26)
LIG(197,28,199,26)
LIG(193,23,199,23)
LIG(195,23,195,30)
LIG(193,21,193,23)
LIG(199,21,193,21)
LIG(199,23,199,21)
LIG(195,15,194,16)
LIG(197,15,195,15)
FSYM
SYM  #light10
BB(208,15,214,29)
TITLE 210 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(209,16,4,4,r)
VIS 1
PIN(210,30,0.000,0.000)Zero
LIG(213,21,213,16)
LIG(213,16,212,15)
LIG(209,16,209,21)
LIG(212,26,212,23)
LIG(211,26,214,26)
LIG(211,28,213,26)
LIG(212,28,214,26)
LIG(208,23,214,23)
LIG(210,23,210,30)
LIG(208,21,208,23)
LIG(214,21,208,21)
LIG(214,23,214,21)
LIG(210,15,209,16)
LIG(212,15,210,15)
FSYM
SYM  #4_to_8_bit_decoder
BB(310,40,335,130)
TITLE 320 132  #4_to_8_bit_decoder
MODEL 6000
PROP                                                                                                                                                                                                           
REC(315,45,15,80,r)
VIS 5
PIN(310,120,0.000,0.000)A
PIN(310,110,0.000,0.000)B
PIN(310,100,0.000,0.000)C
PIN(310,90,0.000,0.000)D
PIN(335,120,0.060,0.700)out1
PIN(335,110,0.060,0.840)out2
PIN(335,100,0.060,0.700)out3
PIN(335,90,0.060,1.260)out4
PIN(335,80,0.060,0.700)out5
PIN(335,70,0.060,0.700)out6
PIN(335,60,0.060,0.700)out7
PIN(335,50,0.060,0.700)out8
LIG(310,120,315,120)
LIG(310,110,315,110)
LIG(310,100,315,100)
LIG(310,90,315,90)
LIG(330,120,335,120)
LIG(330,110,335,110)
LIG(330,100,335,100)
LIG(330,90,335,90)
LIG(330,80,335,80)
LIG(330,70,335,70)
LIG(330,60,335,60)
LIG(330,50,335,50)
LIG(315,125,315,45)
LIG(315,125,330,125)
LIG(330,125,330,45)
LIG(330,45,315,45)
VLG  module 4_to_8_bit_decoder( A,B,C,D,out1,out2,out3,out4,
VLG   out5,out6,out7,out8);
VLG   input A,B,C,D;
VLG   output out1,out2,out3,out4,out5,out6,out7,out8;
VLG   wire w17,w18,w19,w20,w21,w22,w23,w24;
VLG   wire w25,w26,w27,w28,w29,w30,w31,w32;
VLG   wire w33,w34,w35,w36,w37,w38,w39,w40;
VLG   wire w41,w42,w43,w44,w45,w46,w47,w48;
VLG   pmos #(72) pmos_NO1(w5,vdd,A); //  
VLG   nmos #(72) nmos_NO2(w5,vss,A); //  
VLG   pmos #(86) pmos_NO3(w6,vdd,C); //  
VLG   nmos #(86) nmos_NO4(w6,vss,C); //  
VLG   pmos #(86) pmos_NO5(w7,vdd,B); //  
VLG   nmos #(86) nmos_NO6(w7,vss,B); //  
VLG   pmos #(58) pmos_NO7(w8,vdd,D); //  
VLG   nmos #(58) nmos_NO8(w8,vss,D); //  
VLG   nmos #(65) nmos_4_9(w18,w17,w8); //  
VLG   nmos #(12) nmos_4_10(w17,w19,C); //  
VLG   nmos #(12) nmos_4_11(w19,w20,w7); //  
VLG   nmos #(12) nmos_4_12(w20,vss,A); //  
VLG   pmos #(65) pmos_4_13(w18,vdd,w8); //  
VLG   pmos #(65) pmos_4_14(w18,vdd,C); //  
VLG   pmos #(65) pmos_4_15(w18,vdd,w7); //  
VLG   pmos #(65) pmos_4_16(w18,vdd,A); //  
VLG   pmos #(23) pmos_4_17(out5,vdd,w18); //  
VLG   nmos #(23) nmos_4_18(out5,vss,w18); //  
VLG   nmos #(65) nmos_4_19(w22,w21,w8); //  
VLG   nmos #(12) nmos_4_20(w21,w23,w6); //  
VLG   nmos #(12) nmos_4_21(w23,w24,B); //  
VLG   nmos #(12) nmos_4_22(w24,vss,A); //  
VLG   pmos #(65) pmos_4_23(w22,vdd,w8); //  
VLG   pmos #(65) pmos_4_24(w22,vdd,w6); //  
VLG   pmos #(65) pmos_4_25(w22,vdd,B); //  
VLG   pmos #(65) pmos_4_26(w22,vdd,A); //  
VLG   pmos #(23) pmos_4_27(out6,vdd,w22); //  
VLG   nmos #(23) nmos_4_28(out6,vss,w22); //  
VLG   nmos #(65) nmos_4_29(w26,w25,D); //  
VLG   nmos #(12) nmos_4_30(w25,w27,w6); //  
VLG   nmos #(12) nmos_4_31(w27,w28,B); //  
VLG   nmos #(12) nmos_4_32(w28,vss,w5); //  
VLG   pmos #(65) pmos_4_33(w26,vdd,D); //  
VLG   pmos #(65) pmos_4_34(w26,vdd,w6); //  
VLG   pmos #(65) pmos_4_35(w26,vdd,B); //  
VLG   pmos #(65) pmos_4_36(w26,vdd,w5); //  
VLG   pmos #(23) pmos_4_37(out7,vdd,w26); //  
VLG   nmos #(23) nmos_4_38(out7,vss,w26); //  
VLG   nmos #(65) nmos_4_39(w30,w29,D); //  
VLG   nmos #(12) nmos_4_40(w29,w31,w6); //  
VLG   nmos #(12) nmos_4_41(w31,w32,w7); //  
VLG   nmos #(12) nmos_4_42(w32,vss,w5); //  
VLG   pmos #(65) pmos_4_43(w30,vdd,D); //  
VLG   pmos #(65) pmos_4_44(w30,vdd,w6); //  
VLG   pmos #(65) pmos_4_45(w30,vdd,w7); //  
VLG   pmos #(65) pmos_4_46(w30,vdd,w5); //  
VLG   pmos #(23) pmos_4_47(out8,vdd,w30); //  
VLG   nmos #(23) nmos_4_48(out8,vss,w30); //  
VLG   nmos #(65) nmos_4_49(w34,w33,A); //  
VLG   nmos #(12) nmos_4_50(w33,w35,w7); //  
VLG   nmos #(12) nmos_4_51(w35,w36,w6); //  
VLG   nmos #(12) nmos_4_52(w36,vss,D); //  
VLG   pmos #(65) pmos_4_53(w34,vdd,A); //  
VLG   pmos #(65) pmos_4_54(w34,vdd,w7); //  
VLG   pmos #(65) pmos_4_55(w34,vdd,w6); //  
VLG   pmos #(65) pmos_4_56(w34,vdd,D); //  
VLG   pmos #(23) pmos_4_57(out1,vdd,w34); //  
VLG   nmos #(23) nmos_4_58(out1,vss,w34); //  
VLG   nmos #(65) nmos_4_59(w38,w37,w5); //  
VLG   nmos #(12) nmos_4_60(w37,w39,w7); //  
VLG   nmos #(12) nmos_4_61(w39,w40,w6); //  
VLG   nmos #(12) nmos_4_62(w40,vss,w8); //  
VLG   pmos #(65) pmos_4_63(w38,vdd,w5); //  
VLG   pmos #(65) pmos_4_64(w38,vdd,w7); //  
VLG   pmos #(65) pmos_4_65(w38,vdd,w6); //  
VLG   pmos #(65) pmos_4_66(w38,vdd,w8); //  
VLG   pmos #(23) pmos_4_67(out2,vdd,w38); //  
VLG   nmos #(23) nmos_4_68(out2,vss,w38); //  
VLG   nmos #(65) nmos_4_69(w42,w41,w5); //  
VLG   nmos #(12) nmos_4_70(w41,w43,B); //  
VLG   nmos #(12) nmos_4_71(w43,w44,C); //  
VLG   nmos #(12) nmos_4_72(w44,vss,D); //  
VLG   pmos #(65) pmos_4_73(w42,vdd,w5); //  
VLG   pmos #(65) pmos_4_74(w42,vdd,B); //  
VLG   pmos #(65) pmos_4_75(w42,vdd,C); //  
VLG   pmos #(65) pmos_4_76(w42,vdd,D); //  
VLG   pmos #(23) pmos_4_77(out3,vdd,w42); //  
VLG   nmos #(23) nmos_4_78(out3,vss,w42); //  
VLG   nmos #(65) nmos_4_79(w46,w45,A); //  
VLG   nmos #(12) nmos_4_80(w45,w47,w7); //  
VLG   nmos #(12) nmos_4_81(w47,w48,C); //  
VLG   nmos #(12) nmos_4_82(w48,vss,D); //  
VLG   pmos #(65) pmos_4_83(w46,vdd,A); //  
VLG   pmos #(65) pmos_4_84(w46,vdd,w7); //  
VLG   pmos #(65) pmos_4_85(w46,vdd,C); //  
VLG   pmos #(65) pmos_4_86(w46,vdd,D); //  
VLG   pmos #(23) pmos_4_87(out4,vdd,w46); //  
VLG   nmos #(23) nmos_4_88(out4,vss,w46); //  
VLG  endmodule
FSYM
SYM  #light14
BB(273,15,279,29)
TITLE 275 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(274,16,4,4,r)
VIS 1
PIN(275,30,0.000,0.000)Y0
LIG(278,21,278,16)
LIG(278,16,277,15)
LIG(274,16,274,21)
LIG(277,26,277,23)
LIG(276,26,279,26)
LIG(276,28,278,26)
LIG(277,28,279,26)
LIG(273,23,279,23)
LIG(275,23,275,30)
LIG(273,21,273,23)
LIG(279,21,273,21)
LIG(279,23,279,21)
LIG(275,15,274,16)
LIG(277,15,275,15)
FSYM
SYM  #light13
BB(258,15,264,29)
TITLE 260 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(259,16,4,4,r)
VIS 1
PIN(260,30,0.000,0.000)Y1
LIG(263,21,263,16)
LIG(263,16,262,15)
LIG(259,16,259,21)
LIG(262,26,262,23)
LIG(261,26,264,26)
LIG(261,28,263,26)
LIG(262,28,264,26)
LIG(258,23,264,23)
LIG(260,23,260,30)
LIG(258,21,258,23)
LIG(264,21,258,21)
LIG(264,23,264,21)
LIG(260,15,259,16)
LIG(262,15,260,15)
FSYM
SYM  #light12
BB(243,15,249,29)
TITLE 245 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(244,16,4,4,r)
VIS 1
PIN(245,30,0.000,0.000)Y2
LIG(248,21,248,16)
LIG(248,16,247,15)
LIG(244,16,244,21)
LIG(247,26,247,23)
LIG(246,26,249,26)
LIG(246,28,248,26)
LIG(247,28,249,26)
LIG(243,23,249,23)
LIG(245,23,245,30)
LIG(243,21,243,23)
LIG(249,21,243,21)
LIG(249,23,249,21)
LIG(245,15,244,16)
LIG(247,15,245,15)
FSYM
SYM  #light11
BB(228,15,234,29)
TITLE 230 29  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(229,16,4,4,r)
VIS 1
PIN(230,30,0.000,0.000)Y3
LIG(233,21,233,16)
LIG(233,16,232,15)
LIG(229,16,229,21)
LIG(232,26,232,23)
LIG(231,26,234,26)
LIG(231,28,233,26)
LIG(232,28,234,26)
LIG(228,23,234,23)
LIG(230,23,230,30)
LIG(228,21,228,23)
LIG(234,21,228,21)
LIG(234,23,234,21)
LIG(230,15,229,16)
LIG(232,15,230,15)
FSYM
SYM  #4_bit_NAND
BB(415,160,440,260)
TITLE 425 158  #4_bit_NAND
MODEL 6000
PROP                                                                                                                                                                                                            
REC(420,165,15,90,r)
VIS 5
PIN(415,200,0.000,0.000)A3
PIN(415,190,0.000,0.000)A2
PIN(415,180,0.000,0.000)A1
PIN(415,170,0.000,0.000)A0
PIN(415,240,0.000,0.000)B3
PIN(415,230,0.000,0.000)B2
PIN(415,220,0.000,0.000)B1
PIN(415,210,0.000,0.000)B0
PIN(415,250,0.000,0.000)Enable
PIN(440,200,0.060,1.330)Y3
PIN(440,190,0.060,1.330)Y2
PIN(440,180,0.060,1.330)Y1
PIN(440,170,0.060,1.330)Y0
LIG(415,200,420,200)
LIG(415,190,420,190)
LIG(415,180,420,180)
LIG(415,170,420,170)
LIG(415,240,420,240)
LIG(415,230,420,230)
LIG(415,220,420,220)
LIG(415,210,420,210)
LIG(415,250,420,250)
LIG(435,200,440,200)
LIG(435,190,440,190)
LIG(435,180,440,180)
LIG(435,170,440,170)
LIG(420,165,420,255)
LIG(420,165,435,165)
LIG(435,165,435,255)
LIG(435,255,420,255)
VLG        module 4_bit_NAND( A3,A2,A1,A0,B3,B2,B1,B0,
VLG         Enable,Y3,Y2,Y1,Y0);
VLG         input A3,A2,A1,A0,B3,B2,B1,B0;
VLG         input Enable;
VLG         output Y3,Y2,Y1,Y0;
VLG         wire w18,w19,w20,w21,w22,w23,w24,w25;
VLG         wire w26,w27,w28,w29,w30,w31,w32,w33;
VLG         wire w34,w35,w36,w37;
VLG         nmos #(40) nmos_NA1(w9,w18,B3); //  
VLG         nmos #(12) nmos_NA2(w18,vss,A3); //  
VLG         pmos #(40) pmos_NA3(w9,vdd,B3); //  
VLG         pmos #(40) pmos_NA4(w9,vdd,A3); //  
VLG         nmos #(40) nmos_NA5(w10,w19,B2); //  
VLG         nmos #(12) nmos_NA6(w19,vss,A2); //  
VLG         pmos #(40) pmos_NA7(w10,vdd,B2); //  
VLG         pmos #(40) pmos_NA8(w10,vdd,A2); //  
VLG         nmos #(40) nmos_NA9(w11,w20,B1); //  
VLG         nmos #(12) nmos_NA10(w20,vss,A1); //  
VLG         pmos #(40) pmos_NA11(w11,vdd,B1); //  
VLG         pmos #(40) pmos_NA12(w11,vdd,A1); //  
VLG         nmos #(40) nmos_NA13(w12,w21,B0); //  
VLG         nmos #(12) nmos_NA14(w21,vss,A0); //  
VLG         pmos #(40) pmos_NA15(w12,vdd,B0); //  
VLG         pmos #(40) pmos_NA16(w12,vdd,A0); //  
VLG         pmos #(33) pmos_en17(w23,w22,w9); //  
VLG         nmos #(33) nmos_en18(w23,w24,w9); //  
VLG         nmos #(23) nmos_en19(w24,vss,Enable); //  
VLG         pmos #(23) pmos_en20(w22,vdd,w25); //  
VLG         not #(12) inv_en21(w25,Enable);
VLG         nmos #(23) nmos_en22(Y3,w24,w23); //  
VLG         pmos #(23) pmos_en23(Y3,w22,w23); //  
VLG         pmos #(33) pmos_en24(w27,w26,w10); //  
VLG         nmos #(33) nmos_en25(w27,w28,w10); //  
VLG         nmos #(23) nmos_en26(w28,vss,Enable); //  
VLG         pmos #(23) pmos_en27(w26,vdd,w29); //  
VLG         not #(12) inv_en28(w29,Enable);
VLG         nmos #(23) nmos_en29(Y2,w28,w27); //  
VLG         pmos #(23) pmos_en30(Y2,w26,w27); //  
VLG         pmos #(33) pmos_en31(w31,w30,w11); //  
VLG         nmos #(33) nmos_en32(w31,w32,w11); //  
VLG         nmos #(23) nmos_en33(w32,vss,Enable); //  
VLG         pmos #(23) pmos_en34(w30,vdd,w33); //  
VLG         not #(12) inv_en35(w33,Enable);
VLG         nmos #(23) nmos_en36(Y1,w32,w31); //  
VLG         pmos #(23) pmos_en37(Y1,w30,w31); //  
VLG         pmos #(33) pmos_en38(w35,w34,w12); //  
VLG         nmos #(33) nmos_en39(w35,w36,w12); //  
VLG         nmos #(23) nmos_en40(w36,vss,Enable); //  
VLG         pmos #(23) pmos_en41(w34,vdd,w37); //  
VLG         not #(12) inv_en42(w37,Enable);
VLG         nmos #(23) nmos_en43(Y0,w36,w35); //  
VLG         pmos #(23) pmos_en44(Y0,w34,w35); //  
VLG        endmodule
FSYM
SYM  #4_bit_adder
BB(415,305,440,415)
TITLE 425 303  #4_bit_adder
MODEL 6000
PROP                                                                                                                                                                                                            
REC(420,310,15,100,r)
VIS 5
PIN(415,315,0.000,0.000)A0
PIN(415,325,0.000,0.000)A1
PIN(415,335,0.000,0.000)A2
PIN(415,345,0.000,0.000)A3
PIN(415,355,0.000,0.000)B0
PIN(415,365,0.000,0.000)B1
PIN(415,375,0.000,0.000)B2
PIN(415,385,0.000,0.000)B3
PIN(415,405,0.000,0.000)Enable
PIN(415,395,0.000,0.000)Cin
PIN(440,325,0.060,1.330)Y0
PIN(440,335,0.060,1.330)Y1
PIN(440,345,0.060,1.330)Y2
PIN(440,355,0.060,1.330)Y3
PIN(440,315,0.060,0.210)Cout
LIG(415,315,420,315)
LIG(415,325,420,325)
LIG(415,335,420,335)
LIG(415,345,420,345)
LIG(415,355,420,355)
LIG(415,365,420,365)
LIG(415,375,420,375)
LIG(415,385,420,385)
LIG(415,405,420,405)
LIG(415,395,420,395)
LIG(435,325,440,325)
LIG(435,335,440,335)
LIG(435,345,440,345)
LIG(435,355,440,355)
LIG(435,315,440,315)
LIG(420,310,420,410)
LIG(420,310,435,310)
LIG(435,310,435,410)
LIG(435,410,420,410)
VLG        module 4_bit_adder( A0,A1,A2,A3,B0,B1,B2,B3,
VLG         Enable,Cin,Y0,Y1,Y2,Y3,Cout);
VLG         input A0,A1,A2,A3,B0,B1,B2,B3;
VLG         input Enable,Cin;
VLG         output Y0,Y1,Y2,Y3,Cout;
VLG         wire w24,w25,w26,w27,w28,w29,w30,w31;
VLG         wire w32,w33,w34,w35,w36,w37,w38,w39;
VLG         wire w40,w41,w42,w43,w44,w45,w46,w47;
VLG         wire w48,w49,w50,w51,w52,w53,w54,w55;
VLG         wire w56,w57,w58,w59,w60,w61,w62,w63;
VLG         wire w64,w65,w66,w67,w68,w69,w70,w71;
VLG         wire w72,w73,w74,w75,w76,w77,w78,w79;
VLG         wire w80,w81,w82,w83,w84,w85,w86,w87;
VLG         wire w88,w89,w90,w91,w92,w93,w94,w95;
VLG         wire w96,w97,w98,w99,w100,w101,w102,w103;
VLG         wire w104,w105,w106,w107,w108,w109,w110,w111;
VLG         wire w112,w113,w114,w115,w116,w117,w118,w119;
VLG         wire w120,w121,w122,w123,w124,w125,w126,w127;
VLG         wire w128,w129,w130,w131;
VLG         pmos #(33) pmos_en1(w25,w24,w1); //  
VLG         nmos #(33) nmos_en2(w25,w26,w1); //  
VLG         nmos #(23) nmos_en3(w26,vss,Enable); //  
VLG         pmos #(23) pmos_en4(w24,vdd,w27); //  
VLG         not #(12) inv_en5(w27,Enable);
VLG         nmos #(23) nmos_en6(Y0,w26,w25); //  
VLG         pmos #(23) pmos_en7(Y0,w24,w25); //  
VLG         pmos #(33) pmos_en8(w29,w28,w4); //  
VLG         nmos #(33) nmos_en9(w29,w30,w4); //  
VLG         nmos #(23) nmos_en10(w30,vss,Enable); //  
VLG         pmos #(23) pmos_en11(w28,vdd,w31); //  
VLG         not #(12) inv_en12(w31,Enable);
VLG         nmos #(23) nmos_en13(Y2,w30,w29); //  
VLG         pmos #(23) pmos_en14(Y2,w28,w29); //  
VLG         pmos #(33) pmos_en15(w33,w32,w6); //  
VLG         nmos #(33) nmos_en16(w33,w34,w6); //  
VLG         nmos #(23) nmos_en17(w34,vss,Enable); //  
VLG         pmos #(23) pmos_en18(w32,vdd,w35); //  
VLG         not #(12) inv_en19(w35,Enable);
VLG         nmos #(23) nmos_en20(Y3,w34,w33); //  
VLG         pmos #(23) pmos_en21(Y3,w32,w33); //  
VLG         pmos #(33) pmos_en22(w37,w36,w8); //  
VLG         nmos #(33) nmos_en23(w37,w38,w8); //  
VLG         nmos #(23) nmos_en24(w38,vss,Enable); //  
VLG         pmos #(23) pmos_en25(w36,vdd,w39); //  
VLG         not #(12) inv_en26(w39,Enable);
VLG         nmos #(23) nmos_en27(Y1,w38,w37); //  
VLG         pmos #(23) pmos_en28(Y1,w36,w37); //  
VLG         nmos #(103) nmos_XO1_Fu29(w41,w40,A0); //  
VLG         nmos #(13) nmos_XO2_Fu30(w40,vss,B0); //  
VLG         nmos #(103) nmos_XO3_Fu31(w41,w42,w43); //  
VLG         nmos #(13) nmos_XO4_Fu32(w42,vss,w44); //  
VLG         pmos #(103) pmos_XO5_Fu33(w41,w45,w44); //  
VLG         pmos #(103) pmos_XO6_Fu34(w41,w45,w43); //  
VLG         pmos #(38) pmos_XO7_Fu35(w45,vdd,A0); //  
VLG         pmos #(38) pmos_XO8_Fu36(w45,vdd,B0); //  
VLG         pmos #(38) pmos_XO9_Fu37(w43,vdd,A0); //  
VLG         nmos #(38) nmos_XO10_Fu38(w43,vss,A0); //  
VLG         pmos #(38) pmos_XO11_Fu39(w44,vdd,B0); //  
VLG         nmos #(38) nmos_XO12_Fu40(w44,vss,B0); //  
VLG         nmos #(57) nmos_XO13_Fu41(w1,w46,w41); //  
VLG         nmos #(13) nmos_XO14_Fu42(w46,vss,Cin); //  
VLG         nmos #(57) nmos_XO15_Fu43(w1,w47,w48); //  
VLG         nmos #(13) nmos_XO16_Fu44(w47,vss,w49); //  
VLG         pmos #(57) pmos_XO17_Fu45(w1,w50,w49); //  
VLG         pmos #(57) pmos_XO18_Fu46(w1,w50,w48); //  
VLG         pmos #(38) pmos_XO19_Fu47(w50,vdd,w41); //  
VLG         pmos #(38) pmos_XO20_Fu48(w50,vdd,Cin); //  
VLG         pmos #(38) pmos_XO21_Fu49(w48,vdd,w41); //  
VLG         nmos #(38) nmos_XO22_Fu50(w48,vss,w41); //  
VLG         pmos #(38) pmos_XO23_Fu51(w49,vdd,Cin); //  
VLG         nmos #(38) nmos_XO24_Fu52(w49,vss,Cin); //  
VLG         nmos #(48) nmos_AN25_Fu53(w52,vss,w51); //  
VLG         nmos #(48) nmos_AN26_Fu54(w52,vss,w53); //  
VLG         pmos #(48) pmos_AN27_Fu55(w52,w54,w53); //  
VLG         pmos #(13) pmos_AN28_Fu56(w54,vdd,w51); //  
VLG         nmos #(38) nmos_AN29_Fu57(w53,vss,w41); //  
VLG         pmos #(38) pmos_AN30_Fu58(w53,vdd,w41); //  
VLG         pmos #(38) pmos_AN31_Fu59(w51,vdd,Cin); //  
VLG         nmos #(38) nmos_AN32_Fu60(w51,vss,Cin); //  
VLG         nmos #(48) nmos_AN33_Fu61(w56,vss,w55); //  
VLG         nmos #(48) nmos_AN34_Fu62(w56,vss,w57); //  
VLG         pmos #(48) pmos_AN35_Fu63(w56,w58,w57); //  
VLG         pmos #(13) pmos_AN36_Fu64(w58,vdd,w55); //  
VLG         nmos #(38) nmos_AN37_Fu65(w57,vss,B0); //  
VLG         pmos #(38) pmos_AN38_Fu66(w57,vdd,B0); //  
VLG         pmos #(38) pmos_AN39_Fu67(w55,vdd,A0); //  
VLG         nmos #(38) nmos_AN40_Fu68(w55,vss,A0); //  
VLG         nmos #(38) nmos_OR41_Fu69(w59,vss,w56); //  
VLG         pmos #(38) pmos_OR42_Fu70(w59,vdd,w56); //  
VLG         nmos #(38) nmos_OR43_Fu71(w60,vss,w52); //  
VLG         pmos #(38) pmos_OR44_Fu72(w60,vdd,w52); //  
VLG         nmos #(73) nmos_OR45_Fu73(w13,w61,w60); //  
VLG         nmos #(13) nmos_OR46_Fu74(w61,vss,w59); //  
VLG         pmos #(73) pmos_OR47_Fu75(w13,vdd,w60); //  
VLG         pmos #(73) pmos_OR48_Fu76(w13,vdd,w59); //  
VLG         nmos #(103) nmos_XO1_Fu77(w63,w62,A1); //  
VLG         nmos #(13) nmos_XO2_Fu78(w62,vss,B1); //  
VLG         nmos #(103) nmos_XO3_Fu79(w63,w64,w65); //  
VLG         nmos #(13) nmos_XO4_Fu80(w64,vss,w66); //  
VLG         pmos #(103) pmos_XO5_Fu81(w63,w67,w66); //  
VLG         pmos #(103) pmos_XO6_Fu82(w63,w67,w65); //  
VLG         pmos #(38) pmos_XO7_Fu83(w67,vdd,A1); //  
VLG         pmos #(38) pmos_XO8_Fu84(w67,vdd,B1); //  
VLG         pmos #(38) pmos_XO9_Fu85(w65,vdd,A1); //  
VLG         nmos #(38) nmos_XO10_Fu86(w65,vss,A1); //  
VLG         pmos #(38) pmos_XO11_Fu87(w66,vdd,B1); //  
VLG         nmos #(38) nmos_XO12_Fu88(w66,vss,B1); //  
VLG         nmos #(57) nmos_XO13_Fu89(w8,w68,w63); //  
VLG         nmos #(13) nmos_XO14_Fu90(w68,vss,w13); //  
VLG         nmos #(57) nmos_XO15_Fu91(w8,w69,w70); //  
VLG         nmos #(13) nmos_XO16_Fu92(w69,vss,w71); //  
VLG         pmos #(57) pmos_XO17_Fu93(w8,w72,w71); //  
VLG         pmos #(57) pmos_XO18_Fu94(w8,w72,w70); //  
VLG         pmos #(38) pmos_XO19_Fu95(w72,vdd,w63); //  
VLG         pmos #(38) pmos_XO20_Fu96(w72,vdd,w13); //  
VLG         pmos #(38) pmos_XO21_Fu97(w70,vdd,w63); //  
VLG         nmos #(38) nmos_XO22_Fu98(w70,vss,w63); //  
VLG         pmos #(38) pmos_XO23_Fu99(w71,vdd,w13); //  
VLG         nmos #(38) nmos_XO24_Fu100(w71,vss,w13); //  
VLG         nmos #(48) nmos_AN25_Fu101(w74,vss,w73); //  
VLG         nmos #(48) nmos_AN26_Fu102(w74,vss,w75); //  
VLG         pmos #(48) pmos_AN27_Fu103(w74,w76,w75); //  
VLG         pmos #(13) pmos_AN28_Fu104(w76,vdd,w73); //  
VLG         nmos #(38) nmos_AN29_Fu105(w75,vss,w63); //  
VLG         pmos #(38) pmos_AN30_Fu106(w75,vdd,w63); //  
VLG         pmos #(38) pmos_AN31_Fu107(w73,vdd,w13); //  
VLG         nmos #(38) nmos_AN32_Fu108(w73,vss,w13); //  
VLG         nmos #(48) nmos_AN33_Fu109(w78,vss,w77); //  
VLG         nmos #(48) nmos_AN34_Fu110(w78,vss,w79); //  
VLG         pmos #(48) pmos_AN35_Fu111(w78,w80,w79); //  
VLG         pmos #(13) pmos_AN36_Fu112(w80,vdd,w77); //  
VLG         nmos #(38) nmos_AN37_Fu113(w79,vss,B1); //  
VLG         pmos #(38) pmos_AN38_Fu114(w79,vdd,B1); //  
VLG         pmos #(38) pmos_AN39_Fu115(w77,vdd,A1); //  
VLG         nmos #(38) nmos_AN40_Fu116(w77,vss,A1); //  
VLG         nmos #(38) nmos_OR41_Fu117(w81,vss,w78); //  
VLG         pmos #(38) pmos_OR42_Fu118(w81,vdd,w78); //  
VLG         nmos #(38) nmos_OR43_Fu119(w82,vss,w74); //  
VLG         pmos #(38) pmos_OR44_Fu120(w82,vdd,w74); //  
VLG         nmos #(73) nmos_OR45_Fu121(w16,w83,w82); //  
VLG         nmos #(13) nmos_OR46_Fu122(w83,vss,w81); //  
VLG         pmos #(73) pmos_OR47_Fu123(w16,vdd,w82); //  
VLG         pmos #(73) pmos_OR48_Fu124(w16,vdd,w81); //  
VLG         nmos #(103) nmos_XO1_Fu125(w85,w84,A2); //  
VLG         nmos #(13) nmos_XO2_Fu126(w84,vss,B2); //  
VLG         nmos #(103) nmos_XO3_Fu127(w85,w86,w87); //  
VLG         nmos #(13) nmos_XO4_Fu128(w86,vss,w88); //  
VLG         pmos #(103) pmos_XO5_Fu129(w85,w89,w88); //  
VLG         pmos #(103) pmos_XO6_Fu130(w85,w89,w87); //  
VLG         pmos #(38) pmos_XO7_Fu131(w89,vdd,A2); //  
VLG         pmos #(38) pmos_XO8_Fu132(w89,vdd,B2); //  
VLG         pmos #(38) pmos_XO9_Fu133(w87,vdd,A2); //  
VLG         nmos #(38) nmos_XO10_Fu134(w87,vss,A2); //  
VLG         pmos #(38) pmos_XO11_Fu135(w88,vdd,B2); //  
VLG         nmos #(38) nmos_XO12_Fu136(w88,vss,B2); //  
VLG         nmos #(57) nmos_XO13_Fu137(w4,w90,w85); //  
VLG         nmos #(13) nmos_XO14_Fu138(w90,vss,w16); //  
VLG         nmos #(57) nmos_XO15_Fu139(w4,w91,w92); //  
VLG         nmos #(13) nmos_XO16_Fu140(w91,vss,w93); //  
VLG         pmos #(57) pmos_XO17_Fu141(w4,w94,w93); //  
VLG         pmos #(57) pmos_XO18_Fu142(w4,w94,w92); //  
VLG         pmos #(38) pmos_XO19_Fu143(w94,vdd,w85); //  
VLG         pmos #(38) pmos_XO20_Fu144(w94,vdd,w16); //  
VLG         pmos #(38) pmos_XO21_Fu145(w92,vdd,w85); //  
VLG         nmos #(38) nmos_XO22_Fu146(w92,vss,w85); //  
VLG         pmos #(38) pmos_XO23_Fu147(w93,vdd,w16); //  
VLG         nmos #(38) nmos_XO24_Fu148(w93,vss,w16); //  
VLG         nmos #(48) nmos_AN25_Fu149(w96,vss,w95); //  
VLG         nmos #(48) nmos_AN26_Fu150(w96,vss,w97); //  
VLG         pmos #(48) pmos_AN27_Fu151(w96,w98,w97); //  
VLG         pmos #(13) pmos_AN28_Fu152(w98,vdd,w95); //  
VLG         nmos #(38) nmos_AN29_Fu153(w97,vss,w85); //  
VLG         pmos #(38) pmos_AN30_Fu154(w97,vdd,w85); //  
VLG         pmos #(38) pmos_AN31_Fu155(w95,vdd,w16); //  
VLG         nmos #(38) nmos_AN32_Fu156(w95,vss,w16); //  
VLG         nmos #(48) nmos_AN33_Fu157(w100,vss,w99); //  
VLG         nmos #(48) nmos_AN34_Fu158(w100,vss,w101); //  
VLG         pmos #(48) pmos_AN35_Fu159(w100,w102,w101); //  
VLG         pmos #(13) pmos_AN36_Fu160(w102,vdd,w99); //  
VLG         nmos #(38) nmos_AN37_Fu161(w101,vss,B2); //  
VLG         pmos #(38) pmos_AN38_Fu162(w101,vdd,B2); //  
VLG         pmos #(38) pmos_AN39_Fu163(w99,vdd,A2); //  
VLG         nmos #(38) nmos_AN40_Fu164(w99,vss,A2); //  
VLG         nmos #(38) nmos_OR41_Fu165(w103,vss,w100); //  
VLG         pmos #(38) pmos_OR42_Fu166(w103,vdd,w100); //  
VLG         nmos #(38) nmos_OR43_Fu167(w104,vss,w96); //  
VLG         pmos #(38) pmos_OR44_Fu168(w104,vdd,w96); //  
VLG         nmos #(73) nmos_OR45_Fu169(w19,w105,w104); //  
VLG         nmos #(13) nmos_OR46_Fu170(w105,vss,w103); //  
VLG         pmos #(73) pmos_OR47_Fu171(w19,vdd,w104); //  
VLG         pmos #(73) pmos_OR48_Fu172(w19,vdd,w103); //  
VLG         nmos #(103) nmos_XO1_Fu173(w107,w106,A3); //  
VLG         nmos #(13) nmos_XO2_Fu174(w106,vss,B3); //  
VLG         nmos #(103) nmos_XO3_Fu175(w107,w108,w109); //  
VLG         nmos #(13) nmos_XO4_Fu176(w108,vss,w110); //  
VLG         pmos #(103) pmos_XO5_Fu177(w107,w111,w110); //  
VLG         pmos #(103) pmos_XO6_Fu178(w107,w111,w109); //  
VLG         pmos #(38) pmos_XO7_Fu179(w111,vdd,A3); //  
VLG         pmos #(38) pmos_XO8_Fu180(w111,vdd,B3); //  
VLG         pmos #(38) pmos_XO9_Fu181(w109,vdd,A3); //  
VLG         nmos #(38) nmos_XO10_Fu182(w109,vss,A3); //  
VLG         pmos #(38) pmos_XO11_Fu183(w110,vdd,B3); //  
VLG         nmos #(38) nmos_XO12_Fu184(w110,vss,B3); //  
VLG         nmos #(57) nmos_XO13_Fu185(w6,w112,w107); //  
VLG         nmos #(13) nmos_XO14_Fu186(w112,vss,w19); //  
VLG         nmos #(57) nmos_XO15_Fu187(w6,w113,w114); //  
VLG         nmos #(13) nmos_XO16_Fu188(w113,vss,w115); //  
VLG         pmos #(57) pmos_XO17_Fu189(w6,w116,w115); //  
VLG         pmos #(57) pmos_XO18_Fu190(w6,w116,w114); //  
VLG         pmos #(38) pmos_XO19_Fu191(w116,vdd,w107); //  
VLG         pmos #(38) pmos_XO20_Fu192(w116,vdd,w19); //  
VLG         pmos #(38) pmos_XO21_Fu193(w114,vdd,w107); //  
VLG         nmos #(38) nmos_XO22_Fu194(w114,vss,w107); //  
VLG         pmos #(38) pmos_XO23_Fu195(w115,vdd,w19); //  
VLG         nmos #(38) nmos_XO24_Fu196(w115,vss,w19); //  
VLG         nmos #(48) nmos_AN25_Fu197(w118,vss,w117); //  
VLG         nmos #(48) nmos_AN26_Fu198(w118,vss,w119); //  
VLG         pmos #(48) pmos_AN27_Fu199(w118,w120,w119); //  
VLG         pmos #(13) pmos_AN28_Fu200(w120,vdd,w117); //  
VLG         nmos #(38) nmos_AN29_Fu201(w119,vss,w107); //  
VLG         pmos #(38) pmos_AN30_Fu202(w119,vdd,w107); //  
VLG         pmos #(38) pmos_AN31_Fu203(w117,vdd,w19); //  
VLG         nmos #(38) nmos_AN32_Fu204(w117,vss,w19); //  
VLG         nmos #(48) nmos_AN33_Fu205(w122,vss,w121); //  
VLG         nmos #(48) nmos_AN34_Fu206(w122,vss,w123); //  
VLG         pmos #(48) pmos_AN35_Fu207(w122,w124,w123); //  
VLG         pmos #(13) pmos_AN36_Fu208(w124,vdd,w121); //  
VLG         nmos #(38) nmos_AN37_Fu209(w123,vss,B3); //  
VLG         pmos #(38) pmos_AN38_Fu210(w123,vdd,B3); //  
VLG         pmos #(38) pmos_AN39_Fu211(w121,vdd,A3); //  
VLG         nmos #(38) nmos_AN40_Fu212(w121,vss,A3); //  
VLG         nmos #(38) nmos_OR41_Fu213(w125,vss,w122); //  
VLG         pmos #(38) pmos_OR42_Fu214(w125,vdd,w122); //  
VLG         nmos #(38) nmos_OR43_Fu215(w126,vss,w118); //  
VLG         pmos #(38) pmos_OR44_Fu216(w126,vdd,w118); //  
VLG         nmos #(45) nmos_OR45_Fu217(w22,w127,w126); //  
VLG         nmos #(13) nmos_OR46_Fu218(w127,vss,w125); //  
VLG         pmos #(45) pmos_OR47_Fu219(w22,vdd,w126); //  
VLG         pmos #(45) pmos_OR48_Fu220(w22,vdd,w125); //  
VLG         pmos #(33) pmos_en221(w129,w128,w22); //  
VLG         nmos #(33) nmos_en222(w129,w130,w22); //  
VLG         nmos #(23) nmos_en223(w130,vss,Enable); //  
VLG         pmos #(23) pmos_en224(w128,vdd,w131); //  
VLG         not #(12) inv_en225(w131,Enable);
VLG         nmos #(23) nmos_en226(Cout,w130,w129); //  
VLG         pmos #(23) pmos_en227(Cout,w128,w129); //  
VLG        endmodule
FSYM
SYM  #4_bit_OR
BB(415,490,440,590)
TITLE 425 488  #4_bit_OR
MODEL 6000
PROP                                                                                                                                                                                                            
REC(420,495,15,90,r)
VIS 5
PIN(415,530,0.000,0.000)A3
PIN(415,520,0.000,0.000)A2
PIN(415,510,0.000,0.000)A1
PIN(415,500,0.000,0.000)A0
PIN(415,570,0.000,0.000)B3
PIN(415,560,0.000,0.000)B2
PIN(415,550,0.000,0.000)B1
PIN(415,540,0.000,0.000)B0
PIN(415,580,0.000,0.000)Enable
PIN(440,500,0.060,1.330)Y0
PIN(440,510,0.060,1.330)Y1
PIN(440,520,0.060,1.330)Y2
PIN(440,530,0.060,1.330)Y3
LIG(415,530,420,530)
LIG(415,520,420,520)
LIG(415,510,420,510)
LIG(415,500,420,500)
LIG(415,570,420,570)
LIG(415,560,420,560)
LIG(415,550,420,550)
LIG(415,540,420,540)
LIG(415,580,420,580)
LIG(435,500,440,500)
LIG(435,510,440,510)
LIG(435,520,440,520)
LIG(435,530,440,530)
LIG(420,495,420,585)
LIG(420,495,435,495)
LIG(435,495,435,585)
LIG(435,585,420,585)
VLG        module 4_bit_OR( A3,A2,A1,A0,B3,B2,B1,B0,
VLG         Enable,Y0,Y1,Y2,Y3);
VLG         input A3,A2,A1,A0,B3,B2,B1,B0;
VLG         input Enable;
VLG         output Y0,Y1,Y2,Y3;
VLG         wire w18,w19,w20,w21,w22,w23,w24,w25;
VLG         wire w26,w27,w28,w29,w30,w31,w32,w33;
VLG         wire w34,w35,w36,w37,w38,w39,w40,w41;
VLG         wire w42,w43,w44,w45;
VLG         nmos #(33) nmos_OR1(w18,vss,B0); //  
VLG         pmos #(33) pmos_OR2(w18,vdd,B0); //  
VLG         nmos #(33) nmos_OR3(w19,vss,A0); //  
VLG         pmos #(33) pmos_OR4(w19,vdd,A0); //  
VLG         nmos #(40) nmos_OR5(w13,w20,w19); //  
VLG         nmos #(12) nmos_OR6(w20,vss,w18); //  
VLG         pmos #(40) pmos_OR7(w13,vdd,w19); //  
VLG         pmos #(40) pmos_OR8(w13,vdd,w18); //  
VLG         nmos #(33) nmos_OR9(w21,vss,B1); //  
VLG         pmos #(33) pmos_OR10(w21,vdd,B1); //  
VLG         nmos #(33) nmos_OR11(w22,vss,A1); //  
VLG         pmos #(33) pmos_OR12(w22,vdd,A1); //  
VLG         nmos #(40) nmos_OR13(w14,w23,w22); //  
VLG         nmos #(12) nmos_OR14(w23,vss,w21); //  
VLG         pmos #(40) pmos_OR15(w14,vdd,w22); //  
VLG         pmos #(40) pmos_OR16(w14,vdd,w21); //  
VLG         nmos #(33) nmos_OR17(w24,vss,B2); //  
VLG         pmos #(33) pmos_OR18(w24,vdd,B2); //  
VLG         nmos #(33) nmos_OR19(w25,vss,A2); //  
VLG         pmos #(33) pmos_OR20(w25,vdd,A2); //  
VLG         nmos #(40) nmos_OR21(w15,w26,w25); //  
VLG         nmos #(12) nmos_OR22(w26,vss,w24); //  
VLG         pmos #(40) pmos_OR23(w15,vdd,w25); //  
VLG         pmos #(40) pmos_OR24(w15,vdd,w24); //  
VLG         nmos #(33) nmos_OR25(w27,vss,B3); //  
VLG         pmos #(33) pmos_OR26(w27,vdd,B3); //  
VLG         nmos #(33) nmos_OR27(w28,vss,A3); //  
VLG         pmos #(33) pmos_OR28(w28,vdd,A3); //  
VLG         nmos #(40) nmos_OR29(w16,w29,w28); //  
VLG         nmos #(12) nmos_OR30(w29,vss,w27); //  
VLG         pmos #(40) pmos_OR31(w16,vdd,w28); //  
VLG         pmos #(40) pmos_OR32(w16,vdd,w27); //  
VLG         pmos #(33) pmos_en33(w31,w30,w16); //  
VLG         nmos #(33) nmos_en34(w31,w32,w16); //  
VLG         nmos #(23) nmos_en35(w32,vss,Enable); //  
VLG         pmos #(23) pmos_en36(w30,vdd,w33); //  
VLG         not #(12) inv_en37(w33,Enable);
VLG         nmos #(23) nmos_en38(Y3,w32,w31); //  
VLG         pmos #(23) pmos_en39(Y3,w30,w31); //  
VLG         pmos #(33) pmos_en40(w35,w34,w13); //  
VLG         nmos #(33) nmos_en41(w35,w36,w13); //  
VLG         nmos #(23) nmos_en42(w36,vss,Enable); //  
VLG         pmos #(23) pmos_en43(w34,vdd,w37); //  
VLG         not #(12) inv_en44(w37,Enable);
VLG         nmos #(23) nmos_en45(Y0,w36,w35); //  
VLG         pmos #(23) pmos_en46(Y0,w34,w35); //  
VLG         pmos #(33) pmos_en47(w39,w38,w14); //  
VLG         nmos #(33) nmos_en48(w39,w40,w14); //  
VLG         nmos #(23) nmos_en49(w40,vss,Enable); //  
VLG         pmos #(23) pmos_en50(w38,vdd,w41); //  
VLG         not #(12) inv_en51(w41,Enable);
VLG         nmos #(23) nmos_en52(Y1,w40,w39); //  
VLG         pmos #(23) pmos_en53(Y1,w38,w39); //  
VLG         pmos #(33) pmos_en54(w43,w42,w15); //  
VLG         nmos #(33) nmos_en55(w43,w44,w15); //  
VLG         nmos #(23) nmos_en56(w44,vss,Enable); //  
VLG         pmos #(23) pmos_en57(w42,vdd,w45); //  
VLG         not #(12) inv_en58(w45,Enable);
VLG         nmos #(23) nmos_en59(Y2,w44,w43); //  
VLG         pmos #(23) pmos_en60(Y2,w42,w43); //  
VLG        endmodule
FSYM
SYM  #4_bit_SUB
BB(420,655,440,755)
TITLE 430 653  #4_bit_SUB
MODEL 6000
PROP                                                                                                                                                                                                            
REC(425,660,10,90,r)
VIS 5
PIN(420,665,0.000,0.000)A0
PIN(420,675,0.000,0.000)A1
PIN(420,685,0.000,0.000)A2
PIN(420,695,0.000,0.000)A3
PIN(420,735,0.000,0.000)B3
PIN(420,745,0.000,0.000)Enable
PIN(420,725,0.000,0.000)B2
PIN(420,705,0.000,0.000)B0
PIN(420,715,0.000,0.000)B1
PIN(440,665,0.060,0.210)Cout
PIN(440,705,0.060,1.330)Y3
PIN(440,675,0.060,1.330)Y0
PIN(440,685,0.060,1.330)Y1
PIN(440,695,0.060,1.330)Y2
LIG(420,665,425,665)
LIG(420,675,425,675)
LIG(420,685,425,685)
LIG(420,695,425,695)
LIG(420,735,425,735)
LIG(420,745,425,745)
LIG(420,725,425,725)
LIG(420,705,425,705)
LIG(420,715,425,715)
LIG(435,665,440,665)
LIG(435,705,440,705)
LIG(435,675,440,675)
LIG(435,685,440,685)
LIG(435,695,440,695)
LIG(425,660,425,750)
LIG(425,660,435,660)
LIG(435,660,435,750)
LIG(435,750,425,750)
VLG        module 4_bit_SUB( A0,A1,A2,A3,B3,Enable,B2,B0,
VLG         B1,Cout,Y3,Y0,Y1,Y2);
VLG         input A0,A1,A2,A3,B3,Enable,B2,B0;
VLG         input B1;
VLG         output Cout,Y3,Y0,Y1,Y2;
VLG         wire w27,w28,w29,w30,w31,w32,w33,w34;
VLG         wire w35,w36,w37,w38,w39,w40,w41,w42;
VLG         wire w43,w44,w45,w46,w47,w48,w49,w50;
VLG         wire w51,w52,w53,w54,w55,w56,w57,w58;
VLG         wire w59,w60,w61,w62,w63,w64,w65,w66;
VLG         wire w67,w68,w69,w70,w71,w72,w73,w74;
VLG         wire w75,w76,w77,w78,w79,w80,w81,w82;
VLG         wire w83,w84,w85,w86,w87,w88,w89,w90;
VLG         wire w91,w92,w93,w94,w95,w96,w97,w98;
VLG         wire w99,w100,w101,w102,w103,w104,w105,w106;
VLG         wire w107,w108,w109,w110,w111,w112,w113,w114;
VLG         wire w115,w116,w117,w118,w119,w120,w121,w122;
VLG         wire w123,w124,w125,w126,w127,w128,w129,w130;
VLG         wire w131,w132,w133,w134;
VLG         pmos #(33) pmos_en1(w28,w27,w1); //  
VLG         nmos #(33) nmos_en2(w28,w29,w1); //  
VLG         nmos #(23) nmos_en3(w29,vss,Enable); //  
VLG         pmos #(23) pmos_en4(w27,vdd,w30); //  
VLG         not #(12) inv_en5(w30,Enable);
VLG         nmos #(23) nmos_en6(Y0,w29,w28); //  
VLG         pmos #(23) pmos_en7(Y0,w27,w28); //  
VLG         pmos #(33) pmos_en8(w32,w31,w4); //  
VLG         nmos #(33) nmos_en9(w32,w33,w4); //  
VLG         nmos #(23) nmos_en10(w33,vss,Enable); //  
VLG         pmos #(23) pmos_en11(w31,vdd,w34); //  
VLG         not #(12) inv_en12(w34,Enable);
VLG         nmos #(23) nmos_en13(Y2,w33,w32); //  
VLG         pmos #(23) pmos_en14(Y2,w31,w32); //  
VLG         pmos #(33) pmos_en15(w36,w35,w6); //  
VLG         nmos #(33) nmos_en16(w36,w37,w6); //  
VLG         nmos #(23) nmos_en17(w37,vss,Enable); //  
VLG         pmos #(23) pmos_en18(w35,vdd,w38); //  
VLG         not #(12) inv_en19(w38,Enable);
VLG         nmos #(23) nmos_en20(Y3,w37,w36); //  
VLG         pmos #(23) pmos_en21(Y3,w35,w36); //  
VLG         pmos #(33) pmos_en22(w40,w39,w8); //  
VLG         nmos #(33) nmos_en23(w40,w41,w8); //  
VLG         nmos #(23) nmos_en24(w41,vss,Enable); //  
VLG         pmos #(23) pmos_en25(w39,vdd,w42); //  
VLG         not #(12) inv_en26(w42,Enable);
VLG         nmos #(23) nmos_en27(Y1,w41,w40); //  
VLG         pmos #(23) pmos_en28(Y1,w39,w40); //  
VLG         nmos #(103) nmos_XO1_Fu29(w44,w43,A0); //  
VLG         nmos #(13) nmos_XO2_Fu30(w43,vss,w11); //  
VLG         nmos #(103) nmos_XO3_Fu31(w44,w45,w46); //  
VLG         nmos #(13) nmos_XO4_Fu32(w45,vss,w47); //  
VLG         pmos #(103) pmos_XO5_Fu33(w44,w48,w47); //  
VLG         pmos #(103) pmos_XO6_Fu34(w44,w48,w46); //  
VLG         pmos #(38) pmos_XO7_Fu35(w48,vdd,A0); //  
VLG         pmos #(38) pmos_XO8_Fu36(w48,vdd,w11); //  
VLG         pmos #(38) pmos_XO9_Fu37(w46,vdd,A0); //  
VLG         nmos #(38) nmos_XO10_Fu38(w46,vss,A0); //  
VLG         pmos #(38) pmos_XO11_Fu39(w47,vdd,w11); //  
VLG         nmos #(38) nmos_XO12_Fu40(w47,vss,w11); //  
VLG         nmos #(57) nmos_XO13_Fu41(w1,w49,w44); //  
VLG         nmos #(13) nmos_XO14_Fu42(w49,vss,Enable); //  
VLG         nmos #(57) nmos_XO15_Fu43(w1,w50,w51); //  
VLG         nmos #(13) nmos_XO16_Fu44(w50,vss,w52); //  
VLG         pmos #(57) pmos_XO17_Fu45(w1,w53,w52); //  
VLG         pmos #(57) pmos_XO18_Fu46(w1,w53,w51); //  
VLG         pmos #(38) pmos_XO19_Fu47(w53,vdd,w44); //  
VLG         pmos #(38) pmos_XO20_Fu48(w53,vdd,Enable); //  
VLG         pmos #(38) pmos_XO21_Fu49(w51,vdd,w44); //  
VLG         nmos #(38) nmos_XO22_Fu50(w51,vss,w44); //  
VLG         pmos #(38) pmos_XO23_Fu51(w52,vdd,Enable); //  
VLG         nmos #(38) nmos_XO24_Fu52(w52,vss,Enable); //  
VLG         nmos #(48) nmos_AN25_Fu53(w55,vss,w54); //  
VLG         nmos #(48) nmos_AN26_Fu54(w55,vss,w56); //  
VLG         pmos #(48) pmos_AN27_Fu55(w55,w57,w56); //  
VLG         pmos #(13) pmos_AN28_Fu56(w57,vdd,w54); //  
VLG         nmos #(38) nmos_AN29_Fu57(w56,vss,w44); //  
VLG         pmos #(38) pmos_AN30_Fu58(w56,vdd,w44); //  
VLG         pmos #(38) pmos_AN31_Fu59(w54,vdd,Enable); //  
VLG         nmos #(38) nmos_AN32_Fu60(w54,vss,Enable); //  
VLG         nmos #(48) nmos_AN33_Fu61(w59,vss,w58); //  
VLG         nmos #(48) nmos_AN34_Fu62(w59,vss,w60); //  
VLG         pmos #(48) pmos_AN35_Fu63(w59,w61,w60); //  
VLG         pmos #(13) pmos_AN36_Fu64(w61,vdd,w58); //  
VLG         nmos #(38) nmos_AN37_Fu65(w60,vss,w11); //  
VLG         pmos #(38) pmos_AN38_Fu66(w60,vdd,w11); //  
VLG         pmos #(38) pmos_AN39_Fu67(w58,vdd,A0); //  
VLG         nmos #(38) nmos_AN40_Fu68(w58,vss,A0); //  
VLG         nmos #(38) nmos_OR41_Fu69(w62,vss,w59); //  
VLG         pmos #(38) pmos_OR42_Fu70(w62,vdd,w59); //  
VLG         nmos #(38) nmos_OR43_Fu71(w63,vss,w55); //  
VLG         pmos #(38) pmos_OR44_Fu72(w63,vdd,w55); //  
VLG         nmos #(73) nmos_OR45_Fu73(w12,w64,w63); //  
VLG         nmos #(13) nmos_OR46_Fu74(w64,vss,w62); //  
VLG         pmos #(73) pmos_OR47_Fu75(w12,vdd,w63); //  
VLG         pmos #(73) pmos_OR48_Fu76(w12,vdd,w62); //  
VLG         nmos #(103) nmos_XO1_Fu77(w66,w65,A1); //  
VLG         nmos #(13) nmos_XO2_Fu78(w65,vss,w14); //  
VLG         nmos #(103) nmos_XO3_Fu79(w66,w67,w68); //  
VLG         nmos #(13) nmos_XO4_Fu80(w67,vss,w69); //  
VLG         pmos #(103) pmos_XO5_Fu81(w66,w70,w69); //  
VLG         pmos #(103) pmos_XO6_Fu82(w66,w70,w68); //  
VLG         pmos #(38) pmos_XO7_Fu83(w70,vdd,A1); //  
VLG         pmos #(38) pmos_XO8_Fu84(w70,vdd,w14); //  
VLG         pmos #(38) pmos_XO9_Fu85(w68,vdd,A1); //  
VLG         nmos #(38) nmos_XO10_Fu86(w68,vss,A1); //  
VLG         pmos #(38) pmos_XO11_Fu87(w69,vdd,w14); //  
VLG         nmos #(38) nmos_XO12_Fu88(w69,vss,w14); //  
VLG         nmos #(57) nmos_XO13_Fu89(w8,w71,w66); //  
VLG         nmos #(13) nmos_XO14_Fu90(w71,vss,w12); //  
VLG         nmos #(57) nmos_XO15_Fu91(w8,w72,w73); //  
VLG         nmos #(13) nmos_XO16_Fu92(w72,vss,w74); //  
VLG         pmos #(57) pmos_XO17_Fu93(w8,w75,w74); //  
VLG         pmos #(57) pmos_XO18_Fu94(w8,w75,w73); //  
VLG         pmos #(38) pmos_XO19_Fu95(w75,vdd,w66); //  
VLG         pmos #(38) pmos_XO20_Fu96(w75,vdd,w12); //  
VLG         pmos #(38) pmos_XO21_Fu97(w73,vdd,w66); //  
VLG         nmos #(38) nmos_XO22_Fu98(w73,vss,w66); //  
VLG         pmos #(38) pmos_XO23_Fu99(w74,vdd,w12); //  
VLG         nmos #(38) nmos_XO24_Fu100(w74,vss,w12); //  
VLG         nmos #(48) nmos_AN25_Fu101(w77,vss,w76); //  
VLG         nmos #(48) nmos_AN26_Fu102(w77,vss,w78); //  
VLG         pmos #(48) pmos_AN27_Fu103(w77,w79,w78); //  
VLG         pmos #(13) pmos_AN28_Fu104(w79,vdd,w76); //  
VLG         nmos #(38) nmos_AN29_Fu105(w78,vss,w66); //  
VLG         pmos #(38) pmos_AN30_Fu106(w78,vdd,w66); //  
VLG         pmos #(38) pmos_AN31_Fu107(w76,vdd,w12); //  
VLG         nmos #(38) nmos_AN32_Fu108(w76,vss,w12); //  
VLG         nmos #(48) nmos_AN33_Fu109(w81,vss,w80); //  
VLG         nmos #(48) nmos_AN34_Fu110(w81,vss,w82); //  
VLG         pmos #(48) pmos_AN35_Fu111(w81,w83,w82); //  
VLG         pmos #(13) pmos_AN36_Fu112(w83,vdd,w80); //  
VLG         nmos #(38) nmos_AN37_Fu113(w82,vss,w14); //  
VLG         pmos #(38) pmos_AN38_Fu114(w82,vdd,w14); //  
VLG         pmos #(38) pmos_AN39_Fu115(w80,vdd,A1); //  
VLG         nmos #(38) nmos_AN40_Fu116(w80,vss,A1); //  
VLG         nmos #(38) nmos_OR41_Fu117(w84,vss,w81); //  
VLG         pmos #(38) pmos_OR42_Fu118(w84,vdd,w81); //  
VLG         nmos #(38) nmos_OR43_Fu119(w85,vss,w77); //  
VLG         pmos #(38) pmos_OR44_Fu120(w85,vdd,w77); //  
VLG         nmos #(73) nmos_OR45_Fu121(w15,w86,w85); //  
VLG         nmos #(13) nmos_OR46_Fu122(w86,vss,w84); //  
VLG         pmos #(73) pmos_OR47_Fu123(w15,vdd,w85); //  
VLG         pmos #(73) pmos_OR48_Fu124(w15,vdd,w84); //  
VLG         nmos #(103) nmos_XO1_Fu125(w88,w87,A2); //  
VLG         nmos #(13) nmos_XO2_Fu126(w87,vss,w17); //  
VLG         nmos #(103) nmos_XO3_Fu127(w88,w89,w90); //  
VLG         nmos #(13) nmos_XO4_Fu128(w89,vss,w91); //  
VLG         pmos #(103) pmos_XO5_Fu129(w88,w92,w91); //  
VLG         pmos #(103) pmos_XO6_Fu130(w88,w92,w90); //  
VLG         pmos #(38) pmos_XO7_Fu131(w92,vdd,A2); //  
VLG         pmos #(38) pmos_XO8_Fu132(w92,vdd,w17); //  
VLG         pmos #(38) pmos_XO9_Fu133(w90,vdd,A2); //  
VLG         nmos #(38) nmos_XO10_Fu134(w90,vss,A2); //  
VLG         pmos #(38) pmos_XO11_Fu135(w91,vdd,w17); //  
VLG         nmos #(38) nmos_XO12_Fu136(w91,vss,w17); //  
VLG         nmos #(57) nmos_XO13_Fu137(w4,w93,w88); //  
VLG         nmos #(13) nmos_XO14_Fu138(w93,vss,w15); //  
VLG         nmos #(57) nmos_XO15_Fu139(w4,w94,w95); //  
VLG         nmos #(13) nmos_XO16_Fu140(w94,vss,w96); //  
VLG         pmos #(57) pmos_XO17_Fu141(w4,w97,w96); //  
VLG         pmos #(57) pmos_XO18_Fu142(w4,w97,w95); //  
VLG         pmos #(38) pmos_XO19_Fu143(w97,vdd,w88); //  
VLG         pmos #(38) pmos_XO20_Fu144(w97,vdd,w15); //  
VLG         pmos #(38) pmos_XO21_Fu145(w95,vdd,w88); //  
VLG         nmos #(38) nmos_XO22_Fu146(w95,vss,w88); //  
VLG         pmos #(38) pmos_XO23_Fu147(w96,vdd,w15); //  
VLG         nmos #(38) nmos_XO24_Fu148(w96,vss,w15); //  
VLG         nmos #(48) nmos_AN25_Fu149(w99,vss,w98); //  
VLG         nmos #(48) nmos_AN26_Fu150(w99,vss,w100); //  
VLG         pmos #(48) pmos_AN27_Fu151(w99,w101,w100); //  
VLG         pmos #(13) pmos_AN28_Fu152(w101,vdd,w98); //  
VLG         nmos #(38) nmos_AN29_Fu153(w100,vss,w88); //  
VLG         pmos #(38) pmos_AN30_Fu154(w100,vdd,w88); //  
VLG         pmos #(38) pmos_AN31_Fu155(w98,vdd,w15); //  
VLG         nmos #(38) nmos_AN32_Fu156(w98,vss,w15); //  
VLG         nmos #(48) nmos_AN33_Fu157(w103,vss,w102); //  
VLG         nmos #(48) nmos_AN34_Fu158(w103,vss,w104); //  
VLG         pmos #(48) pmos_AN35_Fu159(w103,w105,w104); //  
VLG         pmos #(13) pmos_AN36_Fu160(w105,vdd,w102); //  
VLG         nmos #(38) nmos_AN37_Fu161(w104,vss,w17); //  
VLG         pmos #(38) pmos_AN38_Fu162(w104,vdd,w17); //  
VLG         pmos #(38) pmos_AN39_Fu163(w102,vdd,A2); //  
VLG         nmos #(38) nmos_AN40_Fu164(w102,vss,A2); //  
VLG         nmos #(38) nmos_OR41_Fu165(w106,vss,w103); //  
VLG         pmos #(38) pmos_OR42_Fu166(w106,vdd,w103); //  
VLG         nmos #(38) nmos_OR43_Fu167(w107,vss,w99); //  
VLG         pmos #(38) pmos_OR44_Fu168(w107,vdd,w99); //  
VLG         nmos #(73) nmos_OR45_Fu169(w18,w108,w107); //  
VLG         nmos #(13) nmos_OR46_Fu170(w108,vss,w106); //  
VLG         pmos #(73) pmos_OR47_Fu171(w18,vdd,w107); //  
VLG         pmos #(73) pmos_OR48_Fu172(w18,vdd,w106); //  
VLG         nmos #(103) nmos_XO1_Fu173(w110,w109,A3); //  
VLG         nmos #(13) nmos_XO2_Fu174(w109,vss,w20); //  
VLG         nmos #(103) nmos_XO3_Fu175(w110,w111,w112); //  
VLG         nmos #(13) nmos_XO4_Fu176(w111,vss,w113); //  
VLG         pmos #(103) pmos_XO5_Fu177(w110,w114,w113); //  
VLG         pmos #(103) pmos_XO6_Fu178(w110,w114,w112); //  
VLG         pmos #(38) pmos_XO7_Fu179(w114,vdd,A3); //  
VLG         pmos #(38) pmos_XO8_Fu180(w114,vdd,w20); //  
VLG         pmos #(38) pmos_XO9_Fu181(w112,vdd,A3); //  
VLG         nmos #(38) nmos_XO10_Fu182(w112,vss,A3); //  
VLG         pmos #(38) pmos_XO11_Fu183(w113,vdd,w20); //  
VLG         nmos #(38) nmos_XO12_Fu184(w113,vss,w20); //  
VLG         nmos #(57) nmos_XO13_Fu185(w6,w115,w110); //  
VLG         nmos #(13) nmos_XO14_Fu186(w115,vss,w18); //  
VLG         nmos #(57) nmos_XO15_Fu187(w6,w116,w117); //  
VLG         nmos #(13) nmos_XO16_Fu188(w116,vss,w118); //  
VLG         pmos #(57) pmos_XO17_Fu189(w6,w119,w118); //  
VLG         pmos #(57) pmos_XO18_Fu190(w6,w119,w117); //  
VLG         pmos #(38) pmos_XO19_Fu191(w119,vdd,w110); //  
VLG         pmos #(38) pmos_XO20_Fu192(w119,vdd,w18); //  
VLG         pmos #(38) pmos_XO21_Fu193(w117,vdd,w110); //  
VLG         nmos #(38) nmos_XO22_Fu194(w117,vss,w110); //  
VLG         pmos #(38) pmos_XO23_Fu195(w118,vdd,w18); //  
VLG         nmos #(38) nmos_XO24_Fu196(w118,vss,w18); //  
VLG         nmos #(48) nmos_AN25_Fu197(w121,vss,w120); //  
VLG         nmos #(48) nmos_AN26_Fu198(w121,vss,w122); //  
VLG         pmos #(48) pmos_AN27_Fu199(w121,w123,w122); //  
VLG         pmos #(13) pmos_AN28_Fu200(w123,vdd,w120); //  
VLG         nmos #(38) nmos_AN29_Fu201(w122,vss,w110); //  
VLG         pmos #(38) pmos_AN30_Fu202(w122,vdd,w110); //  
VLG         pmos #(38) pmos_AN31_Fu203(w120,vdd,w18); //  
VLG         nmos #(38) nmos_AN32_Fu204(w120,vss,w18); //  
VLG         nmos #(48) nmos_AN33_Fu205(w125,vss,w124); //  
VLG         nmos #(48) nmos_AN34_Fu206(w125,vss,w126); //  
VLG         pmos #(48) pmos_AN35_Fu207(w125,w127,w126); //  
VLG         pmos #(13) pmos_AN36_Fu208(w127,vdd,w124); //  
VLG         nmos #(38) nmos_AN37_Fu209(w126,vss,w20); //  
VLG         pmos #(38) pmos_AN38_Fu210(w126,vdd,w20); //  
VLG         pmos #(38) pmos_AN39_Fu211(w124,vdd,A3); //  
VLG         nmos #(38) nmos_AN40_Fu212(w124,vss,A3); //  
VLG         nmos #(38) nmos_OR41_Fu213(w128,vss,w125); //  
VLG         pmos #(38) pmos_OR42_Fu214(w128,vdd,w125); //  
VLG         nmos #(38) nmos_OR43_Fu215(w129,vss,w121); //  
VLG         pmos #(38) pmos_OR44_Fu216(w129,vdd,w121); //  
VLG         nmos #(45) nmos_OR45_Fu217(w21,w130,w129); //  
VLG         nmos #(13) nmos_OR46_Fu218(w130,vss,w128); //  
VLG         pmos #(45) pmos_OR47_Fu219(w21,vdd,w129); //  
VLG         pmos #(45) pmos_OR48_Fu220(w21,vdd,w128); //  
VLG         pmos #(33) pmos_en221(w132,w131,w21); //  
VLG         nmos #(33) nmos_en222(w132,w133,w21); //  
VLG         nmos #(23) nmos_en223(w133,vss,Enable); //  
VLG         pmos #(23) pmos_en224(w131,vdd,w134); //  
VLG         not #(12) inv_en225(w134,Enable);
VLG         nmos #(23) nmos_en226(Cout,w133,w132); //  
VLG         pmos #(23) pmos_en227(Cout,w131,w132); //  
VLG         pmos #(58) pmos_NO228(w11,vdd,B0); //  
VLG         nmos #(58) nmos_NO229(w11,vss,B0); //  
VLG         pmos #(58) pmos_NO230(w14,vdd,B1); //  
VLG         nmos #(58) nmos_NO231(w14,vss,B1); //  
VLG         pmos #(58) pmos_NO232(w17,vdd,B2); //  
VLG         nmos #(58) nmos_NO233(w17,vss,B2); //  
VLG         pmos #(58) pmos_NO234(w20,vdd,B3); //  
VLG         nmos #(58) nmos_NO235(w20,vss,B3); //  
VLG        endmodule
FSYM
SYM  #4_bit_XOR
BB(425,800,450,900)
TITLE 435 798  #4_bit_XOR
MODEL 6000
PROP                                                                                                                                                                                                            
REC(430,805,15,90,r)
VIS 5
PIN(425,840,0.000,0.000)A3
PIN(425,830,0.000,0.000)A2
PIN(425,820,0.000,0.000)A1
PIN(425,810,0.000,0.000)A0
PIN(425,880,0.000,0.000)B3
PIN(425,870,0.000,0.000)B2
PIN(425,860,0.000,0.000)B1
PIN(425,850,0.000,0.000)B0
PIN(425,890,0.000,0.000)Enable
PIN(450,820,0.060,1.330)Y1
PIN(450,830,0.060,1.330)Y2
PIN(450,840,0.060,1.330)Y3
PIN(450,810,0.060,1.330)Y0
LIG(425,840,430,840)
LIG(425,830,430,830)
LIG(425,820,430,820)
LIG(425,810,430,810)
LIG(425,880,430,880)
LIG(425,870,430,870)
LIG(425,860,430,860)
LIG(425,850,430,850)
LIG(425,890,430,890)
LIG(445,820,450,820)
LIG(445,830,450,830)
LIG(445,840,450,840)
LIG(445,810,450,810)
LIG(430,805,430,895)
LIG(430,805,445,805)
LIG(445,805,445,895)
LIG(445,895,430,895)
VLG        module 4_bit_XOR( A3,A2,A1,A0,B3,B2,B1,B0,
VLG         Enable,Y1,Y2,Y3,Y0);
VLG         input A3,A2,A1,A0,B3,B2,B1,B0;
VLG         input Enable;
VLG         output Y1,Y2,Y3,Y0;
VLG         wire w18,w19,w20,w21,w22,w23,w24,w25;
VLG         wire w26,w27,w28,w29,w30,w31,w32,w33;
VLG         wire w34,w35,w36,w37,w38,w39,w40,w41;
VLG         wire w42,w43,w44,w45,w46,w47,w48,w49;
VLG         wire w50,w51,w52,w53,w54,w55,w56,w57;
VLG         pmos #(33) pmos_XO1(w19,vdd,w18); //  
VLG         pmos #(33) pmos_XO2(w19,vdd,B3); //  
VLG         pmos #(61) pmos_XO3(w20,w19,A3); //  
VLG         pmos #(61) pmos_XO4(w20,w19,w21); //  
VLG         nmos #(61) nmos_XO5(w20,w22,B3); //  
VLG         nmos #(12) nmos_XO6(w22,vss,w21); //  
VLG         nmos #(61) nmos_XO7(w20,w23,w18); //  
VLG         nmos #(12) nmos_XO8(w23,vss,A3); //  
VLG         not #(45) inverter_XO9(w18,B3);
VLG         not #(45) inverter_XO10(w21,A3);
VLG         not #(42) inverter_XO11(w11,w20);
VLG         pmos #(43) pmos_in1_XO12(w18,vdd,B3); //  
VLG         nmos #(43) nmos_in2_XO13(w18,vss,B3); //  
VLG         pmos #(43) pmos_in3_XO14(w21,vdd,A3); //  
VLG         nmos #(43) nmos_in4_XO15(w21,vss,A3); //  
VLG         pmos #(40) pmos_in5_XO16(w11,vdd,w20); //  
VLG         nmos #(40) nmos_in6_XO17(w11,vss,w20); //  
VLG         pmos #(33) pmos_en18(w25,w24,w14); //  
VLG         nmos #(33) nmos_en19(w25,w26,w14); //  
VLG         nmos #(23) nmos_en20(w26,vss,Enable); //  
VLG         pmos #(23) pmos_en21(w24,vdd,w27); //  
VLG         not #(12) inv_en22(w27,Enable);
VLG         nmos #(23) nmos_en23(Y0,w26,w25); //  
VLG         pmos #(23) pmos_en24(Y0,w24,w25); //  
VLG         pmos #(33) pmos_en25(w29,w28,w16); //  
VLG         nmos #(33) nmos_en26(w29,w30,w16); //  
VLG         nmos #(23) nmos_en27(w30,vss,Enable); //  
VLG         pmos #(23) pmos_en28(w28,vdd,w31); //  
VLG         not #(12) inv_en29(w31,Enable);
VLG         nmos #(23) nmos_en30(Y1,w30,w29); //  
VLG         pmos #(23) pmos_en31(Y1,w28,w29); //  
VLG         pmos #(33) pmos_en32(w33,w32,w17); //  
VLG         nmos #(33) nmos_en33(w33,w34,w17); //  
VLG         nmos #(23) nmos_en34(w34,vss,Enable); //  
VLG         pmos #(23) pmos_en35(w32,vdd,w35); //  
VLG         not #(12) inv_en36(w35,Enable);
VLG         nmos #(23) nmos_en37(Y2,w34,w33); //  
VLG         pmos #(23) pmos_en38(Y2,w32,w33); //  
VLG         pmos #(33) pmos_en39(w37,w36,w11); //  
VLG         nmos #(33) nmos_en40(w37,w38,w11); //  
VLG         nmos #(23) nmos_en41(w38,vss,Enable); //  
VLG         pmos #(23) pmos_en42(w36,vdd,w39); //  
VLG         not #(12) inv_en43(w39,Enable);
VLG         nmos #(23) nmos_en44(Y3,w38,w37); //  
VLG         pmos #(23) pmos_en45(Y3,w36,w37); //  
VLG         pmos #(33) pmos_XO46(w41,vdd,w40); //  
VLG         pmos #(33) pmos_XO47(w41,vdd,B2); //  
VLG         pmos #(61) pmos_XO48(w42,w41,A2); //  
VLG         pmos #(61) pmos_XO49(w42,w41,w43); //  
VLG         nmos #(61) nmos_XO50(w42,w44,B2); //  
VLG         nmos #(12) nmos_XO51(w44,vss,w43); //  
VLG         nmos #(61) nmos_XO52(w42,w45,w40); //  
VLG         nmos #(12) nmos_XO53(w45,vss,A2); //  
VLG         not #(45) inverter_XO54(w40,B2);
VLG         not #(45) inverter_XO55(w43,A2);
VLG         not #(42) inverter_XO56(w17,w42);
VLG         pmos #(43) pmos_in1_XO57(w40,vdd,B2); //  
VLG         nmos #(43) nmos_in2_XO58(w40,vss,B2); //  
VLG         pmos #(43) pmos_in3_XO59(w43,vdd,A2); //  
VLG         nmos #(43) nmos_in4_XO60(w43,vss,A2); //  
VLG         pmos #(40) pmos_in5_XO61(w17,vdd,w42); //  
VLG         nmos #(40) nmos_in6_XO62(w17,vss,w42); //  
VLG         pmos #(33) pmos_XO63(w47,vdd,w46); //  
VLG         pmos #(33) pmos_XO64(w47,vdd,B1); //  
VLG         pmos #(61) pmos_XO65(w48,w47,A1); //  
VLG         pmos #(61) pmos_XO66(w48,w47,w49); //  
VLG         nmos #(61) nmos_XO67(w48,w50,B1); //  
VLG         nmos #(12) nmos_XO68(w50,vss,w49); //  
VLG         nmos #(61) nmos_XO69(w48,w51,w46); //  
VLG         nmos #(12) nmos_XO70(w51,vss,A1); //  
VLG         not #(45) inverter_XO71(w46,B1);
VLG         not #(45) inverter_XO72(w49,A1);
VLG         not #(42) inverter_XO73(w16,w48);
VLG         pmos #(43) pmos_in1_XO74(w46,vdd,B1); //  
VLG         nmos #(43) nmos_in2_XO75(w46,vss,B1); //  
VLG         pmos #(43) pmos_in3_XO76(w49,vdd,A1); //  
VLG         nmos #(43) nmos_in4_XO77(w49,vss,A1); //  
VLG         pmos #(40) pmos_in5_XO78(w16,vdd,w48); //  
VLG         nmos #(40) nmos_in6_XO79(w16,vss,w48); //  
VLG         pmos #(33) pmos_XO80(w53,vdd,w52); //  
VLG         pmos #(33) pmos_XO81(w53,vdd,B0); //  
VLG         pmos #(61) pmos_XO82(w54,w53,A0); //  
VLG         pmos #(61) pmos_XO83(w54,w53,w55); //  
VLG         nmos #(61) nmos_XO84(w54,w56,B0); //  
VLG         nmos #(12) nmos_XO85(w56,vss,w55); //  
VLG         nmos #(61) nmos_XO86(w54,w57,w52); //  
VLG         nmos #(12) nmos_XO87(w57,vss,A0); //  
VLG         not #(45) inverter_XO88(w52,B0);
VLG         not #(45) inverter_XO89(w55,A0);
VLG         not #(42) inverter_XO90(w14,w54);
VLG         pmos #(43) pmos_in1_XO91(w52,vdd,B0); //  
VLG         nmos #(43) nmos_in2_XO92(w52,vss,B0); //  
VLG         pmos #(43) pmos_in3_XO93(w55,vdd,A0); //  
VLG         nmos #(43) nmos_in4_XO94(w55,vss,A0); //  
VLG         pmos #(40) pmos_in5_XO95(w14,vdd,w54); //  
VLG         nmos #(40) nmos_in6_XO96(w14,vss,w54); //  
VLG        endmodule
FSYM
SYM  #4_bit_NOT
BB(430,970,450,1030)
TITLE 440 968  #4_bit_NOT
MODEL 6000
PROP                                                                                                                                                                                                            
REC(435,975,10,50,r)
VIS 5
PIN(430,1010,0.000,0.000)A3
PIN(430,1000,0.000,0.000)A2
PIN(430,990,0.000,0.000)A1
PIN(430,980,0.000,0.000)A0
PIN(430,1020,0.000,0.000)Enable
PIN(450,980,0.060,1.330)Y0
PIN(450,990,0.060,1.330)Y1
PIN(450,1000,0.060,1.330)Y2
PIN(450,1010,0.060,1.330)Y3
LIG(430,1010,435,1010)
LIG(430,1000,435,1000)
LIG(430,990,435,990)
LIG(430,980,435,980)
LIG(430,1020,435,1020)
LIG(445,980,450,980)
LIG(445,990,450,990)
LIG(445,1000,450,1000)
LIG(445,1010,450,1010)
LIG(435,975,435,1025)
LIG(435,975,445,975)
LIG(445,975,445,1025)
LIG(445,1025,435,1025)
VLG        module 4_bit_NOT( A3,A2,A1,A0,Enable,Y0,Y1,Y2,
VLG         Y3);
VLG         input A3,A2,A1,A0,Enable;
VLG         output Y0,Y1,Y2,Y3;
VLG         wire w14,w15,w16,w17,w18,w19,w20,w21;
VLG         wire w22,w23,w24,w25,w26,w27,w28,w29;
VLG         pmos #(30) pmos_NO1(w2,vdd,A1); //  
VLG         nmos #(30) nmos_NO2(w2,vss,A1); //  
VLG         pmos #(30) pmos_NO3(w4,vdd,A2); //  
VLG         nmos #(30) nmos_NO4(w4,vss,A2); //  
VLG         pmos #(30) pmos_NO5(w6,vdd,A0); //  
VLG         nmos #(30) nmos_NO6(w6,vss,A0); //  
VLG         pmos #(30) pmos_NO7(w8,vdd,A3); //  
VLG         nmos #(30) nmos_NO8(w8,vss,A3); //  
VLG         pmos #(33) pmos_en9(w15,w14,w6); //  
VLG         nmos #(33) nmos_en10(w15,w16,w6); //  
VLG         nmos #(23) nmos_en11(w16,vss,Enable); //  
VLG         pmos #(23) pmos_en12(w14,vdd,w17); //  
VLG         not #(12) inv_en13(w17,Enable);
VLG         nmos #(23) nmos_en14(Y0,w16,w15); //  
VLG         pmos #(23) pmos_en15(Y0,w14,w15); //  
VLG         pmos #(33) pmos_en16(w19,w18,w2); //  
VLG         nmos #(33) nmos_en17(w19,w20,w2); //  
VLG         nmos #(23) nmos_en18(w20,vss,Enable); //  
VLG         pmos #(23) pmos_en19(w18,vdd,w21); //  
VLG         not #(12) inv_en20(w21,Enable);
VLG         nmos #(23) nmos_en21(Y1,w20,w19); //  
VLG         pmos #(23) pmos_en22(Y1,w18,w19); //  
VLG         pmos #(33) pmos_en23(w23,w22,w4); //  
VLG         nmos #(33) nmos_en24(w23,w24,w4); //  
VLG         nmos #(23) nmos_en25(w24,vss,Enable); //  
VLG         pmos #(23) pmos_en26(w22,vdd,w25); //  
VLG         not #(12) inv_en27(w25,Enable);
VLG         nmos #(23) nmos_en28(Y2,w24,w23); //  
VLG         pmos #(23) pmos_en29(Y2,w22,w23); //  
VLG         pmos #(33) pmos_en30(w27,w26,w8); //  
VLG         nmos #(33) nmos_en31(w27,w28,w8); //  
VLG         nmos #(23) nmos_en32(w28,vss,Enable); //  
VLG         pmos #(23) pmos_en33(w26,vdd,w29); //  
VLG         not #(12) inv_en34(w29,Enable);
VLG         nmos #(23) nmos_en35(Y3,w28,w27); //  
VLG         pmos #(23) pmos_en36(Y3,w26,w27); //  
VLG        endmodule
FSYM
SYM  #NOR2
BB(455,1480,475,1530)
TITLE 465 1478  #NOR2
MODEL 6000
PROP                                                                                                                                                                                                            
REC(460,1485,10,40,r)
VIS 5
PIN(455,1520,0.000,0.000)in1
PIN(455,1510,0.000,0.000)in2
PIN(455,1500,0.000,0.000)in3
PIN(455,1490,0.000,0.000)in4
PIN(475,1490,0.060,0.210)out1
LIG(455,1520,460,1520)
LIG(455,1510,460,1510)
LIG(455,1500,460,1500)
LIG(455,1490,460,1490)
LIG(470,1490,475,1490)
LIG(460,1485,460,1525)
LIG(460,1485,470,1485)
LIG(470,1485,470,1525)
LIG(470,1525,460,1525)
VLG       module NOR2( in1,in2,in3,in4,out1);
VLG        input in1,in2,in3,in4;
VLG        output out1;
VLG        wire w9,w10,w11,w12,w13,w14,w15,w16;
VLG        wire w17;
VLG        nmos #(33) nmos_OR1(w9,vss,in4); //  
VLG        pmos #(33) pmos_OR2(w9,vdd,in4); //  
VLG        nmos #(33) nmos_OR3(w10,vss,in3); //  
VLG        pmos #(33) pmos_OR4(w10,vdd,in3); //  
VLG        nmos #(40) nmos_OR5(w3,w11,w10); //  
VLG        nmos #(12) nmos_OR6(w11,vss,w9); //  
VLG        pmos #(40) pmos_OR7(w3,vdd,w10); //  
VLG        pmos #(40) pmos_OR8(w3,vdd,w9); //  
VLG        nmos #(33) nmos_OR9(w12,vss,in2); //  
VLG        pmos #(33) pmos_OR10(w12,vdd,in2); //  
VLG        nmos #(33) nmos_OR11(w13,vss,in1); //  
VLG        pmos #(33) pmos_OR12(w13,vdd,in1); //  
VLG        nmos #(40) nmos_OR13(w6,w14,w13); //  
VLG        nmos #(12) nmos_OR14(w14,vss,w12); //  
VLG        pmos #(40) pmos_OR15(w6,vdd,w13); //  
VLG        pmos #(40) pmos_OR16(w6,vdd,w12); //  
VLG        nmos #(33) nmos_OR17(w15,vss,w3); //  
VLG        pmos #(33) pmos_OR18(w15,vdd,w3); //  
VLG        nmos #(33) nmos_OR19(w16,vss,w6); //  
VLG        pmos #(33) pmos_OR20(w16,vdd,w6); //  
VLG        nmos #(40) nmos_OR21(w7,w17,w16); //  
VLG        nmos #(12) nmos_OR22(w17,vss,w15); //  
VLG        pmos #(40) pmos_OR23(w7,vdd,w16); //  
VLG        pmos #(40) pmos_OR24(w7,vdd,w15); //  
VLG        pmos #(23) pmos_NO25(out1,vdd,w7); //  
VLG        nmos #(23) nmos_NO26(out1,vss,w7); //  
VLG       endmodule
FSYM
SYM  #4_bit_NOR
BB(445,1305,485,1405)
TITLE 455 1303  #4_bit_NOR
MODEL 6000
PROP                                                                                                                                                                                                            
REC(450,1310,30,90,r)
VIS 5
PIN(445,1345,0.000,0.000)A3
PIN(445,1335,0.000,0.000)A2
PIN(445,1325,0.000,0.000)A1
PIN(445,1315,0.000,0.000)A0
PIN(445,1385,0.000,0.000)B3
PIN(445,1375,0.000,0.000)B2
PIN(445,1365,0.000,0.000)B1
PIN(445,1355,0.000,0.000)B0
PIN(445,1395,0.000,0.000)Enable
PIN(485,1315,0.060,1.330)Y0
PIN(485,1325,0.060,1.330)Y1
PIN(485,1335,0.060,1.330)Y2
PIN(485,1345,0.060,1.330)Y3
LIG(445,1345,450,1345)
LIG(445,1335,450,1335)
LIG(445,1325,450,1325)
LIG(445,1315,450,1315)
LIG(445,1385,450,1385)
LIG(445,1375,450,1375)
LIG(445,1365,450,1365)
LIG(445,1355,450,1355)
LIG(445,1395,450,1395)
LIG(480,1315,485,1315)
LIG(480,1325,485,1325)
LIG(480,1335,485,1335)
LIG(480,1345,485,1345)
LIG(450,1310,450,1400)
LIG(450,1310,480,1310)
LIG(480,1310,480,1400)
LIG(480,1400,450,1400)
VLG        module 4_bit_NOR( A3,A2,A1,A0,B3,B2,B1,B0,
VLG         Enable,Y0,Y1,Y2,Y3);
VLG         input A3,A2,A1,A0,B3,B2,B1,B0;
VLG         input Enable;
VLG         output Y0,Y1,Y2,Y3;
VLG         wire w18,w19,w20,w21,w22,w23,w24,w25;
VLG         wire w26,w27,w28,w29,w30,w31,w32,w33;
VLG         wire w34,w35,w36,w37;
VLG         pmos #(12) pmos_NO1(w18,vdd,B0); //  
VLG         pmos #(40) pmos_NO2(w13,w18,A0); //  
VLG         nmos #(40) nmos_NO3(w13,vss,B0); //  
VLG         nmos #(40) nmos_NO4(w13,vss,A0); //  
VLG         pmos #(33) pmos_en5(w20,w19,w13); //  
VLG         nmos #(33) nmos_en6(w20,w21,w13); //  
VLG         nmos #(23) nmos_en7(w21,vss,Enable); //  
VLG         pmos #(23) pmos_en8(w19,vdd,w22); //  
VLG         not #(12) inv_en9(w22,Enable);
VLG         nmos #(23) nmos_en10(Y0,w21,w20); //  
VLG         pmos #(23) pmos_en11(Y0,w19,w20); //  
VLG         pmos #(33) pmos_en12(w24,w23,w15); //  
VLG         nmos #(33) nmos_en13(w24,w25,w15); //  
VLG         nmos #(23) nmos_en14(w25,vss,Enable); //  
VLG         pmos #(23) pmos_en15(w23,vdd,w26); //  
VLG         not #(12) inv_en16(w26,Enable);
VLG         nmos #(23) nmos_en17(Y1,w25,w24); //  
VLG         pmos #(23) pmos_en18(Y1,w23,w24); //  
VLG         pmos #(33) pmos_en19(w28,w27,w16); //  
VLG         nmos #(33) nmos_en20(w28,w29,w16); //  
VLG         nmos #(23) nmos_en21(w29,vss,Enable); //  
VLG         pmos #(23) pmos_en22(w27,vdd,w30); //  
VLG         not #(12) inv_en23(w30,Enable);
VLG         nmos #(23) nmos_en24(Y2,w29,w28); //  
VLG         pmos #(23) pmos_en25(Y2,w27,w28); //  
VLG         pmos #(33) pmos_en26(w32,w31,w17); //  
VLG         nmos #(33) nmos_en27(w32,w33,w17); //  
VLG         nmos #(23) nmos_en28(w33,vss,Enable); //  
VLG         pmos #(23) pmos_en29(w31,vdd,w34); //  
VLG         not #(12) inv_en30(w34,Enable);
VLG         nmos #(23) nmos_en31(Y3,w33,w32); //  
VLG         pmos #(23) pmos_en32(Y3,w31,w32); //  
VLG         pmos #(12) pmos_NO33(w35,vdd,B3); //  
VLG         pmos #(40) pmos_NO34(w17,w35,A3); //  
VLG         nmos #(40) nmos_NO35(w17,vss,B3); //  
VLG         nmos #(40) nmos_NO36(w17,vss,A3); //  
VLG         pmos #(12) pmos_NO37(w36,vdd,B2); //  
VLG         pmos #(40) pmos_NO38(w16,w36,A2); //  
VLG         nmos #(40) nmos_NO39(w16,vss,B2); //  
VLG         nmos #(40) nmos_NO40(w16,vss,A2); //  
VLG         pmos #(12) pmos_NO41(w37,vdd,B1); //  
VLG         pmos #(40) pmos_NO42(w15,w37,A1); //  
VLG         nmos #(40) nmos_NO43(w15,vss,B1); //  
VLG         nmos #(40) nmos_NO44(w15,vss,A1); //  
VLG        endmodule
FSYM
SYM  #2_bit_MUL
BB(440,1155,460,1215)
TITLE 450 1153  #2_bit_MUL
MODEL 6000
PROP                                                                                                                                                                                                            
REC(445,1160,10,50,r)
VIS 5
PIN(440,1185,0.000,0.000)B0
PIN(440,1195,0.000,0.000)B1
PIN(440,1205,0.000,0.000)Enable
PIN(440,1175,0.000,0.000)A1
PIN(440,1165,0.000,0.000)A0
PIN(460,1195,0.060,1.330)Y3
PIN(460,1185,0.060,1.330)Y2
PIN(460,1175,0.060,1.330)Y1
PIN(460,1165,0.060,1.330)Y0
LIG(440,1185,445,1185)
LIG(440,1195,445,1195)
LIG(440,1205,445,1205)
LIG(440,1175,445,1175)
LIG(440,1165,445,1165)
LIG(455,1195,460,1195)
LIG(455,1185,460,1185)
LIG(455,1175,460,1175)
LIG(455,1165,460,1165)
LIG(445,1160,445,1210)
LIG(445,1160,455,1160)
LIG(455,1160,455,1210)
LIG(455,1210,445,1210)
VLG      module 2_bit_MUL( B0,B1,Enable,A1,A0,Y3,Y2,Y1,
VLG       Y0);
VLG       input B0,B1,Enable,A1,A0;
VLG       output Y3,Y2,Y1,Y0;
VLG       wire w18,w19,w20,w21,w22,w23,w24,w25;
VLG       wire w26,w27,w28,w29,w30,w31,w32,w33;
VLG       wire w34,w35,w36,w37,w38,w39,w40,w41;
VLG       wire w42,w43,w44,w45,w46,w47,w48,w49;
VLG       wire w50,w51,w52,w53,w54,w55,w56,w57;
VLG       wire w58,w59,w60,w61,w62,w63,w64,w65;
VLG       wire w66,w67,w68,w69,w70,w71,w72,w73;
VLG       wire w74,w75,w76,w77,w78,w79,w80,w81;
VLG       wire w82,w83,w84,w85,w86,w87,w88,w89;
VLG       nmos #(103) nmos_XO1_Fu1(w19,w18,w10); //  
VLG       nmos #(13) nmos_XO2_Fu2(w18,vss,w11); //  
VLG       nmos #(103) nmos_XO3_Fu3(w19,w20,w21); //  
VLG       nmos #(13) nmos_XO4_Fu4(w20,vss,w22); //  
VLG       pmos #(103) pmos_XO5_Fu5(w19,w23,w22); //  
VLG       pmos #(103) pmos_XO6_Fu6(w19,w23,w21); //  
VLG       pmos #(38) pmos_XO7_Fu7(w23,vdd,w10); //  
VLG       pmos #(38) pmos_XO8_Fu8(w23,vdd,w11); //  
VLG       pmos #(38) pmos_XO9_Fu9(w21,vdd,w10); //  
VLG       nmos #(38) nmos_XO10_Fu10(w21,vss,w10); //  
VLG       pmos #(38) pmos_XO11_Fu11(w22,vdd,w11); //  
VLG       nmos #(38) nmos_XO12_Fu12(w22,vss,w11); //  
VLG       nmos #(57) nmos_XO13_Fu13(w12,w24,w19); //  
VLG       nmos #(13) nmos_XO14_Fu14(w24,vss,vss); //  
VLG       nmos #(57) nmos_XO15_Fu15(w12,w25,w26); //  
VLG       nmos #(13) nmos_XO16_Fu16(w25,vss,w27); //  
VLG       pmos #(57) pmos_XO17_Fu17(w12,w28,w27); //  
VLG       pmos #(57) pmos_XO18_Fu18(w12,w28,w26); //  
VLG       pmos #(38) pmos_XO19_Fu19(w28,vdd,w19); //  
VLG       pmos #(38) pmos_XO20_Fu20(w28,vdd,vss); //  
VLG       pmos #(38) pmos_XO21_Fu21(w26,vdd,w19); //  
VLG       nmos #(38) nmos_XO22_Fu22(w26,vss,w19); //  
VLG       pmos #(38) pmos_XO23_Fu23(w27,vdd,vss); //  
VLG       nmos #(38) nmos_XO24_Fu24(w27,vss,vss); //  
VLG       nmos #(48) nmos_AN25_Fu25(w30,vss,w29); //  
VLG       nmos #(48) nmos_AN26_Fu26(w30,vss,w31); //  
VLG       pmos #(48) pmos_AN27_Fu27(w30,w32,w31); //  
VLG       pmos #(13) pmos_AN28_Fu28(w32,vdd,w29); //  
VLG       nmos #(38) nmos_AN29_Fu29(w31,vss,w19); //  
VLG       pmos #(38) pmos_AN30_Fu30(w31,vdd,w19); //  
VLG       pmos #(38) pmos_AN31_Fu31(w29,vdd,vss); //  
VLG       nmos #(38) nmos_AN32_Fu32(w29,vss,vss); //  
VLG       nmos #(48) nmos_AN33_Fu33(w34,vss,w33); //  
VLG       nmos #(48) nmos_AN34_Fu34(w34,vss,w35); //  
VLG       pmos #(48) pmos_AN35_Fu35(w34,w36,w35); //  
VLG       pmos #(13) pmos_AN36_Fu36(w36,vdd,w33); //  
VLG       nmos #(38) nmos_AN37_Fu37(w35,vss,w11); //  
VLG       pmos #(38) pmos_AN38_Fu38(w35,vdd,w11); //  
VLG       pmos #(38) pmos_AN39_Fu39(w33,vdd,w10); //  
VLG       nmos #(38) nmos_AN40_Fu40(w33,vss,w10); //  
VLG       nmos #(38) nmos_OR41_Fu41(w37,vss,w34); //  
VLG       pmos #(38) pmos_OR42_Fu42(w37,vdd,w34); //  
VLG       nmos #(38) nmos_OR43_Fu43(w38,vss,w30); //  
VLG       pmos #(38) pmos_OR44_Fu44(w38,vdd,w30); //  
VLG       nmos #(73) nmos_OR45_Fu45(w13,w39,w38); //  
VLG       nmos #(13) nmos_OR46_Fu46(w39,vss,w37); //  
VLG       pmos #(73) pmos_OR47_Fu47(w13,vdd,w38); //  
VLG       pmos #(73) pmos_OR48_Fu48(w13,vdd,w37); //  
VLG       nmos #(68) nmos_AN49(w11,vss,w40); //  
VLG       nmos #(68) nmos_AN50(w11,vss,w41); //  
VLG       pmos #(68) pmos_AN51(w11,w42,w41); //  
VLG       pmos #(12) pmos_AN52(w42,vdd,w40); //  
VLG       nmos #(33) nmos_AN53(w41,vss,B1); //  
VLG       pmos #(33) pmos_AN54(w41,vdd,B1); //  
VLG       pmos #(33) pmos_AN55(w40,vdd,A0); //  
VLG       nmos #(33) nmos_AN56(w40,vss,A0); //  
VLG       nmos #(68) nmos_AN57(w10,vss,w43); //  
VLG       nmos #(68) nmos_AN58(w10,vss,w44); //  
VLG       pmos #(68) pmos_AN59(w10,w45,w44); //  
VLG       pmos #(12) pmos_AN60(w45,vdd,w43); //  
VLG       nmos #(33) nmos_AN61(w44,vss,B0); //  
VLG       pmos #(33) pmos_AN62(w44,vdd,B0); //  
VLG       pmos #(33) pmos_AN63(w43,vdd,A1); //  
VLG       nmos #(33) nmos_AN64(w43,vss,A1); //  
VLG       nmos #(40) nmos_AN65(w14,vss,w46); //  
VLG       nmos #(40) nmos_AN66(w14,vss,w47); //  
VLG       pmos #(40) pmos_AN67(w14,w48,w47); //  
VLG       pmos #(12) pmos_AN68(w48,vdd,w46); //  
VLG       nmos #(33) nmos_AN69(w47,vss,B0); //  
VLG       pmos #(33) pmos_AN70(w47,vdd,B0); //  
VLG       pmos #(33) pmos_AN71(w46,vdd,A0); //  
VLG       nmos #(33) nmos_AN72(w46,vss,A0); //  
VLG       nmos #(68) nmos_AN73(w15,vss,w49); //  
VLG       nmos #(68) nmos_AN74(w15,vss,w50); //  
VLG       pmos #(68) pmos_AN75(w15,w51,w50); //  
VLG       pmos #(12) pmos_AN76(w51,vdd,w49); //  
VLG       nmos #(33) nmos_AN77(w50,vss,B1); //  
VLG       pmos #(33) pmos_AN78(w50,vdd,B1); //  
VLG       pmos #(33) pmos_AN79(w49,vdd,A1); //  
VLG       nmos #(33) nmos_AN80(w49,vss,A1); //  
VLG       nmos #(103) nmos_XO1_Fu81(w53,w52,vss); //  
VLG       nmos #(13) nmos_XO2_Fu82(w52,vss,w15); //  
VLG       nmos #(103) nmos_XO3_Fu83(w53,w54,w55); //  
VLG       nmos #(13) nmos_XO4_Fu84(w54,vss,w56); //  
VLG       pmos #(103) pmos_XO5_Fu85(w53,w57,w56); //  
VLG       pmos #(103) pmos_XO6_Fu86(w53,w57,w55); //  
VLG       pmos #(38) pmos_XO7_Fu87(w57,vdd,vss); //  
VLG       pmos #(38) pmos_XO8_Fu88(w57,vdd,w15); //  
VLG       pmos #(38) pmos_XO9_Fu89(w55,vdd,vss); //  
VLG       nmos #(38) nmos_XO10_Fu90(w55,vss,vss); //  
VLG       pmos #(38) pmos_XO11_Fu91(w56,vdd,w15); //  
VLG       nmos #(38) nmos_XO12_Fu92(w56,vss,w15); //  
VLG       nmos #(57) nmos_XO13_Fu93(w16,w58,w53); //  
VLG       nmos #(13) nmos_XO14_Fu94(w58,vss,w13); //  
VLG       nmos #(57) nmos_XO15_Fu95(w16,w59,w60); //  
VLG       nmos #(13) nmos_XO16_Fu96(w59,vss,w61); //  
VLG       pmos #(57) pmos_XO17_Fu97(w16,w62,w61); //  
VLG       pmos #(57) pmos_XO18_Fu98(w16,w62,w60); //  
VLG       pmos #(38) pmos_XO19_Fu99(w62,vdd,w53); //  
VLG       pmos #(38) pmos_XO20_Fu100(w62,vdd,w13); //  
VLG       pmos #(38) pmos_XO21_Fu101(w60,vdd,w53); //  
VLG       nmos #(38) nmos_XO22_Fu102(w60,vss,w53); //  
VLG       pmos #(38) pmos_XO23_Fu103(w61,vdd,w13); //  
VLG       nmos #(38) nmos_XO24_Fu104(w61,vss,w13); //  
VLG       nmos #(48) nmos_AN25_Fu105(w64,vss,w63); //  
VLG       nmos #(48) nmos_AN26_Fu106(w64,vss,w65); //  
VLG       pmos #(48) pmos_AN27_Fu107(w64,w66,w65); //  
VLG       pmos #(13) pmos_AN28_Fu108(w66,vdd,w63); //  
VLG       nmos #(38) nmos_AN29_Fu109(w65,vss,w53); //  
VLG       pmos #(38) pmos_AN30_Fu110(w65,vdd,w53); //  
VLG       pmos #(38) pmos_AN31_Fu111(w63,vdd,w13); //  
VLG       nmos #(38) nmos_AN32_Fu112(w63,vss,w13); //  
VLG       nmos #(48) nmos_AN33_Fu113(w68,vss,w67); //  
VLG       nmos #(48) nmos_AN34_Fu114(w68,vss,w69); //  
VLG       pmos #(48) pmos_AN35_Fu115(w68,w70,w69); //  
VLG       pmos #(13) pmos_AN36_Fu116(w70,vdd,w67); //  
VLG       nmos #(38) nmos_AN37_Fu117(w69,vss,w15); //  
VLG       pmos #(38) pmos_AN38_Fu118(w69,vdd,w15); //  
VLG       pmos #(38) pmos_AN39_Fu119(w67,vdd,vss); //  
VLG       nmos #(38) nmos_AN40_Fu120(w67,vss,vss); //  
VLG       nmos #(38) nmos_OR41_Fu121(w71,vss,w68); //  
VLG       pmos #(38) pmos_OR42_Fu122(w71,vdd,w68); //  
VLG       nmos #(38) nmos_OR43_Fu123(w72,vss,w64); //  
VLG       pmos #(38) pmos_OR44_Fu124(w72,vdd,w64); //  
VLG       nmos #(45) nmos_OR45_Fu125(w17,w73,w72); //  
VLG       nmos #(13) nmos_OR46_Fu126(w73,vss,w71); //  
VLG       pmos #(45) pmos_OR47_Fu127(w17,vdd,w72); //  
VLG       pmos #(45) pmos_OR48_Fu128(w17,vdd,w71); //  
VLG       pmos #(33) pmos_en129(w75,w74,w16); //  
VLG       nmos #(33) nmos_en130(w75,w76,w16); //  
VLG       nmos #(23) nmos_en131(w76,vss,Enable); //  
VLG       pmos #(23) pmos_en132(w74,vdd,w77); //  
VLG       not #(12) inv_en133(w77,Enable);
VLG       nmos #(23) nmos_en134(Y2,w76,w75); //  
VLG       pmos #(23) pmos_en135(Y2,w74,w75); //  
VLG       pmos #(33) pmos_en136(w79,w78,w14); //  
VLG       nmos #(33) nmos_en137(w79,w80,w14); //  
VLG       nmos #(23) nmos_en138(w80,vss,Enable); //  
VLG       pmos #(23) pmos_en139(w78,vdd,w81); //  
VLG       not #(12) inv_en140(w81,Enable);
VLG       nmos #(23) nmos_en141(Y0,w80,w79); //  
VLG       pmos #(23) pmos_en142(Y0,w78,w79); //  
VLG       pmos #(33) pmos_en143(w83,w82,w12); //  
VLG       nmos #(33) nmos_en144(w83,w84,w12); //  
VLG       nmos #(23) nmos_en145(w84,vss,Enable); //  
VLG       pmos #(23) pmos_en146(w82,vdd,w85); //  
VLG       not #(12) inv_en147(w85,Enable);
VLG       nmos #(23) nmos_en148(Y1,w84,w83); //  
VLG       pmos #(23) pmos_en149(Y1,w82,w83); //  
VLG       pmos #(33) pmos_en150(w87,w86,w17); //  
VLG       nmos #(33) nmos_en151(w87,w88,w17); //  
VLG       nmos #(23) nmos_en152(w88,vss,Enable); //  
VLG       pmos #(23) pmos_en153(w86,vdd,w89); //  
VLG       not #(12) inv_en154(w89,Enable);
VLG       nmos #(23) nmos_en155(Y3,w88,w87); //  
VLG       pmos #(23) pmos_en156(Y3,w86,w87); //  
VLG      endmodule
FSYM
SYM  #vss
BB(305,397,315,405)
TITLE 309 402  #vss
MODEL 0
PROP                                                                                                                                                                                                            
REC(305,395,0,0,b)
VIS 0
PIN(310,395,0.000,0.000)vss
LIG(310,395,310,400)
LIG(305,400,315,400)
LIG(305,403,307,400)
LIG(307,403,309,400)
LIG(309,403,311,400)
LIG(311,403,313,400)
FSYM
CNC(55 355)
CNC(100 170)
CNC(90 180)
CNC(80 190)
CNC(70 200)
CNC(55 210)
CNC(45 220)
CNC(35 230)
CNC(25 240)
CNC(70 345)
CNC(100 315)
CNC(90 325)
CNC(80 335)
CNC(45 365)
CNC(35 375)
CNC(25 385)
CNC(100 500)
CNC(90 510)
CNC(80 520)
CNC(70 530)
CNC(55 540)
CNC(45 550)
CNC(35 560)
CNC(25 570)
CNC(25 880)
CNC(100 665)
CNC(90 675)
CNC(80 685)
CNC(70 695)
CNC(55 705)
CNC(45 715)
CNC(35 725)
CNC(25 735)
CNC(100 810)
CNC(90 820)
CNC(80 830)
CNC(70 840)
CNC(55 850)
CNC(45 860)
CNC(35 870)
CNC(100 1165)
CNC(275 1105)
CNC(275 1295)
CNC(230 945)
CNC(245 950)
CNC(45 1195)
CNC(260 1100)
CNC(245 1095)
CNC(230 1090)
CNC(55 1185)
CNC(90 1175)
CNC(100 1315)
CNC(90 1325)
CNC(80 1335)
CNC(70 1345)
CNC(55 1355)
CNC(45 1365)
CNC(35 1375)
CNC(25 1385)
CNC(260 955)
CNC(275 155)
CNC(260 150)
CNC(245 145)
CNC(230 140)
CNC(180 300)
CNC(275 295)
CNC(260 290)
CNC(245 285)
CNC(230 280)
CNC(230 470)
CNC(260 1290)
CNC(275 960)
CNC(230 470)
CNC(245 475)
CNC(245 475)
CNC(260 480)
CNC(275 485)
CNC(195 650)
CNC(230 1280)
CNC(275 645)
CNC(260 640)
CNC(245 1285)
CNC(245 635)
CNC(230 630)
CNC(275 795)
CNC(260 790)
CNC(245 785)
CNC(230 780)
CNC(100 980)
CNC(90 990)
CNC(80 1000)
CNC(70 1010)
LIG(70,25,70,200)
LIG(115,25,115,120)
LIG(80,25,80,190)
LIG(125,25,125,110)
LIG(135,25,135,100)
LIG(55,25,55,210)
LIG(90,25,90,180)
LIG(145,25,145,90)
LIG(25,25,25,240)
LIG(35,25,35,230)
LIG(45,25,45,220)
LIG(100,25,100,170)
LIG(180,30,180,300)
LIG(195,30,195,650)
LIG(210,30,210,1460)
LIG(230,30,230,140)
LIG(245,30,245,145)
LIG(260,30,260,150)
LIG(275,30,275,155)
LIG(310,110,125,110)
LIG(310,100,135,100)
LIG(55,355,55,540)
LIG(310,120,115,120)
LIG(310,90,145,90)
LIG(55,210,415,210)
LIG(415,170,100,170)
LIG(100,170,100,315)
LIG(90,180,415,180)
LIG(90,180,90,325)
LIG(415,190,80,190)
LIG(80,190,80,335)
LIG(415,200,70,200)
LIG(70,200,70,345)
LIG(415,355,55,355)
LIG(55,210,55,355)
LIG(415,220,45,220)
LIG(45,220,45,365)
LIG(415,230,35,230)
LIG(35,230,35,375)
LIG(415,240,25,240)
LIG(25,240,25,385)
LIG(400,100,400,580)
LIG(440,1175,90,1175)
LIG(70,345,70,530)
LIG(385,70,385,1020)
LIG(415,315,100,315)
LIG(100,315,100,500)
LIG(90,325,415,325)
LIG(90,325,90,510)
LIG(415,335,80,335)
LIG(80,335,80,520)
LIG(415,345,70,345)
LIG(415,365,45,365)
LIG(45,365,45,550)
LIG(415,375,35,375)
LIG(35,375,35,560)
LIG(415,385,25,385)
LIG(25,385,25,570)
LIG(335,50,375,50)
LIG(90,1175,90,1325)
LIG(335,60,380,60)
LIG(55,850,55,1185)
LIG(335,70,385,70)
LIG(440,1185,55,1185)
LIG(335,80,390,80)
LIG(100,1165,100,1315)
LIG(335,90,395,90)
LIG(440,1195,45,1195)
LIG(415,500,100,500)
LIG(100,500,100,665)
LIG(415,510,90,510)
LIG(90,510,90,675)
LIG(415,520,80,520)
LIG(80,520,80,685)
LIG(415,530,70,530)
LIG(70,530,70,695)
LIG(415,540,55,540)
LIG(55,540,55,705)
LIG(415,550,45,550)
LIG(45,550,45,715)
LIG(415,560,35,560)
LIG(35,560,35,725)
LIG(415,570,25,570)
LIG(25,570,25,735)
LIG(425,890,390,890)
LIG(400,580,415,580)
LIG(420,745,395,745)
LIG(55,1185,55,1355)
LIG(25,880,25,1385)
LIG(425,880,25,880)
LIG(420,665,100,665)
LIG(100,665,100,810)
LIG(420,675,90,675)
LIG(90,675,90,820)
LIG(420,685,80,685)
LIG(80,685,80,830)
LIG(420,695,70,695)
LIG(70,695,70,840)
LIG(420,705,55,705)
LIG(55,705,55,850)
LIG(420,715,45,715)
LIG(45,715,45,860)
LIG(35,725,420,725)
LIG(35,725,35,870)
LIG(420,735,25,735)
LIG(25,735,25,880)
LIG(425,810,100,810)
LIG(100,810,100,980)
LIG(425,820,90,820)
LIG(90,820,90,990)
LIG(425,830,80,830)
LIG(80,830,80,1000)
LIG(425,840,70,840)
LIG(70,840,70,1010)
LIG(425,850,55,850)
LIG(425,860,45,860)
LIG(45,860,45,1195)
LIG(425,870,35,870)
LIG(35,870,35,1375)
LIG(430,1020,385,1020)
LIG(335,100,400,100)
LIG(45,1195,45,1365)
LIG(440,1205,380,1205)
LIG(395,90,395,745)
LIG(415,395,310,395)
LIG(405,405,415,405)
LIG(380,60,380,1205)
LIG(405,110,405,405)
LIG(390,80,390,890)
LIG(375,50,375,1395)
LIG(260,1100,260,1290)
LIG(505,1195,460,1195)
LIG(275,1295,275,1490)
LIG(440,1165,100,1165)
LIG(505,1325,505,1290)
LIG(500,1295,275,1295)
LIG(260,1290,260,1500)
LIG(485,1325,505,1325)
LIG(510,1335,510,1285)
LIG(505,1290,260,1290)
LIG(245,1285,245,1510)
LIG(485,1335,510,1335)
LIG(505,1090,505,1195)
LIG(510,1285,245,1285)
LIG(445,1315,100,1315)
LIG(100,1315,100,1570)
LIG(445,1325,90,1325)
LIG(90,1325,90,1575)
LIG(445,1335,80,1335)
LIG(80,1335,80,1570)
LIG(445,1345,70,1345)
LIG(70,1345,70,1565)
LIG(445,1355,55,1355)
LIG(55,1355,55,1565)
LIG(445,1365,45,1365)
LIG(45,1365,45,1570)
LIG(445,1375,35,1375)
LIG(35,1375,35,1570)
LIG(445,1385,25,1385)
LIG(25,1385,25,1570)
LIG(495,1100,495,1175)
LIG(335,120,410,120)
LIG(460,1165,490,1165)
LIG(335,110,405,110)
LIG(455,1500,260,1500)
LIG(455,1490,275,1490)
LIG(275,485,275,645)
LIG(445,1395,375,1395)
LIG(230,470,230,630)
LIG(440,170,455,170)
LIG(410,250,410,120)
LIG(455,155,275,155)
LIG(275,155,275,295)
LIG(260,150,460,150)
LIG(260,150,260,290)
LIG(460,150,460,180)
LIG(460,180,440,180)
LIG(440,190,465,190)
LIG(465,190,465,145)
LIG(465,145,245,145)
LIG(245,145,245,285)
LIG(230,140,470,140)
LIG(230,140,230,280)
LIG(470,140,470,200)
LIG(470,200,440,200)
LIG(440,315,455,315)
LIG(415,250,410,250)
LIG(455,300,180,300)
LIG(180,300,180,1460)
LIG(440,325,460,325)
LIG(460,325,460,295)
LIG(460,295,275,295)
LIG(275,295,275,485)
LIG(440,335,465,335)
LIG(465,335,465,290)
LIG(465,290,260,290)
LIG(260,290,260,480)
LIG(440,345,470,345)
LIG(470,345,470,285)
LIG(470,285,245,285)
LIG(245,285,245,475)
LIG(440,355,475,355)
LIG(475,355,475,280)
LIG(475,280,230,280)
LIG(230,280,230,470)
LIG(475,470,230,470)
LIG(475,530,475,470)
LIG(440,530,475,530)
LIG(470,520,440,520)
LIG(470,475,470,520)
LIG(245,475,245,635)
LIG(245,475,470,475)
LIG(260,480,260,640)
LIG(440,500,460,500)
LIG(275,1105,275,1295)
LIG(460,485,275,485)
LIG(230,1280,230,1520)
LIG(440,510,465,510)
LIG(465,510,465,480)
LIG(465,480,260,480)
LIG(440,665,465,665)
LIG(495,1175,460,1175)
LIG(465,650,195,650)
LIG(195,650,195,1460)
LIG(515,1280,230,1280)
LIG(475,685,475,640)
LIG(470,645,470,675)
LIG(440,675,470,675)
LIG(440,685,475,685)
LIG(470,645,275,645)
LIG(275,645,275,795)
LIG(475,640,260,640)
LIG(260,640,260,790)
LIG(440,695,480,695)
LIG(480,635,480,695)
LIG(515,1345,515,1280)
LIG(480,635,245,635)
LIG(245,635,245,785)
LIG(440,705,485,705)
LIG(485,705,485,630)
LIG(485,630,230,630)
LIG(230,630,230,780)
LIG(450,810,465,810)
LIG(505,1090,230,1090)
LIG(465,795,275,795)
LIG(275,795,275,960)
LIG(450,820,470,820)
LIG(470,820,470,790)
LIG(470,790,260,790)
LIG(260,790,260,955)
LIG(450,830,475,830)
LIG(485,1345,515,1345)
LIG(475,830,475,785)
LIG(475,785,245,785)
LIG(245,785,245,950)
LIG(450,840,480,840)
LIG(480,840,480,780)
LIG(480,780,230,780)
LIG(230,780,230,945)
LIG(450,980,470,980)
LIG(485,1315,500,1315)
LIG(470,960,275,960)
LIG(275,960,275,1105)
LIG(260,955,475,955)
LIG(260,955,260,1100)
LIG(475,955,475,990)
LIG(475,990,450,990)
LIG(450,1000,480,1000)
LIG(480,1000,480,950)
LIG(480,950,245,950)
LIG(245,950,245,1095)
LIG(230,945,485,945)
LIG(230,945,230,1090)
LIG(485,945,485,1010)
LIG(485,1010,450,1010)
LIG(455,1520,230,1520)
LIG(485,1460,210,1460)
LIG(490,1105,275,1105)
LIG(500,1185,500,1095)
LIG(260,1100,495,1100)
LIG(230,1090,230,1280)
LIG(485,1460,485,1490)
LIG(460,1185,500,1185)
LIG(455,1510,245,1510)
LIG(475,1490,485,1490)
LIG(500,1095,245,1095)
LIG(245,1095,245,1285)
LIG(470,980,470,960)
LIG(490,1165,490,1105)
LIG(500,1315,500,1295)
LIG(465,810,465,795)
LIG(465,665,465,650)
LIG(460,500,460,485)
LIG(455,315,455,300)
LIG(455,170,455,155)
LIG(430,980,100,980)
LIG(100,980,100,1165)
LIG(430,990,90,990)
LIG(90,990,90,1175)
LIG(430,1000,80,1000)
LIG(80,1000,80,1335)
LIG(430,1010,70,1010)
LIG(70,1010,70,1345)
FFIG F:\12th Semester\CSE460\Z Farabi\project.sch
