# ProyectoDigitales2_1
# Proyecto #1: Diseño de la capa PHY de la interfaz PCIe

 - Se plantea realizar una simulación de la capa PHY del protocolo PCIe en el lenguaje HDL de Verilog. Se implementara en diferentes componentes y se generaran modelos conductuales. Posteriormente estos se sintetizaran con Yosys para tener un modelo estructural.