# Программа учебной дисциплины  
## Верификация процессорных ядер на архитектуре RISC-V

**Утверждена**  
Академическим советом ОП  
Протокол № ___ от __.__.20__

**Разработчик:**  
к.т.н., доцент Романов Александр Юрьевич  
Департамент компьютерной инженерии, МИЭМ НИУ ВШЭ

**Число кредитов:** 3

**Контактная работа (час.):** 38  
**Самостоятельная работа (час.):** 76

**Курс, Образовательная программа:**  
3 курс, ОП "Информационная безопасность"; 4 курс, ОП «Информатика и вычислительная техника»

**Формат изучения дисциплины:**  
Без использования онлайн курса

---

## Цель, результаты освоения дисциплины и пререквизиты

**Цель**  
Дать студентам практические навыки верификации процессорных ядер на примере архитектуры RISC-V с применением функциональных и формальных методов верификации.

**Результаты освоения дисциплины**  
Студент будет уметь:
- Выполнять функциональную верификацию процессорных ядер на языке SystemVerilog.
- Применять формальные методы верификации с использованием SVA.
- Работать с инструментами Verilator и Vivado.
- Программировать модели процессоров на языке C++ с применением ООП.
- Объяснять архитектуру ядер RISC-V.

**Пререквизиты**
- Дисциплина «Системное проектирование цифровых устройств»
- Дисциплина «Цифровая схемотехника и системная архитектура»,
- Базовые знания языков C/C++ и HDL (Verilog/SystemVerilog)

---

## Содержание учебной дисциплины

| Тема                                 | Объем в часах | Планируемые результаты обучения (ПРО)         | Формы контроля        |
|--------------------------------------|---------------|------------------------------------------------|-----------------------|
| Введение в архитектуру RISC-V        | 2             | Знает архитектуру RISC-V                       | Тест                  |
| Методы верификации цифровых устройств| 2             | Объясняет различия между функциональной и формальной верификацией | Устный опрос               |
| Инструменты Verilator и Vivado        | 4             | Применяет инструменты верификации              | Устный опрос          |
| Лабораторная работа 1: Верификация ALU | 12            | Реализует АЛУ на SystemVerilog и проводит его верификацию | Лабораторная работа  |
| Понятие системной шины. AXI и APB     | 6             | Объясняет принципы работы шин AXI и APB        | Устный опрос          |
| Лабораторная работа 2: Верификация периферии по шине | 12 | Выполняет верификацию периферии, подключенной к ядру через шину | Лабораторная работа  |


**Итого часов (контактных):** 38

---

## Оценивание

**Текущий контроль:**
- Лабораторные работы — 80% (по 40% за каждую работу)
- Тест и устные опросы — 20%

**Блокирующие элементы:** лабораторные работы 1 и 2.

**Пересдача:**  
Разрешена одна пересдача лабораторных работ до конца экзаменационной сессии.

---

## Примеры оценочных средств

### Тест по архитектуре RISC-V
- **Форма контроля:** тестирование в LMS HSE
- **Количество заданий:** 20 вопросов с выбором одного или нескольких правильных ответов
- **Охват тем:** базовые принципы архитектуры RISC-V, форматы инструкций, регистровая модель
- **Пример вопроса:**
  - *Какой регистр в архитектуре RISC-V используется для хранения адреса возврата?*
    - а) x0  
    - б) x1 (верный ответ)  
    - в) x2  
    - г) x31

### Лабораторные работы

#### Лабораторная работа 1: 
**Изучение работы арифметико-логического устройства (АЛУ) и реализации его на языке SystemVerilog, его верификация**
- **Форма контроля:** отчёт с кодом и результатами моделирования
- **Цель:** разработать АЛУ на SystemVerilog, провести его функциональную верификацию с помощью тестбенча
- **Критерии оценивания:**
  - Корректность реализации АЛУ (40%)
  - Полнота охвата тестами (40%)
  - Оформление отчёта и пояснительная записка (20%)

#### Лабораторная работа 2: 
**Изучение понятий системной шины, а также шин AXI и APB. Верификация подключённой по системной шине к ядру RISC-V периферии**
- **Форма контроля:** отчёт с кодом тестов, результатами моделирования
- **Цель:** выполнить верификацию периферийного устройства (например, UART), подключённого к ядру через AXI/APB шину
- **Критерии оценивания:**
  - Корректность тестов шины и периферии (50%)
  - Обоснованность выбранных спецификаций верификации (30%)
  - Оформление отчёта (20%)

---

## Ресурсы

### Рекомендуемая основная литература
1. Patterson D., Hennessy J. *Computer Organization and Design RISC-V Edition*
2. SystemVerilog Language Reference Manual
3. Официальная документация по Verilator и Vivado

### Рекомендуемая дополнительная литература
1. OpenTitan Verification Methodology Manual
2. RISC-V Specifications (riscv.org)

### Программное обеспечение

| №п/п | Наименование | Условия доступа/скачивания       |
|------|--------------|-----------------------------------|
| 1    | Verilator    | Свободное ПО                     |
| 2    | Vivado       | Академическая лицензия ВШЭ        |
| 3    | ModelSim     | Лицензия НИУ ВШЭ                  |

### Профессиональные базы данных и интернет-ресурсы

| №п/п | Наименование  | Условия доступа/скачивания       |
|------|---------------|----------------------------------|
| 1    | riscv.org     | Свободный доступ                 |
| 2    | opencores.org | Свободный доступ                 |

### Материально-техническое обеспечение дисциплины
- Отладочные платы Digilent Arty Artix 7
- Логические анализаторы DSLogic32
- Компьютеры с установленными Verilator, Vivado, ModelSim, С++

---

## Особенности организации обучения для лиц с ограниченными возможностями здоровья и инвалидов

В случае необходимости обучающимся из числа лиц с ОВЗ и инвалидов предоставляются материалы в доступных форматах (аудио, увеличенный шрифт, субтитры, индивидуальные консультации и задания).
