TimeQuest Timing Analyzer report for RegFile
Thu Dec 05 17:48:55 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 11. Slow Model Setup: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'pipereg:IF_ID|out1[0]'
 14. Slow Model Setup: 'KEY[1]'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 20. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 21. Slow Model Setup: 'SW[15]'
 22. Slow Model Hold: 'KEY[1]'
 23. Slow Model Hold: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'
 24. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 25. Slow Model Hold: 'SW[15]'
 26. Slow Model Hold: 'CLOCK_50'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 29. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 30. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 31. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 32. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 33. Slow Model Hold: 'pipereg:IF_ID|out1[0]'
 34. Slow Model Minimum Pulse Width: 'KEY[1]'
 35. Slow Model Minimum Pulse Width: 'CLOCK_50'
 36. Slow Model Minimum Pulse Width: 'SW[15]'
 37. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 40. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 41. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 42. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 43. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 44. Slow Model Minimum Pulse Width: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'
 45. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast Model Setup Summary
 53. Fast Model Hold Summary
 54. Fast Model Recovery Summary
 55. Fast Model Removal Summary
 56. Fast Model Minimum Pulse Width Summary
 57. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 58. Fast Model Setup: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'
 59. Fast Model Setup: 'CLOCK_50'
 60. Fast Model Setup: 'pipereg:IF_ID|out1[0]'
 61. Fast Model Setup: 'KEY[1]'
 62. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 63. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 64. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 65. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 66. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 67. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 68. Fast Model Setup: 'SW[15]'
 69. Fast Model Hold: 'KEY[1]'
 70. Fast Model Hold: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'
 71. Fast Model Hold: 'SW[15]'
 72. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 73. Fast Model Hold: 'CLOCK_50'
 74. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 75. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 76. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 77. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 78. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 79. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 80. Fast Model Hold: 'pipereg:IF_ID|out1[0]'
 81. Fast Model Minimum Pulse Width: 'KEY[1]'
 82. Fast Model Minimum Pulse Width: 'CLOCK_50'
 83. Fast Model Minimum Pulse Width: 'SW[15]'
 84. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 85. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 86. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 87. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 88. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 89. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 90. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 91. Fast Model Minimum Pulse Width: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'
 92. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Propagation Delay
 98. Minimum Propagation Delay
 99. Multicorner Timing Analysis Summary
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Progagation Delay
105. Minimum Progagation Delay
106. Setup Transfers
107. Hold Transfers
108. Report TCCS
109. Report RSKM
110. Unconstrained Paths
111. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }            ;
; clk_div:clockdiv|clock_1Mhz_reg            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }            ;
; clk_div:clockdiv|clock_10Hz_reg            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }            ;
; clk_div:clockdiv|clock_10Khz_reg           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }           ;
; clk_div:clockdiv|clock_100hz_reg           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }           ;
; clk_div:clockdiv|clock_100Khz_reg          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg }          ;
; CLOCK_50                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                   ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ex_control_pipe:ex_control_pipe|ALUOp_o[1] } ;
; KEY[1]                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                                     ;
; pipereg:IF_ID|out1[0]                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[0] }                      ;
; pipereg:IF_ID|out1[26]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }                     ;
; SW[15]                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                                     ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                    ;
+-------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                 ; Note                                                          ;
+-------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; 45.3 MHz    ; 45.3 MHz        ; pipereg:IF_ID|out1[26]                     ;                                                               ;
; 78.41 MHz   ; 78.41 MHz       ; KEY[1]                                     ;                                                               ;
; 177.62 MHz  ; 177.62 MHz      ; CLOCK_50                                   ;                                                               ;
; 253.94 MHz  ; 253.94 MHz      ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ;                                                               ;
; 805.8 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg           ; limit due to high minimum pulse width violation (tch)         ;
; 805.8 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg            ; limit due to high minimum pulse width violation (tch)         ;
; 807.1 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg           ; limit due to high minimum pulse width violation (tch)         ;
; 827.13 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg            ; limit due to high minimum pulse width violation (tch)         ;
; 940.73 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg          ; limit due to high minimum pulse width violation (tch)         ;
; 941.62 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg            ; limit due to high minimum pulse width violation (tch)         ;
; 5102.04 MHz ; 450.05 MHz      ; SW[15]                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; pipereg:IF_ID|out1[26]                     ; -15.723 ; -267.400      ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -14.937 ; -443.273      ;
; CLOCK_50                                   ; -12.009 ; -183.576      ;
; pipereg:IF_ID|out1[0]                      ; -8.767  ; -253.629      ;
; KEY[1]                                     ; -5.877  ; -6325.703     ;
; clk_div:clockdiv|clock_1Khz_reg            ; -0.241  ; -0.308        ;
; clk_div:clockdiv|clock_10Khz_reg           ; -0.241  ; -0.283        ;
; clk_div:clockdiv|clock_100hz_reg           ; -0.239  ; -0.283        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; -0.209  ; -0.280        ;
; clk_div:clockdiv|clock_100Khz_reg          ; -0.063  ; -0.134        ;
; clk_div:clockdiv|clock_10Hz_reg            ; -0.062  ; -0.131        ;
; SW[15]                                     ; 0.402   ; 0.000         ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Slow Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; KEY[1]                                     ; -4.613 ; -256.927      ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -1.873 ; -36.609       ;
; pipereg:IF_ID|out1[26]                     ; -0.923 ; -0.923        ;
; SW[15]                                     ; -0.919 ; -4.086        ;
; CLOCK_50                                   ; -0.017 ; -0.017        ;
; clk_div:clockdiv|clock_100Khz_reg          ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg           ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg            ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg           ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg            ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg            ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[0]                      ; 2.560  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; KEY[1]                                     ; -2.000 ; -3720.222     ;
; CLOCK_50                                   ; -1.380 ; -76.380       ;
; SW[15]                                     ; -1.222 ; -1.222        ;
; pipereg:IF_ID|out1[26]                     ; -0.507 ; -3.042        ;
; clk_div:clockdiv|clock_100Khz_reg          ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg           ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg            ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg           ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg            ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; -0.500 ; -4.000        ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500  ; 0.000         ;
; pipereg:IF_ID|out1[0]                      ; 0.500  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                                                                                                         ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                      ; To Node                ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; -15.723 ; RegModule:reg_file|register[26][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.816     ; 13.425     ;
; -15.708 ; pipereg:IF_ID|out1[22]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.011     ; 13.215     ;
; -15.555 ; pipereg:IF_ID|out1[23]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.037     ; 13.036     ;
; -15.460 ; pipereg:IF_ID|out1[24]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.033     ; 12.945     ;
; -15.457 ; pipereg:IF_ID|out1[21]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.011     ; 12.964     ;
; -15.407 ; RegModule:reg_file|register[25][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.841     ; 13.084     ;
; -15.402 ; RegModule:reg_file|register[26][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.995     ; 13.425     ;
; -15.351 ; RegModule:reg_file|register[10][1]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 13.024     ;
; -15.307 ; RegModule:reg_file|register[5][8]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.858     ; 12.967     ;
; -15.297 ; RegModule:reg_file|register[10][12]                                                                            ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 12.970     ;
; -15.266 ; RegModule:reg_file|register[8][8]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 12.939     ;
; -15.252 ; pipereg:IF_ID|out1[25]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.033     ; 12.737     ;
; -15.247 ; RegModule:reg_file|register[9][2]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.860     ; 12.905     ;
; -15.245 ; RegModule:reg_file|register[5][4]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.835     ; 12.928     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.206 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.899     ; 12.825     ;
; -15.201 ; RegModule:reg_file|register[8][2]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.843     ; 12.876     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.121 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.906     ; 12.733     ;
; -15.115 ; RegModule:reg_file|register[14][2]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 12.788     ;
; -15.113 ; RegModule:reg_file|register[7][3]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.841     ; 12.790     ;
; -15.107 ; RegModule:reg_file|register[26][12]                                                                            ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.843     ; 12.782     ;
; -15.086 ; RegModule:reg_file|register[25][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.020     ; 13.084     ;
; -15.061 ; RegModule:reg_file|register[1][8]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.826     ; 12.753     ;
; -15.055 ; RegModule:reg_file|register[17][4]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.817     ; 12.756     ;
; -15.039 ; RegModule:reg_file|register[4][2]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.863     ; 12.694     ;
; -15.036 ; RegModule:reg_file|register[5][3]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.826     ; 12.728     ;
; -15.030 ; RegModule:reg_file|register[10][1]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.024     ; 13.024     ;
; -15.029 ; pipereg:IF_ID|out1[22]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.832     ; 13.215     ;
; -15.027 ; RegModule:reg_file|register[25][7]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.818     ; 12.727     ;
; -15.027 ; RegModule:reg_file|register[9][6]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.835     ; 12.710     ;
; -15.024 ; pipereg:EX_MEM|rdout[4]                                                                                        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.019     ; 12.523     ;
; -15.008 ; RegModule:reg_file|register[10][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 12.681     ;
; -15.008 ; RegModule:reg_file|register[10][2]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.843     ; 12.683     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -15.005 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.890     ; 12.633     ;
; -14.986 ; RegModule:reg_file|register[5][8]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.037     ; 12.967     ;
; -14.976 ; RegModule:reg_file|register[10][12]                                                                            ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.024     ; 12.970     ;
; -14.972 ; RegModule:reg_file|register[10][10]                                                                            ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 12.645     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.904     ; 12.586     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.886     ; 12.597     ;
; -14.945 ; RegModule:reg_file|register[8][8]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.024     ; 12.939     ;
; -14.932 ; RegModule:reg_file|register[8][10]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.845     ; 12.605     ;
; -14.930 ; RegModule:reg_file|register[22][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.816     ; 12.632     ;
; -14.929 ; RegModule:reg_file|register[23][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.823     ; 12.624     ;
; -14.926 ; RegModule:reg_file|register[9][2]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.039     ; 12.905     ;
; -14.924 ; RegModule:reg_file|register[5][4]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.014     ; 12.928     ;
; -14.910 ; RegModule:reg_file|register[24][0]                                                                             ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.860     ; 12.568     ;
; -14.885 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.078     ; 12.825     ;
; -14.885 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.078     ; 12.825     ;
; -14.885 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.078     ; 12.825     ;
; -14.885 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.078     ; 12.825     ;
; -14.885 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.078     ; 12.825     ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'                                                                                                                                                                                       ;
+---------+----------------------------------------------------------------------------------------------------------------+----------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                      ; To Node              ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------+----------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.937 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.171     ; 13.435     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.062     ; 13.193     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.522 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.017     ; 13.045     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg       ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.475 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.149     ; 12.995     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.340 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.085     ; 12.761     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg       ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.314 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.995     ; 12.859     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.287 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.180     ; 12.769     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg       ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.253 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.040     ; 12.753     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_we_reg       ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg0 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg1 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg2 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg3 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg4 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg5 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg6 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg7 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg8 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.198 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg9 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.151     ; 12.716     ;
; -14.185 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_we_reg       ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -1.001     ; 12.724     ;
+---------+----------------------------------------------------------------------------------------------------------------+----------------------+--------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -12.009 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.825     ; 10.220     ;
; -11.966 ; RegModule:reg_file|register[26][29]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.702     ; 10.300     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.964 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.191     ;
; -11.922 ; RegModule:reg_file|register[26][29]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.700     ; 10.258     ;
; -11.922 ; RegModule:reg_file|register[26][29]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.700     ; 10.258     ;
; -11.921 ; RegModule:reg_file|register[26][29]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.700     ; 10.257     ;
; -11.917 ; RegModule:reg_file|register[22][19]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.712     ; 10.241     ;
; -11.917 ; RegModule:reg_file|register[11][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.710     ; 10.243     ;
; -11.909 ; RegModule:reg_file|register[23][6]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.701     ; 10.244     ;
; -11.904 ; RegModule:reg_file|register[26][29]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.702     ; 10.238     ;
; -11.871 ; RegModule:reg_file|register[21][28]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.714     ; 10.193     ;
; -11.837 ; RegModule:reg_file|register[25][22]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.730     ; 10.143     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.836 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.063     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.832 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.061     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.831 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.807     ; 10.060     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.814 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.809     ; 10.041     ;
; -11.806 ; RegModule:reg_file|register[26][29]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.702     ; 10.140     ;
; -11.801 ; RegModule:reg_file|register[1][22]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.752     ; 10.085     ;
; -11.790 ; RegModule:reg_file|register[22][19]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.712     ; 10.114     ;
; -11.789 ; RegModule:reg_file|register[11][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.710     ; 10.115     ;
; -11.785 ; RegModule:reg_file|register[11][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.708     ; 10.113     ;
; -11.785 ; RegModule:reg_file|register[11][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.708     ; 10.113     ;
; -11.784 ; RegModule:reg_file|register[11][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.708     ; 10.112     ;
; -11.783 ; RegModule:reg_file|register[10][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.710     ; 10.109     ;
; -11.782 ; RegModule:reg_file|register[21][4]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.723     ; 10.095     ;
; -11.781 ; RegModule:reg_file|register[23][6]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.701     ; 10.116     ;
; -11.779 ; RegModule:reg_file|register[24][15]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.717     ; 10.098     ;
; -11.777 ; RegModule:reg_file|register[23][6]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.699     ; 10.114     ;
; -11.777 ; RegModule:reg_file|register[23][6]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.699     ; 10.114     ;
; -11.776 ; RegModule:reg_file|register[23][6]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.699     ; 10.113     ;
; -11.771 ; RegModule:reg_file|register[24][13]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.715     ; 10.092     ;
; -11.767 ; RegModule:reg_file|register[11][26]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.710     ; 10.093     ;
; -11.760 ; RegModule:reg_file|register[21][14]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.723     ; 10.073     ;
; -11.759 ; RegModule:reg_file|register[23][6]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.701     ; 10.094     ;
; -11.747 ; RegModule:reg_file|register[26][20]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.702     ; 10.081     ;
; -11.741 ; RegModule:reg_file|register[23][22]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -2.735     ; 10.042     ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; -8.767 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.574     ; 8.242      ;
; -8.574 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.545     ; 8.077      ;
; -8.503 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.577     ; 7.967      ;
; -8.454 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.576     ; 7.922      ;
; -8.443 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.562     ; 7.925      ;
; -8.389 ; RegModule:reg_file|register[28][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.563     ; 7.367      ;
; -8.354 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.573     ; 7.825      ;
; -8.334 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.580     ; 7.795      ;
; -8.322 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.571     ; 7.800      ;
; -8.311 ; RegModule:reg_file|register[8][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.572     ; 7.288      ;
; -8.306 ; RegModule:reg_file|register[17][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.550     ; 7.297      ;
; -8.302 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.558     ; 7.755      ;
; -8.285 ; RegModule:reg_file|register[16][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.532     ; 7.294      ;
; -8.283 ; RegModule:reg_file|register[0][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.543     ; 7.289      ;
; -8.282 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.572     ; 7.755      ;
; -8.263 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.555     ; 7.749      ;
; -8.250 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.570     ; 7.729      ;
; -8.224 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.572     ; 7.696      ;
; -8.217 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.555     ; 7.703      ;
; -8.208 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.577     ; 7.672      ;
; -8.201 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.572     ; 7.673      ;
; -8.200 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.577     ; 7.664      ;
; -8.182 ; RegModule:reg_file|register[21][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.540     ; 7.183      ;
; -8.152 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.572     ; 7.620      ;
; -8.139 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.551     ; 7.633      ;
; -8.131 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.542     ; 7.637      ;
; -8.108 ; RegModule:reg_file|register[20][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.540     ; 7.109      ;
; -8.104 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.558     ; 7.595      ;
; -8.095 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.581     ; 7.555      ;
; -8.091 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.559     ; 7.543      ;
; -8.082 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.555     ; 7.538      ;
; -8.067 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.559     ; 7.552      ;
; -8.064 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.555     ; 7.557      ;
; -8.043 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.569     ; 7.519      ;
; -8.042 ; RegModule:reg_file|register[29][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.549     ; 7.034      ;
; -8.027 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.577     ; 7.495      ;
; -8.019 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.546     ; 7.517      ;
; -8.018 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.682     ; 7.513      ;
; -7.996 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.558     ; 7.482      ;
; -7.990 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.576     ; 7.454      ;
; -7.981 ; RegModule:reg_file|register[29][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.655     ; 7.003      ;
; -7.981 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.554     ; 7.438      ;
; -7.978 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.570     ; 7.457      ;
; -7.976 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.551     ; 7.470      ;
; -7.974 ; RegModule:reg_file|register[3][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.581     ; 6.942      ;
; -7.971 ; RegModule:reg_file|register[24][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.549     ; 6.971      ;
; -7.956 ; RegModule:reg_file|register[15][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.555     ; 6.912      ;
; -7.955 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.560     ; 7.436      ;
; -7.950 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.556     ; 7.405      ;
; -7.947 ; RegModule:reg_file|register[16][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.659     ; 6.965      ;
; -7.939 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.545     ; 7.438      ;
; -7.924 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.544     ; 7.415      ;
; -7.920 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.574     ; 7.391      ;
; -7.915 ; RegModule:reg_file|register[20][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.679     ; 6.913      ;
; -7.910 ; RegModule:reg_file|register[0][9]   ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.549     ; 6.909      ;
; -7.899 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.573     ; 7.337      ;
; -7.898 ; RegModule:reg_file|register[9][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.593     ; 6.854      ;
; -7.897 ; RegModule:reg_file|register[24][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.532     ; 6.906      ;
; -7.897 ; RegModule:reg_file|register[24][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.653     ; 6.921      ;
; -7.895 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.549     ; 7.390      ;
; -7.881 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.566     ; 7.326      ;
; -7.879 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.559     ; 7.364      ;
; -7.875 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.682     ; 7.370      ;
; -7.869 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.569     ; 7.311      ;
; -7.867 ; RegModule:reg_file|register[10][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.572     ; 6.844      ;
; -7.853 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.572     ; 7.321      ;
; -7.836 ; RegModule:reg_file|register[1][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.587     ; 6.790      ;
; -7.829 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.554     ; 7.324      ;
; -7.823 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.545     ; 7.322      ;
; -7.822 ; RegModule:reg_file|register[17][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.540     ; 6.826      ;
; -7.821 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.581     ; 7.280      ;
; -7.816 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.562     ; 7.294      ;
; -7.812 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.559     ; 7.294      ;
; -7.801 ; RegModule:reg_file|register[12][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.682     ; 6.796      ;
; -7.795 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.686     ; 7.286      ;
; -7.793 ; RegModule:reg_file|register[10][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.575     ; 6.729      ;
; -7.792 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.555     ; 7.248      ;
; -7.787 ; RegModule:reg_file|register[1][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.577     ; 6.721      ;
; -7.779 ; RegModule:reg_file|register[13][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.577     ; 6.713      ;
; -7.761 ; RegModule:reg_file|register[18][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.557     ; 6.745      ;
; -7.761 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.578     ; 7.224      ;
; -7.756 ; RegModule:reg_file|register[8][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.554     ; 6.713      ;
; -7.754 ; RegModule:reg_file|register[1][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.570     ; 6.695      ;
; -7.750 ; RegModule:reg_file|register[5][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.578     ; 6.713      ;
; -7.748 ; RegModule:reg_file|register[2][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.585     ; 6.712      ;
; -7.748 ; RegModule:reg_file|register[11][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.566     ; 6.693      ;
; -7.725 ; RegModule:reg_file|register[4][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.556     ; 6.680      ;
; -7.724 ; RegModule:reg_file|register[21][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.553     ; 6.712      ;
; -7.717 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.557     ; 7.201      ;
; -7.714 ; RegModule:reg_file|register[13][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.555     ; 6.670      ;
; -7.713 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.576     ; 7.178      ;
; -7.711 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.559     ; 7.192      ;
; -7.709 ; RegModule:reg_file|register[2][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.582     ; 6.668      ;
; -7.705 ; RegModule:reg_file|register[19][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.560     ; 6.686      ;
; -7.694 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.570     ; 7.135      ;
; -7.683 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.577     ; 7.146      ;
; -7.681 ; RegModule:reg_file|register[16][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.527     ; 6.703      ;
; -7.673 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.559     ; 7.162      ;
; -7.671 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.540     ; 7.155      ;
; -7.668 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.545     ; 7.168      ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg0 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg1 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg2 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg3 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg4 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg5 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg6 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg7 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg8 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.877 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg9 ; pipereg:IF_ID|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.373     ; 5.040      ;
; -5.844 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 6.366      ;
; -5.844 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 6.366      ;
; -5.844 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 6.366      ;
; -5.816 ; RegModule:reg_file|register[5][8]                                                                              ; pipereg:ID_EX|out1[8]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 6.329      ;
; -5.813 ; RegModule:reg_file|register[5][11]                                                                             ; pipereg:ID_EX|out1[11]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 6.368      ;
; -5.786 ; pipereg:IF_ID|out1[28]                                                                                         ; pc_reg:inst8|pc_out[5]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.928      ; 7.750      ;
; -5.775 ; RegModule:reg_file|register[8][8]                                                                              ; pipereg:ID_EX|out1[8]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 6.301      ;
; -5.679 ; pc_reg:inst8|pc_out[5]                                                                                         ; RegModule:reg_file|register[31][26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 6.220      ;
; -5.679 ; RegModule:reg_file|register[25][7]                                                                             ; pipereg:ID_EX|out1[7]               ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 6.232      ;
; -5.658 ; RegModule:reg_file|register[5][29]                                                                             ; pipereg:ID_EX|out1[29]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 6.193      ;
; -5.645 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[7][19]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 6.167      ;
; -5.645 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[7][14]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 6.167      ;
; -5.645 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[7][15]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 6.167      ;
; -5.644 ; RegModule:reg_file|register[5][31]                                                                             ; pipereg:ID_EX|out1[31]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 6.177      ;
; -5.620 ; pipereg:MEM_WB|rdout[2]                                                                                        ; RegModule:reg_file|register[5][31]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 6.140      ;
; -5.620 ; pipereg:MEM_WB|rdout[2]                                                                                        ; RegModule:reg_file|register[5][19]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 6.140      ;
; -5.620 ; pipereg:MEM_WB|rdout[2]                                                                                        ; RegModule:reg_file|register[5][14]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 6.140      ;
; -5.603 ; pc_reg:inst8|pc_out[5]                                                                                         ; RegModule:reg_file|register[31][23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 6.165      ;
; -5.602 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[7][22]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 6.136      ;
; -5.601 ; RegModule:reg_file|register[25][25]                                                                            ; pipereg:ID_EX|out1[25]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 6.144      ;
; -5.595 ; RegModule:reg_file|register[5][25]                                                                             ; pipereg:ID_EX|out1[25]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 6.129      ;
; -5.594 ; pipereg:MEM_WB|rdout[1]                                                                                        ; RegModule:reg_file|register[5][31]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 6.112      ;
; -5.594 ; pipereg:MEM_WB|rdout[1]                                                                                        ; RegModule:reg_file|register[5][19]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 6.112      ;
; -5.594 ; pipereg:MEM_WB|rdout[1]                                                                                        ; RegModule:reg_file|register[5][14]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 6.112      ;
; -5.590 ; RegModule:reg_file|register[25][17]                                                                            ; pipereg:ID_EX|out1[17]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 6.134      ;
; -5.589 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 6.106      ;
; -5.589 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 6.106      ;
; -5.589 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 6.106      ;
; -5.589 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 6.106      ;
; -5.589 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][11] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 6.106      ;
; -5.589 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[29][15] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 6.106      ;
; -5.585 ; pipereg:IF_ID|out1[1]                                                                                          ; pc_reg:inst8|pc_out[27]             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.571      ;
; -5.578 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[6][30]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.020     ; 6.094      ;
; -5.570 ; RegModule:reg_file|register[1][8]                                                                              ; pipereg:ID_EX|out1[8]               ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 6.115      ;
; -5.568 ; RegModule:reg_file|register[5][4]                                                                              ; pipereg:ID_EX|out1[4]               ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 6.113      ;
; -5.566 ; RegModule:reg_file|register[2][31]                                                                             ; pipereg:ID_EX|out1[31]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 6.100      ;
; -5.564 ; RegModule:reg_file|register[24][25]                                                                            ; pipereg:ID_EX|out1[25]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 6.117      ;
; -5.563 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[6][31]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 6.102      ;
; -5.561 ; pc_reg:inst8|pc_out[4]                                                                                         ; RegModule:reg_file|register[31][26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 6.090      ;
; -5.557 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[30][5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.040     ; 6.053      ;
; -5.549 ; pc_reg:inst8|pc_out[5]                                                                                         ; RegModule:reg_file|register[31][27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.022      ; 6.107      ;
; -5.538 ; pipereg:IF_ID|out1[27]                                                                                         ; pc_reg:inst8|pc_out[5]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.928      ; 7.502      ;
; -5.522 ; pipereg:IF_ID|out1[30]                                                                                         ; pipereg:ID_EX|rdout[0]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.942      ; 7.500      ;
; -5.515 ; pipereg:MEM_WB|rdout[4]                                                                                        ; RegModule:reg_file|register[29][10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 6.043      ;
; -5.515 ; pipereg:MEM_WB|rdout[4]                                                                                        ; RegModule:reg_file|register[29][6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 6.043      ;
; -5.515 ; pipereg:MEM_WB|rdout[4]                                                                                        ; RegModule:reg_file|register[29][22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 6.043      ;
; -5.514 ; pipereg:MEM_WB|rdout[1]                                                                                        ; RegModule:reg_file|register[30][5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.040     ; 6.010      ;
; -5.513 ; pipereg:MEM_WB|out1[31]                                                                                        ; RegModule:reg_file|register[15][31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 6.068      ;
; -5.512 ; pipereg:MEM_WB|out1[31]                                                                                        ; RegModule:reg_file|register[13][31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 6.067      ;
; -5.496 ; pipereg:IF_ID|out1[1]                                                                                          ; pc_reg:inst8|pc_out[23]             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.954      ; 7.486      ;
; -5.495 ; pipereg:IF_ID|out1[30]                                                                                         ; pipereg:ID_EX|rdout[2]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.945      ; 7.476      ;
; -5.493 ; pipereg:IF_ID|out1[30]                                                                                         ; pipereg:ID_EX|rdout[4]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.945      ; 7.474      ;
; -5.493 ; pipereg:IF_ID|out1[30]                                                                                         ; pipereg:ID_EX|rdout[3]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.945      ; 7.474      ;
; -5.493 ; pipereg:IF_ID|out1[29]                                                                                         ; pc_reg:inst8|pc_out[9]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.938      ; 7.467      ;
; -5.493 ; pipereg:IF_ID|out1[29]                                                                                         ; pc_reg:inst8|pc_out[5]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.928      ; 7.457      ;
; -5.491 ; pipereg:IF_ID|out1[1]                                                                                          ; pc_reg:inst8|pc_out[19]             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.948      ; 7.475      ;
; -5.489 ; RegModule:reg_file|register[7][9]                                                                              ; pipereg:ID_EX|out1[9]               ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 6.032      ;
; -5.487 ; RegModule:reg_file|register[3][25]                                                                             ; pipereg:ID_EX|out1[25]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 6.025      ;
; -5.485 ; pc_reg:inst8|pc_out[4]                                                                                         ; RegModule:reg_file|register[31][23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 6.035      ;
; -5.485 ; pipereg:IF_ID|out1[29]                                                                                         ; pc_reg:inst8|pc_out[13]             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.938      ; 7.459      ;
; -5.483 ; RegModule:reg_file|register[5][15]                                                                             ; pipereg:ID_EX|out1[15]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 6.015      ;
; -5.478 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[7][21]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 6.018      ;
; -5.478 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[7][5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 6.018      ;
; -5.478 ; pc_reg:inst8|pc_out[2]                                                                                         ; RegModule:reg_file|register[31][26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 6.005      ;
; -5.478 ; pipereg:IF_ID|out1[1]                                                                                          ; pc_reg:inst8|pc_out[26]             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.933      ; 7.447      ;
; -5.473 ; RegModule:reg_file|register[4][21]                                                                             ; pipereg:ID_EX|out1[21]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 5.994      ;
; -5.473 ; RegModule:reg_file|register[0][29]                                                                             ; pipereg:ID_EX|out1[29]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.998      ;
; -5.472 ; pipereg:MEM_WB|rdout[3]                                                                                        ; RegModule:reg_file|register[5][31]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 5.991      ;
; -5.472 ; pipereg:MEM_WB|rdout[3]                                                                                        ; RegModule:reg_file|register[5][19]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 5.991      ;
; -5.472 ; pipereg:MEM_WB|rdout[3]                                                                                        ; RegModule:reg_file|register[5][14]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 5.991      ;
; -5.468 ; RegModule:reg_file|register[8][21]                                                                             ; pipereg:ID_EX|out1[21]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 6.004      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg0 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg1 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg2 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg3 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg4 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg5 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg6 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg7 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg8 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.456 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg9 ; pipereg:IF_ID|out1[5]               ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.924     ; 5.068      ;
; -5.453 ; RegModule:reg_file|register[2][30]                                                                             ; pipereg:ID_EX|out1[30]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 5.965      ;
; -5.446 ; pipereg:IF_ID|out1[30]                                                                                         ; pc_reg:inst8|pc_out[9]              ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.938      ; 7.420      ;
; -5.438 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[10][24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.029     ; 5.945      ;
; -5.438 ; pipereg:IF_ID|out1[30]                                                                                         ; pc_reg:inst8|pc_out[13]             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.938      ; 7.412      ;
; -5.437 ; RegModule:reg_file|register[5][21]                                                                             ; pipereg:ID_EX|out1[21]              ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 5.959      ;
; -5.432 ; RegModule:reg_file|register[0][20]                                                                             ; pipereg:ID_EX|out1[20]              ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 5.989      ;
; -5.431 ; pc_reg:inst8|pc_out[4]                                                                                         ; RegModule:reg_file|register[31][27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 5.977      ;
; -5.429 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[5][31]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 5.947      ;
; -5.429 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; RegModule:reg_file|register[5][19]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 5.947      ;
+--------+----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.241 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.277      ;
; -0.051 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.048 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.016 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.052      ;
; 0.219  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.817      ;
; 0.219  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.817      ;
; 0.222  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.814      ;
; 0.223  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.241 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.277      ;
; -0.042 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.078      ;
; -0.027 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.003  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.228  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.229  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.232  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.232  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.039 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.039 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.005 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.041      ;
; 0.064  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.972      ;
; 0.239  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.209 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.245      ;
; -0.053 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.089      ;
; -0.051 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.020 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.056      ;
; 0.221  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.815      ;
; 0.223  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.225  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.225  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.063 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.099      ;
; -0.040 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.076      ;
; -0.038 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.074      ;
; -0.031 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.234  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.239  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.242  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.037 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.073      ;
; -0.036 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.033 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.069      ;
; 0.235  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.240  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.694      ; 4.931      ;
; 0.419 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.693      ; 4.949      ;
; 0.569 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 5.644      ; 4.725      ;
; 0.584 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.682      ; 4.876      ;
; 0.636 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.684      ; 4.830      ;
; 0.902 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.694      ; 4.931      ;
; 0.919 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.693      ; 4.949      ;
; 1.069 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 5.644      ; 4.725      ;
; 1.084 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.682      ; 4.876      ;
; 1.136 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.684      ; 4.830      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -4.613 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.430      ; 1.333      ;
; -4.282 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.430      ; 1.664      ;
; -4.113 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 5.430      ; 1.333      ;
; -4.017 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|imm_out[0]                       ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.431      ; 1.930      ;
; -3.932 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][6]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.411      ; 1.995      ;
; -3.782 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.430      ; 1.664      ;
; -3.602 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.436      ; 2.350      ;
; -3.517 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|imm_out[0]                       ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 5.431      ; 1.930      ;
; -3.454 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.436      ; 2.498      ;
; -3.450 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.436      ; 2.502      ;
; -3.432 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][6]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.411      ; 1.995      ;
; -3.413 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 2.519      ;
; -3.409 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 2.523      ;
; -3.406 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][8]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 2.526      ;
; -3.404 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 2.528      ;
; -3.353 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.428      ; 2.591      ;
; -3.285 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][12]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.427      ; 2.658      ;
; -3.207 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.394      ; 2.703      ;
; -3.206 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.394      ; 2.704      ;
; -3.205 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.394      ; 2.705      ;
; -3.202 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.394      ; 2.708      ;
; -3.102 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.436      ; 2.350      ;
; -3.067 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.429      ; 2.878      ;
; -3.049 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][9]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.394      ; 2.861      ;
; -3.047 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.414      ; 2.883      ;
; -3.047 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.414      ; 2.883      ;
; -3.028 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][30]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.394      ; 2.882      ;
; -3.012 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.397      ; 2.901      ;
; -3.009 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.429      ; 2.936      ;
; -2.954 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.436      ; 2.498      ;
; -2.950 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.436      ; 2.502      ;
; -2.948 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.429      ; 2.997      ;
; -2.913 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.416      ; 2.519      ;
; -2.909 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.416      ; 2.523      ;
; -2.906 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][8]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.416      ; 2.526      ;
; -2.904 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.416      ; 2.528      ;
; -2.881 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][20]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.421      ; 3.056      ;
; -2.881 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.419      ; 3.054      ;
; -2.869 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.397      ; 3.044      ;
; -2.853 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.428      ; 2.591      ;
; -2.785 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.426      ; 3.157      ;
; -2.785 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][12]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.427      ; 2.658      ;
; -2.759 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][13]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 3.173      ;
; -2.759 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 3.173      ;
; -2.735 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.421      ; 3.202      ;
; -2.723 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.406      ; 3.199      ;
; -2.723 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.406      ; 3.199      ;
; -2.710 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.406      ; 3.212      ;
; -2.707 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.394      ; 2.703      ;
; -2.706 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.394      ; 2.704      ;
; -2.705 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.394      ; 2.705      ;
; -2.702 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.394      ; 2.708      ;
; -2.691 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.416      ; 3.241      ;
; -2.674 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.421      ; 3.263      ;
; -2.649 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.406      ; 3.273      ;
; -2.630 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 3.302      ;
; -2.594 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][14]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 3.338      ;
; -2.567 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.429      ; 2.878      ;
; -2.549 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][9]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.394      ; 2.861      ;
; -2.547 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.414      ; 2.883      ;
; -2.547 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.414      ; 2.883      ;
; -2.528 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][30]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.394      ; 2.882      ;
; -2.521 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.405      ; 3.400      ;
; -2.512 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.397      ; 2.901      ;
; -2.509 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 5.429      ; 2.936      ;
; -2.490 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][24]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.399      ; 3.425      ;
; -2.477 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.418      ; 3.457      ;
; -2.464 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[21]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.414      ; 3.466      ;
; -2.448 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.429      ; 2.997      ;
; -2.438 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.428      ; 3.506      ;
; -2.433 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[20]                        ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.421      ; 3.504      ;
; -2.416 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.418      ; 3.518      ;
; -2.403 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[21]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.414      ; 3.527      ;
; -2.381 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][20]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.421      ; 3.056      ;
; -2.381 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.419      ; 3.054      ;
; -2.379 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][23]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.442      ; 3.579      ;
; -2.378 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[28]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.418      ; 3.556      ;
; -2.377 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.428      ; 3.567      ;
; -2.372 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[20]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.421      ; 3.565      ;
; -2.369 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.397      ; 3.044      ;
; -2.326 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][27]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.438      ; 3.628      ;
; -2.317 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[18]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.409      ; 3.608      ;
; -2.317 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[28]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.418      ; 3.617      ;
; -2.311 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.438      ; 3.643      ;
; -2.308 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.405      ; 3.613      ;
; -2.299 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[14]                        ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.416      ; 3.633      ;
; -2.285 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.426      ; 3.157      ;
; -2.259 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][13]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.416      ; 3.173      ;
; -2.259 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.416      ; 3.173      ;
; -2.256 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[18]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.409      ; 3.669      ;
; -2.250 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.438      ; 3.704      ;
; -2.238 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[14]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 5.416      ; 3.694      ;
; -2.235 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 5.421      ; 3.202      ;
; -2.230 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[10]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.415      ; 3.701      ;
; -2.223 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.406      ; 3.199      ;
; -2.223 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 5.406      ; 3.199      ;
; -2.223 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[3]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.431      ; 3.724      ;
; -2.218 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[7]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 5.416      ; 3.714      ;
; -2.210 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 5.406      ; 3.212      ;
; -2.191 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 5.416      ; 3.241      ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'                                                                                                                                                 ;
+--------+--------------------------------------------+----------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node              ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.873 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[28] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.405      ; 2.782      ;
; -1.713 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[23] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.451      ; 2.988      ;
; -1.576 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[7]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.446      ; 3.120      ;
; -1.549 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[20] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.296      ; 2.997      ;
; -1.507 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[19] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.451      ; 3.194      ;
; -1.493 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[21] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.473      ; 3.230      ;
; -1.452 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[18] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.329      ; 3.127      ;
; -1.400 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[22] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.303      ; 3.153      ;
; -1.399 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[24] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.289      ; 3.140      ;
; -1.373 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[28] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.405      ; 2.782      ;
; -1.337 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[6]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.432      ; 3.345      ;
; -1.323 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[13] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.331      ; 3.258      ;
; -1.323 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[2]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.477      ; 3.404      ;
; -1.308 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[9]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.448      ; 3.390      ;
; -1.256 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[4]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.318      ; 3.312      ;
; -1.244 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[1]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.324      ; 3.330      ;
; -1.213 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[23] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.451      ; 2.988      ;
; -1.122 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[11] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.313      ; 3.441      ;
; -1.076 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[7]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.446      ; 3.120      ;
; -1.049 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[20] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.296      ; 2.997      ;
; -1.027 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[25] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.303      ; 3.526      ;
; -1.007 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[19] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.451      ; 3.194      ;
; -1.006 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[31] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.428      ; 3.672      ;
; -0.993 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[21] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.473      ; 3.230      ;
; -0.981 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[5]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.442      ; 3.711      ;
; -0.961 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[29] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.473      ; 3.762      ;
; -0.956 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[8]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.312      ; 3.606      ;
; -0.952 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[18] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.329      ; 3.127      ;
; -0.949 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[17] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.318      ; 3.619      ;
; -0.938 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[12] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.312      ; 3.624      ;
; -0.928 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[10] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.319      ; 3.641      ;
; -0.900 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[22] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.303      ; 3.153      ;
; -0.899 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[24] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.289      ; 3.140      ;
; -0.874 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[30] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.319      ; 3.695      ;
; -0.870 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[27] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.315      ; 3.695      ;
; -0.851 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[3]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.314      ; 3.713      ;
; -0.837 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[6]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.432      ; 3.345      ;
; -0.823 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[13] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.331      ; 3.258      ;
; -0.823 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[2]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.477      ; 3.404      ;
; -0.808 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[9]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.448      ; 3.390      ;
; -0.807 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[14] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.310      ; 3.753      ;
; -0.756 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[4]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.318      ; 3.312      ;
; -0.744 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[1]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.324      ; 3.330      ;
; -0.699 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.310      ; 3.861      ;
; -0.682 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.320      ; 3.888      ;
; -0.662 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[15] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.301      ; 3.889      ;
; -0.622 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[11] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.313      ; 3.441      ;
; -0.543 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[16] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 4.320      ; 4.027      ;
; -0.527 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[25] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.303      ; 3.526      ;
; -0.506 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[31] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.428      ; 3.672      ;
; -0.481 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[5]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.442      ; 3.711      ;
; -0.461 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[29] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.473      ; 3.762      ;
; -0.456 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[8]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.312      ; 3.606      ;
; -0.449 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[17] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.318      ; 3.619      ;
; -0.438 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[12] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.312      ; 3.624      ;
; -0.428 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[10] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.319      ; 3.641      ;
; -0.374 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[30] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.319      ; 3.695      ;
; -0.370 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[27] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.315      ; 3.695      ;
; -0.351 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[3]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.314      ; 3.713      ;
; -0.307 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[14] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.310      ; 3.753      ;
; -0.199 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.310      ; 3.861      ;
; -0.182 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.320      ; 3.888      ;
; -0.162 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[15] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.301      ; 3.889      ;
; -0.043 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[16] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 4.320      ; 4.027      ;
; 3.028  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[23] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.122     ; 2.906      ;
; 3.126  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[23] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.122     ; 3.004      ;
; 3.169  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[7]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.127     ; 3.042      ;
; 3.192  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[20] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.277     ; 2.915      ;
; 3.234  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[19] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.122     ; 3.112      ;
; 3.248  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[21] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.100     ; 3.148      ;
; 3.289  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[18] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.244     ; 3.045      ;
; 3.290  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[20] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.277     ; 3.013      ;
; 3.309  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[7]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.127     ; 3.182      ;
; 3.332  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[19] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.122     ; 3.210      ;
; 3.341  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[22] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.270     ; 3.071      ;
; 3.346  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[21] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.100     ; 3.246      ;
; 3.387  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[18] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.244     ; 3.143      ;
; 3.408  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[6]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.141     ; 3.267      ;
; 3.439  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[22] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.270     ; 3.169      ;
; 3.479  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[31] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.145     ; 3.334      ;
; 3.520  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[4]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.255     ; 3.265      ;
; 3.548  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[6]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.141     ; 3.407      ;
; 3.558  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[3]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.259     ; 3.299      ;
; 3.583  ; ex_control_pipe:ex_control_pipe|ALUOp_o[0] ; adder:ALU|result[20] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -1.109     ; 2.474      ;
; 3.620  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[1]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.249     ; 3.371      ;
; 3.644  ; ex_control_pipe:ex_control_pipe|ALUOp_o[0] ; adder:ALU|result[21] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.932     ; 2.712      ;
; 3.659  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[24] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.284     ; 3.375      ;
; 3.660  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[4]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.255     ; 3.405      ;
; 3.664  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[12] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.261     ; 3.403      ;
; 3.699  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[30] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.254     ; 3.445      ;
; 3.737  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[28] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.168     ; 3.569      ;
; 3.757  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[24] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.284     ; 3.473      ;
; 3.759  ; pipereg:ID_EX|out1[9]                      ; adder:ALU|result[9]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.984     ; 2.775      ;
; 3.764  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[5]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.131     ; 3.633      ;
; 3.782  ; ex_control_pipe:ex_control_pipe|ALUOp_o[0] ; adder:ALU|result[23] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.954     ; 2.828      ;
; 3.792  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[17] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.255     ; 3.537      ;
; 3.796  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[1]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.249     ; 3.547      ;
; 3.796  ; ex_control_pipe:ex_control_pipe|ALUOp_o[0] ; adder:ALU|result[31] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.977     ; 2.819      ;
; 3.877  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[28] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.168     ; 3.709      ;
; 3.890  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[17] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.255     ; 3.635      ;
+--------+--------------------------------------------+----------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                                                                   ;
+--------+-------------------------------------+-------------------------------+--------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock                               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------------------------------------+------------------------+--------------+------------+------------+
; -0.923 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 4.591      ; 3.918      ;
; -0.423 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; -0.500       ; 4.591      ; 3.918      ;
; 0.263  ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 3.405      ; 3.918      ;
; 0.763  ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; -0.500       ; 3.405      ; 3.918      ;
; 1.830  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; 0.000        ; 4.591      ; 6.671      ;
; 2.330  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; -0.500       ; 4.591      ; 6.671      ;
; 2.499  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.480     ; 2.019      ;
; 2.686  ; pipereg:IF_ID|out1[29]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.103      ; 2.789      ;
; 2.702  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.512     ; 2.190      ;
; 2.808  ; pipereg:IF_ID|out1[28]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.103      ; 2.911      ;
; 3.016  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; 0.000        ; 3.405      ; 6.671      ;
; 3.076  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.509     ; 2.567      ;
; 3.111  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.496     ; 2.615      ;
; 3.162  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.479     ; 2.683      ;
; 3.183  ; RegModule:reg_file|register[10][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.490     ; 2.193      ;
; 3.207  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.533     ; 2.674      ;
; 3.293  ; RegModule:reg_file|register[11][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.490     ; 2.303      ;
; 3.369  ; pipereg:IF_ID|out1[31]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.103      ; 3.472      ;
; 3.395  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.480     ; 2.915      ;
; 3.409  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.483     ; 2.926      ;
; 3.411  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.512     ; 2.899      ;
; 3.444  ; pipereg:IF_ID|out1[27]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.103      ; 3.547      ;
; 3.450  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.487     ; 2.963      ;
; 3.470  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.484     ; 2.986      ;
; 3.516  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; -0.500       ; 3.405      ; 6.671      ;
; 3.525  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.516     ; 3.009      ;
; 3.539  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.504     ; 3.035      ;
; 3.539  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.496     ; 3.043      ;
; 3.550  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.462     ; 3.088      ;
; 3.579  ; pipereg:IF_ID|out1[30]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.103      ; 3.682      ;
; 3.599  ; RegModule:reg_file|register[23][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.496     ; 2.603      ;
; 3.602  ; RegModule:reg_file|register[11][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.482     ; 2.620      ;
; 3.648  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.484     ; 3.164      ;
; 3.692  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.500     ; 3.192      ;
; 3.693  ; RegModule:reg_file|register[29][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.516     ; 2.677      ;
; 3.700  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.537     ; 3.163      ;
; 3.714  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.495     ; 3.219      ;
; 3.728  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.533     ; 3.195      ;
; 3.829  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.516     ; 3.313      ;
; 3.836  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.466     ; 3.370      ;
; 3.878  ; RegModule:reg_file|register[7][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.502     ; 2.876      ;
; 3.915  ; RegModule:reg_file|register[27][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.490     ; 2.925      ;
; 3.927  ; adder:ALU|result[10]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.272      ; 4.199      ;
; 3.985  ; RegModule:reg_file|register[19][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.488     ; 2.997      ;
; 3.994  ; RegModule:reg_file|register[29][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.477     ; 3.017      ;
; 3.995  ; RegModule:reg_file|register[15][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.504     ; 2.991      ;
; 4.002  ; RegModule:reg_file|register[15][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.480     ; 3.022      ;
; 4.002  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.484     ; 3.518      ;
; 4.002  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.499     ; 3.503      ;
; 4.008  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.462     ; 3.546      ;
; 4.023  ; RegModule:reg_file|register[13][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.485     ; 3.038      ;
; 4.047  ; RegModule:reg_file|register[14][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.473     ; 3.074      ;
; 4.064  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.513     ; 3.551      ;
; 4.074  ; adder:ALU|result[12]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.279      ; 4.353      ;
; 4.101  ; RegModule:reg_file|register[28][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.468     ; 3.133      ;
; 4.129  ; adder:ALU|result[6]                 ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.159      ; 4.288      ;
; 4.135  ; RegModule:reg_file|register[30][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.475     ; 3.160      ;
; 4.150  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.484     ; 3.666      ;
; 4.157  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.501     ; 3.656      ;
; 4.164  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.480     ; 3.684      ;
; 4.173  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.483     ; 3.690      ;
; 4.182  ; adder:ALU|result[15]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.290      ; 4.472      ;
; 4.213  ; RegModule:reg_file|register[7][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.553     ; 3.160      ;
; 4.223  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.496     ; 3.727      ;
; 4.228  ; RegModule:reg_file|register[27][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.468     ; 3.260      ;
; 4.229  ; RegModule:reg_file|register[14][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.478     ; 3.251      ;
; 4.254  ; RegModule:reg_file|register[21][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.488     ; 3.266      ;
; 4.260  ; RegModule:reg_file|register[10][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.514     ; 3.246      ;
; 4.268  ; adder:ALU|result[29]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.118      ; 4.386      ;
; 4.273  ; RegModule:reg_file|register[22][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.488     ; 3.285      ;
; 4.290  ; RegModule:reg_file|register[31][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.486     ; 3.304      ;
; 4.293  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.480     ; 3.813      ;
; 4.305  ; RegModule:reg_file|register[26][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.488     ; 3.317      ;
; 4.307  ; RegModule:reg_file|register[30][21] ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.519     ; 3.288      ;
; 4.311  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.495     ; 3.816      ;
; 4.317  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.483     ; 3.834      ;
; 4.321  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.508     ; 3.813      ;
; 4.333  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.494     ; 3.839      ;
; 4.342  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.483     ; 3.859      ;
; 4.348  ; RegModule:reg_file|register[11][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.495     ; 3.353      ;
; 4.350  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.481     ; 3.869      ;
; 4.355  ; RegModule:reg_file|register[5][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.494     ; 3.361      ;
; 4.359  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[13] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.494     ; 3.865      ;
; 4.361  ; RegModule:reg_file|register[17][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.516     ; 3.345      ;
; 4.362  ; RegModule:reg_file|register[2][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.507     ; 3.355      ;
; 4.366  ; RegModule:reg_file|register[15][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.519     ; 3.347      ;
; 4.372  ; pipereg:IF_ID|out1[29]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.083     ; 2.789      ;
; 4.375  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[28] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.494     ; 3.881      ;
; 4.378  ; adder:ALU|result[27]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.276      ; 4.654      ;
; 4.386  ; RegModule:reg_file|register[11][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.513     ; 3.373      ;
; 4.397  ; RegModule:reg_file|register[31][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.451     ; 3.446      ;
; 4.406  ; RegModule:reg_file|register[14][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.518     ; 3.388      ;
; 4.411  ; RegModule:reg_file|register[18][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.437     ; 3.474      ;
; 4.435  ; RegModule:reg_file|register[15][16] ; RegModule:reg_file|rt_out[16] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.505     ; 3.430      ;
; 4.438  ; RegModule:reg_file|register[7][7]   ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.482     ; 3.456      ;
; 4.441  ; RegModule:reg_file|register[7][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.518     ; 3.423      ;
; 4.445  ; RegModule:reg_file|register[24][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.488     ; 3.457      ;
; 4.446  ; adder:ALU|result[9]                 ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.143      ; 4.589      ;
; 4.448  ; RegModule:reg_file|register[6][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.506     ; 3.442      ;
; 4.450  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.516     ; 3.934      ;
+--------+-------------------------------------+-------------------------------+--------------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.919 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 5.644      ; 4.725      ;
; -0.854 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.684      ; 4.830      ;
; -0.806 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.682      ; 4.876      ;
; -0.763 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.694      ; 4.931      ;
; -0.744 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.693      ; 4.949      ;
; -0.419 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 5.644      ; 4.725      ;
; -0.354 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.684      ; 4.830      ;
; -0.306 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.682      ; 4.876      ;
; -0.263 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.694      ; 4.931      ;
; -0.244 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.693      ; 4.949      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.017 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.530      ; 0.779      ;
; 0.149  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.549      ; 0.964      ;
; 0.158  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.369      ; 0.793      ;
; 0.181  ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.347      ; 0.794      ;
; 0.207  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.489      ; 0.962      ;
; 0.267  ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.389      ; 0.922      ;
; 0.391  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.464  ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.624      ; 1.354      ;
; 0.524  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.526  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.532  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.535  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.535  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.545  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.653  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.653  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.655  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.660  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.670  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.696  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.962      ;
; 0.709  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.975      ;
; 0.715  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.981      ;
; 0.788  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.796  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.798  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.805  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.809  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.817  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.819  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.827  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.828  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.834  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.106      ;
; 0.839  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.108      ;
; 0.843  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.844  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.112      ;
; 0.845  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.115      ;
; 0.849  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.854  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.857  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.859  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.859  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.859  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.867  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.867  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.880  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.146      ;
; 0.886  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.152      ;
; 0.960  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.226      ;
; 0.991  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.002     ; 1.255      ;
; 0.992  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 1.019  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.285      ;
; 1.039  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.085  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.089  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.355      ;
; 1.092  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.358      ;
; 1.100  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.366      ;
; 1.118  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.384      ;
; 1.120  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.388      ;
; 1.127  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.395      ;
; 1.128  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.RESET1               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.395      ;
; 1.128  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.395      ;
; 1.129  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.397      ;
; 1.141  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.409      ;
; 1.143  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 1.411      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.536 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.801 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.808 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.076      ;
; 0.833 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.099      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.706 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.972      ;
; 0.775 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.041      ;
; 0.809 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 1.009 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.534 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.803 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.073      ;
; 0.832 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.767 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.797 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.812 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.078      ;
; 1.011 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.277      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.547 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.814      ;
; 0.551 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.786 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.052      ;
; 0.818 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 1.011 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.277      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.549 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.815      ;
; 0.790 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.056      ;
; 0.821 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.089      ;
; 0.979 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.245      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.560 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.541     ; 2.019      ;
; 2.763 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.573     ; 2.190      ;
; 3.137 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.570     ; 2.567      ;
; 3.172 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.557     ; 2.615      ;
; 3.223 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.540     ; 2.683      ;
; 3.244 ; RegModule:reg_file|register[10][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.551     ; 2.193      ;
; 3.268 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.594     ; 2.674      ;
; 3.354 ; RegModule:reg_file|register[11][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.551     ; 2.303      ;
; 3.456 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.541     ; 2.915      ;
; 3.470 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.544     ; 2.926      ;
; 3.472 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.573     ; 2.899      ;
; 3.511 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.548     ; 2.963      ;
; 3.531 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.545     ; 2.986      ;
; 3.586 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.577     ; 3.009      ;
; 3.600 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.565     ; 3.035      ;
; 3.600 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.557     ; 3.043      ;
; 3.611 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.523     ; 3.088      ;
; 3.660 ; RegModule:reg_file|register[23][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.557     ; 2.603      ;
; 3.663 ; RegModule:reg_file|register[11][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.543     ; 2.620      ;
; 3.709 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.545     ; 3.164      ;
; 3.753 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.561     ; 3.192      ;
; 3.754 ; RegModule:reg_file|register[29][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.577     ; 2.677      ;
; 3.761 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.598     ; 3.163      ;
; 3.775 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.556     ; 3.219      ;
; 3.789 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.594     ; 3.195      ;
; 3.890 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.577     ; 3.313      ;
; 3.897 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.527     ; 3.370      ;
; 3.939 ; RegModule:reg_file|register[7][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.563     ; 2.876      ;
; 3.976 ; RegModule:reg_file|register[27][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.551     ; 2.925      ;
; 4.046 ; RegModule:reg_file|register[19][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.549     ; 2.997      ;
; 4.055 ; RegModule:reg_file|register[29][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.538     ; 3.017      ;
; 4.056 ; RegModule:reg_file|register[15][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.565     ; 2.991      ;
; 4.063 ; RegModule:reg_file|register[15][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.541     ; 3.022      ;
; 4.063 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.545     ; 3.518      ;
; 4.063 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.560     ; 3.503      ;
; 4.069 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.523     ; 3.546      ;
; 4.084 ; RegModule:reg_file|register[13][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.546     ; 3.038      ;
; 4.108 ; RegModule:reg_file|register[14][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.534     ; 3.074      ;
; 4.125 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.574     ; 3.551      ;
; 4.162 ; RegModule:reg_file|register[28][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.529     ; 3.133      ;
; 4.196 ; RegModule:reg_file|register[30][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.536     ; 3.160      ;
; 4.211 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.545     ; 3.666      ;
; 4.218 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.562     ; 3.656      ;
; 4.225 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.541     ; 3.684      ;
; 4.234 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.544     ; 3.690      ;
; 4.274 ; RegModule:reg_file|register[7][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.614     ; 3.160      ;
; 4.284 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.557     ; 3.727      ;
; 4.289 ; RegModule:reg_file|register[27][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.529     ; 3.260      ;
; 4.290 ; RegModule:reg_file|register[14][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.539     ; 3.251      ;
; 4.315 ; RegModule:reg_file|register[21][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.549     ; 3.266      ;
; 4.321 ; RegModule:reg_file|register[10][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.575     ; 3.246      ;
; 4.334 ; RegModule:reg_file|register[22][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.549     ; 3.285      ;
; 4.351 ; RegModule:reg_file|register[31][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.547     ; 3.304      ;
; 4.354 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.541     ; 3.813      ;
; 4.366 ; RegModule:reg_file|register[26][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.549     ; 3.317      ;
; 4.368 ; RegModule:reg_file|register[30][21] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.580     ; 3.288      ;
; 4.372 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.556     ; 3.816      ;
; 4.378 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.544     ; 3.834      ;
; 4.382 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.569     ; 3.813      ;
; 4.394 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.555     ; 3.839      ;
; 4.403 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.544     ; 3.859      ;
; 4.409 ; RegModule:reg_file|register[11][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.556     ; 3.353      ;
; 4.411 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.542     ; 3.869      ;
; 4.416 ; RegModule:reg_file|register[5][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.555     ; 3.361      ;
; 4.420 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.555     ; 3.865      ;
; 4.422 ; RegModule:reg_file|register[17][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.577     ; 3.345      ;
; 4.423 ; RegModule:reg_file|register[2][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.568     ; 3.355      ;
; 4.427 ; RegModule:reg_file|register[15][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.580     ; 3.347      ;
; 4.436 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.555     ; 3.881      ;
; 4.447 ; RegModule:reg_file|register[11][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.574     ; 3.373      ;
; 4.458 ; RegModule:reg_file|register[31][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.512     ; 3.446      ;
; 4.467 ; RegModule:reg_file|register[14][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.579     ; 3.388      ;
; 4.472 ; RegModule:reg_file|register[18][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.498     ; 3.474      ;
; 4.496 ; RegModule:reg_file|register[15][16] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.566     ; 3.430      ;
; 4.499 ; RegModule:reg_file|register[7][7]   ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.543     ; 3.456      ;
; 4.502 ; RegModule:reg_file|register[7][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.579     ; 3.423      ;
; 4.506 ; RegModule:reg_file|register[24][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.549     ; 3.457      ;
; 4.509 ; RegModule:reg_file|register[6][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.567     ; 3.442      ;
; 4.511 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.577     ; 3.934      ;
; 4.514 ; RegModule:reg_file|register[29][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.516     ; 3.498      ;
; 4.538 ; RegModule:reg_file|register[9][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.563     ; 3.475      ;
; 4.540 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.545     ; 3.995      ;
; 4.542 ; RegModule:reg_file|register[26][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.526     ; 3.516      ;
; 4.543 ; RegModule:reg_file|register[7][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.580     ; 3.463      ;
; 4.546 ; RegModule:reg_file|register[14][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.546     ; 3.500      ;
; 4.550 ; RegModule:reg_file|register[4][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.555     ; 3.495      ;
; 4.550 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.581     ; 3.969      ;
; 4.568 ; RegModule:reg_file|register[7][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.553     ; 3.515      ;
; 4.569 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.554     ; 4.015      ;
; 4.569 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.524     ; 4.045      ;
; 4.579 ; RegModule:reg_file|register[23][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.546     ; 3.533      ;
; 4.582 ; RegModule:reg_file|register[12][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.556     ; 3.526      ;
; 4.587 ; RegModule:reg_file|register[14][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.560     ; 3.527      ;
; 4.590 ; RegModule:reg_file|register[27][21] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.565     ; 3.525      ;
; 4.614 ; RegModule:reg_file|register[22][21] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.581     ; 3.533      ;
; 4.629 ; RegModule:reg_file|register[9][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.557     ; 3.572      ;
; 4.641 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.559     ; 4.082      ;
; 4.642 ; RegModule:reg_file|register[4][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.563     ; 3.579      ;
; 4.642 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.566     ; 4.076      ;
; 4.653 ; RegModule:reg_file|register[23][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.541     ; 3.612      ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; -0.507 ; -0.507       ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                      ;
; -0.507 ; -0.507       ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                      ;
; -0.507 ; -0.507       ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|combout                 ;
; -0.507 ; -0.507       ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|combout                 ;
; -0.507 ; -0.507       ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; zero_detect:inst9|zero                ;
; -0.507 ; -0.507       ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; zero_detect:inst9|zero                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|dataa   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|dataa   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|datab   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|datab   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|dataa   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|dataa   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Branch_op[2]~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Branch_op[2]~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[2]~1|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[2]~1|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|dataa                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|dataa                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|datab                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|datab                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|Equal1~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|Equal1~0|combout             ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[21]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[21]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[28]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[28]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[29]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[29]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Rise       ; ALU|result[31]~130|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Rise       ; ALU|result[31]~130|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[16]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[16]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[17]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[17]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[18]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[18]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[19]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[19]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[20]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[20]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[21]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[21]               ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|Equal9~0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|Equal9~0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|Equal9~0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|Equal9~0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[18]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[18]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[19]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[19]|datac         ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 13.467 ; 13.467 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 11.431 ; 11.431 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 13.467 ; 13.467 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 12.256 ; 12.256 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.739 ; 10.739 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.790  ; 6.790  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 6.521  ; 6.521  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 11.219 ; 11.219 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 7.511  ; 7.511  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.511  ; 7.511  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.095 ; -1.095 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.853 ; -1.853 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.512 ; -1.512 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.095 ; -1.095 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.686 ; -1.686 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.990 ; -1.990 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.600 ; -1.600 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 6.020  ; 6.020  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.020  ; 6.020  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.294  ; 4.294  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.100  ; 1.100  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 1.339  ; 1.339  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.602  ; 1.602  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.026  ; 0.026  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.097 ; -0.097 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.275  ; 1.275  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.338  ; 0.338  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.348  ; 0.348  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.244 ; -1.244 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.459 ; -0.459 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -0.509 ; -0.509 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.098  ; 0.098  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.294  ; 4.294  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -2.581 ; -2.581 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -5.443 ; -5.443 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.906 ; -4.906 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -4.647 ; -4.647 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.033 ; -4.033 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -4.150 ; -4.150 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.581 ; -2.581 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -6.817 ; -6.817 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.769 ; -1.769 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.769 ; -1.769 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.226  ; 3.226  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.546  ; 2.546  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.624  ; 2.624  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.222  ; 2.222  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.226  ; 3.226  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.065  ; 3.065  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.021  ; 3.021  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -1.166 ; -1.166 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.166 ; -1.166 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.094  ; 2.094  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.382 ; -0.382 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.617 ; -0.617 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.752 ; -0.752 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.799  ; 0.799  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.958  ; 0.958  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.425 ; -0.425 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.487  ; 0.487  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.513  ; 0.513  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.094  ; 2.094  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.284  ; 1.284  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.370  ; 1.370  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.919  ; 0.919  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.043 ; -1.043 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 8.393  ; 8.393  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 7.753  ; 7.753  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 8.393  ; 8.393  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 8.142  ; 8.142  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 7.803  ; 7.803  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 8.300  ; 8.300  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 7.774  ; 7.774  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 7.815  ; 7.815  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 8.169  ; 8.169  ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 8.198  ; 8.198  ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 8.190  ; 8.190  ; Rise       ; CLOCK_50               ;
; LEDG[*]      ; KEY[1]                 ; 9.420  ; 9.420  ; Rise       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.420  ; 9.420  ; Rise       ; KEY[1]                 ;
; HEX0[*]      ; KEY[1]                 ; 12.730 ; 12.730 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 12.730 ; 12.730 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 12.700 ; 12.700 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 12.682 ; 12.682 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 12.478 ; 12.478 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 12.479 ; 12.479 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 12.465 ; 12.465 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 12.478 ; 12.478 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 10.476 ; 10.476 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 10.378 ; 10.378 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 10.476 ; 10.476 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 10.073 ; 10.073 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 10.030 ; 10.030 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 10.097 ; 10.097 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 10.317 ; 10.317 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 10.271 ; 10.271 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 10.263 ; 10.263 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 10.189 ; 10.189 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 10.217 ; 10.217 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 10.263 ; 10.263 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 10.211 ; 10.211 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 9.928  ; 9.928  ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 9.898  ; 9.898  ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 9.955  ; 9.955  ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 10.318 ; 10.318 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 10.318 ; 10.318 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 10.061 ; 10.061 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 10.082 ; 10.082 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 10.062 ; 10.062 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 10.104 ; 10.104 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 10.281 ; 10.281 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 10.313 ; 10.313 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 15.008 ; 15.008 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 13.724 ; 13.724 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 13.954 ; 13.954 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 15.008 ; 15.008 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 14.340 ; 14.340 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 13.647 ; 13.647 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 13.571 ; 13.571 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 14.379 ; 14.379 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 13.556 ; 13.556 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 13.556 ; 13.556 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 13.533 ; 13.533 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 13.197 ; 13.197 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 13.262 ; 13.262 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 13.248 ; 13.248 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 13.247 ; 13.247 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 13.269 ; 13.269 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 14.889 ; 14.889 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.420  ; 9.420  ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 14.889 ; 14.889 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 10.279 ; 10.279 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 12.946 ; 12.946 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 12.393 ; 12.393 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 12.227 ; 12.227 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 12.744 ; 12.744 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 12.597 ; 12.597 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 12.946 ; 12.946 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 12.725 ; 12.725 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 12.710 ; 12.710 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 11.113 ; 11.113 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 11.113 ; 11.113 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 11.083 ; 11.083 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 11.083 ; 11.083 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 10.832 ; 10.832 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 9.405  ; 9.405  ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 9.405  ; 9.405  ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 9.405  ; 9.405  ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 9.405  ; 9.405  ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.884  ; 9.884  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 9.884  ; 9.884  ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 11.070 ; 11.070 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 11.070 ; 11.070 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 7.753  ; 7.753  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 7.753  ; 7.753  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 8.393  ; 8.393  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 8.142  ; 8.142  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 7.803  ; 7.803  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 8.300  ; 8.300  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 7.774  ; 7.774  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 7.815  ; 7.815  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 8.169  ; 8.169  ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 8.198  ; 8.198  ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 8.190  ; 8.190  ; Rise       ; CLOCK_50               ;
; LEDG[*]      ; KEY[1]                 ; 9.420  ; 9.420  ; Rise       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.420  ; 9.420  ; Rise       ; KEY[1]                 ;
; HEX0[*]      ; KEY[1]                 ; 11.713 ; 11.713 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 11.960 ; 11.960 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 11.947 ; 11.947 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 11.956 ; 11.956 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 11.726 ; 11.726 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 11.726 ; 11.726 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 11.713 ; 11.713 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 11.725 ; 11.725 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 9.701  ; 9.701  ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 10.048 ; 10.048 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 10.145 ; 10.145 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 9.744  ; 9.744  ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 9.701  ; 9.701  ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 9.766  ; 9.766  ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 9.988  ; 9.988  ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 9.946  ; 9.946  ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 9.430  ; 9.430  ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 9.718  ; 9.718  ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 9.721  ; 9.721  ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 9.767  ; 9.767  ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 9.714  ; 9.714  ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 9.457  ; 9.457  ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 9.430  ; 9.430  ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 9.459  ; 9.459  ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 9.748  ; 9.748  ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 10.004 ; 10.004 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 9.749  ; 9.749  ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 9.792  ; 9.792  ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 9.748  ; 9.748  ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 9.793  ; 9.793  ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 9.999  ; 9.999  ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 9.999  ; 9.999  ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 11.823 ; 11.823 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 11.971 ; 11.971 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 12.158 ; 12.158 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 13.293 ; 13.293 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 12.550 ; 12.550 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 11.897 ; 11.897 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 11.823 ; 11.823 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 12.579 ; 12.579 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 11.313 ; 11.313 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 11.644 ; 11.644 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 11.620 ; 11.620 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 11.313 ; 11.313 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 11.348 ; 11.348 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 11.335 ; 11.335 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 11.335 ; 11.335 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 11.355 ; 11.355 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 9.420  ; 9.420  ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.420  ; 9.420  ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 13.625 ; 13.625 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 10.279 ; 10.279 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 10.516 ; 10.516 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 10.681 ; 10.681 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 10.516 ; 10.516 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 11.033 ; 11.033 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 10.888 ; 10.888 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 11.235 ; 11.235 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 11.015 ; 11.015 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 10.999 ; 10.999 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 10.832 ; 10.832 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 11.113 ; 11.113 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 11.083 ; 11.083 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 11.083 ; 11.083 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 10.832 ; 10.832 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 9.405  ; 9.405  ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 9.405  ; 9.405  ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 9.405  ; 9.405  ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 9.405  ; 9.405  ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 8.692  ; 9.884  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 8.692  ; 9.884  ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 10.063 ; 8.692  ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 10.063 ; 8.692  ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.757 ; 9.757 ;       ;
; SW[0]      ; LEDR[0]     ; 5.668 ;       ;       ; 5.668 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 7.450 ;       ;       ; 7.450 ;
; SW[3]      ; LEDR[3]     ; 5.464 ;       ;       ; 5.464 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.737 ;       ;       ; 5.737 ;
; SW[6]      ; LEDR[6]     ; 5.359 ;       ;       ; 5.359 ;
; SW[7]      ; LEDR[7]     ; 6.350 ;       ;       ; 6.350 ;
; SW[8]      ; LEDR[8]     ; 5.862 ;       ;       ; 5.862 ;
; SW[9]      ; LEDR[9]     ; 6.359 ;       ;       ; 6.359 ;
; SW[10]     ; LEDR[10]    ; 5.684 ;       ;       ; 5.684 ;
; SW[11]     ; LEDR[11]    ; 5.691 ;       ;       ; 5.691 ;
; SW[12]     ; LEDR[12]    ; 5.913 ;       ;       ; 5.913 ;
; SW[13]     ; LEDR[13]    ; 9.821 ;       ;       ; 9.821 ;
; SW[14]     ; LEDR[14]    ; 9.645 ;       ;       ; 9.645 ;
; SW[16]     ; LEDR[16]    ; 9.800 ;       ;       ; 9.800 ;
; SW[17]     ; LEDR[17]    ; 9.916 ;       ;       ; 9.916 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.757 ; 9.757 ;       ;
; SW[0]      ; LEDR[0]     ; 5.668 ;       ;       ; 5.668 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 7.450 ;       ;       ; 7.450 ;
; SW[3]      ; LEDR[3]     ; 5.464 ;       ;       ; 5.464 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.737 ;       ;       ; 5.737 ;
; SW[6]      ; LEDR[6]     ; 5.359 ;       ;       ; 5.359 ;
; SW[7]      ; LEDR[7]     ; 6.350 ;       ;       ; 6.350 ;
; SW[8]      ; LEDR[8]     ; 5.862 ;       ;       ; 5.862 ;
; SW[9]      ; LEDR[9]     ; 6.359 ;       ;       ; 6.359 ;
; SW[10]     ; LEDR[10]    ; 5.684 ;       ;       ; 5.684 ;
; SW[11]     ; LEDR[11]    ; 5.691 ;       ;       ; 5.691 ;
; SW[12]     ; LEDR[12]    ; 5.913 ;       ;       ; 5.913 ;
; SW[13]     ; LEDR[13]    ; 9.821 ;       ;       ; 9.821 ;
; SW[14]     ; LEDR[14]    ; 9.645 ;       ;       ; 9.645 ;
; SW[16]     ; LEDR[16]    ; 9.800 ;       ;       ; 9.800 ;
; SW[17]     ; LEDR[17]    ; 9.916 ;       ;       ; 9.916 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; pipereg:IF_ID|out1[26]                     ; -7.754 ; -113.166      ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -7.263 ; -214.573      ;
; CLOCK_50                                   ; -5.545 ; -55.253       ;
; pipereg:IF_ID|out1[0]                      ; -3.845 ; -106.148      ;
; KEY[1]                                     ; -3.305 ; -2687.231     ;
; clk_div:clockdiv|clock_100hz_reg           ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg           ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg            ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg            ; 0.439  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg          ; 0.509  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg            ; 0.509  ; 0.000         ;
; SW[15]                                     ; 0.815  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; KEY[1]                                     ; -2.657 ; -185.891      ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -1.146 ; -27.920       ;
; SW[15]                                     ; -0.798 ; -3.593        ;
; pipereg:IF_ID|out1[26]                     ; -0.405 ; -0.405        ;
; CLOCK_50                                   ; -0.079 ; -0.102        ;
; clk_div:clockdiv|clock_100Khz_reg          ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg           ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg            ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg           ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg            ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg            ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[0]                      ; 1.383  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; KEY[1]                                     ; -2.000 ; -3720.222     ;
; CLOCK_50                                   ; -1.380 ; -76.380       ;
; SW[15]                                     ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg          ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg           ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg            ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg           ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg            ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]                     ; 0.064  ; 0.000         ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500  ; 0.000         ;
; pipereg:IF_ID|out1[0]                      ; 0.500  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.754 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.453     ; 6.398      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.739 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.459     ; 6.377      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.648 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a5~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.458     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.635 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.445     ; 6.287      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.634 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.441     ; 6.290      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.555 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.456     ; 6.196      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.439     ; 6.158      ;
; -7.372 ; pipereg:IF_ID|out1[22]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.465     ; 6.004      ;
; -7.371 ; RegModule:reg_file|register[26][0]                                                                              ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.364     ; 6.104      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.370 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.449     ; 6.018      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
; -7.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -1.536     ; 6.398      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node              ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.756     ; 6.658      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.720     ; 6.584      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.094 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.687     ; 6.510      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg       ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[28] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.743     ; 6.380      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -7.028 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9 ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.736     ; 6.443      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_we_reg       ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg0 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg1 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg2 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg3 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg4 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg5 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg6 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg7 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg8 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.995 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a1~porta_address_reg9 ; adder:ALU|result[26] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.760     ; 6.381      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg       ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.972 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.667     ; 6.408      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_we_reg       ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg0 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg1 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg2 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg3 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg4 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg5 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg6 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg7 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg8 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.965 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~porta_address_reg9 ; adder:ALU|result[31] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.700     ; 6.369      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_we_reg       ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg0 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg1 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg2 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg3 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg4 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg5 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg6 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg7 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg8 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.905 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a3~porta_address_reg9 ; adder:ALU|result[29] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.673     ; 6.335      ;
; -6.883 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a4~porta_we_reg       ; adder:ALU|result[30] ; KEY[1]       ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.500        ; -0.750     ; 6.284      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------+--------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.545 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.193      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.474 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.137      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.430 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.078      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.417 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.384     ; 5.065      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.409 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.072      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.402 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.067      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.401 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a6~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.367     ; 5.066      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
; -5.391 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.369     ; 5.054      ;
+--------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; -3.845 ; RegModule:reg_file|register[28][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.469     ; 3.479      ;
; -3.747 ; RegModule:reg_file|register[17][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.458     ; 3.392      ;
; -3.700 ; RegModule:reg_file|register[16][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.441     ; 3.362      ;
; -3.693 ; RegModule:reg_file|register[0][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.452     ; 3.351      ;
; -3.680 ; RegModule:reg_file|register[21][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.447     ; 3.336      ;
; -3.673 ; RegModule:reg_file|register[20][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.447     ; 3.329      ;
; -3.673 ; RegModule:reg_file|register[8][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.476     ; 3.307      ;
; -3.635 ; RegModule:reg_file|register[29][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.456     ; 3.282      ;
; -3.632 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.479     ; 3.763      ;
; -3.560 ; RegModule:reg_file|register[13][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.484     ; 3.170      ;
; -3.540 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.458     ; 3.690      ;
; -3.531 ; RegModule:reg_file|register[29][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.486     ; 3.199      ;
; -3.528 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.481     ; 3.650      ;
; -3.525 ; RegModule:reg_file|register[15][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.464     ; 3.157      ;
; -3.524 ; RegModule:reg_file|register[24][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.441     ; 3.186      ;
; -3.519 ; RegModule:reg_file|register[3][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.484     ; 3.145      ;
; -3.519 ; RegModule:reg_file|register[10][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.476     ; 3.153      ;
; -3.518 ; RegModule:reg_file|register[9][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.495     ; 3.133      ;
; -3.515 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.468     ; 3.653      ;
; -3.513 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.482     ; 3.636      ;
; -3.509 ; RegModule:reg_file|register[1][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.491     ; 3.123      ;
; -3.505 ; RegModule:reg_file|register[24][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.458     ; 3.157      ;
; -3.496 ; RegModule:reg_file|register[12][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.510     ; 3.140      ;
; -3.490 ; RegModule:reg_file|register[10][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.480     ; 3.104      ;
; -3.489 ; RegModule:reg_file|register[17][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.456     ; 3.137      ;
; -3.480 ; RegModule:reg_file|register[20][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.508     ; 3.126      ;
; -3.479 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.460     ; 3.622      ;
; -3.470 ; RegModule:reg_file|register[1][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.484     ; 3.080      ;
; -3.469 ; RegModule:reg_file|register[8][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.463     ; 3.100      ;
; -3.466 ; RegModule:reg_file|register[0][9]   ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.460     ; 3.114      ;
; -3.465 ; RegModule:reg_file|register[16][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.490     ; 3.129      ;
; -3.464 ; RegModule:reg_file|register[5][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.483     ; 3.086      ;
; -3.462 ; RegModule:reg_file|register[19][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.467     ; 3.100      ;
; -3.460 ; RegModule:reg_file|register[2][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.487     ; 3.078      ;
; -3.460 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.477     ; 3.586      ;
; -3.459 ; RegModule:reg_file|register[20][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.481     ; 3.083      ;
; -3.459 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.477     ; 3.585      ;
; -3.450 ; RegModule:reg_file|register[24][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.485     ; 3.119      ;
; -3.449 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.488     ; 3.564      ;
; -3.444 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.460     ; 3.587      ;
; -3.443 ; RegModule:reg_file|register[18][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.467     ; 3.081      ;
; -3.440 ; RegModule:reg_file|register[9][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.482     ; 3.052      ;
; -3.434 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.468     ; 3.560      ;
; -3.429 ; RegModule:reg_file|register[21][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.463     ; 3.071      ;
; -3.429 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.475     ; 3.564      ;
; -3.421 ; RegModule:reg_file|register[4][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.466     ; 3.049      ;
; -3.414 ; RegModule:reg_file|register[28][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.458     ; 3.061      ;
; -3.414 ; RegModule:reg_file|register[7][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.465     ; 3.043      ;
; -3.411 ; RegModule:reg_file|register[1][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.478     ; 3.029      ;
; -3.407 ; RegModule:reg_file|register[2][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.488     ; 3.029      ;
; -3.406 ; RegModule:reg_file|register[11][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.474     ; 3.028      ;
; -3.403 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.482     ; 3.526      ;
; -3.400 ; RegModule:reg_file|register[4][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.476     ; 3.027      ;
; -3.399 ; RegModule:reg_file|register[5][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.465     ; 3.028      ;
; -3.398 ; RegModule:reg_file|register[13][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.464     ; 3.030      ;
; -3.397 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.479     ; 3.525      ;
; -3.396 ; RegModule:reg_file|register[6][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.470     ; 3.029      ;
; -3.392 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.484     ; 3.511      ;
; -3.388 ; RegModule:reg_file|register[12][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.454     ; 3.037      ;
; -3.383 ; RegModule:reg_file|register[11][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.486     ; 3.000      ;
; -3.377 ; RegModule:reg_file|register[11][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.480     ; 2.991      ;
; -3.374 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.475     ; 3.509      ;
; -3.371 ; RegModule:reg_file|register[21][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.439     ; 3.036      ;
; -3.371 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.464     ; 3.511      ;
; -3.370 ; RegModule:reg_file|register[17][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.480     ; 2.995      ;
; -3.369 ; RegModule:reg_file|register[13][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.463     ; 3.014      ;
; -3.369 ; RegModule:reg_file|register[27][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.467     ; 3.007      ;
; -3.367 ; RegModule:reg_file|register[29][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.456     ; 3.015      ;
; -3.361 ; RegModule:reg_file|register[18][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.451     ; 3.014      ;
; -3.360 ; RegModule:reg_file|register[25][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.503     ; 3.011      ;
; -3.360 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.477     ; 3.486      ;
; -3.358 ; RegModule:reg_file|register[26][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.436     ; 3.027      ;
; -3.358 ; RegModule:reg_file|register[9][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.463     ; 2.989      ;
; -3.355 ; RegModule:reg_file|register[20][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.462     ; 3.003      ;
; -3.355 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.486     ; 3.474      ;
; -3.354 ; RegModule:reg_file|register[6][31]  ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.484     ; 2.973      ;
; -3.349 ; RegModule:reg_file|register[1][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.489     ; 2.970      ;
; -3.349 ; RegModule:reg_file|register[1][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.461     ; 2.991      ;
; -3.345 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.483     ; 3.468      ;
; -3.342 ; RegModule:reg_file|register[31][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.468     ; 2.984      ;
; -3.338 ; RegModule:reg_file|register[2][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.482     ; 2.959      ;
; -3.336 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.465     ; 3.480      ;
; -3.329 ; RegModule:reg_file|register[26][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.509     ; 2.974      ;
; -3.328 ; RegModule:reg_file|register[17][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.459     ; 2.978      ;
; -3.326 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.462     ; 3.469      ;
; -3.323 ; RegModule:reg_file|register[1][19]  ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.484     ; 2.946      ;
; -3.321 ; RegModule:reg_file|register[16][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.438     ; 2.993      ;
; -3.317 ; RegModule:reg_file|register[14][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.461     ; 2.952      ;
; -3.316 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.464     ; 3.458      ;
; -3.313 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.458     ; 3.459      ;
; -3.313 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.484     ; 3.429      ;
; -3.313 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.480     ; 3.433      ;
; -3.311 ; RegModule:reg_file|register[4][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.500     ; 2.916      ;
; -3.306 ; RegModule:reg_file|register[8][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.462     ; 2.953      ;
; -3.302 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.464     ; 3.432      ;
; -3.300 ; RegModule:reg_file|register[9][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.469     ; 2.934      ;
; -3.300 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.468     ; 3.428      ;
; -3.300 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.454     ; 3.454      ;
; -3.296 ; RegModule:reg_file|register[13][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.471     ; 2.928      ;
; -3.289 ; RegModule:reg_file|register[25][24] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.474     ; 2.915      ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.305 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:IF_ID|out1[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.967     ; 2.870      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg0  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg1  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg2  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg3  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg4  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg5  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg6  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg7  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg8  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.167 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg9  ; pipereg:IF_ID|out1[5]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.720     ; 2.979      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg0  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg1  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg2  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg3  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg4  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg5  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg6  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg7  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg8  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -3.131 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg9  ; pipereg:IF_ID|out1[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.737     ; 2.926      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg0  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg1  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg2  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg3  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg4  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg5  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg6  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg7  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg8  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.939 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a1~porta_address_reg9  ; pipereg:IF_ID|out1[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.733     ; 2.738      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.925 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.732      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.900 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[3]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.707      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg0 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg1 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg2 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg3 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg4 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg5 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg6 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg7 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg8 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.898 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a17~porta_address_reg9 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.721     ; 2.709      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.894 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.738     ; 2.688      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.890 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.725     ; 2.697      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg0  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg1  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg2  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg3  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg4  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg5  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg6  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg7  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg8  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
; -2.821 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_mk32:auto_generated|ram_block1a2~porta_address_reg9  ; pipereg:IF_ID|out1[10] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.051     ; 3.302      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.517 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.517 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.559 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.473      ;
; 0.633 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.507 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.624 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.505 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.507 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.623 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.409      ;
; 0.625 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.513 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.631 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.636 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.515 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.515 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.632 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.635 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.815 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.045      ; 2.386      ;
; 0.820 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.047      ; 2.373      ;
; 0.921 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.043      ; 2.325      ;
; 0.945 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.044      ; 2.300      ;
; 0.949 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.012      ; 2.214      ;
; 1.315 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.045      ; 2.386      ;
; 1.320 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.047      ; 2.373      ;
; 1.421 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.043      ; 2.325      ;
; 1.445 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.044      ; 2.300      ;
; 1.449 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.012      ; 2.214      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.657 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.980      ; 0.616      ;
; -2.486 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.980      ; 0.787      ;
; -2.332 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|imm_out[0]                       ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.981      ; 0.942      ;
; -2.307 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][6]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.963      ; 0.949      ;
; -2.185 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.985      ; 1.093      ;
; -2.157 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 2.980      ; 0.616      ;
; -2.108 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.985      ; 1.170      ;
; -2.104 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.985      ; 1.174      ;
; -2.067 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.978      ; 1.204      ;
; -2.063 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.198      ;
; -2.058 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.203      ;
; -2.055 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.206      ;
; -2.054 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][8]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.207      ;
; -2.028 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][12]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.979      ; 1.244      ;
; -1.986 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.980      ; 0.787      ;
; -1.962 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.947      ; 1.278      ;
; -1.960 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.947      ; 1.280      ;
; -1.960 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.947      ; 1.280      ;
; -1.958 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.947      ; 1.282      ;
; -1.950 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.979      ; 1.322      ;
; -1.927 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.979      ; 1.345      ;
; -1.893 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.965      ; 1.365      ;
; -1.890 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.965      ; 1.368      ;
; -1.881 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][30]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.947      ; 1.359      ;
; -1.879 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][9]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.947      ; 1.361      ;
; -1.871 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.951      ; 1.373      ;
; -1.855 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.979      ; 1.417      ;
; -1.850 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][20]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.972      ; 1.415      ;
; -1.832 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|imm_out[0]                       ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 2.981      ; 0.942      ;
; -1.822 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.972      ; 1.443      ;
; -1.807 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][6]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.963      ; 0.949      ;
; -1.806 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.972      ; 1.459      ;
; -1.787 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.951      ; 1.457      ;
; -1.783 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.972      ; 1.482      ;
; -1.776 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.959      ; 1.476      ;
; -1.774 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.968      ; 1.487      ;
; -1.771 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.976      ; 1.498      ;
; -1.753 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.959      ; 1.499      ;
; -1.751 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.510      ;
; -1.690 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][13]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.969      ; 1.572      ;
; -1.690 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.969      ; 1.572      ;
; -1.685 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.985      ; 1.093      ;
; -1.681 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[20]                        ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.972      ; 1.584      ;
; -1.677 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.969      ; 1.585      ;
; -1.675 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[21]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.965      ; 1.583      ;
; -1.672 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][14]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.967      ; 1.588      ;
; -1.668 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.959      ; 1.584      ;
; -1.668 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.959      ; 1.584      ;
; -1.665 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.959      ; 1.587      ;
; -1.660 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.978      ; 1.611      ;
; -1.658 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[20]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.972      ; 1.607      ;
; -1.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.969      ; 1.608      ;
; -1.653 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[28]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.970      ; 1.610      ;
; -1.652 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[21]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.965      ; 1.606      ;
; -1.637 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.978      ; 1.634      ;
; -1.630 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[28]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.970      ; 1.633      ;
; -1.624 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.987      ; 1.656      ;
; -1.619 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[18]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.960      ; 1.634      ;
; -1.608 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.985      ; 1.170      ;
; -1.607 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[14]                        ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.967      ; 1.653      ;
; -1.604 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.985      ; 1.174      ;
; -1.602 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][24]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.952      ; 1.643      ;
; -1.601 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.987      ; 1.679      ;
; -1.596 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[3]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.982      ; 1.679      ;
; -1.596 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[18]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.960      ; 1.657      ;
; -1.587 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[10]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.967      ; 1.673      ;
; -1.584 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[14]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.967      ; 1.676      ;
; -1.573 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[3]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.982      ; 1.702      ;
; -1.567 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.978      ; 1.204      ;
; -1.564 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[7]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.968      ; 1.697      ;
; -1.564 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[10]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.967      ; 1.696      ;
; -1.563 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.968      ; 1.198      ;
; -1.563 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[9]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.982      ; 1.712      ;
; -1.561 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.959      ; 1.691      ;
; -1.558 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.968      ; 1.203      ;
; -1.555 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.968      ; 1.206      ;
; -1.554 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][8]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.968      ; 1.207      ;
; -1.541 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[7]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.720      ;
; -1.540 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[9]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.982      ; 1.735      ;
; -1.528 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][12]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.979      ; 1.244      ;
; -1.517 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][23]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.991      ; 1.767      ;
; -1.498 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[3]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.968      ; 1.763      ;
; -1.490 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[0]                          ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.969      ; 1.772      ;
; -1.489 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][27]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.987      ; 1.791      ;
; -1.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[0]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.969      ; 1.795      ;
; -1.466 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[8]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.968      ; 1.795      ;
; -1.462 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.947      ; 1.278      ;
; -1.460 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.947      ; 1.280      ;
; -1.460 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.947      ; 1.280      ;
; -1.458 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 2.947      ; 1.282      ;
; -1.456 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[31]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.955      ; 1.792      ;
; -1.451 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[30]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.969      ; 1.811      ;
; -1.450 ; pipereg:IF_ID|out1[0]  ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 2.979      ; 1.322      ;
; -1.449 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.812      ;
; -1.447 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[11]                        ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.979      ; 1.825      ;
; -1.443 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[8]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.968      ; 1.818      ;
; -1.433 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[31]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.955      ; 1.815      ;
; -1.429 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[1]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.952      ; 1.816      ;
; -1.429 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[4]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 2.978      ; 1.842      ;
; -1.428 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[30]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 2.969      ; 1.834      ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'                                                                                                                                                 ;
+--------+--------------------------------------------+----------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node              ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.146 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[28] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.303      ; 1.298      ;
; -1.103 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[23] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.345      ; 1.383      ;
; -1.064 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[20] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.273      ; 1.350      ;
; -1.047 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[7]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.340      ; 1.434      ;
; -1.028 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[18] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.301      ; 1.414      ;
; -1.021 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[19] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.345      ; 1.465      ;
; -1.005 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[24] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.269      ; 1.405      ;
; -1.005 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[21] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.359      ; 1.495      ;
; -1.003 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[22] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.281      ; 1.419      ;
; -0.967 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[13] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.305      ; 1.479      ;
; -0.956 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[1]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.300      ; 1.485      ;
; -0.955 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[4]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.296      ; 1.482      ;
; -0.952 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[9]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.343      ; 1.532      ;
; -0.940 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[6]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.327      ; 1.528      ;
; -0.923 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[2]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.361      ; 1.579      ;
; -0.888 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[11] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.288      ; 1.541      ;
; -0.870 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[25] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.281      ; 1.552      ;
; -0.809 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[10] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.295      ; 1.627      ;
; -0.804 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[8]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.286      ; 1.623      ;
; -0.798 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[3]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.293      ; 1.636      ;
; -0.776 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[5]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.337      ; 1.702      ;
; -0.773 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[17] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.296      ; 1.664      ;
; -0.765 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[12] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.287      ; 1.663      ;
; -0.762 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[27] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.289      ; 1.668      ;
; -0.760 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[31] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.326      ; 1.707      ;
; -0.754 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[29] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.359      ; 1.746      ;
; -0.748 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[14] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.286      ; 1.679      ;
; -0.724 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[30] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.290      ; 1.707      ;
; -0.670 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.286      ; 1.757      ;
; -0.665 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[15] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.278      ; 1.754      ;
; -0.661 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.290      ; 1.770      ;
; -0.646 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[28] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.303      ; 1.298      ;
; -0.603 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[23] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.345      ; 1.383      ;
; -0.578 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[16] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 2.290      ; 1.853      ;
; -0.564 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[20] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.273      ; 1.350      ;
; -0.547 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[7]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.340      ; 1.434      ;
; -0.528 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[18] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.301      ; 1.414      ;
; -0.521 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[19] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.345      ; 1.465      ;
; -0.505 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[24] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.269      ; 1.405      ;
; -0.505 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[21] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.359      ; 1.495      ;
; -0.503 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[22] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.281      ; 1.419      ;
; -0.467 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[13] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.305      ; 1.479      ;
; -0.456 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[1]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.300      ; 1.485      ;
; -0.455 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[4]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.296      ; 1.482      ;
; -0.452 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[9]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.343      ; 1.532      ;
; -0.440 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[6]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.327      ; 1.528      ;
; -0.423 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[2]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.361      ; 1.579      ;
; -0.388 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[11] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.288      ; 1.541      ;
; -0.370 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[25] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.281      ; 1.552      ;
; -0.309 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[10] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.295      ; 1.627      ;
; -0.304 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[8]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.286      ; 1.623      ;
; -0.298 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[3]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.293      ; 1.636      ;
; -0.276 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[5]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.337      ; 1.702      ;
; -0.273 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[17] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.296      ; 1.664      ;
; -0.265 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[12] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.287      ; 1.663      ;
; -0.262 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[27] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.289      ; 1.668      ;
; -0.260 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[31] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.326      ; 1.707      ;
; -0.254 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[29] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.359      ; 1.746      ;
; -0.248 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[14] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.286      ; 1.679      ;
; -0.224 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[30] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.290      ; 1.707      ;
; -0.170 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.286      ; 1.757      ;
; -0.165 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[15] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.278      ; 1.754      ;
; -0.161 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.290      ; 1.770      ;
; -0.078 ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; adder:ALU|result[16] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -0.500       ; 2.290      ; 1.853      ;
; 1.320  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[23] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.014      ; 1.334      ;
; 1.359  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[20] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.058     ; 1.301      ;
; 1.375  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[23] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.014      ; 1.389      ;
; 1.376  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[7]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.009      ; 1.385      ;
; 1.402  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[19] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.014      ; 1.416      ;
; 1.414  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[20] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.058     ; 1.356      ;
; 1.418  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[21] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.028      ; 1.446      ;
; 1.418  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[18] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.030     ; 1.388      ;
; 1.420  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[22] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.050     ; 1.370      ;
; 1.430  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[7]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.009      ; 1.439      ;
; 1.457  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[19] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.014      ; 1.471      ;
; 1.473  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[21] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.028      ; 1.501      ;
; 1.473  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[18] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.030     ; 1.443      ;
; 1.475  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[22] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.050     ; 1.425      ;
; 1.483  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[6]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.004     ; 1.479      ;
; 1.523  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[4]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.035     ; 1.488      ;
; 1.533  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[31] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.005     ; 1.528      ;
; 1.537  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[6]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.004     ; 1.533      ;
; 1.564  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[24] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.062     ; 1.502      ;
; 1.564  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[3]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.038     ; 1.526      ;
; 1.577  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[4]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.035     ; 1.542      ;
; 1.582  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[1]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.031     ; 1.551      ;
; 1.618  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[30] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.041     ; 1.577      ;
; 1.619  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[24] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.062     ; 1.557      ;
; 1.647  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[5]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.006      ; 1.653      ;
; 1.650  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[17] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.035     ; 1.615      ;
; 1.652  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[12] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.044     ; 1.608      ;
; 1.658  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[25] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.050     ; 1.608      ;
; 1.658  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[28] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.028     ; 1.630      ;
; 1.666  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[1]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.031     ; 1.635      ;
; 1.679  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3] ; adder:ALU|result[27] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.042     ; 1.637      ;
; 1.701  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[5]  ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; 0.006      ; 1.707      ;
; 1.705  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[17] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.035     ; 1.670      ;
; 1.713  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[25] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.050     ; 1.663      ;
; 1.734  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[27] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.042     ; 1.692      ;
; 1.735  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2] ; adder:ALU|result[28] ; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0.000        ; -0.028     ; 1.707      ;
+--------+--------------------------------------------+----------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.798 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.012      ; 2.214      ;
; -0.744 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.044      ; 2.300      ;
; -0.718 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.043      ; 2.325      ;
; -0.674 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.047      ; 2.373      ;
; -0.659 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.045      ; 2.386      ;
; -0.298 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.012      ; 2.214      ;
; -0.244 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.044      ; 2.300      ;
; -0.218 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.043      ; 2.325      ;
; -0.174 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.047      ; 2.373      ;
; -0.159 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.045      ; 2.386      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                                                                   ;
+--------+-------------------------------------+-------------------------------+--------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock                               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------------------------------------+------------------------+--------------+------------+------------+
; -0.405 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 2.023      ; 1.759      ;
; 0.095  ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; -0.500       ; 2.023      ; 1.759      ;
; 0.114  ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; 0.000        ; 1.504      ; 1.759      ;
; 0.614  ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26] ; -0.500       ; 1.504      ; 1.759      ;
; 0.739  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; 0.000        ; 2.023      ; 2.903      ;
; 1.239  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; -0.500       ; 2.023      ; 2.903      ;
; 1.258  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; 0.000        ; 1.504      ; 2.903      ;
; 1.360  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 0.929      ;
; 1.482  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.456     ; 1.026      ;
; 1.556  ; pipereg:IF_ID|out1[29]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.295     ; 1.261      ;
; 1.628  ; pipereg:IF_ID|out1[28]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.295     ; 1.333      ;
; 1.636  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.452     ; 1.184      ;
; 1.668  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.445     ; 1.223      ;
; 1.703  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.272      ;
; 1.718  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.476     ; 1.242      ;
; 1.739  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.308      ;
; 1.751  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.316      ;
; 1.758  ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26] ; -0.500       ; 1.504      ; 2.903      ;
; 1.759  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.324      ;
; 1.780  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.349      ;
; 1.782  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.456     ; 1.326      ;
; 1.802  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.460     ; 1.342      ;
; 1.845  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.445     ; 1.400      ;
; 1.851  ; pipereg:IF_ID|out1[31]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.295     ; 1.556      ;
; 1.874  ; pipereg:IF_ID|out1[27]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.295     ; 1.579      ;
; 1.909  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.418     ; 1.491      ;
; 1.911  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.454     ; 1.457      ;
; 1.937  ; RegModule:reg_file|register[10][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.440     ; 0.997      ;
; 1.937  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.449     ; 1.488      ;
; 1.938  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.439     ; 1.499      ;
; 1.943  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.480     ; 1.463      ;
; 1.946  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.511      ;
; 1.955  ; RegModule:reg_file|register[11][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.440     ; 1.015      ;
; 1.959  ; pipereg:IF_ID|out1[30]              ; zero_detect:inst9|zero        ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.295     ; 1.664      ;
; 1.975  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.422     ; 1.553      ;
; 1.985  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.459     ; 1.526      ;
; 1.994  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.476     ; 1.518      ;
; 2.024  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.418     ; 1.606      ;
; 2.034  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.443     ; 1.591      ;
; 2.049  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.614      ;
; 2.058  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.456     ; 1.602      ;
; 2.076  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.645      ;
; 2.080  ; adder:ALU|result[10]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.272     ; 1.808      ;
; 2.085  ; RegModule:reg_file|register[23][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.442     ; 1.143      ;
; 2.090  ; RegModule:reg_file|register[11][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.436     ; 1.154      ;
; 2.093  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.662      ;
; 2.110  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.679      ;
; 2.133  ; adder:ALU|result[6]                 ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.304     ; 1.829      ;
; 2.141  ; adder:ALU|result[12]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.264     ; 1.877      ;
; 2.144  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.713      ;
; 2.145  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.714      ;
; 2.151  ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.445     ; 1.706      ;
; 2.171  ; adder:ALU|result[15]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.255     ; 1.916      ;
; 2.177  ; RegModule:reg_file|register[29][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.460     ; 1.217      ;
; 2.180  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.439     ; 1.741      ;
; 2.195  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.431     ; 1.764      ;
; 2.216  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.447     ; 1.769      ;
; 2.245  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.434     ; 1.811      ;
; 2.249  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.418     ; 1.831      ;
; 2.255  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.452     ; 1.803      ;
; 2.256  ; RegModule:reg_file|register[27][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.438     ; 1.318      ;
; 2.256  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.459     ; 1.797      ;
; 2.262  ; RegModule:reg_file|register[7][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.453     ; 1.309      ;
; 2.276  ; RegModule:reg_file|register[15][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.435     ; 1.341      ;
; 2.281  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[28] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.443     ; 1.838      ;
; 2.284  ; adder:ALU|result[9]                 ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.320     ; 1.964      ;
; 2.284  ; adder:ALU|result[27]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.266     ; 2.018      ;
; 2.287  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.456     ; 1.831      ;
; 2.288  ; RegModule:reg_file|register[19][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.436     ; 1.352      ;
; 2.290  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[17] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.486     ; 1.804      ;
; 2.294  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.439     ; 1.855      ;
; 2.295  ; RegModule:reg_file|register[13][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.438     ; 1.357      ;
; 2.298  ; RegModule:reg_file|register[29][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.427     ; 1.371      ;
; 2.305  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.463     ; 1.842      ;
; 2.308  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.418     ; 1.890      ;
; 2.308  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.459     ; 1.849      ;
; 2.309  ; adder:ALU|result[29]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.336     ; 1.973      ;
; 2.311  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[13] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.437     ; 1.874      ;
; 2.313  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.454     ; 1.859      ;
; 2.323  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.888      ;
; 2.323  ; adder:ALU|result[28]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.280     ; 2.043      ;
; 2.324  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[28] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.447     ; 1.877      ;
; 2.327  ; RegModule:reg_file|register[15][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.454     ; 1.373      ;
; 2.333  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[29] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.898      ;
; 2.335  ; RegModule:reg_file|register[14][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.428     ; 1.407      ;
; 2.335  ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.447     ; 1.888      ;
; 2.345  ; RegModule:reg_file|register[28][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.419     ; 1.426      ;
; 2.345  ; adder:ALU|result[11]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.265     ; 2.080      ;
; 2.347  ; adder:ALU|result[20]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.250     ; 2.097      ;
; 2.349  ; adder:ALU|result[22]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.258     ; 2.091      ;
; 2.354  ; RegModule:reg_file|register[30][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.429     ; 1.425      ;
; 2.384  ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.435     ; 1.949      ;
; 2.390  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.438     ; 1.952      ;
; 2.391  ; RegModule:reg_file|register[21][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.436     ; 1.455      ;
; 2.391  ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.447     ; 1.944      ;
; 2.394  ; adder:ALU|result[24]                ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.246     ; 2.148      ;
; 2.395  ; adder:ALU|result[1]                 ; zero_detect:inst9|zero        ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.277     ; 2.118      ;
; 2.397  ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[31] ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; 0.000        ; -0.461     ; 1.936      ;
; 2.401  ; RegModule:reg_file|register[31][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.434     ; 1.467      ;
; 2.416  ; RegModule:reg_file|register[14][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]                                     ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.427     ; 1.489      ;
+--------+-------------------------------------+-------------------------------+--------------------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.079 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.316      ; 0.389      ;
; -0.013 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.332      ; 0.471      ;
; -0.010 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.254      ; 0.396      ;
; 0.009  ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.236      ; 0.397      ;
; 0.028  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.289      ; 0.469      ;
; 0.058  ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.265      ; 0.475      ;
; 0.215  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.255  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.310  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.462      ;
; 0.312  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.464      ;
; 0.315  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.317  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.318  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.323  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.348  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.500      ;
; 0.350  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.502      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.382  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.386  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.389  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.389  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.390  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.393  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.396  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.548      ;
; 0.396  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 0.549      ;
; 0.400  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.552      ;
; 0.401  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 0.554      ;
; 0.403  ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.120      ; 0.675      ;
; 0.403  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 0.556      ;
; 0.405  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 0.558      ;
; 0.429  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.581      ;
; 0.435  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.445  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.001     ; 0.596      ;
; 0.454  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.606      ;
; 0.455  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.464  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.616      ;
; 0.476  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.628      ;
; 0.484  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.636      ;
; 0.487  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.639      ;
; 0.488  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.640      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.365 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.321 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.473      ;
; 0.361 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.448 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.365 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.358 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.370 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.448 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.409      ;
; 0.371 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.441 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; 1.383 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 0.929      ;
; 1.505 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.479     ; 1.026      ;
; 1.659 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.475     ; 1.184      ;
; 1.691 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.468     ; 1.223      ;
; 1.726 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.272      ;
; 1.741 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.499     ; 1.242      ;
; 1.762 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.308      ;
; 1.774 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.316      ;
; 1.782 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.324      ;
; 1.803 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.349      ;
; 1.805 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.479     ; 1.326      ;
; 1.825 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.483     ; 1.342      ;
; 1.868 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.468     ; 1.400      ;
; 1.932 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.441     ; 1.491      ;
; 1.934 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.477     ; 1.457      ;
; 1.960 ; RegModule:reg_file|register[10][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.463     ; 0.997      ;
; 1.960 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.472     ; 1.488      ;
; 1.961 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.462     ; 1.499      ;
; 1.966 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.503     ; 1.463      ;
; 1.969 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.511      ;
; 1.978 ; RegModule:reg_file|register[11][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.463     ; 1.015      ;
; 1.998 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.445     ; 1.553      ;
; 2.008 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.482     ; 1.526      ;
; 2.017 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.499     ; 1.518      ;
; 2.047 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.441     ; 1.606      ;
; 2.057 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.466     ; 1.591      ;
; 2.072 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.614      ;
; 2.081 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.479     ; 1.602      ;
; 2.099 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.645      ;
; 2.108 ; RegModule:reg_file|register[23][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.465     ; 1.143      ;
; 2.113 ; RegModule:reg_file|register[11][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.459     ; 1.154      ;
; 2.116 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.662      ;
; 2.133 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.679      ;
; 2.167 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.713      ;
; 2.168 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.714      ;
; 2.174 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.468     ; 1.706      ;
; 2.200 ; RegModule:reg_file|register[29][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.483     ; 1.217      ;
; 2.203 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.462     ; 1.741      ;
; 2.218 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 1.764      ;
; 2.239 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.470     ; 1.769      ;
; 2.268 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.457     ; 1.811      ;
; 2.272 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.441     ; 1.831      ;
; 2.278 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.475     ; 1.803      ;
; 2.279 ; RegModule:reg_file|register[27][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.461     ; 1.318      ;
; 2.279 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.482     ; 1.797      ;
; 2.285 ; RegModule:reg_file|register[7][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.476     ; 1.309      ;
; 2.299 ; RegModule:reg_file|register[15][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.458     ; 1.341      ;
; 2.304 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.466     ; 1.838      ;
; 2.310 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.479     ; 1.831      ;
; 2.311 ; RegModule:reg_file|register[19][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.459     ; 1.352      ;
; 2.313 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.509     ; 1.804      ;
; 2.317 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.462     ; 1.855      ;
; 2.318 ; RegModule:reg_file|register[13][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.461     ; 1.357      ;
; 2.321 ; RegModule:reg_file|register[29][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.450     ; 1.371      ;
; 2.328 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.486     ; 1.842      ;
; 2.331 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.441     ; 1.890      ;
; 2.331 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.482     ; 1.849      ;
; 2.334 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.460     ; 1.874      ;
; 2.336 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.477     ; 1.859      ;
; 2.346 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.888      ;
; 2.347 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.470     ; 1.877      ;
; 2.350 ; RegModule:reg_file|register[15][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.477     ; 1.373      ;
; 2.356 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.898      ;
; 2.358 ; RegModule:reg_file|register[14][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.451     ; 1.407      ;
; 2.358 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.470     ; 1.888      ;
; 2.368 ; RegModule:reg_file|register[28][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.442     ; 1.426      ;
; 2.377 ; RegModule:reg_file|register[30][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.452     ; 1.425      ;
; 2.407 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.458     ; 1.949      ;
; 2.413 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.461     ; 1.952      ;
; 2.414 ; RegModule:reg_file|register[21][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.459     ; 1.455      ;
; 2.414 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.470     ; 1.944      ;
; 2.420 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.484     ; 1.936      ;
; 2.424 ; RegModule:reg_file|register[31][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.457     ; 1.467      ;
; 2.439 ; RegModule:reg_file|register[14][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.450     ; 1.489      ;
; 2.439 ; RegModule:reg_file|register[22][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.463     ; 1.476      ;
; 2.441 ; RegModule:reg_file|register[27][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.446     ; 1.495      ;
; 2.446 ; RegModule:reg_file|register[5][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.466     ; 1.480      ;
; 2.446 ; RegModule:reg_file|register[10][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.486     ; 1.460      ;
; 2.447 ; RegModule:reg_file|register[30][21] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.486     ; 1.461      ;
; 2.456 ; RegModule:reg_file|register[11][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.468     ; 1.488      ;
; 2.458 ; RegModule:reg_file|register[2][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.478     ; 1.480      ;
; 2.465 ; RegModule:reg_file|register[26][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.458     ; 1.507      ;
; 2.470 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.477     ; 1.993      ;
; 2.478 ; RegModule:reg_file|register[7][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.517     ; 1.461      ;
; 2.478 ; RegModule:reg_file|register[29][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.437     ; 1.541      ;
; 2.480 ; RegModule:reg_file|register[31][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.432     ; 1.548      ;
; 2.481 ; RegModule:reg_file|register[14][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.483     ; 1.498      ;
; 2.484 ; RegModule:reg_file|register[17][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.483     ; 1.501      ;
; 2.487 ; RegModule:reg_file|register[15][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.487     ; 1.500      ;
; 2.494 ; RegModule:reg_file|register[7][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.483     ; 1.511      ;
; 2.497 ; RegModule:reg_file|register[4][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.466     ; 1.531      ;
; 2.505 ; RegModule:reg_file|register[12][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.467     ; 1.538      ;
; 2.511 ; RegModule:reg_file|register[6][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.474     ; 1.537      ;
; 2.513 ; RegModule:reg_file|register[18][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.417     ; 1.596      ;
; 2.515 ; RegModule:reg_file|register[11][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.484     ; 1.531      ;
; 2.515 ; RegModule:reg_file|register[7][7]   ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.459     ; 1.556      ;
; 2.521 ; RegModule:reg_file|register[24][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.458     ; 1.563      ;
; 2.522 ; RegModule:reg_file|register[15][16] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.476     ; 1.546      ;
; 2.525 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.454     ; 2.071      ;
; 2.532 ; RegModule:reg_file|register[7][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.486     ; 1.546      ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_js82:auto_generated|ram_block1a11~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datac           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                               ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; 0.064 ; 0.064        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                      ;
; 0.064 ; 0.064        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                      ;
; 0.064 ; 0.064        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|combout                 ;
; 0.064 ; 0.064        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|combout                 ;
; 0.064 ; 0.064        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; zero_detect:inst9|zero                ;
; 0.064 ; 0.064        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; zero_detect:inst9|zero                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[0]~3|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[1]~2|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Branch_op[2]~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Branch_op[2]~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[2]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Branch_op[2]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|dataa                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|dataa                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|datab                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; inst9|zero~14|datab                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~14|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|Equal1~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|Equal1~0|combout             ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ex_control_pipe:ex_control_pipe|ALUOp_o[1]'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[21]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[21]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[28]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[28]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[29]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[29]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[2]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[31]~130|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Rise       ; ALU|result[31]~130|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Rise       ; ALU|result[31]~130|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[5]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[6]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[7]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; ALU|result[9]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[16]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[16]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[17]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[17]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[18]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[18]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[19]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[19]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[20]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[20]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[21]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; Fall       ; adder:ALU|result[21]               ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|Equal9~0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|Equal9~0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|Equal9~0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|Equal9~0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|Equal1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[18]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[18]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[19]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[19]|datac         ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.879  ; 5.879  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.879  ; 4.879  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 5.879  ; 5.879  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 5.324  ; 5.324  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.523  ; 4.523  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.716  ; 2.716  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.567  ; 2.567  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 5.354  ; 5.354  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.924  ; 3.924  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.924  ; 3.924  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.699 ; -0.699 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.134 ; -1.134 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.004 ; -1.004 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.699 ; -0.699 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.128 ; -1.128 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.228 ; -1.228 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.023 ; -1.023 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 3.246  ; 3.246  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.246  ; 3.246  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.246  ; 2.246  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.250  ; 0.250  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.352  ; 0.352  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.448  ; 0.448  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.293 ; -0.293 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.392 ; -0.392 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.260  ; 0.260  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.234 ; -0.234 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.159 ; -0.159 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.959 ; -0.959 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.505 ; -0.505 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -0.512 ; -0.512 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.315 ; -0.315 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 2.246  ; 2.246  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.788 ; -0.788 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -2.068 ; -2.068 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.822 ; -1.822 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.698 ; -1.698 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.455 ; -1.455 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.510 ; -1.510 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.788 ; -0.788 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.393 ; -3.393 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.177 ; -1.177 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.177 ; -1.177 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.880  ; 1.880  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.496  ; 1.496  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.542  ; 1.542  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.249  ; 1.249  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 1.880  ; 1.880  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 1.791  ; 1.791  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 1.764  ; 1.764  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.857 ; -0.857 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.857 ; -0.857 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.308  ; 1.308  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.049  ; 0.049  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.055 ; -0.055 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.099 ; -0.099 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.637  ; 0.637  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.746  ; 0.746  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.089  ; 0.089  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.578  ; 0.578  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.513  ; 0.513  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.308  ; 1.308  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 0.849  ; 0.849  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 0.866  ; 0.866  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.798  ; 0.798  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.760 ; -0.760 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 4.665 ; 4.665 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 4.306 ; 4.306 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 4.551 ; 4.551 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 4.464 ; 4.464 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 4.358 ; 4.358 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 4.665 ; 4.665 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 4.327 ; 4.327 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 4.358 ; 4.358 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 4.458 ; 4.458 ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 4.529 ; 4.529 ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 4.488 ; 4.488 ; Rise       ; CLOCK_50               ;
; LEDG[*]      ; KEY[1]                 ; 5.403 ; 5.403 ; Rise       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 5.403 ; 5.403 ; Rise       ; KEY[1]                 ;
; HEX0[*]      ; KEY[1]                 ; 6.632 ; 6.632 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 6.632 ; 6.632 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 6.601 ; 6.601 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 6.617 ; 6.617 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 6.515 ; 6.515 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 6.511 ; 6.511 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 6.508 ; 6.508 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 6.506 ; 6.506 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 5.571 ; 5.571 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 5.521 ; 5.521 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 5.571 ; 5.571 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 5.338 ; 5.338 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 5.314 ; 5.314 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 5.362 ; 5.362 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 5.449 ; 5.449 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 5.444 ; 5.444 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 5.428 ; 5.428 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 5.395 ; 5.395 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 5.379 ; 5.379 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 5.428 ; 5.428 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 5.396 ; 5.396 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 5.276 ; 5.276 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 5.260 ; 5.260 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 5.273 ; 5.273 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 5.448 ; 5.448 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 5.448 ; 5.448 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 5.345 ; 5.345 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 5.378 ; 5.378 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 5.345 ; 5.345 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 5.372 ; 5.372 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 5.442 ; 5.442 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 5.448 ; 5.448 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 7.638 ; 7.638 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 7.114 ; 7.114 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 7.225 ; 7.225 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 7.638 ; 7.638 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 7.332 ; 7.332 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 7.077 ; 7.077 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 7.063 ; 7.063 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 7.379 ; 7.379 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 7.025 ; 7.025 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 7.025 ; 7.025 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 7.003 ; 7.003 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 6.857 ; 6.857 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 6.896 ; 6.896 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 6.881 ; 6.881 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 6.884 ; 6.884 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 6.896 ; 6.896 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 7.431 ; 7.431 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 5.403 ; 5.403 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 7.431 ; 7.431 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 5.524 ; 5.524 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 6.633 ; 6.633 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 6.301 ; 6.301 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 6.233 ; 6.233 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 6.483 ; 6.483 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 6.432 ; 6.432 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 6.633 ; 6.633 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 6.467 ; 6.467 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 6.473 ; 6.473 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 5.786 ; 5.786 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 5.786 ; 5.786 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 5.756 ; 5.756 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 5.756 ; 5.756 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 5.659 ; 5.659 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 5.444 ; 5.444 ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 5.444 ; 5.444 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 5.444 ; 5.444 ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 5.444 ; 5.444 ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.772 ; 4.772 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 4.772 ; 4.772 ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 5.291 ; 5.291 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 5.291 ; 5.291 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 4.306 ; 4.306 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 4.306 ; 4.306 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 4.551 ; 4.551 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 4.464 ; 4.464 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 4.358 ; 4.358 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 4.665 ; 4.665 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 4.327 ; 4.327 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 4.358 ; 4.358 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 4.458 ; 4.458 ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 4.529 ; 4.529 ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 4.488 ; 4.488 ; Rise       ; CLOCK_50               ;
; LEDG[*]      ; KEY[1]                 ; 5.403 ; 5.403 ; Rise       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 5.403 ; 5.403 ; Rise       ; KEY[1]                 ;
; HEX0[*]      ; KEY[1]                 ; 6.179 ; 6.179 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 6.310 ; 6.310 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 6.281 ; 6.281 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 6.290 ; 6.290 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 6.190 ; 6.190 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 6.187 ; 6.187 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 6.179 ; 6.179 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 6.183 ; 6.183 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 5.168 ; 5.168 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 5.373 ; 5.373 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 5.423 ; 5.423 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 5.192 ; 5.192 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 5.168 ; 5.168 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 5.214 ; 5.214 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 5.300 ; 5.300 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 5.295 ; 5.295 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 5.053 ; 5.053 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 5.187 ; 5.187 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 5.171 ; 5.171 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 5.213 ; 5.213 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 5.187 ; 5.187 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 5.064 ; 5.064 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 5.053 ; 5.053 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 5.066 ; 5.066 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 5.201 ; 5.201 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 5.306 ; 5.306 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 5.203 ; 5.203 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 5.226 ; 5.226 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 5.201 ; 5.201 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 5.227 ; 5.227 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 5.298 ; 5.298 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 5.302 ; 5.302 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 6.216 ; 6.216 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 6.264 ; 6.264 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 6.360 ; 6.360 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 6.835 ; 6.835 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 6.472 ; 6.472 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 6.226 ; 6.226 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 6.216 ; 6.216 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 6.514 ; 6.514 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 5.950 ; 5.950 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 6.119 ; 6.119 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 6.097 ; 6.097 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 5.950 ; 5.950 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 5.990 ; 5.990 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 5.975 ; 5.975 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 5.971 ; 5.971 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 5.990 ; 5.990 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 5.403 ; 5.403 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 5.403 ; 5.403 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 6.956 ; 6.956 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 5.524 ; 5.524 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 5.467 ; 5.467 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 5.531 ; 5.531 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 5.467 ; 5.467 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 5.715 ; 5.715 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 5.664 ; 5.664 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 5.867 ; 5.867 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 5.702 ; 5.702 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 5.704 ; 5.704 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 5.659 ; 5.659 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 5.786 ; 5.786 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 5.756 ; 5.756 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 5.756 ; 5.756 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 5.659 ; 5.659 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 5.444 ; 5.444 ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 5.444 ; 5.444 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 5.444 ; 5.444 ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 5.444 ; 5.444 ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.284 ; 4.772 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 4.284 ; 4.772 ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.855 ; 4.284 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 4.855 ; 4.284 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.618 ; 5.618 ;       ;
; SW[0]      ; LEDR[0]     ; 3.025 ;       ;       ; 3.025 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 4.028 ;       ;       ; 4.028 ;
; SW[3]      ; LEDR[3]     ; 2.940 ;       ;       ; 2.940 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.086 ;       ;       ; 3.086 ;
; SW[6]      ; LEDR[6]     ; 2.883 ;       ;       ; 2.883 ;
; SW[7]      ; LEDR[7]     ; 3.480 ;       ;       ; 3.480 ;
; SW[8]      ; LEDR[8]     ; 3.204 ;       ;       ; 3.204 ;
; SW[9]      ; LEDR[9]     ; 3.451 ;       ;       ; 3.451 ;
; SW[10]     ; LEDR[10]    ; 3.102 ;       ;       ; 3.102 ;
; SW[11]     ; LEDR[11]    ; 3.102 ;       ;       ; 3.102 ;
; SW[12]     ; LEDR[12]    ; 3.200 ;       ;       ; 3.200 ;
; SW[13]     ; LEDR[13]    ; 5.585 ;       ;       ; 5.585 ;
; SW[14]     ; LEDR[14]    ; 5.530 ;       ;       ; 5.530 ;
; SW[16]     ; LEDR[16]    ; 5.593 ;       ;       ; 5.593 ;
; SW[17]     ; LEDR[17]    ; 5.657 ;       ;       ; 5.657 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.618 ; 5.618 ;       ;
; SW[0]      ; LEDR[0]     ; 3.025 ;       ;       ; 3.025 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 4.028 ;       ;       ; 4.028 ;
; SW[3]      ; LEDR[3]     ; 2.940 ;       ;       ; 2.940 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.086 ;       ;       ; 3.086 ;
; SW[6]      ; LEDR[6]     ; 2.883 ;       ;       ; 2.883 ;
; SW[7]      ; LEDR[7]     ; 3.480 ;       ;       ; 3.480 ;
; SW[8]      ; LEDR[8]     ; 3.204 ;       ;       ; 3.204 ;
; SW[9]      ; LEDR[9]     ; 3.451 ;       ;       ; 3.451 ;
; SW[10]     ; LEDR[10]    ; 3.102 ;       ;       ; 3.102 ;
; SW[11]     ; LEDR[11]    ; 3.102 ;       ;       ; 3.102 ;
; SW[12]     ; LEDR[12]    ; 3.200 ;       ;       ; 3.200 ;
; SW[13]     ; LEDR[13]    ; 5.585 ;       ;       ; 5.585 ;
; SW[14]     ; LEDR[14]    ; 5.530 ;       ;       ; 5.530 ;
; SW[16]     ; LEDR[16]    ; 5.593 ;       ;       ; 5.593 ;
; SW[17]     ; LEDR[17]    ; 5.657 ;       ;       ; 5.657 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+---------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                            ; -15.723   ; -4.613   ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                                   ; -12.009   ; -0.079   ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                                     ; -5.877    ; -4.613   ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                                     ; 0.402     ; -0.919   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg          ; -0.063    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg           ; -0.239    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg            ; -0.062    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg           ; -0.241    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg            ; -0.241    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg            ; -0.209    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -14.937   ; -1.873   ; N/A      ; N/A     ; 0.500               ;
;  pipereg:IF_ID|out1[0]                      ; -8.767    ; 1.383    ; N/A      ; N/A     ; 0.500               ;
;  pipereg:IF_ID|out1[26]                     ; -15.723   ; -0.923   ; N/A      ; N/A     ; -0.507              ;
; Design-wide TNS                             ; -7475.0   ; -298.562 ; 0.0      ; 0.0     ; -3824.866           ;
;  CLOCK_50                                   ; -183.576  ; -0.102   ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                                     ; -6325.703 ; -256.927 ; N/A      ; N/A     ; -3720.222           ;
;  SW[15]                                     ; 0.000     ; -4.086   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg          ; -0.134    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg           ; -0.283    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg            ; -0.131    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg           ; -0.283    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg            ; -0.308    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg            ; -0.280    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; -443.273  ; -36.609  ; N/A      ; N/A     ; 0.000               ;
;  pipereg:IF_ID|out1[0]                      ; -253.629  ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  pipereg:IF_ID|out1[26]                     ; -267.400  ; -0.923   ; N/A      ; N/A     ; -3.042              ;
+---------------------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 13.467 ; 13.467 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 11.431 ; 11.431 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 13.467 ; 13.467 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 12.256 ; 12.256 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.739 ; 10.739 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.790  ; 6.790  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 6.521  ; 6.521  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 11.219 ; 11.219 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 7.511  ; 7.511  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.511  ; 7.511  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.699 ; -0.699 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.134 ; -1.134 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.004 ; -1.004 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.699 ; -0.699 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.128 ; -1.128 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.228 ; -1.228 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.023 ; -1.023 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 6.020  ; 6.020  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.020  ; 6.020  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.294  ; 4.294  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.100  ; 1.100  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 1.339  ; 1.339  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.602  ; 1.602  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.026  ; 0.026  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.097 ; -0.097 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.275  ; 1.275  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.338  ; 0.338  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.348  ; 0.348  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.959 ; -0.959 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.459 ; -0.459 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -0.509 ; -0.509 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.098  ; 0.098  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.294  ; 4.294  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.788 ; -0.788 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -2.068 ; -2.068 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.822 ; -1.822 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.698 ; -1.698 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.455 ; -1.455 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.510 ; -1.510 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.788 ; -0.788 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.393 ; -3.393 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.177 ; -1.177 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.177 ; -1.177 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.226  ; 3.226  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.546  ; 2.546  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.624  ; 2.624  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.222  ; 2.222  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.226  ; 3.226  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.065  ; 3.065  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.021  ; 3.021  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.857 ; -0.857 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.857 ; -0.857 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.094  ; 2.094  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.049  ; 0.049  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.055 ; -0.055 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.099 ; -0.099 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.799  ; 0.799  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.958  ; 0.958  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.089  ; 0.089  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.578  ; 0.578  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.513  ; 0.513  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.094  ; 2.094  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.284  ; 1.284  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.370  ; 1.370  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.919  ; 0.919  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.760 ; -0.760 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 8.393  ; 8.393  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 7.753  ; 7.753  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 8.393  ; 8.393  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 8.142  ; 8.142  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 7.803  ; 7.803  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 8.300  ; 8.300  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 7.774  ; 7.774  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 7.815  ; 7.815  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 8.169  ; 8.169  ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 8.198  ; 8.198  ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 8.190  ; 8.190  ; Rise       ; CLOCK_50               ;
; LEDG[*]      ; KEY[1]                 ; 9.420  ; 9.420  ; Rise       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.420  ; 9.420  ; Rise       ; KEY[1]                 ;
; HEX0[*]      ; KEY[1]                 ; 12.730 ; 12.730 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 12.730 ; 12.730 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 12.700 ; 12.700 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 12.682 ; 12.682 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 12.478 ; 12.478 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 12.479 ; 12.479 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 12.465 ; 12.465 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 12.478 ; 12.478 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 10.476 ; 10.476 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 10.378 ; 10.378 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 10.476 ; 10.476 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 10.073 ; 10.073 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 10.030 ; 10.030 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 10.097 ; 10.097 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 10.317 ; 10.317 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 10.271 ; 10.271 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 10.263 ; 10.263 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 10.189 ; 10.189 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 10.217 ; 10.217 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 10.263 ; 10.263 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 10.211 ; 10.211 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 9.928  ; 9.928  ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 9.898  ; 9.898  ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 9.955  ; 9.955  ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 10.318 ; 10.318 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 10.318 ; 10.318 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 10.061 ; 10.061 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 10.082 ; 10.082 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 10.062 ; 10.062 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 10.104 ; 10.104 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 10.281 ; 10.281 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 10.313 ; 10.313 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 15.008 ; 15.008 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 13.724 ; 13.724 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 13.954 ; 13.954 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 15.008 ; 15.008 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 14.340 ; 14.340 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 13.647 ; 13.647 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 13.571 ; 13.571 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 14.379 ; 14.379 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 13.556 ; 13.556 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 13.556 ; 13.556 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 13.533 ; 13.533 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 13.197 ; 13.197 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 13.262 ; 13.262 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 13.248 ; 13.248 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 13.247 ; 13.247 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 13.269 ; 13.269 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 14.889 ; 14.889 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.420  ; 9.420  ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 14.889 ; 14.889 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 10.279 ; 10.279 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 12.946 ; 12.946 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 12.393 ; 12.393 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 12.227 ; 12.227 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 12.744 ; 12.744 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 12.597 ; 12.597 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 12.946 ; 12.946 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 12.725 ; 12.725 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 12.710 ; 12.710 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 11.113 ; 11.113 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 11.113 ; 11.113 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 11.083 ; 11.083 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 11.083 ; 11.083 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 10.832 ; 10.832 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 9.405  ; 9.405  ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 9.405  ; 9.405  ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 9.405  ; 9.405  ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 9.405  ; 9.405  ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.884  ; 9.884  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 9.884  ; 9.884  ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 11.070 ; 11.070 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 11.070 ; 11.070 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 4.306 ; 4.306 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 4.306 ; 4.306 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 4.551 ; 4.551 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 4.464 ; 4.464 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 4.358 ; 4.358 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 4.665 ; 4.665 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 4.327 ; 4.327 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 4.358 ; 4.358 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 4.458 ; 4.458 ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 4.529 ; 4.529 ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 4.488 ; 4.488 ; Rise       ; CLOCK_50               ;
; LEDG[*]      ; KEY[1]                 ; 5.403 ; 5.403 ; Rise       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 5.403 ; 5.403 ; Rise       ; KEY[1]                 ;
; HEX0[*]      ; KEY[1]                 ; 6.179 ; 6.179 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 6.310 ; 6.310 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 6.281 ; 6.281 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 6.290 ; 6.290 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 6.190 ; 6.190 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 6.187 ; 6.187 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 6.179 ; 6.179 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 6.183 ; 6.183 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 5.168 ; 5.168 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 5.373 ; 5.373 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 5.423 ; 5.423 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 5.192 ; 5.192 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 5.168 ; 5.168 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 5.214 ; 5.214 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 5.300 ; 5.300 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 5.295 ; 5.295 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 5.053 ; 5.053 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 5.187 ; 5.187 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 5.171 ; 5.171 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 5.213 ; 5.213 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 5.187 ; 5.187 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 5.064 ; 5.064 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 5.053 ; 5.053 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 5.066 ; 5.066 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 5.201 ; 5.201 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 5.306 ; 5.306 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 5.203 ; 5.203 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 5.226 ; 5.226 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 5.201 ; 5.201 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 5.227 ; 5.227 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 5.298 ; 5.298 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 5.302 ; 5.302 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 6.216 ; 6.216 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 6.264 ; 6.264 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 6.360 ; 6.360 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 6.835 ; 6.835 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 6.472 ; 6.472 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 6.226 ; 6.226 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 6.216 ; 6.216 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 6.514 ; 6.514 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 5.950 ; 5.950 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 6.119 ; 6.119 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 6.097 ; 6.097 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 5.950 ; 5.950 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 5.990 ; 5.990 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 5.975 ; 5.975 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 5.971 ; 5.971 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 5.990 ; 5.990 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 5.403 ; 5.403 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 5.403 ; 5.403 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 6.956 ; 6.956 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 5.524 ; 5.524 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 5.467 ; 5.467 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 5.531 ; 5.531 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 5.467 ; 5.467 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 5.715 ; 5.715 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 5.664 ; 5.664 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 5.867 ; 5.867 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 5.702 ; 5.702 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 5.704 ; 5.704 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 5.659 ; 5.659 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 5.786 ; 5.786 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 5.756 ; 5.756 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 5.756 ; 5.756 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 5.659 ; 5.659 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 5.444 ; 5.444 ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 5.444 ; 5.444 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 5.444 ; 5.444 ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 5.444 ; 5.444 ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.284 ; 4.772 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 4.284 ; 4.772 ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.855 ; 4.284 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[2]     ; pipereg:IF_ID|out1[26] ; 4.855 ; 4.284 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.757 ; 9.757 ;       ;
; SW[0]      ; LEDR[0]     ; 5.668 ;       ;       ; 5.668 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 7.450 ;       ;       ; 7.450 ;
; SW[3]      ; LEDR[3]     ; 5.464 ;       ;       ; 5.464 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.737 ;       ;       ; 5.737 ;
; SW[6]      ; LEDR[6]     ; 5.359 ;       ;       ; 5.359 ;
; SW[7]      ; LEDR[7]     ; 6.350 ;       ;       ; 6.350 ;
; SW[8]      ; LEDR[8]     ; 5.862 ;       ;       ; 5.862 ;
; SW[9]      ; LEDR[9]     ; 6.359 ;       ;       ; 6.359 ;
; SW[10]     ; LEDR[10]    ; 5.684 ;       ;       ; 5.684 ;
; SW[11]     ; LEDR[11]    ; 5.691 ;       ;       ; 5.691 ;
; SW[12]     ; LEDR[12]    ; 5.913 ;       ;       ; 5.913 ;
; SW[13]     ; LEDR[13]    ; 9.821 ;       ;       ; 9.821 ;
; SW[14]     ; LEDR[14]    ; 9.645 ;       ;       ; 9.645 ;
; SW[16]     ; LEDR[16]    ; 9.800 ;       ;       ; 9.800 ;
; SW[17]     ; LEDR[17]    ; 9.916 ;       ;       ; 9.916 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.618 ; 5.618 ;       ;
; SW[0]      ; LEDR[0]     ; 3.025 ;       ;       ; 3.025 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 4.028 ;       ;       ; 4.028 ;
; SW[3]      ; LEDR[3]     ; 2.940 ;       ;       ; 2.940 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.086 ;       ;       ; 3.086 ;
; SW[6]      ; LEDR[6]     ; 2.883 ;       ;       ; 2.883 ;
; SW[7]      ; LEDR[7]     ; 3.480 ;       ;       ; 3.480 ;
; SW[8]      ; LEDR[8]     ; 3.204 ;       ;       ; 3.204 ;
; SW[9]      ; LEDR[9]     ; 3.451 ;       ;       ; 3.451 ;
; SW[10]     ; LEDR[10]    ; 3.102 ;       ;       ; 3.102 ;
; SW[11]     ; LEDR[11]    ; 3.102 ;       ;       ; 3.102 ;
; SW[12]     ; LEDR[12]    ; 3.200 ;       ;       ; 3.200 ;
; SW[13]     ; LEDR[13]    ; 5.585 ;       ;       ; 5.585 ;
; SW[14]     ; LEDR[14]    ; 5.530 ;       ;       ; 5.530 ;
; SW[16]     ; LEDR[16]    ; 5.593 ;       ;       ; 5.593 ;
; SW[17]     ; LEDR[17]    ; 5.657 ;       ;       ; 5.657 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg            ; clk_div:clockdiv|clock_1Khz_reg            ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; clk_div:clockdiv|clock_1Mhz_reg            ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg            ; clk_div:clockdiv|clock_10Hz_reg            ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg           ; clk_div:clockdiv|clock_10Khz_reg           ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg           ; clk_div:clockdiv|clock_100hz_reg           ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg          ; clk_div:clockdiv|clock_100Khz_reg          ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg            ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg            ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg           ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg           ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg          ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                                   ; CLOCK_50                                   ; 1426     ; 0        ; 0        ; 0        ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; CLOCK_50                                   ; 0        ; 272      ; 0        ; 0        ;
; KEY[1]                                     ; CLOCK_50                                   ; 16864    ; 0        ; 0        ; 0        ;
; SW[15]                                     ; CLOCK_50                                   ; 1046     ; 1046     ; 0        ; 0        ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0        ; 0        ; 281      ; 281      ;
; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0        ; 0        ; 42988    ; 262636   ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; KEY[1]                                     ; 0        ; 0        ; 0        ; 32       ;
; KEY[1]                                     ; KEY[1]                                     ; 128      ; 10203    ; 1728     ; 5643     ;
; pipereg:IF_ID|out1[0]                      ; KEY[1]                                     ; 0        ; 0        ; 157      ; 189      ;
; pipereg:IF_ID|out1[26]                     ; KEY[1]                                     ; 64       ; 64       ; 263      ; 295      ;
; KEY[1]                                     ; pipereg:IF_ID|out1[0]                      ; 0        ; 0        ; 1024     ; 992      ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26]                     ; 0        ; 2176     ; 0        ; 2176     ;
; KEY[1]                                     ; pipereg:IF_ID|out1[26]                     ; 59776    ; 325784   ; 60800    ; 326776   ;
; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26]                     ; 1120     ; 2176     ; 1120     ; 2176     ;
; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26]                     ; 7660     ; 8716     ; 7660     ; 8716     ;
; SW[15]                                     ; SW[15]                                     ; 5        ; 5        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg            ; clk_div:clockdiv|clock_1Khz_reg            ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; clk_div:clockdiv|clock_1Mhz_reg            ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg            ; clk_div:clockdiv|clock_10Hz_reg            ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg           ; clk_div:clockdiv|clock_10Khz_reg           ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg           ; clk_div:clockdiv|clock_100hz_reg           ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg          ; clk_div:clockdiv|clock_100Khz_reg          ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg            ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg            ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg            ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg           ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg           ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg          ; CLOCK_50                                   ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                                   ; CLOCK_50                                   ; 1426     ; 0        ; 0        ; 0        ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; CLOCK_50                                   ; 0        ; 272      ; 0        ; 0        ;
; KEY[1]                                     ; CLOCK_50                                   ; 16864    ; 0        ; 0        ; 0        ;
; SW[15]                                     ; CLOCK_50                                   ; 1046     ; 1046     ; 0        ; 0        ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0        ; 0        ; 281      ; 281      ;
; KEY[1]                                     ; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; 0        ; 0        ; 42988    ; 262636   ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; KEY[1]                                     ; 0        ; 0        ; 0        ; 32       ;
; KEY[1]                                     ; KEY[1]                                     ; 128      ; 10203    ; 1728     ; 5643     ;
; pipereg:IF_ID|out1[0]                      ; KEY[1]                                     ; 0        ; 0        ; 157      ; 189      ;
; pipereg:IF_ID|out1[26]                     ; KEY[1]                                     ; 64       ; 64       ; 263      ; 295      ;
; KEY[1]                                     ; pipereg:IF_ID|out1[0]                      ; 0        ; 0        ; 1024     ; 992      ;
; ex_control_pipe:ex_control_pipe|ALUOp_o[1] ; pipereg:IF_ID|out1[26]                     ; 0        ; 2176     ; 0        ; 2176     ;
; KEY[1]                                     ; pipereg:IF_ID|out1[26]                     ; 59776    ; 325784   ; 60800    ; 326776   ;
; pipereg:IF_ID|out1[0]                      ; pipereg:IF_ID|out1[26]                     ; 1120     ; 2176     ; 1120     ; 2176     ;
; pipereg:IF_ID|out1[26]                     ; pipereg:IF_ID|out1[26]                     ; 7660     ; 8716     ; 7660     ; 8716     ;
; SW[15]                                     ; SW[15]                                     ; 5        ; 5        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1509  ; 1509 ;
; Unconstrained Output Ports      ; 85    ; 85   ;
; Unconstrained Output Port Paths ; 238   ; 238  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 05 17:48:46 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 70 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name ex_control_pipe:ex_control_pipe|ALUOp_o[1] ex_control_pipe:ex_control_pipe|ALUOp_o[1]
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[0] pipereg:IF_ID|out1[0]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: control_module|Branch_op[0]~0  from: dataa  to: combout
    Info (332098): Cell: inst9|zero~14  from: dataa  to: combout
    Info (332098): Cell: inst9|zero~14  from: datab  to: combout
    Info (332098): Cell: inst9|zero~14  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.723      -267.400 pipereg:IF_ID|out1[26] 
    Info (332119):   -14.937      -443.273 ex_control_pipe:ex_control_pipe|ALUOp_o[1] 
    Info (332119):   -12.009      -183.576 CLOCK_50 
    Info (332119):    -8.767      -253.629 pipereg:IF_ID|out1[0] 
    Info (332119):    -5.877     -6325.703 KEY[1] 
    Info (332119):    -0.241        -0.308 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.241        -0.283 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.239        -0.283 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.209        -0.280 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.063        -0.134 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.062        -0.131 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.402         0.000 SW[15] 
Info (332146): Worst-case hold slack is -4.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.613      -256.927 KEY[1] 
    Info (332119):    -1.873       -36.609 ex_control_pipe:ex_control_pipe|ALUOp_o[1] 
    Info (332119):    -0.923        -0.923 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.919        -4.086 SW[15] 
    Info (332119):    -0.017        -0.017 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.560         0.000 pipereg:IF_ID|out1[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3720.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.507        -3.042 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 ex_control_pipe:ex_control_pipe|ALUOp_o[1] 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: control_module|Branch_op[0]~0  from: dataa  to: combout
    Info (332098): Cell: inst9|zero~14  from: dataa  to: combout
    Info (332098): Cell: inst9|zero~14  from: datab  to: combout
    Info (332098): Cell: inst9|zero~14  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.754      -113.166 pipereg:IF_ID|out1[26] 
    Info (332119):    -7.263      -214.573 ex_control_pipe:ex_control_pipe|ALUOp_o[1] 
    Info (332119):    -5.545       -55.253 CLOCK_50 
    Info (332119):    -3.845      -106.148 pipereg:IF_ID|out1[0] 
    Info (332119):    -3.305     -2687.231 KEY[1] 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.439         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.509         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.509         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.815         0.000 SW[15] 
Info (332146): Worst-case hold slack is -2.657
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.657      -185.891 KEY[1] 
    Info (332119):    -1.146       -27.920 ex_control_pipe:ex_control_pipe|ALUOp_o[1] 
    Info (332119):    -0.798        -3.593 SW[15] 
    Info (332119):    -0.405        -0.405 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.079        -0.102 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     1.383         0.000 pipereg:IF_ID|out1[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3720.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.064         0.000 pipereg:IF_ID|out1[26] 
    Info (332119):     0.500         0.000 ex_control_pipe:ex_control_pipe|ALUOp_o[1] 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 329 megabytes
    Info: Processing ended: Thu Dec 05 17:48:55 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


