Analysis & Synthesis report for rv32i_fpga
Thu Nov 20 14:05:37 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Inverted Register Statistics
 11. Multiplexer Restructuring Statistics (Restructuring Performed)
 12. Parameter Settings for User Entity Instance: debouncer:debouncer_key0
 13. Parameter Settings for User Entity Instance: debouncer:debouncer_key1
 14. Parameter Settings for User Entity Instance: clock_divider:clk_div_1sec
 15. Port Connectivity Checks: "monociclo:cpu"
 16. Port Connectivity Checks: "edge_detector:edge_det_key1"
 17. Port Connectivity Checks: "debouncer:debouncer_key1"
 18. Post-Synthesis Netlist Statistics for Top Partition
 19. Elapsed Time Per Partition
 20. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+---------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Thu Nov 20 14:05:36 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; rv32i_fpga                                      ;
; Top-level Entity Name           ; fpga_top                                        ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 9339                                            ;
; Total pins                      ; 67                                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0                                               ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSEMA5F31C6       ;                    ;
; Top-level entity name                                                           ; fpga_top           ; rv32i_fpga         ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; On                 ; Off                ;
; Maximum processors allowed for parallel compilation                             ; All                ;                    ;
; State Machine Processing                                                        ; User-Encoded       ; Auto               ;
; Remove Redundant Logic Cells                                                    ; On                 ; Off                ;
; Optimization Technique                                                          ; Area               ; Balanced           ;
; Perform WYSIWYG Primitive Resynthesis                                           ; On                 ; Off                ;
; Auto Resource Sharing                                                           ; On                 ; Off                ;
; Timing-Driven Synthesis                                                         ; Off                ; On                 ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; Power Optimization During Synthesis                                             ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.99        ;
; Maximum used               ; 5           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.6%      ;
;     Processor 3            ;  40.6%      ;
;     Processor 4            ;  16.2%      ;
;     Processor 5            ;   2.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                               ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                           ; Library ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------+---------+
; ../src/fpga_top.sv               ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv      ;         ;
; ../src/sum.sv                    ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/sum.sv           ;         ;
; ../src/ru.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/ru.sv            ;         ;
; ../src/pc.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/pc.sv            ;         ;
; ../src/muxrudata.sv              ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxrudata.sv     ;         ;
; ../src/muxnextpc.sv              ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxnextpc.sv     ;         ;
; ../src/muxaluB.sv                ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxaluB.sv       ;         ;
; ../src/muxaluA.sv                ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxaluA.sv       ;         ;
; ../src/monociclo.sv              ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv     ;         ;
; ../src/immgen.sv                 ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/immgen.sv        ;         ;
; ../src/im.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/im.sv            ;         ;
; ../src/hex_display_6.sv          ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/hex_display_6.sv ;         ;
; ../src/hex_decoder.sv            ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/hex_decoder.sv   ;         ;
; ../src/edge_detector.sv          ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/edge_detector.sv ;         ;
; ../src/dm.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/dm.sv            ;         ;
; ../src/debouncer.sv              ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/debouncer.sv     ;         ;
; ../src/cu.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/cu.sv            ;         ;
; ../src/clock_divider.sv          ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/clock_divider.sv ;         ;
; ../src/bru.sv                    ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/bru.sv           ;         ;
; ../src/alu.sv                    ; yes             ; User SystemVerilog HDL File  ; D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/alu.sv           ;         ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary           ;
+---------------------------------------------+---------+
; Resource                                    ; Usage   ;
+---------------------------------------------+---------+
; Estimate of Logic utilization (ALMs needed) ; 24243   ;
;                                             ;         ;
; Combinational ALUT usage for logic          ; 30135   ;
;     -- 7 input functions                    ; 18      ;
;     -- 6 input functions                    ; 18223   ;
;     -- 5 input functions                    ; 4071    ;
;     -- 4 input functions                    ; 2251    ;
;     -- <=3 input functions                  ; 5572    ;
;                                             ;         ;
; Dedicated logic registers                   ; 9339    ;
;                                             ;         ;
; I/O pins                                    ; 67      ;
;                                             ;         ;
; Total DSP Blocks                            ; 0       ;
;                                             ;         ;
; Maximum fan-out node                        ; cpu_clk ;
; Maximum fan-out                             ; 9217    ;
; Total fan-out                               ; 183469  ;
; Average fan-out                             ; 4.63    ;
+---------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                 ;
+----------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node       ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                      ; Entity Name   ; Library Name ;
+----------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
; |fpga_top                        ; 30135 (264)         ; 9339 (42)                 ; 0                 ; 0          ; 67   ; 0            ; |fpga_top                                                ; fpga_top      ; work         ;
;    |clock_divider:clk_div_1sec|  ; 41 (41)             ; 33 (33)                   ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|clock_divider:clk_div_1sec                     ; clock_divider ; work         ;
;    |debouncer:debouncer_key0|    ; 26 (26)             ; 23 (23)                   ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|debouncer:debouncer_key0                       ; debouncer     ; work         ;
;    |debouncer:debouncer_key1|    ; 25 (25)             ; 23 (23)                   ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|debouncer:debouncer_key1                       ; debouncer     ; work         ;
;    |edge_detector:edge_det_key0| ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|edge_detector:edge_det_key0                    ; edge_detector ; work         ;
;    |edge_detector:edge_det_key1| ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|edge_detector:edge_det_key1                    ; edge_detector ; work         ;
;    |hex_display_6:hex_display|   ; 42 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display                      ; hex_display_6 ; work         ;
;       |hex_decoder:decoder0|     ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder0 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder1|     ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder1 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder2|     ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder2 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder3|     ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder3 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder4|     ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder4 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder5|     ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder5 ; hex_decoder   ; work         ;
;    |monociclo:cpu|               ; 29736 (0)           ; 9216 (0)                  ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu                                  ; monociclo     ; work         ;
;       |alu:u_alu|                ; 429 (429)           ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|alu:u_alu                        ; alu           ; work         ;
;       |bru:u_bru|                ; 41 (41)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|bru:u_bru                        ; bru           ; work         ;
;       |cu:u_cu|                  ; 21 (21)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|cu:u_cu                          ; cu            ; work         ;
;       |dm:u_dm|                  ; 20680 (20680)       ; 8192 (8192)               ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|dm:u_dm                          ; dm            ; work         ;
;       |im:u_im|                  ; 58 (58)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|im:u_im                          ; im            ; work         ;
;       |muxaluA:u_muxaluA|        ; 42 (42)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxaluA:u_muxaluA                ; muxaluA       ; work         ;
;       |muxaluB:u_muxaluB|        ; 39 (39)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxaluB:u_muxaluB                ; muxaluB       ; work         ;
;       |muxnextpc:u_muxnextpc|    ; 32 (32)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxnextpc:u_muxnextpc            ; muxnextpc     ; work         ;
;       |muxrudata:u_muxrudata|    ; 7758 (7758)         ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata            ; muxrudata     ; work         ;
;       |pc:u_pc|                  ; 0 (0)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|pc:u_pc                          ; pc            ; work         ;
;       |ru:u_ru|                  ; 606 (606)           ; 992 (992)                 ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|ru:u_ru                          ; ru            ; work         ;
;       |sum:u_sum|                ; 30 (30)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|sum:u_sum                        ; sum           ; work         ;
+----------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                   ;
+----------------------------------------+---------------------------------------------+
; Register name                          ; Reason for Removal                          ;
+----------------------------------------+---------------------------------------------+
; monociclo:cpu|ru:u_ru|RU[0][5]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][25]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][26]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][27]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][28]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][0]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][1]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][3]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][2]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][30]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][29]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][31]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][21]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][22]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][23]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][24]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][4]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][6]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][7]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][8]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][9]         ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][10]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][11]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][12]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][13]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][14]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][15]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][16]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][17]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][18]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][19]        ; Stuck at GND due to stuck port clock_enable ;
; monociclo:cpu|ru:u_ru|RU[0][20]        ; Stuck at GND due to stuck port clock_enable ;
; Total Number of Removed Registers = 32 ;                                             ;
+----------------------------------------+---------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 9339  ;
; Number of registers using Synchronous Clear  ; 117   ;
; Number of registers using Synchronous Load   ; 9     ;
; Number of registers using Asynchronous Clear ; 67    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 9195  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; reset_triggered                        ; 42      ;
; debouncer:debouncer_key0|button_out    ; 4       ;
; edge_detector:edge_det_key0|signal_d   ; 1       ;
; debouncer:debouncer_key0|button_sync_1 ; 3       ;
; debouncer:debouncer_key0|button_sync_0 ; 1       ;
; Total number of inverted registers = 5 ;         ;
+----------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1023][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1022][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1021][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1020][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1019][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1018][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1017][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1016][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1015][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1014][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1013][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1012][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1011][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1010][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1009][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1008][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1007][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1006][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1005][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1004][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1003][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1002][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1001][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1000][0]        ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[999][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[998][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[997][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[996][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[995][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[994][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[993][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[992][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[991][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[990][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[989][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[988][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[987][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[986][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[985][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[984][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[983][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[982][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[981][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[980][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[979][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[978][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[977][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[976][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[975][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[974][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[973][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[972][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[971][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[970][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[969][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[968][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[967][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[966][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[965][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[964][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[963][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[962][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[961][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[960][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[959][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[958][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[957][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[956][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[955][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[954][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[953][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[952][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[951][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[950][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[949][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[948][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[947][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[946][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[945][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[944][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[943][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[942][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[941][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[940][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[939][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[938][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[937][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[936][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[935][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[934][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[933][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[932][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[931][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[930][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[929][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[928][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[927][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[926][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[925][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[924][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[923][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[922][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[921][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[920][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[919][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[918][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[917][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[916][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[915][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[914][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[913][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[912][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[911][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[910][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[909][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[908][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[907][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[906][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[905][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[904][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[903][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[902][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[901][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[900][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[899][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[898][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[897][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[896][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[895][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[894][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[893][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[892][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[891][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[890][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[889][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[888][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[887][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[886][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[885][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[884][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[883][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[882][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[881][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[880][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[879][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[878][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[877][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[876][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[875][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[874][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[873][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[872][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[871][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[870][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[869][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[868][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[867][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[866][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[865][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[864][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[863][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[862][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[861][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[860][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[859][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[858][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[857][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[856][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[855][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[854][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[853][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[852][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[851][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[850][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[849][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[848][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[847][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[846][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[845][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[844][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[843][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[842][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[841][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[840][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[839][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[838][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[837][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[836][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[835][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[834][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[833][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[832][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[831][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[830][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[829][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[828][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[827][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[826][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[825][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[824][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[823][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[822][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[821][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[820][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[819][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[818][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[817][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[816][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[815][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[814][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[813][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[812][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[811][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[810][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[809][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[808][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[807][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[806][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[805][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[804][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[803][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[802][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[801][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[800][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[799][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[798][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[797][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[796][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[795][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[794][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[793][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[792][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[791][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[790][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[789][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[788][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[787][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[786][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[785][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[784][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[783][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[782][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[781][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[780][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[779][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[778][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[777][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[776][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[775][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[774][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[773][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[772][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[771][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[770][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[769][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[768][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[767][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[766][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[765][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[764][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[763][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[762][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[761][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[760][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[759][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[758][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[757][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[756][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[755][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[754][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[753][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[752][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[751][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[750][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[749][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[748][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[747][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[746][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[745][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[744][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[743][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[742][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[741][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[740][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[739][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[738][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[737][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[736][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[735][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[734][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[733][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[732][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[731][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[730][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[729][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[728][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[727][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[726][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[725][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[724][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[723][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[722][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[721][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[720][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[719][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[718][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[717][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[716][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[715][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[714][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[713][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[712][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[711][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[710][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[709][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[708][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[707][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[706][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[705][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[704][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[703][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[702][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[701][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[700][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[699][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[698][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[697][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[696][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[695][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[694][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[693][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[692][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[691][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[690][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[689][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[688][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[687][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[686][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[685][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[684][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[683][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[682][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[681][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[680][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[679][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[678][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[677][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[676][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[675][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[674][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[673][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[672][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[671][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[670][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[669][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[668][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[667][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[666][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[665][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[664][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[663][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[662][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[661][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[660][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[659][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[658][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[657][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[656][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[655][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[654][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[653][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[652][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[651][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[650][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[649][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[648][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[647][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[646][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[645][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[644][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[643][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[642][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[641][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[640][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[639][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[638][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[637][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[636][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[635][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[634][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[633][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[632][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[631][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[630][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[629][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[628][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[627][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[626][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[625][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[624][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[623][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[622][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[621][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[620][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[619][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[618][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[617][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[616][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[615][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[614][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[613][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[612][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[611][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[610][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[609][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[608][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[607][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[606][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[605][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[604][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[603][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[602][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[601][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[600][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[599][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[598][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[597][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[596][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[595][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[594][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[593][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[592][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[591][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[590][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[589][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[588][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[587][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[586][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[585][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[584][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[583][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[582][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[581][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[580][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[579][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[578][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[577][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[576][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[575][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[574][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[573][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[572][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[571][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[570][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[569][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[568][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[567][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[566][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[565][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[564][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[563][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[562][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[561][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[560][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[559][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[558][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[557][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[556][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[555][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[554][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[553][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[552][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[551][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[550][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[549][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[548][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[547][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[546][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[545][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[544][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[543][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[542][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[541][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[540][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[539][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[538][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[537][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[536][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[535][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[534][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[533][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[532][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[531][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[530][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[529][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[528][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[527][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[526][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[525][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[524][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[523][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[522][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[521][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[520][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[519][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[518][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[517][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[516][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[515][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[514][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[513][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[512][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[511][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[510][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[509][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[508][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[507][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[506][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[505][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[504][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[503][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[502][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[501][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[500][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[499][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[498][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[497][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[496][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[495][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[494][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[493][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[492][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[491][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[490][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[489][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[488][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[487][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[486][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[485][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[484][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[483][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[482][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[481][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[480][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[479][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[478][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[477][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[476][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[475][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[474][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[473][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[472][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[471][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[470][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[469][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[468][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[467][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[466][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[465][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[464][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[463][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[462][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[461][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[460][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[459][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[458][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[457][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[456][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[455][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[454][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[453][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[452][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[451][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[450][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[449][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[448][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[447][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[446][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[445][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[444][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[443][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[442][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[441][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[440][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[439][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[438][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[437][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[436][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[435][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[434][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[433][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[432][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[431][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[430][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[429][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[428][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[427][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[426][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[425][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[424][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[423][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[422][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[421][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[420][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[419][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[418][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[417][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[416][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[415][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[414][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[413][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[412][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[411][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[410][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[409][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[408][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[407][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[406][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[405][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[404][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[403][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[402][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[401][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[400][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[399][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[398][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[397][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[396][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[395][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[394][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[393][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[392][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[391][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[390][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[389][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[388][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[387][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[386][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[385][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[384][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[383][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[382][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[381][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[380][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[379][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[378][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[377][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[376][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[375][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[374][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[373][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[372][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[371][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[370][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[369][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[368][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[367][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[366][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[365][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[364][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[363][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[362][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[361][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[360][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[359][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[358][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[357][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[356][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[355][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[354][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[353][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[352][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[351][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[350][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[349][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[348][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[347][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[346][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[345][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[344][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[343][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[342][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[341][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[340][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[339][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[338][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[337][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[336][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[335][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[334][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[333][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[332][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[331][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[330][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[329][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[328][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[327][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[326][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[325][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[324][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[323][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[322][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[321][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[320][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[319][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[318][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[317][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[316][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[315][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[314][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[313][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[312][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[311][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[310][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[309][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[308][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[307][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[306][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[305][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[304][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[303][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[302][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[301][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[300][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[299][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[298][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[297][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[296][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[295][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[294][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[293][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[292][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[291][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[290][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[289][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[288][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[287][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[286][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[285][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[284][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[283][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[282][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[281][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[280][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[279][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[278][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[277][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[276][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[275][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[274][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[273][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[272][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[271][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[270][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[269][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[268][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[267][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[266][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[265][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[264][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[263][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[262][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[261][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[260][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[259][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[258][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[257][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[256][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[255][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[254][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[253][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[252][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[251][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[250][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[249][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[248][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[247][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[246][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[245][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[244][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[243][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[242][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[241][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[240][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[239][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[238][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[237][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[236][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[235][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[234][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[233][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[232][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[231][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[230][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[229][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[228][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[227][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[226][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[225][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[224][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[223][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[222][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[221][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[220][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[219][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[218][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[217][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[216][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[215][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[214][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[213][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[212][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[211][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[210][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[209][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[208][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[207][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[206][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[205][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[204][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[203][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[202][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[201][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[200][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[199][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[198][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[197][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[196][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[195][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[194][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[193][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[192][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[191][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[190][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[189][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[188][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[187][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[186][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[185][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[184][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[183][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[182][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[181][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[180][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[179][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[178][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[177][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[176][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[175][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[174][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[173][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[172][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[171][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[170][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[169][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[168][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[167][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[166][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[165][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[164][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[163][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[162][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[161][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[160][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[159][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[158][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[157][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[156][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[155][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[154][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[153][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[152][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[151][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[150][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[149][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[148][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[147][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[146][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[145][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[144][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[143][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[142][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[141][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[140][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[139][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[138][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[137][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[136][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[135][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[134][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[133][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[132][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[131][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[130][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[129][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[128][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[127][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[126][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[125][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[124][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[123][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[122][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[121][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[120][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[119][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[118][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[117][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[116][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[115][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[114][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[113][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[112][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[111][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[110][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[109][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[108][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[107][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[106][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[105][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[104][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[103][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[102][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[101][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[100][0]         ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[99][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[98][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[97][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[96][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[95][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[94][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[93][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[92][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[91][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[90][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[89][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[88][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[87][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[86][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[85][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[84][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[83][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[82][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[81][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[80][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[79][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[78][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[77][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[76][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[75][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[74][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[73][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[72][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[71][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[70][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[69][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[68][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[67][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[66][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[65][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[64][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[63][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[62][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[61][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[60][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[59][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[58][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[57][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[56][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[55][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[54][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[53][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[52][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[51][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[50][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[49][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[48][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[47][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[46][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[45][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[44][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[43][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[42][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[41][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[40][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[39][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[38][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[37][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[36][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[35][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[34][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[33][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[32][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[31][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[30][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[29][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[28][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[27][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[26][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[25][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[24][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[23][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[22][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[21][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[20][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[19][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[18][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[17][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[16][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[15][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[14][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[13][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[12][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[11][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[10][0]          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[9][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[8][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[7][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[6][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[5][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[4][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[3][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[2][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[1][0]           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |fpga_top|monociclo:cpu|dm:u_dm|mem[0][0]           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |fpga_top|manual_clock_counter[1]                   ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |fpga_top|manual_clock_counter[2]                   ;
; 3:1                ; 20 bits   ; 40 LEs        ; 0 LEs                ; 40 LEs                 ; Yes        ; |fpga_top|debouncer:debouncer_key0|counter[14]      ;
; 20:1               ; 13 bits   ; 169 LEs       ; 156 LEs              ; 13 LEs                 ; Yes        ; |fpga_top|display_data[13]                          ;
; 21:1               ; 6 bits    ; 84 LEs        ; 78 LEs               ; 6 LEs                  ; Yes        ; |fpga_top|display_data[14]                          ;
; 22:1               ; 4 bits    ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; Yes        ; |fpga_top|display_data[7]                           ;
; 22:1               ; 3 bits    ; 42 LEs        ; 42 LEs               ; 0 LEs                  ; Yes        ; |fpga_top|display_data[3]                           ;
; 23:1               ; 3 bits    ; 45 LEs        ; 42 LEs               ; 3 LEs                  ; Yes        ; |fpga_top|display_data[2]                           ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftLeft0        ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftLeft0        ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftLeft0        ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftRight0       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftRight1       ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftLeft0        ;
; 4:1                ; 49 bits   ; 98 LEs        ; 98 LEs               ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|ShiftLeft0        ;
; 32:1               ; 32 bits   ; 672 LEs       ; 672 LEs              ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|ru:u_ru|Mux61               ;
; 32:1               ; 32 bits   ; 672 LEs       ; 672 LEs              ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|ru:u_ru|Mux6                ;
; 21:1               ; 5 bits    ; 70 LEs        ; 55 LEs               ; 15 LEs                 ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux27             ;
; 22:1               ; 8 bits    ; 112 LEs       ; 96 LEs               ; 16 LEs                 ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux12             ;
; 23:1               ; 2 bits    ; 30 LEs        ; 24 LEs               ; 6 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux22             ;
; 21:1               ; 3 bits    ; 42 LEs        ; 33 LEs               ; 9 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux17             ;
; 24:1               ; 3 bits    ; 48 LEs        ; 39 LEs               ; 9 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux29             ;
; 24:1               ; 2 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux6              ;
; 25:1               ; 3 bits    ; 48 LEs        ; 42 LEs               ; 6 LEs                  ; No         ; |fpga_top|monociclo:cpu|alu:u_alu|Mux1              ;
; 516:1              ; 7 bits    ; 2408 LEs      ; 2408 LEs             ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata|Mux26 ;
; 518:1              ; 8 bits    ; 2760 LEs      ; 2760 LEs             ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata|Mux13 ;
; 1030:1             ; 8 bits    ; 5488 LEs      ; 5488 LEs             ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata|Mux2  ;
; 1030:1             ; 7 bits    ; 4802 LEs      ; 4802 LEs             ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata|Mux20 ;
; 3:1                ; 20 bits   ; 40 LEs        ; 0 LEs                ; 40 LEs                 ; Yes        ; |fpga_top|debouncer:debouncer_key1|counter[19]      ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |fpga_top|monociclo:cpu|muxaluB:u_muxaluB|aluB[14]  ;
; 5:1                ; 10 bits   ; 30 LEs        ; 20 LEs               ; 10 LEs                 ; No         ; |fpga_top|monociclo:cpu|muxaluB:u_muxaluB|aluB[2]   ;
; 5:1                ; 10 bits   ; 30 LEs        ; 20 LEs               ; 10 LEs                 ; No         ; |fpga_top|monociclo:cpu|muxaluB:u_muxaluB|aluB[20]  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: debouncer:debouncer_key0 ;
+----------------+---------+--------------------------------------------+
; Parameter Name ; Value   ; Type                                       ;
+----------------+---------+--------------------------------------------+
; DEBOUNCE_TIME  ; 1000000 ; Signed Integer                             ;
+----------------+---------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: debouncer:debouncer_key1 ;
+----------------+---------+--------------------------------------------+
; Parameter Name ; Value   ; Type                                       ;
+----------------+---------+--------------------------------------------+
; DEBOUNCE_TIME  ; 1000000 ; Signed Integer                             ;
+----------------+---------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: clock_divider:clk_div_1sec ;
+----------------+----------+---------------------------------------------+
; Parameter Name ; Value    ; Type                                        ;
+----------------+----------+---------------------------------------------+
; DIVIDER        ; 50000000 ; Signed Integer                              ;
+----------------+----------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "monociclo:cpu"                                                                                     ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                             ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; debug_dm_word[4..7] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "edge_detector:edge_det_key1" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; rst  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "debouncer:debouncer_key1" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; rst  ; Input ; Info     ; Stuck at GND               ;
+------+-------+----------+----------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 9339                        ;
;     CLR               ; 4                           ;
;     CLR SCLR          ; 52                          ;
;     CLR SLD           ; 1                           ;
;     ENA               ; 9185                        ;
;     ENA CLR           ; 2                           ;
;     ENA CLR SLD       ; 8                           ;
;     SCLR              ; 65                          ;
;     plain             ; 22                          ;
; arriav_lcell_comb     ; 30141                       ;
;     arith             ; 163                         ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 129                         ;
;         2 data inputs ; 32                          ;
;     extend            ; 18                          ;
;         7 data inputs ; 18                          ;
;     normal            ; 29928                       ;
;         0 data inputs ; 1                           ;
;         1 data inputs ; 8                           ;
;         2 data inputs ; 110                         ;
;         3 data inputs ; 5264                        ;
;         4 data inputs ; 2251                        ;
;         5 data inputs ; 4071                        ;
;         6 data inputs ; 18223                       ;
;     shared            ; 32                          ;
;         2 data inputs ; 32                          ;
; boundary_port         ; 67                          ;
;                       ;                             ;
; Max LUT depth         ; 20.00                       ;
; Average LUT depth     ; 16.09                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:01:24     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Thu Nov 20 14:04:02 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off rv32i_fpga -c rv32i_fpga
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
    Info (16304): Mode behavior is affected by advanced setting Physical Synthesis Effort Level (default for this mode is Normal)
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/fpga_top.sv
    Info (12023): Found entity 1: fpga_top File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 13
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/sum.sv
    Info (12023): Found entity 1: sum File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/sum.sv Line: 3
Warning (12019): Can't analyze file -- file ../src/signal_selector.sv is missing
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/ru.sv
    Info (12023): Found entity 1: ru File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/ru.sv Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/pc.sv
    Info (12023): Found entity 1: pc File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/pc.sv Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/muxrudata.sv
    Info (12023): Found entity 1: muxrudata File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxrudata.sv Line: 16
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/muxnextpc.sv
    Info (12023): Found entity 1: muxnextpc File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxnextpc.sv Line: 12
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/muxalub.sv
    Info (12023): Found entity 1: muxaluB File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxaluB.sv Line: 12
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/muxalua.sv
    Info (12023): Found entity 1: muxaluA File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/muxaluA.sv Line: 12
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/monociclo.sv
    Info (12023): Found entity 1: monociclo File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 31
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/immgen.sv
    Info (12023): Found entity 1: immgen File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/immgen.sv Line: 14
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/im.sv
    Info (12023): Found entity 1: im File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/im.sv Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/hex_display_6.sv
    Info (12023): Found entity 1: hex_display_6 File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/hex_display_6.sv Line: 8
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/hex_decoder.sv
    Info (12023): Found entity 1: hex_decoder File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/hex_decoder.sv Line: 7
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/edge_detector.sv
    Info (12023): Found entity 1: edge_detector File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/edge_detector.sv Line: 8
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/dm.sv
    Info (12023): Found entity 1: dm File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/dm.sv Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/debouncer.sv
    Info (12023): Found entity 1: debouncer File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/debouncer.sv Line: 8
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/cu.sv
    Info (12023): Found entity 1: cu File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/cu.sv Line: 44
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/clock_divider.sv
    Info (12023): Found entity 1: clock_divider File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/clock_divider.sv Line: 8
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/bru.sv
    Info (12023): Found entity 1: bru File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/bru.sv Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file /sistemasuniversidad/sistemas6/arquitectura/proyecto/rv32i_mono/src/alu.sv
    Info (12023): Found entity 1: alu File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/alu.sv Line: 1
Info (12127): Elaborating entity "fpga_top" for the top level hierarchy
Warning (10230): Verilog HDL assignment warning at fpga_top.sv(155): truncated value with size 32 to match size of target (8) File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 155
Info (12128): Elaborating entity "debouncer" for hierarchy "debouncer:debouncer_key0" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 97
Info (12128): Elaborating entity "edge_detector" for hierarchy "edge_detector:edge_det_key0" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 115
Info (12128): Elaborating entity "clock_divider" for hierarchy "clock_divider:clk_div_1sec" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 137
Info (12128): Elaborating entity "monociclo" for hierarchy "monociclo:cpu" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 213
Info (12128): Elaborating entity "pc" for hierarchy "monociclo:cpu|pc:u_pc" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 130
Info (12128): Elaborating entity "sum" for hierarchy "monociclo:cpu|sum:u_sum" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 136
Info (12128): Elaborating entity "im" for hierarchy "monociclo:cpu|im:u_im" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 142
Warning (10030): Net "mem.data_a" at im.sv(17) has no driver or initial value, using a default initial value '0' File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/im.sv Line: 17
Warning (10030): Net "mem.waddr_a" at im.sv(17) has no driver or initial value, using a default initial value '0' File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/im.sv Line: 17
Warning (10030): Net "mem.we_a" at im.sv(17) has no driver or initial value, using a default initial value '0' File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/im.sv Line: 17
Info (12128): Elaborating entity "cu" for hierarchy "monociclo:cpu|cu:u_cu" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 158
Info (12128): Elaborating entity "ru" for hierarchy "monociclo:cpu|ru:u_ru" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 177
Info (12128): Elaborating entity "immgen" for hierarchy "monociclo:cpu|immgen:u_immgen" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 184
Info (12128): Elaborating entity "muxaluA" for hierarchy "monociclo:cpu|muxaluA:u_muxaluA" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 192
Info (12128): Elaborating entity "muxaluB" for hierarchy "monociclo:cpu|muxaluB:u_muxaluB" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 200
Info (12128): Elaborating entity "bru" for hierarchy "monociclo:cpu|bru:u_bru" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 208
Info (12128): Elaborating entity "alu" for hierarchy "monociclo:cpu|alu:u_alu" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 216
Info (12128): Elaborating entity "muxnextpc" for hierarchy "monociclo:cpu|muxnextpc:u_muxnextpc" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 224
Info (12128): Elaborating entity "dm" for hierarchy "monociclo:cpu|dm:u_dm" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 235
Info (12128): Elaborating entity "muxrudata" for hierarchy "monociclo:cpu|muxrudata:u_muxrudata" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/monociclo.sv Line: 244
Info (12128): Elaborating entity "hex_display_6" for hierarchy "hex_display_6:hex_display" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 266
Info (12128): Elaborating entity "hex_decoder" for hierarchy "hex_display_6:hex_display|hex_decoder:decoder0" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/hex_display_6.sv Line: 19
Warning (19016): Clock multiplexers are found and protected
    Warning (19017): Found clock multiplexer cpu_clk File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 40
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "area" technology mapper which leaves 0 WYSIWYG logic cells and I/Os untouched
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[2]" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 18
    Warning (15610): No output dependent on input pin "KEY[3]" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[7]" File: D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/src/fpga_top.sv Line: 21
Info (21057): Implemented 31234 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 15 input pins
    Info (21059): Implemented 52 output pins
    Info (21061): Implemented 31167 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 5140 megabytes
    Info: Processing ended: Thu Nov 20 14:05:37 2025
    Info: Elapsed time: 00:01:35
    Info: Total CPU time (on all processors): 00:02:11


