{"hands_on_practices": [{"introduction": "将数字电路的功能从描述性规则（如置位、复位、保持）转化为精确的数学表达式，是数字逻辑设计的核心技能。这个练习将指导你通过卡诺图或布尔代数，为由或非门构成的 SR 锁存器推导出其特征方程 $Q_{\\text{next}}$。掌握这一过程不仅能加深你对锁存器工作原理的理解，也是进行更复杂时序电路分析和设计的基础 [@problem_id:1971748]。", "problem": "置位-复位（SR）锁存器是一种基本的双稳态多谐振荡器，在时序数字电路中用作基本存储元件。考虑一个由两个交叉耦合的或非门构成的SR锁存器。该锁存器有两个输入，置位（$S$）和复位（$R$），其一个输出代表当前状态 $Q$。该锁存器的行为是，其下一个状态，记为 $Q_{\\text{next}}$，由输入 $S$ 和 $R$ 以及当前状态 $Q$ 决定。其运行规则如下：\n\n1.  **保持状态**：当 S=0 且 R=0 时，锁存器维持其当前状态，因此 $Q_{\\text{next}} = Q$。\n2.  **置位状态**：当 S=1 且 R=0 时，锁存器被置位，强制其状态为 1，因此 $Q_{\\text{next}} = 1$。\n3.  **复位状态**：当 S=0 且 R=1 时，锁存器被复位，强制其状态为 0，因此 $Q_{\\text{next}} = 0$。\n4.  **禁用状态**：输入组合 S=1 且 R=1 被认为是禁用的，因为它会导致一种逻辑上不一致的状态，其中或非门实现的两个输出都被驱动为 0。为了简化逻辑函数，此条件下的 $Q_{\\text{next}}$ 值被视为“无关项”。\n\n你的任务是推导次态 $Q_{\\text{next}}$ 作为变量 $S$、$R$ 和 $Q$ 的函数的最小积之和（SOP）表达式。积之和表达式是一种布尔表达式，写成一个或多个乘积（与）项的逻辑和（或）。最小表达式定义为包含最少文字数量的表达式。", "solution": "设布尔函数为 $Q_{\\text{next}}(S,R,Q)$。根据运行规则：\n\n- 对于 $S=1, R=0$，无论 $Q=0$ 还是 $Q=1$，$Q_{\\text{next}}$ 都为 1。对应的最小项是 $S\\,\\overline{R}\\,\\overline{Q}$ 和 $S\\,\\overline{R}\\,Q$，它们根据互补律 $\\overline{Q}+Q=1$ 合并为 $S\\,\\overline{R}(\\overline{Q}+Q)=S\\,\\overline{R}$。\n- 对于 $S=0, R=0$，$Q_{\\text{next}}=Q$。这贡献了最小项 $\\overline{S}\\,\\overline{R}\\,Q$（因为此处只有当 $Q=1$ 时才得到 $Q_{\\text{next}}=1$）。\n- 对于 $S=0, R=1$，$Q_{\\text{next}}=0$，不增加任何最小项。\n- 对于 $S=1, R=1$，输出是无关项，这为化简提供了自由度。\n\n因此，根据指定的输出为 1 的情况，初始的积之和表达式为\n$$\nQ_{\\text{next}}=S\\,\\overline{R}+\\overline{S}\\,\\overline{R}\\,Q=\\overline{R}\\,(S+\\overline{S}\\,Q).\n$$\n利用 $S=1, R=1$ 时的无关项集合，通过 $S=S\\,\\overline{R}+S\\,R$ 将 $S\\,\\overline{R}$ 吸收到 $S$ 中，其中 $S\\,R$ 部分完全位于无关项条件内，不影响指定的行为。因此，\n$$\nQ_{\\text{next}}=S+\\overline{S}\\,\\overline{R}\\,Q.\n$$\n应用布尔恒等式 $X+\\overline{X}\\,Y=X+Y$，令 $X=S$ 且 $Y=\\overline{R}\\,Q$，得到最小积之和表达式：\n$$\nQ_{\\text{next}}=S+\\overline{R}\\,Q.\n$$\n根据指定情况进行验证：\n- $S=0, R=0$: $Q_{\\text{next}}=0+\\overline{0}\\,Q=Q$。\n- $S=1, R=0$: $Q_{\\text{next}}=1+\\overline{0}\\,Q=1$。\n- $S=0, R=1$: $Q_{\\text{next}}=0+\\overline{1}\\,Q=0$。\n- $S=1, R=1$: $Q_{\\text{next}}=1+\\overline{1}\\,Q=1$，由于是无关项条件，这个结果是可以接受的。\n\n此表达式有三个文字，在给定约束下是最小的。", "answer": "$$\\boxed{S+\\overline{R}Q}$$", "id": "1971748"}, {"introduction": "在理论学习之外，理解和诊断电路故障是工程师必备的实践能力。本题设定了一个常见的制造缺陷场景：一个或非门被错误地替换为与非门。通过分析这个有缺陷的锁存器，你将学会如何运用基本逻辑门知识来预测非标准电路的行为，并理解一个微小的硬件错误如何导致系统功能发生根本性的改变 [@problem_id:1971721]。", "problem": "标准的置位-复位（SR）锁存器是一种基本的双稳态多谐振荡器，用于存储一位信息。一种常见的实现方式是使用两个交叉耦合的或非门。输入为置位（$S$）和复位（$R$），输出为 $Q$ 及其反相 $Q'$。基于或非门的标准SR锁存器的逻辑连接由方程 $Q = \\text{NOR}(R, Q')$ 和 $Q' = \\text{NOR}(S, Q)$ 定义。\n\n假设一个场景，技术人员在组装一个SR锁存器时犯了一个制造错误。产生 $Q$ 输出的或非门被错误地替换成了一个与非门。产生 $Q'$ 输出的第二个门仍然是原计划的或非门。输入 $S$ 和 $R$ 以常规方式连接到这个故障电路上。\n\n对于这个故障电路，在通电并施加各种输入后，以下哪个陈述正确描述了其长期运行行为？\n\nA. 该电路无法再存储位；其输出 $Q$ 和 $Q'$ 的行为表现为输入 $S$ 和 $R$ 的纯组合逻辑函数。\n\nB. 该电路卡在输出 $Q=0$ 的状态，并且永远无法被置位为 $Q=1$。\n\nC. 该电路功能上像一个正常的SR锁存器，但逻辑是反相的，即 $S=1$ 充当复位，$R=1$ 充当置位。\n\nD. 该电路在第一次被置位后，会永久卡在输出 $Q=1$ 的状态，并且永远无法被复位为 $Q=0$。\n\nE. 对于输入组合 $S=1, R=1$，该电路会变得不稳定并发生振荡。", "solution": "问题要求我们分析一个故障的置位-复位（SR）锁存器，其中一个或非门被替换成了一个与非门。让我们定义控制这个修改后电路的逻辑方程。\n\n标准连接如下：\n- 产生 $Q$ 的门有输入 $R$ 和 $Q'$。\n- 产生 $Q'$ 的门有输入 $S$ 和 $Q$。\n\n根据故障描述，产生 $Q$ 的门是一个与非门，而产生 $Q'$ 的门是一个或非门。因此，该电路的行为由以下布尔表达式描述，其中下一时刻的输出（$Q_{next}$，$Q'_{next}$）是当前输入（$S$, $R$）和当前输出（$Q$, $Q'$）的函数：\n\n1.  $Q_{next} = \\text{NAND}(R, Q') = \\overline{R \\cdot Q'}$\n2.  $Q'_{next} = \\text{NOR}(S, Q) = \\overline{S + Q}$\n\n为了确定整体行为，我们必须分析电路如何在状态之间转换。锁存器的一个关键方面是其能够被“置位”（$Q=1$）和“复位”（$Q=0$）。让我们首先确定“置位”操作是否有效。置位操作对应于输入 $S=1, R=0$。\n\n让我们将 $S=1$ 和 $R=0$ 应用于这些方程，不论 $Q$ 和 $Q'$ 的初始状态如何：\n$Q'_{next} = \\overline{S + Q} = \\overline{1 + Q} = \\overline{1} = 0$。\n输出 $Q'$ 被明确地驱动为0。现在，让我们将这个结果代入 $Q$ 的方程。由于 $Q'$ 将变为 0，这个新值将馈入与非门。\n$Q_{next} = \\overline{R \\cdot Q'_{next}} = \\overline{0 \\cdot 0} = \\overline{0} = 1$。\n因此，输入组合 $S=1, R=0$ 会迫使电路进入稳定状态 $(Q, Q') = (1, 0)$。这意味着“置位”功能正常工作。任何时候施加 $S=1$ 和 $R=0$，输出 $Q$ 都会变为 1。\n\n现在，关键问题是电路是否能从这个状态被“复位”。复位操作意味着使 $Q$ 变为 0。为了测试这一点，我们假设电路处于置位状态，即 $(Q, Q') = (1, 0)$，并分析所有可能输入组合的影响。\n\n**情况1：施加保持输入 ($S=0, R=0$)**\n电路处于状态 $(Q, Q') = (1, 0)$。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{0 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{0 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路保持不变，$Q=1$。没有实现复位。\n\n**情况2：施加复位输入 ($S=0, R=1$)**\n电路处于状态 $(Q, Q') = (1, 0)$。这是对复位功能的主要测试。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{1 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{0 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路再次保持不变。“复位”输入未能将 $Q$ 复位为 0。\n\n**情况3：施加置位输入 ($S=1, R=0$)**\n电路处于状态 $(Q, Q') = (1, 0)$。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{0 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{1 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路保持置位状态，符合预期。\n\n**情况4：施加禁用输入 ($S=1, R=1$)**\n电路处于状态 $(Q, Q') = (1, 0)$。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{1 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{1 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路不振荡；它保持在 $Q=1, Q'=0$ 的稳定状态。\n\n从这个分析中，我们可以得出结论，一旦电路进入 $Q=1$ 的状态（这可以由“置位”输入 $S=1, R=0$ 强制实现），任何输入组合都无法再将 $Q$ 强制回 0。复位功能被永久性地破坏了。因此，电路会卡在 $Q=1$ 的状态。\n\n我们来评估给出的选项：\nA. 电路不是纯组合逻辑的，因为它的下一个状态取决于当前状态，这一点从反馈回路中可以明显看出。这是错误的。\nB. 电路可以被置位为 $Q=1$，所以它不会卡在 $Q=0$。这是错误的。\nC. 其行为不像一个具有反相逻辑的正常锁存器。例如，真正的复位（$Q=0$）是不可能的。这是错误的。\nD. 正如我们的分析所示，一旦电路被置位（$Q$ 变为 1），它就再也不能被复位。这个陈述是正确的。\nE. 对于 $S=1, R=1$，电路并不振荡；它会稳定在 $Q=1, Q'=0$ 的状态。这是错误的。\n\n对该电路行为的正确描述是，它可以被置位，但永远不能被复位。", "answer": "$$\\boxed{D}$$", "id": "1971721"}, {"introduction": "数字电路并非总是处于稳定的静态，其动态行为同样至关重要。这个问题挑战了我们对电路连接的常规认知，探讨了一个由于接线错误而产生的意外反馈回路。通过引入门电路的传播延迟概念，你将分析为何这个错误的连接不会形成一个有效的存储单元，反而会变成一个振荡器，从而揭示电路稳定性和时序问题的本质 [@problem_id:1971755]。", "problem": "一名电子专业的学生接到任务，要求使用两个双输入或非门（NOR gate）构建一个基本的存储元件——置位-复位（SR）锁存器。在标准设计中，这两个门是交叉耦合的：第一个门的输出连接到第二个门的一个输入，第二个门的输出连接到第一个门的一个输入。设两个外部输入为 $S$（Set）和 $R$（Reset），两个输出为 $Q$ 和 $\\bar{Q}$。标准的逻辑方程为 $Q = \\overline{S + \\bar{Q}}$ 和 $\\bar{Q} = \\overline{R + Q}$。\n\n然而，该学生犯了一个接线错误。他们没有交叉耦合这两个门，而是将每个或非门的输出接回其自身的一个输入。由此产生的错误接线电路可用以下逻辑方程描述：\n- 产生输出 $Q$ 的门，其输入为 $S$ 和 $Q$。\n- 产生输出 $\\bar{Q}$ 的门，其输入为 $R$ 和 $\\bar{Q}$。\n\n假设这些门不是理想的，并且具有相同且非零的传播延迟，请分析这个错误接线电路的行为。当输入保持在 $S=0$ 和 $R=0$ 时，下列哪个陈述正确描述了输出 $Q$ 和 $\\bar{Q}$ 的行为？\n\nA. 电路起到透明缓冲器的作用，其中 $Q=S$ 且 $\\bar{Q}=R$。\n\nB. 输出 $Q$ 和 $\\bar{Q}$ 都被强制为稳定的逻辑 0。\n\nC. 输出 $Q$ 和 $\\bar{Q}$ 都被强制为稳定的逻辑 1。\n\nD. 电路的行为与正确接线的SR锁存器完全相同，并保持其先前的状态。\n\nE. 输出 $Q$ 和 $\\bar{Q}$ 都成为独立的振荡器。\n\nF. 电路进入一个单一的稳定状态，其中 $Q=1$ 且 $\\bar{Q}=0$。", "solution": "设每个或非门具有相同且非零的传播延迟 $\\tau$。一个双输入或非门实现 $Y(t)=\\overline{A(t-\\tau)+B(t-\\tau)}$，即，在时间 $t$ 的输出等于其在时间 $t-\\tau$ 时的输入的或非运算结果。\n\n在错误接线的电路中，包含延迟的方程为\n$$\nQ(t)=\\overline{S(t-\\tau)+Q(t-\\tau)},\\qquad \\bar{Q}(t)=\\overline{R(t-\\tau)+\\bar{Q}(t-\\tau)}.\n$$\n对于 $S=0$ 和 $R=0$ 保持恒定的情况，这些方程简化为以下递归关系\n$$\nQ(t)=\\overline{Q(t-\\tau)},\\qquad \\bar{Q}(t)=\\overline{\\bar{Q}(t-\\tau)}.\n$$\n\n首先，不存在静态不动点。为了进行反证，假设存在一个时不变的 $Q(t)=q$，其中 $q\\in\\{0,1\\}$。那么\n$$\nq=\\overline{q},\n$$\n这在布尔逻辑中无解。同样的论证也适用于 $\\bar{Q}$。\n\n接下来，考虑其时间演化。设在某个参考时间 $t_{0}$ 之前瞬间的初始值为 $Q(t_{0}^{-})=q_{0}\\in\\{0,1\\}$。对于 $t\\in[t_{0},t_{0}+\\tau)$，延迟的输入为 $Q(t-\\tau)=q_{0}$，因此\n$$\nQ(t)=\\overline{q_{0}}.\n$$\n对于 $t\\in[t_{0}+\\tau,t_{0}+2\\tau)$，延迟的输入变为 $Q(t-\\tau)=\\overline{q_{0}}$，因此\n$$\nQ(t)=\\overline{\\overline{q_{0}}}=q_{0}.\n$$\n这种模式重复出现，产生一个周期性振荡，满足\n$$\nQ(t+2\\tau)=Q(t),\n$$\n即，周期为 $2\\tau$。将同样的推理独立地应用于 $R=0$ 的第二个门，得到\n$$\n\\bar{Q}(t)=\\overline{\\bar{Q}(t-\\tau)}\n$$\n以及一个相同的周期为 $2\\tau$ 的振荡。因为在这个错误接线的配置中，两个门之间没有交叉耦合，$Q$ 和 $\\bar{Q}$ 是独立演化的：它们是两个独立的单门反馈回路，每个都表现为一个带延迟的自由运行反相器振荡器。它们的频率相等（因为延迟相同），但它们的相位由独立的初始条件决定。\n\n因此，当 $S=0$ 和 $R=0$ 保持低电平时，输出 $Q$ 和 $\\bar{Q}$ 都成为独立的振荡器，而不是稳定的逻辑电平，不是缓冲器，也不是一个正常的锁存器。\n\n正确选项是E。", "answer": "$$\\boxed{E}$$", "id": "1971755"}]}