Fitter report for de1_soc
Sat Jan 29 14:01:53 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Jan 29 14:01:52 2022       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; de1_soc                                     ;
; Top-level Entity Name           ; de1_soc                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 5,718 / 32,070 ( 18 % )                     ;
; Total registers                 ; 6817                                        ;
; Total pins                      ; 141 / 457 ( 31 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 938,640 / 4,065,280 ( 23 % )                ;
; Total RAM Blocks                ; 161 / 397 ( 41 % )                          ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[17]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[21]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[1]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[3]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[13]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[13]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[30]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[31]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[5]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[5]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[2]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|d_writedata[11]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|d_writedata[17]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|i_read~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_1:n1|nios_core_1_ouput_port:ouput_port|data_out[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_1:n1|nios_core_1_ouput_port:ouput_port|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|wait_latency_counter[1]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[1]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[17]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[21]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_src1[9]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[2]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[3]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[3]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[4]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|d_writedata[8]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|d_writedata[14]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|i_read~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_input_port:input_port|irq_mask[2]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_input_port:input_port|irq_mask[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|D_iw[19]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|D_iw[21]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_src1[30]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[2]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[5]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[2]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|data_out[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|data_out[9]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|data_out[12]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|data_out[12]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[9]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[2]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[5]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[6]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[12]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|d_writedata[14]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[18]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[19]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[22]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_bstatus_reg                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_bstatus_reg~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_cmp_result                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_cmp_result~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[5]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_read~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[11]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|d_writedata[16]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_5:n5|nios_core_5_ouput_port:ouput_port|data_out[14]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_5:n5|nios_core_5_ouput_port:ouput_port|data_out[14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|D_iw[18]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[1]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[29]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[5]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[7]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[8]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|d_writedata[11]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_6:n6|nios_core_6_ouput_port:ouput_port|data_out[15]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_6:n6|nios_core_6_ouput_port:ouput_port|data_out[15]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent|hold_waitrequest                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[15]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[0]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src1[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src2[5]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src2[6]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_ctrl_crst                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_ctrl_crst~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[6]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[2]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|d_read~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|d_writedata[14]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|d_writedata[16]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_core_7:n7|nios_core_7_ouput_port:ouput_port|data_out[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_ouput_port:ouput_port|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_7:n7|nios_core_7_ouput_port:ouput_port|data_out[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_7:n7|nios_core_7_ouput_port:ouput_port|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|wait_latency_counter[1]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[1]                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src1[30]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src2[3]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[7]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_read~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_writedata[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_core_8:n8|nios_core_8_ouput_port:ouput_port|data_out[14]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_core_8:n8|nios_core_8_ouput_port:ouput_port|data_out[14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_89i:auto_generated|counter_reg_bit[4]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_89i:auto_generated|counter_reg_bit[4]~DUPLICATE                                           ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                   ; Ignored Source ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Location     ;                ;              ; ADC_CONVST          ; PIN_AJ4                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_DIN             ; PIN_AK4                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_DOUT            ; PIN_AK3                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCLK            ; PIN_AK2                         ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCDAT          ; PIN_K7                          ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK         ; PIN_K8                          ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK            ; PIN_H7                          ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT          ; PIN_J7                          ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK         ; PIN_H8                          ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK             ; PIN_G7                          ; QSF Assignment ;
; Location     ;                ;              ; CLOCK2_50           ; PIN_AA16                        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50           ; PIN_Y26                         ; QSF Assignment ;
; Location     ;                ;              ; CLOCK4_50           ; PIN_K14                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]        ; PIN_AK14                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10]       ; PIN_AG12                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11]       ; PIN_AH13                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12]       ; PIN_AJ14                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]        ; PIN_AH14                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]        ; PIN_AG15                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]        ; PIN_AE14                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]        ; PIN_AB15                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]        ; PIN_AC14                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]        ; PIN_AD14                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]        ; PIN_AF15                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]        ; PIN_AH15                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]        ; PIN_AG13                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]          ; PIN_AF13                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]          ; PIN_AJ12                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N          ; PIN_AF11                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE            ; PIN_AK13                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK            ; PIN_AH12                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N           ; PIN_AG11                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]          ; PIN_AK6                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]         ; PIN_AJ9                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]         ; PIN_AH9                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]         ; PIN_AH8                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]         ; PIN_AH7                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]         ; PIN_AJ6                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]         ; PIN_AJ5                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]          ; PIN_AJ7                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]          ; PIN_AK7                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]          ; PIN_AK8                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]          ; PIN_AK9                         ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]          ; PIN_AG10                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]          ; PIN_AK11                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]          ; PIN_AJ11                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]          ; PIN_AH10                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]          ; PIN_AJ10                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM           ; PIN_AB13                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N          ; PIN_AE13                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM           ; PIN_AK12                        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N           ; PIN_AA13                        ; QSF Assignment ;
; Location     ;                ;              ; FAN_CTRL            ; PIN_AA12                        ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD            ; PIN_AA30                        ; QSF Assignment ;
; Location     ;                ;              ; IRDA_TXD            ; PIN_AB30                        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK             ; PIN_AD7                         ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2            ; PIN_AD9                         ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT             ; PIN_AE7                         ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2            ; PIN_AE9                         ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27            ; PIN_H15                         ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]          ; PIN_D2                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]          ; PIN_B1                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]          ; PIN_E2                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]          ; PIN_B2                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]          ; PIN_D1                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]          ; PIN_E1                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]          ; PIN_C2                          ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]          ; PIN_B3                          ; QSF Assignment ;
; Location     ;                ;              ; TD_HS               ; PIN_A5                          ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N          ; PIN_F6                          ; QSF Assignment ;
; Location     ;                ;              ; TD_VS               ; PIN_A3                          ; QSF Assignment ;
; Location     ;                ;              ; VGA_BLANK_N         ; PIN_F10                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]            ; PIN_B13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]            ; PIN_G13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]            ; PIN_H13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]            ; PIN_F14                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[4]            ; PIN_H14                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[5]            ; PIN_F15                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[6]            ; PIN_G15                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[7]            ; PIN_J14                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_CLK             ; PIN_A11                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]            ; PIN_J9                          ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]            ; PIN_J10                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]            ; PIN_H12                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]            ; PIN_G10                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[4]            ; PIN_G11                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[5]            ; PIN_G12                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[6]            ; PIN_F11                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[7]            ; PIN_E11                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS              ; PIN_B11                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]            ; PIN_A13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]            ; PIN_C13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]            ; PIN_E13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]            ; PIN_B12                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[4]            ; PIN_C12                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[5]            ; PIN_D12                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[6]            ; PIN_E12                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[7]            ; PIN_F13                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_SYNC_N          ; PIN_C10                         ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS              ; PIN_D11                         ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; ADC_CONVST          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; ADC_DIN             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; ADC_DOUT            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; ADC_SCLK            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; AUD_ADCDAT          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; AUD_ADCLRCK         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; AUD_BCLK            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; AUD_DACDAT          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; AUD_DACLRCK         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; AUD_XCK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; CLOCK2_50           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; CLOCK3_50           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; CLOCK4_50           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[0]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[10]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[11]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[12]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[1]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[2]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[3]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[4]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[5]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[6]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[7]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[8]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_ADDR[9]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_BA[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_BA[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_CAS_N          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_CKE            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_CLK            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_CS_N           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[10]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[11]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[12]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[13]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[14]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[15]         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[8]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_DQ[9]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_LDQM           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_RAS_N          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_UDQM           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; DRAM_WE_N           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; FAN_CTRL            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_RZQ        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_KEY             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_LED             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_UART_RX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_UART_TX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; HPS_USB_STP         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; IRDA_RXD            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; IRDA_TXD            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; PS2_CLK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; PS2_CLK2            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; PS2_DAT             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; PS2_DAT2            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_CLK27            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_DATA[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_HS               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_RESET_N          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; TD_VS               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_BLANK_N         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[0]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[1]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[2]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[3]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[4]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[5]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[6]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_B[7]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_CLK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[0]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[1]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[2]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[3]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[4]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[5]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[6]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_G[7]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_HS              ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[0]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[1]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[2]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[3]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[4]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[5]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[6]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_R[7]            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_SYNC_N          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; de1_soc        ;              ; VGA_VS              ; 3.3-V LVTTL                     ; QSF Assignment ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17769 ) ; 0.00 % ( 0 / 17769 )       ; 0.00 % ( 0 / 17769 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17769 ) ; 0.00 % ( 0 / 17769 )       ; 0.00 % ( 0 / 17769 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16584 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 182 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 994 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,718 / 32,070        ; 18 %  ;
; ALMs needed [=A-B+C]                                        ; 5,718                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,602 / 32,070        ; 21 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,325                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,376                 ;       ;
;         [c] ALMs used for registers                         ; 901                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 904 / 32,070          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 19                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 832 / 3,207           ; 26 %  ;
;     -- Logic LABs                                           ; 832                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 10,112                ;       ;
;     -- 7 input functions                                    ; 68                    ;       ;
;     -- 6 input functions                                    ; 1,427                 ;       ;
;     -- 5 input functions                                    ; 2,669                 ;       ;
;     -- 4 input functions                                    ; 2,493                 ;       ;
;     -- <=3 input functions                                  ; 3,455                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 891                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,817                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,452 / 64,140        ; 10 %  ;
;         -- Secondary logic registers                        ; 365 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,494                 ;       ;
;         -- Routing optimization registers                   ; 323                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 141 / 457             ; 31 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 161 / 397             ; 41 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 938,640 / 4,065,280   ; 23 %  ;
; Total block memory implementation bits                      ; 1,648,640 / 4,065,280 ; 41 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.2% / 5.5% / 4.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 24.3% / 26.3% / 20.7% ;       ;
; Maximum fan-out                                             ; 6581                  ;       ;
; Highest non-global fan-out                                  ; 957                   ;       ;
; Total fan-out                                               ; 67993                 ;       ;
; Average fan-out                                             ; 3.71                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5439 / 32070 ( 17 % ) ; 57 / 32070 ( < 1 % ) ; 222 / 32070 ( < 1 % )          ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5439                  ; 57                   ; 222                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6131 / 32070 ( 19 % ) ; 74 / 32070 ( < 1 % ) ; 398 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2234                  ; 20                   ; 72                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3281                  ; 29                   ; 66                             ; 0                              ;
;         [c] ALMs used for registers                         ; 616                   ; 25                   ; 260                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 711 / 32070 ( 2 % )   ; 18 / 32070 ( < 1 % ) ; 176 / 32070 ( < 1 % )          ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 19 / 32070 ( < 1 % )  ; 1 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 1                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 19                    ; 0                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 753 / 3207 ( 23 % )   ; 11 / 3207 ( < 1 % )  ; 80 / 3207 ( 2 % )              ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 753                   ; 11                   ; 80                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 9768                  ; 91                   ; 253                            ; 0                              ;
;     -- 7 input functions                                    ; 68                    ; 0                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 1362                  ; 12                   ; 53                             ; 0                              ;
;     -- 5 input functions                                    ; 2602                  ; 25                   ; 42                             ; 0                              ;
;     -- 4 input functions                                    ; 2453                  ; 17                   ; 23                             ; 0                              ;
;     -- <=3 input functions                                  ; 3283                  ; 37                   ; 135                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 492                   ; 23                   ; 376                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 5699 / 64140 ( 9 % )  ; 89 / 64140 ( < 1 % ) ; 664 / 64140 ( 1 % )            ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 322 / 64140 ( < 1 % ) ; 6 / 64140 ( < 1 % )  ; 37 / 64140 ( < 1 % )           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 5708                  ; 91                   ; 695                            ; 0                              ;
;         -- Routing optimization registers                   ; 313                   ; 4                    ; 6                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 141                   ; 0                    ; 0                              ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 545424                ; 0                    ; 393216                         ; 0                              ;
; Total block memory implementation bits                      ; 1157120               ; 0                    ; 491520                         ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 113 / 397 ( 28 % )    ; 0 / 397 ( 0 % )      ; 48 / 397 ( 12 % )              ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 73                    ; 138                  ; 1163                           ; 1                              ;
;     -- Registered Input Connections                         ; 0                     ; 104                  ; 754                            ; 0                              ;
;     -- Output Connections                                   ; 585                   ; 289                  ; 34                             ; 467                            ;
;     -- Registered Output Connections                        ; 26                    ; 289                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 63827                 ; 974                  ; 5909                           ; 476                            ;
;     -- Registered Connections                               ; 27753                 ; 768                  ; 4090                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 146                   ; 0                    ; 512                            ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 280                            ; 127                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 512                   ; 280                  ; 64                             ; 341                            ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 127                  ; 341                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 18                    ; 45                   ; 167                            ; 4                              ;
;     -- Output Ports                                         ; 103                   ; 62                   ; 65                             ; 9                              ;
;     -- Bidir Ports                                          ; 73                    ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 27                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 51                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 19                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 52                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 66                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 53                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 6581                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 957                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[0]     ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10]    ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11]    ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12]    ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13]    ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14]    ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15]    ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16]    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17]    ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18]    ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19]    ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23]    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24]    ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25]    ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26]    ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27]    ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28]    ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29]    ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31]    ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[32]    ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[33]    ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[34]    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[35]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]     ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]     ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]     ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]     ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]     ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[0]     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[10]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[11]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[12]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[13]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[14]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[15]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[16]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[17]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[18]    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[19]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[1]     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[20]    ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[21]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[22]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[23]    ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[24]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[25]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[26]    ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[27]    ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[28]    ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[29]    ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[2]     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[30]    ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[31]    ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[32]    ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[33]    ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[34]    ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[35]    ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[3]     ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[4]     ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[5]     ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[6]     ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[7]     ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[8]     ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[9]     ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 79 / 80 ( 99 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 80 ( 3 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
; GPIO_0[0]     ; Missing drive strength and slew rate ;
; GPIO_0[1]     ; Missing drive strength and slew rate ;
; GPIO_0[2]     ; Missing drive strength and slew rate ;
; GPIO_0[3]     ; Missing drive strength and slew rate ;
; GPIO_0[4]     ; Missing drive strength and slew rate ;
; GPIO_0[5]     ; Missing drive strength and slew rate ;
; GPIO_0[6]     ; Missing drive strength and slew rate ;
; GPIO_0[7]     ; Missing drive strength and slew rate ;
; GPIO_0[8]     ; Missing drive strength and slew rate ;
; GPIO_0[9]     ; Missing drive strength and slew rate ;
; GPIO_0[10]    ; Missing drive strength and slew rate ;
; GPIO_0[11]    ; Missing drive strength and slew rate ;
; GPIO_0[12]    ; Missing drive strength and slew rate ;
; GPIO_0[13]    ; Missing drive strength and slew rate ;
; GPIO_0[14]    ; Missing drive strength and slew rate ;
; GPIO_0[15]    ; Missing drive strength and slew rate ;
; GPIO_0[16]    ; Missing drive strength and slew rate ;
; GPIO_0[17]    ; Missing drive strength and slew rate ;
; GPIO_0[18]    ; Missing drive strength and slew rate ;
; GPIO_0[19]    ; Missing drive strength and slew rate ;
; GPIO_0[20]    ; Missing drive strength and slew rate ;
; GPIO_0[21]    ; Missing drive strength and slew rate ;
; GPIO_0[22]    ; Missing drive strength and slew rate ;
; GPIO_0[23]    ; Missing drive strength and slew rate ;
; GPIO_0[24]    ; Missing drive strength and slew rate ;
; GPIO_0[25]    ; Missing drive strength and slew rate ;
; GPIO_0[26]    ; Missing drive strength and slew rate ;
; GPIO_0[27]    ; Missing drive strength and slew rate ;
; GPIO_0[28]    ; Missing drive strength and slew rate ;
; GPIO_0[29]    ; Missing drive strength and slew rate ;
; GPIO_0[30]    ; Missing drive strength and slew rate ;
; GPIO_0[31]    ; Missing drive strength and slew rate ;
; GPIO_0[32]    ; Missing drive strength and slew rate ;
; GPIO_0[33]    ; Missing drive strength and slew rate ;
; GPIO_0[34]    ; Missing drive strength and slew rate ;
; GPIO_0[35]    ; Missing drive strength and slew rate ;
; GPIO_1[0]     ; Missing drive strength and slew rate ;
; GPIO_1[1]     ; Missing drive strength and slew rate ;
; GPIO_1[2]     ; Missing drive strength and slew rate ;
; GPIO_1[3]     ; Missing drive strength and slew rate ;
; GPIO_1[4]     ; Missing drive strength and slew rate ;
; GPIO_1[5]     ; Missing drive strength and slew rate ;
; GPIO_1[6]     ; Missing drive strength and slew rate ;
; GPIO_1[7]     ; Missing drive strength and slew rate ;
; GPIO_1[8]     ; Missing drive strength and slew rate ;
; GPIO_1[9]     ; Missing drive strength and slew rate ;
; GPIO_1[10]    ; Missing drive strength and slew rate ;
; GPIO_1[11]    ; Missing drive strength and slew rate ;
; GPIO_1[12]    ; Missing drive strength and slew rate ;
; GPIO_1[13]    ; Missing drive strength and slew rate ;
; GPIO_1[14]    ; Missing drive strength and slew rate ;
; GPIO_1[15]    ; Missing drive strength and slew rate ;
; GPIO_1[16]    ; Missing drive strength and slew rate ;
; GPIO_1[17]    ; Missing drive strength and slew rate ;
; GPIO_1[18]    ; Missing drive strength and slew rate ;
; GPIO_1[19]    ; Missing drive strength and slew rate ;
; GPIO_1[20]    ; Missing drive strength and slew rate ;
; GPIO_1[21]    ; Missing drive strength and slew rate ;
; GPIO_1[22]    ; Missing drive strength and slew rate ;
; GPIO_1[23]    ; Missing drive strength and slew rate ;
; GPIO_1[24]    ; Missing drive strength and slew rate ;
; GPIO_1[25]    ; Missing drive strength and slew rate ;
; GPIO_1[26]    ; Missing drive strength and slew rate ;
; GPIO_1[27]    ; Missing drive strength and slew rate ;
; GPIO_1[28]    ; Missing drive strength and slew rate ;
; GPIO_1[29]    ; Missing drive strength and slew rate ;
; GPIO_1[30]    ; Missing drive strength and slew rate ;
; GPIO_1[31]    ; Missing drive strength and slew rate ;
; GPIO_1[32]    ; Missing drive strength and slew rate ;
; GPIO_1[33]    ; Missing drive strength and slew rate ;
; GPIO_1[34]    ; Missing drive strength and slew rate ;
; GPIO_1[35]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                          ; Entity Name                                     ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
; |de1_soc                                                                                                                                ; 5718.0 (7.5)         ; 6601.5 (9.8)                     ; 903.0 (2.3)                                       ; 19.5 (0.0)                       ; 0.0 (0.0)            ; 10112 (16)          ; 6817 (10)                 ; 0 (0)         ; 938640            ; 161   ; 0          ; 141  ; 0            ; |de1_soc                                                                                                                                                                                                                                                                                                                                                                                     ; de1_soc                                         ; work         ;
;    |NOC_MESH:mynoc|                                                                                                                     ; 2634.3 (0.0)         ; 3086.9 (0.0)                     ; 453.2 (0.0)                                       ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 5156 (0)            ; 2250 (0)                  ; 0 (0)         ; 4752              ; 33    ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc                                                                                                                                                                                                                                                                                                                                                                      ; NOC_MESH                                        ; work         ;
;       |routercc:router_gen[0].router|                                                                                                   ; 242.4 (0.0)          ; 277.6 (0.0)                      ; 35.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 452 (0)             ; 213 (0)                   ; 0 (0)         ; 432               ; 3     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 47.0 (8.3)           ; 59.1 (8.5)                       ; 12.1 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (12)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 38.7 (38.7)          ; 50.6 (50.6)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 6.8 (2.8)            ; 7.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 6 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 49.9 (9.2)           ; 62.7 (9.7)                       ; 12.8 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (12)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 40.7 (40.7)          ; 53.1 (53.1)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 7.0 (3.0)            ; 7.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 6 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 44.8 (8.0)           ; 55.2 (8.7)                       ; 10.5 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (13)             ; 49 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 36.8 (36.8)          ; 46.6 (46.6)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 48 (48)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 70.2 (39.5)          ; 70.2 (39.8)                      ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (72)            ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 25.0 (25.0)          ; 25.0 (25.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[1].router|                                                                                                   ; 353.9 (0.0)          ; 398.2 (0.0)                      ; 44.7 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 681 (0)             ; 273 (0)                   ; 0 (0)         ; 576               ; 4     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 80.2 (80.2)          ; 83.5 (83.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 177 (177)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 45.8 (7.0)           ; 59.5 (8.0)                       ; 13.7 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (10)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 38.8 (38.8)          ; 51.5 (51.5)                      ; 12.7 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 6.0 (2.0)            ; 6.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (4)              ; 6 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 46.9 (8.5)           ; 55.7 (8.5)                       ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 38.4 (38.4)          ; 47.2 (47.2)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 47.5 (8.2)           ; 56.8 (8.2)                       ; 9.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 88 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 39.4 (39.4)          ; 48.7 (48.7)                      ; 9.5 (9.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 77 (77)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 39.0 (5.2)           ; 47.5 (5.2)                       ; 8.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 85 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 33.5 (33.5)          ; 42.3 (42.3)                      ; 9.0 (9.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 76 (76)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 88.3 (49.7)          ; 89.2 (50.3)                      ; 0.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 145 (90)            ; 59 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 27.7 (27.7)          ; 28.5 (28.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[2].router|                                                                                                   ; 215.6 (0.0)          ; 246.7 (0.0)                      ; 31.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 426 (0)             ; 213 (0)                   ; 0 (0)         ; 432               ; 3     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 28.2 (28.2)          ; 29.7 (29.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 44.6 (5.8)           ; 54.2 (5.8)                       ; 9.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (8)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 38.3 (38.3)          ; 48.4 (48.4)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 45.5 (7.3)           ; 54.8 (7.3)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.8 (37.8)          ; 47.5 (47.5)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 38.2 (5.8)           ; 48.8 (6.3)                       ; 10.7 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 32.3 (32.3)          ; 42.5 (42.5)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 58.2 (47.0)          ; 58.2 (47.8)                      ; 0.0 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (85)            ; 55 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[3].router|                                                                                                   ; 353.1 (0.0)          ; 413.4 (0.0)                      ; 60.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 682 (0)             ; 271 (0)                   ; 0 (0)         ; 576               ; 4     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 77.2 (77.2)          ; 90.0 (90.0)                      ; 12.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 178 (178)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 47.3 (7.8)           ; 59.6 (7.8)                       ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 39.2 (39.2)          ; 51.7 (51.7)                      ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 47.3 (8.3)           ; 58.2 (9.0)                       ; 10.8 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 39.0 (39.0)          ; 49.2 (49.2)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 45.9 (8.0)           ; 56.5 (8.0)                       ; 10.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (10)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.9 (37.9)          ; 48.5 (48.5)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 6.0 (2.2)            ; 8.0 (3.0)                        ; 2.0 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (4)              ; 6 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 3.8 (3.8)            ; 5.0 (5.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 39.0 (5.3)           ; 48.0 (5.7)                       ; 9.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 33.7 (33.7)          ; 42.3 (42.3)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 90.3 (53.5)          ; 93.2 (55.3)                      ; 2.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (89)            ; 57 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 28.0 (28.0)          ; 29.0 (29.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[4].router|                                                                                                   ; 381.8 (0.0)          ; 468.0 (0.0)                      ; 86.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 765 (0)             ; 321 (0)                   ; 0 (0)         ; 720               ; 5     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 82.7 (82.7)          ; 110.3 (110.3)                    ; 27.7 (27.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 189 (189)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 43.4 (8.0)           ; 54.3 (8.3)                       ; 10.9 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 35.4 (35.4)          ; 46.0 (46.0)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 43.9 (9.0)           ; 54.5 (9.5)                       ; 10.7 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (12)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 34.8 (34.8)          ; 45.0 (45.0)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 43.4 (8.0)           ; 54.1 (8.5)                       ; 10.7 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 35.4 (35.4)          ; 45.6 (45.6)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 44.1 (8.3)           ; 54.7 (8.3)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 35.8 (35.8)          ; 46.4 (46.4)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 35.3 (5.7)           ; 46.5 (7.0)                       ; 11.2 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 29.7 (29.7)          ; 39.5 (39.5)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 89.0 (54.8)          ; 93.5 (59.2)                      ; 4.5 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (101)           ; 61 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 28.0 (28.0)          ; 28.3 (28.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[5].router|                                                                                                   ; 330.8 (0.0)          ; 385.2 (0.0)                      ; 54.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 645 (0)             ; 267 (0)                   ; 0 (0)         ; 576               ; 4     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 74.7 (74.7)          ; 81.2 (81.2)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (170)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 45.2 (7.0)           ; 57.6 (10.5)                      ; 12.4 (3.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 38.2 (38.2)          ; 47.1 (47.1)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 46.1 (8.0)           ; 56.3 (8.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.8 (37.8)          ; 48.3 (48.3)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 43.3 (7.3)           ; 56.7 (8.7)                       ; 13.5 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (10)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 35.9 (35.9)          ; 48.1 (48.1)                      ; 12.2 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 37.2 (4.9)           ; 46.3 (5.7)                       ; 9.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 32.2 (32.2)          ; 40.7 (40.7)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 84.2 (60.5)          ; 86.7 (62.8)                      ; 2.5 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (102)           ; 58 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 19.3 (19.3)          ; 19.3 (19.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[6].router|                                                                                                   ; 212.8 (0.0)          ; 248.8 (0.0)                      ; 36.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 423 (0)             ; 212 (0)                   ; 0 (0)         ; 432               ; 3     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 28.5 (28.5)          ; 33.7 (33.7)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 44.1 (7.0)           ; 54.3 (7.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.1 (37.1)          ; 47.3 (47.3)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 45.2 (8.0)           ; 54.9 (8.0)                       ; 9.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.2 (37.2)          ; 46.9 (46.9)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 38.2 (5.3)           ; 47.9 (6.0)                       ; 9.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 32.9 (32.9)          ; 41.9 (41.9)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 55.8 (45.3)          ; 57.0 (46.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (83)             ; 54 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[7].router|                                                                                                   ; 332.2 (0.0)          ; 396.1 (0.0)                      ; 63.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 649 (0)             ; 267 (0)                   ; 0 (0)         ; 576               ; 4     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 74.7 (74.7)          ; 85.0 (85.0)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 41.1 (5.3)           ; 52.7 (6.0)                       ; 11.7 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (8)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 35.7 (35.7)          ; 46.7 (46.7)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 45.4 (7.5)           ; 56.7 (8.0)                       ; 11.3 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.9 (37.9)          ; 48.7 (48.7)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 45.1 (7.2)           ; 60.2 (8.8)                       ; 15.1 (1.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.9 (37.9)          ; 51.3 (51.3)                      ; 13.4 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 37.8 (5.5)           ; 49.4 (7.2)                       ; 11.7 (1.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (11)             ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 32.3 (32.3)          ; 42.3 (42.3)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 87.7 (53.3)          ; 91.5 (56.3)                      ; 3.8 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 143 (95)            ; 58 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 29.0 (29.0)          ; 29.5 (29.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;             |routingMechanism:rm1|                                                                                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|routingMechanism:rm1                                                                                                                                                                                                                                                                                              ; routingMechanism                                ; work         ;
;       |routercc:router_gen[8].router|                                                                                                   ; 211.7 (0.0)          ; 252.9 (0.0)                      ; 41.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 433 (0)             ; 213 (0)                   ; 0 (0)         ; 432               ; 3     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router                                                                                                                                                                                                                                                                                                                                        ; routercc                                        ; work         ;
;          |crossbar:crossbar|                                                                                                            ; 27.0 (27.0)          ; 29.2 (29.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|crossbar:crossbar                                                                                                                                                                                                                                                                                                                      ; crossbar                                        ; work         ;
;          |phoenix_buffer:phbuffer_gen[0].buffer|                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[0].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[1].buffer|                                                                                        ; 42.3 (5.2)           ; 54.2 (6.2)                       ; 11.8 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (8)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 37.2 (37.2)          ; 48.0 (48.0)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[2].buffer|                                                                                        ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[2].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;          |phoenix_buffer:phbuffer_gen[3].buffer|                                                                                        ; 44.9 (6.6)           ; 57.7 (6.6)                       ; 12.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 38.1 (38.1)          ; 51.1 (51.1)                      ; 13.0 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |phoenix_buffer:phbuffer_gen[4].buffer|                                                                                        ; 37.0 (6.0)           ; 47.8 (6.7)                       ; 10.9 (0.7)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 82 (9)              ; 52 (1)                    ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer                                                                                                                                                                                                                                                                                                  ; phoenix_buffer                                  ; work         ;
;             |fifo_buffer:CBUF|                                                                                                          ; 31.0 (31.0)          ; 41.2 (41.2)                      ; 10.3 (10.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 73 (73)             ; 51 (51)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF                                                                                                                                                                                                                                                                                 ; fifo_buffer                                     ; work         ;
;                |altsyncram:buff_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                                      ; work         ;
;                   |altsyncram_vfn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vfn1                                 ; work         ;
;          |switchcontrol:swctrl|                                                                                                         ; 59.5 (48.3)          ; 62.7 (51.7)                      ; 3.2 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (94)            ; 55 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl                                                                                                                                                                                                                                                                                                                   ; switchcontrol                                   ; work         ;
;             |FixedPriorityArbiter:fp1|                                                                                                  ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|FixedPriorityArbiter:fp1                                                                                                                                                                                                                                                                                          ; FixedPriorityArbiter                            ; work         ;
;             |RoundRobinArbiter:rr1|                                                                                                     ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|RoundRobinArbiter:rr1                                                                                                                                                                                                                                                                                             ; RoundRobinArbiter                               ; work         ;
;    |broadcast:gen|                                                                                                                      ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|broadcast:gen                                                                                                                                                                                                                                                                                                                                                                       ; broadcast                                       ; work         ;
;    |nios_core_1:n1|                                                                                                                     ; 346.9 (0.0)          ; 367.5 (0.0)                      ; 26.1 (0.0)                                        ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 569 (0)             ; 480 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_1                                     ; nios_core_1  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_1  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_1  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_1  ;
;       |nios_core_1_input_port:input_port|                                                                                               ; 17.3 (17.3)          ; 18.0 (18.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_1_input_port                          ; nios_core_1  ;
;       |nios_core_1_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 67.5 (0.0)           ; 68.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_1_mm_interconnect_0                   ; nios_core_1  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_1  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_1  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_1  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_1  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_1  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_1  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 8.3 (8.3)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_1  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_1  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.9 (7.9)            ; 8.1 (8.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_1  ;
;          |nios_core_1_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_1_mm_interconnect_0_cmd_demux         ; nios_core_1  ;
;          |nios_core_1_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 24.3 (22.0)          ; 24.1 (21.8)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 55 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_1_mm_interconnect_0_cmd_mux           ; nios_core_1  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_1  ;
;          |nios_core_1_mm_interconnect_0_router:router|                                                                                  ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_1_mm_interconnect_0_router            ; nios_core_1  ;
;          |nios_core_1_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_1_mm_interconnect_0_rsp_demux         ; nios_core_1  ;
;          |nios_core_1_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.6 (7.6)            ; 7.6 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_1_mm_interconnect_0_rsp_mux           ; nios_core_1  ;
;       |nios_core_1_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 250.9 (250.9)        ; 260.1 (260.1)                    ; 14.4 (14.4)                                       ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 401 (401)           ; 343 (343)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_1_nios2_qsys_0                        ; nios_core_1  ;
;          |nios_core_1_nios2_qsys_0_register_bank_a_module:nios_core_1_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_a_module:nios_core_1_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_1_nios2_qsys_0_register_bank_a_module ; nios_core_1  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_a_module:nios_core_1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_3in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_a_module:nios_core_1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_3in1:auto_generated                                                                                                                                                                              ; altsyncram_3in1                                 ; work         ;
;          |nios_core_1_nios2_qsys_0_register_bank_b_module:nios_core_1_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_b_module:nios_core_1_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_1_nios2_qsys_0_register_bank_b_module ; nios_core_1  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_b_module:nios_core_1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_4in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_b_module:nios_core_1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_4in1:auto_generated                                                                                                                                                                              ; altsyncram_4in1                                 ; work         ;
;       |nios_core_1_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_1_onchip_memory2_0                    ; nios_core_1  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_ptr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ptr1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_ptr1                                 ; work         ;
;       |nios_core_1_ouput_port:ouput_port|                                                                                               ; 8.2 (8.2)            ; 13.2 (13.2)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_1:n1|nios_core_1_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_1_ouput_port                          ; nios_core_1  ;
;    |nios_core_2:n2|                                                                                                                     ; 344.2 (0.0)          ; 363.5 (0.0)                      ; 21.8 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 569 (0)             ; 475 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_2                                     ; nios_core_2  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_2  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_2  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_2  ;
;       |nios_core_2_input_port:input_port|                                                                                               ; 20.5 (20.5)          ; 20.7 (20.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_2_input_port                          ; nios_core_2  ;
;       |nios_core_2_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 65.1 (0.0)           ; 69.5 (0.0)                       ; 4.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_2_mm_interconnect_0                   ; nios_core_2  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_2  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_2  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_2  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_2  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_2  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_2  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 6.9 (6.9)            ; 8.8 (8.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_2  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_2  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_2  ;
;          |nios_core_2_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_2_mm_interconnect_0_cmd_demux         ; nios_core_2  ;
;          |nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 24.6 (22.4)          ; 26.3 (24.5)                      ; 1.7 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (50)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_2_mm_interconnect_0_cmd_mux           ; nios_core_2  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_2  ;
;          |nios_core_2_mm_interconnect_0_router:router|                                                                                  ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_2_mm_interconnect_0_router            ; nios_core_2  ;
;          |nios_core_2_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_2_mm_interconnect_0_rsp_demux         ; nios_core_2  ;
;          |nios_core_2_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.4 (7.4)            ; 7.4 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_2_mm_interconnect_0_rsp_mux           ; nios_core_2  ;
;       |nios_core_2_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 248.1 (248.1)        ; 252.5 (252.5)                    ; 6.8 (6.8)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 395 (395)           ; 338 (338)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_2_nios2_qsys_0                        ; nios_core_2  ;
;          |nios_core_2_nios2_qsys_0_register_bank_a_module:nios_core_2_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_a_module:nios_core_2_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_2_nios2_qsys_0_register_bank_a_module ; nios_core_2  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_a_module:nios_core_2_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_5in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_a_module:nios_core_2_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_5in1:auto_generated                                                                                                                                                                              ; altsyncram_5in1                                 ; work         ;
;          |nios_core_2_nios2_qsys_0_register_bank_b_module:nios_core_2_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_b_module:nios_core_2_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_2_nios2_qsys_0_register_bank_b_module ; nios_core_2  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_b_module:nios_core_2_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_6in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_b_module:nios_core_2_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_6in1:auto_generated                                                                                                                                                                              ; altsyncram_6in1                                 ; work         ;
;       |nios_core_2_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_2_onchip_memory2_0                    ; nios_core_2  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_qtr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_qtr1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_qtr1                                 ; work         ;
;       |nios_core_2_ouput_port:ouput_port|                                                                                               ; 7.4 (7.4)            ; 12.8 (12.8)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_2:n2|nios_core_2_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_2_ouput_port                          ; nios_core_2  ;
;    |nios_core_3:n3|                                                                                                                     ; 346.2 (0.0)          ; 376.8 (0.0)                      ; 31.2 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 570 (0)             ; 470 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_3                                     ; nios_core_3  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_3  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_3  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_3  ;
;       |nios_core_3_input_port:input_port|                                                                                               ; 18.7 (18.7)          ; 19.4 (19.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_3_input_port                          ; nios_core_3  ;
;       |nios_core_3_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 66.0 (0.0)           ; 70.9 (0.0)                       ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_3_mm_interconnect_0                   ; nios_core_3  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_3  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.6 (3.6)            ; 3.7 (3.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_3  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_3  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_3  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_3  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_3  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 8.6 (8.6)            ; 9.7 (9.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_3  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_3  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.3 (7.3)            ; 7.7 (7.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_3  ;
;          |nios_core_3_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 4.3 (4.3)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_3_mm_interconnect_0_cmd_demux         ; nios_core_3  ;
;          |nios_core_3_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 23.5 (21.6)          ; 26.1 (24.2)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_3_mm_interconnect_0_cmd_mux           ; nios_core_3  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_3  ;
;          |nios_core_3_mm_interconnect_0_router:router|                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_3_mm_interconnect_0_router            ; nios_core_3  ;
;          |nios_core_3_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_3_mm_interconnect_0_rsp_demux         ; nios_core_3  ;
;          |nios_core_3_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.6 (7.6)            ; 7.6 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_3_mm_interconnect_0_rsp_mux           ; nios_core_3  ;
;       |nios_core_3_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 248.4 (248.4)        ; 265.5 (265.5)                    ; 17.6 (17.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 402 (402)           ; 331 (331)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_3_nios2_qsys_0                        ; nios_core_3  ;
;          |nios_core_3_nios2_qsys_0_register_bank_a_module:nios_core_3_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_a_module:nios_core_3_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_3_nios2_qsys_0_register_bank_a_module ; nios_core_3  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_a_module:nios_core_3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_7in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_a_module:nios_core_3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_7in1:auto_generated                                                                                                                                                                              ; altsyncram_7in1                                 ; work         ;
;          |nios_core_3_nios2_qsys_0_register_bank_b_module:nios_core_3_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_b_module:nios_core_3_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_3_nios2_qsys_0_register_bank_b_module ; nios_core_3  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_b_module:nios_core_3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_8in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_b_module:nios_core_3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_8in1:auto_generated                                                                                                                                                                              ; altsyncram_8in1                                 ; work         ;
;       |nios_core_3_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_3_onchip_memory2_0                    ; nios_core_3  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_rtr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rtr1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_rtr1                                 ; work         ;
;       |nios_core_3_ouput_port:ouput_port|                                                                                               ; 10.1 (10.1)          ; 13.0 (13.0)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_3:n3|nios_core_3_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_3_ouput_port                          ; nios_core_3  ;
;    |nios_core_4:n4|                                                                                                                     ; 349.3 (0.0)          ; 384.7 (0.0)                      ; 36.3 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 575 (0)             ; 463 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_4                                     ; nios_core_4  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_4  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_4  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_4  ;
;       |nios_core_4_input_port:input_port|                                                                                               ; 18.5 (18.5)          ; 21.8 (21.8)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_4_input_port                          ; nios_core_4  ;
;       |nios_core_4_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 71.6 (0.0)           ; 75.6 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_4_mm_interconnect_0                   ; nios_core_4  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_4  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_4  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_4  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_4  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.5 (4.5)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_4  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_4  ;
;          |altera_merlin_slave_agent:input_port_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:input_port_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                       ; nios_core_4  ;
;          |altera_merlin_slave_agent:ouput_port_s1_agent|                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ouput_port_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                       ; nios_core_4  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 8.4 (8.4)            ; 9.9 (9.9)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_4  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_4  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_4  ;
;          |nios_core_4_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_4_mm_interconnect_0_cmd_demux         ; nios_core_4  ;
;          |nios_core_4_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 25.3 (23.1)          ; 25.3 (23.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_4_mm_interconnect_0_cmd_mux           ; nios_core_4  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_4  ;
;          |nios_core_4_mm_interconnect_0_router:router|                                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_4_mm_interconnect_0_router            ; nios_core_4  ;
;          |nios_core_4_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_4_mm_interconnect_0_rsp_demux         ; nios_core_4  ;
;          |nios_core_4_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_4_mm_interconnect_0_rsp_mux           ; nios_core_4  ;
;       |nios_core_4_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 247.7 (247.7)        ; 264.8 (264.8)                    ; 18.1 (18.1)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 397 (397)           ; 329 (329)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_4_nios2_qsys_0                        ; nios_core_4  ;
;          |nios_core_4_nios2_qsys_0_register_bank_a_module:nios_core_4_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_a_module:nios_core_4_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_4_nios2_qsys_0_register_bank_a_module ; nios_core_4  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_a_module:nios_core_4_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_9in1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_a_module:nios_core_4_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_9in1:auto_generated                                                                                                                                                                              ; altsyncram_9in1                                 ; work         ;
;          |nios_core_4_nios2_qsys_0_register_bank_b_module:nios_core_4_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_b_module:nios_core_4_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_4_nios2_qsys_0_register_bank_b_module ; nios_core_4  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_b_module:nios_core_4_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_ain1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_b_module:nios_core_4_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated                                                                                                                                                                              ; altsyncram_ain1                                 ; work         ;
;       |nios_core_4_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_4_onchip_memory2_0                    ; nios_core_4  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_str1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_str1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_str1                                 ; work         ;
;       |nios_core_4_ouput_port:ouput_port|                                                                                               ; 8.3 (8.3)            ; 14.0 (14.0)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_4:n4|nios_core_4_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_4_ouput_port                          ; nios_core_4  ;
;    |nios_core_5:n5|                                                                                                                     ; 348.7 (0.0)          ; 377.3 (0.0)                      ; 31.2 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 568 (0)             ; 475 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_5                                     ; nios_core_5  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_5  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_5  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_5  ;
;       |nios_core_5_input_port:input_port|                                                                                               ; 18.3 (18.3)          ; 19.1 (19.1)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_5_input_port                          ; nios_core_5  ;
;       |nios_core_5_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 67.6 (0.0)           ; 70.6 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_5_mm_interconnect_0                   ; nios_core_5  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_5  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_5  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_5  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_5  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_5  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_5  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 8.1 (8.1)            ; 8.8 (8.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_5  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_5  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.4 (7.4)            ; 7.8 (7.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_5  ;
;          |nios_core_5_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_5_mm_interconnect_0_cmd_demux         ; nios_core_5  ;
;          |nios_core_5_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 24.4 (22.5)          ; 27.2 (24.8)                      ; 2.8 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_5_mm_interconnect_0_cmd_mux           ; nios_core_5  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_5  ;
;          |nios_core_5_mm_interconnect_0_router:router|                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_5_mm_interconnect_0_router            ; nios_core_5  ;
;          |nios_core_5_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_5_mm_interconnect_0_rsp_demux         ; nios_core_5  ;
;          |nios_core_5_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.4 (7.4)            ; 7.4 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_5_mm_interconnect_0_rsp_mux           ; nios_core_5  ;
;       |nios_core_5_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 248.2 (248.2)        ; 266.4 (266.4)                    ; 20.6 (20.6)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 400 (400)           ; 340 (340)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_5_nios2_qsys_0                        ; nios_core_5  ;
;          |nios_core_5_nios2_qsys_0_register_bank_a_module:nios_core_5_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_a_module:nios_core_5_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_5_nios2_qsys_0_register_bank_a_module ; nios_core_5  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_a_module:nios_core_5_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_bin1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_a_module:nios_core_5_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_bin1:auto_generated                                                                                                                                                                              ; altsyncram_bin1                                 ; work         ;
;          |nios_core_5_nios2_qsys_0_register_bank_b_module:nios_core_5_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_b_module:nios_core_5_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_5_nios2_qsys_0_register_bank_b_module ; nios_core_5  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_b_module:nios_core_5_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_cin1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_b_module:nios_core_5_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_cin1:auto_generated                                                                                                                                                                              ; altsyncram_cin1                                 ; work         ;
;       |nios_core_5_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_5_onchip_memory2_0                    ; nios_core_5  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_ttr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ttr1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_ttr1                                 ; work         ;
;       |nios_core_5_ouput_port:ouput_port|                                                                                               ; 11.6 (11.6)          ; 12.8 (12.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_5:n5|nios_core_5_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_5_ouput_port                          ; nios_core_5  ;
;    |nios_core_6:n6|                                                                                                                     ; 350.8 (0.0)          ; 377.7 (0.0)                      ; 29.4 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 571 (0)             ; 459 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_6                                     ; nios_core_6  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_6  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_6  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_6  ;
;       |nios_core_6_input_port:input_port|                                                                                               ; 21.0 (21.0)          ; 21.8 (21.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_6_input_port                          ; nios_core_6  ;
;       |nios_core_6_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 68.9 (0.0)           ; 70.7 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (0)             ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_6_mm_interconnect_0                   ; nios_core_6  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_6  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_6  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_6  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_6  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_6  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_6  ;
;          |altera_merlin_slave_agent:input_port_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:input_port_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                       ; nios_core_6  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 8.6 (8.6)            ; 9.3 (9.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_6  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_6  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_6  ;
;          |nios_core_6_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_6_mm_interconnect_0_cmd_demux         ; nios_core_6  ;
;          |nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 24.0 (22.1)          ; 25.5 (23.6)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (50)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_6_mm_interconnect_0_cmd_mux           ; nios_core_6  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_6  ;
;          |nios_core_6_mm_interconnect_0_router:router|                                                                                  ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_6_mm_interconnect_0_router            ; nios_core_6  ;
;          |nios_core_6_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_6_mm_interconnect_0_rsp_demux         ; nios_core_6  ;
;          |nios_core_6_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.6 (7.6)            ; 7.6 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_6_mm_interconnect_0_rsp_mux           ; nios_core_6  ;
;       |nios_core_6_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 249.6 (249.6)        ; 263.6 (263.6)                    ; 16.4 (16.4)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 395 (395)           ; 323 (323)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_6_nios2_qsys_0                        ; nios_core_6  ;
;          |nios_core_6_nios2_qsys_0_register_bank_a_module:nios_core_6_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_a_module:nios_core_6_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_6_nios2_qsys_0_register_bank_a_module ; nios_core_6  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_a_module:nios_core_6_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_din1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_a_module:nios_core_6_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_din1:auto_generated                                                                                                                                                                              ; altsyncram_din1                                 ; work         ;
;          |nios_core_6_nios2_qsys_0_register_bank_b_module:nios_core_6_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_b_module:nios_core_6_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_6_nios2_qsys_0_register_bank_b_module ; nios_core_6  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_b_module:nios_core_6_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_ein1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_b_module:nios_core_6_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_ein1:auto_generated                                                                                                                                                                              ; altsyncram_ein1                                 ; work         ;
;       |nios_core_6_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_6_onchip_memory2_0                    ; nios_core_6  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_utr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_utr1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_utr1                                 ; work         ;
;       |nios_core_6_ouput_port:ouput_port|                                                                                               ; 8.2 (8.2)            ; 13.6 (13.6)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_6:n6|nios_core_6_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_6_ouput_port                          ; nios_core_6  ;
;    |nios_core_7:n7|                                                                                                                     ; 347.7 (0.0)          ; 376.7 (0.0)                      ; 32.0 (0.0)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 568 (0)             ; 470 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_7                                     ; nios_core_7  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.7)            ; 8.5 (5.2)                        ; 5.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_7  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_7  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_7  ;
;       |nios_core_7_input_port:input_port|                                                                                               ; 19.4 (19.4)          ; 20.3 (20.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_7_input_port                          ; nios_core_7  ;
;       |nios_core_7_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 68.0 (0.0)           ; 71.9 (0.0)                       ; 4.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_7_mm_interconnect_0                   ; nios_core_7  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_7  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_7  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_7  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_7  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_7  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_7  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 8.7 (8.7)            ; 10.2 (10.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_7  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_7  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.5 (7.5)            ; 8.3 (8.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_7  ;
;          |nios_core_7_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_7_mm_interconnect_0_cmd_demux         ; nios_core_7  ;
;          |nios_core_7_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 24.4 (22.5)          ; 25.7 (23.4)                      ; 1.5 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 55 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_7_mm_interconnect_0_cmd_mux           ; nios_core_7  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_7  ;
;          |nios_core_7_mm_interconnect_0_router:router|                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_7_mm_interconnect_0_router            ; nios_core_7  ;
;          |nios_core_7_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_7_mm_interconnect_0_rsp_demux         ; nios_core_7  ;
;          |nios_core_7_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.8 (7.8)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_7_mm_interconnect_0_rsp_mux           ; nios_core_7  ;
;       |nios_core_7_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 248.4 (248.4)        ; 261.0 (261.0)                    ; 15.2 (15.2)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 400 (400)           ; 333 (333)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_7_nios2_qsys_0                        ; nios_core_7  ;
;          |nios_core_7_nios2_qsys_0_register_bank_a_module:nios_core_7_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_a_module:nios_core_7_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_7_nios2_qsys_0_register_bank_a_module ; nios_core_7  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_a_module:nios_core_7_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_fin1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_a_module:nios_core_7_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_fin1:auto_generated                                                                                                                                                                              ; altsyncram_fin1                                 ; work         ;
;          |nios_core_7_nios2_qsys_0_register_bank_b_module:nios_core_7_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_b_module:nios_core_7_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_7_nios2_qsys_0_register_bank_b_module ; nios_core_7  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_b_module:nios_core_7_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_gin1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_b_module:nios_core_7_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_gin1:auto_generated                                                                                                                                                                              ; altsyncram_gin1                                 ; work         ;
;       |nios_core_7_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_7_onchip_memory2_0                    ; nios_core_7  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_vtr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_vtr1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_vtr1                                 ; work         ;
;       |nios_core_7_ouput_port:ouput_port|                                                                                               ; 8.8 (8.8)            ; 14.4 (14.4)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_7:n7|nios_core_7_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_7_ouput_port                          ; nios_core_7  ;
;    |nios_core_8:n8|                                                                                                                     ; 348.8 (0.0)          ; 394.7 (0.0)                      ; 46.8 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 571 (0)             ; 465 (0)                   ; 0 (0)         ; 67584             ; 10    ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8                                                                                                                                                                                                                                                                                                                                                                      ; nios_core_8                                     ; nios_core_8  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 8.0 (4.8)                        ; 5.0 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                         ; nios_core_8  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.7 (1.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                       ; nios_core_8  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                       ; nios_core_8  ;
;       |nios_core_8_input_port:input_port|                                                                                               ; 22.5 (22.5)          ; 22.7 (22.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_input_port:input_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_8_input_port                          ; nios_core_8  ;
;       |nios_core_8_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 67.1 (0.0)           ; 72.1 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_core_8_mm_interconnect_0                   ; nios_core_8  ;
;          |altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:input_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_8  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                           ; nios_core_8  ;
;          |altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo|                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ouput_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                           ; nios_core_8  ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                      ; nios_core_8  ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                 ; nios_core_8  ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                 ; nios_core_8  ;
;          |altera_merlin_slave_translator:input_port_s1_translator|                                                                      ; 7.7 (7.7)            ; 11.4 (11.4)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:input_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_8  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                  ; nios_core_8  ;
;          |altera_merlin_slave_translator:ouput_port_s1_translator|                                                                      ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ouput_port_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                  ; nios_core_8  ;
;          |nios_core_8_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; nios_core_8_mm_interconnect_0_cmd_demux         ; nios_core_8  ;
;          |nios_core_8_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 24.8 (22.2)          ; 25.1 (22.8)                      ; 0.3 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                        ; nios_core_8_mm_interconnect_0_cmd_mux           ; nios_core_8  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                        ; nios_core_8  ;
;          |nios_core_8_mm_interconnect_0_router:router|                                                                                  ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; nios_core_8_mm_interconnect_0_router            ; nios_core_8  ;
;          |nios_core_8_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                    ; nios_core_8_mm_interconnect_0_rsp_demux         ; nios_core_8  ;
;          |nios_core_8_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 7.6 (7.6)            ; 7.6 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; nios_core_8_mm_interconnect_0_rsp_mux           ; nios_core_8  ;
;       |nios_core_8_nios2_qsys_0:nios2_qsys_0|                                                                                           ; 246.7 (246.7)        ; 277.2 (277.2)                    ; 31.4 (31.4)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 397 (397)           ; 328 (328)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; nios_core_8_nios2_qsys_0                        ; nios_core_8  ;
;          |nios_core_8_nios2_qsys_0_register_bank_a_module:nios_core_8_nios2_qsys_0_register_bank_a|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_a_module:nios_core_8_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                       ; nios_core_8_nios2_qsys_0_register_bank_a_module ; nios_core_8  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_a_module:nios_core_8_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_hin1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_a_module:nios_core_8_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_hin1:auto_generated                                                                                                                                                                              ; altsyncram_hin1                                 ; work         ;
;          |nios_core_8_nios2_qsys_0_register_bank_b_module:nios_core_8_nios2_qsys_0_register_bank_b|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_b_module:nios_core_8_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                       ; nios_core_8_nios2_qsys_0_register_bank_b_module ; nios_core_8  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_b_module:nios_core_8_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                             ; altsyncram                                      ; work         ;
;                |altsyncram_iin1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_b_module:nios_core_8_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_iin1:auto_generated                                                                                                                                                                              ; altsyncram_iin1                                 ; work         ;
;       |nios_core_8_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ; nios_core_8_onchip_memory2_0                    ; nios_core_8  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ; altsyncram                                      ; work         ;
;             |altsyncram_0ur1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0ur1:auto_generated                                                                                                                                                                                                                                                               ; altsyncram_0ur1                                 ; work         ;
;       |nios_core_8_ouput_port:ouput_port|                                                                                               ; 9.5 (9.5)            ; 14.7 (14.7)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|nios_core_8:n8|nios_core_8_ouput_port:ouput_port                                                                                                                                                                                                                                                                                                                                    ; nios_core_8_ouput_port                          ; nios_core_8  ;
;    |seg7_encoder:seg0|                                                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|seg7_encoder:seg0                                                                                                                                                                                                                                                                                                                                                                   ; seg7_encoder                                    ; work         ;
;    |seg7_encoder:seg1|                                                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|seg7_encoder:seg1                                                                                                                                                                                                                                                                                                                                                                   ; seg7_encoder                                    ; work         ;
;    |seg7_encoder:seg2|                                                                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|seg7_encoder:seg2                                                                                                                                                                                                                                                                                                                                                                   ; seg7_encoder                                    ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 56.9 (0.5)           ; 73.5 (0.5)                       ; 17.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub                                         ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 56.4 (0.0)           ; 73.0 (0.0)                       ; 17.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                    ; alt_sld_fab_with_jtag_input                     ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 56.4 (0.0)           ; 73.0 (0.0)                       ; 17.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                 ; alt_sld_fab                                     ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 56.4 (0.8)           ; 73.0 (2.5)                       ; 17.0 (1.7)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 95 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                             ; alt_sld_fab_alt_sld_fab                         ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 55.5 (0.0)           ; 70.5 (0.0)                       ; 15.3 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                 ; alt_sld_fab_alt_sld_fab_sldfabric               ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 55.5 (36.4)          ; 70.5 (50.5)                      ; 15.3 (14.5)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 89 (56)             ; 90 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                    ; sld_jtag_hub                                    ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                            ; sld_rom_sr                                      ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 11.0 (11.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                          ; sld_shadow_jsm                                  ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 222.1 (0.2)          ; 398.0 (25.1)                     ; 176.0 (24.9)                                      ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 253 (2)             ; 701 (50)                  ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                      ; sld_signaltap                                   ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 222.0 (0.0)          ; 372.9 (0.0)                      ; 151.1 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 251 (0)             ; 651 (0)                   ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                ; sld_signaltap_impl                              ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 222.0 (46.2)         ; 372.9 (148.3)                    ; 151.1 (102.3)                                     ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 251 (68)            ; 651 (279)                 ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                         ; sld_signaltap_implb                             ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 15.0 (14.3)          ; 37.5 (36.8)                      ; 22.5 (22.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                          ; altdpram                                        ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                      ; lpm_decode                                      ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                            ; decode_vnf                                      ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                         ; altsyncram                                      ; work         ;
;                |altsyncram_ai84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated                                                                                                                                                                                          ; altsyncram_ai84                                 ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                          ; lpm_shiftreg                                    ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                            ; lpm_shiftreg                                    ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 4.3 (4.3)            ; 6.7 (6.7)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                 ; serial_crc_16                                   ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 46.2 (46.2)          ; 58.7 (58.7)                      ; 12.4 (12.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (90)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                              ; sld_buffer_manager                              ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 4.5 (0.5)            ; 15.5 (0.5)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 33 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                             ; sld_ela_control                                 ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0.0 (0.0)            ; 1.6 (1.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                     ; lpm_shiftreg                                    ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 3.6 (0.0)            ; 8.6 (0.0)                        ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                  ; sld_ela_trigger                                 ; work         ;
;                   |sld_ela_trigger_pio:auto_generated|                                                                                  ; 3.6 (0.0)            ; 8.6 (0.0)                        ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated                                                                                                                               ; sld_ela_trigger_pio                             ; work         ;
;                      |sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|                                                           ; 3.6 (1.3)            ; 8.6 (1.3)                        ; 5.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1                                                                        ; sld_reserved_de1_soc_auto_signaltap_0_1_67e9    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                        ; lpm_shiftreg                                    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                         ; lpm_shiftreg                                    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                         ; lpm_shiftreg                                    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_6|                                                                                ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|lpm_shiftreg:config_shiftreg_6                                         ; lpm_shiftreg                                    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                         ; lpm_shiftreg                                    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_9|                                                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|lpm_shiftreg:config_shiftreg_9                                         ; lpm_shiftreg                                    ; work         ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|sld_alt_reduction:unary_1                                              ; sld_alt_reduction                               ; work         ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|sld_alt_reduction:unary_2                                              ; sld_alt_reduction                               ; work         ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|sld_mbpmg:mbpm_3                                                       ; sld_mbpmg                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                       ; work         ;
;                         |sld_mbpmg:mbpm_7|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|sld_mbpmg:mbpm_7                                                       ; sld_mbpmg                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_pio:auto_generated|sld_reserved_de1_soc_auto_signaltap_0_1_67e9:mgl_prim1|sld_mbpmg:mbpm_7|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                       ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 0.4 (0.5)            ; 4.8 (0.5)                        ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                               ; sld_ela_trigger_flow_mgr                        ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; -0.1 (-0.1)          ; 4.3 (4.3)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                       ; lpm_shiftreg                                    ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 78.7 (5.7)           ; 79.3 (6.6)                       ; 0.6 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (11)             ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                        ; sld_offload_buffer_mgr                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 6.8 (0.0)            ; 6.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                              ; lpm_counter                                     ; work         ;
;                   |cntr_89i:auto_generated|                                                                                             ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_89i:auto_generated                                                                                                      ; cntr_89i                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                       ; lpm_counter                                     ; work         ;
;                   |cntr_a2j:auto_generated|                                                                                             ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated                                                                                                                               ; cntr_a2j                                        ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                             ; lpm_counter                                     ; work         ;
;                   |cntr_49i:auto_generated|                                                                                             ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated                                                                                                                     ; cntr_49i                                        ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                ; lpm_counter                                     ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                        ; cntr_kri                                        ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                       ; lpm_shiftreg                                    ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 24.3 (24.3)          ; 24.5 (24.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                        ; lpm_shiftreg                                    ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                     ; lpm_shiftreg                                    ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1_soc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                   ; sld_rom_sr                                      ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[2]                                                                                                                                          ;                   ;         ;
; KEY[3]                                                                                                                                          ;                   ;         ;
; SW[9]                                                                                                                                           ;                   ;         ;
; FPGA_I2C_SDAT                                                                                                                                   ;                   ;         ;
; GPIO_0[0]                                                                                                                                       ;                   ;         ;
; GPIO_0[1]                                                                                                                                       ;                   ;         ;
; GPIO_0[2]                                                                                                                                       ;                   ;         ;
; GPIO_0[3]                                                                                                                                       ;                   ;         ;
; GPIO_0[4]                                                                                                                                       ;                   ;         ;
; GPIO_0[5]                                                                                                                                       ;                   ;         ;
; GPIO_0[6]                                                                                                                                       ;                   ;         ;
; GPIO_0[7]                                                                                                                                       ;                   ;         ;
; GPIO_0[8]                                                                                                                                       ;                   ;         ;
; GPIO_0[9]                                                                                                                                       ;                   ;         ;
; GPIO_0[10]                                                                                                                                      ;                   ;         ;
; GPIO_0[11]                                                                                                                                      ;                   ;         ;
; GPIO_0[12]                                                                                                                                      ;                   ;         ;
; GPIO_0[13]                                                                                                                                      ;                   ;         ;
; GPIO_0[14]                                                                                                                                      ;                   ;         ;
; GPIO_0[15]                                                                                                                                      ;                   ;         ;
; GPIO_0[16]                                                                                                                                      ;                   ;         ;
; GPIO_0[17]                                                                                                                                      ;                   ;         ;
; GPIO_0[18]                                                                                                                                      ;                   ;         ;
; GPIO_0[19]                                                                                                                                      ;                   ;         ;
; GPIO_0[20]                                                                                                                                      ;                   ;         ;
; GPIO_0[21]                                                                                                                                      ;                   ;         ;
; GPIO_0[22]                                                                                                                                      ;                   ;         ;
; GPIO_0[23]                                                                                                                                      ;                   ;         ;
; GPIO_0[24]                                                                                                                                      ;                   ;         ;
; GPIO_0[25]                                                                                                                                      ;                   ;         ;
; GPIO_0[26]                                                                                                                                      ;                   ;         ;
; GPIO_0[27]                                                                                                                                      ;                   ;         ;
; GPIO_0[28]                                                                                                                                      ;                   ;         ;
; GPIO_0[29]                                                                                                                                      ;                   ;         ;
; GPIO_0[30]                                                                                                                                      ;                   ;         ;
; GPIO_0[31]                                                                                                                                      ;                   ;         ;
; GPIO_0[32]                                                                                                                                      ;                   ;         ;
; GPIO_0[33]                                                                                                                                      ;                   ;         ;
; GPIO_0[34]                                                                                                                                      ;                   ;         ;
; GPIO_0[35]                                                                                                                                      ;                   ;         ;
; GPIO_1[0]                                                                                                                                       ;                   ;         ;
; GPIO_1[1]                                                                                                                                       ;                   ;         ;
; GPIO_1[2]                                                                                                                                       ;                   ;         ;
; GPIO_1[3]                                                                                                                                       ;                   ;         ;
; GPIO_1[4]                                                                                                                                       ;                   ;         ;
; GPIO_1[5]                                                                                                                                       ;                   ;         ;
; GPIO_1[6]                                                                                                                                       ;                   ;         ;
; GPIO_1[7]                                                                                                                                       ;                   ;         ;
; GPIO_1[8]                                                                                                                                       ;                   ;         ;
; GPIO_1[9]                                                                                                                                       ;                   ;         ;
; GPIO_1[10]                                                                                                                                      ;                   ;         ;
; GPIO_1[11]                                                                                                                                      ;                   ;         ;
; GPIO_1[12]                                                                                                                                      ;                   ;         ;
; GPIO_1[13]                                                                                                                                      ;                   ;         ;
; GPIO_1[14]                                                                                                                                      ;                   ;         ;
; GPIO_1[15]                                                                                                                                      ;                   ;         ;
; GPIO_1[16]                                                                                                                                      ;                   ;         ;
; GPIO_1[17]                                                                                                                                      ;                   ;         ;
; GPIO_1[18]                                                                                                                                      ;                   ;         ;
; GPIO_1[19]                                                                                                                                      ;                   ;         ;
; GPIO_1[20]                                                                                                                                      ;                   ;         ;
; GPIO_1[21]                                                                                                                                      ;                   ;         ;
; GPIO_1[22]                                                                                                                                      ;                   ;         ;
; GPIO_1[23]                                                                                                                                      ;                   ;         ;
; GPIO_1[24]                                                                                                                                      ;                   ;         ;
; GPIO_1[25]                                                                                                                                      ;                   ;         ;
; GPIO_1[26]                                                                                                                                      ;                   ;         ;
; GPIO_1[27]                                                                                                                                      ;                   ;         ;
; GPIO_1[28]                                                                                                                                      ;                   ;         ;
; GPIO_1[29]                                                                                                                                      ;                   ;         ;
; GPIO_1[30]                                                                                                                                      ;                   ;         ;
; GPIO_1[31]                                                                                                                                      ;                   ;         ;
; GPIO_1[32]                                                                                                                                      ;                   ;         ;
; GPIO_1[33]                                                                                                                                      ;                   ;         ;
; GPIO_1[34]                                                                                                                                      ;                   ;         ;
; GPIO_1[35]                                                                                                                                      ;                   ;         ;
; CLOCK_50                                                                                                                                        ;                   ;         ;
; KEY[1]                                                                                                                                          ;                   ;         ;
;      - broadcast:gen|state~0                                                                                                                    ; 1                 ; 0       ;
;      - KEY[1]~_wirecell                                                                                                                         ; 1                 ; 0       ;
; KEY[0]                                                                                                                                          ;                   ;         ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - broadcast:gen|state[0]                                                                                                                   ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[3].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[1].buffer|current_state                                         ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|auxfree[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[4][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[4][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[4][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - ledreg[0]~1                                                                                                                              ; 1                 ; 0       ;
;      - ledreg[0]~2                                                                                                                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - broadcast:gen|state~1                                                                                                                    ; 1                 ; 0       ;
;      - broadcast:gen|state~2                                                                                                                    ; 1                 ; 0       ;
;      - broadcast:gen|state~3                                                                                                                    ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~0                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~0                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~0                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[4][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[4][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[4][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~0                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[1][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[1][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|auxfree[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[1][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[1]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first[0]~1                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~4                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[3][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[3][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[3][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|auxfree[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first[0]~1                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~4                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[1][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[1][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[1][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|auxfree[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_full~2                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first[3]~1                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first[2]~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first[1]~4                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[3][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[3][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[3][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|auxfree[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[1]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[2][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[2][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[2][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[1][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[1][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|auxfree[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[1][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[2][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[2][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[2][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[1][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[1][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|auxfree[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[1][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[0][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[0][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|mux_out_a[0][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[3][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[3][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[3][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|auxfree[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_full~2                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first[0]~1                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first[2]~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first[1]~4                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[0][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[0][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|mux_out_a[0][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[1][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[1][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|auxfree[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[1][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[2]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[2][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[2][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[2][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[3][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[3][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[3][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|auxfree[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[1][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[1][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|auxfree[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[1][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[1]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[0][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[0][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|mux_out_a[0][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[2][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[2][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[2][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[1]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[0][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[0][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|mux_out_a[0][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[3][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[3][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[3][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|auxfree[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[0][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[0][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|mux_out_a[0][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[0]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[3][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[3][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|mux_out_a[3][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|auxfree[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[2][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[2][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|mux_out_a[2][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|o_ack_h[4]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[1][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[1][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[1][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[0][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[0][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|mux_out_a[0][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[3][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[3][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[3][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[2][0]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[2][1]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|mux_out_a[2][2]                                                        ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~0                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~0                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[3]~1                            ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~2                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~1                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~3                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~2                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last~4                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first~3                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sel[0]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES.000                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sel[1]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sel[2]                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sender_ant[1]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[2][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[2][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[2][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sender_ant[2]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sender_ant[3]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sender_ant[4]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[0][0]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[0][1]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|source[0][2]                                                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|sender_ant[0]                                                          ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~13                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~12                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~13                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_empty~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|is_empty~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|o_ack_h[1]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|is_empty~3                           ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[2].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|o_ack_h[3]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[0].buffer|current_state~0                                       ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|auxfree[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|auxfree[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~11                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|o_ack_h[2]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|o_ack_h[0]                                                             ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~15                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~16                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~19                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~17                              ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~12                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~13                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~14                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|enable                                                                 ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~6                               ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~15                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~15                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~15                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~15                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~15                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~16                                                                  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~17                                                                  ; 1                 ; 0       ;
;      - nios_core_7:n7|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_5:n5|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_1:n1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_2:n2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_3:n3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_4:n4|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_6:n6|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_8:n8|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - nios_core_7:n7|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_5:n5|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_1:n1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_2:n2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_3:n3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_4:n4|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_6:n6|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_8:n8|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - nios_core_7:n7|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_5:n5|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_1:n1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_2:n2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_3:n3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_4:n4|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_6:n6|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - nios_core_8:n8|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES~19                                                                  ; 1                 ; 0       ;
; SW[8]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[8]~0                                                                                                               ; 1                 ; 0       ;
; SW[6]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[6]~1                                                                                                               ; 0                 ; 0       ;
; SW[7]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[7]~2                                                                                                               ; 0                 ; 0       ;
; SW[0]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[0]~3                                                                                                               ; 1                 ; 0       ;
; SW[1]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[1]~4                                                                                                               ; 1                 ; 0       ;
; SW[2]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[2]~5                                                                                                               ; 1                 ; 0       ;
; SW[3]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[3]~6                                                                                                               ; 0                 ; 0       ;
; SW[4]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[4]~7                                                                                                               ; 0                 ; 0       ;
; SW[5]                                                                                                                                           ;                   ;         ;
;      - broadcast:gen|o_sdata[5]~8                                                                                                               ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 6565    ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14             ; 957     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~13                                                                                                                                                                                                                                                ; LABCELL_X60_Y8_N18   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[1]~1                                                                                                                                                                                                                                              ; LABCELL_X60_Y8_N12   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first[0]~1                                                                                                                                                                                                                                             ; MLABCELL_X59_Y5_N42  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~13                                                                                                                                                                                                                                                ; MLABCELL_X52_Y6_N6   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; MLABCELL_X52_Y6_N30  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first[0]~1                                                                                                                                                                                                                                             ; LABCELL_X60_Y3_N54   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~12                                                                                                                                                                                                                                                ; MLABCELL_X59_Y4_N48  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; MLABCELL_X59_Y4_N42  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y5_N0    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X56_Y1_N41        ; 5       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; MLABCELL_X47_Y7_N3   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; MLABCELL_X47_Y7_N12  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|first[3]~1                                                                                                                                                                                                                                             ; LABCELL_X43_Y5_N45   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; MLABCELL_X39_Y6_N12  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[1]~1                                                                                                                                                                                                                                              ; MLABCELL_X39_Y6_N42  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~19                                                                                                                                                                                                                                                ; LABCELL_X50_Y7_N24   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; LABCELL_X50_Y7_N6    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X42_Y4_N42   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; LABCELL_X42_Y4_N30   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X40_Y5_N54   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X42_Y3_N5         ; 6       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X36_Y10_N0   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; LABCELL_X36_Y10_N24  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; MLABCELL_X39_Y8_N12  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; MLABCELL_X39_Y8_N48  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X33_Y4_N51   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X31_Y4_N57   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X33_Y5_N6    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X35_Y7_N23        ; 5       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; MLABCELL_X65_Y12_N42 ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; MLABCELL_X65_Y12_N6  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X56_Y6_N18   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; LABCELL_X56_Y6_N42   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~15                                                                                                                                                                                                                                                ; LABCELL_X56_Y9_N54   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; LABCELL_X57_Y8_N57   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|first[0]~1                                                                                                                                                                                                                                             ; LABCELL_X61_Y5_N51   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~16                                                                                                                                                                                                                                                ; LABCELL_X64_Y4_N0    ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; LABCELL_X64_Y4_N3    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y6_N18   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X61_Y6_N59        ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X50_Y15_N36  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[2]~1                                                                                                                                                                                                                                              ; LABCELL_X50_Y15_N57  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; MLABCELL_X47_Y10_N6  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X43_Y10_N51  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X42_Y13_N57  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X43_Y11_N6   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X55_Y10_N9   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; LABCELL_X56_Y11_N3   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X51_Y16_N45  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; MLABCELL_X52_Y16_N18 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y11_N57  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X48_Y13_N41       ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y14_N54 ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|last[1]~1                                                                                                                                                                                                                                              ; MLABCELL_X28_Y14_N42 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X35_Y7_N30   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X36_Y7_N21   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X40_Y11_N9   ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[1]~1                                                                                                                                                                                                                                              ; LABCELL_X40_Y11_N6   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y15_N57 ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; MLABCELL_X28_Y15_N54 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X33_Y12_N15  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X27_Y12_N23       ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X61_Y11_N48  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; LABCELL_X61_Y11_N42  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X55_Y15_N30  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X55_Y15_N48  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~17                                                                                                                                                                                                                                                ; LABCELL_X68_Y13_N21  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X68_Y13_N57  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X62_Y14_N36  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X62_Y13_N11       ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X43_Y14_N30  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[0]~1                                                                                                                                                                                                                                              ; LABCELL_X43_Y14_N24  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X36_Y15_N24  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X36_Y15_N42  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X55_Y14_N42  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X57_Y14_N54  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X40_Y19_N54  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X40_Y19_N18  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; LABCELL_X43_Y16_N51  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X43_Y16_N14       ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X31_Y14_N18  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X31_Y14_N12  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X40_Y18_N18  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X40_Y18_N36  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|buff~6                                                                                                                                                                                                                                                 ; LABCELL_X33_Y18_N45  ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|last[3]~1                                                                                                                                                                                                                                              ; LABCELL_X33_Y18_N24  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|ES~11                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y17_N48 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|enable                                                                                                                                                                                                                                                                                   ; FF_X31_Y18_N59       ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 430     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ledreg[0]~1                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y5_N33   ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ledreg[0]~2                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y5_N30   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X55_Y1_N50        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X55_Y1_N41        ; 466     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y5_N36   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; MLABCELL_X52_Y1_N51  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; MLABCELL_X52_Y1_N0   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_mm_interconnect_0:mm_interconnect_0|nios_core_1_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; MLABCELL_X52_Y1_N9   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X52_Y5_N23        ; 47      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X51_Y4_N6    ; 67      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X45_Y3_N26        ; 57      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_src1[25]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X46_Y2_N9    ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X45_Y3_N38        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y2_N30   ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y4_N24  ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y2_N30   ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y2_N57   ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; MLABCELL_X52_Y2_N0   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; MLABCELL_X52_Y2_N3   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X50_Y3_N32        ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y3_N33  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y1_N54   ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X45_Y3_N41        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X45_Y3_N14        ; 30      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y5_N36   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y5_N51   ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X45_Y3_N9    ; 19      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y4_N51   ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y1_N36  ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_1:n1|nios_core_1_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y5_N6    ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X25_Y5_N1         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X25_Y5_N41        ; 461     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y6_N15   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X27_Y6_N21   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; MLABCELL_X28_Y6_N42  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_mm_interconnect_0:mm_interconnect_0|nios_core_2_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; MLABCELL_X28_Y6_N33  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X30_Y9_N23        ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y7_N21   ; 65      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X27_Y7_N59        ; 55      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_src1[24]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y10_N3  ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X27_Y7_N17        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y8_N24   ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y7_N39  ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y10_N21 ; 15      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y6_N33   ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y8_N57   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y8_N0    ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X25_Y7_N50        ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y7_N54  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y8_N39  ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X27_Y7_N14        ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X27_Y7_N44        ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y9_N57   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y8_N54   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y7_N9    ; 18      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y7_N57  ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y6_N36  ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_2:n2|nios_core_2_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X29_Y6_N45   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X74_Y8_N49        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X74_Y8_N29        ; 456     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y7_N57   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X73_Y7_N42   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; MLABCELL_X72_Y7_N54  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_mm_interconnect_0:mm_interconnect_0|nios_core_3_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; MLABCELL_X72_Y7_N21  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X71_Y7_N8         ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; MLABCELL_X72_Y4_N57  ; 69      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X68_Y5_N2         ; 51      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_src1[25]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X71_Y4_N9    ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X68_Y5_N56        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y3_N9    ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; LABCELL_X74_Y5_N21   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; LABCELL_X77_Y4_N33   ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X73_Y7_N6    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; LABCELL_X70_Y4_N54   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; LABCELL_X70_Y4_N39   ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X70_Y4_N14        ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; LABCELL_X68_Y5_N24   ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X68_Y5_N59        ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X68_Y5_N32        ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y6_N21  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y7_N48   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X68_Y5_N21   ; 18      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y5_N27   ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X72_Y7_N6   ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_3:n3|nios_core_3_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y7_N51   ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X60_Y18_N37       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X60_Y18_N2        ; 449     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_input_port:input_port|always1~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y18_N39  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X50_Y21_N57  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; LABCELL_X50_Y18_N36  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_mm_interconnect_0:mm_interconnect_0|nios_core_4_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; LABCELL_X50_Y18_N3   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X52_Y19_N50       ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X53_Y21_N21  ; 67      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X55_Y21_N56       ; 52      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_src1[24]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y21_N36 ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X55_Y21_N8        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X53_Y20_N45  ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y21_N3  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y21_N9   ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y21_N18  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; LABCELL_X57_Y19_N9   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; LABCELL_X57_Y19_N48  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X53_Y20_N14       ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y21_N0  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; MLABCELL_X59_Y21_N9  ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X55_Y21_N11       ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X55_Y21_N44       ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y19_N39  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y19_N51  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X55_Y21_N33  ; 17      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y21_N39 ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y18_N45  ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_4:n4|nios_core_4_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y18_N33  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X25_Y20_N14       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X25_Y20_N38       ; 461     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y17_N0  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X23_Y19_N54  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; LABCELL_X22_Y19_N0   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_mm_interconnect_0:mm_interconnect_0|nios_core_5_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; LABCELL_X23_Y19_N33  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X15_Y18_N44       ; 47      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y19_N3   ; 64      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X18_Y17_N8        ; 55      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_src1[24]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y20_N27  ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X18_Y17_N23       ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X16_Y19_N30  ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; LABCELL_X16_Y18_N45  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; LABCELL_X19_Y21_N51  ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y19_N0   ; 40      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y19_N42  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y19_N45  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X19_Y18_N50       ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; LABCELL_X18_Y20_N54  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; LABCELL_X18_Y19_N30  ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X18_Y17_N20       ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X19_Y17_N38       ; 30      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y18_N18  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X17_Y19_N9   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X19_Y17_N18  ; 19      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; LABCELL_X16_Y18_N27  ; 37      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y19_N39  ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_5:n5|nios_core_5_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y17_N6   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X75_Y15_N37       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X75_Y15_N17       ; 445     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y16_N3   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; MLABCELL_X72_Y16_N54 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; LABCELL_X73_Y16_N54  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_mm_interconnect_0:mm_interconnect_0|nios_core_6_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; LABCELL_X73_Y16_N21  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X66_Y17_N14       ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X71_Y18_N27  ; 65      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X67_Y20_N11       ; 52      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_src1[24]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y19_N12 ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X68_Y18_N35       ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y15_N15  ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; LABCELL_X67_Y18_N45  ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; MLABCELL_X72_Y20_N9  ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y16_N12  ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; LABCELL_X71_Y19_N27  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; LABCELL_X71_Y19_N42  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X73_Y18_N14       ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; LABCELL_X68_Y18_N0   ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; LABCELL_X68_Y18_N39  ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X68_Y18_N38       ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X71_Y18_N38       ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y18_N51  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y18_N24  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X71_Y18_N30  ; 17      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y18_N39  ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y16_N36  ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_6:n6|nios_core_6_ouput_port:ouput_port|always0~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y16_N18  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X40_Y21_N37       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X40_Y21_N50       ; 456     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y23_N21  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X46_Y23_N42  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; LABCELL_X45_Y23_N54  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_mm_interconnect_0:mm_interconnect_0|nios_core_7_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; LABCELL_X45_Y23_N21  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X48_Y22_N50       ; 47      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X45_Y26_N48  ; 66      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X46_Y23_N56       ; 54      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_src1[24]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y25_N36  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X46_Y23_N35       ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y23_N0   ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; LABCELL_X43_Y26_N27  ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y22_N12  ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y25_N54  ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y24_N12  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y25_N36  ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X40_Y24_N14       ; 34      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y26_N42  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y25_N39  ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X46_Y23_N32       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X43_Y22_N50       ; 30      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y22_N54  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y22_N21  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y22_N3   ; 19      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y26_N51  ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y23_N57  ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_7:n7|nios_core_7_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y21_N0   ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                          ; FF_X29_Y19_N28       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                           ; FF_X29_Y19_N41       ; 451     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_input_port:input_port|always1~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X29_Y20_N45  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X31_Y21_N54  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; MLABCELL_X28_Y21_N6  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_mm_interconnect_0:mm_interconnect_0|nios_core_8_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; MLABCELL_X28_Y21_N57 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                               ; FF_X36_Y21_N23       ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y22_N39  ; 63      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                            ; FF_X29_Y22_N20       ; 56      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_src1[24]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y24_N51  ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                               ; FF_X29_Y22_N59       ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y20_N12  ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y22_N48  ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                                     ; LABCELL_X33_Y22_N9   ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y21_N48  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y21_N0  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y22_N30 ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                        ; FF_X37_Y21_N29       ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y24_N57  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y22_N30 ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                               ; FF_X29_Y22_N56       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                   ; FF_X30_Y23_N38       ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X29_Y21_N33  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y21_N24  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y23_N54  ; 18      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|intr_req                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y22_N33  ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y21_N48 ; 8       ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; nios_core_8:n8|nios_core_8_ouput_port:ouput_port|always0~1                                                                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y22_N51 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y1_N29         ; 27      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~4                      ; MLABCELL_X6_Y1_N3    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y1_N12    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X2_Y2_N57    ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X2_Y1_N53         ; 56      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X2_Y5_N35         ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; LABCELL_X2_Y1_N48    ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; LABCELL_X1_Y2_N9     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; MLABCELL_X6_Y1_N57   ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X2_Y2_N39    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X4_Y1_N3     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X4_Y1_N21    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y2_N14         ; 17      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y2_N56         ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y2_N20         ; 57      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y2_N21    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X3_Y2_N14         ; 59      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X4_Y1_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; LABCELL_X7_Y5_N57    ; 27      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; LABCELL_X7_Y5_N54    ; 27      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X1_Y4_N59         ; 27      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X4_Y4_N40         ; 52      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; MLABCELL_X3_Y3_N57   ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; LABCELL_X4_Y4_N21    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; MLABCELL_X3_Y5_N6    ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X4_Y5_N0     ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X1_Y4_N26         ; 213     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; LABCELL_X4_Y2_N15    ; 27      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]~1                                                                                                                                                                                              ; LABCELL_X1_Y3_N6     ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]~1                                                                                                                                                                                       ; LABCELL_X4_Y5_N18    ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; LABCELL_X4_Y4_N18    ; 28      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; LABCELL_X2_Y4_N54    ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; LABCELL_X4_Y4_N54    ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; LABCELL_X1_Y4_N3     ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LABCELL_X9_Y4_N36    ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_89i:auto_generated|cout_actual                                                                 ; MLABCELL_X3_Y4_N18   ; 7       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|cout_actual                                                                                ; LABCELL_X1_Y4_N54    ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X4_Y4_N51    ; 1       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; MLABCELL_X3_Y5_N24   ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; MLABCELL_X3_Y4_N15   ; 47      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X9_Y4_N6     ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; MLABCELL_X3_Y5_N45   ; 1       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; MLABCELL_X3_Y5_N0    ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; MLABCELL_X3_Y5_N42   ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                                                                             ; LABCELL_X1_Y5_N36    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                        ; LABCELL_X1_Y5_N39    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X4_Y5_N39    ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[27]~0                                                                                                                                                                                                                          ; MLABCELL_X3_Y5_N48   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X7_Y5_N30    ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X3_Y3_N54   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X1_Y5_N6     ; 41      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 6565    ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; KEY[0]~input ; 957              ;
+--------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                                                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X49_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[0].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X49_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X49_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[1].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X38_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[2].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X38_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X69_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[3].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X69_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X49_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X49_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[4].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X49_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[0].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X26_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X38_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[5].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X26_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[6].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X69_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[2].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X38_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[7].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[1].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X38_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[3].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X41_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|altsyncram:buff_rtl_0|altsyncram_vfn1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 16           ; 9            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 144    ; 9                           ; 16                          ; 9                           ; 16                          ; 144                 ; 1           ; 0          ; db/de1_soc.ram0_fifo_buffer_55da8a1f.hdl.mif                                 ; M10K_X38_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_a_module:nios_core_1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_3in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_1_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X49_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_1:n1|nios_core_1_nios2_qsys_0:nios2_qsys_0|nios_core_1_nios2_qsys_0_register_bank_b_module:nios_core_1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_4in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_1_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X49_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_1:n1|nios_core_1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ptr1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_1.hex ; M10K_X49_Y3_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X49_Y4_N0, M10K_X49_Y6_N0, M10K_X49_Y5_N0, M10K_X58_Y2_N0, M10K_X58_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_a_module:nios_core_2_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_5in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_2_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X26_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_2:n2|nios_core_2_nios2_qsys_0:nios2_qsys_0|nios_core_2_nios2_qsys_0_register_bank_b_module:nios_core_2_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_6in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_2_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X26_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_2:n2|nios_core_2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_qtr1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_2.hex ; M10K_X26_Y10_N0, M10K_X38_Y9_N0, M10K_X41_Y6_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0, M10K_X38_Y6_N0, M10K_X41_Y7_N0, M10K_X38_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_a_module:nios_core_3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_7in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_3_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X69_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_3:n3|nios_core_3_nios2_qsys_0:nios2_qsys_0|nios_core_3_nios2_qsys_0_register_bank_b_module:nios_core_3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_8in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_3_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X69_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_3:n3|nios_core_3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rtr1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_3.hex ; M10K_X76_Y4_N0, M10K_X69_Y7_N0, M10K_X69_Y5_N0, M10K_X69_Y6_N0, M10K_X76_Y8_N0, M10K_X76_Y7_N0, M10K_X76_Y6_N0, M10K_X76_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_a_module:nios_core_4_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_9in1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_4_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X58_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_4:n4|nios_core_4_nios2_qsys_0:nios2_qsys_0|nios_core_4_nios2_qsys_0_register_bank_b_module:nios_core_4_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_4_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X58_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_4:n4|nios_core_4_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_str1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_4.hex ; M10K_X49_Y19_N0, M10K_X49_Y17_N0, M10K_X58_Y16_N0, M10K_X58_Y17_N0, M10K_X58_Y18_N0, M10K_X58_Y21_N0, M10K_X49_Y18_N0, M10K_X49_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_a_module:nios_core_5_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_bin1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_5_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X14_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_5:n5|nios_core_5_nios2_qsys_0:nios2_qsys_0|nios_core_5_nios2_qsys_0_register_bank_b_module:nios_core_5_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_cin1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_5_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X14_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_5:n5|nios_core_5_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ttr1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_5.hex ; M10K_X14_Y21_N0, M10K_X26_Y19_N0, M10K_X14_Y23_N0, M10K_X14_Y18_N0, M10K_X14_Y17_N0, M10K_X26_Y17_N0, M10K_X14_Y22_N0, M10K_X26_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_a_module:nios_core_6_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_din1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_6_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X69_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_6:n6|nios_core_6_nios2_qsys_0:nios2_qsys_0|nios_core_6_nios2_qsys_0_register_bank_b_module:nios_core_6_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_ein1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_6_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X69_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_6:n6|nios_core_6_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_utr1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_6.hex ; M10K_X76_Y17_N0, M10K_X76_Y16_N0, M10K_X76_Y15_N0, M10K_X76_Y18_N0, M10K_X69_Y17_N0, M10K_X69_Y16_N0, M10K_X69_Y18_N0, M10K_X69_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_a_module:nios_core_7_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_fin1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_7_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X49_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_7:n7|nios_core_7_nios2_qsys_0:nios2_qsys_0|nios_core_7_nios2_qsys_0_register_bank_b_module:nios_core_7_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_gin1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_7_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X41_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_7:n7|nios_core_7_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_vtr1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_7.hex ; M10K_X41_Y23_N0, M10K_X49_Y22_N0, M10K_X49_Y21_N0, M10K_X49_Y23_N0, M10K_X41_Y22_N0, M10K_X41_Y21_N0, M10K_X49_Y24_N0, M10K_X41_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_a_module:nios_core_8_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_hin1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_8_nios2_qsys_0_rf_ram_a.mif                                        ; M10K_X38_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_8:n8|nios_core_8_nios2_qsys_0:nios2_qsys_0|nios_core_8_nios2_qsys_0_register_bank_b_module:nios_core_8_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_iin1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; nios_core_8_nios2_qsys_0_rf_ram_b.mif                                        ; M10K_X38_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; nios_core_8:n8|nios_core_8_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0ur1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8           ; 0          ; C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/nios_rom_8.hex ; M10K_X26_Y21_N0, M10K_X38_Y21_N0, M10K_X26_Y20_N0, M10K_X38_Y20_N0, M10K_X38_Y19_N0, M10K_X26_Y22_N0, M10K_X38_Y22_N0, M10K_X26_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 48           ; 8192         ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 393216 ; 8192                        ; 48                          ; 8192                        ; 48                          ; 393216              ; 48          ; 0          ; None                                                                         ; M10K_X5_Y4_N0, M10K_X14_Y3_N0, M10K_X38_Y3_N0, M10K_X26_Y11_N0, M10K_X14_Y7_N0, M10K_X5_Y3_N0, M10K_X14_Y10_N0, M10K_X5_Y8_N0, M10K_X14_Y15_N0, M10K_X41_Y4_N0, M10K_X14_Y8_N0, M10K_X26_Y13_N0, M10K_X26_Y3_N0, M10K_X41_Y3_N0, M10K_X5_Y13_N0, M10K_X26_Y7_N0, M10K_X5_Y12_N0, M10K_X5_Y11_N0, M10K_X14_Y11_N0, M10K_X38_Y1_N0, M10K_X41_Y2_N0, M10K_X26_Y6_N0, M10K_X26_Y1_N0, M10K_X14_Y16_N0, M10K_X14_Y6_N0, M10K_X41_Y1_N0, M10K_X14_Y13_N0, M10K_X5_Y2_N0, M10K_X26_Y4_N0, M10K_X26_Y5_N0, M10K_X26_Y12_N0, M10K_X14_Y14_N0, M10K_X5_Y7_N0, M10K_X5_Y14_N0, M10K_X14_Y12_N0, M10K_X5_Y6_N0, M10K_X5_Y1_N0, M10K_X14_Y2_N0, M10K_X26_Y2_N0, M10K_X14_Y1_N0, M10K_X38_Y2_N0, M10K_X14_Y5_N0, M10K_X14_Y4_N0, M10K_X5_Y9_N0, M10K_X5_Y5_N0, M10K_X38_Y4_N0, M10K_X14_Y9_N0, M10K_X5_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 22,047 / 289,320 ( 8 % )  ;
; C12 interconnects                           ; 49 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 6,186 / 119,108 ( 5 % )   ;
; C4 interconnects                            ; 3,067 / 56,300 ( 5 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,097 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,673 / 84,580 ( 6 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 172 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 181 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 8,193 / 130,992 ( 6 % )   ;
; R6 interconnects                            ; 13,045 / 266,960 ( 5 % )  ;
; Spine clocks                                ; 8 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 141          ; 0            ; 141          ; 0            ; 0            ; 145       ; 141          ; 0            ; 145       ; 145       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 73           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 145          ; 4            ; 145          ; 145          ; 0         ; 4            ; 145          ; 0         ; 0         ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 72           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 539.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 16.0              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.711             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.256             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.234             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.176             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[3]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                             ; 1.153             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][5]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][8]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.116             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[4]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                             ; 1.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.100             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.091             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.090             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[0]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                             ; 1.083             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.082             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.082             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[1]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                             ; 1.080             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[2]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                             ; 1.074             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.070             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.055             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.034             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.027             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.017             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 0.989             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 0.989             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 0.989             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 0.983             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                     ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.970             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.968             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                     ; 0.961             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.959             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.959             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                     ; 0.958             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.957             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.953             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.953             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                ; 0.949             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.942             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 0.942             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                         ; 0.942             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                ; 0.934             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.926             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.925             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                     ; 0.921             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.920             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.917             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                      ; 0.901             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                      ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                      ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; 0.880             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                          ; 0.873             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                          ; 0.873             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                          ; 0.873             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[0]                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                          ; 0.873             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][9]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                          ; 0.873             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[25]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[24]                                                                                                               ; 0.858             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[23]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[22]                                                                                                               ; 0.858             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[20]                                                                                                               ; 0.858             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[19]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[18]                                                                                                               ; 0.858             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[17]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[16]                                                                                                               ; 0.858             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[15]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]                                                                                                               ; 0.858             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 0.846             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[26]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[25]                                                                                                               ; 0.846             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[24]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[23]                                                                                                               ; 0.846             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[22]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21]                                                                                                               ; 0.846             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[20]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[19]                                                                                                               ; 0.846             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[18]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[17]                                                                                                               ; 0.846             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[16]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[15]                                                                                                               ; 0.846             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.842             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "de1_soc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 7948 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_1/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_2/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_3/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_4/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_5/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_6/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_7/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/alerner/documents/bnb/lab_5/phoenix/mirros_synthesis/db/ip/nios_core_8/submodules/altera_reset_controller.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[8].router|phoenix_buffer:phbuffer_gen[4].buffer|fifo_buffer:CBUF|is_full is being clocked by CLOCK_50
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[2] is being clocked by NOC_MESH:mynoc|routercc:router_gen[8].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0] is being clocked by NOC_MESH:mynoc|routercc:router_gen[4].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0] is being clocked by NOC_MESH:mynoc|routercc:router_gen[5].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[2] is being clocked by NOC_MESH:mynoc|routercc:router_gen[2].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1] is being clocked by NOC_MESH:mynoc|routercc:router_gen[1].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1] is being clocked by NOC_MESH:mynoc|routercc:router_gen[7].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1] is being clocked by NOC_MESH:mynoc|routercc:router_gen[6].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[0] is being clocked by NOC_MESH:mynoc|routercc:router_gen[3].router|switchcontrol:swctrl|enable
Warning (332060): Node: NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|enable was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|RoundRobinArbiter:rr1|lastport[1] is being clocked by NOC_MESH:mynoc|routercc:router_gen[0].router|switchcontrol:swctrl|enable
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:26
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:19
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:21
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:31
Info (11888): Total time spent on timing analysis during the Fitter is 12.85 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 73 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 78
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 82
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable File: C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.v Line: 83
Info (144001): Generated suppressed messages file C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 116 warnings
    Info: Peak virtual memory: 6491 megabytes
    Info: Processing ended: Sat Jan 29 14:02:02 2022
    Info: Elapsed time: 00:05:50
    Info: Total CPU time (on all processors): 00:10:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alerner/Documents/BNB/Lab_5/phoenix/mirros_synthesis/de1_soc.fit.smsg.


