Source Block: oh/src/mio/hdl/mrx_io.v@38:48@HdlIdDef
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   
   //########################################
   //# CLOCK, RESET
   //########################################

Diff Content:
- 43    wire 	       rx_frame;
+ 43    wire [IOW-1:0]    ddr_data;
+ 43    wire 	     io_nreset;
+ 43    wire [63:0] 	     io_data;
+ 43    wire [63:0] 	     mux_data;
+ 43    wire [7:0] 	     data_select;
+ 43    wire [7:0] 	     valid_input;
+ 43    wire [7:0] 	     valid_next;   
+ 43    wire [IOW/2-1:0]  ddr_even;
+ 43    wire [IOW/2-1:0]  ddr_odd;   
+ 43    wire 	     io_frame;
+ 43    wire 	     dmode8;
+ 43    wire 	     dmode16;
+ 43    wire 	     dmode32;
+ 43    wire 	     dmode64;
+ 43    wire 	     reload;
+ 43    wire 	     transfer_done;
+ 43    wire 	     transfer_active;
+ 43    reg [63:0] 	     shiftreg;
+ 43    reg [IOW-1:0]     sdr_data;
+ 43    reg [1:0] 	     rx_access_reg;

Clone Blocks:
Clone Blocks 1:
oh/src/mio/hdl/mrx_io.v@34:44
   //# BODY
   //#####################################################################

   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   

Clone Blocks 2:
oh/src/mio/hdl/mrx_io.v@37:47
   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   
   //########################################
   //# CLOCK, RESET

Clone Blocks 3:
oh/src/mio/hdl/mrx_io.v@35:45
   //#####################################################################

   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   

Clone Blocks 4:
oh/src/mio/hdl/mrx_io.v@36:46

   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   
   //########################################

