TimeQuest Timing Analyzer report for MultUse
Sat Oct 20 09:46:10 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'Clock_Virtual_Out_20M'
 16. Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'Clock_Virtual_Out_20M'
 19. Slow 1200mV 85C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Ex_Clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 36. Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'
 38. Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'
 41. Slow 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 57. Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'
 59. Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 61. Fast 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'
 62. Fast 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Fast 1200mV 0C Model Metastability Report
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Board Trace Model Assignments
 78. Input Transition Times
 79. Signal Integrity Metrics (Slow 1200mv 0c Model)
 80. Signal Integrity Metrics (Slow 1200mv 85c Model)
 81. Signal Integrity Metrics (Fast 1200mv 0c Model)
 82. Setup Transfers
 83. Hold Transfers
 84. Recovery Transfers
 85. Removal Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name      ; MultUse                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C8                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sat Oct 20 09:46:08 2018 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+
; Clock_Virtual_In_20M                                   ; Virtual   ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Clock_Virtual_In_80M                                   ; Virtual   ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Clock_Virtual_Out_20M                                  ; Virtual   ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Clock_Virtual_Out_80M                                  ; Virtual   ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Ex_Clock                                               ; Base      ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { Ex_Clock }                                               ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Ex_Clock ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; Ex_Clock ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] } ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                           ;
+------------+-----------------+--------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note ;
+------------+-----------------+--------------------------------------------------------+------+
; 115.66 MHz ; 115.66 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 134.63 MHz ; 134.63 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.373  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.229 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 38.246 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                             ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.443 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.491 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 4.793 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                          ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 35.556 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                          ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.615 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.827  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.675 ; 0.000         ;
; Ex_Clock                                               ; 24.954 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                  ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.373 ; Mult_In_B1[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 6.148      ;
; 2.613 ; Mult_In_B3[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.908      ;
; 2.618 ; Mult_In_B2[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.903      ;
; 2.751 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.770      ;
; 2.792 ; Mult_In_A3[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.729      ;
; 2.902 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.619      ;
; 2.905 ; Mult_In_A1[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.616      ;
; 2.951 ; Mult_In_B2[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.570      ;
; 3.004 ; Mult_In_B2[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.517      ;
; 3.008 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.513      ;
; 3.020 ; Mult_In_B1[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.501      ;
; 3.048 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.473      ;
; 3.105 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.416      ;
; 3.166 ; Mult_In_B2[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.355      ;
; 3.172 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.349      ;
; 3.223 ; Mult_In_A2[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.298      ;
; 3.224 ; Mult_In_A2[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.297      ;
; 3.272 ; Mult_In_A2[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.249      ;
; 3.291 ; Mult_In_A3[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.230      ;
; 3.297 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.224      ;
; 3.297 ; Mult_In_B1[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.224      ;
; 3.312 ; Mult_In_B2[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.209      ;
; 3.315 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.206      ;
; 3.316 ; Mult_In_A1[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.205      ;
; 3.317 ; Mult_In_B3[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.204      ;
; 3.325 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.196      ;
; 3.325 ; Mult_In_B1[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.196      ;
; 3.334 ; Mult_In_B1[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.187      ;
; 3.347 ; Mult_In_B3[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.174      ;
; 3.365 ; Mult_In_A1[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.156      ;
; 3.367 ; Mult_In_B2[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.154      ;
; 3.371 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.150      ;
; 3.398 ; Mult_In_B3[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.123      ;
; 3.420 ; Mult_In_B1[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.101      ;
; 3.434 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.087      ;
; 3.449 ; Mult_In_A3[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.072      ;
; 3.469 ; Mult_In_B3[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.052      ;
; 3.491 ; Mult_In_A3[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.030      ;
; 3.516 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.005      ;
; 3.517 ; Mult_In_A1[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.004      ;
; 3.521 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 5.000      ;
; 3.525 ; Mult_In_B2[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.996      ;
; 3.526 ; Mult_In_A3[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.995      ;
; 3.534 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.987      ;
; 3.534 ; Mult_In_A1[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.987      ;
; 3.583 ; Mult_In_A2[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.938      ;
; 3.584 ; Mult_In_A2[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.937      ;
; 3.600 ; Mult_In_B3[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.921      ;
; 3.605 ; Mult_In_A2[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.916      ;
; 3.610 ; Mult_In_B1[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.911      ;
; 3.627 ; Mult_In_B1[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.894      ;
; 3.640 ; Mult_In_B3[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.881      ;
; 3.642 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.879      ;
; 3.651 ; Mult_In_A1[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.870      ;
; 3.667 ; Mult_In_A1[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.854      ;
; 3.679 ; Mult_In_A3[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.842      ;
; 3.685 ; Mult_In_A3[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.836      ;
; 3.686 ; Mult_In_A3[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.835      ;
; 3.697 ; Mult_In_B3[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.824      ;
; 3.699 ; Mult_In_A2[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.822      ;
; 3.718 ; Mult_In_A1[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.803      ;
; 3.729 ; Mult_In_B2[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.792      ;
; 3.753 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.768      ;
; 3.854 ; Mult_In_A_Reg[0] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[1] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[2] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[3] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[4] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[5] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[6] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 3.854 ; Mult_In_A_Reg[7] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.649      ;
; 4.001 ; Mult_In_A_Reg[0] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[1] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[2] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[3] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[4] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[5] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[6] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.001 ; Mult_In_A_Reg[7] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.005     ; 8.495      ;
; 4.019 ; Mult_In_A_Reg[0] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[1] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[2] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[3] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[4] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[5] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[6] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.019 ; Mult_In_A_Reg[7] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.007     ; 8.475      ;
; 4.024 ; Mult_In_A2[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.291     ; 4.497      ;
; 4.077 ; Mult_In_B_Reg[0] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[1] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[2] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[3] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[4] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[5] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[6] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.077 ; Mult_In_B_Reg[7] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.002      ; 8.426      ;
; 4.099 ; Mult_In_A_Reg[0] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.016      ; 8.418      ;
; 4.099 ; Mult_In_A_Reg[1] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.016      ; 8.418      ;
; 4.099 ; Mult_In_A_Reg[2] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.016      ; 8.418      ;
; 4.099 ; Mult_In_A_Reg[3] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.016      ; 8.418      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 10.229 ; Result1_Reg0[14] ; Result1_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.192     ; 2.080      ;
; 10.237 ; Result1_Reg0[13] ; Result1_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.192     ; 2.072      ;
; 10.244 ; Result1_Reg0[0]  ; Result1_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.203     ; 2.054      ;
; 10.306 ; Result_Reg1[5]   ; Result_20M[5]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.204     ; 1.991      ;
; 10.313 ; Result1_Reg0[1]  ; Result1_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.203     ; 1.985      ;
; 10.319 ; Result1_Reg0[2]  ; Result1_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.203     ; 1.979      ;
; 10.496 ; Result1_Reg0[12] ; Result1_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.192     ; 1.813      ;
; 10.569 ; OR_Result2[11]   ; Result2_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.193     ; 1.739      ;
; 10.616 ; OR_Result3[5]    ; Result3_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.212     ; 1.673      ;
; 10.685 ; Result1_Reg0[15] ; Result1_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.204     ; 1.612      ;
; 10.701 ; Result1_Reg0[4]  ; Result1_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.206     ; 1.594      ;
; 10.805 ; Result1_Reg0[3]  ; Result1_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.206     ; 1.490      ;
; 10.864 ; Result1_Reg0[6]  ; Result1_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.424      ;
; 10.884 ; Result1_Reg0[7]  ; Result1_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.403      ;
; 10.910 ; Result1_Reg0[10] ; Result1_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.377      ;
; 11.024 ; OR_Result2[5]    ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.263      ;
; 11.039 ; OR_Result3[12]   ; Result3_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.248      ;
; 11.040 ; OR_Result2[7]    ; Result2_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.247      ;
; 11.040 ; OR_Result2[6]    ; Result2_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.247      ;
; 11.040 ; OR_Result2[4]    ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.246      ;
; 11.040 ; Result_Reg1[12]  ; Result_20M[12]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.247      ;
; 11.041 ; OR_Result2[3]    ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.245      ;
; 11.041 ; Result_Reg1[0]   ; Result_20M[0]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.216     ; 1.244      ;
; 11.042 ; OR_Result3[15]   ; Result3_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.245      ;
; 11.042 ; OR_Result3[14]   ; Result3_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.245      ;
; 11.042 ; OR_Result2[1]    ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.244      ;
; 11.042 ; Result_Reg1[11]  ; Result_20M[11]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.245      ;
; 11.058 ; OR_Result2[10]   ; Result2_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.229      ;
; 11.059 ; Result_Reg1[10]  ; Result_20M[10]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.216     ; 1.226      ;
; 11.059 ; Result_Reg1[6]   ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.228      ;
; 11.059 ; Result_Reg1[1]   ; Result_20M[1]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.216     ; 1.226      ;
; 11.060 ; OR_Result2[2]    ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.226      ;
; 11.060 ; Result_Reg1[9]   ; Result_20M[9]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.227      ;
; 11.061 ; OR_Result3[13]   ; Result3_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.226      ;
; 11.061 ; OR_Result2[9]    ; Result2_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.226      ;
; 11.061 ; OR_Result2[8]    ; Result2_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.226      ;
; 11.061 ; OR_Result2[0]    ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.225      ;
; 11.061 ; Result_Reg1[14]  ; Result_20M[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.226      ;
; 11.061 ; Result_Reg1[7]   ; Result_20M[7]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.226      ;
; 11.062 ; Result_Reg1[8]   ; Result_20M[8]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.225      ;
; 11.063 ; OR_Result3[11]   ; Result3_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.224      ;
; 11.063 ; Result_Reg1[2]   ; Result_20M[2]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.224      ;
; 11.092 ; OR_Result3[10]   ; Result3_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.195      ;
; 11.092 ; OR_Result2[13]   ; Result2_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.195      ;
; 11.093 ; OR_Result3[3]    ; Result3_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.193      ;
; 11.093 ; OR_Result3[1]    ; Result3_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.193      ;
; 11.094 ; OR_Result3[7]    ; Result3_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.193      ;
; 11.094 ; OR_Result2[15]   ; Result2_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.193      ;
; 11.094 ; Result_Reg1[15]  ; Result_20M[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.194      ;
; 11.099 ; OR_Result2[14]   ; Result2_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.188      ;
; 11.099 ; Result_Reg1[4]   ; Result_20M[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.189      ;
; 11.100 ; OR_Result3[9]    ; Result3_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.187      ;
; 11.100 ; OR_Result3[2]    ; Result3_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.186      ;
; 11.100 ; OR_Result3[0]    ; Result3_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.186      ;
; 11.101 ; OR_Result3[8]    ; Result3_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.186      ;
; 11.101 ; OR_Result3[6]    ; Result3_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.186      ;
; 11.101 ; OR_Result3[4]    ; Result3_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.215     ; 1.185      ;
; 11.101 ; Result_Reg1[13]  ; Result_20M[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.187      ;
; 11.102 ; OR_Result2[12]   ; Result2_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.185      ;
; 11.102 ; Result_Reg1[3]   ; Result_20M[3]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.186      ;
; 11.205 ; Result1_Reg0[5]  ; Result1_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.083      ;
; 11.220 ; Result1_Reg0[9]  ; Result1_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.067      ;
; 11.222 ; Result1_Reg0[8]  ; Result1_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.214     ; 1.065      ;
; 11.240 ; Result1_Reg0[11] ; Result1_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.213     ; 1.048      ;
; 42.572 ; Rst_n_Reg[7]     ; Result1[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.320      ;
; 42.572 ; Rst_n_Reg[7]     ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.320      ;
; 42.574 ; Rst_n_Reg[7]     ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.318      ;
; 42.576 ; Rst_n_Reg[7]     ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.316      ;
; 42.580 ; Rst_n_Reg[7]     ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.311      ;
; 42.581 ; Rst_n_Reg[7]     ; Result1[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.311      ;
; 42.583 ; Rst_n_Reg[7]     ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.308      ;
; 42.583 ; Rst_n_Reg[7]     ; Result1_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.309      ;
; 42.585 ; Rst_n_Reg[7]     ; Result1[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.307      ;
; 42.592 ; Rst_n_Reg[7]     ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.299      ;
; 42.593 ; Rst_n_Reg[7]     ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.298      ;
; 42.754 ; Rst_n_Reg[7]     ; Result3_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.138      ;
; 42.760 ; Rst_n_Reg[7]     ; Result2[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.132      ;
; 42.762 ; Rst_n_Reg[7]     ; Result1_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.130      ;
; 42.763 ; Rst_n_Reg[7]     ; Result2_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.129      ;
; 42.765 ; Rst_n_Reg[7]     ; Result1_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.109     ; 7.127      ;
; 42.770 ; Rst_n_Reg[7]     ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.121      ;
; 42.772 ; Rst_n_Reg[7]     ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.119      ;
; 42.773 ; Rst_n_Reg[7]     ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.118      ;
; 42.775 ; Rst_n_Reg[7]     ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.116      ;
; 42.780 ; Rst_n_Reg[7]     ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.111      ;
; 42.782 ; Rst_n_Reg[7]     ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.110     ; 7.109      ;
; 42.943 ; Rst_n_Reg[7]     ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.937      ;
; 42.946 ; Rst_n_Reg[7]     ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.934      ;
; 42.947 ; Rst_n_Reg[7]     ; Result1[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.933      ;
; 42.948 ; Rst_n_Reg[7]     ; Result1[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.932      ;
; 42.951 ; Rst_n_Reg[7]     ; Result1[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.929      ;
; 43.036 ; Rst_n_Reg[7]     ; Result3[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 6.842      ;
; 43.036 ; Rst_n_Reg[7]     ; Result3[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 6.842      ;
; 43.037 ; Rst_n_Reg[7]     ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 6.841      ;
; 43.038 ; Rst_n_Reg[7]     ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 6.840      ;
; 43.132 ; Rst_n_Reg[7]     ; Result_20M[5]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.748      ;
; 43.133 ; Rst_n_Reg[7]     ; Result1_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.747      ;
; 43.135 ; Rst_n_Reg[7]     ; Result1_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.745      ;
; 43.136 ; Rst_n_Reg[7]     ; Result1_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.744      ;
; 43.140 ; Rst_n_Reg[7]     ; Result1[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.121     ; 6.740      ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Virtual_Out_20M'                                                                                                              ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 38.246 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.379     ; 7.885      ;
; 39.151 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 6.987      ;
; 39.430 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.367     ; 6.713      ;
; 39.888 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.395     ; 6.227      ;
; 39.911 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.387     ; 6.212      ;
; 39.997 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.392     ; 6.121      ;
; 40.003 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.380     ; 6.127      ;
; 40.040 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.373     ; 6.097      ;
; 40.172 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.373     ; 5.965      ;
; 40.372 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 5.766      ;
; 40.436 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.394     ; 5.680      ;
; 40.505 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.368     ; 5.637      ;
; 40.513 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.392     ; 5.605      ;
; 40.582 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 5.556      ;
; 40.599 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.380     ; 5.531      ;
; 40.663 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.380     ; 5.467      ;
; 40.665 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.379     ; 5.466      ;
; 40.672 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.379     ; 5.459      ;
; 40.697 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 5.441      ;
; 40.703 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.368     ; 5.439      ;
; 40.764 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.382     ; 5.364      ;
; 40.782 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.382     ; 5.346      ;
; 40.859 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.367     ; 5.284      ;
; 40.877 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.380     ; 5.253      ;
; 40.919 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 5.219      ;
; 40.933 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.379     ; 5.198      ;
; 40.933 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 5.205      ;
; 40.940 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.392     ; 5.178      ;
; 40.940 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.372     ; 5.198      ;
; 41.085 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.392     ; 5.033      ;
; 41.139 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.394     ; 4.977      ;
; 41.162 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.374     ; 4.974      ;
; 41.162 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.395     ; 4.953      ;
; 41.167 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.395     ; 4.948      ;
; 41.170 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.374     ; 4.966      ;
; 41.172 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.373     ; 4.965      ;
; 41.193 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.382     ; 4.935      ;
; 41.197 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.373     ; 4.940      ;
; 41.198 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.394     ; 4.918      ;
; 41.234 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.392     ; 4.884      ;
; 41.264 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.382     ; 4.864      ;
; 41.279 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.368     ; 4.863      ;
; 41.286 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.379     ; 4.845      ;
; 41.316 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.429     ; 4.765      ;
; 41.334 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.380     ; 4.796      ;
; 41.362 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.368     ; 4.780      ;
; 41.363 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.429     ; 4.718      ;
; 41.396 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.367     ; 4.747      ;
; 41.400 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.367     ; 4.743      ;
; 41.409 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.387     ; 4.714      ;
; 41.485 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.394     ; 4.631      ;
; 41.488 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.374     ; 4.648      ;
; 41.505 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.395     ; 4.610      ;
; 41.519 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.374     ; 4.617      ;
; 41.553 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.395     ; 4.562      ;
; 41.565 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.373     ; 4.572      ;
; 41.567 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.395     ; 4.548      ;
; 41.613 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.374     ; 4.523      ;
; 41.621 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.387     ; 4.502      ;
; 41.626 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.382     ; 4.502      ;
; 41.633 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.429     ; 4.448      ;
; 41.642 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.379     ; 4.489      ;
; 41.895 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.394     ; 4.221      ;
; 41.914 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.382     ; 4.214      ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.443 ; Channel_Count[1] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.746      ;
; 0.455 ; Channel_Count[0] ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.758      ;
; 0.632 ; Result_Reg0[1]   ; Result_Reg1[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.935      ;
; 0.633 ; OR_Result1[5]    ; Result1_Reg0[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result_Reg0[10]  ; Result_Reg1[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.936      ;
; 0.634 ; OR_Result1[13]   ; Result1_Reg0[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.934      ;
; 0.634 ; OR_Result1[12]   ; Result1_Reg0[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.934      ;
; 0.634 ; OR_Result1[11]   ; Result1_Reg0[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; OR_Result1[3]    ; Result1_Reg0[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; OR_Result1[0]    ; Result1_Reg0[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result_Reg0[15]  ; Result_Reg1[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.934      ;
; 0.634 ; Result_Reg0[14]  ; Result_Reg1[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result_Reg0[11]  ; Result_Reg1[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result_Reg0[5]   ; Result_Reg1[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.935      ;
; 0.635 ; OR_Result1[9]    ; Result1_Reg0[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.935      ;
; 0.635 ; Result_Reg0[9]   ; Result_Reg1[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.935      ;
; 0.635 ; Result_Reg0[0]   ; Result_Reg1[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.938      ;
; 0.636 ; OR_Result1[15]   ; Result1_Reg0[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.936      ;
; 0.636 ; OR_Result1[10]   ; Result1_Reg0[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.936      ;
; 0.636 ; OR_Result1[2]    ; Result1_Reg0[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.937      ;
; 0.636 ; Result_Reg0[8]   ; Result_Reg1[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.936      ;
; 0.637 ; Result_Reg0[12]  ; Result_Reg1[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.938      ;
; 0.681 ; OR_Result1[14]   ; Result1_Reg0[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.981      ;
; 0.690 ; OR_Result[15]    ; Result_Reg0[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.991      ;
; 0.716 ; OR_Result[4]     ; Result_Reg0[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.017      ;
; 0.733 ; OR_Result1[1]    ; Result1_Reg0[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.034      ;
; 0.733 ; Result_Reg0[4]   ; Result_Reg1[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.033      ;
; 0.734 ; OR_Result1[6]    ; Result1_Reg0[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.035      ;
; 0.734 ; Result_Reg0[13]  ; Result_Reg1[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.034      ;
; 0.734 ; Result_Reg0[6]   ; Result_Reg1[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.035      ;
; 0.735 ; Result_Reg0[7]   ; Result_Reg1[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.035      ;
; 0.735 ; Result_Reg0[3]   ; Result_Reg1[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.035      ;
; 0.736 ; OR_Result1[8]    ; Result1_Reg0[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.036      ;
; 0.736 ; OR_Result1[7]    ; Result1_Reg0[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.036      ;
; 0.736 ; OR_Result1[4]    ; Result1_Reg0[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.037      ;
; 0.737 ; Result_Reg0[2]   ; Result_Reg1[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 1.037      ;
; 0.920 ; OR_Result[2]     ; Result_Reg0[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.090      ; 1.222      ;
; 0.938 ; OR_Result[13]    ; Result_Reg0[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.239      ;
; 0.997 ; OR_Result[3]     ; Result_Reg0[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.298      ;
; 1.161 ; OR_Result[9]     ; Result_Reg0[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.090      ; 1.463      ;
; 1.173 ; OR_Result[8]     ; Result_Reg0[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.090      ; 1.475      ;
; 1.192 ; OR_Result[14]    ; Result_Reg0[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.109      ; 1.513      ;
; 1.192 ; OR_Result[12]    ; Result_Reg0[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.109      ; 1.513      ;
; 1.195 ; OR_Result[7]     ; Result_Reg0[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.090      ; 1.497      ;
; 1.236 ; OR_Result[11]    ; Result_Reg0[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.109      ; 1.557      ;
; 1.303 ; OR_Result[5]     ; Result_Reg0[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.609      ;
; 1.562 ; Channel_Count[0] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.881      ;
; 1.651 ; OR_Result[6]     ; Result_Reg0[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.104      ; 1.967      ;
; 1.684 ; OR_Result[10]    ; Result_Reg0[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 2.047      ;
; 1.960 ; OR_Result[1]     ; Result_Reg0[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 2.323      ;
; 1.964 ; OR_Result[0]     ; Result_Reg0[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 2.327      ;
; 2.264 ; Rst_n_Reg[7]     ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.215      ; 2.711      ;
; 2.497 ; Channel_Count[0] ; Mult_In_A_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.033     ; 2.243      ;
; 2.829 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 2.719      ;
; 2.865 ; Mult_In_B_Reg[0] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[1] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[2] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[3] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[4] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[5] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[6] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.865 ; Mult_In_B_Reg[7] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.287      ;
; 2.871 ; Channel_Count[0] ; Mult_In_B_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.033     ; 2.617      ;
; 2.879 ; Mult_In_B_Reg[0] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[1] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[2] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[3] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[4] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[5] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[6] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.879 ; Mult_In_B_Reg[7] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.301      ;
; 2.900 ; Channel_Count[0] ; Mult_In_A_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.033     ; 2.646      ;
; 2.902 ; Mult_In_B_Reg[0] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[1] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[2] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[3] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[4] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[5] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[6] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.902 ; Mult_In_B_Reg[7] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.324      ;
; 2.958 ; Mult_In_A_Reg[0] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[1] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[2] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[3] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[4] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[5] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[6] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.958 ; Mult_In_A_Reg[7] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.380      ;
; 2.972 ; Mult_In_A_Reg[0] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[1] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[2] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[3] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[4] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[5] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[6] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.972 ; Mult_In_A_Reg[7] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.394      ;
; 2.995 ; Mult_In_A_Reg[0] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.417      ;
; 2.995 ; Mult_In_A_Reg[1] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.417      ;
; 2.995 ; Mult_In_A_Reg[2] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.417      ;
; 2.995 ; Mult_In_A_Reg[3] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.210      ; 3.417      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.491 ; Rst_n_Reg[1]     ; Rst_n_Reg[2]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.794      ;
; 0.492 ; Rst_n_Reg[2]     ; Rst_n_Reg[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.795      ;
; 0.493 ; Rst_n_Reg[5]     ; Rst_n_Reg[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.796      ;
; 0.539 ; Result1_Reg0[11] ; Result1_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.988      ;
; 0.555 ; Result1_Reg0[8]  ; Result1_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.002      ;
; 0.558 ; Result1_Reg0[9]  ; Result1_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.005      ;
; 0.573 ; Result1_Reg0[5]  ; Result1_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.022      ;
; 0.583 ; OR_Result3[1]    ; Result3_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.032      ;
; 0.584 ; OR_Result3[7]    ; Result3_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.032      ;
; 0.584 ; OR_Result3[3]    ; Result3_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.033      ;
; 0.584 ; Result_Reg1[0]   ; Result_20M[0]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.034      ;
; 0.585 ; OR_Result3[4]    ; Result3_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.034      ;
; 0.585 ; OR_Result3[2]    ; Result3_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.034      ;
; 0.585 ; OR_Result3[0]    ; Result3_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.034      ;
; 0.585 ; OR_Result2[15]   ; Result2_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.033      ;
; 0.586 ; OR_Result3[10]   ; Result3_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.034      ;
; 0.586 ; OR_Result2[13]   ; Result2_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.034      ;
; 0.586 ; OR_Result2[12]   ; Result2_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.034      ;
; 0.586 ; OR_Result2[1]    ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.034      ;
; 0.586 ; Result_Reg1[15]  ; Result_20M[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.033      ;
; 0.586 ; Result_Reg1[10]  ; Result_20M[10]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.036      ;
; 0.587 ; OR_Result3[15]   ; Result3_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result3[14]   ; Result3_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result3[11]   ; Result3_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result3[9]    ; Result3_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result3[8]    ; Result3_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result3[6]    ; Result3_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result2[4]    ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; OR_Result2[3]    ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; Result_Reg1[11]  ; Result_20M[11]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.035      ;
; 0.587 ; Result_Reg1[1]   ; Result_20M[1]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.037      ;
; 0.588 ; OR_Result2[14]   ; Result2_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.036      ;
; 0.588 ; OR_Result2[7]    ; Result2_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.036      ;
; 0.588 ; OR_Result2[6]    ; Result2_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.036      ;
; 0.588 ; OR_Result2[0]    ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.036      ;
; 0.588 ; Result_Reg1[12]  ; Result_20M[12]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.036      ;
; 0.588 ; Result_Reg1[3]   ; Result_20M[3]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.035      ;
; 0.588 ; Result_Reg1[2]   ; Result_20M[2]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.035      ;
; 0.589 ; OR_Result3[13]   ; Result3_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.037      ;
; 0.589 ; OR_Result3[12]   ; Result3_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.037      ;
; 0.589 ; OR_Result2[9]    ; Result2_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.037      ;
; 0.589 ; OR_Result2[8]    ; Result2_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.037      ;
; 0.589 ; OR_Result2[2]    ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.037      ;
; 0.589 ; Result_Reg1[14]  ; Result_20M[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.037      ;
; 0.589 ; Result_Reg1[13]  ; Result_20M[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.036      ;
; 0.589 ; Result_Reg1[8]   ; Result_20M[8]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.036      ;
; 0.589 ; Result_Reg1[7]   ; Result_20M[7]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.036      ;
; 0.590 ; Result_Reg1[6]   ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.038      ;
; 0.590 ; Result_Reg1[4]   ; Result_20M[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.037      ;
; 0.591 ; OR_Result2[10]   ; Result2_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.216      ; 1.039      ;
; 0.591 ; Result_Reg1[9]   ; Result_20M[9]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 1.038      ;
; 0.631 ; Result2_20M[2]   ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.933      ;
; 0.632 ; Result3_20M[5]   ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.934      ;
; 0.632 ; Result3_20M[1]   ; Result3[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.934      ;
; 0.632 ; Result3_20M[0]   ; Result3[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.934      ;
; 0.632 ; Result2_20M[5]   ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.934      ;
; 0.632 ; Result2_20M[1]   ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.934      ;
; 0.632 ; Result1_20M[12]  ; Result1[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.934      ;
; 0.632 ; Result_20M[1]    ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.935      ;
; 0.633 ; Result3_20M[11]  ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result3_20M[7]   ; Result3[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result3_20M[2]   ; Result3[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.935      ;
; 0.633 ; Result2_20M[7]   ; Result2[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result1_20M[13]  ; Result1[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.935      ;
; 0.633 ; Result1_20M[10]  ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result1_20M[8]   ; Result1[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result1_20M[7]   ; Result1[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.633 ; Result1_20M[1]   ; Result1[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.934      ;
; 0.634 ; Result3_20M[13]  ; Result3[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result3_20M[9]   ; Result3[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result3_20M[8]   ; Result3[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result3_20M[3]   ; Result3[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.936      ;
; 0.634 ; Result2_20M[14]  ; Result2[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result2_20M[9]   ; Result2[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result2_20M[8]   ; Result2[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result2_20M[3]   ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.936      ;
; 0.634 ; Result1_20M[15]  ; Result1[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result1_20M[9]   ; Result1[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result1_20M[5]   ; Result1[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result1_20M[4]   ; Result1[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result_20M[11]   ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result_20M[5]    ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.935      ;
; 0.634 ; Result_20M[4]    ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.934      ;
; 0.635 ; Result3_20M[14]  ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result3_20M[12]  ; Result3[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result2_20M[13]  ; Result2[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result2_20M[12]  ; Result2[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result1_20M[14]  ; Result1[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.937      ;
; 0.635 ; Result1_20M[0]   ; Result1[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result_20M[15]   ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.935      ;
; 0.635 ; Result_20M[12]   ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result_20M[6]    ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.635 ; Result_20M[2]    ; Result[2]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.936      ;
; 0.636 ; Result2_20M[0]   ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.938      ;
; 0.636 ; Result_20M[9]    ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.937      ;
; 0.636 ; Result_20M[7]    ; Result[7]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.937      ;
; 0.636 ; Result_20M[3]    ; Result[3]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.936      ;
; 0.637 ; Result3_20M[10]  ; Result3[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.938      ;
; 0.637 ; Result2_20M[15]  ; Result2[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.938      ;
; 0.637 ; Result2_20M[6]   ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.938      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Virtual_Out_20M'                                                                                                              ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 4.793 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.153      ; 4.006      ;
; 4.820 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.142      ; 4.022      ;
; 5.006 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.108      ; 4.174      ;
; 5.018 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.156      ; 4.234      ;
; 5.064 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.153      ; 4.277      ;
; 5.071 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.148      ; 4.279      ;
; 5.073 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.161      ; 4.294      ;
; 5.106 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.141      ; 4.307      ;
; 5.118 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.162      ; 4.340      ;
; 5.119 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.141      ; 4.320      ;
; 5.150 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.141      ; 4.351      ;
; 5.165 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.161      ; 4.386      ;
; 5.171 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.161      ; 4.392      ;
; 5.192 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.142      ; 4.394      ;
; 5.218 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.148      ; 4.426      ;
; 5.226 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 4.453      ;
; 5.226 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.108      ; 4.394      ;
; 5.229 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 4.456      ;
; 5.249 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 4.476      ;
; 5.254 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.108      ; 4.422      ;
; 5.300 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.155      ; 4.515      ;
; 5.348 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.156      ; 4.564      ;
; 5.370 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 4.597      ;
; 5.391 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.153      ; 4.604      ;
; 5.440 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.142      ; 4.642      ;
; 5.448 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.144      ; 4.652      ;
; 5.451 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.162      ; 4.673      ;
; 5.456 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.153      ; 4.669      ;
; 5.464 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.161      ; 4.685      ;
; 5.468 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.162      ; 4.690      ;
; 5.473 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.161      ; 4.694      ;
; 5.482 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.141      ; 4.683      ;
; 5.482 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.141      ; 4.683      ;
; 5.511 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.142      ; 4.713      ;
; 5.547 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.144      ; 4.751      ;
; 5.631 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.156      ; 4.847      ;
; 5.649 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.144      ; 4.853      ;
; 5.654 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 4.877      ;
; 5.679 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 4.902      ;
; 5.683 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 4.906      ;
; 5.747 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 4.974      ;
; 5.760 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.155      ; 4.975      ;
; 5.812 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.153      ; 5.025      ;
; 5.828 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.153      ; 5.041      ;
; 5.848 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 5.075      ;
; 5.865 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 5.088      ;
; 5.869 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.156      ; 5.085      ;
; 5.894 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.155      ; 5.109      ;
; 5.898 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.156      ; 5.114      ;
; 5.958 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.155      ; 5.173      ;
; 5.980 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 5.203      ;
; 6.035 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 5.262      ;
; 6.066 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.144      ; 5.270      ;
; 6.115 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.142      ; 5.317      ;
; 6.130 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 5.353      ;
; 6.379 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.162      ; 5.601      ;
; 6.478 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.144      ; 5.682      ;
; 6.492 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.162      ; 5.714      ;
; 6.590 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.148      ; 5.798      ;
; 6.721 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.155      ; 5.936      ;
; 6.851 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.141      ; 6.052      ;
; 7.023 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.167      ; 6.250      ;
; 7.531 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.163      ; 6.754      ;
; 8.281 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.156      ; 7.497      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
; 35.556 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.123     ; 3.582      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
; 5.615 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.414      ; 3.331      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                               ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.827 ; 6.228        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.852 ; 6.253        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[0]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[11]   ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[1]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[2]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[3]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[4]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[5]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[6]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[10]   ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[6]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[7]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[8]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[9]    ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[0]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[11] ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[1]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[2]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[3]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[4]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[5]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[6]  ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[5]   ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[6]   ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[5]   ;
; 5.924 ; 6.144        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[6]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[10]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[12]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[13]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[14]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[15]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[7]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[8]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[9]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[10]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[11]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[12]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[13]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[14]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[15]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[6]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[7]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[8]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[9]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[0]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[11]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[12]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[13]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[14]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[15]   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[1]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[2]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[3]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[4]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[5]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[0]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[10]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[11]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[12]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[13]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[14]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[15]    ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[1]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[2]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[3]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[4]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[5]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[6]     ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[7]     ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[0]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[10]~reg0 ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[11]~reg0 ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[15]~reg0 ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[1]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[2]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[5]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[6]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[7]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[8]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[9]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[0]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[10]  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[11]  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[15]  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[1]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[2]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[5]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[6]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[7]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[8]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[9]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[10]~reg0 ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[6]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[7]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[8]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[9]~reg0  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[10]  ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[6]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[7]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[8]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[9]   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0   ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[5]    ;
; 24.675 ; 24.895       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[6]    ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[12]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[13]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[14]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[3]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[4]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[12]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[13]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[14]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[3]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[4]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[10]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[11]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[12]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[13]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[14]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[15]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[5]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[6]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[7]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[8]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[9]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[10]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[11]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[12]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[13]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[14]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[15]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[5]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[6]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[7]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[8]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[9]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[0]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[11]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[12]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[13]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[14]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[15]~reg0 ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[1]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[2]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[3]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[4]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[5]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[0]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[11]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[12]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[13]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[14]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[15]  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[1]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[2]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[3]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[4]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[5]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0  ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[13]   ;
; 24.676 ; 24.896       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[15]   ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.954 ; 24.954       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.960 ; 24.960       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.960 ; 24.960       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 24.960 ; 24.960       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.979 ; 24.979       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.020 ; 25.020       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.039 ; 25.039       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.039 ; 25.039       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 25.039 ; 25.039       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 25.046 ; 25.046       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 6.138 ; 5.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 5.599 ; 5.669 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 5.618 ; 5.715 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 5.287 ; 5.231 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 5.669 ; 5.743 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 5.935 ; 5.905 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 5.524 ; 5.488 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 5.605 ; 5.725 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 6.138 ; 5.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 6.135 ; 6.083 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 5.454 ; 5.523 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 5.410 ; 5.506 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 5.724 ; 5.569 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 5.389 ; 5.357 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 5.644 ; 5.675 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 5.322 ; 5.290 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 5.321 ; 5.373 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 6.135 ; 6.083 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 5.817 ; 5.816 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 5.016 ; 4.979 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 5.427 ; 5.435 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 5.456 ; 5.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 5.351 ; 5.457 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 5.768 ; 5.621 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 5.817 ; 5.784 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 5.738 ; 5.816 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 5.341 ; 5.273 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 6.248 ; 6.071 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 5.352 ; 5.361 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 5.354 ; 5.352 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 5.591 ; 5.541 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 5.272 ; 5.355 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 5.549 ; 5.475 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 5.749 ; 5.558 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 5.366 ; 5.514 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 6.248 ; 6.071 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 6.289 ; 6.160 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 5.446 ; 5.506 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 5.819 ; 5.868 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 5.485 ; 5.519 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 5.398 ; 5.389 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 5.606 ; 5.518 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 5.992 ; 5.932 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 6.289 ; 6.160 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 6.032 ; 5.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 6.667 ; 6.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 5.693 ; 5.715 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 5.574 ; 5.706 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 5.413 ; 5.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 5.534 ; 5.620 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 5.430 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 5.743 ; 5.654 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 6.020 ; 5.836 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 6.667 ; 6.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 6.422 ; 6.324 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 5.832 ; 5.874 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 5.689 ; 5.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 5.311 ; 5.214 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 5.488 ; 5.515 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 6.036 ; 5.935 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 5.673 ; 5.463 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 6.422 ; 6.324 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 6.089 ; 5.821 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 6.427 ; 6.158 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 5.424 ; 5.440 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 5.304 ; 5.343 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 5.491 ; 5.571 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 5.319 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 5.639 ; 5.642 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 5.693 ; 5.436 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 6.427 ; 6.158 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 5.723 ; 5.662 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -4.334 ; -4.237 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -4.682 ; -4.721 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -4.697 ; -4.761 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -4.334 ; -4.237 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -4.779 ; -4.837 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -4.994 ; -4.986 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -4.626 ; -4.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -4.781 ; -4.930 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -5.186 ; -5.043 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -4.448 ; -4.412 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -4.561 ; -4.620 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -4.494 ; -4.557 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -4.935 ; -4.781 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -4.530 ; -4.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -4.792 ; -4.815 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -4.448 ; -4.412 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -4.545 ; -4.598 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -5.120 ; -5.051 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -4.267 ; -4.232 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -4.267 ; -4.232 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -4.583 ; -4.577 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -4.512 ; -4.385 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -4.574 ; -4.677 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -4.850 ; -4.751 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -5.024 ; -4.994 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -4.905 ; -5.014 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -4.488 ; -4.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -4.499 ; -4.497 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -4.575 ; -4.586 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -4.513 ; -4.497 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -4.807 ; -4.759 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -4.499 ; -4.581 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -4.766 ; -4.696 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -4.960 ; -4.779 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -4.543 ; -4.684 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -5.375 ; -5.192 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -4.551 ; -4.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -4.559 ; -4.594 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -4.917 ; -4.937 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -4.551 ; -4.648 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -4.589 ; -4.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -4.680 ; -4.591 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -5.048 ; -4.875 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -5.354 ; -5.224 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -5.122 ; -4.928 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -4.637 ; -4.557 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -4.905 ; -4.921 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -4.701 ; -4.823 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -4.637 ; -4.557 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -4.716 ; -4.793 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -4.650 ; -4.622 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -4.873 ; -4.688 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -5.201 ; -5.018 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -5.668 ; -5.483 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -4.369 ; -4.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -4.924 ; -4.945 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -4.882 ; -4.908 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -4.369 ; -4.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -4.706 ; -4.734 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -5.089 ; -4.989 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -4.842 ; -4.638 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -5.479 ; -5.381 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -5.242 ; -4.984 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -4.512 ; -4.549 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -4.646 ; -4.663 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -4.512 ; -4.549 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -4.711 ; -4.790 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -4.543 ; -4.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -4.850 ; -4.856 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -4.908 ; -4.661 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -5.608 ; -5.352 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -4.934 ; -4.876 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 7.080 ; 6.846 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 5.194 ; 5.002 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 5.147 ; 4.973 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 6.005 ; 5.818 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 5.651 ; 5.516 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 7.080 ; 6.846 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 5.746 ; 5.602 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 5.728 ; 5.586 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 5.807 ; 5.628 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 5.148 ; 4.998 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 5.231 ; 5.130 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 4.877 ; 4.745 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 5.101 ; 4.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 4.889 ; 4.814 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 5.114 ; 4.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 6.599 ; 6.396 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 5.110 ; 4.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 7.359 ; 7.318 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 4.884 ; 4.807 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 4.596 ; 4.525 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 5.317 ; 5.215 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 5.845 ; 5.677 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 4.868 ; 4.758 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 7.359 ; 7.318 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 5.928 ; 5.762 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 5.570 ; 5.421 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 5.591 ; 5.447 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 5.577 ; 5.451 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 5.813 ; 5.642 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 6.138 ; 5.916 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 4.943 ; 4.852 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 4.957 ; 4.864 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 5.343 ; 5.242 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 5.246 ; 5.148 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 8.264 ; 8.099 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 5.312 ; 5.199 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 6.074 ; 5.902 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 5.025 ; 4.940 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 4.615 ; 4.553 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 5.371 ; 5.272 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 5.005 ; 4.897 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 6.338 ; 6.178 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 4.945 ; 4.863 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 6.470 ; 6.294 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 5.313 ; 5.211 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 5.338 ; 5.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 6.622 ; 6.609 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 5.577 ; 5.397 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 5.838 ; 5.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 8.264 ; 8.099 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 5.224 ; 5.103 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 6.513 ; 6.473 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 6.513 ; 6.282 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 5.570 ; 5.417 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 5.276 ; 5.213 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 5.425 ; 5.311 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 5.997 ; 5.851 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 5.348 ; 5.241 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 5.340 ; 5.223 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 4.897 ; 4.817 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 5.348 ; 5.233 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 4.991 ; 4.910 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 5.022 ; 4.919 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 5.911 ; 5.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 5.176 ; 5.052 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 6.507 ; 6.473 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 5.633 ; 5.530 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 5.847 ; 5.671 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 4.194 ; 4.066 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 4.501 ; 4.314 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 4.455 ; 4.286 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 5.277 ; 5.095 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 4.937 ; 4.807 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 6.308 ; 6.083 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 5.027 ; 4.888 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 5.010 ; 4.872 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 5.081 ; 4.908 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 4.454 ; 4.309 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 4.528 ; 4.430 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 4.194 ; 4.066 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 4.408 ; 4.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 4.204 ; 4.131 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 4.422 ; 4.289 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 5.846 ; 5.650 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 4.417 ; 4.286 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 3.922 ; 3.853 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 4.199 ; 4.124 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 3.922 ; 3.853 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 4.615 ; 4.516 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 5.121 ; 4.958 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 4.184 ; 4.078 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 6.628 ; 6.591 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 5.201 ; 5.040 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 4.857 ; 4.714 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 4.878 ; 4.739 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 4.864 ; 4.743 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 5.090 ; 4.925 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 5.405 ; 5.190 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 4.255 ; 4.166 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 4.269 ; 4.179 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 4.640 ; 4.542 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 4.546 ; 4.451 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 3.940 ; 3.880 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 4.609 ; 4.500 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 5.340 ; 5.175 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 4.334 ; 4.252 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 3.940 ; 3.880 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 4.667 ; 4.571 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 4.314 ; 4.210 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 5.593 ; 5.439 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 4.257 ; 4.178 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 5.722 ; 5.552 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 4.610 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 4.637 ; 4.528 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 5.921 ; 5.911 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 4.865 ; 4.691 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 5.110 ; 4.929 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 7.497 ; 7.341 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 4.525 ; 4.408 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 4.211 ; 4.133 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 5.761 ; 5.538 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 4.857 ; 4.709 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 4.571 ; 4.508 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 4.717 ; 4.607 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 5.267 ; 5.126 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 4.645 ; 4.542 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 4.637 ; 4.524 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 4.211 ; 4.133 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 4.644 ; 4.533 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 4.304 ; 4.225 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 4.332 ; 4.231 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 5.186 ; 5.018 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 4.481 ; 4.360 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 5.810 ; 5.781 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 4.919 ; 4.820 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 5.124 ; 4.954 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                            ;
+------------+-----------------+--------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note ;
+------------+-----------------+--------------------------------------------------------+------+
; 117.84 MHz ; 117.84 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 139.1 MHz  ; 139.1 MHz       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.796  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.344 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 38.824 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.392 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.462 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 4.474 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 35.885 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.272 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.838  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.682 ; 0.000         ;
; Ex_Clock                                               ; 24.953 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.796 ; Mult_In_B1[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.888      ;
; 2.974 ; Mult_In_B3[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.710      ;
; 3.004 ; Mult_In_B2[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.680      ;
; 3.118 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.566      ;
; 3.194 ; Mult_In_A3[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.490      ;
; 3.282 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.402      ;
; 3.314 ; Mult_In_A1[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.370      ;
; 3.318 ; Mult_In_B2[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.366      ;
; 3.389 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.295      ;
; 3.412 ; Mult_In_B1[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.272      ;
; 3.418 ; Mult_In_B2[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.266      ;
; 3.450 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.234      ;
; 3.505 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.179      ;
; 3.648 ; Mult_In_A3[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.036      ;
; 3.658 ; Mult_In_A2[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.026      ;
; 3.668 ; Mult_In_B2[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.016      ;
; 3.668 ; Mult_In_A2[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.016      ;
; 3.684 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 5.000      ;
; 3.686 ; Mult_In_B1[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.998      ;
; 3.689 ; Mult_In_B3[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.995      ;
; 3.734 ; Mult_In_B2[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.950      ;
; 3.739 ; Mult_In_B3[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.945      ;
; 3.746 ; Mult_In_A1[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.938      ;
; 3.753 ; Mult_In_A2[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.931      ;
; 3.782 ; Mult_In_B2[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.902      ;
; 3.785 ; Mult_In_B1[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.899      ;
; 3.819 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.865      ;
; 3.836 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.848      ;
; 3.837 ; Mult_In_B3[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.847      ;
; 3.878 ; Mult_In_A3[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.806      ;
; 3.891 ; Mult_In_A1[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.793      ;
; 3.896 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.788      ;
; 3.899 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.785      ;
; 3.931 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.753      ;
; 3.940 ; Mult_In_B1[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.744      ;
; 3.954 ; Mult_In_A3[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.730      ;
; 3.962 ; Mult_In_A2[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.722      ;
; 3.974 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.710      ;
; 3.991 ; Mult_In_B1[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.693      ;
; 3.993 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.691      ;
; 4.014 ; Mult_In_A_Reg[0] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[1] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[2] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[3] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[4] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[5] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[6] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_A_Reg[7] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.015      ; 8.503      ;
; 4.014 ; Mult_In_B2[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.670      ;
; 4.027 ; Mult_In_A1[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.657      ;
; 4.036 ; Mult_In_B1[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.648      ;
; 4.040 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.644      ;
; 4.041 ; Mult_In_A1[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.643      ;
; 4.043 ; Mult_In_B1[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.641      ;
; 4.054 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.630      ;
; 4.067 ; Mult_In_B3[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.617      ;
; 4.081 ; Mult_In_A2[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.603      ;
; 4.081 ; Mult_In_A1[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.603      ;
; 4.081 ; Mult_In_A2[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.603      ;
; 4.085 ; Mult_In_B3[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.599      ;
; 4.091 ; Mult_In_A1[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.593      ;
; 4.109 ; Mult_In_A3[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.575      ;
; 4.110 ; Mult_In_B2[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.574      ;
; 4.118 ; Mult_In_A2[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.566      ;
; 4.139 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.545      ;
; 4.157 ; Mult_In_A3[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.527      ;
; 4.180 ; Mult_In_A_Reg[0] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[1] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[2] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[3] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[4] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[5] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[6] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.180 ; Mult_In_A_Reg[7] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.330      ;
; 4.192 ; Mult_In_B3[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.492      ;
; 4.200 ; Mult_In_A3[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.484      ;
; 4.202 ; Mult_In_A_Reg[0] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[1] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[2] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[3] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[4] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[5] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[6] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.202 ; Mult_In_A_Reg[7] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.006      ; 8.306      ;
; 4.203 ; Mult_In_B3[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.481      ;
; 4.223 ; Mult_In_A1[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.461      ;
; 4.234 ; Mult_In_A3[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.145     ; 4.450      ;
; 4.262 ; Mult_In_A_Reg[0] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[1] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[2] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[3] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[4] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[5] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[6] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.262 ; Mult_In_A_Reg[7] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.028      ; 8.268      ;
; 4.293 ; Mult_In_A_Reg[0] ; OR_Result1[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.217      ;
; 4.293 ; Mult_In_A_Reg[1] ; OR_Result1[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.217      ;
; 4.293 ; Mult_In_A_Reg[2] ; OR_Result1[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.217      ;
; 4.293 ; Mult_In_A_Reg[3] ; OR_Result1[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.217      ;
; 4.293 ; Mult_In_A_Reg[4] ; OR_Result1[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.008      ; 8.217      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 10.344 ; Result1_Reg0[14] ; Result1_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.166     ; 1.992      ;
; 10.359 ; Result1_Reg0[0]  ; Result1_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.177     ; 1.966      ;
; 10.360 ; Result1_Reg0[13] ; Result1_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.166     ; 1.976      ;
; 10.403 ; Result1_Reg0[1]  ; Result1_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.177     ; 1.922      ;
; 10.424 ; Result_Reg1[5]   ; Result_20M[5]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.178     ; 1.900      ;
; 10.432 ; Result1_Reg0[2]  ; Result1_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.177     ; 1.893      ;
; 10.606 ; Result1_Reg0[12] ; Result1_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.166     ; 1.730      ;
; 10.694 ; OR_Result2[11]   ; Result2_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.167     ; 1.641      ;
; 10.713 ; OR_Result3[5]    ; Result3_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.185     ; 1.604      ;
; 10.782 ; Result1_Reg0[15] ; Result1_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.179     ; 1.541      ;
; 10.811 ; Result1_Reg0[4]  ; Result1_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.179     ; 1.512      ;
; 10.895 ; Result1_Reg0[3]  ; Result1_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.179     ; 1.428      ;
; 10.970 ; Result1_Reg0[6]  ; Result1_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.186     ; 1.346      ;
; 11.024 ; Result1_Reg0[7]  ; Result1_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.290      ;
; 11.031 ; Result1_Reg0[10] ; Result1_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.283      ;
; 11.138 ; OR_Result2[5]    ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.176      ;
; 11.188 ; OR_Result3[12]   ; Result3_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.126      ;
; 11.189 ; OR_Result2[7]    ; Result2_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.125      ;
; 11.189 ; OR_Result2[6]    ; Result2_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.125      ;
; 11.189 ; OR_Result2[4]    ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.189     ; 1.124      ;
; 11.189 ; Result_Reg1[12]  ; Result_20M[12]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.125      ;
; 11.190 ; OR_Result2[3]    ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.189     ; 1.123      ;
; 11.190 ; Result_Reg1[11]  ; Result_20M[11]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.124      ;
; 11.190 ; Result_Reg1[0]   ; Result_20M[0]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.190     ; 1.122      ;
; 11.191 ; OR_Result3[15]   ; Result3_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.123      ;
; 11.191 ; OR_Result3[14]   ; Result3_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.123      ;
; 11.191 ; OR_Result2[1]    ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.189     ; 1.122      ;
; 11.204 ; OR_Result2[10]   ; Result2_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.110      ;
; 11.204 ; Result_Reg1[6]   ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.110      ;
; 11.204 ; Result_Reg1[1]   ; Result_20M[1]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.190     ; 1.108      ;
; 11.205 ; OR_Result2[2]    ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.189     ; 1.108      ;
; 11.205 ; Result_Reg1[10]  ; Result_20M[10]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.190     ; 1.107      ;
; 11.206 ; OR_Result3[13]   ; Result3_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.108      ;
; 11.206 ; OR_Result2[9]    ; Result2_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.108      ;
; 11.206 ; OR_Result2[8]    ; Result2_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.108      ;
; 11.206 ; OR_Result2[0]    ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.189     ; 1.107      ;
; 11.206 ; Result_Reg1[14]  ; Result_20M[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.108      ;
; 11.206 ; Result_Reg1[9]   ; Result_20M[9]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.109      ;
; 11.208 ; OR_Result3[11]   ; Result3_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.106      ;
; 11.208 ; Result_Reg1[8]   ; Result_20M[8]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.107      ;
; 11.208 ; Result_Reg1[7]   ; Result_20M[7]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.107      ;
; 11.209 ; Result_Reg1[2]   ; Result_20M[2]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.106      ;
; 11.238 ; OR_Result3[10]   ; Result3_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.076      ;
; 11.238 ; OR_Result2[13]   ; Result2_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.076      ;
; 11.240 ; OR_Result3[7]    ; Result3_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.074      ;
; 11.240 ; OR_Result3[3]    ; Result3_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.074      ;
; 11.240 ; OR_Result3[1]    ; Result3_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.074      ;
; 11.240 ; OR_Result2[15]   ; Result2_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.074      ;
; 11.240 ; Result_Reg1[15]  ; Result_20M[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.075      ;
; 11.244 ; OR_Result2[14]   ; Result2_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.070      ;
; 11.245 ; Result_Reg1[4]   ; Result_20M[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.070      ;
; 11.246 ; OR_Result3[9]    ; Result3_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.068      ;
; 11.246 ; OR_Result3[8]    ; Result3_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.068      ;
; 11.246 ; OR_Result3[6]    ; Result3_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.068      ;
; 11.246 ; Result_Reg1[13]  ; Result_20M[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.069      ;
; 11.247 ; OR_Result3[4]    ; Result3_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.067      ;
; 11.247 ; OR_Result3[2]    ; Result3_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.067      ;
; 11.247 ; OR_Result3[0]    ; Result3_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.067      ;
; 11.247 ; Result_Reg1[3]   ; Result_20M[3]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 1.068      ;
; 11.248 ; OR_Result2[12]   ; Result2_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.066      ;
; 11.288 ; Result1_Reg0[5]  ; Result1_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.186     ; 1.028      ;
; 11.299 ; Result1_Reg0[9]  ; Result1_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.015      ;
; 11.301 ; Result1_Reg0[8]  ; Result1_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.188     ; 1.013      ;
; 11.324 ; Result1_Reg0[11] ; Result1_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.186     ; 0.992      ;
; 42.811 ; Rst_n_Reg[7]     ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 7.089      ;
; 42.813 ; Rst_n_Reg[7]     ; Result1[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.088      ;
; 42.814 ; Rst_n_Reg[7]     ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 7.086      ;
; 42.814 ; Rst_n_Reg[7]     ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.087      ;
; 42.816 ; Rst_n_Reg[7]     ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.085      ;
; 42.817 ; Rst_n_Reg[7]     ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.084      ;
; 42.822 ; Rst_n_Reg[7]     ; Result1[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.079      ;
; 42.824 ; Rst_n_Reg[7]     ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 7.076      ;
; 42.825 ; Rst_n_Reg[7]     ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 7.075      ;
; 42.825 ; Rst_n_Reg[7]     ; Result1_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.076      ;
; 42.827 ; Rst_n_Reg[7]     ; Result1[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 7.074      ;
; 42.984 ; Rst_n_Reg[7]     ; Result3_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 6.917      ;
; 42.986 ; Rst_n_Reg[7]     ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 6.914      ;
; 42.987 ; Rst_n_Reg[7]     ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 6.913      ;
; 42.988 ; Rst_n_Reg[7]     ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 6.912      ;
; 42.990 ; Rst_n_Reg[7]     ; Result2[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 6.911      ;
; 42.991 ; Rst_n_Reg[7]     ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 6.909      ;
; 42.992 ; Rst_n_Reg[7]     ; Result1_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 6.909      ;
; 42.993 ; Rst_n_Reg[7]     ; Result2_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 6.908      ;
; 42.995 ; Rst_n_Reg[7]     ; Result1_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.101     ; 6.906      ;
; 42.997 ; Rst_n_Reg[7]     ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 6.903      ;
; 42.998 ; Rst_n_Reg[7]     ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 6.902      ;
; 43.156 ; Rst_n_Reg[7]     ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.732      ;
; 43.160 ; Rst_n_Reg[7]     ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.728      ;
; 43.161 ; Rst_n_Reg[7]     ; Result1[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.727      ;
; 43.161 ; Rst_n_Reg[7]     ; Result1[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.727      ;
; 43.165 ; Rst_n_Reg[7]     ; Result1[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.723      ;
; 43.252 ; Rst_n_Reg[7]     ; Result3[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.115     ; 6.635      ;
; 43.253 ; Rst_n_Reg[7]     ; Result3[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.115     ; 6.634      ;
; 43.254 ; Rst_n_Reg[7]     ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.115     ; 6.633      ;
; 43.254 ; Rst_n_Reg[7]     ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.115     ; 6.633      ;
; 43.331 ; Rst_n_Reg[7]     ; Result_20M[5]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.557      ;
; 43.332 ; Rst_n_Reg[7]     ; Result1_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.556      ;
; 43.334 ; Rst_n_Reg[7]     ; Result1_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.554      ;
; 43.335 ; Rst_n_Reg[7]     ; Result1_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.553      ;
; 43.339 ; Rst_n_Reg[7]     ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.114     ; 6.549      ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'                                                                                                               ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 38.824 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.457     ; 7.229      ;
; 39.698 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 6.363      ;
; 39.810 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.445     ; 6.255      ;
; 40.263 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.466     ; 5.781      ;
; 40.380 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.469     ; 5.661      ;
; 40.408 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.473     ; 5.629      ;
; 40.425 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.451     ; 5.634      ;
; 40.500 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.458     ; 5.552      ;
; 40.552 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.451     ; 5.507      ;
; 40.748 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 5.313      ;
; 40.797 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.472     ; 5.241      ;
; 40.855 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.469     ; 5.186      ;
; 40.880 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.446     ; 5.184      ;
; 40.903 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 5.158      ;
; 40.930 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.458     ; 5.122      ;
; 40.993 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.457     ; 5.060      ;
; 40.996 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.458     ; 5.056      ;
; 41.013 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 5.048      ;
; 41.029 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.457     ; 5.024      ;
; 41.055 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.446     ; 5.009      ;
; 41.115 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.459     ; 4.936      ;
; 41.126 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.459     ; 4.925      ;
; 41.189 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.445     ; 4.876      ;
; 41.200 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.458     ; 4.852      ;
; 41.243 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 4.818      ;
; 41.257 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 4.804      ;
; 41.263 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.449     ; 4.798      ;
; 41.267 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.469     ; 4.774      ;
; 41.269 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.457     ; 4.784      ;
; 41.418 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.469     ; 4.623      ;
; 41.465 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.472     ; 4.573      ;
; 41.488 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.452     ; 4.570      ;
; 41.490 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.473     ; 4.547      ;
; 41.493 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.452     ; 4.565      ;
; 41.493 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.473     ; 4.544      ;
; 41.496 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.451     ; 4.563      ;
; 41.517 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.459     ; 4.534      ;
; 41.523 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.472     ; 4.515      ;
; 41.531 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.451     ; 4.528      ;
; 41.576 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.469     ; 4.465      ;
; 41.590 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.459     ; 4.461      ;
; 41.596 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.457     ; 4.457      ;
; 41.622 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.446     ; 4.442      ;
; 41.633 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.509     ; 4.368      ;
; 41.645 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.458     ; 4.407      ;
; 41.661 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.446     ; 4.403      ;
; 41.675 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.509     ; 4.326      ;
; 41.700 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.445     ; 4.365      ;
; 41.703 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.445     ; 4.362      ;
; 41.709 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.466     ; 4.335      ;
; 41.793 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.472     ; 4.245      ;
; 41.805 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.452     ; 4.253      ;
; 41.822 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.473     ; 4.215      ;
; 41.837 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.452     ; 4.221      ;
; 41.863 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.473     ; 4.174      ;
; 41.875 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.451     ; 4.184      ;
; 41.876 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.473     ; 4.161      ;
; 41.919 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.466     ; 4.125      ;
; 41.924 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.452     ; 4.134      ;
; 41.937 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.457     ; 4.116      ;
; 41.938 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.459     ; 4.113      ;
; 41.951 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.509     ; 4.050      ;
; 42.191 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.472     ; 3.847      ;
; 42.214 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.459     ; 3.837      ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.392 ; Channel_Count[1] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.669      ;
; 0.408 ; Channel_Count[0] ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.684      ;
; 0.590 ; Result_Reg0[10]  ; Result_Reg1[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.867      ;
; 0.590 ; Result_Reg0[1]   ; Result_Reg1[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.867      ;
; 0.591 ; Result_Reg0[14]  ; Result_Reg1[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.866      ;
; 0.592 ; OR_Result1[13]   ; Result1_Reg0[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; OR_Result1[12]   ; Result1_Reg0[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; OR_Result1[11]   ; Result1_Reg0[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; OR_Result1[9]    ; Result1_Reg0[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; OR_Result1[5]    ; Result1_Reg0[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; OR_Result1[3]    ; Result1_Reg0[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; Result_Reg0[15]  ; Result_Reg1[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; Result_Reg0[11]  ; Result_Reg1[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result_Reg0[0]   ; Result_Reg1[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.869      ;
; 0.593 ; OR_Result1[10]   ; Result1_Reg0[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.593 ; OR_Result1[0]    ; Result1_Reg0[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.593 ; Result_Reg0[9]   ; Result_Reg1[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.593 ; Result_Reg0[8]   ; Result_Reg1[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.593 ; Result_Reg0[5]   ; Result_Reg1[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.594 ; OR_Result1[15]   ; Result1_Reg0[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.868      ;
; 0.594 ; Result_Reg0[12]  ; Result_Reg1[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.869      ;
; 0.595 ; OR_Result1[2]    ; Result1_Reg0[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.869      ;
; 0.604 ; OR_Result1[14]   ; Result1_Reg0[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.878      ;
; 0.616 ; OR_Result[15]    ; Result_Reg0[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.891      ;
; 0.637 ; OR_Result[4]     ; Result_Reg0[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.912      ;
; 0.681 ; Result_Reg0[4]   ; Result_Reg1[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.955      ;
; 0.682 ; Result_Reg0[13]  ; Result_Reg1[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.956      ;
; 0.683 ; OR_Result1[1]    ; Result1_Reg0[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.957      ;
; 0.683 ; Result_Reg0[7]   ; Result_Reg1[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.957      ;
; 0.684 ; OR_Result1[6]    ; Result1_Reg0[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.958      ;
; 0.684 ; Result_Reg0[6]   ; Result_Reg1[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.959      ;
; 0.685 ; Result_Reg0[3]   ; Result_Reg1[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.959      ;
; 0.686 ; OR_Result1[8]    ; Result1_Reg0[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.960      ;
; 0.686 ; OR_Result1[4]    ; Result1_Reg0[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.960      ;
; 0.687 ; OR_Result1[7]    ; Result1_Reg0[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.961      ;
; 0.688 ; Result_Reg0[2]   ; Result_Reg1[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.962      ;
; 0.811 ; OR_Result[2]     ; Result_Reg0[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.087      ;
; 0.854 ; OR_Result[13]    ; Result_Reg0[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.129      ;
; 0.887 ; OR_Result[3]     ; Result_Reg0[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.162      ;
; 1.031 ; OR_Result[9]     ; Result_Reg0[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.307      ;
; 1.044 ; OR_Result[8]     ; Result_Reg0[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.320      ;
; 1.057 ; OR_Result[7]     ; Result_Reg0[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.333      ;
; 1.062 ; OR_Result[12]    ; Result_Reg0[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 1.358      ;
; 1.065 ; OR_Result[14]    ; Result_Reg0[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 1.361      ;
; 1.099 ; OR_Result[11]    ; Result_Reg0[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 1.395      ;
; 1.163 ; OR_Result[5]     ; Result_Reg0[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.442      ;
; 1.387 ; Channel_Count[0] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.098      ; 1.680      ;
; 1.461 ; OR_Result[6]     ; Result_Reg0[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.750      ;
; 1.495 ; OR_Result[10]    ; Result_Reg0[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.144      ; 1.834      ;
; 1.749 ; OR_Result[1]     ; Result_Reg0[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.144      ; 2.088      ;
; 1.757 ; OR_Result[0]     ; Result_Reg0[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.144      ; 2.096      ;
; 2.010 ; Rst_n_Reg[7]     ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.188      ; 2.413      ;
; 2.316 ; Channel_Count[0] ; Mult_In_A_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.048     ; 2.067      ;
; 2.526 ; Mult_In_B_Reg[0] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[1] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[2] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[3] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[4] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[5] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[6] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.526 ; Mult_In_B_Reg[7] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.920      ;
; 2.547 ; Mult_In_B_Reg[0] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[1] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[2] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[3] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[4] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[5] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[6] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.547 ; Mult_In_B_Reg[7] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.941      ;
; 2.568 ; Mult_In_B_Reg[0] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[1] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[2] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[3] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[4] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[5] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[6] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.568 ; Mult_In_B_Reg[7] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 2.962      ;
; 2.576 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 2.454      ;
; 2.654 ; Channel_Count[0] ; Mult_In_B_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.048     ; 2.405      ;
; 2.659 ; Channel_Count[0] ; Mult_In_A_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.048     ; 2.410      ;
; 2.673 ; Rst_n_Reg[7]     ; Result_Reg0[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.205      ; 3.093      ;
; 2.675 ; Rst_n_Reg[7]     ; Result_Reg0[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.205      ; 3.095      ;
; 2.679 ; Rst_n_Reg[7]     ; Result_Reg0[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.205      ; 3.099      ;
; 2.696 ; Mult_In_A_Reg[0] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[1] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[2] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[3] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[4] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[5] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[6] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.696 ; Mult_In_A_Reg[7] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.090      ;
; 2.717 ; Mult_In_A_Reg[0] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[1] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[2] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[3] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[4] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[5] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[6] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.717 ; Mult_In_A_Reg[7] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.111      ;
; 2.738 ; Mult_In_A_Reg[0] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.199      ; 3.132      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.462 ; Rst_n_Reg[2]     ; Rst_n_Reg[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.738      ;
; 0.462 ; Rst_n_Reg[1]     ; Rst_n_Reg[2]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.738      ;
; 0.464 ; Rst_n_Reg[5]     ; Rst_n_Reg[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.740      ;
; 0.483 ; Result1_Reg0[11] ; Result1_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.888      ;
; 0.491 ; Result1_Reg0[8]  ; Result1_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 0.894      ;
; 0.493 ; Result1_Reg0[9]  ; Result1_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 0.896      ;
; 0.511 ; Result1_Reg0[5]  ; Result1_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.916      ;
; 0.549 ; OR_Result3[7]    ; Result3_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.954      ;
; 0.549 ; OR_Result3[1]    ; Result3_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.954      ;
; 0.549 ; Result_Reg1[0]   ; Result_20M[0]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.192      ; 0.956      ;
; 0.550 ; OR_Result3[3]    ; Result3_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.955      ;
; 0.550 ; OR_Result2[15]   ; Result2_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.955      ;
; 0.550 ; OR_Result2[1]    ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.956      ;
; 0.551 ; OR_Result3[10]   ; Result3_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.956      ;
; 0.551 ; OR_Result2[4]    ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.957      ;
; 0.551 ; OR_Result2[3]    ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.957      ;
; 0.551 ; Result_Reg1[15]  ; Result_20M[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.955      ;
; 0.552 ; OR_Result3[15]   ; Result3_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.957      ;
; 0.552 ; OR_Result3[14]   ; Result3_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.957      ;
; 0.552 ; OR_Result3[4]    ; Result3_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.957      ;
; 0.552 ; OR_Result2[13]   ; Result2_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.957      ;
; 0.552 ; OR_Result2[12]   ; Result2_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.957      ;
; 0.552 ; Result_Reg1[11]  ; Result_20M[11]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.957      ;
; 0.553 ; OR_Result3[8]    ; Result3_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.958      ;
; 0.553 ; OR_Result3[6]    ; Result3_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.958      ;
; 0.553 ; OR_Result3[2]    ; Result3_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.958      ;
; 0.553 ; OR_Result3[0]    ; Result3_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.958      ;
; 0.553 ; OR_Result2[7]    ; Result2_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.958      ;
; 0.553 ; OR_Result2[6]    ; Result2_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.958      ;
; 0.554 ; OR_Result3[12]   ; Result3_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.959      ;
; 0.554 ; OR_Result3[9]    ; Result3_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.959      ;
; 0.554 ; Result_Reg1[12]  ; Result_20M[12]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.959      ;
; 0.554 ; Result_Reg1[10]  ; Result_20M[10]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.192      ; 0.961      ;
; 0.554 ; Result_Reg1[3]   ; Result_20M[3]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.958      ;
; 0.554 ; Result_Reg1[1]   ; Result_20M[1]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.192      ; 0.961      ;
; 0.555 ; OR_Result3[11]   ; Result3_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.960      ;
; 0.555 ; OR_Result2[14]   ; Result2_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.960      ;
; 0.555 ; OR_Result2[2]    ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.961      ;
; 0.555 ; OR_Result2[0]    ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.961      ;
; 0.555 ; Result_Reg1[13]  ; Result_20M[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.959      ;
; 0.556 ; OR_Result3[13]   ; Result3_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.961      ;
; 0.556 ; OR_Result2[9]    ; Result2_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.961      ;
; 0.556 ; OR_Result2[8]    ; Result2_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.961      ;
; 0.556 ; Result_Reg1[4]   ; Result_20M[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.960      ;
; 0.556 ; Result_Reg1[2]   ; Result_20M[2]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.960      ;
; 0.557 ; Result_Reg1[14]  ; Result_20M[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.962      ;
; 0.557 ; Result_Reg1[8]   ; Result_20M[8]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.961      ;
; 0.557 ; Result_Reg1[7]   ; Result_20M[7]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.961      ;
; 0.558 ; OR_Result2[10]   ; Result2_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.963      ;
; 0.558 ; Result_Reg1[9]   ; Result_20M[9]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.962      ;
; 0.558 ; Result_Reg1[6]   ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.963      ;
; 0.589 ; Result2_20M[2]   ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.865      ;
; 0.589 ; Result2_20M[1]   ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.865      ;
; 0.589 ; Result1_20M[12]  ; Result1[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.865      ;
; 0.590 ; Result3_20M[7]   ; Result3[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.865      ;
; 0.590 ; Result3_20M[5]   ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.866      ;
; 0.590 ; Result3_20M[1]   ; Result3[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.865      ;
; 0.590 ; Result2_20M[5]   ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.866      ;
; 0.590 ; Result1_20M[13]  ; Result1[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.866      ;
; 0.590 ; Result1_20M[1]   ; Result1[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.865      ;
; 0.590 ; Result_20M[1]    ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.867      ;
; 0.591 ; Result3_20M[11]  ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result3_20M[9]   ; Result3[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result3_20M[8]   ; Result3[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result3_20M[2]   ; Result3[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result3_20M[0]   ; Result3[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result2_20M[9]   ; Result2[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result2_20M[7]   ; Result2[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.866      ;
; 0.591 ; Result2_20M[3]   ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.867      ;
; 0.591 ; Result1_20M[8]   ; Result1[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.865      ;
; 0.591 ; Result1_20M[7]   ; Result1[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.865      ;
; 0.592 ; Result3_20M[14]  ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result3_20M[13]  ; Result3[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result3_20M[12]  ; Result3[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result3_20M[3]   ; Result3[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result2_20M[14]  ; Result2[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result2_20M[12]  ; Result2[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result2_20M[8]   ; Result2[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result1_20M[15]  ; Result1[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result1_20M[14]  ; Result1[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.868      ;
; 0.592 ; Result1_20M[10]  ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; Result1_20M[9]   ; Result1[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; Result1_20M[5]   ; Result1[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; Result1_20M[4]   ; Result1[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result1_20M[0]   ; Result1[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result_20M[15]   ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.592 ; Result_20M[12]   ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result_20M[11]   ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result_20M[6]    ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result_20M[5]    ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.867      ;
; 0.592 ; Result_20M[4]    ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.593 ; Result2_20M[13]  ; Result2[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.868      ;
; 0.593 ; Result2_20M[0]   ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.869      ;
; 0.594 ; Result3_20M[10]  ; Result3[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.869      ;
; 0.594 ; Result2_20M[15]  ; Result2[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.869      ;
; 0.594 ; Result2_20M[6]   ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.869      ;
; 0.594 ; Result_20M[9]    ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.868      ;
; 0.594 ; Result_20M[3]    ; Result[3]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.868      ;
; 0.594 ; Result_20M[2]    ; Result[2]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.868      ;
; 0.595 ; Result_20M[13]   ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.869      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'                                                                                                               ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 4.474 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.010      ; 3.544      ;
; 4.500 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.002     ; 3.558      ;
; 4.677 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.012      ; 3.749      ;
; 4.681 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.038     ; 3.703      ;
; 4.715 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.010      ; 3.785      ;
; 4.722 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.003      ; 3.785      ;
; 4.727 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.017      ; 3.804      ;
; 4.756 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.003     ; 3.813      ;
; 4.768 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.003     ; 3.825      ;
; 4.769 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.018      ; 3.847      ;
; 4.798 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.003     ; 3.855      ;
; 4.817 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.017      ; 3.894      ;
; 4.820 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.017      ; 3.897      ;
; 4.837 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.002     ; 3.895      ;
; 4.849 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.003      ; 3.912      ;
; 4.855 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.023      ; 3.938      ;
; 4.858 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.023      ; 3.941      ;
; 4.877 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.022      ; 3.959      ;
; 4.877 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.038     ; 3.899      ;
; 4.905 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.038     ; 3.927      ;
; 4.929 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.011      ; 4.000      ;
; 4.974 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.012      ; 4.046      ;
; 5.004 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.022      ; 4.086      ;
; 5.008 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.010      ; 4.078      ;
; 5.056 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.002     ; 4.114      ;
; 5.065 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.000      ; 4.125      ;
; 5.069 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.018      ; 4.147      ;
; 5.074 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.010      ; 4.144      ;
; 5.083 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.017      ; 4.160      ;
; 5.084 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.018      ; 4.162      ;
; 5.093 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.017      ; 4.170      ;
; 5.100 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.003     ; 4.157      ;
; 5.102 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.003     ; 4.159      ;
; 5.128 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.002     ; 4.186      ;
; 5.159 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.000      ; 4.219      ;
; 5.229 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.012      ; 4.301      ;
; 5.238 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.000      ; 4.298      ;
; 5.254 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 4.333      ;
; 5.268 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 4.347      ;
; 5.269 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 4.348      ;
; 5.329 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.023      ; 4.412      ;
; 5.340 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.011      ; 4.411      ;
; 5.393 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.010      ; 4.463      ;
; 5.410 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.010      ; 4.480      ;
; 5.429 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 4.508      ;
; 5.429 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.022      ; 4.511      ;
; 5.449 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.012      ; 4.521      ;
; 5.457 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.012      ; 4.529      ;
; 5.465 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.011      ; 4.536      ;
; 5.523 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.011      ; 4.594      ;
; 5.534 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 4.613      ;
; 5.609 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.022      ; 4.691      ;
; 5.612 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.000      ; 4.672      ;
; 5.682 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.002     ; 4.740      ;
; 5.686 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 4.765      ;
; 5.914 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.018      ; 4.992      ;
; 5.997 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.000      ; 5.057      ;
; 6.022 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.018      ; 5.100      ;
; 6.073 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.003      ; 5.136      ;
; 6.146 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.011      ; 5.217      ;
; 6.263 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.003     ; 5.320      ;
; 6.467 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.023      ; 5.550      ;
; 6.866 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.019      ; 5.945      ;
; 7.552 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.012      ; 6.624      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
; 35.885 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.023      ; 3.400      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
; 5.272 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.493      ; 3.050      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.838 ; 6.220        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.886 ; 6.268        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[1] ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[0]   ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[10]  ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[1]   ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[0]   ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[10]  ;
; 5.932 ; 6.148        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[1]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[0] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[10]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[12]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[13]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[14]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[15]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[7]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[8]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[9]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[10]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[11]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[12]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[13]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[14]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[15]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[6]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[7]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[8]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[9]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[10]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[11]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[12]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[13]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[14]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[15]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[6]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[7]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[8]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[9]    ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[10] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[12] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[13] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[14] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[15] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[7]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[8]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[9]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[11]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[12]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[13]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[14]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[15]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[2]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[3]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[4]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[7]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[8]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[9]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[11]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[12]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[13]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[14]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[15]  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[2]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[3]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[4]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[7]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[8]   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[9]   ;
; 5.934 ; 6.150        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[0]    ;
; 5.934 ; 6.150        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[11]   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                 ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 24.682 ; 24.898       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0   ;
; 24.682 ; 24.898       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0  ;
; 24.682 ; 24.898       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0   ;
; 24.682 ; 24.898       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[0]    ;
; 24.682 ; 24.898       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[10]   ;
; 24.682 ; 24.898       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[1]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[3]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[4]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[3]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[4]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[10]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[12]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[13]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[14]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[15]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[6]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[7]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[8]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[9]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[10]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[12]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[13]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[14]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[15]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[6]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[7]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[8]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[9]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[10]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[11]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[12]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[13]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[14]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[15]~reg0 ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[6]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[7]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[8]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[9]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[10]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[11]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[12]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[13]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[14]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[15]  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[6]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[7]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[8]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[9]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0  ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[11]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[12]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[13]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[14]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[15]   ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[2]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[3]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[4]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[7]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[8]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[9]    ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]     ;
; 24.683 ; 24.899       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]     ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[0]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[10]~reg0 ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[11]~reg0 ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[12]~reg0 ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[13]~reg0 ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[14]~reg0 ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[15]~reg0 ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[1]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[2]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[5]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[6]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[7]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[8]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[9]~reg0  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[0]   ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[10]  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[11]  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[12]  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[13]  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[14]  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[15]  ;
; 24.684 ; 24.900       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[1]   ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.975 ; 24.975       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.991 ; 24.991       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.008 ; 25.008       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.025 ; 25.025       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.044 ; 25.044       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.044 ; 25.044       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 25.044 ; 25.044       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 5.758 ; 5.447 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 5.141 ; 5.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 5.109 ; 5.068 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 4.901 ; 4.717 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 5.204 ; 5.065 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 5.535 ; 5.338 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 5.144 ; 4.995 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 5.066 ; 5.061 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 5.758 ; 5.447 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 5.726 ; 5.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 5.013 ; 4.950 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 4.949 ; 4.907 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 5.294 ; 4.897 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 4.999 ; 4.741 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 5.149 ; 4.977 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 4.959 ; 4.820 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 4.817 ; 4.686 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 5.726 ; 5.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 5.382 ; 5.187 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 4.537 ; 4.553 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 4.959 ; 4.753 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 5.078 ; 4.816 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 4.922 ; 4.809 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 5.382 ; 5.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 5.372 ; 5.101 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 5.287 ; 5.187 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 4.959 ; 4.655 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 5.846 ; 5.374 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 4.883 ; 4.687 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 4.931 ; 4.716 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 5.162 ; 4.874 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 4.806 ; 4.696 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 5.086 ; 4.791 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 5.392 ; 4.905 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 4.840 ; 4.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 5.846 ; 5.374 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 5.922 ; 5.629 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 5.000 ; 4.930 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 5.356 ; 5.259 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 5.047 ; 4.957 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 4.986 ; 4.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 5.221 ; 5.012 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 5.590 ; 5.379 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 5.922 ; 5.629 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 5.651 ; 5.430 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 6.244 ; 6.023 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 5.255 ; 5.038 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 5.084 ; 5.100 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 4.997 ; 4.685 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 5.049 ; 4.988 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 5.004 ; 4.749 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 5.354 ; 5.128 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 5.628 ; 5.159 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 6.244 ; 6.023 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 6.036 ; 5.783 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 5.372 ; 5.257 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 5.258 ; 5.049 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 4.930 ; 4.694 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 5.026 ; 4.829 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 5.622 ; 5.394 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 5.306 ; 4.821 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 6.036 ; 5.783 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 5.722 ; 5.141 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 6.066 ; 5.444 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 4.955 ; 4.771 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 4.837 ; 4.687 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 4.973 ; 4.861 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 4.848 ; 4.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 5.203 ; 4.979 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 5.351 ; 4.786 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 6.066 ; 5.444 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 5.301 ; 4.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -3.940 ; -3.735 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -4.235 ; -4.148 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -4.213 ; -4.164 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -3.940 ; -3.735 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -4.362 ; -4.253 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -4.580 ; -4.409 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -4.191 ; -4.024 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -4.274 ; -4.305 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -4.748 ; -4.444 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -4.028 ; -3.891 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -4.129 ; -4.063 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -4.057 ; -4.008 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -4.580 ; -4.197 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -4.179 ; -3.977 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -4.382 ; -4.205 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -4.028 ; -3.891 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -4.119 ; -3.994 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -4.660 ; -4.451 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -3.861 ; -3.864 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -3.861 ; -3.876 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -4.192 ; -3.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -4.123 ; -3.864 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -4.221 ; -4.115 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -4.446 ; -4.193 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -4.656 ; -4.398 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -4.482 ; -4.425 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -4.178 ; -3.869 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -4.101 ; -3.951 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -4.184 ; -3.995 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -4.165 ; -3.951 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -4.455 ; -4.180 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -4.107 ; -4.005 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -4.380 ; -4.096 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -4.673 ; -4.208 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -4.101 ; -4.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -5.044 ; -4.583 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -4.118 ; -4.014 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -4.118 ; -4.041 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -4.464 ; -4.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -4.119 ; -4.089 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -4.201 ; -4.014 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -4.246 ; -4.052 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -4.617 ; -4.289 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -4.897 ; -4.612 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -4.662 ; -4.341 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -4.219 ; -3.998 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -4.544 ; -4.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -4.219 ; -4.230 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -4.297 ; -3.998 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -4.255 ; -4.193 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -4.302 ; -4.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -4.450 ; -4.123 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -4.883 ; -4.426 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -5.174 ; -4.841 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -3.992 ; -3.812 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -4.469 ; -4.352 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -4.523 ; -4.318 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -3.992 ; -3.812 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -4.318 ; -4.132 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -4.628 ; -4.416 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -4.549 ; -4.080 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -5.003 ; -4.759 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -4.950 ; -4.388 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -4.122 ; -3.978 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -4.255 ; -4.079 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -4.122 ; -3.978 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -4.272 ; -4.165 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -4.148 ; -4.032 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -4.492 ; -4.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -4.636 ; -4.093 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -5.318 ; -4.724 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -4.588 ; -4.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 6.700 ; 6.220 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 4.877 ; 4.591 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 4.835 ; 4.563 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 5.630 ; 5.326 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 5.321 ; 5.033 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 6.700 ; 6.220 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 5.395 ; 5.118 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 5.384 ; 5.101 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 5.455 ; 5.142 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 4.849 ; 4.561 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 4.888 ; 4.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 4.559 ; 4.360 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 4.801 ; 4.535 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 4.591 ; 4.402 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 4.810 ; 4.542 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 6.247 ; 5.810 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 4.807 ; 4.540 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 6.812 ; 6.584 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 4.572 ; 4.395 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 4.296 ; 4.144 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 4.993 ; 4.769 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 5.517 ; 5.169 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 4.573 ; 4.354 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 6.812 ; 6.584 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 5.607 ; 5.248 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 5.247 ; 4.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 5.253 ; 4.970 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 5.267 ; 4.971 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 5.497 ; 5.139 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 5.762 ; 5.406 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 4.634 ; 4.439 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 4.647 ; 4.451 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 5.020 ; 4.798 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 4.920 ; 4.702 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 7.686 ; 7.300 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 4.987 ; 4.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 5.713 ; 5.403 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 4.717 ; 4.523 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 4.319 ; 4.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 5.045 ; 4.825 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 4.688 ; 4.482 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 5.958 ; 5.645 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 4.635 ; 4.452 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 6.085 ; 5.757 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 4.979 ; 4.765 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 5.014 ; 4.779 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 6.102 ; 5.957 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 5.241 ; 4.929 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 5.481 ; 5.164 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 7.686 ; 7.300 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 4.914 ; 4.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 6.130 ; 5.835 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 6.130 ; 5.731 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 5.243 ; 4.940 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 4.934 ; 4.764 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 5.092 ; 4.858 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 5.655 ; 5.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 5.017 ; 4.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 5.017 ; 4.779 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 4.586 ; 4.408 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 5.022 ; 4.789 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 4.673 ; 4.500 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 4.705 ; 4.505 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 5.580 ; 5.236 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 4.865 ; 4.617 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 6.010 ; 5.835 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 5.310 ; 5.045 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 5.514 ; 5.176 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 3.933 ; 3.741 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 4.240 ; 3.965 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 4.200 ; 3.937 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 4.962 ; 4.669 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 4.667 ; 4.389 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 5.990 ; 5.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 4.737 ; 4.470 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 4.726 ; 4.453 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 4.791 ; 4.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 4.214 ; 3.937 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 4.246 ; 4.064 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 3.933 ; 3.741 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 4.166 ; 3.909 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 3.965 ; 3.782 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 4.176 ; 3.918 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 5.555 ; 5.133 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 4.173 ; 3.915 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 3.682 ; 3.534 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 3.946 ; 3.775 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 3.682 ; 3.534 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 4.351 ; 4.134 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 4.853 ; 4.517 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 3.949 ; 3.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 6.143 ; 5.926 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 4.940 ; 4.594 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 4.596 ; 4.314 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 4.601 ; 4.328 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 4.614 ; 4.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 4.835 ; 4.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 5.090 ; 4.746 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 4.005 ; 3.816 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 4.018 ; 3.828 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 4.376 ; 4.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 4.279 ; 4.068 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 3.702 ; 3.560 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 4.344 ; 4.116 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 5.041 ; 4.742 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 4.085 ; 3.897 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 3.702 ; 3.560 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 4.401 ; 4.188 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 4.057 ; 3.858 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 5.276 ; 4.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 4.006 ; 3.829 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 5.399 ; 5.082 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 4.336 ; 4.129 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 4.372 ; 4.144 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 5.460 ; 5.323 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 4.590 ; 4.289 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 4.814 ; 4.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 6.981 ; 6.612 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 4.275 ; 4.034 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 3.959 ; 3.787 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 5.441 ; 5.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 4.590 ; 4.298 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 4.290 ; 4.125 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 4.446 ; 4.219 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 4.987 ; 4.672 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 4.374 ; 4.160 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 4.373 ; 4.143 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 3.959 ; 3.787 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 4.378 ; 4.153 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 4.045 ; 3.877 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 4.073 ; 3.880 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 4.915 ; 4.583 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 4.228 ; 3.989 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 5.372 ; 5.206 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 4.655 ; 4.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 4.851 ; 4.525 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.593  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 11.477 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 42.349 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.173 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.182 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 2.693 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 37.226 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.264 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 6.030  ; 0.000         ;
; Ex_Clock                                               ; 24.572 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.780 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 5.593 ; Mult_In_B1[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 3.118      ;
; 5.709 ; Mult_In_B3[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 3.002      ;
; 5.714 ; Mult_In_B2[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.997      ;
; 5.732 ; Mult_In_A3[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.979      ;
; 5.778 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.933      ;
; 5.823 ; Mult_In_A1[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.888      ;
; 5.846 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.865      ;
; 5.852 ; Mult_In_B2[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.859      ;
; 5.873 ; Mult_In_B2[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.838      ;
; 5.878 ; Mult_In_A2[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.833      ;
; 5.897 ; Mult_In_B1[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.814      ;
; 5.903 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.808      ;
; 5.918 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.793      ;
; 5.927 ; Mult_In_B3[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.784      ;
; 5.937 ; Mult_In_B1[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.774      ;
; 5.937 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.774      ;
; 5.943 ; Mult_In_B3[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.768      ;
; 5.949 ; Mult_In_B2[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.762      ;
; 5.959 ; Mult_In_B2[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.752      ;
; 5.971 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.740      ;
; 5.972 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.739      ;
; 5.974 ; Mult_In_A2[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.737      ;
; 5.975 ; Mult_In_A1[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.736      ;
; 5.979 ; Mult_In_A3[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.732      ;
; 5.986 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.725      ;
; 5.986 ; Mult_In_A1[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.725      ;
; 5.994 ; Mult_In_B3[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.717      ;
; 6.020 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.691      ;
; 6.025 ; Mult_In_B3[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.686      ;
; 6.025 ; Mult_In_B1[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.686      ;
; 6.025 ; Mult_In_B1[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.686      ;
; 6.030 ; Mult_In_A3[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.681      ;
; 6.046 ; Mult_In_A3[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.665      ;
; 6.047 ; Mult_In_B2[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.664      ;
; 6.055 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.656      ;
; 6.056 ; Mult_In_B2[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.655      ;
; 6.064 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.647      ;
; 6.065 ; Mult_In_B1[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.646      ;
; 6.066 ; Mult_In_A3[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.645      ;
; 6.075 ; Mult_In_A2[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.636      ;
; 6.076 ; Mult_In_B1[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.635      ;
; 6.078 ; Mult_In_A2[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.633      ;
; 6.084 ; Mult_In_B3[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.627      ;
; 6.088 ; Mult_In_A2[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.623      ;
; 6.090 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.621      ;
; 6.101 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.610      ;
; 6.103 ; Mult_In_B3[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.608      ;
; 6.108 ; Mult_In_A1[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.603      ;
; 6.110 ; Mult_In_A1[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.601      ;
; 6.116 ; Mult_In_B3[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.595      ;
; 6.117 ; Mult_In_A3[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.594      ;
; 6.118 ; Mult_In_A1[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.593      ;
; 6.122 ; Mult_In_A3[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.589      ;
; 6.125 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.586      ;
; 6.126 ; Mult_In_B1[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.585      ;
; 6.128 ; Mult_In_A3[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.583      ;
; 6.136 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.575      ;
; 6.189 ; Mult_In_A1[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.522      ;
; 6.191 ; Mult_In_A2[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.520      ;
; 6.203 ; Mult_In_A2[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.508      ;
; 6.221 ; Mult_In_A1[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.490      ;
; 6.252 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.459      ;
; 6.254 ; Mult_In_B2[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.457      ;
; 6.420 ; Mult_In_A2[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.221     ; 2.291      ;
; 8.464 ; Mult_In_A_Reg[0] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[1] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[2] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[3] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[4] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[5] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[6] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.464 ; Mult_In_A_Reg[7] ; OR_Result1[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.044     ; 3.979      ;
; 8.465 ; Mult_In_A_Reg[0] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[1] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[2] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[3] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[4] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[5] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[6] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.465 ; Mult_In_A_Reg[7] ; OR_Result3[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.985      ;
; 8.502 ; Mult_In_A_Reg[0] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[1] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[2] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[3] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[4] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[5] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[6] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.502 ; Mult_In_A_Reg[7] ; OR_Result1[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.045     ; 3.940      ;
; 8.548 ; Mult_In_A_Reg[0] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[1] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[2] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[3] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[4] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[5] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[6] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.548 ; Mult_In_A_Reg[7] ; OR_Result2[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.037     ; 3.902      ;
; 8.568 ; Mult_In_A_Reg[0] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.024     ; 3.895      ;
; 8.568 ; Mult_In_A_Reg[1] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.024     ; 3.895      ;
; 8.568 ; Mult_In_A_Reg[2] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.024     ; 3.895      ;
; 8.568 ; Mult_In_A_Reg[3] ; OR_Result2[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.024     ; 3.895      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 11.477 ; Result1_Reg0[13] ; Result1_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.081     ; 0.929      ;
; 11.478 ; Result1_Reg0[14] ; Result1_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.081     ; 0.928      ;
; 11.489 ; Result1_Reg0[0]  ; Result1_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.093     ; 0.905      ;
; 11.504 ; Result_Reg1[5]   ; Result_20M[5]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.094     ; 0.889      ;
; 11.506 ; Result1_Reg0[2]  ; Result1_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.093     ; 0.888      ;
; 11.534 ; Result1_Reg0[1]  ; Result1_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.093     ; 0.860      ;
; 11.598 ; Result1_Reg0[12] ; Result1_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.081     ; 0.808      ;
; 11.611 ; OR_Result2[11]   ; Result2_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.081     ; 0.795      ;
; 11.654 ; OR_Result3[5]    ; Result3_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.101     ; 0.732      ;
; 11.681 ; Result1_Reg0[4]  ; Result1_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.094     ; 0.712      ;
; 11.683 ; Result1_Reg0[15] ; Result1_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.094     ; 0.710      ;
; 11.755 ; Result1_Reg0[3]  ; Result1_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.094     ; 0.638      ;
; 11.761 ; Result1_Reg0[6]  ; Result1_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.624      ;
; 11.775 ; Result1_Reg0[7]  ; Result1_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.609      ;
; 11.783 ; Result1_Reg0[10] ; Result1_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.601      ;
; 11.840 ; OR_Result2[5]    ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.544      ;
; 11.849 ; OR_Result3[12]   ; Result3_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.535      ;
; 11.850 ; Result_Reg1[12]  ; Result_20M[12]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.534      ;
; 11.852 ; OR_Result2[7]    ; Result2_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.533      ;
; 11.852 ; OR_Result2[4]    ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.531      ;
; 11.853 ; OR_Result2[6]    ; Result2_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.532      ;
; 11.853 ; OR_Result2[3]    ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.530      ;
; 11.853 ; OR_Result2[1]    ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.530      ;
; 11.853 ; Result_Reg1[0]   ; Result_20M[0]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.530      ;
; 11.854 ; OR_Result3[15]   ; Result3_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.530      ;
; 11.854 ; OR_Result3[14]   ; Result3_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.530      ;
; 11.854 ; OR_Result2[10]   ; Result2_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.531      ;
; 11.854 ; Result_Reg1[11]  ; Result_20M[11]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.530      ;
; 11.855 ; OR_Result2[2]    ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.528      ;
; 11.855 ; Result_Reg1[14]  ; Result_20M[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.529      ;
; 11.855 ; Result_Reg1[6]   ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.530      ;
; 11.856 ; Result_Reg1[10]  ; Result_20M[10]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.527      ;
; 11.856 ; Result_Reg1[9]   ; Result_20M[9]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.529      ;
; 11.856 ; Result_Reg1[1]   ; Result_20M[1]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.527      ;
; 11.857 ; OR_Result3[13]   ; Result3_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.527      ;
; 11.857 ; OR_Result2[9]    ; Result2_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.528      ;
; 11.857 ; OR_Result2[0]    ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 0.526      ;
; 11.858 ; OR_Result3[11]   ; Result3_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.526      ;
; 11.858 ; OR_Result2[8]    ; Result2_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.527      ;
; 11.858 ; Result_Reg1[8]   ; Result_20M[8]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.527      ;
; 11.858 ; Result_Reg1[7]   ; Result_20M[7]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.527      ;
; 11.858 ; Result_Reg1[2]   ; Result_20M[2]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.527      ;
; 11.872 ; OR_Result3[10]   ; Result3_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.512      ;
; 11.872 ; OR_Result3[2]    ; Result3_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.512      ;
; 11.872 ; OR_Result2[14]   ; Result2_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.513      ;
; 11.872 ; Result_Reg1[4]   ; Result_20M[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.513      ;
; 11.873 ; OR_Result3[9]    ; Result3_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.511      ;
; 11.873 ; OR_Result3[6]    ; Result3_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.511      ;
; 11.873 ; OR_Result3[4]    ; Result3_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.511      ;
; 11.873 ; OR_Result2[13]   ; Result2_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.512      ;
; 11.873 ; Result_Reg1[13]  ; Result_20M[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.512      ;
; 11.874 ; OR_Result3[8]    ; Result3_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.510      ;
; 11.874 ; OR_Result3[7]    ; Result3_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.510      ;
; 11.874 ; OR_Result3[3]    ; Result3_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.510      ;
; 11.874 ; OR_Result3[1]    ; Result3_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.510      ;
; 11.874 ; Result_Reg1[15]  ; Result_20M[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.511      ;
; 11.875 ; OR_Result3[0]    ; Result3_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.509      ;
; 11.875 ; OR_Result2[15]   ; Result2_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.510      ;
; 11.875 ; OR_Result2[12]   ; Result2_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.510      ;
; 11.875 ; Result_Reg1[3]   ; Result_20M[3]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.510      ;
; 11.914 ; Result1_Reg0[5]  ; Result1_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.471      ;
; 11.922 ; Result1_Reg0[9]  ; Result1_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.462      ;
; 11.924 ; Result1_Reg0[8]  ; Result1_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 0.460      ;
; 11.930 ; Result1_Reg0[11] ; Result1_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.102     ; 0.455      ;
; 46.514 ; Rst_n_Reg[7]     ; Result1[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.410      ;
; 46.515 ; Rst_n_Reg[7]     ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.409      ;
; 46.517 ; Rst_n_Reg[7]     ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.407      ;
; 46.520 ; Rst_n_Reg[7]     ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.404      ;
; 46.523 ; Rst_n_Reg[7]     ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.400      ;
; 46.527 ; Rst_n_Reg[7]     ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.396      ;
; 46.527 ; Rst_n_Reg[7]     ; Result1[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.397      ;
; 46.530 ; Rst_n_Reg[7]     ; Result1_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.394      ;
; 46.533 ; Rst_n_Reg[7]     ; Result1[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.391      ;
; 46.540 ; Rst_n_Reg[7]     ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.383      ;
; 46.541 ; Rst_n_Reg[7]     ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.382      ;
; 46.594 ; Rst_n_Reg[7]     ; Result3_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.330      ;
; 46.603 ; Rst_n_Reg[7]     ; Result2[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.321      ;
; 46.606 ; Rst_n_Reg[7]     ; Result1_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.318      ;
; 46.607 ; Rst_n_Reg[7]     ; Result2_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.317      ;
; 46.608 ; Rst_n_Reg[7]     ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.315      ;
; 46.609 ; Rst_n_Reg[7]     ; Result1_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.063     ; 3.315      ;
; 46.610 ; Rst_n_Reg[7]     ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.313      ;
; 46.611 ; Rst_n_Reg[7]     ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.312      ;
; 46.615 ; Rst_n_Reg[7]     ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.308      ;
; 46.623 ; Rst_n_Reg[7]     ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.300      ;
; 46.625 ; Rst_n_Reg[7]     ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.064     ; 3.298      ;
; 46.676 ; Rst_n_Reg[7]     ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.235      ;
; 46.681 ; Rst_n_Reg[7]     ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.230      ;
; 46.682 ; Rst_n_Reg[7]     ; Result1[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.229      ;
; 46.683 ; Rst_n_Reg[7]     ; Result1[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.228      ;
; 46.689 ; Rst_n_Reg[7]     ; Result1[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.222      ;
; 46.738 ; Rst_n_Reg[7]     ; Result3[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.077     ; 3.172      ;
; 46.739 ; Rst_n_Reg[7]     ; Result3[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.077     ; 3.171      ;
; 46.740 ; Rst_n_Reg[7]     ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.077     ; 3.170      ;
; 46.740 ; Rst_n_Reg[7]     ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.077     ; 3.170      ;
; 46.760 ; Rst_n_Reg[7]     ; Result_20M[5]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.151      ;
; 46.763 ; Rst_n_Reg[7]     ; Result1_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.148      ;
; 46.765 ; Rst_n_Reg[7]     ; Result1_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.146      ;
; 46.766 ; Rst_n_Reg[7]     ; Result1_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.145      ;
; 46.772 ; Rst_n_Reg[7]     ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.076     ; 3.139      ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'                                                                                                               ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 42.349 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.059     ; 4.102      ;
; 42.775 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 3.683      ;
; 43.127 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 3.309      ;
; 43.172 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.049     ; 3.289      ;
; 43.210 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 3.240      ;
; 43.392 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 3.066      ;
; 43.407 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.070     ; 3.033      ;
; 43.439 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.072     ; 2.999      ;
; 43.477 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.981      ;
; 43.601 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.835      ;
; 43.649 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.809      ;
; 43.689 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.072     ; 2.749      ;
; 43.703 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.050     ; 2.757      ;
; 43.725 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.725      ;
; 43.751 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.707      ;
; 43.764 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.686      ;
; 43.786 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.059     ; 2.665      ;
; 43.794 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.656      ;
; 43.804 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.654      ;
; 43.808 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.059     ; 2.643      ;
; 43.811 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.639      ;
; 43.818 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.050     ; 2.642      ;
; 43.842 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.049     ; 2.619      ;
; 43.847 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.603      ;
; 43.881 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.577      ;
; 43.896 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.562      ;
; 43.897 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.561      ;
; 43.901 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.072     ; 2.537      ;
; 43.904 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.059     ; 2.547      ;
; 43.955 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.072     ; 2.483      ;
; 43.955 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.481      ;
; 43.969 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.467      ;
; 43.976 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.460      ;
; 43.988 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.470      ;
; 43.992 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.053     ; 2.465      ;
; 43.994 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.053     ; 2.463      ;
; 44.002 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.448      ;
; 44.013 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.423      ;
; 44.014 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.444      ;
; 44.029 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.072     ; 2.409      ;
; 44.052 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.398      ;
; 44.066 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.059     ; 2.385      ;
; 44.074 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.050     ; 2.386      ;
; 44.082 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.368      ;
; 44.086 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.113     ; 2.311      ;
; 44.112 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.113     ; 2.285      ;
; 44.114 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.050     ; 2.346      ;
; 44.125 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.049     ; 2.336      ;
; 44.133 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.049     ; 2.328      ;
; 44.139 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.070     ; 2.301      ;
; 44.140 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.053     ; 2.317      ;
; 44.140 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.296      ;
; 44.158 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.053     ; 2.299      ;
; 44.168 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.268      ;
; 44.186 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.250      ;
; 44.192 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.052     ; 2.266      ;
; 44.197 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.239      ;
; 44.220 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.053     ; 2.237      ;
; 44.220 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.070     ; 2.220      ;
; 44.227 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.223      ;
; 44.237 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.113     ; 2.160      ;
; 44.241 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.059     ; 2.210      ;
; 44.348 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.074     ; 2.088      ;
; 44.371 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.060     ; 2.079      ;
+--------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.173 ; Result1_Reg0[11] ; Result1_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.382      ;
; 0.179 ; Result1_Reg0[8]  ; Result1_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.387      ;
; 0.181 ; Result1_Reg0[9]  ; Result1_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.389      ;
; 0.185 ; Result1_Reg0[5]  ; Result1_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.394      ;
; 0.189 ; Rst_n_Reg[2]     ; Rst_n_Reg[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; Rst_n_Reg[1]     ; Rst_n_Reg[2]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.314      ;
; 0.191 ; Rst_n_Reg[5]     ; Rst_n_Reg[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.316      ;
; 0.205 ; OR_Result3[7]    ; Result3_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.414      ;
; 0.205 ; OR_Result3[3]    ; Result3_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.414      ;
; 0.205 ; OR_Result3[1]    ; Result3_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.414      ;
; 0.205 ; OR_Result2[4]    ; Result2_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.415      ;
; 0.205 ; OR_Result2[3]    ; Result2_20M[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.415      ;
; 0.205 ; OR_Result2[1]    ; Result2_20M[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.415      ;
; 0.205 ; Result_Reg1[0]   ; Result_20M[0]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.415      ;
; 0.206 ; OR_Result3[15]   ; Result3_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.415      ;
; 0.206 ; OR_Result3[14]   ; Result3_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.415      ;
; 0.206 ; OR_Result3[10]   ; Result3_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.415      ;
; 0.206 ; OR_Result3[8]    ; Result3_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.415      ;
; 0.206 ; OR_Result3[0]    ; Result3_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.415      ;
; 0.206 ; OR_Result2[15]   ; Result2_20M[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.414      ;
; 0.206 ; OR_Result2[0]    ; Result2_20M[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.416      ;
; 0.206 ; Result_Reg1[11]  ; Result_20M[11]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.415      ;
; 0.207 ; OR_Result3[13]   ; Result3_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.416      ;
; 0.207 ; OR_Result3[11]   ; Result3_20M[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.416      ;
; 0.207 ; OR_Result3[9]    ; Result3_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.416      ;
; 0.207 ; OR_Result3[6]    ; Result3_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.416      ;
; 0.207 ; OR_Result3[4]    ; Result3_20M[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.416      ;
; 0.207 ; OR_Result3[2]    ; Result3_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.416      ;
; 0.207 ; OR_Result2[12]   ; Result2_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.415      ;
; 0.207 ; OR_Result2[2]    ; Result2_20M[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.417      ;
; 0.207 ; Result_Reg1[15]  ; Result_20M[15]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.415      ;
; 0.207 ; Result_Reg1[10]  ; Result_20M[10]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.417      ;
; 0.207 ; Result_Reg1[1]   ; Result_20M[1]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.417      ;
; 0.208 ; OR_Result2[13]   ; Result2_20M[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.416      ;
; 0.208 ; OR_Result2[8]    ; Result2_20M[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.416      ;
; 0.208 ; OR_Result2[6]    ; Result2_20M[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.416      ;
; 0.208 ; Result_Reg1[12]  ; Result_20M[12]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.417      ;
; 0.208 ; Result_Reg1[8]   ; Result_20M[8]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.416      ;
; 0.208 ; Result_Reg1[3]   ; Result_20M[3]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.416      ;
; 0.208 ; Result_Reg1[2]   ; Result_20M[2]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.416      ;
; 0.209 ; OR_Result3[12]   ; Result3_20M[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.418      ;
; 0.209 ; OR_Result2[9]    ; Result2_20M[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.417      ;
; 0.209 ; OR_Result2[7]    ; Result2_20M[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.417      ;
; 0.209 ; Result_Reg1[14]  ; Result_20M[14]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.418      ;
; 0.209 ; Result_Reg1[13]  ; Result_20M[13]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.417      ;
; 0.209 ; Result_Reg1[7]   ; Result_20M[7]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.417      ;
; 0.210 ; OR_Result2[14]   ; Result2_20M[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.418      ;
; 0.210 ; Result_Reg1[9]   ; Result_20M[9]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.418      ;
; 0.210 ; Result_Reg1[4]   ; Result_20M[4]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.418      ;
; 0.211 ; OR_Result2[10]   ; Result2_20M[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.419      ;
; 0.211 ; Result_Reg1[6]   ; Result_20M[6]    ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 0.419      ;
; 0.244 ; OR_Result2[5]    ; Result2_20M[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.454      ;
; 0.247 ; Result2_20M[2]   ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.372      ;
; 0.247 ; Result2_20M[1]   ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.372      ;
; 0.248 ; Result3_20M[7]   ; Result3[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.248 ; Result3_20M[1]   ; Result3[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.248 ; Result1_20M[12]  ; Result1[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.248 ; Result1_20M[7]   ; Result1[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.249 ; Result3_20M[13]  ; Result3[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result3_20M[11]  ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result3_20M[9]   ; Result3[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result3_20M[8]   ; Result3[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result3_20M[2]   ; Result3[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result3_20M[0]   ; Result3[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result2_20M[5]   ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result2_20M[3]   ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.374      ;
; 0.249 ; Result1_20M[13]  ; Result1[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result1_20M[10]  ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result1_20M[8]   ; Result1[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result1_20M[5]   ; Result1[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result1_20M[1]   ; Result1[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.372      ;
; 0.249 ; Result_20M[1]    ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.374      ;
; 0.250 ; Result3_20M[14]  ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result3_20M[12]  ; Result3[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result3_20M[5]   ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result3_20M[3]   ; Result3[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result2_20M[9]   ; Result2[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result2_20M[8]   ; Result2[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result2_20M[7]   ; Result2[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result1_20M[15]  ; Result1[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result1_20M[9]   ; Result1[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result1_20M[4]   ; Result1[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result_20M[15]   ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result_20M[12]   ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result_20M[11]   ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; Result_20M[4]    ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.373      ;
; 0.251 ; Result2_20M[14]  ; Result2[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.374      ;
; 0.251 ; Result2_20M[12]  ; Result2[12]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.374      ;
; 0.251 ; Result2_20M[0]   ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.376      ;
; 0.251 ; Result1_20M[14]  ; Result1[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.375      ;
; 0.251 ; Result1_20M[0]   ; Result1[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.374      ;
; 0.251 ; Result_20M[6]    ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.374      ;
; 0.251 ; Result_20M[5]    ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.374      ;
; 0.252 ; Result3_20M[10]  ; Result3[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.376      ;
; 0.252 ; Result2_20M[13]  ; Result2[13]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.375      ;
; 0.252 ; Result_20M[3]    ; Result[3]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.375      ;
; 0.252 ; Result_20M[2]    ; Result[2]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.375      ;
; 0.253 ; Result2_20M[15]  ; Result2[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.376      ;
; 0.253 ; Result2_20M[6]   ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.376      ;
; 0.253 ; Result_20M[13]   ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.376      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.182 ; Channel_Count[1] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; Channel_Count[0] ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.248 ; Result_Reg0[1]   ; Result_Reg1[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; Result_Reg0[14]  ; Result_Reg1[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; Result_Reg0[10]  ; Result_Reg1[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.374      ;
; 0.249 ; Result_Reg0[5]   ; Result_Reg1[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; OR_Result1[13]   ; Result1_Reg0[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; OR_Result1[12]   ; Result1_Reg0[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; OR_Result1[11]   ; Result1_Reg0[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; OR_Result1[9]    ; Result1_Reg0[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; OR_Result1[5]    ; Result1_Reg0[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; OR_Result1[3]    ; Result1_Reg0[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result_Reg0[15]  ; Result_Reg1[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; Result_Reg0[11]  ; Result_Reg1[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; OR_Result1[0]    ; Result1_Reg0[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.374      ;
; 0.251 ; Result_Reg0[9]   ; Result_Reg1[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.374      ;
; 0.251 ; Result_Reg0[0]   ; Result_Reg1[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.376      ;
; 0.252 ; OR_Result1[15]   ; Result1_Reg0[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.375      ;
; 0.252 ; OR_Result1[10]   ; Result1_Reg0[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.375      ;
; 0.252 ; Result_Reg0[12]  ; Result_Reg1[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.376      ;
; 0.252 ; Result_Reg0[8]   ; Result_Reg1[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.375      ;
; 0.253 ; OR_Result1[2]    ; Result1_Reg0[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.376      ;
; 0.257 ; OR_Result1[14]   ; Result1_Reg0[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.380      ;
; 0.262 ; OR_Result[15]    ; Result_Reg0[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.385      ;
; 0.270 ; OR_Result[4]     ; Result_Reg0[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.393      ;
; 0.291 ; Result_Reg0[4]   ; Result_Reg1[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.414      ;
; 0.292 ; Result_Reg0[13]  ; Result_Reg1[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; Result_Reg0[6]   ; Result_Reg1[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.293 ; OR_Result1[6]    ; Result1_Reg0[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; OR_Result1[1]    ; Result1_Reg0[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; Result_Reg0[7]   ; Result_Reg1[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.416      ;
; 0.294 ; OR_Result1[8]    ; Result1_Reg0[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.417      ;
; 0.294 ; OR_Result1[7]    ; Result1_Reg0[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.417      ;
; 0.294 ; Result_Reg0[3]   ; Result_Reg1[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.417      ;
; 0.295 ; OR_Result1[4]    ; Result1_Reg0[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; Result_Reg0[2]   ; Result_Reg1[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.418      ;
; 0.361 ; OR_Result[13]    ; Result_Reg0[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.484      ;
; 0.363 ; OR_Result[2]     ; Result_Reg0[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.487      ;
; 0.382 ; OR_Result[3]     ; Result_Reg0[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.505      ;
; 0.456 ; OR_Result[14]    ; Result_Reg0[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.600      ;
; 0.458 ; OR_Result[12]    ; Result_Reg0[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.602      ;
; 0.464 ; OR_Result[9]     ; Result_Reg0[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.588      ;
; 0.466 ; OR_Result[8]     ; Result_Reg0[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.590      ;
; 0.473 ; OR_Result[11]    ; Result_Reg0[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.617      ;
; 0.475 ; OR_Result[7]     ; Result_Reg0[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.599      ;
; 0.521 ; OR_Result[5]     ; Result_Reg0[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.647      ;
; 0.638 ; Channel_Count[0] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.783      ;
; 0.677 ; OR_Result[10]    ; Result_Reg0[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.103      ; 0.864      ;
; 0.693 ; OR_Result[6]     ; Result_Reg0[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.827      ;
; 0.821 ; OR_Result[1]     ; Result_Reg0[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.103      ; 1.008      ;
; 0.824 ; OR_Result[0]     ; Result_Reg0[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.103      ; 1.011      ;
; 0.939 ; Rst_n_Reg[7]     ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.100      ; 1.143      ;
; 1.026 ; Channel_Count[0] ; Mult_In_A_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.005      ; 0.908      ;
; 1.167 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.128      ;
; 1.179 ; Channel_Count[0] ; Mult_In_A_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.005      ; 1.061      ;
; 1.179 ; Channel_Count[0] ; Mult_In_B_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.005      ; 1.061      ;
; 1.256 ; Rst_n_Reg[7]     ; Result_Reg0[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.480      ;
; 1.258 ; Rst_n_Reg[7]     ; Result_Reg0[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.482      ;
; 1.261 ; Rst_n_Reg[7]     ; Result_Reg0[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.485      ;
; 1.286 ; Channel_Count[0] ; Mult_In_B_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.005      ; 1.168      ;
; 1.287 ; Mult_In_B_Reg[0] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[1] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[2] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[3] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[4] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[5] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[6] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.287 ; Mult_In_B_Reg[7] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.423      ;
; 1.298 ; Mult_In_B_Reg[0] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[1] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[2] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[3] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[4] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[5] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[6] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.298 ; Mult_In_B_Reg[7] ; OR_Result[0]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.434      ;
; 1.303 ; Mult_In_B_Reg[0] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[1] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[2] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[3] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[4] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[5] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[6] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.303 ; Mult_In_B_Reg[7] ; OR_Result[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.439      ;
; 1.312 ; Rst_n_Reg[7]     ; Result_Reg1[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.536      ;
; 1.313 ; Rst_n_Reg[7]     ; Result_Reg1[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.537      ;
; 1.319 ; Rst_n_Reg[7]     ; Result_Reg1[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.543      ;
; 1.326 ; Channel_Count[0] ; Mult_In_A_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.005      ; 1.208      ;
; 1.327 ; Rst_n_Reg[7]     ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.120      ; 1.551      ;
; 1.335 ; Channel_Count[0] ; Mult_In_B_Reg[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.005      ; 1.217      ;
; 1.338 ; Channel_Count[1] ; Mult_In_B_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.015     ; 1.200      ;
; 1.346 ; Channel_Count[1] ; Mult_In_A_Reg[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.015     ; 1.208      ;
; 1.349 ; Mult_In_A_Reg[0] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[1] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[2] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[3] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[4] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[5] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[6] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
; 1.349 ; Mult_In_A_Reg[7] ; OR_Result[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.485      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'                                                                                                               ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 2.693 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.196      ; 1.949      ;
; 2.712 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.184      ; 1.956      ;
; 2.810 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.067      ;
; 2.815 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.196      ; 2.071      ;
; 2.819 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.083      ;
; 2.829 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.187      ; 2.076      ;
; 2.834 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.145      ; 2.039      ;
; 2.839 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.183      ; 2.082      ;
; 2.840 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.104      ;
; 2.851 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.183      ; 2.094      ;
; 2.860 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.183      ; 2.103      ;
; 2.869 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.133      ;
; 2.884 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.184      ; 2.128      ;
; 2.896 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.160      ;
; 2.898 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.187      ; 2.145      ;
; 2.902 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.207      ; 2.169      ;
; 2.912 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.207      ; 2.179      ;
; 2.924 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.206      ; 2.190      ;
; 2.947 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.204      ;
; 2.952 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.145      ; 2.157      ;
; 2.953 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.210      ;
; 2.954 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.206      ; 2.220      ;
; 2.962 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.196      ; 2.218      ;
; 2.975 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.145      ; 2.180      ;
; 2.984 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.185      ; 2.229      ;
; 2.995 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.259      ;
; 2.995 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.184      ; 2.239      ;
; 3.003 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.196      ; 2.259      ;
; 3.006 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.270      ;
; 3.006 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.270      ;
; 3.025 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.289      ;
; 3.028 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.183      ; 2.271      ;
; 3.042 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.183      ; 2.285      ;
; 3.044 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.185      ; 2.289      ;
; 3.047 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.184      ; 2.291      ;
; 3.085 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 2.350      ;
; 3.097 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.185      ; 2.342      ;
; 3.098 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 2.363      ;
; 3.115 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 2.380      ;
; 3.132 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.389      ;
; 3.141 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.398      ;
; 3.149 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.207      ; 2.416      ;
; 3.173 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 2.438      ;
; 3.175 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.196      ; 2.431      ;
; 3.178 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.435      ;
; 3.179 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.206      ; 2.445      ;
; 3.187 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.444      ;
; 3.190 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.196      ; 2.446      ;
; 3.205 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 2.470      ;
; 3.217 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.474      ;
; 3.245 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 2.502      ;
; 3.274 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.185      ; 2.519      ;
; 3.286 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.206      ; 2.552      ;
; 3.319 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 2.584      ;
; 3.342 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.184      ; 2.586      ;
; 3.454 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.718      ;
; 3.490 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.185      ; 2.735      ;
; 3.523 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.204      ; 2.787      ;
; 3.524 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.187      ; 2.771      ;
; 3.707 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.207      ; 2.974      ;
; 3.774 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 3.031      ;
; 3.852 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.183      ; 3.095      ;
; 4.134 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.205      ; 3.399      ;
; 4.516 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.197      ; 3.773      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
; 37.226 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.161     ; 1.860      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
; 4.264 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.535      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[0]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[10]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[11]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[12]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[13]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[14]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[15]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[1]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[2]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[3]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[4]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[5]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[6]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[7]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[8]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result1[9]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[12]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[13]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[14]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[15]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[11]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[12]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[13]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[14]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[15]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[0]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[10]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[11]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[12]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[13]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[14]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[15]    ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[1]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[2]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[3]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[4]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[5]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[6]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[7]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[8]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result[9]     ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[0]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[10] ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[11] ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[12] ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[13] ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[14] ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[15] ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[1]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[2]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[3]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[4]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[5]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[6]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[7]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[8]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1_Reg0[9]  ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[2]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[6]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[7]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[8]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[9]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[2]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[6]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[7]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[8]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg1[9]   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[0] ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[1] ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[0]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[10]   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[11]   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[1]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[2]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[3]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[4]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[5]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[6]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[7]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[8]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result2[9]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[0]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[10]   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[1]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[2]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[3]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[4]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[5]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[6]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[7]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[8]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; OR_Result3[9]    ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[0]   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[10]  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[11]  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[12]  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[13]  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[14]  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[15]  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result_Reg0[1]   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.572 ; 24.572       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.572 ; 24.572       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 24.572 ; 24.572       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.620 ; 24.620       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.623 ; 24.623       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.377 ; 25.377       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.380 ; 25.380       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.427 ; 25.427       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.427 ; 25.427       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 25.427 ; 25.427       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                 ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[0]~reg0  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[15]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[1]~reg0  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[2]~reg0  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[3]~reg0  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[4]~reg0  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[0]   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[15]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[1]   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[2]   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[3]   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[4]   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[12]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[13]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[14]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[15]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[12]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[13]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[14]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[15]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[11]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[12]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[13]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[14]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[15]~reg0 ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[11]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[12]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[13]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[14]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[15]  ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0   ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[2]    ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[5]    ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[6]    ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[7]    ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[8]    ;
; 24.780 ; 24.996       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result_20M[9]    ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[10]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[11]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[12]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[13]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[14]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[5]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[6]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[7]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[8]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1[9]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[10]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[11]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[12]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[13]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[14]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[5]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[6]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[7]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[8]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result1_20M[9]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[0]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[10]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[11]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[1]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[2]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[3]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[4]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[5]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[6]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[7]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[8]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2[9]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[0]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[10]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[11]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[1]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[2]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[3]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[4]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[5]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[6]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[7]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[8]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result2_20M[9]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[0]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[10]~reg0 ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[1]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[2]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[3]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[4]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[5]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[6]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[7]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[8]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3[9]~reg0  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[0]   ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[10]  ;
; 24.781 ; 24.997       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result3_20M[1]   ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 2.732 ; 3.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 2.474 ; 2.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 2.527 ; 3.054 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 2.309 ; 2.788 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 2.459 ; 3.020 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 2.586 ; 3.103 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 2.483 ; 2.915 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 2.536 ; 3.068 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 2.732 ; 3.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 2.750 ; 3.217 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 2.420 ; 2.932 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 2.400 ; 2.922 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 2.503 ; 3.054 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 2.306 ; 2.851 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 2.485 ; 3.065 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 2.385 ; 2.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 2.373 ; 2.930 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 2.750 ; 3.217 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 2.558 ; 3.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 2.340 ; 2.620 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 2.387 ; 2.952 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 2.348 ; 2.837 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 2.351 ; 2.962 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 2.481 ; 2.965 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 2.558 ; 3.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 2.498 ; 3.066 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 2.285 ; 2.849 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 2.700 ; 3.308 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 2.349 ; 2.918 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 2.348 ; 2.912 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 2.431 ; 3.010 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 2.357 ; 2.923 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 2.412 ; 2.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 2.475 ; 3.061 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 2.428 ; 2.994 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 2.700 ; 3.308 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 2.804 ; 3.262 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 2.408 ; 2.939 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 2.552 ; 3.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 2.402 ; 2.950 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 2.396 ; 2.904 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 2.518 ; 2.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 2.662 ; 3.122 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 2.804 ; 3.262 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 2.691 ; 3.137 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 2.954 ; 3.447 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 2.506 ; 3.103 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 2.512 ; 3.015 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 2.352 ; 2.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 2.458 ; 2.975 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 2.379 ; 2.964 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 2.567 ; 3.015 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 2.540 ; 3.143 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 2.954 ; 3.447 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 2.861 ; 3.326 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 2.529 ; 3.081 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 2.479 ; 3.091 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 2.261 ; 2.786 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 2.413 ; 2.984 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 2.691 ; 3.167 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 2.438 ; 2.993 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 2.861 ; 3.326 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 2.608 ; 3.188 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 2.707 ; 3.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 2.376 ; 2.937 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 2.362 ; 2.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 2.466 ; 3.046 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 2.387 ; 2.956 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 2.503 ; 3.097 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 2.451 ; 3.015 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 2.707 ; 3.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 2.511 ; 3.113 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -1.909 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -2.086 ; -2.592 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -2.093 ; -2.624 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -1.909 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -2.060 ; -2.576 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -2.179 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -2.020 ; -2.450 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -2.156 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -2.230 ; -2.696 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -1.921 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -2.042 ; -2.555 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -1.971 ; -2.497 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -2.162 ; -2.708 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -1.921 ; -2.428 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -2.115 ; -2.685 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -1.932 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -2.035 ; -2.587 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -2.220 ; -2.688 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -1.916 ; -2.294 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -2.009 ; -2.294 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -2.022 ; -2.572 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -1.951 ; -2.431 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -2.015 ; -2.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -2.084 ; -2.545 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -2.214 ; -2.810 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -2.120 ; -2.662 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -1.916 ; -2.463 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -1.987 ; -2.536 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -2.011 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -1.987 ; -2.536 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -2.092 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -2.021 ; -2.581 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -2.072 ; -2.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -2.133 ; -2.712 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -2.069 ; -2.630 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -2.322 ; -2.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -2.010 ; -2.517 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -2.010 ; -2.531 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -2.154 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -2.014 ; -2.524 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -2.014 ; -2.525 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -2.059 ; -2.517 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -2.137 ; -2.636 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -2.313 ; -2.775 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -2.175 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -2.017 ; -2.566 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -2.165 ; -2.753 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -2.122 ; -2.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -2.017 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -2.073 ; -2.591 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -2.039 ; -2.618 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -2.074 ; -2.566 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -2.189 ; -2.779 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -2.400 ; -2.934 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -1.869 ; -2.354 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -2.124 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -2.132 ; -2.729 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -1.869 ; -2.354 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -2.074 ; -2.637 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -2.224 ; -2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -2.077 ; -2.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -2.369 ; -2.837 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -2.241 ; -2.814 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -2.021 ; -2.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -2.038 ; -2.592 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -2.021 ; -2.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -2.125 ; -2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -2.050 ; -2.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -2.161 ; -2.748 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -2.111 ; -2.669 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -2.356 ; -2.970 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -2.168 ; -2.765 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 3.118 ; 3.338 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 2.358 ; 2.424 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 2.334 ; 2.398 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 2.684 ; 2.807 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 2.536 ; 2.668 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 3.118 ; 3.338 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 2.580 ; 2.716 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 2.565 ; 2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 2.572 ; 2.692 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 2.301 ; 2.396 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 2.337 ; 2.436 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 2.213 ; 2.273 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 2.277 ; 2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 2.205 ; 2.290 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 2.290 ; 2.385 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 2.929 ; 3.103 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 2.280 ; 2.377 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 3.529 ; 3.735 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 2.190 ; 2.283 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 2.063 ; 2.139 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 2.386 ; 2.508 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 2.578 ; 2.724 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 2.184 ; 2.269 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 3.529 ; 3.735 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 2.598 ; 2.759 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 2.485 ; 2.614 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 2.503 ; 2.629 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 2.471 ; 2.613 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 2.564 ; 2.706 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 2.719 ; 2.861 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 2.216 ; 2.313 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 2.228 ; 2.324 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 2.412 ; 2.534 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 2.344 ; 2.458 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 3.927 ; 4.161 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 2.380 ; 2.497 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 2.741 ; 2.909 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 2.263 ; 2.370 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 2.084 ; 2.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 2.432 ; 2.555 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 2.238 ; 2.342 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 2.856 ; 3.033 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 2.216 ; 2.318 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 2.927 ; 3.118 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 2.379 ; 2.496 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 2.407 ; 2.522 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 3.235 ; 3.383 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 2.529 ; 2.606 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 2.571 ; 2.702 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 3.927 ; 4.161 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 2.333 ; 2.444 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 3.154 ; 3.300 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 2.895 ; 3.071 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 2.484 ; 2.609 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 2.369 ; 2.481 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 2.429 ; 2.555 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 2.668 ; 2.821 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 2.425 ; 2.541 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 2.390 ; 2.516 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 2.196 ; 2.290 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 2.390 ; 2.518 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 2.274 ; 2.370 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 2.247 ; 2.352 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 2.638 ; 2.785 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 2.327 ; 2.428 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 3.154 ; 3.300 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 2.520 ; 2.663 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 2.610 ; 2.746 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 1.889 ; 1.952 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 2.035 ; 2.099 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 2.012 ; 2.073 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 2.346 ; 2.464 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 2.209 ; 2.337 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 2.767 ; 2.979 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 2.250 ; 2.382 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 2.235 ; 2.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 2.239 ; 2.355 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 1.984 ; 2.075 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 2.014 ; 2.110 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 1.894 ; 1.952 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 1.958 ; 2.049 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 1.889 ; 1.972 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 1.972 ; 2.064 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 2.584 ; 2.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 1.962 ; 2.056 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 1.753 ; 1.827 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 1.875 ; 1.965 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 1.753 ; 1.827 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 2.063 ; 2.181 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 2.247 ; 2.388 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 1.870 ; 1.953 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 3.194 ; 3.393 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 2.265 ; 2.421 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 2.158 ; 2.283 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 2.175 ; 2.297 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 2.145 ; 2.281 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 2.233 ; 2.370 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 2.379 ; 2.516 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 1.899 ; 1.993 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 1.911 ; 2.005 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 2.088 ; 2.207 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 2.022 ; 2.132 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 1.772 ; 1.847 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 2.055 ; 2.169 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 2.402 ; 2.565 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 1.944 ; 2.047 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 1.772 ; 1.847 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 2.107 ; 2.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 1.920 ; 2.021 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 2.514 ; 2.684 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 1.900 ; 1.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 2.583 ; 2.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 2.055 ; 2.169 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 2.085 ; 2.196 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 2.912 ; 3.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 2.201 ; 2.277 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 2.238 ; 2.363 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 3.576 ; 3.803 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 2.013 ; 2.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 1.879 ; 1.971 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 2.550 ; 2.720 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 2.157 ; 2.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 2.044 ; 2.151 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 2.104 ; 2.225 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 2.334 ; 2.481 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 2.102 ; 2.214 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 2.066 ; 2.188 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 1.879 ; 1.971 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 2.066 ; 2.190 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 1.956 ; 2.050 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 1.929 ; 2.031 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 2.305 ; 2.448 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 2.007 ; 2.105 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 2.834 ; 2.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 2.192 ; 2.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 2.277 ; 2.410 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                   ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                        ; 2.373  ; 0.173 ; 35.556   ; 4.264   ; 5.827               ;
;  Clock_Virtual_Out_20M                                  ; 38.246 ; 2.693 ; N/A      ; N/A     ; N/A                 ;
;  Ex_Clock                                               ; N/A    ; N/A   ; N/A      ; N/A     ; 24.572              ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.229 ; 0.173 ; 35.556   ; 4.264   ; 24.675              ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.373  ; 0.182 ; N/A      ; N/A     ; 5.827               ;
; Design-wide TNS                                         ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock_Virtual_Out_20M                                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  Ex_Clock                                               ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 6.138 ; 5.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 5.599 ; 5.669 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 5.618 ; 5.715 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 5.287 ; 5.231 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 5.669 ; 5.743 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 5.935 ; 5.905 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 5.524 ; 5.488 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 5.605 ; 5.725 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 6.138 ; 5.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 6.135 ; 6.083 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 5.454 ; 5.523 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 5.410 ; 5.506 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 5.724 ; 5.569 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 5.389 ; 5.357 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 5.644 ; 5.675 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 5.322 ; 5.290 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 5.321 ; 5.373 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 6.135 ; 6.083 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 5.817 ; 5.816 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 5.016 ; 4.979 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 5.427 ; 5.435 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 5.456 ; 5.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 5.351 ; 5.457 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 5.768 ; 5.621 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 5.817 ; 5.784 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 5.738 ; 5.816 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 5.341 ; 5.273 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 6.248 ; 6.071 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 5.352 ; 5.361 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 5.354 ; 5.352 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 5.591 ; 5.541 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 5.272 ; 5.355 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 5.549 ; 5.475 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 5.749 ; 5.558 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 5.366 ; 5.514 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 6.248 ; 6.071 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 6.289 ; 6.160 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 5.446 ; 5.506 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 5.819 ; 5.868 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 5.485 ; 5.519 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 5.398 ; 5.389 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 5.606 ; 5.518 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 5.992 ; 5.932 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 6.289 ; 6.160 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 6.032 ; 5.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 6.667 ; 6.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 5.693 ; 5.715 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 5.574 ; 5.706 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 5.413 ; 5.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 5.534 ; 5.620 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 5.430 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 5.743 ; 5.654 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 6.020 ; 5.836 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 6.667 ; 6.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 6.422 ; 6.324 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 5.832 ; 5.874 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 5.689 ; 5.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 5.311 ; 5.214 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 5.488 ; 5.515 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 6.036 ; 5.935 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 5.673 ; 5.463 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 6.422 ; 6.324 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 6.089 ; 5.821 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 6.427 ; 6.158 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 5.424 ; 5.440 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 5.304 ; 5.343 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 5.491 ; 5.571 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 5.319 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 5.639 ; 5.642 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 5.693 ; 5.436 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 6.427 ; 6.158 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 5.723 ; 5.662 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -1.909 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -2.086 ; -2.592 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -2.093 ; -2.624 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -1.909 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -2.060 ; -2.576 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -2.179 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -2.020 ; -2.450 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -2.156 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -2.230 ; -2.696 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -1.921 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -2.042 ; -2.555 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -1.971 ; -2.497 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -2.162 ; -2.708 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -1.921 ; -2.428 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -2.115 ; -2.685 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -1.932 ; -2.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -2.035 ; -2.587 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -2.220 ; -2.688 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -1.916 ; -2.294 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -2.009 ; -2.294 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -2.022 ; -2.572 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -1.951 ; -2.431 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -2.015 ; -2.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -2.084 ; -2.545 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -2.214 ; -2.810 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -2.120 ; -2.662 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -1.916 ; -2.463 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -1.987 ; -2.536 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -2.011 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -1.987 ; -2.536 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -2.092 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -2.021 ; -2.581 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -2.072 ; -2.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -2.133 ; -2.712 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -2.069 ; -2.630 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -2.322 ; -2.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -2.010 ; -2.517 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -2.010 ; -2.531 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -2.154 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -2.014 ; -2.524 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -2.014 ; -2.525 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -2.059 ; -2.517 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -2.137 ; -2.636 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -2.313 ; -2.775 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -2.175 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -2.017 ; -2.566 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -2.165 ; -2.753 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -2.122 ; -2.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -2.017 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -2.073 ; -2.591 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -2.039 ; -2.618 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -2.074 ; -2.566 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -2.189 ; -2.779 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -2.400 ; -2.934 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -1.869 ; -2.354 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -2.124 ; -2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -2.132 ; -2.729 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -1.869 ; -2.354 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -2.074 ; -2.637 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -2.224 ; -2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -2.077 ; -2.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -2.369 ; -2.837 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -2.241 ; -2.814 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -2.021 ; -2.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -2.038 ; -2.592 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -2.021 ; -2.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -2.125 ; -2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -2.050 ; -2.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -2.161 ; -2.748 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -2.111 ; -2.669 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -2.356 ; -2.970 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -2.168 ; -2.765 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 7.080 ; 6.846 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 5.194 ; 5.002 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 5.147 ; 4.973 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 6.005 ; 5.818 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 5.651 ; 5.516 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 7.080 ; 6.846 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 5.746 ; 5.602 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 5.728 ; 5.586 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 5.807 ; 5.628 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 5.148 ; 4.998 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 5.231 ; 5.130 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 4.877 ; 4.745 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 5.101 ; 4.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 4.889 ; 4.814 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 5.114 ; 4.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 6.599 ; 6.396 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 5.110 ; 4.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 7.359 ; 7.318 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 4.884 ; 4.807 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 4.596 ; 4.525 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 5.317 ; 5.215 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 5.845 ; 5.677 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 4.868 ; 4.758 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 7.359 ; 7.318 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 5.928 ; 5.762 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 5.570 ; 5.421 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 5.591 ; 5.447 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 5.577 ; 5.451 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 5.813 ; 5.642 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 6.138 ; 5.916 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 4.943 ; 4.852 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 4.957 ; 4.864 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 5.343 ; 5.242 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 5.246 ; 5.148 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 8.264 ; 8.099 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 5.312 ; 5.199 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 6.074 ; 5.902 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 5.025 ; 4.940 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 4.615 ; 4.553 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 5.371 ; 5.272 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 5.005 ; 4.897 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 6.338 ; 6.178 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 4.945 ; 4.863 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 6.470 ; 6.294 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 5.313 ; 5.211 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 5.338 ; 5.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 6.622 ; 6.609 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 5.577 ; 5.397 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 5.838 ; 5.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 8.264 ; 8.099 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 5.224 ; 5.103 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 6.513 ; 6.473 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 6.513 ; 6.282 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 5.570 ; 5.417 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 5.276 ; 5.213 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 5.425 ; 5.311 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 5.997 ; 5.851 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 5.348 ; 5.241 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 5.340 ; 5.223 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 4.897 ; 4.817 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 5.348 ; 5.233 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 4.991 ; 4.910 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 5.022 ; 4.919 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 5.911 ; 5.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 5.176 ; 5.052 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 6.507 ; 6.473 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 5.633 ; 5.530 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 5.847 ; 5.671 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 1.889 ; 1.952 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]   ; Ex_Clock   ; 2.035 ; 2.099 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]   ; Ex_Clock   ; 2.012 ; 2.073 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]   ; Ex_Clock   ; 2.346 ; 2.464 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]   ; Ex_Clock   ; 2.209 ; 2.337 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]   ; Ex_Clock   ; 2.767 ; 2.979 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]   ; Ex_Clock   ; 2.250 ; 2.382 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]   ; Ex_Clock   ; 2.235 ; 2.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]   ; Ex_Clock   ; 2.239 ; 2.355 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]   ; Ex_Clock   ; 1.984 ; 2.075 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]   ; Ex_Clock   ; 2.014 ; 2.110 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10]  ; Ex_Clock   ; 1.894 ; 1.952 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11]  ; Ex_Clock   ; 1.958 ; 2.049 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12]  ; Ex_Clock   ; 1.889 ; 1.972 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13]  ; Ex_Clock   ; 1.972 ; 2.064 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14]  ; Ex_Clock   ; 2.584 ; 2.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15]  ; Ex_Clock   ; 1.962 ; 2.056 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result1[*]   ; Ex_Clock   ; 1.753 ; 1.827 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[0]  ; Ex_Clock   ; 1.875 ; 1.965 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[1]  ; Ex_Clock   ; 1.753 ; 1.827 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[2]  ; Ex_Clock   ; 2.063 ; 2.181 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[3]  ; Ex_Clock   ; 2.247 ; 2.388 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[4]  ; Ex_Clock   ; 1.870 ; 1.953 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[5]  ; Ex_Clock   ; 3.194 ; 3.393 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[6]  ; Ex_Clock   ; 2.265 ; 2.421 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[7]  ; Ex_Clock   ; 2.158 ; 2.283 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[8]  ; Ex_Clock   ; 2.175 ; 2.297 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[9]  ; Ex_Clock   ; 2.145 ; 2.281 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[10] ; Ex_Clock   ; 2.233 ; 2.370 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[11] ; Ex_Clock   ; 2.379 ; 2.516 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[12] ; Ex_Clock   ; 1.899 ; 1.993 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[13] ; Ex_Clock   ; 1.911 ; 2.005 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[14] ; Ex_Clock   ; 2.088 ; 2.207 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result1[15] ; Ex_Clock   ; 2.022 ; 2.132 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result2[*]   ; Ex_Clock   ; 1.772 ; 1.847 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[0]  ; Ex_Clock   ; 2.055 ; 2.169 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[1]  ; Ex_Clock   ; 2.402 ; 2.565 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[2]  ; Ex_Clock   ; 1.944 ; 2.047 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[3]  ; Ex_Clock   ; 1.772 ; 1.847 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[4]  ; Ex_Clock   ; 2.107 ; 2.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[5]  ; Ex_Clock   ; 1.920 ; 2.021 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[6]  ; Ex_Clock   ; 2.514 ; 2.684 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[7]  ; Ex_Clock   ; 1.900 ; 1.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[8]  ; Ex_Clock   ; 2.583 ; 2.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[9]  ; Ex_Clock   ; 2.055 ; 2.169 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[10] ; Ex_Clock   ; 2.085 ; 2.196 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[11] ; Ex_Clock   ; 2.912 ; 3.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[12] ; Ex_Clock   ; 2.201 ; 2.277 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[13] ; Ex_Clock   ; 2.238 ; 2.363 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[14] ; Ex_Clock   ; 3.576 ; 3.803 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result2[15] ; Ex_Clock   ; 2.013 ; 2.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Result3[*]   ; Ex_Clock   ; 1.879 ; 1.971 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[0]  ; Ex_Clock   ; 2.550 ; 2.720 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[1]  ; Ex_Clock   ; 2.157 ; 2.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[2]  ; Ex_Clock   ; 2.044 ; 2.151 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[3]  ; Ex_Clock   ; 2.104 ; 2.225 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[4]  ; Ex_Clock   ; 2.334 ; 2.481 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[5]  ; Ex_Clock   ; 2.102 ; 2.214 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[6]  ; Ex_Clock   ; 2.066 ; 2.188 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[7]  ; Ex_Clock   ; 1.879 ; 1.971 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[8]  ; Ex_Clock   ; 2.066 ; 2.190 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[9]  ; Ex_Clock   ; 1.956 ; 2.050 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[10] ; Ex_Clock   ; 1.929 ; 2.031 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[11] ; Ex_Clock   ; 2.305 ; 2.448 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[12] ; Ex_Clock   ; 2.007 ; 2.105 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[13] ; Ex_Clock   ; 2.834 ; 2.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[14] ; Ex_Clock   ; 2.192 ; 2.331 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result3[15] ; Ex_Clock   ; 2.277 ; 2.410 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Ex_Rst_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Ex_Clock                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Result1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Result2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Result2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Result3[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Result1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Result2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Result2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Result3[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Result1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Result2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Result2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Result3[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M                                  ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 199      ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 64       ; 0        ; 0        ; 0        ;
; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 194      ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 1251     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M                                  ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 199      ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 64       ; 0        ; 0        ; 0        ;
; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 194      ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 1251     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock           ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 0        ; 0        ; 0        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                         ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock           ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 0        ; 0        ; 0        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Full Version
    Info: Processing started: Sat Oct 20 09:46:07 2018
Info: Command: quartus_sta MultUse -c MultUse
Info: qsta_default_script.tcl version: #3
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]} {MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]} {MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at SDC1.sdc(11): MyPLL_inst|inclk0 could not be matched with a pin
Warning (332174): Ignored filter at SDC1.sdc(12): MyPLL_inst|c0 could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at SDC1.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_generated_clock \
-name PLL_C0 \
-source [get_pins {MyPLL_inst|inclk0}] \
[get_pins {MyPLL_inst|c0}]\

Warning (332049): Ignored create_generated_clock at SDC1.sdc(9): Argument -source is an empty collection
Warning (332174): Ignored filter at SDC1.sdc(18): MyPLL_inst|c1 could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at SDC1.sdc(14): Argument <targets> is an empty collection
    Info (332050): create_generated_clock \
-name PLL_C1 \
-multiply_by 4 \
-source [get_pins {MyPLL_inst|inclk0}] \
[get_pins {MyPLL_inst|c1}]
Warning (332049): Ignored create_generated_clock at SDC1.sdc(14): Argument -source is an empty collection
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332061): Virtual clock Clock_Virtual_Out_80M is never referenced in any input or output delay assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.373               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    10.229               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    38.246               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case hold slack is 0.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.443               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.491               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.793               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case recovery slack is 35.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.556               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 5.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.615               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.827
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.827               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.675               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.954               0.000 Ex_Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332061): Virtual clock Clock_Virtual_Out_80M is never referenced in any input or output delay assignment.
Info (332146): Worst-case setup slack is 2.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.796               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    10.344               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    38.824               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case hold slack is 0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.392               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.462               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.474               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case recovery slack is 35.885
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.885               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 5.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.272               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.838               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.682               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.953               0.000 Ex_Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332061): Virtual clock Clock_Virtual_Out_80M is never referenced in any input or output delay assignment.
Info (332146): Worst-case setup slack is 5.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.593               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    11.477               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    42.349               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.182               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     2.693               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case recovery slack is 37.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    37.226               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 4.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.264               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 6.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.030               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.572               0.000 Ex_Clock 
    Info (332119):    24.780               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 729 megabytes
    Info: Processing ended: Sat Oct 20 09:46:10 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


