# Note
```
guid: M~tgk&!Gt?
notetype: Basic-d7a3e-4ce08
```

### Tags
```
11_para_block_prozess
```

## Front
Welches Problem kann bei Mikroprozessoren und weiteren Komponenten mit Master-Funktion (ohne Cache) hinsichtlich Cache-Koheränz auftreten?

## Back
Zustätzlicher Master z. B. DMA kann Kontrolle über Bus übernehmen
<ul>
  <li>Vom Prozessor unabhängiger Zugriff auf Hauptspeicher
  <li>Mikroprozessor und Master teilen sich gemeinsamen
  Datenbereich
</ul>
<div><img src="paste-b29bacdce0809645a8cf86dd3d540285526047cd.jpg"></div>
