<?xml version="1.0"?>
<TLC>
<L>
45
SYM 1
INFO 2
WIRE 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
POL1A 8
NACT 9
PACT 10
MET1A 11
MET2A 12
CHAN 13
CONTA 15
TRACK 16
CONT 25
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
GDS48 48
GDS47 47
PADS 26
</L>
<H>
MUX1
7.0.84
7.0.84
100
lam
09/28/13
11:49:00
2 -400 0 10400 8400
67 43 141 75
</H>
<C>
CCM1_1
0 2300 2000 0
</C>
<C>
CCM1_1
0 3100 2000 0
</C>
<C>
CCM1_1
0 4100 2000 0
</C>
<C>
CCM1_1
0 4900 2000 0
</C>
<C>
CCM1_1
6 8600 2000 0
</C>
<C>
CCM1_1
6 7800 2000 0
</C>
<C>
CCM1_1
6 9500 2000 0
</C>
<C>
CCM1_1
0 500 2000 0
</C>
<C>
CCM1_1
0 1300 2000 0
</C>
<C>
CCM1_1
0 5900 2000 0
</C>
<C>
CCM1_1
0 6700 2000 0
</C>
<C>
CCM1_2
0 4100 5400 0
</C>
<C>
CCM1_2
0 5900 5400 0
</C>
<C>
CCM1_2
0 6700 5400 0
</C>
<C>
CCM1_2
6 9500 5400 0
</C>
<C>
CCM1_2
0 4900 5400 0
</C>
<C>
CCM1_2
0 2300 5400 0
</C>
<C>
CCM1_2
0 500 5400 0
</C>
<C>
CCM1_2
0 1300 5400 0
</C>
<C>
CCM1_2
0 3100 5400 0
</C>
<C>
CCM1_2
6 8600 5400 0
</C>
<C>
CCM1_2
6 7800 5400 0
</C>
<C>
CCONT
0 500 7500 0
</C>
<C>
CCONT
0 500 500 0
</C>
<C>
CONT
0 5900 7500 0
</C>
<C>
CONT
0 5300 500 0
</C>
<C>
CONT
0 5300 7500 0
</C>
<C>
CONT
0 4700 500 0
</C>
<C>
CONT
0 4700 7500 0
</C>
<C>
CONT
0 4100 500 0
</C>
<C>
CONT
0 4100 7500 0
</C>
<C>
CONT
0 3500 500 0
</C>
<C>
CONT
0 3500 7500 0
</C>
<C>
CONT
0 2900 500 0
</C>
<C>
CONT
0 2900 7500 0
</C>
<C>
CONT
0 2300 500 0
</C>
<C>
CONT
0 2300 7500 0
</C>
<C>
CONT
0 1700 500 0
</C>
<C>
CONT
0 1700 7500 0
</C>
<C>
CONT
0 1100 500 0
</C>
<C>
CONT
0 1100 7500 0
</C>
<C>
CONT
0 9500 500 0
</C>
<C>
CONT
0 9500 7500 0
</C>
<C>
CONT
0 8900 500 0
</C>
<C>
CONT
0 8900 7500 0
</C>
<C>
CONT
0 8300 500 0
</C>
<C>
CONT
0 8300 7500 0
</C>
<C>
CONT
0 7700 500 0
</C>
<C>
CONT
0 7700 7500 0
</C>
<C>
CONT
0 7100 500 0
</C>
<C>
CONT
0 7100 7500 0
</C>
<C>
CONT
0 6500 500 0
</C>
<C>
CONT
0 6500 7500 0
</C>
<C>
CONT
0 5900 500 0
</C>
<C>
M1V1M2
6 7000 3800 0
</C>
<C>
M1V1M2
6 3350 2750 0
</C>
<C>
M1V1M2
6 3350 4150 0
</C>
<C>
NMOS2X6_TOK
0 8200 2000 0
</C>
<C>
NMOS2X6_TOK
6 2700 2000 0
</C>
<C>
NMOS2X6_TOK
6 900 2000 0
</C>
<C>
NMOS2X6_TOK
6 6300 2000 0
</C>
<C>
NMOS2X6_TOK
6 4500 2000 0
</C>
<C>
NMOS2X6_TOK
0 9100 2000 0
</C>
<C>
P1CCM1
0 3400 4750 0
</C>
<C>
P1CCM1
0 6100 3800 0
</C>
<C>
P1CCM1
0 7500 3000 0
</C>
<C>
P1CCM1V1M2
6 600 3800 0
</C>
<C>
P1CCM1V1M2
0 9400 3800 0
</C>
<C>
P1CCM1V1M2
6 2400 4600 0
</C>
<C>
PMOS2X12_TOK
6 4500 5700 0
</C>
<C>
PMOS2X12_TOK
6 6300 5700 0
</C>
<C>
PMOS2X12_TOK
0 8200 5700 0
</C>
<C>
PMOS2X12_TOK
6 2700 5700 0
</C>
<C>
PMOS2X12_TOK
0 9100 5700 0
</C>
<C>
PMOS2X12_TOK
6 900 5700 0
</C>
<B>
49 2100 1100 2500 1900
</B>
<B>
43 2000 1700 3400 2300
</B>
<B>
9 2000 1700 2600 2300
</B>
<B>
45 0 1100 10000 2500
</B>
<B>
44 0 0 10000 1100
</B>
<B>
49 0 0 10000 1200
</B>
<B>
49 300 1100 700 1900
</B>
<B>
43 200 1700 1600 2300
</B>
<B>
9 1000 1700 1600 2300
</B>
<B>
9 200 1700 800 2300
</B>
<B>
43 200 200 9800 800
</B>
<B>
9 4600 1700 5200 2300
</B>
<B>
9 3800 1700 4400 2300
</B>
<B>
9 2800 1700 3400 2300
</B>
<B>
43 3800 1700 5200 2300
</B>
<B>
49 3100 1800 3400 2600
</B>
<B>
43 7500 1700 9800 2300
</B>
<B>
9 7500 1700 8100 2300
</B>
<B>
49 5700 1100 6100 1900
</B>
<B>
49 6600 2100 6900 5300
</B>
<B>
43 5600 1700 7000 2300
</B>
<B>
9 6400 1700 7000 2300
</B>
<B>
9 5600 1700 6200 2300
</B>
<B>
49 7600 2100 7900 5300
</B>
<B>
49 9300 1100 9700 1900
</B>
<B>
9 9200 1700 9800 2300
</B>
<B>
9 8300 1700 9000 2300
</B>
<B>
49 8500 2100 8800 5300
</B>
<B>
51 3200 3000 3500 3900
</B>
<B>
49 300 6100 700 6900
</B>
<B>
43 200 5100 1600 6300
</B>
<B>
10 2000 5100 2600 6300
</B>
<B>
10 1000 5100 1600 6300
</B>
<B>
10 200 5100 800 6300
</B>
<B>
42 -400 4500 10400 8400
</B>
<B>
43 2000 5100 3400 6300
</B>
<B>
49 2100 6100 2500 6900
</B>
<B>
44 0 4900 10000 6900
</B>
<B>
10 3800 5100 4400 6300
</B>
<B>
10 2800 5100 3400 6300
</B>
<B>
10 4600 5100 5200 6300
</B>
<B>
43 3800 5100 5200 6300
</B>
<B>
49 3200 4300 3600 6200
</B>
<B>
43 5600 5100 7000 6300
</B>
<B>
10 7500 5100 8100 6300
</B>
<B>
10 6400 5100 7000 6300
</B>
<B>
10 5600 5100 6200 6300
</B>
<B>
49 5700 6100 6100 6900
</B>
<B>
43 7500 5100 9800 6300
</B>
<B>
49 9300 6100 9700 6900
</B>
<B>
10 8300 5100 9000 6300
</B>
<B>
10 9200 5100 9800 6300
</B>
<B>
43 200 7200 9800 7800
</B>
<B>
45 0 6900 10000 8000
</B>
<B>
49 0 6800 10000 8000
</B>
<B>
13 800 5100 1000 6300
</B>
<B>
13 2600 5100 2800 6300
</B>
<B>
13 4400 5100 4600 6300
</B>
<B>
13 6200 5100 6400 6300
</B>
<B>
13 8100 5100 8300 6300
</B>
<B>
13 9000 5100 9200 6300
</B>
<B>
13 800 1700 1000 2300
</B>
<B>
13 2600 1700 2800 2300
</B>
<B>
13 4400 1700 4600 2300
</B>
<B>
13 6200 1700 6400 2300
</B>
<B>
13 8100 1700 8300 2300
</B>
<B>
13 9000 1700 9200 2300
</B>
<T>
6 150 2 0
900 2000
<![CDATA[M1]]>
</T>
<T>
4 150 2 0
900 1900
<![CDATA[0]]>
</T>
<T>
4 150 2 0
200 1000
<![CDATA[0]]>
</T>
<T>
4 150 2 0
2700 1900
<![CDATA[0]]>
</T>
<T>
4 150 2 0
4500 1900
<![CDATA[0]]>
</T>
<T>
6 150 2 0
2700 2000
<![CDATA[M2]]>
</T>
<T>
6 150 2 0
4500 2000
<![CDATA[M3]]>
</T>
<T>
4 150 2 0
6300 1900
<![CDATA[0]]>
</T>
<T>
6 150 2 0
6300 2000
<![CDATA[M4]]>
</T>
<T>
4 150 2 0
8200 1900
<![CDATA[0]]>
</T>
<T>
4 150 2 0
9100 1900
<![CDATA[0]]>
</T>
<T>
6 150 2 0
8200 2000
<![CDATA[M5]]>
</T>
<T>
6 150 2 0
9100 2000
<![CDATA[M6]]>
</T>
<T>
4 150 2 0
900 2800
<![CDATA[In1]]>
</T>
<P>
46 0 13
4400 2600 4600 2600 4600 900 2600 900 2600 7100 
8300 7100 8300 4800 8100 4800 8100 6900 2800 6900 
2800 1100 4400 1100 4400 2600 
</P>
<T>
4 150 2 0
2700 3000
<![CDATA[Sel]]>
</T>
<T>
4 150 2 0
6800 4200
<![CDATA[Out]]>
</T>
<T>
4 150 2 0
9100 2800
<![CDATA[In2]]>
</T>
<T>
4 150 2 0
900 5800
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
900 5700
<![CDATA[M7]]>
</T>
<P>
49 0 13
1300 6200 1600 6200 1600 3600 3900 3600 3900 5300 
4200 5300 4200 2100 3900 2100 3900 3300 1600 3300 
1600 1800 1300 1800 1300 6200 
</P>
<T>
4 150 2 0
2700 5800
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
2700 5700
<![CDATA[M8]]>
</T>
<T>
6 150 2 0
4500 5700
<![CDATA[M9]]>
</T>
<P>
46 0 15
3600 5000 4400 5000 4400 6550 4600 6550 4600 5000 
5500 5000 5500 1100 8100 1100 8100 2600 8300 2600 
8300 900 5300 900 5300 4800 3600 4800 3600 5000 
</P>
<T>
4 150 2 0
4500 5800
<![CDATA[Vdd]]>
</T>
<P>
49 0 9
4800 5300 5100 5300 5100 4000 6000 4000 6000 3700 
5100 3700 5100 2100 4800 2100 4800 5300 
</P>
<T>
4 150 2 0
6300 5800
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
6300 5700
<![CDATA[M10]]>
</T>
<T>
4 150 2 0
8200 5800
<![CDATA[Vdd]]>
</T>
<T>
4 150 2 0
9100 5800
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
8200 5700
<![CDATA[M11]]>
</T>
<T>
6 150 2 0
9100 5700
<![CDATA[M12]]>
</T>
<T>
4 150 2 0
200 7000
<![CDATA[Vdd]]>
</T>
<P>
46 0 5
800 6550 800 1450 1000 1450 1000 6550 800 6550 
</P>
<P>
46 0 5
9200 6550 9200 1450 9000 1450 9000 6550 9200 6550 
</P>
<P>
46 0 9
6200 6550 6400 6550 6400 3100 7300 3100 7300 2900 
6400 2900 6400 1450 6200 1450 6200 6550 
</P>
<T>
5 150 2 0
750 350
<![CDATA[1]]>
</T>
<T>
5 150 2 0
750 7350
<![CDATA[2]]>
</T>
<T>
5 150 2 0
600 3800
<![CDATA[3]]>
</T>
<T>
5 150 2 0
9400 3800
<![CDATA[4]]>
</T>
<T>
5 150 2 0
2400 4600
<![CDATA[5]]>
</T>
<T>
5 150 2 0
7000 3800
<![CDATA[6]]>
</T>
</TLC>
