image::https://github.com/bahadirturkoglu/fpga/raw/master/kurulum_1.PNG[R]

= DEMULTİPLEXER TASARIMI +
== (ZYBO ZYNQ-7000 KARTI KULLANILMIŞTIR.) +

image::https://github.com/bahadirturkoglu/fpga/raw/master/DEMUX.PNG[R]


= DEMULTİPLEXER NEDİR +

Tek giriş hattından gelen bilgileri, her bir giriş farklı çıkışta olacak şekilde seçerek çıkışa aktarılmasını sağlayan +
bileşik devrelere azlayıcı/ veri dağıtıcı devreler (demultiplexer) adı verilir. Kısaca DEMUX şeklinde gösterilir. +

Demultiplexer’ lar çıkış seçme işlemini seçme girişleri (select inputs)  vasıtasıyla gerçekleştirirler. Multiplexer’ ların +
tersi bir işlem gerçekleştirirler. 2n sayıdaki çıkış hattı için n sayıda seçme girişi bulunur. Örneğin 1×2 bir demultiplexer +
için 2n= 21= 2 çıkış vardır. Dolayısıyla n= 1 adet seçme ucu olacaktır. +

image::https://github.com/bahadirturkoglu/fpga/raw/master/DEMUX_1.PNG[R]
image::https://github.com/bahadirturkoglu/fpga/raw/master/DEMUX_2.PNG[R]

== DEMULTİPLEXER BEHAVİORAL KODU VE BLOK ŞEMASI +

[source,verilog]
---------------------------------------------------------------------

module demux1to4(
    Data_in,
    sel,
    Data_out_0,
    Data_out_1,
    Data_out_2,
    Data_out_3
    );

    input Data_in;
    input [1:0] sel;
    output Data_out_0;
    output Data_out_1;
    output Data_out_2;
    output Data_out_3;

    reg Data_out_0;
    reg Data_out_1;
    reg Data_out_2;
    reg Data_out_3;  

    always @(Data_in or sel)
    begin
        case (sel)  
     
            2'b00 : begin
                        Data_out_0 = Data_in;
                        Data_out_1 = 0;
                        Data_out_2 = 0;
                        Data_out_3 = 0;
                      end
            2'b01 : begin
                        Data_out_0 = 0;
                        Data_out_1 = Data_in;
                        Data_out_2 = 0;
                        Data_out_3 = 0;
                      end
            2'b10 : begin
                        Data_out_0 = 0;
                        Data_out_1 = 0;
                        Data_out_2 = Data_in;
                        Data_out_3 = 0;
                      end
            2'b11 : begin
                        Data_out_0 = 0;
                        Data_out_1 = 0;
                        Data_out_2 = 0;
                        Data_out_3 = Data_in;
                      end
        endcase
    end 
endmodule

---------------------------------------------------------------------
image::https://github.com/bahadirturkoglu/fpga/raw/master/demux-data-sema[R]

== DEMULTİPLEXER TESTBENCH KODU +

[source,verilog]
---------------------------------------------------------------------

module tb_demux;
    
    reg Data_in;
    reg [1:0] sel;

    wire Data_out_0;
    wire Data_out_1;
    wire Data_out_2;
    wire Data_out_3;

    demux1to4 uut (
        .Data_in(Data_in), 
        .sel(sel), 
        .Data_out_0(Data_out_0), 
        .Data_out_1(Data_out_1), 
        .Data_out_2(Data_out_2), 
        .Data_out_3(Data_out_3)
    );

    initial begin
        
        Data_in = 1;
        sel = 0;    #100;
        sel = 1;    #100;
        sel = 2;    #100;
        sel = 3;    #100;
        Data_in = 0;
    end
      
endmodule

---------------------------------------------------------------------

== SİMÜLASYON ÇIKTISI +

image::https://github.com/bahadirturkoglu/fpga/raw/master/demux_beh-4[R]

== DEMULTİPLEXER BEHAVİORAL KODU 

[source,verilog]
---------------------------------------------------------------------


module demux4_1(din,sel,dout);

input din;
input [1:0] sel;

output [3:0] dout;

assign dout[0] = (sel == 2'b00) ? din : 1'b0;
assign dout[1] = (sel == 2'b01) ? din : 1'b0;
assign dout[2] = (sel == 2'b10) ? din : 1'b0;
assign dout[3] = (sel == 2'b11) ? din : 1'b0;

endmodule

---------------------------------------------------------------------

