# vsim -coverage -do {coverage save -onexit timer_TC_07.ucdb; run -all; exit} -l timer_TC_07.log -c -voptargs=+cover=bcefsx -sv_seed random work.timer_TC_07 
# ** Note: (vsim-3812) Design is being optimized...
# 
# //  Questa Sim-64
# //  Version 10.2c Unknown Platform Jul 19 2013
# //
# //  Copyright 1991-2013 Mentor Graphics Corporation
# //  All Rights Reserved.
# //
# //  THIS WORK CONTAINS TRADE SECRET AND PROPRIETARY INFORMATION
# //  WHICH IS THE PROPERTY OF MENTOR GRAPHICS CORPORATION OR ITS
# //  LICENSORS AND IS SUBJECT TO LICENSE TERMS.
# //
# Loading work.timer_TC_07(fast)
# Loading work.timer_CPU_Model(fast)
# Sv_Seed = 2245348706
# coverage save -onexit timer_TC_07.ucdb 
#  run -all 
# Start write to address = 02, data = ff
# 
# Write transfer finished
# 
# Start read at address = 02
# 
# Read transfer finished 
# 
##################################################################
############################ DATA: 00 ############################
##################################################################
############################ PADSSED  ############################
##################################################################
# 
# Start write to address = 01, data = 7f
# 
# Write transfer finished
# 
# Start read at address = 01
# 
# Read transfer finished 
# 
##################################################################
############################ DATA: 33 ############################
##################################################################
############################ PADSSED  ############################
##################################################################
# 
# Start read at address = 02
# 
# Read transfer finished 
# 
##################################################################
############################ DATA: 02 ############################
##################################################################
############################ PADSSED  ############################
##################################################################
# 
##################################################################
#  Timer counter underflow when counter 8'h00 down               #
#  to 8'hff is active.                                           #
##################################################################
# 
# Start write to address = 01, data = 10
# 
# Write transfer finished
# 
# Start read at address = 01
# 
# Read transfer finished 
# 
##################################################################
############################ DATA: 10 ############################
##################################################################
############################ PADSSED  ############################
##################################################################
# 
# Start read at address = 02
# 
# Read transfer finished 
# 
##################################################################
############################ DATA: 03 ############################
##################################################################
############################ PADSSED  ############################
##################################################################
# 
##################################################################
#  Timer counter overflow when counter 8'hFF up                  #
#  to 8'h00 is active.                                           #
##################################################################
# 
# Start write to address = 02, data = ff
# 
# Write transfer finished
# 
# Start read at address = 02
# 
# Read transfer finished 
# 
##################################################################
############################ DATA: 00 ############################
##################################################################
############################ PADSSED  ############################
##################################################################
# 
##################################################################
# This reserved bit of TSR[7:2], TCR[6] and TCR[3:2] is only     #
#  clear by software, TSR[1] is only set by hardware.            #
##################################################################
# 
# ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
# ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ TEST PASS  ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
# ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
#                  PPPPPPPPPPPPPPPPP        AAA                 SSSSSSSSSSSSSSS    SSSSSSSSSSSSSSS                 
#                  P::::::::::::::::P      A:::A              SS:::::::::::::::S SS:::::::::::::::S                
#                  P::::::PPPPPP:::::P    A:::::A            S:::::SSSSSS::::::SS:::::SSSSSS::::::S                
#                  PP:::::P     P:::::P  A:::::::A           S:::::S     SSSSSSSS:::::S     SSSSSSS                
#                    P::::P     P:::::P A:::::::::A          S:::::S            S:::::S                    
#                    P::::P     P:::::PA:::::A:::::A         S:::::S            S:::::S                 
#                    P:::::::::::::PPA:::::A   A:::::A         SS::::::SSSSS      SS::::::SSSSS                 
#                    P::::PPPPPPPPP A:::::A     A:::::A          SSS::::::::SS      SSS::::::::SS                 
#                    P::::P        A:::::AAAAAAAAA:::::A            SSSSSS::::S        SSSSSS::::S                
#                    P::::P       A:::::::::::::::::::::A                S:::::S            S:::::S                
#                    P::::P      A:::::AAAAAAAAAAAAA:::::A               S:::::S            S:::::S                
#                  PP::::::PP   A:::::A             A:::::A  SSSSSSS     S:::::SSSSSSSS     S:::::S                
#                  P::::::::P  A:::::A               A:::::A S::::::SSSSSS:::::SS::::::SSSSSS:::::S                
#                  P::::::::P A:::::A                 A:::::AS:::::::::::::::SS S:::::::::::::::SS                 
#                  PPPPPPPPPPAAAAAAA                   AAAAAAASSSSSSSSSSSSSSS    SSSSSSSSSSSSSSS                
# ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
# ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
# 
# ** Note: $finish    : ../testcase/timer_TC_07.v(87)
#    Time: 11951 ns  Iteration: 0  Instance: /timer_TC_07
