{"patent_id": "10-2022-0094950", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0067493", "출원번호": "10-2022-0094950", "발명의 명칭": "복수의 메모리 다이 구조의 메모리 칩 패키지에서 데이터 전송 구동 회로의 출력 임피던스 보", "출원인": "한국전자통신연구원", "발명자": "조민형"}}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구동 회로에 대한 출력 임피던스 보정 방법에서, 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 기준 전류를 생성하는 단계, 상기 기준 전류에 대응하는 복수의 제1 전류를 각 메모리 다이의 풀업 드라이버에 공급하는 단계, 상기 복수의 메모리 다이 각각에서 상기 복수의 제1 전류에 의해 형성되는 제1 전압과 상기 기준 전류에 의해형성되는 기준 전압을 비교하여 해당 메모리 다이의 풀업 드라이버의 출력 임피던스를 보정하는 단계, 그리고 상기 복수의 메모리 다이 각각에서 보정된 풀업 드라이버의 출력 임피던스를 기준으로 상기 해당 메모리 다이의풀다운 드라이버의 출력 임피던스를 보정하는 단계를 포함하는 출력 임피던스 보정 방법."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에서, 상기 공급하는 단계는 상기 제1 트랜지스터와 전류 미러를 형성하는 복수의 제2 트랜지스터를 통해 상기 복수의제1 전류를 각각 생성하는 단계를 포함하는 출력 임피던스 보정 방법."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에서, 상기 복수의 제2 트랜지스터 각각은 각 메모리 다이의 풀업 드라이버와 접지단 사이에 연결되며, 상기 제1 전압은 각 메모리 다이의 풀업 드라이버와 각 제2 트랜지스터 사이의 노드의 전압인 출력 임피던스 보정 방법."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에서, 상기 공급하는 단계는 상기 제1 트랜지스터와 전류 미러를 형성하는 제2 트랜지스터를 통해 상기 기준 전류에 대응하는 제2 전류를 생성하는 단계, 상기 전원단과 상기 제2 트랜지스터 사이에 연결되는 제3 트랜지스터와 전류 미러를 형성하는 복수의 제4 트랜지스터를 통해 복수의 제3 전류를 생성하는 단계, 그리고 상기 복수의 제4 트랜지스터와 접지단 사이에 각각 연결되는 복수의 제5 트랜지스터 각각과 전류 미러를 형성하는 복수의 제6 트랜지스터를 통해 상기 복수의 제1 전류를 생성하는 단계를 포함하는 출력 임피던스 보정 방법."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에서,상기 복수의 제6 트랜지스터 각각은 각 메모리의 다이의 풀업 드라이버와 접지단 사이에 연결되며, 상기 제1 전압은 각 메모리 다이의 풀업 드라이버와 각 제6 트랜지스터 사이의 노드의 전압인 출력 임피던스 보공개특허 10-2023-0067493-3-정 방법."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에서,상기 풀업 드라이버의 출력 임피던스를 보정하는 단계는 상기 복수의 메모리 다이 각각에서 동시에 해당 풀업드라이버의 출력 임피던스를 보정하는 단계를 포함하는 출력 임피던스 보정 방법."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구동 회로에 대한 출력 임피던스 보정 장치에서, 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 생성되는 기준 전류에 대응하는 제1 전류에 의해 풀업 드라이버에 공급되는 제1 전압과 상기 기준 전류에 의해 형성되는 기준 전압을 비교하여 상기 풀업 드라이버의 출력 임피던스를 보정하는 풀업 보정부, 그리고 상기 각 메모리 다이에서 보정된 풀업 드라이버의 출력 임피던스를 기준으로 풀다운 드라이버의 출력 임피던스를 보정하는 풀다운 보정부를 포함하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에서, 상기 풀업 보정부는 상기 제1 트랜지스터와 전류 미러를 형성하여 상기 제1 전류를 상기 풀업 드라이버에 공급하는 제2 트랜지스터를 포함하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에서,상기 기준 신호 생성부는 상기 제1 트랜지스터와 전류 미러를 형성하여 상기 기준 전류에 대응하는 제2 전류를 생성하는 제2 트랜지스터, 상기 전원단과 상기 제2 트랜지스터 사이에 연결되는 제3 트랜지스터, 그리고 상기 제3 트랜지스터와 전류 미러를 형성하여 복수의 제3 전류를 생성하는 복수의 제4 트랜지스터를 더 포함하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에서,상기 풀업 보정부는 상기 복수의 제4 트랜지스터 중 하나와 접지단 사이에 연결되는 제5 트랜지스터, 그리고 상기 제5 트랜지스터와 전류 미러를 형성하여 상기 제1 전류를 상기 풀업 드라이버에 공급하는 제6 트랜지스터를 포함하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제7항에서, 상기 풀업 보정부는 상기 제1 전압과 상기 기준 전압을 비교하는 풀업 비교부, 그리고 상기 제1 전압과 상기 기준 전압의 비교 결과를 토대로 상기 풀업 드라이버의 출력 임피던스를 보정하는 풀업공개특허 10-2023-0067493-4-보정 제어부를 포함하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제7항에서, 상기 각 메모리 다이의 풀업 보정부는 상기 풀업 드라이버의 출력 임피던스를 동시에 보정하는 출력 임피던스보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제7항에서, 상기 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 흐르는 기준 전류에 의해 상기 기준 전압을 생성하는기준 신호 생성부를 더 포함하고, 상기 기준 신호 생성부는 상기 복수의 메모리 다이 중 하나의 메모리 다이에 형성되는 출력 임피던스 보정장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에서, 상기 각 메모리 다이의 풀업 보정부는 상기 기준 전압을 공유하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제7항에서, 상기 각 메모리 다이의 풀다운 보정부는 상기 풀다운 드라이버의 출력 임피던스를 동시에 보정하는 출력 임피던스 보정 장치."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구동 회로에 대한 출력 임피 던스 보정 방법이 제공된다. 출력 임피던스 보정 방법은 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전 원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 기준 전류를 생성하는 단계, 상기 기준 전류에 대응하는 복수의 제1 전류를 각 메모리 다이의 풀업 드라이버에 공급하는 단계, 상기 복수의 메모리 다이 각각에서 상기 복수의 제1 전류에 의해 형성되는 제1 전압과 상기 기준 전류에 의해 형성되는 기준 전압을 비교하여 해당 메모리 다이의 풀업 드라이버의 출력 임피던스를 보정하는 단계, 그리고 상기 복수의 메모 리 다이 각각에서 보정된 풀업 드라이버의 출력 임피던스를 기준으로 해당 메모리 다이의 풀다운 드라이버의 출 력 임피던스를 보정하는 단계를 포함한다."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 기재는 복수의 메모리 다이 구조의 메모리 칩 패키지에서 데이터 전송 구동 회로의 출력 임피던스 보정 장치 및 방법에 관한 것으로, 더욱 자세하게는 복수의 메모리 다이 구조의 메모리 칩 패키지에서 데이터 전송 구동 회로의 출력 임피던스 보정에 소요되는 시간을 줄일 수 있는 복수의 메모리 다이 구조의 메모리 칩 패키지에서 데이터 전송 구동 회로의 출력 임피던스 보정 장치 및 방법에 관한 것이다."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "DRAM(Dynamic random access memory)으로 대표되는 메모리 소자는 PC (Personal computer), 노트북, 서버, 스 마트폰, 태블릿 등을 비롯하여 자동차까지 연산이 필요로 하는 거의 대부분의 전자기기에 주 메모리로 사용되고 있다. PC 등의 시스템에서 보다 높은 성능 향상을 위해 프로세서의 연산 속도 향상뿐만 아니라 메모리의 데이터 입출력 속도도 함께 빨라져야 하고, 최근 인공지능 기술을 이용한 빅데이터 처리를 위한 시스템의 경우 많은 데 이터 처리로 인해 보다 많은 용량 그리고 보다 빠른 데이터 전송 속도를 갖는 메모리에 대한 요구가 급증하고 있다. 현재 PC/서버에서 가장 많이 사용되는 DDR4(Double data rate 4th generation) 메모리는 최대 3.2Gbps/pin의 전송속도를 갖고 있고, 다음 세대 규격인 DDR5 메모리는 최대 6.4Gbps/pin의 전송속도를 갖는다. 인공지능 연산, 게임 등에 사용되는 GPU(Graphics processing unit) 연산에 특화된 메모리인 GDDR(Graphics double data rate) 메모리의 경우 현재 최대 16Gbps/pin의 빠른 전송속도를 갖는다. 전송속도 향상과 더불어 단위 시간당 데 이터 전송 양 증가를 위해 메모리 컨트롤러에서는 데이터 전송 이외에 필요한 DRAM 셀의 리프레시(Refresh)를 비롯하여 동작모드 조정, 타이밍 보정(Timing calibration), 출력 임피던스 보정(ZQ Calibration) 등에 소요되 는 시간 등을 최소화하기 위한 기술 개발도 지속적으로 진행되고 있다. 메모리 인터페이스에서 수GHz 이상의 빠른 데이터 송수신을 위해서 신호 무결성 유지가 매우 중요하고, 신호 무 결성에 가장 큰 영향을 주는 것이 임피던스 매칭이다. 즉 신호 송신부의 출력 임피던스와 신호 전송선의 임피던 스 및 신호 수신부의 입력 임피던스가 모두 매칭되어야 신호 반사에 의한 신호 손실이 최소화되어 고속 데이터 송수신이 가능하게 된다. 신호 송신부의 출력 임피던스는 칩 제조공정상의 변화, 전원전압, 온도 등 제작 및 동 작 환경에 따라 바뀌게 되고 통상적으로 30% 정도까지 변화가 발생할 수 있어 이를 보정하기 위한 출력 임피던 스 보정 기능은 반드시 필요하다. 일반적인 메모리 인터페이스에서 데이터 전송 구동 회로의 출력 임피던스를 보정하기 위한 출력 임피던스 보정 장치는 로직 로우 신호 전송을 위한 풀다운 드라이버의 출력 임피던스 보정을 수행하고, 보정된 풀다운 드라이 버의 출력 임피던스를 기준으로 로직 하이 신호 전송을 위한 풀업 드라이버의 출력 임피던스 보정을 수행한다. 하나의 메모리 칩 패키지 내의 용량 증가를 위해 다수의 메모리 다이(Die)가 적층된 구조를 가지는 메모리 칩 패키지의 경우, 각 메모리 다이는 풀다운 드라이버의 출력 임피던스 보정과 풀업 드라이버의 출력 임피던스 보 정을 개별적으로 수행해야 한다. 즉, 다수의 메모리 다이를 적층한 메모리 칩 패키지의 출력 임피던스 보정에 소요되는 시간이 개별 메모리 다이에 대한 출력 임피던스 보정에 소요되는 시간에 비해 적층된 메모리 다이의 개수에 비례하여 증가하게 된다. 메모리 칩 패키지에서 데이터 전송을 위한 데이터 전송 구동 회로의 출력 임피던스 보정은 메모리에 전원이 인 가된 후 데이터 송수신이 수행되기 전 초기에 수행되는 것뿐만 아니라 메모리 동작 중 온도나 전원전압 등 동작 환경 변화 발생 시 상황에 따라 수시로 수행된다. 그런데 출력 임피던스 보정이 수행되는 시간 동안 데이터 전 송이 중단되어야 하는 경우도 발생하게 되는데, 이러한 상황이 발생하는 경우 출력 임피던스 보정 시간 동안 데 이터 전송 중단으로 인해 실질적인 데이터 전송 효율이 하락하게 되고 이로 인해 시스템 전체의 연산 효율이 떨 어지는 문제가 발생하게 된다."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 기재가 해결하려는 과제는 복수의 메모리 다이가 적층된 구조의 메모리 칩 패키지의 데이터 전송을 위한 구 동 회로의 출력 임피던스 보정에 소요되는 시간을 줄일 수 있는 복수의 메모리 다이 구조의 메모리 칩 패키지에 서 데이터 전송 구동 회로의 출력 임피던스 보정 장치 및 방법을 제공하는 것이다."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "한 실시 예에 따르면, 복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구동 회로에 대한 출력 임피던스 보정 방법이 제공된다. 출력 임피던스 보정 방법은 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 기준 전류를 생성하는 단계, 상기 기준 전류에 대응하는 복수의 제1 전류를 각 메모리 다이의 풀업 드라이버에 공급 하는 단계, 상기 복수의 메모리 다이 각각에서 상기 복수의 제1 전류에 의해 형성되는 제1 전압과 상기 기준 전 류에 의해 형성되는 기준 전압을 비교하여 해당 메모리 다이의 풀업 드라이버의 출력 임피던스를 보정하는 단계, 그리고 상기 복수의 메모리 다이 각각에서 보정된 풀업 드라이버의 출력 임피던스를 기준으로 상기 해당 메모리 다이의 풀다운 드라이버의 출력 임피던스를 보정하는 단계를 포함한다. 상기 공급하는 단계는 상기 제1 트랜지스터와 전류 미러를 형성하는 복수의 제2 트랜지스터를 통해 상기 복수의 제1 전류를 각각 생성하는 단계를 포함할 수 있다. 상기 복수의 제2 트랜지스터 각각은 각 메모리 다이의 풀업 드라이버와 접지단 사이에 연결될 수 있으며, 상기 제1 전압은 각 메모리 다이의 풀업 드라이버와 각 제2 트랜지스터 사이의 노드의 전압일 수 있다. 상기 공급하는 단계는 상기 제1 트랜지스터와 전류 미러를 형성하는 제2 트랜지스터를 통해 상기 기준 전류에 대응하는 제2 전류를 생성하는 단계, 상기 전원단과 상기 제2 트랜지스터 사이에 연결되는 제3 트랜지스터와 전 류 미러를 형성하는 복수의 제4 트랜지스터를 통해 복수의 제3 전류를 생성하는 단계, 그리고 상기 복수의 제4 트랜지스터와 접지단 사이에 각각 연결되는 복수의 제5 트랜지스터 각각과 전류 미러를 형성하는 복수의 제6 트 랜지스터를 통해 상기 복수의 제1 전류를 생성하는 단계를 포함할 수 있다. 상기 복수의 제6 트랜지스터 각각은 각 메모리의 다이의 풀업 드라이버와 접지단 사이에 연결될 수 있으며, 상 기 제1 전압은 각 메모리 다이의 풀업 드라이버와 각 제6 트랜지스터 사이의 노드의 전압일 수 있다. 상기 풀업 드라이버의 출력 임피던스를 보정하는 단계는 상기 복수의 메모리 다이 각각에서 동시에 해당 풀업 드라이버의 출력 임피던스를 보정하는 단계를 포함할 수 있다. 다른 실시 예에 따르면, 복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구 동 회로에 대한 출력 임피던스 보정 장치가 제공된다. 출력 임피던스 보정 장치는 풀업 보정부, 그리고 풀다운 보정부를 포함한다. 상기 풀업 보정부는 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 생성되는 기준 전류에 대응하는 제1 전류에 의해 풀업 드라이버에 공급되는 제1 전압과 상기 기준 전류에 의해 형성되는 기준 전압을 비교하여 상기 풀업 드라이버의 출력 임피던스를 보정한다. 그리고 상기 풀다운 보정부는 상기 각 메모리 다이에서 보정된 풀업 드 라이버의 출력 임피던스를 기준으로 풀다운 드라이버의 출력 임피던스를 보정한다. 상기 풀업 보정부는 상기 제1 트랜지스터와 전류 미러를 형성하여 상기 제1 전류를 상기 풀업 드라이버에 공급 하는 제2 트랜지스터를 포함할 수 있다. 상기 기준 신호 생성부는 상기 제1 트랜지스터와 전류 미러를 형성하여 상기 기준 전류에 대응하는 제2 전류를 생성하는 제2 트랜지스터, 상기 전원단과 상기 제2 트랜지스터 사이에 연결되는 제3 트랜지스터, 그리고 상기 제3 트랜지스터와 전류 미러를 형성하여 복수의 제3 전류를 생성하는 복수의 제4 트랜지스터를 더 포함할 수 있 다. 상기 풀업 보정부는 상기 복수의 제4 트랜지스터 중 하나와 접지단 사이에 연결되는 제5 트랜지스터, 그리고 상 기 제5 트랜지스터와 전류 미러를 형성하여 상기 제1 전류를 상기 풀업 드라이버에 공급하는 제6 트랜지스터를 포함할 수 있다. 상기 풀업 보정부는 상기 제1 전압과 상기 기준 전압을 비교하는 풀업 비교부, 그리고 상기 제1 전압과 상기 기 준 전압의 비교 결과를 토대로 상기 풀업 드라이버의 출력 임피던스를 보정하는 풀업 보정 제어부를 포함할 수 있다. 상기 각 메모리 다이의 풀업 보정부는 상기 풀업 드라이버의 출력 임피던스를 동시에 보정할 수 있다. 상기 출력 임피던스 보정 장치는 상기 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 흐르는 기준 전류에 의해 상기 기준 전압을 생성하는 기준 신호 생성부를 더 포함할 수 있고, 상기 기준 신호 생성부는 상기 복수의 메모리 다이 중 하나의 메모리 다이에 형성될 수 있다. 상기 각 메모리 다이의 풀업 보정부는 상기 기준 전압을 공유할 수 있다. 상기 각 메모리 다이의 풀다운 보정부는 상기 풀다운 드라이버의 출력 임피던스를 동시에 보정할 수 있다."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "실시 예에 의하면, 복수의 메모리 다이를 적층한 구조의 메모리 칩 패키지에서 적층된 메모리 다이의 수에 관계 없이 메모리 칩 패키지 전체의 출력 임피던스 보정에 소요되는 시간을 하나의 메모리 다이의 데이터 구동 회로 의 출력 임피던스 보정에 소요되는 시간과 동일하게 구현할 수 있다. 이에 따라서, 메모리 전원 인가 시 수행되 는 데이터 구동 회로의 출력 임피던스 보정 시간을 단축시킬 수 있을 뿐만 아니라 메모리 동작 중 동작 환경 변 화 발생 시 수시로 수행되어야 하는 출력 임피던스 보정 과정에서 출력 임피던스 보정에 소요되는 시간을 단축 시킬 수 있으므로, 출력 임피던스 보정 시간 동안 중단되는 데이터 전송을 최소화할 수 있고, 메모리 시스템 전 체의 단위 시간당 데이터 전송 효율을 높게 할 수 있다."}
{"patent_id": "10-2022-0094950", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참고로 하여 본 기재의 실시 예에 대하여 본 기재가 속하는 기술 분야에서 통상의 지 식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 기재는 여러 가지 상이한 형태로 구현 될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 기재를 명확하게 설명하기 위 해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재 가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본 명세서에서 단수로 기재된 표현은 \"하나\" 또는 \"단일\" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 본 명세서에서 \"및/또는\"은 언급된 구성 요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 본 명세서에서, 제1, 제2 등과 같이 서수를 포함하는 용어들은 다양한 구성요소들을 설명하는데 사용될 수 있지 만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요 소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 또한 본 명세서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구 에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. 이제 본 기재의 실시 예에 따른 복수의 메모리 다이 구조의 메모리 칩 패키지에서 데이터 전송 구동 회로의 출 력 임피던스 보정 장치 및 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. 도 1은 일반적인 메모리 인터페이스의 데이터 전송 구동 회로의 출력 임피던스를 보정하기 위한 출력 임피던스 보정(ZQ Calibration) 장치를 나타낸 도면이고, 도 2는 도 1에 도시된 출력 임피던스 보정 장치의 동작 타이밍 을 나타낸 도면이다. 도 1을 참고하면, 데이터 전송을 위한 메모리 인터페이스의 데이터 전송 구동 회로는 로직 로우(Logic Low) 신 호 전송을 위한 풀다운 드라이버(Pull-down driver)와 로직 하이(Logic High) 신호 전송을 위한 풀업 드라이 버(Pull-up driver)로 구성되어 있다. 따라서, 출력 임피던스 보정(ZQ Calibration)은 풀다운 드라이버 에 대한 보정과 풀업 드라이버에 대한 보정이 모두 수행된다. 이를 위해, 출력 임피던스 보정 장치는 풀 다운 보정부 및 풀업 보정부를 포함한다. 풀다운 보정부는 풀다운 비교기 및 풀다운 보정 제어부를 포함한다. 풀업 보정부는 풀업 비교기 및 풀업 보정 제어부를 포함한다. 도 1 및 도 2를 참고하면, 출력 임피던스 보정 장치는 출력 임피던스 보정 시작 신호(ZQ Cal. Start)에 응답 하여 출력 임피던스 보정을 시작한다. 출력 임피던스 보정 시작 신호(ZQ Cal. Start)에 따라 출력 임피던스 보정 신호(ZQ Cal.)가 하이 레벨이 되고, 풀다운 드라이버 보정 신호(ZQ Cal. Phase 1)가 하이 레벨이 된다. 출력 임피던스 보정 장치의 풀다운 보정부는 풀다운 드라이버 보정 신호(ZQ Cal. Phase 1)에 따라 풀다 운 드라이버의 출력 임피던스 보정을 수행한다. 풀다운 보정부는 DRAM 칩 패키지 외부에 연결된 기준 저 항(RREF)을 기준으로 풀다운 드라이버의 출력 임피던스가 기준 저항(RREF)의 저항 값과 같아지거나 일정 비율로 비례하도록 풀다운 비교기와 풀다운 보정 제어부를 이용하여 풀다운 드라이버의 출력 임피던스 보정을 수행한다. 풀다운 드라이버의 출력 임피던스 보정이 완료되면, 풀업 드라이버 보정 신호(ZQ Cal. Phase 2)가 하이 레벨 이 된다. 출력 임피던스 보정 장치의 풀업 보정부는 풀업 드라이버 보정 신호(ZQ Cal. Phase 2)에 따라 보정된 풀 다운 드라이버의 출력 임피던스를 기준으로 풀업 드라이버의 출력 임피던스가 보정된 풀다운 드라이버 의 출력 임피던스와 같거나 일정 비율로 비례하도록 풀업 비교기와 풀업 보정 제어부를 이용하여 풀 업 드라이버의 출력 임피던스 보정을 수행한다. 풀업 드라이버의 출력 임피던스 보정이 완료되면, 출력 임피던스 보정 신호(ZQ Cal.)가 로우 레벨이 되고 출 력 임피던스 보정 신호(ZQ Cal.)도 로우 레벨이 되며, 출력 임피던스 보정 종료 신호(ZQ Cal. End)가 하이 레벨 이 된다. 출력 임피던스 보정 장치는 출력 임피던스 보정 종료 신호(ZQ Cal. End)에 따라 출력 임피던스 보정 동작을 종료한다. 이렇게 하여, 메모리 인터페이스에서 데이터 전송 구동 회로의 전체적인 출력 임피던스 보정 과정이 완료된다. 도 3은 기존 복수의 메모리 다이 구조의 DRAM 칩 패키지에 대한 데이터 전송 구동 회로의 출력 임피던스 보정 장치를 나타낸 도면이고, 도 4는 도 3에 도시된 출력 임피던스 보정 장치의 동작 타이밍을 나타낸 도면이다. 도 3을 참고하면, DRAM 메모리는 하나의 칩 패키지 내의 용량 증가를 위해 복수의 메모리 다이를 적층하고 있다. 각 메모리 다이는 데이터 구동 회로의 출력 임피던스 보정을 개별적으로 수행해야 한다. 이때 DRAM 칩 패 키지의 핀 수 제한으로 인하여 출력 임피던스 보정을 위한 기준 저항(RREF)은 1개만 사용된다. 따라서, 복수의 메모리 다이가 적층된 구조의 DRAM 메모리의 경우, 적층된 메모리 다이 모두에 대해 데이터 구동 회로의 출력 임피던스 보정을 수행하기 위해서는 외부의 기준 저항(RREF)을 순차적으로 공유하여 적층된 각 메모리 다이의 데 이터 구동 회로에 대한 출력 임피던스 보정이 수행된다. 이를 위해, 복수의 메모리 다이의 출력 임피던스 보정 장치(31~3N)는 각각 도 1에 설명한 출력 임피던스 보정 장 치와 동일한 구조를 가지며, 추가적으로 외부의 기준 저항(RREF)를 순차적으로 공유하기 위한 스위치 (SW_1~SW_N)를 더 포함한다. 도 4를 보면, DRAM 칩 패키지의 데이터 전송 구동 회로의 출력 임피던스 보정이 시작되면, 메모리 다이 1의 출 력 임피던스 보정 시작 신호(ZQ Cal. Start)에 따라 메모리 다이 1의 스위치(SW_1)가 온 상태로 설정되고 다른 DRAM 다이의 스위치가 모두 오프 상태로 설정된 후 DRAM 다이 1의 출력 임피던스 보정이 수행된다. DRAM 다이 1 내에서의 출력 임피던스 보정은 메모리 다이 1의 출력 임피던스 보정 시작 신호(ZQ Cal. Start)에 따라 시작하며, 도 1 및 도 2를 기준으로 설명한 것과 같이 기준 저항(RREF)을 기준으로 풀다운 드라이버의 출력 임피던스 보정이 수행되고, 보정된 풀다운 드라이버의 출력 임피던스를 기준으로 풀업 드라이버의 출력 임피던스 보정이 수행되며, 출력 임피던스 보정 종료 신호(ZQ Cal. End)에 따라 DRAM 다이 1의 데이터 전 송 구동 회로의 출력 임피던스 보정이 완료된다. 이후에, 메모리 다이 2의 출력 임피던스 보정 시작 신호(ZQ Cal. Start)에 따라 메모리 다이 1의 스위치(SW_1) 가 오프 상태로 전환되고 메모리 다이 2의 스위치(SW_2)가 온 상태로 전환되어, DRAM 다이 2의 데이터 구동 회 로의 출력 임피던스 보정이 수행된다. 이러한 동작이 적층된 메모리 다이의 수만큼 반복되어 DRAM 칩 패키지 전체의 데이터 구동 회로의 출력 임피던 스 보정이 완료된다. 즉, 복수의 메모리 다이를 적층한 메모리 칩 패키지의 경우 출력 임피던스 보정에 소요되는 시간이 개별 메모리 다이에 대한 출력 임피던스 보정에 소요되는 시간에 비해 적층된 메모리 다이의 개수에 비례하여 증가하게 된다. 메모리 칩 패키지의 데이터 전송 구동 회로의 출력 임피던스 보정은 메모리에 전원이 인가된 후 데이터 송수신 이 수행되기 전 초기에 수행되는 것뿐만 아니라 메모리 동작 중 온도, 전원전압과 같은 동작 환경 변화 발생 시 상황에 따라 수시로 수행된다. 그런데 출력 임피던스 보정이 수행되는 시간 동안 데이터 전송이 중단되어야 하는 경우도 발생하게 되는데, 이러한 상황이 발생하는 경우 출력 임피던스 보정 시간 동안 데이터 전송 중단으로 인해 단위 시간당 실질적인 데이터 전송 효율이 하락하게 되고 이로 인해 시스템 전체의 연산 효율이 떨어지는 문제가 발생하게 된다. 아래에서는 복수의 메모리 다이를 적층한 구조의 메모리 칩 패키지의 데이터 전송 구동 회로의 출력 임피던스 보정에 소요되는 시간을 줄일 수 있는 방법에 대해 자세하게 설명한다. 도 5는 한 실시 예에 따른 메모리 인터페이스에서 데이터 전송 구동 회로의 출력 임피던스 보정 장치를 도면이 다. 도 5를 참고하면, 출력 임피던스 보정 장치는 풀업 드라이버의 출력 임피던스 보정과 풀다운 드라이 버의 출력 임피던스를 별도로 보정하고, 외부의 기준 저항(RREF)을 이용한다. 이때 출력 임피던스 보정 장 치는 도 1에서 설명한 방식과 같이 기준 저항(RREF)과 보정하고자 하는 풀다운 드라이버를 직접 연결 하고 기준 저항(RREF)과 풀다운 드라이버 사이의 노드의 전압(VPD)을 기준으로 보정하는 방법과 다르게, 기 준 신호 생성부를 더 포함한다. 한편, 기준 신호 생성부는 출력 임피던스 보정 장치와 독립적으 로 메모리 다이 내에 구현될 수도 있다. 도 5에서는 기준 신호 생성부가 출력 임피던스 보정 장치 내 에 구현된 것으로 설명한다. 출력 임피던스 보정 장치는 기준 신호 생성부, 풀업 보정부 및 풀다운 보정부를 포함하며, 기존 방식과는 다르게 기준 신호 생성부를 통해 기준 전압(VREF)을 생성한다. 그리고 출력 임피던스 보정 장치는 기준 전압(VREF)을 기준으로 풀업 보정부에 의한 풀업 드라이버의 출력 임피던스 보정을 먼저 수행하고, 보정된 풀업 드라이버의 출력 임피던스를 기준으로 풀다운 보정부에 의한 풀다운 드라이버의 출 력 임피던스 보정을 수행한다. 이와 같이, 풀업 드라이버의 출력 임피던스 보정을 먼저 수행함으로써, 추가적인 회로 연결을 최소화하면서 보다 간단하게 출력 임피던스 보정을 수행할 수 있다. 기준 신호 생성부는 기준 저항(RREF)과 접지단(GND) 사이에 다이오드 연결된(diode-connected) 트랜지스터 (M0)를 포함한다. 기준 저항(RREF)은 데이터 전송 구동 회로의 전원전압(VDDQ)을 공급하는 전원단에 연결되어 있 다. 기준 신호 생성부는 기준 저항(RREF)과 트랜지스터(M0)를 통해 기준 전류(IREF)을 흐름을 형성하고, 기 준 저항(RREF)과 트랜지스터(M0) 사이의 노드에 기준 전압(VREF)을 생성한다. 기준 신호 생성부에 의해 생성된 기준 전압(VREF)은 도 1과 달리 풀업 보정부의 풀업 비교기의 입력 단자로 입력된다. 또한 풀업 보정부는 도 1과 다르게 트랜지스터(M0)와 전류 미러 형태로 구성되는 트랜지스터(M1)를 더 포함한다. 트랜지스터(M0, M1)는 NMOS 트랜지스터로 구성될 수 있다. 트랜지스터(M1)의 드레인은 풀업 드라이버와 연결되고, 트랜지스터(M1)의 소스는 접지단과 연결되며, 트랜 지스터(M1)의 게이트는 다이오드 연결된 트랜지스터(M0)의 게이트와 연결되어, 기준 저항(RREF)과 트랜지스터 (M0)를 통해 흐르는 기준 전류(IREF)와 동일한 전류(IM1)가 풀업 드라이버와 트랜지스터(M1)에 흐르게 된다. 풀업 비교기는 전류(IM1)를 통해 형성된 전압(VPU)과 기준 전압(VREF)을 비교하고, 풀업 보정 제어부는 풀업 비교기의 비교 결과를 토대로 풀업 드라이버의 출력 임피던스를 보정한다. 다음 단계로, 풀다운 보정부는 보정된 풀업 드라이버의 출력 임피던스를 기준으로 풀다운 드라이버 의 출력 임피던스를 보정한다. 풀다운 비교기는 보정된 풀업 드라이버와 풀다운 드라이버 사이의 노드의 전압과 풀다운 기준 전압(VREF.PD)을 비교하고, 풀다운 보정 제어부는 풀다운 비교기의 비교 결과를 토대로 풀다운 드라이버의 출력 임피던스를 보정한다. 풀다운 기준 전압(VREF.PD)은 DRAM의 종 류 또는 세대(DDR3/DDR4/DDR5, LPDDR4/LPDDR5, GDDR5/GDDR6 등)에 따라 다르게 설정될 수 있다. 도 5에 도시된 데이터 전송 구동 회로의 출력 임피던스 보정 장치의 구체적 동작은 다음과 같다. 데이터 전송 구동 회로의 전원전압(VDDQ)을 공급하는 전원단과 접지단 사이에 연결된 기준 저항(RREF)과 다이오 드 연결된 트랜지스터(M0)를 통해 기준 전류(IREF)가 흐르게 되고, 기준 전류(IREF)의 흐름으로 인해 기준 전압 (VREF)이 기준 저항(RREF)과 트랜지스터(M0) 사이의 노드에 형성된다. 다이오드 연결된 트랜지스터(M0)와 풀업 보정부의 트랜지스터(M1)가 전류 미러를 형성하여 트랜지스터(M 0)의 드레인과 소스 사이에 흐르는 전류는 트랜지스터(M1)의 드레인과 소스 사이에 복사되어 흐르게 되고, 그 관계는 트랜지스터(M0)와 트랜지스터(M1)의 크기 비에 의해 결정된다. 즉, 트랜지스터(M0)와 트랜지스터(M1)가 동일한 크기의 트랜지스터인 경우, 전류(IM1)는 기준 전류(IREF)와 동일한 크기로 흐르게 되고, 트랜지스터(M0)와 트랜지스터(M1)의 길이(length)는 동일하고 트랜지스터(M1)의 너비(width)가 트랜지스터(M0)의 2배인 경우, 전 류(IM1)는 기준 전류(IREF)의 2배 크기가 된다. 트랜지스터(M0)와 트랜지스터(M1)의 크기가 같다고 가정하고 설명하면, 전류(IM1)는 기준 전류(IREF)와 동일한 크 기를 갖게 되고, 전류(IM1)가 전원전압(VDDQ)을 공급하는 전원단에 연결된 풀업 드라이버를 통해 흐르게 되 어, 풀업 드라이버와 트랜지스터(M1) 사이의 노드의 전압(VPU)을 형성한다. 풀업 비교기는 전압(VPU) 과 기준 전압(VREF)을 비교하고, 풀업 보정 제어부는 전압(VPU)과 기준 전압(VREF)이 같아지도록 풀업 드라이 버의 출력 임피던스를 조정한다. 풀업 드라이버의 출력 임피던스가 기준 저항(RREF)의 값보다 큰 경우 전압(VPU)이 기준 전압(VREF)보다 낮게 형성된다. 풀업 보정 제어부는 풀업 비교기의 비교 결과를 토대 로 전압(VPU)이 기준 전압(VREF)보다 낮으면 풀업 드라이버의 출력 임피던스를 낮추도록 하는 제어 신호 (DZQ,PU)를 풀업 드라이버로 전달한다. 한편, 풀업 드라이버의 출력 임피던스가 기준 저항(RREF)의 값보 다 작은 경우 전압(VPU)이 기준 전압(VREF)보다 높게 형성된다. 풀업 보정 제어부는 풀업 비교기의 비 교 결과를 토대로 전압(VPU)이 기준 전압(VREF)보다 높으면 풀업 드라이버의 출력 임피던스를 낮추도록 하는 제어 신호(DZQ,PU)를 풀업 드라이버로 전달한다. 풀업 드라이버의 출력 임피던스가 기준 저항(RREF)의 값과 같아지는 경우, 전압(VPU)이 기준 전압(VREF)과 동일하게 되어, 풀업 드라이버의 출력 임피던스 보정이 끝나게 된다. 다음, 풀업 드라이버의 출력 임피던스 보정이 완료되면, 풀다운 보정부에 의해 풀다운 드라이버(52 0)의 출력 임피던스 보정이 수행된다. 풀다운 보정부는 보정된 풀업 드라이버의 출력 임피던스를 기 준으로 풀다운 드라이버의 출력 임피던스를 보정한다. 풀다운 비교기는 보정된 풀업 드라이버와 풀다운 드라이버 사이의 노드의 전압(VPD)과 풀다운 기준 전압(VREF.PD)을 비교하고, 풀다운 보정 제어부 는 전압(VPD)과 풀다운 기준 전압(VREF.PD)이 같아지도록 제어 신호(DZQ,PD)를 풀다운 드라이버로 전달하 여, 풀다운 드라이버의 출력 임피던스를 보정한다. 도 5에 도시된 트랜지스터(M0, M1)로 구성된 전류 미러는 가장 기본적인 전류 미러의 구조를 일 예로 설명한 것으로, 실제 트랜지스터 간의 미스매치(mismatch) 등에 의한 영향을 최소화하기 위한 다른 전류 미러 구조도 적 용 가능하다. 도 1에 도시된 기존 구조의 경우, 기준 저항(RREF)과 출력 임피던스를 보정하고자 하는 풀다운 드라이버를 DRAM 칩 패키지를 통해 연결하게 되어 전압(VPD)이 형성되는 노드에 수pF의 큰 기생 커패시턴스(Parasitic capacitance)가 형성된다. 따라서, 풀다운 드라이버의 출력 임피던스 보정 과정에서 큰 기생 커패시턴스에 의해 정착 시간(settling time)이 크게 되어 풀다운 드라이버의 출력 임피던스 보정 동작 속도가 제한된다. 그러나 도 5에 도시된 구조의 경우, 기준 저항(RREF)과 전류 미러에 의해 실제 풀업 드라이버의 출력 임피 던스 보상 루프의 전압(VPD)이 형성되는 노드에 패키지 및 입출력 패드에 의해 형성되는 큰 값의 기생 커패시턴 스가 존재하지 않아 출력 임피던스 보상 루프의 동작 속도를 기존 구조 대비 빠르게 할 수 있다. 도 6은 도 5에 개시된 구조를 기반으로 하는 복수의 메모리 다이 구조의 메모리 칩 패키지에 대한 데이터 전송 구동 회로의 출력 임피던스 보정 장치를 나타낸 도면이고, 도 7은 도 6에 도시된 출력 임피던스 보정 장치의 동 작 타이밍을 나타낸 도면이다. 도 6을 참고하면, 메모리 다이 1의 출력 임피던스 보정 장치는 도 5에 개시된 출력 임피던스 보정 장치 와 동일한 구성을 갖는다. 메모리 다이 2부터 메모리 다이 N의 출력 임피던스 보정 장치(5002~500N)는 메모리 다이 1에 있는 다이오드 연결 된 트랜지스터(M0)로 구성된 기준 신호 생성부가 없는 구조로 되어 있다. 대신, 메모리 다이 1의 기준 신호 생성부에서 생성된 기준전압(VREF)을 메모리 다이 2부터 메모리 다이 N의 출력 임피던스 보정 장치 (5002~500N)에서 공유하고, 메모리 다이 2부터 메모리 다이 N의 출력 임피던스 보정 장치(5002~500N)는 공유된 기준전압(VREF)을 이용하여 추가적인 전류 미러를 형성하여 보정하고자 하는 풀업 드라이버에 메모리 다이 1에서 전류 미러에 의해 형성된 크기의 전류(IM1)와 동일한 크기의 전류(IM2~IMN)를 생성한다. 즉, 트랜지스터 (M1, M2, …, MN)가 모두 같은 크기의 트랜지스터인 경우 전류(IM1, IM2, …, IMN)는 전류(IREF)와 같은 전류 값을 갖는다. 각 메모리 다이의 풀업 보정부는 공유된 기준 전압(VREF)과 각 전류(IM1, IM2, …, IMN)에 의해 형성되는 전 압(VPU1, VPU2, …, VPUN)을 비교하여 모든 메모리 다이에서 동시에 풀업 드라이버에 대한 출력 임피던스 보정 을 수행한다. 이후에, 메모리 다이별로 풀다운 보정부는 보정된 풀업 드라이버의 출력 임피던스를 기준으로 풀다운 드라이버의 출력 임피던스 보정을 수행한다. 각 메모리 다이의 풀다운 보정부의 풀다운 비교기 는 보정된 풀업 드라이버와 풀다운 드라이버 사이의 노드의 전압(VPD1, VPD2, …, VPDN)과 풀다운 기준 전압(VREF.PD)을 비교하고, 풀다운 보정 제어부는 풀다운 비교기의 비교 결과를 토대로 풀다운 드라이 버의 출력 임피던스를 보정한다. 이와 같이 함으로써, 전체 메모리 다이의 데이터 전송 구동 회로의 출력 임피던스 보정이 완료된다. 도 3에서 설명한 기존의 복수의 메모리 다이 구조의 DRAM 칩 패키지에서의 출력 임피던스 보정은 기준 저항 (RREF)을 각 메모리 다이에 순차적으로 직접 연결하여 보정을 수행해야 하므로 DRAM 칩 패키지에 포함된 메모리 다이의 개수에 비례하여 출력 임피던스 보정 수행 시간이 증가된다. 그러나 도 6에 도시된 다수의 메모리 다이 를 포함한 DRAM 칩 패키지에 대한 데이터 구동 회로의 출력 임피던스 보정 방법은 기준 저항(RREF)을 이용하여 하나의 메모리 다이에서 기준이 되는 기준 전압(VREF)을 생성하고 기준 전압(VREF)을 모든 메모리 다이의 출력 임 피던스 보정 장치(5001~500N)에서 동시에 공유함으로써, 도 7에 도시한 바와 같이, 각 메모리 다이의 출력 임피 던스 보정 장치(5001~500N)는 해당 데이터 구동 회로의 출력 임피던스 보정을 동시에 수행할 수 있다. 이에 따라 서, 하나의 DRAM 칩 패키지 내에 적층된 메모리 다이의 개수에 관계없이 하나의 메모리 다이에 대한 데이터 구 동 회로의 출력 임피던스 보정 시간 내에 다수의 메모리 다이 구조의 DRAM 칩 패키지 전체의 출력 임피던스 보 정을 완료할 수 있다. 한편, 기준 신호 생성부는 메모리 다이 1에서 출력 임피던스 보정 장치와 독립적으로 구현될 수도 있 다. 이 경우, 메모리 다이 1의 기준 신호 생성부에서 생성된 기준전압(VREF)을 메모리 다이 1부터 메모리 다이 N의 출력 임피던스 보정 장치(5001~500N)에서 공유하고, 메모리 다이 1부터 메모리 다이 N의 출력 임피던스 보정 장치(5001~500N)는 공유된 기준전압(VREF)을 이용하여 전류 미러를 형성한다. 도 5 및 도 6에서 사용한 전류 미러 구조의 경우, 모든 메모리 다이에서 하나의 기준전압(VREF)을 공유하여 출력 임피던스 보정에 사용되는 전류가 생성된다. 이 경우, 메모리 다이 사이의 트랜지스터간 미스매치에 의해 보정 에 사용하기 위해 생성되는 전류의 크기가 달라질 수 있다. 도 6을 기준으로 설명하면, 트랜지스터(M1~MN)의 미스매치 크기만큼 각각 생성되는 전류(IM1~IMN)의 크기가 달라 지게 된다. 특히, 트랜지스터들(M1~MN)의 미스매치의 경우 하나의 메모리 다이 내에서의 미스매치보다 서로 다 른 메모리 다이 사이의 미스매치가 통상적으로 더 크므로 이 미스매치에 의해 보정되는 출력 임피던스도 차이가 발생할 수 있다. 이러한 단점을 보완하기 위한 구조에 대해 도 8을 참고로 하여 자세하게 설명한다. 도 8은 다른 실시 예에 따른 복수의 메모리 다이 구조의 메모리 칩 패키지의 데이터 전송 구동 회로의 출력 임 피던스 보정 장치를 나타낸 도면이다. 도 6에서는 메모리 다이 1의 출력 임피던스 보정 장치의 기준 신호 생성부에서 외부의 기준 저항 (RREF)과 다이오드 연결된 트랜지스터(M0)를 이용하여 기준전압(VREF)을 생성하고, 각 메모리 다이의 출력 임피던 스 보정 장치(5001~ 500N)의 풀업 보정부 사이에서 전류 미러를 형성하였다. 한편, 도 8을 참고하면, 메모리 다이 1의 출력 임피던스 보정 장치의 기준 신호 생성부는 기준 저항 (RREF)과 다이오드 연결된 트랜지스터(MR0)를 이용한 구조에 트랜지스터(MR1)를 추가하여 자체적으로 전류 미러 를 형성하고, 추가적인 트랜지스터(MP0~MPN)를 이용하여 동일한 크기의 기준 전류(IREF1~IREFN)를 생성하여 각 메 모리 다이의 출력 임피던스 보정 장치(8001~800N)에 공급한다. 즉, 트랜지스터(MR0)와 트랜지스터(MR1)의 크기가 동일하고 트랜지스터(MP0~MPN)의 크기가 동일하면, 각 메모리 다이로 공급되는 기준 전류(IREF1~IREFN)의 크기는 기준 저항(RREF)과 다이오드 연결된 트랜지스터(MR0)를 통해 형 성된 기준 전류(IREF)와 동일한 크기가 된다. 각 메모리 다이의 출력 임피던스 보정 장치(8001~800N)의 풀업 보정부는 전류 미러 형태로 구성되는 두 개 의 트랜지스터(M10, M11~MN0, MN1)를 이용하여 풀업 드라이버에 공급받은 기준 전류(IREF1~IREFN)와 동일한 크기의 전류(IM1~IMN)를 공급한다. 구체적으로, 메모리 다이 1의 경우 트랜지스터(M10, M11)의 크기가 동일하면 전류(IM1)의 크기는 기준 전류 (IREF1)와 동일하게 된다. 메모리 다이 2의 경우 트랜지스터(M20, M21)의 크기가 동일하면 전류(IM2)의 크기는 기 준 전류(IREF2)와 동일하게 된다. 나머지 메모리 다이의 경우에도 모두 동일하게 적용된다. 이렇게 메모리 다이별로 생성된 전류(IM1~IMN)를 출력 임피던스를 보정하고자 하는 풀업 드라이버에 공급하 고, 메모리 다이 1의 기준 신호 생성부에서 생성된 기준 전압(VREF)을 모든 메모리 다이의 출력 임피던스 보정 장치(8001~800N)에서 공유하여, 각 메모리 다이의 출력 임피던스 보정이 동시에 수행된다. 도 8에서 제안하는 구조의 경우 도 6에서 제안한 구조에 비해 기준 신호 생성부의 하드웨어 복잡도가 증가 하나, 하나의 메모리 다이 내에서 전류 미러를 형성하여 기준 전류(IREF1~IREFN)를 생성하고, 기준 전류(IREF1~IREF N)를 기준으로 각 메모리 다이의 출력 임피던스 보정 장치(8001~800N)에서 데이터 전송 구동 회로의 출력 임피던 스 보정을 수행한다. 이때, 앞에서 설명한 것과 같이 서로 다른 메모리 다이 사이의 트랜지스터들의 미스매치에 의한 영향을 제거함으로써 트랜지스터들의 미스매치에 의해 각 메모리 다이별로 보정되는 데이터 전송 구동 회 로의 출력 임피던스의 미스매치를 최소화할 수 있다. 이상에서 본 기재의 실시 예에 대하여 상세하게 설명하였지만 본 기재의 권리 범위는 이에 한정되는 것은 아니 고 다음의 청구범위에서 정의하고 있는 본 기재의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 기재의 권리 범위에 속하는 것이다. 도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8"}
{"patent_id": "10-2022-0094950", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일반적인 메모리 인터페이스에서 데이터 전송 구동 회로의 출력 임피던스를 보정하기 위한 출력 임피던 스 보정(ZQ Calibration) 장치를 나타낸 도면이다. 도 2는 도 1에 도시된 출력 임피던스 보정 장치의 동작 타이밍을 나타낸 도면이다. 도 3은 기존 복수의 메모리 다이 구조의 DRAM 칩 패키지에 대한 데이터 전송 구동 회로의 출력 임피던스 보정 장치를 나타낸 도면이다. 도 4는 도 3에 도시된 출력 임피던스 보정 장치의 동작 타이밍을 나타낸 도면이다. 도 5는 한 실시 예에 따른 메모리 인터페이스에서 데이터 전송 구동 회로의 출력 임피던스 보정 장치를 도면이다. 도 6은 도 5에 개시된 구조를 기반으로 하는 복수의 메모리 다이 구조의 메모리 칩 패키지에 대한 데이터 전송 구동 회로의 출력 임피던스 보정 장치를 나타낸 도면이다. 도 7은 도 6에 도시된 출력 임피던스 보정 장치의 동작 타이밍을 나타낸 도면이다. 도 8은 다른 실시 예에 따른 복수의 메모리 다이 구조의 메모리 칩 패키지의 데이터 전송 구동 회로의 출력 임 피던스 보정 장치를 나타낸 도면이다."}
