[http://bbs.eetop.cn/thread-636337-1-1.html](http://bbs.eetop.cn/thread-636337-1-1.html)
[自动驾驶芯片的低功耗设计](https://mp.weixin.qq.com/s/LjIggoMOCYvFUp2PvRxaYQ)
#### 降低功耗的优点
1） 功耗过大会缩短使用时间，常用手机等电子设备的我们也知道，频繁充电会大大降低我们的用户体验。
2） 功耗过大会造成更高的温度，较高的温度会引起电子迁移或者其他的热失效机制，从而降低芯片的稳定性。
3） 对于汽车而言，自动驾驶芯片的功耗超过一定限度，则会需要车厂采用水冷措施来降温而不是风冷系统，这也会提高整车的制造成本。
4） 功耗大也会影响电池寿命，使电池寿命更短，这也从一定程度上提高了用户的成本及降低了用户的产品体验。

所以片上系统的功耗是一个非常重要的话题，作为芯片设计方，使搭载到智能汽车的自动驾驶芯片拥有更低的功耗贯穿了我们工作的始终，从前期芯片非自研IP选型，到中期芯片设计，到后期的软件及解决方案，我们将从每个阶段尽量降低芯片的功耗，在保证算力的同时提供更稳定更具市场竞争力的自动驾驶芯片。
*   **动态功耗（Dynamic Power）**

- 读写RAM，怎么降低功耗？
对于同样存储大小的SRAM，位宽扩大一倍，深度减少一半也可以考虑降低功耗。位宽扩大一倍并不意味着每次读写POWER增大一倍，但读写次数减少了一半，能够带来可观的收益。另外，在SRAM外加一个wrapper，插入一个ICG，只在WR/RD时打开ICG，将clock给gating。


- Power 主要消耗在 
1) Combinational logic 
2) Sequential logic
3) Memory 
4) Clock network

下面我将就下面几个方面展开讨论,
***
**1. Improve clock gating efficiency.**
* Block-level clock gating.
* RTL clock gating. (重点)
***
**2. Reduce data toggle rate.**
* FIFO vs PIPE
* FSM coding style
* Unnecessary reset
***
**3.Refine Memory Selection.**
* Area power balance
Sram面积可以直接从生成文件里读出，但power需要手工计算：假设standby power 不考虑，只考虑read/write power, 我们可以从生成文件中得到每次读写所需要的power,Pwr, Prd, 然后根据sram使用的特性，比如在一定时间内（周期内），是多少写多少读，乘上单次读写的对应的power，就可以大体估计sram的power。另外强烈建议在生成的sram 外面加个wrapper, 并手动插入一个ICG，只有在RD或者WR的时候才打开ICG，通常情况下，sram的clock是被gating掉的。
* I/F bit-width selection
* Depth selection
* Replace small memory with Registers, for single port memory, an experienced threshold is 2048bits
***
**4.Reduce memory accessing**
* Address caching
当sram使用场景需要对同一地址多次查表时，可以考虑将上一轮读地址存下来，与新地址比较，如果在上次读之后没有对该地址的写操作，且新地址等于寄存的地址，则可以省略该轮读访问。
***
**5.Reduce logic size**
* Logic sharing
* Logic balancing
* Divider optimization
* Reduce pipeline length
* Hardmacro vs Register
* Reduce bit-width
* Async reset vs. non-async reset
***
**6.Misunderstanding**
* Pipeline Evaluating
Adding some stage of register between long paths could prevent the synthesis tool from using higher driver cells and a lower percentage of ULVT/LVT cells, resulting in more power dissipation. This could be an approach to reduce dynamic power by reducing CL. E.G. Datapath 10xULVT cell -> 1xSVT cell. There is a balance in where to break the path since added pipeline flops also have additional power dissipation.
* Datapath parallelization
对于时序特别差的路径，可以考虑通过将pipeline拆分成两路的方式，降低每一条路上的频率为原频率的二分之一，这样可以减少路径上UVLT/LVT所占的比例，以及减少特别大的扇出，从而降低功耗，但是这样会使得同时使用f/2的上升沿和下降沿，以及如果不是时序非常差的话，选择parallelization反而会增大面积。
（未完待续）
