// Generated by CIRCT firtool-1.74.0
module IntFPToVec(
  input          io_in_valid,
  input  [8:0]   io_in_bits_ctrl_fuOpType,
  input          io_in_bits_ctrl_robIdx_flag,
  input  [7:0]   io_in_bits_ctrl_robIdx_value,
  input  [7:0]   io_in_bits_ctrl_pdest,
  input          io_in_bits_ctrl_fpWen,
  input          io_in_bits_ctrl_vecWen,
  input          io_in_bits_ctrl_v0Wen,
  input  [63:0]  io_in_bits_data_src_1,
  input  [63:0]  io_in_bits_data_src_0,
  output         io_out_valid,
  output         io_out_bits_ctrl_robIdx_flag,
  output [7:0]   io_out_bits_ctrl_robIdx_value,
  output [7:0]   io_out_bits_ctrl_pdest,
  output         io_out_bits_ctrl_fpWen,
  output         io_out_bits_ctrl_vecWen,
  output         io_out_bits_ctrl_v0Wen,
  output [127:0] io_out_bits_res_data
);

  wire [63:0] scalaData =
    io_in_bits_ctrl_fuOpType[3] ? io_in_bits_data_src_1 : io_in_bits_data_src_0;
  wire        _io_out_bits_res_data_T = io_in_bits_ctrl_fuOpType[1:0] == 2'h0;
  wire        _io_out_bits_res_data_T_2 = io_in_bits_ctrl_fuOpType[1:0] == 2'h1;
  wire        _io_out_bits_res_data_T_4 = io_in_bits_ctrl_fuOpType[1:0] == 2'h2;
  assign io_out_valid = io_in_valid;
  assign io_out_bits_ctrl_robIdx_flag = io_in_bits_ctrl_robIdx_flag;
  assign io_out_bits_ctrl_robIdx_value = io_in_bits_ctrl_robIdx_value;
  assign io_out_bits_ctrl_pdest = io_in_bits_ctrl_pdest;
  assign io_out_bits_ctrl_fpWen = io_in_bits_ctrl_fpWen;
  assign io_out_bits_ctrl_vecWen = io_in_bits_ctrl_vecWen;
  assign io_out_bits_ctrl_v0Wen = io_in_bits_ctrl_v0Wen;
  assign io_out_bits_res_data =
    io_in_bits_ctrl_fuOpType[4]
      ? (_io_out_bits_res_data_T
           ? {16{scalaData[63:8] != 56'hFFFFFFFFFFFFFF & io_in_bits_ctrl_fuOpType[2]
                   ? 8'h78
                   : scalaData[7:0]}}
           : 128'h0)
        | (_io_out_bits_res_data_T_2
             ? {8{scalaData[63:16] != 48'hFFFFFFFFFFFF & io_in_bits_ctrl_fuOpType[2]
                    ? 16'h7E00
                    : scalaData[15:0]}}
             : 128'h0)
        | (_io_out_bits_res_data_T_4
             ? {4{scalaData[63:32] != 32'hFFFFFFFF & io_in_bits_ctrl_fuOpType[2]
                    ? 32'h7FC00000
                    : scalaData[31:0]}}
             : 128'h0) | ((&(io_in_bits_ctrl_fuOpType[1:0])) ? {2{scalaData}} : 128'h0)
      : {64'h0,
         io_in_bits_ctrl_fuOpType[2] & ~(io_in_bits_ctrl_fuOpType[4])
           ? (_io_out_bits_res_data_T ? {56'hFFFFFFFFFFFFFF, scalaData[7:0]} : 64'h0)
             | (_io_out_bits_res_data_T_2 ? {48'hFFFFFFFFFFFF, scalaData[15:0]} : 64'h0)
             | (_io_out_bits_res_data_T_4 ? {32'hFFFFFFFF, scalaData[31:0]} : 64'h0)
             | ((&(io_in_bits_ctrl_fuOpType[1:0])) ? scalaData : 64'h0)
           : scalaData};
endmodule

