 2
二、緣由與目的 
隨著元件材料尺寸持續縮小至奈米尺度
時，不同的表面形態和特殊構築的奈米結構
皆已發現會產生許多與塊材時不同之光、
電、物、化、磁等新材料特性，[1-5] 此可預
見具有製備特殊結構和功能應用性的先進奈
米材料製程技術在未來奈米技術研發中將扮
演一重要角色。在已發表之文獻中也可發
現，規則序化排列的奈米結構對先進光電元
件、生物感測器及資料儲存的應用及特性上
的表現是十分關鍵的因素。[6-7] 然而，對於
不同奈米結構性質的研究而言，在大量製備
0維或 1維奈米結構材料時，其排列規則性、
形狀尺寸的均勻性及產率提升的控制等一直
是相關研究急需克服的重大瓶頸。因此，如
何選擇搭配不同物理及化學製程技術以整合
出能直接在不同基材上控制成長大面積週期
排列且尺寸均一的奈米結構，一直吸引著全
球的研究人員投入此一關鍵製程領域。 
在目前微電子及光電相關奈米元件研發
上，傳統用以製作有序規則排列奈米結構之
製程技術，如電子束微影法、X 光微影法、
掃描探針式微影法、或奈米壓印微影法等，
不僅所需的設備特殊、成本昂貴，且操作步
驟複雜、製程費時，使得它們在實際製備大
量或大面積規則奈米結構的操作時效上受到
很大的限制。[8-10] 因此，近來很多的研究
團隊致力於研發低成本、高產量且操作步驟
相對簡單的模板(template)法微影技術以滿
足實驗研發初期之製程需求。而在本研究中
為能操控成長不同維度、大面積規則有序奈
米材料陣列結構，將分別應用高分子奈米圓
球微影法（nanosphere lithography） [11-14] 
及陽極氧化鋁奈米模板法(anodic alumina 
oxide, AAO, nanotemplates ) [15-17] 的製
程技術，並首度結合低溫熱處理、金屬電鍍
沉積（electrodeposition）、化學濕式蝕刻等
步驟。實驗中藉有系統地釐清不同奈米尺度
材料陣列生成反應變化機制以掌握最佳製程
條件。同時也將以各式高解析材料分析儀
器，分批次完整地探討一系列不同維度奈米
結構之晶體結構、成分與性質間變化關係。 
 
三、實驗步驟 
在以自組裝奈米球模板微影術製備有序
奈米結構之實驗部分，首先使用單一均勻粒
徑(~ 600 nm)之高分子圓球與適當濃度之界
面活性劑混合，並以超音波震盪使其均勻分
散在溶液中；接著利用滴製法(drop-coating)
藉由控制溼度、溫度等參數條件，使高分子
圓球於矽基晶片或其它基材上進行自組裝排
列而形成大面積有序規則之高分子奈米圓球
陣列後，將部份圓球陣列結構作為遮蔽模
板，使用濺鍍製程鍍製金屬薄膜，可在奈米
球陣列下方基材沈積出規則排列之蜂窩狀金
屬薄膜陣列結構，再以此蜂巢形金屬薄膜陣
列試片進行基材之選擇性化學濕式蝕刻，將
可在基材表面製備出大範圍規則排列之週期
性孔洞陣列結構。另將規則高分子圓球模板
製備於表面具金屬導電層之基材後，加熱此
類試片至其高分子玻璃轉化溫度進行低溫熱
處理，藉由控制加熱溫度及時間參數縮小奈
米圓球模板間隙之尺寸，進而製備出一系列
孔隙尺寸可調變之奈米圓球模板，隨後將此
模板試片浸入濃度約1 M之鎳電鍍液中進行
電鍍製程，電鍍完成後以去離子水先沖洗表
面殘留的電鍍液，再利用有機溶劑舉離
(lift-off)方式將高分子圓球模板移除，此時即
可製備出不同尺度、排列規則之柱狀鎳金屬
奈米結構陣列。 
另一方面，在以陽極氧化鋁奈米模板法製
備大面積Ni-Co合金奈米線陣列之實驗部
分，首先利用純度為5N之鋁片為實驗基材，
純鋁基材經清潔後，使用0.3 M草酸為電解液
對其進行第一次陽極氧化處理，使用之電壓
為40 V，溫度為6-8 ℃，時間為2小時。接著
 4
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 3 (a) 熱處理前之單層600 nm PS圓球陣
列模板及其經電鍍後所得碗狀奈米結構之(b)
斜視、(c)橫截面SEM影像。(d) 經熱處理
5min後之單層600 nm PS圓球陣列模板及其
經電鍍後所得柱狀奈米結構之(e)斜視、(f)橫
截面SEM影像。 
 
 
 
 
 
 
 
圖 4 (a) 電鍍純鎳金屬奈米柱陣列之明視野
TEM影像；(b) 對應之電子繞射圖形。 
 
勻變形，以縮小奈米圓球格隙的間距，可成
功製備出一系列具不同間隙大小之奈米球模
板，如圖 3 (a)，(d)所示。若將此不同模板結
合純鎳金屬電鍍製程，則可進一步藉奈米球
模板間隙的變化成功地在各種矽基晶片上製
備出大面積形狀規則之碗狀或規則六方排列
的柱狀鎳金屬奈米結構陣列，如圖 3 (b)-(c)，
3(e)-(f)所示。圖 4 (a)為柱狀鎳金屬奈米結構
陣列試片之 TEM影像。從明視野像中可以清
楚看到許多奈米柱狀結構，針對此柱狀區域
進ㄧ步利用選區電子繞射(SAED)分析後發
現，所製備的鎳金屬奈米柱為一多晶結構，
且經比對每ㄧ繞射環後證實所鍍製為具面心
立方(FCC) 結構的純鎳金屬奈米柱，如圖 4 
(b)所示。 
圖 5 (a)-(b)分別為本實驗所製備之陽極
氧化鋁奈米模板之俯視及橫截面 SEM 影
像。由圖 5 (a)中可清楚發現，在經過嚴密的
控制製程參數及兩段式陽極氧化處理後，我
們所製造出的氧化鋁模板具有均一的孔徑大
小，約為 50 nm 左右，厚度可達 85 μm。圖
5 (b)為氧化鋁模板通道之側面放大 SEM 影
像圖。在圖中可以清楚觀察到奈米孔道彼此
間互相平行且大小孔徑均一，且奈米孔道與
氧化鋁模板垂直，因此利用此模板藉由電鍍
的方法將可得到具有整齊排列不同成分比例
的 Ni-Co合金奈米線陣列。如圖 6所示。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 5 (a) AAO奈米模板之 SEM影像，右上
方為其對應之 AFM影像；(b) AAO奈米模板
之橫截面 SEM影像，右上方為其放大 SEM
影像。 
Ni nanopillars 
 6
五、結論與計畫成果自評 
由以上的實驗結果顯示，本研究成功地
利用自組裝技術在不同基材上製備出不同奈
米尺度之高分子奈米圓球陣列模板及大面積
具規則孔洞尺寸之陽極氧化鋁奈米模板，並
首度將上述奈米模板結合低溫熱處理、金屬
電鍍沉積、化學濕式蝕刻等製程技術，有效
地操控成長一系列有序奈米陣列結構，如半
導體奈米孔洞陣列、金屬碗狀奈米結構陣
列、規則六方排列的金屬奈米柱陣列結構、
不同成分比例之磁性合金奈米線材料等。同
時研究中也分別運用 AFM，SEM，TEM，
SAED，EDS 等各式高解析材料分析儀器針
對不同條件製備有序奈米結構材料之反應生
成機制、顯微結構、成份變化等做了深入分
析。相關的研究結果在目前已知的期刊文獻
報導中仍屬首見。相信本計畫所掌握生成不
同維度，孔徑尺寸可調變的奈米模板及各式
奈米結構陣列之製程技術，在未來各種不同
半導體晶片之奈米結構製備上也將具很大應
用與發展潛力。而此計畫相關延伸之研究結
果本實驗室也已投出及發表多篇期刊論文或
將在國際與國內研討會中發表（如下 A1-A16
所示），初步成果尚稱豐碩。 
此外，在本計畫執行期間，承蒙國家科
學委員會在實驗經費上提供補助，使本研究
得以順利進行，謹此致上深忱的感謝。 
 
 
A1. S. L. Cheng, C. H. Chung, and H. C. Lee, 
Proc. 2007 IEEE Conference on Electron 
Devices and Solid-State Circuits 1 (2007) 
121-124.（EI） 
A2. S. L. Cheng and H. Y. Chen, Thin Solid 
Films 516 (2008) 8796-8802. 
A3. S. L. Cheng, S. W. Lu, and H. Chen, J. 
Phys. Chem. Solids 69 (2008) 620-624.  
A4. F. M. Chang, Y. J. Sheng, S. L. Cheng, 
and H. K. Tsao, Appl. Phys. Lett. 92 
(2008) 264102. 
A5. S. L. Cheng and H. Y. Chen, J. Phys. 
Chem. Solids 69 (2008) 441-445.  
A6. S. W. Lee, P. S. Chen, S. L. Cheng, H. T. 
Chang, M. H. Lee, and C.W. Liu, Appl. 
Surf. Sci. 254 (2008) 6261-6264. 
A7. S. L. Cheng and C. N. Huang, Synth. 
React. Inorg. Met.-Org. Nano-Metal 
Chem. 38 (2008) 475-480.  
A8. S. L. Cheng, H. Y. Chen, and S. W. Lee, 
Appl. Surf. Sci. 254 (2008) 6211-6214. 
A9. C. H. Wang and S. L. Cheng, Proc. 2007 
International Symp. on Nano Sci. and 
Technol., Tainan, Taiwan, R.O.C. (2007) 
130. （ISBN: 978-986-6975-07-3） 
A10. C. S. Chung and S. L. Cheng, Proc. 2007 
International Symp. on Nano Sci. and 
Technol., Tainan, Taiwan, R.O.C. (2007) 
269. （ISBN: 978-986-6975-07-3） 
A11. S. L. Cheng, Y. H. Chang, and C. H. 
Chung, Extended abstract, 5th 
International Symp. on Control of 
Semiconductor Interfaces, Tokyo, Japan, 
(2007) 157. 
A12. C. H. Wang, S. L. Cheng, S. W. Lee, and 
H. Chen, Extended abstract, Fourth 
International SiGe Technol. and Device 
Meeting, Hsinchu, Taiwan, R.O.C. (2008) 
245. 
A13. S. W. Lee, H. T. Chang, C. -H. Lee, C. A. 
Chueh, S. L. Cheng, M. H. Lee, and C. W. 
Liu, Extended abstract, Fourth 
International SiGe Technol. and Device 
Meeting, Hsinchu, Taiwan, R.O.C. (2008) 
173. 
A14. Y. Y. Lin, A. S. T. Chiang, and S. L. 
Cheng, Proc. 2008 Cross-Strait Chemical 
Engineering Conference, Hsinchu, 
Taiwan, (2008). (in Chinese) 
 1
 
 
 
國 科 會 
出席國際會議研究心得報告及
發表論文 
 
 
 
 
 
報告人 鄭紹良 單位 國立中央大學 化學工程與材料工程學系 
職稱 副教授 電話 03-4227151 
ext.34233 E-mail slcheng@ncu.edu.tw 
出國類別 ;國際會議 
國際會議
名稱 
Fifth International Symposium on Control of Semiconductor 
Interfaces－for Next Generation ULSI Process Integrations 
會議期間 自 96年 11月 11日 至 96年 11月 14日 會議地點 日本 東京 
出國發表
論文題目 
Enhanced Growth of Low-Resistivity Cobalt Silicide by 
Using a Co/Au/Co Trilayer Film on Si0.8Ge0.2 Virtual 
Substrate 
 
 
 
 
 
 3
由於本次會議內容主要集中在探討各種先進矽基半導體異質磊
晶基材及其奈米結構之生成製備暨材料特性檢測分析等方面，此與本
人實驗室目前主要的研究領域“半導體及奈米薄膜材料製程與結構分
析”有相當程度的相關，特別是有許多國際上非常著名的學者在會中發
表他們最新的研究成果，如德國 Stuttgart 大學 E. Kasper 教授及日本
Masataka Hirose教授，其分別在高品質矽鍺磊晶異質元件與未來 ULSI
矽晶元件方面所提出的新穎見解令人耳目一新，其結果不僅對我實驗
室的研究提供非常多的參考依據，也激發許多值得更進一步探討的實
驗新方向，而本次前往日本開會也遇到許多台灣與會的教授學者，特
別是在矽鍺材料研究領域十分傑出的台大電機系劉致為教授，並也與
其研究團隊就相關實驗進行交流，收穫良多。 
此次本人的論文發表時間則被安排於 11月 13日傍晚，所發表之
論文題目為「Enhanced Growth of Low-Resistivity Cobalt Silicide by 
Using a Co/Au/Co Trilayer Film on Si0.8Ge0.2 Virtual Substrate」。此次雖然
是以 Poster方式發表論文，但在實驗室內優良的電腦軟、硬體及列印
設備，使得所做出的海報論文的內容充實、整體精緻美觀，在發表過
程中深獲各國學者的好評。特別是為促進在矽鍺晶片上生成優質的低
電阻鈷金屬矽化物接觸，我們首度採用的一種新穎的 Co/Au/Co三明治
薄膜結構，此薄膜結構的設計在目前已知的期刊文獻中仍屬首見。此
部份的研究主要是利用片電阻電性量測、TEM、低掠角 XRD、高分辨 
TEM、EDAX以及 SIMS等儀器有系統地分析探討 Co/Au/Co三明治薄
膜結構在 SiGe晶片上經不同溫度退火後之界面反應，並提出相對應之
反應機制理論解釋。而由於此研究論文結果新穎，詢問和參與討論的
專家學者絡繹不絕，同時在會場中與各國學者討論之過程也十分具
體，所給予的建議與鼓勵在回國後我也會將其融入未來相關實驗的計
 5
本次會議發表之論文內容簡介： 
 
Enhanced Growth of Low-Resistivity Cobalt Silicide by Using a Co/Au/Co 
Trilayer Film on Si0.8Ge0.2 Virtual Substrate 
S. L. Cheng1,2,*, H. Y. Chen1, and S. W. Lee2 
1,* Department of Chemical and Materials Engineering, National Central 
University, Chung-Li City, Taoyuan, Taiwan, Republic of China 
2 Institute of Materials Science and Engineering, National Central University, 
Chung-Li City, Taoyuan, Taiwan, Republic of China 
 
Recently, Si1-xGex heterostructures have been implemented for applications 
in high-speed microelectronic devices [1]. In these devices applications, metal 
silicides have been introduced as source/drain and gate electrodes to reduce 
the contact resistances. Among metal silicides, cobalt disilicide (CoSi2) was 
adopted as a contact material for ULSI devices due to its low electrical 
resistivity, low Schottky barrier, and relative insensitivity to the linewidth [2]. 
However, previous studies have demonstrated that using Co as a contact 
material to Si1-xGex, Ge was found to segregate to the grain boundaries and 
interfaces of Co(Si,Ge) films during heat treatments, which leads to retard the 
growth of low-resistivity CoSi2 phase [3]. 
To overcome the above-mentioned drawbacks, we propose a new thin film 
structure－Co/Au/Co sandwich structure on (001)Si0.8Ge0.2. In this study, results 
from an investigation on the phase transformation and growth mechanism of 
cobalt silicides in the Co/Au/Co trilayer film on Si0.8Ge0.2 virtual substrate after 
different heat treatments are reported. 
Si0.8Ge0.2 epi-layer and low temperature Si buffer layer were grown on 
(001)Si wafers by ultrahigh-vacuum chemical vapor deposition. After standard 
chemical cleaning, Co (19.5 nm), Au (4 nm), and Co (3.5 nm) thin films were 
deposited sequentially onto the Si0.8Ge0.2 substrate at room temperature without 
breaking the chamber vacuum. Heat treatments were performed in a three-zone 
diffusion furnace at 360-650 ℃ in N2 ambient. 
A standard four-point probe was used to measure the sheet resistance of 
samples. TEM, high-resolution TEM (HRTEM), selected-area electron 
diffraction (SAED) analysis were utilized for microstructure examination, 
crystallography characterization, and phase identification. Most of the 
cross-sectional TEM (XTEM) micrographs were taken along the [110] zone axis 
of (001)Si0.8Ge0.2 substrate. 
Figure 1 shows the sheet resistance data of Co(23 nm)/(001)Si0.8Ge0.2 and 
