TimeQuest Timing Analyzer report for film_scanner
Sun Apr 23 16:53:29 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 14. Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 30. Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Summary
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 45. Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Summary
 53. Multicorner Timing Analysis Summary
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name      ; film_scanner                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; Clock Name                                              ; Type      ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                    ; Targets                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; ccd_timing:ccd0|ccd_p1                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ccd_timing:ccd0|ccd_p1 }                                  ;
; clk_100M                                                ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { clk_100M }                                                ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; clk_100M ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_80_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                            ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 218.82 MHz ; 218.82 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 379.65 MHz ; 379.65 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                              ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.936 ; -22.922       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.634 ; -12.778       ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.034 ; -0.034        ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.561  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -12.000       ;
; clk_100M                                                ; 4.748  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.023  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.936 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.649      ;
; -3.854 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.567      ;
; -3.852 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.565      ;
; -3.847 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.560      ;
; -3.833 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.546      ;
; -3.801 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.514      ;
; -3.790 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.503      ;
; -3.788 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.501      ;
; -3.780 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.493      ;
; -3.775 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.488      ;
; -3.744 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.457      ;
; -3.743 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.456      ;
; -3.741 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.454      ;
; -3.741 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.454      ;
; -3.741 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.454      ;
; -3.737 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.450      ;
; -3.734 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.447      ;
; -3.722 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.435      ;
; -3.716 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.429      ;
; -3.714 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.427      ;
; -3.703 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.416      ;
; -3.702 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.415      ;
; -3.691 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.404      ;
; -3.686 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.399      ;
; -3.672 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.385      ;
; -3.669 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.382      ;
; -3.655 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.368      ;
; -3.655 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.368      ;
; -3.653 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.366      ;
; -3.647 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.360      ;
; -3.645 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.358      ;
; -3.640 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.353      ;
; -3.588 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.301      ;
; -3.583 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.296      ;
; -3.582 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.295      ;
; -3.582 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.295      ;
; -3.580 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.293      ;
; -3.579 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.292      ;
; -3.575 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.288      ;
; -3.564 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.277      ;
; -3.562 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.275      ;
; -3.557 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.270      ;
; -3.556 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.269      ;
; -3.554 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.267      ;
; -3.549 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.262      ;
; -3.548 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.261      ;
; -3.543 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.256      ;
; -3.537 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.250      ;
; -3.535 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.248      ;
; -3.534 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.247      ;
; -3.503 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.216      ;
; -3.471 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.184      ;
; -3.429 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.142      ;
; -3.424 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.137      ;
; -3.424 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.137      ;
; -3.421 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.134      ;
; -3.414 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.127      ;
; -3.408 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.121      ;
; -3.406 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.119      ;
; -3.401 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.114      ;
; -3.398 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.111      ;
; -3.397 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.110      ;
; -3.396 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.109      ;
; -3.393 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.106      ;
; -3.356 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.069      ;
; -3.349 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.062      ;
; -3.348 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.061      ;
; -3.336 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.049      ;
; -3.259 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 1.972      ;
; -3.245 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 1.958      ;
; -3.214 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 1.927      ;
; -3.089 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 1.802      ;
; -0.190 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.637      ;
; -0.175 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.622      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 7.930  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.131      ;
; 8.040  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 4.021      ;
; 8.230  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 3.831      ;
; 8.256  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.434     ; 3.805      ;
; 8.540  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.435     ; 3.520      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.554  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.877      ;
; 8.555  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.435     ; 3.505      ;
; 8.582  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.849      ;
; 8.582  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.849      ;
; 8.582  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.849      ;
; 8.582  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.849      ;
; 8.582  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.849      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                         ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.634 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.567      ;
; -1.550 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.483      ;
; -1.489 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.422      ;
; -1.370 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.303      ;
; -1.308 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.241      ;
; -1.293 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.226      ;
; -1.267 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.200      ;
; -1.263 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.196      ;
; -1.262 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.195      ;
; -1.259 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.192      ;
; -1.258 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.191      ;
; -1.241 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.174      ;
; -1.216 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.149      ;
; -1.179 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.112      ;
; -1.157 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.090      ;
; -1.156 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.089      ;
; -1.150 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.083      ;
; -1.149 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.082      ;
; -1.149 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.082      ;
; -1.134 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.067      ;
; -1.096 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.029      ;
; -1.089 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.022      ;
; -1.087 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.020      ;
; -1.072 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.005      ;
; -1.066 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.999      ;
; -1.062 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.995      ;
; -1.059 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.992      ;
; -1.057 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.990      ;
; -1.048 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.981      ;
; -1.043 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.976      ;
; -1.041 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.974      ;
; -1.021 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.954      ;
; -1.020 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.953      ;
; -1.018 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.951      ;
; -0.997 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.930      ;
; -0.988 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.921      ;
; -0.971 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.904      ;
; -0.962 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.895      ;
; -0.956 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.889      ;
; -0.941 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.874      ;
; -0.938 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.871      ;
; -0.933 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.866      ;
; -0.932 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.865      ;
; -0.929 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.862      ;
; -0.926 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.859      ;
; -0.922 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.855      ;
; -0.886 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.819      ;
; -0.881 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.814      ;
; -0.872 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.805      ;
; -0.855 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.788      ;
; -0.817 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.750      ;
; -0.816 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.749      ;
; -0.813 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.746      ;
; -0.811 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.744      ;
; -0.810 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.743      ;
; -0.810 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.743      ;
; -0.810 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.743      ;
; -0.807 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.740      ;
; -0.806 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.739      ;
; -0.803 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.736      ;
; -0.803 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.736      ;
; -0.781 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.714      ;
; -0.778 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.711      ;
; -0.765 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.698      ;
; -0.753 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.686      ;
; -0.752 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.685      ;
; -0.736 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.669      ;
; -0.735 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.668      ;
; -0.733 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.666      ;
; -0.724 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.657      ;
; -0.705 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.638      ;
; -0.703 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.636      ;
; -0.701 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.634      ;
; -0.701 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.634      ;
; -0.697 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.630      ;
; -0.695 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.628      ;
; -0.691 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.624      ;
; -0.645 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.578      ;
; -0.641 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.574      ;
; -0.641 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.574      ;
; -0.640 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.573      ;
; -0.633 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.566      ;
; -0.632 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.565      ;
; -0.620 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.553      ;
; -0.619 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.552      ;
; -0.618 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.551      ;
; -0.617 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.550      ;
; -0.608 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.541      ;
; -0.589 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.522      ;
; -0.587 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.520      ;
; -0.585 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.518      ;
; -0.585 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.518      ;
; -0.581 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.514      ;
; -0.579 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.512      ;
; -0.579 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.512      ;
; -0.578 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.511      ;
; -0.559 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.492      ;
; -0.556 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.489      ;
; -0.504 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.437      ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.034 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.155      ; 0.577      ;
; 0.341  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.577      ;
; 0.341  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.577      ;
; 0.341  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.577      ;
; 0.341  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.577      ;
; 0.341  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.476  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.712      ;
; 0.559  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.779      ;
; 0.567  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.788      ;
; 0.567  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.788      ;
; 0.571  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.792      ;
; 0.574  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.795      ;
; 0.575  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.796      ;
; 0.575  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.796      ;
; 0.576  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.797      ;
; 0.578  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.799      ;
; 0.578  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.799      ;
; 0.579  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.800      ;
; 0.583  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.804      ;
; 0.587  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.808      ;
; 0.591  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.812      ;
; 0.595  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.816      ;
; 0.597  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.818      ;
; 0.611  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.832      ;
; 0.620  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.841      ;
; 0.655  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.891      ;
; 0.672  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.908      ;
; 0.678  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.899      ;
; 0.693  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.929      ;
; 0.753  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.973      ;
; 0.794  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.030      ;
; 0.802  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.388      ;
; 0.818  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.404      ;
; 0.841  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.062      ;
; 0.846  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.067      ;
; 0.852  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.072      ;
; 0.852  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.073      ;
; 0.853  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.074      ;
; 0.853  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.074      ;
; 0.854  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.075      ;
; 0.855  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.091      ;
; 0.855  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.076      ;
; 0.856  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.077      ;
; 0.861  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.082      ;
; 0.862  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.083      ;
; 0.862  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.083      ;
; 0.864  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.085      ;
; 0.865  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.086      ;
; 0.866  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.087      ;
; 0.875  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.111      ;
; 0.881  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.102      ;
; 0.882  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.103      ;
; 0.883  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.104      ;
; 0.884  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.105      ;
; 0.884  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.105      ;
; 0.886  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.107      ;
; 0.901  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.122      ;
; 0.920  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.506      ;
; 0.936  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.522      ;
; 0.951  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.172      ;
; 0.953  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.174      ;
; 0.956  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.177      ;
; 0.957  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.543      ;
; 0.960  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.180      ;
; 0.962  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.183      ;
; 0.963  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.184      ;
; 0.964  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.185      ;
; 0.965  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.186      ;
; 0.965  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.186      ;
; 0.966  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.187      ;
; 0.967  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.188      ;
; 0.971  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.192      ;
; 0.973  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.194      ;
; 0.974  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.195      ;
; 0.976  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.197      ;
; 0.976  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.197      ;
; 0.990  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.211      ;
; 0.993  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.214      ;
; 0.994  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.215      ;
; 0.995  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.216      ;
; 0.995  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.581      ;
; 0.996  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.217      ;
; 0.998  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.219      ;
; 1.000  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.221      ;
; 1.011  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.232      ;
; 1.011  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.597      ;
; 1.031  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.617      ;
; 1.048  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.269      ;
; 1.050  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.636      ;
; 1.054  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.640      ;
; 1.063  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.284      ;
; 1.065  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.286      ;
; 1.073  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.659      ;
; 1.074  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.295      ;
; 1.075  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.296      ;
; 1.077  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.298      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                         ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.561 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.781      ;
; 0.569 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.791      ;
; 0.690 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.909      ;
; 0.697 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.916      ;
; 0.835 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.054      ;
; 0.846 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.065      ;
; 0.849 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.070      ;
; 0.864 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.083      ;
; 0.864 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.083      ;
; 0.907 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.126      ;
; 0.954 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.173      ;
; 0.956 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.177      ;
; 0.974 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.193      ;
; 0.976 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.195      ;
; 0.977 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.196      ;
; 0.977 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.196      ;
; 0.977 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.196      ;
; 0.979 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.200      ;
; 0.995 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.214      ;
; 0.997 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.216      ;
; 1.026 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.245      ;
; 1.066 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.285      ;
; 1.068 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.287      ;
; 1.070 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.289      ;
; 1.086 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.305      ;
; 1.088 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.307      ;
; 1.089 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.308      ;
; 1.091 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.310      ;
; 1.107 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.326      ;
; 1.139 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.358      ;
; 1.139 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.358      ;
; 1.140 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.359      ;
; 1.156 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.375      ;
; 1.178 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.397      ;
; 1.178 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.397      ;
; 1.180 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.399      ;
; 1.193 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.412      ;
; 1.193 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.412      ;
; 1.194 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.413      ;
; 1.220 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.439      ;
; 1.220 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.439      ;
; 1.221 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.440      ;
; 1.224 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.443      ;
; 1.232 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.451      ;
; 1.235 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.454      ;
; 1.248 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.467      ;
; 1.250 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.469      ;
; 1.252 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.471      ;
; 1.266 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.485      ;
; 1.290 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.509      ;
; 1.292 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.511      ;
; 1.298 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.517      ;
; 1.308 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.527      ;
; 1.318 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.537      ;
; 1.327 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.546      ;
; 1.331 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.550      ;
; 1.333 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.552      ;
; 1.350 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.569      ;
; 1.350 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.569      ;
; 1.354 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.573      ;
; 1.360 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.579      ;
; 1.362 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.581      ;
; 1.364 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.583      ;
; 1.372 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.591      ;
; 1.374 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.593      ;
; 1.378 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.597      ;
; 1.382 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.601      ;
; 1.382 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.601      ;
; 1.409 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.628      ;
; 1.420 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.639      ;
; 1.432 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.651      ;
; 1.443 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.662      ;
; 1.445 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.664      ;
; 1.446 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.665      ;
; 1.450 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.669      ;
; 1.465 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.684      ;
; 1.503 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.722      ;
; 1.506 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.725      ;
; 1.512 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.731      ;
; 1.512 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.731      ;
; 1.513 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.732      ;
; 1.531 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.750      ;
; 1.543 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.762      ;
; 1.548 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.767      ;
; 1.571 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.790      ;
; 1.595 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.814      ;
; 1.598 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.817      ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk         ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk         ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                                                                ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.748 ; 4.748        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.239 ; 5.239        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.252 ; 5.252        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.036 ; 6.252        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.062 ; 6.246        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.224 ; 6.224        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.378 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.378 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.485 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.485 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.391 ; 3.428 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.526 ; 3.570 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.580 ; 3.613 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.772 ; 3.776 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 5.838 ; 5.921 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.235 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.235 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.337 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.337 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 2.957 ; 2.993 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.087 ; 3.129 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.141 ; 3.172 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.325 ; 3.328 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 5.308 ; 5.388 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                             ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 244.98 MHz ; 244.98 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 427.9 MHz  ; 427.9 MHz       ; ccd_timing:ccd0|ccd_p1                                  ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.384 ; -19.531       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.337 ; -10.132       ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.135 ; -0.135        ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.503  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -12.000       ;
; clk_100M                                                ; 4.716  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.009  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.384 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.384      ;
; -3.314 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.314      ;
; -3.312 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.312      ;
; -3.297 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.297      ;
; -3.285 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.285      ;
; -3.269 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.269      ;
; -3.265 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.265      ;
; -3.263 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.263      ;
; -3.242 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.242      ;
; -3.229 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.229      ;
; -3.228 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.229      ;
; -3.226 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.227      ;
; -3.207 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.207      ;
; -3.202 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.202      ;
; -3.200 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.200      ;
; -3.199 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.200      ;
; -3.195 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.195      ;
; -3.193 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.193      ;
; -3.188 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.189      ;
; -3.186 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.187      ;
; -3.163 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.163      ;
; -3.159 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.159      ;
; -3.158 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.159      ;
; -3.150 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.150      ;
; -3.148 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.148      ;
; -3.146 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.146      ;
; -3.136 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.136      ;
; -3.134 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.134      ;
; -3.127 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.127      ;
; -3.124 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.124      ;
; -3.122 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.122      ;
; -3.114 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.114      ;
; -3.085 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.085      ;
; -3.083 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.083      ;
; -3.074 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.074      ;
; -3.073 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.074      ;
; -3.069 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.069      ;
; -3.060 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.061      ;
; -3.059 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.059      ;
; -3.057 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.057      ;
; -3.056 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.056      ;
; -3.050 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.050      ;
; -3.032 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.032      ;
; -3.030 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.030      ;
; -3.030 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.030      ;
; -3.028 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.028      ;
; -3.028 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.029      ;
; -3.026 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 2.027      ;
; -3.019 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.019      ;
; -3.017 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 2.017      ;
; -2.996 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.996      ;
; -2.979 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.979      ;
; -2.942 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 1.943      ;
; -2.936 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.936      ;
; -2.931 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.931      ;
; -2.929 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.929      ;
; -2.923 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.923      ;
; -2.908 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.908      ;
; -2.907 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.907      ;
; -2.904 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.904      ;
; -2.900 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.900      ;
; -2.895 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.895      ;
; -2.893 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.434     ; 1.894      ;
; -2.891 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.891      ;
; -2.864 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.864      ;
; -2.858 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.858      ;
; -2.856 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.856      ;
; -2.841 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.841      ;
; -2.790 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.790      ;
; -2.773 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.773      ;
; -2.724 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.724      ;
; -2.645 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.435     ; 1.645      ;
; -0.022 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.562      ;
; -0.018 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.558      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.418  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.683      ;
; 8.532  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.569      ;
; 8.699  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.402      ;
; 8.706  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.394     ; 3.395      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.945  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.493      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
; 8.967  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.471      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                          ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.337 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 2.278      ;
; -1.264 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 2.205      ;
; -1.190 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.130      ;
; -1.088 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.028      ;
; -1.079 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.019      ;
; -1.079 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.019      ;
; -1.066 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.005      ;
; -1.036 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.976      ;
; -1.035 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.975      ;
; -1.023 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.963      ;
; -1.022 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.961      ;
; -1.002 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.942      ;
; -0.995 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.935      ;
; -0.991 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.931      ;
; -0.959 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.900      ;
; -0.946 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.886      ;
; -0.946 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.886      ;
; -0.942 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.882      ;
; -0.942 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.882      ;
; -0.933 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.872      ;
; -0.925 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.866      ;
; -0.884 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.824      ;
; -0.883 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.824      ;
; -0.868 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.808      ;
; -0.868 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.808      ;
; -0.855 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.794      ;
; -0.852 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.793      ;
; -0.846 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.785      ;
; -0.845 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.786      ;
; -0.844 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.785      ;
; -0.825 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.765      ;
; -0.819 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.759      ;
; -0.806 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.746      ;
; -0.790 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.730      ;
; -0.786 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.726      ;
; -0.772 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.713      ;
; -0.768 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.709      ;
; -0.759 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.698      ;
; -0.745 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.686      ;
; -0.744 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.685      ;
; -0.739 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.678      ;
; -0.736 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.675      ;
; -0.736 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.675      ;
; -0.723 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.662      ;
; -0.706 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.646      ;
; -0.704 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.644      ;
; -0.688 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.628      ;
; -0.687 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.627      ;
; -0.672 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.613      ;
; -0.668 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.609      ;
; -0.644 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.585      ;
; -0.637 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.577      ;
; -0.626 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.565      ;
; -0.624 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.563      ;
; -0.621 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.560      ;
; -0.609 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.548      ;
; -0.608 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.547      ;
; -0.607 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.547      ;
; -0.606 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.546      ;
; -0.604 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.544      ;
; -0.588 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.528      ;
; -0.588 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.528      ;
; -0.586 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.526      ;
; -0.584 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.524      ;
; -0.568 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.509      ;
; -0.560 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.499      ;
; -0.558 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.498      ;
; -0.555 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.495      ;
; -0.545 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.486      ;
; -0.539 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.479      ;
; -0.539 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.479      ;
; -0.531 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.471      ;
; -0.510 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.450      ;
; -0.510 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.450      ;
; -0.507 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.447      ;
; -0.504 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.444      ;
; -0.489 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.429      ;
; -0.486 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.426      ;
; -0.472 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.413      ;
; -0.471 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.411      ;
; -0.469 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.408      ;
; -0.468 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.407      ;
; -0.467 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.407      ;
; -0.467 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.407      ;
; -0.445 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.054     ; 1.386      ;
; -0.443 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.383      ;
; -0.440 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.380      ;
; -0.439 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.379      ;
; -0.439 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.379      ;
; -0.431 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.371      ;
; -0.410 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.350      ;
; -0.410 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.350      ;
; -0.407 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.347      ;
; -0.405 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.344      ;
; -0.402 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.342      ;
; -0.402 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.341      ;
; -0.392 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.332      ;
; -0.389 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.329      ;
; -0.388 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.328      ;
; -0.339 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.279      ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.135 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.518      ;
; 0.296  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.511      ;
; 0.296  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.511      ;
; 0.296  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.511      ;
; 0.296  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.511      ;
; 0.296  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.422  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.637      ;
; 0.507  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.708      ;
; 0.508  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.709      ;
; 0.510  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.711      ;
; 0.511  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.712      ;
; 0.512  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.713      ;
; 0.513  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.714      ;
; 0.515  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.716      ;
; 0.516  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.717      ;
; 0.519  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.720      ;
; 0.519  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.720      ;
; 0.520  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.721      ;
; 0.523  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.724      ;
; 0.526  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.727      ;
; 0.529  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.730      ;
; 0.532  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.733      ;
; 0.536  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.737      ;
; 0.546  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.747      ;
; 0.549  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.750      ;
; 0.586  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.801      ;
; 0.597  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.812      ;
; 0.602  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.803      ;
; 0.614  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.829      ;
; 0.684  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.885      ;
; 0.712  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.247      ;
; 0.716  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.251      ;
; 0.726  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.941      ;
; 0.753  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.954      ;
; 0.754  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.955      ;
; 0.757  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.958      ;
; 0.760  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.961      ;
; 0.762  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.762  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.963      ;
; 0.764  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.965      ;
; 0.764  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.965      ;
; 0.764  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.965      ;
; 0.764  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.965      ;
; 0.767  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.968      ;
; 0.767  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.968      ;
; 0.769  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.970      ;
; 0.771  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.972      ;
; 0.771  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.972      ;
; 0.773  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.974      ;
; 0.780  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.981      ;
; 0.781  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.982      ;
; 0.785  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.986      ;
; 0.787  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.988      ;
; 0.788  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.989      ;
; 0.791  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.006      ;
; 0.792  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.993      ;
; 0.814  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.015      ;
; 0.814  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.349      ;
; 0.818  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.353      ;
; 0.842  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.043      ;
; 0.843  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.044      ;
; 0.849  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.050      ;
; 0.853  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.054      ;
; 0.853  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.054      ;
; 0.853  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.054      ;
; 0.856  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.391      ;
; 0.856  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.057      ;
; 0.860  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.860  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.860  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.860  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.860  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.862  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.063      ;
; 0.864  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.065      ;
; 0.867  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.867  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.876  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.077      ;
; 0.877  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.078      ;
; 0.879  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.080      ;
; 0.881  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.082      ;
; 0.883  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.084      ;
; 0.884  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.085      ;
; 0.887  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.422      ;
; 0.891  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.426      ;
; 0.903  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.104      ;
; 0.911  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.112      ;
; 0.922  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.457      ;
; 0.924  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.459      ;
; 0.938  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.139      ;
; 0.945  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.146      ;
; 0.949  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.150      ;
; 0.949  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.150      ;
; 0.949  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.150      ;
; 0.954  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.489      ;
; 0.956  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.157      ;
; 0.956  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.157      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                          ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.503 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.702      ;
; 0.506 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.714      ;
; 0.633 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.832      ;
; 0.635 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.834      ;
; 0.748 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.947      ;
; 0.755 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.954      ;
; 0.757 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.961      ;
; 0.773 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.972      ;
; 0.781 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.980      ;
; 0.826 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.025      ;
; 0.846 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.050      ;
; 0.853 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.052      ;
; 0.856 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.055      ;
; 0.862 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.061      ;
; 0.869 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.068      ;
; 0.874 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.073      ;
; 0.875 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.074      ;
; 0.878 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.077      ;
; 0.882 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.081      ;
; 0.889 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.088      ;
; 0.896 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.096      ;
; 0.904 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.103      ;
; 0.921 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.121      ;
; 0.940 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.139      ;
; 0.942 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.141      ;
; 0.947 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.146      ;
; 0.949 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.148      ;
; 0.949 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.148      ;
; 0.958 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.157      ;
; 0.965 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.164      ;
; 0.978 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.177      ;
; 0.985 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.184      ;
; 0.992 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.192      ;
; 1.010 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.208      ;
; 1.011 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.209      ;
; 1.025 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.225      ;
; 1.033 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.232      ;
; 1.036 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.235      ;
; 1.038 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.237      ;
; 1.043 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.242      ;
; 1.045 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.244      ;
; 1.075 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.274      ;
; 1.078 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.277      ;
; 1.092 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.291      ;
; 1.094 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.293      ;
; 1.095 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.294      ;
; 1.095 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.295      ;
; 1.098 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.297      ;
; 1.111 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.310      ;
; 1.113 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.313      ;
; 1.114 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.312      ;
; 1.118 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.316      ;
; 1.121 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.321      ;
; 1.134 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.333      ;
; 1.141 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.340      ;
; 1.144 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.343      ;
; 1.178 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.376      ;
; 1.184 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.384      ;
; 1.186 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.385      ;
; 1.191 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.391      ;
; 1.195 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.394      ;
; 1.209 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.409      ;
; 1.217 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.417      ;
; 1.218 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.416      ;
; 1.222 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.421      ;
; 1.223 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.422      ;
; 1.226 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.425      ;
; 1.230 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.428      ;
; 1.231 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.429      ;
; 1.242 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.441      ;
; 1.249 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.447      ;
; 1.251 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.449      ;
; 1.269 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.468      ;
; 1.280 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.480      ;
; 1.285 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.485      ;
; 1.287 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.487      ;
; 1.295 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.493      ;
; 1.303 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.502      ;
; 1.310 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.509      ;
; 1.318 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.518      ;
; 1.355 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.555      ;
; 1.357 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.555      ;
; 1.358 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.556      ;
; 1.359 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.557      ;
; 1.379 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.577      ;
; 1.388 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.588      ;
; 1.403 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.602      ;
; 1.405 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.605      ;
; 1.413 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.611      ;
; 1.419 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.618      ;
; 1.439 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.638      ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.753 ; 4.753        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.766 ; 4.766        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.233 ; 5.233        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.247 ; 5.247        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 3.926 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.926 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.954 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 3.954 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.115 ; 3.100 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.226 ; 3.237 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.268 ; 3.278 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.449 ; 3.430 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 5.360 ; 5.330 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 3.784 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.784 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.810 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 3.810 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 2.716 ; 2.701 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 2.823 ; 2.833 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 2.865 ; 2.874 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.038 ; 3.019 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.873 ; 4.842 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.149 ; -12.459       ;
; ccd_timing:ccd0|ccd_p1                                  ; -0.458 ; -2.089        ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.026 ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.300 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -12.000       ;
; clk_100M                                                ; 4.422  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.025  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -2.149 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.460      ;
; -2.126 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.437      ;
; -2.104 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.415      ;
; -2.103 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.414      ;
; -2.092 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.403      ;
; -2.078 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.389      ;
; -2.074 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.385      ;
; -2.071 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.382      ;
; -2.068 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.379      ;
; -2.067 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.378      ;
; -2.064 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.376      ;
; -2.063 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.375      ;
; -2.060 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.371      ;
; -2.059 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.370      ;
; -2.056 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.367      ;
; -2.054 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.366      ;
; -2.053 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.365      ;
; -2.044 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.355      ;
; -2.042 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.353      ;
; -2.041 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.352      ;
; -2.041 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.352      ;
; -2.040 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.351      ;
; -2.031 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.343      ;
; -2.027 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.339      ;
; -2.026 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.337      ;
; -2.023 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.334      ;
; -2.018 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.329      ;
; -2.006 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.317      ;
; -1.993 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.304      ;
; -1.992 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.303      ;
; -1.992 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.303      ;
; -1.989 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.300      ;
; -1.988 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.299      ;
; -1.985 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.296      ;
; -1.965 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.277      ;
; -1.963 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.274      ;
; -1.962 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.274      ;
; -1.959 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.270      ;
; -1.958 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.269      ;
; -1.958 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.269      ;
; -1.951 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.262      ;
; -1.951 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.263      ;
; -1.949 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.260      ;
; -1.948 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.259      ;
; -1.944 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.255      ;
; -1.943 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.254      ;
; -1.943 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.254      ;
; -1.939 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.251      ;
; -1.935 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.246      ;
; -1.926 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.237      ;
; -1.922 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.233      ;
; -1.890 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.201      ;
; -1.890 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.201      ;
; -1.887 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.198      ;
; -1.886 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.198      ;
; -1.882 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.193      ;
; -1.876 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.115     ; 1.188      ;
; -1.868 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.179      ;
; -1.863 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.174      ;
; -1.858 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.169      ;
; -1.857 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.168      ;
; -1.856 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.167      ;
; -1.854 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.165      ;
; -1.853 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.164      ;
; -1.850 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.161      ;
; -1.847 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.158      ;
; -1.842 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.153      ;
; -1.815 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.126      ;
; -1.781 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.092      ;
; -1.771 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.082      ;
; -1.770 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 1.081      ;
; -1.680 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.116     ; 0.991      ;
; -0.032 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.350      ;
; -0.014 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.332      ;
; 9.793  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.460      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.798  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.455      ;
; 9.942  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.311      ;
; 9.976  ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.277      ;
; 10.111 ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.142      ;
; 10.119 ; ccd_timing:ccd0|stop        ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.234     ; 2.134      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.304 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.146      ;
; 10.325 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.125      ;
; 10.325 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.125      ;
; 10.325 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.125      ;
; 10.325 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.125      ;
; 10.325 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.125      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                          ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.458 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.410      ;
; -0.406 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.358      ;
; -0.404 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.355      ;
; -0.333 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.284      ;
; -0.317 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.268      ;
; -0.317 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.268      ;
; -0.316 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.267      ;
; -0.316 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.267      ;
; -0.309 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.259      ;
; -0.304 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.254      ;
; -0.270 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.221      ;
; -0.268 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.219      ;
; -0.264 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.215      ;
; -0.247 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.198      ;
; -0.226 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.178      ;
; -0.219 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.211 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.161      ;
; -0.207 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.158      ;
; -0.202 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.153      ;
; -0.195 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.145      ;
; -0.190 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.141      ;
; -0.183 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.135      ;
; -0.180 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.132      ;
; -0.179 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.130      ;
; -0.175 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.127      ;
; -0.156 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.107      ;
; -0.155 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.105      ;
; -0.146 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.098      ;
; -0.131 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.083      ;
; -0.129 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.081      ;
; -0.128 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.078      ;
; -0.128 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.079      ;
; -0.127 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.077      ;
; -0.116 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.067      ;
; -0.112 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.064      ;
; -0.111 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.062      ;
; -0.094 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.046      ;
; -0.092 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.043      ;
; -0.088 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.039      ;
; -0.085 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.036      ;
; -0.078 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.030      ;
; -0.075 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.025      ;
; -0.072 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.022      ;
; -0.069 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.019      ;
; -0.061 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.013      ;
; -0.058 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.009      ;
; -0.044 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.996      ;
; -0.029 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.979      ;
; -0.026 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.978      ;
; -0.024 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.975      ;
; -0.024 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.974      ;
; -0.021 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.971      ;
; -0.020 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.971      ;
; -0.020 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.970      ;
; -0.019 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.969      ;
; -0.018 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.969      ;
; -0.017 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.968      ;
; -0.002 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.953      ;
; -0.001 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.952      ;
; 0.007  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.945      ;
; 0.010  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.940      ;
; 0.017  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.934      ;
; 0.018  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.933      ;
; 0.024  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.927      ;
; 0.025  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.926      ;
; 0.044  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.907      ;
; 0.047  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.904      ;
; 0.047  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.904      ;
; 0.048  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.903      ;
; 0.051  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.900      ;
; 0.056  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.895      ;
; 0.058  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.894      ;
; 0.065  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.886      ;
; 0.074  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.877      ;
; 0.075  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.876      ;
; 0.076  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.875      ;
; 0.092  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.859      ;
; 0.093  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.858      ;
; 0.099  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.851      ;
; 0.099  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.852      ;
; 0.100  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.851      ;
; 0.101  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.849      ;
; 0.110  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.842      ;
; 0.111  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.840      ;
; 0.112  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.839      ;
; 0.112  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.839      ;
; 0.115  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.836      ;
; 0.116  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.835      ;
; 0.120  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.831      ;
; 0.124  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.827      ;
; 0.126  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.826      ;
; 0.133  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.818      ;
; 0.149  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.801      ;
; 0.152  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.798      ;
; 0.161  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.790      ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.026 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.008     ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.255 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.383      ;
; 0.297 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.303 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.306 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.319 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.441      ;
; 0.329 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.450      ;
; 0.333 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.454      ;
; 0.360 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.488      ;
; 0.366 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.487      ;
; 0.366 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.494      ;
; 0.376 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.504      ;
; 0.397 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.518      ;
; 0.435 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.563      ;
; 0.445 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.764      ;
; 0.448 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.576      ;
; 0.452 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.773      ;
; 0.455 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.458 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.594      ;
; 0.466 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.477 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.599      ;
; 0.478 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.599      ;
; 0.479 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.600      ;
; 0.480 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.601      ;
; 0.481 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.602      ;
; 0.481 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.602      ;
; 0.498 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.817      ;
; 0.515 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.518 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.840      ;
; 0.522 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.525 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.847      ;
; 0.528 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.531 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.535 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.542 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.861      ;
; 0.542 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.861      ;
; 0.543 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.664      ;
; 0.544 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.665      ;
; 0.544 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.665      ;
; 0.545 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.666      ;
; 0.547 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.668      ;
; 0.547 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.668      ;
; 0.551 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.870      ;
; 0.556 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.875      ;
; 0.565 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.884      ;
; 0.581 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.702      ;
; 0.584 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.588 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.590 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.909      ;
; 0.591 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.712      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                          ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.300 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.426      ;
; 0.365 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.485      ;
; 0.368 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.488      ;
; 0.449 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.569      ;
; 0.455 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.581      ;
; 0.470 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.590      ;
; 0.475 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.595      ;
; 0.517 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.650      ;
; 0.533 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.656      ;
; 0.545 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.665      ;
; 0.545 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.666      ;
; 0.546 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.666      ;
; 0.547 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.667      ;
; 0.583 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.707      ;
; 0.589 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.716      ;
; 0.599 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.719      ;
; 0.602 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.722      ;
; 0.614 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.735      ;
; 0.620 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.740      ;
; 0.620 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.740      ;
; 0.637 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.757      ;
; 0.638 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.757      ;
; 0.641 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.760      ;
; 0.649 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.769      ;
; 0.649 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.769      ;
; 0.652 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.772      ;
; 0.652 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.772      ;
; 0.664 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.785      ;
; 0.670 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.790      ;
; 0.672 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.792      ;
; 0.674 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.794      ;
; 0.675 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.795      ;
; 0.676 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.796      ;
; 0.677 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.798      ;
; 0.680 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.801      ;
; 0.685 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.804      ;
; 0.685 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.805      ;
; 0.686 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.805      ;
; 0.687 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.806      ;
; 0.709 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.829      ;
; 0.715 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.835      ;
; 0.717 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.836      ;
; 0.718 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.838      ;
; 0.722 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.841      ;
; 0.725 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.844      ;
; 0.727 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.848      ;
; 0.730 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.851      ;
; 0.736 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.856      ;
; 0.737 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.857      ;
; 0.738 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.860      ;
; 0.741 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.861      ;
; 0.743 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.864      ;
; 0.746 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.867      ;
; 0.764 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.885      ;
; 0.765 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.885      ;
; 0.766 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.887      ;
; 0.767 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.886      ;
; 0.770 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.889      ;
; 0.793 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.914      ;
; 0.794 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.913      ;
; 0.795 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.915      ;
; 0.796 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.917      ;
; 0.805 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.925      ;
; 0.814 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.935      ;
; 0.816 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.937      ;
; 0.817 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.936      ;
; 0.825 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.946      ;
; 0.832 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.951      ;
; 0.832 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.951      ;
; 0.835 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.954      ;
; 0.848 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.968      ;
; 0.864 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.983      ;
; 0.866 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.986      ;
; 0.876 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.996      ;
+-------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]   ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk          ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.448 ; 4.448        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.450 ; 4.450        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.549 ; 5.549        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.552 ; 5.552        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.048 ; 6.264        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.050 ; 6.234        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.071 ; 6.287        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.270 ; 6.270        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.680 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.680 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.835 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.835 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 1.981 ; 2.032 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 2.069 ; 2.137 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 2.106 ; 2.161 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 2.198 ; 2.258 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 3.367 ; 3.573 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.594 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.594 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.743 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.743 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 1.723 ; 1.772 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 1.807 ; 1.873 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 1.841 ; 1.895 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 1.930 ; 1.988 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 3.053 ; 3.251 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                         ; -3.936  ; -0.135 ; N/A      ; N/A     ; -1.000              ;
;  ccd_timing:ccd0|ccd_p1                                  ; -1.634  ; 0.300  ; N/A      ; N/A     ; -1.000              ;
;  clk_100M                                                ; N/A     ; N/A    ; N/A      ; N/A     ; 4.422               ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.936  ; -0.135 ; N/A      ; N/A     ; 6.009               ;
; Design-wide TNS                                          ; -35.7   ; -0.135 ; 0.0      ; 0.0     ; -12.0               ;
;  ccd_timing:ccd0|ccd_p1                                  ; -12.778 ; 0.000  ; N/A      ; N/A     ; -12.000             ;
;  clk_100M                                                ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -22.922 ; -0.135 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.378 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.378 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.485 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.485 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.391 ; 3.428 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.526 ; 3.570 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.580 ; 3.613 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.772 ; 3.776 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 5.838 ; 5.921 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.594 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.594 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.743 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.743 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 1.723 ; 1.772 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 1.807 ; 1.873 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 1.841 ; 1.895 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 1.930 ; 1.988 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 3.053 ; 3.251 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_cs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sync      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_step      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_wr         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_rd         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_sdo                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nhome               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nflt                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_clk                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_txe                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_rxf                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac8                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac9                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_100M                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 578      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 578      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition
    Info: Processing started: Sun Apr 23 16:53:26 2017
Info: Command: quartus_sta film_scanner -c film_scanner
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'film_scanner.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name clk_100M clk_100M
    Info (332110): create_generated_clock -source {pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ccd_timing:ccd0|ccd_p1 ccd_timing:ccd0|ccd_p1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.936
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.936             -22.922 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.634             -12.778 ccd_timing:ccd0|ccd_p1 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.034              -0.034 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.561               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -12.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.748               0.000 clk_100M 
    Info (332119):     6.023               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.384             -19.531 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.337             -10.132 ccd_timing:ccd0|ccd_p1 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -0.135 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.503               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -12.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.716               0.000 clk_100M 
    Info (332119):     6.009               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.149             -12.459 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.458              -2.089 ccd_timing:ccd0|ccd_p1 
Info (332146): Worst-case hold slack is 0.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.026               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.300               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -12.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.422               0.000 clk_100M 
    Info (332119):     6.025               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 716 megabytes
    Info: Processing ended: Sun Apr 23 16:53:29 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


