# CIC-filter-VHDL
Vedi Documentazione.pdf
Progetto universitario. Realizzazione in VHDL, test e sintesi con Xilinx Vivado per FPGA di un CIC filter.
