---
layout: post
title: "P7课上指令回忆"
date:   2024-12-03
tags: [CO]
comments: true
author: BUAA-Yzx2023
---

<!-- more -->

本次课上指令 `withdraw`的功能是撤销上一次的 `sw` 操作， 比较复杂，但构思好结构便可事半功倍。下面是题目要求

### CP0的修改

在 $CP0$ 中，新增4个32位寄存器：

- $18 : `IM_HI`，撤回地址的上界，可通过`mfc0`和`mtc0`进行读写
- $19 : `IM_LO`，撤回地址的下界，可通过`mfc0`和`mtc0`进行读写
- $20 : `LastAddr`，储存上一次`sw`所存的地址，可通过`mfc0`读取
- $21 : `LastData`，储存上一次`sw`所存的数据，可通过`mfc0`读取

每当 `sw` 指令执行时，需要在 $CP0$ 的20、21号寄存器中写入相应数据

### RTL描述

| withdraw<br>000001 | code |
| ------------------ | ---- |
| 6                  | 26   |

```
	if(CP0[20]>=CP0[18] && CP0[20]<CP0[19]):
		memory[CP0[20]] ← CP0[21]
	else:
		SignalException(AdES)
```

### 注意

- `withdraw` 也是一种访存指令，在执行时，字节使能信号与`sw`相同

- CP0内的20、21号寄存器不会被mtc0写入，如果出现了与其相关的mtc0指令，CPU将不会执行任何操作，忽略即可
- 初始时CP0内四个寄存器均为0，如果出现了`withdraw`指令，CPU不会进行任何操作，忽略即可
- 评测数据保证了每次执行 `withdraw` 时， `IM_HI` 和 `IM_LO` 的合法性：上界大于下界，且地址均4对齐



以上便是题面的精简版。

根据笔者自身经历和与其他同学的交流，本题大致有两种思路

- 将新指令的实现主体置于CP0中

  这是一上来容易想到的思路，因为与新指令有关的寄存器都在CP0中，在CP0中处理该指令理所当然。但是这就无法与其他访存指令统一，在笔者看来比较麻烦，不符合CPU的结构。并且笔者所了解到的未通过此题的同学，都采用了这种思路。

- 将新指令的实现主体至于BE中，与其他访存指令相统一

  这也是笔者的思路。将CP0中四个寄存器所存的值引到BE模块中，而BE模块只需要根据新增的`withdraw`指令修改多路选择器即可。结构清晰，实现简单。