#summary Liberando digitales II UD
#labels verilog,latex,linux

= Objetivo General =
Generar documentación libre en idioma español (licencia CC-BYSA) y descripciones de hardware libres en formato Verilog (licencia GPL) que puedan ser usadas como Objetos Virtuales de Aprendizaje (OVA's) para facilitar el desarrollo de la asignatura digitales II (Universidad Distrital Francisco José de Caldas - Bogotá/Colombia) usando el lenguaje de descripción de hardware Verilog y herramientas Software Libre (OpenSource).

= Objetivos Específicos =
* Desarrollar el contenido de la asignatura usando Verilog HDL.
* Demostrar la viabilidad de uso de Software Libre para la asignatura digitales II
* Incentivar el uso y filosofía de Software Libre para Electrónica
* OpenSource Hardware y Free Hardware Desing
* Aprender a usar herramientas Software Libre para documentar en LaTEX con formato IEEE
* Generar documentación 
 * tutoriales OpenSource
 * lo que hay para VHDL pero para verilog

= Justificación General =
La misisón de la Universidad Distrital Francisco Jose de Caldas expresada a continuación:

"La democratización del conocimiento para garantizar, a nombre de la sociedad y con participación del Estado, el derecho social a una educación superior con criterios de excelencia, equidad y competitividad mediante la generación y difusión de saberes y conocimientos, con autonomía y vocación hacia el desarrollo sociocultural y contribuir al progreso de la ciudad región de Bogotá y el país. (Plan Estratégico de Desarrollo 2007 - 2016)"

= Justificaciones Específicas =
 * La asignatura digitales II se convertirá en Análisis y Diseño de Microprocesadores, SUN Microsistems ha liberado bajo licencia GPL (OpenSource Hardware) la descripción de hardware escrita en lenguaje verilog del microprocesador Ultra SPARC T2 ahora conocida con el nombre de OpenSPARC, el primer y único procesador RISC multihilo de 64bit con 8 nucleos que es totalmente OpenSource Hardware y que está acompañado de documentación y herramientas que facilitan la investigación y desarrollo sobre el mismo, gracias a trabajo de voluntarios independientes y de acuerdos de colaboración como el existente entre SUN y Xilinix existen variables más sencillas de este procesador que son faciles de sintetizar en tecnología FPGA usando kits de desarrollo que ya son ofrecidos en el mercado y principalemte por las universidades parte de "OpenSPARC University Program"
 *
 *
 *
  * Deseo iniciar una investigación en este área proyectandome a la tesis de grado
  * Para poder usar al máximo Software Libre
  * Para facilitar el aprendizaje

 * Por que en Software Libre hay un mejor soporte para este lenguaje
 * Por que el lenguaje Verilog es más familiar a los vistos en las asignaturas de programación

= Plan de trabajo =

= Entregables =


= misc =
NOTA: Tal vez primero hacer todo el codigo ... y luego al final las presentaciones en LaTeX como final, eso permite concentrarse en lo importante y al final o se hace o se hace por que es el entregable

en formato LaTEX (preferiblemente)

las obras generadas y liberadas en el desarrollo del proyecto estarán disponibles públicamente en Internet en el repos
 * Por que en Software Libre hay un mejor soporte para este lenguaje
 * Por que el lenguaje Verilog es más familiar a los vistos en las asignaturas de programaciónitorio de altaimpedancia.org y podrán ser accedidas, copiadas y usadas libremente por cualquier persona o institución siempre que se cumplan los términos del licenciamiento.

Desarrollar este proyecto como un plan de trabajo alternativo para la asignatura digitales II que haga sinergia entre los siguientes espacios u organizaciones con los cuales estoy involucrado: el SIG altaimpedancia.org, el capítulo Circuits and Systems de la rama estudiantil IEEE UD y la asignatura digitales II del proyecto curricular Ingeniería Electrónica de la UD , ###y el LAMIC### que permita usar los recursos físocos y humanos de los mencionados para

tres lecciones 3 y 4 + la de maquinas de estado


= Noticias =
* 20090819: En esta página inicialmente se hará el borrador del documento del proyecto.
* 20090819: Creada esta página wiki y carpeta del proyecto en el repositorio siguiendo [PropuestaGeneralTrabajo].