# 物理设计中的连接单元
August 23, 2021 by [Team VLSI](https://teamvlsi.com/author/team-vlsi)

连接单元是一种标准单元，专门设计用于向任何逻辑门的输入（门端子）提供高电平或低电平信号。由于晶体管的一些限制，特别是在较低节点上，高/低电平信号不能直接应用于任何晶体管的门。本文将讨论连接单元的原理图和操作，以及相关的限制。本文将讨论以下子主题。

- 连接单元的必要性
- 连接单元的原理图
- 连接单元的功能
- 连接单元的布局

## 连接单元的必要性：

在较低技术节点中，多晶硅门下的栅氧化物非常薄且是晶体管最敏感的部分。在制造过程中（相关问题是天线效应）以及在操作过程中，我们需要特别注意这种薄的栅氧化物。已经观察到，如果多晶硅门直接连接到VDD或VSS以提供恒定的高/低输入信号，并且如果供电电压出现任何浪涌/毛刺，会导致敏感栅氧化物受损。为避免上述损坏，我们避免直接将VDD或VSS连接到任何逻辑门的输入。连接单元用于将任何逻辑的输入连接到VDD或VSS。

<div style="text-align:center;">
  <img src="Tie_cell_need-300x107.png" alt="ASIC Flow" width="300" />
  <h4>图1 连接单元的必要性</h4>
</div>

有两种类型的连接单元。

- 连接高电平单元
- 连接低电平单元

顾名思义，连接高电平单元的输出始终为高电平，连接低电平单元的输出始终为低电平。

## 连接单元的原理图：

连接单元没有输入引脚，只有一个输出引脚。连接高电平单元的输出始终为高电平，连接低电平单元的输出始终为低电平，它是无毛刺的输出，连接到任何逻辑门的输入。连接高电平单元和连接低电平单元的原理图如图2所示。

<div style="text-align:center;">
  <img src="tie_cells_schematics-300x151.png" alt="ASIC Flow" width="300" />
  <h4>图2 连接高电平和连接低电平单元</h4>
</div>

在连接高电平单元中，nMOS的漏极和栅极短接在一起，并连接到pMOS的栅极，输出来自pMOS的漏极。而在连接低电平单元中，pMOS的漏极和栅极短接在一起，并连接到nMOS的栅极，输出来自nMOS的漏极。这些原理图的功能将在下一节中解释。

## 连接单元的功能：

连接高电平和连接低电平单元的工作原理相似。这里解释了连接高电平单元的工作原理。可以类似地思考连接低电平单元。从图2连接高电平单元，nMOS的漏极和栅极短接。

所以Vg = Vd
==> Vgs = Vds
因此，Vds > Vgs -Vt

这表明nMOS将始终处于饱和区。漏极和栅极短接的MOS配置通常称为二极管连接的晶体管。当在此处nMOS表现为二极管时，pMOS的栅极始终为低电平，因此pMOS始终处于导通状态。当pMOS处于导通状态时，其漏极（输出）将始终为高电平。

类似地，对于连接低电平单元，pMOS始终处于饱和区，因此nMOS的栅极始终为高电平，因此nMOS的漏极将始终处于低逻辑电平。

这里还有一点很重要，即VDD或VSS的突然波动不会传播到连接单元的输出。

## 连接单元的布局：

连接单元不会出现在综合后的网表中，也不会出现在标准单元的初始布局中。连接单元是在布局阶段插入的，更具体地说是在布局的最后阶段。无论网表在哪里连接到逻辑0或逻辑1（例如.A(1'b0)或.IN(1'b1)），都会在那里插入连接单元。单击此处查看有关布局阶段的更多信息以及连接单元在布局阶段插入的顺序。

## 谢谢

原文链接：https://teamvlsi.com/2021/08/tie-cells-in-physical-design.html