Block diagram of RISC-V:
![image](https://github.com/AnhDuy0106/RISC-V/assets/126902854/98ba0c6f-751c-4f60-921b-63b1178f4493)
                              
TỔNG QUAN VỀ DỰ ÁN:
RISC-V (Reduced Instruction Set Architecture) là một kiến trúc tập lệnh tiêu chuẩn mở (ISA) dựa trên các nguyên tắc máy tính tập lệnh giảm (RISC) đã được thiết lập. Không giống như hầu hết các thiết kế ISA khác, RISC-V ISA được cung cấp theo giấy phép nguồn mở không yêu cầu phí sử dụng. Dự án này tập trung vào việc mô phỏng RISC-V bằng code Verilog, sử dụng phần mềm mô phỏng Modelsim.

RISC-V rất quan trọng vì nó sẽ cho phép các nhà sản xuất thiết bị nhỏ hơn xây dựng phần cứng mà không phải trả tiền bản quyền và cho phép các nhà phát triển và nhà nghiên cứu thiết kế và thử nghiệm kiến trúc tập lệnh đã được chứng minh và có sẵn miễn phí. RISC-V lý tưởng cho nhiều ứng dụng khác nhau từ IOT đến các hệ thống nhúng như đĩa, CPU, Máy tính, SOC, v.v.
