## Day 32 2021-02-01

接近年关，忙起来了。今天时间不是很多

而且，事情没有我想象的那么简单

我注意到，AXI Quad SPI 这一 IP Core 只要打开 STARTUP Primitive 的话，Flash 的管脚里就不会有 `sck` 这一信号，这一点 NonTrivialMIPS 和 Fuxi 似乎都是这么做的

那么，读 Flash 到底需不需要 `sck` 这一信号呢

又折腾了好久，大部分时间都用到综合+布线上了，结果还是没能研究出能正常读 CFG Flash 的配置

整了一个 MicroBlaze，加上了 SPI，但是依旧连 Hello World 都输出不了

要不明天再排列组合一下，还不行的话就先放弃？

### Day 32 进展

没有进展

### Day 33 计划

1. 继续折腾 Flash
2. 移植 OpenSBI

### Day 33 2021-02-02

今天也好忙。折腾 Flash 一上午，没有成功，开始折腾 OpenSBI

我注意到把开始点设为 `0x00000200` 后，`objdump` 的结果总是 `0x00001000`，看了下 `.ld` 文件，是给对齐到 4K 了，那么只能改 Fuxi 的起始地址以及 `bin2coe.py` 的 `00000000` 个数了

开始把 OpenSBI 丢到 ROM 里，跟踪发现代码会从 `_relocate_copy_to_lower` 进入 `_start_hang` 这段，观察了一下，似乎还是起始位置的问题，直接把起始地址改成 `0x00001000` 好了

然而修改之后还是会进入 `_start_hang`，这次是从 `_start_warm` 进入的，看代码应该是让 `non-boot HARTs` 进入等待，而 `boot HART` 应该继续往下执行。这里是根据 HART 的 ID 和 HART 的数量把当前核心判断成非启动核心了，可能需要仿真一下看看寄存器的值，有必要的话，还可能需要改 Fuxi CPU

仿真在 `_start_warm` 前面的 `_wait_for_boot_hart` 死循环了

观察了下 ILA 的波形，发现 `fuxi_debug_waddr` 就是这一时钟周期修改的寄存器编号，`fuxi_debug_wdata` 是对其修改的值

分析一下 `_start_warm` 的代码：

```asm
_start_warm:
	/* Reset all registers for non-boot HARTs */
	li	ra, 0
	call	_reset_regs

	/* Disable and clear all interrupts */
	csrw	CSR_MIE, zero
	csrw	CSR_MIP, zero

	/* Find HART count and HART stack size */
	la	a4, platform									/* a4 = 127b0 */
#if __riscv_xlen == 64
	lwu	s7, SBI_PLATFORM_HART_COUNT_OFFSET(a4)
	lwu	s8, SBI_PLATFORM_HART_STACK_SIZE_OFFSET(a4)
#else
	lw	s7, SBI_PLATFORM_HART_COUNT_OFFSET(a4)			/* s7 = de0de1c (SHOULD BE 1) */
	lw	s8, SBI_PLATFORM_HART_STACK_SIZE_OFFSET(a4)		/* s8 = de0de1c */
#endif
	REG_L	s9, SBI_PLATFORM_HART_INDEX2ID_OFFSET(a4)	/* s9 = de0de1c (SHOULD BE 0) */

	/* Find HART id */
	csrr	s6, CSR_MHARTID								/* s6 = 0 */

	/* Find HART index */
	beqz	s9, 3f										/* if s9 == 0 then goto 3 (SHOULD JUMP) */
	li	a4, 0											/* a4 = 0 */
1:
#if __riscv_xlen == 64
	lwu	a5, (s9)
#else
	lw	a5, (s9)										/* a5 = dec0de1c */
#endif
	beq	a5, s6, 2f										/* if a5 == s6 then goto 2 */
	add	s9, s9, 4										/* s9 += 4 (s9 = dec0de20) */
	add	a4, a4, 1										/* a4 += 1 (a4 = 1) */
	blt	a4, s7, 1b										/* if a4 < s7 then goto 1 (WHY IT DOES JUMP ???) */
	li	a4, -1											/* a4 = -1 */
2:	add	s6, a4, zero									/* s6 = a4 ( = -1) */
3:	bge	s6, s7, _start_hang								/* if s6 >= s7 then goto _start_hang */
```

现在主要问题出在 `lw s8, SBI_PLATFORM_HART_STACK_SIZE_OFFSET(a4)` 这一指令上，应该读到的是 `0`，但是却读到了 `de0de1c` 这个奇怪的值

检查了一下，`ocm.coe` 文件没有问题，我怀疑是 ROM 的问题

果然，OpenSBI 的 `.bin` 文件是 77K，加上前面 4K 的偏移共计 81K，而分配给 ROM 的尺寸是 64K，看来需要改一下 ROM 的大小

明天再折腾吧，今天好累

20210202 深夜补充：修改之后跟仿真一样，在 `_wait_for_boot_hart` 死循环了...

### Day 33 进展

* 学会用 ILA 调试程序了
* 解决了几个导致 OpenSBI 启动不起来的原因

### Day 34 计划

1. 让 OpenSBI 在 Fuxi SoC 上启动起来
2. 启动 OpenSBI 之后继续折腾 Flash

## Day 34 2021-02-03

修改 ROM 容量之后，又在 `_wait_for_boot_hart` 死循环了。这次是从 `_wait_relocate_copy_done` 跳转过去的，再分析一下汇编代码：

```asm
_wait_relocate_copy_done:
	la	t0, _start					/* t0 = 0x1000 */
	la	t1, _link_start				/* t1 = 0x1574 */
	REG_L	t1, 0(t1)				/* t1 = *t1 ( = 0x1000) */
	beq	t0, t1, _wait_for_boot_hart	/* if t0 == t1 then goto _wait_for_boot_hart */
```

又是地址的问题，如果 `_start` 和 `_fw_start` 的地址相同，就去 `_wait_for_boot_hart`，把 `_start` 改回 `0x00000200` 之后又会在 `_relocate_copy_to_lower` 跳到 `_start_hang`，这次再分析一下这边吧：

```asm
	/* Relocate if load address != link address */
_relocate:
	la	t0, _link_start							/* t0 = _link_start ( = 1574) */
	REG_L	t0, 0(t0)							/* t0 = *t0 ( = 0x200) */
	la	t1, _link_end							/* t1 = _link_end ( = 1578) */
	REG_L	t1, 0(t1)							/* t1 = *t1 ( = 0x16000) */
	la	t2, _load_start							/* t2 = _load_start ( = 1570) */
	REG_L	t2, 0(t2)							/* t2 = *t2 ( = 0x1000) */
	sub	t3, t1, t0								/* t3 = t1 - t0 = 0x15e00 */
	add	t3, t3, t2								/* t3 += t2 ( = 0x16e00) */
	beq	t0, t2, _relocate_done					/* if t0 == t2 then goto _relocate_done (TODO: JUMP HERE) */
	la	t4, _relocate_done						/* t4 = _relocate_done ( = 0x11d4) */
	sub	t4, t4, t2								/* t4 -= t2 ( = 0x01d4) */
	add	t4, t4, t0								/* t4 += t0 ( = 0x03d4) */
	blt	t2, t0, _relocate_copy_to_upper			/* if t2 < t0 then goto _relocate_copy_to_upper */
_relocate_copy_to_lower:
	ble	t1, t2, _relocate_copy_to_lower_loop	/* if t1 <= t2 then goto _relocate_copy_to_lower_loop */
	la	t3, _relocate_lottery					/* t3 = 1228 */
	BRANGE	t2, t1, t3, _start_hang				/* if t2 <= t3 < t1 then goto _start_hang */
```

现在是 `_start`, `_link_start` 和 `_load_start` 之间的问题，这三个地址分别对应：`_start`, `_fw_start`, `_fw_start`

如果 `_start` 和 `_link_start` 相等，那么会在 `_wait_for_boot_hart` 死循环；而如果 `_start` 和 `_load_start` 不相等，那么会跳转到 `_start_hang` 死循环；而 `_link_start` 和 `_load_start` 指向的都是同一个地址：`_fw_start`，不知道该怎么解决

或许应该换一种方法，比如，我查了一下，hart 0 不应该进入 `_wait_for_boot_hart`，一定是在什么地方出了问题。向前追踪发现是从 `_wait_relocate_copy_done` 跳转过去的，这一部分也不是 hart 0 需要执行的

20210203 晚上补充：又犯了一天的低级错误，把写完的东西删掉了好多。ILA 第一次抓波形的时候总是运行到 `_start_hang`，把 VIO 设为 reset 再改回去就会死循环在 `_wait_for_boot_hart`，我一直以为这是玄学现象，直到我注意到了 `amoadd.w` 那部分代码，原来是动了内存...这部分代码会让第一次执行的继续向下进行，之后再执行的会被当成 non-boot HART 而陷入等待，我以为是 `amoadd.w` 指令出了问题，研究了一整天...

所以又出现了一种尴尬的局面：只有第一次运行得到的波形才是正常的，之后运行由于修改了内存导致运行到另一个分支，然而第一次来不及用 ILA 抓波形，之后再用 VIO 来 reset 的话就得不到正常的波形了

明天再魔改 OpenSBI 吧，今天先到这

### Day 34 进展

* 及时改正低级错误
* 理解了 OpenSBI 对于多核处理器的处理机制

### Day 35 计划

1. 魔改 OpenSBI，调查进入 `_start_hang` 部分死循环的原因
2. 让 OpenSBI 在 Fuxi SoC 上启动起来

## Day 35 2021-02-04

把 OpenSBI 多核启动的地方改掉了，现在可以正常用 ILA 抓波形了。然而，现在出现了一个莫名其妙的 bug，PC 会从一句 `sub a5, a5, a4` 跳转到 `_start_hang` 然后死循环，很奇怪

我仿真抓了一下 `pc`, `io.flushPc`, `io.predTarget` 的波形，发现 PC 执行到 `add s1, a1, zero` 的时候，`io.flushPc` 变成了 `_start_hang` 的地址，更奇怪了

读了下代码，发现这是触发了异常导致的，OpenSBI 里也确实在 `_bss_zero` 注册了异常的 handler，但是这里也不该有异常啊

继续仿真，查到 `mcause` 是 6，原因是存储地址没有对齐。而 `mtval` 的值是 `0x8f02b099`，确实是没有对齐的

在 `_scratch_init` 的一开始，`tp` 寄存器的值就是 `0x8f02c099`，还要继续向前查

```asm
	/* Preload HART details
	 * s7 -> HART Count
	 * s8 -> HART Stack Size
	 */
	la	a4, platform								/* a4 = &platform ( = 0x127b0) */
	lw	s7, SBI_PLATFORM_HART_COUNT_OFFSET(a4)		/* s7 = a4->hart_count ( = 0x112623) !!! SHOULD BE 1 */
	lw	s8, SBI_PLATFORM_HART_STACK_SIZE_OFFSET(a4)	/* s8 = a4->hart_stack_size ( = 0x1010413) !!! SHOULD BE 0x2000 (8192) */

	/* Setup scratch space for all the HARTs*/
	la	tp, _fw_end									/* tp = 0x16000 */
	mul	a5, s7, s8									/* a5 = s7 * s8 */
	add	tp, tp, a5									/* tp += a5 */
```

还是读内存的问题了，`hart_count` 应该是 1 的，却读成了 `0x112623`，`hart_stack_size` 应该是 `0x2000`，读成了 `0x1010413`，不知道哪里出的问题

查了下内存，`platform.hart_count` 的地址是 `0x12800`，而被读的内存可能是 `0x2800` 或者 `0x5600` 等等，看来又要分析代码了抓波形了

检查了下波形，`io.ram.addr` 确实是 `0x00012800`，读到的值 `io.ram.rdata` 也确实是 `0x00112623`，而且也没有对这一地址写数据，很迷

明天再说吧

### Day 35 进展

* 查到了问题出在哪，但是没查到原因

### Day 36 计划

1. 调查读内存出错的原因
2. 让 OpenSBI 在 Fuxi SoC 上启动起来

## Day 36 2021-02-05

有点怀疑是 BRAM 地址线位宽的问题，改了下 Block Memory Generator 的 Write Depth，问题解决

继续运行，发现进行到 `uart8250_putc` 了，但是 put 不出来，总是触发异常。从 `_trap_handler` 进入，最终到达 `sbi_misaligned_load_handler`

继续抓波形，发现读取的地址是 `0x11041005`，读了下代码，感觉是我写的 `platform.c` 的问题，确认了一下，确实是的，我忘记改 `REG_SHIFT` 了

改完之后，成功运行，输出先不写了，毕竟是个魔改版的 OpenSBI，等一会运行起完整的再把输出写出来

改回原来的代码之后，运行也一切正常，从 PuTTY 接收到了 OpenSBI 的输出，今天的任务完成：

```
OpenSBI v0.8-86-gdb56341
   ____                    _____ ____ _____
  / __ \                  / ____|  _ \_   _|
 | |  | |_ __   ___ _ __ | (___ | |_) || |
 | |  | | '_ \ / _ \ '_ \ \___ \|  _ < | |
 | |__| | |_) |  __/ | | |____) | |_) || |_
  \____/| .__/ \___|_| |_|_____/|____/_____|
        | |
        |_|

Platform Name             : Fuxi
Platform Features         : timer,mfdeleg
Platform HART Count       : 1
Firmware Base             : 0x1000
Firmware Size             : 92 KB
Runtime SBI Version       : 0.2

Domain0 Name              : root
Domain0 Boot HART         : 0
Domain0 HARTs             : 0*
Domain0 Region00          : 0x00000000-0x0001ffff ()
Domain0 Region01          : 0x00000000-0xffffffff (R,W,X)
Domain0 Next Address      : 0x80400000
Domain0 Next Arg1         : 0x00000000
Domain0 Next Mode         : S-mode
Domain0 SysReset          : yes

Boot HART ID              : 0
Boot HART Domain          : root
Boot HART ISA             : rv32imasu
Boot HART Features        : scounteren,mcounteren
Boot HART PMP Count       : 0
Boot HART PMP Granularity : 0
Boot HART PMP Address Bits: 0
Boot HART MHPM Count      : 0
Boot HART MHPM Count      : 0
Boot HART MIDELEG         : 0x00000222
Boot HART MEDELEG         : 0x0000b109
```

这次只移植成功了 `fw_jump` 的 OpenSBI，并没有移植 `fw_dynamic` 的，因为根据资料，`fw_dynamic` 是需要用一个加载器加载起来，然后传递参数的，经过测试不传参数（一个带有 Magic Number 的结构体）会报错，就先不移植这个了

接下来是研究 u-boot 的移植和 Flash 的读写，大致看了一下 NonTrivialMIPS 对 u-boot 的移植，似乎并不麻烦，但是也比 OpenSBI 要复杂的

先搞 Flash 吧，争取在过年前修好

### Day 36 进展

* 在 Fuxi SoC 上移植 `fw_jump` 模式的 OpenSBI 成功

### Day 37 计划

1. 把 Flash 的 example 烧到板子上测试
2. 参考 Flash 的 example 改 Fuxi SoC，使 HelloWorld 小程序可以从 Flash 启动
3. 空闲时间读《UNIX 操作系统设计》，写读书笔记

## Day 37 2021-02-06

把 Flash 的 example 烧到板子上失败，因为 example 用了 ATG 核，但是板子文档上没有找到相关管脚，而且 SPI 的 CLK 还是设置不上，不知道什么原因

有去问过某宝客服，板子给的例程里也没有 SPI 的 demo，再次陷入僵局

没找到可参考的 demo，也无从下手，但是做肯定是要做的，只是目前没什么头绪

现在的问题不是读不到 Flash，是能读到，但是读到的总是 0，也没有合适的仿真环境来抓波形查原因

要不就曲线救国，把 OS 烧到 SD 卡里？那之后的文件系统再怎么整呢？

突然有个大胆的想法，用 UART 接收后不写到 `0x80000000` 之后的 DDR3 里，而是写到 `0x10000000` 后的 Flash 里呢？会不会写进去不丢失？

明天试试，不行就上 SD 卡，需要用到文件系统的时候就在里面分区，甚至可以把 ROM 里的 BootLoader 再魔改一下，加上选择启动分区的功能（x）

再扯几句吧，也快过年了，这几天也越来越忙了，过年期间可能会搁置一下，等忙完了继续折腾

### Day 37 进展

* 没有进展，但是有了一些可行的想法

### Day 38 计划

1. 多运动，减肥
2. 多读书，做笔记
3. 让 HelloWorld 小程序可以从 Flash 或 SD 卡启动

## Day 38 2021-02-07

用 UART 把 ELF 写到 `0x10000000` 失败，读到的内容还是 0，然后我突然想起家里没有 SD 卡的读卡器，再次陷入僵局

再仿真吧

在用我移植的 Fuxi SoC 仿真 Flash 的时候，我发现 CFG Flash 相关的信号都是 Z，用原版 Fuxi 仿真了一下也是这样的，似乎这个 IP Core 的设置就有问题

打算用 Flash 的 example 试试看，然而今天好忙，明天再整

### Day 38 进展

* 没有进展

### Day 39 计划

明天事情好像不是很多

1. 仿真抓波形，调整 Flash
2. 让 HelloWorld 小程序可以从 Flash 启动

## Day 39 2021-02-08

早上跟着 Keep 做了一次燃脂训练和一次腹肌训练，感觉不错，有点累

先用 Flash 仿真个 1 ms，估计要半个多小时，我读会书先

最近在读的这本《UNIX 操作系统设计》，感觉跟操作系统课程的一个区别就是，操作系统课程太偏重于理论，这本书更倾向于理论和实践的结合

话说，Flash 这边仿真这么慢是因为 DDR3 初始化慢，还有 BootLoader 输出慢，要不单独整一个砍掉 DDR3 和 BootLoader 输出的 SoC 供调试 Flash 用？

也不是不行

事实证明，不是输出慢，而是输出在等待 UART 可用导致死循环了...又是低级错误浪费了不少时间，不过倒是也为之后节约了一些时间就是了

经过测试，CFG Flash 开启 XIP 模式，用 AXI Lite 接收信号的话，会收不到读 Flash 的信号，但是读到的总是 0，换成完整的 AXI4 之后可以接收信号，但是读不到内容，会阻塞在读数据的地方

### Day 39 进展

* 没有进展

### Day 40 计划

明天事情排满了，就先不定什么计划了，有时间就做，没时间就先算了吧

## Day 40~43 2021-02-09~2021-02-12

忙着过年，咕咕咕

顺便祝大家新年快乐！

## Day 44 2021-02-13

终于有时间折腾了，然而还是在摸索，没有思路

仿真了一晚上，还是一点头绪都没有

### Day 44 进展

* 没有进展

### Day 45 计划

*（可能顺延）*参考 example 的代码，让 Flash 的信号有波形

## Day 45 2021-02-14

忙着过年，咕咕咕

## Day 46 2021-02-15

跟 example 对比了一下，我觉得首先需要解决的是片选信号的问题，在 Fuxi SoC 中，CS 信号一直是 X，不知道是哪没连好

然后又忙了一天

## Day 47 2021-02-16

继续仿真折腾片选信号，原版 Fuxi SoC 中 Flash 的 SS 一直是 Z，而在我的改版中一直是 X，不知道该怎么解决

经过检验，AXI Quad SPI 这一 IP Core 的对外输出是没有问题的，那么我怀疑问题可能出在 IOBUF 上

## Day 48 2021-02-17

忙，咕咕咕

## Day 49 2021-02-18

继续折腾 IOBUF

看了下 IOBUF 的使用介绍，IOBUF 是一种控制输入输出的 emmm...控制器？当 `t` 信号为 1 表示从 `i` 输入，信号为 0 表示从 `o` 输出

那么我这边的问题是，片选信号的 `t` 分量，即 `ss_t` 始终是 1，而按道理这个正常工作的话应该是 0 的

又看了下 AXI Quad SPI 的文档，所有信号的 `t` 分量默认值都是 1，值变为 0 表示激活，还是以这个为准吧

那么问题来了：为什么我所有信号的 `t` 分量都一直是 1 呢？让 `ss_t` 降下来的条件到底是什么呢？

我认为 `ss_t` 信号是 AXI Quad SPI 主动降下来的，但我的仿真模型为什么不降下来呢

## Day 50 2021-02-19

新建了个 Project，里面只有 Clocking Wizard 和 AXI Quad SPI，仿真了一下，对外输出跟 Fuxi SoC 表现是一样的，可以认为是没有初始化造成的了

又犯了个低级错误，检查时钟信号才发现，我把 Clocking Wizard 的 `reset` 信号极性设反了，虽然改正之后还是不行

模仿 example 加了个 AXI Traffic Generator 核，向 AXI Quad SPI 输出 AXI 信号，然后 AXI Quad SPI 核的输出就正常了，配置上 Flash 的仿真模块后也能有波形了

波形正确不正确什么的另说，有波形就是好的

SPI 核对外输出一直是一条直线，问题是出在 AXI 信号上吗

担心是我把 Fuxi SoC 改乱了，重新 clone 了一遍，发现用最初的仿真模型，`mosi` 和 `miso` 其实是有波形的，明天再研究下看看？

### Day 50 进展

* 让自己做的 example 有波形了

另外再扯一句，其实前几天忙归忙，一直在断断续续记日程，但是觉得写的东西太少，就一直没 push，明天开始正式恢复更新，今天 push 一发先

### Day 51 计划

1. 早起锻炼
2. 继续研究 Flash

## Day 51 2021-02-20

早起失败

用重新 clone 的 Fuxi SoC 改成 Quad SPI 的模型后，能抓到初始化的波形了，但是仍然不能读取 Flash 的内容

烧到板子上试试看

烧到板子上还是老样子，在读 Flash 的地方阻塞

目前的状态是：AXI Quad SPI 核会在一开始发出一些无关痛痒(?)的信号，然而该读的时候读不进来

根据对 example 波形的观察，AXI 这边读数据的过程是这样的：

1. `axi_araddr` 设为需要读的地址，同时 `axi_arvalid` 和 `axi_rready` 拉高，向 Flash 输出这三个信号
2. AXI Quad SPI 核从 Flash 读数据
3. `axi_arready` 变高，表示已读到数据，同时从 `axi_rdata` 得到数据
4. `axi_arvalid` 拉低，表示读取完成(?)，同时 `axi_arready` 变低，`axi_rvalid` 变高
5. `axi_rready` 拉低，表示读取完成，`axi_rvalid` 随之变低，读取结束

而根据观察，Fuxi SoC 的表现是，只进行完第一步。第二步根据对 MISO 管脚的观察，一条平平的直线，显然是没有进行的

是读取地址的问题吗？比如，Flash 只有 16 MB 大小，而读取的地址 `0x10800000` 显然超过了 16 MB，所以才读不到的？

把 AXI 的地址线从 32 bit 改成 24 bit 后也没有变化，局势一度陷入尴尬

不知道是哪里没有配好，导致 AXI Quad SPI 核只接收 AXI 信号而不向 Flash 的 MOSI 输出波形

在网上查，看到一个博客提到

> XIP 技术需要 CPU 和 Flash 同时支持

怀疑是 XIP 模式的问题，然后查了下我 Flash 的文档，发现三种模式(Standard, Dual, Quad) 都支持 XIP，不是这里的问题

又仔细看了一下 example，明明提示 Test Completed Successfully，但 MISO 信号一直是一条平平的直线，虽然 AXI 那边确实有读到数据

说实话，example 的波形我没太看懂。不管 AXI Lite 和 AXI4 的 `waddr` 和 `raddr` 都一直是 0 没变过，而 MOSI 却有波形，最后还提示测试成功，不懂

今天早睡，明天再尝试早起锻炼！

### Day 51 进展

没什么进展，而且越来越迷惑

### Day 52 计划

1. 早起锻炼
2. 继续研究 Flash

## Day 52 2021-02-21

早起成功！由于太饿没有跑，就散步吧，一个多小时走了 6000 多步，还不错

然后，啃文档吧：[AXI Quad SPI v3.2](https://www.xilinx.com/support/documentation/ip_documentation/axi_quad_spi/v3_2/pg153-axi-quad-spi.pdf)

突然有了个想法，把 NonTrivialMIPS 原有的仿真测试代码去掉，重写一个啥也没有就单纯仿真的代码，连上 Flash 看看表现会怎么样

然而报错了：

> The System Verilog datatype "struct" is used at the SV-VHDL mixed language boundary. This usage is not supported yet for simulation.

想再去研究 MicroBlaze，但是不知道怎么抓 MicroBlaze 运行程序后的波形

资料 get：[【原创】在 Vivado 中联合仿真 MicroBlaze 的外部 IP](http://blog.chinaaet.com/fuxiao/p/35988)

在 MicroBlaze 里写点代码读写 Flash 试试看吧，如果能读的话观察下 MicroBlaze 的 AXI 波形，跟 Fuxi SoC 对比

结果发现 AXI 信号只读写 `0x80000000` 和 `0xffff8000`，并没有涉及 Flash 的内存，而且 SPI 的信号也没有波形

### Day 52 进展

又是没有进展的一天呢

### Day 53 计划

1. 早起锻炼
2. 继续研究 Flash

## Day 53 2021-02-22

早起成功！一个小时走了 5000 多步，还好

然后！我终于明白了！

SPI 是有一个协议的！要先按照协议发送几个信号才能进行读写！

比如，在非 XIP 模式下，需要先向 `40h` 地址写入 `0x0000000a` 进行软件复位，再向 `1Ch` 写入 `0x80000000` 来使能全局中断等等（参考文档 23 页），否则读到的都是 0

在 XIP 模式下，仅有两个寄存器可用（参考文档 42 页），在使用之前，似乎也要先向寄存器写入配置

我还注意到，在向 SPI 核写数据的时候，需要：

> For a Write, both the AXI Write Address Valid (\*_awvalid) and AXI Write Data Valid (\*_wvalid) signals should be asserted together.

而根据波形，Fuxi 处理器对外输出的这两个信号，后者显然比前者慢了好几个时钟周期，写操作似乎也一直没有完成

但是不知道该怎么改

### Day 53 进展

* 似乎找到问题出在哪了，但是还没有头绪

### Day 54 计划

1. 早起锻炼
2. 研究 SPI 核的配置

## Day 54 2021-02-23

早起失败

继续观察带 XIP 的 SPI 核波形，我发现不管是连接到 SPI 核的 AXI-Lite 还是 AXI 信号，都没有向任何地址写内容，而读也只读了 `0x00000000` 的两个字节，似乎开了 XIP 模式的 SPI 核并不需要写配置(?)，毕竟都是有正确的默认值的

而且据我观察，NonTrivialMIPS 里也没有对 SPI 核进行写操作的代码

此外，文档里有一部分我没有看懂：

> **XIP Mode Commands**
>
> The registers in XIP mode are accessed through the AXI4-Lite interface. Based on the core configuration in this mode, the core supports three read commands:
>
> * Fast Read (`0x0Bh`)
> * Fast Read Dual I/O (`0xBBh`)
> * Fast Read Quad I/O (`0xEBh`)
>
> **Mode** determines which one of these commands is supported by the core. These commands are built in and no other commands need to be configured. When **Mode** is set, the same command operates during the whole transaction.

只有两个可供设置的寄存器，而且还都只有两个 bit，这个 Mode 该在哪设置...

20210223 晚上补充：这似乎是 SPI 核向 Flash 发送的 Command，我没太有必要关注(?)

又看了一下附录的 Debugging：

> ***XIP Mode Debug***
>
> 1. Make sure all the clocks and resets are connected to proper AXI interface.
> 2. This mode of the core supports all AXI4 transactions like FIXED, WRAP and INCR. Use a 32-bit AXI transaction for the best results. In this mode, the core operates in read-only mode.
> 3. Based on the number of address bits supported by the downstream device, select 24-bit or 32-bit addressing mode in the Vivado Integrated Design Environment (IDE). Based on this choice, the core considers either 24 or 32-bit from AXI4 address transactions.
> 4. Based on the choice of SPI mode, the core chooses the suitable SPI to read commands and add dummy cycles before accepting the correct data bits from memory.
> 5. The SPI transactions are observed on the SPI interface where the Slave Select line is asserted, and the SPI clock is generated by the core.
> 6. After the data is available in the core, the core supplies the data to an AXI4 read channel through an internal FIFO.Send Feedback

还是没有什么头绪

又翻了下文档，Overview 里写：

> **XIP Mode**
>
> In XIP mode, the core has an AXI4-Lite as well as an AXI4 interface (see Figure 1-2). The AXI4-Lite interface is chosen for accessing the configuration register and the status register. The AXI4 interface is used only for reading. The AXI4 interface supports only the read channel. No write transactions are allowed. The AXI4-Lite interface can access the configuration register to change the clock polarity (CPOL) or clock phase (CPHA) configuration.

这里说 AXI4-Lite 接口是用来访问配置寄存器和状态寄存器，AXI4 接口仅用来读取

而配置寄存器和状态寄存器也都有默认值，完全可以不修改，只用 AXI4 接口读 Flash

但是为什么读不到呢

### Day 54 进展

* 跟昨天一样，感觉找到问题在哪了，但是依旧没有头绪

### Day 55 计划

1. 早起锻炼
2. 继续研究 Flash

## Day 55 2021-02-24

早起失败

这也快到月底了，看了看这个月的计划都没怎么做，还是不够重视啊

根据四天前总结的规律以及最近对 example 仿真波形的观察，表面上问题出在 SPI 核对外输出的 `axi4_arready` 信号拉不上去，更深层次的原因还没有调查到

读了下 SPI 核的代码，导致这一现象的问题出在 `XIP_trans_error_cmb` 信号上，看名字是传输出错误了

继续读代码：

```vhdl
XIP_trans_error_cmb <= not(or_reduce(S_AXI4_ARBURST)) and (S_AXI4_ARVALID);
```

为使 `XIP_trans_error_cmb` 不是 1，需要 `S_AXI4_ARBURST` 的两位中至少有一个 1，而读 Flash 的时候 `axi4_arburst` 一直是 0！问题出在这！

给 `bus/Uncached.scala` 加了一行：

```scala
  io.axi.readAddr.bits.burst  := 1.U
```

现在的仿真模型可以看到读到数据的波形了，虽然读到的是 `XXXXXXXX`，这估计是仿真的 Flash 模型我不知道怎么导数据导致的(?)，烧到板子上试试看

烧到板子上，成功读到 Flash 的数据了，虽然读到的不是正确的 ELF 的 Magic Number，但是也是一大进步：

```
GeeOS bootloader v0.0.1
boot mode: flash
Magic Number: 0xcccccccc
===== KERNEL PANIC! =====
message: invalid ELF file
```

把 SPI 核的地址线改成 24 bit 试试看

莫名报错：

```
GeeOS bootloader v0.0.1
boot mode: flash
Magic Number: 0xcccccccc
loading ELF...
exiting bootloader...
booting from 0x80000000...

  mepc:   0x80000000
  mcause: 0x2
  mtval:  0xffffffff
===== KERNEL PANIC! =====
message: unexpected trap occurred while booting!
```

此外，经过测试，SoC 启动后第一次读 Flash 总会读到 `0xcccccccc`，之后再读就是正常值了，所以如果没有输出 Magic Number 这部分的话会启动不起来，这个问题也在网上看到过，似乎是 SPI 核的问题

还有，我在 `loadElf` 函数里，`memcpy` 前面加了一行代码：

```
	io <<< "copying 0x" <<$ src as u32 <<< " to 0x" <<$ dst as u32 <<< '\n'
```

但这里并没有输出，说明把 ELF 中的段复制到内存中这个过程并没有发生

输出了一下 `Phdr` 和 `lastPhdr` 的值，分别是 `0x10800034` 和 `0x108006b4`，不该有问题的啊

再去啃汇编抓波形好了

看波形，发现跳转指令是一条 `bgeu	s0, s7, ...`，而根据波形，s0 寄存器的值和 s7 寄存器的值都是 `0x10800034`，找到问题了

然而看代码，一点问题也没有...

继续向前追踪：

```asm
lui	s5,0x10800  # s5 = 0x10800000
# ......
lui	a2,0x10
addi	s1,a2,-1	# s1 = 0xffff
# ......
lw	a0,28(s5)   # a0 = 0x00000034
lh	a1,42(s5)   # a1 =     0x0000    # should be 0x20
lh	a2,44(s5)   # a2 =     0x0002
add	s0,a0,s5    # s0 = 0x10800034
mul	a0,a2,a1    # a0 = 0x00000000
and	a0,a0,s1    # a0 = 0x00000000
add	s7,s0,a0    # s7 = 0x10800034
bgeu	s0,s7,...
```

再向前面添加一条输出，也能看到可以输出正确的值 `0x20`，那为什么用迭代器就出问题呢

而且似乎用 UART 就可以正常运行，用 Flash 就不行，这是为什么呢

我愿称之为薛定谔的变量，每当我用 UART 观测就会变成正确的值，一旦运行起来就会变成不正常的值

20210225 补充：当观测和运行用的是同一个变量时，也会变成不正确的值

### Day 55 进展

* Fuxi SoC 成功读取 Flash

### Day 56 计划

1. 跑步
2. 读书
3. 继续研究 GeeOS BootLoader

## Day 56 2021-02-25

计划有变，这边先稍稍搁置一下，我去刷 ICPC 的题先

我在放假前跟学校几个朋友组队打算参加 ICPC 区域赛，去年济南站打铁了，今年打算再去昆明站，然而在昨天老师联系我的队友，问他有没有组好队，队友是谁，老师得知队友是我后怀疑我的水平，暗示不要跟我组队

说实话，这个假期我确实没怎么练，但是老师这么说就有点过分了

我想争口气

其实吧，我参加这个比赛也是为了给自己争口气

我在去年参加 zCore 活动的时候，交流群里偶然聊起 miskcoo 的经历，然后聊到了 FPGA 的事情。我对这方面不懂，但也比较感兴趣，就问了几句，Harry Chen 突然出来回了我一句，“这个水平的话，不建议你瞎折腾 FPGA”，这也成了我选择这一课题的一个因素吧，而且目前进展也还算顺利

接下来这段时间，我打算 OSCOMP 和 ICPC 两手抓，重点放在 ICPC 上，等打完了再专心搞 OSCOMP 吧

说得有点多了，总结一下就是，我虽然菜，但是我也有理想

然后，GeeOS BootLoader 经过我一系列的魔改后，可以正常 `getLastPhdr` 了，然而复制又出了问题：

```
GeeOS bootloader v0.0.1
boot mode: flash
===== KERNEL PANIC! =====
message: invalid ELF file
GeeOS bootloader v0.0.1
boot mode: flash
loading ELF...
e_phentsize: 0x20, e_phnum: 0x34
phdr: 0x10800034, last_phdr: 0x108006b4
copying 0x10801000 to 0x1000
```

之后就是一片乱码

用 UART 就没有问题：

```
GeeOS bootloader v0.0.1
boot mode: UART
waiting for u32 sequence: 0x9e9e9e9e OFFSET LEN DATA...
offset: 0x80200000, len: 6564
receiving data...
done receiving data
loading ELF...
copying 0x80201000 to 0x80000000
copying 0x80200000 to 0x0
exiting bootloader...
booting from 0x80000000...

Hello, World
```

我还是怀疑是 Flash 出的问题，从 UART 读数据就没事，从 Flash 读数据就老是出错

### Day 56 进展

* 跟 ICPC 队友刚了半套题

### Day 57 计划

1. 读书
2. 刷题
3. 继续折腾 BootLoader 和 Flash

## Day 57 2021-02-26

今天忙，咕咕咕

