add r0, r1, r1, ror r2
mvn r2, r0, lsl 31
eor r0, r1, r2, lsr 31
