# プログラム
## mux4.v
```verilog
module kadai10_4_2 (
    input [1:0] s,
    input [7:0] a,b,c,d,
    output [7:0] z
);

    function [7:0] mux4;
        input [1:0] s;
        input [7:0] a,b,c,d;
        case (s)
            2'b00: mux4 = a;
            2'b01: mux4 = b;
            2'b10: mux4 = c;
            2'b11: mux4 = d;
        endcase
    endfunction

    assign z = mux4(s, a, b, c, d);
endmodule
```

# 実行結果
```
a: 00000000
b: 00001111
c: 11110000
d: 11111111
s: 00 z: 00000000
s: 01 z: 00001111
s: 10 z: 11110000
s: 11 z: 11111111
```