TimeQuest Timing Analyzer report for Boussole
Fri Nov 06 10:45:14 2020
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'diviseur1ms:U0_div1000|clk_Oo'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'diviseur1ms:U0_div1000|clk_Oo'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'diviseur1ms:U0_div1000|clk_Oo'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'diviseur1ms:U0_div1000|clk_Oo'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'diviseur1ms:U0_div1000|clk_Oo'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'diviseur1ms:U0_div1000|clk_Oo'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Boussole                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; diviseur1ms:U0_div1000|clk_Oo ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { diviseur1ms:U0_div1000|clk_Oo } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+-------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                  ;
+------------+-----------------+-------------------------------+-------------------------------------------------------+
; 239.35 MHz ; 239.35 MHz      ; clk                           ;                                                       ;
; 508.91 MHz ; 500.0 MHz       ; diviseur1ms:U0_div1000|clk_Oo ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.178 ; -160.627      ;
; diviseur1ms:U0_div1000|clk_Oo ; -0.965 ; -5.961        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -2.518 ; -2.518        ;
; diviseur1ms:U0_div1000|clk_Oo ; 0.534  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -1.222 ; -65.222       ;
; diviseur1ms:U0_div1000|clk_Oo ; -0.500 ; -16.000       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.178 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.214      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.132 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.053 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.089      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.042 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.078      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.034 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.062      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -3.030 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.058      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.974 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.002      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.907 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'diviseur1ms:U0_div1000|clk_Oo'                                                                                              ;
+--------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.965 ; cptHigth[0] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 2.001      ;
; -0.894 ; cptHigth[0] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.930      ;
; -0.894 ; cptHigth[1] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.930      ;
; -0.823 ; cptHigth[0] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; cptHigth[1] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.859      ;
; -0.784 ; cptHigth[2] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.820      ;
; -0.752 ; cptHigth[0] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.788      ;
; -0.752 ; cptHigth[1] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.788      ;
; -0.713 ; cptHigth[2] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.749      ;
; -0.681 ; cptHigth[0] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.717      ;
; -0.681 ; cptHigth[1] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.717      ;
; -0.667 ; cptHigth[3] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.703      ;
; -0.642 ; cptHigth[2] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.678      ;
; -0.610 ; cptHigth[1] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.646      ;
; -0.596 ; cptHigth[3] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.632      ;
; -0.571 ; cptHigth[2] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.607      ;
; -0.564 ; cptHigth[4] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.600      ;
; -0.525 ; cptHigth[5] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; cptHigth[3] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.561      ;
; -0.522 ; cptHigth[0] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.558      ;
; -0.500 ; cptHigth[2] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.536      ;
; -0.493 ; cptHigth[4] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.529      ;
; -0.454 ; cptHigth[5] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; cptHigth[3] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.490      ;
; -0.451 ; cptHigth[0] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; cptHigth[1] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.487      ;
; -0.422 ; cptHigth[4] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.458      ;
; -0.419 ; cptHigth[6] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.455      ;
; -0.409 ; cptHigth[3] ; DATA_Compas[3] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.445      ;
; -0.268 ; cptHigth[4] ; DATA_Compas[4] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.304      ;
; -0.131 ; cptHigth[5] ; DATA_Compas[5] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.167      ;
; -0.068 ; cptHigth[7] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; cptHigth[5] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; cptHigth[3] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.104      ;
; -0.065 ; cptHigth[0] ; cptHigth[0]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.101      ;
; -0.065 ; cptHigth[1] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.101      ;
; -0.039 ; cptHigth[4] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.075      ;
; -0.036 ; cptHigth[6] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.072      ;
; -0.025 ; cptHigth[2] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 1.061      ;
; 0.054  ; cptHigth[7] ; DATA_Compas[7] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.982      ;
; 0.061  ; cptHigth[1] ; DATA_Compas[1] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.975      ;
; 0.067  ; cptHigth[0] ; DATA_Compas[0] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.969      ;
; 0.101  ; cptHigth[2] ; DATA_Compas[2] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.935      ;
; 0.236  ; cptHigth[6] ; DATA_Compas[6] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.800      ;
+--------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                          ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -2.518 ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo ; clk         ; 0.000        ; 2.659      ; 0.657      ;
; -2.018 ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo ; clk         ; -0.500       ; 2.659      ; 0.657      ;
; 0.391  ; diviseur:U0_div1|clk_Oo        ; diviseur:U0_div1|clk_Oo        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.703  ; diviseur1ms:U0_div1000|cpt[25] ; diviseur1ms:U0_div1000|cpt[25] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.795  ; diviseur:U0_div1|cpt[13]       ; diviseur:U0_div1|cpt[13]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; diviseur:U0_div1|cpt[4]        ; diviseur:U0_div1|cpt[4]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; diviseur:U0_div1|cpt[1]        ; diviseur:U0_div1|cpt[1]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; diviseur1ms:U0_div1000|cpt[13] ; diviseur1ms:U0_div1000|cpt[13] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; diviseur1ms:U0_div1000|cpt[1]  ; diviseur1ms:U0_div1000|cpt[1]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; diviseur1ms:U0_div1000|cpt[6]  ; diviseur1ms:U0_div1000|cpt[6]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; diviseur1ms:U0_div1000|cpt[8]  ; diviseur1ms:U0_div1000|cpt[8]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; diviseur1ms:U0_div1000|cpt[4]  ; diviseur1ms:U0_div1000|cpt[4]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; diviseur:U0_div1|cpt[8]        ; diviseur:U0_div1|cpt[8]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; diviseur:U0_div1|cpt[6]        ; diviseur:U0_div1|cpt[6]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; diviseur1ms:U0_div1000|cpt[14] ; diviseur1ms:U0_div1000|cpt[14] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; diviseur:U0_div1|cpt[24]       ; diviseur:U0_div1|cpt[24]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur:U0_div1|cpt[20]       ; diviseur:U0_div1|cpt[20]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur:U0_div1|cpt[10]       ; diviseur:U0_div1|cpt[10]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur:U0_div1|cpt[17]       ; diviseur:U0_div1|cpt[17]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur:U0_div1|cpt[15]       ; diviseur:U0_div1|cpt[15]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur:U0_div1|cpt[11]       ; diviseur:U0_div1|cpt[11]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur:U0_div1|cpt[12]       ; diviseur:U0_div1|cpt[12]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[20] ; diviseur1ms:U0_div1000|cpt[20] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[22] ; diviseur1ms:U0_div1000|cpt[22] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[24] ; diviseur1ms:U0_div1000|cpt[24] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[17] ; diviseur1ms:U0_div1000|cpt[17] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[15] ; diviseur1ms:U0_div1000|cpt[15] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[11] ; diviseur1ms:U0_div1000|cpt[11] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[10] ; diviseur1ms:U0_div1000|cpt[10] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; diviseur1ms:U0_div1000|cpt[12] ; diviseur1ms:U0_div1000|cpt[12] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; diviseur:U0_div1|cpt[14]       ; diviseur:U0_div1|cpt[14]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; diviseur:U0_div1|cpt[22]       ; diviseur:U0_div1|cpt[22]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.831  ; diviseur:U0_div1|cpt[0]        ; diviseur:U0_div1|cpt[0]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; diviseur1ms:U0_div1000|cpt[0]  ; diviseur1ms:U0_div1000|cpt[0]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; diviseur:U0_div1|cpt[3]        ; diviseur:U0_div1|cpt[3]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; diviseur:U0_div1|cpt[2]        ; diviseur:U0_div1|cpt[2]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; diviseur1ms:U0_div1000|cpt[2]  ; diviseur1ms:U0_div1000|cpt[2]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.835  ; diviseur1ms:U0_div1000|cpt[21] ; diviseur1ms:U0_div1000|cpt[21] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; diviseur1ms:U0_div1000|cpt[23] ; diviseur1ms:U0_div1000|cpt[23] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; diviseur:U0_div1|cpt[16]       ; diviseur:U0_div1|cpt[16]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; diviseur:U0_div1|cpt[5]        ; diviseur:U0_div1|cpt[5]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; diviseur1ms:U0_div1000|cpt[16] ; diviseur1ms:U0_div1000|cpt[16] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; diviseur1ms:U0_div1000|cpt[9]  ; diviseur1ms:U0_div1000|cpt[9]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; diviseur1ms:U0_div1000|cpt[7]  ; diviseur1ms:U0_div1000|cpt[7]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; diviseur1ms:U0_div1000|cpt[5]  ; diviseur1ms:U0_div1000|cpt[5]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; diviseur:U0_div1|cpt[18]       ; diviseur:U0_div1|cpt[18]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; diviseur:U0_div1|cpt[19]       ; diviseur:U0_div1|cpt[19]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; diviseur1ms:U0_div1000|cpt[19] ; diviseur1ms:U0_div1000|cpt[19] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; diviseur1ms:U0_div1000|cpt[18] ; diviseur1ms:U0_div1000|cpt[18] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; diviseur1ms:U0_div1000|cpt[3]  ; diviseur1ms:U0_div1000|cpt[3]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; diviseur:U0_div1|cpt[7]        ; diviseur:U0_div1|cpt[7]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; diviseur:U0_div1|cpt[9]        ; diviseur:U0_div1|cpt[9]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; diviseur:U0_div1|cpt[21]       ; diviseur:U0_div1|cpt[21]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.849  ; diviseur:U0_div1|cpt[25]       ; diviseur:U0_div1|cpt[25]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849  ; diviseur:U0_div1|cpt[23]       ; diviseur:U0_div1|cpt[23]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.981  ; diviseur:U0_div1|cpt[25]       ; diviseur:U0_div1|clk_Oo        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 1.178  ; diviseur1ms:U0_div1000|cpt[13] ; diviseur1ms:U0_div1000|cpt[14] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; diviseur:U0_div1|cpt[13]       ; diviseur:U0_div1|cpt[14]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; diviseur:U0_div1|cpt[1]        ; diviseur:U0_div1|cpt[2]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; diviseur1ms:U0_div1000|cpt[1]  ; diviseur1ms:U0_div1000|cpt[2]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.184  ; diviseur1ms:U0_div1000|cpt[6]  ; diviseur1ms:U0_div1000|cpt[7]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; diviseur1ms:U0_div1000|cpt[8]  ; diviseur1ms:U0_div1000|cpt[9]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.188  ; diviseur1ms:U0_div1000|cpt[14] ; diviseur1ms:U0_div1000|cpt[15] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; diviseur:U0_div1|cpt[6]        ; diviseur:U0_div1|cpt[7]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; diviseur:U0_div1|cpt[8]        ; diviseur:U0_div1|cpt[9]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; diviseur1ms:U0_div1000|cpt[24] ; diviseur1ms:U0_div1000|cpt[25] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur:U0_div1|cpt[10]       ; diviseur:U0_div1|cpt[11]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur:U0_div1|cpt[11]       ; diviseur:U0_div1|cpt[12]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur1ms:U0_div1000|cpt[10] ; diviseur1ms:U0_div1000|cpt[11] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur1ms:U0_div1000|cpt[11] ; diviseur1ms:U0_div1000|cpt[12] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur1ms:U0_div1000|cpt[22] ; diviseur1ms:U0_div1000|cpt[23] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur:U0_div1|cpt[15]       ; diviseur:U0_div1|cpt[16]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur1ms:U0_div1000|cpt[15] ; diviseur1ms:U0_div1000|cpt[16] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur:U0_div1|cpt[17]       ; diviseur:U0_div1|cpt[18]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur1ms:U0_div1000|cpt[17] ; diviseur1ms:U0_div1000|cpt[18] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; diviseur:U0_div1|cpt[24]       ; diviseur:U0_div1|cpt[25]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; diviseur:U0_div1|cpt[14]       ; diviseur:U0_div1|cpt[15]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; diviseur:U0_div1|cpt[22]       ; diviseur:U0_div1|cpt[23]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.217  ; diviseur:U0_div1|cpt[0]        ; diviseur:U0_div1|cpt[1]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; diviseur1ms:U0_div1000|cpt[0]  ; diviseur1ms:U0_div1000|cpt[1]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; diviseur:U0_div1|cpt[3]        ; diviseur:U0_div1|cpt[4]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.218  ; diviseur:U0_div1|cpt[2]        ; diviseur:U0_div1|cpt[3]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.218  ; diviseur1ms:U0_div1000|cpt[2]  ; diviseur1ms:U0_div1000|cpt[3]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.221  ; diviseur1ms:U0_div1000|cpt[21] ; diviseur1ms:U0_div1000|cpt[22] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; diviseur1ms:U0_div1000|cpt[23] ; diviseur1ms:U0_div1000|cpt[24] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; diviseur1ms:U0_div1000|cpt[5]  ; diviseur1ms:U0_div1000|cpt[6]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; diviseur1ms:U0_div1000|cpt[7]  ; diviseur1ms:U0_div1000|cpt[8]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; diviseur:U0_div1|cpt[5]        ; diviseur:U0_div1|cpt[6]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; diviseur:U0_div1|cpt[16]       ; diviseur:U0_div1|cpt[17]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; diviseur1ms:U0_div1000|cpt[16] ; diviseur1ms:U0_div1000|cpt[17] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; diviseur1ms:U0_div1000|cpt[9]  ; diviseur1ms:U0_div1000|cpt[10] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; diviseur1ms:U0_div1000|cpt[3]  ; diviseur1ms:U0_div1000|cpt[4]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; diviseur:U0_div1|cpt[19]       ; diviseur:U0_div1|cpt[20]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; diviseur1ms:U0_div1000|cpt[19] ; diviseur1ms:U0_div1000|cpt[20] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; diviseur:U0_div1|cpt[18]       ; diviseur:U0_div1|cpt[19]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; diviseur1ms:U0_div1000|cpt[18] ; diviseur1ms:U0_div1000|cpt[19] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; diviseur:U0_div1|cpt[7]        ; diviseur:U0_div1|cpt[8]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; diviseur:U0_div1|cpt[9]        ; diviseur:U0_div1|cpt[10]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.231  ; diviseur:U0_div1|cpt[21]       ; diviseur:U0_div1|cpt[22]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.235  ; diviseur:U0_div1|cpt[23]       ; diviseur:U0_div1|cpt[24]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.501      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'diviseur1ms:U0_div1000|clk_Oo'                                                                                              ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.534 ; cptHigth[6] ; DATA_Compas[6] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.800      ;
; 0.669 ; cptHigth[2] ; DATA_Compas[2] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.935      ;
; 0.703 ; cptHigth[0] ; DATA_Compas[0] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.969      ;
; 0.709 ; cptHigth[1] ; DATA_Compas[1] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.975      ;
; 0.716 ; cptHigth[7] ; DATA_Compas[7] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.982      ;
; 0.795 ; cptHigth[2] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.061      ;
; 0.806 ; cptHigth[6] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; cptHigth[4] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.075      ;
; 0.835 ; cptHigth[0] ; cptHigth[0]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; cptHigth[1] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; cptHigth[3] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; cptHigth[5] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; cptHigth[7] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.104      ;
; 0.901 ; cptHigth[5] ; DATA_Compas[5] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.167      ;
; 1.038 ; cptHigth[4] ; DATA_Compas[4] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.304      ;
; 1.179 ; cptHigth[3] ; DATA_Compas[3] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.445      ;
; 1.189 ; cptHigth[6] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; cptHigth[4] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.458      ;
; 1.221 ; cptHigth[1] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; cptHigth[0] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; cptHigth[5] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; cptHigth[3] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.490      ;
; 1.263 ; cptHigth[4] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.529      ;
; 1.270 ; cptHigth[2] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.536      ;
; 1.292 ; cptHigth[0] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; cptHigth[5] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; cptHigth[3] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.561      ;
; 1.334 ; cptHigth[4] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.600      ;
; 1.341 ; cptHigth[2] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.607      ;
; 1.366 ; cptHigth[3] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.632      ;
; 1.380 ; cptHigth[1] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.646      ;
; 1.412 ; cptHigth[2] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.678      ;
; 1.437 ; cptHigth[3] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.703      ;
; 1.451 ; cptHigth[1] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.717      ;
; 1.451 ; cptHigth[0] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.717      ;
; 1.483 ; cptHigth[2] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.749      ;
; 1.522 ; cptHigth[1] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.788      ;
; 1.522 ; cptHigth[0] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.788      ;
; 1.554 ; cptHigth[2] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.820      ;
; 1.593 ; cptHigth[1] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; cptHigth[0] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.859      ;
; 1.664 ; cptHigth[1] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.930      ;
; 1.664 ; cptHigth[0] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 1.930      ;
; 1.735 ; cptHigth[0] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 2.001      ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; continu                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; continu                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|clk_Oo  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|clk_Oo  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|clk_Oo        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|clk_Oo        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[20]       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'diviseur1ms:U0_div1000|clk_Oo'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]|clk                    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; address[*]    ; clk                           ; 4.966  ; 4.966  ; Rise       ; clk                           ;
;  address[0]   ; clk                           ; 4.966  ; 4.966  ; Rise       ; clk                           ;
;  address[1]   ; clk                           ; 4.536  ; 4.536  ; Rise       ; clk                           ;
; chipselect    ; clk                           ; 5.328  ; 5.328  ; Rise       ; clk                           ;
; reset_n       ; clk                           ; 2.245  ; 2.245  ; Rise       ; clk                           ;
; write_n       ; clk                           ; 5.494  ; 5.494  ; Rise       ; clk                           ;
; writedata[*]  ; clk                           ; 3.342  ; 3.342  ; Rise       ; clk                           ;
;  writedata[1] ; clk                           ; 3.181  ; 3.181  ; Rise       ; clk                           ;
;  writedata[2] ; clk                           ; 3.342  ; 3.342  ; Rise       ; clk                           ;
; IN_PWM_COMPAS ; diviseur1ms:U0_div1000|clk_Oo ; 4.657  ; 4.657  ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
; reset_n       ; diviseur1ms:U0_div1000|clk_Oo ; -0.016 ; -0.016 ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; address[*]    ; clk                           ; -4.306 ; -4.306 ; Rise       ; clk                           ;
;  address[0]   ; clk                           ; -4.736 ; -4.736 ; Rise       ; clk                           ;
;  address[1]   ; clk                           ; -4.306 ; -4.306 ; Rise       ; clk                           ;
; chipselect    ; clk                           ; -5.098 ; -5.098 ; Rise       ; clk                           ;
; reset_n       ; clk                           ; -2.015 ; -2.015 ; Rise       ; clk                           ;
; write_n       ; clk                           ; -5.264 ; -5.264 ; Rise       ; clk                           ;
; writedata[*]  ; clk                           ; -2.951 ; -2.951 ; Rise       ; clk                           ;
;  writedata[1] ; clk                           ; -2.951 ; -2.951 ; Rise       ; clk                           ;
;  writedata[2] ; clk                           ; -3.112 ; -3.112 ; Rise       ; clk                           ;
; IN_PWM_COMPAS ; diviseur1ms:U0_div1000|clk_Oo ; -4.203 ; -4.203 ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
; reset_n       ; diviseur1ms:U0_div1000|clk_Oo ; 0.246  ; 0.246  ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Leds[*]      ; clk        ; 7.585 ; 7.585 ; Rise       ; clk             ;
;  Leds[0]     ; clk        ; 6.020 ; 6.020 ; Rise       ; clk             ;
;  Leds[1]     ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Leds[2]     ; clk        ; 6.019 ; 6.019 ; Rise       ; clk             ;
;  Leds[3]     ; clk        ; 6.250 ; 6.250 ; Rise       ; clk             ;
;  Leds[4]     ; clk        ; 6.410 ; 6.410 ; Rise       ; clk             ;
;  Leds[5]     ; clk        ; 6.439 ; 6.439 ; Rise       ; clk             ;
;  Leds[6]     ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  Leds[7]     ; clk        ; 7.585 ; 7.585 ; Rise       ; clk             ;
; readdata[*]  ; clk        ; 8.402 ; 8.402 ; Rise       ; clk             ;
;  readdata[0] ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  readdata[1] ; clk        ; 7.576 ; 7.576 ; Rise       ; clk             ;
;  readdata[2] ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  readdata[3] ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  readdata[4] ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  readdata[5] ; clk        ; 6.541 ; 6.541 ; Rise       ; clk             ;
;  readdata[6] ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  readdata[7] ; clk        ; 6.707 ; 6.707 ; Rise       ; clk             ;
;  readdata[8] ; clk        ; 8.402 ; 8.402 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Leds[*]      ; clk        ; 6.019 ; 6.019 ; Rise       ; clk             ;
;  Leds[0]     ; clk        ; 6.020 ; 6.020 ; Rise       ; clk             ;
;  Leds[1]     ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Leds[2]     ; clk        ; 6.019 ; 6.019 ; Rise       ; clk             ;
;  Leds[3]     ; clk        ; 6.250 ; 6.250 ; Rise       ; clk             ;
;  Leds[4]     ; clk        ; 6.410 ; 6.410 ; Rise       ; clk             ;
;  Leds[5]     ; clk        ; 6.439 ; 6.439 ; Rise       ; clk             ;
;  Leds[6]     ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  Leds[7]     ; clk        ; 6.490 ; 6.490 ; Rise       ; clk             ;
; readdata[*]  ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  readdata[0] ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  readdata[1] ; clk        ; 6.732 ; 6.732 ; Rise       ; clk             ;
;  readdata[2] ; clk        ; 6.834 ; 6.834 ; Rise       ; clk             ;
;  readdata[3] ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  readdata[4] ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  readdata[5] ; clk        ; 6.541 ; 6.541 ; Rise       ; clk             ;
;  readdata[6] ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  readdata[7] ; clk        ; 6.707 ; 6.707 ; Rise       ; clk             ;
;  readdata[8] ; clk        ; 7.307 ; 7.307 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; readdata[0] ; 9.028 ;       ;       ; 9.028 ;
; address[0] ; readdata[1] ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; address[0] ; readdata[2] ; 9.144 ; 9.144 ; 9.144 ; 9.144 ;
; address[0] ; readdata[3] ; 8.712 ;       ;       ; 8.712 ;
; address[0] ; readdata[4] ; 8.829 ;       ;       ; 8.829 ;
; address[0] ; readdata[5] ; 8.861 ;       ;       ; 8.861 ;
; address[0] ; readdata[6] ; 8.699 ;       ;       ; 8.699 ;
; address[0] ; readdata[7] ; 9.022 ;       ;       ; 9.022 ;
; address[0] ; readdata[8] ; 8.561 ;       ;       ; 8.561 ;
; address[1] ; readdata[0] ;       ; 9.596 ; 9.596 ;       ;
; address[1] ; readdata[1] ;       ; 9.627 ; 9.627 ;       ;
; address[1] ; readdata[2] ;       ; 9.735 ; 9.735 ;       ;
; address[1] ; readdata[3] ;       ; 9.278 ; 9.278 ;       ;
; address[1] ; readdata[4] ;       ; 9.403 ; 9.403 ;       ;
; address[1] ; readdata[5] ;       ; 9.427 ; 9.427 ;       ;
; address[1] ; readdata[6] ;       ; 9.279 ; 9.279 ;       ;
; address[1] ; readdata[7] ;       ; 9.597 ; 9.597 ;       ;
; address[1] ; readdata[8] ;       ; 9.042 ; 9.042 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; readdata[0] ; 9.028 ;       ;       ; 9.028 ;
; address[0] ; readdata[1] ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; address[0] ; readdata[2] ; 9.144 ; 9.144 ; 9.144 ; 9.144 ;
; address[0] ; readdata[3] ; 8.712 ;       ;       ; 8.712 ;
; address[0] ; readdata[4] ; 8.829 ;       ;       ; 8.829 ;
; address[0] ; readdata[5] ; 8.861 ;       ;       ; 8.861 ;
; address[0] ; readdata[6] ; 8.699 ;       ;       ; 8.699 ;
; address[0] ; readdata[7] ; 9.022 ;       ;       ; 9.022 ;
; address[0] ; readdata[8] ; 8.561 ;       ;       ; 8.561 ;
; address[1] ; readdata[0] ;       ; 9.596 ; 9.596 ;       ;
; address[1] ; readdata[1] ;       ; 9.627 ; 9.627 ;       ;
; address[1] ; readdata[2] ;       ; 9.735 ; 9.735 ;       ;
; address[1] ; readdata[3] ;       ; 9.278 ; 9.278 ;       ;
; address[1] ; readdata[4] ;       ; 9.403 ; 9.403 ;       ;
; address[1] ; readdata[5] ;       ; 9.427 ; 9.427 ;       ;
; address[1] ; readdata[6] ;       ; 9.279 ; 9.279 ;       ;
; address[1] ; readdata[7] ;       ; 9.597 ; 9.597 ;       ;
; address[1] ; readdata[8] ;       ; 9.042 ; 9.042 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -0.946 ; -42.091       ;
; diviseur1ms:U0_div1000|clk_Oo ; 0.102  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -1.624 ; -1.624        ;
; diviseur1ms:U0_div1000|clk_Oo ; 0.248  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -1.222 ; -65.222       ;
; diviseur1ms:U0_div1000|clk_Oo ; -0.500 ; -16.000       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.946 ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.978      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.930 ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.962      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.883 ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.907      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.863 ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.859 ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.883      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.858 ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.882      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.840      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'diviseur1ms:U0_div1000|clk_Oo'                                                                                             ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.102 ; cptHigth[0] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.930      ;
; 0.137 ; cptHigth[0] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.895      ;
; 0.137 ; cptHigth[1] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.895      ;
; 0.172 ; cptHigth[0] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.860      ;
; 0.172 ; cptHigth[1] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.860      ;
; 0.191 ; cptHigth[2] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.841      ;
; 0.207 ; cptHigth[0] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; cptHigth[1] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.825      ;
; 0.226 ; cptHigth[2] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.806      ;
; 0.242 ; cptHigth[0] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.790      ;
; 0.242 ; cptHigth[1] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.790      ;
; 0.261 ; cptHigth[2] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.771      ;
; 0.264 ; cptHigth[3] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.768      ;
; 0.277 ; cptHigth[1] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.755      ;
; 0.296 ; cptHigth[2] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.736      ;
; 0.299 ; cptHigth[3] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.733      ;
; 0.310 ; cptHigth[4] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.722      ;
; 0.331 ; cptHigth[2] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.701      ;
; 0.334 ; cptHigth[5] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; cptHigth[3] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.698      ;
; 0.336 ; cptHigth[0] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.696      ;
; 0.345 ; cptHigth[4] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.687      ;
; 0.356 ; cptHigth[3] ; DATA_Compas[3] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.676      ;
; 0.369 ; cptHigth[5] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.663      ;
; 0.369 ; cptHigth[3] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.663      ;
; 0.371 ; cptHigth[0] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.661      ;
; 0.371 ; cptHigth[1] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.661      ;
; 0.380 ; cptHigth[6] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.652      ;
; 0.380 ; cptHigth[4] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.652      ;
; 0.393 ; cptHigth[4] ; DATA_Compas[4] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.639      ;
; 0.476 ; cptHigth[5] ; DATA_Compas[5] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.556      ;
; 0.508 ; cptHigth[7] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; cptHigth[5] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; cptHigth[3] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; cptHigth[0] ; cptHigth[0]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.521      ;
; 0.511 ; cptHigth[1] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.521      ;
; 0.518 ; cptHigth[6] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.514      ;
; 0.518 ; cptHigth[4] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.514      ;
; 0.524 ; cptHigth[2] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.508      ;
; 0.551 ; cptHigth[7] ; DATA_Compas[7] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.481      ;
; 0.557 ; cptHigth[1] ; DATA_Compas[1] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.475      ;
; 0.560 ; cptHigth[0] ; DATA_Compas[0] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.472      ;
; 0.567 ; cptHigth[2] ; DATA_Compas[2] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.465      ;
; 0.632 ; cptHigth[6] ; DATA_Compas[6] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 1.000        ; 0.000      ; 0.400      ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                          ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.624 ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo ; clk         ; 0.000        ; 1.698      ; 0.367      ;
; -1.124 ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo  ; diviseur1ms:U0_div1000|clk_Oo ; clk         ; -0.500       ; 1.698      ; 0.367      ;
; 0.215  ; diviseur:U0_div1|clk_Oo        ; diviseur:U0_div1|clk_Oo        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.321  ; diviseur1ms:U0_div1000|cpt[25] ; diviseur1ms:U0_div1000|cpt[25] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.355  ; diviseur:U0_div1|cpt[13]       ; diviseur:U0_div1|cpt[13]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; diviseur1ms:U0_div1000|cpt[13] ; diviseur1ms:U0_div1000|cpt[13] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; diviseur:U0_div1|cpt[4]        ; diviseur:U0_div1|cpt[4]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; diviseur:U0_div1|cpt[1]        ; diviseur:U0_div1|cpt[1]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; diviseur1ms:U0_div1000|cpt[1]  ; diviseur1ms:U0_div1000|cpt[1]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; diviseur1ms:U0_div1000|cpt[6]  ; diviseur1ms:U0_div1000|cpt[6]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; diviseur1ms:U0_div1000|cpt[8]  ; diviseur1ms:U0_div1000|cpt[8]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; diviseur1ms:U0_div1000|cpt[4]  ; diviseur1ms:U0_div1000|cpt[4]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; diviseur1ms:U0_div1000|cpt[14] ; diviseur1ms:U0_div1000|cpt[14] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; diviseur:U0_div1|cpt[15]       ; diviseur:U0_div1|cpt[15]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; diviseur1ms:U0_div1000|cpt[22] ; diviseur1ms:U0_div1000|cpt[22] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; diviseur1ms:U0_div1000|cpt[24] ; diviseur1ms:U0_div1000|cpt[24] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; diviseur1ms:U0_div1000|cpt[15] ; diviseur1ms:U0_div1000|cpt[15] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; diviseur:U0_div1|cpt[20]       ; diviseur:U0_div1|cpt[20]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur:U0_div1|cpt[10]       ; diviseur:U0_div1|cpt[10]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur:U0_div1|cpt[17]       ; diviseur:U0_div1|cpt[17]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur:U0_div1|cpt[11]       ; diviseur:U0_div1|cpt[11]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur:U0_div1|cpt[12]       ; diviseur:U0_div1|cpt[12]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur:U0_div1|cpt[14]       ; diviseur:U0_div1|cpt[14]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur1ms:U0_div1000|cpt[20] ; diviseur1ms:U0_div1000|cpt[20] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur1ms:U0_div1000|cpt[17] ; diviseur1ms:U0_div1000|cpt[17] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur1ms:U0_div1000|cpt[11] ; diviseur1ms:U0_div1000|cpt[11] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur1ms:U0_div1000|cpt[10] ; diviseur1ms:U0_div1000|cpt[10] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; diviseur1ms:U0_div1000|cpt[12] ; diviseur1ms:U0_div1000|cpt[12] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; diviseur:U0_div1|cpt[22]       ; diviseur:U0_div1|cpt[22]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; diviseur:U0_div1|cpt[8]        ; diviseur:U0_div1|cpt[8]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; diviseur:U0_div1|cpt[6]        ; diviseur:U0_div1|cpt[6]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; diviseur:U0_div1|cpt[24]       ; diviseur:U0_div1|cpt[24]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; diviseur:U0_div1|cpt[0]        ; diviseur:U0_div1|cpt[0]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; diviseur1ms:U0_div1000|cpt[21] ; diviseur1ms:U0_div1000|cpt[21] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; diviseur1ms:U0_div1000|cpt[23] ; diviseur1ms:U0_div1000|cpt[23] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; diviseur1ms:U0_div1000|cpt[0]  ; diviseur1ms:U0_div1000|cpt[0]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; diviseur:U0_div1|cpt[3]        ; diviseur:U0_div1|cpt[3]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; diviseur:U0_div1|cpt[2]        ; diviseur:U0_div1|cpt[2]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; diviseur1ms:U0_div1000|cpt[2]  ; diviseur1ms:U0_div1000|cpt[2]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; diviseur:U0_div1|cpt[16]       ; diviseur:U0_div1|cpt[16]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; diviseur1ms:U0_div1000|cpt[16] ; diviseur1ms:U0_div1000|cpt[16] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; diviseur1ms:U0_div1000|cpt[7]  ; diviseur1ms:U0_div1000|cpt[7]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; diviseur1ms:U0_div1000|cpt[5]  ; diviseur1ms:U0_div1000|cpt[5]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; diviseur:U0_div1|cpt[18]       ; diviseur:U0_div1|cpt[18]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; diviseur:U0_div1|cpt[19]       ; diviseur:U0_div1|cpt[19]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; diviseur1ms:U0_div1000|cpt[19] ; diviseur1ms:U0_div1000|cpt[19] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; diviseur1ms:U0_div1000|cpt[18] ; diviseur1ms:U0_div1000|cpt[18] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; diviseur1ms:U0_div1000|cpt[9]  ; diviseur1ms:U0_div1000|cpt[9]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; diviseur1ms:U0_div1000|cpt[3]  ; diviseur1ms:U0_div1000|cpt[3]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; diviseur:U0_div1|cpt[5]        ; diviseur:U0_div1|cpt[5]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.375  ; diviseur:U0_div1|cpt[21]       ; diviseur:U0_div1|cpt[21]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; diviseur:U0_div1|cpt[7]        ; diviseur:U0_div1|cpt[7]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; diviseur:U0_div1|cpt[9]        ; diviseur:U0_div1|cpt[9]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; diviseur:U0_div1|cpt[23]       ; diviseur:U0_div1|cpt[23]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; diviseur:U0_div1|cpt[25]       ; diviseur:U0_div1|cpt[25]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.439  ; diviseur:U0_div1|cpt[25]       ; diviseur:U0_div1|clk_Oo        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.493  ; diviseur1ms:U0_div1000|cpt[13] ; diviseur1ms:U0_div1000|cpt[14] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; diviseur:U0_div1|cpt[13]       ; diviseur:U0_div1|cpt[14]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; diviseur:U0_div1|cpt[1]        ; diviseur:U0_div1|cpt[2]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; diviseur1ms:U0_div1000|cpt[1]  ; diviseur1ms:U0_div1000|cpt[2]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; diviseur1ms:U0_div1000|cpt[6]  ; diviseur1ms:U0_div1000|cpt[7]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; diviseur1ms:U0_div1000|cpt[8]  ; diviseur1ms:U0_div1000|cpt[9]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; diviseur1ms:U0_div1000|cpt[14] ; diviseur1ms:U0_div1000|cpt[15] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; diviseur1ms:U0_div1000|cpt[24] ; diviseur1ms:U0_div1000|cpt[25] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; diviseur1ms:U0_div1000|cpt[22] ; diviseur1ms:U0_div1000|cpt[23] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; diviseur:U0_div1|cpt[15]       ; diviseur:U0_div1|cpt[16]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; diviseur1ms:U0_div1000|cpt[15] ; diviseur1ms:U0_div1000|cpt[16] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; diviseur:U0_div1|cpt[14]       ; diviseur:U0_div1|cpt[15]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; diviseur:U0_div1|cpt[10]       ; diviseur:U0_div1|cpt[11]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; diviseur:U0_div1|cpt[11]       ; diviseur:U0_div1|cpt[12]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; diviseur1ms:U0_div1000|cpt[10] ; diviseur1ms:U0_div1000|cpt[11] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; diviseur1ms:U0_div1000|cpt[11] ; diviseur1ms:U0_div1000|cpt[12] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; diviseur:U0_div1|cpt[17]       ; diviseur:U0_div1|cpt[18]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; diviseur1ms:U0_div1000|cpt[17] ; diviseur1ms:U0_div1000|cpt[18] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; diviseur:U0_div1|cpt[6]        ; diviseur:U0_div1|cpt[7]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; diviseur:U0_div1|cpt[8]        ; diviseur:U0_div1|cpt[9]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; diviseur:U0_div1|cpt[22]       ; diviseur:U0_div1|cpt[23]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; diviseur:U0_div1|cpt[24]       ; diviseur:U0_div1|cpt[25]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.509  ; diviseur:U0_div1|cpt[0]        ; diviseur:U0_div1|cpt[1]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; diviseur1ms:U0_div1000|cpt[0]  ; diviseur1ms:U0_div1000|cpt[1]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; diviseur1ms:U0_div1000|cpt[21] ; diviseur1ms:U0_div1000|cpt[22] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; diviseur1ms:U0_div1000|cpt[23] ; diviseur1ms:U0_div1000|cpt[24] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; diviseur:U0_div1|cpt[3]        ; diviseur:U0_div1|cpt[4]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; diviseur:U0_div1|cpt[2]        ; diviseur:U0_div1|cpt[3]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; diviseur1ms:U0_div1000|cpt[2]  ; diviseur1ms:U0_div1000|cpt[3]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; diviseur1ms:U0_div1000|cpt[5]  ; diviseur1ms:U0_div1000|cpt[6]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; diviseur1ms:U0_div1000|cpt[7]  ; diviseur1ms:U0_div1000|cpt[8]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; diviseur:U0_div1|cpt[16]       ; diviseur:U0_div1|cpt[17]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; diviseur1ms:U0_div1000|cpt[16] ; diviseur1ms:U0_div1000|cpt[17] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; diviseur1ms:U0_div1000|cpt[3]  ; diviseur1ms:U0_div1000|cpt[4]  ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; diviseur:U0_div1|cpt[19]       ; diviseur:U0_div1|cpt[20]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; diviseur1ms:U0_div1000|cpt[19] ; diviseur1ms:U0_div1000|cpt[20] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; diviseur1ms:U0_div1000|cpt[9]  ; diviseur1ms:U0_div1000|cpt[10] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; diviseur:U0_div1|cpt[18]       ; diviseur:U0_div1|cpt[19]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; diviseur1ms:U0_div1000|cpt[18] ; diviseur1ms:U0_div1000|cpt[19] ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; diviseur:U0_div1|cpt[5]        ; diviseur:U0_div1|cpt[6]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; DATA_Compas[2]                 ; DATA_CompasV[2]                ; diviseur1ms:U0_div1000|clk_Oo ; clk         ; 0.000        ; -0.188     ; 0.478      ;
; 0.515  ; diviseur:U0_div1|cpt[21]       ; diviseur:U0_div1|cpt[22]       ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; diviseur:U0_div1|cpt[7]        ; diviseur:U0_div1|cpt[8]        ; clk                           ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; DATA_Compas[1]                 ; DATA_CompasV[1]                ; diviseur1ms:U0_div1000|clk_Oo ; clk         ; 0.000        ; -0.188     ; 0.479      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'diviseur1ms:U0_div1000|clk_Oo'                                                                                              ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.248 ; cptHigth[6] ; DATA_Compas[6] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.400      ;
; 0.313 ; cptHigth[2] ; DATA_Compas[2] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.465      ;
; 0.320 ; cptHigth[0] ; DATA_Compas[0] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.472      ;
; 0.323 ; cptHigth[1] ; DATA_Compas[1] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.475      ;
; 0.329 ; cptHigth[7] ; DATA_Compas[7] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.481      ;
; 0.356 ; cptHigth[2] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.508      ;
; 0.362 ; cptHigth[4] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; cptHigth[6] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.514      ;
; 0.369 ; cptHigth[0] ; cptHigth[0]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; cptHigth[1] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; cptHigth[3] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; cptHigth[5] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; cptHigth[7] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.524      ;
; 0.404 ; cptHigth[5] ; DATA_Compas[5] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.556      ;
; 0.487 ; cptHigth[4] ; DATA_Compas[4] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.639      ;
; 0.500 ; cptHigth[4] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; cptHigth[6] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.652      ;
; 0.509 ; cptHigth[1] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; cptHigth[0] ; cptHigth[1]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; cptHigth[3] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; cptHigth[5] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.663      ;
; 0.524 ; cptHigth[3] ; DATA_Compas[3] ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.676      ;
; 0.535 ; cptHigth[4] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.687      ;
; 0.544 ; cptHigth[0] ; cptHigth[2]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; cptHigth[3] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; cptHigth[5] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; cptHigth[2] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.701      ;
; 0.570 ; cptHigth[4] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.722      ;
; 0.581 ; cptHigth[3] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; cptHigth[2] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.736      ;
; 0.603 ; cptHigth[1] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.755      ;
; 0.616 ; cptHigth[3] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; cptHigth[2] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.771      ;
; 0.638 ; cptHigth[1] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; cptHigth[0] ; cptHigth[3]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.790      ;
; 0.654 ; cptHigth[2] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.806      ;
; 0.673 ; cptHigth[1] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; cptHigth[0] ; cptHigth[4]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.825      ;
; 0.689 ; cptHigth[2] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.841      ;
; 0.708 ; cptHigth[1] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.860      ;
; 0.708 ; cptHigth[0] ; cptHigth[5]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.860      ;
; 0.743 ; cptHigth[1] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; cptHigth[0] ; cptHigth[6]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.895      ;
; 0.778 ; cptHigth[0] ; cptHigth[7]    ; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 0.000        ; 0.000      ; 0.930      ;
+-------+-------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DATA_CompasV[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_CompasV[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; continu                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; continu                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|clk_Oo  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|clk_Oo  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur1ms:U0_div1000|cpt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|clk_Oo        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|clk_Oo        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diviseur:U0_div1|cpt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diviseur:U0_div1|cpt[20]       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'diviseur1ms:U0_div1000|clk_Oo'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; DATA_Compas[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; U0_div1000|clk_Oo~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; diviseur1ms:U0_div1000|clk_Oo ; Rise       ; cptHigth[7]|clk                    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; address[*]    ; clk                           ; 2.624  ; 2.624  ; Rise       ; clk                           ;
;  address[0]   ; clk                           ; 2.624  ; 2.624  ; Rise       ; clk                           ;
;  address[1]   ; clk                           ; 2.406  ; 2.406  ; Rise       ; clk                           ;
; chipselect    ; clk                           ; 2.758  ; 2.758  ; Rise       ; clk                           ;
; reset_n       ; clk                           ; 0.801  ; 0.801  ; Rise       ; clk                           ;
; write_n       ; clk                           ; 2.858  ; 2.858  ; Rise       ; clk                           ;
; writedata[*]  ; clk                           ; 1.840  ; 1.840  ; Rise       ; clk                           ;
;  writedata[1] ; clk                           ; 1.742  ; 1.742  ; Rise       ; clk                           ;
;  writedata[2] ; clk                           ; 1.840  ; 1.840  ; Rise       ; clk                           ;
; IN_PWM_COMPAS ; diviseur1ms:U0_div1000|clk_Oo ; 2.667  ; 2.667  ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
; reset_n       ; diviseur1ms:U0_div1000|clk_Oo ; -0.101 ; -0.101 ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; address[*]    ; clk                           ; -2.286 ; -2.286 ; Rise       ; clk                           ;
;  address[0]   ; clk                           ; -2.504 ; -2.504 ; Rise       ; clk                           ;
;  address[1]   ; clk                           ; -2.286 ; -2.286 ; Rise       ; clk                           ;
; chipselect    ; clk                           ; -2.638 ; -2.638 ; Rise       ; clk                           ;
; reset_n       ; clk                           ; -0.681 ; -0.681 ; Rise       ; clk                           ;
; write_n       ; clk                           ; -2.738 ; -2.738 ; Rise       ; clk                           ;
; writedata[*]  ; clk                           ; -1.622 ; -1.622 ; Rise       ; clk                           ;
;  writedata[1] ; clk                           ; -1.622 ; -1.622 ; Rise       ; clk                           ;
;  writedata[2] ; clk                           ; -1.720 ; -1.720 ; Rise       ; clk                           ;
; IN_PWM_COMPAS ; diviseur1ms:U0_div1000|clk_Oo ; -2.447 ; -2.447 ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
; reset_n       ; diviseur1ms:U0_div1000|clk_Oo ; 0.221  ; 0.221  ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Leds[*]      ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  Leds[0]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[1]     ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  Leds[2]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[3]     ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  Leds[4]     ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  Leds[5]     ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  Leds[6]     ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  Leds[7]     ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
; readdata[*]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  readdata[0] ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  readdata[1] ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  readdata[2] ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  readdata[3] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  readdata[4] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  readdata[5] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  readdata[6] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  readdata[7] ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  readdata[8] ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Leds[*]      ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[0]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[1]     ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  Leds[2]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[3]     ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  Leds[4]     ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  Leds[5]     ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  Leds[6]     ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  Leds[7]     ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; readdata[*]  ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  readdata[0] ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  readdata[1] ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  readdata[2] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  readdata[3] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  readdata[4] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  readdata[5] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  readdata[6] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  readdata[7] ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  readdata[8] ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; readdata[0] ; 5.192 ;       ;       ; 5.192 ;
; address[0] ; readdata[1] ; 5.222 ; 5.222 ; 5.222 ; 5.222 ;
; address[0] ; readdata[2] ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; address[0] ; readdata[3] ; 5.139 ;       ;       ; 5.139 ;
; address[0] ; readdata[4] ; 5.103 ;       ;       ; 5.103 ;
; address[0] ; readdata[5] ; 5.135 ;       ;       ; 5.135 ;
; address[0] ; readdata[6] ; 5.132 ;       ;       ; 5.132 ;
; address[0] ; readdata[7] ; 5.201 ;       ;       ; 5.201 ;
; address[0] ; readdata[8] ; 5.005 ;       ;       ; 5.005 ;
; address[1] ; readdata[0] ;       ; 5.431 ; 5.431 ;       ;
; address[1] ; readdata[1] ;       ; 5.459 ; 5.459 ;       ;
; address[1] ; readdata[2] ;       ; 5.539 ; 5.539 ;       ;
; address[1] ; readdata[3] ;       ; 5.376 ; 5.376 ;       ;
; address[1] ; readdata[4] ;       ; 5.348 ; 5.348 ;       ;
; address[1] ; readdata[5] ;       ; 5.376 ; 5.376 ;       ;
; address[1] ; readdata[6] ;       ; 5.380 ; 5.380 ;       ;
; address[1] ; readdata[7] ;       ; 5.446 ; 5.446 ;       ;
; address[1] ; readdata[8] ;       ; 5.180 ; 5.180 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; readdata[0] ; 5.192 ;       ;       ; 5.192 ;
; address[0] ; readdata[1] ; 5.222 ; 5.222 ; 5.222 ; 5.222 ;
; address[0] ; readdata[2] ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; address[0] ; readdata[3] ; 5.139 ;       ;       ; 5.139 ;
; address[0] ; readdata[4] ; 5.103 ;       ;       ; 5.103 ;
; address[0] ; readdata[5] ; 5.135 ;       ;       ; 5.135 ;
; address[0] ; readdata[6] ; 5.132 ;       ;       ; 5.132 ;
; address[0] ; readdata[7] ; 5.201 ;       ;       ; 5.201 ;
; address[0] ; readdata[8] ; 5.005 ;       ;       ; 5.005 ;
; address[1] ; readdata[0] ;       ; 5.431 ; 5.431 ;       ;
; address[1] ; readdata[1] ;       ; 5.459 ; 5.459 ;       ;
; address[1] ; readdata[2] ;       ; 5.539 ; 5.539 ;       ;
; address[1] ; readdata[3] ;       ; 5.376 ; 5.376 ;       ;
; address[1] ; readdata[4] ;       ; 5.348 ; 5.348 ;       ;
; address[1] ; readdata[5] ;       ; 5.376 ; 5.376 ;       ;
; address[1] ; readdata[6] ;       ; 5.380 ; 5.380 ;       ;
; address[1] ; readdata[7] ;       ; 5.446 ; 5.446 ;       ;
; address[1] ; readdata[8] ;       ; 5.180 ; 5.180 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -3.178   ; -2.518 ; N/A      ; N/A     ; -1.222              ;
;  clk                           ; -3.178   ; -2.518 ; N/A      ; N/A     ; -1.222              ;
;  diviseur1ms:U0_div1000|clk_Oo ; -0.965   ; 0.248  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                ; -166.588 ; -2.518 ; 0.0      ; 0.0     ; -81.222             ;
;  clk                           ; -160.627 ; -2.518 ; N/A      ; N/A     ; -65.222             ;
;  diviseur1ms:U0_div1000|clk_Oo ; -5.961   ; 0.000  ; N/A      ; N/A     ; -16.000             ;
+--------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; address[*]    ; clk                           ; 4.966  ; 4.966  ; Rise       ; clk                           ;
;  address[0]   ; clk                           ; 4.966  ; 4.966  ; Rise       ; clk                           ;
;  address[1]   ; clk                           ; 4.536  ; 4.536  ; Rise       ; clk                           ;
; chipselect    ; clk                           ; 5.328  ; 5.328  ; Rise       ; clk                           ;
; reset_n       ; clk                           ; 2.245  ; 2.245  ; Rise       ; clk                           ;
; write_n       ; clk                           ; 5.494  ; 5.494  ; Rise       ; clk                           ;
; writedata[*]  ; clk                           ; 3.342  ; 3.342  ; Rise       ; clk                           ;
;  writedata[1] ; clk                           ; 3.181  ; 3.181  ; Rise       ; clk                           ;
;  writedata[2] ; clk                           ; 3.342  ; 3.342  ; Rise       ; clk                           ;
; IN_PWM_COMPAS ; diviseur1ms:U0_div1000|clk_Oo ; 4.657  ; 4.657  ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
; reset_n       ; diviseur1ms:U0_div1000|clk_Oo ; -0.016 ; -0.016 ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+
; address[*]    ; clk                           ; -2.286 ; -2.286 ; Rise       ; clk                           ;
;  address[0]   ; clk                           ; -2.504 ; -2.504 ; Rise       ; clk                           ;
;  address[1]   ; clk                           ; -2.286 ; -2.286 ; Rise       ; clk                           ;
; chipselect    ; clk                           ; -2.638 ; -2.638 ; Rise       ; clk                           ;
; reset_n       ; clk                           ; -0.681 ; -0.681 ; Rise       ; clk                           ;
; write_n       ; clk                           ; -2.738 ; -2.738 ; Rise       ; clk                           ;
; writedata[*]  ; clk                           ; -1.622 ; -1.622 ; Rise       ; clk                           ;
;  writedata[1] ; clk                           ; -1.622 ; -1.622 ; Rise       ; clk                           ;
;  writedata[2] ; clk                           ; -1.720 ; -1.720 ; Rise       ; clk                           ;
; IN_PWM_COMPAS ; diviseur1ms:U0_div1000|clk_Oo ; -2.447 ; -2.447 ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
; reset_n       ; diviseur1ms:U0_div1000|clk_Oo ; 0.246  ; 0.246  ; Rise       ; diviseur1ms:U0_div1000|clk_Oo ;
+---------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Leds[*]      ; clk        ; 7.585 ; 7.585 ; Rise       ; clk             ;
;  Leds[0]     ; clk        ; 6.020 ; 6.020 ; Rise       ; clk             ;
;  Leds[1]     ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Leds[2]     ; clk        ; 6.019 ; 6.019 ; Rise       ; clk             ;
;  Leds[3]     ; clk        ; 6.250 ; 6.250 ; Rise       ; clk             ;
;  Leds[4]     ; clk        ; 6.410 ; 6.410 ; Rise       ; clk             ;
;  Leds[5]     ; clk        ; 6.439 ; 6.439 ; Rise       ; clk             ;
;  Leds[6]     ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  Leds[7]     ; clk        ; 7.585 ; 7.585 ; Rise       ; clk             ;
; readdata[*]  ; clk        ; 8.402 ; 8.402 ; Rise       ; clk             ;
;  readdata[0] ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  readdata[1] ; clk        ; 7.576 ; 7.576 ; Rise       ; clk             ;
;  readdata[2] ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  readdata[3] ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  readdata[4] ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  readdata[5] ; clk        ; 6.541 ; 6.541 ; Rise       ; clk             ;
;  readdata[6] ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  readdata[7] ; clk        ; 6.707 ; 6.707 ; Rise       ; clk             ;
;  readdata[8] ; clk        ; 8.402 ; 8.402 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Leds[*]      ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[0]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[1]     ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  Leds[2]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  Leds[3]     ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  Leds[4]     ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  Leds[5]     ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  Leds[6]     ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  Leds[7]     ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; readdata[*]  ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  readdata[0] ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  readdata[1] ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  readdata[2] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  readdata[3] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  readdata[4] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  readdata[5] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  readdata[6] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  readdata[7] ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  readdata[8] ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; readdata[0] ; 9.028 ;       ;       ; 9.028 ;
; address[0] ; readdata[1] ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; address[0] ; readdata[2] ; 9.144 ; 9.144 ; 9.144 ; 9.144 ;
; address[0] ; readdata[3] ; 8.712 ;       ;       ; 8.712 ;
; address[0] ; readdata[4] ; 8.829 ;       ;       ; 8.829 ;
; address[0] ; readdata[5] ; 8.861 ;       ;       ; 8.861 ;
; address[0] ; readdata[6] ; 8.699 ;       ;       ; 8.699 ;
; address[0] ; readdata[7] ; 9.022 ;       ;       ; 9.022 ;
; address[0] ; readdata[8] ; 8.561 ;       ;       ; 8.561 ;
; address[1] ; readdata[0] ;       ; 9.596 ; 9.596 ;       ;
; address[1] ; readdata[1] ;       ; 9.627 ; 9.627 ;       ;
; address[1] ; readdata[2] ;       ; 9.735 ; 9.735 ;       ;
; address[1] ; readdata[3] ;       ; 9.278 ; 9.278 ;       ;
; address[1] ; readdata[4] ;       ; 9.403 ; 9.403 ;       ;
; address[1] ; readdata[5] ;       ; 9.427 ; 9.427 ;       ;
; address[1] ; readdata[6] ;       ; 9.279 ; 9.279 ;       ;
; address[1] ; readdata[7] ;       ; 9.597 ; 9.597 ;       ;
; address[1] ; readdata[8] ;       ; 9.042 ; 9.042 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; readdata[0] ; 5.192 ;       ;       ; 5.192 ;
; address[0] ; readdata[1] ; 5.222 ; 5.222 ; 5.222 ; 5.222 ;
; address[0] ; readdata[2] ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; address[0] ; readdata[3] ; 5.139 ;       ;       ; 5.139 ;
; address[0] ; readdata[4] ; 5.103 ;       ;       ; 5.103 ;
; address[0] ; readdata[5] ; 5.135 ;       ;       ; 5.135 ;
; address[0] ; readdata[6] ; 5.132 ;       ;       ; 5.132 ;
; address[0] ; readdata[7] ; 5.201 ;       ;       ; 5.201 ;
; address[0] ; readdata[8] ; 5.005 ;       ;       ; 5.005 ;
; address[1] ; readdata[0] ;       ; 5.431 ; 5.431 ;       ;
; address[1] ; readdata[1] ;       ; 5.459 ; 5.459 ;       ;
; address[1] ; readdata[2] ;       ; 5.539 ; 5.539 ;       ;
; address[1] ; readdata[3] ;       ; 5.376 ; 5.376 ;       ;
; address[1] ; readdata[4] ;       ; 5.348 ; 5.348 ;       ;
; address[1] ; readdata[5] ;       ; 5.376 ; 5.376 ;       ;
; address[1] ; readdata[6] ;       ; 5.380 ; 5.380 ;       ;
; address[1] ; readdata[7] ;       ; 5.446 ; 5.446 ;       ;
; address[1] ; readdata[8] ;       ; 5.180 ; 5.180 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 1942     ; 0        ; 0        ; 0        ;
; diviseur1ms:U0_div1000|clk_Oo ; clk                           ; 9        ; 1        ; 0        ; 0        ;
; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 44       ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 1942     ; 0        ; 0        ; 0        ;
; diviseur1ms:U0_div1000|clk_Oo ; clk                           ; 9        ; 1        ; 0        ; 0        ;
; diviseur1ms:U0_div1000|clk_Oo ; diviseur1ms:U0_div1000|clk_Oo ; 44       ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Nov 06 10:45:08 2020
Info: Command: quartus_sta Boussole -c Boussole
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Boussole.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name diviseur1ms:U0_div1000|clk_Oo diviseur1ms:U0_div1000|clk_Oo
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.178      -160.627 clk 
    Info (332119):    -0.965        -5.961 diviseur1ms:U0_div1000|clk_Oo 
Info (332146): Worst-case hold slack is -2.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.518        -2.518 clk 
    Info (332119):     0.534         0.000 diviseur1ms:U0_div1000|clk_Oo 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -65.222 clk 
    Info (332119):    -0.500       -16.000 diviseur1ms:U0_div1000|clk_Oo 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 40 output pins without output pin load capacitance assignment
    Info (306007): Pin "Leds[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Leds[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "readdata[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.946       -42.091 clk 
    Info (332119):     0.102         0.000 diviseur1ms:U0_div1000|clk_Oo 
Info (332146): Worst-case hold slack is -1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.624        -1.624 clk 
    Info (332119):     0.248         0.000 diviseur1ms:U0_div1000|clk_Oo 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -65.222 clk 
    Info (332119):    -0.500       -16.000 diviseur1ms:U0_div1000|clk_Oo 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 317 megabytes
    Info: Processing ended: Fri Nov 06 10:45:14 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


