|test1_quartus
OV <= myCNT09:inst5.FIR_OV
CLOCK_50 => myCNT09:inst5.clk
OUT[0] <= myCNT09:inst5.FIR_OUT[0]
OUT[1] <= myCNT09:inst5.FIR_OUT[1]
OUT[2] <= myCNT09:inst5.FIR_OUT[2]
OUT[3] <= myCNT09:inst5.FIR_OUT[3]
OUT[4] <= myCNT09:inst5.FIR_OUT[4]
OUT[5] <= myCNT09:inst5.FIR_OUT[5]
OUT[6] <= myCNT09:inst5.FIR_OUT[6]
OUT[7] <= myCNT09:inst5.FIR_OUT[7]
OUT[8] <= myCNT09:inst5.FIR_OUT[8]
OUT[9] <= myCNT09:inst5.FIR_OUT[9]
OUT[10] <= myCNT09:inst5.FIR_OUT[10]
OUT[11] <= myCNT09:inst5.FIR_OUT[11]
OUT[12] <= myCNT09:inst5.FIR_OUT[12]
OUT[13] <= myCNT09:inst5.FIR_OUT[13]
OUT[14] <= myCNT09:inst5.FIR_OUT[14]
OUT[15] <= myCNT09:inst5.FIR_OUT[15]


|test1_quartus|myCNT09:inst5
clk => clk.IN2
reset => reset.IN1
clk_enable => ce_out.IN2
ce_out <= ce_out.DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[0] <= Delay_out1[0].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[1] <= Delay_out1[1].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[2] <= Delay_out1[2].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[3] <= Delay_out1[3].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[4] <= Delay_out1[4].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[5] <= Delay_out1[5].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[6] <= Delay_out1[6].DB_MAX_OUTPUT_PORT_TYPE
CNT1_OUT[7] <= Delay_out1[7].DB_MAX_OUTPUT_PORT_TYPE
OV <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[0] <= HDL_Counter_out1[0].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[1] <= HDL_Counter_out1[1].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[2] <= HDL_Counter_out1[2].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[3] <= HDL_Counter_out1[3].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[4] <= HDL_Counter_out1[4].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[5] <= HDL_Counter_out1[5].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[6] <= HDL_Counter_out1[6].DB_MAX_OUTPUT_PORT_TYPE
CNT2_OUT[7] <= HDL_Counter_out1[7].DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[0] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[1] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[2] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[3] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[4] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[5] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[6] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[7] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[8] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[9] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[10] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[11] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[12] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[13] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[14] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OUT[15] <= D2CLK1_out1.DB_MAX_OUTPUT_PORT_TYPE
WAVE_OV <= D2CLK_out1.DB_MAX_OUTPUT_PORT_TYPE
FIR_OV <= FOUTDLY_out1.DB_MAX_OUTPUT_PORT_TYPE
WAVE_READY <= Discrete_FIR_Filter:u_Discrete_FIR_Filter.ready
WAV_OUT[0] <= RAM_out1[0].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[1] <= RAM_out1[1].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[2] <= RAM_out1[2].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[3] <= RAM_out1[3].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[4] <= RAM_out1[4].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[5] <= RAM_out1[5].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[6] <= RAM_out1[6].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[7] <= RAM_out1[7].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[8] <= RAM_out1[8].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[9] <= RAM_out1[9].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[10] <= RAM_out1[10].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[11] <= RAM_out1[11].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[12] <= RAM_out1[12].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[13] <= RAM_out1[13].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[14] <= RAM_out1[14].DB_MAX_OUTPUT_PORT_TYPE
WAV_OUT[15] <= RAM_out1[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|SinglePortRAM_generic:u_RAM
clk => ram.we_a.CLK
clk => ram.waddr_a[7].CLK
clk => ram.waddr_a[6].CLK
clk => ram.waddr_a[5].CLK
clk => ram.waddr_a[4].CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
din[0] => data_int.DATAB
din[0] => ram.data_a[0].DATAIN
din[0] => ram.DATAIN
din[1] => data_int.DATAB
din[1] => ram.data_a[1].DATAIN
din[1] => ram.DATAIN1
din[2] => data_int.DATAB
din[2] => ram.data_a[2].DATAIN
din[2] => ram.DATAIN2
din[3] => data_int.DATAB
din[3] => ram.data_a[3].DATAIN
din[3] => ram.DATAIN3
din[4] => data_int.DATAB
din[4] => ram.data_a[4].DATAIN
din[4] => ram.DATAIN4
din[5] => data_int.DATAB
din[5] => ram.data_a[5].DATAIN
din[5] => ram.DATAIN5
din[6] => data_int.DATAB
din[6] => ram.data_a[6].DATAIN
din[6] => ram.DATAIN6
din[7] => data_int.DATAB
din[7] => ram.data_a[7].DATAIN
din[7] => ram.DATAIN7
din[8] => data_int.DATAB
din[8] => ram.data_a[8].DATAIN
din[8] => ram.DATAIN8
din[9] => data_int.DATAB
din[9] => ram.data_a[9].DATAIN
din[9] => ram.DATAIN9
din[10] => data_int.DATAB
din[10] => ram.data_a[10].DATAIN
din[10] => ram.DATAIN10
din[11] => data_int.DATAB
din[11] => ram.data_a[11].DATAIN
din[11] => ram.DATAIN11
din[12] => data_int.DATAB
din[12] => ram.data_a[12].DATAIN
din[12] => ram.DATAIN12
din[13] => data_int.DATAB
din[13] => ram.data_a[13].DATAIN
din[13] => ram.DATAIN13
din[14] => data_int.DATAB
din[14] => ram.data_a[14].DATAIN
din[14] => ram.DATAIN14
din[15] => data_int.DATAB
din[15] => ram.data_a[15].DATAIN
din[15] => ram.DATAIN15
addr[0] => ram.waddr_a[0].DATAIN
addr[0] => ram.WADDR
addr[0] => ram.RADDR
addr[1] => ram.waddr_a[1].DATAIN
addr[1] => ram.WADDR1
addr[1] => ram.RADDR1
addr[2] => ram.waddr_a[2].DATAIN
addr[2] => ram.WADDR2
addr[2] => ram.RADDR2
addr[3] => ram.waddr_a[3].DATAIN
addr[3] => ram.WADDR3
addr[3] => ram.RADDR3
addr[4] => ram.waddr_a[4].DATAIN
addr[4] => ram.WADDR4
addr[4] => ram.RADDR4
addr[5] => ram.waddr_a[5].DATAIN
addr[5] => ram.WADDR5
addr[5] => ram.RADDR5
addr[6] => ram.waddr_a[6].DATAIN
addr[6] => ram.WADDR6
addr[6] => ram.RADDR6
addr[7] => ram.waddr_a[7].DATAIN
addr[7] => ram.WADDR7
addr[7] => ram.RADDR7
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => data_int.OUTPUTSELECT
we => ram.DATAB
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter
clk => clk.IN10
reset => reset.IN7
enb => enb.IN10
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
validIn => validIn.IN1
dataOut[0] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[1] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[2] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[3] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[4] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[5] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[6] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[7] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[8] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[9] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[10] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[11] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[12] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[13] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[14] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
dataOut[15] <= dataOut.DB_MAX_OUTPUT_PORT_TYPE
validOut <= vldOut_1.DB_MAX_OUTPUT_PORT_TYPE
ready <= FirRdyLogic:u_firRdyLogic.readySM


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|FirRdyLogic:u_firRdyLogic
clk => firRdy_count[0].CLK
clk => firRdy_count[1].CLK
clk => firRdy_count[2].CLK
clk => firRdy_count[3].CLK
clk => firRdy_readyReg.CLK
clk => firRdy_xdinVld.CLK
clk => firRdy_xdin[0].CLK
clk => firRdy_xdin[1].CLK
clk => firRdy_xdin[2].CLK
clk => firRdy_xdin[3].CLK
clk => firRdy_xdin[4].CLK
clk => firRdy_xdin[5].CLK
clk => firRdy_xdin[6].CLK
clk => firRdy_xdin[7].CLK
clk => firRdy_xdin[8].CLK
clk => firRdy_xdin[9].CLK
clk => firRdy_xdin[10].CLK
clk => firRdy_xdin[11].CLK
clk => firRdy_xdin[12].CLK
clk => firRdy_xdin[13].CLK
clk => firRdy_xdin[14].CLK
clk => firRdy_xdin[15].CLK
clk => firRdy_state~6.DATAIN
reset => firRdy_count[0].ACLR
reset => firRdy_count[1].ACLR
reset => firRdy_count[2].ACLR
reset => firRdy_count[3].ACLR
reset => firRdy_readyReg.PRESET
reset => firRdy_xdinVld.ACLR
reset => firRdy_xdin[0].ACLR
reset => firRdy_xdin[1].ACLR
reset => firRdy_xdin[2].ACLR
reset => firRdy_xdin[3].ACLR
reset => firRdy_xdin[4].ACLR
reset => firRdy_xdin[5].ACLR
reset => firRdy_xdin[6].ACLR
reset => firRdy_xdin[7].ACLR
reset => firRdy_xdin[8].ACLR
reset => firRdy_xdin[9].ACLR
reset => firRdy_xdin[10].ACLR
reset => firRdy_xdin[11].ACLR
reset => firRdy_xdin[12].ACLR
reset => firRdy_xdin[13].ACLR
reset => firRdy_xdin[14].ACLR
reset => firRdy_xdin[15].ACLR
reset => firRdy_state~8.DATAIN
enb => firRdy_state.OUTPUTSELECT
enb => firRdy_state.OUTPUTSELECT
enb => firRdy_state.OUTPUTSELECT
enb => firRdy_state.OUTPUTSELECT
enb => firRdy_state.OUTPUTSELECT
enb => firRdy_xdin[15].ENA
enb => firRdy_xdin[14].ENA
enb => firRdy_xdin[13].ENA
enb => firRdy_xdin[12].ENA
enb => firRdy_xdin[11].ENA
enb => firRdy_xdin[10].ENA
enb => firRdy_xdin[9].ENA
enb => firRdy_xdin[8].ENA
enb => firRdy_xdin[7].ENA
enb => firRdy_xdin[6].ENA
enb => firRdy_xdin[5].ENA
enb => firRdy_xdin[4].ENA
enb => firRdy_xdin[3].ENA
enb => firRdy_xdin[2].ENA
enb => firRdy_xdin[1].ENA
enb => firRdy_xdin[0].ENA
enb => firRdy_xdinVld.ENA
enb => firRdy_readyReg.ENA
enb => firRdy_count[3].ENA
enb => firRdy_count[2].ENA
enb => firRdy_count[1].ENA
enb => firRdy_count[0].ENA
dinSwitch[0] => firRdy_xdin_next.DATAB
dinSwitch[0] => Selector15.IN2
dinSwitch[0] => Selector38.IN3
dinSwitch[1] => firRdy_xdin_next.DATAB
dinSwitch[1] => Selector14.IN2
dinSwitch[1] => Selector37.IN3
dinSwitch[2] => firRdy_xdin_next.DATAB
dinSwitch[2] => Selector13.IN2
dinSwitch[2] => Selector36.IN3
dinSwitch[3] => firRdy_xdin_next.DATAB
dinSwitch[3] => Selector12.IN2
dinSwitch[3] => Selector35.IN3
dinSwitch[4] => firRdy_xdin_next.DATAB
dinSwitch[4] => Selector11.IN2
dinSwitch[4] => Selector34.IN3
dinSwitch[5] => firRdy_xdin_next.DATAB
dinSwitch[5] => Selector10.IN2
dinSwitch[5] => Selector33.IN3
dinSwitch[6] => firRdy_xdin_next.DATAB
dinSwitch[6] => Selector9.IN2
dinSwitch[6] => Selector32.IN3
dinSwitch[7] => firRdy_xdin_next.DATAB
dinSwitch[7] => Selector8.IN2
dinSwitch[7] => Selector31.IN3
dinSwitch[8] => firRdy_xdin_next.DATAB
dinSwitch[8] => Selector7.IN2
dinSwitch[8] => Selector30.IN3
dinSwitch[9] => firRdy_xdin_next.DATAB
dinSwitch[9] => Selector6.IN2
dinSwitch[9] => Selector29.IN3
dinSwitch[10] => firRdy_xdin_next.DATAB
dinSwitch[10] => Selector5.IN2
dinSwitch[10] => Selector28.IN3
dinSwitch[11] => firRdy_xdin_next.DATAB
dinSwitch[11] => Selector4.IN2
dinSwitch[11] => Selector27.IN3
dinSwitch[12] => firRdy_xdin_next.DATAB
dinSwitch[12] => Selector3.IN2
dinSwitch[12] => Selector26.IN3
dinSwitch[13] => firRdy_xdin_next.DATAB
dinSwitch[13] => Selector2.IN2
dinSwitch[13] => Selector25.IN3
dinSwitch[14] => firRdy_xdin_next.DATAB
dinSwitch[14] => Selector1.IN2
dinSwitch[14] => Selector24.IN3
dinSwitch[15] => firRdy_xdin_next.DATAB
dinSwitch[15] => Selector0.IN2
dinSwitch[15] => Selector23.IN3
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdin_next.OUTPUTSELECT
dinVldSwitch => firRdy_xdinVld_next.OUTPUTSELECT
dinVldSwitch => Selector16.IN2
dinVldSwitch => Selector39.IN3
dinVldSwitch => always1.IN1
dinVldSwitch => Selector18.IN3
dinVldSwitch => Selector19.IN4
dinVldSwitch => Selector22.IN1
dinVldSwitch => Selector17.IN1
dinVldSwitch => Selector20.IN2
coeff[0] => ~NO_FANOUT~
coeff[1] => ~NO_FANOUT~
coeff[2] => ~NO_FANOUT~
coeff[3] => ~NO_FANOUT~
coeff[4] => ~NO_FANOUT~
coeff[5] => ~NO_FANOUT~
coeff[6] => ~NO_FANOUT~
coeff[7] => ~NO_FANOUT~
coeff[8] => ~NO_FANOUT~
coeff[9] => ~NO_FANOUT~
coeff[10] => ~NO_FANOUT~
coeff[11] => ~NO_FANOUT~
coeff[12] => ~NO_FANOUT~
coeff[13] => ~NO_FANOUT~
coeff[14] => ~NO_FANOUT~
coeff[15] => ~NO_FANOUT~
haltProcess => always1.IN1
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => dinSM_1.OUTPUTSELECT
haltProcess => firRdy_out2_0.OUTPUTSELECT
haltProcess => firRdy_state_next.000.OUTPUTSELECT
haltProcess => firRdy_state_next.001.OUTPUTSELECT
haltProcess => firRdy_state_next.010.OUTPUTSELECT
haltProcess => firRdy_state_next.011.OUTPUTSELECT
haltProcess => firRdy_state_next.100.OUTPUTSELECT
haltProcess => firRdy_readyReg_next.OUTPUTSELECT
haltProcess => firRdy_xdin_next[15].OUTPUTSELECT
haltProcess => firRdy_xdin_next[14].OUTPUTSELECT
haltProcess => firRdy_xdin_next[13].OUTPUTSELECT
haltProcess => firRdy_xdin_next[12].OUTPUTSELECT
haltProcess => firRdy_xdin_next[11].OUTPUTSELECT
haltProcess => firRdy_xdin_next[10].OUTPUTSELECT
haltProcess => firRdy_xdin_next[9].OUTPUTSELECT
haltProcess => firRdy_xdin_next[8].OUTPUTSELECT
haltProcess => firRdy_xdin_next[7].OUTPUTSELECT
haltProcess => firRdy_xdin_next[6].OUTPUTSELECT
haltProcess => firRdy_xdin_next[5].OUTPUTSELECT
haltProcess => firRdy_xdin_next[4].OUTPUTSELECT
haltProcess => firRdy_xdin_next[3].OUTPUTSELECT
haltProcess => firRdy_xdin_next[2].OUTPUTSELECT
haltProcess => firRdy_xdin_next[1].OUTPUTSELECT
haltProcess => firRdy_xdin_next[0].OUTPUTSELECT
haltProcess => firRdy_xdinVld_next.OUTPUTSELECT
readySM <= firRdy_readyReg.DB_MAX_OUTPUT_PORT_TYPE
dinSM[0] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[1] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[2] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[3] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[4] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[5] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[6] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[7] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[8] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[9] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[10] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[11] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[12] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[13] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[14] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinSM[15] <= dinSM_1.DB_MAX_OUTPUT_PORT_TYPE
dinVldSM <= firRdy_out2_0.DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line:u_delayLine0
clk => clk.IN1
reset => delayLineEnd_1[0].ACLR
reset => delayLineEnd_1[1].ACLR
reset => delayLineEnd_1[2].ACLR
reset => delayLineEnd_1[3].ACLR
reset => delayLineEnd_1[4].ACLR
reset => delayLineEnd_1[5].ACLR
reset => delayLineEnd_1[6].ACLR
reset => delayLineEnd_1[7].ACLR
reset => delayLineEnd_1[8].ACLR
reset => delayLineEnd_1[9].ACLR
reset => delayLineEnd_1[10].ACLR
reset => delayLineEnd_1[11].ACLR
reset => delayLineEnd_1[12].ACLR
reset => delayLineEnd_1[13].ACLR
reset => delayLineEnd_1[14].ACLR
reset => delayLineEnd_1[15].ACLR
reset => dataEndEn.ACLR
enb => enb.IN1
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
wrEn => wrEn.IN1
wrAddr[0] => wrAddr[0].IN1
wrAddr[1] => wrAddr[1].IN1
wrAddr[2] => wrAddr[2].IN1
wrAddr[3] => wrAddr[3].IN1
rdAddr[0] => rdAddr[0].IN1
rdAddr[1] => rdAddr[1].IN1
rdAddr[2] => rdAddr[2].IN1
rdAddr[3] => rdAddr[3].IN1
delayLineEnd[0] <= delayLineEnd_1[0].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[1] <= delayLineEnd_1[1].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[2] <= delayLineEnd_1[2].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[3] <= delayLineEnd_1[3].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[4] <= delayLineEnd_1[4].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[5] <= delayLineEnd_1[5].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[6] <= delayLineEnd_1[6].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[7] <= delayLineEnd_1[7].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[8] <= delayLineEnd_1[8].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[9] <= delayLineEnd_1[9].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[10] <= delayLineEnd_1[10].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[11] <= delayLineEnd_1[11].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[12] <= delayLineEnd_1[12].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[13] <= delayLineEnd_1[13].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[14] <= delayLineEnd_1[14].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[15] <= delayLineEnd_1[15].DB_MAX_OUTPUT_PORT_TYPE
dataOut[0] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[1] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[2] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[3] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[4] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[5] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[6] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[7] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[8] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[9] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[10] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[11] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[12] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[13] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[14] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[15] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line:u_delayLine0|SimpleDualPortRAM_generic:u_simpleDualPortRam_generic
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
wr_din[0] => ram.data_a[0].DATAIN
wr_din[0] => ram.DATAIN
wr_din[1] => ram.data_a[1].DATAIN
wr_din[1] => ram.DATAIN1
wr_din[2] => ram.data_a[2].DATAIN
wr_din[2] => ram.DATAIN2
wr_din[3] => ram.data_a[3].DATAIN
wr_din[3] => ram.DATAIN3
wr_din[4] => ram.data_a[4].DATAIN
wr_din[4] => ram.DATAIN4
wr_din[5] => ram.data_a[5].DATAIN
wr_din[5] => ram.DATAIN5
wr_din[6] => ram.data_a[6].DATAIN
wr_din[6] => ram.DATAIN6
wr_din[7] => ram.data_a[7].DATAIN
wr_din[7] => ram.DATAIN7
wr_din[8] => ram.data_a[8].DATAIN
wr_din[8] => ram.DATAIN8
wr_din[9] => ram.data_a[9].DATAIN
wr_din[9] => ram.DATAIN9
wr_din[10] => ram.data_a[10].DATAIN
wr_din[10] => ram.DATAIN10
wr_din[11] => ram.data_a[11].DATAIN
wr_din[11] => ram.DATAIN11
wr_din[12] => ram.data_a[12].DATAIN
wr_din[12] => ram.DATAIN12
wr_din[13] => ram.data_a[13].DATAIN
wr_din[13] => ram.DATAIN13
wr_din[14] => ram.data_a[14].DATAIN
wr_din[14] => ram.DATAIN14
wr_din[15] => ram.data_a[15].DATAIN
wr_din[15] => ram.DATAIN15
wr_addr[0] => ram.waddr_a[0].DATAIN
wr_addr[0] => ram.WADDR
wr_addr[1] => ram.waddr_a[1].DATAIN
wr_addr[1] => ram.WADDR1
wr_addr[2] => ram.waddr_a[2].DATAIN
wr_addr[2] => ram.WADDR2
wr_addr[3] => ram.waddr_a[3].DATAIN
wr_addr[3] => ram.WADDR3
wr_en => ram.DATAB
rd_addr[0] => ram.RADDR
rd_addr[1] => ram.RADDR1
rd_addr[2] => ram.RADDR2
rd_addr[3] => ram.RADDR3
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line:u_delayLine1
clk => clk.IN1
reset => delayLineEnd_1[0].ACLR
reset => delayLineEnd_1[1].ACLR
reset => delayLineEnd_1[2].ACLR
reset => delayLineEnd_1[3].ACLR
reset => delayLineEnd_1[4].ACLR
reset => delayLineEnd_1[5].ACLR
reset => delayLineEnd_1[6].ACLR
reset => delayLineEnd_1[7].ACLR
reset => delayLineEnd_1[8].ACLR
reset => delayLineEnd_1[9].ACLR
reset => delayLineEnd_1[10].ACLR
reset => delayLineEnd_1[11].ACLR
reset => delayLineEnd_1[12].ACLR
reset => delayLineEnd_1[13].ACLR
reset => delayLineEnd_1[14].ACLR
reset => delayLineEnd_1[15].ACLR
reset => dataEndEn.ACLR
enb => enb.IN1
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
wrEn => wrEn.IN1
wrAddr[0] => wrAddr[0].IN1
wrAddr[1] => wrAddr[1].IN1
wrAddr[2] => wrAddr[2].IN1
wrAddr[3] => wrAddr[3].IN1
rdAddr[0] => rdAddr[0].IN1
rdAddr[1] => rdAddr[1].IN1
rdAddr[2] => rdAddr[2].IN1
rdAddr[3] => rdAddr[3].IN1
delayLineEnd[0] <= delayLineEnd_1[0].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[1] <= delayLineEnd_1[1].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[2] <= delayLineEnd_1[2].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[3] <= delayLineEnd_1[3].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[4] <= delayLineEnd_1[4].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[5] <= delayLineEnd_1[5].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[6] <= delayLineEnd_1[6].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[7] <= delayLineEnd_1[7].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[8] <= delayLineEnd_1[8].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[9] <= delayLineEnd_1[9].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[10] <= delayLineEnd_1[10].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[11] <= delayLineEnd_1[11].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[12] <= delayLineEnd_1[12].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[13] <= delayLineEnd_1[13].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[14] <= delayLineEnd_1[14].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[15] <= delayLineEnd_1[15].DB_MAX_OUTPUT_PORT_TYPE
dataOut[0] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[1] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[2] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[3] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[4] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[5] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[6] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[7] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[8] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[9] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[10] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[11] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[12] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[13] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[14] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[15] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line:u_delayLine1|SimpleDualPortRAM_generic:u_simpleDualPortRam_generic
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
wr_din[0] => ram.data_a[0].DATAIN
wr_din[0] => ram.DATAIN
wr_din[1] => ram.data_a[1].DATAIN
wr_din[1] => ram.DATAIN1
wr_din[2] => ram.data_a[2].DATAIN
wr_din[2] => ram.DATAIN2
wr_din[3] => ram.data_a[3].DATAIN
wr_din[3] => ram.DATAIN3
wr_din[4] => ram.data_a[4].DATAIN
wr_din[4] => ram.DATAIN4
wr_din[5] => ram.data_a[5].DATAIN
wr_din[5] => ram.DATAIN5
wr_din[6] => ram.data_a[6].DATAIN
wr_din[6] => ram.DATAIN6
wr_din[7] => ram.data_a[7].DATAIN
wr_din[7] => ram.DATAIN7
wr_din[8] => ram.data_a[8].DATAIN
wr_din[8] => ram.DATAIN8
wr_din[9] => ram.data_a[9].DATAIN
wr_din[9] => ram.DATAIN9
wr_din[10] => ram.data_a[10].DATAIN
wr_din[10] => ram.DATAIN10
wr_din[11] => ram.data_a[11].DATAIN
wr_din[11] => ram.DATAIN11
wr_din[12] => ram.data_a[12].DATAIN
wr_din[12] => ram.DATAIN12
wr_din[13] => ram.data_a[13].DATAIN
wr_din[13] => ram.DATAIN13
wr_din[14] => ram.data_a[14].DATAIN
wr_din[14] => ram.DATAIN14
wr_din[15] => ram.data_a[15].DATAIN
wr_din[15] => ram.DATAIN15
wr_addr[0] => ram.waddr_a[0].DATAIN
wr_addr[0] => ram.WADDR
wr_addr[1] => ram.waddr_a[1].DATAIN
wr_addr[1] => ram.WADDR1
wr_addr[2] => ram.waddr_a[2].DATAIN
wr_addr[2] => ram.WADDR2
wr_addr[3] => ram.waddr_a[3].DATAIN
wr_addr[3] => ram.WADDR3
wr_en => ram.DATAB
rd_addr[0] => ram.RADDR
rd_addr[1] => ram.RADDR1
rd_addr[2] => ram.RADDR2
rd_addr[3] => ram.RADDR3
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line:u_delayLine2
clk => clk.IN1
reset => delayLineEnd_1[0].ACLR
reset => delayLineEnd_1[1].ACLR
reset => delayLineEnd_1[2].ACLR
reset => delayLineEnd_1[3].ACLR
reset => delayLineEnd_1[4].ACLR
reset => delayLineEnd_1[5].ACLR
reset => delayLineEnd_1[6].ACLR
reset => delayLineEnd_1[7].ACLR
reset => delayLineEnd_1[8].ACLR
reset => delayLineEnd_1[9].ACLR
reset => delayLineEnd_1[10].ACLR
reset => delayLineEnd_1[11].ACLR
reset => delayLineEnd_1[12].ACLR
reset => delayLineEnd_1[13].ACLR
reset => delayLineEnd_1[14].ACLR
reset => delayLineEnd_1[15].ACLR
reset => dataEndEn.ACLR
enb => enb.IN1
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
wrEn => wrEn.IN1
wrAddr[0] => wrAddr[0].IN1
wrAddr[1] => wrAddr[1].IN1
wrAddr[2] => wrAddr[2].IN1
wrAddr[3] => wrAddr[3].IN1
rdAddr[0] => rdAddr[0].IN1
rdAddr[1] => rdAddr[1].IN1
rdAddr[2] => rdAddr[2].IN1
rdAddr[3] => rdAddr[3].IN1
delayLineEnd[0] <= delayLineEnd_1[0].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[1] <= delayLineEnd_1[1].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[2] <= delayLineEnd_1[2].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[3] <= delayLineEnd_1[3].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[4] <= delayLineEnd_1[4].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[5] <= delayLineEnd_1[5].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[6] <= delayLineEnd_1[6].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[7] <= delayLineEnd_1[7].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[8] <= delayLineEnd_1[8].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[9] <= delayLineEnd_1[9].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[10] <= delayLineEnd_1[10].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[11] <= delayLineEnd_1[11].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[12] <= delayLineEnd_1[12].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[13] <= delayLineEnd_1[13].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[14] <= delayLineEnd_1[14].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[15] <= delayLineEnd_1[15].DB_MAX_OUTPUT_PORT_TYPE
dataOut[0] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[1] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[2] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[3] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[4] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[5] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[6] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[7] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[8] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[9] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[10] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[11] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[12] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[13] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[14] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout
dataOut[15] <= SimpleDualPortRAM_generic:u_simpleDualPortRam_generic.dout


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line:u_delayLine2|SimpleDualPortRAM_generic:u_simpleDualPortRam_generic
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
wr_din[0] => ram.data_a[0].DATAIN
wr_din[0] => ram.DATAIN
wr_din[1] => ram.data_a[1].DATAIN
wr_din[1] => ram.DATAIN1
wr_din[2] => ram.data_a[2].DATAIN
wr_din[2] => ram.DATAIN2
wr_din[3] => ram.data_a[3].DATAIN
wr_din[3] => ram.DATAIN3
wr_din[4] => ram.data_a[4].DATAIN
wr_din[4] => ram.DATAIN4
wr_din[5] => ram.data_a[5].DATAIN
wr_din[5] => ram.DATAIN5
wr_din[6] => ram.data_a[6].DATAIN
wr_din[6] => ram.DATAIN6
wr_din[7] => ram.data_a[7].DATAIN
wr_din[7] => ram.DATAIN7
wr_din[8] => ram.data_a[8].DATAIN
wr_din[8] => ram.DATAIN8
wr_din[9] => ram.data_a[9].DATAIN
wr_din[9] => ram.DATAIN9
wr_din[10] => ram.data_a[10].DATAIN
wr_din[10] => ram.DATAIN10
wr_din[11] => ram.data_a[11].DATAIN
wr_din[11] => ram.DATAIN11
wr_din[12] => ram.data_a[12].DATAIN
wr_din[12] => ram.DATAIN12
wr_din[13] => ram.data_a[13].DATAIN
wr_din[13] => ram.DATAIN13
wr_din[14] => ram.data_a[14].DATAIN
wr_din[14] => ram.DATAIN14
wr_din[15] => ram.data_a[15].DATAIN
wr_din[15] => ram.DATAIN15
wr_addr[0] => ram.waddr_a[0].DATAIN
wr_addr[0] => ram.WADDR
wr_addr[1] => ram.waddr_a[1].DATAIN
wr_addr[1] => ram.WADDR1
wr_addr[2] => ram.waddr_a[2].DATAIN
wr_addr[2] => ram.WADDR2
wr_addr[3] => ram.waddr_a[3].DATAIN
wr_addr[3] => ram.WADDR3
wr_en => ram.DATAB
rd_addr[0] => ram.RADDR
rd_addr[1] => ram.RADDR1
rd_addr[2] => ram.RADDR2
rd_addr[3] => ram.RADDR3
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line_block:u_delayLine3
clk => clk.IN1
reset => dataOut_1[0].ACLR
reset => dataOut_1[1].ACLR
reset => dataOut_1[2].ACLR
reset => dataOut_1[3].ACLR
reset => dataOut_1[4].ACLR
reset => dataOut_1[5].ACLR
reset => dataOut_1[6].ACLR
reset => dataOut_1[7].ACLR
reset => dataOut_1[8].ACLR
reset => dataOut_1[9].ACLR
reset => dataOut_1[10].ACLR
reset => dataOut_1[11].ACLR
reset => dataOut_1[12].ACLR
reset => dataOut_1[13].ACLR
reset => dataOut_1[14].ACLR
reset => dataOut_1[15].ACLR
reset => dataOutReg_reg[1][0].ACLR
reset => dataOutReg_reg[1][1].ACLR
reset => dataOutReg_reg[1][2].ACLR
reset => dataOutReg_reg[1][3].ACLR
reset => dataOutReg_reg[1][4].ACLR
reset => dataOutReg_reg[1][5].ACLR
reset => dataOutReg_reg[1][6].ACLR
reset => dataOutReg_reg[1][7].ACLR
reset => dataOutReg_reg[1][8].ACLR
reset => dataOutReg_reg[1][9].ACLR
reset => dataOutReg_reg[1][10].ACLR
reset => dataOutReg_reg[1][11].ACLR
reset => dataOutReg_reg[1][12].ACLR
reset => dataOutReg_reg[1][13].ACLR
reset => dataOutReg_reg[1][14].ACLR
reset => dataOutReg_reg[1][15].ACLR
reset => dataOutReg_reg[0][0].ACLR
reset => dataOutReg_reg[0][1].ACLR
reset => dataOutReg_reg[0][2].ACLR
reset => dataOutReg_reg[0][3].ACLR
reset => dataOutReg_reg[0][4].ACLR
reset => dataOutReg_reg[0][5].ACLR
reset => dataOutReg_reg[0][6].ACLR
reset => dataOutReg_reg[0][7].ACLR
reset => dataOutReg_reg[0][8].ACLR
reset => dataOutReg_reg[0][9].ACLR
reset => dataOutReg_reg[0][10].ACLR
reset => dataOutReg_reg[0][11].ACLR
reset => dataOutReg_reg[0][12].ACLR
reset => dataOutReg_reg[0][13].ACLR
reset => dataOutReg_reg[0][14].ACLR
reset => dataOutReg_reg[0][15].ACLR
reset => dataEndEn.ACLR
reset => wrAddrREG[0].ACLR
reset => wrAddrREG[1].ACLR
reset => wrAddrREG[2].ACLR
reset => wrAddrREG[3].ACLR
enb => enb.IN1
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
validIn => validIn.IN1
wrAddr[0] => wrAddr[0].IN1
wrAddr[1] => wrAddr[1].IN1
wrAddr[2] => wrAddr[2].IN1
wrAddr[3] => wrAddr[3].IN1
rdAddr[0] => rdAddr[0].IN1
rdAddr[1] => rdAddr[1].IN1
rdAddr[2] => rdAddr[2].IN1
rdAddr[3] => rdAddr[3].IN1
delayLineEnd[0] <= dataOutReg_reg[1][0].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[1] <= dataOutReg_reg[1][1].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[2] <= dataOutReg_reg[1][2].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[3] <= dataOutReg_reg[1][3].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[4] <= dataOutReg_reg[1][4].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[5] <= dataOutReg_reg[1][5].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[6] <= dataOutReg_reg[1][6].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[7] <= dataOutReg_reg[1][7].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[8] <= dataOutReg_reg[1][8].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[9] <= dataOutReg_reg[1][9].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[10] <= dataOutReg_reg[1][10].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[11] <= dataOutReg_reg[1][11].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[12] <= dataOutReg_reg[1][12].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[13] <= dataOutReg_reg[1][13].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[14] <= dataOutReg_reg[1][14].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[15] <= dataOutReg_reg[1][15].DB_MAX_OUTPUT_PORT_TYPE
dataOut[0] <= dataOut_1[0].DB_MAX_OUTPUT_PORT_TYPE
dataOut[1] <= dataOut_1[1].DB_MAX_OUTPUT_PORT_TYPE
dataOut[2] <= dataOut_1[2].DB_MAX_OUTPUT_PORT_TYPE
dataOut[3] <= dataOut_1[3].DB_MAX_OUTPUT_PORT_TYPE
dataOut[4] <= dataOut_1[4].DB_MAX_OUTPUT_PORT_TYPE
dataOut[5] <= dataOut_1[5].DB_MAX_OUTPUT_PORT_TYPE
dataOut[6] <= dataOut_1[6].DB_MAX_OUTPUT_PORT_TYPE
dataOut[7] <= dataOut_1[7].DB_MAX_OUTPUT_PORT_TYPE
dataOut[8] <= dataOut_1[8].DB_MAX_OUTPUT_PORT_TYPE
dataOut[9] <= dataOut_1[9].DB_MAX_OUTPUT_PORT_TYPE
dataOut[10] <= dataOut_1[10].DB_MAX_OUTPUT_PORT_TYPE
dataOut[11] <= dataOut_1[11].DB_MAX_OUTPUT_PORT_TYPE
dataOut[12] <= dataOut_1[12].DB_MAX_OUTPUT_PORT_TYPE
dataOut[13] <= dataOut_1[13].DB_MAX_OUTPUT_PORT_TYPE
dataOut[14] <= dataOut_1[14].DB_MAX_OUTPUT_PORT_TYPE
dataOut[15] <= dataOut_1[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line_block:u_delayLine3|SimpleDualPortRAM_generic:u_simpleDualPortRam
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
wr_din[0] => ram.data_a[0].DATAIN
wr_din[0] => ram.DATAIN
wr_din[1] => ram.data_a[1].DATAIN
wr_din[1] => ram.DATAIN1
wr_din[2] => ram.data_a[2].DATAIN
wr_din[2] => ram.DATAIN2
wr_din[3] => ram.data_a[3].DATAIN
wr_din[3] => ram.DATAIN3
wr_din[4] => ram.data_a[4].DATAIN
wr_din[4] => ram.DATAIN4
wr_din[5] => ram.data_a[5].DATAIN
wr_din[5] => ram.DATAIN5
wr_din[6] => ram.data_a[6].DATAIN
wr_din[6] => ram.DATAIN6
wr_din[7] => ram.data_a[7].DATAIN
wr_din[7] => ram.DATAIN7
wr_din[8] => ram.data_a[8].DATAIN
wr_din[8] => ram.DATAIN8
wr_din[9] => ram.data_a[9].DATAIN
wr_din[9] => ram.DATAIN9
wr_din[10] => ram.data_a[10].DATAIN
wr_din[10] => ram.DATAIN10
wr_din[11] => ram.data_a[11].DATAIN
wr_din[11] => ram.DATAIN11
wr_din[12] => ram.data_a[12].DATAIN
wr_din[12] => ram.DATAIN12
wr_din[13] => ram.data_a[13].DATAIN
wr_din[13] => ram.DATAIN13
wr_din[14] => ram.data_a[14].DATAIN
wr_din[14] => ram.DATAIN14
wr_din[15] => ram.data_a[15].DATAIN
wr_din[15] => ram.DATAIN15
wr_addr[0] => ram.waddr_a[0].DATAIN
wr_addr[0] => ram.WADDR
wr_addr[1] => ram.waddr_a[1].DATAIN
wr_addr[1] => ram.WADDR1
wr_addr[2] => ram.waddr_a[2].DATAIN
wr_addr[2] => ram.WADDR2
wr_addr[3] => ram.waddr_a[3].DATAIN
wr_addr[3] => ram.WADDR3
wr_en => ram.DATAB
rd_addr[0] => ram.RADDR
rd_addr[1] => ram.RADDR1
rd_addr[2] => ram.RADDR2
rd_addr[3] => ram.RADDR3
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line_block:u_delayLine4
clk => clk.IN1
reset => dataOut_1[0].ACLR
reset => dataOut_1[1].ACLR
reset => dataOut_1[2].ACLR
reset => dataOut_1[3].ACLR
reset => dataOut_1[4].ACLR
reset => dataOut_1[5].ACLR
reset => dataOut_1[6].ACLR
reset => dataOut_1[7].ACLR
reset => dataOut_1[8].ACLR
reset => dataOut_1[9].ACLR
reset => dataOut_1[10].ACLR
reset => dataOut_1[11].ACLR
reset => dataOut_1[12].ACLR
reset => dataOut_1[13].ACLR
reset => dataOut_1[14].ACLR
reset => dataOut_1[15].ACLR
reset => dataOutReg_reg[1][0].ACLR
reset => dataOutReg_reg[1][1].ACLR
reset => dataOutReg_reg[1][2].ACLR
reset => dataOutReg_reg[1][3].ACLR
reset => dataOutReg_reg[1][4].ACLR
reset => dataOutReg_reg[1][5].ACLR
reset => dataOutReg_reg[1][6].ACLR
reset => dataOutReg_reg[1][7].ACLR
reset => dataOutReg_reg[1][8].ACLR
reset => dataOutReg_reg[1][9].ACLR
reset => dataOutReg_reg[1][10].ACLR
reset => dataOutReg_reg[1][11].ACLR
reset => dataOutReg_reg[1][12].ACLR
reset => dataOutReg_reg[1][13].ACLR
reset => dataOutReg_reg[1][14].ACLR
reset => dataOutReg_reg[1][15].ACLR
reset => dataOutReg_reg[0][0].ACLR
reset => dataOutReg_reg[0][1].ACLR
reset => dataOutReg_reg[0][2].ACLR
reset => dataOutReg_reg[0][3].ACLR
reset => dataOutReg_reg[0][4].ACLR
reset => dataOutReg_reg[0][5].ACLR
reset => dataOutReg_reg[0][6].ACLR
reset => dataOutReg_reg[0][7].ACLR
reset => dataOutReg_reg[0][8].ACLR
reset => dataOutReg_reg[0][9].ACLR
reset => dataOutReg_reg[0][10].ACLR
reset => dataOutReg_reg[0][11].ACLR
reset => dataOutReg_reg[0][12].ACLR
reset => dataOutReg_reg[0][13].ACLR
reset => dataOutReg_reg[0][14].ACLR
reset => dataOutReg_reg[0][15].ACLR
reset => dataEndEn.ACLR
reset => wrAddrREG[0].ACLR
reset => wrAddrREG[1].ACLR
reset => wrAddrREG[2].ACLR
reset => wrAddrREG[3].ACLR
enb => enb.IN1
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
validIn => validIn.IN1
wrAddr[0] => wrAddr[0].IN1
wrAddr[1] => wrAddr[1].IN1
wrAddr[2] => wrAddr[2].IN1
wrAddr[3] => wrAddr[3].IN1
rdAddr[0] => rdAddr[0].IN1
rdAddr[1] => rdAddr[1].IN1
rdAddr[2] => rdAddr[2].IN1
rdAddr[3] => rdAddr[3].IN1
delayLineEnd[0] <= dataOutReg_reg[1][0].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[1] <= dataOutReg_reg[1][1].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[2] <= dataOutReg_reg[1][2].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[3] <= dataOutReg_reg[1][3].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[4] <= dataOutReg_reg[1][4].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[5] <= dataOutReg_reg[1][5].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[6] <= dataOutReg_reg[1][6].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[7] <= dataOutReg_reg[1][7].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[8] <= dataOutReg_reg[1][8].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[9] <= dataOutReg_reg[1][9].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[10] <= dataOutReg_reg[1][10].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[11] <= dataOutReg_reg[1][11].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[12] <= dataOutReg_reg[1][12].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[13] <= dataOutReg_reg[1][13].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[14] <= dataOutReg_reg[1][14].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[15] <= dataOutReg_reg[1][15].DB_MAX_OUTPUT_PORT_TYPE
dataOut[0] <= dataOut_1[0].DB_MAX_OUTPUT_PORT_TYPE
dataOut[1] <= dataOut_1[1].DB_MAX_OUTPUT_PORT_TYPE
dataOut[2] <= dataOut_1[2].DB_MAX_OUTPUT_PORT_TYPE
dataOut[3] <= dataOut_1[3].DB_MAX_OUTPUT_PORT_TYPE
dataOut[4] <= dataOut_1[4].DB_MAX_OUTPUT_PORT_TYPE
dataOut[5] <= dataOut_1[5].DB_MAX_OUTPUT_PORT_TYPE
dataOut[6] <= dataOut_1[6].DB_MAX_OUTPUT_PORT_TYPE
dataOut[7] <= dataOut_1[7].DB_MAX_OUTPUT_PORT_TYPE
dataOut[8] <= dataOut_1[8].DB_MAX_OUTPUT_PORT_TYPE
dataOut[9] <= dataOut_1[9].DB_MAX_OUTPUT_PORT_TYPE
dataOut[10] <= dataOut_1[10].DB_MAX_OUTPUT_PORT_TYPE
dataOut[11] <= dataOut_1[11].DB_MAX_OUTPUT_PORT_TYPE
dataOut[12] <= dataOut_1[12].DB_MAX_OUTPUT_PORT_TYPE
dataOut[13] <= dataOut_1[13].DB_MAX_OUTPUT_PORT_TYPE
dataOut[14] <= dataOut_1[14].DB_MAX_OUTPUT_PORT_TYPE
dataOut[15] <= dataOut_1[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line_block:u_delayLine4|SimpleDualPortRAM_generic:u_simpleDualPortRam
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
wr_din[0] => ram.data_a[0].DATAIN
wr_din[0] => ram.DATAIN
wr_din[1] => ram.data_a[1].DATAIN
wr_din[1] => ram.DATAIN1
wr_din[2] => ram.data_a[2].DATAIN
wr_din[2] => ram.DATAIN2
wr_din[3] => ram.data_a[3].DATAIN
wr_din[3] => ram.DATAIN3
wr_din[4] => ram.data_a[4].DATAIN
wr_din[4] => ram.DATAIN4
wr_din[5] => ram.data_a[5].DATAIN
wr_din[5] => ram.DATAIN5
wr_din[6] => ram.data_a[6].DATAIN
wr_din[6] => ram.DATAIN6
wr_din[7] => ram.data_a[7].DATAIN
wr_din[7] => ram.DATAIN7
wr_din[8] => ram.data_a[8].DATAIN
wr_din[8] => ram.DATAIN8
wr_din[9] => ram.data_a[9].DATAIN
wr_din[9] => ram.DATAIN9
wr_din[10] => ram.data_a[10].DATAIN
wr_din[10] => ram.DATAIN10
wr_din[11] => ram.data_a[11].DATAIN
wr_din[11] => ram.DATAIN11
wr_din[12] => ram.data_a[12].DATAIN
wr_din[12] => ram.DATAIN12
wr_din[13] => ram.data_a[13].DATAIN
wr_din[13] => ram.DATAIN13
wr_din[14] => ram.data_a[14].DATAIN
wr_din[14] => ram.DATAIN14
wr_din[15] => ram.data_a[15].DATAIN
wr_din[15] => ram.DATAIN15
wr_addr[0] => ram.waddr_a[0].DATAIN
wr_addr[0] => ram.WADDR
wr_addr[1] => ram.waddr_a[1].DATAIN
wr_addr[1] => ram.WADDR1
wr_addr[2] => ram.waddr_a[2].DATAIN
wr_addr[2] => ram.WADDR2
wr_addr[3] => ram.waddr_a[3].DATAIN
wr_addr[3] => ram.WADDR3
wr_en => ram.DATAB
rd_addr[0] => ram.RADDR
rd_addr[1] => ram.RADDR1
rd_addr[2] => ram.RADDR2
rd_addr[3] => ram.RADDR3
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line_block:u_delayLine5
clk => clk.IN1
reset => dataOut_1[0].ACLR
reset => dataOut_1[1].ACLR
reset => dataOut_1[2].ACLR
reset => dataOut_1[3].ACLR
reset => dataOut_1[4].ACLR
reset => dataOut_1[5].ACLR
reset => dataOut_1[6].ACLR
reset => dataOut_1[7].ACLR
reset => dataOut_1[8].ACLR
reset => dataOut_1[9].ACLR
reset => dataOut_1[10].ACLR
reset => dataOut_1[11].ACLR
reset => dataOut_1[12].ACLR
reset => dataOut_1[13].ACLR
reset => dataOut_1[14].ACLR
reset => dataOut_1[15].ACLR
reset => dataOutReg_reg[1][0].ACLR
reset => dataOutReg_reg[1][1].ACLR
reset => dataOutReg_reg[1][2].ACLR
reset => dataOutReg_reg[1][3].ACLR
reset => dataOutReg_reg[1][4].ACLR
reset => dataOutReg_reg[1][5].ACLR
reset => dataOutReg_reg[1][6].ACLR
reset => dataOutReg_reg[1][7].ACLR
reset => dataOutReg_reg[1][8].ACLR
reset => dataOutReg_reg[1][9].ACLR
reset => dataOutReg_reg[1][10].ACLR
reset => dataOutReg_reg[1][11].ACLR
reset => dataOutReg_reg[1][12].ACLR
reset => dataOutReg_reg[1][13].ACLR
reset => dataOutReg_reg[1][14].ACLR
reset => dataOutReg_reg[1][15].ACLR
reset => dataOutReg_reg[0][0].ACLR
reset => dataOutReg_reg[0][1].ACLR
reset => dataOutReg_reg[0][2].ACLR
reset => dataOutReg_reg[0][3].ACLR
reset => dataOutReg_reg[0][4].ACLR
reset => dataOutReg_reg[0][5].ACLR
reset => dataOutReg_reg[0][6].ACLR
reset => dataOutReg_reg[0][7].ACLR
reset => dataOutReg_reg[0][8].ACLR
reset => dataOutReg_reg[0][9].ACLR
reset => dataOutReg_reg[0][10].ACLR
reset => dataOutReg_reg[0][11].ACLR
reset => dataOutReg_reg[0][12].ACLR
reset => dataOutReg_reg[0][13].ACLR
reset => dataOutReg_reg[0][14].ACLR
reset => dataOutReg_reg[0][15].ACLR
reset => dataEndEn.ACLR
reset => wrAddrREG[0].ACLR
reset => wrAddrREG[1].ACLR
reset => wrAddrREG[2].ACLR
reset => wrAddrREG[3].ACLR
enb => enb.IN1
dataIn[0] => dataIn[0].IN1
dataIn[1] => dataIn[1].IN1
dataIn[2] => dataIn[2].IN1
dataIn[3] => dataIn[3].IN1
dataIn[4] => dataIn[4].IN1
dataIn[5] => dataIn[5].IN1
dataIn[6] => dataIn[6].IN1
dataIn[7] => dataIn[7].IN1
dataIn[8] => dataIn[8].IN1
dataIn[9] => dataIn[9].IN1
dataIn[10] => dataIn[10].IN1
dataIn[11] => dataIn[11].IN1
dataIn[12] => dataIn[12].IN1
dataIn[13] => dataIn[13].IN1
dataIn[14] => dataIn[14].IN1
dataIn[15] => dataIn[15].IN1
validIn => validIn.IN1
wrAddr[0] => wrAddr[0].IN1
wrAddr[1] => wrAddr[1].IN1
wrAddr[2] => wrAddr[2].IN1
wrAddr[3] => wrAddr[3].IN1
rdAddr[0] => rdAddr[0].IN1
rdAddr[1] => rdAddr[1].IN1
rdAddr[2] => rdAddr[2].IN1
rdAddr[3] => rdAddr[3].IN1
delayLineEnd[0] <= dataOutReg_reg[1][0].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[1] <= dataOutReg_reg[1][1].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[2] <= dataOutReg_reg[1][2].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[3] <= dataOutReg_reg[1][3].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[4] <= dataOutReg_reg[1][4].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[5] <= dataOutReg_reg[1][5].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[6] <= dataOutReg_reg[1][6].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[7] <= dataOutReg_reg[1][7].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[8] <= dataOutReg_reg[1][8].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[9] <= dataOutReg_reg[1][9].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[10] <= dataOutReg_reg[1][10].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[11] <= dataOutReg_reg[1][11].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[12] <= dataOutReg_reg[1][12].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[13] <= dataOutReg_reg[1][13].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[14] <= dataOutReg_reg[1][14].DB_MAX_OUTPUT_PORT_TYPE
delayLineEnd[15] <= dataOutReg_reg[1][15].DB_MAX_OUTPUT_PORT_TYPE
dataOut[0] <= dataOut_1[0].DB_MAX_OUTPUT_PORT_TYPE
dataOut[1] <= dataOut_1[1].DB_MAX_OUTPUT_PORT_TYPE
dataOut[2] <= dataOut_1[2].DB_MAX_OUTPUT_PORT_TYPE
dataOut[3] <= dataOut_1[3].DB_MAX_OUTPUT_PORT_TYPE
dataOut[4] <= dataOut_1[4].DB_MAX_OUTPUT_PORT_TYPE
dataOut[5] <= dataOut_1[5].DB_MAX_OUTPUT_PORT_TYPE
dataOut[6] <= dataOut_1[6].DB_MAX_OUTPUT_PORT_TYPE
dataOut[7] <= dataOut_1[7].DB_MAX_OUTPUT_PORT_TYPE
dataOut[8] <= dataOut_1[8].DB_MAX_OUTPUT_PORT_TYPE
dataOut[9] <= dataOut_1[9].DB_MAX_OUTPUT_PORT_TYPE
dataOut[10] <= dataOut_1[10].DB_MAX_OUTPUT_PORT_TYPE
dataOut[11] <= dataOut_1[11].DB_MAX_OUTPUT_PORT_TYPE
dataOut[12] <= dataOut_1[12].DB_MAX_OUTPUT_PORT_TYPE
dataOut[13] <= dataOut_1[13].DB_MAX_OUTPUT_PORT_TYPE
dataOut[14] <= dataOut_1[14].DB_MAX_OUTPUT_PORT_TYPE
dataOut[15] <= dataOut_1[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|Addressable_Delay_Line_block:u_delayLine5|SimpleDualPortRAM_generic:u_simpleDualPortRam
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => data_int[0].CLK
clk => data_int[1].CLK
clk => data_int[2].CLK
clk => data_int[3].CLK
clk => data_int[4].CLK
clk => data_int[5].CLK
clk => data_int[6].CLK
clk => data_int[7].CLK
clk => data_int[8].CLK
clk => data_int[9].CLK
clk => data_int[10].CLK
clk => data_int[11].CLK
clk => data_int[12].CLK
clk => data_int[13].CLK
clk => data_int[14].CLK
clk => data_int[15].CLK
clk => ram.CLK0
enb => ram.OUTPUTSELECT
enb => data_int[0].ENA
enb => data_int[1].ENA
enb => data_int[2].ENA
enb => data_int[3].ENA
enb => data_int[4].ENA
enb => data_int[5].ENA
enb => data_int[6].ENA
enb => data_int[7].ENA
enb => data_int[8].ENA
enb => data_int[9].ENA
enb => data_int[10].ENA
enb => data_int[11].ENA
enb => data_int[12].ENA
enb => data_int[13].ENA
enb => data_int[14].ENA
enb => data_int[15].ENA
wr_din[0] => ram.data_a[0].DATAIN
wr_din[0] => ram.DATAIN
wr_din[1] => ram.data_a[1].DATAIN
wr_din[1] => ram.DATAIN1
wr_din[2] => ram.data_a[2].DATAIN
wr_din[2] => ram.DATAIN2
wr_din[3] => ram.data_a[3].DATAIN
wr_din[3] => ram.DATAIN3
wr_din[4] => ram.data_a[4].DATAIN
wr_din[4] => ram.DATAIN4
wr_din[5] => ram.data_a[5].DATAIN
wr_din[5] => ram.DATAIN5
wr_din[6] => ram.data_a[6].DATAIN
wr_din[6] => ram.DATAIN6
wr_din[7] => ram.data_a[7].DATAIN
wr_din[7] => ram.DATAIN7
wr_din[8] => ram.data_a[8].DATAIN
wr_din[8] => ram.DATAIN8
wr_din[9] => ram.data_a[9].DATAIN
wr_din[9] => ram.DATAIN9
wr_din[10] => ram.data_a[10].DATAIN
wr_din[10] => ram.DATAIN10
wr_din[11] => ram.data_a[11].DATAIN
wr_din[11] => ram.DATAIN11
wr_din[12] => ram.data_a[12].DATAIN
wr_din[12] => ram.DATAIN12
wr_din[13] => ram.data_a[13].DATAIN
wr_din[13] => ram.DATAIN13
wr_din[14] => ram.data_a[14].DATAIN
wr_din[14] => ram.DATAIN14
wr_din[15] => ram.data_a[15].DATAIN
wr_din[15] => ram.DATAIN15
wr_addr[0] => ram.waddr_a[0].DATAIN
wr_addr[0] => ram.WADDR
wr_addr[1] => ram.waddr_a[1].DATAIN
wr_addr[1] => ram.WADDR1
wr_addr[2] => ram.waddr_a[2].DATAIN
wr_addr[2] => ram.WADDR2
wr_addr[3] => ram.waddr_a[3].DATAIN
wr_addr[3] => ram.WADDR3
wr_en => ram.DATAB
rd_addr[0] => ram.RADDR
rd_addr[1] => ram.RADDR1
rd_addr[2] => ram.RADDR2
rd_addr[3] => ram.RADDR3
dout[0] <= data_int[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= data_int[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= data_int[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= data_int[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= data_int[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= data_int[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= data_int[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= data_int[7].DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= data_int[8].DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= data_int[9].DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= data_int[10].DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= data_int[11].DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= data_int[12].DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= data_int[13].DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= data_int[14].DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= data_int[15].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|FilterTapSystolicPreAdd:u_filterTap0
clk => fTap_coef_reg1[0].CLK
clk => fTap_coef_reg1[1].CLK
clk => fTap_coef_reg1[2].CLK
clk => fTap_coef_reg1[3].CLK
clk => fTap_coef_reg1[4].CLK
clk => fTap_coef_reg1[5].CLK
clk => fTap_coef_reg1[6].CLK
clk => fTap_coef_reg1[7].CLK
clk => fTap_coef_reg1[8].CLK
clk => fTap_coef_reg1[9].CLK
clk => fTap_coef_reg1[10].CLK
clk => fTap_coef_reg1[11].CLK
clk => fTap_coef_reg1[12].CLK
clk => fTap_coef_reg1[13].CLK
clk => fTap_coef_reg1[14].CLK
clk => fTap_coef_reg1[15].CLK
clk => fTap_coef_reg2[0].CLK
clk => fTap_coef_reg2[1].CLK
clk => fTap_coef_reg2[2].CLK
clk => fTap_coef_reg2[3].CLK
clk => fTap_coef_reg2[4].CLK
clk => fTap_coef_reg2[5].CLK
clk => fTap_coef_reg2[6].CLK
clk => fTap_coef_reg2[7].CLK
clk => fTap_coef_reg2[8].CLK
clk => fTap_coef_reg2[9].CLK
clk => fTap_coef_reg2[10].CLK
clk => fTap_coef_reg2[11].CLK
clk => fTap_coef_reg2[12].CLK
clk => fTap_coef_reg2[13].CLK
clk => fTap_coef_reg2[14].CLK
clk => fTap_coef_reg2[15].CLK
clk => fTap_din2_reg1[0].CLK
clk => fTap_din2_reg1[1].CLK
clk => fTap_din2_reg1[2].CLK
clk => fTap_din2_reg1[3].CLK
clk => fTap_din2_reg1[4].CLK
clk => fTap_din2_reg1[5].CLK
clk => fTap_din2_reg1[6].CLK
clk => fTap_din2_reg1[7].CLK
clk => fTap_din2_reg1[8].CLK
clk => fTap_din2_reg1[9].CLK
clk => fTap_din2_reg1[10].CLK
clk => fTap_din2_reg1[11].CLK
clk => fTap_din2_reg1[12].CLK
clk => fTap_din2_reg1[13].CLK
clk => fTap_din2_reg1[14].CLK
clk => fTap_din2_reg1[15].CLK
clk => fTap_din2_reg2[0].CLK
clk => fTap_din2_reg2[1].CLK
clk => fTap_din2_reg2[2].CLK
clk => fTap_din2_reg2[3].CLK
clk => fTap_din2_reg2[4].CLK
clk => fTap_din2_reg2[5].CLK
clk => fTap_din2_reg2[6].CLK
clk => fTap_din2_reg2[7].CLK
clk => fTap_din2_reg2[8].CLK
clk => fTap_din2_reg2[9].CLK
clk => fTap_din2_reg2[10].CLK
clk => fTap_din2_reg2[11].CLK
clk => fTap_din2_reg2[12].CLK
clk => fTap_din2_reg2[13].CLK
clk => fTap_din2_reg2[14].CLK
clk => fTap_din2_reg2[15].CLK
clk => fTap_din1_reg1[0].CLK
clk => fTap_din1_reg1[1].CLK
clk => fTap_din1_reg1[2].CLK
clk => fTap_din1_reg1[3].CLK
clk => fTap_din1_reg1[4].CLK
clk => fTap_din1_reg1[5].CLK
clk => fTap_din1_reg1[6].CLK
clk => fTap_din1_reg1[7].CLK
clk => fTap_din1_reg1[8].CLK
clk => fTap_din1_reg1[9].CLK
clk => fTap_din1_reg1[10].CLK
clk => fTap_din1_reg1[11].CLK
clk => fTap_din1_reg1[12].CLK
clk => fTap_din1_reg1[13].CLK
clk => fTap_din1_reg1[14].CLK
clk => fTap_din1_reg1[15].CLK
clk => fTap_din1_reg2[0].CLK
clk => fTap_din1_reg2[1].CLK
clk => fTap_din1_reg2[2].CLK
clk => fTap_din1_reg2[3].CLK
clk => fTap_din1_reg2[4].CLK
clk => fTap_din1_reg2[5].CLK
clk => fTap_din1_reg2[6].CLK
clk => fTap_din1_reg2[7].CLK
clk => fTap_din1_reg2[8].CLK
clk => fTap_din1_reg2[9].CLK
clk => fTap_din1_reg2[10].CLK
clk => fTap_din1_reg2[11].CLK
clk => fTap_din1_reg2[12].CLK
clk => fTap_din1_reg2[13].CLK
clk => fTap_din1_reg2[14].CLK
clk => fTap_din1_reg2[15].CLK
clk => fTap_din1_reg3[0].CLK
clk => fTap_din1_reg3[1].CLK
clk => fTap_din1_reg3[2].CLK
clk => fTap_din1_reg3[3].CLK
clk => fTap_din1_reg3[4].CLK
clk => fTap_din1_reg3[5].CLK
clk => fTap_din1_reg3[6].CLK
clk => fTap_din1_reg3[7].CLK
clk => fTap_din1_reg3[8].CLK
clk => fTap_din1_reg3[9].CLK
clk => fTap_din1_reg3[10].CLK
clk => fTap_din1_reg3[11].CLK
clk => fTap_din1_reg3[12].CLK
clk => fTap_din1_reg3[13].CLK
clk => fTap_din1_reg3[14].CLK
clk => fTap_din1_reg3[15].CLK
clk => fTap_addout_reg[0].CLK
clk => fTap_addout_reg[1].CLK
clk => fTap_addout_reg[2].CLK
clk => fTap_addout_reg[3].CLK
clk => fTap_addout_reg[4].CLK
clk => fTap_addout_reg[5].CLK
clk => fTap_addout_reg[6].CLK
clk => fTap_addout_reg[7].CLK
clk => fTap_addout_reg[8].CLK
clk => fTap_addout_reg[9].CLK
clk => fTap_addout_reg[10].CLK
clk => fTap_addout_reg[11].CLK
clk => fTap_addout_reg[12].CLK
clk => fTap_addout_reg[13].CLK
clk => fTap_addout_reg[14].CLK
clk => fTap_addout_reg[15].CLK
clk => fTap_addout_reg[16].CLK
clk => fTap_addout_reg[17].CLK
clk => fTap_addout_reg[18].CLK
clk => fTap_addout_reg[19].CLK
clk => fTap_addout_reg[20].CLK
clk => fTap_addout_reg[21].CLK
clk => fTap_addout_reg[22].CLK
clk => fTap_addout_reg[23].CLK
clk => fTap_addout_reg[24].CLK
clk => fTap_addout_reg[25].CLK
clk => fTap_addout_reg[26].CLK
clk => fTap_addout_reg[27].CLK
clk => fTap_addout_reg[28].CLK
clk => fTap_addout_reg[29].CLK
clk => fTap_addout_reg[30].CLK
clk => fTap_addout_reg[31].CLK
clk => fTap_addout_reg[32].CLK
clk => fTap_addout_reg[33].CLK
clk => fTap_addout_reg[34].CLK
enb => fTap_coef_reg1[0].ENA
enb => fTap_coef_reg1[1].ENA
enb => fTap_coef_reg1[2].ENA
enb => fTap_coef_reg1[3].ENA
enb => fTap_coef_reg1[4].ENA
enb => fTap_coef_reg1[5].ENA
enb => fTap_coef_reg1[6].ENA
enb => fTap_coef_reg1[7].ENA
enb => fTap_coef_reg1[8].ENA
enb => fTap_coef_reg1[9].ENA
enb => fTap_coef_reg1[10].ENA
enb => fTap_coef_reg1[11].ENA
enb => fTap_coef_reg1[12].ENA
enb => fTap_coef_reg1[13].ENA
enb => fTap_coef_reg1[14].ENA
enb => fTap_coef_reg1[15].ENA
enb => fTap_coef_reg2[0].ENA
enb => fTap_coef_reg2[1].ENA
enb => fTap_coef_reg2[2].ENA
enb => fTap_coef_reg2[3].ENA
enb => fTap_coef_reg2[4].ENA
enb => fTap_coef_reg2[5].ENA
enb => fTap_coef_reg2[6].ENA
enb => fTap_coef_reg2[7].ENA
enb => fTap_coef_reg2[8].ENA
enb => fTap_coef_reg2[9].ENA
enb => fTap_coef_reg2[10].ENA
enb => fTap_coef_reg2[11].ENA
enb => fTap_coef_reg2[12].ENA
enb => fTap_coef_reg2[13].ENA
enb => fTap_coef_reg2[14].ENA
enb => fTap_coef_reg2[15].ENA
enb => fTap_din2_reg1[0].ENA
enb => fTap_din2_reg1[1].ENA
enb => fTap_din2_reg1[2].ENA
enb => fTap_din2_reg1[3].ENA
enb => fTap_din2_reg1[4].ENA
enb => fTap_din2_reg1[5].ENA
enb => fTap_din2_reg1[6].ENA
enb => fTap_din2_reg1[7].ENA
enb => fTap_din2_reg1[8].ENA
enb => fTap_din2_reg1[9].ENA
enb => fTap_din2_reg1[10].ENA
enb => fTap_din2_reg1[11].ENA
enb => fTap_din2_reg1[12].ENA
enb => fTap_din2_reg1[13].ENA
enb => fTap_din2_reg1[14].ENA
enb => fTap_din2_reg1[15].ENA
enb => fTap_din2_reg2[0].ENA
enb => fTap_din2_reg2[1].ENA
enb => fTap_din2_reg2[2].ENA
enb => fTap_din2_reg2[3].ENA
enb => fTap_din2_reg2[4].ENA
enb => fTap_din2_reg2[5].ENA
enb => fTap_din2_reg2[6].ENA
enb => fTap_din2_reg2[7].ENA
enb => fTap_din2_reg2[8].ENA
enb => fTap_din2_reg2[9].ENA
enb => fTap_din2_reg2[10].ENA
enb => fTap_din2_reg2[11].ENA
enb => fTap_din2_reg2[12].ENA
enb => fTap_din2_reg2[13].ENA
enb => fTap_din2_reg2[14].ENA
enb => fTap_din2_reg2[15].ENA
enb => fTap_din1_reg1[0].ENA
enb => fTap_din1_reg1[1].ENA
enb => fTap_din1_reg1[2].ENA
enb => fTap_din1_reg1[3].ENA
enb => fTap_din1_reg1[4].ENA
enb => fTap_din1_reg1[5].ENA
enb => fTap_din1_reg1[6].ENA
enb => fTap_din1_reg1[7].ENA
enb => fTap_din1_reg1[8].ENA
enb => fTap_din1_reg1[9].ENA
enb => fTap_din1_reg1[10].ENA
enb => fTap_din1_reg1[11].ENA
enb => fTap_din1_reg1[12].ENA
enb => fTap_din1_reg1[13].ENA
enb => fTap_din1_reg1[14].ENA
enb => fTap_din1_reg1[15].ENA
enb => fTap_din1_reg2[0].ENA
enb => fTap_din1_reg2[1].ENA
enb => fTap_din1_reg2[2].ENA
enb => fTap_din1_reg2[3].ENA
enb => fTap_din1_reg2[4].ENA
enb => fTap_din1_reg2[5].ENA
enb => fTap_din1_reg2[6].ENA
enb => fTap_din1_reg2[7].ENA
enb => fTap_din1_reg2[8].ENA
enb => fTap_din1_reg2[9].ENA
enb => fTap_din1_reg2[10].ENA
enb => fTap_din1_reg2[11].ENA
enb => fTap_din1_reg2[12].ENA
enb => fTap_din1_reg2[13].ENA
enb => fTap_din1_reg2[14].ENA
enb => fTap_din1_reg2[15].ENA
enb => fTap_din1_reg3[0].ENA
enb => fTap_din1_reg3[1].ENA
enb => fTap_din1_reg3[2].ENA
enb => fTap_din1_reg3[3].ENA
enb => fTap_din1_reg3[4].ENA
enb => fTap_din1_reg3[5].ENA
enb => fTap_din1_reg3[6].ENA
enb => fTap_din1_reg3[7].ENA
enb => fTap_din1_reg3[8].ENA
enb => fTap_din1_reg3[9].ENA
enb => fTap_din1_reg3[10].ENA
enb => fTap_din1_reg3[11].ENA
enb => fTap_din1_reg3[12].ENA
enb => fTap_din1_reg3[13].ENA
enb => fTap_din1_reg3[14].ENA
enb => fTap_din1_reg3[15].ENA
enb => fTap_addout_reg[0].ENA
enb => fTap_addout_reg[1].ENA
enb => fTap_addout_reg[2].ENA
enb => fTap_addout_reg[3].ENA
enb => fTap_addout_reg[4].ENA
enb => fTap_addout_reg[5].ENA
enb => fTap_addout_reg[6].ENA
enb => fTap_addout_reg[7].ENA
enb => fTap_addout_reg[8].ENA
enb => fTap_addout_reg[9].ENA
enb => fTap_addout_reg[10].ENA
enb => fTap_addout_reg[11].ENA
enb => fTap_addout_reg[12].ENA
enb => fTap_addout_reg[13].ENA
enb => fTap_addout_reg[14].ENA
enb => fTap_addout_reg[15].ENA
enb => fTap_addout_reg[16].ENA
enb => fTap_addout_reg[17].ENA
enb => fTap_addout_reg[18].ENA
enb => fTap_addout_reg[19].ENA
enb => fTap_addout_reg[20].ENA
enb => fTap_addout_reg[21].ENA
enb => fTap_addout_reg[22].ENA
enb => fTap_addout_reg[23].ENA
enb => fTap_addout_reg[24].ENA
enb => fTap_addout_reg[25].ENA
enb => fTap_addout_reg[26].ENA
enb => fTap_addout_reg[27].ENA
enb => fTap_addout_reg[28].ENA
enb => fTap_addout_reg[29].ENA
enb => fTap_addout_reg[30].ENA
enb => fTap_addout_reg[31].ENA
enb => fTap_addout_reg[32].ENA
enb => fTap_addout_reg[33].ENA
enb => fTap_addout_reg[34].ENA
din_re[0] => fTap_din1_reg1[0].DATAIN
din_re[1] => fTap_din1_reg1[1].DATAIN
din_re[2] => fTap_din1_reg1[2].DATAIN
din_re[3] => fTap_din1_reg1[3].DATAIN
din_re[4] => fTap_din1_reg1[4].DATAIN
din_re[5] => fTap_din1_reg1[5].DATAIN
din_re[6] => fTap_din1_reg1[6].DATAIN
din_re[7] => fTap_din1_reg1[7].DATAIN
din_re[8] => fTap_din1_reg1[8].DATAIN
din_re[9] => fTap_din1_reg1[9].DATAIN
din_re[10] => fTap_din1_reg1[10].DATAIN
din_re[11] => fTap_din1_reg1[11].DATAIN
din_re[12] => fTap_din1_reg1[12].DATAIN
din_re[13] => fTap_din1_reg1[13].DATAIN
din_re[14] => fTap_din1_reg1[14].DATAIN
din_re[15] => fTap_din1_reg1[15].DATAIN
preAddIn[0] => fTap_din2_reg1[0].DATAIN
preAddIn[1] => fTap_din2_reg1[1].DATAIN
preAddIn[2] => fTap_din2_reg1[2].DATAIN
preAddIn[3] => fTap_din2_reg1[3].DATAIN
preAddIn[4] => fTap_din2_reg1[4].DATAIN
preAddIn[5] => fTap_din2_reg1[5].DATAIN
preAddIn[6] => fTap_din2_reg1[6].DATAIN
preAddIn[7] => fTap_din2_reg1[7].DATAIN
preAddIn[8] => fTap_din2_reg1[8].DATAIN
preAddIn[9] => fTap_din2_reg1[9].DATAIN
preAddIn[10] => fTap_din2_reg1[10].DATAIN
preAddIn[11] => fTap_din2_reg1[11].DATAIN
preAddIn[12] => fTap_din2_reg1[12].DATAIN
preAddIn[13] => fTap_din2_reg1[13].DATAIN
preAddIn[14] => fTap_din2_reg1[14].DATAIN
preAddIn[15] => fTap_din2_reg1[15].DATAIN
coeff[0] => fTap_coef_reg1[0].DATAIN
coeff[1] => fTap_coef_reg1[1].DATAIN
coeff[2] => fTap_coef_reg1[2].DATAIN
coeff[3] => fTap_coef_reg1[3].DATAIN
coeff[4] => fTap_coef_reg1[4].DATAIN
coeff[5] => fTap_coef_reg1[5].DATAIN
coeff[6] => fTap_coef_reg1[6].DATAIN
coeff[7] => fTap_coef_reg1[7].DATAIN
coeff[8] => fTap_coef_reg1[8].DATAIN
coeff[9] => fTap_coef_reg1[9].DATAIN
coeff[10] => fTap_coef_reg1[10].DATAIN
coeff[11] => fTap_coef_reg1[11].DATAIN
coeff[12] => fTap_coef_reg1[12].DATAIN
coeff[13] => fTap_coef_reg1[13].DATAIN
coeff[14] => fTap_coef_reg1[14].DATAIN
coeff[15] => fTap_coef_reg1[15].DATAIN
sumIn[0] => Add1.IN35
sumIn[1] => Add1.IN34
sumIn[2] => Add1.IN33
sumIn[3] => Add1.IN32
sumIn[4] => Add1.IN31
sumIn[5] => Add1.IN30
sumIn[6] => Add1.IN29
sumIn[7] => Add1.IN28
sumIn[8] => Add1.IN27
sumIn[9] => Add1.IN26
sumIn[10] => Add1.IN25
sumIn[11] => Add1.IN24
sumIn[12] => Add1.IN23
sumIn[13] => Add1.IN22
sumIn[14] => Add1.IN21
sumIn[15] => Add1.IN20
sumIn[16] => Add1.IN19
sumIn[17] => Add1.IN18
sumIn[18] => Add1.IN17
sumIn[19] => Add1.IN16
sumIn[20] => Add1.IN15
sumIn[21] => Add1.IN14
sumIn[22] => Add1.IN13
sumIn[23] => Add1.IN12
sumIn[24] => Add1.IN11
sumIn[25] => Add1.IN10
sumIn[26] => Add1.IN9
sumIn[27] => Add1.IN8
sumIn[28] => Add1.IN7
sumIn[29] => Add1.IN6
sumIn[30] => Add1.IN5
sumIn[31] => Add1.IN4
sumIn[32] => Add1.IN3
sumIn[33] => Add1.IN2
sumIn[34] => Add1.IN1
sumOut[0] <= fTap_addout_reg[0].DB_MAX_OUTPUT_PORT_TYPE
sumOut[1] <= fTap_addout_reg[1].DB_MAX_OUTPUT_PORT_TYPE
sumOut[2] <= fTap_addout_reg[2].DB_MAX_OUTPUT_PORT_TYPE
sumOut[3] <= fTap_addout_reg[3].DB_MAX_OUTPUT_PORT_TYPE
sumOut[4] <= fTap_addout_reg[4].DB_MAX_OUTPUT_PORT_TYPE
sumOut[5] <= fTap_addout_reg[5].DB_MAX_OUTPUT_PORT_TYPE
sumOut[6] <= fTap_addout_reg[6].DB_MAX_OUTPUT_PORT_TYPE
sumOut[7] <= fTap_addout_reg[7].DB_MAX_OUTPUT_PORT_TYPE
sumOut[8] <= fTap_addout_reg[8].DB_MAX_OUTPUT_PORT_TYPE
sumOut[9] <= fTap_addout_reg[9].DB_MAX_OUTPUT_PORT_TYPE
sumOut[10] <= fTap_addout_reg[10].DB_MAX_OUTPUT_PORT_TYPE
sumOut[11] <= fTap_addout_reg[11].DB_MAX_OUTPUT_PORT_TYPE
sumOut[12] <= fTap_addout_reg[12].DB_MAX_OUTPUT_PORT_TYPE
sumOut[13] <= fTap_addout_reg[13].DB_MAX_OUTPUT_PORT_TYPE
sumOut[14] <= fTap_addout_reg[14].DB_MAX_OUTPUT_PORT_TYPE
sumOut[15] <= fTap_addout_reg[15].DB_MAX_OUTPUT_PORT_TYPE
sumOut[16] <= fTap_addout_reg[16].DB_MAX_OUTPUT_PORT_TYPE
sumOut[17] <= fTap_addout_reg[17].DB_MAX_OUTPUT_PORT_TYPE
sumOut[18] <= fTap_addout_reg[18].DB_MAX_OUTPUT_PORT_TYPE
sumOut[19] <= fTap_addout_reg[19].DB_MAX_OUTPUT_PORT_TYPE
sumOut[20] <= fTap_addout_reg[20].DB_MAX_OUTPUT_PORT_TYPE
sumOut[21] <= fTap_addout_reg[21].DB_MAX_OUTPUT_PORT_TYPE
sumOut[22] <= fTap_addout_reg[22].DB_MAX_OUTPUT_PORT_TYPE
sumOut[23] <= fTap_addout_reg[23].DB_MAX_OUTPUT_PORT_TYPE
sumOut[24] <= fTap_addout_reg[24].DB_MAX_OUTPUT_PORT_TYPE
sumOut[25] <= fTap_addout_reg[25].DB_MAX_OUTPUT_PORT_TYPE
sumOut[26] <= fTap_addout_reg[26].DB_MAX_OUTPUT_PORT_TYPE
sumOut[27] <= fTap_addout_reg[27].DB_MAX_OUTPUT_PORT_TYPE
sumOut[28] <= fTap_addout_reg[28].DB_MAX_OUTPUT_PORT_TYPE
sumOut[29] <= fTap_addout_reg[29].DB_MAX_OUTPUT_PORT_TYPE
sumOut[30] <= fTap_addout_reg[30].DB_MAX_OUTPUT_PORT_TYPE
sumOut[31] <= fTap_addout_reg[31].DB_MAX_OUTPUT_PORT_TYPE
sumOut[32] <= fTap_addout_reg[32].DB_MAX_OUTPUT_PORT_TYPE
sumOut[33] <= fTap_addout_reg[33].DB_MAX_OUTPUT_PORT_TYPE
sumOut[34] <= fTap_addout_reg[34].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|FilterTapSystolicPreAdd:u_filterTap1
clk => fTap_coef_reg1[0].CLK
clk => fTap_coef_reg1[1].CLK
clk => fTap_coef_reg1[2].CLK
clk => fTap_coef_reg1[3].CLK
clk => fTap_coef_reg1[4].CLK
clk => fTap_coef_reg1[5].CLK
clk => fTap_coef_reg1[6].CLK
clk => fTap_coef_reg1[7].CLK
clk => fTap_coef_reg1[8].CLK
clk => fTap_coef_reg1[9].CLK
clk => fTap_coef_reg1[10].CLK
clk => fTap_coef_reg1[11].CLK
clk => fTap_coef_reg1[12].CLK
clk => fTap_coef_reg1[13].CLK
clk => fTap_coef_reg1[14].CLK
clk => fTap_coef_reg1[15].CLK
clk => fTap_coef_reg2[0].CLK
clk => fTap_coef_reg2[1].CLK
clk => fTap_coef_reg2[2].CLK
clk => fTap_coef_reg2[3].CLK
clk => fTap_coef_reg2[4].CLK
clk => fTap_coef_reg2[5].CLK
clk => fTap_coef_reg2[6].CLK
clk => fTap_coef_reg2[7].CLK
clk => fTap_coef_reg2[8].CLK
clk => fTap_coef_reg2[9].CLK
clk => fTap_coef_reg2[10].CLK
clk => fTap_coef_reg2[11].CLK
clk => fTap_coef_reg2[12].CLK
clk => fTap_coef_reg2[13].CLK
clk => fTap_coef_reg2[14].CLK
clk => fTap_coef_reg2[15].CLK
clk => fTap_din2_reg1[0].CLK
clk => fTap_din2_reg1[1].CLK
clk => fTap_din2_reg1[2].CLK
clk => fTap_din2_reg1[3].CLK
clk => fTap_din2_reg1[4].CLK
clk => fTap_din2_reg1[5].CLK
clk => fTap_din2_reg1[6].CLK
clk => fTap_din2_reg1[7].CLK
clk => fTap_din2_reg1[8].CLK
clk => fTap_din2_reg1[9].CLK
clk => fTap_din2_reg1[10].CLK
clk => fTap_din2_reg1[11].CLK
clk => fTap_din2_reg1[12].CLK
clk => fTap_din2_reg1[13].CLK
clk => fTap_din2_reg1[14].CLK
clk => fTap_din2_reg1[15].CLK
clk => fTap_din2_reg2[0].CLK
clk => fTap_din2_reg2[1].CLK
clk => fTap_din2_reg2[2].CLK
clk => fTap_din2_reg2[3].CLK
clk => fTap_din2_reg2[4].CLK
clk => fTap_din2_reg2[5].CLK
clk => fTap_din2_reg2[6].CLK
clk => fTap_din2_reg2[7].CLK
clk => fTap_din2_reg2[8].CLK
clk => fTap_din2_reg2[9].CLK
clk => fTap_din2_reg2[10].CLK
clk => fTap_din2_reg2[11].CLK
clk => fTap_din2_reg2[12].CLK
clk => fTap_din2_reg2[13].CLK
clk => fTap_din2_reg2[14].CLK
clk => fTap_din2_reg2[15].CLK
clk => fTap_din1_reg1[0].CLK
clk => fTap_din1_reg1[1].CLK
clk => fTap_din1_reg1[2].CLK
clk => fTap_din1_reg1[3].CLK
clk => fTap_din1_reg1[4].CLK
clk => fTap_din1_reg1[5].CLK
clk => fTap_din1_reg1[6].CLK
clk => fTap_din1_reg1[7].CLK
clk => fTap_din1_reg1[8].CLK
clk => fTap_din1_reg1[9].CLK
clk => fTap_din1_reg1[10].CLK
clk => fTap_din1_reg1[11].CLK
clk => fTap_din1_reg1[12].CLK
clk => fTap_din1_reg1[13].CLK
clk => fTap_din1_reg1[14].CLK
clk => fTap_din1_reg1[15].CLK
clk => fTap_din1_reg2[0].CLK
clk => fTap_din1_reg2[1].CLK
clk => fTap_din1_reg2[2].CLK
clk => fTap_din1_reg2[3].CLK
clk => fTap_din1_reg2[4].CLK
clk => fTap_din1_reg2[5].CLK
clk => fTap_din1_reg2[6].CLK
clk => fTap_din1_reg2[7].CLK
clk => fTap_din1_reg2[8].CLK
clk => fTap_din1_reg2[9].CLK
clk => fTap_din1_reg2[10].CLK
clk => fTap_din1_reg2[11].CLK
clk => fTap_din1_reg2[12].CLK
clk => fTap_din1_reg2[13].CLK
clk => fTap_din1_reg2[14].CLK
clk => fTap_din1_reg2[15].CLK
clk => fTap_din1_reg3[0].CLK
clk => fTap_din1_reg3[1].CLK
clk => fTap_din1_reg3[2].CLK
clk => fTap_din1_reg3[3].CLK
clk => fTap_din1_reg3[4].CLK
clk => fTap_din1_reg3[5].CLK
clk => fTap_din1_reg3[6].CLK
clk => fTap_din1_reg3[7].CLK
clk => fTap_din1_reg3[8].CLK
clk => fTap_din1_reg3[9].CLK
clk => fTap_din1_reg3[10].CLK
clk => fTap_din1_reg3[11].CLK
clk => fTap_din1_reg3[12].CLK
clk => fTap_din1_reg3[13].CLK
clk => fTap_din1_reg3[14].CLK
clk => fTap_din1_reg3[15].CLK
clk => fTap_addout_reg[0].CLK
clk => fTap_addout_reg[1].CLK
clk => fTap_addout_reg[2].CLK
clk => fTap_addout_reg[3].CLK
clk => fTap_addout_reg[4].CLK
clk => fTap_addout_reg[5].CLK
clk => fTap_addout_reg[6].CLK
clk => fTap_addout_reg[7].CLK
clk => fTap_addout_reg[8].CLK
clk => fTap_addout_reg[9].CLK
clk => fTap_addout_reg[10].CLK
clk => fTap_addout_reg[11].CLK
clk => fTap_addout_reg[12].CLK
clk => fTap_addout_reg[13].CLK
clk => fTap_addout_reg[14].CLK
clk => fTap_addout_reg[15].CLK
clk => fTap_addout_reg[16].CLK
clk => fTap_addout_reg[17].CLK
clk => fTap_addout_reg[18].CLK
clk => fTap_addout_reg[19].CLK
clk => fTap_addout_reg[20].CLK
clk => fTap_addout_reg[21].CLK
clk => fTap_addout_reg[22].CLK
clk => fTap_addout_reg[23].CLK
clk => fTap_addout_reg[24].CLK
clk => fTap_addout_reg[25].CLK
clk => fTap_addout_reg[26].CLK
clk => fTap_addout_reg[27].CLK
clk => fTap_addout_reg[28].CLK
clk => fTap_addout_reg[29].CLK
clk => fTap_addout_reg[30].CLK
clk => fTap_addout_reg[31].CLK
clk => fTap_addout_reg[32].CLK
clk => fTap_addout_reg[33].CLK
clk => fTap_addout_reg[34].CLK
enb => fTap_coef_reg1[0].ENA
enb => fTap_coef_reg1[1].ENA
enb => fTap_coef_reg1[2].ENA
enb => fTap_coef_reg1[3].ENA
enb => fTap_coef_reg1[4].ENA
enb => fTap_coef_reg1[5].ENA
enb => fTap_coef_reg1[6].ENA
enb => fTap_coef_reg1[7].ENA
enb => fTap_coef_reg1[8].ENA
enb => fTap_coef_reg1[9].ENA
enb => fTap_coef_reg1[10].ENA
enb => fTap_coef_reg1[11].ENA
enb => fTap_coef_reg1[12].ENA
enb => fTap_coef_reg1[13].ENA
enb => fTap_coef_reg1[14].ENA
enb => fTap_coef_reg1[15].ENA
enb => fTap_coef_reg2[0].ENA
enb => fTap_coef_reg2[1].ENA
enb => fTap_coef_reg2[2].ENA
enb => fTap_coef_reg2[3].ENA
enb => fTap_coef_reg2[4].ENA
enb => fTap_coef_reg2[5].ENA
enb => fTap_coef_reg2[6].ENA
enb => fTap_coef_reg2[7].ENA
enb => fTap_coef_reg2[8].ENA
enb => fTap_coef_reg2[9].ENA
enb => fTap_coef_reg2[10].ENA
enb => fTap_coef_reg2[11].ENA
enb => fTap_coef_reg2[12].ENA
enb => fTap_coef_reg2[13].ENA
enb => fTap_coef_reg2[14].ENA
enb => fTap_coef_reg2[15].ENA
enb => fTap_din2_reg1[0].ENA
enb => fTap_din2_reg1[1].ENA
enb => fTap_din2_reg1[2].ENA
enb => fTap_din2_reg1[3].ENA
enb => fTap_din2_reg1[4].ENA
enb => fTap_din2_reg1[5].ENA
enb => fTap_din2_reg1[6].ENA
enb => fTap_din2_reg1[7].ENA
enb => fTap_din2_reg1[8].ENA
enb => fTap_din2_reg1[9].ENA
enb => fTap_din2_reg1[10].ENA
enb => fTap_din2_reg1[11].ENA
enb => fTap_din2_reg1[12].ENA
enb => fTap_din2_reg1[13].ENA
enb => fTap_din2_reg1[14].ENA
enb => fTap_din2_reg1[15].ENA
enb => fTap_din2_reg2[0].ENA
enb => fTap_din2_reg2[1].ENA
enb => fTap_din2_reg2[2].ENA
enb => fTap_din2_reg2[3].ENA
enb => fTap_din2_reg2[4].ENA
enb => fTap_din2_reg2[5].ENA
enb => fTap_din2_reg2[6].ENA
enb => fTap_din2_reg2[7].ENA
enb => fTap_din2_reg2[8].ENA
enb => fTap_din2_reg2[9].ENA
enb => fTap_din2_reg2[10].ENA
enb => fTap_din2_reg2[11].ENA
enb => fTap_din2_reg2[12].ENA
enb => fTap_din2_reg2[13].ENA
enb => fTap_din2_reg2[14].ENA
enb => fTap_din2_reg2[15].ENA
enb => fTap_din1_reg1[0].ENA
enb => fTap_din1_reg1[1].ENA
enb => fTap_din1_reg1[2].ENA
enb => fTap_din1_reg1[3].ENA
enb => fTap_din1_reg1[4].ENA
enb => fTap_din1_reg1[5].ENA
enb => fTap_din1_reg1[6].ENA
enb => fTap_din1_reg1[7].ENA
enb => fTap_din1_reg1[8].ENA
enb => fTap_din1_reg1[9].ENA
enb => fTap_din1_reg1[10].ENA
enb => fTap_din1_reg1[11].ENA
enb => fTap_din1_reg1[12].ENA
enb => fTap_din1_reg1[13].ENA
enb => fTap_din1_reg1[14].ENA
enb => fTap_din1_reg1[15].ENA
enb => fTap_din1_reg2[0].ENA
enb => fTap_din1_reg2[1].ENA
enb => fTap_din1_reg2[2].ENA
enb => fTap_din1_reg2[3].ENA
enb => fTap_din1_reg2[4].ENA
enb => fTap_din1_reg2[5].ENA
enb => fTap_din1_reg2[6].ENA
enb => fTap_din1_reg2[7].ENA
enb => fTap_din1_reg2[8].ENA
enb => fTap_din1_reg2[9].ENA
enb => fTap_din1_reg2[10].ENA
enb => fTap_din1_reg2[11].ENA
enb => fTap_din1_reg2[12].ENA
enb => fTap_din1_reg2[13].ENA
enb => fTap_din1_reg2[14].ENA
enb => fTap_din1_reg2[15].ENA
enb => fTap_din1_reg3[0].ENA
enb => fTap_din1_reg3[1].ENA
enb => fTap_din1_reg3[2].ENA
enb => fTap_din1_reg3[3].ENA
enb => fTap_din1_reg3[4].ENA
enb => fTap_din1_reg3[5].ENA
enb => fTap_din1_reg3[6].ENA
enb => fTap_din1_reg3[7].ENA
enb => fTap_din1_reg3[8].ENA
enb => fTap_din1_reg3[9].ENA
enb => fTap_din1_reg3[10].ENA
enb => fTap_din1_reg3[11].ENA
enb => fTap_din1_reg3[12].ENA
enb => fTap_din1_reg3[13].ENA
enb => fTap_din1_reg3[14].ENA
enb => fTap_din1_reg3[15].ENA
enb => fTap_addout_reg[0].ENA
enb => fTap_addout_reg[1].ENA
enb => fTap_addout_reg[2].ENA
enb => fTap_addout_reg[3].ENA
enb => fTap_addout_reg[4].ENA
enb => fTap_addout_reg[5].ENA
enb => fTap_addout_reg[6].ENA
enb => fTap_addout_reg[7].ENA
enb => fTap_addout_reg[8].ENA
enb => fTap_addout_reg[9].ENA
enb => fTap_addout_reg[10].ENA
enb => fTap_addout_reg[11].ENA
enb => fTap_addout_reg[12].ENA
enb => fTap_addout_reg[13].ENA
enb => fTap_addout_reg[14].ENA
enb => fTap_addout_reg[15].ENA
enb => fTap_addout_reg[16].ENA
enb => fTap_addout_reg[17].ENA
enb => fTap_addout_reg[18].ENA
enb => fTap_addout_reg[19].ENA
enb => fTap_addout_reg[20].ENA
enb => fTap_addout_reg[21].ENA
enb => fTap_addout_reg[22].ENA
enb => fTap_addout_reg[23].ENA
enb => fTap_addout_reg[24].ENA
enb => fTap_addout_reg[25].ENA
enb => fTap_addout_reg[26].ENA
enb => fTap_addout_reg[27].ENA
enb => fTap_addout_reg[28].ENA
enb => fTap_addout_reg[29].ENA
enb => fTap_addout_reg[30].ENA
enb => fTap_addout_reg[31].ENA
enb => fTap_addout_reg[32].ENA
enb => fTap_addout_reg[33].ENA
enb => fTap_addout_reg[34].ENA
din_re[0] => fTap_din1_reg1[0].DATAIN
din_re[1] => fTap_din1_reg1[1].DATAIN
din_re[2] => fTap_din1_reg1[2].DATAIN
din_re[3] => fTap_din1_reg1[3].DATAIN
din_re[4] => fTap_din1_reg1[4].DATAIN
din_re[5] => fTap_din1_reg1[5].DATAIN
din_re[6] => fTap_din1_reg1[6].DATAIN
din_re[7] => fTap_din1_reg1[7].DATAIN
din_re[8] => fTap_din1_reg1[8].DATAIN
din_re[9] => fTap_din1_reg1[9].DATAIN
din_re[10] => fTap_din1_reg1[10].DATAIN
din_re[11] => fTap_din1_reg1[11].DATAIN
din_re[12] => fTap_din1_reg1[12].DATAIN
din_re[13] => fTap_din1_reg1[13].DATAIN
din_re[14] => fTap_din1_reg1[14].DATAIN
din_re[15] => fTap_din1_reg1[15].DATAIN
preAddIn[0] => fTap_din2_reg1[0].DATAIN
preAddIn[1] => fTap_din2_reg1[1].DATAIN
preAddIn[2] => fTap_din2_reg1[2].DATAIN
preAddIn[3] => fTap_din2_reg1[3].DATAIN
preAddIn[4] => fTap_din2_reg1[4].DATAIN
preAddIn[5] => fTap_din2_reg1[5].DATAIN
preAddIn[6] => fTap_din2_reg1[6].DATAIN
preAddIn[7] => fTap_din2_reg1[7].DATAIN
preAddIn[8] => fTap_din2_reg1[8].DATAIN
preAddIn[9] => fTap_din2_reg1[9].DATAIN
preAddIn[10] => fTap_din2_reg1[10].DATAIN
preAddIn[11] => fTap_din2_reg1[11].DATAIN
preAddIn[12] => fTap_din2_reg1[12].DATAIN
preAddIn[13] => fTap_din2_reg1[13].DATAIN
preAddIn[14] => fTap_din2_reg1[14].DATAIN
preAddIn[15] => fTap_din2_reg1[15].DATAIN
coeff[0] => fTap_coef_reg1[0].DATAIN
coeff[1] => fTap_coef_reg1[1].DATAIN
coeff[2] => fTap_coef_reg1[2].DATAIN
coeff[3] => fTap_coef_reg1[3].DATAIN
coeff[4] => fTap_coef_reg1[4].DATAIN
coeff[5] => fTap_coef_reg1[5].DATAIN
coeff[6] => fTap_coef_reg1[6].DATAIN
coeff[7] => fTap_coef_reg1[7].DATAIN
coeff[8] => fTap_coef_reg1[8].DATAIN
coeff[9] => fTap_coef_reg1[9].DATAIN
coeff[10] => fTap_coef_reg1[10].DATAIN
coeff[11] => fTap_coef_reg1[11].DATAIN
coeff[12] => fTap_coef_reg1[12].DATAIN
coeff[13] => fTap_coef_reg1[13].DATAIN
coeff[14] => fTap_coef_reg1[14].DATAIN
coeff[15] => fTap_coef_reg1[15].DATAIN
sumIn[0] => Add1.IN35
sumIn[1] => Add1.IN34
sumIn[2] => Add1.IN33
sumIn[3] => Add1.IN32
sumIn[4] => Add1.IN31
sumIn[5] => Add1.IN30
sumIn[6] => Add1.IN29
sumIn[7] => Add1.IN28
sumIn[8] => Add1.IN27
sumIn[9] => Add1.IN26
sumIn[10] => Add1.IN25
sumIn[11] => Add1.IN24
sumIn[12] => Add1.IN23
sumIn[13] => Add1.IN22
sumIn[14] => Add1.IN21
sumIn[15] => Add1.IN20
sumIn[16] => Add1.IN19
sumIn[17] => Add1.IN18
sumIn[18] => Add1.IN17
sumIn[19] => Add1.IN16
sumIn[20] => Add1.IN15
sumIn[21] => Add1.IN14
sumIn[22] => Add1.IN13
sumIn[23] => Add1.IN12
sumIn[24] => Add1.IN11
sumIn[25] => Add1.IN10
sumIn[26] => Add1.IN9
sumIn[27] => Add1.IN8
sumIn[28] => Add1.IN7
sumIn[29] => Add1.IN6
sumIn[30] => Add1.IN5
sumIn[31] => Add1.IN4
sumIn[32] => Add1.IN3
sumIn[33] => Add1.IN2
sumIn[34] => Add1.IN1
sumOut[0] <= fTap_addout_reg[0].DB_MAX_OUTPUT_PORT_TYPE
sumOut[1] <= fTap_addout_reg[1].DB_MAX_OUTPUT_PORT_TYPE
sumOut[2] <= fTap_addout_reg[2].DB_MAX_OUTPUT_PORT_TYPE
sumOut[3] <= fTap_addout_reg[3].DB_MAX_OUTPUT_PORT_TYPE
sumOut[4] <= fTap_addout_reg[4].DB_MAX_OUTPUT_PORT_TYPE
sumOut[5] <= fTap_addout_reg[5].DB_MAX_OUTPUT_PORT_TYPE
sumOut[6] <= fTap_addout_reg[6].DB_MAX_OUTPUT_PORT_TYPE
sumOut[7] <= fTap_addout_reg[7].DB_MAX_OUTPUT_PORT_TYPE
sumOut[8] <= fTap_addout_reg[8].DB_MAX_OUTPUT_PORT_TYPE
sumOut[9] <= fTap_addout_reg[9].DB_MAX_OUTPUT_PORT_TYPE
sumOut[10] <= fTap_addout_reg[10].DB_MAX_OUTPUT_PORT_TYPE
sumOut[11] <= fTap_addout_reg[11].DB_MAX_OUTPUT_PORT_TYPE
sumOut[12] <= fTap_addout_reg[12].DB_MAX_OUTPUT_PORT_TYPE
sumOut[13] <= fTap_addout_reg[13].DB_MAX_OUTPUT_PORT_TYPE
sumOut[14] <= fTap_addout_reg[14].DB_MAX_OUTPUT_PORT_TYPE
sumOut[15] <= fTap_addout_reg[15].DB_MAX_OUTPUT_PORT_TYPE
sumOut[16] <= fTap_addout_reg[16].DB_MAX_OUTPUT_PORT_TYPE
sumOut[17] <= fTap_addout_reg[17].DB_MAX_OUTPUT_PORT_TYPE
sumOut[18] <= fTap_addout_reg[18].DB_MAX_OUTPUT_PORT_TYPE
sumOut[19] <= fTap_addout_reg[19].DB_MAX_OUTPUT_PORT_TYPE
sumOut[20] <= fTap_addout_reg[20].DB_MAX_OUTPUT_PORT_TYPE
sumOut[21] <= fTap_addout_reg[21].DB_MAX_OUTPUT_PORT_TYPE
sumOut[22] <= fTap_addout_reg[22].DB_MAX_OUTPUT_PORT_TYPE
sumOut[23] <= fTap_addout_reg[23].DB_MAX_OUTPUT_PORT_TYPE
sumOut[24] <= fTap_addout_reg[24].DB_MAX_OUTPUT_PORT_TYPE
sumOut[25] <= fTap_addout_reg[25].DB_MAX_OUTPUT_PORT_TYPE
sumOut[26] <= fTap_addout_reg[26].DB_MAX_OUTPUT_PORT_TYPE
sumOut[27] <= fTap_addout_reg[27].DB_MAX_OUTPUT_PORT_TYPE
sumOut[28] <= fTap_addout_reg[28].DB_MAX_OUTPUT_PORT_TYPE
sumOut[29] <= fTap_addout_reg[29].DB_MAX_OUTPUT_PORT_TYPE
sumOut[30] <= fTap_addout_reg[30].DB_MAX_OUTPUT_PORT_TYPE
sumOut[31] <= fTap_addout_reg[31].DB_MAX_OUTPUT_PORT_TYPE
sumOut[32] <= fTap_addout_reg[32].DB_MAX_OUTPUT_PORT_TYPE
sumOut[33] <= fTap_addout_reg[33].DB_MAX_OUTPUT_PORT_TYPE
sumOut[34] <= fTap_addout_reg[34].DB_MAX_OUTPUT_PORT_TYPE


|test1_quartus|myCNT09:inst5|Discrete_FIR_Filter:u_Discrete_FIR_Filter|FilterTapSystolicPreAdd:u_filterTap2
clk => fTap_coef_reg1[0].CLK
clk => fTap_coef_reg1[1].CLK
clk => fTap_coef_reg1[2].CLK
clk => fTap_coef_reg1[3].CLK
clk => fTap_coef_reg1[4].CLK
clk => fTap_coef_reg1[5].CLK
clk => fTap_coef_reg1[6].CLK
clk => fTap_coef_reg1[7].CLK
clk => fTap_coef_reg1[8].CLK
clk => fTap_coef_reg1[9].CLK
clk => fTap_coef_reg1[10].CLK
clk => fTap_coef_reg1[11].CLK
clk => fTap_coef_reg1[12].CLK
clk => fTap_coef_reg1[13].CLK
clk => fTap_coef_reg1[14].CLK
clk => fTap_coef_reg1[15].CLK
clk => fTap_coef_reg2[0].CLK
clk => fTap_coef_reg2[1].CLK
clk => fTap_coef_reg2[2].CLK
clk => fTap_coef_reg2[3].CLK
clk => fTap_coef_reg2[4].CLK
clk => fTap_coef_reg2[5].CLK
clk => fTap_coef_reg2[6].CLK
clk => fTap_coef_reg2[7].CLK
clk => fTap_coef_reg2[8].CLK
clk => fTap_coef_reg2[9].CLK
clk => fTap_coef_reg2[10].CLK
clk => fTap_coef_reg2[11].CLK
clk => fTap_coef_reg2[12].CLK
clk => fTap_coef_reg2[13].CLK
clk => fTap_coef_reg2[14].CLK
clk => fTap_coef_reg2[15].CLK
clk => fTap_din2_reg1[0].CLK
clk => fTap_din2_reg1[1].CLK
clk => fTap_din2_reg1[2].CLK
clk => fTap_din2_reg1[3].CLK
clk => fTap_din2_reg1[4].CLK
clk => fTap_din2_reg1[5].CLK
clk => fTap_din2_reg1[6].CLK
clk => fTap_din2_reg1[7].CLK
clk => fTap_din2_reg1[8].CLK
clk => fTap_din2_reg1[9].CLK
clk => fTap_din2_reg1[10].CLK
clk => fTap_din2_reg1[11].CLK
clk => fTap_din2_reg1[12].CLK
clk => fTap_din2_reg1[13].CLK
clk => fTap_din2_reg1[14].CLK
clk => fTap_din2_reg1[15].CLK
clk => fTap_din2_reg2[0].CLK
clk => fTap_din2_reg2[1].CLK
clk => fTap_din2_reg2[2].CLK
clk => fTap_din2_reg2[3].CLK
clk => fTap_din2_reg2[4].CLK
clk => fTap_din2_reg2[5].CLK
clk => fTap_din2_reg2[6].CLK
clk => fTap_din2_reg2[7].CLK
clk => fTap_din2_reg2[8].CLK
clk => fTap_din2_reg2[9].CLK
clk => fTap_din2_reg2[10].CLK
clk => fTap_din2_reg2[11].CLK
clk => fTap_din2_reg2[12].CLK
clk => fTap_din2_reg2[13].CLK
clk => fTap_din2_reg2[14].CLK
clk => fTap_din2_reg2[15].CLK
clk => fTap_din1_reg1[0].CLK
clk => fTap_din1_reg1[1].CLK
clk => fTap_din1_reg1[2].CLK
clk => fTap_din1_reg1[3].CLK
clk => fTap_din1_reg1[4].CLK
clk => fTap_din1_reg1[5].CLK
clk => fTap_din1_reg1[6].CLK
clk => fTap_din1_reg1[7].CLK
clk => fTap_din1_reg1[8].CLK
clk => fTap_din1_reg1[9].CLK
clk => fTap_din1_reg1[10].CLK
clk => fTap_din1_reg1[11].CLK
clk => fTap_din1_reg1[12].CLK
clk => fTap_din1_reg1[13].CLK
clk => fTap_din1_reg1[14].CLK
clk => fTap_din1_reg1[15].CLK
clk => fTap_din1_reg2[0].CLK
clk => fTap_din1_reg2[1].CLK
clk => fTap_din1_reg2[2].CLK
clk => fTap_din1_reg2[3].CLK
clk => fTap_din1_reg2[4].CLK
clk => fTap_din1_reg2[5].CLK
clk => fTap_din1_reg2[6].CLK
clk => fTap_din1_reg2[7].CLK
clk => fTap_din1_reg2[8].CLK
clk => fTap_din1_reg2[9].CLK
clk => fTap_din1_reg2[10].CLK
clk => fTap_din1_reg2[11].CLK
clk => fTap_din1_reg2[12].CLK
clk => fTap_din1_reg2[13].CLK
clk => fTap_din1_reg2[14].CLK
clk => fTap_din1_reg2[15].CLK
clk => fTap_din1_reg3[0].CLK
clk => fTap_din1_reg3[1].CLK
clk => fTap_din1_reg3[2].CLK
clk => fTap_din1_reg3[3].CLK
clk => fTap_din1_reg3[4].CLK
clk => fTap_din1_reg3[5].CLK
clk => fTap_din1_reg3[6].CLK
clk => fTap_din1_reg3[7].CLK
clk => fTap_din1_reg3[8].CLK
clk => fTap_din1_reg3[9].CLK
clk => fTap_din1_reg3[10].CLK
clk => fTap_din1_reg3[11].CLK
clk => fTap_din1_reg3[12].CLK
clk => fTap_din1_reg3[13].CLK
clk => fTap_din1_reg3[14].CLK
clk => fTap_din1_reg3[15].CLK
clk => fTap_addout_reg[0].CLK
clk => fTap_addout_reg[1].CLK
clk => fTap_addout_reg[2].CLK
clk => fTap_addout_reg[3].CLK
clk => fTap_addout_reg[4].CLK
clk => fTap_addout_reg[5].CLK
clk => fTap_addout_reg[6].CLK
clk => fTap_addout_reg[7].CLK
clk => fTap_addout_reg[8].CLK
clk => fTap_addout_reg[9].CLK
clk => fTap_addout_reg[10].CLK
clk => fTap_addout_reg[11].CLK
clk => fTap_addout_reg[12].CLK
clk => fTap_addout_reg[13].CLK
clk => fTap_addout_reg[14].CLK
clk => fTap_addout_reg[15].CLK
clk => fTap_addout_reg[16].CLK
clk => fTap_addout_reg[17].CLK
clk => fTap_addout_reg[18].CLK
clk => fTap_addout_reg[19].CLK
clk => fTap_addout_reg[20].CLK
clk => fTap_addout_reg[21].CLK
clk => fTap_addout_reg[22].CLK
clk => fTap_addout_reg[23].CLK
clk => fTap_addout_reg[24].CLK
clk => fTap_addout_reg[25].CLK
clk => fTap_addout_reg[26].CLK
clk => fTap_addout_reg[27].CLK
clk => fTap_addout_reg[28].CLK
clk => fTap_addout_reg[29].CLK
clk => fTap_addout_reg[30].CLK
clk => fTap_addout_reg[31].CLK
clk => fTap_addout_reg[32].CLK
clk => fTap_addout_reg[33].CLK
clk => fTap_addout_reg[34].CLK
enb => fTap_coef_reg1[0].ENA
enb => fTap_coef_reg1[1].ENA
enb => fTap_coef_reg1[2].ENA
enb => fTap_coef_reg1[3].ENA
enb => fTap_coef_reg1[4].ENA
enb => fTap_coef_reg1[5].ENA
enb => fTap_coef_reg1[6].ENA
enb => fTap_coef_reg1[7].ENA
enb => fTap_coef_reg1[8].ENA
enb => fTap_coef_reg1[9].ENA
enb => fTap_coef_reg1[10].ENA
enb => fTap_coef_reg1[11].ENA
enb => fTap_coef_reg1[12].ENA
enb => fTap_coef_reg1[13].ENA
enb => fTap_coef_reg1[14].ENA
enb => fTap_coef_reg1[15].ENA
enb => fTap_coef_reg2[0].ENA
enb => fTap_coef_reg2[1].ENA
enb => fTap_coef_reg2[2].ENA
enb => fTap_coef_reg2[3].ENA
enb => fTap_coef_reg2[4].ENA
enb => fTap_coef_reg2[5].ENA
enb => fTap_coef_reg2[6].ENA
enb => fTap_coef_reg2[7].ENA
enb => fTap_coef_reg2[8].ENA
enb => fTap_coef_reg2[9].ENA
enb => fTap_coef_reg2[10].ENA
enb => fTap_coef_reg2[11].ENA
enb => fTap_coef_reg2[12].ENA
enb => fTap_coef_reg2[13].ENA
enb => fTap_coef_reg2[14].ENA
enb => fTap_coef_reg2[15].ENA
enb => fTap_din2_reg1[0].ENA
enb => fTap_din2_reg1[1].ENA
enb => fTap_din2_reg1[2].ENA
enb => fTap_din2_reg1[3].ENA
enb => fTap_din2_reg1[4].ENA
enb => fTap_din2_reg1[5].ENA
enb => fTap_din2_reg1[6].ENA
enb => fTap_din2_reg1[7].ENA
enb => fTap_din2_reg1[8].ENA
enb => fTap_din2_reg1[9].ENA
enb => fTap_din2_reg1[10].ENA
enb => fTap_din2_reg1[11].ENA
enb => fTap_din2_reg1[12].ENA
enb => fTap_din2_reg1[13].ENA
enb => fTap_din2_reg1[14].ENA
enb => fTap_din2_reg1[15].ENA
enb => fTap_din2_reg2[0].ENA
enb => fTap_din2_reg2[1].ENA
enb => fTap_din2_reg2[2].ENA
enb => fTap_din2_reg2[3].ENA
enb => fTap_din2_reg2[4].ENA
enb => fTap_din2_reg2[5].ENA
enb => fTap_din2_reg2[6].ENA
enb => fTap_din2_reg2[7].ENA
enb => fTap_din2_reg2[8].ENA
enb => fTap_din2_reg2[9].ENA
enb => fTap_din2_reg2[10].ENA
enb => fTap_din2_reg2[11].ENA
enb => fTap_din2_reg2[12].ENA
enb => fTap_din2_reg2[13].ENA
enb => fTap_din2_reg2[14].ENA
enb => fTap_din2_reg2[15].ENA
enb => fTap_din1_reg1[0].ENA
enb => fTap_din1_reg1[1].ENA
enb => fTap_din1_reg1[2].ENA
enb => fTap_din1_reg1[3].ENA
enb => fTap_din1_reg1[4].ENA
enb => fTap_din1_reg1[5].ENA
enb => fTap_din1_reg1[6].ENA
enb => fTap_din1_reg1[7].ENA
enb => fTap_din1_reg1[8].ENA
enb => fTap_din1_reg1[9].ENA
enb => fTap_din1_reg1[10].ENA
enb => fTap_din1_reg1[11].ENA
enb => fTap_din1_reg1[12].ENA
enb => fTap_din1_reg1[13].ENA
enb => fTap_din1_reg1[14].ENA
enb => fTap_din1_reg1[15].ENA
enb => fTap_din1_reg2[0].ENA
enb => fTap_din1_reg2[1].ENA
enb => fTap_din1_reg2[2].ENA
enb => fTap_din1_reg2[3].ENA
enb => fTap_din1_reg2[4].ENA
enb => fTap_din1_reg2[5].ENA
enb => fTap_din1_reg2[6].ENA
enb => fTap_din1_reg2[7].ENA
enb => fTap_din1_reg2[8].ENA
enb => fTap_din1_reg2[9].ENA
enb => fTap_din1_reg2[10].ENA
enb => fTap_din1_reg2[11].ENA
enb => fTap_din1_reg2[12].ENA
enb => fTap_din1_reg2[13].ENA
enb => fTap_din1_reg2[14].ENA
enb => fTap_din1_reg2[15].ENA
enb => fTap_din1_reg3[0].ENA
enb => fTap_din1_reg3[1].ENA
enb => fTap_din1_reg3[2].ENA
enb => fTap_din1_reg3[3].ENA
enb => fTap_din1_reg3[4].ENA
enb => fTap_din1_reg3[5].ENA
enb => fTap_din1_reg3[6].ENA
enb => fTap_din1_reg3[7].ENA
enb => fTap_din1_reg3[8].ENA
enb => fTap_din1_reg3[9].ENA
enb => fTap_din1_reg3[10].ENA
enb => fTap_din1_reg3[11].ENA
enb => fTap_din1_reg3[12].ENA
enb => fTap_din1_reg3[13].ENA
enb => fTap_din1_reg3[14].ENA
enb => fTap_din1_reg3[15].ENA
enb => fTap_addout_reg[0].ENA
enb => fTap_addout_reg[1].ENA
enb => fTap_addout_reg[2].ENA
enb => fTap_addout_reg[3].ENA
enb => fTap_addout_reg[4].ENA
enb => fTap_addout_reg[5].ENA
enb => fTap_addout_reg[6].ENA
enb => fTap_addout_reg[7].ENA
enb => fTap_addout_reg[8].ENA
enb => fTap_addout_reg[9].ENA
enb => fTap_addout_reg[10].ENA
enb => fTap_addout_reg[11].ENA
enb => fTap_addout_reg[12].ENA
enb => fTap_addout_reg[13].ENA
enb => fTap_addout_reg[14].ENA
enb => fTap_addout_reg[15].ENA
enb => fTap_addout_reg[16].ENA
enb => fTap_addout_reg[17].ENA
enb => fTap_addout_reg[18].ENA
enb => fTap_addout_reg[19].ENA
enb => fTap_addout_reg[20].ENA
enb => fTap_addout_reg[21].ENA
enb => fTap_addout_reg[22].ENA
enb => fTap_addout_reg[23].ENA
enb => fTap_addout_reg[24].ENA
enb => fTap_addout_reg[25].ENA
enb => fTap_addout_reg[26].ENA
enb => fTap_addout_reg[27].ENA
enb => fTap_addout_reg[28].ENA
enb => fTap_addout_reg[29].ENA
enb => fTap_addout_reg[30].ENA
enb => fTap_addout_reg[31].ENA
enb => fTap_addout_reg[32].ENA
enb => fTap_addout_reg[33].ENA
enb => fTap_addout_reg[34].ENA
din_re[0] => fTap_din1_reg1[0].DATAIN
din_re[1] => fTap_din1_reg1[1].DATAIN
din_re[2] => fTap_din1_reg1[2].DATAIN
din_re[3] => fTap_din1_reg1[3].DATAIN
din_re[4] => fTap_din1_reg1[4].DATAIN
din_re[5] => fTap_din1_reg1[5].DATAIN
din_re[6] => fTap_din1_reg1[6].DATAIN
din_re[7] => fTap_din1_reg1[7].DATAIN
din_re[8] => fTap_din1_reg1[8].DATAIN
din_re[9] => fTap_din1_reg1[9].DATAIN
din_re[10] => fTap_din1_reg1[10].DATAIN
din_re[11] => fTap_din1_reg1[11].DATAIN
din_re[12] => fTap_din1_reg1[12].DATAIN
din_re[13] => fTap_din1_reg1[13].DATAIN
din_re[14] => fTap_din1_reg1[14].DATAIN
din_re[15] => fTap_din1_reg1[15].DATAIN
preAddIn[0] => fTap_din2_reg1[0].DATAIN
preAddIn[1] => fTap_din2_reg1[1].DATAIN
preAddIn[2] => fTap_din2_reg1[2].DATAIN
preAddIn[3] => fTap_din2_reg1[3].DATAIN
preAddIn[4] => fTap_din2_reg1[4].DATAIN
preAddIn[5] => fTap_din2_reg1[5].DATAIN
preAddIn[6] => fTap_din2_reg1[6].DATAIN
preAddIn[7] => fTap_din2_reg1[7].DATAIN
preAddIn[8] => fTap_din2_reg1[8].DATAIN
preAddIn[9] => fTap_din2_reg1[9].DATAIN
preAddIn[10] => fTap_din2_reg1[10].DATAIN
preAddIn[11] => fTap_din2_reg1[11].DATAIN
preAddIn[12] => fTap_din2_reg1[12].DATAIN
preAddIn[13] => fTap_din2_reg1[13].DATAIN
preAddIn[14] => fTap_din2_reg1[14].DATAIN
preAddIn[15] => fTap_din2_reg1[15].DATAIN
coeff[0] => fTap_coef_reg1[0].DATAIN
coeff[1] => fTap_coef_reg1[1].DATAIN
coeff[2] => fTap_coef_reg1[2].DATAIN
coeff[3] => fTap_coef_reg1[3].DATAIN
coeff[4] => fTap_coef_reg1[4].DATAIN
coeff[5] => fTap_coef_reg1[5].DATAIN
coeff[6] => fTap_coef_reg1[6].DATAIN
coeff[7] => fTap_coef_reg1[7].DATAIN
coeff[8] => fTap_coef_reg1[8].DATAIN
coeff[9] => fTap_coef_reg1[9].DATAIN
coeff[10] => fTap_coef_reg1[10].DATAIN
coeff[11] => fTap_coef_reg1[11].DATAIN
coeff[12] => fTap_coef_reg1[12].DATAIN
coeff[13] => fTap_coef_reg1[13].DATAIN
coeff[14] => fTap_coef_reg1[14].DATAIN
coeff[15] => fTap_coef_reg1[15].DATAIN
sumIn[0] => Add1.IN35
sumIn[1] => Add1.IN34
sumIn[2] => Add1.IN33
sumIn[3] => Add1.IN32
sumIn[4] => Add1.IN31
sumIn[5] => Add1.IN30
sumIn[6] => Add1.IN29
sumIn[7] => Add1.IN28
sumIn[8] => Add1.IN27
sumIn[9] => Add1.IN26
sumIn[10] => Add1.IN25
sumIn[11] => Add1.IN24
sumIn[12] => Add1.IN23
sumIn[13] => Add1.IN22
sumIn[14] => Add1.IN21
sumIn[15] => Add1.IN20
sumIn[16] => Add1.IN19
sumIn[17] => Add1.IN18
sumIn[18] => Add1.IN17
sumIn[19] => Add1.IN16
sumIn[20] => Add1.IN15
sumIn[21] => Add1.IN14
sumIn[22] => Add1.IN13
sumIn[23] => Add1.IN12
sumIn[24] => Add1.IN11
sumIn[25] => Add1.IN10
sumIn[26] => Add1.IN9
sumIn[27] => Add1.IN8
sumIn[28] => Add1.IN7
sumIn[29] => Add1.IN6
sumIn[30] => Add1.IN5
sumIn[31] => Add1.IN4
sumIn[32] => Add1.IN3
sumIn[33] => Add1.IN2
sumIn[34] => Add1.IN1
sumOut[0] <= fTap_addout_reg[0].DB_MAX_OUTPUT_PORT_TYPE
sumOut[1] <= fTap_addout_reg[1].DB_MAX_OUTPUT_PORT_TYPE
sumOut[2] <= fTap_addout_reg[2].DB_MAX_OUTPUT_PORT_TYPE
sumOut[3] <= fTap_addout_reg[3].DB_MAX_OUTPUT_PORT_TYPE
sumOut[4] <= fTap_addout_reg[4].DB_MAX_OUTPUT_PORT_TYPE
sumOut[5] <= fTap_addout_reg[5].DB_MAX_OUTPUT_PORT_TYPE
sumOut[6] <= fTap_addout_reg[6].DB_MAX_OUTPUT_PORT_TYPE
sumOut[7] <= fTap_addout_reg[7].DB_MAX_OUTPUT_PORT_TYPE
sumOut[8] <= fTap_addout_reg[8].DB_MAX_OUTPUT_PORT_TYPE
sumOut[9] <= fTap_addout_reg[9].DB_MAX_OUTPUT_PORT_TYPE
sumOut[10] <= fTap_addout_reg[10].DB_MAX_OUTPUT_PORT_TYPE
sumOut[11] <= fTap_addout_reg[11].DB_MAX_OUTPUT_PORT_TYPE
sumOut[12] <= fTap_addout_reg[12].DB_MAX_OUTPUT_PORT_TYPE
sumOut[13] <= fTap_addout_reg[13].DB_MAX_OUTPUT_PORT_TYPE
sumOut[14] <= fTap_addout_reg[14].DB_MAX_OUTPUT_PORT_TYPE
sumOut[15] <= fTap_addout_reg[15].DB_MAX_OUTPUT_PORT_TYPE
sumOut[16] <= fTap_addout_reg[16].DB_MAX_OUTPUT_PORT_TYPE
sumOut[17] <= fTap_addout_reg[17].DB_MAX_OUTPUT_PORT_TYPE
sumOut[18] <= fTap_addout_reg[18].DB_MAX_OUTPUT_PORT_TYPE
sumOut[19] <= fTap_addout_reg[19].DB_MAX_OUTPUT_PORT_TYPE
sumOut[20] <= fTap_addout_reg[20].DB_MAX_OUTPUT_PORT_TYPE
sumOut[21] <= fTap_addout_reg[21].DB_MAX_OUTPUT_PORT_TYPE
sumOut[22] <= fTap_addout_reg[22].DB_MAX_OUTPUT_PORT_TYPE
sumOut[23] <= fTap_addout_reg[23].DB_MAX_OUTPUT_PORT_TYPE
sumOut[24] <= fTap_addout_reg[24].DB_MAX_OUTPUT_PORT_TYPE
sumOut[25] <= fTap_addout_reg[25].DB_MAX_OUTPUT_PORT_TYPE
sumOut[26] <= fTap_addout_reg[26].DB_MAX_OUTPUT_PORT_TYPE
sumOut[27] <= fTap_addout_reg[27].DB_MAX_OUTPUT_PORT_TYPE
sumOut[28] <= fTap_addout_reg[28].DB_MAX_OUTPUT_PORT_TYPE
sumOut[29] <= fTap_addout_reg[29].DB_MAX_OUTPUT_PORT_TYPE
sumOut[30] <= fTap_addout_reg[30].DB_MAX_OUTPUT_PORT_TYPE
sumOut[31] <= fTap_addout_reg[31].DB_MAX_OUTPUT_PORT_TYPE
sumOut[32] <= fTap_addout_reg[32].DB_MAX_OUTPUT_PORT_TYPE
sumOut[33] <= fTap_addout_reg[33].DB_MAX_OUTPUT_PORT_TYPE
sumOut[34] <= fTap_addout_reg[34].DB_MAX_OUTPUT_PORT_TYPE


