//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-31442593
// Cuda compilation tools, release 11.7, V11.7.99
// Based on NVVM 7.0.1
//

.version 7.7
.target sm_52
.address_size 64

	// .globl	blur

.visible .entry blur(
	.param .u64 blur_param_0,
	.param .u64 blur_param_1,
	.param .u32 blur_param_2,
	.param .u32 blur_param_3,
	.param .u64 blur_param_4,
	.param .u32 blur_param_5
)
{
	.reg .pred 	%p<9>;
	.reg .b16 	%rs<8>;
	.reg .f32 	%f<34>;
	.reg .b32 	%r<79>;
	.reg .b64 	%rd<37>;


	ld.param.u64 	%rd4, [blur_param_0];
	ld.param.u64 	%rd3, [blur_param_1];
	ld.param.u32 	%r33, [blur_param_2];
	ld.param.u32 	%r34, [blur_param_3];
	ld.param.u64 	%rd5, [blur_param_4];
	ld.param.u32 	%r35, [blur_param_5];
	cvta.to.global.u64 	%rd1, %rd4;
	cvta.to.global.u64 	%rd2, %rd5;
	mov.u32 	%r36, %ntid.x;
	mov.u32 	%r37, %ctaid.x;
	mov.u32 	%r38, %tid.x;
	mad.lo.s32 	%r1, %r37, %r36, %r38;
	mov.u32 	%r39, %ntid.y;
	mov.u32 	%r40, %ctaid.y;
	mov.u32 	%r41, %tid.y;
	mad.lo.s32 	%r2, %r40, %r39, %r41;
	setp.ge.u32 	%p1, %r2, %r34;
	setp.ge.u32 	%p2, %r1, %r33;
	or.pred  	%p3, %p2, %p1;
	@%p3 bra 	$L__BB0_10;

	shr.u32 	%r3, %r35, 1;
	neg.s32 	%r73, %r3;
	setp.lt.s32 	%p4, %r3, %r73;
	mov.f32 	%f32, 0f00000000;
	@%p4 bra 	$L__BB0_9;

	add.s32 	%r5, %r34, -1;
	and.b32  	%r6, %r35, -2;
	or.b32  	%r42, %r6, 1;
	mov.u32 	%r43, 1;
	and.b32  	%r7, %r42, 3;
	mov.u32 	%r44, 3;
	sub.s32 	%r45, %r1, %r3;
	add.s32 	%r8, %r33, -1;
	min.u32 	%r9, %r8, %r45;
	sub.s32 	%r10, %r43, %r3;
	add.s32 	%r46, %r10, %r1;
	min.u32 	%r11, %r8, %r46;
	add.s32 	%r47, %r46, 1;
	min.u32 	%r12, %r8, %r47;
	sub.s32 	%r13, %r44, %r3;
	add.s32 	%r14, %r3, 3;
	add.s32 	%r15, %r1, 3;
	setp.eq.s32 	%p5, %r7, 1;
	setp.lt.u32 	%p6, %r6, 3;

$L__BB0_3:
	add.s32 	%r48, %r73, %r2;
	min.u32 	%r49, %r5, %r48;
	add.s32 	%r50, %r73, %r3;
	mul.lo.s32 	%r17, %r50, %r35;
	mul.lo.s32 	%r18, %r49, %r33;
	mul.wide.u32 	%rd6, %r17, 4;
	add.s64 	%rd7, %rd2, %rd6;
	add.s32 	%r51, %r9, %r18;
	cvt.u64.u32 	%rd8, %r51;
	add.s64 	%rd9, %rd1, %rd8;
	ld.global.u8 	%rs1, [%rd9];
	cvt.rn.f32.u16 	%f11, %rs1;
	ld.global.f32 	%f12, [%rd7];
	fma.rn.f32 	%f32, %f12, %f11, %f32;
	mov.u32 	%r74, %r10;
	@%p5 bra 	$L__BB0_5;

	add.s32 	%r52, %r17, 1;
	mul.wide.u32 	%rd10, %r52, 4;
	add.s64 	%rd11, %rd2, %rd10;
	add.s32 	%r53, %r11, %r18;
	cvt.u64.u32 	%rd12, %r53;
	add.s64 	%rd13, %rd1, %rd12;
	ld.global.u8 	%rs2, [%rd13];
	cvt.rn.f32.u16 	%f13, %rs2;
	ld.global.f32 	%f14, [%rd11];
	fma.rn.f32 	%f15, %f14, %f13, %f32;
	add.s32 	%r54, %r17, 2;
	mul.wide.u32 	%rd14, %r54, 4;
	add.s64 	%rd15, %rd2, %rd14;
	add.s32 	%r55, %r12, %r18;
	cvt.u64.u32 	%rd16, %r55;
	add.s64 	%rd17, %rd1, %rd16;
	ld.global.u8 	%rs3, [%rd17];
	cvt.rn.f32.u16 	%f16, %rs3;
	ld.global.f32 	%f17, [%rd15];
	fma.rn.f32 	%f32, %f17, %f16, %f15;
	mov.u32 	%r74, %r13;

$L__BB0_5:
	@%p6 bra 	$L__BB0_8;

	add.s32 	%r78, %r74, -1;
	add.s32 	%r56, %r14, %r74;
	add.s32 	%r77, %r56, %r17;
	add.s32 	%r76, %r15, %r74;
	add.s32 	%r57, %r3, %r74;
	add.s32 	%r75, %r57, %r17;

$L__BB0_7:
	add.s32 	%r58, %r76, -3;
	min.u32 	%r59, %r8, %r58;
	mul.wide.u32 	%rd18, %r75, 4;
	add.s64 	%rd19, %rd2, %rd18;
	add.s32 	%r60, %r59, %r18;
	cvt.u64.u32 	%rd20, %r60;
	add.s64 	%rd21, %rd1, %rd20;
	ld.global.u8 	%rs4, [%rd21];
	cvt.rn.f32.u16 	%f18, %rs4;
	ld.global.f32 	%f19, [%rd19];
	fma.rn.f32 	%f20, %f19, %f18, %f32;
	add.s32 	%r61, %r76, -2;
	min.u32 	%r62, %r8, %r61;
	add.s32 	%r63, %r77, -2;
	mul.wide.u32 	%rd22, %r63, 4;
	add.s64 	%rd23, %rd2, %rd22;
	add.s32 	%r64, %r62, %r18;
	cvt.u64.u32 	%rd24, %r64;
	add.s64 	%rd25, %rd1, %rd24;
	ld.global.u8 	%rs5, [%rd25];
	cvt.rn.f32.u16 	%f21, %rs5;
	ld.global.f32 	%f22, [%rd23];
	fma.rn.f32 	%f23, %f22, %f21, %f20;
	add.s32 	%r65, %r76, -1;
	min.u32 	%r66, %r8, %r65;
	add.s32 	%r67, %r77, -1;
	mul.wide.u32 	%rd26, %r67, 4;
	add.s64 	%rd27, %rd2, %rd26;
	add.s32 	%r68, %r66, %r18;
	cvt.u64.u32 	%rd28, %r68;
	add.s64 	%rd29, %rd1, %rd28;
	ld.global.u8 	%rs6, [%rd29];
	cvt.rn.f32.u16 	%f24, %rs6;
	ld.global.f32 	%f25, [%rd27];
	fma.rn.f32 	%f26, %f25, %f24, %f23;
	min.u32 	%r69, %r8, %r76;
	mul.wide.u32 	%rd30, %r77, 4;
	add.s64 	%rd31, %rd2, %rd30;
	add.s32 	%r70, %r69, %r18;
	cvt.u64.u32 	%rd32, %r70;
	add.s64 	%rd33, %rd1, %rd32;
	ld.global.u8 	%rs7, [%rd33];
	cvt.rn.f32.u16 	%f27, %rs7;
	ld.global.f32 	%f28, [%rd31];
	fma.rn.f32 	%f32, %f28, %f27, %f26;
	add.s32 	%r76, %r76, 4;
	add.s32 	%r78, %r78, 4;
	setp.lt.s32 	%p7, %r78, %r3;
	add.s32 	%r30, %r77, 4;
	add.s32 	%r75, %r77, 1;
	mov.u32 	%r77, %r30;
	@%p7 bra 	$L__BB0_7;

$L__BB0_8:
	add.s32 	%r32, %r73, 1;
	setp.lt.s32 	%p8, %r73, %r3;
	mov.u32 	%r73, %r32;
	@%p8 bra 	$L__BB0_3;

$L__BB0_9:
	cvt.rzi.u32.f32 	%r71, %f32;
	mad.lo.s32 	%r72, %r2, %r33, %r1;
	cvt.u64.u32 	%rd34, %r72;
	cvta.to.global.u64 	%rd35, %rd3;
	add.s64 	%rd36, %rd35, %rd34;
	st.global.u8 	[%rd36], %r71;

$L__BB0_10:
	ret;

}

