## 1. 实验内容

sram 读写测试实例 

sram相对于dram

sram，static RAM是一种一步传输的易失存储器，读写传输较快，控制时序不复杂

sram不需要刷新电路既能保存它内部存储的数据，性能较高，集成度较低（芯片体积大），功耗较大

DRAM每隔一段时间要刷新充电一次，否则内部的数据就会消失

DRAM同样面积可以做出更大容量的存储

异步SRAM（Asynchronous SRAM）的容量从4 Kb到64 Mb。SRAM的快速访问使得异步SRAM适用于小型的cache很小的嵌入式处理器的主内存，这种处理器广泛用于工业电子设备、测量设备、硬盘、网络设备等等。

SRAM是比DRAM更为昂贵，但更为快速、低功耗（仅空闲状态）。因此SRAM首选用于带宽要求高。SRAM比起DRAM更为容易控制，也更是随机访问。由于复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于更高储存密度低成本的应用，如PC内存。

SRAM功耗取决于它的访问频率。如果用高频率访问SRAM，其功耗比DRAM大得多。有的SRAM在全带宽时功耗达到几个瓦特量级。另一方面，SRAM如果用于温和的时钟频率的微处理器，其功耗将非常小，在空闲状态时功耗可以忽略不计—几个微瓦特级别。



## 2. 实验所用技术

实验代码分为三个模块

sram_wr：顶层模块，没有逻辑，只例化了功能模块

test_timing：产生读写信号，读写地址，写入数据，接收读出数据并与写入数据比较，若正确，则点亮，否则熄灭

sram_ctrl：这个模块的逻辑是从fpga芯片控制sram芯片，在合适的时刻产生sram芯片的片选，输出使能，写入使能，并将test_timing模块中的地址和数据输入正确。

实验中用到了状态机和inout口TODO

## 3. 实验遇到的困难及解决办法

inout 的使用与仿真

## 4. 实验所学到的知识

状态机的一段式写法，两段式写法，三段式写法，moore型状态机，mealy型状态机吗，具体参考工程vivado_fsm

inout口的使用

设置方向

使用：

```verilog
inout sram_data;
always@(posedge clk or negedge rst)
	if(!rst)
		sdlink <= 1'b0;
	else if(cstate == WRT0)
		sdlink <= 1'b1;
	else if(cstate == WRT1)
		sdlink <= 1'b0;
assign sram_data = sdlink? sram_wdata : 8'hzz;
```



仿真：

```verilog
wire [7:0]sram_data;
wire [7:0]sram_datar;
always @(negedge sram_oe_n) begin//sram_oe_n输出选通信号 低电平有效
	slink <= 1;
	sram_datar <= sram_addr[7:0];
    @(posedge sram_cs_n);//片选信号 低电平有效
	slink <= 0;
end 
assign sram_data = slink ? sram_datar : 8'hzz;  
```



