TimeQuest Timing Analyzer report for prueba_generic
Mon May 16 10:15:30 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'DF_HZ:DF1|Clk_aux'
 14. Slow 1200mV 85C Model Hold: 'DF_HZ:DF1|Clk_aux'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'
 25. Slow 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'
 35. Fast 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; prueba_generic                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CLK               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }               ;
; DF_HZ:DF1|Clk_aux ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DF_HZ:DF1|Clk_aux } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 201.37 MHz ; 201.37 MHz      ; CLK               ;                                                ;
; 450.65 MHz ; 437.64 MHz      ; DF_HZ:DF1|Clk_aux ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -3.966 ; -58.656       ;
; DF_HZ:DF1|Clk_aux ; -1.219 ; -12.495       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; DF_HZ:DF1|Clk_aux ; 0.403 ; 0.000         ;
; CLK               ; 0.442 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; CLK               ; -3.000 ; -41.550              ;
; DF_HZ:DF1|Clk_aux ; -1.285 ; -28.270              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.966 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.884      ;
; -3.816 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.734      ;
; -3.793 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.711      ;
; -3.714 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.631      ;
; -3.656 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.581      ;
; -3.599 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.524      ;
; -3.467 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.392      ;
; -3.465 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.383      ;
; -3.431 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.356      ;
; -3.426 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.344      ;
; -3.420 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.345      ;
; -3.395 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.320      ;
; -3.374 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.299      ;
; -3.338 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.263      ;
; -3.336 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.254      ;
; -3.310 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.235      ;
; -3.277 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.194      ;
; -3.255 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.173      ;
; -3.232 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.150      ;
; -3.124 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.049      ;
; -3.054 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.972      ;
; -2.972 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.890      ;
; -2.968 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.893      ;
; -2.958 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.876      ;
; -2.886 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.803      ;
; -2.863 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.780      ;
; -2.840 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.751      ;
; -2.792 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.709      ;
; -2.782 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.700      ;
; -2.718 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.636      ;
; -2.706 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.617      ;
; -2.693 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.610      ;
; -2.688 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.606      ;
; -2.688 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.606      ;
; -2.684 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.602      ;
; -2.684 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.602      ;
; -2.675 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.586      ;
; -2.638 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.556      ;
; -2.568 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.478      ;
; -2.568 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.486      ;
; -2.565 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.483      ;
; -2.545 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.463      ;
; -2.542 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.467      ;
; -2.538 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.456      ;
; -2.538 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.456      ;
; -2.534 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.452      ;
; -2.534 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.452      ;
; -2.515 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.433      ;
; -2.515 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.433      ;
; -2.511 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.429      ;
; -2.506 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.431      ;
; -2.504 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.422      ;
; -2.481 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.406      ;
; -2.473 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.391      ;
; -2.469 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.387      ;
; -2.466 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.383      ;
; -2.454 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.379      ;
; -2.443 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.368      ;
; -2.436 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.353      ;
; -2.436 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.353      ;
; -2.432 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.349      ;
; -2.432 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.349      ;
; -2.424 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.349      ;
; -2.423 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.348      ;
; -2.418 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.343      ;
; -2.413 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.331      ;
; -2.412 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.337      ;
; -2.410 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.335      ;
; -2.410 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.335      ;
; -2.400 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.325      ;
; -2.400 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.317      ;
; -2.395 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.312      ;
; -2.391 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.316      ;
; -2.382 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.307      ;
; -2.382 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.307      ;
; -2.381 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.306      ;
; -2.380 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.305      ;
; -2.378 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.303      ;
; -2.378 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.303      ;
; -2.376 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.294      ;
; -2.374 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.285      ;
; -2.374 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.299      ;
; -2.365 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.282      ;
; -2.363 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.288      ;
; -2.358 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.275      ;
; -2.351 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.276      ;
; -2.350 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.275      ;
; -2.342 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.267      ;
; -2.338 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.255      ;
; -2.335 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.246      ;
; -2.327 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.252      ;
; -2.323 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.248      ;
; -2.322 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.239      ;
; -2.322 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.247      ;
; -2.321 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.246      ;
; -2.321 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.246      ;
; -2.317 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.242      ;
; -2.317 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.242      ;
; -2.312 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.237      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DF_HZ:DF1|Clk_aux'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.219 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 2.137      ;
; -1.128 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 2.046      ;
; -1.124 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 2.042      ;
; -1.105 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 2.023      ;
; -1.087 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 2.005      ;
; -1.053 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.971      ;
; -0.989 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.907      ;
; -0.983 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.901      ;
; -0.967 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.885      ;
; -0.951 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.869      ;
; -0.841 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.759      ;
; -0.818 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.736      ;
; -0.798 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.716      ;
; -0.785 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.703      ;
; -0.760 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 2.093      ;
; -0.725 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.643      ;
; -0.716 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 2.046      ;
; -0.712 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 2.042      ;
; -0.709 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 2.039      ;
; -0.692 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 2.022      ;
; -0.675 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 2.005      ;
; -0.607 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.940      ;
; -0.589 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.919      ;
; -0.578 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.496      ;
; -0.547 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.880      ;
; -0.539 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.869      ;
; -0.514 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.844      ;
; -0.404 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.734      ;
; -0.392 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.725      ;
; -0.392 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.722      ;
; -0.386 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.716      ;
; -0.382 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.715      ;
; -0.354 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.684      ;
; -0.347 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.677      ;
; -0.311 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.641      ;
; -0.233 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.151      ;
; -0.232 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.150      ;
; -0.205 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.538      ;
; -0.193 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.526      ;
; -0.150 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.335      ; 1.483      ;
; -0.114 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.444      ;
; -0.109 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.332      ; 1.439      ;
; -0.085 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.081     ; 1.002      ;
; -0.073 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.081     ; 0.990      ;
; -0.070 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.988      ;
; -0.066 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.984      ;
; 0.106  ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.081     ; 0.811      ;
; 0.112  ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.081     ; 0.805      ;
; 0.118  ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.081     ; 0.799      ;
; 0.122  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.796      ;
; 0.153  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.765      ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DF_HZ:DF1|Clk_aux'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.403 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.669      ;
; 0.420 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.686      ;
; 0.422 ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.081      ; 0.689      ;
; 0.439 ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.081      ; 0.706      ;
; 0.450 ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.081      ; 0.717      ;
; 0.574 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.081      ; 0.841      ;
; 0.621 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.887      ;
; 0.624 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.890      ;
; 0.628 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.081      ; 0.895      ;
; 0.644 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.340      ;
; 0.649 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.345      ;
; 0.683 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.382      ;
; 0.691 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.957      ;
; 0.695 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.394      ;
; 0.696 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.962      ;
; 0.700 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.399      ;
; 0.761 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.457      ;
; 0.762 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.458      ;
; 0.838 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.534      ;
; 0.843 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.542      ;
; 0.862 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.558      ;
; 0.870 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.566      ;
; 0.873 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.569      ;
; 0.891 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.587      ;
; 0.913 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.612      ;
; 0.946 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.642      ;
; 0.974 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.673      ;
; 0.991 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.690      ;
; 1.007 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.703      ;
; 1.049 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.745      ;
; 1.091 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.357      ;
; 1.109 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.805      ;
; 1.121 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.817      ;
; 1.126 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.513      ; 1.825      ;
; 1.135 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.831      ;
; 1.142 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.408      ;
; 1.153 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.510      ; 1.849      ;
; 1.190 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.456      ;
; 1.269 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.535      ;
; 1.304 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.570      ;
; 1.312 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.578      ;
; 1.320 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.586      ;
; 1.385 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.651      ;
; 1.429 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.695      ;
; 1.436 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.702      ;
; 1.501 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.767      ;
; 1.505 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.771      ;
; 1.515 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.781      ;
; 1.541 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.807      ;
; 1.582 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.848      ;
; 1.602 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.868      ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                            ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; 0.442 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.708      ;
; 0.644 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.911      ;
; 0.655 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.928      ;
; 0.683 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[0]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 0.949      ;
; 0.973 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.239      ;
; 0.974 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.242      ;
; 0.985 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.251      ;
; 0.986 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.252      ;
; 0.986 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.252      ;
; 0.987 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.255      ;
; 0.991 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.257      ;
; 0.991 ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux ; CLK         ; 0.000        ; 3.071      ; 4.510      ;
; 0.992 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.260      ;
; 1.005 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[22] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.271      ;
; 1.083 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.349      ;
; 1.087 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.360      ;
; 1.092 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.365      ;
; 1.094 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.360      ;
; 1.095 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.363      ;
; 1.099 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.368      ;
; 1.106 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.379      ;
; 1.111 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.377      ;
; 1.111 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.384      ;
; 1.112 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.378      ;
; 1.112 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.378      ;
; 1.113 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.379      ;
; 1.114 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.380      ;
; 1.114 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.380      ;
; 1.115 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.381      ;
; 1.117 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.383      ;
; 1.117 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.383      ;
; 1.118 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.385      ;
; 1.120 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.386      ;
; 1.120 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.386      ;
; 1.183 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.449      ;
; 1.196 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.462      ;
; 1.202 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.468      ;
; 1.207 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.473      ;
; 1.213 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.479      ;
; 1.213 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.486      ;
; 1.214 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.480      ;
; 1.220 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.486      ;
; 1.220 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.486      ;
; 1.221 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.487      ;
; 1.223 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.489      ;
; 1.223 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.489      ;
; 1.226 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.492      ;
; 1.228 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.494      ;
; 1.228 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.494      ;
; 1.232 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.505      ;
; 1.233 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.506      ;
; 1.238 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.087      ; 1.511      ;
; 1.238 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.504      ;
; 1.238 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.504      ;
; 1.239 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.505      ;
; 1.240 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.506      ;
; 1.240 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.506      ;
; 1.242 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.508      ;
; 1.243 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.080      ; 1.509      ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 218.96 MHz ; 218.96 MHz      ; CLK               ;                                                ;
; 490.2 MHz  ; 437.64 MHz      ; DF_HZ:DF1|Clk_aux ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -3.567 ; -50.000       ;
; DF_HZ:DF1|Clk_aux ; -1.040 ; -9.574        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; DF_HZ:DF1|Clk_aux ; 0.353 ; 0.000         ;
; CLK               ; 0.399 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -41.550             ;
; DF_HZ:DF1|Clk_aux ; -1.285 ; -28.270             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.567 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.495      ;
; -3.426 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.354      ;
; -3.397 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.325      ;
; -3.338 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.266      ;
; -3.293 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.228      ;
; -3.224 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.159      ;
; -3.129 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.064      ;
; -3.126 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.054      ;
; -3.096 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.024      ;
; -3.062 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.997      ;
; -3.059 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.994      ;
; -3.010 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.945      ;
; -3.009 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.937      ;
; -3.007 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.942      ;
; -2.984 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.919      ;
; -2.928 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.863      ;
; -2.922 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.850      ;
; -2.908 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.836      ;
; -2.888 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.816      ;
; -2.806 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.741      ;
; -2.733 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.661      ;
; -2.647 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.575      ;
; -2.638 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.566      ;
; -2.621 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.556      ;
; -2.549 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.477      ;
; -2.525 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.453      ;
; -2.516 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.437      ;
; -2.477 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.405      ;
; -2.460 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.388      ;
; -2.401 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.322      ;
; -2.392 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.320      ;
; -2.372 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.300      ;
; -2.368 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.289      ;
; -2.362 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.290      ;
; -2.362 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.290      ;
; -2.358 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.286      ;
; -2.358 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.286      ;
; -2.328 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.255      ;
; -2.313 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.234      ;
; -2.268 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.196      ;
; -2.259 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.187      ;
; -2.226 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.154      ;
; -2.219 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.147      ;
; -2.218 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.146      ;
; -2.215 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.143      ;
; -2.214 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.142      ;
; -2.213 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.140      ;
; -2.192 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.120      ;
; -2.192 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.120      ;
; -2.188 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.116      ;
; -2.188 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.113      ;
; -2.180 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.107      ;
; -2.166 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.101      ;
; -2.158 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.086      ;
; -2.144 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.078      ;
; -2.131 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.059      ;
; -2.130 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.058      ;
; -2.129 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.063      ;
; -2.127 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.055      ;
; -2.126 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.054      ;
; -2.126 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.061      ;
; -2.125 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.052      ;
; -2.119 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.047      ;
; -2.104 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.032      ;
; -2.101 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.022      ;
; -2.099 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.034      ;
; -2.086 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.021      ;
; -2.085 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.020      ;
; -2.084 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.019      ;
; -2.082 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.017      ;
; -2.081 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.016      ;
; -2.080 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.014      ;
; -2.071 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.992      ;
; -2.069 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.996      ;
; -2.068 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.002      ;
; -2.053 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.987      ;
; -2.051 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.986      ;
; -2.051 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.986      ;
; -2.050 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.984      ;
; -2.049 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.984      ;
; -2.048 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.983      ;
; -2.040 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.967      ;
; -2.037 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.965      ;
; -2.037 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.965      ;
; -2.029 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.964      ;
; -2.028 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.962      ;
; -2.028 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.962      ;
; -2.019 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.954      ;
; -2.019 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.954      ;
; -2.018 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.953      ;
; -2.017 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.952      ;
; -2.015 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.950      ;
; -2.015 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.950      ;
; -2.013 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.947      ;
; -1.999 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.933      ;
; -1.990 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.918      ;
; -1.985 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.913      ;
; -1.984 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.919      ;
; -1.984 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.905      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.040 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.966      ;
; -0.931 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.857      ;
; -0.923 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.849      ;
; -0.911 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.837      ;
; -0.892 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.818      ;
; -0.863 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.789      ;
; -0.823 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.749      ;
; -0.791 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.717      ;
; -0.780 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.706      ;
; -0.769 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.695      ;
; -0.706 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.632      ;
; -0.674 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.600      ;
; -0.641 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.567      ;
; -0.618 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.926      ;
; -0.616 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.542      ;
; -0.587 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.513      ;
; -0.552 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.857      ;
; -0.545 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.850      ;
; -0.540 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.845      ;
; -0.531 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.836      ;
; -0.511 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.816      ;
; -0.454 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.380      ;
; -0.439 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.744      ;
; -0.430 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.738      ;
; -0.414 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.722      ;
; -0.391 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.696      ;
; -0.379 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.684      ;
; -0.294 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.599      ;
; -0.284 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.592      ;
; -0.272 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.580      ;
; -0.264 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.569      ;
; -0.262 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.567      ;
; -0.235 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.540      ;
; -0.229 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.534      ;
; -0.207 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.512      ;
; -0.113 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.039      ;
; -0.113 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 1.039      ;
; -0.112 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.420      ;
; -0.099 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.407      ;
; -0.034 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.309      ; 1.342      ;
; -0.002 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.307      ;
; 0.001  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.306      ; 1.304      ;
; 0.013  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.913      ;
; 0.034  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.892      ;
; 0.034  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.892      ;
; 0.037  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.889      ;
; 0.196  ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.730      ;
; 0.199  ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.727      ;
; 0.202  ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.724      ;
; 0.202  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.724      ;
; 0.243  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.073     ; 0.683      ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.353 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.597      ;
; 0.379 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.623      ;
; 0.381 ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.625      ;
; 0.405 ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.649      ;
; 0.414 ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.658      ;
; 0.520 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.764      ;
; 0.568 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.207      ;
; 0.572 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.816      ;
; 0.574 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.213      ;
; 0.574 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.818      ;
; 0.577 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.821      ;
; 0.600 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.243      ;
; 0.611 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.254      ;
; 0.626 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.269      ;
; 0.631 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.875      ;
; 0.635 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.879      ;
; 0.694 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.333      ;
; 0.697 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.336      ;
; 0.739 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.378      ;
; 0.755 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.398      ;
; 0.781 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.420      ;
; 0.789 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.428      ;
; 0.798 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.437      ;
; 0.812 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.451      ;
; 0.832 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.475      ;
; 0.874 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.513      ;
; 0.881 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.524      ;
; 0.903 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.546      ;
; 0.919 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.558      ;
; 0.954 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.593      ;
; 0.980 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.224      ;
; 1.019 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.658      ;
; 1.019 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.658      ;
; 1.034 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.673      ;
; 1.048 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.292      ;
; 1.052 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.472      ; 1.695      ;
; 1.059 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.468      ; 1.698      ;
; 1.089 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.333      ;
; 1.135 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.379      ;
; 1.177 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.421      ;
; 1.189 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.433      ;
; 1.206 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.450      ;
; 1.250 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.494      ;
; 1.305 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.549      ;
; 1.313 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.557      ;
; 1.370 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.614      ;
; 1.375 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.619      ;
; 1.385 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.629      ;
; 1.415 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.659      ;
; 1.454 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.698      ;
; 1.490 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.734      ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                             ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; 0.399 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.642      ;
; 0.590 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.833      ;
; 0.599 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.843      ;
; 0.603 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.847      ;
; 0.625 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[0]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 0.867      ;
; 0.885 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.136      ;
; 0.900 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.143      ;
; 0.903 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.147      ;
; 0.922 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[22] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.165      ;
; 0.954 ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux ; CLK         ; 0.000        ; 2.786      ; 4.154      ;
; 0.977 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.226      ;
; 0.977 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.219      ;
; 0.984 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.237      ;
; 0.989 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.237      ;
; 0.995 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.244      ;
; 0.996 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.239      ;
; 0.999 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.241      ;
; 0.999 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.246      ;
; 1.006 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.255      ;
; 1.010 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.253      ;
; 1.010 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.253      ;
; 1.013 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.255      ;
; 1.014 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.257      ;
; 1.015 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.257      ;
; 1.066 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.308      ;
; 1.087 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.336      ;
; 1.094 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.336      ;
; 1.094 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.336      ;
; 1.095 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.337      ;
; 1.097 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.339      ;
; 1.098 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.340      ;
; 1.099 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.342      ;
; 1.099 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.342      ;
; 1.105 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.354      ;
; 1.106 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.355      ;
; 1.108 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.351      ;
; 1.109 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.351      ;
; 1.109 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.352      ;
; 1.109 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.352      ;
; 1.110 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.353      ;
; 1.110 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.353      ;
; 1.112 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.355      ;
; 1.112 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.354      ;
; 1.113 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.355      ;
; 1.113 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.355      ;
; 1.117 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.366      ;
; 1.120 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.071      ; 1.362      ;
; 1.120 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.363      ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -1.457 ; -14.154       ;
; DF_HZ:DF1|Clk_aux ; -0.038 ; -0.088        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; DF_HZ:DF1|Clk_aux ; 0.181 ; 0.000         ;
; CLK               ; 0.199 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -34.823             ;
; DF_HZ:DF1|Clk_aux ; -1.000 ; -22.000             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.457 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.404      ;
; -1.423 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.369      ;
; -1.390 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.337      ;
; -1.374 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.321      ;
; -1.323 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.275      ;
; -1.286 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.238      ;
; -1.260 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.212      ;
; -1.234 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.186      ;
; -1.230 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.182      ;
; -1.227 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.179      ;
; -1.225 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.172      ;
; -1.220 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.172      ;
; -1.202 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.154      ;
; -1.201 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.153      ;
; -1.199 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.146      ;
; -1.166 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.112      ;
; -1.153 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.100      ;
; -1.152 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.099      ;
; -1.113 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.060      ;
; -1.047 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.999      ;
; -1.033 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.985      ;
; -1.019 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.966      ;
; -0.988 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.935      ;
; -0.969 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.916      ;
; -0.969 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.915      ;
; -0.954 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.900      ;
; -0.916 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.862      ;
; -0.888 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.835      ;
; -0.878 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.824      ;
; -0.856 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.797      ;
; -0.822 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.047     ; 1.762      ;
; -0.789 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.730      ;
; -0.784 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.731      ;
; -0.773 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.714      ;
; -0.770 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.717      ;
; -0.769 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.716      ;
; -0.765 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.712      ;
; -0.765 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.712      ;
; -0.764 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.715      ;
; -0.750 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.696      ;
; -0.736 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.682      ;
; -0.735 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.681      ;
; -0.732 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.683      ;
; -0.731 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.677      ;
; -0.731 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.677      ;
; -0.727 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.673      ;
; -0.722 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.668      ;
; -0.720 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.671      ;
; -0.717 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.664      ;
; -0.714 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.666      ;
; -0.709 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.654      ;
; -0.704 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.656      ;
; -0.703 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.650      ;
; -0.702 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.649      ;
; -0.701 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.648      ;
; -0.700 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.651      ;
; -0.698 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.645      ;
; -0.698 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.645      ;
; -0.696 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.696 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.693 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.638      ;
; -0.690 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.641      ;
; -0.688 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.639      ;
; -0.687 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.634      ;
; -0.687 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.639      ;
; -0.686 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.633      ;
; -0.683 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.629      ;
; -0.683 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.628      ;
; -0.682 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.629      ;
; -0.682 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.629      ;
; -0.679 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.624      ;
; -0.677 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.629      ;
; -0.668 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.620      ;
; -0.664 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.615      ;
; -0.660 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.606      ;
; -0.659 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.605      ;
; -0.654 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.606      ;
; -0.652 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.603      ;
; -0.651 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.596      ;
; -0.650 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.602      ;
; -0.648 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.593      ;
; -0.647 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.592      ;
; -0.646 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.598      ;
; -0.645 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.597      ;
; -0.644 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.590      ;
; -0.641 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.586      ;
; -0.640 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.592      ;
; -0.636 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.588      ;
; -0.636 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.588      ;
; -0.635 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.587      ;
; -0.633 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.579      ;
; -0.632 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.583      ;
; -0.631 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.578      ;
; -0.631 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.583      ;
; -0.631 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.583      ;
; -0.630 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.582      ;
; -0.629 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.575      ;
; -0.628 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.579      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.038 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.983      ;
; -0.028 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.973      ;
; -0.022 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.967      ;
; -0.009 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.954      ;
; 0.005  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.940      ;
; 0.023  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.922      ;
; 0.025  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.920      ;
; 0.037  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.908      ;
; 0.064  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.881      ;
; 0.070  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.875      ;
; 0.133  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.812      ;
; 0.135  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.810      ;
; 0.137  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.808      ;
; 0.142  ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.803      ;
; 0.164  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.781      ;
; 0.168  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.971      ;
; 0.172  ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.967      ;
; 0.175  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.966      ;
; 0.185  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.954      ;
; 0.187  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.952      ;
; 0.200  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.941      ;
; 0.207  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.932      ;
; 0.224  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.721      ;
; 0.249  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.890      ;
; 0.250  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.891      ;
; 0.264  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.875      ;
; 0.281  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.858      ;
; 0.321  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.820      ;
; 0.331  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.808      ;
; 0.331  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.808      ;
; 0.343  ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.796      ;
; 0.347  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.792      ;
; 0.349  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.792      ;
; 0.352  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.787      ;
; 0.360  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.779      ;
; 0.391  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.554      ;
; 0.393  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.552      ;
; 0.401  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.740      ;
; 0.431  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.710      ;
; 0.445  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.154      ; 0.696      ;
; 0.465  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.674      ;
; 0.467  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; 0.152      ; 0.672      ;
; 0.468  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.477      ;
; 0.471  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.474      ;
; 0.477  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.468      ;
; 0.489  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.456      ;
; 0.561  ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.384      ;
; 0.561  ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.384      ;
; 0.570  ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.375      ;
; 0.572  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.373      ;
; 0.586  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.359      ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.181 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.316      ;
; 0.195 ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.321      ;
; 0.199 ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.325      ;
; 0.264 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.390      ;
; 0.273 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.601      ;
; 0.273 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.601      ;
; 0.274 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.400      ;
; 0.276 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.402      ;
; 0.277 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.403      ;
; 0.285 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.615      ;
; 0.292 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.622      ;
; 0.297 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.627      ;
; 0.320 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.446      ;
; 0.322 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.448      ;
; 0.331 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.659      ;
; 0.332 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.660      ;
; 0.366 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.694      ;
; 0.369 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.697      ;
; 0.369 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.697      ;
; 0.370 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.700      ;
; 0.382 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.710      ;
; 0.384 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.714      ;
; 0.387 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.715      ;
; 0.412 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.740      ;
; 0.426 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.756      ;
; 0.437 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.765      ;
; 0.445 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.775      ;
; 0.475 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.803      ;
; 0.485 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.813      ;
; 0.486 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.612      ;
; 0.493 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.246      ; 0.823      ;
; 0.501 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.829      ;
; 0.510 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.838      ;
; 0.511 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.244      ; 0.839      ;
; 0.518 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.644      ;
; 0.532 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.658      ;
; 0.572 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.698      ;
; 0.583 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.709      ;
; 0.590 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.716      ;
; 0.634 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.760      ;
; 0.638 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.764      ;
; 0.661 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.787      ;
; 0.668 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.794      ;
; 0.687 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.813      ;
; 0.688 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.814      ;
; 0.696 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.822      ;
; 0.712 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.838      ;
; 0.713 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.839      ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                             ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; 0.199 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.324      ;
; 0.294 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
; 0.298 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.428      ;
; 0.312 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[0]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.437      ;
; 0.345 ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux ; CLK         ; 0.000        ; 1.635      ; 2.199      ;
; 0.448 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.575      ;
; 0.455 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[22] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.580      ;
; 0.458 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.589      ;
; 0.505 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.635      ;
; 0.506 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.638      ;
; 0.509 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.641      ;
; 0.520 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.650      ;
; 0.523 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.653      ;
; 0.524 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[13] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.654      ;
; 0.529 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.654      ;
; 0.530 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.655      ;
; 0.531 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.656      ;
; 0.535 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.659      ;
; 0.546 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.670      ;
; 0.549 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.673      ;
; 0.551 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.675      ;
; 0.571 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.701      ;
; 0.575 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[12] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.700      ;
; 0.577 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.702      ;
; 0.577 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.703      ;
; 0.579 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.704      ;
; 0.579 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.704      ;
; 0.580 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[6]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.705      ;
; 0.581 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[20] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.706      ;
; 0.582 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.707      ;
; 0.582 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.707      ;
; 0.586 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.716      ;
; 0.587 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.717      ;
; 0.590 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[16] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.720      ;
; 0.591 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.716      ;
; 0.591 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.716      ;
; 0.592 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.717      ;
; 0.592 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.717      ;
; 0.592 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.717      ;
; 0.593 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.718      ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -3.966  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLK               ; -3.966  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  DF_HZ:DF1|Clk_aux ; -1.219  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS    ; -71.151 ; 0.0   ; 0.0      ; 0.0     ; -69.82              ;
;  CLK               ; -58.656 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
;  DF_HZ:DF1|Clk_aux ; -12.495 ; 0.000 ; N/A      ; N/A     ; -28.270             ;
+--------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SEL[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 696      ; 0        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; CLK               ; 1        ; 1        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 57       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 696      ; 0        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; CLK               ; 1        ; 1        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 57       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------------------------------+
; Clock Status Summary                                       ;
+-------------------+-------------------+------+-------------+
; Target            ; Clock             ; Type ; Status      ;
+-------------------+-------------------+------+-------------+
; CLK               ; CLK               ; Base ; Constrained ;
; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; Base ; Constrained ;
+-------------------+-------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; EN         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; out1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; EN         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; out1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition
    Info: Processing started: Mon May 16 10:15:27 2016
Info: Command: quartus_sta Laboratorio4 -c prueba_generic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prueba_generic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name DF_HZ:DF1|Clk_aux DF_HZ:DF1|Clk_aux
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.966
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.966             -58.656 CLK 
    Info (332119):    -1.219             -12.495 DF_HZ:DF1|Clk_aux 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 DF_HZ:DF1|Clk_aux 
    Info (332119):     0.442               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 CLK 
    Info (332119):    -1.285             -28.270 DF_HZ:DF1|Clk_aux 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.567             -50.000 CLK 
    Info (332119):    -1.040              -9.574 DF_HZ:DF1|Clk_aux 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 DF_HZ:DF1|Clk_aux 
    Info (332119):     0.399               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 CLK 
    Info (332119):    -1.285             -28.270 DF_HZ:DF1|Clk_aux 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.457             -14.154 CLK 
    Info (332119):    -0.038              -0.088 DF_HZ:DF1|Clk_aux 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 DF_HZ:DF1|Clk_aux 
    Info (332119):     0.199               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.823 CLK 
    Info (332119):    -1.000             -22.000 DF_HZ:DF1|Clk_aux 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 872 megabytes
    Info: Processing ended: Mon May 16 10:15:30 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


