/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "sha512sig0\t\0"
  /* 12 */ "sha256sig0\t\0"
  /* 24 */ "sha512sum0\t\0"
  /* 36 */ "sha256sum0\t\0"
  /* 48 */ "sm3p0\t\0"
  /* 55 */ "sha512sig1\t\0"
  /* 67 */ "sha256sig1\t\0"
  /* 79 */ "sha512sum1\t\0"
  /* 91 */ "sha256sum1\t\0"
  /* 103 */ "sm3p1\t\0"
  /* 110 */ "vsext.vf2\t\0"
  /* 121 */ "vzext.vf2\t\0"
  /* 132 */ "aes64ks2\t\0"
  /* 142 */ "c.srai64\t\0"
  /* 152 */ "c.slli64\t\0"
  /* 162 */ "c.srli64\t\0"
  /* 172 */ "vsext.vf4\t\0"
  /* 183 */ "vzext.vf4\t\0"
  /* 194 */ "xperm4\t\0"
  /* 202 */ "vsext.vf8\t\0"
  /* 213 */ "vzext.vf8\t\0"
  /* 224 */ "xperm8\t\0"
  /* 232 */ "brev8\t\0"
  /* 239 */ "lla\t\0"
  /* 244 */ "sfence.vma\t\0"
  /* 256 */ "sra\t\0"
  /* 261 */ "crc32.b\t\0"
  /* 270 */ "crc32c.b\t\0"
  /* 280 */ "orc.b\t\0"
  /* 287 */ "sext.b\t\0"
  /* 295 */ "lb\t\0"
  /* 299 */ "sb\t\0"
  /* 303 */ "c.sub\t\0"
  /* 310 */ "auipc\t\0"
  /* 317 */ "gorc\t\0"
  /* 323 */ "csrrc\t\0"
  /* 330 */ "crc32.d\t\0"
  /* 339 */ "fsub.d\t\0"
  /* 347 */ "fmsub.d\t\0"
  /* 356 */ "fnmsub.d\t\0"
  /* 366 */ "crc32c.d\t\0"
  /* 376 */ "sc.d\t\0"
  /* 382 */ "fadd.d\t\0"
  /* 390 */ "fmadd.d\t\0"
  /* 399 */ "fnmadd.d\t\0"
  /* 409 */ "amoadd.d\t\0"
  /* 419 */ "amoand.d\t\0"
  /* 429 */ "fle.d\t\0"
  /* 436 */ "fcvt.h.d\t\0"
  /* 446 */ "fsgnj.d\t\0"
  /* 455 */ "fcvt.l.d\t\0"
  /* 465 */ "fmul.d\t\0"
  /* 473 */ "fmin.d\t\0"
  /* 481 */ "amomin.d\t\0"
  /* 491 */ "fsgnjn.d\t\0"
  /* 501 */ "amoswap.d\t\0"
  /* 512 */ "feq.d\t\0"
  /* 519 */ "lr.d\t\0"
  /* 525 */ "amoor.d\t\0"
  /* 534 */ "amoxor.d\t\0"
  /* 544 */ "fcvt.s.d\t\0"
  /* 554 */ "fclass.d\t\0"
  /* 564 */ "flt.d\t\0"
  /* 571 */ "fsqrt.d\t\0"
  /* 580 */ "fcvt.lu.d\t\0"
  /* 591 */ "amominu.d\t\0"
  /* 602 */ "fcvt.wu.d\t\0"
  /* 613 */ "amomaxu.d\t\0"
  /* 624 */ "fdiv.d\t\0"
  /* 632 */ "fcvt.w.d\t\0"
  /* 642 */ "fmv.x.d\t\0"
  /* 651 */ "fmax.d\t\0"
  /* 659 */ "amomax.d\t\0"
  /* 669 */ "fsgnjx.d\t\0"
  /* 679 */ "c.add\t\0"
  /* 686 */ "sh1add\t\0"
  /* 694 */ "sh2add\t\0"
  /* 702 */ "sh3add\t\0"
  /* 710 */ "sm4ed\t\0"
  /* 717 */ "la.tls.gd\t\0"
  /* 728 */ "c.ld\t\0"
  /* 734 */ "c.fld\t\0"
  /* 741 */ "c.and\t\0"
  /* 748 */ "c.sd\t\0"
  /* 754 */ "c.fsd\t\0"
  /* 761 */ "fence\t\0"
  /* 768 */ "bge\t\0"
  /* 773 */ "la.tls.ie\t\0"
  /* 784 */ "bne\t\0"
  /* 789 */ "vfmv.s.f\t\0"
  /* 799 */ "vfmv.v.f\t\0"
  /* 809 */ "vfsub.vf\t\0"
  /* 819 */ "vfmsub.vf\t\0"
  /* 830 */ "vfnmsub.vf\t\0"
  /* 842 */ "vfrsub.vf\t\0"
  /* 853 */ "vfwsub.vf\t\0"
  /* 864 */ "vfmsac.vf\t\0"
  /* 875 */ "vfnmsac.vf\t\0"
  /* 887 */ "vfwnmsac.vf\t\0"
  /* 900 */ "vfwmsac.vf\t\0"
  /* 912 */ "vfmacc.vf\t\0"
  /* 923 */ "vfnmacc.vf\t\0"
  /* 935 */ "vfwnmacc.vf\t\0"
  /* 948 */ "vfwmacc.vf\t\0"
  /* 960 */ "vfadd.vf\t\0"
  /* 970 */ "vfmadd.vf\t\0"
  /* 981 */ "vfnmadd.vf\t\0"
  /* 993 */ "vfwadd.vf\t\0"
  /* 1004 */ "vmfge.vf\t\0"
  /* 1014 */ "vmfle.vf\t\0"
  /* 1024 */ "vmfne.vf\t\0"
  /* 1034 */ "vfsgnj.vf\t\0"
  /* 1045 */ "vfmul.vf\t\0"
  /* 1055 */ "vfwmul.vf\t\0"
  /* 1066 */ "vfmin.vf\t\0"
  /* 1076 */ "vfsgnjn.vf\t\0"
  /* 1088 */ "vfslide1down.vf\t\0"
  /* 1105 */ "vfslide1up.vf\t\0"
  /* 1120 */ "vmfeq.vf\t\0"
  /* 1130 */ "vmfgt.vf\t\0"
  /* 1140 */ "vmflt.vf\t\0"
  /* 1150 */ "vfdiv.vf\t\0"
  /* 1160 */ "vfrdiv.vf\t\0"
  /* 1171 */ "vfmax.vf\t\0"
  /* 1181 */ "vfsgnjx.vf\t\0"
  /* 1193 */ "vfwsub.wf\t\0"
  /* 1204 */ "vfwadd.wf\t\0"
  /* 1215 */ "crc32.h\t\0"
  /* 1224 */ "fsub.h\t\0"
  /* 1232 */ "fmsub.h\t\0"
  /* 1241 */ "fnmsub.h\t\0"
  /* 1251 */ "crc32c.h\t\0"
  /* 1261 */ "fcvt.d.h\t\0"
  /* 1271 */ "fadd.h\t\0"
  /* 1279 */ "fmadd.h\t\0"
  /* 1288 */ "fnmadd.h\t\0"
  /* 1298 */ "fle.h\t\0"
  /* 1305 */ "fsgnj.h\t\0"
  /* 1314 */ "fcvt.l.h\t\0"
  /* 1324 */ "fmul.h\t\0"
  /* 1332 */ "xperm.h\t\0"
  /* 1341 */ "fmin.h\t\0"
  /* 1349 */ "fsgnjn.h\t\0"
  /* 1359 */ "feq.h\t\0"
  /* 1366 */ "fcvt.s.h\t\0"
  /* 1376 */ "fclass.h\t\0"
  /* 1386 */ "flt.h\t\0"
  /* 1393 */ "fsqrt.h\t\0"
  /* 1402 */ "sext.h\t\0"
  /* 1410 */ "zext.h\t\0"
  /* 1418 */ "fcvt.lu.h\t\0"
  /* 1429 */ "fcvt.wu.h\t\0"
  /* 1440 */ "fdiv.h\t\0"
  /* 1448 */ "fcvt.w.h\t\0"
  /* 1458 */ "fmv.x.h\t\0"
  /* 1467 */ "fmax.h\t\0"
  /* 1475 */ "fsgnjx.h\t\0"
  /* 1485 */ "sha512sig0h\t\0"
  /* 1498 */ "sha512sig1h\t\0"
  /* 1511 */ "packh\t\0"
  /* 1518 */ "flh\t\0"
  /* 1523 */ "clmulh\t\0"
  /* 1531 */ "fsh\t\0"
  /* 1536 */ "fence.i\t\0"
  /* 1545 */ "vmv.v.i\t\0"
  /* 1554 */ "aes64ks1i\t\0"
  /* 1565 */ "c.srai\t\0"
  /* 1573 */ "gorci\t\0"
  /* 1580 */ "csrrci\t\0"
  /* 1588 */ "c.addi\t\0"
  /* 1596 */ "c.andi\t\0"
  /* 1604 */ "wfi\t\0"
  /* 1609 */ "c.li\t\0"
  /* 1615 */ "unshfli\t\0"
  /* 1624 */ "c.slli\t\0"
  /* 1632 */ "c.srli\t\0"
  /* 1640 */ "vsetivli\t\0"
  /* 1650 */ "vsetvli\t\0"
  /* 1659 */ "aes32dsmi\t\0"
  /* 1670 */ "aes32esmi\t\0"
  /* 1681 */ "bclri\t\0"
  /* 1688 */ "rori\t\0"
  /* 1694 */ "xori\t\0"
  /* 1700 */ "fsri\t\0"
  /* 1706 */ "aes32dsi\t\0"
  /* 1716 */ "aes32esi\t\0"
  /* 1726 */ "csrrsi\t\0"
  /* 1734 */ "bseti\t\0"
  /* 1741 */ "slti\t\0"
  /* 1747 */ "bexti\t\0"
  /* 1754 */ "c.lui\t\0"
  /* 1761 */ "vssra.vi\t\0"
  /* 1771 */ "vsra.vi\t\0"
  /* 1780 */ "vrsub.vi\t\0"
  /* 1790 */ "vmadc.vi\t\0"
  /* 1800 */ "vsadd.vi\t\0"
  /* 1810 */ "vadd.vi\t\0"
  /* 1819 */ "vand.vi\t\0"
  /* 1828 */ "vmsge.vi\t\0"
  /* 1838 */ "vmsle.vi\t\0"
  /* 1848 */ "vmsne.vi\t\0"
  /* 1858 */ "vsll.vi\t\0"
  /* 1867 */ "vssrl.vi\t\0"
  /* 1877 */ "vsrl.vi\t\0"
  /* 1886 */ "vslidedown.vi\t\0"
  /* 1901 */ "vslideup.vi\t\0"
  /* 1914 */ "vmseq.vi\t\0"
  /* 1924 */ "vrgather.vi\t\0"
  /* 1937 */ "vor.vi\t\0"
  /* 1945 */ "vxor.vi\t\0"
  /* 1954 */ "vmsgt.vi\t\0"
  /* 1964 */ "vmslt.vi\t\0"
  /* 1974 */ "vsaddu.vi\t\0"
  /* 1985 */ "vmsgeu.vi\t\0"
  /* 1996 */ "vmsleu.vi\t\0"
  /* 2007 */ "vmsgtu.vi\t\0"
  /* 2018 */ "vmsltu.vi\t\0"
  /* 2029 */ "grevi\t\0"
  /* 2036 */ "binvi\t\0"
  /* 2043 */ "vnsra.wi\t\0"
  /* 2053 */ "vnsrl.wi\t\0"
  /* 2063 */ "vnclip.wi\t\0"
  /* 2074 */ "vnclipu.wi\t\0"
  /* 2086 */ "csrrwi\t\0"
  /* 2094 */ "c.j\t\0"
  /* 2099 */ "c.ebreak\t\0"
  /* 2109 */ "pack\t\0"
  /* 2115 */ "fcvt.d.l\t\0"
  /* 2125 */ "fcvt.h.l\t\0"
  /* 2135 */ "fcvt.s.l\t\0"
  /* 2145 */ "sha512sig0l\t\0"
  /* 2158 */ "sha512sig1l\t\0"
  /* 2171 */ "c.jal\t\0"
  /* 2178 */ "unshfl\t\0"
  /* 2186 */ "tail\t\0"
  /* 2192 */ "ecall\t\0"
  /* 2199 */ "sll\t\0"
  /* 2204 */ "rol\t\0"
  /* 2209 */ "sc.d.rl\t\0"
  /* 2218 */ "amoadd.d.rl\t\0"
  /* 2231 */ "amoand.d.rl\t\0"
  /* 2244 */ "amomin.d.rl\t\0"
  /* 2257 */ "amoswap.d.rl\t\0"
  /* 2271 */ "lr.d.rl\t\0"
  /* 2280 */ "amoor.d.rl\t\0"
  /* 2292 */ "amoxor.d.rl\t\0"
  /* 2305 */ "amominu.d.rl\t\0"
  /* 2319 */ "amomaxu.d.rl\t\0"
  /* 2333 */ "amomax.d.rl\t\0"
  /* 2346 */ "sc.w.rl\t\0"
  /* 2355 */ "amoadd.w.rl\t\0"
  /* 2368 */ "amoand.w.rl\t\0"
  /* 2381 */ "amomin.w.rl\t\0"
  /* 2394 */ "amoswap.w.rl\t\0"
  /* 2408 */ "lr.w.rl\t\0"
  /* 2417 */ "amoor.w.rl\t\0"
  /* 2429 */ "amoxor.w.rl\t\0"
  /* 2442 */ "amominu.w.rl\t\0"
  /* 2456 */ "amomaxu.w.rl\t\0"
  /* 2470 */ "amomax.w.rl\t\0"
  /* 2483 */ "sc.d.aqrl\t\0"
  /* 2494 */ "amoadd.d.aqrl\t\0"
  /* 2509 */ "amoand.d.aqrl\t\0"
  /* 2524 */ "amomin.d.aqrl\t\0"
  /* 2539 */ "amoswap.d.aqrl\t\0"
  /* 2555 */ "lr.d.aqrl\t\0"
  /* 2566 */ "amoor.d.aqrl\t\0"
  /* 2580 */ "amoxor.d.aqrl\t\0"
  /* 2595 */ "amominu.d.aqrl\t\0"
  /* 2611 */ "amomaxu.d.aqrl\t\0"
  /* 2627 */ "amomax.d.aqrl\t\0"
  /* 2642 */ "sc.w.aqrl\t\0"
  /* 2653 */ "amoadd.w.aqrl\t\0"
  /* 2668 */ "amoand.w.aqrl\t\0"
  /* 2683 */ "amomin.w.aqrl\t\0"
  /* 2698 */ "amoswap.w.aqrl\t\0"
  /* 2714 */ "lr.w.aqrl\t\0"
  /* 2725 */ "amoor.w.aqrl\t\0"
  /* 2739 */ "amoxor.w.aqrl\t\0"
  /* 2754 */ "amominu.w.aqrl\t\0"
  /* 2770 */ "amomaxu.w.aqrl\t\0"
  /* 2786 */ "amomax.w.aqrl\t\0"
  /* 2801 */ "srl\t\0"
  /* 2806 */ "fsl\t\0"
  /* 2811 */ "clmul\t\0"
  /* 2818 */ "vsetvl\t\0"
  /* 2826 */ "viota.m\t\0"
  /* 2835 */ "vmsbf.m\t\0"
  /* 2844 */ "vmsif.m\t\0"
  /* 2853 */ "vmsof.m\t\0"
  /* 2862 */ "vcpop.m\t\0"
  /* 2871 */ "vfirst.m\t\0"
  /* 2881 */ "rem\t\0"
  /* 2886 */ "vfmerge.vfm\t\0"
  /* 2899 */ "aes64im\t\0"
  /* 2908 */ "vmadc.vim\t\0"
  /* 2919 */ "vadc.vim\t\0"
  /* 2929 */ "vmerge.vim\t\0"
  /* 2941 */ "vmand.mm\t\0"
  /* 2951 */ "vmnand.mm\t\0"
  /* 2962 */ "vmandn.mm\t\0"
  /* 2973 */ "vmorn.mm\t\0"
  /* 2983 */ "vmor.mm\t\0"
  /* 2992 */ "vmnor.mm\t\0"
  /* 3002 */ "vmxnor.mm\t\0"
  /* 3013 */ "vmxor.mm\t\0"
  /* 3023 */ "aes64dsm\t\0"
  /* 3033 */ "aes64esm\t\0"
  /* 3043 */ "vcompress.vm\t\0"
  /* 3057 */ "vmsbc.vvm\t\0"
  /* 3068 */ "vsbc.vvm\t\0"
  /* 3078 */ "vmadc.vvm\t\0"
  /* 3089 */ "vadc.vvm\t\0"
  /* 3099 */ "vmerge.vvm\t\0"
  /* 3111 */ "vmsbc.vxm\t\0"
  /* 3122 */ "vsbc.vxm\t\0"
  /* 3132 */ "vmadc.vxm\t\0"
  /* 3143 */ "vadc.vxm\t\0"
  /* 3153 */ "vmerge.vxm\t\0"
  /* 3165 */ "andn\t\0"
  /* 3171 */ "min\t\0"
  /* 3176 */ "c.addi4spn\t\0"
  /* 3188 */ "orn\t\0"
  /* 3193 */ "fence.tso\t\0"
  /* 3204 */ "bfp\t\0"
  /* 3209 */ "bmatflip\t\0"
  /* 3219 */ "unzip\t\0"
  /* 3226 */ "c.unimp\t\0"
  /* 3235 */ "jump\t\0"
  /* 3241 */ "c.nop\t\0"
  /* 3248 */ "cpop\t\0"
  /* 3254 */ "c.addi16sp\t\0"
  /* 3266 */ "c.ldsp\t\0"
  /* 3274 */ "c.fldsp\t\0"
  /* 3283 */ "c.sdsp\t\0"
  /* 3291 */ "c.fsdsp\t\0"
  /* 3300 */ "c.lwsp\t\0"
  /* 3308 */ "c.flwsp\t\0"
  /* 3317 */ "c.swsp\t\0"
  /* 3325 */ "c.fswsp\t\0"
  /* 3334 */ "sc.d.aq\t\0"
  /* 3343 */ "amoadd.d.aq\t\0"
  /* 3356 */ "amoand.d.aq\t\0"
  /* 3369 */ "amomin.d.aq\t\0"
  /* 3382 */ "amoswap.d.aq\t\0"
  /* 3396 */ "lr.d.aq\t\0"
  /* 3405 */ "amoor.d.aq\t\0"
  /* 3417 */ "amoxor.d.aq\t\0"
  /* 3430 */ "amominu.d.aq\t\0"
  /* 3444 */ "amomaxu.d.aq\t\0"
  /* 3458 */ "amomax.d.aq\t\0"
  /* 3471 */ "sc.w.aq\t\0"
  /* 3480 */ "amoadd.w.aq\t\0"
  /* 3493 */ "amoand.w.aq\t\0"
  /* 3506 */ "amomin.w.aq\t\0"
  /* 3519 */ "amoswap.w.aq\t\0"
  /* 3533 */ "lr.w.aq\t\0"
  /* 3542 */ "amoor.w.aq\t\0"
  /* 3554 */ "amoxor.w.aq\t\0"
  /* 3567 */ "amominu.w.aq\t\0"
  /* 3581 */ "amomaxu.w.aq\t\0"
  /* 3595 */ "amomax.w.aq\t\0"
  /* 3608 */ "beq\t\0"
  /* 3613 */ "sha512sum0r\t\0"
  /* 3626 */ "sha512sum1r\t\0"
  /* 3639 */ "c.jr\t\0"
  /* 3645 */ "c.jalr\t\0"
  /* 3653 */ "bclr\t\0"
  /* 3659 */ "clmulr\t\0"
  /* 3667 */ "c.or\t\0"
  /* 3673 */ "xnor\t\0"
  /* 3679 */ "ror\t\0"
  /* 3684 */ "bmator\t\0"
  /* 3692 */ "c.xor\t\0"
  /* 3699 */ "bmatxor\t\0"
  /* 3708 */ "fsr\t\0"
  /* 3713 */ "fsub.s\t\0"
  /* 3721 */ "fmsub.s\t\0"
  /* 3730 */ "fnmsub.s\t\0"
  /* 3740 */ "fcvt.d.s\t\0"
  /* 3750 */ "fadd.s\t\0"
  /* 3758 */ "fmadd.s\t\0"
  /* 3767 */ "fnmadd.s\t\0"
  /* 3777 */ "fle.s\t\0"
  /* 3784 */ "vfmv.f.s\t\0"
  /* 3794 */ "fcvt.h.s\t\0"
  /* 3804 */ "fsgnj.s\t\0"
  /* 3813 */ "fcvt.l.s\t\0"
  /* 3823 */ "fmul.s\t\0"
  /* 3831 */ "fmin.s\t\0"
  /* 3839 */ "fsgnjn.s\t\0"
  /* 3849 */ "feq.s\t\0"
  /* 3856 */ "fclass.s\t\0"
  /* 3866 */ "flt.s\t\0"
  /* 3873 */ "fsqrt.s\t\0"
  /* 3882 */ "fcvt.lu.s\t\0"
  /* 3893 */ "fcvt.wu.s\t\0"
  /* 3904 */ "fdiv.s\t\0"
  /* 3912 */ "fcvt.w.s\t\0"
  /* 3922 */ "vmv.x.s\t\0"
  /* 3931 */ "fmax.s\t\0"
  /* 3939 */ "fsgnjx.s\t\0"
  /* 3949 */ "aes64ds\t\0"
  /* 3958 */ "aes64es\t\0"
  /* 3967 */ "sm4ks\t\0"
  /* 3974 */ "csrrs\t\0"
  /* 3981 */ "bcompress\t\0"
  /* 3992 */ "bdecompress\t\0"
  /* 4005 */ "vredand.vs\t\0"
  /* 4017 */ "vredsum.vs\t\0"
  /* 4029 */ "vwredsum.vs\t\0"
  /* 4042 */ "vfredosum.vs\t\0"
  /* 4056 */ "vfwredosum.vs\t\0"
  /* 4071 */ "vfredusum.vs\t\0"
  /* 4085 */ "vfwredusum.vs\t\0"
  /* 4100 */ "vfredmin.vs\t\0"
  /* 4113 */ "vredmin.vs\t\0"
  /* 4125 */ "vredor.vs\t\0"
  /* 4136 */ "vredxor.vs\t\0"
  /* 4148 */ "vwredsumu.vs\t\0"
  /* 4162 */ "vredminu.vs\t\0"
  /* 4175 */ "vredmaxu.vs\t\0"
  /* 4188 */ "vfredmax.vs\t\0"
  /* 4201 */ "vredmax.vs\t\0"
  /* 4213 */ "dret\t\0"
  /* 4219 */ "mret\t\0"
  /* 4225 */ "sret\t\0"
  /* 4231 */ "uret\t\0"
  /* 4237 */ "bset\t\0"
  /* 4243 */ "blt\t\0"
  /* 4248 */ "slt\t\0"
  /* 4253 */ "bext\t\0"
  /* 4259 */ "lbu\t\0"
  /* 4264 */ "bgeu\t\0"
  /* 4270 */ "mulhu\t\0"
  /* 4277 */ "sltiu\t\0"
  /* 4284 */ "packu\t\0"
  /* 4291 */ "fcvt.d.lu\t\0"
  /* 4302 */ "fcvt.h.lu\t\0"
  /* 4313 */ "fcvt.s.lu\t\0"
  /* 4324 */ "remu\t\0"
  /* 4330 */ "minu\t\0"
  /* 4336 */ "mulhsu\t\0"
  /* 4344 */ "bltu\t\0"
  /* 4350 */ "sltu\t\0"
  /* 4356 */ "divu\t\0"
  /* 4362 */ "fcvt.d.wu\t\0"
  /* 4373 */ "fcvt.h.wu\t\0"
  /* 4384 */ "fcvt.s.wu\t\0"
  /* 4395 */ "lwu\t\0"
  /* 4400 */ "maxu\t\0"
  /* 4406 */ "vlseg2e32.v\t\0"
  /* 4419 */ "vlsseg2e32.v\t\0"
  /* 4433 */ "vssseg2e32.v\t\0"
  /* 4447 */ "vsseg2e32.v\t\0"
  /* 4460 */ "vlseg3e32.v\t\0"
  /* 4473 */ "vlsseg3e32.v\t\0"
  /* 4487 */ "vssseg3e32.v\t\0"
  /* 4501 */ "vsseg3e32.v\t\0"
  /* 4514 */ "vlseg4e32.v\t\0"
  /* 4527 */ "vlsseg4e32.v\t\0"
  /* 4541 */ "vssseg4e32.v\t\0"
  /* 4555 */ "vsseg4e32.v\t\0"
  /* 4568 */ "vlseg5e32.v\t\0"
  /* 4581 */ "vlsseg5e32.v\t\0"
  /* 4595 */ "vssseg5e32.v\t\0"
  /* 4609 */ "vsseg5e32.v\t\0"
  /* 4622 */ "vlseg6e32.v\t\0"
  /* 4635 */ "vlsseg6e32.v\t\0"
  /* 4649 */ "vssseg6e32.v\t\0"
  /* 4663 */ "vsseg6e32.v\t\0"
  /* 4676 */ "vlseg7e32.v\t\0"
  /* 4689 */ "vlsseg7e32.v\t\0"
  /* 4703 */ "vssseg7e32.v\t\0"
  /* 4717 */ "vsseg7e32.v\t\0"
  /* 4730 */ "vlseg8e32.v\t\0"
  /* 4743 */ "vlsseg8e32.v\t\0"
  /* 4757 */ "vssseg8e32.v\t\0"
  /* 4771 */ "vsseg8e32.v\t\0"
  /* 4784 */ "vle32.v\t\0"
  /* 4793 */ "vl1re32.v\t\0"
  /* 4804 */ "vl2re32.v\t\0"
  /* 4815 */ "vl4re32.v\t\0"
  /* 4826 */ "vl8re32.v\t\0"
  /* 4837 */ "vlse32.v\t\0"
  /* 4847 */ "vsse32.v\t\0"
  /* 4857 */ "vse32.v\t\0"
  /* 4866 */ "vloxseg2ei32.v\t\0"
  /* 4882 */ "vsoxseg2ei32.v\t\0"
  /* 4898 */ "vluxseg2ei32.v\t\0"
  /* 4914 */ "vsuxseg2ei32.v\t\0"
  /* 4930 */ "vloxseg3ei32.v\t\0"
  /* 4946 */ "vsoxseg3ei32.v\t\0"
  /* 4962 */ "vluxseg3ei32.v\t\0"
  /* 4978 */ "vsuxseg3ei32.v\t\0"
  /* 4994 */ "vloxseg4ei32.v\t\0"
  /* 5010 */ "vsoxseg4ei32.v\t\0"
  /* 5026 */ "vluxseg4ei32.v\t\0"
  /* 5042 */ "vsuxseg4ei32.v\t\0"
  /* 5058 */ "vloxseg5ei32.v\t\0"
  /* 5074 */ "vsoxseg5ei32.v\t\0"
  /* 5090 */ "vluxseg5ei32.v\t\0"
  /* 5106 */ "vsuxseg5ei32.v\t\0"
  /* 5122 */ "vloxseg6ei32.v\t\0"
  /* 5138 */ "vsoxseg6ei32.v\t\0"
  /* 5154 */ "vluxseg6ei32.v\t\0"
  /* 5170 */ "vsuxseg6ei32.v\t\0"
  /* 5186 */ "vloxseg7ei32.v\t\0"
  /* 5202 */ "vsoxseg7ei32.v\t\0"
  /* 5218 */ "vluxseg7ei32.v\t\0"
  /* 5234 */ "vsuxseg7ei32.v\t\0"
  /* 5250 */ "vloxseg8ei32.v\t\0"
  /* 5266 */ "vsoxseg8ei32.v\t\0"
  /* 5282 */ "vluxseg8ei32.v\t\0"
  /* 5298 */ "vsuxseg8ei32.v\t\0"
  /* 5314 */ "vloxei32.v\t\0"
  /* 5326 */ "vsoxei32.v\t\0"
  /* 5338 */ "vluxei32.v\t\0"
  /* 5350 */ "vsuxei32.v\t\0"
  /* 5362 */ "vlseg2e64.v\t\0"
  /* 5375 */ "vlsseg2e64.v\t\0"
  /* 5389 */ "vssseg2e64.v\t\0"
  /* 5403 */ "vsseg2e64.v\t\0"
  /* 5416 */ "vlseg3e64.v\t\0"
  /* 5429 */ "vlsseg3e64.v\t\0"
  /* 5443 */ "vssseg3e64.v\t\0"
  /* 5457 */ "vsseg3e64.v\t\0"
  /* 5470 */ "vlseg4e64.v\t\0"
  /* 5483 */ "vlsseg4e64.v\t\0"
  /* 5497 */ "vssseg4e64.v\t\0"
  /* 5511 */ "vsseg4e64.v\t\0"
  /* 5524 */ "vlseg5e64.v\t\0"
  /* 5537 */ "vlsseg5e64.v\t\0"
  /* 5551 */ "vssseg5e64.v\t\0"
  /* 5565 */ "vsseg5e64.v\t\0"
  /* 5578 */ "vlseg6e64.v\t\0"
  /* 5591 */ "vlsseg6e64.v\t\0"
  /* 5605 */ "vssseg6e64.v\t\0"
  /* 5619 */ "vsseg6e64.v\t\0"
  /* 5632 */ "vlseg7e64.v\t\0"
  /* 5645 */ "vlsseg7e64.v\t\0"
  /* 5659 */ "vssseg7e64.v\t\0"
  /* 5673 */ "vsseg7e64.v\t\0"
  /* 5686 */ "vlseg8e64.v\t\0"
  /* 5699 */ "vlsseg8e64.v\t\0"
  /* 5713 */ "vssseg8e64.v\t\0"
  /* 5727 */ "vsseg8e64.v\t\0"
  /* 5740 */ "vle64.v\t\0"
  /* 5749 */ "vl1re64.v\t\0"
  /* 5760 */ "vl2re64.v\t\0"
  /* 5771 */ "vl4re64.v\t\0"
  /* 5782 */ "vl8re64.v\t\0"
  /* 5793 */ "vlse64.v\t\0"
  /* 5803 */ "vsse64.v\t\0"
  /* 5813 */ "vse64.v\t\0"
  /* 5822 */ "vloxseg2ei64.v\t\0"
  /* 5838 */ "vsoxseg2ei64.v\t\0"
  /* 5854 */ "vluxseg2ei64.v\t\0"
  /* 5870 */ "vsuxseg2ei64.v\t\0"
  /* 5886 */ "vloxseg3ei64.v\t\0"
  /* 5902 */ "vsoxseg3ei64.v\t\0"
  /* 5918 */ "vluxseg3ei64.v\t\0"
  /* 5934 */ "vsuxseg3ei64.v\t\0"
  /* 5950 */ "vloxseg4ei64.v\t\0"
  /* 5966 */ "vsoxseg4ei64.v\t\0"
  /* 5982 */ "vluxseg4ei64.v\t\0"
  /* 5998 */ "vsuxseg4ei64.v\t\0"
  /* 6014 */ "vloxseg5ei64.v\t\0"
  /* 6030 */ "vsoxseg5ei64.v\t\0"
  /* 6046 */ "vluxseg5ei64.v\t\0"
  /* 6062 */ "vsuxseg5ei64.v\t\0"
  /* 6078 */ "vloxseg6ei64.v\t\0"
  /* 6094 */ "vsoxseg6ei64.v\t\0"
  /* 6110 */ "vluxseg6ei64.v\t\0"
  /* 6126 */ "vsuxseg6ei64.v\t\0"
  /* 6142 */ "vloxseg7ei64.v\t\0"
  /* 6158 */ "vsoxseg7ei64.v\t\0"
  /* 6174 */ "vluxseg7ei64.v\t\0"
  /* 6190 */ "vsuxseg7ei64.v\t\0"
  /* 6206 */ "vloxseg8ei64.v\t\0"
  /* 6222 */ "vsoxseg8ei64.v\t\0"
  /* 6238 */ "vluxseg8ei64.v\t\0"
  /* 6254 */ "vsuxseg8ei64.v\t\0"
  /* 6270 */ "vloxei64.v\t\0"
  /* 6282 */ "vsoxei64.v\t\0"
  /* 6294 */ "vluxei64.v\t\0"
  /* 6306 */ "vsuxei64.v\t\0"
  /* 6318 */ "vlseg2e16.v\t\0"
  /* 6331 */ "vlsseg2e16.v\t\0"
  /* 6345 */ "vssseg2e16.v\t\0"
  /* 6359 */ "vsseg2e16.v\t\0"
  /* 6372 */ "vlseg3e16.v\t\0"
  /* 6385 */ "vlsseg3e16.v\t\0"
  /* 6399 */ "vssseg3e16.v\t\0"
  /* 6413 */ "vsseg3e16.v\t\0"
  /* 6426 */ "vlseg4e16.v\t\0"
  /* 6439 */ "vlsseg4e16.v\t\0"
  /* 6453 */ "vssseg4e16.v\t\0"
  /* 6467 */ "vsseg4e16.v\t\0"
  /* 6480 */ "vlseg5e16.v\t\0"
  /* 6493 */ "vlsseg5e16.v\t\0"
  /* 6507 */ "vssseg5e16.v\t\0"
  /* 6521 */ "vsseg5e16.v\t\0"
  /* 6534 */ "vlseg6e16.v\t\0"
  /* 6547 */ "vlsseg6e16.v\t\0"
  /* 6561 */ "vssseg6e16.v\t\0"
  /* 6575 */ "vsseg6e16.v\t\0"
  /* 6588 */ "vlseg7e16.v\t\0"
  /* 6601 */ "vlsseg7e16.v\t\0"
  /* 6615 */ "vssseg7e16.v\t\0"
  /* 6629 */ "vsseg7e16.v\t\0"
  /* 6642 */ "vlseg8e16.v\t\0"
  /* 6655 */ "vlsseg8e16.v\t\0"
  /* 6669 */ "vssseg8e16.v\t\0"
  /* 6683 */ "vsseg8e16.v\t\0"
  /* 6696 */ "vle16.v\t\0"
  /* 6705 */ "vl1re16.v\t\0"
  /* 6716 */ "vl2re16.v\t\0"
  /* 6727 */ "vl4re16.v\t\0"
  /* 6738 */ "vl8re16.v\t\0"
  /* 6749 */ "vlse16.v\t\0"
  /* 6759 */ "vsse16.v\t\0"
  /* 6769 */ "vse16.v\t\0"
  /* 6778 */ "vloxseg2ei16.v\t\0"
  /* 6794 */ "vsoxseg2ei16.v\t\0"
  /* 6810 */ "vluxseg2ei16.v\t\0"
  /* 6826 */ "vsuxseg2ei16.v\t\0"
  /* 6842 */ "vloxseg3ei16.v\t\0"
  /* 6858 */ "vsoxseg3ei16.v\t\0"
  /* 6874 */ "vluxseg3ei16.v\t\0"
  /* 6890 */ "vsuxseg3ei16.v\t\0"
  /* 6906 */ "vloxseg4ei16.v\t\0"
  /* 6922 */ "vsoxseg4ei16.v\t\0"
  /* 6938 */ "vluxseg4ei16.v\t\0"
  /* 6954 */ "vsuxseg4ei16.v\t\0"
  /* 6970 */ "vloxseg5ei16.v\t\0"
  /* 6986 */ "vsoxseg5ei16.v\t\0"
  /* 7002 */ "vluxseg5ei16.v\t\0"
  /* 7018 */ "vsuxseg5ei16.v\t\0"
  /* 7034 */ "vloxseg6ei16.v\t\0"
  /* 7050 */ "vsoxseg6ei16.v\t\0"
  /* 7066 */ "vluxseg6ei16.v\t\0"
  /* 7082 */ "vsuxseg6ei16.v\t\0"
  /* 7098 */ "vloxseg7ei16.v\t\0"
  /* 7114 */ "vsoxseg7ei16.v\t\0"
  /* 7130 */ "vluxseg7ei16.v\t\0"
  /* 7146 */ "vsuxseg7ei16.v\t\0"
  /* 7162 */ "vloxseg8ei16.v\t\0"
  /* 7178 */ "vsoxseg8ei16.v\t\0"
  /* 7194 */ "vluxseg8ei16.v\t\0"
  /* 7210 */ "vsuxseg8ei16.v\t\0"
  /* 7226 */ "vloxei16.v\t\0"
  /* 7238 */ "vsoxei16.v\t\0"
  /* 7250 */ "vluxei16.v\t\0"
  /* 7262 */ "vsuxei16.v\t\0"
  /* 7274 */ "vfrec7.v\t\0"
  /* 7284 */ "vfrsqrt7.v\t\0"
  /* 7296 */ "vlseg2e8.v\t\0"
  /* 7308 */ "vlsseg2e8.v\t\0"
  /* 7321 */ "vssseg2e8.v\t\0"
  /* 7334 */ "vsseg2e8.v\t\0"
  /* 7346 */ "vlseg3e8.v\t\0"
  /* 7358 */ "vlsseg3e8.v\t\0"
  /* 7371 */ "vssseg3e8.v\t\0"
  /* 7384 */ "vsseg3e8.v\t\0"
  /* 7396 */ "vlseg4e8.v\t\0"
  /* 7408 */ "vlsseg4e8.v\t\0"
  /* 7421 */ "vssseg4e8.v\t\0"
  /* 7434 */ "vsseg4e8.v\t\0"
  /* 7446 */ "vlseg5e8.v\t\0"
  /* 7458 */ "vlsseg5e8.v\t\0"
  /* 7471 */ "vssseg5e8.v\t\0"
  /* 7484 */ "vsseg5e8.v\t\0"
  /* 7496 */ "vlseg6e8.v\t\0"
  /* 7508 */ "vlsseg6e8.v\t\0"
  /* 7521 */ "vssseg6e8.v\t\0"
  /* 7534 */ "vsseg6e8.v\t\0"
  /* 7546 */ "vlseg7e8.v\t\0"
  /* 7558 */ "vlsseg7e8.v\t\0"
  /* 7571 */ "vssseg7e8.v\t\0"
  /* 7584 */ "vsseg7e8.v\t\0"
  /* 7596 */ "vlseg8e8.v\t\0"
  /* 7608 */ "vlsseg8e8.v\t\0"
  /* 7621 */ "vssseg8e8.v\t\0"
  /* 7634 */ "vsseg8e8.v\t\0"
  /* 7646 */ "vle8.v\t\0"
  /* 7654 */ "vl1re8.v\t\0"
  /* 7664 */ "vl2re8.v\t\0"
  /* 7674 */ "vl4re8.v\t\0"
  /* 7684 */ "vl8re8.v\t\0"
  /* 7694 */ "vlse8.v\t\0"
  /* 7703 */ "vsse8.v\t\0"
  /* 7712 */ "vse8.v\t\0"
  /* 7720 */ "vloxseg2ei8.v\t\0"
  /* 7735 */ "vsoxseg2ei8.v\t\0"
  /* 7750 */ "vluxseg2ei8.v\t\0"
  /* 7765 */ "vsuxseg2ei8.v\t\0"
  /* 7780 */ "vloxseg3ei8.v\t\0"
  /* 7795 */ "vsoxseg3ei8.v\t\0"
  /* 7810 */ "vluxseg3ei8.v\t\0"
  /* 7825 */ "vsuxseg3ei8.v\t\0"
  /* 7840 */ "vloxseg4ei8.v\t\0"
  /* 7855 */ "vsoxseg4ei8.v\t\0"
  /* 7870 */ "vluxseg4ei8.v\t\0"
  /* 7885 */ "vsuxseg4ei8.v\t\0"
  /* 7900 */ "vloxseg5ei8.v\t\0"
  /* 7915 */ "vsoxseg5ei8.v\t\0"
  /* 7930 */ "vluxseg5ei8.v\t\0"
  /* 7945 */ "vsuxseg5ei8.v\t\0"
  /* 7960 */ "vloxseg6ei8.v\t\0"
  /* 7975 */ "vsoxseg6ei8.v\t\0"
  /* 7990 */ "vluxseg6ei8.v\t\0"
  /* 8005 */ "vsuxseg6ei8.v\t\0"
  /* 8020 */ "vloxseg7ei8.v\t\0"
  /* 8035 */ "vsoxseg7ei8.v\t\0"
  /* 8050 */ "vluxseg7ei8.v\t\0"
  /* 8065 */ "vsuxseg7ei8.v\t\0"
  /* 8080 */ "vloxseg8ei8.v\t\0"
  /* 8095 */ "vsoxseg8ei8.v\t\0"
  /* 8110 */ "vluxseg8ei8.v\t\0"
  /* 8125 */ "vsuxseg8ei8.v\t\0"
  /* 8140 */ "vloxei8.v\t\0"
  /* 8151 */ "vsoxei8.v\t\0"
  /* 8162 */ "vluxei8.v\t\0"
  /* 8173 */ "vsuxei8.v\t\0"
  /* 8184 */ "vid.v\t\0"
  /* 8191 */ "vfwcvt.f.f.v\t\0"
  /* 8205 */ "vfcvt.xu.f.v\t\0"
  /* 8219 */ "vfwcvt.xu.f.v\t\0"
  /* 8234 */ "vfcvt.rtz.xu.f.v\t\0"
  /* 8252 */ "vfwcvt.rtz.xu.f.v\t\0"
  /* 8271 */ "vfcvt.x.f.v\t\0"
  /* 8284 */ "vfwcvt.x.f.v\t\0"
  /* 8298 */ "vfcvt.rtz.x.f.v\t\0"
  /* 8315 */ "vfwcvt.rtz.x.f.v\t\0"
  /* 8333 */ "vlseg2e32ff.v\t\0"
  /* 8348 */ "vlseg3e32ff.v\t\0"
  /* 8363 */ "vlseg4e32ff.v\t\0"
  /* 8378 */ "vlseg5e32ff.v\t\0"
  /* 8393 */ "vlseg6e32ff.v\t\0"
  /* 8408 */ "vlseg7e32ff.v\t\0"
  /* 8423 */ "vlseg8e32ff.v\t\0"
  /* 8438 */ "vle32ff.v\t\0"
  /* 8449 */ "vlseg2e64ff.v\t\0"
  /* 8464 */ "vlseg3e64ff.v\t\0"
  /* 8479 */ "vlseg4e64ff.v\t\0"
  /* 8494 */ "vlseg5e64ff.v\t\0"
  /* 8509 */ "vlseg6e64ff.v\t\0"
  /* 8524 */ "vlseg7e64ff.v\t\0"
  /* 8539 */ "vlseg8e64ff.v\t\0"
  /* 8554 */ "vle64ff.v\t\0"
  /* 8565 */ "vlseg2e16ff.v\t\0"
  /* 8580 */ "vlseg3e16ff.v\t\0"
  /* 8595 */ "vlseg4e16ff.v\t\0"
  /* 8610 */ "vlseg5e16ff.v\t\0"
  /* 8625 */ "vlseg6e16ff.v\t\0"
  /* 8640 */ "vlseg7e16ff.v\t\0"
  /* 8655 */ "vlseg8e16ff.v\t\0"
  /* 8670 */ "vle16ff.v\t\0"
  /* 8681 */ "vlseg2e8ff.v\t\0"
  /* 8695 */ "vlseg3e8ff.v\t\0"
  /* 8709 */ "vlseg4e8ff.v\t\0"
  /* 8723 */ "vlseg5e8ff.v\t\0"
  /* 8737 */ "vlseg6e8ff.v\t\0"
  /* 8751 */ "vlseg7e8ff.v\t\0"
  /* 8765 */ "vlseg8e8ff.v\t\0"
  /* 8779 */ "vle8ff.v\t\0"
  /* 8789 */ "vlm.v\t\0"
  /* 8796 */ "vsm.v\t\0"
  /* 8803 */ "vs1r.v\t\0"
  /* 8811 */ "vmv1r.v\t\0"
  /* 8820 */ "vs2r.v\t\0"
  /* 8828 */ "vmv2r.v\t\0"
  /* 8837 */ "vs4r.v\t\0"
  /* 8845 */ "vmv4r.v\t\0"
  /* 8854 */ "vs8r.v\t\0"
  /* 8862 */ "vmv8r.v\t\0"
  /* 8871 */ "vfclass.v\t\0"
  /* 8882 */ "vfsqrt.v\t\0"
  /* 8892 */ "vfcvt.f.xu.v\t\0"
  /* 8906 */ "vfwcvt.f.xu.v\t\0"
  /* 8921 */ "vmv.v.v\t\0"
  /* 8930 */ "vfcvt.f.x.v\t\0"
  /* 8943 */ "vfwcvt.f.x.v\t\0"
  /* 8957 */ "grev\t\0"
  /* 8963 */ "div\t\0"
  /* 8968 */ "c.mv\t\0"
  /* 8974 */ "binv\t\0"
  /* 8980 */ "cmov\t\0"
  /* 8986 */ "vrgatherei16.vv\t\0"
  /* 9003 */ "vssra.vv\t\0"
  /* 9013 */ "vsra.vv\t\0"
  /* 9022 */ "vasub.vv\t\0"
  /* 9032 */ "vfsub.vv\t\0"
  /* 9042 */ "vfmsub.vv\t\0"
  /* 9053 */ "vfnmsub.vv\t\0"
  /* 9065 */ "vnmsub.vv\t\0"
  /* 9076 */ "vssub.vv\t\0"
  /* 9086 */ "vsub.vv\t\0"
  /* 9095 */ "vfwsub.vv\t\0"
  /* 9106 */ "vwsub.vv\t\0"
  /* 9116 */ "vfmsac.vv\t\0"
  /* 9127 */ "vfnmsac.vv\t\0"
  /* 9139 */ "vnmsac.vv\t\0"
  /* 9150 */ "vfwnmsac.vv\t\0"
  /* 9163 */ "vfwmsac.vv\t\0"
  /* 9175 */ "vmsbc.vv\t\0"
  /* 9185 */ "vfmacc.vv\t\0"
  /* 9196 */ "vfnmacc.vv\t\0"
  /* 9208 */ "vfwnmacc.vv\t\0"
  /* 9221 */ "vmacc.vv\t\0"
  /* 9231 */ "vfwmacc.vv\t\0"
  /* 9243 */ "vwmacc.vv\t\0"
  /* 9254 */ "vmadc.vv\t\0"
  /* 9264 */ "vaadd.vv\t\0"
  /* 9274 */ "vfadd.vv\t\0"
  /* 9284 */ "vfmadd.vv\t\0"
  /* 9295 */ "vfnmadd.vv\t\0"
  /* 9307 */ "vmadd.vv\t\0"
  /* 9317 */ "vsadd.vv\t\0"
  /* 9327 */ "vadd.vv\t\0"
  /* 9336 */ "vfwadd.vv\t\0"
  /* 9347 */ "vwadd.vv\t\0"
  /* 9357 */ "vand.vv\t\0"
  /* 9366 */ "vmfle.vv\t\0"
  /* 9376 */ "vmsle.vv\t\0"
  /* 9386 */ "vmfne.vv\t\0"
  /* 9396 */ "vmsne.vv\t\0"
  /* 9406 */ "vmulh.vv\t\0"
  /* 9416 */ "vfsgnj.vv\t\0"
  /* 9427 */ "vsll.vv\t\0"
  /* 9436 */ "vssrl.vv\t\0"
  /* 9446 */ "vsrl.vv\t\0"
  /* 9455 */ "vfmul.vv\t\0"
  /* 9465 */ "vsmul.vv\t\0"
  /* 9475 */ "vmul.vv\t\0"
  /* 9484 */ "vfwmul.vv\t\0"
  /* 9495 */ "vwmul.vv\t\0"
  /* 9505 */ "vrem.vv\t\0"
  /* 9514 */ "vfmin.vv\t\0"
  /* 9524 */ "vmin.vv\t\0"
  /* 9533 */ "vfsgnjn.vv\t\0"
  /* 9545 */ "vmfeq.vv\t\0"
  /* 9555 */ "vmseq.vv\t\0"
  /* 9565 */ "vrgather.vv\t\0"
  /* 9578 */ "vor.vv\t\0"
  /* 9586 */ "vxor.vv\t\0"
  /* 9595 */ "vmflt.vv\t\0"
  /* 9605 */ "vmslt.vv\t\0"
  /* 9615 */ "vasubu.vv\t\0"
  /* 9626 */ "vssubu.vv\t\0"
  /* 9637 */ "vwsubu.vv\t\0"
  /* 9648 */ "vwmaccu.vv\t\0"
  /* 9660 */ "vaaddu.vv\t\0"
  /* 9671 */ "vsaddu.vv\t\0"
  /* 9682 */ "vwaddu.vv\t\0"
  /* 9693 */ "vmsleu.vv\t\0"
  /* 9704 */ "vmulhu.vv\t\0"
  /* 9715 */ "vwmulu.vv\t\0"
  /* 9726 */ "vremu.vv\t\0"
  /* 9736 */ "vminu.vv\t\0"
  /* 9746 */ "vwmaccsu.vv\t\0"
  /* 9759 */ "vmulhsu.vv\t\0"
  /* 9771 */ "vwmulsu.vv\t\0"
  /* 9783 */ "vmsltu.vv\t\0"
  /* 9794 */ "vdivu.vv\t\0"
  /* 9804 */ "vmaxu.vv\t\0"
  /* 9814 */ "vfdiv.vv\t\0"
  /* 9824 */ "vdiv.vv\t\0"
  /* 9833 */ "vfmax.vv\t\0"
  /* 9843 */ "vmax.vv\t\0"
  /* 9852 */ "vfsgnjx.vv\t\0"
  /* 9864 */ "vnsra.wv\t\0"
  /* 9874 */ "vfwsub.wv\t\0"
  /* 9885 */ "vwsub.wv\t\0"
  /* 9895 */ "vfwadd.wv\t\0"
  /* 9906 */ "vwadd.wv\t\0"
  /* 9916 */ "vnsrl.wv\t\0"
  /* 9926 */ "vnclip.wv\t\0"
  /* 9937 */ "vwsubu.wv\t\0"
  /* 9948 */ "vwaddu.wv\t\0"
  /* 9959 */ "vnclipu.wv\t\0"
  /* 9971 */ "crc32.w\t\0"
  /* 9980 */ "crc32c.w\t\0"
  /* 9990 */ "sc.w\t\0"
  /* 9996 */ "fcvt.d.w\t\0"
  /* 10006 */ "amoadd.w\t\0"
  /* 10016 */ "amoand.w\t\0"
  /* 10026 */ "vfncvt.rod.f.f.w\t\0"
  /* 10044 */ "vfncvt.f.f.w\t\0"
  /* 10058 */ "vfncvt.xu.f.w\t\0"
  /* 10073 */ "vfncvt.rtz.xu.f.w\t\0"
  /* 10092 */ "vfncvt.x.f.w\t\0"
  /* 10106 */ "vfncvt.rtz.x.f.w\t\0"
  /* 10124 */ "fcvt.h.w\t\0"
  /* 10134 */ "xperm.w\t\0"
  /* 10143 */ "amomin.w\t\0"
  /* 10153 */ "amoswap.w\t\0"
  /* 10164 */ "lr.w\t\0"
  /* 10170 */ "amoor.w\t\0"
  /* 10179 */ "amoxor.w\t\0"
  /* 10189 */ "fcvt.s.w\t\0"
  /* 10199 */ "zext.w\t\0"
  /* 10207 */ "amominu.w\t\0"
  /* 10218 */ "vfncvt.f.xu.w\t\0"
  /* 10233 */ "amomaxu.w\t\0"
  /* 10244 */ "vfncvt.f.x.w\t\0"
  /* 10258 */ "fmv.x.w\t\0"
  /* 10267 */ "amomax.w\t\0"
  /* 10277 */ "sraw\t\0"
  /* 10283 */ "c.subw\t\0"
  /* 10291 */ "gorcw\t\0"
  /* 10298 */ "c.addw\t\0"
  /* 10306 */ "sraiw\t\0"
  /* 10313 */ "gorciw\t\0"
  /* 10321 */ "c.addiw\t\0"
  /* 10330 */ "slliw\t\0"
  /* 10337 */ "srliw\t\0"
  /* 10344 */ "roriw\t\0"
  /* 10351 */ "fsriw\t\0"
  /* 10358 */ "greviw\t\0"
  /* 10366 */ "packw\t\0"
  /* 10373 */ "c.lw\t\0"
  /* 10379 */ "c.flw\t\0"
  /* 10386 */ "unshflw\t\0"
  /* 10395 */ "sllw\t\0"
  /* 10401 */ "rolw\t\0"
  /* 10407 */ "srlw\t\0"
  /* 10413 */ "fslw\t\0"
  /* 10419 */ "mulw\t\0"
  /* 10425 */ "remw\t\0"
  /* 10431 */ "bfpw\t\0"
  /* 10437 */ "cpopw\t\0"
  /* 10444 */ "rorw\t\0"
  /* 10450 */ "csrrw\t\0"
  /* 10457 */ "fsrw\t\0"
  /* 10463 */ "c.sw\t\0"
  /* 10469 */ "c.fsw\t\0"
  /* 10476 */ "bcompressw\t\0"
  /* 10488 */ "bdecompressw\t\0"
  /* 10502 */ "sh1add.uw\t\0"
  /* 10513 */ "sh2add.uw\t\0"
  /* 10524 */ "sh3add.uw\t\0"
  /* 10535 */ "slli.uw\t\0"
  /* 10544 */ "packuw\t\0"
  /* 10552 */ "remuw\t\0"
  /* 10559 */ "divuw\t\0"
  /* 10566 */ "grevw\t\0"
  /* 10573 */ "divw\t\0"
  /* 10579 */ "clzw\t\0"
  /* 10585 */ "ctzw\t\0"
  /* 10591 */ "fmv.d.x\t\0"
  /* 10600 */ "fmv.h.x\t\0"
  /* 10609 */ "vmv.s.x\t\0"
  /* 10618 */ "vmv.v.x\t\0"
  /* 10627 */ "fmv.w.x\t\0"
  /* 10636 */ "max\t\0"
  /* 10641 */ "cmix\t\0"
  /* 10647 */ "vssra.vx\t\0"
  /* 10657 */ "vsra.vx\t\0"
  /* 10666 */ "vasub.vx\t\0"
  /* 10676 */ "vnmsub.vx\t\0"
  /* 10687 */ "vrsub.vx\t\0"
  /* 10697 */ "vssub.vx\t\0"
  /* 10707 */ "vsub.vx\t\0"
  /* 10716 */ "vwsub.vx\t\0"
  /* 10726 */ "vnmsac.vx\t\0"
  /* 10737 */ "vmsbc.vx\t\0"
  /* 10747 */ "vmacc.vx\t\0"
  /* 10757 */ "vwmacc.vx\t\0"
  /* 10768 */ "vmadc.vx\t\0"
  /* 10778 */ "vaadd.vx\t\0"
  /* 10788 */ "vmadd.vx\t\0"
  /* 10798 */ "vsadd.vx\t\0"
  /* 10808 */ "vadd.vx\t\0"
  /* 10817 */ "vwadd.vx\t\0"
  /* 10827 */ "vand.vx\t\0"
  /* 10836 */ "vmsge.vx\t\0"
  /* 10846 */ "vmsle.vx\t\0"
  /* 10856 */ "vmsne.vx\t\0"
  /* 10866 */ "vmulh.vx\t\0"
  /* 10876 */ "vsll.vx\t\0"
  /* 10885 */ "vssrl.vx\t\0"
  /* 10895 */ "vsrl.vx\t\0"
  /* 10904 */ "vsmul.vx\t\0"
  /* 10914 */ "vmul.vx\t\0"
  /* 10923 */ "vwmul.vx\t\0"
  /* 10933 */ "vrem.vx\t\0"
  /* 10942 */ "vmin.vx\t\0"
  /* 10951 */ "vslide1down.vx\t\0"
  /* 10967 */ "vslidedown.vx\t\0"
  /* 10982 */ "vslide1up.vx\t\0"
  /* 10996 */ "vslideup.vx\t\0"
  /* 11009 */ "vmseq.vx\t\0"
  /* 11019 */ "vrgather.vx\t\0"
  /* 11032 */ "vor.vx\t\0"
  /* 11040 */ "vxor.vx\t\0"
  /* 11049 */ "vwmaccus.vx\t\0"
  /* 11062 */ "vmsgt.vx\t\0"
  /* 11072 */ "vmslt.vx\t\0"
  /* 11082 */ "vasubu.vx\t\0"
  /* 11093 */ "vssubu.vx\t\0"
  /* 11104 */ "vwsubu.vx\t\0"
  /* 11115 */ "vwmaccu.vx\t\0"
  /* 11127 */ "vaaddu.vx\t\0"
  /* 11138 */ "vsaddu.vx\t\0"
  /* 11149 */ "vwaddu.vx\t\0"
  /* 11160 */ "vmsgeu.vx\t\0"
  /* 11171 */ "vmsleu.vx\t\0"
  /* 11182 */ "vmulhu.vx\t\0"
  /* 11193 */ "vwmulu.vx\t\0"
  /* 11204 */ "vremu.vx\t\0"
  /* 11214 */ "vminu.vx\t\0"
  /* 11224 */ "vwmaccsu.vx\t\0"
  /* 11237 */ "vmulhsu.vx\t\0"
  /* 11249 */ "vwmulsu.vx\t\0"
  /* 11261 */ "vmsgtu.vx\t\0"
  /* 11272 */ "vmsltu.vx\t\0"
  /* 11283 */ "vdivu.vx\t\0"
  /* 11293 */ "vmaxu.vx\t\0"
  /* 11303 */ "vdiv.vx\t\0"
  /* 11312 */ "vmax.vx\t\0"
  /* 11321 */ "vnsra.wx\t\0"
  /* 11331 */ "vwsub.wx\t\0"
  /* 11341 */ "vwadd.wx\t\0"
  /* 11351 */ "vnsrl.wx\t\0"
  /* 11361 */ "vnclip.wx\t\0"
  /* 11372 */ "vwsubu.wx\t\0"
  /* 11383 */ "vwaddu.wx\t\0"
  /* 11394 */ "vnclipu.wx\t\0"
  /* 11406 */ "c.bnez\t\0"
  /* 11414 */ "clz\t\0"
  /* 11419 */ "c.beqz\t\0"
  /* 11427 */ "ctz\t\0"
  /* 11432 */ ".insn r4 \0"
  /* 11442 */ ".insn b \0"
  /* 11451 */ ".insn i \0"
  /* 11460 */ ".insn j \0"
  /* 11469 */ ".insn r \0"
  /* 11478 */ ".insn s \0"
  /* 11487 */ ".insn u \0"
  /* 11496 */ "# XRay Function Patchable RET.\0"
  /* 11527 */ "# XRay Typed Event Log.\0"
  /* 11551 */ "# XRay Custom Event Log.\0"
  /* 11576 */ "# XRay Function Enter.\0"
  /* 11599 */ "# XRay Tail Call Exit.\0"
  /* 11622 */ "# XRay Function Exit.\0"
  /* 11644 */ "LIFETIME_END\0"
  /* 11657 */ "PSEUDO_PROBE\0"
  /* 11670 */ "BUNDLE\0"
  /* 11677 */ "DBG_VALUE\0"
  /* 11687 */ "DBG_INSTR_REF\0"
  /* 11701 */ "DBG_PHI\0"
  /* 11709 */ "DBG_LABEL\0"
  /* 11719 */ "LIFETIME_START\0"
  /* 11734 */ "DBG_VALUE_LIST\0"
  /* 11749 */ "# FEntry call\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    11678U,	// DBG_VALUE
    11735U,	// DBG_VALUE_LIST
    11688U,	// DBG_INSTR_REF
    11702U,	// DBG_PHI
    11710U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    11671U,	// BUNDLE
    11720U,	// LIFETIME_START
    11645U,	// LIFETIME_END
    11658U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    11750U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    11577U,	// PATCHABLE_FUNCTION_ENTER
    11497U,	// PATCHABLE_RET
    11623U,	// PATCHABLE_FUNCTION_EXIT
    11600U,	// PATCHABLE_TAIL_CALL
    11552U,	// PATCHABLE_EVENT_CALL
    11528U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    11U,	// ADJCALLSTACKDOWN
    11U,	// ADJCALLSTACKUP
    11U,	// BuildPairF64Pseudo
    17066U,	// PseudoAddTPRel
    11U,	// PseudoAtomicLoadNand32
    11U,	// PseudoAtomicLoadNand64
    11U,	// PseudoBR
    11U,	// PseudoBRIND
    149650U,	// PseudoCALL
    11U,	// PseudoCALLIndirect
    4212882U,	// PseudoCALLReg
    11U,	// PseudoCmpXchg32
    11U,	// PseudoCmpXchg64
    151552737U,	// PseudoFLD
    151553519U,	// PseudoFLH
    151562382U,	// PseudoFLW
    151552757U,	// PseudoFSD
    151553532U,	// PseudoFSH
    151562472U,	// PseudoFSW
    5278884U,	// PseudoJump
    4210929U,	// PseudoLA
    4211406U,	// PseudoLA_TLS_GD
    4211462U,	// PseudoLA_TLS_IE
    4210984U,	// PseudoLB
    4214948U,	// PseudoLBU
    4211419U,	// PseudoLD
    4212208U,	// PseudoLH
    4214961U,	// PseudoLHU
    4212300U,	// PseudoLI
    4210928U,	// PseudoLLA
    4221064U,	// PseudoLW
    4215084U,	// PseudoLWU
    11U,	// PseudoMaskedAtomicLoadAdd32
    11U,	// PseudoMaskedAtomicLoadMax32
    11U,	// PseudoMaskedAtomicLoadMin32
    11U,	// PseudoMaskedAtomicLoadNand32
    11U,	// PseudoMaskedAtomicLoadSub32
    11U,	// PseudoMaskedAtomicLoadUMax32
    11U,	// PseudoMaskedAtomicLoadUMin32
    11U,	// PseudoMaskedAtomicSwap32
    11U,	// PseudoMaskedCmpXchg32
    11U,	// PseudoQuietFLE_D
    11U,	// PseudoQuietFLE_H
    11U,	// PseudoQuietFLE_S
    11U,	// PseudoQuietFLT_D
    11U,	// PseudoQuietFLT_H
    11U,	// PseudoQuietFLT_S
    11U,	// PseudoRET
    11U,	// PseudoReadVL
    11U,	// PseudoReadVLENB
    151552300U,	// PseudoSB
    151552751U,	// PseudoSD
    4210976U,	// PseudoSEXT_B
    4212091U,	// PseudoSEXT_H
    151553533U,	// PseudoSH
    151562466U,	// PseudoSW
    149643U,	// PseudoTAIL
    11U,	// PseudoTAILIndirect
    11U,	// PseudoVAADDU_VV_M1
    11U,	// PseudoVAADDU_VV_M1_MASK
    11U,	// PseudoVAADDU_VV_M2
    11U,	// PseudoVAADDU_VV_M2_MASK
    11U,	// PseudoVAADDU_VV_M4
    11U,	// PseudoVAADDU_VV_M4_MASK
    11U,	// PseudoVAADDU_VV_M8
    11U,	// PseudoVAADDU_VV_M8_MASK
    11U,	// PseudoVAADDU_VV_MF2
    11U,	// PseudoVAADDU_VV_MF2_MASK
    11U,	// PseudoVAADDU_VV_MF4
    11U,	// PseudoVAADDU_VV_MF4_MASK
    11U,	// PseudoVAADDU_VV_MF8
    11U,	// PseudoVAADDU_VV_MF8_MASK
    11U,	// PseudoVAADDU_VX_M1
    11U,	// PseudoVAADDU_VX_M1_MASK
    11U,	// PseudoVAADDU_VX_M2
    11U,	// PseudoVAADDU_VX_M2_MASK
    11U,	// PseudoVAADDU_VX_M4
    11U,	// PseudoVAADDU_VX_M4_MASK
    11U,	// PseudoVAADDU_VX_M8
    11U,	// PseudoVAADDU_VX_M8_MASK
    11U,	// PseudoVAADDU_VX_MF2
    11U,	// PseudoVAADDU_VX_MF2_MASK
    11U,	// PseudoVAADDU_VX_MF4
    11U,	// PseudoVAADDU_VX_MF4_MASK
    11U,	// PseudoVAADDU_VX_MF8
    11U,	// PseudoVAADDU_VX_MF8_MASK
    11U,	// PseudoVAADD_VV_M1
    11U,	// PseudoVAADD_VV_M1_MASK
    11U,	// PseudoVAADD_VV_M2
    11U,	// PseudoVAADD_VV_M2_MASK
    11U,	// PseudoVAADD_VV_M4
    11U,	// PseudoVAADD_VV_M4_MASK
    11U,	// PseudoVAADD_VV_M8
    11U,	// PseudoVAADD_VV_M8_MASK
    11U,	// PseudoVAADD_VV_MF2
    11U,	// PseudoVAADD_VV_MF2_MASK
    11U,	// PseudoVAADD_VV_MF4
    11U,	// PseudoVAADD_VV_MF4_MASK
    11U,	// PseudoVAADD_VV_MF8
    11U,	// PseudoVAADD_VV_MF8_MASK
    11U,	// PseudoVAADD_VX_M1
    11U,	// PseudoVAADD_VX_M1_MASK
    11U,	// PseudoVAADD_VX_M2
    11U,	// PseudoVAADD_VX_M2_MASK
    11U,	// PseudoVAADD_VX_M4
    11U,	// PseudoVAADD_VX_M4_MASK
    11U,	// PseudoVAADD_VX_M8
    11U,	// PseudoVAADD_VX_M8_MASK
    11U,	// PseudoVAADD_VX_MF2
    11U,	// PseudoVAADD_VX_MF2_MASK
    11U,	// PseudoVAADD_VX_MF4
    11U,	// PseudoVAADD_VX_MF4_MASK
    11U,	// PseudoVAADD_VX_MF8
    11U,	// PseudoVAADD_VX_MF8_MASK
    11U,	// PseudoVADC_VIM_M1
    11U,	// PseudoVADC_VIM_M2
    11U,	// PseudoVADC_VIM_M4
    11U,	// PseudoVADC_VIM_M8
    11U,	// PseudoVADC_VIM_MF2
    11U,	// PseudoVADC_VIM_MF4
    11U,	// PseudoVADC_VIM_MF8
    11U,	// PseudoVADC_VVM_M1
    11U,	// PseudoVADC_VVM_M2
    11U,	// PseudoVADC_VVM_M4
    11U,	// PseudoVADC_VVM_M8
    11U,	// PseudoVADC_VVM_MF2
    11U,	// PseudoVADC_VVM_MF4
    11U,	// PseudoVADC_VVM_MF8
    11U,	// PseudoVADC_VXM_M1
    11U,	// PseudoVADC_VXM_M2
    11U,	// PseudoVADC_VXM_M4
    11U,	// PseudoVADC_VXM_M8
    11U,	// PseudoVADC_VXM_MF2
    11U,	// PseudoVADC_VXM_MF4
    11U,	// PseudoVADC_VXM_MF8
    11U,	// PseudoVADD_VI_M1
    11U,	// PseudoVADD_VI_M1_MASK
    11U,	// PseudoVADD_VI_M2
    11U,	// PseudoVADD_VI_M2_MASK
    11U,	// PseudoVADD_VI_M4
    11U,	// PseudoVADD_VI_M4_MASK
    11U,	// PseudoVADD_VI_M8
    11U,	// PseudoVADD_VI_M8_MASK
    11U,	// PseudoVADD_VI_MF2
    11U,	// PseudoVADD_VI_MF2_MASK
    11U,	// PseudoVADD_VI_MF4
    11U,	// PseudoVADD_VI_MF4_MASK
    11U,	// PseudoVADD_VI_MF8
    11U,	// PseudoVADD_VI_MF8_MASK
    11U,	// PseudoVADD_VV_M1
    11U,	// PseudoVADD_VV_M1_MASK
    11U,	// PseudoVADD_VV_M2
    11U,	// PseudoVADD_VV_M2_MASK
    11U,	// PseudoVADD_VV_M4
    11U,	// PseudoVADD_VV_M4_MASK
    11U,	// PseudoVADD_VV_M8
    11U,	// PseudoVADD_VV_M8_MASK
    11U,	// PseudoVADD_VV_MF2
    11U,	// PseudoVADD_VV_MF2_MASK
    11U,	// PseudoVADD_VV_MF4
    11U,	// PseudoVADD_VV_MF4_MASK
    11U,	// PseudoVADD_VV_MF8
    11U,	// PseudoVADD_VV_MF8_MASK
    11U,	// PseudoVADD_VX_M1
    11U,	// PseudoVADD_VX_M1_MASK
    11U,	// PseudoVADD_VX_M2
    11U,	// PseudoVADD_VX_M2_MASK
    11U,	// PseudoVADD_VX_M4
    11U,	// PseudoVADD_VX_M4_MASK
    11U,	// PseudoVADD_VX_M8
    11U,	// PseudoVADD_VX_M8_MASK
    11U,	// PseudoVADD_VX_MF2
    11U,	// PseudoVADD_VX_MF2_MASK
    11U,	// PseudoVADD_VX_MF4
    11U,	// PseudoVADD_VX_MF4_MASK
    11U,	// PseudoVADD_VX_MF8
    11U,	// PseudoVADD_VX_MF8_MASK
    11U,	// PseudoVAND_VI_M1
    11U,	// PseudoVAND_VI_M1_MASK
    11U,	// PseudoVAND_VI_M2
    11U,	// PseudoVAND_VI_M2_MASK
    11U,	// PseudoVAND_VI_M4
    11U,	// PseudoVAND_VI_M4_MASK
    11U,	// PseudoVAND_VI_M8
    11U,	// PseudoVAND_VI_M8_MASK
    11U,	// PseudoVAND_VI_MF2
    11U,	// PseudoVAND_VI_MF2_MASK
    11U,	// PseudoVAND_VI_MF4
    11U,	// PseudoVAND_VI_MF4_MASK
    11U,	// PseudoVAND_VI_MF8
    11U,	// PseudoVAND_VI_MF8_MASK
    11U,	// PseudoVAND_VV_M1
    11U,	// PseudoVAND_VV_M1_MASK
    11U,	// PseudoVAND_VV_M2
    11U,	// PseudoVAND_VV_M2_MASK
    11U,	// PseudoVAND_VV_M4
    11U,	// PseudoVAND_VV_M4_MASK
    11U,	// PseudoVAND_VV_M8
    11U,	// PseudoVAND_VV_M8_MASK
    11U,	// PseudoVAND_VV_MF2
    11U,	// PseudoVAND_VV_MF2_MASK
    11U,	// PseudoVAND_VV_MF4
    11U,	// PseudoVAND_VV_MF4_MASK
    11U,	// PseudoVAND_VV_MF8
    11U,	// PseudoVAND_VV_MF8_MASK
    11U,	// PseudoVAND_VX_M1
    11U,	// PseudoVAND_VX_M1_MASK
    11U,	// PseudoVAND_VX_M2
    11U,	// PseudoVAND_VX_M2_MASK
    11U,	// PseudoVAND_VX_M4
    11U,	// PseudoVAND_VX_M4_MASK
    11U,	// PseudoVAND_VX_M8
    11U,	// PseudoVAND_VX_M8_MASK
    11U,	// PseudoVAND_VX_MF2
    11U,	// PseudoVAND_VX_MF2_MASK
    11U,	// PseudoVAND_VX_MF4
    11U,	// PseudoVAND_VX_MF4_MASK
    11U,	// PseudoVAND_VX_MF8
    11U,	// PseudoVAND_VX_MF8_MASK
    11U,	// PseudoVASUBU_VV_M1
    11U,	// PseudoVASUBU_VV_M1_MASK
    11U,	// PseudoVASUBU_VV_M2
    11U,	// PseudoVASUBU_VV_M2_MASK
    11U,	// PseudoVASUBU_VV_M4
    11U,	// PseudoVASUBU_VV_M4_MASK
    11U,	// PseudoVASUBU_VV_M8
    11U,	// PseudoVASUBU_VV_M8_MASK
    11U,	// PseudoVASUBU_VV_MF2
    11U,	// PseudoVASUBU_VV_MF2_MASK
    11U,	// PseudoVASUBU_VV_MF4
    11U,	// PseudoVASUBU_VV_MF4_MASK
    11U,	// PseudoVASUBU_VV_MF8
    11U,	// PseudoVASUBU_VV_MF8_MASK
    11U,	// PseudoVASUBU_VX_M1
    11U,	// PseudoVASUBU_VX_M1_MASK
    11U,	// PseudoVASUBU_VX_M2
    11U,	// PseudoVASUBU_VX_M2_MASK
    11U,	// PseudoVASUBU_VX_M4
    11U,	// PseudoVASUBU_VX_M4_MASK
    11U,	// PseudoVASUBU_VX_M8
    11U,	// PseudoVASUBU_VX_M8_MASK
    11U,	// PseudoVASUBU_VX_MF2
    11U,	// PseudoVASUBU_VX_MF2_MASK
    11U,	// PseudoVASUBU_VX_MF4
    11U,	// PseudoVASUBU_VX_MF4_MASK
    11U,	// PseudoVASUBU_VX_MF8
    11U,	// PseudoVASUBU_VX_MF8_MASK
    11U,	// PseudoVASUB_VV_M1
    11U,	// PseudoVASUB_VV_M1_MASK
    11U,	// PseudoVASUB_VV_M2
    11U,	// PseudoVASUB_VV_M2_MASK
    11U,	// PseudoVASUB_VV_M4
    11U,	// PseudoVASUB_VV_M4_MASK
    11U,	// PseudoVASUB_VV_M8
    11U,	// PseudoVASUB_VV_M8_MASK
    11U,	// PseudoVASUB_VV_MF2
    11U,	// PseudoVASUB_VV_MF2_MASK
    11U,	// PseudoVASUB_VV_MF4
    11U,	// PseudoVASUB_VV_MF4_MASK
    11U,	// PseudoVASUB_VV_MF8
    11U,	// PseudoVASUB_VV_MF8_MASK
    11U,	// PseudoVASUB_VX_M1
    11U,	// PseudoVASUB_VX_M1_MASK
    11U,	// PseudoVASUB_VX_M2
    11U,	// PseudoVASUB_VX_M2_MASK
    11U,	// PseudoVASUB_VX_M4
    11U,	// PseudoVASUB_VX_M4_MASK
    11U,	// PseudoVASUB_VX_M8
    11U,	// PseudoVASUB_VX_M8_MASK
    11U,	// PseudoVASUB_VX_MF2
    11U,	// PseudoVASUB_VX_MF2_MASK
    11U,	// PseudoVASUB_VX_MF4
    11U,	// PseudoVASUB_VX_MF4_MASK
    11U,	// PseudoVASUB_VX_MF8
    11U,	// PseudoVASUB_VX_MF8_MASK
    11U,	// PseudoVCOMPRESS_VM_M1
    11U,	// PseudoVCOMPRESS_VM_M2
    11U,	// PseudoVCOMPRESS_VM_M4
    11U,	// PseudoVCOMPRESS_VM_M8
    11U,	// PseudoVCOMPRESS_VM_MF2
    11U,	// PseudoVCOMPRESS_VM_MF4
    11U,	// PseudoVCOMPRESS_VM_MF8
    11U,	// PseudoVCPOP_M_B1
    11U,	// PseudoVCPOP_M_B16
    11U,	// PseudoVCPOP_M_B16_MASK
    11U,	// PseudoVCPOP_M_B1_MASK
    11U,	// PseudoVCPOP_M_B2
    11U,	// PseudoVCPOP_M_B2_MASK
    11U,	// PseudoVCPOP_M_B32
    11U,	// PseudoVCPOP_M_B32_MASK
    11U,	// PseudoVCPOP_M_B4
    11U,	// PseudoVCPOP_M_B4_MASK
    11U,	// PseudoVCPOP_M_B64
    11U,	// PseudoVCPOP_M_B64_MASK
    11U,	// PseudoVCPOP_M_B8
    11U,	// PseudoVCPOP_M_B8_MASK
    11U,	// PseudoVDIVU_VV_M1
    11U,	// PseudoVDIVU_VV_M1_MASK
    11U,	// PseudoVDIVU_VV_M2
    11U,	// PseudoVDIVU_VV_M2_MASK
    11U,	// PseudoVDIVU_VV_M4
    11U,	// PseudoVDIVU_VV_M4_MASK
    11U,	// PseudoVDIVU_VV_M8
    11U,	// PseudoVDIVU_VV_M8_MASK
    11U,	// PseudoVDIVU_VV_MF2
    11U,	// PseudoVDIVU_VV_MF2_MASK
    11U,	// PseudoVDIVU_VV_MF4
    11U,	// PseudoVDIVU_VV_MF4_MASK
    11U,	// PseudoVDIVU_VV_MF8
    11U,	// PseudoVDIVU_VV_MF8_MASK
    11U,	// PseudoVDIVU_VX_M1
    11U,	// PseudoVDIVU_VX_M1_MASK
    11U,	// PseudoVDIVU_VX_M2
    11U,	// PseudoVDIVU_VX_M2_MASK
    11U,	// PseudoVDIVU_VX_M4
    11U,	// PseudoVDIVU_VX_M4_MASK
    11U,	// PseudoVDIVU_VX_M8
    11U,	// PseudoVDIVU_VX_M8_MASK
    11U,	// PseudoVDIVU_VX_MF2
    11U,	// PseudoVDIVU_VX_MF2_MASK
    11U,	// PseudoVDIVU_VX_MF4
    11U,	// PseudoVDIVU_VX_MF4_MASK
    11U,	// PseudoVDIVU_VX_MF8
    11U,	// PseudoVDIVU_VX_MF8_MASK
    11U,	// PseudoVDIV_VV_M1
    11U,	// PseudoVDIV_VV_M1_MASK
    11U,	// PseudoVDIV_VV_M2
    11U,	// PseudoVDIV_VV_M2_MASK
    11U,	// PseudoVDIV_VV_M4
    11U,	// PseudoVDIV_VV_M4_MASK
    11U,	// PseudoVDIV_VV_M8
    11U,	// PseudoVDIV_VV_M8_MASK
    11U,	// PseudoVDIV_VV_MF2
    11U,	// PseudoVDIV_VV_MF2_MASK
    11U,	// PseudoVDIV_VV_MF4
    11U,	// PseudoVDIV_VV_MF4_MASK
    11U,	// PseudoVDIV_VV_MF8
    11U,	// PseudoVDIV_VV_MF8_MASK
    11U,	// PseudoVDIV_VX_M1
    11U,	// PseudoVDIV_VX_M1_MASK
    11U,	// PseudoVDIV_VX_M2
    11U,	// PseudoVDIV_VX_M2_MASK
    11U,	// PseudoVDIV_VX_M4
    11U,	// PseudoVDIV_VX_M4_MASK
    11U,	// PseudoVDIV_VX_M8
    11U,	// PseudoVDIV_VX_M8_MASK
    11U,	// PseudoVDIV_VX_MF2
    11U,	// PseudoVDIV_VX_MF2_MASK
    11U,	// PseudoVDIV_VX_MF4
    11U,	// PseudoVDIV_VX_MF4_MASK
    11U,	// PseudoVDIV_VX_MF8
    11U,	// PseudoVDIV_VX_MF8_MASK
    11U,	// PseudoVFADD_VF16_M1
    11U,	// PseudoVFADD_VF16_M1_MASK
    11U,	// PseudoVFADD_VF16_M2
    11U,	// PseudoVFADD_VF16_M2_MASK
    11U,	// PseudoVFADD_VF16_M4
    11U,	// PseudoVFADD_VF16_M4_MASK
    11U,	// PseudoVFADD_VF16_M8
    11U,	// PseudoVFADD_VF16_M8_MASK
    11U,	// PseudoVFADD_VF16_MF2
    11U,	// PseudoVFADD_VF16_MF2_MASK
    11U,	// PseudoVFADD_VF16_MF4
    11U,	// PseudoVFADD_VF16_MF4_MASK
    11U,	// PseudoVFADD_VF32_M1
    11U,	// PseudoVFADD_VF32_M1_MASK
    11U,	// PseudoVFADD_VF32_M2
    11U,	// PseudoVFADD_VF32_M2_MASK
    11U,	// PseudoVFADD_VF32_M4
    11U,	// PseudoVFADD_VF32_M4_MASK
    11U,	// PseudoVFADD_VF32_M8
    11U,	// PseudoVFADD_VF32_M8_MASK
    11U,	// PseudoVFADD_VF32_MF2
    11U,	// PseudoVFADD_VF32_MF2_MASK
    11U,	// PseudoVFADD_VF64_M1
    11U,	// PseudoVFADD_VF64_M1_MASK
    11U,	// PseudoVFADD_VF64_M2
    11U,	// PseudoVFADD_VF64_M2_MASK
    11U,	// PseudoVFADD_VF64_M4
    11U,	// PseudoVFADD_VF64_M4_MASK
    11U,	// PseudoVFADD_VF64_M8
    11U,	// PseudoVFADD_VF64_M8_MASK
    11U,	// PseudoVFADD_VV_M1
    11U,	// PseudoVFADD_VV_M1_MASK
    11U,	// PseudoVFADD_VV_M2
    11U,	// PseudoVFADD_VV_M2_MASK
    11U,	// PseudoVFADD_VV_M4
    11U,	// PseudoVFADD_VV_M4_MASK
    11U,	// PseudoVFADD_VV_M8
    11U,	// PseudoVFADD_VV_M8_MASK
    11U,	// PseudoVFADD_VV_MF2
    11U,	// PseudoVFADD_VV_MF2_MASK
    11U,	// PseudoVFADD_VV_MF4
    11U,	// PseudoVFADD_VV_MF4_MASK
    11U,	// PseudoVFCLASS_V_M1
    11U,	// PseudoVFCLASS_V_M1_MASK
    11U,	// PseudoVFCLASS_V_M2
    11U,	// PseudoVFCLASS_V_M2_MASK
    11U,	// PseudoVFCLASS_V_M4
    11U,	// PseudoVFCLASS_V_M4_MASK
    11U,	// PseudoVFCLASS_V_M8
    11U,	// PseudoVFCLASS_V_M8_MASK
    11U,	// PseudoVFCLASS_V_MF2
    11U,	// PseudoVFCLASS_V_MF2_MASK
    11U,	// PseudoVFCLASS_V_MF4
    11U,	// PseudoVFCLASS_V_MF4_MASK
    11U,	// PseudoVFCVT_F_XU_V_M1
    11U,	// PseudoVFCVT_F_XU_V_M1_MASK
    11U,	// PseudoVFCVT_F_XU_V_M2
    11U,	// PseudoVFCVT_F_XU_V_M2_MASK
    11U,	// PseudoVFCVT_F_XU_V_M4
    11U,	// PseudoVFCVT_F_XU_V_M4_MASK
    11U,	// PseudoVFCVT_F_XU_V_M8
    11U,	// PseudoVFCVT_F_XU_V_M8_MASK
    11U,	// PseudoVFCVT_F_XU_V_MF2
    11U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    11U,	// PseudoVFCVT_F_XU_V_MF4
    11U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    11U,	// PseudoVFCVT_F_X_V_M1
    11U,	// PseudoVFCVT_F_X_V_M1_MASK
    11U,	// PseudoVFCVT_F_X_V_M2
    11U,	// PseudoVFCVT_F_X_V_M2_MASK
    11U,	// PseudoVFCVT_F_X_V_M4
    11U,	// PseudoVFCVT_F_X_V_M4_MASK
    11U,	// PseudoVFCVT_F_X_V_M8
    11U,	// PseudoVFCVT_F_X_V_M8_MASK
    11U,	// PseudoVFCVT_F_X_V_MF2
    11U,	// PseudoVFCVT_F_X_V_MF2_MASK
    11U,	// PseudoVFCVT_F_X_V_MF4
    11U,	// PseudoVFCVT_F_X_V_MF4_MASK
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    11U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    11U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    11U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    11U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    11U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    11U,	// PseudoVFCVT_RTZ_X_F_V_M1
    11U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    11U,	// PseudoVFCVT_RTZ_X_F_V_M2
    11U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    11U,	// PseudoVFCVT_RTZ_X_F_V_M4
    11U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    11U,	// PseudoVFCVT_RTZ_X_F_V_M8
    11U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    11U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    11U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    11U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    11U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    11U,	// PseudoVFCVT_XU_F_V_M1
    11U,	// PseudoVFCVT_XU_F_V_M1_MASK
    11U,	// PseudoVFCVT_XU_F_V_M2
    11U,	// PseudoVFCVT_XU_F_V_M2_MASK
    11U,	// PseudoVFCVT_XU_F_V_M4
    11U,	// PseudoVFCVT_XU_F_V_M4_MASK
    11U,	// PseudoVFCVT_XU_F_V_M8
    11U,	// PseudoVFCVT_XU_F_V_M8_MASK
    11U,	// PseudoVFCVT_XU_F_V_MF2
    11U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    11U,	// PseudoVFCVT_XU_F_V_MF4
    11U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    11U,	// PseudoVFCVT_X_F_V_M1
    11U,	// PseudoVFCVT_X_F_V_M1_MASK
    11U,	// PseudoVFCVT_X_F_V_M2
    11U,	// PseudoVFCVT_X_F_V_M2_MASK
    11U,	// PseudoVFCVT_X_F_V_M4
    11U,	// PseudoVFCVT_X_F_V_M4_MASK
    11U,	// PseudoVFCVT_X_F_V_M8
    11U,	// PseudoVFCVT_X_F_V_M8_MASK
    11U,	// PseudoVFCVT_X_F_V_MF2
    11U,	// PseudoVFCVT_X_F_V_MF2_MASK
    11U,	// PseudoVFCVT_X_F_V_MF4
    11U,	// PseudoVFCVT_X_F_V_MF4_MASK
    11U,	// PseudoVFDIV_VF16_M1
    11U,	// PseudoVFDIV_VF16_M1_MASK
    11U,	// PseudoVFDIV_VF16_M2
    11U,	// PseudoVFDIV_VF16_M2_MASK
    11U,	// PseudoVFDIV_VF16_M4
    11U,	// PseudoVFDIV_VF16_M4_MASK
    11U,	// PseudoVFDIV_VF16_M8
    11U,	// PseudoVFDIV_VF16_M8_MASK
    11U,	// PseudoVFDIV_VF16_MF2
    11U,	// PseudoVFDIV_VF16_MF2_MASK
    11U,	// PseudoVFDIV_VF16_MF4
    11U,	// PseudoVFDIV_VF16_MF4_MASK
    11U,	// PseudoVFDIV_VF32_M1
    11U,	// PseudoVFDIV_VF32_M1_MASK
    11U,	// PseudoVFDIV_VF32_M2
    11U,	// PseudoVFDIV_VF32_M2_MASK
    11U,	// PseudoVFDIV_VF32_M4
    11U,	// PseudoVFDIV_VF32_M4_MASK
    11U,	// PseudoVFDIV_VF32_M8
    11U,	// PseudoVFDIV_VF32_M8_MASK
    11U,	// PseudoVFDIV_VF32_MF2
    11U,	// PseudoVFDIV_VF32_MF2_MASK
    11U,	// PseudoVFDIV_VF64_M1
    11U,	// PseudoVFDIV_VF64_M1_MASK
    11U,	// PseudoVFDIV_VF64_M2
    11U,	// PseudoVFDIV_VF64_M2_MASK
    11U,	// PseudoVFDIV_VF64_M4
    11U,	// PseudoVFDIV_VF64_M4_MASK
    11U,	// PseudoVFDIV_VF64_M8
    11U,	// PseudoVFDIV_VF64_M8_MASK
    11U,	// PseudoVFDIV_VV_M1
    11U,	// PseudoVFDIV_VV_M1_MASK
    11U,	// PseudoVFDIV_VV_M2
    11U,	// PseudoVFDIV_VV_M2_MASK
    11U,	// PseudoVFDIV_VV_M4
    11U,	// PseudoVFDIV_VV_M4_MASK
    11U,	// PseudoVFDIV_VV_M8
    11U,	// PseudoVFDIV_VV_M8_MASK
    11U,	// PseudoVFDIV_VV_MF2
    11U,	// PseudoVFDIV_VV_MF2_MASK
    11U,	// PseudoVFDIV_VV_MF4
    11U,	// PseudoVFDIV_VV_MF4_MASK
    11U,	// PseudoVFIRST_M_B1
    11U,	// PseudoVFIRST_M_B16
    11U,	// PseudoVFIRST_M_B16_MASK
    11U,	// PseudoVFIRST_M_B1_MASK
    11U,	// PseudoVFIRST_M_B2
    11U,	// PseudoVFIRST_M_B2_MASK
    11U,	// PseudoVFIRST_M_B32
    11U,	// PseudoVFIRST_M_B32_MASK
    11U,	// PseudoVFIRST_M_B4
    11U,	// PseudoVFIRST_M_B4_MASK
    11U,	// PseudoVFIRST_M_B64
    11U,	// PseudoVFIRST_M_B64_MASK
    11U,	// PseudoVFIRST_M_B8
    11U,	// PseudoVFIRST_M_B8_MASK
    11U,	// PseudoVFMACC_VF16_M1
    11U,	// PseudoVFMACC_VF16_M1_MASK
    11U,	// PseudoVFMACC_VF16_M2
    11U,	// PseudoVFMACC_VF16_M2_MASK
    11U,	// PseudoVFMACC_VF16_M4
    11U,	// PseudoVFMACC_VF16_M4_MASK
    11U,	// PseudoVFMACC_VF16_M8
    11U,	// PseudoVFMACC_VF16_M8_MASK
    11U,	// PseudoVFMACC_VF16_MF2
    11U,	// PseudoVFMACC_VF16_MF2_MASK
    11U,	// PseudoVFMACC_VF16_MF4
    11U,	// PseudoVFMACC_VF16_MF4_MASK
    11U,	// PseudoVFMACC_VF32_M1
    11U,	// PseudoVFMACC_VF32_M1_MASK
    11U,	// PseudoVFMACC_VF32_M2
    11U,	// PseudoVFMACC_VF32_M2_MASK
    11U,	// PseudoVFMACC_VF32_M4
    11U,	// PseudoVFMACC_VF32_M4_MASK
    11U,	// PseudoVFMACC_VF32_M8
    11U,	// PseudoVFMACC_VF32_M8_MASK
    11U,	// PseudoVFMACC_VF32_MF2
    11U,	// PseudoVFMACC_VF32_MF2_MASK
    11U,	// PseudoVFMACC_VF64_M1
    11U,	// PseudoVFMACC_VF64_M1_MASK
    11U,	// PseudoVFMACC_VF64_M2
    11U,	// PseudoVFMACC_VF64_M2_MASK
    11U,	// PseudoVFMACC_VF64_M4
    11U,	// PseudoVFMACC_VF64_M4_MASK
    11U,	// PseudoVFMACC_VF64_M8
    11U,	// PseudoVFMACC_VF64_M8_MASK
    11U,	// PseudoVFMACC_VV_M1
    11U,	// PseudoVFMACC_VV_M1_MASK
    11U,	// PseudoVFMACC_VV_M2
    11U,	// PseudoVFMACC_VV_M2_MASK
    11U,	// PseudoVFMACC_VV_M4
    11U,	// PseudoVFMACC_VV_M4_MASK
    11U,	// PseudoVFMACC_VV_M8
    11U,	// PseudoVFMACC_VV_M8_MASK
    11U,	// PseudoVFMACC_VV_MF2
    11U,	// PseudoVFMACC_VV_MF2_MASK
    11U,	// PseudoVFMACC_VV_MF4
    11U,	// PseudoVFMACC_VV_MF4_MASK
    11U,	// PseudoVFMADD_VF16_M1
    11U,	// PseudoVFMADD_VF16_M1_MASK
    11U,	// PseudoVFMADD_VF16_M2
    11U,	// PseudoVFMADD_VF16_M2_MASK
    11U,	// PseudoVFMADD_VF16_M4
    11U,	// PseudoVFMADD_VF16_M4_MASK
    11U,	// PseudoVFMADD_VF16_M8
    11U,	// PseudoVFMADD_VF16_M8_MASK
    11U,	// PseudoVFMADD_VF16_MF2
    11U,	// PseudoVFMADD_VF16_MF2_MASK
    11U,	// PseudoVFMADD_VF16_MF4
    11U,	// PseudoVFMADD_VF16_MF4_MASK
    11U,	// PseudoVFMADD_VF32_M1
    11U,	// PseudoVFMADD_VF32_M1_MASK
    11U,	// PseudoVFMADD_VF32_M2
    11U,	// PseudoVFMADD_VF32_M2_MASK
    11U,	// PseudoVFMADD_VF32_M4
    11U,	// PseudoVFMADD_VF32_M4_MASK
    11U,	// PseudoVFMADD_VF32_M8
    11U,	// PseudoVFMADD_VF32_M8_MASK
    11U,	// PseudoVFMADD_VF32_MF2
    11U,	// PseudoVFMADD_VF32_MF2_MASK
    11U,	// PseudoVFMADD_VF64_M1
    11U,	// PseudoVFMADD_VF64_M1_MASK
    11U,	// PseudoVFMADD_VF64_M2
    11U,	// PseudoVFMADD_VF64_M2_MASK
    11U,	// PseudoVFMADD_VF64_M4
    11U,	// PseudoVFMADD_VF64_M4_MASK
    11U,	// PseudoVFMADD_VF64_M8
    11U,	// PseudoVFMADD_VF64_M8_MASK
    11U,	// PseudoVFMADD_VV_M1
    11U,	// PseudoVFMADD_VV_M1_MASK
    11U,	// PseudoVFMADD_VV_M2
    11U,	// PseudoVFMADD_VV_M2_MASK
    11U,	// PseudoVFMADD_VV_M4
    11U,	// PseudoVFMADD_VV_M4_MASK
    11U,	// PseudoVFMADD_VV_M8
    11U,	// PseudoVFMADD_VV_M8_MASK
    11U,	// PseudoVFMADD_VV_MF2
    11U,	// PseudoVFMADD_VV_MF2_MASK
    11U,	// PseudoVFMADD_VV_MF4
    11U,	// PseudoVFMADD_VV_MF4_MASK
    11U,	// PseudoVFMAX_VF16_M1
    11U,	// PseudoVFMAX_VF16_M1_MASK
    11U,	// PseudoVFMAX_VF16_M2
    11U,	// PseudoVFMAX_VF16_M2_MASK
    11U,	// PseudoVFMAX_VF16_M4
    11U,	// PseudoVFMAX_VF16_M4_MASK
    11U,	// PseudoVFMAX_VF16_M8
    11U,	// PseudoVFMAX_VF16_M8_MASK
    11U,	// PseudoVFMAX_VF16_MF2
    11U,	// PseudoVFMAX_VF16_MF2_MASK
    11U,	// PseudoVFMAX_VF16_MF4
    11U,	// PseudoVFMAX_VF16_MF4_MASK
    11U,	// PseudoVFMAX_VF32_M1
    11U,	// PseudoVFMAX_VF32_M1_MASK
    11U,	// PseudoVFMAX_VF32_M2
    11U,	// PseudoVFMAX_VF32_M2_MASK
    11U,	// PseudoVFMAX_VF32_M4
    11U,	// PseudoVFMAX_VF32_M4_MASK
    11U,	// PseudoVFMAX_VF32_M8
    11U,	// PseudoVFMAX_VF32_M8_MASK
    11U,	// PseudoVFMAX_VF32_MF2
    11U,	// PseudoVFMAX_VF32_MF2_MASK
    11U,	// PseudoVFMAX_VF64_M1
    11U,	// PseudoVFMAX_VF64_M1_MASK
    11U,	// PseudoVFMAX_VF64_M2
    11U,	// PseudoVFMAX_VF64_M2_MASK
    11U,	// PseudoVFMAX_VF64_M4
    11U,	// PseudoVFMAX_VF64_M4_MASK
    11U,	// PseudoVFMAX_VF64_M8
    11U,	// PseudoVFMAX_VF64_M8_MASK
    11U,	// PseudoVFMAX_VV_M1
    11U,	// PseudoVFMAX_VV_M1_MASK
    11U,	// PseudoVFMAX_VV_M2
    11U,	// PseudoVFMAX_VV_M2_MASK
    11U,	// PseudoVFMAX_VV_M4
    11U,	// PseudoVFMAX_VV_M4_MASK
    11U,	// PseudoVFMAX_VV_M8
    11U,	// PseudoVFMAX_VV_M8_MASK
    11U,	// PseudoVFMAX_VV_MF2
    11U,	// PseudoVFMAX_VV_MF2_MASK
    11U,	// PseudoVFMAX_VV_MF4
    11U,	// PseudoVFMAX_VV_MF4_MASK
    11U,	// PseudoVFMERGE_VF16M_M1
    11U,	// PseudoVFMERGE_VF16M_M1_TU
    11U,	// PseudoVFMERGE_VF16M_M2
    11U,	// PseudoVFMERGE_VF16M_M2_TU
    11U,	// PseudoVFMERGE_VF16M_M4
    11U,	// PseudoVFMERGE_VF16M_M4_TU
    11U,	// PseudoVFMERGE_VF16M_M8
    11U,	// PseudoVFMERGE_VF16M_M8_TU
    11U,	// PseudoVFMERGE_VF16M_MF2
    11U,	// PseudoVFMERGE_VF16M_MF2_TU
    11U,	// PseudoVFMERGE_VF16M_MF4
    11U,	// PseudoVFMERGE_VF16M_MF4_TU
    11U,	// PseudoVFMERGE_VF32M_M1
    11U,	// PseudoVFMERGE_VF32M_M1_TU
    11U,	// PseudoVFMERGE_VF32M_M2
    11U,	// PseudoVFMERGE_VF32M_M2_TU
    11U,	// PseudoVFMERGE_VF32M_M4
    11U,	// PseudoVFMERGE_VF32M_M4_TU
    11U,	// PseudoVFMERGE_VF32M_M8
    11U,	// PseudoVFMERGE_VF32M_M8_TU
    11U,	// PseudoVFMERGE_VF32M_MF2
    11U,	// PseudoVFMERGE_VF32M_MF2_TU
    11U,	// PseudoVFMERGE_VF64M_M1
    11U,	// PseudoVFMERGE_VF64M_M1_TU
    11U,	// PseudoVFMERGE_VF64M_M2
    11U,	// PseudoVFMERGE_VF64M_M2_TU
    11U,	// PseudoVFMERGE_VF64M_M4
    11U,	// PseudoVFMERGE_VF64M_M4_TU
    11U,	// PseudoVFMERGE_VF64M_M8
    11U,	// PseudoVFMERGE_VF64M_M8_TU
    11U,	// PseudoVFMIN_VF16_M1
    11U,	// PseudoVFMIN_VF16_M1_MASK
    11U,	// PseudoVFMIN_VF16_M2
    11U,	// PseudoVFMIN_VF16_M2_MASK
    11U,	// PseudoVFMIN_VF16_M4
    11U,	// PseudoVFMIN_VF16_M4_MASK
    11U,	// PseudoVFMIN_VF16_M8
    11U,	// PseudoVFMIN_VF16_M8_MASK
    11U,	// PseudoVFMIN_VF16_MF2
    11U,	// PseudoVFMIN_VF16_MF2_MASK
    11U,	// PseudoVFMIN_VF16_MF4
    11U,	// PseudoVFMIN_VF16_MF4_MASK
    11U,	// PseudoVFMIN_VF32_M1
    11U,	// PseudoVFMIN_VF32_M1_MASK
    11U,	// PseudoVFMIN_VF32_M2
    11U,	// PseudoVFMIN_VF32_M2_MASK
    11U,	// PseudoVFMIN_VF32_M4
    11U,	// PseudoVFMIN_VF32_M4_MASK
    11U,	// PseudoVFMIN_VF32_M8
    11U,	// PseudoVFMIN_VF32_M8_MASK
    11U,	// PseudoVFMIN_VF32_MF2
    11U,	// PseudoVFMIN_VF32_MF2_MASK
    11U,	// PseudoVFMIN_VF64_M1
    11U,	// PseudoVFMIN_VF64_M1_MASK
    11U,	// PseudoVFMIN_VF64_M2
    11U,	// PseudoVFMIN_VF64_M2_MASK
    11U,	// PseudoVFMIN_VF64_M4
    11U,	// PseudoVFMIN_VF64_M4_MASK
    11U,	// PseudoVFMIN_VF64_M8
    11U,	// PseudoVFMIN_VF64_M8_MASK
    11U,	// PseudoVFMIN_VV_M1
    11U,	// PseudoVFMIN_VV_M1_MASK
    11U,	// PseudoVFMIN_VV_M2
    11U,	// PseudoVFMIN_VV_M2_MASK
    11U,	// PseudoVFMIN_VV_M4
    11U,	// PseudoVFMIN_VV_M4_MASK
    11U,	// PseudoVFMIN_VV_M8
    11U,	// PseudoVFMIN_VV_M8_MASK
    11U,	// PseudoVFMIN_VV_MF2
    11U,	// PseudoVFMIN_VV_MF2_MASK
    11U,	// PseudoVFMIN_VV_MF4
    11U,	// PseudoVFMIN_VV_MF4_MASK
    11U,	// PseudoVFMSAC_VF16_M1
    11U,	// PseudoVFMSAC_VF16_M1_MASK
    11U,	// PseudoVFMSAC_VF16_M2
    11U,	// PseudoVFMSAC_VF16_M2_MASK
    11U,	// PseudoVFMSAC_VF16_M4
    11U,	// PseudoVFMSAC_VF16_M4_MASK
    11U,	// PseudoVFMSAC_VF16_M8
    11U,	// PseudoVFMSAC_VF16_M8_MASK
    11U,	// PseudoVFMSAC_VF16_MF2
    11U,	// PseudoVFMSAC_VF16_MF2_MASK
    11U,	// PseudoVFMSAC_VF16_MF4
    11U,	// PseudoVFMSAC_VF16_MF4_MASK
    11U,	// PseudoVFMSAC_VF32_M1
    11U,	// PseudoVFMSAC_VF32_M1_MASK
    11U,	// PseudoVFMSAC_VF32_M2
    11U,	// PseudoVFMSAC_VF32_M2_MASK
    11U,	// PseudoVFMSAC_VF32_M4
    11U,	// PseudoVFMSAC_VF32_M4_MASK
    11U,	// PseudoVFMSAC_VF32_M8
    11U,	// PseudoVFMSAC_VF32_M8_MASK
    11U,	// PseudoVFMSAC_VF32_MF2
    11U,	// PseudoVFMSAC_VF32_MF2_MASK
    11U,	// PseudoVFMSAC_VF64_M1
    11U,	// PseudoVFMSAC_VF64_M1_MASK
    11U,	// PseudoVFMSAC_VF64_M2
    11U,	// PseudoVFMSAC_VF64_M2_MASK
    11U,	// PseudoVFMSAC_VF64_M4
    11U,	// PseudoVFMSAC_VF64_M4_MASK
    11U,	// PseudoVFMSAC_VF64_M8
    11U,	// PseudoVFMSAC_VF64_M8_MASK
    11U,	// PseudoVFMSAC_VV_M1
    11U,	// PseudoVFMSAC_VV_M1_MASK
    11U,	// PseudoVFMSAC_VV_M2
    11U,	// PseudoVFMSAC_VV_M2_MASK
    11U,	// PseudoVFMSAC_VV_M4
    11U,	// PseudoVFMSAC_VV_M4_MASK
    11U,	// PseudoVFMSAC_VV_M8
    11U,	// PseudoVFMSAC_VV_M8_MASK
    11U,	// PseudoVFMSAC_VV_MF2
    11U,	// PseudoVFMSAC_VV_MF2_MASK
    11U,	// PseudoVFMSAC_VV_MF4
    11U,	// PseudoVFMSAC_VV_MF4_MASK
    11U,	// PseudoVFMSUB_VF16_M1
    11U,	// PseudoVFMSUB_VF16_M1_MASK
    11U,	// PseudoVFMSUB_VF16_M2
    11U,	// PseudoVFMSUB_VF16_M2_MASK
    11U,	// PseudoVFMSUB_VF16_M4
    11U,	// PseudoVFMSUB_VF16_M4_MASK
    11U,	// PseudoVFMSUB_VF16_M8
    11U,	// PseudoVFMSUB_VF16_M8_MASK
    11U,	// PseudoVFMSUB_VF16_MF2
    11U,	// PseudoVFMSUB_VF16_MF2_MASK
    11U,	// PseudoVFMSUB_VF16_MF4
    11U,	// PseudoVFMSUB_VF16_MF4_MASK
    11U,	// PseudoVFMSUB_VF32_M1
    11U,	// PseudoVFMSUB_VF32_M1_MASK
    11U,	// PseudoVFMSUB_VF32_M2
    11U,	// PseudoVFMSUB_VF32_M2_MASK
    11U,	// PseudoVFMSUB_VF32_M4
    11U,	// PseudoVFMSUB_VF32_M4_MASK
    11U,	// PseudoVFMSUB_VF32_M8
    11U,	// PseudoVFMSUB_VF32_M8_MASK
    11U,	// PseudoVFMSUB_VF32_MF2
    11U,	// PseudoVFMSUB_VF32_MF2_MASK
    11U,	// PseudoVFMSUB_VF64_M1
    11U,	// PseudoVFMSUB_VF64_M1_MASK
    11U,	// PseudoVFMSUB_VF64_M2
    11U,	// PseudoVFMSUB_VF64_M2_MASK
    11U,	// PseudoVFMSUB_VF64_M4
    11U,	// PseudoVFMSUB_VF64_M4_MASK
    11U,	// PseudoVFMSUB_VF64_M8
    11U,	// PseudoVFMSUB_VF64_M8_MASK
    11U,	// PseudoVFMSUB_VV_M1
    11U,	// PseudoVFMSUB_VV_M1_MASK
    11U,	// PseudoVFMSUB_VV_M2
    11U,	// PseudoVFMSUB_VV_M2_MASK
    11U,	// PseudoVFMSUB_VV_M4
    11U,	// PseudoVFMSUB_VV_M4_MASK
    11U,	// PseudoVFMSUB_VV_M8
    11U,	// PseudoVFMSUB_VV_M8_MASK
    11U,	// PseudoVFMSUB_VV_MF2
    11U,	// PseudoVFMSUB_VV_MF2_MASK
    11U,	// PseudoVFMSUB_VV_MF4
    11U,	// PseudoVFMSUB_VV_MF4_MASK
    11U,	// PseudoVFMUL_VF16_M1
    11U,	// PseudoVFMUL_VF16_M1_MASK
    11U,	// PseudoVFMUL_VF16_M2
    11U,	// PseudoVFMUL_VF16_M2_MASK
    11U,	// PseudoVFMUL_VF16_M4
    11U,	// PseudoVFMUL_VF16_M4_MASK
    11U,	// PseudoVFMUL_VF16_M8
    11U,	// PseudoVFMUL_VF16_M8_MASK
    11U,	// PseudoVFMUL_VF16_MF2
    11U,	// PseudoVFMUL_VF16_MF2_MASK
    11U,	// PseudoVFMUL_VF16_MF4
    11U,	// PseudoVFMUL_VF16_MF4_MASK
    11U,	// PseudoVFMUL_VF32_M1
    11U,	// PseudoVFMUL_VF32_M1_MASK
    11U,	// PseudoVFMUL_VF32_M2
    11U,	// PseudoVFMUL_VF32_M2_MASK
    11U,	// PseudoVFMUL_VF32_M4
    11U,	// PseudoVFMUL_VF32_M4_MASK
    11U,	// PseudoVFMUL_VF32_M8
    11U,	// PseudoVFMUL_VF32_M8_MASK
    11U,	// PseudoVFMUL_VF32_MF2
    11U,	// PseudoVFMUL_VF32_MF2_MASK
    11U,	// PseudoVFMUL_VF64_M1
    11U,	// PseudoVFMUL_VF64_M1_MASK
    11U,	// PseudoVFMUL_VF64_M2
    11U,	// PseudoVFMUL_VF64_M2_MASK
    11U,	// PseudoVFMUL_VF64_M4
    11U,	// PseudoVFMUL_VF64_M4_MASK
    11U,	// PseudoVFMUL_VF64_M8
    11U,	// PseudoVFMUL_VF64_M8_MASK
    11U,	// PseudoVFMUL_VV_M1
    11U,	// PseudoVFMUL_VV_M1_MASK
    11U,	// PseudoVFMUL_VV_M2
    11U,	// PseudoVFMUL_VV_M2_MASK
    11U,	// PseudoVFMUL_VV_M4
    11U,	// PseudoVFMUL_VV_M4_MASK
    11U,	// PseudoVFMUL_VV_M8
    11U,	// PseudoVFMUL_VV_M8_MASK
    11U,	// PseudoVFMUL_VV_MF2
    11U,	// PseudoVFMUL_VV_MF2_MASK
    11U,	// PseudoVFMUL_VV_MF4
    11U,	// PseudoVFMUL_VV_MF4_MASK
    11U,	// PseudoVFMV_F16_S_M1
    11U,	// PseudoVFMV_F16_S_M2
    11U,	// PseudoVFMV_F16_S_M4
    11U,	// PseudoVFMV_F16_S_M8
    11U,	// PseudoVFMV_F16_S_MF2
    11U,	// PseudoVFMV_F16_S_MF4
    11U,	// PseudoVFMV_F32_S_M1
    11U,	// PseudoVFMV_F32_S_M2
    11U,	// PseudoVFMV_F32_S_M4
    11U,	// PseudoVFMV_F32_S_M8
    11U,	// PseudoVFMV_F32_S_MF2
    11U,	// PseudoVFMV_F64_S_M1
    11U,	// PseudoVFMV_F64_S_M2
    11U,	// PseudoVFMV_F64_S_M4
    11U,	// PseudoVFMV_F64_S_M8
    11U,	// PseudoVFMV_S_F16_M1
    11U,	// PseudoVFMV_S_F16_M2
    11U,	// PseudoVFMV_S_F16_M4
    11U,	// PseudoVFMV_S_F16_M8
    11U,	// PseudoVFMV_S_F16_MF2
    11U,	// PseudoVFMV_S_F16_MF4
    11U,	// PseudoVFMV_S_F32_M1
    11U,	// PseudoVFMV_S_F32_M2
    11U,	// PseudoVFMV_S_F32_M4
    11U,	// PseudoVFMV_S_F32_M8
    11U,	// PseudoVFMV_S_F32_MF2
    11U,	// PseudoVFMV_S_F64_M1
    11U,	// PseudoVFMV_S_F64_M2
    11U,	// PseudoVFMV_S_F64_M4
    11U,	// PseudoVFMV_S_F64_M8
    11U,	// PseudoVFMV_V_F16_M1
    11U,	// PseudoVFMV_V_F16_M2
    11U,	// PseudoVFMV_V_F16_M4
    11U,	// PseudoVFMV_V_F16_M8
    11U,	// PseudoVFMV_V_F16_MF2
    11U,	// PseudoVFMV_V_F16_MF4
    11U,	// PseudoVFMV_V_F32_M1
    11U,	// PseudoVFMV_V_F32_M2
    11U,	// PseudoVFMV_V_F32_M4
    11U,	// PseudoVFMV_V_F32_M8
    11U,	// PseudoVFMV_V_F32_MF2
    11U,	// PseudoVFMV_V_F64_M1
    11U,	// PseudoVFMV_V_F64_M2
    11U,	// PseudoVFMV_V_F64_M4
    11U,	// PseudoVFMV_V_F64_M8
    11U,	// PseudoVFNCVT_F_F_W_M1
    11U,	// PseudoVFNCVT_F_F_W_M1_MASK
    11U,	// PseudoVFNCVT_F_F_W_M2
    11U,	// PseudoVFNCVT_F_F_W_M2_MASK
    11U,	// PseudoVFNCVT_F_F_W_M4
    11U,	// PseudoVFNCVT_F_F_W_M4_MASK
    11U,	// PseudoVFNCVT_F_F_W_MF2
    11U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    11U,	// PseudoVFNCVT_F_F_W_MF4
    11U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    11U,	// PseudoVFNCVT_F_XU_W_M1
    11U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    11U,	// PseudoVFNCVT_F_XU_W_M2
    11U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    11U,	// PseudoVFNCVT_F_XU_W_M4
    11U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    11U,	// PseudoVFNCVT_F_XU_W_MF2
    11U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    11U,	// PseudoVFNCVT_F_XU_W_MF4
    11U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    11U,	// PseudoVFNCVT_F_X_W_M1
    11U,	// PseudoVFNCVT_F_X_W_M1_MASK
    11U,	// PseudoVFNCVT_F_X_W_M2
    11U,	// PseudoVFNCVT_F_X_W_M2_MASK
    11U,	// PseudoVFNCVT_F_X_W_M4
    11U,	// PseudoVFNCVT_F_X_W_M4_MASK
    11U,	// PseudoVFNCVT_F_X_W_MF2
    11U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    11U,	// PseudoVFNCVT_F_X_W_MF4
    11U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    11U,	// PseudoVFNCVT_ROD_F_F_W_M1
    11U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    11U,	// PseudoVFNCVT_ROD_F_F_W_M2
    11U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    11U,	// PseudoVFNCVT_ROD_F_F_W_M4
    11U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    11U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    11U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    11U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    11U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    11U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    11U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    11U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    11U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    11U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    11U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    11U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    11U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    11U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    11U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    11U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    11U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    11U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    11U,	// PseudoVFNCVT_XU_F_W_M1
    11U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    11U,	// PseudoVFNCVT_XU_F_W_M2
    11U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    11U,	// PseudoVFNCVT_XU_F_W_M4
    11U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    11U,	// PseudoVFNCVT_XU_F_W_MF2
    11U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    11U,	// PseudoVFNCVT_XU_F_W_MF4
    11U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    11U,	// PseudoVFNCVT_XU_F_W_MF8
    11U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    11U,	// PseudoVFNCVT_X_F_W_M1
    11U,	// PseudoVFNCVT_X_F_W_M1_MASK
    11U,	// PseudoVFNCVT_X_F_W_M2
    11U,	// PseudoVFNCVT_X_F_W_M2_MASK
    11U,	// PseudoVFNCVT_X_F_W_M4
    11U,	// PseudoVFNCVT_X_F_W_M4_MASK
    11U,	// PseudoVFNCVT_X_F_W_MF2
    11U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    11U,	// PseudoVFNCVT_X_F_W_MF4
    11U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    11U,	// PseudoVFNCVT_X_F_W_MF8
    11U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    11U,	// PseudoVFNMACC_VF16_M1
    11U,	// PseudoVFNMACC_VF16_M1_MASK
    11U,	// PseudoVFNMACC_VF16_M2
    11U,	// PseudoVFNMACC_VF16_M2_MASK
    11U,	// PseudoVFNMACC_VF16_M4
    11U,	// PseudoVFNMACC_VF16_M4_MASK
    11U,	// PseudoVFNMACC_VF16_M8
    11U,	// PseudoVFNMACC_VF16_M8_MASK
    11U,	// PseudoVFNMACC_VF16_MF2
    11U,	// PseudoVFNMACC_VF16_MF2_MASK
    11U,	// PseudoVFNMACC_VF16_MF4
    11U,	// PseudoVFNMACC_VF16_MF4_MASK
    11U,	// PseudoVFNMACC_VF32_M1
    11U,	// PseudoVFNMACC_VF32_M1_MASK
    11U,	// PseudoVFNMACC_VF32_M2
    11U,	// PseudoVFNMACC_VF32_M2_MASK
    11U,	// PseudoVFNMACC_VF32_M4
    11U,	// PseudoVFNMACC_VF32_M4_MASK
    11U,	// PseudoVFNMACC_VF32_M8
    11U,	// PseudoVFNMACC_VF32_M8_MASK
    11U,	// PseudoVFNMACC_VF32_MF2
    11U,	// PseudoVFNMACC_VF32_MF2_MASK
    11U,	// PseudoVFNMACC_VF64_M1
    11U,	// PseudoVFNMACC_VF64_M1_MASK
    11U,	// PseudoVFNMACC_VF64_M2
    11U,	// PseudoVFNMACC_VF64_M2_MASK
    11U,	// PseudoVFNMACC_VF64_M4
    11U,	// PseudoVFNMACC_VF64_M4_MASK
    11U,	// PseudoVFNMACC_VF64_M8
    11U,	// PseudoVFNMACC_VF64_M8_MASK
    11U,	// PseudoVFNMACC_VV_M1
    11U,	// PseudoVFNMACC_VV_M1_MASK
    11U,	// PseudoVFNMACC_VV_M2
    11U,	// PseudoVFNMACC_VV_M2_MASK
    11U,	// PseudoVFNMACC_VV_M4
    11U,	// PseudoVFNMACC_VV_M4_MASK
    11U,	// PseudoVFNMACC_VV_M8
    11U,	// PseudoVFNMACC_VV_M8_MASK
    11U,	// PseudoVFNMACC_VV_MF2
    11U,	// PseudoVFNMACC_VV_MF2_MASK
    11U,	// PseudoVFNMACC_VV_MF4
    11U,	// PseudoVFNMACC_VV_MF4_MASK
    11U,	// PseudoVFNMADD_VF16_M1
    11U,	// PseudoVFNMADD_VF16_M1_MASK
    11U,	// PseudoVFNMADD_VF16_M2
    11U,	// PseudoVFNMADD_VF16_M2_MASK
    11U,	// PseudoVFNMADD_VF16_M4
    11U,	// PseudoVFNMADD_VF16_M4_MASK
    11U,	// PseudoVFNMADD_VF16_M8
    11U,	// PseudoVFNMADD_VF16_M8_MASK
    11U,	// PseudoVFNMADD_VF16_MF2
    11U,	// PseudoVFNMADD_VF16_MF2_MASK
    11U,	// PseudoVFNMADD_VF16_MF4
    11U,	// PseudoVFNMADD_VF16_MF4_MASK
    11U,	// PseudoVFNMADD_VF32_M1
    11U,	// PseudoVFNMADD_VF32_M1_MASK
    11U,	// PseudoVFNMADD_VF32_M2
    11U,	// PseudoVFNMADD_VF32_M2_MASK
    11U,	// PseudoVFNMADD_VF32_M4
    11U,	// PseudoVFNMADD_VF32_M4_MASK
    11U,	// PseudoVFNMADD_VF32_M8
    11U,	// PseudoVFNMADD_VF32_M8_MASK
    11U,	// PseudoVFNMADD_VF32_MF2
    11U,	// PseudoVFNMADD_VF32_MF2_MASK
    11U,	// PseudoVFNMADD_VF64_M1
    11U,	// PseudoVFNMADD_VF64_M1_MASK
    11U,	// PseudoVFNMADD_VF64_M2
    11U,	// PseudoVFNMADD_VF64_M2_MASK
    11U,	// PseudoVFNMADD_VF64_M4
    11U,	// PseudoVFNMADD_VF64_M4_MASK
    11U,	// PseudoVFNMADD_VF64_M8
    11U,	// PseudoVFNMADD_VF64_M8_MASK
    11U,	// PseudoVFNMADD_VV_M1
    11U,	// PseudoVFNMADD_VV_M1_MASK
    11U,	// PseudoVFNMADD_VV_M2
    11U,	// PseudoVFNMADD_VV_M2_MASK
    11U,	// PseudoVFNMADD_VV_M4
    11U,	// PseudoVFNMADD_VV_M4_MASK
    11U,	// PseudoVFNMADD_VV_M8
    11U,	// PseudoVFNMADD_VV_M8_MASK
    11U,	// PseudoVFNMADD_VV_MF2
    11U,	// PseudoVFNMADD_VV_MF2_MASK
    11U,	// PseudoVFNMADD_VV_MF4
    11U,	// PseudoVFNMADD_VV_MF4_MASK
    11U,	// PseudoVFNMSAC_VF16_M1
    11U,	// PseudoVFNMSAC_VF16_M1_MASK
    11U,	// PseudoVFNMSAC_VF16_M2
    11U,	// PseudoVFNMSAC_VF16_M2_MASK
    11U,	// PseudoVFNMSAC_VF16_M4
    11U,	// PseudoVFNMSAC_VF16_M4_MASK
    11U,	// PseudoVFNMSAC_VF16_M8
    11U,	// PseudoVFNMSAC_VF16_M8_MASK
    11U,	// PseudoVFNMSAC_VF16_MF2
    11U,	// PseudoVFNMSAC_VF16_MF2_MASK
    11U,	// PseudoVFNMSAC_VF16_MF4
    11U,	// PseudoVFNMSAC_VF16_MF4_MASK
    11U,	// PseudoVFNMSAC_VF32_M1
    11U,	// PseudoVFNMSAC_VF32_M1_MASK
    11U,	// PseudoVFNMSAC_VF32_M2
    11U,	// PseudoVFNMSAC_VF32_M2_MASK
    11U,	// PseudoVFNMSAC_VF32_M4
    11U,	// PseudoVFNMSAC_VF32_M4_MASK
    11U,	// PseudoVFNMSAC_VF32_M8
    11U,	// PseudoVFNMSAC_VF32_M8_MASK
    11U,	// PseudoVFNMSAC_VF32_MF2
    11U,	// PseudoVFNMSAC_VF32_MF2_MASK
    11U,	// PseudoVFNMSAC_VF64_M1
    11U,	// PseudoVFNMSAC_VF64_M1_MASK
    11U,	// PseudoVFNMSAC_VF64_M2
    11U,	// PseudoVFNMSAC_VF64_M2_MASK
    11U,	// PseudoVFNMSAC_VF64_M4
    11U,	// PseudoVFNMSAC_VF64_M4_MASK
    11U,	// PseudoVFNMSAC_VF64_M8
    11U,	// PseudoVFNMSAC_VF64_M8_MASK
    11U,	// PseudoVFNMSAC_VV_M1
    11U,	// PseudoVFNMSAC_VV_M1_MASK
    11U,	// PseudoVFNMSAC_VV_M2
    11U,	// PseudoVFNMSAC_VV_M2_MASK
    11U,	// PseudoVFNMSAC_VV_M4
    11U,	// PseudoVFNMSAC_VV_M4_MASK
    11U,	// PseudoVFNMSAC_VV_M8
    11U,	// PseudoVFNMSAC_VV_M8_MASK
    11U,	// PseudoVFNMSAC_VV_MF2
    11U,	// PseudoVFNMSAC_VV_MF2_MASK
    11U,	// PseudoVFNMSAC_VV_MF4
    11U,	// PseudoVFNMSAC_VV_MF4_MASK
    11U,	// PseudoVFNMSUB_VF16_M1
    11U,	// PseudoVFNMSUB_VF16_M1_MASK
    11U,	// PseudoVFNMSUB_VF16_M2
    11U,	// PseudoVFNMSUB_VF16_M2_MASK
    11U,	// PseudoVFNMSUB_VF16_M4
    11U,	// PseudoVFNMSUB_VF16_M4_MASK
    11U,	// PseudoVFNMSUB_VF16_M8
    11U,	// PseudoVFNMSUB_VF16_M8_MASK
    11U,	// PseudoVFNMSUB_VF16_MF2
    11U,	// PseudoVFNMSUB_VF16_MF2_MASK
    11U,	// PseudoVFNMSUB_VF16_MF4
    11U,	// PseudoVFNMSUB_VF16_MF4_MASK
    11U,	// PseudoVFNMSUB_VF32_M1
    11U,	// PseudoVFNMSUB_VF32_M1_MASK
    11U,	// PseudoVFNMSUB_VF32_M2
    11U,	// PseudoVFNMSUB_VF32_M2_MASK
    11U,	// PseudoVFNMSUB_VF32_M4
    11U,	// PseudoVFNMSUB_VF32_M4_MASK
    11U,	// PseudoVFNMSUB_VF32_M8
    11U,	// PseudoVFNMSUB_VF32_M8_MASK
    11U,	// PseudoVFNMSUB_VF32_MF2
    11U,	// PseudoVFNMSUB_VF32_MF2_MASK
    11U,	// PseudoVFNMSUB_VF64_M1
    11U,	// PseudoVFNMSUB_VF64_M1_MASK
    11U,	// PseudoVFNMSUB_VF64_M2
    11U,	// PseudoVFNMSUB_VF64_M2_MASK
    11U,	// PseudoVFNMSUB_VF64_M4
    11U,	// PseudoVFNMSUB_VF64_M4_MASK
    11U,	// PseudoVFNMSUB_VF64_M8
    11U,	// PseudoVFNMSUB_VF64_M8_MASK
    11U,	// PseudoVFNMSUB_VV_M1
    11U,	// PseudoVFNMSUB_VV_M1_MASK
    11U,	// PseudoVFNMSUB_VV_M2
    11U,	// PseudoVFNMSUB_VV_M2_MASK
    11U,	// PseudoVFNMSUB_VV_M4
    11U,	// PseudoVFNMSUB_VV_M4_MASK
    11U,	// PseudoVFNMSUB_VV_M8
    11U,	// PseudoVFNMSUB_VV_M8_MASK
    11U,	// PseudoVFNMSUB_VV_MF2
    11U,	// PseudoVFNMSUB_VV_MF2_MASK
    11U,	// PseudoVFNMSUB_VV_MF4
    11U,	// PseudoVFNMSUB_VV_MF4_MASK
    11U,	// PseudoVFRDIV_VF16_M1
    11U,	// PseudoVFRDIV_VF16_M1_MASK
    11U,	// PseudoVFRDIV_VF16_M2
    11U,	// PseudoVFRDIV_VF16_M2_MASK
    11U,	// PseudoVFRDIV_VF16_M4
    11U,	// PseudoVFRDIV_VF16_M4_MASK
    11U,	// PseudoVFRDIV_VF16_M8
    11U,	// PseudoVFRDIV_VF16_M8_MASK
    11U,	// PseudoVFRDIV_VF16_MF2
    11U,	// PseudoVFRDIV_VF16_MF2_MASK
    11U,	// PseudoVFRDIV_VF16_MF4
    11U,	// PseudoVFRDIV_VF16_MF4_MASK
    11U,	// PseudoVFRDIV_VF32_M1
    11U,	// PseudoVFRDIV_VF32_M1_MASK
    11U,	// PseudoVFRDIV_VF32_M2
    11U,	// PseudoVFRDIV_VF32_M2_MASK
    11U,	// PseudoVFRDIV_VF32_M4
    11U,	// PseudoVFRDIV_VF32_M4_MASK
    11U,	// PseudoVFRDIV_VF32_M8
    11U,	// PseudoVFRDIV_VF32_M8_MASK
    11U,	// PseudoVFRDIV_VF32_MF2
    11U,	// PseudoVFRDIV_VF32_MF2_MASK
    11U,	// PseudoVFRDIV_VF64_M1
    11U,	// PseudoVFRDIV_VF64_M1_MASK
    11U,	// PseudoVFRDIV_VF64_M2
    11U,	// PseudoVFRDIV_VF64_M2_MASK
    11U,	// PseudoVFRDIV_VF64_M4
    11U,	// PseudoVFRDIV_VF64_M4_MASK
    11U,	// PseudoVFRDIV_VF64_M8
    11U,	// PseudoVFRDIV_VF64_M8_MASK
    11U,	// PseudoVFREC7_V_M1
    11U,	// PseudoVFREC7_V_M1_MASK
    11U,	// PseudoVFREC7_V_M2
    11U,	// PseudoVFREC7_V_M2_MASK
    11U,	// PseudoVFREC7_V_M4
    11U,	// PseudoVFREC7_V_M4_MASK
    11U,	// PseudoVFREC7_V_M8
    11U,	// PseudoVFREC7_V_M8_MASK
    11U,	// PseudoVFREC7_V_MF2
    11U,	// PseudoVFREC7_V_MF2_MASK
    11U,	// PseudoVFREC7_V_MF4
    11U,	// PseudoVFREC7_V_MF4_MASK
    11U,	// PseudoVFREDMAX_VS_M1
    11U,	// PseudoVFREDMAX_VS_M1_MASK
    11U,	// PseudoVFREDMAX_VS_M2
    11U,	// PseudoVFREDMAX_VS_M2_MASK
    11U,	// PseudoVFREDMAX_VS_M4
    11U,	// PseudoVFREDMAX_VS_M4_MASK
    11U,	// PseudoVFREDMAX_VS_M8
    11U,	// PseudoVFREDMAX_VS_M8_MASK
    11U,	// PseudoVFREDMAX_VS_MF2
    11U,	// PseudoVFREDMAX_VS_MF2_MASK
    11U,	// PseudoVFREDMAX_VS_MF4
    11U,	// PseudoVFREDMAX_VS_MF4_MASK
    11U,	// PseudoVFREDMIN_VS_M1
    11U,	// PseudoVFREDMIN_VS_M1_MASK
    11U,	// PseudoVFREDMIN_VS_M2
    11U,	// PseudoVFREDMIN_VS_M2_MASK
    11U,	// PseudoVFREDMIN_VS_M4
    11U,	// PseudoVFREDMIN_VS_M4_MASK
    11U,	// PseudoVFREDMIN_VS_M8
    11U,	// PseudoVFREDMIN_VS_M8_MASK
    11U,	// PseudoVFREDMIN_VS_MF2
    11U,	// PseudoVFREDMIN_VS_MF2_MASK
    11U,	// PseudoVFREDMIN_VS_MF4
    11U,	// PseudoVFREDMIN_VS_MF4_MASK
    11U,	// PseudoVFREDOSUM_VS_M1
    11U,	// PseudoVFREDOSUM_VS_M1_MASK
    11U,	// PseudoVFREDOSUM_VS_M2
    11U,	// PseudoVFREDOSUM_VS_M2_MASK
    11U,	// PseudoVFREDOSUM_VS_M4
    11U,	// PseudoVFREDOSUM_VS_M4_MASK
    11U,	// PseudoVFREDOSUM_VS_M8
    11U,	// PseudoVFREDOSUM_VS_M8_MASK
    11U,	// PseudoVFREDOSUM_VS_MF2
    11U,	// PseudoVFREDOSUM_VS_MF2_MASK
    11U,	// PseudoVFREDOSUM_VS_MF4
    11U,	// PseudoVFREDOSUM_VS_MF4_MASK
    11U,	// PseudoVFREDUSUM_VS_M1
    11U,	// PseudoVFREDUSUM_VS_M1_MASK
    11U,	// PseudoVFREDUSUM_VS_M2
    11U,	// PseudoVFREDUSUM_VS_M2_MASK
    11U,	// PseudoVFREDUSUM_VS_M4
    11U,	// PseudoVFREDUSUM_VS_M4_MASK
    11U,	// PseudoVFREDUSUM_VS_M8
    11U,	// PseudoVFREDUSUM_VS_M8_MASK
    11U,	// PseudoVFREDUSUM_VS_MF2
    11U,	// PseudoVFREDUSUM_VS_MF2_MASK
    11U,	// PseudoVFREDUSUM_VS_MF4
    11U,	// PseudoVFREDUSUM_VS_MF4_MASK
    11U,	// PseudoVFRSQRT7_V_M1
    11U,	// PseudoVFRSQRT7_V_M1_MASK
    11U,	// PseudoVFRSQRT7_V_M2
    11U,	// PseudoVFRSQRT7_V_M2_MASK
    11U,	// PseudoVFRSQRT7_V_M4
    11U,	// PseudoVFRSQRT7_V_M4_MASK
    11U,	// PseudoVFRSQRT7_V_M8
    11U,	// PseudoVFRSQRT7_V_M8_MASK
    11U,	// PseudoVFRSQRT7_V_MF2
    11U,	// PseudoVFRSQRT7_V_MF2_MASK
    11U,	// PseudoVFRSQRT7_V_MF4
    11U,	// PseudoVFRSQRT7_V_MF4_MASK
    11U,	// PseudoVFRSUB_VF16_M1
    11U,	// PseudoVFRSUB_VF16_M1_MASK
    11U,	// PseudoVFRSUB_VF16_M2
    11U,	// PseudoVFRSUB_VF16_M2_MASK
    11U,	// PseudoVFRSUB_VF16_M4
    11U,	// PseudoVFRSUB_VF16_M4_MASK
    11U,	// PseudoVFRSUB_VF16_M8
    11U,	// PseudoVFRSUB_VF16_M8_MASK
    11U,	// PseudoVFRSUB_VF16_MF2
    11U,	// PseudoVFRSUB_VF16_MF2_MASK
    11U,	// PseudoVFRSUB_VF16_MF4
    11U,	// PseudoVFRSUB_VF16_MF4_MASK
    11U,	// PseudoVFRSUB_VF32_M1
    11U,	// PseudoVFRSUB_VF32_M1_MASK
    11U,	// PseudoVFRSUB_VF32_M2
    11U,	// PseudoVFRSUB_VF32_M2_MASK
    11U,	// PseudoVFRSUB_VF32_M4
    11U,	// PseudoVFRSUB_VF32_M4_MASK
    11U,	// PseudoVFRSUB_VF32_M8
    11U,	// PseudoVFRSUB_VF32_M8_MASK
    11U,	// PseudoVFRSUB_VF32_MF2
    11U,	// PseudoVFRSUB_VF32_MF2_MASK
    11U,	// PseudoVFRSUB_VF64_M1
    11U,	// PseudoVFRSUB_VF64_M1_MASK
    11U,	// PseudoVFRSUB_VF64_M2
    11U,	// PseudoVFRSUB_VF64_M2_MASK
    11U,	// PseudoVFRSUB_VF64_M4
    11U,	// PseudoVFRSUB_VF64_M4_MASK
    11U,	// PseudoVFRSUB_VF64_M8
    11U,	// PseudoVFRSUB_VF64_M8_MASK
    11U,	// PseudoVFSGNJN_VF16_M1
    11U,	// PseudoVFSGNJN_VF16_M1_MASK
    11U,	// PseudoVFSGNJN_VF16_M2
    11U,	// PseudoVFSGNJN_VF16_M2_MASK
    11U,	// PseudoVFSGNJN_VF16_M4
    11U,	// PseudoVFSGNJN_VF16_M4_MASK
    11U,	// PseudoVFSGNJN_VF16_M8
    11U,	// PseudoVFSGNJN_VF16_M8_MASK
    11U,	// PseudoVFSGNJN_VF16_MF2
    11U,	// PseudoVFSGNJN_VF16_MF2_MASK
    11U,	// PseudoVFSGNJN_VF16_MF4
    11U,	// PseudoVFSGNJN_VF16_MF4_MASK
    11U,	// PseudoVFSGNJN_VF32_M1
    11U,	// PseudoVFSGNJN_VF32_M1_MASK
    11U,	// PseudoVFSGNJN_VF32_M2
    11U,	// PseudoVFSGNJN_VF32_M2_MASK
    11U,	// PseudoVFSGNJN_VF32_M4
    11U,	// PseudoVFSGNJN_VF32_M4_MASK
    11U,	// PseudoVFSGNJN_VF32_M8
    11U,	// PseudoVFSGNJN_VF32_M8_MASK
    11U,	// PseudoVFSGNJN_VF32_MF2
    11U,	// PseudoVFSGNJN_VF32_MF2_MASK
    11U,	// PseudoVFSGNJN_VF64_M1
    11U,	// PseudoVFSGNJN_VF64_M1_MASK
    11U,	// PseudoVFSGNJN_VF64_M2
    11U,	// PseudoVFSGNJN_VF64_M2_MASK
    11U,	// PseudoVFSGNJN_VF64_M4
    11U,	// PseudoVFSGNJN_VF64_M4_MASK
    11U,	// PseudoVFSGNJN_VF64_M8
    11U,	// PseudoVFSGNJN_VF64_M8_MASK
    11U,	// PseudoVFSGNJN_VV_M1
    11U,	// PseudoVFSGNJN_VV_M1_MASK
    11U,	// PseudoVFSGNJN_VV_M2
    11U,	// PseudoVFSGNJN_VV_M2_MASK
    11U,	// PseudoVFSGNJN_VV_M4
    11U,	// PseudoVFSGNJN_VV_M4_MASK
    11U,	// PseudoVFSGNJN_VV_M8
    11U,	// PseudoVFSGNJN_VV_M8_MASK
    11U,	// PseudoVFSGNJN_VV_MF2
    11U,	// PseudoVFSGNJN_VV_MF2_MASK
    11U,	// PseudoVFSGNJN_VV_MF4
    11U,	// PseudoVFSGNJN_VV_MF4_MASK
    11U,	// PseudoVFSGNJX_VF16_M1
    11U,	// PseudoVFSGNJX_VF16_M1_MASK
    11U,	// PseudoVFSGNJX_VF16_M2
    11U,	// PseudoVFSGNJX_VF16_M2_MASK
    11U,	// PseudoVFSGNJX_VF16_M4
    11U,	// PseudoVFSGNJX_VF16_M4_MASK
    11U,	// PseudoVFSGNJX_VF16_M8
    11U,	// PseudoVFSGNJX_VF16_M8_MASK
    11U,	// PseudoVFSGNJX_VF16_MF2
    11U,	// PseudoVFSGNJX_VF16_MF2_MASK
    11U,	// PseudoVFSGNJX_VF16_MF4
    11U,	// PseudoVFSGNJX_VF16_MF4_MASK
    11U,	// PseudoVFSGNJX_VF32_M1
    11U,	// PseudoVFSGNJX_VF32_M1_MASK
    11U,	// PseudoVFSGNJX_VF32_M2
    11U,	// PseudoVFSGNJX_VF32_M2_MASK
    11U,	// PseudoVFSGNJX_VF32_M4
    11U,	// PseudoVFSGNJX_VF32_M4_MASK
    11U,	// PseudoVFSGNJX_VF32_M8
    11U,	// PseudoVFSGNJX_VF32_M8_MASK
    11U,	// PseudoVFSGNJX_VF32_MF2
    11U,	// PseudoVFSGNJX_VF32_MF2_MASK
    11U,	// PseudoVFSGNJX_VF64_M1
    11U,	// PseudoVFSGNJX_VF64_M1_MASK
    11U,	// PseudoVFSGNJX_VF64_M2
    11U,	// PseudoVFSGNJX_VF64_M2_MASK
    11U,	// PseudoVFSGNJX_VF64_M4
    11U,	// PseudoVFSGNJX_VF64_M4_MASK
    11U,	// PseudoVFSGNJX_VF64_M8
    11U,	// PseudoVFSGNJX_VF64_M8_MASK
    11U,	// PseudoVFSGNJX_VV_M1
    11U,	// PseudoVFSGNJX_VV_M1_MASK
    11U,	// PseudoVFSGNJX_VV_M2
    11U,	// PseudoVFSGNJX_VV_M2_MASK
    11U,	// PseudoVFSGNJX_VV_M4
    11U,	// PseudoVFSGNJX_VV_M4_MASK
    11U,	// PseudoVFSGNJX_VV_M8
    11U,	// PseudoVFSGNJX_VV_M8_MASK
    11U,	// PseudoVFSGNJX_VV_MF2
    11U,	// PseudoVFSGNJX_VV_MF2_MASK
    11U,	// PseudoVFSGNJX_VV_MF4
    11U,	// PseudoVFSGNJX_VV_MF4_MASK
    11U,	// PseudoVFSGNJ_VF16_M1
    11U,	// PseudoVFSGNJ_VF16_M1_MASK
    11U,	// PseudoVFSGNJ_VF16_M2
    11U,	// PseudoVFSGNJ_VF16_M2_MASK
    11U,	// PseudoVFSGNJ_VF16_M4
    11U,	// PseudoVFSGNJ_VF16_M4_MASK
    11U,	// PseudoVFSGNJ_VF16_M8
    11U,	// PseudoVFSGNJ_VF16_M8_MASK
    11U,	// PseudoVFSGNJ_VF16_MF2
    11U,	// PseudoVFSGNJ_VF16_MF2_MASK
    11U,	// PseudoVFSGNJ_VF16_MF4
    11U,	// PseudoVFSGNJ_VF16_MF4_MASK
    11U,	// PseudoVFSGNJ_VF32_M1
    11U,	// PseudoVFSGNJ_VF32_M1_MASK
    11U,	// PseudoVFSGNJ_VF32_M2
    11U,	// PseudoVFSGNJ_VF32_M2_MASK
    11U,	// PseudoVFSGNJ_VF32_M4
    11U,	// PseudoVFSGNJ_VF32_M4_MASK
    11U,	// PseudoVFSGNJ_VF32_M8
    11U,	// PseudoVFSGNJ_VF32_M8_MASK
    11U,	// PseudoVFSGNJ_VF32_MF2
    11U,	// PseudoVFSGNJ_VF32_MF2_MASK
    11U,	// PseudoVFSGNJ_VF64_M1
    11U,	// PseudoVFSGNJ_VF64_M1_MASK
    11U,	// PseudoVFSGNJ_VF64_M2
    11U,	// PseudoVFSGNJ_VF64_M2_MASK
    11U,	// PseudoVFSGNJ_VF64_M4
    11U,	// PseudoVFSGNJ_VF64_M4_MASK
    11U,	// PseudoVFSGNJ_VF64_M8
    11U,	// PseudoVFSGNJ_VF64_M8_MASK
    11U,	// PseudoVFSGNJ_VV_M1
    11U,	// PseudoVFSGNJ_VV_M1_MASK
    11U,	// PseudoVFSGNJ_VV_M2
    11U,	// PseudoVFSGNJ_VV_M2_MASK
    11U,	// PseudoVFSGNJ_VV_M4
    11U,	// PseudoVFSGNJ_VV_M4_MASK
    11U,	// PseudoVFSGNJ_VV_M8
    11U,	// PseudoVFSGNJ_VV_M8_MASK
    11U,	// PseudoVFSGNJ_VV_MF2
    11U,	// PseudoVFSGNJ_VV_MF2_MASK
    11U,	// PseudoVFSGNJ_VV_MF4
    11U,	// PseudoVFSGNJ_VV_MF4_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF16_M1
    11U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF16_M2
    11U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF16_M4
    11U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF16_M8
    11U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    11U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    11U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF32_M1
    11U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF32_M2
    11U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF32_M4
    11U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF32_M8
    11U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    11U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF64_M1
    11U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF64_M2
    11U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF64_M4
    11U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    11U,	// PseudoVFSLIDE1DOWN_VF64_M8
    11U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    11U,	// PseudoVFSLIDE1UP_VF16_M1
    11U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    11U,	// PseudoVFSLIDE1UP_VF16_M2
    11U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    11U,	// PseudoVFSLIDE1UP_VF16_M4
    11U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    11U,	// PseudoVFSLIDE1UP_VF16_M8
    11U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    11U,	// PseudoVFSLIDE1UP_VF16_MF2
    11U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    11U,	// PseudoVFSLIDE1UP_VF16_MF4
    11U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    11U,	// PseudoVFSLIDE1UP_VF32_M1
    11U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    11U,	// PseudoVFSLIDE1UP_VF32_M2
    11U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    11U,	// PseudoVFSLIDE1UP_VF32_M4
    11U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    11U,	// PseudoVFSLIDE1UP_VF32_M8
    11U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    11U,	// PseudoVFSLIDE1UP_VF32_MF2
    11U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    11U,	// PseudoVFSLIDE1UP_VF64_M1
    11U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    11U,	// PseudoVFSLIDE1UP_VF64_M2
    11U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    11U,	// PseudoVFSLIDE1UP_VF64_M4
    11U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    11U,	// PseudoVFSLIDE1UP_VF64_M8
    11U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    11U,	// PseudoVFSQRT_V_M1
    11U,	// PseudoVFSQRT_V_M1_MASK
    11U,	// PseudoVFSQRT_V_M2
    11U,	// PseudoVFSQRT_V_M2_MASK
    11U,	// PseudoVFSQRT_V_M4
    11U,	// PseudoVFSQRT_V_M4_MASK
    11U,	// PseudoVFSQRT_V_M8
    11U,	// PseudoVFSQRT_V_M8_MASK
    11U,	// PseudoVFSQRT_V_MF2
    11U,	// PseudoVFSQRT_V_MF2_MASK
    11U,	// PseudoVFSQRT_V_MF4
    11U,	// PseudoVFSQRT_V_MF4_MASK
    11U,	// PseudoVFSUB_VF16_M1
    11U,	// PseudoVFSUB_VF16_M1_MASK
    11U,	// PseudoVFSUB_VF16_M2
    11U,	// PseudoVFSUB_VF16_M2_MASK
    11U,	// PseudoVFSUB_VF16_M4
    11U,	// PseudoVFSUB_VF16_M4_MASK
    11U,	// PseudoVFSUB_VF16_M8
    11U,	// PseudoVFSUB_VF16_M8_MASK
    11U,	// PseudoVFSUB_VF16_MF2
    11U,	// PseudoVFSUB_VF16_MF2_MASK
    11U,	// PseudoVFSUB_VF16_MF4
    11U,	// PseudoVFSUB_VF16_MF4_MASK
    11U,	// PseudoVFSUB_VF32_M1
    11U,	// PseudoVFSUB_VF32_M1_MASK
    11U,	// PseudoVFSUB_VF32_M2
    11U,	// PseudoVFSUB_VF32_M2_MASK
    11U,	// PseudoVFSUB_VF32_M4
    11U,	// PseudoVFSUB_VF32_M4_MASK
    11U,	// PseudoVFSUB_VF32_M8
    11U,	// PseudoVFSUB_VF32_M8_MASK
    11U,	// PseudoVFSUB_VF32_MF2
    11U,	// PseudoVFSUB_VF32_MF2_MASK
    11U,	// PseudoVFSUB_VF64_M1
    11U,	// PseudoVFSUB_VF64_M1_MASK
    11U,	// PseudoVFSUB_VF64_M2
    11U,	// PseudoVFSUB_VF64_M2_MASK
    11U,	// PseudoVFSUB_VF64_M4
    11U,	// PseudoVFSUB_VF64_M4_MASK
    11U,	// PseudoVFSUB_VF64_M8
    11U,	// PseudoVFSUB_VF64_M8_MASK
    11U,	// PseudoVFSUB_VV_M1
    11U,	// PseudoVFSUB_VV_M1_MASK
    11U,	// PseudoVFSUB_VV_M2
    11U,	// PseudoVFSUB_VV_M2_MASK
    11U,	// PseudoVFSUB_VV_M4
    11U,	// PseudoVFSUB_VV_M4_MASK
    11U,	// PseudoVFSUB_VV_M8
    11U,	// PseudoVFSUB_VV_M8_MASK
    11U,	// PseudoVFSUB_VV_MF2
    11U,	// PseudoVFSUB_VV_MF2_MASK
    11U,	// PseudoVFSUB_VV_MF4
    11U,	// PseudoVFSUB_VV_MF4_MASK
    11U,	// PseudoVFWADD_VF16_M1
    11U,	// PseudoVFWADD_VF16_M1_MASK
    11U,	// PseudoVFWADD_VF16_M2
    11U,	// PseudoVFWADD_VF16_M2_MASK
    11U,	// PseudoVFWADD_VF16_M4
    11U,	// PseudoVFWADD_VF16_M4_MASK
    11U,	// PseudoVFWADD_VF16_M8
    11U,	// PseudoVFWADD_VF16_M8_MASK
    11U,	// PseudoVFWADD_VF16_MF2
    11U,	// PseudoVFWADD_VF16_MF2_MASK
    11U,	// PseudoVFWADD_VF16_MF4
    11U,	// PseudoVFWADD_VF16_MF4_MASK
    11U,	// PseudoVFWADD_VF32_M1
    11U,	// PseudoVFWADD_VF32_M1_MASK
    11U,	// PseudoVFWADD_VF32_M2
    11U,	// PseudoVFWADD_VF32_M2_MASK
    11U,	// PseudoVFWADD_VF32_M4
    11U,	// PseudoVFWADD_VF32_M4_MASK
    11U,	// PseudoVFWADD_VF32_M8
    11U,	// PseudoVFWADD_VF32_M8_MASK
    11U,	// PseudoVFWADD_VF32_MF2
    11U,	// PseudoVFWADD_VF32_MF2_MASK
    11U,	// PseudoVFWADD_VV_M1
    11U,	// PseudoVFWADD_VV_M1_MASK
    11U,	// PseudoVFWADD_VV_M2
    11U,	// PseudoVFWADD_VV_M2_MASK
    11U,	// PseudoVFWADD_VV_M4
    11U,	// PseudoVFWADD_VV_M4_MASK
    11U,	// PseudoVFWADD_VV_MF2
    11U,	// PseudoVFWADD_VV_MF2_MASK
    11U,	// PseudoVFWADD_VV_MF4
    11U,	// PseudoVFWADD_VV_MF4_MASK
    11U,	// PseudoVFWADD_WF16_M1
    11U,	// PseudoVFWADD_WF16_M1_MASK
    11U,	// PseudoVFWADD_WF16_M2
    11U,	// PseudoVFWADD_WF16_M2_MASK
    11U,	// PseudoVFWADD_WF16_M4
    11U,	// PseudoVFWADD_WF16_M4_MASK
    11U,	// PseudoVFWADD_WF16_M8
    11U,	// PseudoVFWADD_WF16_M8_MASK
    11U,	// PseudoVFWADD_WF16_MF2
    11U,	// PseudoVFWADD_WF16_MF2_MASK
    11U,	// PseudoVFWADD_WF16_MF4
    11U,	// PseudoVFWADD_WF16_MF4_MASK
    11U,	// PseudoVFWADD_WF32_M1
    11U,	// PseudoVFWADD_WF32_M1_MASK
    11U,	// PseudoVFWADD_WF32_M2
    11U,	// PseudoVFWADD_WF32_M2_MASK
    11U,	// PseudoVFWADD_WF32_M4
    11U,	// PseudoVFWADD_WF32_M4_MASK
    11U,	// PseudoVFWADD_WF32_M8
    11U,	// PseudoVFWADD_WF32_M8_MASK
    11U,	// PseudoVFWADD_WF32_MF2
    11U,	// PseudoVFWADD_WF32_MF2_MASK
    11U,	// PseudoVFWADD_WV_M1
    11U,	// PseudoVFWADD_WV_M1_MASK
    11U,	// PseudoVFWADD_WV_M1_MASK_TIED
    11U,	// PseudoVFWADD_WV_M1_TIED
    11U,	// PseudoVFWADD_WV_M2
    11U,	// PseudoVFWADD_WV_M2_MASK
    11U,	// PseudoVFWADD_WV_M2_MASK_TIED
    11U,	// PseudoVFWADD_WV_M2_TIED
    11U,	// PseudoVFWADD_WV_M4
    11U,	// PseudoVFWADD_WV_M4_MASK
    11U,	// PseudoVFWADD_WV_M4_MASK_TIED
    11U,	// PseudoVFWADD_WV_M4_TIED
    11U,	// PseudoVFWADD_WV_MF2
    11U,	// PseudoVFWADD_WV_MF2_MASK
    11U,	// PseudoVFWADD_WV_MF2_MASK_TIED
    11U,	// PseudoVFWADD_WV_MF2_TIED
    11U,	// PseudoVFWADD_WV_MF4
    11U,	// PseudoVFWADD_WV_MF4_MASK
    11U,	// PseudoVFWADD_WV_MF4_MASK_TIED
    11U,	// PseudoVFWADD_WV_MF4_TIED
    11U,	// PseudoVFWCVT_F_F_V_M1
    11U,	// PseudoVFWCVT_F_F_V_M1_MASK
    11U,	// PseudoVFWCVT_F_F_V_M2
    11U,	// PseudoVFWCVT_F_F_V_M2_MASK
    11U,	// PseudoVFWCVT_F_F_V_M4
    11U,	// PseudoVFWCVT_F_F_V_M4_MASK
    11U,	// PseudoVFWCVT_F_F_V_MF2
    11U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    11U,	// PseudoVFWCVT_F_F_V_MF4
    11U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    11U,	// PseudoVFWCVT_F_XU_V_M1
    11U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    11U,	// PseudoVFWCVT_F_XU_V_M2
    11U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    11U,	// PseudoVFWCVT_F_XU_V_M4
    11U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    11U,	// PseudoVFWCVT_F_XU_V_MF2
    11U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    11U,	// PseudoVFWCVT_F_XU_V_MF4
    11U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    11U,	// PseudoVFWCVT_F_XU_V_MF8
    11U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    11U,	// PseudoVFWCVT_F_X_V_M1
    11U,	// PseudoVFWCVT_F_X_V_M1_MASK
    11U,	// PseudoVFWCVT_F_X_V_M2
    11U,	// PseudoVFWCVT_F_X_V_M2_MASK
    11U,	// PseudoVFWCVT_F_X_V_M4
    11U,	// PseudoVFWCVT_F_X_V_M4_MASK
    11U,	// PseudoVFWCVT_F_X_V_MF2
    11U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    11U,	// PseudoVFWCVT_F_X_V_MF4
    11U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    11U,	// PseudoVFWCVT_F_X_V_MF8
    11U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    11U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    11U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    11U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    11U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    11U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    11U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    11U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    11U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    11U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    11U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    11U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    11U,	// PseudoVFWCVT_XU_F_V_M1
    11U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    11U,	// PseudoVFWCVT_XU_F_V_M2
    11U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    11U,	// PseudoVFWCVT_XU_F_V_M4
    11U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    11U,	// PseudoVFWCVT_XU_F_V_MF2
    11U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    11U,	// PseudoVFWCVT_XU_F_V_MF4
    11U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    11U,	// PseudoVFWCVT_X_F_V_M1
    11U,	// PseudoVFWCVT_X_F_V_M1_MASK
    11U,	// PseudoVFWCVT_X_F_V_M2
    11U,	// PseudoVFWCVT_X_F_V_M2_MASK
    11U,	// PseudoVFWCVT_X_F_V_M4
    11U,	// PseudoVFWCVT_X_F_V_M4_MASK
    11U,	// PseudoVFWCVT_X_F_V_MF2
    11U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    11U,	// PseudoVFWCVT_X_F_V_MF4
    11U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    11U,	// PseudoVFWMACC_VF16_M1
    11U,	// PseudoVFWMACC_VF16_M1_MASK
    11U,	// PseudoVFWMACC_VF16_M2
    11U,	// PseudoVFWMACC_VF16_M2_MASK
    11U,	// PseudoVFWMACC_VF16_M4
    11U,	// PseudoVFWMACC_VF16_M4_MASK
    11U,	// PseudoVFWMACC_VF16_M8
    11U,	// PseudoVFWMACC_VF16_M8_MASK
    11U,	// PseudoVFWMACC_VF16_MF2
    11U,	// PseudoVFWMACC_VF16_MF2_MASK
    11U,	// PseudoVFWMACC_VF16_MF4
    11U,	// PseudoVFWMACC_VF16_MF4_MASK
    11U,	// PseudoVFWMACC_VF32_M1
    11U,	// PseudoVFWMACC_VF32_M1_MASK
    11U,	// PseudoVFWMACC_VF32_M2
    11U,	// PseudoVFWMACC_VF32_M2_MASK
    11U,	// PseudoVFWMACC_VF32_M4
    11U,	// PseudoVFWMACC_VF32_M4_MASK
    11U,	// PseudoVFWMACC_VF32_M8
    11U,	// PseudoVFWMACC_VF32_M8_MASK
    11U,	// PseudoVFWMACC_VF32_MF2
    11U,	// PseudoVFWMACC_VF32_MF2_MASK
    11U,	// PseudoVFWMACC_VV_M1
    11U,	// PseudoVFWMACC_VV_M1_MASK
    11U,	// PseudoVFWMACC_VV_M2
    11U,	// PseudoVFWMACC_VV_M2_MASK
    11U,	// PseudoVFWMACC_VV_M4
    11U,	// PseudoVFWMACC_VV_M4_MASK
    11U,	// PseudoVFWMACC_VV_MF2
    11U,	// PseudoVFWMACC_VV_MF2_MASK
    11U,	// PseudoVFWMACC_VV_MF4
    11U,	// PseudoVFWMACC_VV_MF4_MASK
    11U,	// PseudoVFWMSAC_VF16_M1
    11U,	// PseudoVFWMSAC_VF16_M1_MASK
    11U,	// PseudoVFWMSAC_VF16_M2
    11U,	// PseudoVFWMSAC_VF16_M2_MASK
    11U,	// PseudoVFWMSAC_VF16_M4
    11U,	// PseudoVFWMSAC_VF16_M4_MASK
    11U,	// PseudoVFWMSAC_VF16_M8
    11U,	// PseudoVFWMSAC_VF16_M8_MASK
    11U,	// PseudoVFWMSAC_VF16_MF2
    11U,	// PseudoVFWMSAC_VF16_MF2_MASK
    11U,	// PseudoVFWMSAC_VF16_MF4
    11U,	// PseudoVFWMSAC_VF16_MF4_MASK
    11U,	// PseudoVFWMSAC_VF32_M1
    11U,	// PseudoVFWMSAC_VF32_M1_MASK
    11U,	// PseudoVFWMSAC_VF32_M2
    11U,	// PseudoVFWMSAC_VF32_M2_MASK
    11U,	// PseudoVFWMSAC_VF32_M4
    11U,	// PseudoVFWMSAC_VF32_M4_MASK
    11U,	// PseudoVFWMSAC_VF32_M8
    11U,	// PseudoVFWMSAC_VF32_M8_MASK
    11U,	// PseudoVFWMSAC_VF32_MF2
    11U,	// PseudoVFWMSAC_VF32_MF2_MASK
    11U,	// PseudoVFWMSAC_VV_M1
    11U,	// PseudoVFWMSAC_VV_M1_MASK
    11U,	// PseudoVFWMSAC_VV_M2
    11U,	// PseudoVFWMSAC_VV_M2_MASK
    11U,	// PseudoVFWMSAC_VV_M4
    11U,	// PseudoVFWMSAC_VV_M4_MASK
    11U,	// PseudoVFWMSAC_VV_MF2
    11U,	// PseudoVFWMSAC_VV_MF2_MASK
    11U,	// PseudoVFWMSAC_VV_MF4
    11U,	// PseudoVFWMSAC_VV_MF4_MASK
    11U,	// PseudoVFWMUL_VF16_M1
    11U,	// PseudoVFWMUL_VF16_M1_MASK
    11U,	// PseudoVFWMUL_VF16_M2
    11U,	// PseudoVFWMUL_VF16_M2_MASK
    11U,	// PseudoVFWMUL_VF16_M4
    11U,	// PseudoVFWMUL_VF16_M4_MASK
    11U,	// PseudoVFWMUL_VF16_M8
    11U,	// PseudoVFWMUL_VF16_M8_MASK
    11U,	// PseudoVFWMUL_VF16_MF2
    11U,	// PseudoVFWMUL_VF16_MF2_MASK
    11U,	// PseudoVFWMUL_VF16_MF4
    11U,	// PseudoVFWMUL_VF16_MF4_MASK
    11U,	// PseudoVFWMUL_VF32_M1
    11U,	// PseudoVFWMUL_VF32_M1_MASK
    11U,	// PseudoVFWMUL_VF32_M2
    11U,	// PseudoVFWMUL_VF32_M2_MASK
    11U,	// PseudoVFWMUL_VF32_M4
    11U,	// PseudoVFWMUL_VF32_M4_MASK
    11U,	// PseudoVFWMUL_VF32_M8
    11U,	// PseudoVFWMUL_VF32_M8_MASK
    11U,	// PseudoVFWMUL_VF32_MF2
    11U,	// PseudoVFWMUL_VF32_MF2_MASK
    11U,	// PseudoVFWMUL_VV_M1
    11U,	// PseudoVFWMUL_VV_M1_MASK
    11U,	// PseudoVFWMUL_VV_M2
    11U,	// PseudoVFWMUL_VV_M2_MASK
    11U,	// PseudoVFWMUL_VV_M4
    11U,	// PseudoVFWMUL_VV_M4_MASK
    11U,	// PseudoVFWMUL_VV_MF2
    11U,	// PseudoVFWMUL_VV_MF2_MASK
    11U,	// PseudoVFWMUL_VV_MF4
    11U,	// PseudoVFWMUL_VV_MF4_MASK
    11U,	// PseudoVFWNMACC_VF16_M1
    11U,	// PseudoVFWNMACC_VF16_M1_MASK
    11U,	// PseudoVFWNMACC_VF16_M2
    11U,	// PseudoVFWNMACC_VF16_M2_MASK
    11U,	// PseudoVFWNMACC_VF16_M4
    11U,	// PseudoVFWNMACC_VF16_M4_MASK
    11U,	// PseudoVFWNMACC_VF16_M8
    11U,	// PseudoVFWNMACC_VF16_M8_MASK
    11U,	// PseudoVFWNMACC_VF16_MF2
    11U,	// PseudoVFWNMACC_VF16_MF2_MASK
    11U,	// PseudoVFWNMACC_VF16_MF4
    11U,	// PseudoVFWNMACC_VF16_MF4_MASK
    11U,	// PseudoVFWNMACC_VF32_M1
    11U,	// PseudoVFWNMACC_VF32_M1_MASK
    11U,	// PseudoVFWNMACC_VF32_M2
    11U,	// PseudoVFWNMACC_VF32_M2_MASK
    11U,	// PseudoVFWNMACC_VF32_M4
    11U,	// PseudoVFWNMACC_VF32_M4_MASK
    11U,	// PseudoVFWNMACC_VF32_M8
    11U,	// PseudoVFWNMACC_VF32_M8_MASK
    11U,	// PseudoVFWNMACC_VF32_MF2
    11U,	// PseudoVFWNMACC_VF32_MF2_MASK
    11U,	// PseudoVFWNMACC_VV_M1
    11U,	// PseudoVFWNMACC_VV_M1_MASK
    11U,	// PseudoVFWNMACC_VV_M2
    11U,	// PseudoVFWNMACC_VV_M2_MASK
    11U,	// PseudoVFWNMACC_VV_M4
    11U,	// PseudoVFWNMACC_VV_M4_MASK
    11U,	// PseudoVFWNMACC_VV_MF2
    11U,	// PseudoVFWNMACC_VV_MF2_MASK
    11U,	// PseudoVFWNMACC_VV_MF4
    11U,	// PseudoVFWNMACC_VV_MF4_MASK
    11U,	// PseudoVFWNMSAC_VF16_M1
    11U,	// PseudoVFWNMSAC_VF16_M1_MASK
    11U,	// PseudoVFWNMSAC_VF16_M2
    11U,	// PseudoVFWNMSAC_VF16_M2_MASK
    11U,	// PseudoVFWNMSAC_VF16_M4
    11U,	// PseudoVFWNMSAC_VF16_M4_MASK
    11U,	// PseudoVFWNMSAC_VF16_M8
    11U,	// PseudoVFWNMSAC_VF16_M8_MASK
    11U,	// PseudoVFWNMSAC_VF16_MF2
    11U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    11U,	// PseudoVFWNMSAC_VF16_MF4
    11U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    11U,	// PseudoVFWNMSAC_VF32_M1
    11U,	// PseudoVFWNMSAC_VF32_M1_MASK
    11U,	// PseudoVFWNMSAC_VF32_M2
    11U,	// PseudoVFWNMSAC_VF32_M2_MASK
    11U,	// PseudoVFWNMSAC_VF32_M4
    11U,	// PseudoVFWNMSAC_VF32_M4_MASK
    11U,	// PseudoVFWNMSAC_VF32_M8
    11U,	// PseudoVFWNMSAC_VF32_M8_MASK
    11U,	// PseudoVFWNMSAC_VF32_MF2
    11U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    11U,	// PseudoVFWNMSAC_VV_M1
    11U,	// PseudoVFWNMSAC_VV_M1_MASK
    11U,	// PseudoVFWNMSAC_VV_M2
    11U,	// PseudoVFWNMSAC_VV_M2_MASK
    11U,	// PseudoVFWNMSAC_VV_M4
    11U,	// PseudoVFWNMSAC_VV_M4_MASK
    11U,	// PseudoVFWNMSAC_VV_MF2
    11U,	// PseudoVFWNMSAC_VV_MF2_MASK
    11U,	// PseudoVFWNMSAC_VV_MF4
    11U,	// PseudoVFWNMSAC_VV_MF4_MASK
    11U,	// PseudoVFWREDOSUM_VS_M1
    11U,	// PseudoVFWREDOSUM_VS_M1_MASK
    11U,	// PseudoVFWREDOSUM_VS_M2
    11U,	// PseudoVFWREDOSUM_VS_M2_MASK
    11U,	// PseudoVFWREDOSUM_VS_M4
    11U,	// PseudoVFWREDOSUM_VS_M4_MASK
    11U,	// PseudoVFWREDOSUM_VS_M8
    11U,	// PseudoVFWREDOSUM_VS_M8_MASK
    11U,	// PseudoVFWREDOSUM_VS_MF2
    11U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    11U,	// PseudoVFWREDOSUM_VS_MF4
    11U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    11U,	// PseudoVFWREDUSUM_VS_M1
    11U,	// PseudoVFWREDUSUM_VS_M1_MASK
    11U,	// PseudoVFWREDUSUM_VS_M2
    11U,	// PseudoVFWREDUSUM_VS_M2_MASK
    11U,	// PseudoVFWREDUSUM_VS_M4
    11U,	// PseudoVFWREDUSUM_VS_M4_MASK
    11U,	// PseudoVFWREDUSUM_VS_M8
    11U,	// PseudoVFWREDUSUM_VS_M8_MASK
    11U,	// PseudoVFWREDUSUM_VS_MF2
    11U,	// PseudoVFWREDUSUM_VS_MF2_MASK
    11U,	// PseudoVFWREDUSUM_VS_MF4
    11U,	// PseudoVFWREDUSUM_VS_MF4_MASK
    11U,	// PseudoVFWSUB_VF16_M1
    11U,	// PseudoVFWSUB_VF16_M1_MASK
    11U,	// PseudoVFWSUB_VF16_M2
    11U,	// PseudoVFWSUB_VF16_M2_MASK
    11U,	// PseudoVFWSUB_VF16_M4
    11U,	// PseudoVFWSUB_VF16_M4_MASK
    11U,	// PseudoVFWSUB_VF16_M8
    11U,	// PseudoVFWSUB_VF16_M8_MASK
    11U,	// PseudoVFWSUB_VF16_MF2
    11U,	// PseudoVFWSUB_VF16_MF2_MASK
    11U,	// PseudoVFWSUB_VF16_MF4
    11U,	// PseudoVFWSUB_VF16_MF4_MASK
    11U,	// PseudoVFWSUB_VF32_M1
    11U,	// PseudoVFWSUB_VF32_M1_MASK
    11U,	// PseudoVFWSUB_VF32_M2
    11U,	// PseudoVFWSUB_VF32_M2_MASK
    11U,	// PseudoVFWSUB_VF32_M4
    11U,	// PseudoVFWSUB_VF32_M4_MASK
    11U,	// PseudoVFWSUB_VF32_M8
    11U,	// PseudoVFWSUB_VF32_M8_MASK
    11U,	// PseudoVFWSUB_VF32_MF2
    11U,	// PseudoVFWSUB_VF32_MF2_MASK
    11U,	// PseudoVFWSUB_VV_M1
    11U,	// PseudoVFWSUB_VV_M1_MASK
    11U,	// PseudoVFWSUB_VV_M2
    11U,	// PseudoVFWSUB_VV_M2_MASK
    11U,	// PseudoVFWSUB_VV_M4
    11U,	// PseudoVFWSUB_VV_M4_MASK
    11U,	// PseudoVFWSUB_VV_MF2
    11U,	// PseudoVFWSUB_VV_MF2_MASK
    11U,	// PseudoVFWSUB_VV_MF4
    11U,	// PseudoVFWSUB_VV_MF4_MASK
    11U,	// PseudoVFWSUB_WF16_M1
    11U,	// PseudoVFWSUB_WF16_M1_MASK
    11U,	// PseudoVFWSUB_WF16_M2
    11U,	// PseudoVFWSUB_WF16_M2_MASK
    11U,	// PseudoVFWSUB_WF16_M4
    11U,	// PseudoVFWSUB_WF16_M4_MASK
    11U,	// PseudoVFWSUB_WF16_M8
    11U,	// PseudoVFWSUB_WF16_M8_MASK
    11U,	// PseudoVFWSUB_WF16_MF2
    11U,	// PseudoVFWSUB_WF16_MF2_MASK
    11U,	// PseudoVFWSUB_WF16_MF4
    11U,	// PseudoVFWSUB_WF16_MF4_MASK
    11U,	// PseudoVFWSUB_WF32_M1
    11U,	// PseudoVFWSUB_WF32_M1_MASK
    11U,	// PseudoVFWSUB_WF32_M2
    11U,	// PseudoVFWSUB_WF32_M2_MASK
    11U,	// PseudoVFWSUB_WF32_M4
    11U,	// PseudoVFWSUB_WF32_M4_MASK
    11U,	// PseudoVFWSUB_WF32_M8
    11U,	// PseudoVFWSUB_WF32_M8_MASK
    11U,	// PseudoVFWSUB_WF32_MF2
    11U,	// PseudoVFWSUB_WF32_MF2_MASK
    11U,	// PseudoVFWSUB_WV_M1
    11U,	// PseudoVFWSUB_WV_M1_MASK
    11U,	// PseudoVFWSUB_WV_M1_MASK_TIED
    11U,	// PseudoVFWSUB_WV_M1_TIED
    11U,	// PseudoVFWSUB_WV_M2
    11U,	// PseudoVFWSUB_WV_M2_MASK
    11U,	// PseudoVFWSUB_WV_M2_MASK_TIED
    11U,	// PseudoVFWSUB_WV_M2_TIED
    11U,	// PseudoVFWSUB_WV_M4
    11U,	// PseudoVFWSUB_WV_M4_MASK
    11U,	// PseudoVFWSUB_WV_M4_MASK_TIED
    11U,	// PseudoVFWSUB_WV_M4_TIED
    11U,	// PseudoVFWSUB_WV_MF2
    11U,	// PseudoVFWSUB_WV_MF2_MASK
    11U,	// PseudoVFWSUB_WV_MF2_MASK_TIED
    11U,	// PseudoVFWSUB_WV_MF2_TIED
    11U,	// PseudoVFWSUB_WV_MF4
    11U,	// PseudoVFWSUB_WV_MF4_MASK
    11U,	// PseudoVFWSUB_WV_MF4_MASK_TIED
    11U,	// PseudoVFWSUB_WV_MF4_TIED
    11U,	// PseudoVID_V_M1
    11U,	// PseudoVID_V_M1_MASK
    11U,	// PseudoVID_V_M2
    11U,	// PseudoVID_V_M2_MASK
    11U,	// PseudoVID_V_M4
    11U,	// PseudoVID_V_M4_MASK
    11U,	// PseudoVID_V_M8
    11U,	// PseudoVID_V_M8_MASK
    11U,	// PseudoVID_V_MF2
    11U,	// PseudoVID_V_MF2_MASK
    11U,	// PseudoVID_V_MF4
    11U,	// PseudoVID_V_MF4_MASK
    11U,	// PseudoVID_V_MF8
    11U,	// PseudoVID_V_MF8_MASK
    11U,	// PseudoVIOTA_M_M1
    11U,	// PseudoVIOTA_M_M1_MASK
    11U,	// PseudoVIOTA_M_M2
    11U,	// PseudoVIOTA_M_M2_MASK
    11U,	// PseudoVIOTA_M_M4
    11U,	// PseudoVIOTA_M_M4_MASK
    11U,	// PseudoVIOTA_M_M8
    11U,	// PseudoVIOTA_M_M8_MASK
    11U,	// PseudoVIOTA_M_MF2
    11U,	// PseudoVIOTA_M_MF2_MASK
    11U,	// PseudoVIOTA_M_MF4
    11U,	// PseudoVIOTA_M_MF4_MASK
    11U,	// PseudoVIOTA_M_MF8
    11U,	// PseudoVIOTA_M_MF8_MASK
    11U,	// PseudoVLE16FF_V_M1
    11U,	// PseudoVLE16FF_V_M1_MASK
    11U,	// PseudoVLE16FF_V_M1_TU
    11U,	// PseudoVLE16FF_V_M2
    11U,	// PseudoVLE16FF_V_M2_MASK
    11U,	// PseudoVLE16FF_V_M2_TU
    11U,	// PseudoVLE16FF_V_M4
    11U,	// PseudoVLE16FF_V_M4_MASK
    11U,	// PseudoVLE16FF_V_M4_TU
    11U,	// PseudoVLE16FF_V_M8
    11U,	// PseudoVLE16FF_V_M8_MASK
    11U,	// PseudoVLE16FF_V_M8_TU
    11U,	// PseudoVLE16FF_V_MF2
    11U,	// PseudoVLE16FF_V_MF2_MASK
    11U,	// PseudoVLE16FF_V_MF2_TU
    11U,	// PseudoVLE16FF_V_MF4
    11U,	// PseudoVLE16FF_V_MF4_MASK
    11U,	// PseudoVLE16FF_V_MF4_TU
    11U,	// PseudoVLE16_V_M1
    11U,	// PseudoVLE16_V_M1_MASK
    11U,	// PseudoVLE16_V_M1_TU
    11U,	// PseudoVLE16_V_M2
    11U,	// PseudoVLE16_V_M2_MASK
    11U,	// PseudoVLE16_V_M2_TU
    11U,	// PseudoVLE16_V_M4
    11U,	// PseudoVLE16_V_M4_MASK
    11U,	// PseudoVLE16_V_M4_TU
    11U,	// PseudoVLE16_V_M8
    11U,	// PseudoVLE16_V_M8_MASK
    11U,	// PseudoVLE16_V_M8_TU
    11U,	// PseudoVLE16_V_MF2
    11U,	// PseudoVLE16_V_MF2_MASK
    11U,	// PseudoVLE16_V_MF2_TU
    11U,	// PseudoVLE16_V_MF4
    11U,	// PseudoVLE16_V_MF4_MASK
    11U,	// PseudoVLE16_V_MF4_TU
    11U,	// PseudoVLE32FF_V_M1
    11U,	// PseudoVLE32FF_V_M1_MASK
    11U,	// PseudoVLE32FF_V_M1_TU
    11U,	// PseudoVLE32FF_V_M2
    11U,	// PseudoVLE32FF_V_M2_MASK
    11U,	// PseudoVLE32FF_V_M2_TU
    11U,	// PseudoVLE32FF_V_M4
    11U,	// PseudoVLE32FF_V_M4_MASK
    11U,	// PseudoVLE32FF_V_M4_TU
    11U,	// PseudoVLE32FF_V_M8
    11U,	// PseudoVLE32FF_V_M8_MASK
    11U,	// PseudoVLE32FF_V_M8_TU
    11U,	// PseudoVLE32FF_V_MF2
    11U,	// PseudoVLE32FF_V_MF2_MASK
    11U,	// PseudoVLE32FF_V_MF2_TU
    11U,	// PseudoVLE32_V_M1
    11U,	// PseudoVLE32_V_M1_MASK
    11U,	// PseudoVLE32_V_M1_TU
    11U,	// PseudoVLE32_V_M2
    11U,	// PseudoVLE32_V_M2_MASK
    11U,	// PseudoVLE32_V_M2_TU
    11U,	// PseudoVLE32_V_M4
    11U,	// PseudoVLE32_V_M4_MASK
    11U,	// PseudoVLE32_V_M4_TU
    11U,	// PseudoVLE32_V_M8
    11U,	// PseudoVLE32_V_M8_MASK
    11U,	// PseudoVLE32_V_M8_TU
    11U,	// PseudoVLE32_V_MF2
    11U,	// PseudoVLE32_V_MF2_MASK
    11U,	// PseudoVLE32_V_MF2_TU
    11U,	// PseudoVLE64FF_V_M1
    11U,	// PseudoVLE64FF_V_M1_MASK
    11U,	// PseudoVLE64FF_V_M1_TU
    11U,	// PseudoVLE64FF_V_M2
    11U,	// PseudoVLE64FF_V_M2_MASK
    11U,	// PseudoVLE64FF_V_M2_TU
    11U,	// PseudoVLE64FF_V_M4
    11U,	// PseudoVLE64FF_V_M4_MASK
    11U,	// PseudoVLE64FF_V_M4_TU
    11U,	// PseudoVLE64FF_V_M8
    11U,	// PseudoVLE64FF_V_M8_MASK
    11U,	// PseudoVLE64FF_V_M8_TU
    11U,	// PseudoVLE64_V_M1
    11U,	// PseudoVLE64_V_M1_MASK
    11U,	// PseudoVLE64_V_M1_TU
    11U,	// PseudoVLE64_V_M2
    11U,	// PseudoVLE64_V_M2_MASK
    11U,	// PseudoVLE64_V_M2_TU
    11U,	// PseudoVLE64_V_M4
    11U,	// PseudoVLE64_V_M4_MASK
    11U,	// PseudoVLE64_V_M4_TU
    11U,	// PseudoVLE64_V_M8
    11U,	// PseudoVLE64_V_M8_MASK
    11U,	// PseudoVLE64_V_M8_TU
    11U,	// PseudoVLE8FF_V_M1
    11U,	// PseudoVLE8FF_V_M1_MASK
    11U,	// PseudoVLE8FF_V_M1_TU
    11U,	// PseudoVLE8FF_V_M2
    11U,	// PseudoVLE8FF_V_M2_MASK
    11U,	// PseudoVLE8FF_V_M2_TU
    11U,	// PseudoVLE8FF_V_M4
    11U,	// PseudoVLE8FF_V_M4_MASK
    11U,	// PseudoVLE8FF_V_M4_TU
    11U,	// PseudoVLE8FF_V_M8
    11U,	// PseudoVLE8FF_V_M8_MASK
    11U,	// PseudoVLE8FF_V_M8_TU
    11U,	// PseudoVLE8FF_V_MF2
    11U,	// PseudoVLE8FF_V_MF2_MASK
    11U,	// PseudoVLE8FF_V_MF2_TU
    11U,	// PseudoVLE8FF_V_MF4
    11U,	// PseudoVLE8FF_V_MF4_MASK
    11U,	// PseudoVLE8FF_V_MF4_TU
    11U,	// PseudoVLE8FF_V_MF8
    11U,	// PseudoVLE8FF_V_MF8_MASK
    11U,	// PseudoVLE8FF_V_MF8_TU
    11U,	// PseudoVLE8_V_M1
    11U,	// PseudoVLE8_V_M1_MASK
    11U,	// PseudoVLE8_V_M1_TU
    11U,	// PseudoVLE8_V_M2
    11U,	// PseudoVLE8_V_M2_MASK
    11U,	// PseudoVLE8_V_M2_TU
    11U,	// PseudoVLE8_V_M4
    11U,	// PseudoVLE8_V_M4_MASK
    11U,	// PseudoVLE8_V_M4_TU
    11U,	// PseudoVLE8_V_M8
    11U,	// PseudoVLE8_V_M8_MASK
    11U,	// PseudoVLE8_V_M8_TU
    11U,	// PseudoVLE8_V_MF2
    11U,	// PseudoVLE8_V_MF2_MASK
    11U,	// PseudoVLE8_V_MF2_TU
    11U,	// PseudoVLE8_V_MF4
    11U,	// PseudoVLE8_V_MF4_MASK
    11U,	// PseudoVLE8_V_MF4_TU
    11U,	// PseudoVLE8_V_MF8
    11U,	// PseudoVLE8_V_MF8_MASK
    11U,	// PseudoVLE8_V_MF8_TU
    11U,	// PseudoVLM_V_B1
    11U,	// PseudoVLM_V_B16
    11U,	// PseudoVLM_V_B2
    11U,	// PseudoVLM_V_B32
    11U,	// PseudoVLM_V_B4
    11U,	// PseudoVLM_V_B64
    11U,	// PseudoVLM_V_B8
    11U,	// PseudoVLOXEI16_V_M1_M1
    11U,	// PseudoVLOXEI16_V_M1_M1_MASK
    11U,	// PseudoVLOXEI16_V_M1_M1_TU
    11U,	// PseudoVLOXEI16_V_M1_M2
    11U,	// PseudoVLOXEI16_V_M1_M2_MASK
    11U,	// PseudoVLOXEI16_V_M1_M2_TU
    11U,	// PseudoVLOXEI16_V_M1_M4
    11U,	// PseudoVLOXEI16_V_M1_M4_MASK
    11U,	// PseudoVLOXEI16_V_M1_M4_TU
    11U,	// PseudoVLOXEI16_V_M1_MF2
    11U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXEI16_V_M1_MF2_TU
    11U,	// PseudoVLOXEI16_V_M2_M1
    11U,	// PseudoVLOXEI16_V_M2_M1_MASK
    11U,	// PseudoVLOXEI16_V_M2_M1_TU
    11U,	// PseudoVLOXEI16_V_M2_M2
    11U,	// PseudoVLOXEI16_V_M2_M2_MASK
    11U,	// PseudoVLOXEI16_V_M2_M2_TU
    11U,	// PseudoVLOXEI16_V_M2_M4
    11U,	// PseudoVLOXEI16_V_M2_M4_MASK
    11U,	// PseudoVLOXEI16_V_M2_M4_TU
    11U,	// PseudoVLOXEI16_V_M2_M8
    11U,	// PseudoVLOXEI16_V_M2_M8_MASK
    11U,	// PseudoVLOXEI16_V_M2_M8_TU
    11U,	// PseudoVLOXEI16_V_M4_M2
    11U,	// PseudoVLOXEI16_V_M4_M2_MASK
    11U,	// PseudoVLOXEI16_V_M4_M2_TU
    11U,	// PseudoVLOXEI16_V_M4_M4
    11U,	// PseudoVLOXEI16_V_M4_M4_MASK
    11U,	// PseudoVLOXEI16_V_M4_M4_TU
    11U,	// PseudoVLOXEI16_V_M4_M8
    11U,	// PseudoVLOXEI16_V_M4_M8_MASK
    11U,	// PseudoVLOXEI16_V_M4_M8_TU
    11U,	// PseudoVLOXEI16_V_M8_M4
    11U,	// PseudoVLOXEI16_V_M8_M4_MASK
    11U,	// PseudoVLOXEI16_V_M8_M4_TU
    11U,	// PseudoVLOXEI16_V_M8_M8
    11U,	// PseudoVLOXEI16_V_M8_M8_MASK
    11U,	// PseudoVLOXEI16_V_M8_M8_TU
    11U,	// PseudoVLOXEI16_V_MF2_M1
    11U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXEI16_V_MF2_M1_TU
    11U,	// PseudoVLOXEI16_V_MF2_M2
    11U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    11U,	// PseudoVLOXEI16_V_MF2_M2_TU
    11U,	// PseudoVLOXEI16_V_MF2_MF2
    11U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXEI16_V_MF2_MF2_TU
    11U,	// PseudoVLOXEI16_V_MF2_MF4
    11U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXEI16_V_MF2_MF4_TU
    11U,	// PseudoVLOXEI16_V_MF4_M1
    11U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXEI16_V_MF4_M1_TU
    11U,	// PseudoVLOXEI16_V_MF4_MF2
    11U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXEI16_V_MF4_MF2_TU
    11U,	// PseudoVLOXEI16_V_MF4_MF4
    11U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXEI16_V_MF4_MF4_TU
    11U,	// PseudoVLOXEI16_V_MF4_MF8
    11U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXEI16_V_MF4_MF8_TU
    11U,	// PseudoVLOXEI32_V_M1_M1
    11U,	// PseudoVLOXEI32_V_M1_M1_MASK
    11U,	// PseudoVLOXEI32_V_M1_M1_TU
    11U,	// PseudoVLOXEI32_V_M1_M2
    11U,	// PseudoVLOXEI32_V_M1_M2_MASK
    11U,	// PseudoVLOXEI32_V_M1_M2_TU
    11U,	// PseudoVLOXEI32_V_M1_MF2
    11U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXEI32_V_M1_MF2_TU
    11U,	// PseudoVLOXEI32_V_M1_MF4
    11U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXEI32_V_M1_MF4_TU
    11U,	// PseudoVLOXEI32_V_M2_M1
    11U,	// PseudoVLOXEI32_V_M2_M1_MASK
    11U,	// PseudoVLOXEI32_V_M2_M1_TU
    11U,	// PseudoVLOXEI32_V_M2_M2
    11U,	// PseudoVLOXEI32_V_M2_M2_MASK
    11U,	// PseudoVLOXEI32_V_M2_M2_TU
    11U,	// PseudoVLOXEI32_V_M2_M4
    11U,	// PseudoVLOXEI32_V_M2_M4_MASK
    11U,	// PseudoVLOXEI32_V_M2_M4_TU
    11U,	// PseudoVLOXEI32_V_M2_MF2
    11U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXEI32_V_M2_MF2_TU
    11U,	// PseudoVLOXEI32_V_M4_M1
    11U,	// PseudoVLOXEI32_V_M4_M1_MASK
    11U,	// PseudoVLOXEI32_V_M4_M1_TU
    11U,	// PseudoVLOXEI32_V_M4_M2
    11U,	// PseudoVLOXEI32_V_M4_M2_MASK
    11U,	// PseudoVLOXEI32_V_M4_M2_TU
    11U,	// PseudoVLOXEI32_V_M4_M4
    11U,	// PseudoVLOXEI32_V_M4_M4_MASK
    11U,	// PseudoVLOXEI32_V_M4_M4_TU
    11U,	// PseudoVLOXEI32_V_M4_M8
    11U,	// PseudoVLOXEI32_V_M4_M8_MASK
    11U,	// PseudoVLOXEI32_V_M4_M8_TU
    11U,	// PseudoVLOXEI32_V_M8_M2
    11U,	// PseudoVLOXEI32_V_M8_M2_MASK
    11U,	// PseudoVLOXEI32_V_M8_M2_TU
    11U,	// PseudoVLOXEI32_V_M8_M4
    11U,	// PseudoVLOXEI32_V_M8_M4_MASK
    11U,	// PseudoVLOXEI32_V_M8_M4_TU
    11U,	// PseudoVLOXEI32_V_M8_M8
    11U,	// PseudoVLOXEI32_V_M8_M8_MASK
    11U,	// PseudoVLOXEI32_V_M8_M8_TU
    11U,	// PseudoVLOXEI32_V_MF2_M1
    11U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXEI32_V_MF2_M1_TU
    11U,	// PseudoVLOXEI32_V_MF2_MF2
    11U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXEI32_V_MF2_MF2_TU
    11U,	// PseudoVLOXEI32_V_MF2_MF4
    11U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXEI32_V_MF2_MF4_TU
    11U,	// PseudoVLOXEI32_V_MF2_MF8
    11U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXEI32_V_MF2_MF8_TU
    11U,	// PseudoVLOXEI64_V_M1_M1
    11U,	// PseudoVLOXEI64_V_M1_M1_MASK
    11U,	// PseudoVLOXEI64_V_M1_M1_TU
    11U,	// PseudoVLOXEI64_V_M1_MF2
    11U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXEI64_V_M1_MF2_TU
    11U,	// PseudoVLOXEI64_V_M1_MF4
    11U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXEI64_V_M1_MF4_TU
    11U,	// PseudoVLOXEI64_V_M1_MF8
    11U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXEI64_V_M1_MF8_TU
    11U,	// PseudoVLOXEI64_V_M2_M1
    11U,	// PseudoVLOXEI64_V_M2_M1_MASK
    11U,	// PseudoVLOXEI64_V_M2_M1_TU
    11U,	// PseudoVLOXEI64_V_M2_M2
    11U,	// PseudoVLOXEI64_V_M2_M2_MASK
    11U,	// PseudoVLOXEI64_V_M2_M2_TU
    11U,	// PseudoVLOXEI64_V_M2_MF2
    11U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXEI64_V_M2_MF2_TU
    11U,	// PseudoVLOXEI64_V_M2_MF4
    11U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXEI64_V_M2_MF4_TU
    11U,	// PseudoVLOXEI64_V_M4_M1
    11U,	// PseudoVLOXEI64_V_M4_M1_MASK
    11U,	// PseudoVLOXEI64_V_M4_M1_TU
    11U,	// PseudoVLOXEI64_V_M4_M2
    11U,	// PseudoVLOXEI64_V_M4_M2_MASK
    11U,	// PseudoVLOXEI64_V_M4_M2_TU
    11U,	// PseudoVLOXEI64_V_M4_M4
    11U,	// PseudoVLOXEI64_V_M4_M4_MASK
    11U,	// PseudoVLOXEI64_V_M4_M4_TU
    11U,	// PseudoVLOXEI64_V_M4_MF2
    11U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXEI64_V_M4_MF2_TU
    11U,	// PseudoVLOXEI64_V_M8_M1
    11U,	// PseudoVLOXEI64_V_M8_M1_MASK
    11U,	// PseudoVLOXEI64_V_M8_M1_TU
    11U,	// PseudoVLOXEI64_V_M8_M2
    11U,	// PseudoVLOXEI64_V_M8_M2_MASK
    11U,	// PseudoVLOXEI64_V_M8_M2_TU
    11U,	// PseudoVLOXEI64_V_M8_M4
    11U,	// PseudoVLOXEI64_V_M8_M4_MASK
    11U,	// PseudoVLOXEI64_V_M8_M4_TU
    11U,	// PseudoVLOXEI64_V_M8_M8
    11U,	// PseudoVLOXEI64_V_M8_M8_MASK
    11U,	// PseudoVLOXEI64_V_M8_M8_TU
    11U,	// PseudoVLOXEI8_V_M1_M1
    11U,	// PseudoVLOXEI8_V_M1_M1_MASK
    11U,	// PseudoVLOXEI8_V_M1_M1_TU
    11U,	// PseudoVLOXEI8_V_M1_M2
    11U,	// PseudoVLOXEI8_V_M1_M2_MASK
    11U,	// PseudoVLOXEI8_V_M1_M2_TU
    11U,	// PseudoVLOXEI8_V_M1_M4
    11U,	// PseudoVLOXEI8_V_M1_M4_MASK
    11U,	// PseudoVLOXEI8_V_M1_M4_TU
    11U,	// PseudoVLOXEI8_V_M1_M8
    11U,	// PseudoVLOXEI8_V_M1_M8_MASK
    11U,	// PseudoVLOXEI8_V_M1_M8_TU
    11U,	// PseudoVLOXEI8_V_M2_M2
    11U,	// PseudoVLOXEI8_V_M2_M2_MASK
    11U,	// PseudoVLOXEI8_V_M2_M2_TU
    11U,	// PseudoVLOXEI8_V_M2_M4
    11U,	// PseudoVLOXEI8_V_M2_M4_MASK
    11U,	// PseudoVLOXEI8_V_M2_M4_TU
    11U,	// PseudoVLOXEI8_V_M2_M8
    11U,	// PseudoVLOXEI8_V_M2_M8_MASK
    11U,	// PseudoVLOXEI8_V_M2_M8_TU
    11U,	// PseudoVLOXEI8_V_M4_M4
    11U,	// PseudoVLOXEI8_V_M4_M4_MASK
    11U,	// PseudoVLOXEI8_V_M4_M4_TU
    11U,	// PseudoVLOXEI8_V_M4_M8
    11U,	// PseudoVLOXEI8_V_M4_M8_MASK
    11U,	// PseudoVLOXEI8_V_M4_M8_TU
    11U,	// PseudoVLOXEI8_V_M8_M8
    11U,	// PseudoVLOXEI8_V_M8_M8_MASK
    11U,	// PseudoVLOXEI8_V_M8_M8_TU
    11U,	// PseudoVLOXEI8_V_MF2_M1
    11U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXEI8_V_MF2_M1_TU
    11U,	// PseudoVLOXEI8_V_MF2_M2
    11U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    11U,	// PseudoVLOXEI8_V_MF2_M2_TU
    11U,	// PseudoVLOXEI8_V_MF2_M4
    11U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    11U,	// PseudoVLOXEI8_V_MF2_M4_TU
    11U,	// PseudoVLOXEI8_V_MF2_MF2
    11U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXEI8_V_MF2_MF2_TU
    11U,	// PseudoVLOXEI8_V_MF4_M1
    11U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXEI8_V_MF4_M1_TU
    11U,	// PseudoVLOXEI8_V_MF4_M2
    11U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    11U,	// PseudoVLOXEI8_V_MF4_M2_TU
    11U,	// PseudoVLOXEI8_V_MF4_MF2
    11U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXEI8_V_MF4_MF2_TU
    11U,	// PseudoVLOXEI8_V_MF4_MF4
    11U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXEI8_V_MF4_MF4_TU
    11U,	// PseudoVLOXEI8_V_MF8_M1
    11U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXEI8_V_MF8_M1_TU
    11U,	// PseudoVLOXEI8_V_MF8_MF2
    11U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXEI8_V_MF8_MF2_TU
    11U,	// PseudoVLOXEI8_V_MF8_MF4
    11U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXEI8_V_MF8_MF4_TU
    11U,	// PseudoVLOXEI8_V_MF8_MF8
    11U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXEI8_V_MF8_MF8_TU
    11U,	// PseudoVLOXSEG2EI16_V_M1_M1
    11U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M1_M2
    11U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M1_M4
    11U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M2_M1
    11U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M2_M2
    11U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M2_M4
    11U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M4_M2
    11U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M4_M4
    11U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    11U,	// PseudoVLOXSEG2EI16_V_M8_M4
    11U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    11U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M1_M1
    11U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M1_M2
    11U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M2_M1
    11U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M2_M2
    11U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M2_M4
    11U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M4_M1
    11U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M4_M2
    11U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M4_M4
    11U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M8_M2
    11U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_M8_M4
    11U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    11U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M1_M1
    11U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M2_M1
    11U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M2_M2
    11U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M4_M1
    11U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M4_M2
    11U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M4_M4
    11U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M8_M1
    11U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M8_M2
    11U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    11U,	// PseudoVLOXSEG2EI64_V_M8_M4
    11U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_M1_M1
    11U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG2EI8_V_M1_M2
    11U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_M1_M4
    11U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_M2_M2
    11U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_M2_M4
    11U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_M4_M4
    11U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    11U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    11U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    11U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXSEG3EI16_V_M1_M1
    11U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG3EI16_V_M1_M2
    11U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_M2_M1
    11U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG3EI16_V_M2_M2
    11U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_M4_M2
    11U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    11U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M1_M1
    11U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M1_M2
    11U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M2_M1
    11U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M2_M2
    11U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M4_M1
    11U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M4_M2
    11U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_M8_M2
    11U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M1_M1
    11U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M2_M1
    11U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M2_M2
    11U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M4_M1
    11U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M4_M2
    11U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M8_M1
    11U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG3EI64_V_M8_M2
    11U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_M1_M1
    11U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG3EI8_V_M1_M2
    11U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_M2_M2
    11U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    11U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    11U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXSEG4EI16_V_M1_M1
    11U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG4EI16_V_M1_M2
    11U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_M2_M1
    11U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG4EI16_V_M2_M2
    11U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_M4_M2
    11U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    11U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M1_M1
    11U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M1_M2
    11U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M2_M1
    11U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M2_M2
    11U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M4_M1
    11U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M4_M2
    11U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_M8_M2
    11U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M1_M1
    11U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M2_M1
    11U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M2_M2
    11U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M4_M1
    11U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M4_M2
    11U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M8_M1
    11U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG4EI64_V_M8_M2
    11U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_M1_M1
    11U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG4EI8_V_M1_M2
    11U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_M2_M2
    11U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    11U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    11U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXSEG5EI16_V_M1_M1
    11U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG5EI16_V_M2_M1
    11U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG5EI32_V_M1_M1
    11U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG5EI32_V_M2_M1
    11U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG5EI32_V_M4_M1
    11U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M1_M1
    11U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M2_M1
    11U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M4_M1
    11U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG5EI64_V_M8_M1
    11U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG5EI8_V_M1_M1
    11U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXSEG6EI16_V_M1_M1
    11U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG6EI16_V_M2_M1
    11U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG6EI32_V_M1_M1
    11U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG6EI32_V_M2_M1
    11U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG6EI32_V_M4_M1
    11U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M1_M1
    11U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M2_M1
    11U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M4_M1
    11U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG6EI64_V_M8_M1
    11U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG6EI8_V_M1_M1
    11U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXSEG7EI16_V_M1_M1
    11U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG7EI16_V_M2_M1
    11U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG7EI32_V_M1_M1
    11U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG7EI32_V_M2_M1
    11U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG7EI32_V_M4_M1
    11U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M1_M1
    11U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M2_M1
    11U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M4_M1
    11U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG7EI64_V_M8_M1
    11U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG7EI8_V_M1_M1
    11U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLOXSEG8EI16_V_M1_M1
    11U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    11U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG8EI16_V_M2_M1
    11U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    11U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    11U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    11U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    11U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    11U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    11U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    11U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLOXSEG8EI32_V_M1_M1
    11U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    11U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    11U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG8EI32_V_M2_M1
    11U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    11U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG8EI32_V_M4_M1
    11U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    11U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    11U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    11U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    11U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M1_M1
    11U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    11U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    11U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    11U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M2_M1
    11U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    11U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    11U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M4_M1
    11U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    11U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    11U,	// PseudoVLOXSEG8EI64_V_M8_M1
    11U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    11U,	// PseudoVLOXSEG8EI8_V_M1_M1
    11U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    11U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    11U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    11U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    11U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    11U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    11U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    11U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    11U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    11U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLSE16_V_M1
    11U,	// PseudoVLSE16_V_M1_MASK
    11U,	// PseudoVLSE16_V_M1_TU
    11U,	// PseudoVLSE16_V_M2
    11U,	// PseudoVLSE16_V_M2_MASK
    11U,	// PseudoVLSE16_V_M2_TU
    11U,	// PseudoVLSE16_V_M4
    11U,	// PseudoVLSE16_V_M4_MASK
    11U,	// PseudoVLSE16_V_M4_TU
    11U,	// PseudoVLSE16_V_M8
    11U,	// PseudoVLSE16_V_M8_MASK
    11U,	// PseudoVLSE16_V_M8_TU
    11U,	// PseudoVLSE16_V_MF2
    11U,	// PseudoVLSE16_V_MF2_MASK
    11U,	// PseudoVLSE16_V_MF2_TU
    11U,	// PseudoVLSE16_V_MF4
    11U,	// PseudoVLSE16_V_MF4_MASK
    11U,	// PseudoVLSE16_V_MF4_TU
    11U,	// PseudoVLSE32_V_M1
    11U,	// PseudoVLSE32_V_M1_MASK
    11U,	// PseudoVLSE32_V_M1_TU
    11U,	// PseudoVLSE32_V_M2
    11U,	// PseudoVLSE32_V_M2_MASK
    11U,	// PseudoVLSE32_V_M2_TU
    11U,	// PseudoVLSE32_V_M4
    11U,	// PseudoVLSE32_V_M4_MASK
    11U,	// PseudoVLSE32_V_M4_TU
    11U,	// PseudoVLSE32_V_M8
    11U,	// PseudoVLSE32_V_M8_MASK
    11U,	// PseudoVLSE32_V_M8_TU
    11U,	// PseudoVLSE32_V_MF2
    11U,	// PseudoVLSE32_V_MF2_MASK
    11U,	// PseudoVLSE32_V_MF2_TU
    11U,	// PseudoVLSE64_V_M1
    11U,	// PseudoVLSE64_V_M1_MASK
    11U,	// PseudoVLSE64_V_M1_TU
    11U,	// PseudoVLSE64_V_M2
    11U,	// PseudoVLSE64_V_M2_MASK
    11U,	// PseudoVLSE64_V_M2_TU
    11U,	// PseudoVLSE64_V_M4
    11U,	// PseudoVLSE64_V_M4_MASK
    11U,	// PseudoVLSE64_V_M4_TU
    11U,	// PseudoVLSE64_V_M8
    11U,	// PseudoVLSE64_V_M8_MASK
    11U,	// PseudoVLSE64_V_M8_TU
    11U,	// PseudoVLSE8_V_M1
    11U,	// PseudoVLSE8_V_M1_MASK
    11U,	// PseudoVLSE8_V_M1_TU
    11U,	// PseudoVLSE8_V_M2
    11U,	// PseudoVLSE8_V_M2_MASK
    11U,	// PseudoVLSE8_V_M2_TU
    11U,	// PseudoVLSE8_V_M4
    11U,	// PseudoVLSE8_V_M4_MASK
    11U,	// PseudoVLSE8_V_M4_TU
    11U,	// PseudoVLSE8_V_M8
    11U,	// PseudoVLSE8_V_M8_MASK
    11U,	// PseudoVLSE8_V_M8_TU
    11U,	// PseudoVLSE8_V_MF2
    11U,	// PseudoVLSE8_V_MF2_MASK
    11U,	// PseudoVLSE8_V_MF2_TU
    11U,	// PseudoVLSE8_V_MF4
    11U,	// PseudoVLSE8_V_MF4_MASK
    11U,	// PseudoVLSE8_V_MF4_TU
    11U,	// PseudoVLSE8_V_MF8
    11U,	// PseudoVLSE8_V_MF8_MASK
    11U,	// PseudoVLSE8_V_MF8_TU
    11U,	// PseudoVLSEG2E16FF_V_M1
    11U,	// PseudoVLSEG2E16FF_V_M1_MASK
    11U,	// PseudoVLSEG2E16FF_V_M2
    11U,	// PseudoVLSEG2E16FF_V_M2_MASK
    11U,	// PseudoVLSEG2E16FF_V_M4
    11U,	// PseudoVLSEG2E16FF_V_M4_MASK
    11U,	// PseudoVLSEG2E16FF_V_MF2
    11U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG2E16FF_V_MF4
    11U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG2E16_V_M1
    11U,	// PseudoVLSEG2E16_V_M1_MASK
    11U,	// PseudoVLSEG2E16_V_M2
    11U,	// PseudoVLSEG2E16_V_M2_MASK
    11U,	// PseudoVLSEG2E16_V_M4
    11U,	// PseudoVLSEG2E16_V_M4_MASK
    11U,	// PseudoVLSEG2E16_V_MF2
    11U,	// PseudoVLSEG2E16_V_MF2_MASK
    11U,	// PseudoVLSEG2E16_V_MF4
    11U,	// PseudoVLSEG2E16_V_MF4_MASK
    11U,	// PseudoVLSEG2E32FF_V_M1
    11U,	// PseudoVLSEG2E32FF_V_M1_MASK
    11U,	// PseudoVLSEG2E32FF_V_M2
    11U,	// PseudoVLSEG2E32FF_V_M2_MASK
    11U,	// PseudoVLSEG2E32FF_V_M4
    11U,	// PseudoVLSEG2E32FF_V_M4_MASK
    11U,	// PseudoVLSEG2E32FF_V_MF2
    11U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG2E32_V_M1
    11U,	// PseudoVLSEG2E32_V_M1_MASK
    11U,	// PseudoVLSEG2E32_V_M2
    11U,	// PseudoVLSEG2E32_V_M2_MASK
    11U,	// PseudoVLSEG2E32_V_M4
    11U,	// PseudoVLSEG2E32_V_M4_MASK
    11U,	// PseudoVLSEG2E32_V_MF2
    11U,	// PseudoVLSEG2E32_V_MF2_MASK
    11U,	// PseudoVLSEG2E64FF_V_M1
    11U,	// PseudoVLSEG2E64FF_V_M1_MASK
    11U,	// PseudoVLSEG2E64FF_V_M2
    11U,	// PseudoVLSEG2E64FF_V_M2_MASK
    11U,	// PseudoVLSEG2E64FF_V_M4
    11U,	// PseudoVLSEG2E64FF_V_M4_MASK
    11U,	// PseudoVLSEG2E64_V_M1
    11U,	// PseudoVLSEG2E64_V_M1_MASK
    11U,	// PseudoVLSEG2E64_V_M2
    11U,	// PseudoVLSEG2E64_V_M2_MASK
    11U,	// PseudoVLSEG2E64_V_M4
    11U,	// PseudoVLSEG2E64_V_M4_MASK
    11U,	// PseudoVLSEG2E8FF_V_M1
    11U,	// PseudoVLSEG2E8FF_V_M1_MASK
    11U,	// PseudoVLSEG2E8FF_V_M2
    11U,	// PseudoVLSEG2E8FF_V_M2_MASK
    11U,	// PseudoVLSEG2E8FF_V_M4
    11U,	// PseudoVLSEG2E8FF_V_M4_MASK
    11U,	// PseudoVLSEG2E8FF_V_MF2
    11U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG2E8FF_V_MF4
    11U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG2E8FF_V_MF8
    11U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG2E8_V_M1
    11U,	// PseudoVLSEG2E8_V_M1_MASK
    11U,	// PseudoVLSEG2E8_V_M2
    11U,	// PseudoVLSEG2E8_V_M2_MASK
    11U,	// PseudoVLSEG2E8_V_M4
    11U,	// PseudoVLSEG2E8_V_M4_MASK
    11U,	// PseudoVLSEG2E8_V_MF2
    11U,	// PseudoVLSEG2E8_V_MF2_MASK
    11U,	// PseudoVLSEG2E8_V_MF4
    11U,	// PseudoVLSEG2E8_V_MF4_MASK
    11U,	// PseudoVLSEG2E8_V_MF8
    11U,	// PseudoVLSEG2E8_V_MF8_MASK
    11U,	// PseudoVLSEG3E16FF_V_M1
    11U,	// PseudoVLSEG3E16FF_V_M1_MASK
    11U,	// PseudoVLSEG3E16FF_V_M2
    11U,	// PseudoVLSEG3E16FF_V_M2_MASK
    11U,	// PseudoVLSEG3E16FF_V_MF2
    11U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG3E16FF_V_MF4
    11U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG3E16_V_M1
    11U,	// PseudoVLSEG3E16_V_M1_MASK
    11U,	// PseudoVLSEG3E16_V_M2
    11U,	// PseudoVLSEG3E16_V_M2_MASK
    11U,	// PseudoVLSEG3E16_V_MF2
    11U,	// PseudoVLSEG3E16_V_MF2_MASK
    11U,	// PseudoVLSEG3E16_V_MF4
    11U,	// PseudoVLSEG3E16_V_MF4_MASK
    11U,	// PseudoVLSEG3E32FF_V_M1
    11U,	// PseudoVLSEG3E32FF_V_M1_MASK
    11U,	// PseudoVLSEG3E32FF_V_M2
    11U,	// PseudoVLSEG3E32FF_V_M2_MASK
    11U,	// PseudoVLSEG3E32FF_V_MF2
    11U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG3E32_V_M1
    11U,	// PseudoVLSEG3E32_V_M1_MASK
    11U,	// PseudoVLSEG3E32_V_M2
    11U,	// PseudoVLSEG3E32_V_M2_MASK
    11U,	// PseudoVLSEG3E32_V_MF2
    11U,	// PseudoVLSEG3E32_V_MF2_MASK
    11U,	// PseudoVLSEG3E64FF_V_M1
    11U,	// PseudoVLSEG3E64FF_V_M1_MASK
    11U,	// PseudoVLSEG3E64FF_V_M2
    11U,	// PseudoVLSEG3E64FF_V_M2_MASK
    11U,	// PseudoVLSEG3E64_V_M1
    11U,	// PseudoVLSEG3E64_V_M1_MASK
    11U,	// PseudoVLSEG3E64_V_M2
    11U,	// PseudoVLSEG3E64_V_M2_MASK
    11U,	// PseudoVLSEG3E8FF_V_M1
    11U,	// PseudoVLSEG3E8FF_V_M1_MASK
    11U,	// PseudoVLSEG3E8FF_V_M2
    11U,	// PseudoVLSEG3E8FF_V_M2_MASK
    11U,	// PseudoVLSEG3E8FF_V_MF2
    11U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG3E8FF_V_MF4
    11U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG3E8FF_V_MF8
    11U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG3E8_V_M1
    11U,	// PseudoVLSEG3E8_V_M1_MASK
    11U,	// PseudoVLSEG3E8_V_M2
    11U,	// PseudoVLSEG3E8_V_M2_MASK
    11U,	// PseudoVLSEG3E8_V_MF2
    11U,	// PseudoVLSEG3E8_V_MF2_MASK
    11U,	// PseudoVLSEG3E8_V_MF4
    11U,	// PseudoVLSEG3E8_V_MF4_MASK
    11U,	// PseudoVLSEG3E8_V_MF8
    11U,	// PseudoVLSEG3E8_V_MF8_MASK
    11U,	// PseudoVLSEG4E16FF_V_M1
    11U,	// PseudoVLSEG4E16FF_V_M1_MASK
    11U,	// PseudoVLSEG4E16FF_V_M2
    11U,	// PseudoVLSEG4E16FF_V_M2_MASK
    11U,	// PseudoVLSEG4E16FF_V_MF2
    11U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG4E16FF_V_MF4
    11U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG4E16_V_M1
    11U,	// PseudoVLSEG4E16_V_M1_MASK
    11U,	// PseudoVLSEG4E16_V_M2
    11U,	// PseudoVLSEG4E16_V_M2_MASK
    11U,	// PseudoVLSEG4E16_V_MF2
    11U,	// PseudoVLSEG4E16_V_MF2_MASK
    11U,	// PseudoVLSEG4E16_V_MF4
    11U,	// PseudoVLSEG4E16_V_MF4_MASK
    11U,	// PseudoVLSEG4E32FF_V_M1
    11U,	// PseudoVLSEG4E32FF_V_M1_MASK
    11U,	// PseudoVLSEG4E32FF_V_M2
    11U,	// PseudoVLSEG4E32FF_V_M2_MASK
    11U,	// PseudoVLSEG4E32FF_V_MF2
    11U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG4E32_V_M1
    11U,	// PseudoVLSEG4E32_V_M1_MASK
    11U,	// PseudoVLSEG4E32_V_M2
    11U,	// PseudoVLSEG4E32_V_M2_MASK
    11U,	// PseudoVLSEG4E32_V_MF2
    11U,	// PseudoVLSEG4E32_V_MF2_MASK
    11U,	// PseudoVLSEG4E64FF_V_M1
    11U,	// PseudoVLSEG4E64FF_V_M1_MASK
    11U,	// PseudoVLSEG4E64FF_V_M2
    11U,	// PseudoVLSEG4E64FF_V_M2_MASK
    11U,	// PseudoVLSEG4E64_V_M1
    11U,	// PseudoVLSEG4E64_V_M1_MASK
    11U,	// PseudoVLSEG4E64_V_M2
    11U,	// PseudoVLSEG4E64_V_M2_MASK
    11U,	// PseudoVLSEG4E8FF_V_M1
    11U,	// PseudoVLSEG4E8FF_V_M1_MASK
    11U,	// PseudoVLSEG4E8FF_V_M2
    11U,	// PseudoVLSEG4E8FF_V_M2_MASK
    11U,	// PseudoVLSEG4E8FF_V_MF2
    11U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG4E8FF_V_MF4
    11U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG4E8FF_V_MF8
    11U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG4E8_V_M1
    11U,	// PseudoVLSEG4E8_V_M1_MASK
    11U,	// PseudoVLSEG4E8_V_M2
    11U,	// PseudoVLSEG4E8_V_M2_MASK
    11U,	// PseudoVLSEG4E8_V_MF2
    11U,	// PseudoVLSEG4E8_V_MF2_MASK
    11U,	// PseudoVLSEG4E8_V_MF4
    11U,	// PseudoVLSEG4E8_V_MF4_MASK
    11U,	// PseudoVLSEG4E8_V_MF8
    11U,	// PseudoVLSEG4E8_V_MF8_MASK
    11U,	// PseudoVLSEG5E16FF_V_M1
    11U,	// PseudoVLSEG5E16FF_V_M1_MASK
    11U,	// PseudoVLSEG5E16FF_V_MF2
    11U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG5E16FF_V_MF4
    11U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG5E16_V_M1
    11U,	// PseudoVLSEG5E16_V_M1_MASK
    11U,	// PseudoVLSEG5E16_V_MF2
    11U,	// PseudoVLSEG5E16_V_MF2_MASK
    11U,	// PseudoVLSEG5E16_V_MF4
    11U,	// PseudoVLSEG5E16_V_MF4_MASK
    11U,	// PseudoVLSEG5E32FF_V_M1
    11U,	// PseudoVLSEG5E32FF_V_M1_MASK
    11U,	// PseudoVLSEG5E32FF_V_MF2
    11U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG5E32_V_M1
    11U,	// PseudoVLSEG5E32_V_M1_MASK
    11U,	// PseudoVLSEG5E32_V_MF2
    11U,	// PseudoVLSEG5E32_V_MF2_MASK
    11U,	// PseudoVLSEG5E64FF_V_M1
    11U,	// PseudoVLSEG5E64FF_V_M1_MASK
    11U,	// PseudoVLSEG5E64_V_M1
    11U,	// PseudoVLSEG5E64_V_M1_MASK
    11U,	// PseudoVLSEG5E8FF_V_M1
    11U,	// PseudoVLSEG5E8FF_V_M1_MASK
    11U,	// PseudoVLSEG5E8FF_V_MF2
    11U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG5E8FF_V_MF4
    11U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG5E8FF_V_MF8
    11U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG5E8_V_M1
    11U,	// PseudoVLSEG5E8_V_M1_MASK
    11U,	// PseudoVLSEG5E8_V_MF2
    11U,	// PseudoVLSEG5E8_V_MF2_MASK
    11U,	// PseudoVLSEG5E8_V_MF4
    11U,	// PseudoVLSEG5E8_V_MF4_MASK
    11U,	// PseudoVLSEG5E8_V_MF8
    11U,	// PseudoVLSEG5E8_V_MF8_MASK
    11U,	// PseudoVLSEG6E16FF_V_M1
    11U,	// PseudoVLSEG6E16FF_V_M1_MASK
    11U,	// PseudoVLSEG6E16FF_V_MF2
    11U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG6E16FF_V_MF4
    11U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG6E16_V_M1
    11U,	// PseudoVLSEG6E16_V_M1_MASK
    11U,	// PseudoVLSEG6E16_V_MF2
    11U,	// PseudoVLSEG6E16_V_MF2_MASK
    11U,	// PseudoVLSEG6E16_V_MF4
    11U,	// PseudoVLSEG6E16_V_MF4_MASK
    11U,	// PseudoVLSEG6E32FF_V_M1
    11U,	// PseudoVLSEG6E32FF_V_M1_MASK
    11U,	// PseudoVLSEG6E32FF_V_MF2
    11U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG6E32_V_M1
    11U,	// PseudoVLSEG6E32_V_M1_MASK
    11U,	// PseudoVLSEG6E32_V_MF2
    11U,	// PseudoVLSEG6E32_V_MF2_MASK
    11U,	// PseudoVLSEG6E64FF_V_M1
    11U,	// PseudoVLSEG6E64FF_V_M1_MASK
    11U,	// PseudoVLSEG6E64_V_M1
    11U,	// PseudoVLSEG6E64_V_M1_MASK
    11U,	// PseudoVLSEG6E8FF_V_M1
    11U,	// PseudoVLSEG6E8FF_V_M1_MASK
    11U,	// PseudoVLSEG6E8FF_V_MF2
    11U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG6E8FF_V_MF4
    11U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG6E8FF_V_MF8
    11U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG6E8_V_M1
    11U,	// PseudoVLSEG6E8_V_M1_MASK
    11U,	// PseudoVLSEG6E8_V_MF2
    11U,	// PseudoVLSEG6E8_V_MF2_MASK
    11U,	// PseudoVLSEG6E8_V_MF4
    11U,	// PseudoVLSEG6E8_V_MF4_MASK
    11U,	// PseudoVLSEG6E8_V_MF8
    11U,	// PseudoVLSEG6E8_V_MF8_MASK
    11U,	// PseudoVLSEG7E16FF_V_M1
    11U,	// PseudoVLSEG7E16FF_V_M1_MASK
    11U,	// PseudoVLSEG7E16FF_V_MF2
    11U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG7E16FF_V_MF4
    11U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG7E16_V_M1
    11U,	// PseudoVLSEG7E16_V_M1_MASK
    11U,	// PseudoVLSEG7E16_V_MF2
    11U,	// PseudoVLSEG7E16_V_MF2_MASK
    11U,	// PseudoVLSEG7E16_V_MF4
    11U,	// PseudoVLSEG7E16_V_MF4_MASK
    11U,	// PseudoVLSEG7E32FF_V_M1
    11U,	// PseudoVLSEG7E32FF_V_M1_MASK
    11U,	// PseudoVLSEG7E32FF_V_MF2
    11U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG7E32_V_M1
    11U,	// PseudoVLSEG7E32_V_M1_MASK
    11U,	// PseudoVLSEG7E32_V_MF2
    11U,	// PseudoVLSEG7E32_V_MF2_MASK
    11U,	// PseudoVLSEG7E64FF_V_M1
    11U,	// PseudoVLSEG7E64FF_V_M1_MASK
    11U,	// PseudoVLSEG7E64_V_M1
    11U,	// PseudoVLSEG7E64_V_M1_MASK
    11U,	// PseudoVLSEG7E8FF_V_M1
    11U,	// PseudoVLSEG7E8FF_V_M1_MASK
    11U,	// PseudoVLSEG7E8FF_V_MF2
    11U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG7E8FF_V_MF4
    11U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG7E8FF_V_MF8
    11U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG7E8_V_M1
    11U,	// PseudoVLSEG7E8_V_M1_MASK
    11U,	// PseudoVLSEG7E8_V_MF2
    11U,	// PseudoVLSEG7E8_V_MF2_MASK
    11U,	// PseudoVLSEG7E8_V_MF4
    11U,	// PseudoVLSEG7E8_V_MF4_MASK
    11U,	// PseudoVLSEG7E8_V_MF8
    11U,	// PseudoVLSEG7E8_V_MF8_MASK
    11U,	// PseudoVLSEG8E16FF_V_M1
    11U,	// PseudoVLSEG8E16FF_V_M1_MASK
    11U,	// PseudoVLSEG8E16FF_V_MF2
    11U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    11U,	// PseudoVLSEG8E16FF_V_MF4
    11U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    11U,	// PseudoVLSEG8E16_V_M1
    11U,	// PseudoVLSEG8E16_V_M1_MASK
    11U,	// PseudoVLSEG8E16_V_MF2
    11U,	// PseudoVLSEG8E16_V_MF2_MASK
    11U,	// PseudoVLSEG8E16_V_MF4
    11U,	// PseudoVLSEG8E16_V_MF4_MASK
    11U,	// PseudoVLSEG8E32FF_V_M1
    11U,	// PseudoVLSEG8E32FF_V_M1_MASK
    11U,	// PseudoVLSEG8E32FF_V_MF2
    11U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    11U,	// PseudoVLSEG8E32_V_M1
    11U,	// PseudoVLSEG8E32_V_M1_MASK
    11U,	// PseudoVLSEG8E32_V_MF2
    11U,	// PseudoVLSEG8E32_V_MF2_MASK
    11U,	// PseudoVLSEG8E64FF_V_M1
    11U,	// PseudoVLSEG8E64FF_V_M1_MASK
    11U,	// PseudoVLSEG8E64_V_M1
    11U,	// PseudoVLSEG8E64_V_M1_MASK
    11U,	// PseudoVLSEG8E8FF_V_M1
    11U,	// PseudoVLSEG8E8FF_V_M1_MASK
    11U,	// PseudoVLSEG8E8FF_V_MF2
    11U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    11U,	// PseudoVLSEG8E8FF_V_MF4
    11U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    11U,	// PseudoVLSEG8E8FF_V_MF8
    11U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    11U,	// PseudoVLSEG8E8_V_M1
    11U,	// PseudoVLSEG8E8_V_M1_MASK
    11U,	// PseudoVLSEG8E8_V_MF2
    11U,	// PseudoVLSEG8E8_V_MF2_MASK
    11U,	// PseudoVLSEG8E8_V_MF4
    11U,	// PseudoVLSEG8E8_V_MF4_MASK
    11U,	// PseudoVLSEG8E8_V_MF8
    11U,	// PseudoVLSEG8E8_V_MF8_MASK
    11U,	// PseudoVLSSEG2E16_V_M1
    11U,	// PseudoVLSSEG2E16_V_M1_MASK
    11U,	// PseudoVLSSEG2E16_V_M2
    11U,	// PseudoVLSSEG2E16_V_M2_MASK
    11U,	// PseudoVLSSEG2E16_V_M4
    11U,	// PseudoVLSSEG2E16_V_M4_MASK
    11U,	// PseudoVLSSEG2E16_V_MF2
    11U,	// PseudoVLSSEG2E16_V_MF2_MASK
    11U,	// PseudoVLSSEG2E16_V_MF4
    11U,	// PseudoVLSSEG2E16_V_MF4_MASK
    11U,	// PseudoVLSSEG2E32_V_M1
    11U,	// PseudoVLSSEG2E32_V_M1_MASK
    11U,	// PseudoVLSSEG2E32_V_M2
    11U,	// PseudoVLSSEG2E32_V_M2_MASK
    11U,	// PseudoVLSSEG2E32_V_M4
    11U,	// PseudoVLSSEG2E32_V_M4_MASK
    11U,	// PseudoVLSSEG2E32_V_MF2
    11U,	// PseudoVLSSEG2E32_V_MF2_MASK
    11U,	// PseudoVLSSEG2E64_V_M1
    11U,	// PseudoVLSSEG2E64_V_M1_MASK
    11U,	// PseudoVLSSEG2E64_V_M2
    11U,	// PseudoVLSSEG2E64_V_M2_MASK
    11U,	// PseudoVLSSEG2E64_V_M4
    11U,	// PseudoVLSSEG2E64_V_M4_MASK
    11U,	// PseudoVLSSEG2E8_V_M1
    11U,	// PseudoVLSSEG2E8_V_M1_MASK
    11U,	// PseudoVLSSEG2E8_V_M2
    11U,	// PseudoVLSSEG2E8_V_M2_MASK
    11U,	// PseudoVLSSEG2E8_V_M4
    11U,	// PseudoVLSSEG2E8_V_M4_MASK
    11U,	// PseudoVLSSEG2E8_V_MF2
    11U,	// PseudoVLSSEG2E8_V_MF2_MASK
    11U,	// PseudoVLSSEG2E8_V_MF4
    11U,	// PseudoVLSSEG2E8_V_MF4_MASK
    11U,	// PseudoVLSSEG2E8_V_MF8
    11U,	// PseudoVLSSEG2E8_V_MF8_MASK
    11U,	// PseudoVLSSEG3E16_V_M1
    11U,	// PseudoVLSSEG3E16_V_M1_MASK
    11U,	// PseudoVLSSEG3E16_V_M2
    11U,	// PseudoVLSSEG3E16_V_M2_MASK
    11U,	// PseudoVLSSEG3E16_V_MF2
    11U,	// PseudoVLSSEG3E16_V_MF2_MASK
    11U,	// PseudoVLSSEG3E16_V_MF4
    11U,	// PseudoVLSSEG3E16_V_MF4_MASK
    11U,	// PseudoVLSSEG3E32_V_M1
    11U,	// PseudoVLSSEG3E32_V_M1_MASK
    11U,	// PseudoVLSSEG3E32_V_M2
    11U,	// PseudoVLSSEG3E32_V_M2_MASK
    11U,	// PseudoVLSSEG3E32_V_MF2
    11U,	// PseudoVLSSEG3E32_V_MF2_MASK
    11U,	// PseudoVLSSEG3E64_V_M1
    11U,	// PseudoVLSSEG3E64_V_M1_MASK
    11U,	// PseudoVLSSEG3E64_V_M2
    11U,	// PseudoVLSSEG3E64_V_M2_MASK
    11U,	// PseudoVLSSEG3E8_V_M1
    11U,	// PseudoVLSSEG3E8_V_M1_MASK
    11U,	// PseudoVLSSEG3E8_V_M2
    11U,	// PseudoVLSSEG3E8_V_M2_MASK
    11U,	// PseudoVLSSEG3E8_V_MF2
    11U,	// PseudoVLSSEG3E8_V_MF2_MASK
    11U,	// PseudoVLSSEG3E8_V_MF4
    11U,	// PseudoVLSSEG3E8_V_MF4_MASK
    11U,	// PseudoVLSSEG3E8_V_MF8
    11U,	// PseudoVLSSEG3E8_V_MF8_MASK
    11U,	// PseudoVLSSEG4E16_V_M1
    11U,	// PseudoVLSSEG4E16_V_M1_MASK
    11U,	// PseudoVLSSEG4E16_V_M2
    11U,	// PseudoVLSSEG4E16_V_M2_MASK
    11U,	// PseudoVLSSEG4E16_V_MF2
    11U,	// PseudoVLSSEG4E16_V_MF2_MASK
    11U,	// PseudoVLSSEG4E16_V_MF4
    11U,	// PseudoVLSSEG4E16_V_MF4_MASK
    11U,	// PseudoVLSSEG4E32_V_M1
    11U,	// PseudoVLSSEG4E32_V_M1_MASK
    11U,	// PseudoVLSSEG4E32_V_M2
    11U,	// PseudoVLSSEG4E32_V_M2_MASK
    11U,	// PseudoVLSSEG4E32_V_MF2
    11U,	// PseudoVLSSEG4E32_V_MF2_MASK
    11U,	// PseudoVLSSEG4E64_V_M1
    11U,	// PseudoVLSSEG4E64_V_M1_MASK
    11U,	// PseudoVLSSEG4E64_V_M2
    11U,	// PseudoVLSSEG4E64_V_M2_MASK
    11U,	// PseudoVLSSEG4E8_V_M1
    11U,	// PseudoVLSSEG4E8_V_M1_MASK
    11U,	// PseudoVLSSEG4E8_V_M2
    11U,	// PseudoVLSSEG4E8_V_M2_MASK
    11U,	// PseudoVLSSEG4E8_V_MF2
    11U,	// PseudoVLSSEG4E8_V_MF2_MASK
    11U,	// PseudoVLSSEG4E8_V_MF4
    11U,	// PseudoVLSSEG4E8_V_MF4_MASK
    11U,	// PseudoVLSSEG4E8_V_MF8
    11U,	// PseudoVLSSEG4E8_V_MF8_MASK
    11U,	// PseudoVLSSEG5E16_V_M1
    11U,	// PseudoVLSSEG5E16_V_M1_MASK
    11U,	// PseudoVLSSEG5E16_V_MF2
    11U,	// PseudoVLSSEG5E16_V_MF2_MASK
    11U,	// PseudoVLSSEG5E16_V_MF4
    11U,	// PseudoVLSSEG5E16_V_MF4_MASK
    11U,	// PseudoVLSSEG5E32_V_M1
    11U,	// PseudoVLSSEG5E32_V_M1_MASK
    11U,	// PseudoVLSSEG5E32_V_MF2
    11U,	// PseudoVLSSEG5E32_V_MF2_MASK
    11U,	// PseudoVLSSEG5E64_V_M1
    11U,	// PseudoVLSSEG5E64_V_M1_MASK
    11U,	// PseudoVLSSEG5E8_V_M1
    11U,	// PseudoVLSSEG5E8_V_M1_MASK
    11U,	// PseudoVLSSEG5E8_V_MF2
    11U,	// PseudoVLSSEG5E8_V_MF2_MASK
    11U,	// PseudoVLSSEG5E8_V_MF4
    11U,	// PseudoVLSSEG5E8_V_MF4_MASK
    11U,	// PseudoVLSSEG5E8_V_MF8
    11U,	// PseudoVLSSEG5E8_V_MF8_MASK
    11U,	// PseudoVLSSEG6E16_V_M1
    11U,	// PseudoVLSSEG6E16_V_M1_MASK
    11U,	// PseudoVLSSEG6E16_V_MF2
    11U,	// PseudoVLSSEG6E16_V_MF2_MASK
    11U,	// PseudoVLSSEG6E16_V_MF4
    11U,	// PseudoVLSSEG6E16_V_MF4_MASK
    11U,	// PseudoVLSSEG6E32_V_M1
    11U,	// PseudoVLSSEG6E32_V_M1_MASK
    11U,	// PseudoVLSSEG6E32_V_MF2
    11U,	// PseudoVLSSEG6E32_V_MF2_MASK
    11U,	// PseudoVLSSEG6E64_V_M1
    11U,	// PseudoVLSSEG6E64_V_M1_MASK
    11U,	// PseudoVLSSEG6E8_V_M1
    11U,	// PseudoVLSSEG6E8_V_M1_MASK
    11U,	// PseudoVLSSEG6E8_V_MF2
    11U,	// PseudoVLSSEG6E8_V_MF2_MASK
    11U,	// PseudoVLSSEG6E8_V_MF4
    11U,	// PseudoVLSSEG6E8_V_MF4_MASK
    11U,	// PseudoVLSSEG6E8_V_MF8
    11U,	// PseudoVLSSEG6E8_V_MF8_MASK
    11U,	// PseudoVLSSEG7E16_V_M1
    11U,	// PseudoVLSSEG7E16_V_M1_MASK
    11U,	// PseudoVLSSEG7E16_V_MF2
    11U,	// PseudoVLSSEG7E16_V_MF2_MASK
    11U,	// PseudoVLSSEG7E16_V_MF4
    11U,	// PseudoVLSSEG7E16_V_MF4_MASK
    11U,	// PseudoVLSSEG7E32_V_M1
    11U,	// PseudoVLSSEG7E32_V_M1_MASK
    11U,	// PseudoVLSSEG7E32_V_MF2
    11U,	// PseudoVLSSEG7E32_V_MF2_MASK
    11U,	// PseudoVLSSEG7E64_V_M1
    11U,	// PseudoVLSSEG7E64_V_M1_MASK
    11U,	// PseudoVLSSEG7E8_V_M1
    11U,	// PseudoVLSSEG7E8_V_M1_MASK
    11U,	// PseudoVLSSEG7E8_V_MF2
    11U,	// PseudoVLSSEG7E8_V_MF2_MASK
    11U,	// PseudoVLSSEG7E8_V_MF4
    11U,	// PseudoVLSSEG7E8_V_MF4_MASK
    11U,	// PseudoVLSSEG7E8_V_MF8
    11U,	// PseudoVLSSEG7E8_V_MF8_MASK
    11U,	// PseudoVLSSEG8E16_V_M1
    11U,	// PseudoVLSSEG8E16_V_M1_MASK
    11U,	// PseudoVLSSEG8E16_V_MF2
    11U,	// PseudoVLSSEG8E16_V_MF2_MASK
    11U,	// PseudoVLSSEG8E16_V_MF4
    11U,	// PseudoVLSSEG8E16_V_MF4_MASK
    11U,	// PseudoVLSSEG8E32_V_M1
    11U,	// PseudoVLSSEG8E32_V_M1_MASK
    11U,	// PseudoVLSSEG8E32_V_MF2
    11U,	// PseudoVLSSEG8E32_V_MF2_MASK
    11U,	// PseudoVLSSEG8E64_V_M1
    11U,	// PseudoVLSSEG8E64_V_M1_MASK
    11U,	// PseudoVLSSEG8E8_V_M1
    11U,	// PseudoVLSSEG8E8_V_M1_MASK
    11U,	// PseudoVLSSEG8E8_V_MF2
    11U,	// PseudoVLSSEG8E8_V_MF2_MASK
    11U,	// PseudoVLSSEG8E8_V_MF4
    11U,	// PseudoVLSSEG8E8_V_MF4_MASK
    11U,	// PseudoVLSSEG8E8_V_MF8
    11U,	// PseudoVLSSEG8E8_V_MF8_MASK
    11U,	// PseudoVLUXEI16_V_M1_M1
    11U,	// PseudoVLUXEI16_V_M1_M1_MASK
    11U,	// PseudoVLUXEI16_V_M1_M1_TU
    11U,	// PseudoVLUXEI16_V_M1_M2
    11U,	// PseudoVLUXEI16_V_M1_M2_MASK
    11U,	// PseudoVLUXEI16_V_M1_M2_TU
    11U,	// PseudoVLUXEI16_V_M1_M4
    11U,	// PseudoVLUXEI16_V_M1_M4_MASK
    11U,	// PseudoVLUXEI16_V_M1_M4_TU
    11U,	// PseudoVLUXEI16_V_M1_MF2
    11U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXEI16_V_M1_MF2_TU
    11U,	// PseudoVLUXEI16_V_M2_M1
    11U,	// PseudoVLUXEI16_V_M2_M1_MASK
    11U,	// PseudoVLUXEI16_V_M2_M1_TU
    11U,	// PseudoVLUXEI16_V_M2_M2
    11U,	// PseudoVLUXEI16_V_M2_M2_MASK
    11U,	// PseudoVLUXEI16_V_M2_M2_TU
    11U,	// PseudoVLUXEI16_V_M2_M4
    11U,	// PseudoVLUXEI16_V_M2_M4_MASK
    11U,	// PseudoVLUXEI16_V_M2_M4_TU
    11U,	// PseudoVLUXEI16_V_M2_M8
    11U,	// PseudoVLUXEI16_V_M2_M8_MASK
    11U,	// PseudoVLUXEI16_V_M2_M8_TU
    11U,	// PseudoVLUXEI16_V_M4_M2
    11U,	// PseudoVLUXEI16_V_M4_M2_MASK
    11U,	// PseudoVLUXEI16_V_M4_M2_TU
    11U,	// PseudoVLUXEI16_V_M4_M4
    11U,	// PseudoVLUXEI16_V_M4_M4_MASK
    11U,	// PseudoVLUXEI16_V_M4_M4_TU
    11U,	// PseudoVLUXEI16_V_M4_M8
    11U,	// PseudoVLUXEI16_V_M4_M8_MASK
    11U,	// PseudoVLUXEI16_V_M4_M8_TU
    11U,	// PseudoVLUXEI16_V_M8_M4
    11U,	// PseudoVLUXEI16_V_M8_M4_MASK
    11U,	// PseudoVLUXEI16_V_M8_M4_TU
    11U,	// PseudoVLUXEI16_V_M8_M8
    11U,	// PseudoVLUXEI16_V_M8_M8_MASK
    11U,	// PseudoVLUXEI16_V_M8_M8_TU
    11U,	// PseudoVLUXEI16_V_MF2_M1
    11U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXEI16_V_MF2_M1_TU
    11U,	// PseudoVLUXEI16_V_MF2_M2
    11U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    11U,	// PseudoVLUXEI16_V_MF2_M2_TU
    11U,	// PseudoVLUXEI16_V_MF2_MF2
    11U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXEI16_V_MF2_MF2_TU
    11U,	// PseudoVLUXEI16_V_MF2_MF4
    11U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXEI16_V_MF2_MF4_TU
    11U,	// PseudoVLUXEI16_V_MF4_M1
    11U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXEI16_V_MF4_M1_TU
    11U,	// PseudoVLUXEI16_V_MF4_MF2
    11U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXEI16_V_MF4_MF2_TU
    11U,	// PseudoVLUXEI16_V_MF4_MF4
    11U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXEI16_V_MF4_MF4_TU
    11U,	// PseudoVLUXEI16_V_MF4_MF8
    11U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXEI16_V_MF4_MF8_TU
    11U,	// PseudoVLUXEI32_V_M1_M1
    11U,	// PseudoVLUXEI32_V_M1_M1_MASK
    11U,	// PseudoVLUXEI32_V_M1_M1_TU
    11U,	// PseudoVLUXEI32_V_M1_M2
    11U,	// PseudoVLUXEI32_V_M1_M2_MASK
    11U,	// PseudoVLUXEI32_V_M1_M2_TU
    11U,	// PseudoVLUXEI32_V_M1_MF2
    11U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXEI32_V_M1_MF2_TU
    11U,	// PseudoVLUXEI32_V_M1_MF4
    11U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXEI32_V_M1_MF4_TU
    11U,	// PseudoVLUXEI32_V_M2_M1
    11U,	// PseudoVLUXEI32_V_M2_M1_MASK
    11U,	// PseudoVLUXEI32_V_M2_M1_TU
    11U,	// PseudoVLUXEI32_V_M2_M2
    11U,	// PseudoVLUXEI32_V_M2_M2_MASK
    11U,	// PseudoVLUXEI32_V_M2_M2_TU
    11U,	// PseudoVLUXEI32_V_M2_M4
    11U,	// PseudoVLUXEI32_V_M2_M4_MASK
    11U,	// PseudoVLUXEI32_V_M2_M4_TU
    11U,	// PseudoVLUXEI32_V_M2_MF2
    11U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXEI32_V_M2_MF2_TU
    11U,	// PseudoVLUXEI32_V_M4_M1
    11U,	// PseudoVLUXEI32_V_M4_M1_MASK
    11U,	// PseudoVLUXEI32_V_M4_M1_TU
    11U,	// PseudoVLUXEI32_V_M4_M2
    11U,	// PseudoVLUXEI32_V_M4_M2_MASK
    11U,	// PseudoVLUXEI32_V_M4_M2_TU
    11U,	// PseudoVLUXEI32_V_M4_M4
    11U,	// PseudoVLUXEI32_V_M4_M4_MASK
    11U,	// PseudoVLUXEI32_V_M4_M4_TU
    11U,	// PseudoVLUXEI32_V_M4_M8
    11U,	// PseudoVLUXEI32_V_M4_M8_MASK
    11U,	// PseudoVLUXEI32_V_M4_M8_TU
    11U,	// PseudoVLUXEI32_V_M8_M2
    11U,	// PseudoVLUXEI32_V_M8_M2_MASK
    11U,	// PseudoVLUXEI32_V_M8_M2_TU
    11U,	// PseudoVLUXEI32_V_M8_M4
    11U,	// PseudoVLUXEI32_V_M8_M4_MASK
    11U,	// PseudoVLUXEI32_V_M8_M4_TU
    11U,	// PseudoVLUXEI32_V_M8_M8
    11U,	// PseudoVLUXEI32_V_M8_M8_MASK
    11U,	// PseudoVLUXEI32_V_M8_M8_TU
    11U,	// PseudoVLUXEI32_V_MF2_M1
    11U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXEI32_V_MF2_M1_TU
    11U,	// PseudoVLUXEI32_V_MF2_MF2
    11U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXEI32_V_MF2_MF2_TU
    11U,	// PseudoVLUXEI32_V_MF2_MF4
    11U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXEI32_V_MF2_MF4_TU
    11U,	// PseudoVLUXEI32_V_MF2_MF8
    11U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXEI32_V_MF2_MF8_TU
    11U,	// PseudoVLUXEI64_V_M1_M1
    11U,	// PseudoVLUXEI64_V_M1_M1_MASK
    11U,	// PseudoVLUXEI64_V_M1_M1_TU
    11U,	// PseudoVLUXEI64_V_M1_MF2
    11U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXEI64_V_M1_MF2_TU
    11U,	// PseudoVLUXEI64_V_M1_MF4
    11U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXEI64_V_M1_MF4_TU
    11U,	// PseudoVLUXEI64_V_M1_MF8
    11U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXEI64_V_M1_MF8_TU
    11U,	// PseudoVLUXEI64_V_M2_M1
    11U,	// PseudoVLUXEI64_V_M2_M1_MASK
    11U,	// PseudoVLUXEI64_V_M2_M1_TU
    11U,	// PseudoVLUXEI64_V_M2_M2
    11U,	// PseudoVLUXEI64_V_M2_M2_MASK
    11U,	// PseudoVLUXEI64_V_M2_M2_TU
    11U,	// PseudoVLUXEI64_V_M2_MF2
    11U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXEI64_V_M2_MF2_TU
    11U,	// PseudoVLUXEI64_V_M2_MF4
    11U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXEI64_V_M2_MF4_TU
    11U,	// PseudoVLUXEI64_V_M4_M1
    11U,	// PseudoVLUXEI64_V_M4_M1_MASK
    11U,	// PseudoVLUXEI64_V_M4_M1_TU
    11U,	// PseudoVLUXEI64_V_M4_M2
    11U,	// PseudoVLUXEI64_V_M4_M2_MASK
    11U,	// PseudoVLUXEI64_V_M4_M2_TU
    11U,	// PseudoVLUXEI64_V_M4_M4
    11U,	// PseudoVLUXEI64_V_M4_M4_MASK
    11U,	// PseudoVLUXEI64_V_M4_M4_TU
    11U,	// PseudoVLUXEI64_V_M4_MF2
    11U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXEI64_V_M4_MF2_TU
    11U,	// PseudoVLUXEI64_V_M8_M1
    11U,	// PseudoVLUXEI64_V_M8_M1_MASK
    11U,	// PseudoVLUXEI64_V_M8_M1_TU
    11U,	// PseudoVLUXEI64_V_M8_M2
    11U,	// PseudoVLUXEI64_V_M8_M2_MASK
    11U,	// PseudoVLUXEI64_V_M8_M2_TU
    11U,	// PseudoVLUXEI64_V_M8_M4
    11U,	// PseudoVLUXEI64_V_M8_M4_MASK
    11U,	// PseudoVLUXEI64_V_M8_M4_TU
    11U,	// PseudoVLUXEI64_V_M8_M8
    11U,	// PseudoVLUXEI64_V_M8_M8_MASK
    11U,	// PseudoVLUXEI64_V_M8_M8_TU
    11U,	// PseudoVLUXEI8_V_M1_M1
    11U,	// PseudoVLUXEI8_V_M1_M1_MASK
    11U,	// PseudoVLUXEI8_V_M1_M1_TU
    11U,	// PseudoVLUXEI8_V_M1_M2
    11U,	// PseudoVLUXEI8_V_M1_M2_MASK
    11U,	// PseudoVLUXEI8_V_M1_M2_TU
    11U,	// PseudoVLUXEI8_V_M1_M4
    11U,	// PseudoVLUXEI8_V_M1_M4_MASK
    11U,	// PseudoVLUXEI8_V_M1_M4_TU
    11U,	// PseudoVLUXEI8_V_M1_M8
    11U,	// PseudoVLUXEI8_V_M1_M8_MASK
    11U,	// PseudoVLUXEI8_V_M1_M8_TU
    11U,	// PseudoVLUXEI8_V_M2_M2
    11U,	// PseudoVLUXEI8_V_M2_M2_MASK
    11U,	// PseudoVLUXEI8_V_M2_M2_TU
    11U,	// PseudoVLUXEI8_V_M2_M4
    11U,	// PseudoVLUXEI8_V_M2_M4_MASK
    11U,	// PseudoVLUXEI8_V_M2_M4_TU
    11U,	// PseudoVLUXEI8_V_M2_M8
    11U,	// PseudoVLUXEI8_V_M2_M8_MASK
    11U,	// PseudoVLUXEI8_V_M2_M8_TU
    11U,	// PseudoVLUXEI8_V_M4_M4
    11U,	// PseudoVLUXEI8_V_M4_M4_MASK
    11U,	// PseudoVLUXEI8_V_M4_M4_TU
    11U,	// PseudoVLUXEI8_V_M4_M8
    11U,	// PseudoVLUXEI8_V_M4_M8_MASK
    11U,	// PseudoVLUXEI8_V_M4_M8_TU
    11U,	// PseudoVLUXEI8_V_M8_M8
    11U,	// PseudoVLUXEI8_V_M8_M8_MASK
    11U,	// PseudoVLUXEI8_V_M8_M8_TU
    11U,	// PseudoVLUXEI8_V_MF2_M1
    11U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXEI8_V_MF2_M1_TU
    11U,	// PseudoVLUXEI8_V_MF2_M2
    11U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    11U,	// PseudoVLUXEI8_V_MF2_M2_TU
    11U,	// PseudoVLUXEI8_V_MF2_M4
    11U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    11U,	// PseudoVLUXEI8_V_MF2_M4_TU
    11U,	// PseudoVLUXEI8_V_MF2_MF2
    11U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXEI8_V_MF2_MF2_TU
    11U,	// PseudoVLUXEI8_V_MF4_M1
    11U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXEI8_V_MF4_M1_TU
    11U,	// PseudoVLUXEI8_V_MF4_M2
    11U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    11U,	// PseudoVLUXEI8_V_MF4_M2_TU
    11U,	// PseudoVLUXEI8_V_MF4_MF2
    11U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXEI8_V_MF4_MF2_TU
    11U,	// PseudoVLUXEI8_V_MF4_MF4
    11U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXEI8_V_MF4_MF4_TU
    11U,	// PseudoVLUXEI8_V_MF8_M1
    11U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXEI8_V_MF8_M1_TU
    11U,	// PseudoVLUXEI8_V_MF8_MF2
    11U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXEI8_V_MF8_MF2_TU
    11U,	// PseudoVLUXEI8_V_MF8_MF4
    11U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXEI8_V_MF8_MF4_TU
    11U,	// PseudoVLUXEI8_V_MF8_MF8
    11U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXEI8_V_MF8_MF8_TU
    11U,	// PseudoVLUXSEG2EI16_V_M1_M1
    11U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M1_M2
    11U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M1_M4
    11U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M2_M1
    11U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M2_M2
    11U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M2_M4
    11U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M4_M2
    11U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M4_M4
    11U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    11U,	// PseudoVLUXSEG2EI16_V_M8_M4
    11U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    11U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M1_M1
    11U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M1_M2
    11U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M2_M1
    11U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M2_M2
    11U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M2_M4
    11U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M4_M1
    11U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M4_M2
    11U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M4_M4
    11U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M8_M2
    11U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_M8_M4
    11U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    11U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M1_M1
    11U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M2_M1
    11U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M2_M2
    11U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M4_M1
    11U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M4_M2
    11U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M4_M4
    11U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M8_M1
    11U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M8_M2
    11U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    11U,	// PseudoVLUXSEG2EI64_V_M8_M4
    11U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_M1_M1
    11U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG2EI8_V_M1_M2
    11U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_M1_M4
    11U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_M2_M2
    11U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_M2_M4
    11U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_M4_M4
    11U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    11U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    11U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    11U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXSEG3EI16_V_M1_M1
    11U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG3EI16_V_M1_M2
    11U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_M2_M1
    11U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG3EI16_V_M2_M2
    11U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_M4_M2
    11U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    11U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M1_M1
    11U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M1_M2
    11U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M2_M1
    11U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M2_M2
    11U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M4_M1
    11U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M4_M2
    11U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_M8_M2
    11U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M1_M1
    11U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M2_M1
    11U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M2_M2
    11U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M4_M1
    11U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M4_M2
    11U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M8_M1
    11U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG3EI64_V_M8_M2
    11U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_M1_M1
    11U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG3EI8_V_M1_M2
    11U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_M2_M2
    11U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    11U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    11U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXSEG4EI16_V_M1_M1
    11U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG4EI16_V_M1_M2
    11U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_M2_M1
    11U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG4EI16_V_M2_M2
    11U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_M4_M2
    11U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    11U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M1_M1
    11U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M1_M2
    11U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M2_M1
    11U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M2_M2
    11U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M4_M1
    11U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M4_M2
    11U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_M8_M2
    11U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M1_M1
    11U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M2_M1
    11U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M2_M2
    11U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M4_M1
    11U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M4_M2
    11U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M8_M1
    11U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG4EI64_V_M8_M2
    11U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_M1_M1
    11U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG4EI8_V_M1_M2
    11U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_M2_M2
    11U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    11U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    11U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXSEG5EI16_V_M1_M1
    11U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG5EI16_V_M2_M1
    11U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG5EI32_V_M1_M1
    11U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG5EI32_V_M2_M1
    11U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG5EI32_V_M4_M1
    11U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M1_M1
    11U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M2_M1
    11U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M4_M1
    11U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG5EI64_V_M8_M1
    11U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG5EI8_V_M1_M1
    11U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXSEG6EI16_V_M1_M1
    11U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG6EI16_V_M2_M1
    11U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG6EI32_V_M1_M1
    11U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG6EI32_V_M2_M1
    11U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG6EI32_V_M4_M1
    11U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M1_M1
    11U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M2_M1
    11U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M4_M1
    11U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG6EI64_V_M8_M1
    11U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG6EI8_V_M1_M1
    11U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXSEG7EI16_V_M1_M1
    11U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG7EI16_V_M2_M1
    11U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG7EI32_V_M1_M1
    11U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG7EI32_V_M2_M1
    11U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG7EI32_V_M4_M1
    11U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M1_M1
    11U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M2_M1
    11U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M4_M1
    11U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG7EI64_V_M8_M1
    11U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG7EI8_V_M1_M1
    11U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    11U,	// PseudoVLUXSEG8EI16_V_M1_M1
    11U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    11U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG8EI16_V_M2_M1
    11U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    11U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    11U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    11U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    11U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    11U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    11U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    11U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    11U,	// PseudoVLUXSEG8EI32_V_M1_M1
    11U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    11U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    11U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG8EI32_V_M2_M1
    11U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    11U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG8EI32_V_M4_M1
    11U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    11U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    11U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    11U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    11U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    11U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M1_M1
    11U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    11U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    11U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    11U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M2_M1
    11U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    11U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    11U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M4_M1
    11U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    11U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    11U,	// PseudoVLUXSEG8EI64_V_M8_M1
    11U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    11U,	// PseudoVLUXSEG8EI8_V_M1_M1
    11U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    11U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    11U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    11U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    11U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    11U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    11U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    11U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    11U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    11U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    11U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    11U,	// PseudoVMACC_VV_M1
    11U,	// PseudoVMACC_VV_M1_MASK
    11U,	// PseudoVMACC_VV_M2
    11U,	// PseudoVMACC_VV_M2_MASK
    11U,	// PseudoVMACC_VV_M4
    11U,	// PseudoVMACC_VV_M4_MASK
    11U,	// PseudoVMACC_VV_M8
    11U,	// PseudoVMACC_VV_M8_MASK
    11U,	// PseudoVMACC_VV_MF2
    11U,	// PseudoVMACC_VV_MF2_MASK
    11U,	// PseudoVMACC_VV_MF4
    11U,	// PseudoVMACC_VV_MF4_MASK
    11U,	// PseudoVMACC_VV_MF8
    11U,	// PseudoVMACC_VV_MF8_MASK
    11U,	// PseudoVMACC_VX_M1
    11U,	// PseudoVMACC_VX_M1_MASK
    11U,	// PseudoVMACC_VX_M2
    11U,	// PseudoVMACC_VX_M2_MASK
    11U,	// PseudoVMACC_VX_M4
    11U,	// PseudoVMACC_VX_M4_MASK
    11U,	// PseudoVMACC_VX_M8
    11U,	// PseudoVMACC_VX_M8_MASK
    11U,	// PseudoVMACC_VX_MF2
    11U,	// PseudoVMACC_VX_MF2_MASK
    11U,	// PseudoVMACC_VX_MF4
    11U,	// PseudoVMACC_VX_MF4_MASK
    11U,	// PseudoVMACC_VX_MF8
    11U,	// PseudoVMACC_VX_MF8_MASK
    11U,	// PseudoVMADC_VIM_M1
    11U,	// PseudoVMADC_VIM_M2
    11U,	// PseudoVMADC_VIM_M4
    11U,	// PseudoVMADC_VIM_M8
    11U,	// PseudoVMADC_VIM_MF2
    11U,	// PseudoVMADC_VIM_MF4
    11U,	// PseudoVMADC_VIM_MF8
    11U,	// PseudoVMADC_VI_M1
    11U,	// PseudoVMADC_VI_M2
    11U,	// PseudoVMADC_VI_M4
    11U,	// PseudoVMADC_VI_M8
    11U,	// PseudoVMADC_VI_MF2
    11U,	// PseudoVMADC_VI_MF4
    11U,	// PseudoVMADC_VI_MF8
    11U,	// PseudoVMADC_VVM_M1
    11U,	// PseudoVMADC_VVM_M2
    11U,	// PseudoVMADC_VVM_M4
    11U,	// PseudoVMADC_VVM_M8
    11U,	// PseudoVMADC_VVM_MF2
    11U,	// PseudoVMADC_VVM_MF4
    11U,	// PseudoVMADC_VVM_MF8
    11U,	// PseudoVMADC_VV_M1
    11U,	// PseudoVMADC_VV_M2
    11U,	// PseudoVMADC_VV_M4
    11U,	// PseudoVMADC_VV_M8
    11U,	// PseudoVMADC_VV_MF2
    11U,	// PseudoVMADC_VV_MF4
    11U,	// PseudoVMADC_VV_MF8
    11U,	// PseudoVMADC_VXM_M1
    11U,	// PseudoVMADC_VXM_M2
    11U,	// PseudoVMADC_VXM_M4
    11U,	// PseudoVMADC_VXM_M8
    11U,	// PseudoVMADC_VXM_MF2
    11U,	// PseudoVMADC_VXM_MF4
    11U,	// PseudoVMADC_VXM_MF8
    11U,	// PseudoVMADC_VX_M1
    11U,	// PseudoVMADC_VX_M2
    11U,	// PseudoVMADC_VX_M4
    11U,	// PseudoVMADC_VX_M8
    11U,	// PseudoVMADC_VX_MF2
    11U,	// PseudoVMADC_VX_MF4
    11U,	// PseudoVMADC_VX_MF8
    11U,	// PseudoVMADD_VV_M1
    11U,	// PseudoVMADD_VV_M1_MASK
    11U,	// PseudoVMADD_VV_M2
    11U,	// PseudoVMADD_VV_M2_MASK
    11U,	// PseudoVMADD_VV_M4
    11U,	// PseudoVMADD_VV_M4_MASK
    11U,	// PseudoVMADD_VV_M8
    11U,	// PseudoVMADD_VV_M8_MASK
    11U,	// PseudoVMADD_VV_MF2
    11U,	// PseudoVMADD_VV_MF2_MASK
    11U,	// PseudoVMADD_VV_MF4
    11U,	// PseudoVMADD_VV_MF4_MASK
    11U,	// PseudoVMADD_VV_MF8
    11U,	// PseudoVMADD_VV_MF8_MASK
    11U,	// PseudoVMADD_VX_M1
    11U,	// PseudoVMADD_VX_M1_MASK
    11U,	// PseudoVMADD_VX_M2
    11U,	// PseudoVMADD_VX_M2_MASK
    11U,	// PseudoVMADD_VX_M4
    11U,	// PseudoVMADD_VX_M4_MASK
    11U,	// PseudoVMADD_VX_M8
    11U,	// PseudoVMADD_VX_M8_MASK
    11U,	// PseudoVMADD_VX_MF2
    11U,	// PseudoVMADD_VX_MF2_MASK
    11U,	// PseudoVMADD_VX_MF4
    11U,	// PseudoVMADD_VX_MF4_MASK
    11U,	// PseudoVMADD_VX_MF8
    11U,	// PseudoVMADD_VX_MF8_MASK
    11U,	// PseudoVMANDN_MM_M1
    11U,	// PseudoVMANDN_MM_M2
    11U,	// PseudoVMANDN_MM_M4
    11U,	// PseudoVMANDN_MM_M8
    11U,	// PseudoVMANDN_MM_MF2
    11U,	// PseudoVMANDN_MM_MF4
    11U,	// PseudoVMANDN_MM_MF8
    11U,	// PseudoVMAND_MM_M1
    11U,	// PseudoVMAND_MM_M2
    11U,	// PseudoVMAND_MM_M4
    11U,	// PseudoVMAND_MM_M8
    11U,	// PseudoVMAND_MM_MF2
    11U,	// PseudoVMAND_MM_MF4
    11U,	// PseudoVMAND_MM_MF8
    11U,	// PseudoVMAXU_VV_M1
    11U,	// PseudoVMAXU_VV_M1_MASK
    11U,	// PseudoVMAXU_VV_M2
    11U,	// PseudoVMAXU_VV_M2_MASK
    11U,	// PseudoVMAXU_VV_M4
    11U,	// PseudoVMAXU_VV_M4_MASK
    11U,	// PseudoVMAXU_VV_M8
    11U,	// PseudoVMAXU_VV_M8_MASK
    11U,	// PseudoVMAXU_VV_MF2
    11U,	// PseudoVMAXU_VV_MF2_MASK
    11U,	// PseudoVMAXU_VV_MF4
    11U,	// PseudoVMAXU_VV_MF4_MASK
    11U,	// PseudoVMAXU_VV_MF8
    11U,	// PseudoVMAXU_VV_MF8_MASK
    11U,	// PseudoVMAXU_VX_M1
    11U,	// PseudoVMAXU_VX_M1_MASK
    11U,	// PseudoVMAXU_VX_M2
    11U,	// PseudoVMAXU_VX_M2_MASK
    11U,	// PseudoVMAXU_VX_M4
    11U,	// PseudoVMAXU_VX_M4_MASK
    11U,	// PseudoVMAXU_VX_M8
    11U,	// PseudoVMAXU_VX_M8_MASK
    11U,	// PseudoVMAXU_VX_MF2
    11U,	// PseudoVMAXU_VX_MF2_MASK
    11U,	// PseudoVMAXU_VX_MF4
    11U,	// PseudoVMAXU_VX_MF4_MASK
    11U,	// PseudoVMAXU_VX_MF8
    11U,	// PseudoVMAXU_VX_MF8_MASK
    11U,	// PseudoVMAX_VV_M1
    11U,	// PseudoVMAX_VV_M1_MASK
    11U,	// PseudoVMAX_VV_M2
    11U,	// PseudoVMAX_VV_M2_MASK
    11U,	// PseudoVMAX_VV_M4
    11U,	// PseudoVMAX_VV_M4_MASK
    11U,	// PseudoVMAX_VV_M8
    11U,	// PseudoVMAX_VV_M8_MASK
    11U,	// PseudoVMAX_VV_MF2
    11U,	// PseudoVMAX_VV_MF2_MASK
    11U,	// PseudoVMAX_VV_MF4
    11U,	// PseudoVMAX_VV_MF4_MASK
    11U,	// PseudoVMAX_VV_MF8
    11U,	// PseudoVMAX_VV_MF8_MASK
    11U,	// PseudoVMAX_VX_M1
    11U,	// PseudoVMAX_VX_M1_MASK
    11U,	// PseudoVMAX_VX_M2
    11U,	// PseudoVMAX_VX_M2_MASK
    11U,	// PseudoVMAX_VX_M4
    11U,	// PseudoVMAX_VX_M4_MASK
    11U,	// PseudoVMAX_VX_M8
    11U,	// PseudoVMAX_VX_M8_MASK
    11U,	// PseudoVMAX_VX_MF2
    11U,	// PseudoVMAX_VX_MF2_MASK
    11U,	// PseudoVMAX_VX_MF4
    11U,	// PseudoVMAX_VX_MF4_MASK
    11U,	// PseudoVMAX_VX_MF8
    11U,	// PseudoVMAX_VX_MF8_MASK
    11U,	// PseudoVMCLR_M_B1
    11U,	// PseudoVMCLR_M_B16
    11U,	// PseudoVMCLR_M_B2
    11U,	// PseudoVMCLR_M_B32
    11U,	// PseudoVMCLR_M_B4
    11U,	// PseudoVMCLR_M_B64
    11U,	// PseudoVMCLR_M_B8
    11U,	// PseudoVMERGE_VIM_M1
    11U,	// PseudoVMERGE_VIM_M1_TU
    11U,	// PseudoVMERGE_VIM_M2
    11U,	// PseudoVMERGE_VIM_M2_TU
    11U,	// PseudoVMERGE_VIM_M4
    11U,	// PseudoVMERGE_VIM_M4_TU
    11U,	// PseudoVMERGE_VIM_M8
    11U,	// PseudoVMERGE_VIM_M8_TU
    11U,	// PseudoVMERGE_VIM_MF2
    11U,	// PseudoVMERGE_VIM_MF2_TU
    11U,	// PseudoVMERGE_VIM_MF4
    11U,	// PseudoVMERGE_VIM_MF4_TU
    11U,	// PseudoVMERGE_VIM_MF8
    11U,	// PseudoVMERGE_VIM_MF8_TU
    11U,	// PseudoVMERGE_VVM_M1
    11U,	// PseudoVMERGE_VVM_M1_TU
    11U,	// PseudoVMERGE_VVM_M2
    11U,	// PseudoVMERGE_VVM_M2_TU
    11U,	// PseudoVMERGE_VVM_M4
    11U,	// PseudoVMERGE_VVM_M4_TU
    11U,	// PseudoVMERGE_VVM_M8
    11U,	// PseudoVMERGE_VVM_M8_TU
    11U,	// PseudoVMERGE_VVM_MF2
    11U,	// PseudoVMERGE_VVM_MF2_TU
    11U,	// PseudoVMERGE_VVM_MF4
    11U,	// PseudoVMERGE_VVM_MF4_TU
    11U,	// PseudoVMERGE_VVM_MF8
    11U,	// PseudoVMERGE_VVM_MF8_TU
    11U,	// PseudoVMERGE_VXM_M1
    11U,	// PseudoVMERGE_VXM_M1_TU
    11U,	// PseudoVMERGE_VXM_M2
    11U,	// PseudoVMERGE_VXM_M2_TU
    11U,	// PseudoVMERGE_VXM_M4
    11U,	// PseudoVMERGE_VXM_M4_TU
    11U,	// PseudoVMERGE_VXM_M8
    11U,	// PseudoVMERGE_VXM_M8_TU
    11U,	// PseudoVMERGE_VXM_MF2
    11U,	// PseudoVMERGE_VXM_MF2_TU
    11U,	// PseudoVMERGE_VXM_MF4
    11U,	// PseudoVMERGE_VXM_MF4_TU
    11U,	// PseudoVMERGE_VXM_MF8
    11U,	// PseudoVMERGE_VXM_MF8_TU
    11U,	// PseudoVMFEQ_VF16_M1
    11U,	// PseudoVMFEQ_VF16_M1_MASK
    11U,	// PseudoVMFEQ_VF16_M2
    11U,	// PseudoVMFEQ_VF16_M2_MASK
    11U,	// PseudoVMFEQ_VF16_M4
    11U,	// PseudoVMFEQ_VF16_M4_MASK
    11U,	// PseudoVMFEQ_VF16_M8
    11U,	// PseudoVMFEQ_VF16_M8_MASK
    11U,	// PseudoVMFEQ_VF16_MF2
    11U,	// PseudoVMFEQ_VF16_MF2_MASK
    11U,	// PseudoVMFEQ_VF16_MF4
    11U,	// PseudoVMFEQ_VF16_MF4_MASK
    11U,	// PseudoVMFEQ_VF32_M1
    11U,	// PseudoVMFEQ_VF32_M1_MASK
    11U,	// PseudoVMFEQ_VF32_M2
    11U,	// PseudoVMFEQ_VF32_M2_MASK
    11U,	// PseudoVMFEQ_VF32_M4
    11U,	// PseudoVMFEQ_VF32_M4_MASK
    11U,	// PseudoVMFEQ_VF32_M8
    11U,	// PseudoVMFEQ_VF32_M8_MASK
    11U,	// PseudoVMFEQ_VF32_MF2
    11U,	// PseudoVMFEQ_VF32_MF2_MASK
    11U,	// PseudoVMFEQ_VF64_M1
    11U,	// PseudoVMFEQ_VF64_M1_MASK
    11U,	// PseudoVMFEQ_VF64_M2
    11U,	// PseudoVMFEQ_VF64_M2_MASK
    11U,	// PseudoVMFEQ_VF64_M4
    11U,	// PseudoVMFEQ_VF64_M4_MASK
    11U,	// PseudoVMFEQ_VF64_M8
    11U,	// PseudoVMFEQ_VF64_M8_MASK
    11U,	// PseudoVMFEQ_VV_M1
    11U,	// PseudoVMFEQ_VV_M1_MASK
    11U,	// PseudoVMFEQ_VV_M2
    11U,	// PseudoVMFEQ_VV_M2_MASK
    11U,	// PseudoVMFEQ_VV_M4
    11U,	// PseudoVMFEQ_VV_M4_MASK
    11U,	// PseudoVMFEQ_VV_M8
    11U,	// PseudoVMFEQ_VV_M8_MASK
    11U,	// PseudoVMFEQ_VV_MF2
    11U,	// PseudoVMFEQ_VV_MF2_MASK
    11U,	// PseudoVMFEQ_VV_MF4
    11U,	// PseudoVMFEQ_VV_MF4_MASK
    11U,	// PseudoVMFGE_VF16_M1
    11U,	// PseudoVMFGE_VF16_M1_MASK
    11U,	// PseudoVMFGE_VF16_M2
    11U,	// PseudoVMFGE_VF16_M2_MASK
    11U,	// PseudoVMFGE_VF16_M4
    11U,	// PseudoVMFGE_VF16_M4_MASK
    11U,	// PseudoVMFGE_VF16_M8
    11U,	// PseudoVMFGE_VF16_M8_MASK
    11U,	// PseudoVMFGE_VF16_MF2
    11U,	// PseudoVMFGE_VF16_MF2_MASK
    11U,	// PseudoVMFGE_VF16_MF4
    11U,	// PseudoVMFGE_VF16_MF4_MASK
    11U,	// PseudoVMFGE_VF32_M1
    11U,	// PseudoVMFGE_VF32_M1_MASK
    11U,	// PseudoVMFGE_VF32_M2
    11U,	// PseudoVMFGE_VF32_M2_MASK
    11U,	// PseudoVMFGE_VF32_M4
    11U,	// PseudoVMFGE_VF32_M4_MASK
    11U,	// PseudoVMFGE_VF32_M8
    11U,	// PseudoVMFGE_VF32_M8_MASK
    11U,	// PseudoVMFGE_VF32_MF2
    11U,	// PseudoVMFGE_VF32_MF2_MASK
    11U,	// PseudoVMFGE_VF64_M1
    11U,	// PseudoVMFGE_VF64_M1_MASK
    11U,	// PseudoVMFGE_VF64_M2
    11U,	// PseudoVMFGE_VF64_M2_MASK
    11U,	// PseudoVMFGE_VF64_M4
    11U,	// PseudoVMFGE_VF64_M4_MASK
    11U,	// PseudoVMFGE_VF64_M8
    11U,	// PseudoVMFGE_VF64_M8_MASK
    11U,	// PseudoVMFGT_VF16_M1
    11U,	// PseudoVMFGT_VF16_M1_MASK
    11U,	// PseudoVMFGT_VF16_M2
    11U,	// PseudoVMFGT_VF16_M2_MASK
    11U,	// PseudoVMFGT_VF16_M4
    11U,	// PseudoVMFGT_VF16_M4_MASK
    11U,	// PseudoVMFGT_VF16_M8
    11U,	// PseudoVMFGT_VF16_M8_MASK
    11U,	// PseudoVMFGT_VF16_MF2
    11U,	// PseudoVMFGT_VF16_MF2_MASK
    11U,	// PseudoVMFGT_VF16_MF4
    11U,	// PseudoVMFGT_VF16_MF4_MASK
    11U,	// PseudoVMFGT_VF32_M1
    11U,	// PseudoVMFGT_VF32_M1_MASK
    11U,	// PseudoVMFGT_VF32_M2
    11U,	// PseudoVMFGT_VF32_M2_MASK
    11U,	// PseudoVMFGT_VF32_M4
    11U,	// PseudoVMFGT_VF32_M4_MASK
    11U,	// PseudoVMFGT_VF32_M8
    11U,	// PseudoVMFGT_VF32_M8_MASK
    11U,	// PseudoVMFGT_VF32_MF2
    11U,	// PseudoVMFGT_VF32_MF2_MASK
    11U,	// PseudoVMFGT_VF64_M1
    11U,	// PseudoVMFGT_VF64_M1_MASK
    11U,	// PseudoVMFGT_VF64_M2
    11U,	// PseudoVMFGT_VF64_M2_MASK
    11U,	// PseudoVMFGT_VF64_M4
    11U,	// PseudoVMFGT_VF64_M4_MASK
    11U,	// PseudoVMFGT_VF64_M8
    11U,	// PseudoVMFGT_VF64_M8_MASK
    11U,	// PseudoVMFLE_VF16_M1
    11U,	// PseudoVMFLE_VF16_M1_MASK
    11U,	// PseudoVMFLE_VF16_M2
    11U,	// PseudoVMFLE_VF16_M2_MASK
    11U,	// PseudoVMFLE_VF16_M4
    11U,	// PseudoVMFLE_VF16_M4_MASK
    11U,	// PseudoVMFLE_VF16_M8
    11U,	// PseudoVMFLE_VF16_M8_MASK
    11U,	// PseudoVMFLE_VF16_MF2
    11U,	// PseudoVMFLE_VF16_MF2_MASK
    11U,	// PseudoVMFLE_VF16_MF4
    11U,	// PseudoVMFLE_VF16_MF4_MASK
    11U,	// PseudoVMFLE_VF32_M1
    11U,	// PseudoVMFLE_VF32_M1_MASK
    11U,	// PseudoVMFLE_VF32_M2
    11U,	// PseudoVMFLE_VF32_M2_MASK
    11U,	// PseudoVMFLE_VF32_M4
    11U,	// PseudoVMFLE_VF32_M4_MASK
    11U,	// PseudoVMFLE_VF32_M8
    11U,	// PseudoVMFLE_VF32_M8_MASK
    11U,	// PseudoVMFLE_VF32_MF2
    11U,	// PseudoVMFLE_VF32_MF2_MASK
    11U,	// PseudoVMFLE_VF64_M1
    11U,	// PseudoVMFLE_VF64_M1_MASK
    11U,	// PseudoVMFLE_VF64_M2
    11U,	// PseudoVMFLE_VF64_M2_MASK
    11U,	// PseudoVMFLE_VF64_M4
    11U,	// PseudoVMFLE_VF64_M4_MASK
    11U,	// PseudoVMFLE_VF64_M8
    11U,	// PseudoVMFLE_VF64_M8_MASK
    11U,	// PseudoVMFLE_VV_M1
    11U,	// PseudoVMFLE_VV_M1_MASK
    11U,	// PseudoVMFLE_VV_M2
    11U,	// PseudoVMFLE_VV_M2_MASK
    11U,	// PseudoVMFLE_VV_M4
    11U,	// PseudoVMFLE_VV_M4_MASK
    11U,	// PseudoVMFLE_VV_M8
    11U,	// PseudoVMFLE_VV_M8_MASK
    11U,	// PseudoVMFLE_VV_MF2
    11U,	// PseudoVMFLE_VV_MF2_MASK
    11U,	// PseudoVMFLE_VV_MF4
    11U,	// PseudoVMFLE_VV_MF4_MASK
    11U,	// PseudoVMFLT_VF16_M1
    11U,	// PseudoVMFLT_VF16_M1_MASK
    11U,	// PseudoVMFLT_VF16_M2
    11U,	// PseudoVMFLT_VF16_M2_MASK
    11U,	// PseudoVMFLT_VF16_M4
    11U,	// PseudoVMFLT_VF16_M4_MASK
    11U,	// PseudoVMFLT_VF16_M8
    11U,	// PseudoVMFLT_VF16_M8_MASK
    11U,	// PseudoVMFLT_VF16_MF2
    11U,	// PseudoVMFLT_VF16_MF2_MASK
    11U,	// PseudoVMFLT_VF16_MF4
    11U,	// PseudoVMFLT_VF16_MF4_MASK
    11U,	// PseudoVMFLT_VF32_M1
    11U,	// PseudoVMFLT_VF32_M1_MASK
    11U,	// PseudoVMFLT_VF32_M2
    11U,	// PseudoVMFLT_VF32_M2_MASK
    11U,	// PseudoVMFLT_VF32_M4
    11U,	// PseudoVMFLT_VF32_M4_MASK
    11U,	// PseudoVMFLT_VF32_M8
    11U,	// PseudoVMFLT_VF32_M8_MASK
    11U,	// PseudoVMFLT_VF32_MF2
    11U,	// PseudoVMFLT_VF32_MF2_MASK
    11U,	// PseudoVMFLT_VF64_M1
    11U,	// PseudoVMFLT_VF64_M1_MASK
    11U,	// PseudoVMFLT_VF64_M2
    11U,	// PseudoVMFLT_VF64_M2_MASK
    11U,	// PseudoVMFLT_VF64_M4
    11U,	// PseudoVMFLT_VF64_M4_MASK
    11U,	// PseudoVMFLT_VF64_M8
    11U,	// PseudoVMFLT_VF64_M8_MASK
    11U,	// PseudoVMFLT_VV_M1
    11U,	// PseudoVMFLT_VV_M1_MASK
    11U,	// PseudoVMFLT_VV_M2
    11U,	// PseudoVMFLT_VV_M2_MASK
    11U,	// PseudoVMFLT_VV_M4
    11U,	// PseudoVMFLT_VV_M4_MASK
    11U,	// PseudoVMFLT_VV_M8
    11U,	// PseudoVMFLT_VV_M8_MASK
    11U,	// PseudoVMFLT_VV_MF2
    11U,	// PseudoVMFLT_VV_MF2_MASK
    11U,	// PseudoVMFLT_VV_MF4
    11U,	// PseudoVMFLT_VV_MF4_MASK
    11U,	// PseudoVMFNE_VF16_M1
    11U,	// PseudoVMFNE_VF16_M1_MASK
    11U,	// PseudoVMFNE_VF16_M2
    11U,	// PseudoVMFNE_VF16_M2_MASK
    11U,	// PseudoVMFNE_VF16_M4
    11U,	// PseudoVMFNE_VF16_M4_MASK
    11U,	// PseudoVMFNE_VF16_M8
    11U,	// PseudoVMFNE_VF16_M8_MASK
    11U,	// PseudoVMFNE_VF16_MF2
    11U,	// PseudoVMFNE_VF16_MF2_MASK
    11U,	// PseudoVMFNE_VF16_MF4
    11U,	// PseudoVMFNE_VF16_MF4_MASK
    11U,	// PseudoVMFNE_VF32_M1
    11U,	// PseudoVMFNE_VF32_M1_MASK
    11U,	// PseudoVMFNE_VF32_M2
    11U,	// PseudoVMFNE_VF32_M2_MASK
    11U,	// PseudoVMFNE_VF32_M4
    11U,	// PseudoVMFNE_VF32_M4_MASK
    11U,	// PseudoVMFNE_VF32_M8
    11U,	// PseudoVMFNE_VF32_M8_MASK
    11U,	// PseudoVMFNE_VF32_MF2
    11U,	// PseudoVMFNE_VF32_MF2_MASK
    11U,	// PseudoVMFNE_VF64_M1
    11U,	// PseudoVMFNE_VF64_M1_MASK
    11U,	// PseudoVMFNE_VF64_M2
    11U,	// PseudoVMFNE_VF64_M2_MASK
    11U,	// PseudoVMFNE_VF64_M4
    11U,	// PseudoVMFNE_VF64_M4_MASK
    11U,	// PseudoVMFNE_VF64_M8
    11U,	// PseudoVMFNE_VF64_M8_MASK
    11U,	// PseudoVMFNE_VV_M1
    11U,	// PseudoVMFNE_VV_M1_MASK
    11U,	// PseudoVMFNE_VV_M2
    11U,	// PseudoVMFNE_VV_M2_MASK
    11U,	// PseudoVMFNE_VV_M4
    11U,	// PseudoVMFNE_VV_M4_MASK
    11U,	// PseudoVMFNE_VV_M8
    11U,	// PseudoVMFNE_VV_M8_MASK
    11U,	// PseudoVMFNE_VV_MF2
    11U,	// PseudoVMFNE_VV_MF2_MASK
    11U,	// PseudoVMFNE_VV_MF4
    11U,	// PseudoVMFNE_VV_MF4_MASK
    11U,	// PseudoVMINU_VV_M1
    11U,	// PseudoVMINU_VV_M1_MASK
    11U,	// PseudoVMINU_VV_M2
    11U,	// PseudoVMINU_VV_M2_MASK
    11U,	// PseudoVMINU_VV_M4
    11U,	// PseudoVMINU_VV_M4_MASK
    11U,	// PseudoVMINU_VV_M8
    11U,	// PseudoVMINU_VV_M8_MASK
    11U,	// PseudoVMINU_VV_MF2
    11U,	// PseudoVMINU_VV_MF2_MASK
    11U,	// PseudoVMINU_VV_MF4
    11U,	// PseudoVMINU_VV_MF4_MASK
    11U,	// PseudoVMINU_VV_MF8
    11U,	// PseudoVMINU_VV_MF8_MASK
    11U,	// PseudoVMINU_VX_M1
    11U,	// PseudoVMINU_VX_M1_MASK
    11U,	// PseudoVMINU_VX_M2
    11U,	// PseudoVMINU_VX_M2_MASK
    11U,	// PseudoVMINU_VX_M4
    11U,	// PseudoVMINU_VX_M4_MASK
    11U,	// PseudoVMINU_VX_M8
    11U,	// PseudoVMINU_VX_M8_MASK
    11U,	// PseudoVMINU_VX_MF2
    11U,	// PseudoVMINU_VX_MF2_MASK
    11U,	// PseudoVMINU_VX_MF4
    11U,	// PseudoVMINU_VX_MF4_MASK
    11U,	// PseudoVMINU_VX_MF8
    11U,	// PseudoVMINU_VX_MF8_MASK
    11U,	// PseudoVMIN_VV_M1
    11U,	// PseudoVMIN_VV_M1_MASK
    11U,	// PseudoVMIN_VV_M2
    11U,	// PseudoVMIN_VV_M2_MASK
    11U,	// PseudoVMIN_VV_M4
    11U,	// PseudoVMIN_VV_M4_MASK
    11U,	// PseudoVMIN_VV_M8
    11U,	// PseudoVMIN_VV_M8_MASK
    11U,	// PseudoVMIN_VV_MF2
    11U,	// PseudoVMIN_VV_MF2_MASK
    11U,	// PseudoVMIN_VV_MF4
    11U,	// PseudoVMIN_VV_MF4_MASK
    11U,	// PseudoVMIN_VV_MF8
    11U,	// PseudoVMIN_VV_MF8_MASK
    11U,	// PseudoVMIN_VX_M1
    11U,	// PseudoVMIN_VX_M1_MASK
    11U,	// PseudoVMIN_VX_M2
    11U,	// PseudoVMIN_VX_M2_MASK
    11U,	// PseudoVMIN_VX_M4
    11U,	// PseudoVMIN_VX_M4_MASK
    11U,	// PseudoVMIN_VX_M8
    11U,	// PseudoVMIN_VX_M8_MASK
    11U,	// PseudoVMIN_VX_MF2
    11U,	// PseudoVMIN_VX_MF2_MASK
    11U,	// PseudoVMIN_VX_MF4
    11U,	// PseudoVMIN_VX_MF4_MASK
    11U,	// PseudoVMIN_VX_MF8
    11U,	// PseudoVMIN_VX_MF8_MASK
    11U,	// PseudoVMNAND_MM_M1
    11U,	// PseudoVMNAND_MM_M2
    11U,	// PseudoVMNAND_MM_M4
    11U,	// PseudoVMNAND_MM_M8
    11U,	// PseudoVMNAND_MM_MF2
    11U,	// PseudoVMNAND_MM_MF4
    11U,	// PseudoVMNAND_MM_MF8
    11U,	// PseudoVMNOR_MM_M1
    11U,	// PseudoVMNOR_MM_M2
    11U,	// PseudoVMNOR_MM_M4
    11U,	// PseudoVMNOR_MM_M8
    11U,	// PseudoVMNOR_MM_MF2
    11U,	// PseudoVMNOR_MM_MF4
    11U,	// PseudoVMNOR_MM_MF8
    11U,	// PseudoVMORN_MM_M1
    11U,	// PseudoVMORN_MM_M2
    11U,	// PseudoVMORN_MM_M4
    11U,	// PseudoVMORN_MM_M8
    11U,	// PseudoVMORN_MM_MF2
    11U,	// PseudoVMORN_MM_MF4
    11U,	// PseudoVMORN_MM_MF8
    11U,	// PseudoVMOR_MM_M1
    11U,	// PseudoVMOR_MM_M2
    11U,	// PseudoVMOR_MM_M4
    11U,	// PseudoVMOR_MM_M8
    11U,	// PseudoVMOR_MM_MF2
    11U,	// PseudoVMOR_MM_MF4
    11U,	// PseudoVMOR_MM_MF8
    11U,	// PseudoVMSBC_VVM_M1
    11U,	// PseudoVMSBC_VVM_M2
    11U,	// PseudoVMSBC_VVM_M4
    11U,	// PseudoVMSBC_VVM_M8
    11U,	// PseudoVMSBC_VVM_MF2
    11U,	// PseudoVMSBC_VVM_MF4
    11U,	// PseudoVMSBC_VVM_MF8
    11U,	// PseudoVMSBC_VV_M1
    11U,	// PseudoVMSBC_VV_M2
    11U,	// PseudoVMSBC_VV_M4
    11U,	// PseudoVMSBC_VV_M8
    11U,	// PseudoVMSBC_VV_MF2
    11U,	// PseudoVMSBC_VV_MF4
    11U,	// PseudoVMSBC_VV_MF8
    11U,	// PseudoVMSBC_VXM_M1
    11U,	// PseudoVMSBC_VXM_M2
    11U,	// PseudoVMSBC_VXM_M4
    11U,	// PseudoVMSBC_VXM_M8
    11U,	// PseudoVMSBC_VXM_MF2
    11U,	// PseudoVMSBC_VXM_MF4
    11U,	// PseudoVMSBC_VXM_MF8
    11U,	// PseudoVMSBC_VX_M1
    11U,	// PseudoVMSBC_VX_M2
    11U,	// PseudoVMSBC_VX_M4
    11U,	// PseudoVMSBC_VX_M8
    11U,	// PseudoVMSBC_VX_MF2
    11U,	// PseudoVMSBC_VX_MF4
    11U,	// PseudoVMSBC_VX_MF8
    11U,	// PseudoVMSBF_M_B1
    11U,	// PseudoVMSBF_M_B16
    11U,	// PseudoVMSBF_M_B16_MASK
    11U,	// PseudoVMSBF_M_B1_MASK
    11U,	// PseudoVMSBF_M_B2
    11U,	// PseudoVMSBF_M_B2_MASK
    11U,	// PseudoVMSBF_M_B32
    11U,	// PseudoVMSBF_M_B32_MASK
    11U,	// PseudoVMSBF_M_B4
    11U,	// PseudoVMSBF_M_B4_MASK
    11U,	// PseudoVMSBF_M_B64
    11U,	// PseudoVMSBF_M_B64_MASK
    11U,	// PseudoVMSBF_M_B8
    11U,	// PseudoVMSBF_M_B8_MASK
    11U,	// PseudoVMSEQ_VI_M1
    11U,	// PseudoVMSEQ_VI_M1_MASK
    11U,	// PseudoVMSEQ_VI_M2
    11U,	// PseudoVMSEQ_VI_M2_MASK
    11U,	// PseudoVMSEQ_VI_M4
    11U,	// PseudoVMSEQ_VI_M4_MASK
    11U,	// PseudoVMSEQ_VI_M8
    11U,	// PseudoVMSEQ_VI_M8_MASK
    11U,	// PseudoVMSEQ_VI_MF2
    11U,	// PseudoVMSEQ_VI_MF2_MASK
    11U,	// PseudoVMSEQ_VI_MF4
    11U,	// PseudoVMSEQ_VI_MF4_MASK
    11U,	// PseudoVMSEQ_VI_MF8
    11U,	// PseudoVMSEQ_VI_MF8_MASK
    11U,	// PseudoVMSEQ_VV_M1
    11U,	// PseudoVMSEQ_VV_M1_MASK
    11U,	// PseudoVMSEQ_VV_M2
    11U,	// PseudoVMSEQ_VV_M2_MASK
    11U,	// PseudoVMSEQ_VV_M4
    11U,	// PseudoVMSEQ_VV_M4_MASK
    11U,	// PseudoVMSEQ_VV_M8
    11U,	// PseudoVMSEQ_VV_M8_MASK
    11U,	// PseudoVMSEQ_VV_MF2
    11U,	// PseudoVMSEQ_VV_MF2_MASK
    11U,	// PseudoVMSEQ_VV_MF4
    11U,	// PseudoVMSEQ_VV_MF4_MASK
    11U,	// PseudoVMSEQ_VV_MF8
    11U,	// PseudoVMSEQ_VV_MF8_MASK
    11U,	// PseudoVMSEQ_VX_M1
    11U,	// PseudoVMSEQ_VX_M1_MASK
    11U,	// PseudoVMSEQ_VX_M2
    11U,	// PseudoVMSEQ_VX_M2_MASK
    11U,	// PseudoVMSEQ_VX_M4
    11U,	// PseudoVMSEQ_VX_M4_MASK
    11U,	// PseudoVMSEQ_VX_M8
    11U,	// PseudoVMSEQ_VX_M8_MASK
    11U,	// PseudoVMSEQ_VX_MF2
    11U,	// PseudoVMSEQ_VX_MF2_MASK
    11U,	// PseudoVMSEQ_VX_MF4
    11U,	// PseudoVMSEQ_VX_MF4_MASK
    11U,	// PseudoVMSEQ_VX_MF8
    11U,	// PseudoVMSEQ_VX_MF8_MASK
    11U,	// PseudoVMSET_M_B1
    11U,	// PseudoVMSET_M_B16
    11U,	// PseudoVMSET_M_B2
    11U,	// PseudoVMSET_M_B32
    11U,	// PseudoVMSET_M_B4
    11U,	// PseudoVMSET_M_B64
    11U,	// PseudoVMSET_M_B8
    268453826U,	// PseudoVMSGEU_VI
    134245273U,	// PseudoVMSGEU_VX
    268463001U,	// PseudoVMSGEU_VX_M
    436759449U,	// PseudoVMSGEU_VX_M_T
    268453669U,	// PseudoVMSGE_VI
    134244949U,	// PseudoVMSGE_VX
    268462677U,	// PseudoVMSGE_VX_M
    436759125U,	// PseudoVMSGE_VX_M_T
    11U,	// PseudoVMSGTU_VI_M1
    11U,	// PseudoVMSGTU_VI_M1_MASK
    11U,	// PseudoVMSGTU_VI_M2
    11U,	// PseudoVMSGTU_VI_M2_MASK
    11U,	// PseudoVMSGTU_VI_M4
    11U,	// PseudoVMSGTU_VI_M4_MASK
    11U,	// PseudoVMSGTU_VI_M8
    11U,	// PseudoVMSGTU_VI_M8_MASK
    11U,	// PseudoVMSGTU_VI_MF2
    11U,	// PseudoVMSGTU_VI_MF2_MASK
    11U,	// PseudoVMSGTU_VI_MF4
    11U,	// PseudoVMSGTU_VI_MF4_MASK
    11U,	// PseudoVMSGTU_VI_MF8
    11U,	// PseudoVMSGTU_VI_MF8_MASK
    11U,	// PseudoVMSGTU_VX_M1
    11U,	// PseudoVMSGTU_VX_M1_MASK
    11U,	// PseudoVMSGTU_VX_M2
    11U,	// PseudoVMSGTU_VX_M2_MASK
    11U,	// PseudoVMSGTU_VX_M4
    11U,	// PseudoVMSGTU_VX_M4_MASK
    11U,	// PseudoVMSGTU_VX_M8
    11U,	// PseudoVMSGTU_VX_M8_MASK
    11U,	// PseudoVMSGTU_VX_MF2
    11U,	// PseudoVMSGTU_VX_MF2_MASK
    11U,	// PseudoVMSGTU_VX_MF4
    11U,	// PseudoVMSGTU_VX_MF4_MASK
    11U,	// PseudoVMSGTU_VX_MF8
    11U,	// PseudoVMSGTU_VX_MF8_MASK
    11U,	// PseudoVMSGT_VI_M1
    11U,	// PseudoVMSGT_VI_M1_MASK
    11U,	// PseudoVMSGT_VI_M2
    11U,	// PseudoVMSGT_VI_M2_MASK
    11U,	// PseudoVMSGT_VI_M4
    11U,	// PseudoVMSGT_VI_M4_MASK
    11U,	// PseudoVMSGT_VI_M8
    11U,	// PseudoVMSGT_VI_M8_MASK
    11U,	// PseudoVMSGT_VI_MF2
    11U,	// PseudoVMSGT_VI_MF2_MASK
    11U,	// PseudoVMSGT_VI_MF4
    11U,	// PseudoVMSGT_VI_MF4_MASK
    11U,	// PseudoVMSGT_VI_MF8
    11U,	// PseudoVMSGT_VI_MF8_MASK
    11U,	// PseudoVMSGT_VX_M1
    11U,	// PseudoVMSGT_VX_M1_MASK
    11U,	// PseudoVMSGT_VX_M2
    11U,	// PseudoVMSGT_VX_M2_MASK
    11U,	// PseudoVMSGT_VX_M4
    11U,	// PseudoVMSGT_VX_M4_MASK
    11U,	// PseudoVMSGT_VX_M8
    11U,	// PseudoVMSGT_VX_M8_MASK
    11U,	// PseudoVMSGT_VX_MF2
    11U,	// PseudoVMSGT_VX_MF2_MASK
    11U,	// PseudoVMSGT_VX_MF4
    11U,	// PseudoVMSGT_VX_MF4_MASK
    11U,	// PseudoVMSGT_VX_MF8
    11U,	// PseudoVMSGT_VX_MF8_MASK
    11U,	// PseudoVMSIF_M_B1
    11U,	// PseudoVMSIF_M_B16
    11U,	// PseudoVMSIF_M_B16_MASK
    11U,	// PseudoVMSIF_M_B1_MASK
    11U,	// PseudoVMSIF_M_B2
    11U,	// PseudoVMSIF_M_B2_MASK
    11U,	// PseudoVMSIF_M_B32
    11U,	// PseudoVMSIF_M_B32_MASK
    11U,	// PseudoVMSIF_M_B4
    11U,	// PseudoVMSIF_M_B4_MASK
    11U,	// PseudoVMSIF_M_B64
    11U,	// PseudoVMSIF_M_B64_MASK
    11U,	// PseudoVMSIF_M_B8
    11U,	// PseudoVMSIF_M_B8_MASK
    11U,	// PseudoVMSLEU_VI_M1
    11U,	// PseudoVMSLEU_VI_M1_MASK
    11U,	// PseudoVMSLEU_VI_M2
    11U,	// PseudoVMSLEU_VI_M2_MASK
    11U,	// PseudoVMSLEU_VI_M4
    11U,	// PseudoVMSLEU_VI_M4_MASK
    11U,	// PseudoVMSLEU_VI_M8
    11U,	// PseudoVMSLEU_VI_M8_MASK
    11U,	// PseudoVMSLEU_VI_MF2
    11U,	// PseudoVMSLEU_VI_MF2_MASK
    11U,	// PseudoVMSLEU_VI_MF4
    11U,	// PseudoVMSLEU_VI_MF4_MASK
    11U,	// PseudoVMSLEU_VI_MF8
    11U,	// PseudoVMSLEU_VI_MF8_MASK
    11U,	// PseudoVMSLEU_VV_M1
    11U,	// PseudoVMSLEU_VV_M1_MASK
    11U,	// PseudoVMSLEU_VV_M2
    11U,	// PseudoVMSLEU_VV_M2_MASK
    11U,	// PseudoVMSLEU_VV_M4
    11U,	// PseudoVMSLEU_VV_M4_MASK
    11U,	// PseudoVMSLEU_VV_M8
    11U,	// PseudoVMSLEU_VV_M8_MASK
    11U,	// PseudoVMSLEU_VV_MF2
    11U,	// PseudoVMSLEU_VV_MF2_MASK
    11U,	// PseudoVMSLEU_VV_MF4
    11U,	// PseudoVMSLEU_VV_MF4_MASK
    11U,	// PseudoVMSLEU_VV_MF8
    11U,	// PseudoVMSLEU_VV_MF8_MASK
    11U,	// PseudoVMSLEU_VX_M1
    11U,	// PseudoVMSLEU_VX_M1_MASK
    11U,	// PseudoVMSLEU_VX_M2
    11U,	// PseudoVMSLEU_VX_M2_MASK
    11U,	// PseudoVMSLEU_VX_M4
    11U,	// PseudoVMSLEU_VX_M4_MASK
    11U,	// PseudoVMSLEU_VX_M8
    11U,	// PseudoVMSLEU_VX_M8_MASK
    11U,	// PseudoVMSLEU_VX_MF2
    11U,	// PseudoVMSLEU_VX_MF2_MASK
    11U,	// PseudoVMSLEU_VX_MF4
    11U,	// PseudoVMSLEU_VX_MF4_MASK
    11U,	// PseudoVMSLEU_VX_MF8
    11U,	// PseudoVMSLEU_VX_MF8_MASK
    11U,	// PseudoVMSLE_VI_M1
    11U,	// PseudoVMSLE_VI_M1_MASK
    11U,	// PseudoVMSLE_VI_M2
    11U,	// PseudoVMSLE_VI_M2_MASK
    11U,	// PseudoVMSLE_VI_M4
    11U,	// PseudoVMSLE_VI_M4_MASK
    11U,	// PseudoVMSLE_VI_M8
    11U,	// PseudoVMSLE_VI_M8_MASK
    11U,	// PseudoVMSLE_VI_MF2
    11U,	// PseudoVMSLE_VI_MF2_MASK
    11U,	// PseudoVMSLE_VI_MF4
    11U,	// PseudoVMSLE_VI_MF4_MASK
    11U,	// PseudoVMSLE_VI_MF8
    11U,	// PseudoVMSLE_VI_MF8_MASK
    11U,	// PseudoVMSLE_VV_M1
    11U,	// PseudoVMSLE_VV_M1_MASK
    11U,	// PseudoVMSLE_VV_M2
    11U,	// PseudoVMSLE_VV_M2_MASK
    11U,	// PseudoVMSLE_VV_M4
    11U,	// PseudoVMSLE_VV_M4_MASK
    11U,	// PseudoVMSLE_VV_M8
    11U,	// PseudoVMSLE_VV_M8_MASK
    11U,	// PseudoVMSLE_VV_MF2
    11U,	// PseudoVMSLE_VV_MF2_MASK
    11U,	// PseudoVMSLE_VV_MF4
    11U,	// PseudoVMSLE_VV_MF4_MASK
    11U,	// PseudoVMSLE_VV_MF8
    11U,	// PseudoVMSLE_VV_MF8_MASK
    11U,	// PseudoVMSLE_VX_M1
    11U,	// PseudoVMSLE_VX_M1_MASK
    11U,	// PseudoVMSLE_VX_M2
    11U,	// PseudoVMSLE_VX_M2_MASK
    11U,	// PseudoVMSLE_VX_M4
    11U,	// PseudoVMSLE_VX_M4_MASK
    11U,	// PseudoVMSLE_VX_M8
    11U,	// PseudoVMSLE_VX_M8_MASK
    11U,	// PseudoVMSLE_VX_MF2
    11U,	// PseudoVMSLE_VX_MF2_MASK
    11U,	// PseudoVMSLE_VX_MF4
    11U,	// PseudoVMSLE_VX_MF4_MASK
    11U,	// PseudoVMSLE_VX_MF8
    11U,	// PseudoVMSLE_VX_MF8_MASK
    268453859U,	// PseudoVMSLTU_VI
    11U,	// PseudoVMSLTU_VV_M1
    11U,	// PseudoVMSLTU_VV_M1_MASK
    11U,	// PseudoVMSLTU_VV_M2
    11U,	// PseudoVMSLTU_VV_M2_MASK
    11U,	// PseudoVMSLTU_VV_M4
    11U,	// PseudoVMSLTU_VV_M4_MASK
    11U,	// PseudoVMSLTU_VV_M8
    11U,	// PseudoVMSLTU_VV_M8_MASK
    11U,	// PseudoVMSLTU_VV_MF2
    11U,	// PseudoVMSLTU_VV_MF2_MASK
    11U,	// PseudoVMSLTU_VV_MF4
    11U,	// PseudoVMSLTU_VV_MF4_MASK
    11U,	// PseudoVMSLTU_VV_MF8
    11U,	// PseudoVMSLTU_VV_MF8_MASK
    11U,	// PseudoVMSLTU_VX_M1
    11U,	// PseudoVMSLTU_VX_M1_MASK
    11U,	// PseudoVMSLTU_VX_M2
    11U,	// PseudoVMSLTU_VX_M2_MASK
    11U,	// PseudoVMSLTU_VX_M4
    11U,	// PseudoVMSLTU_VX_M4_MASK
    11U,	// PseudoVMSLTU_VX_M8
    11U,	// PseudoVMSLTU_VX_M8_MASK
    11U,	// PseudoVMSLTU_VX_MF2
    11U,	// PseudoVMSLTU_VX_MF2_MASK
    11U,	// PseudoVMSLTU_VX_MF4
    11U,	// PseudoVMSLTU_VX_MF4_MASK
    11U,	// PseudoVMSLTU_VX_MF8
    11U,	// PseudoVMSLTU_VX_MF8_MASK
    268453805U,	// PseudoVMSLT_VI
    11U,	// PseudoVMSLT_VV_M1
    11U,	// PseudoVMSLT_VV_M1_MASK
    11U,	// PseudoVMSLT_VV_M2
    11U,	// PseudoVMSLT_VV_M2_MASK
    11U,	// PseudoVMSLT_VV_M4
    11U,	// PseudoVMSLT_VV_M4_MASK
    11U,	// PseudoVMSLT_VV_M8
    11U,	// PseudoVMSLT_VV_M8_MASK
    11U,	// PseudoVMSLT_VV_MF2
    11U,	// PseudoVMSLT_VV_MF2_MASK
    11U,	// PseudoVMSLT_VV_MF4
    11U,	// PseudoVMSLT_VV_MF4_MASK
    11U,	// PseudoVMSLT_VV_MF8
    11U,	// PseudoVMSLT_VV_MF8_MASK
    11U,	// PseudoVMSLT_VX_M1
    11U,	// PseudoVMSLT_VX_M1_MASK
    11U,	// PseudoVMSLT_VX_M2
    11U,	// PseudoVMSLT_VX_M2_MASK
    11U,	// PseudoVMSLT_VX_M4
    11U,	// PseudoVMSLT_VX_M4_MASK
    11U,	// PseudoVMSLT_VX_M8
    11U,	// PseudoVMSLT_VX_M8_MASK
    11U,	// PseudoVMSLT_VX_MF2
    11U,	// PseudoVMSLT_VX_MF2_MASK
    11U,	// PseudoVMSLT_VX_MF4
    11U,	// PseudoVMSLT_VX_MF4_MASK
    11U,	// PseudoVMSLT_VX_MF8
    11U,	// PseudoVMSLT_VX_MF8_MASK
    11U,	// PseudoVMSNE_VI_M1
    11U,	// PseudoVMSNE_VI_M1_MASK
    11U,	// PseudoVMSNE_VI_M2
    11U,	// PseudoVMSNE_VI_M2_MASK
    11U,	// PseudoVMSNE_VI_M4
    11U,	// PseudoVMSNE_VI_M4_MASK
    11U,	// PseudoVMSNE_VI_M8
    11U,	// PseudoVMSNE_VI_M8_MASK
    11U,	// PseudoVMSNE_VI_MF2
    11U,	// PseudoVMSNE_VI_MF2_MASK
    11U,	// PseudoVMSNE_VI_MF4
    11U,	// PseudoVMSNE_VI_MF4_MASK
    11U,	// PseudoVMSNE_VI_MF8
    11U,	// PseudoVMSNE_VI_MF8_MASK
    11U,	// PseudoVMSNE_VV_M1
    11U,	// PseudoVMSNE_VV_M1_MASK
    11U,	// PseudoVMSNE_VV_M2
    11U,	// PseudoVMSNE_VV_M2_MASK
    11U,	// PseudoVMSNE_VV_M4
    11U,	// PseudoVMSNE_VV_M4_MASK
    11U,	// PseudoVMSNE_VV_M8
    11U,	// PseudoVMSNE_VV_M8_MASK
    11U,	// PseudoVMSNE_VV_MF2
    11U,	// PseudoVMSNE_VV_MF2_MASK
    11U,	// PseudoVMSNE_VV_MF4
    11U,	// PseudoVMSNE_VV_MF4_MASK
    11U,	// PseudoVMSNE_VV_MF8
    11U,	// PseudoVMSNE_VV_MF8_MASK
    11U,	// PseudoVMSNE_VX_M1
    11U,	// PseudoVMSNE_VX_M1_MASK
    11U,	// PseudoVMSNE_VX_M2
    11U,	// PseudoVMSNE_VX_M2_MASK
    11U,	// PseudoVMSNE_VX_M4
    11U,	// PseudoVMSNE_VX_M4_MASK
    11U,	// PseudoVMSNE_VX_M8
    11U,	// PseudoVMSNE_VX_M8_MASK
    11U,	// PseudoVMSNE_VX_MF2
    11U,	// PseudoVMSNE_VX_MF2_MASK
    11U,	// PseudoVMSNE_VX_MF4
    11U,	// PseudoVMSNE_VX_MF4_MASK
    11U,	// PseudoVMSNE_VX_MF8
    11U,	// PseudoVMSNE_VX_MF8_MASK
    11U,	// PseudoVMSOF_M_B1
    11U,	// PseudoVMSOF_M_B16
    11U,	// PseudoVMSOF_M_B16_MASK
    11U,	// PseudoVMSOF_M_B1_MASK
    11U,	// PseudoVMSOF_M_B2
    11U,	// PseudoVMSOF_M_B2_MASK
    11U,	// PseudoVMSOF_M_B32
    11U,	// PseudoVMSOF_M_B32_MASK
    11U,	// PseudoVMSOF_M_B4
    11U,	// PseudoVMSOF_M_B4_MASK
    11U,	// PseudoVMSOF_M_B64
    11U,	// PseudoVMSOF_M_B64_MASK
    11U,	// PseudoVMSOF_M_B8
    11U,	// PseudoVMSOF_M_B8_MASK
    11U,	// PseudoVMULHSU_VV_M1
    11U,	// PseudoVMULHSU_VV_M1_MASK
    11U,	// PseudoVMULHSU_VV_M2
    11U,	// PseudoVMULHSU_VV_M2_MASK
    11U,	// PseudoVMULHSU_VV_M4
    11U,	// PseudoVMULHSU_VV_M4_MASK
    11U,	// PseudoVMULHSU_VV_M8
    11U,	// PseudoVMULHSU_VV_M8_MASK
    11U,	// PseudoVMULHSU_VV_MF2
    11U,	// PseudoVMULHSU_VV_MF2_MASK
    11U,	// PseudoVMULHSU_VV_MF4
    11U,	// PseudoVMULHSU_VV_MF4_MASK
    11U,	// PseudoVMULHSU_VV_MF8
    11U,	// PseudoVMULHSU_VV_MF8_MASK
    11U,	// PseudoVMULHSU_VX_M1
    11U,	// PseudoVMULHSU_VX_M1_MASK
    11U,	// PseudoVMULHSU_VX_M2
    11U,	// PseudoVMULHSU_VX_M2_MASK
    11U,	// PseudoVMULHSU_VX_M4
    11U,	// PseudoVMULHSU_VX_M4_MASK
    11U,	// PseudoVMULHSU_VX_M8
    11U,	// PseudoVMULHSU_VX_M8_MASK
    11U,	// PseudoVMULHSU_VX_MF2
    11U,	// PseudoVMULHSU_VX_MF2_MASK
    11U,	// PseudoVMULHSU_VX_MF4
    11U,	// PseudoVMULHSU_VX_MF4_MASK
    11U,	// PseudoVMULHSU_VX_MF8
    11U,	// PseudoVMULHSU_VX_MF8_MASK
    11U,	// PseudoVMULHU_VV_M1
    11U,	// PseudoVMULHU_VV_M1_MASK
    11U,	// PseudoVMULHU_VV_M2
    11U,	// PseudoVMULHU_VV_M2_MASK
    11U,	// PseudoVMULHU_VV_M4
    11U,	// PseudoVMULHU_VV_M4_MASK
    11U,	// PseudoVMULHU_VV_M8
    11U,	// PseudoVMULHU_VV_M8_MASK
    11U,	// PseudoVMULHU_VV_MF2
    11U,	// PseudoVMULHU_VV_MF2_MASK
    11U,	// PseudoVMULHU_VV_MF4
    11U,	// PseudoVMULHU_VV_MF4_MASK
    11U,	// PseudoVMULHU_VV_MF8
    11U,	// PseudoVMULHU_VV_MF8_MASK
    11U,	// PseudoVMULHU_VX_M1
    11U,	// PseudoVMULHU_VX_M1_MASK
    11U,	// PseudoVMULHU_VX_M2
    11U,	// PseudoVMULHU_VX_M2_MASK
    11U,	// PseudoVMULHU_VX_M4
    11U,	// PseudoVMULHU_VX_M4_MASK
    11U,	// PseudoVMULHU_VX_M8
    11U,	// PseudoVMULHU_VX_M8_MASK
    11U,	// PseudoVMULHU_VX_MF2
    11U,	// PseudoVMULHU_VX_MF2_MASK
    11U,	// PseudoVMULHU_VX_MF4
    11U,	// PseudoVMULHU_VX_MF4_MASK
    11U,	// PseudoVMULHU_VX_MF8
    11U,	// PseudoVMULHU_VX_MF8_MASK
    11U,	// PseudoVMULH_VV_M1
    11U,	// PseudoVMULH_VV_M1_MASK
    11U,	// PseudoVMULH_VV_M2
    11U,	// PseudoVMULH_VV_M2_MASK
    11U,	// PseudoVMULH_VV_M4
    11U,	// PseudoVMULH_VV_M4_MASK
    11U,	// PseudoVMULH_VV_M8
    11U,	// PseudoVMULH_VV_M8_MASK
    11U,	// PseudoVMULH_VV_MF2
    11U,	// PseudoVMULH_VV_MF2_MASK
    11U,	// PseudoVMULH_VV_MF4
    11U,	// PseudoVMULH_VV_MF4_MASK
    11U,	// PseudoVMULH_VV_MF8
    11U,	// PseudoVMULH_VV_MF8_MASK
    11U,	// PseudoVMULH_VX_M1
    11U,	// PseudoVMULH_VX_M1_MASK
    11U,	// PseudoVMULH_VX_M2
    11U,	// PseudoVMULH_VX_M2_MASK
    11U,	// PseudoVMULH_VX_M4
    11U,	// PseudoVMULH_VX_M4_MASK
    11U,	// PseudoVMULH_VX_M8
    11U,	// PseudoVMULH_VX_M8_MASK
    11U,	// PseudoVMULH_VX_MF2
    11U,	// PseudoVMULH_VX_MF2_MASK
    11U,	// PseudoVMULH_VX_MF4
    11U,	// PseudoVMULH_VX_MF4_MASK
    11U,	// PseudoVMULH_VX_MF8
    11U,	// PseudoVMULH_VX_MF8_MASK
    11U,	// PseudoVMUL_VV_M1
    11U,	// PseudoVMUL_VV_M1_MASK
    11U,	// PseudoVMUL_VV_M2
    11U,	// PseudoVMUL_VV_M2_MASK
    11U,	// PseudoVMUL_VV_M4
    11U,	// PseudoVMUL_VV_M4_MASK
    11U,	// PseudoVMUL_VV_M8
    11U,	// PseudoVMUL_VV_M8_MASK
    11U,	// PseudoVMUL_VV_MF2
    11U,	// PseudoVMUL_VV_MF2_MASK
    11U,	// PseudoVMUL_VV_MF4
    11U,	// PseudoVMUL_VV_MF4_MASK
    11U,	// PseudoVMUL_VV_MF8
    11U,	// PseudoVMUL_VV_MF8_MASK
    11U,	// PseudoVMUL_VX_M1
    11U,	// PseudoVMUL_VX_M1_MASK
    11U,	// PseudoVMUL_VX_M2
    11U,	// PseudoVMUL_VX_M2_MASK
    11U,	// PseudoVMUL_VX_M4
    11U,	// PseudoVMUL_VX_M4_MASK
    11U,	// PseudoVMUL_VX_M8
    11U,	// PseudoVMUL_VX_M8_MASK
    11U,	// PseudoVMUL_VX_MF2
    11U,	// PseudoVMUL_VX_MF2_MASK
    11U,	// PseudoVMUL_VX_MF4
    11U,	// PseudoVMUL_VX_MF4_MASK
    11U,	// PseudoVMUL_VX_MF8
    11U,	// PseudoVMUL_VX_MF8_MASK
    11U,	// PseudoVMV1R_V
    11U,	// PseudoVMV2R_V
    11U,	// PseudoVMV4R_V
    11U,	// PseudoVMV8R_V
    11U,	// PseudoVMV_S_X_M1
    11U,	// PseudoVMV_S_X_M2
    11U,	// PseudoVMV_S_X_M4
    11U,	// PseudoVMV_S_X_M8
    11U,	// PseudoVMV_S_X_MF2
    11U,	// PseudoVMV_S_X_MF4
    11U,	// PseudoVMV_S_X_MF8
    11U,	// PseudoVMV_V_I_M1
    11U,	// PseudoVMV_V_I_M2
    11U,	// PseudoVMV_V_I_M4
    11U,	// PseudoVMV_V_I_M8
    11U,	// PseudoVMV_V_I_MF2
    11U,	// PseudoVMV_V_I_MF4
    11U,	// PseudoVMV_V_I_MF8
    11U,	// PseudoVMV_V_V_M1
    11U,	// PseudoVMV_V_V_M2
    11U,	// PseudoVMV_V_V_M4
    11U,	// PseudoVMV_V_V_M8
    11U,	// PseudoVMV_V_V_MF2
    11U,	// PseudoVMV_V_V_MF4
    11U,	// PseudoVMV_V_V_MF8
    11U,	// PseudoVMV_V_X_M1
    11U,	// PseudoVMV_V_X_M2
    11U,	// PseudoVMV_V_X_M4
    11U,	// PseudoVMV_V_X_M8
    11U,	// PseudoVMV_V_X_MF2
    11U,	// PseudoVMV_V_X_MF4
    11U,	// PseudoVMV_V_X_MF8
    11U,	// PseudoVMV_X_S_M1
    11U,	// PseudoVMV_X_S_M2
    11U,	// PseudoVMV_X_S_M4
    11U,	// PseudoVMV_X_S_M8
    11U,	// PseudoVMV_X_S_MF2
    11U,	// PseudoVMV_X_S_MF4
    11U,	// PseudoVMV_X_S_MF8
    11U,	// PseudoVMXNOR_MM_M1
    11U,	// PseudoVMXNOR_MM_M2
    11U,	// PseudoVMXNOR_MM_M4
    11U,	// PseudoVMXNOR_MM_M8
    11U,	// PseudoVMXNOR_MM_MF2
    11U,	// PseudoVMXNOR_MM_MF4
    11U,	// PseudoVMXNOR_MM_MF8
    11U,	// PseudoVMXOR_MM_M1
    11U,	// PseudoVMXOR_MM_M2
    11U,	// PseudoVMXOR_MM_M4
    11U,	// PseudoVMXOR_MM_M8
    11U,	// PseudoVMXOR_MM_MF2
    11U,	// PseudoVMXOR_MM_MF4
    11U,	// PseudoVMXOR_MM_MF8
    11U,	// PseudoVNCLIPU_WI_M1
    11U,	// PseudoVNCLIPU_WI_M1_MASK
    11U,	// PseudoVNCLIPU_WI_M2
    11U,	// PseudoVNCLIPU_WI_M2_MASK
    11U,	// PseudoVNCLIPU_WI_M4
    11U,	// PseudoVNCLIPU_WI_M4_MASK
    11U,	// PseudoVNCLIPU_WI_MF2
    11U,	// PseudoVNCLIPU_WI_MF2_MASK
    11U,	// PseudoVNCLIPU_WI_MF4
    11U,	// PseudoVNCLIPU_WI_MF4_MASK
    11U,	// PseudoVNCLIPU_WI_MF8
    11U,	// PseudoVNCLIPU_WI_MF8_MASK
    11U,	// PseudoVNCLIPU_WV_M1
    11U,	// PseudoVNCLIPU_WV_M1_MASK
    11U,	// PseudoVNCLIPU_WV_M2
    11U,	// PseudoVNCLIPU_WV_M2_MASK
    11U,	// PseudoVNCLIPU_WV_M4
    11U,	// PseudoVNCLIPU_WV_M4_MASK
    11U,	// PseudoVNCLIPU_WV_MF2
    11U,	// PseudoVNCLIPU_WV_MF2_MASK
    11U,	// PseudoVNCLIPU_WV_MF4
    11U,	// PseudoVNCLIPU_WV_MF4_MASK
    11U,	// PseudoVNCLIPU_WV_MF8
    11U,	// PseudoVNCLIPU_WV_MF8_MASK
    11U,	// PseudoVNCLIPU_WX_M1
    11U,	// PseudoVNCLIPU_WX_M1_MASK
    11U,	// PseudoVNCLIPU_WX_M2
    11U,	// PseudoVNCLIPU_WX_M2_MASK
    11U,	// PseudoVNCLIPU_WX_M4
    11U,	// PseudoVNCLIPU_WX_M4_MASK
    11U,	// PseudoVNCLIPU_WX_MF2
    11U,	// PseudoVNCLIPU_WX_MF2_MASK
    11U,	// PseudoVNCLIPU_WX_MF4
    11U,	// PseudoVNCLIPU_WX_MF4_MASK
    11U,	// PseudoVNCLIPU_WX_MF8
    11U,	// PseudoVNCLIPU_WX_MF8_MASK
    11U,	// PseudoVNCLIP_WI_M1
    11U,	// PseudoVNCLIP_WI_M1_MASK
    11U,	// PseudoVNCLIP_WI_M2
    11U,	// PseudoVNCLIP_WI_M2_MASK
    11U,	// PseudoVNCLIP_WI_M4
    11U,	// PseudoVNCLIP_WI_M4_MASK
    11U,	// PseudoVNCLIP_WI_MF2
    11U,	// PseudoVNCLIP_WI_MF2_MASK
    11U,	// PseudoVNCLIP_WI_MF4
    11U,	// PseudoVNCLIP_WI_MF4_MASK
    11U,	// PseudoVNCLIP_WI_MF8
    11U,	// PseudoVNCLIP_WI_MF8_MASK
    11U,	// PseudoVNCLIP_WV_M1
    11U,	// PseudoVNCLIP_WV_M1_MASK
    11U,	// PseudoVNCLIP_WV_M2
    11U,	// PseudoVNCLIP_WV_M2_MASK
    11U,	// PseudoVNCLIP_WV_M4
    11U,	// PseudoVNCLIP_WV_M4_MASK
    11U,	// PseudoVNCLIP_WV_MF2
    11U,	// PseudoVNCLIP_WV_MF2_MASK
    11U,	// PseudoVNCLIP_WV_MF4
    11U,	// PseudoVNCLIP_WV_MF4_MASK
    11U,	// PseudoVNCLIP_WV_MF8
    11U,	// PseudoVNCLIP_WV_MF8_MASK
    11U,	// PseudoVNCLIP_WX_M1
    11U,	// PseudoVNCLIP_WX_M1_MASK
    11U,	// PseudoVNCLIP_WX_M2
    11U,	// PseudoVNCLIP_WX_M2_MASK
    11U,	// PseudoVNCLIP_WX_M4
    11U,	// PseudoVNCLIP_WX_M4_MASK
    11U,	// PseudoVNCLIP_WX_MF2
    11U,	// PseudoVNCLIP_WX_MF2_MASK
    11U,	// PseudoVNCLIP_WX_MF4
    11U,	// PseudoVNCLIP_WX_MF4_MASK
    11U,	// PseudoVNCLIP_WX_MF8
    11U,	// PseudoVNCLIP_WX_MF8_MASK
    11U,	// PseudoVNMSAC_VV_M1
    11U,	// PseudoVNMSAC_VV_M1_MASK
    11U,	// PseudoVNMSAC_VV_M2
    11U,	// PseudoVNMSAC_VV_M2_MASK
    11U,	// PseudoVNMSAC_VV_M4
    11U,	// PseudoVNMSAC_VV_M4_MASK
    11U,	// PseudoVNMSAC_VV_M8
    11U,	// PseudoVNMSAC_VV_M8_MASK
    11U,	// PseudoVNMSAC_VV_MF2
    11U,	// PseudoVNMSAC_VV_MF2_MASK
    11U,	// PseudoVNMSAC_VV_MF4
    11U,	// PseudoVNMSAC_VV_MF4_MASK
    11U,	// PseudoVNMSAC_VV_MF8
    11U,	// PseudoVNMSAC_VV_MF8_MASK
    11U,	// PseudoVNMSAC_VX_M1
    11U,	// PseudoVNMSAC_VX_M1_MASK
    11U,	// PseudoVNMSAC_VX_M2
    11U,	// PseudoVNMSAC_VX_M2_MASK
    11U,	// PseudoVNMSAC_VX_M4
    11U,	// PseudoVNMSAC_VX_M4_MASK
    11U,	// PseudoVNMSAC_VX_M8
    11U,	// PseudoVNMSAC_VX_M8_MASK
    11U,	// PseudoVNMSAC_VX_MF2
    11U,	// PseudoVNMSAC_VX_MF2_MASK
    11U,	// PseudoVNMSAC_VX_MF4
    11U,	// PseudoVNMSAC_VX_MF4_MASK
    11U,	// PseudoVNMSAC_VX_MF8
    11U,	// PseudoVNMSAC_VX_MF8_MASK
    11U,	// PseudoVNMSUB_VV_M1
    11U,	// PseudoVNMSUB_VV_M1_MASK
    11U,	// PseudoVNMSUB_VV_M2
    11U,	// PseudoVNMSUB_VV_M2_MASK
    11U,	// PseudoVNMSUB_VV_M4
    11U,	// PseudoVNMSUB_VV_M4_MASK
    11U,	// PseudoVNMSUB_VV_M8
    11U,	// PseudoVNMSUB_VV_M8_MASK
    11U,	// PseudoVNMSUB_VV_MF2
    11U,	// PseudoVNMSUB_VV_MF2_MASK
    11U,	// PseudoVNMSUB_VV_MF4
    11U,	// PseudoVNMSUB_VV_MF4_MASK
    11U,	// PseudoVNMSUB_VV_MF8
    11U,	// PseudoVNMSUB_VV_MF8_MASK
    11U,	// PseudoVNMSUB_VX_M1
    11U,	// PseudoVNMSUB_VX_M1_MASK
    11U,	// PseudoVNMSUB_VX_M2
    11U,	// PseudoVNMSUB_VX_M2_MASK
    11U,	// PseudoVNMSUB_VX_M4
    11U,	// PseudoVNMSUB_VX_M4_MASK
    11U,	// PseudoVNMSUB_VX_M8
    11U,	// PseudoVNMSUB_VX_M8_MASK
    11U,	// PseudoVNMSUB_VX_MF2
    11U,	// PseudoVNMSUB_VX_MF2_MASK
    11U,	// PseudoVNMSUB_VX_MF4
    11U,	// PseudoVNMSUB_VX_MF4_MASK
    11U,	// PseudoVNMSUB_VX_MF8
    11U,	// PseudoVNMSUB_VX_MF8_MASK
    11U,	// PseudoVNSRA_WI_M1
    11U,	// PseudoVNSRA_WI_M1_MASK
    11U,	// PseudoVNSRA_WI_M2
    11U,	// PseudoVNSRA_WI_M2_MASK
    11U,	// PseudoVNSRA_WI_M4
    11U,	// PseudoVNSRA_WI_M4_MASK
    11U,	// PseudoVNSRA_WI_MF2
    11U,	// PseudoVNSRA_WI_MF2_MASK
    11U,	// PseudoVNSRA_WI_MF4
    11U,	// PseudoVNSRA_WI_MF4_MASK
    11U,	// PseudoVNSRA_WI_MF8
    11U,	// PseudoVNSRA_WI_MF8_MASK
    11U,	// PseudoVNSRA_WV_M1
    11U,	// PseudoVNSRA_WV_M1_MASK
    11U,	// PseudoVNSRA_WV_M2
    11U,	// PseudoVNSRA_WV_M2_MASK
    11U,	// PseudoVNSRA_WV_M4
    11U,	// PseudoVNSRA_WV_M4_MASK
    11U,	// PseudoVNSRA_WV_MF2
    11U,	// PseudoVNSRA_WV_MF2_MASK
    11U,	// PseudoVNSRA_WV_MF4
    11U,	// PseudoVNSRA_WV_MF4_MASK
    11U,	// PseudoVNSRA_WV_MF8
    11U,	// PseudoVNSRA_WV_MF8_MASK
    11U,	// PseudoVNSRA_WX_M1
    11U,	// PseudoVNSRA_WX_M1_MASK
    11U,	// PseudoVNSRA_WX_M2
    11U,	// PseudoVNSRA_WX_M2_MASK
    11U,	// PseudoVNSRA_WX_M4
    11U,	// PseudoVNSRA_WX_M4_MASK
    11U,	// PseudoVNSRA_WX_MF2
    11U,	// PseudoVNSRA_WX_MF2_MASK
    11U,	// PseudoVNSRA_WX_MF4
    11U,	// PseudoVNSRA_WX_MF4_MASK
    11U,	// PseudoVNSRA_WX_MF8
    11U,	// PseudoVNSRA_WX_MF8_MASK
    11U,	// PseudoVNSRL_WI_M1
    11U,	// PseudoVNSRL_WI_M1_MASK
    11U,	// PseudoVNSRL_WI_M2
    11U,	// PseudoVNSRL_WI_M2_MASK
    11U,	// PseudoVNSRL_WI_M4
    11U,	// PseudoVNSRL_WI_M4_MASK
    11U,	// PseudoVNSRL_WI_MF2
    11U,	// PseudoVNSRL_WI_MF2_MASK
    11U,	// PseudoVNSRL_WI_MF4
    11U,	// PseudoVNSRL_WI_MF4_MASK
    11U,	// PseudoVNSRL_WI_MF8
    11U,	// PseudoVNSRL_WI_MF8_MASK
    11U,	// PseudoVNSRL_WV_M1
    11U,	// PseudoVNSRL_WV_M1_MASK
    11U,	// PseudoVNSRL_WV_M2
    11U,	// PseudoVNSRL_WV_M2_MASK
    11U,	// PseudoVNSRL_WV_M4
    11U,	// PseudoVNSRL_WV_M4_MASK
    11U,	// PseudoVNSRL_WV_MF2
    11U,	// PseudoVNSRL_WV_MF2_MASK
    11U,	// PseudoVNSRL_WV_MF4
    11U,	// PseudoVNSRL_WV_MF4_MASK
    11U,	// PseudoVNSRL_WV_MF8
    11U,	// PseudoVNSRL_WV_MF8_MASK
    11U,	// PseudoVNSRL_WX_M1
    11U,	// PseudoVNSRL_WX_M1_MASK
    11U,	// PseudoVNSRL_WX_M2
    11U,	// PseudoVNSRL_WX_M2_MASK
    11U,	// PseudoVNSRL_WX_M4
    11U,	// PseudoVNSRL_WX_M4_MASK
    11U,	// PseudoVNSRL_WX_MF2
    11U,	// PseudoVNSRL_WX_MF2_MASK
    11U,	// PseudoVNSRL_WX_MF4
    11U,	// PseudoVNSRL_WX_MF4_MASK
    11U,	// PseudoVNSRL_WX_MF8
    11U,	// PseudoVNSRL_WX_MF8_MASK
    11U,	// PseudoVOR_VI_M1
    11U,	// PseudoVOR_VI_M1_MASK
    11U,	// PseudoVOR_VI_M2
    11U,	// PseudoVOR_VI_M2_MASK
    11U,	// PseudoVOR_VI_M4
    11U,	// PseudoVOR_VI_M4_MASK
    11U,	// PseudoVOR_VI_M8
    11U,	// PseudoVOR_VI_M8_MASK
    11U,	// PseudoVOR_VI_MF2
    11U,	// PseudoVOR_VI_MF2_MASK
    11U,	// PseudoVOR_VI_MF4
    11U,	// PseudoVOR_VI_MF4_MASK
    11U,	// PseudoVOR_VI_MF8
    11U,	// PseudoVOR_VI_MF8_MASK
    11U,	// PseudoVOR_VV_M1
    11U,	// PseudoVOR_VV_M1_MASK
    11U,	// PseudoVOR_VV_M2
    11U,	// PseudoVOR_VV_M2_MASK
    11U,	// PseudoVOR_VV_M4
    11U,	// PseudoVOR_VV_M4_MASK
    11U,	// PseudoVOR_VV_M8
    11U,	// PseudoVOR_VV_M8_MASK
    11U,	// PseudoVOR_VV_MF2
    11U,	// PseudoVOR_VV_MF2_MASK
    11U,	// PseudoVOR_VV_MF4
    11U,	// PseudoVOR_VV_MF4_MASK
    11U,	// PseudoVOR_VV_MF8
    11U,	// PseudoVOR_VV_MF8_MASK
    11U,	// PseudoVOR_VX_M1
    11U,	// PseudoVOR_VX_M1_MASK
    11U,	// PseudoVOR_VX_M2
    11U,	// PseudoVOR_VX_M2_MASK
    11U,	// PseudoVOR_VX_M4
    11U,	// PseudoVOR_VX_M4_MASK
    11U,	// PseudoVOR_VX_M8
    11U,	// PseudoVOR_VX_M8_MASK
    11U,	// PseudoVOR_VX_MF2
    11U,	// PseudoVOR_VX_MF2_MASK
    11U,	// PseudoVOR_VX_MF4
    11U,	// PseudoVOR_VX_MF4_MASK
    11U,	// PseudoVOR_VX_MF8
    11U,	// PseudoVOR_VX_MF8_MASK
    11U,	// PseudoVREDAND_VS_M1
    11U,	// PseudoVREDAND_VS_M1_MASK
    11U,	// PseudoVREDAND_VS_M2
    11U,	// PseudoVREDAND_VS_M2_MASK
    11U,	// PseudoVREDAND_VS_M4
    11U,	// PseudoVREDAND_VS_M4_MASK
    11U,	// PseudoVREDAND_VS_M8
    11U,	// PseudoVREDAND_VS_M8_MASK
    11U,	// PseudoVREDAND_VS_MF2
    11U,	// PseudoVREDAND_VS_MF2_MASK
    11U,	// PseudoVREDAND_VS_MF4
    11U,	// PseudoVREDAND_VS_MF4_MASK
    11U,	// PseudoVREDAND_VS_MF8
    11U,	// PseudoVREDAND_VS_MF8_MASK
    11U,	// PseudoVREDMAXU_VS_M1
    11U,	// PseudoVREDMAXU_VS_M1_MASK
    11U,	// PseudoVREDMAXU_VS_M2
    11U,	// PseudoVREDMAXU_VS_M2_MASK
    11U,	// PseudoVREDMAXU_VS_M4
    11U,	// PseudoVREDMAXU_VS_M4_MASK
    11U,	// PseudoVREDMAXU_VS_M8
    11U,	// PseudoVREDMAXU_VS_M8_MASK
    11U,	// PseudoVREDMAXU_VS_MF2
    11U,	// PseudoVREDMAXU_VS_MF2_MASK
    11U,	// PseudoVREDMAXU_VS_MF4
    11U,	// PseudoVREDMAXU_VS_MF4_MASK
    11U,	// PseudoVREDMAXU_VS_MF8
    11U,	// PseudoVREDMAXU_VS_MF8_MASK
    11U,	// PseudoVREDMAX_VS_M1
    11U,	// PseudoVREDMAX_VS_M1_MASK
    11U,	// PseudoVREDMAX_VS_M2
    11U,	// PseudoVREDMAX_VS_M2_MASK
    11U,	// PseudoVREDMAX_VS_M4
    11U,	// PseudoVREDMAX_VS_M4_MASK
    11U,	// PseudoVREDMAX_VS_M8
    11U,	// PseudoVREDMAX_VS_M8_MASK
    11U,	// PseudoVREDMAX_VS_MF2
    11U,	// PseudoVREDMAX_VS_MF2_MASK
    11U,	// PseudoVREDMAX_VS_MF4
    11U,	// PseudoVREDMAX_VS_MF4_MASK
    11U,	// PseudoVREDMAX_VS_MF8
    11U,	// PseudoVREDMAX_VS_MF8_MASK
    11U,	// PseudoVREDMINU_VS_M1
    11U,	// PseudoVREDMINU_VS_M1_MASK
    11U,	// PseudoVREDMINU_VS_M2
    11U,	// PseudoVREDMINU_VS_M2_MASK
    11U,	// PseudoVREDMINU_VS_M4
    11U,	// PseudoVREDMINU_VS_M4_MASK
    11U,	// PseudoVREDMINU_VS_M8
    11U,	// PseudoVREDMINU_VS_M8_MASK
    11U,	// PseudoVREDMINU_VS_MF2
    11U,	// PseudoVREDMINU_VS_MF2_MASK
    11U,	// PseudoVREDMINU_VS_MF4
    11U,	// PseudoVREDMINU_VS_MF4_MASK
    11U,	// PseudoVREDMINU_VS_MF8
    11U,	// PseudoVREDMINU_VS_MF8_MASK
    11U,	// PseudoVREDMIN_VS_M1
    11U,	// PseudoVREDMIN_VS_M1_MASK
    11U,	// PseudoVREDMIN_VS_M2
    11U,	// PseudoVREDMIN_VS_M2_MASK
    11U,	// PseudoVREDMIN_VS_M4
    11U,	// PseudoVREDMIN_VS_M4_MASK
    11U,	// PseudoVREDMIN_VS_M8
    11U,	// PseudoVREDMIN_VS_M8_MASK
    11U,	// PseudoVREDMIN_VS_MF2
    11U,	// PseudoVREDMIN_VS_MF2_MASK
    11U,	// PseudoVREDMIN_VS_MF4
    11U,	// PseudoVREDMIN_VS_MF4_MASK
    11U,	// PseudoVREDMIN_VS_MF8
    11U,	// PseudoVREDMIN_VS_MF8_MASK
    11U,	// PseudoVREDOR_VS_M1
    11U,	// PseudoVREDOR_VS_M1_MASK
    11U,	// PseudoVREDOR_VS_M2
    11U,	// PseudoVREDOR_VS_M2_MASK
    11U,	// PseudoVREDOR_VS_M4
    11U,	// PseudoVREDOR_VS_M4_MASK
    11U,	// PseudoVREDOR_VS_M8
    11U,	// PseudoVREDOR_VS_M8_MASK
    11U,	// PseudoVREDOR_VS_MF2
    11U,	// PseudoVREDOR_VS_MF2_MASK
    11U,	// PseudoVREDOR_VS_MF4
    11U,	// PseudoVREDOR_VS_MF4_MASK
    11U,	// PseudoVREDOR_VS_MF8
    11U,	// PseudoVREDOR_VS_MF8_MASK
    11U,	// PseudoVREDSUM_VS_M1
    11U,	// PseudoVREDSUM_VS_M1_MASK
    11U,	// PseudoVREDSUM_VS_M2
    11U,	// PseudoVREDSUM_VS_M2_MASK
    11U,	// PseudoVREDSUM_VS_M4
    11U,	// PseudoVREDSUM_VS_M4_MASK
    11U,	// PseudoVREDSUM_VS_M8
    11U,	// PseudoVREDSUM_VS_M8_MASK
    11U,	// PseudoVREDSUM_VS_MF2
    11U,	// PseudoVREDSUM_VS_MF2_MASK
    11U,	// PseudoVREDSUM_VS_MF4
    11U,	// PseudoVREDSUM_VS_MF4_MASK
    11U,	// PseudoVREDSUM_VS_MF8
    11U,	// PseudoVREDSUM_VS_MF8_MASK
    11U,	// PseudoVREDXOR_VS_M1
    11U,	// PseudoVREDXOR_VS_M1_MASK
    11U,	// PseudoVREDXOR_VS_M2
    11U,	// PseudoVREDXOR_VS_M2_MASK
    11U,	// PseudoVREDXOR_VS_M4
    11U,	// PseudoVREDXOR_VS_M4_MASK
    11U,	// PseudoVREDXOR_VS_M8
    11U,	// PseudoVREDXOR_VS_M8_MASK
    11U,	// PseudoVREDXOR_VS_MF2
    11U,	// PseudoVREDXOR_VS_MF2_MASK
    11U,	// PseudoVREDXOR_VS_MF4
    11U,	// PseudoVREDXOR_VS_MF4_MASK
    11U,	// PseudoVREDXOR_VS_MF8
    11U,	// PseudoVREDXOR_VS_MF8_MASK
    11U,	// PseudoVRELOAD2_M1
    11U,	// PseudoVRELOAD2_M2
    11U,	// PseudoVRELOAD2_M4
    11U,	// PseudoVRELOAD2_MF2
    11U,	// PseudoVRELOAD2_MF4
    11U,	// PseudoVRELOAD2_MF8
    11U,	// PseudoVRELOAD3_M1
    11U,	// PseudoVRELOAD3_M2
    11U,	// PseudoVRELOAD3_MF2
    11U,	// PseudoVRELOAD3_MF4
    11U,	// PseudoVRELOAD3_MF8
    11U,	// PseudoVRELOAD4_M1
    11U,	// PseudoVRELOAD4_M2
    11U,	// PseudoVRELOAD4_MF2
    11U,	// PseudoVRELOAD4_MF4
    11U,	// PseudoVRELOAD4_MF8
    11U,	// PseudoVRELOAD5_M1
    11U,	// PseudoVRELOAD5_MF2
    11U,	// PseudoVRELOAD5_MF4
    11U,	// PseudoVRELOAD5_MF8
    11U,	// PseudoVRELOAD6_M1
    11U,	// PseudoVRELOAD6_MF2
    11U,	// PseudoVRELOAD6_MF4
    11U,	// PseudoVRELOAD6_MF8
    11U,	// PseudoVRELOAD7_M1
    11U,	// PseudoVRELOAD7_MF2
    11U,	// PseudoVRELOAD7_MF4
    11U,	// PseudoVRELOAD7_MF8
    11U,	// PseudoVRELOAD8_M1
    11U,	// PseudoVRELOAD8_MF2
    11U,	// PseudoVRELOAD8_MF4
    11U,	// PseudoVRELOAD8_MF8
    11U,	// PseudoVRELOAD_M1
    11U,	// PseudoVRELOAD_M2
    11U,	// PseudoVRELOAD_M4
    11U,	// PseudoVRELOAD_M8
    11U,	// PseudoVREMU_VV_M1
    11U,	// PseudoVREMU_VV_M1_MASK
    11U,	// PseudoVREMU_VV_M2
    11U,	// PseudoVREMU_VV_M2_MASK
    11U,	// PseudoVREMU_VV_M4
    11U,	// PseudoVREMU_VV_M4_MASK
    11U,	// PseudoVREMU_VV_M8
    11U,	// PseudoVREMU_VV_M8_MASK
    11U,	// PseudoVREMU_VV_MF2
    11U,	// PseudoVREMU_VV_MF2_MASK
    11U,	// PseudoVREMU_VV_MF4
    11U,	// PseudoVREMU_VV_MF4_MASK
    11U,	// PseudoVREMU_VV_MF8
    11U,	// PseudoVREMU_VV_MF8_MASK
    11U,	// PseudoVREMU_VX_M1
    11U,	// PseudoVREMU_VX_M1_MASK
    11U,	// PseudoVREMU_VX_M2
    11U,	// PseudoVREMU_VX_M2_MASK
    11U,	// PseudoVREMU_VX_M4
    11U,	// PseudoVREMU_VX_M4_MASK
    11U,	// PseudoVREMU_VX_M8
    11U,	// PseudoVREMU_VX_M8_MASK
    11U,	// PseudoVREMU_VX_MF2
    11U,	// PseudoVREMU_VX_MF2_MASK
    11U,	// PseudoVREMU_VX_MF4
    11U,	// PseudoVREMU_VX_MF4_MASK
    11U,	// PseudoVREMU_VX_MF8
    11U,	// PseudoVREMU_VX_MF8_MASK
    11U,	// PseudoVREM_VV_M1
    11U,	// PseudoVREM_VV_M1_MASK
    11U,	// PseudoVREM_VV_M2
    11U,	// PseudoVREM_VV_M2_MASK
    11U,	// PseudoVREM_VV_M4
    11U,	// PseudoVREM_VV_M4_MASK
    11U,	// PseudoVREM_VV_M8
    11U,	// PseudoVREM_VV_M8_MASK
    11U,	// PseudoVREM_VV_MF2
    11U,	// PseudoVREM_VV_MF2_MASK
    11U,	// PseudoVREM_VV_MF4
    11U,	// PseudoVREM_VV_MF4_MASK
    11U,	// PseudoVREM_VV_MF8
    11U,	// PseudoVREM_VV_MF8_MASK
    11U,	// PseudoVREM_VX_M1
    11U,	// PseudoVREM_VX_M1_MASK
    11U,	// PseudoVREM_VX_M2
    11U,	// PseudoVREM_VX_M2_MASK
    11U,	// PseudoVREM_VX_M4
    11U,	// PseudoVREM_VX_M4_MASK
    11U,	// PseudoVREM_VX_M8
    11U,	// PseudoVREM_VX_M8_MASK
    11U,	// PseudoVREM_VX_MF2
    11U,	// PseudoVREM_VX_MF2_MASK
    11U,	// PseudoVREM_VX_MF4
    11U,	// PseudoVREM_VX_MF4_MASK
    11U,	// PseudoVREM_VX_MF8
    11U,	// PseudoVREM_VX_MF8_MASK
    11U,	// PseudoVRGATHEREI16_VV_M1_M1
    11U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    11U,	// PseudoVRGATHEREI16_VV_M1_M2
    11U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    11U,	// PseudoVRGATHEREI16_VV_M1_MF2
    11U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    11U,	// PseudoVRGATHEREI16_VV_M1_MF4
    11U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    11U,	// PseudoVRGATHEREI16_VV_M2_M1
    11U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    11U,	// PseudoVRGATHEREI16_VV_M2_M2
    11U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    11U,	// PseudoVRGATHEREI16_VV_M2_M4
    11U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    11U,	// PseudoVRGATHEREI16_VV_M2_MF2
    11U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    11U,	// PseudoVRGATHEREI16_VV_M4_M1
    11U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    11U,	// PseudoVRGATHEREI16_VV_M4_M2
    11U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    11U,	// PseudoVRGATHEREI16_VV_M4_M4
    11U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    11U,	// PseudoVRGATHEREI16_VV_M4_M8
    11U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    11U,	// PseudoVRGATHEREI16_VV_M8_M2
    11U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    11U,	// PseudoVRGATHEREI16_VV_M8_M4
    11U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    11U,	// PseudoVRGATHEREI16_VV_M8_M8
    11U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF2_M1
    11U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    11U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    11U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    11U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    11U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    11U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    11U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    11U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    11U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    11U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    11U,	// PseudoVRGATHER_VI_M1
    11U,	// PseudoVRGATHER_VI_M1_MASK
    11U,	// PseudoVRGATHER_VI_M2
    11U,	// PseudoVRGATHER_VI_M2_MASK
    11U,	// PseudoVRGATHER_VI_M4
    11U,	// PseudoVRGATHER_VI_M4_MASK
    11U,	// PseudoVRGATHER_VI_M8
    11U,	// PseudoVRGATHER_VI_M8_MASK
    11U,	// PseudoVRGATHER_VI_MF2
    11U,	// PseudoVRGATHER_VI_MF2_MASK
    11U,	// PseudoVRGATHER_VI_MF4
    11U,	// PseudoVRGATHER_VI_MF4_MASK
    11U,	// PseudoVRGATHER_VI_MF8
    11U,	// PseudoVRGATHER_VI_MF8_MASK
    11U,	// PseudoVRGATHER_VV_M1
    11U,	// PseudoVRGATHER_VV_M1_MASK
    11U,	// PseudoVRGATHER_VV_M2
    11U,	// PseudoVRGATHER_VV_M2_MASK
    11U,	// PseudoVRGATHER_VV_M4
    11U,	// PseudoVRGATHER_VV_M4_MASK
    11U,	// PseudoVRGATHER_VV_M8
    11U,	// PseudoVRGATHER_VV_M8_MASK
    11U,	// PseudoVRGATHER_VV_MF2
    11U,	// PseudoVRGATHER_VV_MF2_MASK
    11U,	// PseudoVRGATHER_VV_MF4
    11U,	// PseudoVRGATHER_VV_MF4_MASK
    11U,	// PseudoVRGATHER_VV_MF8
    11U,	// PseudoVRGATHER_VV_MF8_MASK
    11U,	// PseudoVRGATHER_VX_M1
    11U,	// PseudoVRGATHER_VX_M1_MASK
    11U,	// PseudoVRGATHER_VX_M2
    11U,	// PseudoVRGATHER_VX_M2_MASK
    11U,	// PseudoVRGATHER_VX_M4
    11U,	// PseudoVRGATHER_VX_M4_MASK
    11U,	// PseudoVRGATHER_VX_M8
    11U,	// PseudoVRGATHER_VX_M8_MASK
    11U,	// PseudoVRGATHER_VX_MF2
    11U,	// PseudoVRGATHER_VX_MF2_MASK
    11U,	// PseudoVRGATHER_VX_MF4
    11U,	// PseudoVRGATHER_VX_MF4_MASK
    11U,	// PseudoVRGATHER_VX_MF8
    11U,	// PseudoVRGATHER_VX_MF8_MASK
    11U,	// PseudoVRSUB_VI_M1
    11U,	// PseudoVRSUB_VI_M1_MASK
    11U,	// PseudoVRSUB_VI_M2
    11U,	// PseudoVRSUB_VI_M2_MASK
    11U,	// PseudoVRSUB_VI_M4
    11U,	// PseudoVRSUB_VI_M4_MASK
    11U,	// PseudoVRSUB_VI_M8
    11U,	// PseudoVRSUB_VI_M8_MASK
    11U,	// PseudoVRSUB_VI_MF2
    11U,	// PseudoVRSUB_VI_MF2_MASK
    11U,	// PseudoVRSUB_VI_MF4
    11U,	// PseudoVRSUB_VI_MF4_MASK
    11U,	// PseudoVRSUB_VI_MF8
    11U,	// PseudoVRSUB_VI_MF8_MASK
    11U,	// PseudoVRSUB_VX_M1
    11U,	// PseudoVRSUB_VX_M1_MASK
    11U,	// PseudoVRSUB_VX_M2
    11U,	// PseudoVRSUB_VX_M2_MASK
    11U,	// PseudoVRSUB_VX_M4
    11U,	// PseudoVRSUB_VX_M4_MASK
    11U,	// PseudoVRSUB_VX_M8
    11U,	// PseudoVRSUB_VX_M8_MASK
    11U,	// PseudoVRSUB_VX_MF2
    11U,	// PseudoVRSUB_VX_MF2_MASK
    11U,	// PseudoVRSUB_VX_MF4
    11U,	// PseudoVRSUB_VX_MF4_MASK
    11U,	// PseudoVRSUB_VX_MF8
    11U,	// PseudoVRSUB_VX_MF8_MASK
    11U,	// PseudoVSADDU_VI_M1
    11U,	// PseudoVSADDU_VI_M1_MASK
    11U,	// PseudoVSADDU_VI_M2
    11U,	// PseudoVSADDU_VI_M2_MASK
    11U,	// PseudoVSADDU_VI_M4
    11U,	// PseudoVSADDU_VI_M4_MASK
    11U,	// PseudoVSADDU_VI_M8
    11U,	// PseudoVSADDU_VI_M8_MASK
    11U,	// PseudoVSADDU_VI_MF2
    11U,	// PseudoVSADDU_VI_MF2_MASK
    11U,	// PseudoVSADDU_VI_MF4
    11U,	// PseudoVSADDU_VI_MF4_MASK
    11U,	// PseudoVSADDU_VI_MF8
    11U,	// PseudoVSADDU_VI_MF8_MASK
    11U,	// PseudoVSADDU_VV_M1
    11U,	// PseudoVSADDU_VV_M1_MASK
    11U,	// PseudoVSADDU_VV_M2
    11U,	// PseudoVSADDU_VV_M2_MASK
    11U,	// PseudoVSADDU_VV_M4
    11U,	// PseudoVSADDU_VV_M4_MASK
    11U,	// PseudoVSADDU_VV_M8
    11U,	// PseudoVSADDU_VV_M8_MASK
    11U,	// PseudoVSADDU_VV_MF2
    11U,	// PseudoVSADDU_VV_MF2_MASK
    11U,	// PseudoVSADDU_VV_MF4
    11U,	// PseudoVSADDU_VV_MF4_MASK
    11U,	// PseudoVSADDU_VV_MF8
    11U,	// PseudoVSADDU_VV_MF8_MASK
    11U,	// PseudoVSADDU_VX_M1
    11U,	// PseudoVSADDU_VX_M1_MASK
    11U,	// PseudoVSADDU_VX_M2
    11U,	// PseudoVSADDU_VX_M2_MASK
    11U,	// PseudoVSADDU_VX_M4
    11U,	// PseudoVSADDU_VX_M4_MASK
    11U,	// PseudoVSADDU_VX_M8
    11U,	// PseudoVSADDU_VX_M8_MASK
    11U,	// PseudoVSADDU_VX_MF2
    11U,	// PseudoVSADDU_VX_MF2_MASK
    11U,	// PseudoVSADDU_VX_MF4
    11U,	// PseudoVSADDU_VX_MF4_MASK
    11U,	// PseudoVSADDU_VX_MF8
    11U,	// PseudoVSADDU_VX_MF8_MASK
    11U,	// PseudoVSADD_VI_M1
    11U,	// PseudoVSADD_VI_M1_MASK
    11U,	// PseudoVSADD_VI_M2
    11U,	// PseudoVSADD_VI_M2_MASK
    11U,	// PseudoVSADD_VI_M4
    11U,	// PseudoVSADD_VI_M4_MASK
    11U,	// PseudoVSADD_VI_M8
    11U,	// PseudoVSADD_VI_M8_MASK
    11U,	// PseudoVSADD_VI_MF2
    11U,	// PseudoVSADD_VI_MF2_MASK
    11U,	// PseudoVSADD_VI_MF4
    11U,	// PseudoVSADD_VI_MF4_MASK
    11U,	// PseudoVSADD_VI_MF8
    11U,	// PseudoVSADD_VI_MF8_MASK
    11U,	// PseudoVSADD_VV_M1
    11U,	// PseudoVSADD_VV_M1_MASK
    11U,	// PseudoVSADD_VV_M2
    11U,	// PseudoVSADD_VV_M2_MASK
    11U,	// PseudoVSADD_VV_M4
    11U,	// PseudoVSADD_VV_M4_MASK
    11U,	// PseudoVSADD_VV_M8
    11U,	// PseudoVSADD_VV_M8_MASK
    11U,	// PseudoVSADD_VV_MF2
    11U,	// PseudoVSADD_VV_MF2_MASK
    11U,	// PseudoVSADD_VV_MF4
    11U,	// PseudoVSADD_VV_MF4_MASK
    11U,	// PseudoVSADD_VV_MF8
    11U,	// PseudoVSADD_VV_MF8_MASK
    11U,	// PseudoVSADD_VX_M1
    11U,	// PseudoVSADD_VX_M1_MASK
    11U,	// PseudoVSADD_VX_M2
    11U,	// PseudoVSADD_VX_M2_MASK
    11U,	// PseudoVSADD_VX_M4
    11U,	// PseudoVSADD_VX_M4_MASK
    11U,	// PseudoVSADD_VX_M8
    11U,	// PseudoVSADD_VX_M8_MASK
    11U,	// PseudoVSADD_VX_MF2
    11U,	// PseudoVSADD_VX_MF2_MASK
    11U,	// PseudoVSADD_VX_MF4
    11U,	// PseudoVSADD_VX_MF4_MASK
    11U,	// PseudoVSADD_VX_MF8
    11U,	// PseudoVSADD_VX_MF8_MASK
    11U,	// PseudoVSBC_VVM_M1
    11U,	// PseudoVSBC_VVM_M2
    11U,	// PseudoVSBC_VVM_M4
    11U,	// PseudoVSBC_VVM_M8
    11U,	// PseudoVSBC_VVM_MF2
    11U,	// PseudoVSBC_VVM_MF4
    11U,	// PseudoVSBC_VVM_MF8
    11U,	// PseudoVSBC_VXM_M1
    11U,	// PseudoVSBC_VXM_M2
    11U,	// PseudoVSBC_VXM_M4
    11U,	// PseudoVSBC_VXM_M8
    11U,	// PseudoVSBC_VXM_MF2
    11U,	// PseudoVSBC_VXM_MF4
    11U,	// PseudoVSBC_VXM_MF8
    11U,	// PseudoVSE16_V_M1
    11U,	// PseudoVSE16_V_M1_MASK
    11U,	// PseudoVSE16_V_M2
    11U,	// PseudoVSE16_V_M2_MASK
    11U,	// PseudoVSE16_V_M4
    11U,	// PseudoVSE16_V_M4_MASK
    11U,	// PseudoVSE16_V_M8
    11U,	// PseudoVSE16_V_M8_MASK
    11U,	// PseudoVSE16_V_MF2
    11U,	// PseudoVSE16_V_MF2_MASK
    11U,	// PseudoVSE16_V_MF4
    11U,	// PseudoVSE16_V_MF4_MASK
    11U,	// PseudoVSE32_V_M1
    11U,	// PseudoVSE32_V_M1_MASK
    11U,	// PseudoVSE32_V_M2
    11U,	// PseudoVSE32_V_M2_MASK
    11U,	// PseudoVSE32_V_M4
    11U,	// PseudoVSE32_V_M4_MASK
    11U,	// PseudoVSE32_V_M8
    11U,	// PseudoVSE32_V_M8_MASK
    11U,	// PseudoVSE32_V_MF2
    11U,	// PseudoVSE32_V_MF2_MASK
    11U,	// PseudoVSE64_V_M1
    11U,	// PseudoVSE64_V_M1_MASK
    11U,	// PseudoVSE64_V_M2
    11U,	// PseudoVSE64_V_M2_MASK
    11U,	// PseudoVSE64_V_M4
    11U,	// PseudoVSE64_V_M4_MASK
    11U,	// PseudoVSE64_V_M8
    11U,	// PseudoVSE64_V_M8_MASK
    11U,	// PseudoVSE8_V_M1
    11U,	// PseudoVSE8_V_M1_MASK
    11U,	// PseudoVSE8_V_M2
    11U,	// PseudoVSE8_V_M2_MASK
    11U,	// PseudoVSE8_V_M4
    11U,	// PseudoVSE8_V_M4_MASK
    11U,	// PseudoVSE8_V_M8
    11U,	// PseudoVSE8_V_M8_MASK
    11U,	// PseudoVSE8_V_MF2
    11U,	// PseudoVSE8_V_MF2_MASK
    11U,	// PseudoVSE8_V_MF4
    11U,	// PseudoVSE8_V_MF4_MASK
    11U,	// PseudoVSE8_V_MF8
    11U,	// PseudoVSE8_V_MF8_MASK
    11U,	// PseudoVSETIVLI
    11U,	// PseudoVSETVLI
    11U,	// PseudoVSETVLIX0
    11U,	// PseudoVSEXT_VF2_M1
    11U,	// PseudoVSEXT_VF2_M1_MASK
    11U,	// PseudoVSEXT_VF2_M2
    11U,	// PseudoVSEXT_VF2_M2_MASK
    11U,	// PseudoVSEXT_VF2_M4
    11U,	// PseudoVSEXT_VF2_M4_MASK
    11U,	// PseudoVSEXT_VF2_M8
    11U,	// PseudoVSEXT_VF2_M8_MASK
    11U,	// PseudoVSEXT_VF2_MF2
    11U,	// PseudoVSEXT_VF2_MF2_MASK
    11U,	// PseudoVSEXT_VF2_MF4
    11U,	// PseudoVSEXT_VF2_MF4_MASK
    11U,	// PseudoVSEXT_VF4_M1
    11U,	// PseudoVSEXT_VF4_M1_MASK
    11U,	// PseudoVSEXT_VF4_M2
    11U,	// PseudoVSEXT_VF4_M2_MASK
    11U,	// PseudoVSEXT_VF4_M4
    11U,	// PseudoVSEXT_VF4_M4_MASK
    11U,	// PseudoVSEXT_VF4_M8
    11U,	// PseudoVSEXT_VF4_M8_MASK
    11U,	// PseudoVSEXT_VF4_MF2
    11U,	// PseudoVSEXT_VF4_MF2_MASK
    11U,	// PseudoVSEXT_VF8_M1
    11U,	// PseudoVSEXT_VF8_M1_MASK
    11U,	// PseudoVSEXT_VF8_M2
    11U,	// PseudoVSEXT_VF8_M2_MASK
    11U,	// PseudoVSEXT_VF8_M4
    11U,	// PseudoVSEXT_VF8_M4_MASK
    11U,	// PseudoVSEXT_VF8_M8
    11U,	// PseudoVSEXT_VF8_M8_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_M1
    11U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_M2
    11U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_M4
    11U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_M8
    11U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_MF2
    11U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_MF4
    11U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    11U,	// PseudoVSLIDE1DOWN_VX_MF8
    11U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    11U,	// PseudoVSLIDE1UP_VX_M1
    11U,	// PseudoVSLIDE1UP_VX_M1_MASK
    11U,	// PseudoVSLIDE1UP_VX_M2
    11U,	// PseudoVSLIDE1UP_VX_M2_MASK
    11U,	// PseudoVSLIDE1UP_VX_M4
    11U,	// PseudoVSLIDE1UP_VX_M4_MASK
    11U,	// PseudoVSLIDE1UP_VX_M8
    11U,	// PseudoVSLIDE1UP_VX_M8_MASK
    11U,	// PseudoVSLIDE1UP_VX_MF2
    11U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    11U,	// PseudoVSLIDE1UP_VX_MF4
    11U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    11U,	// PseudoVSLIDE1UP_VX_MF8
    11U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    11U,	// PseudoVSLIDEDOWN_VI_M1
    11U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    11U,	// PseudoVSLIDEDOWN_VI_M2
    11U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    11U,	// PseudoVSLIDEDOWN_VI_M4
    11U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    11U,	// PseudoVSLIDEDOWN_VI_M8
    11U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    11U,	// PseudoVSLIDEDOWN_VI_MF2
    11U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    11U,	// PseudoVSLIDEDOWN_VI_MF4
    11U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    11U,	// PseudoVSLIDEDOWN_VI_MF8
    11U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    11U,	// PseudoVSLIDEDOWN_VX_M1
    11U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    11U,	// PseudoVSLIDEDOWN_VX_M2
    11U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    11U,	// PseudoVSLIDEDOWN_VX_M4
    11U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    11U,	// PseudoVSLIDEDOWN_VX_M8
    11U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    11U,	// PseudoVSLIDEDOWN_VX_MF2
    11U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    11U,	// PseudoVSLIDEDOWN_VX_MF4
    11U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    11U,	// PseudoVSLIDEDOWN_VX_MF8
    11U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    11U,	// PseudoVSLIDEUP_VI_M1
    11U,	// PseudoVSLIDEUP_VI_M1_MASK
    11U,	// PseudoVSLIDEUP_VI_M2
    11U,	// PseudoVSLIDEUP_VI_M2_MASK
    11U,	// PseudoVSLIDEUP_VI_M4
    11U,	// PseudoVSLIDEUP_VI_M4_MASK
    11U,	// PseudoVSLIDEUP_VI_M8
    11U,	// PseudoVSLIDEUP_VI_M8_MASK
    11U,	// PseudoVSLIDEUP_VI_MF2
    11U,	// PseudoVSLIDEUP_VI_MF2_MASK
    11U,	// PseudoVSLIDEUP_VI_MF4
    11U,	// PseudoVSLIDEUP_VI_MF4_MASK
    11U,	// PseudoVSLIDEUP_VI_MF8
    11U,	// PseudoVSLIDEUP_VI_MF8_MASK
    11U,	// PseudoVSLIDEUP_VX_M1
    11U,	// PseudoVSLIDEUP_VX_M1_MASK
    11U,	// PseudoVSLIDEUP_VX_M2
    11U,	// PseudoVSLIDEUP_VX_M2_MASK
    11U,	// PseudoVSLIDEUP_VX_M4
    11U,	// PseudoVSLIDEUP_VX_M4_MASK
    11U,	// PseudoVSLIDEUP_VX_M8
    11U,	// PseudoVSLIDEUP_VX_M8_MASK
    11U,	// PseudoVSLIDEUP_VX_MF2
    11U,	// PseudoVSLIDEUP_VX_MF2_MASK
    11U,	// PseudoVSLIDEUP_VX_MF4
    11U,	// PseudoVSLIDEUP_VX_MF4_MASK
    11U,	// PseudoVSLIDEUP_VX_MF8
    11U,	// PseudoVSLIDEUP_VX_MF8_MASK
    11U,	// PseudoVSLL_VI_M1
    11U,	// PseudoVSLL_VI_M1_MASK
    11U,	// PseudoVSLL_VI_M2
    11U,	// PseudoVSLL_VI_M2_MASK
    11U,	// PseudoVSLL_VI_M4
    11U,	// PseudoVSLL_VI_M4_MASK
    11U,	// PseudoVSLL_VI_M8
    11U,	// PseudoVSLL_VI_M8_MASK
    11U,	// PseudoVSLL_VI_MF2
    11U,	// PseudoVSLL_VI_MF2_MASK
    11U,	// PseudoVSLL_VI_MF4
    11U,	// PseudoVSLL_VI_MF4_MASK
    11U,	// PseudoVSLL_VI_MF8
    11U,	// PseudoVSLL_VI_MF8_MASK
    11U,	// PseudoVSLL_VV_M1
    11U,	// PseudoVSLL_VV_M1_MASK
    11U,	// PseudoVSLL_VV_M2
    11U,	// PseudoVSLL_VV_M2_MASK
    11U,	// PseudoVSLL_VV_M4
    11U,	// PseudoVSLL_VV_M4_MASK
    11U,	// PseudoVSLL_VV_M8
    11U,	// PseudoVSLL_VV_M8_MASK
    11U,	// PseudoVSLL_VV_MF2
    11U,	// PseudoVSLL_VV_MF2_MASK
    11U,	// PseudoVSLL_VV_MF4
    11U,	// PseudoVSLL_VV_MF4_MASK
    11U,	// PseudoVSLL_VV_MF8
    11U,	// PseudoVSLL_VV_MF8_MASK
    11U,	// PseudoVSLL_VX_M1
    11U,	// PseudoVSLL_VX_M1_MASK
    11U,	// PseudoVSLL_VX_M2
    11U,	// PseudoVSLL_VX_M2_MASK
    11U,	// PseudoVSLL_VX_M4
    11U,	// PseudoVSLL_VX_M4_MASK
    11U,	// PseudoVSLL_VX_M8
    11U,	// PseudoVSLL_VX_M8_MASK
    11U,	// PseudoVSLL_VX_MF2
    11U,	// PseudoVSLL_VX_MF2_MASK
    11U,	// PseudoVSLL_VX_MF4
    11U,	// PseudoVSLL_VX_MF4_MASK
    11U,	// PseudoVSLL_VX_MF8
    11U,	// PseudoVSLL_VX_MF8_MASK
    11U,	// PseudoVSMUL_VV_M1
    11U,	// PseudoVSMUL_VV_M1_MASK
    11U,	// PseudoVSMUL_VV_M2
    11U,	// PseudoVSMUL_VV_M2_MASK
    11U,	// PseudoVSMUL_VV_M4
    11U,	// PseudoVSMUL_VV_M4_MASK
    11U,	// PseudoVSMUL_VV_M8
    11U,	// PseudoVSMUL_VV_M8_MASK
    11U,	// PseudoVSMUL_VV_MF2
    11U,	// PseudoVSMUL_VV_MF2_MASK
    11U,	// PseudoVSMUL_VV_MF4
    11U,	// PseudoVSMUL_VV_MF4_MASK
    11U,	// PseudoVSMUL_VV_MF8
    11U,	// PseudoVSMUL_VV_MF8_MASK
    11U,	// PseudoVSMUL_VX_M1
    11U,	// PseudoVSMUL_VX_M1_MASK
    11U,	// PseudoVSMUL_VX_M2
    11U,	// PseudoVSMUL_VX_M2_MASK
    11U,	// PseudoVSMUL_VX_M4
    11U,	// PseudoVSMUL_VX_M4_MASK
    11U,	// PseudoVSMUL_VX_M8
    11U,	// PseudoVSMUL_VX_M8_MASK
    11U,	// PseudoVSMUL_VX_MF2
    11U,	// PseudoVSMUL_VX_MF2_MASK
    11U,	// PseudoVSMUL_VX_MF4
    11U,	// PseudoVSMUL_VX_MF4_MASK
    11U,	// PseudoVSMUL_VX_MF8
    11U,	// PseudoVSMUL_VX_MF8_MASK
    11U,	// PseudoVSM_V_B1
    11U,	// PseudoVSM_V_B16
    11U,	// PseudoVSM_V_B2
    11U,	// PseudoVSM_V_B32
    11U,	// PseudoVSM_V_B4
    11U,	// PseudoVSM_V_B64
    11U,	// PseudoVSM_V_B8
    11U,	// PseudoVSOXEI16_V_M1_M1
    11U,	// PseudoVSOXEI16_V_M1_M1_MASK
    11U,	// PseudoVSOXEI16_V_M1_M2
    11U,	// PseudoVSOXEI16_V_M1_M2_MASK
    11U,	// PseudoVSOXEI16_V_M1_M4
    11U,	// PseudoVSOXEI16_V_M1_M4_MASK
    11U,	// PseudoVSOXEI16_V_M1_MF2
    11U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXEI16_V_M2_M1
    11U,	// PseudoVSOXEI16_V_M2_M1_MASK
    11U,	// PseudoVSOXEI16_V_M2_M2
    11U,	// PseudoVSOXEI16_V_M2_M2_MASK
    11U,	// PseudoVSOXEI16_V_M2_M4
    11U,	// PseudoVSOXEI16_V_M2_M4_MASK
    11U,	// PseudoVSOXEI16_V_M2_M8
    11U,	// PseudoVSOXEI16_V_M2_M8_MASK
    11U,	// PseudoVSOXEI16_V_M4_M2
    11U,	// PseudoVSOXEI16_V_M4_M2_MASK
    11U,	// PseudoVSOXEI16_V_M4_M4
    11U,	// PseudoVSOXEI16_V_M4_M4_MASK
    11U,	// PseudoVSOXEI16_V_M4_M8
    11U,	// PseudoVSOXEI16_V_M4_M8_MASK
    11U,	// PseudoVSOXEI16_V_M8_M4
    11U,	// PseudoVSOXEI16_V_M8_M4_MASK
    11U,	// PseudoVSOXEI16_V_M8_M8
    11U,	// PseudoVSOXEI16_V_M8_M8_MASK
    11U,	// PseudoVSOXEI16_V_MF2_M1
    11U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXEI16_V_MF2_M2
    11U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    11U,	// PseudoVSOXEI16_V_MF2_MF2
    11U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXEI16_V_MF2_MF4
    11U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXEI16_V_MF4_M1
    11U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXEI16_V_MF4_MF2
    11U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXEI16_V_MF4_MF4
    11U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXEI16_V_MF4_MF8
    11U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXEI32_V_M1_M1
    11U,	// PseudoVSOXEI32_V_M1_M1_MASK
    11U,	// PseudoVSOXEI32_V_M1_M2
    11U,	// PseudoVSOXEI32_V_M1_M2_MASK
    11U,	// PseudoVSOXEI32_V_M1_MF2
    11U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXEI32_V_M1_MF4
    11U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXEI32_V_M2_M1
    11U,	// PseudoVSOXEI32_V_M2_M1_MASK
    11U,	// PseudoVSOXEI32_V_M2_M2
    11U,	// PseudoVSOXEI32_V_M2_M2_MASK
    11U,	// PseudoVSOXEI32_V_M2_M4
    11U,	// PseudoVSOXEI32_V_M2_M4_MASK
    11U,	// PseudoVSOXEI32_V_M2_MF2
    11U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXEI32_V_M4_M1
    11U,	// PseudoVSOXEI32_V_M4_M1_MASK
    11U,	// PseudoVSOXEI32_V_M4_M2
    11U,	// PseudoVSOXEI32_V_M4_M2_MASK
    11U,	// PseudoVSOXEI32_V_M4_M4
    11U,	// PseudoVSOXEI32_V_M4_M4_MASK
    11U,	// PseudoVSOXEI32_V_M4_M8
    11U,	// PseudoVSOXEI32_V_M4_M8_MASK
    11U,	// PseudoVSOXEI32_V_M8_M2
    11U,	// PseudoVSOXEI32_V_M8_M2_MASK
    11U,	// PseudoVSOXEI32_V_M8_M4
    11U,	// PseudoVSOXEI32_V_M8_M4_MASK
    11U,	// PseudoVSOXEI32_V_M8_M8
    11U,	// PseudoVSOXEI32_V_M8_M8_MASK
    11U,	// PseudoVSOXEI32_V_MF2_M1
    11U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXEI32_V_MF2_MF2
    11U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXEI32_V_MF2_MF4
    11U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXEI32_V_MF2_MF8
    11U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXEI64_V_M1_M1
    11U,	// PseudoVSOXEI64_V_M1_M1_MASK
    11U,	// PseudoVSOXEI64_V_M1_MF2
    11U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXEI64_V_M1_MF4
    11U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXEI64_V_M1_MF8
    11U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXEI64_V_M2_M1
    11U,	// PseudoVSOXEI64_V_M2_M1_MASK
    11U,	// PseudoVSOXEI64_V_M2_M2
    11U,	// PseudoVSOXEI64_V_M2_M2_MASK
    11U,	// PseudoVSOXEI64_V_M2_MF2
    11U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXEI64_V_M2_MF4
    11U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXEI64_V_M4_M1
    11U,	// PseudoVSOXEI64_V_M4_M1_MASK
    11U,	// PseudoVSOXEI64_V_M4_M2
    11U,	// PseudoVSOXEI64_V_M4_M2_MASK
    11U,	// PseudoVSOXEI64_V_M4_M4
    11U,	// PseudoVSOXEI64_V_M4_M4_MASK
    11U,	// PseudoVSOXEI64_V_M4_MF2
    11U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXEI64_V_M8_M1
    11U,	// PseudoVSOXEI64_V_M8_M1_MASK
    11U,	// PseudoVSOXEI64_V_M8_M2
    11U,	// PseudoVSOXEI64_V_M8_M2_MASK
    11U,	// PseudoVSOXEI64_V_M8_M4
    11U,	// PseudoVSOXEI64_V_M8_M4_MASK
    11U,	// PseudoVSOXEI64_V_M8_M8
    11U,	// PseudoVSOXEI64_V_M8_M8_MASK
    11U,	// PseudoVSOXEI8_V_M1_M1
    11U,	// PseudoVSOXEI8_V_M1_M1_MASK
    11U,	// PseudoVSOXEI8_V_M1_M2
    11U,	// PseudoVSOXEI8_V_M1_M2_MASK
    11U,	// PseudoVSOXEI8_V_M1_M4
    11U,	// PseudoVSOXEI8_V_M1_M4_MASK
    11U,	// PseudoVSOXEI8_V_M1_M8
    11U,	// PseudoVSOXEI8_V_M1_M8_MASK
    11U,	// PseudoVSOXEI8_V_M2_M2
    11U,	// PseudoVSOXEI8_V_M2_M2_MASK
    11U,	// PseudoVSOXEI8_V_M2_M4
    11U,	// PseudoVSOXEI8_V_M2_M4_MASK
    11U,	// PseudoVSOXEI8_V_M2_M8
    11U,	// PseudoVSOXEI8_V_M2_M8_MASK
    11U,	// PseudoVSOXEI8_V_M4_M4
    11U,	// PseudoVSOXEI8_V_M4_M4_MASK
    11U,	// PseudoVSOXEI8_V_M4_M8
    11U,	// PseudoVSOXEI8_V_M4_M8_MASK
    11U,	// PseudoVSOXEI8_V_M8_M8
    11U,	// PseudoVSOXEI8_V_M8_M8_MASK
    11U,	// PseudoVSOXEI8_V_MF2_M1
    11U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXEI8_V_MF2_M2
    11U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    11U,	// PseudoVSOXEI8_V_MF2_M4
    11U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    11U,	// PseudoVSOXEI8_V_MF2_MF2
    11U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXEI8_V_MF4_M1
    11U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXEI8_V_MF4_M2
    11U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    11U,	// PseudoVSOXEI8_V_MF4_MF2
    11U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXEI8_V_MF4_MF4
    11U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXEI8_V_MF8_M1
    11U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXEI8_V_MF8_MF2
    11U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXEI8_V_MF8_MF4
    11U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXEI8_V_MF8_MF8
    11U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M1_M1
    11U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M1_M2
    11U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M1_M4
    11U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M2_M1
    11U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M2_M2
    11U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M2_M4
    11U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M4_M2
    11U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M4_M4
    11U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    11U,	// PseudoVSOXSEG2EI16_V_M8_M4
    11U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    11U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M1_M1
    11U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M1_M2
    11U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M2_M1
    11U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M2_M2
    11U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M2_M4
    11U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M4_M1
    11U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M4_M2
    11U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M4_M4
    11U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M8_M2
    11U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_M8_M4
    11U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    11U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M1_M1
    11U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M2_M1
    11U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M2_M2
    11U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M4_M1
    11U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M4_M2
    11U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M4_M4
    11U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M8_M1
    11U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M8_M2
    11U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    11U,	// PseudoVSOXSEG2EI64_V_M8_M4
    11U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_M1_M1
    11U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG2EI8_V_M1_M2
    11U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_M1_M4
    11U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_M2_M2
    11U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_M2_M4
    11U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_M4_M4
    11U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    11U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    11U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    11U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG3EI16_V_M1_M1
    11U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG3EI16_V_M1_M2
    11U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_M2_M1
    11U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG3EI16_V_M2_M2
    11U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_M4_M2
    11U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    11U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M1_M1
    11U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M1_M2
    11U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M2_M1
    11U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M2_M2
    11U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M4_M1
    11U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M4_M2
    11U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_M8_M2
    11U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M1_M1
    11U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M2_M1
    11U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M2_M2
    11U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M4_M1
    11U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M4_M2
    11U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M8_M1
    11U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG3EI64_V_M8_M2
    11U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_M1_M1
    11U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG3EI8_V_M1_M2
    11U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_M2_M2
    11U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    11U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    11U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG4EI16_V_M1_M1
    11U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG4EI16_V_M1_M2
    11U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_M2_M1
    11U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG4EI16_V_M2_M2
    11U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_M4_M2
    11U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    11U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M1_M1
    11U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M1_M2
    11U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M2_M1
    11U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M2_M2
    11U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M4_M1
    11U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M4_M2
    11U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_M8_M2
    11U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M1_M1
    11U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M2_M1
    11U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M2_M2
    11U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M4_M1
    11U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M4_M2
    11U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M8_M1
    11U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG4EI64_V_M8_M2
    11U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_M1_M1
    11U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG4EI8_V_M1_M2
    11U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_M2_M2
    11U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    11U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    11U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG5EI16_V_M1_M1
    11U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG5EI16_V_M2_M1
    11U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG5EI32_V_M1_M1
    11U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG5EI32_V_M2_M1
    11U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG5EI32_V_M4_M1
    11U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M1_M1
    11U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M2_M1
    11U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M4_M1
    11U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG5EI64_V_M8_M1
    11U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG5EI8_V_M1_M1
    11U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG6EI16_V_M1_M1
    11U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG6EI16_V_M2_M1
    11U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG6EI32_V_M1_M1
    11U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG6EI32_V_M2_M1
    11U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG6EI32_V_M4_M1
    11U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M1_M1
    11U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M2_M1
    11U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M4_M1
    11U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG6EI64_V_M8_M1
    11U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG6EI8_V_M1_M1
    11U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG7EI16_V_M1_M1
    11U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG7EI16_V_M2_M1
    11U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG7EI32_V_M1_M1
    11U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG7EI32_V_M2_M1
    11U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG7EI32_V_M4_M1
    11U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M1_M1
    11U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M2_M1
    11U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M4_M1
    11U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG7EI64_V_M8_M1
    11U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG7EI8_V_M1_M1
    11U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSOXSEG8EI16_V_M1_M1
    11U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    11U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG8EI16_V_M2_M1
    11U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    11U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    11U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    11U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    11U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    11U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    11U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    11U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSOXSEG8EI32_V_M1_M1
    11U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    11U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    11U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG8EI32_V_M2_M1
    11U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    11U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG8EI32_V_M4_M1
    11U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    11U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    11U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    11U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    11U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M1_M1
    11U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    11U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    11U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    11U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M2_M1
    11U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    11U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    11U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M4_M1
    11U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    11U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    11U,	// PseudoVSOXSEG8EI64_V_M8_M1
    11U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    11U,	// PseudoVSOXSEG8EI8_V_M1_M1
    11U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    11U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    11U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    11U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    11U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    11U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    11U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    11U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    11U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    11U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSPILL2_M1
    11U,	// PseudoVSPILL2_M2
    11U,	// PseudoVSPILL2_M4
    11U,	// PseudoVSPILL2_MF2
    11U,	// PseudoVSPILL2_MF4
    11U,	// PseudoVSPILL2_MF8
    11U,	// PseudoVSPILL3_M1
    11U,	// PseudoVSPILL3_M2
    11U,	// PseudoVSPILL3_MF2
    11U,	// PseudoVSPILL3_MF4
    11U,	// PseudoVSPILL3_MF8
    11U,	// PseudoVSPILL4_M1
    11U,	// PseudoVSPILL4_M2
    11U,	// PseudoVSPILL4_MF2
    11U,	// PseudoVSPILL4_MF4
    11U,	// PseudoVSPILL4_MF8
    11U,	// PseudoVSPILL5_M1
    11U,	// PseudoVSPILL5_MF2
    11U,	// PseudoVSPILL5_MF4
    11U,	// PseudoVSPILL5_MF8
    11U,	// PseudoVSPILL6_M1
    11U,	// PseudoVSPILL6_MF2
    11U,	// PseudoVSPILL6_MF4
    11U,	// PseudoVSPILL6_MF8
    11U,	// PseudoVSPILL7_M1
    11U,	// PseudoVSPILL7_MF2
    11U,	// PseudoVSPILL7_MF4
    11U,	// PseudoVSPILL7_MF8
    11U,	// PseudoVSPILL8_M1
    11U,	// PseudoVSPILL8_MF2
    11U,	// PseudoVSPILL8_MF4
    11U,	// PseudoVSPILL8_MF8
    11U,	// PseudoVSPILL_M1
    11U,	// PseudoVSPILL_M2
    11U,	// PseudoVSPILL_M4
    11U,	// PseudoVSPILL_M8
    11U,	// PseudoVSRA_VI_M1
    11U,	// PseudoVSRA_VI_M1_MASK
    11U,	// PseudoVSRA_VI_M2
    11U,	// PseudoVSRA_VI_M2_MASK
    11U,	// PseudoVSRA_VI_M4
    11U,	// PseudoVSRA_VI_M4_MASK
    11U,	// PseudoVSRA_VI_M8
    11U,	// PseudoVSRA_VI_M8_MASK
    11U,	// PseudoVSRA_VI_MF2
    11U,	// PseudoVSRA_VI_MF2_MASK
    11U,	// PseudoVSRA_VI_MF4
    11U,	// PseudoVSRA_VI_MF4_MASK
    11U,	// PseudoVSRA_VI_MF8
    11U,	// PseudoVSRA_VI_MF8_MASK
    11U,	// PseudoVSRA_VV_M1
    11U,	// PseudoVSRA_VV_M1_MASK
    11U,	// PseudoVSRA_VV_M2
    11U,	// PseudoVSRA_VV_M2_MASK
    11U,	// PseudoVSRA_VV_M4
    11U,	// PseudoVSRA_VV_M4_MASK
    11U,	// PseudoVSRA_VV_M8
    11U,	// PseudoVSRA_VV_M8_MASK
    11U,	// PseudoVSRA_VV_MF2
    11U,	// PseudoVSRA_VV_MF2_MASK
    11U,	// PseudoVSRA_VV_MF4
    11U,	// PseudoVSRA_VV_MF4_MASK
    11U,	// PseudoVSRA_VV_MF8
    11U,	// PseudoVSRA_VV_MF8_MASK
    11U,	// PseudoVSRA_VX_M1
    11U,	// PseudoVSRA_VX_M1_MASK
    11U,	// PseudoVSRA_VX_M2
    11U,	// PseudoVSRA_VX_M2_MASK
    11U,	// PseudoVSRA_VX_M4
    11U,	// PseudoVSRA_VX_M4_MASK
    11U,	// PseudoVSRA_VX_M8
    11U,	// PseudoVSRA_VX_M8_MASK
    11U,	// PseudoVSRA_VX_MF2
    11U,	// PseudoVSRA_VX_MF2_MASK
    11U,	// PseudoVSRA_VX_MF4
    11U,	// PseudoVSRA_VX_MF4_MASK
    11U,	// PseudoVSRA_VX_MF8
    11U,	// PseudoVSRA_VX_MF8_MASK
    11U,	// PseudoVSRL_VI_M1
    11U,	// PseudoVSRL_VI_M1_MASK
    11U,	// PseudoVSRL_VI_M2
    11U,	// PseudoVSRL_VI_M2_MASK
    11U,	// PseudoVSRL_VI_M4
    11U,	// PseudoVSRL_VI_M4_MASK
    11U,	// PseudoVSRL_VI_M8
    11U,	// PseudoVSRL_VI_M8_MASK
    11U,	// PseudoVSRL_VI_MF2
    11U,	// PseudoVSRL_VI_MF2_MASK
    11U,	// PseudoVSRL_VI_MF4
    11U,	// PseudoVSRL_VI_MF4_MASK
    11U,	// PseudoVSRL_VI_MF8
    11U,	// PseudoVSRL_VI_MF8_MASK
    11U,	// PseudoVSRL_VV_M1
    11U,	// PseudoVSRL_VV_M1_MASK
    11U,	// PseudoVSRL_VV_M2
    11U,	// PseudoVSRL_VV_M2_MASK
    11U,	// PseudoVSRL_VV_M4
    11U,	// PseudoVSRL_VV_M4_MASK
    11U,	// PseudoVSRL_VV_M8
    11U,	// PseudoVSRL_VV_M8_MASK
    11U,	// PseudoVSRL_VV_MF2
    11U,	// PseudoVSRL_VV_MF2_MASK
    11U,	// PseudoVSRL_VV_MF4
    11U,	// PseudoVSRL_VV_MF4_MASK
    11U,	// PseudoVSRL_VV_MF8
    11U,	// PseudoVSRL_VV_MF8_MASK
    11U,	// PseudoVSRL_VX_M1
    11U,	// PseudoVSRL_VX_M1_MASK
    11U,	// PseudoVSRL_VX_M2
    11U,	// PseudoVSRL_VX_M2_MASK
    11U,	// PseudoVSRL_VX_M4
    11U,	// PseudoVSRL_VX_M4_MASK
    11U,	// PseudoVSRL_VX_M8
    11U,	// PseudoVSRL_VX_M8_MASK
    11U,	// PseudoVSRL_VX_MF2
    11U,	// PseudoVSRL_VX_MF2_MASK
    11U,	// PseudoVSRL_VX_MF4
    11U,	// PseudoVSRL_VX_MF4_MASK
    11U,	// PseudoVSRL_VX_MF8
    11U,	// PseudoVSRL_VX_MF8_MASK
    11U,	// PseudoVSSE16_V_M1
    11U,	// PseudoVSSE16_V_M1_MASK
    11U,	// PseudoVSSE16_V_M2
    11U,	// PseudoVSSE16_V_M2_MASK
    11U,	// PseudoVSSE16_V_M4
    11U,	// PseudoVSSE16_V_M4_MASK
    11U,	// PseudoVSSE16_V_M8
    11U,	// PseudoVSSE16_V_M8_MASK
    11U,	// PseudoVSSE16_V_MF2
    11U,	// PseudoVSSE16_V_MF2_MASK
    11U,	// PseudoVSSE16_V_MF4
    11U,	// PseudoVSSE16_V_MF4_MASK
    11U,	// PseudoVSSE32_V_M1
    11U,	// PseudoVSSE32_V_M1_MASK
    11U,	// PseudoVSSE32_V_M2
    11U,	// PseudoVSSE32_V_M2_MASK
    11U,	// PseudoVSSE32_V_M4
    11U,	// PseudoVSSE32_V_M4_MASK
    11U,	// PseudoVSSE32_V_M8
    11U,	// PseudoVSSE32_V_M8_MASK
    11U,	// PseudoVSSE32_V_MF2
    11U,	// PseudoVSSE32_V_MF2_MASK
    11U,	// PseudoVSSE64_V_M1
    11U,	// PseudoVSSE64_V_M1_MASK
    11U,	// PseudoVSSE64_V_M2
    11U,	// PseudoVSSE64_V_M2_MASK
    11U,	// PseudoVSSE64_V_M4
    11U,	// PseudoVSSE64_V_M4_MASK
    11U,	// PseudoVSSE64_V_M8
    11U,	// PseudoVSSE64_V_M8_MASK
    11U,	// PseudoVSSE8_V_M1
    11U,	// PseudoVSSE8_V_M1_MASK
    11U,	// PseudoVSSE8_V_M2
    11U,	// PseudoVSSE8_V_M2_MASK
    11U,	// PseudoVSSE8_V_M4
    11U,	// PseudoVSSE8_V_M4_MASK
    11U,	// PseudoVSSE8_V_M8
    11U,	// PseudoVSSE8_V_M8_MASK
    11U,	// PseudoVSSE8_V_MF2
    11U,	// PseudoVSSE8_V_MF2_MASK
    11U,	// PseudoVSSE8_V_MF4
    11U,	// PseudoVSSE8_V_MF4_MASK
    11U,	// PseudoVSSE8_V_MF8
    11U,	// PseudoVSSE8_V_MF8_MASK
    11U,	// PseudoVSSEG2E16_V_M1
    11U,	// PseudoVSSEG2E16_V_M1_MASK
    11U,	// PseudoVSSEG2E16_V_M2
    11U,	// PseudoVSSEG2E16_V_M2_MASK
    11U,	// PseudoVSSEG2E16_V_M4
    11U,	// PseudoVSSEG2E16_V_M4_MASK
    11U,	// PseudoVSSEG2E16_V_MF2
    11U,	// PseudoVSSEG2E16_V_MF2_MASK
    11U,	// PseudoVSSEG2E16_V_MF4
    11U,	// PseudoVSSEG2E16_V_MF4_MASK
    11U,	// PseudoVSSEG2E32_V_M1
    11U,	// PseudoVSSEG2E32_V_M1_MASK
    11U,	// PseudoVSSEG2E32_V_M2
    11U,	// PseudoVSSEG2E32_V_M2_MASK
    11U,	// PseudoVSSEG2E32_V_M4
    11U,	// PseudoVSSEG2E32_V_M4_MASK
    11U,	// PseudoVSSEG2E32_V_MF2
    11U,	// PseudoVSSEG2E32_V_MF2_MASK
    11U,	// PseudoVSSEG2E64_V_M1
    11U,	// PseudoVSSEG2E64_V_M1_MASK
    11U,	// PseudoVSSEG2E64_V_M2
    11U,	// PseudoVSSEG2E64_V_M2_MASK
    11U,	// PseudoVSSEG2E64_V_M4
    11U,	// PseudoVSSEG2E64_V_M4_MASK
    11U,	// PseudoVSSEG2E8_V_M1
    11U,	// PseudoVSSEG2E8_V_M1_MASK
    11U,	// PseudoVSSEG2E8_V_M2
    11U,	// PseudoVSSEG2E8_V_M2_MASK
    11U,	// PseudoVSSEG2E8_V_M4
    11U,	// PseudoVSSEG2E8_V_M4_MASK
    11U,	// PseudoVSSEG2E8_V_MF2
    11U,	// PseudoVSSEG2E8_V_MF2_MASK
    11U,	// PseudoVSSEG2E8_V_MF4
    11U,	// PseudoVSSEG2E8_V_MF4_MASK
    11U,	// PseudoVSSEG2E8_V_MF8
    11U,	// PseudoVSSEG2E8_V_MF8_MASK
    11U,	// PseudoVSSEG3E16_V_M1
    11U,	// PseudoVSSEG3E16_V_M1_MASK
    11U,	// PseudoVSSEG3E16_V_M2
    11U,	// PseudoVSSEG3E16_V_M2_MASK
    11U,	// PseudoVSSEG3E16_V_MF2
    11U,	// PseudoVSSEG3E16_V_MF2_MASK
    11U,	// PseudoVSSEG3E16_V_MF4
    11U,	// PseudoVSSEG3E16_V_MF4_MASK
    11U,	// PseudoVSSEG3E32_V_M1
    11U,	// PseudoVSSEG3E32_V_M1_MASK
    11U,	// PseudoVSSEG3E32_V_M2
    11U,	// PseudoVSSEG3E32_V_M2_MASK
    11U,	// PseudoVSSEG3E32_V_MF2
    11U,	// PseudoVSSEG3E32_V_MF2_MASK
    11U,	// PseudoVSSEG3E64_V_M1
    11U,	// PseudoVSSEG3E64_V_M1_MASK
    11U,	// PseudoVSSEG3E64_V_M2
    11U,	// PseudoVSSEG3E64_V_M2_MASK
    11U,	// PseudoVSSEG3E8_V_M1
    11U,	// PseudoVSSEG3E8_V_M1_MASK
    11U,	// PseudoVSSEG3E8_V_M2
    11U,	// PseudoVSSEG3E8_V_M2_MASK
    11U,	// PseudoVSSEG3E8_V_MF2
    11U,	// PseudoVSSEG3E8_V_MF2_MASK
    11U,	// PseudoVSSEG3E8_V_MF4
    11U,	// PseudoVSSEG3E8_V_MF4_MASK
    11U,	// PseudoVSSEG3E8_V_MF8
    11U,	// PseudoVSSEG3E8_V_MF8_MASK
    11U,	// PseudoVSSEG4E16_V_M1
    11U,	// PseudoVSSEG4E16_V_M1_MASK
    11U,	// PseudoVSSEG4E16_V_M2
    11U,	// PseudoVSSEG4E16_V_M2_MASK
    11U,	// PseudoVSSEG4E16_V_MF2
    11U,	// PseudoVSSEG4E16_V_MF2_MASK
    11U,	// PseudoVSSEG4E16_V_MF4
    11U,	// PseudoVSSEG4E16_V_MF4_MASK
    11U,	// PseudoVSSEG4E32_V_M1
    11U,	// PseudoVSSEG4E32_V_M1_MASK
    11U,	// PseudoVSSEG4E32_V_M2
    11U,	// PseudoVSSEG4E32_V_M2_MASK
    11U,	// PseudoVSSEG4E32_V_MF2
    11U,	// PseudoVSSEG4E32_V_MF2_MASK
    11U,	// PseudoVSSEG4E64_V_M1
    11U,	// PseudoVSSEG4E64_V_M1_MASK
    11U,	// PseudoVSSEG4E64_V_M2
    11U,	// PseudoVSSEG4E64_V_M2_MASK
    11U,	// PseudoVSSEG4E8_V_M1
    11U,	// PseudoVSSEG4E8_V_M1_MASK
    11U,	// PseudoVSSEG4E8_V_M2
    11U,	// PseudoVSSEG4E8_V_M2_MASK
    11U,	// PseudoVSSEG4E8_V_MF2
    11U,	// PseudoVSSEG4E8_V_MF2_MASK
    11U,	// PseudoVSSEG4E8_V_MF4
    11U,	// PseudoVSSEG4E8_V_MF4_MASK
    11U,	// PseudoVSSEG4E8_V_MF8
    11U,	// PseudoVSSEG4E8_V_MF8_MASK
    11U,	// PseudoVSSEG5E16_V_M1
    11U,	// PseudoVSSEG5E16_V_M1_MASK
    11U,	// PseudoVSSEG5E16_V_MF2
    11U,	// PseudoVSSEG5E16_V_MF2_MASK
    11U,	// PseudoVSSEG5E16_V_MF4
    11U,	// PseudoVSSEG5E16_V_MF4_MASK
    11U,	// PseudoVSSEG5E32_V_M1
    11U,	// PseudoVSSEG5E32_V_M1_MASK
    11U,	// PseudoVSSEG5E32_V_MF2
    11U,	// PseudoVSSEG5E32_V_MF2_MASK
    11U,	// PseudoVSSEG5E64_V_M1
    11U,	// PseudoVSSEG5E64_V_M1_MASK
    11U,	// PseudoVSSEG5E8_V_M1
    11U,	// PseudoVSSEG5E8_V_M1_MASK
    11U,	// PseudoVSSEG5E8_V_MF2
    11U,	// PseudoVSSEG5E8_V_MF2_MASK
    11U,	// PseudoVSSEG5E8_V_MF4
    11U,	// PseudoVSSEG5E8_V_MF4_MASK
    11U,	// PseudoVSSEG5E8_V_MF8
    11U,	// PseudoVSSEG5E8_V_MF8_MASK
    11U,	// PseudoVSSEG6E16_V_M1
    11U,	// PseudoVSSEG6E16_V_M1_MASK
    11U,	// PseudoVSSEG6E16_V_MF2
    11U,	// PseudoVSSEG6E16_V_MF2_MASK
    11U,	// PseudoVSSEG6E16_V_MF4
    11U,	// PseudoVSSEG6E16_V_MF4_MASK
    11U,	// PseudoVSSEG6E32_V_M1
    11U,	// PseudoVSSEG6E32_V_M1_MASK
    11U,	// PseudoVSSEG6E32_V_MF2
    11U,	// PseudoVSSEG6E32_V_MF2_MASK
    11U,	// PseudoVSSEG6E64_V_M1
    11U,	// PseudoVSSEG6E64_V_M1_MASK
    11U,	// PseudoVSSEG6E8_V_M1
    11U,	// PseudoVSSEG6E8_V_M1_MASK
    11U,	// PseudoVSSEG6E8_V_MF2
    11U,	// PseudoVSSEG6E8_V_MF2_MASK
    11U,	// PseudoVSSEG6E8_V_MF4
    11U,	// PseudoVSSEG6E8_V_MF4_MASK
    11U,	// PseudoVSSEG6E8_V_MF8
    11U,	// PseudoVSSEG6E8_V_MF8_MASK
    11U,	// PseudoVSSEG7E16_V_M1
    11U,	// PseudoVSSEG7E16_V_M1_MASK
    11U,	// PseudoVSSEG7E16_V_MF2
    11U,	// PseudoVSSEG7E16_V_MF2_MASK
    11U,	// PseudoVSSEG7E16_V_MF4
    11U,	// PseudoVSSEG7E16_V_MF4_MASK
    11U,	// PseudoVSSEG7E32_V_M1
    11U,	// PseudoVSSEG7E32_V_M1_MASK
    11U,	// PseudoVSSEG7E32_V_MF2
    11U,	// PseudoVSSEG7E32_V_MF2_MASK
    11U,	// PseudoVSSEG7E64_V_M1
    11U,	// PseudoVSSEG7E64_V_M1_MASK
    11U,	// PseudoVSSEG7E8_V_M1
    11U,	// PseudoVSSEG7E8_V_M1_MASK
    11U,	// PseudoVSSEG7E8_V_MF2
    11U,	// PseudoVSSEG7E8_V_MF2_MASK
    11U,	// PseudoVSSEG7E8_V_MF4
    11U,	// PseudoVSSEG7E8_V_MF4_MASK
    11U,	// PseudoVSSEG7E8_V_MF8
    11U,	// PseudoVSSEG7E8_V_MF8_MASK
    11U,	// PseudoVSSEG8E16_V_M1
    11U,	// PseudoVSSEG8E16_V_M1_MASK
    11U,	// PseudoVSSEG8E16_V_MF2
    11U,	// PseudoVSSEG8E16_V_MF2_MASK
    11U,	// PseudoVSSEG8E16_V_MF4
    11U,	// PseudoVSSEG8E16_V_MF4_MASK
    11U,	// PseudoVSSEG8E32_V_M1
    11U,	// PseudoVSSEG8E32_V_M1_MASK
    11U,	// PseudoVSSEG8E32_V_MF2
    11U,	// PseudoVSSEG8E32_V_MF2_MASK
    11U,	// PseudoVSSEG8E64_V_M1
    11U,	// PseudoVSSEG8E64_V_M1_MASK
    11U,	// PseudoVSSEG8E8_V_M1
    11U,	// PseudoVSSEG8E8_V_M1_MASK
    11U,	// PseudoVSSEG8E8_V_MF2
    11U,	// PseudoVSSEG8E8_V_MF2_MASK
    11U,	// PseudoVSSEG8E8_V_MF4
    11U,	// PseudoVSSEG8E8_V_MF4_MASK
    11U,	// PseudoVSSEG8E8_V_MF8
    11U,	// PseudoVSSEG8E8_V_MF8_MASK
    11U,	// PseudoVSSRA_VI_M1
    11U,	// PseudoVSSRA_VI_M1_MASK
    11U,	// PseudoVSSRA_VI_M2
    11U,	// PseudoVSSRA_VI_M2_MASK
    11U,	// PseudoVSSRA_VI_M4
    11U,	// PseudoVSSRA_VI_M4_MASK
    11U,	// PseudoVSSRA_VI_M8
    11U,	// PseudoVSSRA_VI_M8_MASK
    11U,	// PseudoVSSRA_VI_MF2
    11U,	// PseudoVSSRA_VI_MF2_MASK
    11U,	// PseudoVSSRA_VI_MF4
    11U,	// PseudoVSSRA_VI_MF4_MASK
    11U,	// PseudoVSSRA_VI_MF8
    11U,	// PseudoVSSRA_VI_MF8_MASK
    11U,	// PseudoVSSRA_VV_M1
    11U,	// PseudoVSSRA_VV_M1_MASK
    11U,	// PseudoVSSRA_VV_M2
    11U,	// PseudoVSSRA_VV_M2_MASK
    11U,	// PseudoVSSRA_VV_M4
    11U,	// PseudoVSSRA_VV_M4_MASK
    11U,	// PseudoVSSRA_VV_M8
    11U,	// PseudoVSSRA_VV_M8_MASK
    11U,	// PseudoVSSRA_VV_MF2
    11U,	// PseudoVSSRA_VV_MF2_MASK
    11U,	// PseudoVSSRA_VV_MF4
    11U,	// PseudoVSSRA_VV_MF4_MASK
    11U,	// PseudoVSSRA_VV_MF8
    11U,	// PseudoVSSRA_VV_MF8_MASK
    11U,	// PseudoVSSRA_VX_M1
    11U,	// PseudoVSSRA_VX_M1_MASK
    11U,	// PseudoVSSRA_VX_M2
    11U,	// PseudoVSSRA_VX_M2_MASK
    11U,	// PseudoVSSRA_VX_M4
    11U,	// PseudoVSSRA_VX_M4_MASK
    11U,	// PseudoVSSRA_VX_M8
    11U,	// PseudoVSSRA_VX_M8_MASK
    11U,	// PseudoVSSRA_VX_MF2
    11U,	// PseudoVSSRA_VX_MF2_MASK
    11U,	// PseudoVSSRA_VX_MF4
    11U,	// PseudoVSSRA_VX_MF4_MASK
    11U,	// PseudoVSSRA_VX_MF8
    11U,	// PseudoVSSRA_VX_MF8_MASK
    11U,	// PseudoVSSRL_VI_M1
    11U,	// PseudoVSSRL_VI_M1_MASK
    11U,	// PseudoVSSRL_VI_M2
    11U,	// PseudoVSSRL_VI_M2_MASK
    11U,	// PseudoVSSRL_VI_M4
    11U,	// PseudoVSSRL_VI_M4_MASK
    11U,	// PseudoVSSRL_VI_M8
    11U,	// PseudoVSSRL_VI_M8_MASK
    11U,	// PseudoVSSRL_VI_MF2
    11U,	// PseudoVSSRL_VI_MF2_MASK
    11U,	// PseudoVSSRL_VI_MF4
    11U,	// PseudoVSSRL_VI_MF4_MASK
    11U,	// PseudoVSSRL_VI_MF8
    11U,	// PseudoVSSRL_VI_MF8_MASK
    11U,	// PseudoVSSRL_VV_M1
    11U,	// PseudoVSSRL_VV_M1_MASK
    11U,	// PseudoVSSRL_VV_M2
    11U,	// PseudoVSSRL_VV_M2_MASK
    11U,	// PseudoVSSRL_VV_M4
    11U,	// PseudoVSSRL_VV_M4_MASK
    11U,	// PseudoVSSRL_VV_M8
    11U,	// PseudoVSSRL_VV_M8_MASK
    11U,	// PseudoVSSRL_VV_MF2
    11U,	// PseudoVSSRL_VV_MF2_MASK
    11U,	// PseudoVSSRL_VV_MF4
    11U,	// PseudoVSSRL_VV_MF4_MASK
    11U,	// PseudoVSSRL_VV_MF8
    11U,	// PseudoVSSRL_VV_MF8_MASK
    11U,	// PseudoVSSRL_VX_M1
    11U,	// PseudoVSSRL_VX_M1_MASK
    11U,	// PseudoVSSRL_VX_M2
    11U,	// PseudoVSSRL_VX_M2_MASK
    11U,	// PseudoVSSRL_VX_M4
    11U,	// PseudoVSSRL_VX_M4_MASK
    11U,	// PseudoVSSRL_VX_M8
    11U,	// PseudoVSSRL_VX_M8_MASK
    11U,	// PseudoVSSRL_VX_MF2
    11U,	// PseudoVSSRL_VX_MF2_MASK
    11U,	// PseudoVSSRL_VX_MF4
    11U,	// PseudoVSSRL_VX_MF4_MASK
    11U,	// PseudoVSSRL_VX_MF8
    11U,	// PseudoVSSRL_VX_MF8_MASK
    11U,	// PseudoVSSSEG2E16_V_M1
    11U,	// PseudoVSSSEG2E16_V_M1_MASK
    11U,	// PseudoVSSSEG2E16_V_M2
    11U,	// PseudoVSSSEG2E16_V_M2_MASK
    11U,	// PseudoVSSSEG2E16_V_M4
    11U,	// PseudoVSSSEG2E16_V_M4_MASK
    11U,	// PseudoVSSSEG2E16_V_MF2
    11U,	// PseudoVSSSEG2E16_V_MF2_MASK
    11U,	// PseudoVSSSEG2E16_V_MF4
    11U,	// PseudoVSSSEG2E16_V_MF4_MASK
    11U,	// PseudoVSSSEG2E32_V_M1
    11U,	// PseudoVSSSEG2E32_V_M1_MASK
    11U,	// PseudoVSSSEG2E32_V_M2
    11U,	// PseudoVSSSEG2E32_V_M2_MASK
    11U,	// PseudoVSSSEG2E32_V_M4
    11U,	// PseudoVSSSEG2E32_V_M4_MASK
    11U,	// PseudoVSSSEG2E32_V_MF2
    11U,	// PseudoVSSSEG2E32_V_MF2_MASK
    11U,	// PseudoVSSSEG2E64_V_M1
    11U,	// PseudoVSSSEG2E64_V_M1_MASK
    11U,	// PseudoVSSSEG2E64_V_M2
    11U,	// PseudoVSSSEG2E64_V_M2_MASK
    11U,	// PseudoVSSSEG2E64_V_M4
    11U,	// PseudoVSSSEG2E64_V_M4_MASK
    11U,	// PseudoVSSSEG2E8_V_M1
    11U,	// PseudoVSSSEG2E8_V_M1_MASK
    11U,	// PseudoVSSSEG2E8_V_M2
    11U,	// PseudoVSSSEG2E8_V_M2_MASK
    11U,	// PseudoVSSSEG2E8_V_M4
    11U,	// PseudoVSSSEG2E8_V_M4_MASK
    11U,	// PseudoVSSSEG2E8_V_MF2
    11U,	// PseudoVSSSEG2E8_V_MF2_MASK
    11U,	// PseudoVSSSEG2E8_V_MF4
    11U,	// PseudoVSSSEG2E8_V_MF4_MASK
    11U,	// PseudoVSSSEG2E8_V_MF8
    11U,	// PseudoVSSSEG2E8_V_MF8_MASK
    11U,	// PseudoVSSSEG3E16_V_M1
    11U,	// PseudoVSSSEG3E16_V_M1_MASK
    11U,	// PseudoVSSSEG3E16_V_M2
    11U,	// PseudoVSSSEG3E16_V_M2_MASK
    11U,	// PseudoVSSSEG3E16_V_MF2
    11U,	// PseudoVSSSEG3E16_V_MF2_MASK
    11U,	// PseudoVSSSEG3E16_V_MF4
    11U,	// PseudoVSSSEG3E16_V_MF4_MASK
    11U,	// PseudoVSSSEG3E32_V_M1
    11U,	// PseudoVSSSEG3E32_V_M1_MASK
    11U,	// PseudoVSSSEG3E32_V_M2
    11U,	// PseudoVSSSEG3E32_V_M2_MASK
    11U,	// PseudoVSSSEG3E32_V_MF2
    11U,	// PseudoVSSSEG3E32_V_MF2_MASK
    11U,	// PseudoVSSSEG3E64_V_M1
    11U,	// PseudoVSSSEG3E64_V_M1_MASK
    11U,	// PseudoVSSSEG3E64_V_M2
    11U,	// PseudoVSSSEG3E64_V_M2_MASK
    11U,	// PseudoVSSSEG3E8_V_M1
    11U,	// PseudoVSSSEG3E8_V_M1_MASK
    11U,	// PseudoVSSSEG3E8_V_M2
    11U,	// PseudoVSSSEG3E8_V_M2_MASK
    11U,	// PseudoVSSSEG3E8_V_MF2
    11U,	// PseudoVSSSEG3E8_V_MF2_MASK
    11U,	// PseudoVSSSEG3E8_V_MF4
    11U,	// PseudoVSSSEG3E8_V_MF4_MASK
    11U,	// PseudoVSSSEG3E8_V_MF8
    11U,	// PseudoVSSSEG3E8_V_MF8_MASK
    11U,	// PseudoVSSSEG4E16_V_M1
    11U,	// PseudoVSSSEG4E16_V_M1_MASK
    11U,	// PseudoVSSSEG4E16_V_M2
    11U,	// PseudoVSSSEG4E16_V_M2_MASK
    11U,	// PseudoVSSSEG4E16_V_MF2
    11U,	// PseudoVSSSEG4E16_V_MF2_MASK
    11U,	// PseudoVSSSEG4E16_V_MF4
    11U,	// PseudoVSSSEG4E16_V_MF4_MASK
    11U,	// PseudoVSSSEG4E32_V_M1
    11U,	// PseudoVSSSEG4E32_V_M1_MASK
    11U,	// PseudoVSSSEG4E32_V_M2
    11U,	// PseudoVSSSEG4E32_V_M2_MASK
    11U,	// PseudoVSSSEG4E32_V_MF2
    11U,	// PseudoVSSSEG4E32_V_MF2_MASK
    11U,	// PseudoVSSSEG4E64_V_M1
    11U,	// PseudoVSSSEG4E64_V_M1_MASK
    11U,	// PseudoVSSSEG4E64_V_M2
    11U,	// PseudoVSSSEG4E64_V_M2_MASK
    11U,	// PseudoVSSSEG4E8_V_M1
    11U,	// PseudoVSSSEG4E8_V_M1_MASK
    11U,	// PseudoVSSSEG4E8_V_M2
    11U,	// PseudoVSSSEG4E8_V_M2_MASK
    11U,	// PseudoVSSSEG4E8_V_MF2
    11U,	// PseudoVSSSEG4E8_V_MF2_MASK
    11U,	// PseudoVSSSEG4E8_V_MF4
    11U,	// PseudoVSSSEG4E8_V_MF4_MASK
    11U,	// PseudoVSSSEG4E8_V_MF8
    11U,	// PseudoVSSSEG4E8_V_MF8_MASK
    11U,	// PseudoVSSSEG5E16_V_M1
    11U,	// PseudoVSSSEG5E16_V_M1_MASK
    11U,	// PseudoVSSSEG5E16_V_MF2
    11U,	// PseudoVSSSEG5E16_V_MF2_MASK
    11U,	// PseudoVSSSEG5E16_V_MF4
    11U,	// PseudoVSSSEG5E16_V_MF4_MASK
    11U,	// PseudoVSSSEG5E32_V_M1
    11U,	// PseudoVSSSEG5E32_V_M1_MASK
    11U,	// PseudoVSSSEG5E32_V_MF2
    11U,	// PseudoVSSSEG5E32_V_MF2_MASK
    11U,	// PseudoVSSSEG5E64_V_M1
    11U,	// PseudoVSSSEG5E64_V_M1_MASK
    11U,	// PseudoVSSSEG5E8_V_M1
    11U,	// PseudoVSSSEG5E8_V_M1_MASK
    11U,	// PseudoVSSSEG5E8_V_MF2
    11U,	// PseudoVSSSEG5E8_V_MF2_MASK
    11U,	// PseudoVSSSEG5E8_V_MF4
    11U,	// PseudoVSSSEG5E8_V_MF4_MASK
    11U,	// PseudoVSSSEG5E8_V_MF8
    11U,	// PseudoVSSSEG5E8_V_MF8_MASK
    11U,	// PseudoVSSSEG6E16_V_M1
    11U,	// PseudoVSSSEG6E16_V_M1_MASK
    11U,	// PseudoVSSSEG6E16_V_MF2
    11U,	// PseudoVSSSEG6E16_V_MF2_MASK
    11U,	// PseudoVSSSEG6E16_V_MF4
    11U,	// PseudoVSSSEG6E16_V_MF4_MASK
    11U,	// PseudoVSSSEG6E32_V_M1
    11U,	// PseudoVSSSEG6E32_V_M1_MASK
    11U,	// PseudoVSSSEG6E32_V_MF2
    11U,	// PseudoVSSSEG6E32_V_MF2_MASK
    11U,	// PseudoVSSSEG6E64_V_M1
    11U,	// PseudoVSSSEG6E64_V_M1_MASK
    11U,	// PseudoVSSSEG6E8_V_M1
    11U,	// PseudoVSSSEG6E8_V_M1_MASK
    11U,	// PseudoVSSSEG6E8_V_MF2
    11U,	// PseudoVSSSEG6E8_V_MF2_MASK
    11U,	// PseudoVSSSEG6E8_V_MF4
    11U,	// PseudoVSSSEG6E8_V_MF4_MASK
    11U,	// PseudoVSSSEG6E8_V_MF8
    11U,	// PseudoVSSSEG6E8_V_MF8_MASK
    11U,	// PseudoVSSSEG7E16_V_M1
    11U,	// PseudoVSSSEG7E16_V_M1_MASK
    11U,	// PseudoVSSSEG7E16_V_MF2
    11U,	// PseudoVSSSEG7E16_V_MF2_MASK
    11U,	// PseudoVSSSEG7E16_V_MF4
    11U,	// PseudoVSSSEG7E16_V_MF4_MASK
    11U,	// PseudoVSSSEG7E32_V_M1
    11U,	// PseudoVSSSEG7E32_V_M1_MASK
    11U,	// PseudoVSSSEG7E32_V_MF2
    11U,	// PseudoVSSSEG7E32_V_MF2_MASK
    11U,	// PseudoVSSSEG7E64_V_M1
    11U,	// PseudoVSSSEG7E64_V_M1_MASK
    11U,	// PseudoVSSSEG7E8_V_M1
    11U,	// PseudoVSSSEG7E8_V_M1_MASK
    11U,	// PseudoVSSSEG7E8_V_MF2
    11U,	// PseudoVSSSEG7E8_V_MF2_MASK
    11U,	// PseudoVSSSEG7E8_V_MF4
    11U,	// PseudoVSSSEG7E8_V_MF4_MASK
    11U,	// PseudoVSSSEG7E8_V_MF8
    11U,	// PseudoVSSSEG7E8_V_MF8_MASK
    11U,	// PseudoVSSSEG8E16_V_M1
    11U,	// PseudoVSSSEG8E16_V_M1_MASK
    11U,	// PseudoVSSSEG8E16_V_MF2
    11U,	// PseudoVSSSEG8E16_V_MF2_MASK
    11U,	// PseudoVSSSEG8E16_V_MF4
    11U,	// PseudoVSSSEG8E16_V_MF4_MASK
    11U,	// PseudoVSSSEG8E32_V_M1
    11U,	// PseudoVSSSEG8E32_V_M1_MASK
    11U,	// PseudoVSSSEG8E32_V_MF2
    11U,	// PseudoVSSSEG8E32_V_MF2_MASK
    11U,	// PseudoVSSSEG8E64_V_M1
    11U,	// PseudoVSSSEG8E64_V_M1_MASK
    11U,	// PseudoVSSSEG8E8_V_M1
    11U,	// PseudoVSSSEG8E8_V_M1_MASK
    11U,	// PseudoVSSSEG8E8_V_MF2
    11U,	// PseudoVSSSEG8E8_V_MF2_MASK
    11U,	// PseudoVSSSEG8E8_V_MF4
    11U,	// PseudoVSSSEG8E8_V_MF4_MASK
    11U,	// PseudoVSSSEG8E8_V_MF8
    11U,	// PseudoVSSSEG8E8_V_MF8_MASK
    11U,	// PseudoVSSUBU_VV_M1
    11U,	// PseudoVSSUBU_VV_M1_MASK
    11U,	// PseudoVSSUBU_VV_M2
    11U,	// PseudoVSSUBU_VV_M2_MASK
    11U,	// PseudoVSSUBU_VV_M4
    11U,	// PseudoVSSUBU_VV_M4_MASK
    11U,	// PseudoVSSUBU_VV_M8
    11U,	// PseudoVSSUBU_VV_M8_MASK
    11U,	// PseudoVSSUBU_VV_MF2
    11U,	// PseudoVSSUBU_VV_MF2_MASK
    11U,	// PseudoVSSUBU_VV_MF4
    11U,	// PseudoVSSUBU_VV_MF4_MASK
    11U,	// PseudoVSSUBU_VV_MF8
    11U,	// PseudoVSSUBU_VV_MF8_MASK
    11U,	// PseudoVSSUBU_VX_M1
    11U,	// PseudoVSSUBU_VX_M1_MASK
    11U,	// PseudoVSSUBU_VX_M2
    11U,	// PseudoVSSUBU_VX_M2_MASK
    11U,	// PseudoVSSUBU_VX_M4
    11U,	// PseudoVSSUBU_VX_M4_MASK
    11U,	// PseudoVSSUBU_VX_M8
    11U,	// PseudoVSSUBU_VX_M8_MASK
    11U,	// PseudoVSSUBU_VX_MF2
    11U,	// PseudoVSSUBU_VX_MF2_MASK
    11U,	// PseudoVSSUBU_VX_MF4
    11U,	// PseudoVSSUBU_VX_MF4_MASK
    11U,	// PseudoVSSUBU_VX_MF8
    11U,	// PseudoVSSUBU_VX_MF8_MASK
    11U,	// PseudoVSSUB_VV_M1
    11U,	// PseudoVSSUB_VV_M1_MASK
    11U,	// PseudoVSSUB_VV_M2
    11U,	// PseudoVSSUB_VV_M2_MASK
    11U,	// PseudoVSSUB_VV_M4
    11U,	// PseudoVSSUB_VV_M4_MASK
    11U,	// PseudoVSSUB_VV_M8
    11U,	// PseudoVSSUB_VV_M8_MASK
    11U,	// PseudoVSSUB_VV_MF2
    11U,	// PseudoVSSUB_VV_MF2_MASK
    11U,	// PseudoVSSUB_VV_MF4
    11U,	// PseudoVSSUB_VV_MF4_MASK
    11U,	// PseudoVSSUB_VV_MF8
    11U,	// PseudoVSSUB_VV_MF8_MASK
    11U,	// PseudoVSSUB_VX_M1
    11U,	// PseudoVSSUB_VX_M1_MASK
    11U,	// PseudoVSSUB_VX_M2
    11U,	// PseudoVSSUB_VX_M2_MASK
    11U,	// PseudoVSSUB_VX_M4
    11U,	// PseudoVSSUB_VX_M4_MASK
    11U,	// PseudoVSSUB_VX_M8
    11U,	// PseudoVSSUB_VX_M8_MASK
    11U,	// PseudoVSSUB_VX_MF2
    11U,	// PseudoVSSUB_VX_MF2_MASK
    11U,	// PseudoVSSUB_VX_MF4
    11U,	// PseudoVSSUB_VX_MF4_MASK
    11U,	// PseudoVSSUB_VX_MF8
    11U,	// PseudoVSSUB_VX_MF8_MASK
    11U,	// PseudoVSUB_VV_M1
    11U,	// PseudoVSUB_VV_M1_MASK
    11U,	// PseudoVSUB_VV_M2
    11U,	// PseudoVSUB_VV_M2_MASK
    11U,	// PseudoVSUB_VV_M4
    11U,	// PseudoVSUB_VV_M4_MASK
    11U,	// PseudoVSUB_VV_M8
    11U,	// PseudoVSUB_VV_M8_MASK
    11U,	// PseudoVSUB_VV_MF2
    11U,	// PseudoVSUB_VV_MF2_MASK
    11U,	// PseudoVSUB_VV_MF4
    11U,	// PseudoVSUB_VV_MF4_MASK
    11U,	// PseudoVSUB_VV_MF8
    11U,	// PseudoVSUB_VV_MF8_MASK
    11U,	// PseudoVSUB_VX_M1
    11U,	// PseudoVSUB_VX_M1_MASK
    11U,	// PseudoVSUB_VX_M2
    11U,	// PseudoVSUB_VX_M2_MASK
    11U,	// PseudoVSUB_VX_M4
    11U,	// PseudoVSUB_VX_M4_MASK
    11U,	// PseudoVSUB_VX_M8
    11U,	// PseudoVSUB_VX_M8_MASK
    11U,	// PseudoVSUB_VX_MF2
    11U,	// PseudoVSUB_VX_MF2_MASK
    11U,	// PseudoVSUB_VX_MF4
    11U,	// PseudoVSUB_VX_MF4_MASK
    11U,	// PseudoVSUB_VX_MF8
    11U,	// PseudoVSUB_VX_MF8_MASK
    11U,	// PseudoVSUXEI16_V_M1_M1
    11U,	// PseudoVSUXEI16_V_M1_M1_MASK
    11U,	// PseudoVSUXEI16_V_M1_M2
    11U,	// PseudoVSUXEI16_V_M1_M2_MASK
    11U,	// PseudoVSUXEI16_V_M1_M4
    11U,	// PseudoVSUXEI16_V_M1_M4_MASK
    11U,	// PseudoVSUXEI16_V_M1_MF2
    11U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXEI16_V_M2_M1
    11U,	// PseudoVSUXEI16_V_M2_M1_MASK
    11U,	// PseudoVSUXEI16_V_M2_M2
    11U,	// PseudoVSUXEI16_V_M2_M2_MASK
    11U,	// PseudoVSUXEI16_V_M2_M4
    11U,	// PseudoVSUXEI16_V_M2_M4_MASK
    11U,	// PseudoVSUXEI16_V_M2_M8
    11U,	// PseudoVSUXEI16_V_M2_M8_MASK
    11U,	// PseudoVSUXEI16_V_M4_M2
    11U,	// PseudoVSUXEI16_V_M4_M2_MASK
    11U,	// PseudoVSUXEI16_V_M4_M4
    11U,	// PseudoVSUXEI16_V_M4_M4_MASK
    11U,	// PseudoVSUXEI16_V_M4_M8
    11U,	// PseudoVSUXEI16_V_M4_M8_MASK
    11U,	// PseudoVSUXEI16_V_M8_M4
    11U,	// PseudoVSUXEI16_V_M8_M4_MASK
    11U,	// PseudoVSUXEI16_V_M8_M8
    11U,	// PseudoVSUXEI16_V_M8_M8_MASK
    11U,	// PseudoVSUXEI16_V_MF2_M1
    11U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXEI16_V_MF2_M2
    11U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    11U,	// PseudoVSUXEI16_V_MF2_MF2
    11U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXEI16_V_MF2_MF4
    11U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXEI16_V_MF4_M1
    11U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXEI16_V_MF4_MF2
    11U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXEI16_V_MF4_MF4
    11U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXEI16_V_MF4_MF8
    11U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXEI32_V_M1_M1
    11U,	// PseudoVSUXEI32_V_M1_M1_MASK
    11U,	// PseudoVSUXEI32_V_M1_M2
    11U,	// PseudoVSUXEI32_V_M1_M2_MASK
    11U,	// PseudoVSUXEI32_V_M1_MF2
    11U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXEI32_V_M1_MF4
    11U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXEI32_V_M2_M1
    11U,	// PseudoVSUXEI32_V_M2_M1_MASK
    11U,	// PseudoVSUXEI32_V_M2_M2
    11U,	// PseudoVSUXEI32_V_M2_M2_MASK
    11U,	// PseudoVSUXEI32_V_M2_M4
    11U,	// PseudoVSUXEI32_V_M2_M4_MASK
    11U,	// PseudoVSUXEI32_V_M2_MF2
    11U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXEI32_V_M4_M1
    11U,	// PseudoVSUXEI32_V_M4_M1_MASK
    11U,	// PseudoVSUXEI32_V_M4_M2
    11U,	// PseudoVSUXEI32_V_M4_M2_MASK
    11U,	// PseudoVSUXEI32_V_M4_M4
    11U,	// PseudoVSUXEI32_V_M4_M4_MASK
    11U,	// PseudoVSUXEI32_V_M4_M8
    11U,	// PseudoVSUXEI32_V_M4_M8_MASK
    11U,	// PseudoVSUXEI32_V_M8_M2
    11U,	// PseudoVSUXEI32_V_M8_M2_MASK
    11U,	// PseudoVSUXEI32_V_M8_M4
    11U,	// PseudoVSUXEI32_V_M8_M4_MASK
    11U,	// PseudoVSUXEI32_V_M8_M8
    11U,	// PseudoVSUXEI32_V_M8_M8_MASK
    11U,	// PseudoVSUXEI32_V_MF2_M1
    11U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXEI32_V_MF2_MF2
    11U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXEI32_V_MF2_MF4
    11U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXEI32_V_MF2_MF8
    11U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXEI64_V_M1_M1
    11U,	// PseudoVSUXEI64_V_M1_M1_MASK
    11U,	// PseudoVSUXEI64_V_M1_MF2
    11U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXEI64_V_M1_MF4
    11U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXEI64_V_M1_MF8
    11U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXEI64_V_M2_M1
    11U,	// PseudoVSUXEI64_V_M2_M1_MASK
    11U,	// PseudoVSUXEI64_V_M2_M2
    11U,	// PseudoVSUXEI64_V_M2_M2_MASK
    11U,	// PseudoVSUXEI64_V_M2_MF2
    11U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXEI64_V_M2_MF4
    11U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXEI64_V_M4_M1
    11U,	// PseudoVSUXEI64_V_M4_M1_MASK
    11U,	// PseudoVSUXEI64_V_M4_M2
    11U,	// PseudoVSUXEI64_V_M4_M2_MASK
    11U,	// PseudoVSUXEI64_V_M4_M4
    11U,	// PseudoVSUXEI64_V_M4_M4_MASK
    11U,	// PseudoVSUXEI64_V_M4_MF2
    11U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXEI64_V_M8_M1
    11U,	// PseudoVSUXEI64_V_M8_M1_MASK
    11U,	// PseudoVSUXEI64_V_M8_M2
    11U,	// PseudoVSUXEI64_V_M8_M2_MASK
    11U,	// PseudoVSUXEI64_V_M8_M4
    11U,	// PseudoVSUXEI64_V_M8_M4_MASK
    11U,	// PseudoVSUXEI64_V_M8_M8
    11U,	// PseudoVSUXEI64_V_M8_M8_MASK
    11U,	// PseudoVSUXEI8_V_M1_M1
    11U,	// PseudoVSUXEI8_V_M1_M1_MASK
    11U,	// PseudoVSUXEI8_V_M1_M2
    11U,	// PseudoVSUXEI8_V_M1_M2_MASK
    11U,	// PseudoVSUXEI8_V_M1_M4
    11U,	// PseudoVSUXEI8_V_M1_M4_MASK
    11U,	// PseudoVSUXEI8_V_M1_M8
    11U,	// PseudoVSUXEI8_V_M1_M8_MASK
    11U,	// PseudoVSUXEI8_V_M2_M2
    11U,	// PseudoVSUXEI8_V_M2_M2_MASK
    11U,	// PseudoVSUXEI8_V_M2_M4
    11U,	// PseudoVSUXEI8_V_M2_M4_MASK
    11U,	// PseudoVSUXEI8_V_M2_M8
    11U,	// PseudoVSUXEI8_V_M2_M8_MASK
    11U,	// PseudoVSUXEI8_V_M4_M4
    11U,	// PseudoVSUXEI8_V_M4_M4_MASK
    11U,	// PseudoVSUXEI8_V_M4_M8
    11U,	// PseudoVSUXEI8_V_M4_M8_MASK
    11U,	// PseudoVSUXEI8_V_M8_M8
    11U,	// PseudoVSUXEI8_V_M8_M8_MASK
    11U,	// PseudoVSUXEI8_V_MF2_M1
    11U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXEI8_V_MF2_M2
    11U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    11U,	// PseudoVSUXEI8_V_MF2_M4
    11U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    11U,	// PseudoVSUXEI8_V_MF2_MF2
    11U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXEI8_V_MF4_M1
    11U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXEI8_V_MF4_M2
    11U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    11U,	// PseudoVSUXEI8_V_MF4_MF2
    11U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXEI8_V_MF4_MF4
    11U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXEI8_V_MF8_M1
    11U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXEI8_V_MF8_MF2
    11U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXEI8_V_MF8_MF4
    11U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXEI8_V_MF8_MF8
    11U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M1_M1
    11U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M1_M2
    11U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M1_M4
    11U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M2_M1
    11U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M2_M2
    11U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M2_M4
    11U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M4_M2
    11U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M4_M4
    11U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    11U,	// PseudoVSUXSEG2EI16_V_M8_M4
    11U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    11U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M1_M1
    11U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M1_M2
    11U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M2_M1
    11U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M2_M2
    11U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M2_M4
    11U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M4_M1
    11U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M4_M2
    11U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M4_M4
    11U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M8_M2
    11U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_M8_M4
    11U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    11U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M1_M1
    11U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M2_M1
    11U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M2_M2
    11U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M4_M1
    11U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M4_M2
    11U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M4_M4
    11U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M8_M1
    11U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M8_M2
    11U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    11U,	// PseudoVSUXSEG2EI64_V_M8_M4
    11U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_M1_M1
    11U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG2EI8_V_M1_M2
    11U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_M1_M4
    11U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_M2_M2
    11U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_M2_M4
    11U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_M4_M4
    11U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    11U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    11U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    11U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG3EI16_V_M1_M1
    11U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG3EI16_V_M1_M2
    11U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_M2_M1
    11U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG3EI16_V_M2_M2
    11U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_M4_M2
    11U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    11U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M1_M1
    11U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M1_M2
    11U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M2_M1
    11U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M2_M2
    11U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M4_M1
    11U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M4_M2
    11U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_M8_M2
    11U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M1_M1
    11U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M2_M1
    11U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M2_M2
    11U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M4_M1
    11U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M4_M2
    11U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M8_M1
    11U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG3EI64_V_M8_M2
    11U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_M1_M1
    11U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG3EI8_V_M1_M2
    11U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_M2_M2
    11U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    11U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    11U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG4EI16_V_M1_M1
    11U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG4EI16_V_M1_M2
    11U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_M2_M1
    11U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG4EI16_V_M2_M2
    11U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_M4_M2
    11U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    11U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M1_M1
    11U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M1_M2
    11U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M2_M1
    11U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M2_M2
    11U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M4_M1
    11U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M4_M2
    11U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_M8_M2
    11U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M1_M1
    11U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M2_M1
    11U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M2_M2
    11U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M4_M1
    11U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M4_M2
    11U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M8_M1
    11U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG4EI64_V_M8_M2
    11U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_M1_M1
    11U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG4EI8_V_M1_M2
    11U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_M2_M2
    11U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    11U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    11U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG5EI16_V_M1_M1
    11U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG5EI16_V_M2_M1
    11U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG5EI32_V_M1_M1
    11U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG5EI32_V_M2_M1
    11U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG5EI32_V_M4_M1
    11U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M1_M1
    11U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M2_M1
    11U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M4_M1
    11U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG5EI64_V_M8_M1
    11U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG5EI8_V_M1_M1
    11U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG6EI16_V_M1_M1
    11U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG6EI16_V_M2_M1
    11U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG6EI32_V_M1_M1
    11U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG6EI32_V_M2_M1
    11U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG6EI32_V_M4_M1
    11U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M1_M1
    11U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M2_M1
    11U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M4_M1
    11U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG6EI64_V_M8_M1
    11U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG6EI8_V_M1_M1
    11U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG7EI16_V_M1_M1
    11U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG7EI16_V_M2_M1
    11U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG7EI32_V_M1_M1
    11U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG7EI32_V_M2_M1
    11U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG7EI32_V_M4_M1
    11U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M1_M1
    11U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M2_M1
    11U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M4_M1
    11U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG7EI64_V_M8_M1
    11U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG7EI8_V_M1_M1
    11U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    11U,	// PseudoVSUXSEG8EI16_V_M1_M1
    11U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    11U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG8EI16_V_M2_M1
    11U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    11U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    11U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    11U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    11U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    11U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    11U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    11U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    11U,	// PseudoVSUXSEG8EI32_V_M1_M1
    11U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    11U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    11U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG8EI32_V_M2_M1
    11U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    11U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG8EI32_V_M4_M1
    11U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    11U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    11U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    11U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    11U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    11U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M1_M1
    11U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    11U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    11U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    11U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M2_M1
    11U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    11U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    11U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M4_M1
    11U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    11U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    11U,	// PseudoVSUXSEG8EI64_V_M8_M1
    11U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    11U,	// PseudoVSUXSEG8EI8_V_M1_M1
    11U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    11U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    11U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    11U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    11U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    11U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    11U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    11U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    11U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    11U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    11U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    11U,	// PseudoVWADDU_VV_M1
    11U,	// PseudoVWADDU_VV_M1_MASK
    11U,	// PseudoVWADDU_VV_M2
    11U,	// PseudoVWADDU_VV_M2_MASK
    11U,	// PseudoVWADDU_VV_M4
    11U,	// PseudoVWADDU_VV_M4_MASK
    11U,	// PseudoVWADDU_VV_MF2
    11U,	// PseudoVWADDU_VV_MF2_MASK
    11U,	// PseudoVWADDU_VV_MF4
    11U,	// PseudoVWADDU_VV_MF4_MASK
    11U,	// PseudoVWADDU_VV_MF8
    11U,	// PseudoVWADDU_VV_MF8_MASK
    11U,	// PseudoVWADDU_VX_M1
    11U,	// PseudoVWADDU_VX_M1_MASK
    11U,	// PseudoVWADDU_VX_M2
    11U,	// PseudoVWADDU_VX_M2_MASK
    11U,	// PseudoVWADDU_VX_M4
    11U,	// PseudoVWADDU_VX_M4_MASK
    11U,	// PseudoVWADDU_VX_MF2
    11U,	// PseudoVWADDU_VX_MF2_MASK
    11U,	// PseudoVWADDU_VX_MF4
    11U,	// PseudoVWADDU_VX_MF4_MASK
    11U,	// PseudoVWADDU_VX_MF8
    11U,	// PseudoVWADDU_VX_MF8_MASK
    11U,	// PseudoVWADDU_WV_M1
    11U,	// PseudoVWADDU_WV_M1_MASK
    11U,	// PseudoVWADDU_WV_M1_MASK_TIED
    11U,	// PseudoVWADDU_WV_M1_TIED
    11U,	// PseudoVWADDU_WV_M2
    11U,	// PseudoVWADDU_WV_M2_MASK
    11U,	// PseudoVWADDU_WV_M2_MASK_TIED
    11U,	// PseudoVWADDU_WV_M2_TIED
    11U,	// PseudoVWADDU_WV_M4
    11U,	// PseudoVWADDU_WV_M4_MASK
    11U,	// PseudoVWADDU_WV_M4_MASK_TIED
    11U,	// PseudoVWADDU_WV_M4_TIED
    11U,	// PseudoVWADDU_WV_MF2
    11U,	// PseudoVWADDU_WV_MF2_MASK
    11U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    11U,	// PseudoVWADDU_WV_MF2_TIED
    11U,	// PseudoVWADDU_WV_MF4
    11U,	// PseudoVWADDU_WV_MF4_MASK
    11U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    11U,	// PseudoVWADDU_WV_MF4_TIED
    11U,	// PseudoVWADDU_WV_MF8
    11U,	// PseudoVWADDU_WV_MF8_MASK
    11U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    11U,	// PseudoVWADDU_WV_MF8_TIED
    11U,	// PseudoVWADDU_WX_M1
    11U,	// PseudoVWADDU_WX_M1_MASK
    11U,	// PseudoVWADDU_WX_M2
    11U,	// PseudoVWADDU_WX_M2_MASK
    11U,	// PseudoVWADDU_WX_M4
    11U,	// PseudoVWADDU_WX_M4_MASK
    11U,	// PseudoVWADDU_WX_MF2
    11U,	// PseudoVWADDU_WX_MF2_MASK
    11U,	// PseudoVWADDU_WX_MF4
    11U,	// PseudoVWADDU_WX_MF4_MASK
    11U,	// PseudoVWADDU_WX_MF8
    11U,	// PseudoVWADDU_WX_MF8_MASK
    11U,	// PseudoVWADD_VV_M1
    11U,	// PseudoVWADD_VV_M1_MASK
    11U,	// PseudoVWADD_VV_M2
    11U,	// PseudoVWADD_VV_M2_MASK
    11U,	// PseudoVWADD_VV_M4
    11U,	// PseudoVWADD_VV_M4_MASK
    11U,	// PseudoVWADD_VV_MF2
    11U,	// PseudoVWADD_VV_MF2_MASK
    11U,	// PseudoVWADD_VV_MF4
    11U,	// PseudoVWADD_VV_MF4_MASK
    11U,	// PseudoVWADD_VV_MF8
    11U,	// PseudoVWADD_VV_MF8_MASK
    11U,	// PseudoVWADD_VX_M1
    11U,	// PseudoVWADD_VX_M1_MASK
    11U,	// PseudoVWADD_VX_M2
    11U,	// PseudoVWADD_VX_M2_MASK
    11U,	// PseudoVWADD_VX_M4
    11U,	// PseudoVWADD_VX_M4_MASK
    11U,	// PseudoVWADD_VX_MF2
    11U,	// PseudoVWADD_VX_MF2_MASK
    11U,	// PseudoVWADD_VX_MF4
    11U,	// PseudoVWADD_VX_MF4_MASK
    11U,	// PseudoVWADD_VX_MF8
    11U,	// PseudoVWADD_VX_MF8_MASK
    11U,	// PseudoVWADD_WV_M1
    11U,	// PseudoVWADD_WV_M1_MASK
    11U,	// PseudoVWADD_WV_M1_MASK_TIED
    11U,	// PseudoVWADD_WV_M1_TIED
    11U,	// PseudoVWADD_WV_M2
    11U,	// PseudoVWADD_WV_M2_MASK
    11U,	// PseudoVWADD_WV_M2_MASK_TIED
    11U,	// PseudoVWADD_WV_M2_TIED
    11U,	// PseudoVWADD_WV_M4
    11U,	// PseudoVWADD_WV_M4_MASK
    11U,	// PseudoVWADD_WV_M4_MASK_TIED
    11U,	// PseudoVWADD_WV_M4_TIED
    11U,	// PseudoVWADD_WV_MF2
    11U,	// PseudoVWADD_WV_MF2_MASK
    11U,	// PseudoVWADD_WV_MF2_MASK_TIED
    11U,	// PseudoVWADD_WV_MF2_TIED
    11U,	// PseudoVWADD_WV_MF4
    11U,	// PseudoVWADD_WV_MF4_MASK
    11U,	// PseudoVWADD_WV_MF4_MASK_TIED
    11U,	// PseudoVWADD_WV_MF4_TIED
    11U,	// PseudoVWADD_WV_MF8
    11U,	// PseudoVWADD_WV_MF8_MASK
    11U,	// PseudoVWADD_WV_MF8_MASK_TIED
    11U,	// PseudoVWADD_WV_MF8_TIED
    11U,	// PseudoVWADD_WX_M1
    11U,	// PseudoVWADD_WX_M1_MASK
    11U,	// PseudoVWADD_WX_M2
    11U,	// PseudoVWADD_WX_M2_MASK
    11U,	// PseudoVWADD_WX_M4
    11U,	// PseudoVWADD_WX_M4_MASK
    11U,	// PseudoVWADD_WX_MF2
    11U,	// PseudoVWADD_WX_MF2_MASK
    11U,	// PseudoVWADD_WX_MF4
    11U,	// PseudoVWADD_WX_MF4_MASK
    11U,	// PseudoVWADD_WX_MF8
    11U,	// PseudoVWADD_WX_MF8_MASK
    11U,	// PseudoVWMACCSU_VV_M1
    11U,	// PseudoVWMACCSU_VV_M1_MASK
    11U,	// PseudoVWMACCSU_VV_M2
    11U,	// PseudoVWMACCSU_VV_M2_MASK
    11U,	// PseudoVWMACCSU_VV_M4
    11U,	// PseudoVWMACCSU_VV_M4_MASK
    11U,	// PseudoVWMACCSU_VV_MF2
    11U,	// PseudoVWMACCSU_VV_MF2_MASK
    11U,	// PseudoVWMACCSU_VV_MF4
    11U,	// PseudoVWMACCSU_VV_MF4_MASK
    11U,	// PseudoVWMACCSU_VV_MF8
    11U,	// PseudoVWMACCSU_VV_MF8_MASK
    11U,	// PseudoVWMACCSU_VX_M1
    11U,	// PseudoVWMACCSU_VX_M1_MASK
    11U,	// PseudoVWMACCSU_VX_M2
    11U,	// PseudoVWMACCSU_VX_M2_MASK
    11U,	// PseudoVWMACCSU_VX_M4
    11U,	// PseudoVWMACCSU_VX_M4_MASK
    11U,	// PseudoVWMACCSU_VX_MF2
    11U,	// PseudoVWMACCSU_VX_MF2_MASK
    11U,	// PseudoVWMACCSU_VX_MF4
    11U,	// PseudoVWMACCSU_VX_MF4_MASK
    11U,	// PseudoVWMACCSU_VX_MF8
    11U,	// PseudoVWMACCSU_VX_MF8_MASK
    11U,	// PseudoVWMACCUS_VX_M1
    11U,	// PseudoVWMACCUS_VX_M1_MASK
    11U,	// PseudoVWMACCUS_VX_M2
    11U,	// PseudoVWMACCUS_VX_M2_MASK
    11U,	// PseudoVWMACCUS_VX_M4
    11U,	// PseudoVWMACCUS_VX_M4_MASK
    11U,	// PseudoVWMACCUS_VX_MF2
    11U,	// PseudoVWMACCUS_VX_MF2_MASK
    11U,	// PseudoVWMACCUS_VX_MF4
    11U,	// PseudoVWMACCUS_VX_MF4_MASK
    11U,	// PseudoVWMACCUS_VX_MF8
    11U,	// PseudoVWMACCUS_VX_MF8_MASK
    11U,	// PseudoVWMACCU_VV_M1
    11U,	// PseudoVWMACCU_VV_M1_MASK
    11U,	// PseudoVWMACCU_VV_M2
    11U,	// PseudoVWMACCU_VV_M2_MASK
    11U,	// PseudoVWMACCU_VV_M4
    11U,	// PseudoVWMACCU_VV_M4_MASK
    11U,	// PseudoVWMACCU_VV_MF2
    11U,	// PseudoVWMACCU_VV_MF2_MASK
    11U,	// PseudoVWMACCU_VV_MF4
    11U,	// PseudoVWMACCU_VV_MF4_MASK
    11U,	// PseudoVWMACCU_VV_MF8
    11U,	// PseudoVWMACCU_VV_MF8_MASK
    11U,	// PseudoVWMACCU_VX_M1
    11U,	// PseudoVWMACCU_VX_M1_MASK
    11U,	// PseudoVWMACCU_VX_M2
    11U,	// PseudoVWMACCU_VX_M2_MASK
    11U,	// PseudoVWMACCU_VX_M4
    11U,	// PseudoVWMACCU_VX_M4_MASK
    11U,	// PseudoVWMACCU_VX_MF2
    11U,	// PseudoVWMACCU_VX_MF2_MASK
    11U,	// PseudoVWMACCU_VX_MF4
    11U,	// PseudoVWMACCU_VX_MF4_MASK
    11U,	// PseudoVWMACCU_VX_MF8
    11U,	// PseudoVWMACCU_VX_MF8_MASK
    11U,	// PseudoVWMACC_VV_M1
    11U,	// PseudoVWMACC_VV_M1_MASK
    11U,	// PseudoVWMACC_VV_M2
    11U,	// PseudoVWMACC_VV_M2_MASK
    11U,	// PseudoVWMACC_VV_M4
    11U,	// PseudoVWMACC_VV_M4_MASK
    11U,	// PseudoVWMACC_VV_MF2
    11U,	// PseudoVWMACC_VV_MF2_MASK
    11U,	// PseudoVWMACC_VV_MF4
    11U,	// PseudoVWMACC_VV_MF4_MASK
    11U,	// PseudoVWMACC_VV_MF8
    11U,	// PseudoVWMACC_VV_MF8_MASK
    11U,	// PseudoVWMACC_VX_M1
    11U,	// PseudoVWMACC_VX_M1_MASK
    11U,	// PseudoVWMACC_VX_M2
    11U,	// PseudoVWMACC_VX_M2_MASK
    11U,	// PseudoVWMACC_VX_M4
    11U,	// PseudoVWMACC_VX_M4_MASK
    11U,	// PseudoVWMACC_VX_MF2
    11U,	// PseudoVWMACC_VX_MF2_MASK
    11U,	// PseudoVWMACC_VX_MF4
    11U,	// PseudoVWMACC_VX_MF4_MASK
    11U,	// PseudoVWMACC_VX_MF8
    11U,	// PseudoVWMACC_VX_MF8_MASK
    11U,	// PseudoVWMULSU_VV_M1
    11U,	// PseudoVWMULSU_VV_M1_MASK
    11U,	// PseudoVWMULSU_VV_M2
    11U,	// PseudoVWMULSU_VV_M2_MASK
    11U,	// PseudoVWMULSU_VV_M4
    11U,	// PseudoVWMULSU_VV_M4_MASK
    11U,	// PseudoVWMULSU_VV_MF2
    11U,	// PseudoVWMULSU_VV_MF2_MASK
    11U,	// PseudoVWMULSU_VV_MF4
    11U,	// PseudoVWMULSU_VV_MF4_MASK
    11U,	// PseudoVWMULSU_VV_MF8
    11U,	// PseudoVWMULSU_VV_MF8_MASK
    11U,	// PseudoVWMULSU_VX_M1
    11U,	// PseudoVWMULSU_VX_M1_MASK
    11U,	// PseudoVWMULSU_VX_M2
    11U,	// PseudoVWMULSU_VX_M2_MASK
    11U,	// PseudoVWMULSU_VX_M4
    11U,	// PseudoVWMULSU_VX_M4_MASK
    11U,	// PseudoVWMULSU_VX_MF2
    11U,	// PseudoVWMULSU_VX_MF2_MASK
    11U,	// PseudoVWMULSU_VX_MF4
    11U,	// PseudoVWMULSU_VX_MF4_MASK
    11U,	// PseudoVWMULSU_VX_MF8
    11U,	// PseudoVWMULSU_VX_MF8_MASK
    11U,	// PseudoVWMULU_VV_M1
    11U,	// PseudoVWMULU_VV_M1_MASK
    11U,	// PseudoVWMULU_VV_M2
    11U,	// PseudoVWMULU_VV_M2_MASK
    11U,	// PseudoVWMULU_VV_M4
    11U,	// PseudoVWMULU_VV_M4_MASK
    11U,	// PseudoVWMULU_VV_MF2
    11U,	// PseudoVWMULU_VV_MF2_MASK
    11U,	// PseudoVWMULU_VV_MF4
    11U,	// PseudoVWMULU_VV_MF4_MASK
    11U,	// PseudoVWMULU_VV_MF8
    11U,	// PseudoVWMULU_VV_MF8_MASK
    11U,	// PseudoVWMULU_VX_M1
    11U,	// PseudoVWMULU_VX_M1_MASK
    11U,	// PseudoVWMULU_VX_M2
    11U,	// PseudoVWMULU_VX_M2_MASK
    11U,	// PseudoVWMULU_VX_M4
    11U,	// PseudoVWMULU_VX_M4_MASK
    11U,	// PseudoVWMULU_VX_MF2
    11U,	// PseudoVWMULU_VX_MF2_MASK
    11U,	// PseudoVWMULU_VX_MF4
    11U,	// PseudoVWMULU_VX_MF4_MASK
    11U,	// PseudoVWMULU_VX_MF8
    11U,	// PseudoVWMULU_VX_MF8_MASK
    11U,	// PseudoVWMUL_VV_M1
    11U,	// PseudoVWMUL_VV_M1_MASK
    11U,	// PseudoVWMUL_VV_M2
    11U,	// PseudoVWMUL_VV_M2_MASK
    11U,	// PseudoVWMUL_VV_M4
    11U,	// PseudoVWMUL_VV_M4_MASK
    11U,	// PseudoVWMUL_VV_MF2
    11U,	// PseudoVWMUL_VV_MF2_MASK
    11U,	// PseudoVWMUL_VV_MF4
    11U,	// PseudoVWMUL_VV_MF4_MASK
    11U,	// PseudoVWMUL_VV_MF8
    11U,	// PseudoVWMUL_VV_MF8_MASK
    11U,	// PseudoVWMUL_VX_M1
    11U,	// PseudoVWMUL_VX_M1_MASK
    11U,	// PseudoVWMUL_VX_M2
    11U,	// PseudoVWMUL_VX_M2_MASK
    11U,	// PseudoVWMUL_VX_M4
    11U,	// PseudoVWMUL_VX_M4_MASK
    11U,	// PseudoVWMUL_VX_MF2
    11U,	// PseudoVWMUL_VX_MF2_MASK
    11U,	// PseudoVWMUL_VX_MF4
    11U,	// PseudoVWMUL_VX_MF4_MASK
    11U,	// PseudoVWMUL_VX_MF8
    11U,	// PseudoVWMUL_VX_MF8_MASK
    11U,	// PseudoVWREDSUMU_VS_M1
    11U,	// PseudoVWREDSUMU_VS_M1_MASK
    11U,	// PseudoVWREDSUMU_VS_M2
    11U,	// PseudoVWREDSUMU_VS_M2_MASK
    11U,	// PseudoVWREDSUMU_VS_M4
    11U,	// PseudoVWREDSUMU_VS_M4_MASK
    11U,	// PseudoVWREDSUMU_VS_M8
    11U,	// PseudoVWREDSUMU_VS_M8_MASK
    11U,	// PseudoVWREDSUMU_VS_MF2
    11U,	// PseudoVWREDSUMU_VS_MF2_MASK
    11U,	// PseudoVWREDSUMU_VS_MF4
    11U,	// PseudoVWREDSUMU_VS_MF4_MASK
    11U,	// PseudoVWREDSUMU_VS_MF8
    11U,	// PseudoVWREDSUMU_VS_MF8_MASK
    11U,	// PseudoVWREDSUM_VS_M1
    11U,	// PseudoVWREDSUM_VS_M1_MASK
    11U,	// PseudoVWREDSUM_VS_M2
    11U,	// PseudoVWREDSUM_VS_M2_MASK
    11U,	// PseudoVWREDSUM_VS_M4
    11U,	// PseudoVWREDSUM_VS_M4_MASK
    11U,	// PseudoVWREDSUM_VS_M8
    11U,	// PseudoVWREDSUM_VS_M8_MASK
    11U,	// PseudoVWREDSUM_VS_MF2
    11U,	// PseudoVWREDSUM_VS_MF2_MASK
    11U,	// PseudoVWREDSUM_VS_MF4
    11U,	// PseudoVWREDSUM_VS_MF4_MASK
    11U,	// PseudoVWREDSUM_VS_MF8
    11U,	// PseudoVWREDSUM_VS_MF8_MASK
    11U,	// PseudoVWSUBU_VV_M1
    11U,	// PseudoVWSUBU_VV_M1_MASK
    11U,	// PseudoVWSUBU_VV_M2
    11U,	// PseudoVWSUBU_VV_M2_MASK
    11U,	// PseudoVWSUBU_VV_M4
    11U,	// PseudoVWSUBU_VV_M4_MASK
    11U,	// PseudoVWSUBU_VV_MF2
    11U,	// PseudoVWSUBU_VV_MF2_MASK
    11U,	// PseudoVWSUBU_VV_MF4
    11U,	// PseudoVWSUBU_VV_MF4_MASK
    11U,	// PseudoVWSUBU_VV_MF8
    11U,	// PseudoVWSUBU_VV_MF8_MASK
    11U,	// PseudoVWSUBU_VX_M1
    11U,	// PseudoVWSUBU_VX_M1_MASK
    11U,	// PseudoVWSUBU_VX_M2
    11U,	// PseudoVWSUBU_VX_M2_MASK
    11U,	// PseudoVWSUBU_VX_M4
    11U,	// PseudoVWSUBU_VX_M4_MASK
    11U,	// PseudoVWSUBU_VX_MF2
    11U,	// PseudoVWSUBU_VX_MF2_MASK
    11U,	// PseudoVWSUBU_VX_MF4
    11U,	// PseudoVWSUBU_VX_MF4_MASK
    11U,	// PseudoVWSUBU_VX_MF8
    11U,	// PseudoVWSUBU_VX_MF8_MASK
    11U,	// PseudoVWSUBU_WV_M1
    11U,	// PseudoVWSUBU_WV_M1_MASK
    11U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    11U,	// PseudoVWSUBU_WV_M1_TIED
    11U,	// PseudoVWSUBU_WV_M2
    11U,	// PseudoVWSUBU_WV_M2_MASK
    11U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    11U,	// PseudoVWSUBU_WV_M2_TIED
    11U,	// PseudoVWSUBU_WV_M4
    11U,	// PseudoVWSUBU_WV_M4_MASK
    11U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    11U,	// PseudoVWSUBU_WV_M4_TIED
    11U,	// PseudoVWSUBU_WV_MF2
    11U,	// PseudoVWSUBU_WV_MF2_MASK
    11U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    11U,	// PseudoVWSUBU_WV_MF2_TIED
    11U,	// PseudoVWSUBU_WV_MF4
    11U,	// PseudoVWSUBU_WV_MF4_MASK
    11U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    11U,	// PseudoVWSUBU_WV_MF4_TIED
    11U,	// PseudoVWSUBU_WV_MF8
    11U,	// PseudoVWSUBU_WV_MF8_MASK
    11U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    11U,	// PseudoVWSUBU_WV_MF8_TIED
    11U,	// PseudoVWSUBU_WX_M1
    11U,	// PseudoVWSUBU_WX_M1_MASK
    11U,	// PseudoVWSUBU_WX_M2
    11U,	// PseudoVWSUBU_WX_M2_MASK
    11U,	// PseudoVWSUBU_WX_M4
    11U,	// PseudoVWSUBU_WX_M4_MASK
    11U,	// PseudoVWSUBU_WX_MF2
    11U,	// PseudoVWSUBU_WX_MF2_MASK
    11U,	// PseudoVWSUBU_WX_MF4
    11U,	// PseudoVWSUBU_WX_MF4_MASK
    11U,	// PseudoVWSUBU_WX_MF8
    11U,	// PseudoVWSUBU_WX_MF8_MASK
    11U,	// PseudoVWSUB_VV_M1
    11U,	// PseudoVWSUB_VV_M1_MASK
    11U,	// PseudoVWSUB_VV_M2
    11U,	// PseudoVWSUB_VV_M2_MASK
    11U,	// PseudoVWSUB_VV_M4
    11U,	// PseudoVWSUB_VV_M4_MASK
    11U,	// PseudoVWSUB_VV_MF2
    11U,	// PseudoVWSUB_VV_MF2_MASK
    11U,	// PseudoVWSUB_VV_MF4
    11U,	// PseudoVWSUB_VV_MF4_MASK
    11U,	// PseudoVWSUB_VV_MF8
    11U,	// PseudoVWSUB_VV_MF8_MASK
    11U,	// PseudoVWSUB_VX_M1
    11U,	// PseudoVWSUB_VX_M1_MASK
    11U,	// PseudoVWSUB_VX_M2
    11U,	// PseudoVWSUB_VX_M2_MASK
    11U,	// PseudoVWSUB_VX_M4
    11U,	// PseudoVWSUB_VX_M4_MASK
    11U,	// PseudoVWSUB_VX_MF2
    11U,	// PseudoVWSUB_VX_MF2_MASK
    11U,	// PseudoVWSUB_VX_MF4
    11U,	// PseudoVWSUB_VX_MF4_MASK
    11U,	// PseudoVWSUB_VX_MF8
    11U,	// PseudoVWSUB_VX_MF8_MASK
    11U,	// PseudoVWSUB_WV_M1
    11U,	// PseudoVWSUB_WV_M1_MASK
    11U,	// PseudoVWSUB_WV_M1_MASK_TIED
    11U,	// PseudoVWSUB_WV_M1_TIED
    11U,	// PseudoVWSUB_WV_M2
    11U,	// PseudoVWSUB_WV_M2_MASK
    11U,	// PseudoVWSUB_WV_M2_MASK_TIED
    11U,	// PseudoVWSUB_WV_M2_TIED
    11U,	// PseudoVWSUB_WV_M4
    11U,	// PseudoVWSUB_WV_M4_MASK
    11U,	// PseudoVWSUB_WV_M4_MASK_TIED
    11U,	// PseudoVWSUB_WV_M4_TIED
    11U,	// PseudoVWSUB_WV_MF2
    11U,	// PseudoVWSUB_WV_MF2_MASK
    11U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    11U,	// PseudoVWSUB_WV_MF2_TIED
    11U,	// PseudoVWSUB_WV_MF4
    11U,	// PseudoVWSUB_WV_MF4_MASK
    11U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    11U,	// PseudoVWSUB_WV_MF4_TIED
    11U,	// PseudoVWSUB_WV_MF8
    11U,	// PseudoVWSUB_WV_MF8_MASK
    11U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    11U,	// PseudoVWSUB_WV_MF8_TIED
    11U,	// PseudoVWSUB_WX_M1
    11U,	// PseudoVWSUB_WX_M1_MASK
    11U,	// PseudoVWSUB_WX_M2
    11U,	// PseudoVWSUB_WX_M2_MASK
    11U,	// PseudoVWSUB_WX_M4
    11U,	// PseudoVWSUB_WX_M4_MASK
    11U,	// PseudoVWSUB_WX_MF2
    11U,	// PseudoVWSUB_WX_MF2_MASK
    11U,	// PseudoVWSUB_WX_MF4
    11U,	// PseudoVWSUB_WX_MF4_MASK
    11U,	// PseudoVWSUB_WX_MF8
    11U,	// PseudoVWSUB_WX_MF8_MASK
    11U,	// PseudoVXOR_VI_M1
    11U,	// PseudoVXOR_VI_M1_MASK
    11U,	// PseudoVXOR_VI_M2
    11U,	// PseudoVXOR_VI_M2_MASK
    11U,	// PseudoVXOR_VI_M4
    11U,	// PseudoVXOR_VI_M4_MASK
    11U,	// PseudoVXOR_VI_M8
    11U,	// PseudoVXOR_VI_M8_MASK
    11U,	// PseudoVXOR_VI_MF2
    11U,	// PseudoVXOR_VI_MF2_MASK
    11U,	// PseudoVXOR_VI_MF4
    11U,	// PseudoVXOR_VI_MF4_MASK
    11U,	// PseudoVXOR_VI_MF8
    11U,	// PseudoVXOR_VI_MF8_MASK
    11U,	// PseudoVXOR_VV_M1
    11U,	// PseudoVXOR_VV_M1_MASK
    11U,	// PseudoVXOR_VV_M2
    11U,	// PseudoVXOR_VV_M2_MASK
    11U,	// PseudoVXOR_VV_M4
    11U,	// PseudoVXOR_VV_M4_MASK
    11U,	// PseudoVXOR_VV_M8
    11U,	// PseudoVXOR_VV_M8_MASK
    11U,	// PseudoVXOR_VV_MF2
    11U,	// PseudoVXOR_VV_MF2_MASK
    11U,	// PseudoVXOR_VV_MF4
    11U,	// PseudoVXOR_VV_MF4_MASK
    11U,	// PseudoVXOR_VV_MF8
    11U,	// PseudoVXOR_VV_MF8_MASK
    11U,	// PseudoVXOR_VX_M1
    11U,	// PseudoVXOR_VX_M1_MASK
    11U,	// PseudoVXOR_VX_M2
    11U,	// PseudoVXOR_VX_M2_MASK
    11U,	// PseudoVXOR_VX_M4
    11U,	// PseudoVXOR_VX_M4_MASK
    11U,	// PseudoVXOR_VX_M8
    11U,	// PseudoVXOR_VX_M8_MASK
    11U,	// PseudoVXOR_VX_MF2
    11U,	// PseudoVXOR_VX_MF2_MASK
    11U,	// PseudoVXOR_VX_MF4
    11U,	// PseudoVXOR_VX_MF4_MASK
    11U,	// PseudoVXOR_VX_MF8
    11U,	// PseudoVXOR_VX_MF8_MASK
    11U,	// PseudoVZEXT_VF2_M1
    11U,	// PseudoVZEXT_VF2_M1_MASK
    11U,	// PseudoVZEXT_VF2_M2
    11U,	// PseudoVZEXT_VF2_M2_MASK
    11U,	// PseudoVZEXT_VF2_M4
    11U,	// PseudoVZEXT_VF2_M4_MASK
    11U,	// PseudoVZEXT_VF2_M8
    11U,	// PseudoVZEXT_VF2_M8_MASK
    11U,	// PseudoVZEXT_VF2_MF2
    11U,	// PseudoVZEXT_VF2_MF2_MASK
    11U,	// PseudoVZEXT_VF2_MF4
    11U,	// PseudoVZEXT_VF2_MF4_MASK
    11U,	// PseudoVZEXT_VF4_M1
    11U,	// PseudoVZEXT_VF4_M1_MASK
    11U,	// PseudoVZEXT_VF4_M2
    11U,	// PseudoVZEXT_VF4_M2_MASK
    11U,	// PseudoVZEXT_VF4_M4
    11U,	// PseudoVZEXT_VF4_M4_MASK
    11U,	// PseudoVZEXT_VF4_M8
    11U,	// PseudoVZEXT_VF4_M8_MASK
    11U,	// PseudoVZEXT_VF4_MF2
    11U,	// PseudoVZEXT_VF4_MF2_MASK
    11U,	// PseudoVZEXT_VF8_M1
    11U,	// PseudoVZEXT_VF8_M1_MASK
    11U,	// PseudoVZEXT_VF8_M2
    11U,	// PseudoVZEXT_VF8_M2_MASK
    11U,	// PseudoVZEXT_VF8_M4
    11U,	// PseudoVZEXT_VF8_M4_MASK
    11U,	// PseudoVZEXT_VF8_M8
    11U,	// PseudoVZEXT_VF8_M8_MASK
    4212099U,	// PseudoZEXT_H
    4220888U,	// PseudoZEXT_W
    11U,	// ReadCycleWide
    11U,	// ReadFFLAGS
    11U,	// ReadFRM
    11U,	// Select_FPR16_Using_CC_GPR
    11U,	// Select_FPR32_Using_CC_GPR
    11U,	// Select_FPR64_Using_CC_GPR
    11U,	// Select_GPR_Using_CC_GPR
    11U,	// SplitF64Pseudo
    11U,	// WriteFFLAGS
    11U,	// WriteFRM
    11U,	// WriteFRMImm
    134234794U,	// ADD
    134235703U,	// ADDI
    134244436U,	// ADDIW
    134244413U,	// ADDW
    134244618U,	// ADD_UW
    18091U,	// AES32DSI
    18044U,	// AES32DSMI
    18101U,	// AES32ESI
    18055U,	// AES32ESMI
    134238062U,	// AES64DS
    134237136U,	// AES64DSM
    134238071U,	// AES64ES
    134237146U,	// AES64ESM
    4213588U,	// AES64IM
    134235667U,	// AES64KS1I
    134234245U,	// AES64KS2
    50872730U,	// AMOADD_D
    50875664U,	// AMOADD_D_AQ
    50874815U,	// AMOADD_D_AQ_RL
    50874539U,	// AMOADD_D_RL
    50882327U,	// AMOADD_W
    50875801U,	// AMOADD_W_AQ
    50874974U,	// AMOADD_W_AQ_RL
    50874676U,	// AMOADD_W_RL
    50872740U,	// AMOAND_D
    50875677U,	// AMOAND_D_AQ
    50874830U,	// AMOAND_D_AQ_RL
    50874552U,	// AMOAND_D_RL
    50882337U,	// AMOAND_W
    50875814U,	// AMOAND_W_AQ
    50874989U,	// AMOAND_W_AQ_RL
    50874689U,	// AMOAND_W_RL
    50872934U,	// AMOMAXU_D
    50875765U,	// AMOMAXU_D_AQ
    50874932U,	// AMOMAXU_D_AQ_RL
    50874640U,	// AMOMAXU_D_RL
    50882554U,	// AMOMAXU_W
    50875902U,	// AMOMAXU_W_AQ
    50875091U,	// AMOMAXU_W_AQ_RL
    50874777U,	// AMOMAXU_W_RL
    50872980U,	// AMOMAX_D
    50875779U,	// AMOMAX_D_AQ
    50874948U,	// AMOMAX_D_AQ_RL
    50874654U,	// AMOMAX_D_RL
    50882588U,	// AMOMAX_W
    50875916U,	// AMOMAX_W_AQ
    50875107U,	// AMOMAX_W_AQ_RL
    50874791U,	// AMOMAX_W_RL
    50872912U,	// AMOMINU_D
    50875751U,	// AMOMINU_D_AQ
    50874916U,	// AMOMINU_D_AQ_RL
    50874626U,	// AMOMINU_D_RL
    50882528U,	// AMOMINU_W
    50875888U,	// AMOMINU_W_AQ
    50875075U,	// AMOMINU_W_AQ_RL
    50874763U,	// AMOMINU_W_RL
    50872802U,	// AMOMIN_D
    50875690U,	// AMOMIN_D_AQ
    50874845U,	// AMOMIN_D_AQ_RL
    50874565U,	// AMOMIN_D_RL
    50882464U,	// AMOMIN_W
    50875827U,	// AMOMIN_W_AQ
    50875004U,	// AMOMIN_W_AQ_RL
    50874702U,	// AMOMIN_W_RL
    50872846U,	// AMOOR_D
    50875726U,	// AMOOR_D_AQ
    50874887U,	// AMOOR_D_AQ_RL
    50874601U,	// AMOOR_D_RL
    50882491U,	// AMOOR_W
    50875863U,	// AMOOR_W_AQ
    50875046U,	// AMOOR_W_AQ_RL
    50874738U,	// AMOOR_W_RL
    50872822U,	// AMOSWAP_D
    50875703U,	// AMOSWAP_D_AQ
    50874860U,	// AMOSWAP_D_AQ_RL
    50874578U,	// AMOSWAP_D_RL
    50882474U,	// AMOSWAP_W
    50875840U,	// AMOSWAP_W_AQ
    50875019U,	// AMOSWAP_W_AQ_RL
    50874715U,	// AMOSWAP_W_RL
    50872855U,	// AMOXOR_D
    50875738U,	// AMOXOR_D_AQ
    50874901U,	// AMOXOR_D_AQ_RL
    50874613U,	// AMOXOR_D_RL
    50882500U,	// AMOXOR_W
    50875875U,	// AMOXOR_W_AQ
    50875060U,	// AMOXOR_W_AQ_RL
    50874750U,	// AMOXOR_W_RL
    134234856U,	// AND
    134235711U,	// ANDI
    134237278U,	// ANDN
    4210999U,	// AUIPC
    134237766U,	// BCLR
    134235794U,	// BCLRI
    134238094U,	// BCOMPRESS
    134244589U,	// BCOMPRESSW
    134238105U,	// BDECOMPRESS
    134244601U,	// BDECOMPRESSW
    67128857U,	// BEQ
    134238366U,	// BEXT
    134235860U,	// BEXTI
    134237317U,	// BFP
    134244544U,	// BFPW
    67126017U,	// BGE
    67129513U,	// BGEU
    134243087U,	// BINV
    134236149U,	// BINVI
    67129492U,	// BLT
    67129593U,	// BLTU
    4213898U,	// BMATFLIP
    134237797U,	// BMATOR
    134237812U,	// BMATXOR
    67126033U,	// BNE
    4210921U,	// BREV8
    134238350U,	// BSET
    134235847U,	// BSETI
    134236924U,	// CLMUL
    134235636U,	// CLMULH
    134237772U,	// CLMULR
    4222103U,	// CLZ
    4221268U,	// CLZW
    84437394U,	// CMIX
    84435733U,	// CMOV
    4213937U,	// CPOP
    4221126U,	// CPOPW
    4210959U,	// CRC32C_B
    4211055U,	// CRC32C_D
    4211940U,	// CRC32C_H
    4220669U,	// CRC32C_W
    4210950U,	// CRC32_B
    4211019U,	// CRC32_D
    4211904U,	// CRC32_H
    4220660U,	// CRC32_W
    1589572U,	// CSRRC
    1590829U,	// CSRRCI
    1593223U,	// CSRRS
    1590975U,	// CSRRSI
    1599699U,	// CSRRW
    1591335U,	// CSRRWI
    4222116U,	// CTZ
    4221274U,	// CTZW
    4752040U,	// C_ADD
    4752949U,	// C_ADDI
    4754615U,	// C_ADDI16SP
    134237289U,	// C_ADDI4SPN
    4761682U,	// C_ADDIW
    4752949U,	// C_ADDI_HINT_IMM_ZERO
    4752949U,	// C_ADDI_HINT_X0
    4752949U,	// C_ADDI_NOP
    4761659U,	// C_ADDW
    4752040U,	// C_ADD_HINT
    4752102U,	// C_AND
    4752957U,	// C_ANDI
    2124956U,	// C_BEQZ
    2124943U,	// C_BNEZ
    2100U,	// C_EBREAK
    8930015U,	// C_FLD
    8932555U,	// C_FLDSP
    8939660U,	// C_FLW
    8932589U,	// C_FLWSP
    8930035U,	// C_FSD
    8932572U,	// C_FSDSP
    8939750U,	// C_FSW
    8932606U,	// C_FSWSP
    51247U,	// C_J
    51324U,	// C_JAL
    151102U,	// C_JALR
    151096U,	// C_JR
    8930009U,	// C_LD
    8932547U,	// C_LDSP
    4212298U,	// C_LI
    4212298U,	// C_LI_HINT
    4212443U,	// C_LUI
    4212443U,	// C_LUI_HINT
    8939654U,	// C_LW
    8932581U,	// C_LWSP
    4219657U,	// C_MV
    4219657U,	// C_MV_HINT
    3242U,	// C_NOP
    150698U,	// C_NOP_HINT
    4755028U,	// C_OR
    8930029U,	// C_SD
    8932564U,	// C_SDSP
    4752985U,	// C_SLLI
    163993U,	// C_SLLI64_HINT
    4752985U,	// C_SLLI_HINT
    4752926U,	// C_SRAI
    163983U,	// C_SRAI64_HINT
    4752993U,	// C_SRLI
    164003U,	// C_SRLI64_HINT
    4751664U,	// C_SUB
    4761644U,	// C_SUBW
    8939744U,	// C_SW
    8932598U,	// C_SWSP
    3227U,	// C_UNIMP
    4755053U,	// C_XOR
    134243076U,	// DIV
    134238469U,	// DIVU
    134244672U,	// DIVUW
    134244686U,	// DIVW
    4214U,	// DRET
    2102U,	// EBREAK
    2193U,	// ECALL
    1073758591U,	// FADD_D
    1073758591U,	// FADD_D_IN32X
    1073758591U,	// FADD_D_INX
    1073759480U,	// FADD_H
    1073759480U,	// FADD_H_INX
    1073761959U,	// FADD_S
    1073761959U,	// FADD_S_INX
    4211243U,	// FCLASS_D
    4211243U,	// FCLASS_D_IN32X
    4211243U,	// FCLASS_D_INX
    4212065U,	// FCLASS_H
    4212065U,	// FCLASS_H_INX
    4214545U,	// FCLASS_S
    4214545U,	// FCLASS_S_INX
    4211950U,	// FCVT_D_H
    4211950U,	// FCVT_D_H_INX
    100681796U,	// FCVT_D_L
    100683972U,	// FCVT_D_LU
    100683972U,	// FCVT_D_LU_INX
    100681796U,	// FCVT_D_L_INX
    4214429U,	// FCVT_D_S
    4214429U,	// FCVT_D_S_IN32X
    4214429U,	// FCVT_D_S_INX
    4220685U,	// FCVT_D_W
    4215051U,	// FCVT_D_WU
    4215051U,	// FCVT_D_WU_IN32X
    4215051U,	// FCVT_D_WU_INX
    4220685U,	// FCVT_D_W_IN32X
    4220685U,	// FCVT_D_W_INX
    100680117U,	// FCVT_H_D
    100680117U,	// FCVT_H_D_INX
    100681806U,	// FCVT_H_L
    100683983U,	// FCVT_H_LU
    100683983U,	// FCVT_H_LU_INX
    100681806U,	// FCVT_H_L_INX
    100683475U,	// FCVT_H_S
    100683475U,	// FCVT_H_S_INX
    100689805U,	// FCVT_H_W
    100684054U,	// FCVT_H_WU
    100684054U,	// FCVT_H_WU_INX
    100689805U,	// FCVT_H_W_INX
    100680261U,	// FCVT_LU_D
    100680261U,	// FCVT_LU_D_INX
    100681099U,	// FCVT_LU_H
    100681099U,	// FCVT_LU_H_INX
    100683563U,	// FCVT_LU_S
    100683563U,	// FCVT_LU_S_INX
    100680136U,	// FCVT_L_D
    100680136U,	// FCVT_L_D_INX
    100680995U,	// FCVT_L_H
    100680995U,	// FCVT_L_H_INX
    100683494U,	// FCVT_L_S
    100683494U,	// FCVT_L_S_INX
    100680225U,	// FCVT_S_D
    100680225U,	// FCVT_S_D_IN32X
    100680225U,	// FCVT_S_D_INX
    4212055U,	// FCVT_S_H
    4212055U,	// FCVT_S_H_INX
    100681816U,	// FCVT_S_L
    100683994U,	// FCVT_S_LU
    100683994U,	// FCVT_S_LU_INX
    100681816U,	// FCVT_S_L_INX
    100689870U,	// FCVT_S_W
    100684065U,	// FCVT_S_WU
    100684065U,	// FCVT_S_WU_INX
    100689870U,	// FCVT_S_W_INX
    100680283U,	// FCVT_WU_D
    100680283U,	// FCVT_WU_D_IN32X
    100680283U,	// FCVT_WU_D_INX
    100681110U,	// FCVT_WU_H
    100681110U,	// FCVT_WU_H_INX
    100683574U,	// FCVT_WU_S
    100683574U,	// FCVT_WU_S_INX
    100680313U,	// FCVT_W_D
    100680313U,	// FCVT_W_D_IN32X
    100680313U,	// FCVT_W_D_INX
    100681129U,	// FCVT_W_H
    100681129U,	// FCVT_W_H_INX
    100683593U,	// FCVT_W_S
    100683593U,	// FCVT_W_S_INX
    1073758833U,	// FDIV_D
    1073758833U,	// FDIV_D_IN32X
    1073758833U,	// FDIV_D_INX
    1073759649U,	// FDIV_H
    1073759649U,	// FDIV_H_INX
    1073762113U,	// FDIV_S
    1073762113U,	// FDIV_S_INX
    66298U,	// FENCE
    1537U,	// FENCE_I
    3194U,	// FENCE_TSO
    134234625U,	// FEQ_D
    134234625U,	// FEQ_D_IN32X
    134234625U,	// FEQ_D_INX
    134235472U,	// FEQ_H
    134235472U,	// FEQ_H_INX
    134237962U,	// FEQ_S
    134237962U,	// FEQ_S_INX
    8930017U,	// FLD
    134234542U,	// FLE_D
    134234542U,	// FLE_D_IN32X
    134234542U,	// FLE_D_INX
    134235411U,	// FLE_H
    134235411U,	// FLE_H_INX
    134237890U,	// FLE_S
    134237890U,	// FLE_S_INX
    8930799U,	// FLH
    134234677U,	// FLT_D
    134234677U,	// FLT_D_IN32X
    134234677U,	// FLT_D_INX
    134235499U,	// FLT_H
    134235499U,	// FLT_H_INX
    134237979U,	// FLT_S
    134237979U,	// FLT_S_INX
    8939662U,	// FLW
    16775U,	// FMADD_D
    16775U,	// FMADD_D_IN32X
    16775U,	// FMADD_D_INX
    17664U,	// FMADD_H
    17664U,	// FMADD_H_INX
    20143U,	// FMADD_S
    20143U,	// FMADD_S_INX
    134234764U,	// FMAX_D
    134234764U,	// FMAX_D_IN32X
    134234764U,	// FMAX_D_INX
    134235580U,	// FMAX_H
    134235580U,	// FMAX_H_INX
    134238044U,	// FMAX_S
    134238044U,	// FMAX_S_INX
    134234586U,	// FMIN_D
    134234586U,	// FMIN_D_IN32X
    134234586U,	// FMIN_D_INX
    134235454U,	// FMIN_H
    134235454U,	// FMIN_H_INX
    134237944U,	// FMIN_S
    134237944U,	// FMIN_S_INX
    16732U,	// FMSUB_D
    16732U,	// FMSUB_D_IN32X
    16732U,	// FMSUB_D_INX
    17617U,	// FMSUB_H
    17617U,	// FMSUB_H_INX
    20106U,	// FMSUB_S
    20106U,	// FMSUB_S_INX
    1073758674U,	// FMUL_D
    1073758674U,	// FMUL_D_IN32X
    1073758674U,	// FMUL_D_INX
    1073759533U,	// FMUL_H
    1073759533U,	// FMUL_H_INX
    1073762032U,	// FMUL_S
    1073762032U,	// FMUL_S_INX
    4221280U,	// FMV_D_X
    4221289U,	// FMV_H_X
    4221316U,	// FMV_W_X
    4211331U,	// FMV_X_D
    4212147U,	// FMV_X_H
    4220947U,	// FMV_X_W
    16784U,	// FNMADD_D
    16784U,	// FNMADD_D_IN32X
    16784U,	// FNMADD_D_INX
    17673U,	// FNMADD_H
    17673U,	// FNMADD_H_INX
    20152U,	// FNMADD_S
    20152U,	// FNMADD_S_INX
    16741U,	// FNMSUB_D
    16741U,	// FNMSUB_D_IN32X
    16741U,	// FNMSUB_D_INX
    17626U,	// FNMSUB_H
    17626U,	// FNMSUB_H_INX
    20115U,	// FNMSUB_S
    20115U,	// FNMSUB_S_INX
    8930037U,	// FSD
    134234604U,	// FSGNJN_D
    134234604U,	// FSGNJN_D_IN32X
    134234604U,	// FSGNJN_D_INX
    134235462U,	// FSGNJN_H
    134235462U,	// FSGNJN_H_INX
    134237952U,	// FSGNJN_S
    134237952U,	// FSGNJN_S_INX
    134234782U,	// FSGNJX_D
    134234782U,	// FSGNJX_D_IN32X
    134234782U,	// FSGNJX_D_INX
    134235588U,	// FSGNJX_H
    134235588U,	// FSGNJX_H_INX
    134238052U,	// FSGNJX_S
    134238052U,	// FSGNJX_S_INX
    134234559U,	// FSGNJ_D
    134234559U,	// FSGNJ_D_IN32X
    134234559U,	// FSGNJ_D_INX
    134235418U,	// FSGNJ_H
    134235418U,	// FSGNJ_H_INX
    134237917U,	// FSGNJ_S
    134237917U,	// FSGNJ_S_INX
    8930812U,	// FSH
    2181057271U,	// FSL
    2181064878U,	// FSLW
    100680252U,	// FSQRT_D
    100680252U,	// FSQRT_D_IN32X
    100680252U,	// FSQRT_D_INX
    100681074U,	// FSQRT_H
    100681074U,	// FSQRT_H_INX
    100683554U,	// FSQRT_S
    100683554U,	// FSQRT_S_INX
    2181058173U,	// FSR
    18085U,	// FSRI
    26736U,	// FSRIW
    2181064922U,	// FSRW
    1073758548U,	// FSUB_D
    1073758548U,	// FSUB_D_IN32X
    1073758548U,	// FSUB_D_INX
    1073759433U,	// FSUB_H
    1073759433U,	// FSUB_H_INX
    1073761922U,	// FSUB_S
    1073761922U,	// FSUB_S_INX
    8939752U,	// FSW
    134234430U,	// GORC
    134235686U,	// GORCI
    134244426U,	// GORCIW
    134244404U,	// GORCW
    134243070U,	// GREV
    134236142U,	// GREVI
    134244471U,	// GREVIW
    134244679U,	// GREVW
    27827U,	// InsnB
    17345724U,	// InsnI
    3238571196U,	// InsnI_Mem
    68201669U,	// InsnJ
    34122958U,	// InsnR
    34122921U,	// InsnR4
    3221253335U,	// InsnS
    135310560U,	// InsnU
    2115710U,	// JAL
    8932928U,	// JALR
    8929576U,	// LB
    8933540U,	// LBU
    8930011U,	// LD
    8930800U,	// LH
    8933553U,	// LHU
    2638344U,	// LR_D
    2641221U,	// LR_D_AQ
    2640380U,	// LR_D_AQ_RL
    2640096U,	// LR_D_RL
    2647989U,	// LR_W
    2641358U,	// LR_W_AQ
    2640539U,	// LR_W_AQ_RL
    2640233U,	// LR_W_RL
    4212445U,	// LUI
    8939656U,	// LW
    8933676U,	// LWU
    134244749U,	// MAX
    134238513U,	// MAXU
    134237284U,	// MIN
    134238443U,	// MINU
    4220U,	// MRET
    134236926U,	// MUL
    134235638U,	// MULH
    134238449U,	// MULHSU
    134238383U,	// MULHU
    134244532U,	// MULW
    134237782U,	// OR
    4210969U,	// ORC_B
    134235802U,	// ORI
    134237301U,	// ORN
    134236222U,	// PACK
    134235624U,	// PACKH
    134238397U,	// PACKU
    134244657U,	// PACKUW
    134244479U,	// PACKW
    134236994U,	// REM
    134238437U,	// REMU
    134244665U,	// REMUW
    134244538U,	// REMW
    4210922U,	// REV8_RV32
    4210922U,	// REV8_RV64
    134236317U,	// ROL
    134244514U,	// ROLW
    134237792U,	// ROR
    134235801U,	// RORI
    134244457U,	// RORIW
    134244557U,	// RORW
    8929580U,	// SB
    50872697U,	// SC_D
    50875655U,	// SC_D_AQ
    50874804U,	// SC_D_AQ_RL
    50874530U,	// SC_D_RL
    50882311U,	// SC_W
    50875792U,	// SC_W_AQ
    50874963U,	// SC_W_AQ_RL
    50874667U,	// SC_W_RL
    8930031U,	// SD
    4210976U,	// SEXT_B
    4212091U,	// SEXT_H
    4210933U,	// SFENCE_VMA
    8930813U,	// SH
    134234799U,	// SH1ADD
    134244615U,	// SH1ADD_UW
    134234807U,	// SH2ADD
    134244626U,	// SH2ADD_UW
    134234815U,	// SH3ADD
    134244637U,	// SH3ADD_UW
    4210701U,	// SHA256SIG0
    4210756U,	// SHA256SIG1
    4210725U,	// SHA256SUM0
    4210780U,	// SHA256SUM1
    4210689U,	// SHA512SIG0
    134235598U,	// SHA512SIG0H
    134236258U,	// SHA512SIG0L
    4210744U,	// SHA512SIG1
    134235611U,	// SHA512SIG1H
    134236271U,	// SHA512SIG1L
    4210713U,	// SHA512SUM0
    134237726U,	// SHA512SUM0R
    4210768U,	// SHA512SUM1
    134237739U,	// SHA512SUM1R
    134236293U,	// SHFL
    134235730U,	// SHFLI
    134244501U,	// SHFLW
    134236312U,	// SLL
    134235739U,	// SLLI
    134244443U,	// SLLIW
    134244648U,	// SLLI_UW
    134244508U,	// SLLW
    134238361U,	// SLT
    134235854U,	// SLTI
    134238390U,	// SLTIU
    134238463U,	// SLTU
    4210737U,	// SM3P0
    4210792U,	// SM3P1
    17095U,	// SM4ED
    20352U,	// SM4KS
    134234369U,	// SRA
    134235680U,	// SRAI
    134244419U,	// SRAIW
    134244390U,	// SRAW
    4226U,	// SRET
    134236914U,	// SRL
    134235747U,	// SRLI
    134244450U,	// SRLIW
    134244520U,	// SRLW
    134234418U,	// SUB
    134244398U,	// SUBW
    8939746U,	// SW
    3229U,	// UNIMP
    134236291U,	// UNSHFL
    134235728U,	// UNSHFLI
    134244499U,	// UNSHFLW
    4213908U,	// UNZIP_RV32
    4232U,	// URET
    268461501U,	// VAADDU_VV
    268462968U,	// VAADDU_VX
    268461105U,	// VAADD_VV
    268462619U,	// VAADD_VX
    536890216U,	// VADC_VIM
    536890386U,	// VADC_VVM
    536890440U,	// VADC_VXM
    268453651U,	// VADD_VI
    268461168U,	// VADD_VV
    268462649U,	// VADD_VX
    268453660U,	// VAND_VI
    268461198U,	// VAND_VV
    268462668U,	// VAND_VX
    268461456U,	// VASUBU_VV
    268462923U,	// VASUBU_VX
    268460863U,	// VASUB_VV
    268462507U,	// VASUB_VX
    134237156U,	// VCOMPRESS_VM
    12602159U,	// VCPOP_M
    268461635U,	// VDIVU_VV
    268463124U,	// VDIVU_VX
    268461665U,	// VDIV_VV
    268463144U,	// VDIV_VX
    268452801U,	// VFADD_VF
    268461115U,	// VFADD_VV
    12608168U,	// VFCLASS_V
    12608189U,	// VFCVT_F_XU_V
    12608227U,	// VFCVT_F_X_V
    12607531U,	// VFCVT_RTZ_XU_F_V
    12607595U,	// VFCVT_RTZ_X_F_V
    12607502U,	// VFCVT_XU_F_V
    12607568U,	// VFCVT_X_F_V
    268452991U,	// VFDIV_VF
    268461655U,	// VFDIV_VV
    12602168U,	// VFIRST_M
    268452753U,	// VFMACC_VF
    268461026U,	// VFMACC_VV
    268452811U,	// VFMADD_VF
    268461125U,	// VFMADD_VV
    268453012U,	// VFMAX_VF
    268461674U,	// VFMAX_VV
    536890183U,	// VFMERGE_VFM
    268452907U,	// VFMIN_VF
    268461355U,	// VFMIN_VV
    268452705U,	// VFMSAC_VF
    268460957U,	// VFMSAC_VV
    268452660U,	// VFMSUB_VF
    268460883U,	// VFMSUB_VV
    268452886U,	// VFMUL_VF
    268461296U,	// VFMUL_VV
    4214473U,	// VFMV_F_S
    4752150U,	// VFMV_S_F
    4211488U,	// VFMV_V_F
    12609341U,	// VFNCVT_F_F_W
    12609515U,	// VFNCVT_F_XU_W
    12609541U,	// VFNCVT_F_X_W
    12609323U,	// VFNCVT_ROD_F_F_W
    12609370U,	// VFNCVT_RTZ_XU_F_W
    12609403U,	// VFNCVT_RTZ_X_F_W
    12609355U,	// VFNCVT_XU_F_W
    12609389U,	// VFNCVT_X_F_W
    268452764U,	// VFNMACC_VF
    268461037U,	// VFNMACC_VV
    268452822U,	// VFNMADD_VF
    268461136U,	// VFNMADD_VV
    268452716U,	// VFNMSAC_VF
    268460968U,	// VFNMSAC_VV
    268452671U,	// VFNMSUB_VF
    268460894U,	// VFNMSUB_VV
    268453001U,	// VFRDIV_VF
    12606571U,	// VFREC7_V
    268456029U,	// VFREDMAX_VS
    268455941U,	// VFREDMIN_VS
    268455883U,	// VFREDOSUM_VS
    268455912U,	// VFREDUSUM_VS
    12606581U,	// VFRSQRT7_V
    268452683U,	// VFRSUB_VF
    268452917U,	// VFSGNJN_VF
    268461374U,	// VFSGNJN_VV
    268453022U,	// VFSGNJX_VF
    268461693U,	// VFSGNJX_VV
    268452875U,	// VFSGNJ_VF
    268461257U,	// VFSGNJ_VV
    268452929U,	// VFSLIDE1DOWN_VF
    268452946U,	// VFSLIDE1UP_VF
    12608179U,	// VFSQRT_V
    268452650U,	// VFSUB_VF
    268460873U,	// VFSUB_VV
    268452834U,	// VFWADD_VF
    268461177U,	// VFWADD_VV
    268453045U,	// VFWADD_WF
    268461736U,	// VFWADD_WV
    12607488U,	// VFWCVT_F_F_V
    12608203U,	// VFWCVT_F_XU_V
    12608240U,	// VFWCVT_F_X_V
    12607549U,	// VFWCVT_RTZ_XU_F_V
    12607612U,	// VFWCVT_RTZ_X_F_V
    12607516U,	// VFWCVT_XU_F_V
    12607581U,	// VFWCVT_X_F_V
    268452789U,	// VFWMACC_VF
    268461072U,	// VFWMACC_VV
    268452741U,	// VFWMSAC_VF
    268461004U,	// VFWMSAC_VV
    268452896U,	// VFWMUL_VF
    268461325U,	// VFWMUL_VV
    268452776U,	// VFWNMACC_VF
    268461049U,	// VFWNMACC_VV
    268452728U,	// VFWNMSAC_VF
    268460991U,	// VFWNMSAC_VV
    268455897U,	// VFWREDOSUM_VS
    268455926U,	// VFWREDUSUM_VS
    268452694U,	// VFWSUB_VF
    268460936U,	// VFWSUB_VV
    268453034U,	// VFWSUB_WF
    268461715U,	// VFWSUB_WV
    286713U,	// VID_V
    12602123U,	// VIOTA_M
    7756338U,	// VL1RE16_V
    7754426U,	// VL1RE32_V
    7755382U,	// VL1RE64_V
    7757287U,	// VL1RE8_V
    7756349U,	// VL2RE16_V
    7754437U,	// VL2RE32_V
    7755393U,	// VL2RE64_V
    7757297U,	// VL2RE8_V
    7756360U,	// VL4RE16_V
    7754448U,	// VL4RE32_V
    7755404U,	// VL4RE64_V
    7757307U,	// VL4RE8_V
    7756371U,	// VL8RE16_V
    7754459U,	// VL8RE32_V
    7755415U,	// VL8RE64_V
    7757317U,	// VL8RE8_V
    16146911U,	// VLE16FF_V
    16144937U,	// VLE16_V
    16146679U,	// VLE32FF_V
    16143025U,	// VLE32_V
    16146795U,	// VLE64FF_V
    16143981U,	// VLE64_V
    16147020U,	// VLE8FF_V
    16145887U,	// VLE8_V
    7758422U,	// VLM_V
    4086843U,	// VLOXEI16_V
    4084931U,	// VLOXEI32_V
    4085887U,	// VLOXEI64_V
    4087757U,	// VLOXEI8_V
    4086395U,	// VLOXSEG2EI16_V
    4084483U,	// VLOXSEG2EI32_V
    4085439U,	// VLOXSEG2EI64_V
    4087337U,	// VLOXSEG2EI8_V
    4086459U,	// VLOXSEG3EI16_V
    4084547U,	// VLOXSEG3EI32_V
    4085503U,	// VLOXSEG3EI64_V
    4087397U,	// VLOXSEG3EI8_V
    4086523U,	// VLOXSEG4EI16_V
    4084611U,	// VLOXSEG4EI32_V
    4085567U,	// VLOXSEG4EI64_V
    4087457U,	// VLOXSEG4EI8_V
    4086587U,	// VLOXSEG5EI16_V
    4084675U,	// VLOXSEG5EI32_V
    4085631U,	// VLOXSEG5EI64_V
    4087517U,	// VLOXSEG5EI8_V
    4086651U,	// VLOXSEG6EI16_V
    4084739U,	// VLOXSEG6EI32_V
    4085695U,	// VLOXSEG6EI64_V
    4087577U,	// VLOXSEG6EI8_V
    4086715U,	// VLOXSEG7EI16_V
    4084803U,	// VLOXSEG7EI32_V
    4085759U,	// VLOXSEG7EI64_V
    4087637U,	// VLOXSEG7EI8_V
    4086779U,	// VLOXSEG8EI16_V
    4084867U,	// VLOXSEG8EI32_V
    4085823U,	// VLOXSEG8EI64_V
    4087697U,	// VLOXSEG8EI8_V
    4086366U,	// VLSE16_V
    4084454U,	// VLSE32_V
    4085410U,	// VLSE64_V
    4087311U,	// VLSE8_V
    16146806U,	// VLSEG2E16FF_V
    16144559U,	// VLSEG2E16_V
    16146574U,	// VLSEG2E32FF_V
    16142647U,	// VLSEG2E32_V
    16146690U,	// VLSEG2E64FF_V
    16143603U,	// VLSEG2E64_V
    16146922U,	// VLSEG2E8FF_V
    16145537U,	// VLSEG2E8_V
    16146821U,	// VLSEG3E16FF_V
    16144613U,	// VLSEG3E16_V
    16146589U,	// VLSEG3E32FF_V
    16142701U,	// VLSEG3E32_V
    16146705U,	// VLSEG3E64FF_V
    16143657U,	// VLSEG3E64_V
    16146936U,	// VLSEG3E8FF_V
    16145587U,	// VLSEG3E8_V
    16146836U,	// VLSEG4E16FF_V
    16144667U,	// VLSEG4E16_V
    16146604U,	// VLSEG4E32FF_V
    16142755U,	// VLSEG4E32_V
    16146720U,	// VLSEG4E64FF_V
    16143711U,	// VLSEG4E64_V
    16146950U,	// VLSEG4E8FF_V
    16145637U,	// VLSEG4E8_V
    16146851U,	// VLSEG5E16FF_V
    16144721U,	// VLSEG5E16_V
    16146619U,	// VLSEG5E32FF_V
    16142809U,	// VLSEG5E32_V
    16146735U,	// VLSEG5E64FF_V
    16143765U,	// VLSEG5E64_V
    16146964U,	// VLSEG5E8FF_V
    16145687U,	// VLSEG5E8_V
    16146866U,	// VLSEG6E16FF_V
    16144775U,	// VLSEG6E16_V
    16146634U,	// VLSEG6E32FF_V
    16142863U,	// VLSEG6E32_V
    16146750U,	// VLSEG6E64FF_V
    16143819U,	// VLSEG6E64_V
    16146978U,	// VLSEG6E8FF_V
    16145737U,	// VLSEG6E8_V
    16146881U,	// VLSEG7E16FF_V
    16144829U,	// VLSEG7E16_V
    16146649U,	// VLSEG7E32FF_V
    16142917U,	// VLSEG7E32_V
    16146765U,	// VLSEG7E64FF_V
    16143873U,	// VLSEG7E64_V
    16146992U,	// VLSEG7E8FF_V
    16145787U,	// VLSEG7E8_V
    16146896U,	// VLSEG8E16FF_V
    16144883U,	// VLSEG8E16_V
    16146664U,	// VLSEG8E32FF_V
    16142971U,	// VLSEG8E32_V
    16146780U,	// VLSEG8E64FF_V
    16143927U,	// VLSEG8E64_V
    16147006U,	// VLSEG8E8FF_V
    16145837U,	// VLSEG8E8_V
    4085948U,	// VLSSEG2E16_V
    4084036U,	// VLSSEG2E32_V
    4084992U,	// VLSSEG2E64_V
    4086925U,	// VLSSEG2E8_V
    4086002U,	// VLSSEG3E16_V
    4084090U,	// VLSSEG3E32_V
    4085046U,	// VLSSEG3E64_V
    4086975U,	// VLSSEG3E8_V
    4086056U,	// VLSSEG4E16_V
    4084144U,	// VLSSEG4E32_V
    4085100U,	// VLSSEG4E64_V
    4087025U,	// VLSSEG4E8_V
    4086110U,	// VLSSEG5E16_V
    4084198U,	// VLSSEG5E32_V
    4085154U,	// VLSSEG5E64_V
    4087075U,	// VLSSEG5E8_V
    4086164U,	// VLSSEG6E16_V
    4084252U,	// VLSSEG6E32_V
    4085208U,	// VLSSEG6E64_V
    4087125U,	// VLSSEG6E8_V
    4086218U,	// VLSSEG7E16_V
    4084306U,	// VLSSEG7E32_V
    4085262U,	// VLSSEG7E64_V
    4087175U,	// VLSSEG7E8_V
    4086272U,	// VLSSEG8E16_V
    4084360U,	// VLSSEG8E32_V
    4085316U,	// VLSSEG8E64_V
    4087225U,	// VLSSEG8E8_V
    4086867U,	// VLUXEI16_V
    4084955U,	// VLUXEI32_V
    4085911U,	// VLUXEI64_V
    4087779U,	// VLUXEI8_V
    4086427U,	// VLUXSEG2EI16_V
    4084515U,	// VLUXSEG2EI32_V
    4085471U,	// VLUXSEG2EI64_V
    4087367U,	// VLUXSEG2EI8_V
    4086491U,	// VLUXSEG3EI16_V
    4084579U,	// VLUXSEG3EI32_V
    4085535U,	// VLUXSEG3EI64_V
    4087427U,	// VLUXSEG3EI8_V
    4086555U,	// VLUXSEG4EI16_V
    4084643U,	// VLUXSEG4EI32_V
    4085599U,	// VLUXSEG4EI64_V
    4087487U,	// VLUXSEG4EI8_V
    4086619U,	// VLUXSEG5EI16_V
    4084707U,	// VLUXSEG5EI32_V
    4085663U,	// VLUXSEG5EI64_V
    4087547U,	// VLUXSEG5EI8_V
    4086683U,	// VLUXSEG6EI16_V
    4084771U,	// VLUXSEG6EI32_V
    4085727U,	// VLUXSEG6EI64_V
    4087607U,	// VLUXSEG6EI8_V
    4086747U,	// VLUXSEG7EI16_V
    4084835U,	// VLUXSEG7EI32_V
    4085791U,	// VLUXSEG7EI64_V
    4087667U,	// VLUXSEG7EI8_V
    4086811U,	// VLUXSEG8EI16_V
    4084899U,	// VLUXSEG8EI32_V
    4085855U,	// VLUXSEG8EI64_V
    4087727U,	// VLUXSEG8EI8_V
    268461062U,	// VMACC_VV
    268462588U,	// VMACC_VX
    134235903U,	// VMADC_VI
    536890205U,	// VMADC_VIM
    134243367U,	// VMADC_VV
    536890375U,	// VMADC_VVM
    134244881U,	// VMADC_VX
    536890429U,	// VMADC_VXM
    268461148U,	// VMADD_VV
    268462629U,	// VMADD_VX
    134237075U,	// VMANDN_MM
    134237054U,	// VMAND_MM
    268461645U,	// VMAXU_VV
    268463134U,	// VMAXU_VX
    268461684U,	// VMAX_VV
    268463153U,	// VMAX_VX
    536890226U,	// VMERGE_VIM
    536890396U,	// VMERGE_VVM
    536890450U,	// VMERGE_VXM
    268452961U,	// VMFEQ_VF
    268461386U,	// VMFEQ_VV
    268452845U,	// VMFGE_VF
    268452971U,	// VMFGT_VF
    268452855U,	// VMFLE_VF
    268461207U,	// VMFLE_VV
    268452981U,	// VMFLT_VF
    268461436U,	// VMFLT_VV
    268452865U,	// VMFNE_VF
    268461227U,	// VMFNE_VV
    268461577U,	// VMINU_VV
    268463055U,	// VMINU_VX
    268461365U,	// VMIN_VV
    268462783U,	// VMIN_VX
    134237064U,	// VMNAND_MM
    134237105U,	// VMNOR_MM
    134237086U,	// VMORN_MM
    134237096U,	// VMOR_MM
    134243288U,	// VMSBC_VV
    536890354U,	// VMSBC_VVM
    134244850U,	// VMSBC_VX
    536890408U,	// VMSBC_VXM
    12602132U,	// VMSBF_M
    268453755U,	// VMSEQ_VI
    268461396U,	// VMSEQ_VV
    268462850U,	// VMSEQ_VX
    268453848U,	// VMSGTU_VI
    268463102U,	// VMSGTU_VX
    268453795U,	// VMSGT_VI
    268462903U,	// VMSGT_VX
    12602141U,	// VMSIF_M
    268453837U,	// VMSLEU_VI
    268461534U,	// VMSLEU_VV
    268463012U,	// VMSLEU_VX
    268453679U,	// VMSLE_VI
    268461217U,	// VMSLE_VV
    268462687U,	// VMSLE_VX
    268461624U,	// VMSLTU_VV
    268463113U,	// VMSLTU_VX
    268461446U,	// VMSLT_VV
    268462913U,	// VMSLT_VX
    268453689U,	// VMSNE_VI
    268461237U,	// VMSNE_VV
    268462697U,	// VMSNE_VX
    12602150U,	// VMSOF_M
    268461600U,	// VMULHSU_VV
    268463078U,	// VMULHSU_VX
    268461545U,	// VMULHU_VV
    268463023U,	// VMULHU_VX
    268461247U,	// VMULH_VV
    268462707U,	// VMULH_VX
    268461316U,	// VMUL_VV
    268462755U,	// VMUL_VX
    4219500U,	// VMV1R_V
    4219517U,	// VMV2R_V
    4219534U,	// VMV4R_V
    4219551U,	// VMV8R_V
    4761970U,	// VMV_S_X
    4212234U,	// VMV_V_I
    4219610U,	// VMV_V_V
    4221307U,	// VMV_V_X
    4214611U,	// VMV_X_S
    134237115U,	// VMXNOR_MM
    134237126U,	// VMXOR_MM
    268453915U,	// VNCLIPU_WI
    268461800U,	// VNCLIPU_WV
    268463235U,	// VNCLIPU_WX
    268453904U,	// VNCLIP_WI
    268461767U,	// VNCLIP_WV
    268463202U,	// VNCLIP_WX
    268460980U,	// VNMSAC_VV
    268462567U,	// VNMSAC_VX
    268460906U,	// VNMSUB_VV
    268462517U,	// VNMSUB_VX
    268453884U,	// VNSRA_WI
    268461705U,	// VNSRA_WV
    268463162U,	// VNSRA_WX
    268453894U,	// VNSRL_WI
    268461757U,	// VNSRL_WV
    268463192U,	// VNSRL_WX
    268453778U,	// VOR_VI
    268461419U,	// VOR_VV
    268462873U,	// VOR_VX
    268455846U,	// VREDAND_VS
    268456016U,	// VREDMAXU_VS
    268456042U,	// VREDMAX_VS
    268456003U,	// VREDMINU_VS
    268455954U,	// VREDMIN_VS
    268455966U,	// VREDOR_VS
    268455858U,	// VREDSUM_VS
    268455977U,	// VREDXOR_VS
    268461567U,	// VREMU_VV
    268463045U,	// VREMU_VX
    268461346U,	// VREM_VV
    268462774U,	// VREM_VX
    268460827U,	// VRGATHEREI16_VV
    268453765U,	// VRGATHER_VI
    268461406U,	// VRGATHER_VV
    268462860U,	// VRGATHER_VX
    268453621U,	// VRSUB_VI
    268462528U,	// VRSUB_VX
    7758436U,	// VS1R_V
    7758453U,	// VS2R_V
    7758470U,	// VS4R_V
    7758487U,	// VS8R_V
    268453815U,	// VSADDU_VI
    268461512U,	// VSADDU_VV
    268462979U,	// VSADDU_VX
    268453641U,	// VSADD_VI
    268461158U,	// VSADD_VV
    268462639U,	// VSADD_VX
    536890365U,	// VSBC_VVM
    536890419U,	// VSBC_VXM
    16145010U,	// VSE16_V
    16143098U,	// VSE32_V
    16144054U,	// VSE64_V
    16145953U,	// VSE8_V
    117458537U,	// VSETIVLI
    134236931U,	// VSETVL
    117458547U,	// VSETVLI
    12599407U,	// VSEXT_VF2
    12599469U,	// VSEXT_VF4
    12599499U,	// VSEXT_VF8
    268462792U,	// VSLIDE1DOWN_VX
    268462823U,	// VSLIDE1UP_VX
    268453727U,	// VSLIDEDOWN_VI
    268462808U,	// VSLIDEDOWN_VX
    268453742U,	// VSLIDEUP_VI
    268462837U,	// VSLIDEUP_VX
    268453699U,	// VSLL_VI
    268461268U,	// VSLL_VV
    268462717U,	// VSLL_VX
    268461306U,	// VSMUL_VV
    268462745U,	// VSMUL_VX
    7758429U,	// VSM_V
    4086855U,	// VSOXEI16_V
    4084943U,	// VSOXEI32_V
    4085899U,	// VSOXEI64_V
    4087768U,	// VSOXEI8_V
    4086411U,	// VSOXSEG2EI16_V
    4084499U,	// VSOXSEG2EI32_V
    4085455U,	// VSOXSEG2EI64_V
    4087352U,	// VSOXSEG2EI8_V
    4086475U,	// VSOXSEG3EI16_V
    4084563U,	// VSOXSEG3EI32_V
    4085519U,	// VSOXSEG3EI64_V
    4087412U,	// VSOXSEG3EI8_V
    4086539U,	// VSOXSEG4EI16_V
    4084627U,	// VSOXSEG4EI32_V
    4085583U,	// VSOXSEG4EI64_V
    4087472U,	// VSOXSEG4EI8_V
    4086603U,	// VSOXSEG5EI16_V
    4084691U,	// VSOXSEG5EI32_V
    4085647U,	// VSOXSEG5EI64_V
    4087532U,	// VSOXSEG5EI8_V
    4086667U,	// VSOXSEG6EI16_V
    4084755U,	// VSOXSEG6EI32_V
    4085711U,	// VSOXSEG6EI64_V
    4087592U,	// VSOXSEG6EI8_V
    4086731U,	// VSOXSEG7EI16_V
    4084819U,	// VSOXSEG7EI32_V
    4085775U,	// VSOXSEG7EI64_V
    4087652U,	// VSOXSEG7EI8_V
    4086795U,	// VSOXSEG8EI16_V
    4084883U,	// VSOXSEG8EI32_V
    4085839U,	// VSOXSEG8EI64_V
    4087712U,	// VSOXSEG8EI8_V
    268453612U,	// VSRA_VI
    268460854U,	// VSRA_VV
    268462498U,	// VSRA_VX
    268453718U,	// VSRL_VI
    268461287U,	// VSRL_VV
    268462736U,	// VSRL_VX
    4086376U,	// VSSE16_V
    4084464U,	// VSSE32_V
    4085420U,	// VSSE64_V
    4087320U,	// VSSE8_V
    16144600U,	// VSSEG2E16_V
    16142688U,	// VSSEG2E32_V
    16143644U,	// VSSEG2E64_V
    16145575U,	// VSSEG2E8_V
    16144654U,	// VSSEG3E16_V
    16142742U,	// VSSEG3E32_V
    16143698U,	// VSSEG3E64_V
    16145625U,	// VSSEG3E8_V
    16144708U,	// VSSEG4E16_V
    16142796U,	// VSSEG4E32_V
    16143752U,	// VSSEG4E64_V
    16145675U,	// VSSEG4E8_V
    16144762U,	// VSSEG5E16_V
    16142850U,	// VSSEG5E32_V
    16143806U,	// VSSEG5E64_V
    16145725U,	// VSSEG5E8_V
    16144816U,	// VSSEG6E16_V
    16142904U,	// VSSEG6E32_V
    16143860U,	// VSSEG6E64_V
    16145775U,	// VSSEG6E8_V
    16144870U,	// VSSEG7E16_V
    16142958U,	// VSSEG7E32_V
    16143914U,	// VSSEG7E64_V
    16145825U,	// VSSEG7E8_V
    16144924U,	// VSSEG8E16_V
    16143012U,	// VSSEG8E32_V
    16143968U,	// VSSEG8E64_V
    16145875U,	// VSSEG8E8_V
    268453602U,	// VSSRA_VI
    268460844U,	// VSSRA_VV
    268462488U,	// VSSRA_VX
    268453708U,	// VSSRL_VI
    268461277U,	// VSSRL_VV
    268462726U,	// VSSRL_VX
    4085962U,	// VSSSEG2E16_V
    4084050U,	// VSSSEG2E32_V
    4085006U,	// VSSSEG2E64_V
    4086938U,	// VSSSEG2E8_V
    4086016U,	// VSSSEG3E16_V
    4084104U,	// VSSSEG3E32_V
    4085060U,	// VSSSEG3E64_V
    4086988U,	// VSSSEG3E8_V
    4086070U,	// VSSSEG4E16_V
    4084158U,	// VSSSEG4E32_V
    4085114U,	// VSSSEG4E64_V
    4087038U,	// VSSSEG4E8_V
    4086124U,	// VSSSEG5E16_V
    4084212U,	// VSSSEG5E32_V
    4085168U,	// VSSSEG5E64_V
    4087088U,	// VSSSEG5E8_V
    4086178U,	// VSSSEG6E16_V
    4084266U,	// VSSSEG6E32_V
    4085222U,	// VSSSEG6E64_V
    4087138U,	// VSSSEG6E8_V
    4086232U,	// VSSSEG7E16_V
    4084320U,	// VSSSEG7E32_V
    4085276U,	// VSSSEG7E64_V
    4087188U,	// VSSSEG7E8_V
    4086286U,	// VSSSEG8E16_V
    4084374U,	// VSSSEG8E32_V
    4085330U,	// VSSSEG8E64_V
    4087238U,	// VSSSEG8E8_V
    268461467U,	// VSSUBU_VV
    268462934U,	// VSSUBU_VX
    268460917U,	// VSSUB_VV
    268462538U,	// VSSUB_VX
    268460927U,	// VSUB_VV
    268462548U,	// VSUB_VX
    4086879U,	// VSUXEI16_V
    4084967U,	// VSUXEI32_V
    4085923U,	// VSUXEI64_V
    4087790U,	// VSUXEI8_V
    4086443U,	// VSUXSEG2EI16_V
    4084531U,	// VSUXSEG2EI32_V
    4085487U,	// VSUXSEG2EI64_V
    4087382U,	// VSUXSEG2EI8_V
    4086507U,	// VSUXSEG3EI16_V
    4084595U,	// VSUXSEG3EI32_V
    4085551U,	// VSUXSEG3EI64_V
    4087442U,	// VSUXSEG3EI8_V
    4086571U,	// VSUXSEG4EI16_V
    4084659U,	// VSUXSEG4EI32_V
    4085615U,	// VSUXSEG4EI64_V
    4087502U,	// VSUXSEG4EI8_V
    4086635U,	// VSUXSEG5EI16_V
    4084723U,	// VSUXSEG5EI32_V
    4085679U,	// VSUXSEG5EI64_V
    4087562U,	// VSUXSEG5EI8_V
    4086699U,	// VSUXSEG6EI16_V
    4084787U,	// VSUXSEG6EI32_V
    4085743U,	// VSUXSEG6EI64_V
    4087622U,	// VSUXSEG6EI8_V
    4086763U,	// VSUXSEG7EI16_V
    4084851U,	// VSUXSEG7EI32_V
    4085807U,	// VSUXSEG7EI64_V
    4087682U,	// VSUXSEG7EI8_V
    4086827U,	// VSUXSEG8EI16_V
    4084915U,	// VSUXSEG8EI32_V
    4085871U,	// VSUXSEG8EI64_V
    4087742U,	// VSUXSEG8EI8_V
    268461523U,	// VWADDU_VV
    268462990U,	// VWADDU_VX
    268461789U,	// VWADDU_WV
    268463224U,	// VWADDU_WX
    268461188U,	// VWADD_VV
    268462658U,	// VWADD_VX
    268461747U,	// VWADD_WV
    268463182U,	// VWADD_WX
    268461587U,	// VWMACCSU_VV
    268463065U,	// VWMACCSU_VX
    268462890U,	// VWMACCUS_VX
    268461489U,	// VWMACCU_VV
    268462956U,	// VWMACCU_VX
    268461084U,	// VWMACC_VV
    268462598U,	// VWMACC_VX
    268461612U,	// VWMULSU_VV
    268463090U,	// VWMULSU_VX
    268461556U,	// VWMULU_VV
    268463034U,	// VWMULU_VX
    268461336U,	// VWMUL_VV
    268462764U,	// VWMUL_VX
    268455989U,	// VWREDSUMU_VS
    268455870U,	// VWREDSUM_VS
    268461478U,	// VWSUBU_VV
    268462945U,	// VWSUBU_VX
    268461778U,	// VWSUBU_WV
    268463213U,	// VWSUBU_WX
    268460947U,	// VWSUB_VV
    268462557U,	// VWSUB_VX
    268461726U,	// VWSUB_WV
    268463172U,	// VWSUB_WX
    268453786U,	// VXOR_VI
    268461427U,	// VXOR_VV
    268462881U,	// VXOR_VX
    12599418U,	// VZEXT_VF2
    12599480U,	// VZEXT_VF4
    12599510U,	// VZEXT_VF8
    1605U,	// WFI
    134237786U,	// XNOR
    134237807U,	// XOR
    134235807U,	// XORI
    134234307U,	// XPERM4
    134234337U,	// XPERM8
    134235445U,	// XPERM_H
    134244247U,	// XPERM_W
    4212099U,	// ZEXT_H_RV32
    4212099U,	// ZEXT_H_RV64
    4213910U,	// ZIP_RV32
  };

  static const uint8_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_VALUE_LIST
    0U,	// DBG_INSTR_REF
    0U,	// DBG_PHI
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLReg
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    0U,	// PseudoFLD
    0U,	// PseudoFLH
    0U,	// PseudoFLW
    0U,	// PseudoFSD
    0U,	// PseudoFSH
    0U,	// PseudoFSW
    0U,	// PseudoJump
    0U,	// PseudoLA
    0U,	// PseudoLA_TLS_GD
    0U,	// PseudoLA_TLS_IE
    0U,	// PseudoLB
    0U,	// PseudoLBU
    0U,	// PseudoLD
    0U,	// PseudoLH
    0U,	// PseudoLHU
    0U,	// PseudoLI
    0U,	// PseudoLLA
    0U,	// PseudoLW
    0U,	// PseudoLWU
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoQuietFLE_D
    0U,	// PseudoQuietFLE_H
    0U,	// PseudoQuietFLE_S
    0U,	// PseudoQuietFLT_D
    0U,	// PseudoQuietFLT_H
    0U,	// PseudoQuietFLT_S
    0U,	// PseudoRET
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoSB
    0U,	// PseudoSD
    0U,	// PseudoSEXT_B
    0U,	// PseudoSEXT_H
    0U,	// PseudoSH
    0U,	// PseudoSW
    0U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1
    0U,	// PseudoVCOMPRESS_VM_M2
    0U,	// PseudoVCOMPRESS_VM_M4
    0U,	// PseudoVCOMPRESS_VM_M8
    0U,	// PseudoVCOMPRESS_VM_MF2
    0U,	// PseudoVCOMPRESS_VM_MF4
    0U,	// PseudoVCOMPRESS_VM_MF8
    0U,	// PseudoVCPOP_M_B1
    0U,	// PseudoVCPOP_M_B16
    0U,	// PseudoVCPOP_M_B16_MASK
    0U,	// PseudoVCPOP_M_B1_MASK
    0U,	// PseudoVCPOP_M_B2
    0U,	// PseudoVCPOP_M_B2_MASK
    0U,	// PseudoVCPOP_M_B32
    0U,	// PseudoVCPOP_M_B32_MASK
    0U,	// PseudoVCPOP_M_B4
    0U,	// PseudoVCPOP_M_B4_MASK
    0U,	// PseudoVCPOP_M_B64
    0U,	// PseudoVCPOP_M_B64_MASK
    0U,	// PseudoVCPOP_M_B8
    0U,	// PseudoVCPOP_M_B8_MASK
    0U,	// PseudoVDIVU_VV_M1
    0U,	// PseudoVDIVU_VV_M1_MASK
    0U,	// PseudoVDIVU_VV_M2
    0U,	// PseudoVDIVU_VV_M2_MASK
    0U,	// PseudoVDIVU_VV_M4
    0U,	// PseudoVDIVU_VV_M4_MASK
    0U,	// PseudoVDIVU_VV_M8
    0U,	// PseudoVDIVU_VV_M8_MASK
    0U,	// PseudoVDIVU_VV_MF2
    0U,	// PseudoVDIVU_VV_MF2_MASK
    0U,	// PseudoVDIVU_VV_MF4
    0U,	// PseudoVDIVU_VV_MF4_MASK
    0U,	// PseudoVDIVU_VV_MF8
    0U,	// PseudoVDIVU_VV_MF8_MASK
    0U,	// PseudoVDIVU_VX_M1
    0U,	// PseudoVDIVU_VX_M1_MASK
    0U,	// PseudoVDIVU_VX_M2
    0U,	// PseudoVDIVU_VX_M2_MASK
    0U,	// PseudoVDIVU_VX_M4
    0U,	// PseudoVDIVU_VX_M4_MASK
    0U,	// PseudoVDIVU_VX_M8
    0U,	// PseudoVDIVU_VX_M8_MASK
    0U,	// PseudoVDIVU_VX_MF2
    0U,	// PseudoVDIVU_VX_MF2_MASK
    0U,	// PseudoVDIVU_VX_MF4
    0U,	// PseudoVDIVU_VX_MF4_MASK
    0U,	// PseudoVDIVU_VX_MF8
    0U,	// PseudoVDIVU_VX_MF8_MASK
    0U,	// PseudoVDIV_VV_M1
    0U,	// PseudoVDIV_VV_M1_MASK
    0U,	// PseudoVDIV_VV_M2
    0U,	// PseudoVDIV_VV_M2_MASK
    0U,	// PseudoVDIV_VV_M4
    0U,	// PseudoVDIV_VV_M4_MASK
    0U,	// PseudoVDIV_VV_M8
    0U,	// PseudoVDIV_VV_M8_MASK
    0U,	// PseudoVDIV_VV_MF2
    0U,	// PseudoVDIV_VV_MF2_MASK
    0U,	// PseudoVDIV_VV_MF4
    0U,	// PseudoVDIV_VV_MF4_MASK
    0U,	// PseudoVDIV_VV_MF8
    0U,	// PseudoVDIV_VV_MF8_MASK
    0U,	// PseudoVDIV_VX_M1
    0U,	// PseudoVDIV_VX_M1_MASK
    0U,	// PseudoVDIV_VX_M2
    0U,	// PseudoVDIV_VX_M2_MASK
    0U,	// PseudoVDIV_VX_M4
    0U,	// PseudoVDIV_VX_M4_MASK
    0U,	// PseudoVDIV_VX_M8
    0U,	// PseudoVDIV_VX_M8_MASK
    0U,	// PseudoVDIV_VX_MF2
    0U,	// PseudoVDIV_VX_MF2_MASK
    0U,	// PseudoVDIV_VX_MF4
    0U,	// PseudoVDIV_VX_MF4_MASK
    0U,	// PseudoVDIV_VX_MF8
    0U,	// PseudoVDIV_VX_MF8_MASK
    0U,	// PseudoVFADD_VF16_M1
    0U,	// PseudoVFADD_VF16_M1_MASK
    0U,	// PseudoVFADD_VF16_M2
    0U,	// PseudoVFADD_VF16_M2_MASK
    0U,	// PseudoVFADD_VF16_M4
    0U,	// PseudoVFADD_VF16_M4_MASK
    0U,	// PseudoVFADD_VF16_M8
    0U,	// PseudoVFADD_VF16_M8_MASK
    0U,	// PseudoVFADD_VF16_MF2
    0U,	// PseudoVFADD_VF16_MF2_MASK
    0U,	// PseudoVFADD_VF16_MF4
    0U,	// PseudoVFADD_VF16_MF4_MASK
    0U,	// PseudoVFADD_VF32_M1
    0U,	// PseudoVFADD_VF32_M1_MASK
    0U,	// PseudoVFADD_VF32_M2
    0U,	// PseudoVFADD_VF32_M2_MASK
    0U,	// PseudoVFADD_VF32_M4
    0U,	// PseudoVFADD_VF32_M4_MASK
    0U,	// PseudoVFADD_VF32_M8
    0U,	// PseudoVFADD_VF32_M8_MASK
    0U,	// PseudoVFADD_VF32_MF2
    0U,	// PseudoVFADD_VF32_MF2_MASK
    0U,	// PseudoVFADD_VF64_M1
    0U,	// PseudoVFADD_VF64_M1_MASK
    0U,	// PseudoVFADD_VF64_M2
    0U,	// PseudoVFADD_VF64_M2_MASK
    0U,	// PseudoVFADD_VF64_M4
    0U,	// PseudoVFADD_VF64_M4_MASK
    0U,	// PseudoVFADD_VF64_M8
    0U,	// PseudoVFADD_VF64_M8_MASK
    0U,	// PseudoVFADD_VV_M1
    0U,	// PseudoVFADD_VV_M1_MASK
    0U,	// PseudoVFADD_VV_M2
    0U,	// PseudoVFADD_VV_M2_MASK
    0U,	// PseudoVFADD_VV_M4
    0U,	// PseudoVFADD_VV_M4_MASK
    0U,	// PseudoVFADD_VV_M8
    0U,	// PseudoVFADD_VV_M8_MASK
    0U,	// PseudoVFADD_VV_MF2
    0U,	// PseudoVFADD_VV_MF2_MASK
    0U,	// PseudoVFADD_VV_MF4
    0U,	// PseudoVFADD_VV_MF4_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1
    0U,	// PseudoVFCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2
    0U,	// PseudoVFCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4
    0U,	// PseudoVFCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8
    0U,	// PseudoVFCVT_F_XU_V_M8_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2
    0U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4
    0U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFCVT_F_X_V_M1
    0U,	// PseudoVFCVT_F_X_V_M1_MASK
    0U,	// PseudoVFCVT_F_X_V_M2
    0U,	// PseudoVFCVT_F_X_V_M2_MASK
    0U,	// PseudoVFCVT_F_X_V_M4
    0U,	// PseudoVFCVT_F_X_V_M4_MASK
    0U,	// PseudoVFCVT_F_X_V_M8
    0U,	// PseudoVFCVT_F_X_V_M8_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2
    0U,	// PseudoVFCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4
    0U,	// PseudoVFCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFDIV_VF16_M1
    0U,	// PseudoVFDIV_VF16_M1_MASK
    0U,	// PseudoVFDIV_VF16_M2
    0U,	// PseudoVFDIV_VF16_M2_MASK
    0U,	// PseudoVFDIV_VF16_M4
    0U,	// PseudoVFDIV_VF16_M4_MASK
    0U,	// PseudoVFDIV_VF16_M8
    0U,	// PseudoVFDIV_VF16_M8_MASK
    0U,	// PseudoVFDIV_VF16_MF2
    0U,	// PseudoVFDIV_VF16_MF2_MASK
    0U,	// PseudoVFDIV_VF16_MF4
    0U,	// PseudoVFDIV_VF16_MF4_MASK
    0U,	// PseudoVFDIV_VF32_M1
    0U,	// PseudoVFDIV_VF32_M1_MASK
    0U,	// PseudoVFDIV_VF32_M2
    0U,	// PseudoVFDIV_VF32_M2_MASK
    0U,	// PseudoVFDIV_VF32_M4
    0U,	// PseudoVFDIV_VF32_M4_MASK
    0U,	// PseudoVFDIV_VF32_M8
    0U,	// PseudoVFDIV_VF32_M8_MASK
    0U,	// PseudoVFDIV_VF32_MF2
    0U,	// PseudoVFDIV_VF32_MF2_MASK
    0U,	// PseudoVFDIV_VF64_M1
    0U,	// PseudoVFDIV_VF64_M1_MASK
    0U,	// PseudoVFDIV_VF64_M2
    0U,	// PseudoVFDIV_VF64_M2_MASK
    0U,	// PseudoVFDIV_VF64_M4
    0U,	// PseudoVFDIV_VF64_M4_MASK
    0U,	// PseudoVFDIV_VF64_M8
    0U,	// PseudoVFDIV_VF64_M8_MASK
    0U,	// PseudoVFDIV_VV_M1
    0U,	// PseudoVFDIV_VV_M1_MASK
    0U,	// PseudoVFDIV_VV_M2
    0U,	// PseudoVFDIV_VV_M2_MASK
    0U,	// PseudoVFDIV_VV_M4
    0U,	// PseudoVFDIV_VV_M4_MASK
    0U,	// PseudoVFDIV_VV_M8
    0U,	// PseudoVFDIV_VV_M8_MASK
    0U,	// PseudoVFDIV_VV_MF2
    0U,	// PseudoVFDIV_VV_MF2_MASK
    0U,	// PseudoVFDIV_VV_MF4
    0U,	// PseudoVFDIV_VV_MF4_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_VF16_M1
    0U,	// PseudoVFMACC_VF16_M1_MASK
    0U,	// PseudoVFMACC_VF16_M2
    0U,	// PseudoVFMACC_VF16_M2_MASK
    0U,	// PseudoVFMACC_VF16_M4
    0U,	// PseudoVFMACC_VF16_M4_MASK
    0U,	// PseudoVFMACC_VF16_M8
    0U,	// PseudoVFMACC_VF16_M8_MASK
    0U,	// PseudoVFMACC_VF16_MF2
    0U,	// PseudoVFMACC_VF16_MF2_MASK
    0U,	// PseudoVFMACC_VF16_MF4
    0U,	// PseudoVFMACC_VF16_MF4_MASK
    0U,	// PseudoVFMACC_VF32_M1
    0U,	// PseudoVFMACC_VF32_M1_MASK
    0U,	// PseudoVFMACC_VF32_M2
    0U,	// PseudoVFMACC_VF32_M2_MASK
    0U,	// PseudoVFMACC_VF32_M4
    0U,	// PseudoVFMACC_VF32_M4_MASK
    0U,	// PseudoVFMACC_VF32_M8
    0U,	// PseudoVFMACC_VF32_M8_MASK
    0U,	// PseudoVFMACC_VF32_MF2
    0U,	// PseudoVFMACC_VF32_MF2_MASK
    0U,	// PseudoVFMACC_VF64_M1
    0U,	// PseudoVFMACC_VF64_M1_MASK
    0U,	// PseudoVFMACC_VF64_M2
    0U,	// PseudoVFMACC_VF64_M2_MASK
    0U,	// PseudoVFMACC_VF64_M4
    0U,	// PseudoVFMACC_VF64_M4_MASK
    0U,	// PseudoVFMACC_VF64_M8
    0U,	// PseudoVFMACC_VF64_M8_MASK
    0U,	// PseudoVFMACC_VV_M1
    0U,	// PseudoVFMACC_VV_M1_MASK
    0U,	// PseudoVFMACC_VV_M2
    0U,	// PseudoVFMACC_VV_M2_MASK
    0U,	// PseudoVFMACC_VV_M4
    0U,	// PseudoVFMACC_VV_M4_MASK
    0U,	// PseudoVFMACC_VV_M8
    0U,	// PseudoVFMACC_VV_M8_MASK
    0U,	// PseudoVFMACC_VV_MF2
    0U,	// PseudoVFMACC_VV_MF2_MASK
    0U,	// PseudoVFMACC_VV_MF4
    0U,	// PseudoVFMACC_VV_MF4_MASK
    0U,	// PseudoVFMADD_VF16_M1
    0U,	// PseudoVFMADD_VF16_M1_MASK
    0U,	// PseudoVFMADD_VF16_M2
    0U,	// PseudoVFMADD_VF16_M2_MASK
    0U,	// PseudoVFMADD_VF16_M4
    0U,	// PseudoVFMADD_VF16_M4_MASK
    0U,	// PseudoVFMADD_VF16_M8
    0U,	// PseudoVFMADD_VF16_M8_MASK
    0U,	// PseudoVFMADD_VF16_MF2
    0U,	// PseudoVFMADD_VF16_MF2_MASK
    0U,	// PseudoVFMADD_VF16_MF4
    0U,	// PseudoVFMADD_VF16_MF4_MASK
    0U,	// PseudoVFMADD_VF32_M1
    0U,	// PseudoVFMADD_VF32_M1_MASK
    0U,	// PseudoVFMADD_VF32_M2
    0U,	// PseudoVFMADD_VF32_M2_MASK
    0U,	// PseudoVFMADD_VF32_M4
    0U,	// PseudoVFMADD_VF32_M4_MASK
    0U,	// PseudoVFMADD_VF32_M8
    0U,	// PseudoVFMADD_VF32_M8_MASK
    0U,	// PseudoVFMADD_VF32_MF2
    0U,	// PseudoVFMADD_VF32_MF2_MASK
    0U,	// PseudoVFMADD_VF64_M1
    0U,	// PseudoVFMADD_VF64_M1_MASK
    0U,	// PseudoVFMADD_VF64_M2
    0U,	// PseudoVFMADD_VF64_M2_MASK
    0U,	// PseudoVFMADD_VF64_M4
    0U,	// PseudoVFMADD_VF64_M4_MASK
    0U,	// PseudoVFMADD_VF64_M8
    0U,	// PseudoVFMADD_VF64_M8_MASK
    0U,	// PseudoVFMADD_VV_M1
    0U,	// PseudoVFMADD_VV_M1_MASK
    0U,	// PseudoVFMADD_VV_M2
    0U,	// PseudoVFMADD_VV_M2_MASK
    0U,	// PseudoVFMADD_VV_M4
    0U,	// PseudoVFMADD_VV_M4_MASK
    0U,	// PseudoVFMADD_VV_M8
    0U,	// PseudoVFMADD_VV_M8_MASK
    0U,	// PseudoVFMADD_VV_MF2
    0U,	// PseudoVFMADD_VV_MF2_MASK
    0U,	// PseudoVFMADD_VV_MF4
    0U,	// PseudoVFMADD_VV_MF4_MASK
    0U,	// PseudoVFMAX_VF16_M1
    0U,	// PseudoVFMAX_VF16_M1_MASK
    0U,	// PseudoVFMAX_VF16_M2
    0U,	// PseudoVFMAX_VF16_M2_MASK
    0U,	// PseudoVFMAX_VF16_M4
    0U,	// PseudoVFMAX_VF16_M4_MASK
    0U,	// PseudoVFMAX_VF16_M8
    0U,	// PseudoVFMAX_VF16_M8_MASK
    0U,	// PseudoVFMAX_VF16_MF2
    0U,	// PseudoVFMAX_VF16_MF2_MASK
    0U,	// PseudoVFMAX_VF16_MF4
    0U,	// PseudoVFMAX_VF16_MF4_MASK
    0U,	// PseudoVFMAX_VF32_M1
    0U,	// PseudoVFMAX_VF32_M1_MASK
    0U,	// PseudoVFMAX_VF32_M2
    0U,	// PseudoVFMAX_VF32_M2_MASK
    0U,	// PseudoVFMAX_VF32_M4
    0U,	// PseudoVFMAX_VF32_M4_MASK
    0U,	// PseudoVFMAX_VF32_M8
    0U,	// PseudoVFMAX_VF32_M8_MASK
    0U,	// PseudoVFMAX_VF32_MF2
    0U,	// PseudoVFMAX_VF32_MF2_MASK
    0U,	// PseudoVFMAX_VF64_M1
    0U,	// PseudoVFMAX_VF64_M1_MASK
    0U,	// PseudoVFMAX_VF64_M2
    0U,	// PseudoVFMAX_VF64_M2_MASK
    0U,	// PseudoVFMAX_VF64_M4
    0U,	// PseudoVFMAX_VF64_M4_MASK
    0U,	// PseudoVFMAX_VF64_M8
    0U,	// PseudoVFMAX_VF64_M8_MASK
    0U,	// PseudoVFMAX_VV_M1
    0U,	// PseudoVFMAX_VV_M1_MASK
    0U,	// PseudoVFMAX_VV_M2
    0U,	// PseudoVFMAX_VV_M2_MASK
    0U,	// PseudoVFMAX_VV_M4
    0U,	// PseudoVFMAX_VV_M4_MASK
    0U,	// PseudoVFMAX_VV_M8
    0U,	// PseudoVFMAX_VV_M8_MASK
    0U,	// PseudoVFMAX_VV_MF2
    0U,	// PseudoVFMAX_VV_MF2_MASK
    0U,	// PseudoVFMAX_VV_MF4
    0U,	// PseudoVFMAX_VV_MF4_MASK
    0U,	// PseudoVFMERGE_VF16M_M1
    0U,	// PseudoVFMERGE_VF16M_M1_TU
    0U,	// PseudoVFMERGE_VF16M_M2
    0U,	// PseudoVFMERGE_VF16M_M2_TU
    0U,	// PseudoVFMERGE_VF16M_M4
    0U,	// PseudoVFMERGE_VF16M_M4_TU
    0U,	// PseudoVFMERGE_VF16M_M8
    0U,	// PseudoVFMERGE_VF16M_M8_TU
    0U,	// PseudoVFMERGE_VF16M_MF2
    0U,	// PseudoVFMERGE_VF16M_MF2_TU
    0U,	// PseudoVFMERGE_VF16M_MF4
    0U,	// PseudoVFMERGE_VF16M_MF4_TU
    0U,	// PseudoVFMERGE_VF32M_M1
    0U,	// PseudoVFMERGE_VF32M_M1_TU
    0U,	// PseudoVFMERGE_VF32M_M2
    0U,	// PseudoVFMERGE_VF32M_M2_TU
    0U,	// PseudoVFMERGE_VF32M_M4
    0U,	// PseudoVFMERGE_VF32M_M4_TU
    0U,	// PseudoVFMERGE_VF32M_M8
    0U,	// PseudoVFMERGE_VF32M_M8_TU
    0U,	// PseudoVFMERGE_VF32M_MF2
    0U,	// PseudoVFMERGE_VF32M_MF2_TU
    0U,	// PseudoVFMERGE_VF64M_M1
    0U,	// PseudoVFMERGE_VF64M_M1_TU
    0U,	// PseudoVFMERGE_VF64M_M2
    0U,	// PseudoVFMERGE_VF64M_M2_TU
    0U,	// PseudoVFMERGE_VF64M_M4
    0U,	// PseudoVFMERGE_VF64M_M4_TU
    0U,	// PseudoVFMERGE_VF64M_M8
    0U,	// PseudoVFMERGE_VF64M_M8_TU
    0U,	// PseudoVFMIN_VF16_M1
    0U,	// PseudoVFMIN_VF16_M1_MASK
    0U,	// PseudoVFMIN_VF16_M2
    0U,	// PseudoVFMIN_VF16_M2_MASK
    0U,	// PseudoVFMIN_VF16_M4
    0U,	// PseudoVFMIN_VF16_M4_MASK
    0U,	// PseudoVFMIN_VF16_M8
    0U,	// PseudoVFMIN_VF16_M8_MASK
    0U,	// PseudoVFMIN_VF16_MF2
    0U,	// PseudoVFMIN_VF16_MF2_MASK
    0U,	// PseudoVFMIN_VF16_MF4
    0U,	// PseudoVFMIN_VF16_MF4_MASK
    0U,	// PseudoVFMIN_VF32_M1
    0U,	// PseudoVFMIN_VF32_M1_MASK
    0U,	// PseudoVFMIN_VF32_M2
    0U,	// PseudoVFMIN_VF32_M2_MASK
    0U,	// PseudoVFMIN_VF32_M4
    0U,	// PseudoVFMIN_VF32_M4_MASK
    0U,	// PseudoVFMIN_VF32_M8
    0U,	// PseudoVFMIN_VF32_M8_MASK
    0U,	// PseudoVFMIN_VF32_MF2
    0U,	// PseudoVFMIN_VF32_MF2_MASK
    0U,	// PseudoVFMIN_VF64_M1
    0U,	// PseudoVFMIN_VF64_M1_MASK
    0U,	// PseudoVFMIN_VF64_M2
    0U,	// PseudoVFMIN_VF64_M2_MASK
    0U,	// PseudoVFMIN_VF64_M4
    0U,	// PseudoVFMIN_VF64_M4_MASK
    0U,	// PseudoVFMIN_VF64_M8
    0U,	// PseudoVFMIN_VF64_M8_MASK
    0U,	// PseudoVFMIN_VV_M1
    0U,	// PseudoVFMIN_VV_M1_MASK
    0U,	// PseudoVFMIN_VV_M2
    0U,	// PseudoVFMIN_VV_M2_MASK
    0U,	// PseudoVFMIN_VV_M4
    0U,	// PseudoVFMIN_VV_M4_MASK
    0U,	// PseudoVFMIN_VV_M8
    0U,	// PseudoVFMIN_VV_M8_MASK
    0U,	// PseudoVFMIN_VV_MF2
    0U,	// PseudoVFMIN_VV_MF2_MASK
    0U,	// PseudoVFMIN_VV_MF4
    0U,	// PseudoVFMIN_VV_MF4_MASK
    0U,	// PseudoVFMSAC_VF16_M1
    0U,	// PseudoVFMSAC_VF16_M1_MASK
    0U,	// PseudoVFMSAC_VF16_M2
    0U,	// PseudoVFMSAC_VF16_M2_MASK
    0U,	// PseudoVFMSAC_VF16_M4
    0U,	// PseudoVFMSAC_VF16_M4_MASK
    0U,	// PseudoVFMSAC_VF16_M8
    0U,	// PseudoVFMSAC_VF16_M8_MASK
    0U,	// PseudoVFMSAC_VF16_MF2
    0U,	// PseudoVFMSAC_VF16_MF2_MASK
    0U,	// PseudoVFMSAC_VF16_MF4
    0U,	// PseudoVFMSAC_VF16_MF4_MASK
    0U,	// PseudoVFMSAC_VF32_M1
    0U,	// PseudoVFMSAC_VF32_M1_MASK
    0U,	// PseudoVFMSAC_VF32_M2
    0U,	// PseudoVFMSAC_VF32_M2_MASK
    0U,	// PseudoVFMSAC_VF32_M4
    0U,	// PseudoVFMSAC_VF32_M4_MASK
    0U,	// PseudoVFMSAC_VF32_M8
    0U,	// PseudoVFMSAC_VF32_M8_MASK
    0U,	// PseudoVFMSAC_VF32_MF2
    0U,	// PseudoVFMSAC_VF32_MF2_MASK
    0U,	// PseudoVFMSAC_VF64_M1
    0U,	// PseudoVFMSAC_VF64_M1_MASK
    0U,	// PseudoVFMSAC_VF64_M2
    0U,	// PseudoVFMSAC_VF64_M2_MASK
    0U,	// PseudoVFMSAC_VF64_M4
    0U,	// PseudoVFMSAC_VF64_M4_MASK
    0U,	// PseudoVFMSAC_VF64_M8
    0U,	// PseudoVFMSAC_VF64_M8_MASK
    0U,	// PseudoVFMSAC_VV_M1
    0U,	// PseudoVFMSAC_VV_M1_MASK
    0U,	// PseudoVFMSAC_VV_M2
    0U,	// PseudoVFMSAC_VV_M2_MASK
    0U,	// PseudoVFMSAC_VV_M4
    0U,	// PseudoVFMSAC_VV_M4_MASK
    0U,	// PseudoVFMSAC_VV_M8
    0U,	// PseudoVFMSAC_VV_M8_MASK
    0U,	// PseudoVFMSAC_VV_MF2
    0U,	// PseudoVFMSAC_VV_MF2_MASK
    0U,	// PseudoVFMSAC_VV_MF4
    0U,	// PseudoVFMSAC_VV_MF4_MASK
    0U,	// PseudoVFMSUB_VF16_M1
    0U,	// PseudoVFMSUB_VF16_M1_MASK
    0U,	// PseudoVFMSUB_VF16_M2
    0U,	// PseudoVFMSUB_VF16_M2_MASK
    0U,	// PseudoVFMSUB_VF16_M4
    0U,	// PseudoVFMSUB_VF16_M4_MASK
    0U,	// PseudoVFMSUB_VF16_M8
    0U,	// PseudoVFMSUB_VF16_M8_MASK
    0U,	// PseudoVFMSUB_VF16_MF2
    0U,	// PseudoVFMSUB_VF16_MF2_MASK
    0U,	// PseudoVFMSUB_VF16_MF4
    0U,	// PseudoVFMSUB_VF16_MF4_MASK
    0U,	// PseudoVFMSUB_VF32_M1
    0U,	// PseudoVFMSUB_VF32_M1_MASK
    0U,	// PseudoVFMSUB_VF32_M2
    0U,	// PseudoVFMSUB_VF32_M2_MASK
    0U,	// PseudoVFMSUB_VF32_M4
    0U,	// PseudoVFMSUB_VF32_M4_MASK
    0U,	// PseudoVFMSUB_VF32_M8
    0U,	// PseudoVFMSUB_VF32_M8_MASK
    0U,	// PseudoVFMSUB_VF32_MF2
    0U,	// PseudoVFMSUB_VF32_MF2_MASK
    0U,	// PseudoVFMSUB_VF64_M1
    0U,	// PseudoVFMSUB_VF64_M1_MASK
    0U,	// PseudoVFMSUB_VF64_M2
    0U,	// PseudoVFMSUB_VF64_M2_MASK
    0U,	// PseudoVFMSUB_VF64_M4
    0U,	// PseudoVFMSUB_VF64_M4_MASK
    0U,	// PseudoVFMSUB_VF64_M8
    0U,	// PseudoVFMSUB_VF64_M8_MASK
    0U,	// PseudoVFMSUB_VV_M1
    0U,	// PseudoVFMSUB_VV_M1_MASK
    0U,	// PseudoVFMSUB_VV_M2
    0U,	// PseudoVFMSUB_VV_M2_MASK
    0U,	// PseudoVFMSUB_VV_M4
    0U,	// PseudoVFMSUB_VV_M4_MASK
    0U,	// PseudoVFMSUB_VV_M8
    0U,	// PseudoVFMSUB_VV_M8_MASK
    0U,	// PseudoVFMSUB_VV_MF2
    0U,	// PseudoVFMSUB_VV_MF2_MASK
    0U,	// PseudoVFMSUB_VV_MF4
    0U,	// PseudoVFMSUB_VV_MF4_MASK
    0U,	// PseudoVFMUL_VF16_M1
    0U,	// PseudoVFMUL_VF16_M1_MASK
    0U,	// PseudoVFMUL_VF16_M2
    0U,	// PseudoVFMUL_VF16_M2_MASK
    0U,	// PseudoVFMUL_VF16_M4
    0U,	// PseudoVFMUL_VF16_M4_MASK
    0U,	// PseudoVFMUL_VF16_M8
    0U,	// PseudoVFMUL_VF16_M8_MASK
    0U,	// PseudoVFMUL_VF16_MF2
    0U,	// PseudoVFMUL_VF16_MF2_MASK
    0U,	// PseudoVFMUL_VF16_MF4
    0U,	// PseudoVFMUL_VF16_MF4_MASK
    0U,	// PseudoVFMUL_VF32_M1
    0U,	// PseudoVFMUL_VF32_M1_MASK
    0U,	// PseudoVFMUL_VF32_M2
    0U,	// PseudoVFMUL_VF32_M2_MASK
    0U,	// PseudoVFMUL_VF32_M4
    0U,	// PseudoVFMUL_VF32_M4_MASK
    0U,	// PseudoVFMUL_VF32_M8
    0U,	// PseudoVFMUL_VF32_M8_MASK
    0U,	// PseudoVFMUL_VF32_MF2
    0U,	// PseudoVFMUL_VF32_MF2_MASK
    0U,	// PseudoVFMUL_VF64_M1
    0U,	// PseudoVFMUL_VF64_M1_MASK
    0U,	// PseudoVFMUL_VF64_M2
    0U,	// PseudoVFMUL_VF64_M2_MASK
    0U,	// PseudoVFMUL_VF64_M4
    0U,	// PseudoVFMUL_VF64_M4_MASK
    0U,	// PseudoVFMUL_VF64_M8
    0U,	// PseudoVFMUL_VF64_M8_MASK
    0U,	// PseudoVFMUL_VV_M1
    0U,	// PseudoVFMUL_VV_M1_MASK
    0U,	// PseudoVFMUL_VV_M2
    0U,	// PseudoVFMUL_VV_M2_MASK
    0U,	// PseudoVFMUL_VV_M4
    0U,	// PseudoVFMUL_VV_M4_MASK
    0U,	// PseudoVFMUL_VV_M8
    0U,	// PseudoVFMUL_VV_M8_MASK
    0U,	// PseudoVFMUL_VV_MF2
    0U,	// PseudoVFMUL_VV_MF2_MASK
    0U,	// PseudoVFMUL_VV_MF4
    0U,	// PseudoVFMUL_VV_MF4_MASK
    0U,	// PseudoVFMV_F16_S_M1
    0U,	// PseudoVFMV_F16_S_M2
    0U,	// PseudoVFMV_F16_S_M4
    0U,	// PseudoVFMV_F16_S_M8
    0U,	// PseudoVFMV_F16_S_MF2
    0U,	// PseudoVFMV_F16_S_MF4
    0U,	// PseudoVFMV_F32_S_M1
    0U,	// PseudoVFMV_F32_S_M2
    0U,	// PseudoVFMV_F32_S_M4
    0U,	// PseudoVFMV_F32_S_M8
    0U,	// PseudoVFMV_F32_S_MF2
    0U,	// PseudoVFMV_F64_S_M1
    0U,	// PseudoVFMV_F64_S_M2
    0U,	// PseudoVFMV_F64_S_M4
    0U,	// PseudoVFMV_F64_S_M8
    0U,	// PseudoVFMV_S_F16_M1
    0U,	// PseudoVFMV_S_F16_M2
    0U,	// PseudoVFMV_S_F16_M4
    0U,	// PseudoVFMV_S_F16_M8
    0U,	// PseudoVFMV_S_F16_MF2
    0U,	// PseudoVFMV_S_F16_MF4
    0U,	// PseudoVFMV_S_F32_M1
    0U,	// PseudoVFMV_S_F32_M2
    0U,	// PseudoVFMV_S_F32_M4
    0U,	// PseudoVFMV_S_F32_M8
    0U,	// PseudoVFMV_S_F32_MF2
    0U,	// PseudoVFMV_S_F64_M1
    0U,	// PseudoVFMV_S_F64_M2
    0U,	// PseudoVFMV_S_F64_M4
    0U,	// PseudoVFMV_S_F64_M8
    0U,	// PseudoVFMV_V_F16_M1
    0U,	// PseudoVFMV_V_F16_M2
    0U,	// PseudoVFMV_V_F16_M4
    0U,	// PseudoVFMV_V_F16_M8
    0U,	// PseudoVFMV_V_F16_MF2
    0U,	// PseudoVFMV_V_F16_MF4
    0U,	// PseudoVFMV_V_F32_M1
    0U,	// PseudoVFMV_V_F32_M2
    0U,	// PseudoVFMV_V_F32_M4
    0U,	// PseudoVFMV_V_F32_M8
    0U,	// PseudoVFMV_V_F32_MF2
    0U,	// PseudoVFMV_V_F64_M1
    0U,	// PseudoVFMV_V_F64_M2
    0U,	// PseudoVFMV_V_F64_M4
    0U,	// PseudoVFMV_V_F64_M8
    0U,	// PseudoVFNCVT_F_F_W_M1
    0U,	// PseudoVFNCVT_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2
    0U,	// PseudoVFNCVT_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4
    0U,	// PseudoVFNCVT_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2
    0U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4
    0U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1
    0U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2
    0U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4
    0U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2
    0U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4
    0U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1
    0U,	// PseudoVFNCVT_F_X_W_M1_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2
    0U,	// PseudoVFNCVT_F_X_W_M2_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4
    0U,	// PseudoVFNCVT_F_X_W_M4_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2
    0U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4
    0U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_VF16_M1
    0U,	// PseudoVFNMACC_VF16_M1_MASK
    0U,	// PseudoVFNMACC_VF16_M2
    0U,	// PseudoVFNMACC_VF16_M2_MASK
    0U,	// PseudoVFNMACC_VF16_M4
    0U,	// PseudoVFNMACC_VF16_M4_MASK
    0U,	// PseudoVFNMACC_VF16_M8
    0U,	// PseudoVFNMACC_VF16_M8_MASK
    0U,	// PseudoVFNMACC_VF16_MF2
    0U,	// PseudoVFNMACC_VF16_MF2_MASK
    0U,	// PseudoVFNMACC_VF16_MF4
    0U,	// PseudoVFNMACC_VF16_MF4_MASK
    0U,	// PseudoVFNMACC_VF32_M1
    0U,	// PseudoVFNMACC_VF32_M1_MASK
    0U,	// PseudoVFNMACC_VF32_M2
    0U,	// PseudoVFNMACC_VF32_M2_MASK
    0U,	// PseudoVFNMACC_VF32_M4
    0U,	// PseudoVFNMACC_VF32_M4_MASK
    0U,	// PseudoVFNMACC_VF32_M8
    0U,	// PseudoVFNMACC_VF32_M8_MASK
    0U,	// PseudoVFNMACC_VF32_MF2
    0U,	// PseudoVFNMACC_VF32_MF2_MASK
    0U,	// PseudoVFNMACC_VF64_M1
    0U,	// PseudoVFNMACC_VF64_M1_MASK
    0U,	// PseudoVFNMACC_VF64_M2
    0U,	// PseudoVFNMACC_VF64_M2_MASK
    0U,	// PseudoVFNMACC_VF64_M4
    0U,	// PseudoVFNMACC_VF64_M4_MASK
    0U,	// PseudoVFNMACC_VF64_M8
    0U,	// PseudoVFNMACC_VF64_M8_MASK
    0U,	// PseudoVFNMACC_VV_M1
    0U,	// PseudoVFNMACC_VV_M1_MASK
    0U,	// PseudoVFNMACC_VV_M2
    0U,	// PseudoVFNMACC_VV_M2_MASK
    0U,	// PseudoVFNMACC_VV_M4
    0U,	// PseudoVFNMACC_VV_M4_MASK
    0U,	// PseudoVFNMACC_VV_M8
    0U,	// PseudoVFNMACC_VV_M8_MASK
    0U,	// PseudoVFNMACC_VV_MF2
    0U,	// PseudoVFNMACC_VV_MF2_MASK
    0U,	// PseudoVFNMACC_VV_MF4
    0U,	// PseudoVFNMACC_VV_MF4_MASK
    0U,	// PseudoVFNMADD_VF16_M1
    0U,	// PseudoVFNMADD_VF16_M1_MASK
    0U,	// PseudoVFNMADD_VF16_M2
    0U,	// PseudoVFNMADD_VF16_M2_MASK
    0U,	// PseudoVFNMADD_VF16_M4
    0U,	// PseudoVFNMADD_VF16_M4_MASK
    0U,	// PseudoVFNMADD_VF16_M8
    0U,	// PseudoVFNMADD_VF16_M8_MASK
    0U,	// PseudoVFNMADD_VF16_MF2
    0U,	// PseudoVFNMADD_VF16_MF2_MASK
    0U,	// PseudoVFNMADD_VF16_MF4
    0U,	// PseudoVFNMADD_VF16_MF4_MASK
    0U,	// PseudoVFNMADD_VF32_M1
    0U,	// PseudoVFNMADD_VF32_M1_MASK
    0U,	// PseudoVFNMADD_VF32_M2
    0U,	// PseudoVFNMADD_VF32_M2_MASK
    0U,	// PseudoVFNMADD_VF32_M4
    0U,	// PseudoVFNMADD_VF32_M4_MASK
    0U,	// PseudoVFNMADD_VF32_M8
    0U,	// PseudoVFNMADD_VF32_M8_MASK
    0U,	// PseudoVFNMADD_VF32_MF2
    0U,	// PseudoVFNMADD_VF32_MF2_MASK
    0U,	// PseudoVFNMADD_VF64_M1
    0U,	// PseudoVFNMADD_VF64_M1_MASK
    0U,	// PseudoVFNMADD_VF64_M2
    0U,	// PseudoVFNMADD_VF64_M2_MASK
    0U,	// PseudoVFNMADD_VF64_M4
    0U,	// PseudoVFNMADD_VF64_M4_MASK
    0U,	// PseudoVFNMADD_VF64_M8
    0U,	// PseudoVFNMADD_VF64_M8_MASK
    0U,	// PseudoVFNMADD_VV_M1
    0U,	// PseudoVFNMADD_VV_M1_MASK
    0U,	// PseudoVFNMADD_VV_M2
    0U,	// PseudoVFNMADD_VV_M2_MASK
    0U,	// PseudoVFNMADD_VV_M4
    0U,	// PseudoVFNMADD_VV_M4_MASK
    0U,	// PseudoVFNMADD_VV_M8
    0U,	// PseudoVFNMADD_VV_M8_MASK
    0U,	// PseudoVFNMADD_VV_MF2
    0U,	// PseudoVFNMADD_VV_MF2_MASK
    0U,	// PseudoVFNMADD_VV_MF4
    0U,	// PseudoVFNMADD_VV_MF4_MASK
    0U,	// PseudoVFNMSAC_VF16_M1
    0U,	// PseudoVFNMSAC_VF16_M1_MASK
    0U,	// PseudoVFNMSAC_VF16_M2
    0U,	// PseudoVFNMSAC_VF16_M2_MASK
    0U,	// PseudoVFNMSAC_VF16_M4
    0U,	// PseudoVFNMSAC_VF16_M4_MASK
    0U,	// PseudoVFNMSAC_VF16_M8
    0U,	// PseudoVFNMSAC_VF16_M8_MASK
    0U,	// PseudoVFNMSAC_VF16_MF2
    0U,	// PseudoVFNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFNMSAC_VF16_MF4
    0U,	// PseudoVFNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFNMSAC_VF32_M1
    0U,	// PseudoVFNMSAC_VF32_M1_MASK
    0U,	// PseudoVFNMSAC_VF32_M2
    0U,	// PseudoVFNMSAC_VF32_M2_MASK
    0U,	// PseudoVFNMSAC_VF32_M4
    0U,	// PseudoVFNMSAC_VF32_M4_MASK
    0U,	// PseudoVFNMSAC_VF32_M8
    0U,	// PseudoVFNMSAC_VF32_M8_MASK
    0U,	// PseudoVFNMSAC_VF32_MF2
    0U,	// PseudoVFNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFNMSAC_VF64_M1
    0U,	// PseudoVFNMSAC_VF64_M1_MASK
    0U,	// PseudoVFNMSAC_VF64_M2
    0U,	// PseudoVFNMSAC_VF64_M2_MASK
    0U,	// PseudoVFNMSAC_VF64_M4
    0U,	// PseudoVFNMSAC_VF64_M4_MASK
    0U,	// PseudoVFNMSAC_VF64_M8
    0U,	// PseudoVFNMSAC_VF64_M8_MASK
    0U,	// PseudoVFNMSAC_VV_M1
    0U,	// PseudoVFNMSAC_VV_M1_MASK
    0U,	// PseudoVFNMSAC_VV_M2
    0U,	// PseudoVFNMSAC_VV_M2_MASK
    0U,	// PseudoVFNMSAC_VV_M4
    0U,	// PseudoVFNMSAC_VV_M4_MASK
    0U,	// PseudoVFNMSAC_VV_M8
    0U,	// PseudoVFNMSAC_VV_M8_MASK
    0U,	// PseudoVFNMSAC_VV_MF2
    0U,	// PseudoVFNMSAC_VV_MF2_MASK
    0U,	// PseudoVFNMSAC_VV_MF4
    0U,	// PseudoVFNMSAC_VV_MF4_MASK
    0U,	// PseudoVFNMSUB_VF16_M1
    0U,	// PseudoVFNMSUB_VF16_M1_MASK
    0U,	// PseudoVFNMSUB_VF16_M2
    0U,	// PseudoVFNMSUB_VF16_M2_MASK
    0U,	// PseudoVFNMSUB_VF16_M4
    0U,	// PseudoVFNMSUB_VF16_M4_MASK
    0U,	// PseudoVFNMSUB_VF16_M8
    0U,	// PseudoVFNMSUB_VF16_M8_MASK
    0U,	// PseudoVFNMSUB_VF16_MF2
    0U,	// PseudoVFNMSUB_VF16_MF2_MASK
    0U,	// PseudoVFNMSUB_VF16_MF4
    0U,	// PseudoVFNMSUB_VF16_MF4_MASK
    0U,	// PseudoVFNMSUB_VF32_M1
    0U,	// PseudoVFNMSUB_VF32_M1_MASK
    0U,	// PseudoVFNMSUB_VF32_M2
    0U,	// PseudoVFNMSUB_VF32_M2_MASK
    0U,	// PseudoVFNMSUB_VF32_M4
    0U,	// PseudoVFNMSUB_VF32_M4_MASK
    0U,	// PseudoVFNMSUB_VF32_M8
    0U,	// PseudoVFNMSUB_VF32_M8_MASK
    0U,	// PseudoVFNMSUB_VF32_MF2
    0U,	// PseudoVFNMSUB_VF32_MF2_MASK
    0U,	// PseudoVFNMSUB_VF64_M1
    0U,	// PseudoVFNMSUB_VF64_M1_MASK
    0U,	// PseudoVFNMSUB_VF64_M2
    0U,	// PseudoVFNMSUB_VF64_M2_MASK
    0U,	// PseudoVFNMSUB_VF64_M4
    0U,	// PseudoVFNMSUB_VF64_M4_MASK
    0U,	// PseudoVFNMSUB_VF64_M8
    0U,	// PseudoVFNMSUB_VF64_M8_MASK
    0U,	// PseudoVFNMSUB_VV_M1
    0U,	// PseudoVFNMSUB_VV_M1_MASK
    0U,	// PseudoVFNMSUB_VV_M2
    0U,	// PseudoVFNMSUB_VV_M2_MASK
    0U,	// PseudoVFNMSUB_VV_M4
    0U,	// PseudoVFNMSUB_VV_M4_MASK
    0U,	// PseudoVFNMSUB_VV_M8
    0U,	// PseudoVFNMSUB_VV_M8_MASK
    0U,	// PseudoVFNMSUB_VV_MF2
    0U,	// PseudoVFNMSUB_VV_MF2_MASK
    0U,	// PseudoVFNMSUB_VV_MF4
    0U,	// PseudoVFNMSUB_VV_MF4_MASK
    0U,	// PseudoVFRDIV_VF16_M1
    0U,	// PseudoVFRDIV_VF16_M1_MASK
    0U,	// PseudoVFRDIV_VF16_M2
    0U,	// PseudoVFRDIV_VF16_M2_MASK
    0U,	// PseudoVFRDIV_VF16_M4
    0U,	// PseudoVFRDIV_VF16_M4_MASK
    0U,	// PseudoVFRDIV_VF16_M8
    0U,	// PseudoVFRDIV_VF16_M8_MASK
    0U,	// PseudoVFRDIV_VF16_MF2
    0U,	// PseudoVFRDIV_VF16_MF2_MASK
    0U,	// PseudoVFRDIV_VF16_MF4
    0U,	// PseudoVFRDIV_VF16_MF4_MASK
    0U,	// PseudoVFRDIV_VF32_M1
    0U,	// PseudoVFRDIV_VF32_M1_MASK
    0U,	// PseudoVFRDIV_VF32_M2
    0U,	// PseudoVFRDIV_VF32_M2_MASK
    0U,	// PseudoVFRDIV_VF32_M4
    0U,	// PseudoVFRDIV_VF32_M4_MASK
    0U,	// PseudoVFRDIV_VF32_M8
    0U,	// PseudoVFRDIV_VF32_M8_MASK
    0U,	// PseudoVFRDIV_VF32_MF2
    0U,	// PseudoVFRDIV_VF32_MF2_MASK
    0U,	// PseudoVFRDIV_VF64_M1
    0U,	// PseudoVFRDIV_VF64_M1_MASK
    0U,	// PseudoVFRDIV_VF64_M2
    0U,	// PseudoVFRDIV_VF64_M2_MASK
    0U,	// PseudoVFRDIV_VF64_M4
    0U,	// PseudoVFRDIV_VF64_M4_MASK
    0U,	// PseudoVFRDIV_VF64_M8
    0U,	// PseudoVFRDIV_VF64_M8_MASK
    0U,	// PseudoVFREC7_V_M1
    0U,	// PseudoVFREC7_V_M1_MASK
    0U,	// PseudoVFREC7_V_M2
    0U,	// PseudoVFREC7_V_M2_MASK
    0U,	// PseudoVFREC7_V_M4
    0U,	// PseudoVFREC7_V_M4_MASK
    0U,	// PseudoVFREC7_V_M8
    0U,	// PseudoVFREC7_V_M8_MASK
    0U,	// PseudoVFREC7_V_MF2
    0U,	// PseudoVFREC7_V_MF2_MASK
    0U,	// PseudoVFREC7_V_MF4
    0U,	// PseudoVFREC7_V_MF4_MASK
    0U,	// PseudoVFREDMAX_VS_M1
    0U,	// PseudoVFREDMAX_VS_M1_MASK
    0U,	// PseudoVFREDMAX_VS_M2
    0U,	// PseudoVFREDMAX_VS_M2_MASK
    0U,	// PseudoVFREDMAX_VS_M4
    0U,	// PseudoVFREDMAX_VS_M4_MASK
    0U,	// PseudoVFREDMAX_VS_M8
    0U,	// PseudoVFREDMAX_VS_M8_MASK
    0U,	// PseudoVFREDMAX_VS_MF2
    0U,	// PseudoVFREDMAX_VS_MF2_MASK
    0U,	// PseudoVFREDMAX_VS_MF4
    0U,	// PseudoVFREDMAX_VS_MF4_MASK
    0U,	// PseudoVFREDMIN_VS_M1
    0U,	// PseudoVFREDMIN_VS_M1_MASK
    0U,	// PseudoVFREDMIN_VS_M2
    0U,	// PseudoVFREDMIN_VS_M2_MASK
    0U,	// PseudoVFREDMIN_VS_M4
    0U,	// PseudoVFREDMIN_VS_M4_MASK
    0U,	// PseudoVFREDMIN_VS_M8
    0U,	// PseudoVFREDMIN_VS_M8_MASK
    0U,	// PseudoVFREDMIN_VS_MF2
    0U,	// PseudoVFREDMIN_VS_MF2_MASK
    0U,	// PseudoVFREDMIN_VS_MF4
    0U,	// PseudoVFREDMIN_VS_MF4_MASK
    0U,	// PseudoVFREDOSUM_VS_M1
    0U,	// PseudoVFREDOSUM_VS_M1_MASK
    0U,	// PseudoVFREDOSUM_VS_M2
    0U,	// PseudoVFREDOSUM_VS_M2_MASK
    0U,	// PseudoVFREDOSUM_VS_M4
    0U,	// PseudoVFREDOSUM_VS_M4_MASK
    0U,	// PseudoVFREDOSUM_VS_M8
    0U,	// PseudoVFREDOSUM_VS_M8_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2
    0U,	// PseudoVFREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4
    0U,	// PseudoVFREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFREDUSUM_VS_M1
    0U,	// PseudoVFREDUSUM_VS_M1_MASK
    0U,	// PseudoVFREDUSUM_VS_M2
    0U,	// PseudoVFREDUSUM_VS_M2_MASK
    0U,	// PseudoVFREDUSUM_VS_M4
    0U,	// PseudoVFREDUSUM_VS_M4_MASK
    0U,	// PseudoVFREDUSUM_VS_M8
    0U,	// PseudoVFREDUSUM_VS_M8_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2
    0U,	// PseudoVFREDUSUM_VS_MF2_MASK
    0U,	// PseudoVFREDUSUM_VS_MF4
    0U,	// PseudoVFREDUSUM_VS_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_M1
    0U,	// PseudoVFRSQRT7_V_M1_MASK
    0U,	// PseudoVFRSQRT7_V_M2
    0U,	// PseudoVFRSQRT7_V_M2_MASK
    0U,	// PseudoVFRSQRT7_V_M4
    0U,	// PseudoVFRSQRT7_V_M4_MASK
    0U,	// PseudoVFRSQRT7_V_M8
    0U,	// PseudoVFRSQRT7_V_M8_MASK
    0U,	// PseudoVFRSQRT7_V_MF2
    0U,	// PseudoVFRSQRT7_V_MF2_MASK
    0U,	// PseudoVFRSQRT7_V_MF4
    0U,	// PseudoVFRSQRT7_V_MF4_MASK
    0U,	// PseudoVFRSUB_VF16_M1
    0U,	// PseudoVFRSUB_VF16_M1_MASK
    0U,	// PseudoVFRSUB_VF16_M2
    0U,	// PseudoVFRSUB_VF16_M2_MASK
    0U,	// PseudoVFRSUB_VF16_M4
    0U,	// PseudoVFRSUB_VF16_M4_MASK
    0U,	// PseudoVFRSUB_VF16_M8
    0U,	// PseudoVFRSUB_VF16_M8_MASK
    0U,	// PseudoVFRSUB_VF16_MF2
    0U,	// PseudoVFRSUB_VF16_MF2_MASK
    0U,	// PseudoVFRSUB_VF16_MF4
    0U,	// PseudoVFRSUB_VF16_MF4_MASK
    0U,	// PseudoVFRSUB_VF32_M1
    0U,	// PseudoVFRSUB_VF32_M1_MASK
    0U,	// PseudoVFRSUB_VF32_M2
    0U,	// PseudoVFRSUB_VF32_M2_MASK
    0U,	// PseudoVFRSUB_VF32_M4
    0U,	// PseudoVFRSUB_VF32_M4_MASK
    0U,	// PseudoVFRSUB_VF32_M8
    0U,	// PseudoVFRSUB_VF32_M8_MASK
    0U,	// PseudoVFRSUB_VF32_MF2
    0U,	// PseudoVFRSUB_VF32_MF2_MASK
    0U,	// PseudoVFRSUB_VF64_M1
    0U,	// PseudoVFRSUB_VF64_M1_MASK
    0U,	// PseudoVFRSUB_VF64_M2
    0U,	// PseudoVFRSUB_VF64_M2_MASK
    0U,	// PseudoVFRSUB_VF64_M4
    0U,	// PseudoVFRSUB_VF64_M4_MASK
    0U,	// PseudoVFRSUB_VF64_M8
    0U,	// PseudoVFRSUB_VF64_M8_MASK
    0U,	// PseudoVFSGNJN_VF16_M1
    0U,	// PseudoVFSGNJN_VF16_M1_MASK
    0U,	// PseudoVFSGNJN_VF16_M2
    0U,	// PseudoVFSGNJN_VF16_M2_MASK
    0U,	// PseudoVFSGNJN_VF16_M4
    0U,	// PseudoVFSGNJN_VF16_M4_MASK
    0U,	// PseudoVFSGNJN_VF16_M8
    0U,	// PseudoVFSGNJN_VF16_M8_MASK
    0U,	// PseudoVFSGNJN_VF16_MF2
    0U,	// PseudoVFSGNJN_VF16_MF2_MASK
    0U,	// PseudoVFSGNJN_VF16_MF4
    0U,	// PseudoVFSGNJN_VF16_MF4_MASK
    0U,	// PseudoVFSGNJN_VF32_M1
    0U,	// PseudoVFSGNJN_VF32_M1_MASK
    0U,	// PseudoVFSGNJN_VF32_M2
    0U,	// PseudoVFSGNJN_VF32_M2_MASK
    0U,	// PseudoVFSGNJN_VF32_M4
    0U,	// PseudoVFSGNJN_VF32_M4_MASK
    0U,	// PseudoVFSGNJN_VF32_M8
    0U,	// PseudoVFSGNJN_VF32_M8_MASK
    0U,	// PseudoVFSGNJN_VF32_MF2
    0U,	// PseudoVFSGNJN_VF32_MF2_MASK
    0U,	// PseudoVFSGNJN_VF64_M1
    0U,	// PseudoVFSGNJN_VF64_M1_MASK
    0U,	// PseudoVFSGNJN_VF64_M2
    0U,	// PseudoVFSGNJN_VF64_M2_MASK
    0U,	// PseudoVFSGNJN_VF64_M4
    0U,	// PseudoVFSGNJN_VF64_M4_MASK
    0U,	// PseudoVFSGNJN_VF64_M8
    0U,	// PseudoVFSGNJN_VF64_M8_MASK
    0U,	// PseudoVFSGNJN_VV_M1
    0U,	// PseudoVFSGNJN_VV_M1_MASK
    0U,	// PseudoVFSGNJN_VV_M2
    0U,	// PseudoVFSGNJN_VV_M2_MASK
    0U,	// PseudoVFSGNJN_VV_M4
    0U,	// PseudoVFSGNJN_VV_M4_MASK
    0U,	// PseudoVFSGNJN_VV_M8
    0U,	// PseudoVFSGNJN_VV_M8_MASK
    0U,	// PseudoVFSGNJN_VV_MF2
    0U,	// PseudoVFSGNJN_VV_MF2_MASK
    0U,	// PseudoVFSGNJN_VV_MF4
    0U,	// PseudoVFSGNJN_VV_MF4_MASK
    0U,	// PseudoVFSGNJX_VF16_M1
    0U,	// PseudoVFSGNJX_VF16_M1_MASK
    0U,	// PseudoVFSGNJX_VF16_M2
    0U,	// PseudoVFSGNJX_VF16_M2_MASK
    0U,	// PseudoVFSGNJX_VF16_M4
    0U,	// PseudoVFSGNJX_VF16_M4_MASK
    0U,	// PseudoVFSGNJX_VF16_M8
    0U,	// PseudoVFSGNJX_VF16_M8_MASK
    0U,	// PseudoVFSGNJX_VF16_MF2
    0U,	// PseudoVFSGNJX_VF16_MF2_MASK
    0U,	// PseudoVFSGNJX_VF16_MF4
    0U,	// PseudoVFSGNJX_VF16_MF4_MASK
    0U,	// PseudoVFSGNJX_VF32_M1
    0U,	// PseudoVFSGNJX_VF32_M1_MASK
    0U,	// PseudoVFSGNJX_VF32_M2
    0U,	// PseudoVFSGNJX_VF32_M2_MASK
    0U,	// PseudoVFSGNJX_VF32_M4
    0U,	// PseudoVFSGNJX_VF32_M4_MASK
    0U,	// PseudoVFSGNJX_VF32_M8
    0U,	// PseudoVFSGNJX_VF32_M8_MASK
    0U,	// PseudoVFSGNJX_VF32_MF2
    0U,	// PseudoVFSGNJX_VF32_MF2_MASK
    0U,	// PseudoVFSGNJX_VF64_M1
    0U,	// PseudoVFSGNJX_VF64_M1_MASK
    0U,	// PseudoVFSGNJX_VF64_M2
    0U,	// PseudoVFSGNJX_VF64_M2_MASK
    0U,	// PseudoVFSGNJX_VF64_M4
    0U,	// PseudoVFSGNJX_VF64_M4_MASK
    0U,	// PseudoVFSGNJX_VF64_M8
    0U,	// PseudoVFSGNJX_VF64_M8_MASK
    0U,	// PseudoVFSGNJX_VV_M1
    0U,	// PseudoVFSGNJX_VV_M1_MASK
    0U,	// PseudoVFSGNJX_VV_M2
    0U,	// PseudoVFSGNJX_VV_M2_MASK
    0U,	// PseudoVFSGNJX_VV_M4
    0U,	// PseudoVFSGNJX_VV_M4_MASK
    0U,	// PseudoVFSGNJX_VV_M8
    0U,	// PseudoVFSGNJX_VV_M8_MASK
    0U,	// PseudoVFSGNJX_VV_MF2
    0U,	// PseudoVFSGNJX_VV_MF2_MASK
    0U,	// PseudoVFSGNJX_VV_MF4
    0U,	// PseudoVFSGNJX_VV_MF4_MASK
    0U,	// PseudoVFSGNJ_VF16_M1
    0U,	// PseudoVFSGNJ_VF16_M1_MASK
    0U,	// PseudoVFSGNJ_VF16_M2
    0U,	// PseudoVFSGNJ_VF16_M2_MASK
    0U,	// PseudoVFSGNJ_VF16_M4
    0U,	// PseudoVFSGNJ_VF16_M4_MASK
    0U,	// PseudoVFSGNJ_VF16_M8
    0U,	// PseudoVFSGNJ_VF16_M8_MASK
    0U,	// PseudoVFSGNJ_VF16_MF2
    0U,	// PseudoVFSGNJ_VF16_MF2_MASK
    0U,	// PseudoVFSGNJ_VF16_MF4
    0U,	// PseudoVFSGNJ_VF16_MF4_MASK
    0U,	// PseudoVFSGNJ_VF32_M1
    0U,	// PseudoVFSGNJ_VF32_M1_MASK
    0U,	// PseudoVFSGNJ_VF32_M2
    0U,	// PseudoVFSGNJ_VF32_M2_MASK
    0U,	// PseudoVFSGNJ_VF32_M4
    0U,	// PseudoVFSGNJ_VF32_M4_MASK
    0U,	// PseudoVFSGNJ_VF32_M8
    0U,	// PseudoVFSGNJ_VF32_M8_MASK
    0U,	// PseudoVFSGNJ_VF32_MF2
    0U,	// PseudoVFSGNJ_VF32_MF2_MASK
    0U,	// PseudoVFSGNJ_VF64_M1
    0U,	// PseudoVFSGNJ_VF64_M1_MASK
    0U,	// PseudoVFSGNJ_VF64_M2
    0U,	// PseudoVFSGNJ_VF64_M2_MASK
    0U,	// PseudoVFSGNJ_VF64_M4
    0U,	// PseudoVFSGNJ_VF64_M4_MASK
    0U,	// PseudoVFSGNJ_VF64_M8
    0U,	// PseudoVFSGNJ_VF64_M8_MASK
    0U,	// PseudoVFSGNJ_VV_M1
    0U,	// PseudoVFSGNJ_VV_M1_MASK
    0U,	// PseudoVFSGNJ_VV_M2
    0U,	// PseudoVFSGNJ_VV_M2_MASK
    0U,	// PseudoVFSGNJ_VV_M4
    0U,	// PseudoVFSGNJ_VV_M4_MASK
    0U,	// PseudoVFSGNJ_VV_M8
    0U,	// PseudoVFSGNJ_VV_M8_MASK
    0U,	// PseudoVFSGNJ_VV_MF2
    0U,	// PseudoVFSGNJ_VV_MF2_MASK
    0U,	// PseudoVFSGNJ_VV_MF4
    0U,	// PseudoVFSGNJ_VV_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M1
    0U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M2
    0U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M4
    0U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M8
    0U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF2
    0U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF4
    0U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M1
    0U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M2
    0U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M4
    0U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M8
    0U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF2
    0U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M1
    0U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M2
    0U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M4
    0U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M8
    0U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    0U,	// PseudoVFSQRT_V_M1
    0U,	// PseudoVFSQRT_V_M1_MASK
    0U,	// PseudoVFSQRT_V_M2
    0U,	// PseudoVFSQRT_V_M2_MASK
    0U,	// PseudoVFSQRT_V_M4
    0U,	// PseudoVFSQRT_V_M4_MASK
    0U,	// PseudoVFSQRT_V_M8
    0U,	// PseudoVFSQRT_V_M8_MASK
    0U,	// PseudoVFSQRT_V_MF2
    0U,	// PseudoVFSQRT_V_MF2_MASK
    0U,	// PseudoVFSQRT_V_MF4
    0U,	// PseudoVFSQRT_V_MF4_MASK
    0U,	// PseudoVFSUB_VF16_M1
    0U,	// PseudoVFSUB_VF16_M1_MASK
    0U,	// PseudoVFSUB_VF16_M2
    0U,	// PseudoVFSUB_VF16_M2_MASK
    0U,	// PseudoVFSUB_VF16_M4
    0U,	// PseudoVFSUB_VF16_M4_MASK
    0U,	// PseudoVFSUB_VF16_M8
    0U,	// PseudoVFSUB_VF16_M8_MASK
    0U,	// PseudoVFSUB_VF16_MF2
    0U,	// PseudoVFSUB_VF16_MF2_MASK
    0U,	// PseudoVFSUB_VF16_MF4
    0U,	// PseudoVFSUB_VF16_MF4_MASK
    0U,	// PseudoVFSUB_VF32_M1
    0U,	// PseudoVFSUB_VF32_M1_MASK
    0U,	// PseudoVFSUB_VF32_M2
    0U,	// PseudoVFSUB_VF32_M2_MASK
    0U,	// PseudoVFSUB_VF32_M4
    0U,	// PseudoVFSUB_VF32_M4_MASK
    0U,	// PseudoVFSUB_VF32_M8
    0U,	// PseudoVFSUB_VF32_M8_MASK
    0U,	// PseudoVFSUB_VF32_MF2
    0U,	// PseudoVFSUB_VF32_MF2_MASK
    0U,	// PseudoVFSUB_VF64_M1
    0U,	// PseudoVFSUB_VF64_M1_MASK
    0U,	// PseudoVFSUB_VF64_M2
    0U,	// PseudoVFSUB_VF64_M2_MASK
    0U,	// PseudoVFSUB_VF64_M4
    0U,	// PseudoVFSUB_VF64_M4_MASK
    0U,	// PseudoVFSUB_VF64_M8
    0U,	// PseudoVFSUB_VF64_M8_MASK
    0U,	// PseudoVFSUB_VV_M1
    0U,	// PseudoVFSUB_VV_M1_MASK
    0U,	// PseudoVFSUB_VV_M2
    0U,	// PseudoVFSUB_VV_M2_MASK
    0U,	// PseudoVFSUB_VV_M4
    0U,	// PseudoVFSUB_VV_M4_MASK
    0U,	// PseudoVFSUB_VV_M8
    0U,	// PseudoVFSUB_VV_M8_MASK
    0U,	// PseudoVFSUB_VV_MF2
    0U,	// PseudoVFSUB_VV_MF2_MASK
    0U,	// PseudoVFSUB_VV_MF4
    0U,	// PseudoVFSUB_VV_MF4_MASK
    0U,	// PseudoVFWADD_VF16_M1
    0U,	// PseudoVFWADD_VF16_M1_MASK
    0U,	// PseudoVFWADD_VF16_M2
    0U,	// PseudoVFWADD_VF16_M2_MASK
    0U,	// PseudoVFWADD_VF16_M4
    0U,	// PseudoVFWADD_VF16_M4_MASK
    0U,	// PseudoVFWADD_VF16_M8
    0U,	// PseudoVFWADD_VF16_M8_MASK
    0U,	// PseudoVFWADD_VF16_MF2
    0U,	// PseudoVFWADD_VF16_MF2_MASK
    0U,	// PseudoVFWADD_VF16_MF4
    0U,	// PseudoVFWADD_VF16_MF4_MASK
    0U,	// PseudoVFWADD_VF32_M1
    0U,	// PseudoVFWADD_VF32_M1_MASK
    0U,	// PseudoVFWADD_VF32_M2
    0U,	// PseudoVFWADD_VF32_M2_MASK
    0U,	// PseudoVFWADD_VF32_M4
    0U,	// PseudoVFWADD_VF32_M4_MASK
    0U,	// PseudoVFWADD_VF32_M8
    0U,	// PseudoVFWADD_VF32_M8_MASK
    0U,	// PseudoVFWADD_VF32_MF2
    0U,	// PseudoVFWADD_VF32_MF2_MASK
    0U,	// PseudoVFWADD_VV_M1
    0U,	// PseudoVFWADD_VV_M1_MASK
    0U,	// PseudoVFWADD_VV_M2
    0U,	// PseudoVFWADD_VV_M2_MASK
    0U,	// PseudoVFWADD_VV_M4
    0U,	// PseudoVFWADD_VV_M4_MASK
    0U,	// PseudoVFWADD_VV_MF2
    0U,	// PseudoVFWADD_VV_MF2_MASK
    0U,	// PseudoVFWADD_VV_MF4
    0U,	// PseudoVFWADD_VV_MF4_MASK
    0U,	// PseudoVFWADD_WF16_M1
    0U,	// PseudoVFWADD_WF16_M1_MASK
    0U,	// PseudoVFWADD_WF16_M2
    0U,	// PseudoVFWADD_WF16_M2_MASK
    0U,	// PseudoVFWADD_WF16_M4
    0U,	// PseudoVFWADD_WF16_M4_MASK
    0U,	// PseudoVFWADD_WF16_M8
    0U,	// PseudoVFWADD_WF16_M8_MASK
    0U,	// PseudoVFWADD_WF16_MF2
    0U,	// PseudoVFWADD_WF16_MF2_MASK
    0U,	// PseudoVFWADD_WF16_MF4
    0U,	// PseudoVFWADD_WF16_MF4_MASK
    0U,	// PseudoVFWADD_WF32_M1
    0U,	// PseudoVFWADD_WF32_M1_MASK
    0U,	// PseudoVFWADD_WF32_M2
    0U,	// PseudoVFWADD_WF32_M2_MASK
    0U,	// PseudoVFWADD_WF32_M4
    0U,	// PseudoVFWADD_WF32_M4_MASK
    0U,	// PseudoVFWADD_WF32_M8
    0U,	// PseudoVFWADD_WF32_M8_MASK
    0U,	// PseudoVFWADD_WF32_MF2
    0U,	// PseudoVFWADD_WF32_MF2_MASK
    0U,	// PseudoVFWADD_WV_M1
    0U,	// PseudoVFWADD_WV_M1_MASK
    0U,	// PseudoVFWADD_WV_M1_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_TIED
    0U,	// PseudoVFWADD_WV_M2
    0U,	// PseudoVFWADD_WV_M2_MASK
    0U,	// PseudoVFWADD_WV_M2_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_TIED
    0U,	// PseudoVFWADD_WV_M4
    0U,	// PseudoVFWADD_WV_M4_MASK
    0U,	// PseudoVFWADD_WV_M4_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_TIED
    0U,	// PseudoVFWADD_WV_MF2
    0U,	// PseudoVFWADD_WV_MF2_MASK
    0U,	// PseudoVFWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_TIED
    0U,	// PseudoVFWADD_WV_MF4
    0U,	// PseudoVFWADD_WV_MF4_MASK
    0U,	// PseudoVFWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF4_TIED
    0U,	// PseudoVFWCVT_F_F_V_M1
    0U,	// PseudoVFWCVT_F_F_V_M1_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2
    0U,	// PseudoVFWCVT_F_F_V_M2_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4
    0U,	// PseudoVFWCVT_F_F_V_M4_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2
    0U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4
    0U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1
    0U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2
    0U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4
    0U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2
    0U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4
    0U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1
    0U,	// PseudoVFWCVT_F_X_V_M1_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2
    0U,	// PseudoVFWCVT_F_X_V_M2_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4
    0U,	// PseudoVFWCVT_F_X_V_M4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2
    0U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4
    0U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8
    0U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWMACC_VF16_M1
    0U,	// PseudoVFWMACC_VF16_M1_MASK
    0U,	// PseudoVFWMACC_VF16_M2
    0U,	// PseudoVFWMACC_VF16_M2_MASK
    0U,	// PseudoVFWMACC_VF16_M4
    0U,	// PseudoVFWMACC_VF16_M4_MASK
    0U,	// PseudoVFWMACC_VF16_M8
    0U,	// PseudoVFWMACC_VF16_M8_MASK
    0U,	// PseudoVFWMACC_VF16_MF2
    0U,	// PseudoVFWMACC_VF16_MF2_MASK
    0U,	// PseudoVFWMACC_VF16_MF4
    0U,	// PseudoVFWMACC_VF16_MF4_MASK
    0U,	// PseudoVFWMACC_VF32_M1
    0U,	// PseudoVFWMACC_VF32_M1_MASK
    0U,	// PseudoVFWMACC_VF32_M2
    0U,	// PseudoVFWMACC_VF32_M2_MASK
    0U,	// PseudoVFWMACC_VF32_M4
    0U,	// PseudoVFWMACC_VF32_M4_MASK
    0U,	// PseudoVFWMACC_VF32_M8
    0U,	// PseudoVFWMACC_VF32_M8_MASK
    0U,	// PseudoVFWMACC_VF32_MF2
    0U,	// PseudoVFWMACC_VF32_MF2_MASK
    0U,	// PseudoVFWMACC_VV_M1
    0U,	// PseudoVFWMACC_VV_M1_MASK
    0U,	// PseudoVFWMACC_VV_M2
    0U,	// PseudoVFWMACC_VV_M2_MASK
    0U,	// PseudoVFWMACC_VV_M4
    0U,	// PseudoVFWMACC_VV_M4_MASK
    0U,	// PseudoVFWMACC_VV_MF2
    0U,	// PseudoVFWMACC_VV_MF2_MASK
    0U,	// PseudoVFWMACC_VV_MF4
    0U,	// PseudoVFWMACC_VV_MF4_MASK
    0U,	// PseudoVFWMSAC_VF16_M1
    0U,	// PseudoVFWMSAC_VF16_M1_MASK
    0U,	// PseudoVFWMSAC_VF16_M2
    0U,	// PseudoVFWMSAC_VF16_M2_MASK
    0U,	// PseudoVFWMSAC_VF16_M4
    0U,	// PseudoVFWMSAC_VF16_M4_MASK
    0U,	// PseudoVFWMSAC_VF16_M8
    0U,	// PseudoVFWMSAC_VF16_M8_MASK
    0U,	// PseudoVFWMSAC_VF16_MF2
    0U,	// PseudoVFWMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWMSAC_VF16_MF4
    0U,	// PseudoVFWMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWMSAC_VF32_M1
    0U,	// PseudoVFWMSAC_VF32_M1_MASK
    0U,	// PseudoVFWMSAC_VF32_M2
    0U,	// PseudoVFWMSAC_VF32_M2_MASK
    0U,	// PseudoVFWMSAC_VF32_M4
    0U,	// PseudoVFWMSAC_VF32_M4_MASK
    0U,	// PseudoVFWMSAC_VF32_M8
    0U,	// PseudoVFWMSAC_VF32_M8_MASK
    0U,	// PseudoVFWMSAC_VF32_MF2
    0U,	// PseudoVFWMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWMSAC_VV_M1
    0U,	// PseudoVFWMSAC_VV_M1_MASK
    0U,	// PseudoVFWMSAC_VV_M2
    0U,	// PseudoVFWMSAC_VV_M2_MASK
    0U,	// PseudoVFWMSAC_VV_M4
    0U,	// PseudoVFWMSAC_VV_M4_MASK
    0U,	// PseudoVFWMSAC_VV_MF2
    0U,	// PseudoVFWMSAC_VV_MF2_MASK
    0U,	// PseudoVFWMSAC_VV_MF4
    0U,	// PseudoVFWMSAC_VV_MF4_MASK
    0U,	// PseudoVFWMUL_VF16_M1
    0U,	// PseudoVFWMUL_VF16_M1_MASK
    0U,	// PseudoVFWMUL_VF16_M2
    0U,	// PseudoVFWMUL_VF16_M2_MASK
    0U,	// PseudoVFWMUL_VF16_M4
    0U,	// PseudoVFWMUL_VF16_M4_MASK
    0U,	// PseudoVFWMUL_VF16_M8
    0U,	// PseudoVFWMUL_VF16_M8_MASK
    0U,	// PseudoVFWMUL_VF16_MF2
    0U,	// PseudoVFWMUL_VF16_MF2_MASK
    0U,	// PseudoVFWMUL_VF16_MF4
    0U,	// PseudoVFWMUL_VF16_MF4_MASK
    0U,	// PseudoVFWMUL_VF32_M1
    0U,	// PseudoVFWMUL_VF32_M1_MASK
    0U,	// PseudoVFWMUL_VF32_M2
    0U,	// PseudoVFWMUL_VF32_M2_MASK
    0U,	// PseudoVFWMUL_VF32_M4
    0U,	// PseudoVFWMUL_VF32_M4_MASK
    0U,	// PseudoVFWMUL_VF32_M8
    0U,	// PseudoVFWMUL_VF32_M8_MASK
    0U,	// PseudoVFWMUL_VF32_MF2
    0U,	// PseudoVFWMUL_VF32_MF2_MASK
    0U,	// PseudoVFWMUL_VV_M1
    0U,	// PseudoVFWMUL_VV_M1_MASK
    0U,	// PseudoVFWMUL_VV_M2
    0U,	// PseudoVFWMUL_VV_M2_MASK
    0U,	// PseudoVFWMUL_VV_M4
    0U,	// PseudoVFWMUL_VV_M4_MASK
    0U,	// PseudoVFWMUL_VV_MF2
    0U,	// PseudoVFWMUL_VV_MF2_MASK
    0U,	// PseudoVFWMUL_VV_MF4
    0U,	// PseudoVFWMUL_VV_MF4_MASK
    0U,	// PseudoVFWNMACC_VF16_M1
    0U,	// PseudoVFWNMACC_VF16_M1_MASK
    0U,	// PseudoVFWNMACC_VF16_M2
    0U,	// PseudoVFWNMACC_VF16_M2_MASK
    0U,	// PseudoVFWNMACC_VF16_M4
    0U,	// PseudoVFWNMACC_VF16_M4_MASK
    0U,	// PseudoVFWNMACC_VF16_M8
    0U,	// PseudoVFWNMACC_VF16_M8_MASK
    0U,	// PseudoVFWNMACC_VF16_MF2
    0U,	// PseudoVFWNMACC_VF16_MF2_MASK
    0U,	// PseudoVFWNMACC_VF16_MF4
    0U,	// PseudoVFWNMACC_VF16_MF4_MASK
    0U,	// PseudoVFWNMACC_VF32_M1
    0U,	// PseudoVFWNMACC_VF32_M1_MASK
    0U,	// PseudoVFWNMACC_VF32_M2
    0U,	// PseudoVFWNMACC_VF32_M2_MASK
    0U,	// PseudoVFWNMACC_VF32_M4
    0U,	// PseudoVFWNMACC_VF32_M4_MASK
    0U,	// PseudoVFWNMACC_VF32_M8
    0U,	// PseudoVFWNMACC_VF32_M8_MASK
    0U,	// PseudoVFWNMACC_VF32_MF2
    0U,	// PseudoVFWNMACC_VF32_MF2_MASK
    0U,	// PseudoVFWNMACC_VV_M1
    0U,	// PseudoVFWNMACC_VV_M1_MASK
    0U,	// PseudoVFWNMACC_VV_M2
    0U,	// PseudoVFWNMACC_VV_M2_MASK
    0U,	// PseudoVFWNMACC_VV_M4
    0U,	// PseudoVFWNMACC_VV_M4_MASK
    0U,	// PseudoVFWNMACC_VV_MF2
    0U,	// PseudoVFWNMACC_VV_MF2_MASK
    0U,	// PseudoVFWNMACC_VV_MF4
    0U,	// PseudoVFWNMACC_VV_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF16_M1
    0U,	// PseudoVFWNMSAC_VF16_M1_MASK
    0U,	// PseudoVFWNMSAC_VF16_M2
    0U,	// PseudoVFWNMSAC_VF16_M2_MASK
    0U,	// PseudoVFWNMSAC_VF16_M4
    0U,	// PseudoVFWNMSAC_VF16_M4_MASK
    0U,	// PseudoVFWNMSAC_VF16_M8
    0U,	// PseudoVFWNMSAC_VF16_M8_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF2
    0U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF4
    0U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF32_M1
    0U,	// PseudoVFWNMSAC_VF32_M1_MASK
    0U,	// PseudoVFWNMSAC_VF32_M2
    0U,	// PseudoVFWNMSAC_VF32_M2_MASK
    0U,	// PseudoVFWNMSAC_VF32_M4
    0U,	// PseudoVFWNMSAC_VF32_M4_MASK
    0U,	// PseudoVFWNMSAC_VF32_M8
    0U,	// PseudoVFWNMSAC_VF32_M8_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF2
    0U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWNMSAC_VV_M1
    0U,	// PseudoVFWNMSAC_VV_M1_MASK
    0U,	// PseudoVFWNMSAC_VV_M2
    0U,	// PseudoVFWNMSAC_VV_M2_MASK
    0U,	// PseudoVFWNMSAC_VV_M4
    0U,	// PseudoVFWNMSAC_VV_M4_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2
    0U,	// PseudoVFWNMSAC_VV_MF2_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4
    0U,	// PseudoVFWNMSAC_VV_MF4_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1
    0U,	// PseudoVFWREDOSUM_VS_M1_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2
    0U,	// PseudoVFWREDOSUM_VS_M2_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4
    0U,	// PseudoVFWREDOSUM_VS_M4_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8
    0U,	// PseudoVFWREDOSUM_VS_M8_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2
    0U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4
    0U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1
    0U,	// PseudoVFWREDUSUM_VS_M1_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2
    0U,	// PseudoVFWREDUSUM_VS_M2_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4
    0U,	// PseudoVFWREDUSUM_VS_M4_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8
    0U,	// PseudoVFWREDUSUM_VS_M8_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2
    0U,	// PseudoVFWREDUSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF4
    0U,	// PseudoVFWREDUSUM_VS_MF4_MASK
    0U,	// PseudoVFWSUB_VF16_M1
    0U,	// PseudoVFWSUB_VF16_M1_MASK
    0U,	// PseudoVFWSUB_VF16_M2
    0U,	// PseudoVFWSUB_VF16_M2_MASK
    0U,	// PseudoVFWSUB_VF16_M4
    0U,	// PseudoVFWSUB_VF16_M4_MASK
    0U,	// PseudoVFWSUB_VF16_M8
    0U,	// PseudoVFWSUB_VF16_M8_MASK
    0U,	// PseudoVFWSUB_VF16_MF2
    0U,	// PseudoVFWSUB_VF16_MF2_MASK
    0U,	// PseudoVFWSUB_VF16_MF4
    0U,	// PseudoVFWSUB_VF16_MF4_MASK
    0U,	// PseudoVFWSUB_VF32_M1
    0U,	// PseudoVFWSUB_VF32_M1_MASK
    0U,	// PseudoVFWSUB_VF32_M2
    0U,	// PseudoVFWSUB_VF32_M2_MASK
    0U,	// PseudoVFWSUB_VF32_M4
    0U,	// PseudoVFWSUB_VF32_M4_MASK
    0U,	// PseudoVFWSUB_VF32_M8
    0U,	// PseudoVFWSUB_VF32_M8_MASK
    0U,	// PseudoVFWSUB_VF32_MF2
    0U,	// PseudoVFWSUB_VF32_MF2_MASK
    0U,	// PseudoVFWSUB_VV_M1
    0U,	// PseudoVFWSUB_VV_M1_MASK
    0U,	// PseudoVFWSUB_VV_M2
    0U,	// PseudoVFWSUB_VV_M2_MASK
    0U,	// PseudoVFWSUB_VV_M4
    0U,	// PseudoVFWSUB_VV_M4_MASK
    0U,	// PseudoVFWSUB_VV_MF2
    0U,	// PseudoVFWSUB_VV_MF2_MASK
    0U,	// PseudoVFWSUB_VV_MF4
    0U,	// PseudoVFWSUB_VV_MF4_MASK
    0U,	// PseudoVFWSUB_WF16_M1
    0U,	// PseudoVFWSUB_WF16_M1_MASK
    0U,	// PseudoVFWSUB_WF16_M2
    0U,	// PseudoVFWSUB_WF16_M2_MASK
    0U,	// PseudoVFWSUB_WF16_M4
    0U,	// PseudoVFWSUB_WF16_M4_MASK
    0U,	// PseudoVFWSUB_WF16_M8
    0U,	// PseudoVFWSUB_WF16_M8_MASK
    0U,	// PseudoVFWSUB_WF16_MF2
    0U,	// PseudoVFWSUB_WF16_MF2_MASK
    0U,	// PseudoVFWSUB_WF16_MF4
    0U,	// PseudoVFWSUB_WF16_MF4_MASK
    0U,	// PseudoVFWSUB_WF32_M1
    0U,	// PseudoVFWSUB_WF32_M1_MASK
    0U,	// PseudoVFWSUB_WF32_M2
    0U,	// PseudoVFWSUB_WF32_M2_MASK
    0U,	// PseudoVFWSUB_WF32_M4
    0U,	// PseudoVFWSUB_WF32_M4_MASK
    0U,	// PseudoVFWSUB_WF32_M8
    0U,	// PseudoVFWSUB_WF32_M8_MASK
    0U,	// PseudoVFWSUB_WF32_MF2
    0U,	// PseudoVFWSUB_WF32_MF2_MASK
    0U,	// PseudoVFWSUB_WV_M1
    0U,	// PseudoVFWSUB_WV_M1_MASK
    0U,	// PseudoVFWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_TIED
    0U,	// PseudoVFWSUB_WV_M2
    0U,	// PseudoVFWSUB_WV_M2_MASK
    0U,	// PseudoVFWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_TIED
    0U,	// PseudoVFWSUB_WV_M4
    0U,	// PseudoVFWSUB_WV_M4_MASK
    0U,	// PseudoVFWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_TIED
    0U,	// PseudoVFWSUB_WV_MF2
    0U,	// PseudoVFWSUB_WV_MF2_MASK
    0U,	// PseudoVFWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_TIED
    0U,	// PseudoVFWSUB_WV_MF4
    0U,	// PseudoVFWSUB_WV_MF4_MASK
    0U,	// PseudoVFWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF4_TIED
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M1_TU
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M2_TU
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M4_TU
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_M8_TU
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF2_TU
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16FF_V_MF4_TU
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M1_TU
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M2_TU
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M4_TU
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_M8_TU
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF2_TU
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE16_V_MF4_TU
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M1_TU
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M2_TU
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M4_TU
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_M8_TU
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32FF_V_MF2_TU
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M1_TU
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M2_TU
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M4_TU
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_M8_TU
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE32_V_MF2_TU
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M1_TU
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M2_TU
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M4_TU
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64FF_V_M8_TU
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M1_TU
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M2_TU
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M4_TU
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE64_V_M8_TU
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M1_TU
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M2_TU
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M4_TU
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M8_TU
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF2_TU
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF4_TU
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8FF_V_MF8_TU
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M1_TU
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M2_TU
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M4_TU
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_M8_TU
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF2_TU
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF4_TU
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLE8_V_MF8_TU
    0U,	// PseudoVLM_V_B1
    0U,	// PseudoVLM_V_B16
    0U,	// PseudoVLM_V_B2
    0U,	// PseudoVLM_V_B32
    0U,	// PseudoVLM_V_B4
    0U,	// PseudoVLM_V_B64
    0U,	// PseudoVLM_V_B8
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M1_TU
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2_TU
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4_TU
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2_TU
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1_TU
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2_TU
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4_TU
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8_TU
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2_TU
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4_TU
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8_TU
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4_TU
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8_TU
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1_TU
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2_TU
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1_TU
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1_TU
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2_TU
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2_TU
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4_TU
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1_TU
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2_TU
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4_TU
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2_TU
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1_TU
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2_TU
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4_TU
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8_TU
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2_TU
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4_TU
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8_TU
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1_TU
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1_TU
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2_TU
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4_TU
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8_TU
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1_TU
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2_TU
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2_TU
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4_TU
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1_TU
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2_TU
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4_TU
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2_TU
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1_TU
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2_TU
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4_TU
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8_TU
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1_TU
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2_TU
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4_TU
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8_TU
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2_TU
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4_TU
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8_TU
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4_TU
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8_TU
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8_TU
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1_TU
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2_TU
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4_TU
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1_TU
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2_TU
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1_TU
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M1_TU
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M2_TU
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M4_TU
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_M8_TU
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF2_TU
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE16_V_MF4_TU
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M1_TU
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M2_TU
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M4_TU
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_M8_TU
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE32_V_MF2_TU
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M1_TU
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M2_TU
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M4_TU
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE64_V_M8_TU
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M1_TU
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M2_TU
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M4_TU
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_M8_TU
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF2_TU
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF4_TU
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSE8_V_MF8_TU
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1_TU
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2_TU
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4_TU
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2_TU
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1_TU
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2_TU
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4_TU
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8_TU
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2_TU
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4_TU
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8_TU
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4_TU
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8_TU
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1_TU
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2_TU
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1_TU
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1_TU
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2_TU
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2_TU
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4_TU
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1_TU
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2_TU
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4_TU
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2_TU
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1_TU
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2_TU
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4_TU
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8_TU
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2_TU
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4_TU
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8_TU
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1_TU
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1_TU
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2_TU
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4_TU
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8_TU
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1_TU
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2_TU
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2_TU
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4_TU
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1_TU
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2_TU
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4_TU
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2_TU
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1_TU
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2_TU
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4_TU
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8_TU
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1_TU
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2_TU
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4_TU
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8_TU
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2_TU
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4_TU
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8_TU
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4_TU
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8_TU
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8_TU
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1_TU
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2_TU
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4_TU
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1_TU
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2_TU
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1_TU
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDN_MM_M1
    0U,	// PseudoVMANDN_MM_M2
    0U,	// PseudoVMANDN_MM_M4
    0U,	// PseudoVMANDN_MM_M8
    0U,	// PseudoVMANDN_MM_MF2
    0U,	// PseudoVMANDN_MM_MF4
    0U,	// PseudoVMANDN_MM_MF8
    0U,	// PseudoVMAND_MM_M1
    0U,	// PseudoVMAND_MM_M2
    0U,	// PseudoVMAND_MM_M4
    0U,	// PseudoVMAND_MM_M8
    0U,	// PseudoVMAND_MM_MF2
    0U,	// PseudoVMAND_MM_MF4
    0U,	// PseudoVMAND_MM_MF8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M1_TU
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M2_TU
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M4_TU
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_M8_TU
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF2_TU
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF4_TU
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VIM_MF8_TU
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M1_TU
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M2_TU
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M4_TU
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_M8_TU
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF2_TU
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF4_TU
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VVM_MF8_TU
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M1_TU
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M2_TU
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M4_TU
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_M8_TU
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF2_TU
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF4_TU
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMERGE_VXM_MF8_TU
    0U,	// PseudoVMFEQ_VF16_M1
    0U,	// PseudoVMFEQ_VF16_M1_MASK
    0U,	// PseudoVMFEQ_VF16_M2
    0U,	// PseudoVMFEQ_VF16_M2_MASK
    0U,	// PseudoVMFEQ_VF16_M4
    0U,	// PseudoVMFEQ_VF16_M4_MASK
    0U,	// PseudoVMFEQ_VF16_M8
    0U,	// PseudoVMFEQ_VF16_M8_MASK
    0U,	// PseudoVMFEQ_VF16_MF2
    0U,	// PseudoVMFEQ_VF16_MF2_MASK
    0U,	// PseudoVMFEQ_VF16_MF4
    0U,	// PseudoVMFEQ_VF16_MF4_MASK
    0U,	// PseudoVMFEQ_VF32_M1
    0U,	// PseudoVMFEQ_VF32_M1_MASK
    0U,	// PseudoVMFEQ_VF32_M2
    0U,	// PseudoVMFEQ_VF32_M2_MASK
    0U,	// PseudoVMFEQ_VF32_M4
    0U,	// PseudoVMFEQ_VF32_M4_MASK
    0U,	// PseudoVMFEQ_VF32_M8
    0U,	// PseudoVMFEQ_VF32_M8_MASK
    0U,	// PseudoVMFEQ_VF32_MF2
    0U,	// PseudoVMFEQ_VF32_MF2_MASK
    0U,	// PseudoVMFEQ_VF64_M1
    0U,	// PseudoVMFEQ_VF64_M1_MASK
    0U,	// PseudoVMFEQ_VF64_M2
    0U,	// PseudoVMFEQ_VF64_M2_MASK
    0U,	// PseudoVMFEQ_VF64_M4
    0U,	// PseudoVMFEQ_VF64_M4_MASK
    0U,	// PseudoVMFEQ_VF64_M8
    0U,	// PseudoVMFEQ_VF64_M8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFGE_VF16_M1
    0U,	// PseudoVMFGE_VF16_M1_MASK
    0U,	// PseudoVMFGE_VF16_M2
    0U,	// PseudoVMFGE_VF16_M2_MASK
    0U,	// PseudoVMFGE_VF16_M4
    0U,	// PseudoVMFGE_VF16_M4_MASK
    0U,	// PseudoVMFGE_VF16_M8
    0U,	// PseudoVMFGE_VF16_M8_MASK
    0U,	// PseudoVMFGE_VF16_MF2
    0U,	// PseudoVMFGE_VF16_MF2_MASK
    0U,	// PseudoVMFGE_VF16_MF4
    0U,	// PseudoVMFGE_VF16_MF4_MASK
    0U,	// PseudoVMFGE_VF32_M1
    0U,	// PseudoVMFGE_VF32_M1_MASK
    0U,	// PseudoVMFGE_VF32_M2
    0U,	// PseudoVMFGE_VF32_M2_MASK
    0U,	// PseudoVMFGE_VF32_M4
    0U,	// PseudoVMFGE_VF32_M4_MASK
    0U,	// PseudoVMFGE_VF32_M8
    0U,	// PseudoVMFGE_VF32_M8_MASK
    0U,	// PseudoVMFGE_VF32_MF2
    0U,	// PseudoVMFGE_VF32_MF2_MASK
    0U,	// PseudoVMFGE_VF64_M1
    0U,	// PseudoVMFGE_VF64_M1_MASK
    0U,	// PseudoVMFGE_VF64_M2
    0U,	// PseudoVMFGE_VF64_M2_MASK
    0U,	// PseudoVMFGE_VF64_M4
    0U,	// PseudoVMFGE_VF64_M4_MASK
    0U,	// PseudoVMFGE_VF64_M8
    0U,	// PseudoVMFGE_VF64_M8_MASK
    0U,	// PseudoVMFGT_VF16_M1
    0U,	// PseudoVMFGT_VF16_M1_MASK
    0U,	// PseudoVMFGT_VF16_M2
    0U,	// PseudoVMFGT_VF16_M2_MASK
    0U,	// PseudoVMFGT_VF16_M4
    0U,	// PseudoVMFGT_VF16_M4_MASK
    0U,	// PseudoVMFGT_VF16_M8
    0U,	// PseudoVMFGT_VF16_M8_MASK
    0U,	// PseudoVMFGT_VF16_MF2
    0U,	// PseudoVMFGT_VF16_MF2_MASK
    0U,	// PseudoVMFGT_VF16_MF4
    0U,	// PseudoVMFGT_VF16_MF4_MASK
    0U,	// PseudoVMFGT_VF32_M1
    0U,	// PseudoVMFGT_VF32_M1_MASK
    0U,	// PseudoVMFGT_VF32_M2
    0U,	// PseudoVMFGT_VF32_M2_MASK
    0U,	// PseudoVMFGT_VF32_M4
    0U,	// PseudoVMFGT_VF32_M4_MASK
    0U,	// PseudoVMFGT_VF32_M8
    0U,	// PseudoVMFGT_VF32_M8_MASK
    0U,	// PseudoVMFGT_VF32_MF2
    0U,	// PseudoVMFGT_VF32_MF2_MASK
    0U,	// PseudoVMFGT_VF64_M1
    0U,	// PseudoVMFGT_VF64_M1_MASK
    0U,	// PseudoVMFGT_VF64_M2
    0U,	// PseudoVMFGT_VF64_M2_MASK
    0U,	// PseudoVMFGT_VF64_M4
    0U,	// PseudoVMFGT_VF64_M4_MASK
    0U,	// PseudoVMFGT_VF64_M8
    0U,	// PseudoVMFGT_VF64_M8_MASK
    0U,	// PseudoVMFLE_VF16_M1
    0U,	// PseudoVMFLE_VF16_M1_MASK
    0U,	// PseudoVMFLE_VF16_M2
    0U,	// PseudoVMFLE_VF16_M2_MASK
    0U,	// PseudoVMFLE_VF16_M4
    0U,	// PseudoVMFLE_VF16_M4_MASK
    0U,	// PseudoVMFLE_VF16_M8
    0U,	// PseudoVMFLE_VF16_M8_MASK
    0U,	// PseudoVMFLE_VF16_MF2
    0U,	// PseudoVMFLE_VF16_MF2_MASK
    0U,	// PseudoVMFLE_VF16_MF4
    0U,	// PseudoVMFLE_VF16_MF4_MASK
    0U,	// PseudoVMFLE_VF32_M1
    0U,	// PseudoVMFLE_VF32_M1_MASK
    0U,	// PseudoVMFLE_VF32_M2
    0U,	// PseudoVMFLE_VF32_M2_MASK
    0U,	// PseudoVMFLE_VF32_M4
    0U,	// PseudoVMFLE_VF32_M4_MASK
    0U,	// PseudoVMFLE_VF32_M8
    0U,	// PseudoVMFLE_VF32_M8_MASK
    0U,	// PseudoVMFLE_VF32_MF2
    0U,	// PseudoVMFLE_VF32_MF2_MASK
    0U,	// PseudoVMFLE_VF64_M1
    0U,	// PseudoVMFLE_VF64_M1_MASK
    0U,	// PseudoVMFLE_VF64_M2
    0U,	// PseudoVMFLE_VF64_M2_MASK
    0U,	// PseudoVMFLE_VF64_M4
    0U,	// PseudoVMFLE_VF64_M4_MASK
    0U,	// PseudoVMFLE_VF64_M8
    0U,	// PseudoVMFLE_VF64_M8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLT_VF16_M1
    0U,	// PseudoVMFLT_VF16_M1_MASK
    0U,	// PseudoVMFLT_VF16_M2
    0U,	// PseudoVMFLT_VF16_M2_MASK
    0U,	// PseudoVMFLT_VF16_M4
    0U,	// PseudoVMFLT_VF16_M4_MASK
    0U,	// PseudoVMFLT_VF16_M8
    0U,	// PseudoVMFLT_VF16_M8_MASK
    0U,	// PseudoVMFLT_VF16_MF2
    0U,	// PseudoVMFLT_VF16_MF2_MASK
    0U,	// PseudoVMFLT_VF16_MF4
    0U,	// PseudoVMFLT_VF16_MF4_MASK
    0U,	// PseudoVMFLT_VF32_M1
    0U,	// PseudoVMFLT_VF32_M1_MASK
    0U,	// PseudoVMFLT_VF32_M2
    0U,	// PseudoVMFLT_VF32_M2_MASK
    0U,	// PseudoVMFLT_VF32_M4
    0U,	// PseudoVMFLT_VF32_M4_MASK
    0U,	// PseudoVMFLT_VF32_M8
    0U,	// PseudoVMFLT_VF32_M8_MASK
    0U,	// PseudoVMFLT_VF32_MF2
    0U,	// PseudoVMFLT_VF32_MF2_MASK
    0U,	// PseudoVMFLT_VF64_M1
    0U,	// PseudoVMFLT_VF64_M1_MASK
    0U,	// PseudoVMFLT_VF64_M2
    0U,	// PseudoVMFLT_VF64_M2_MASK
    0U,	// PseudoVMFLT_VF64_M4
    0U,	// PseudoVMFLT_VF64_M4_MASK
    0U,	// PseudoVMFLT_VF64_M8
    0U,	// PseudoVMFLT_VF64_M8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFNE_VF16_M1
    0U,	// PseudoVMFNE_VF16_M1_MASK
    0U,	// PseudoVMFNE_VF16_M2
    0U,	// PseudoVMFNE_VF16_M2_MASK
    0U,	// PseudoVMFNE_VF16_M4
    0U,	// PseudoVMFNE_VF16_M4_MASK
    0U,	// PseudoVMFNE_VF16_M8
    0U,	// PseudoVMFNE_VF16_M8_MASK
    0U,	// PseudoVMFNE_VF16_MF2
    0U,	// PseudoVMFNE_VF16_MF2_MASK
    0U,	// PseudoVMFNE_VF16_MF4
    0U,	// PseudoVMFNE_VF16_MF4_MASK
    0U,	// PseudoVMFNE_VF32_M1
    0U,	// PseudoVMFNE_VF32_M1_MASK
    0U,	// PseudoVMFNE_VF32_M2
    0U,	// PseudoVMFNE_VF32_M2_MASK
    0U,	// PseudoVMFNE_VF32_M4
    0U,	// PseudoVMFNE_VF32_M4_MASK
    0U,	// PseudoVMFNE_VF32_M8
    0U,	// PseudoVMFNE_VF32_M8_MASK
    0U,	// PseudoVMFNE_VF32_MF2
    0U,	// PseudoVMFNE_VF32_MF2_MASK
    0U,	// PseudoVMFNE_VF64_M1
    0U,	// PseudoVMFNE_VF64_M1_MASK
    0U,	// PseudoVMFNE_VF64_M2
    0U,	// PseudoVMFNE_VF64_M2_MASK
    0U,	// PseudoVMFNE_VF64_M4
    0U,	// PseudoVMFNE_VF64_M4_MASK
    0U,	// PseudoVMFNE_VF64_M8
    0U,	// PseudoVMFNE_VF64_M8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_M1
    0U,	// PseudoVMNAND_MM_M2
    0U,	// PseudoVMNAND_MM_M4
    0U,	// PseudoVMNAND_MM_M8
    0U,	// PseudoVMNAND_MM_MF2
    0U,	// PseudoVMNAND_MM_MF4
    0U,	// PseudoVMNAND_MM_MF8
    0U,	// PseudoVMNOR_MM_M1
    0U,	// PseudoVMNOR_MM_M2
    0U,	// PseudoVMNOR_MM_M4
    0U,	// PseudoVMNOR_MM_M8
    0U,	// PseudoVMNOR_MM_MF2
    0U,	// PseudoVMNOR_MM_MF4
    0U,	// PseudoVMNOR_MM_MF8
    0U,	// PseudoVMORN_MM_M1
    0U,	// PseudoVMORN_MM_M2
    0U,	// PseudoVMORN_MM_M4
    0U,	// PseudoVMORN_MM_M8
    0U,	// PseudoVMORN_MM_MF2
    0U,	// PseudoVMORN_MM_MF4
    0U,	// PseudoVMORN_MM_MF8
    0U,	// PseudoVMOR_MM_M1
    0U,	// PseudoVMOR_MM_M2
    0U,	// PseudoVMOR_MM_M4
    0U,	// PseudoVMOR_MM_M8
    0U,	// PseudoVMOR_MM_MF2
    0U,	// PseudoVMOR_MM_MF4
    0U,	// PseudoVMOR_MM_MF8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    0U,	// PseudoVMSGEU_VI
    0U,	// PseudoVMSGEU_VX
    0U,	// PseudoVMSGEU_VX_M
    0U,	// PseudoVMSGEU_VX_M_T
    0U,	// PseudoVMSGE_VI
    0U,	// PseudoVMSGE_VX
    0U,	// PseudoVMSGE_VX_M
    0U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    0U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    0U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV1R_V
    0U,	// PseudoVMV2R_V
    0U,	// PseudoVMV4R_V
    0U,	// PseudoVMV8R_V
    0U,	// PseudoVMV_S_X_M1
    0U,	// PseudoVMV_S_X_M2
    0U,	// PseudoVMV_S_X_M4
    0U,	// PseudoVMV_S_X_M8
    0U,	// PseudoVMV_S_X_MF2
    0U,	// PseudoVMV_S_X_MF4
    0U,	// PseudoVMV_S_X_MF8
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S_M1
    0U,	// PseudoVMV_X_S_M2
    0U,	// PseudoVMV_X_S_M4
    0U,	// PseudoVMV_X_S_M8
    0U,	// PseudoVMV_X_S_MF2
    0U,	// PseudoVMV_X_S_MF4
    0U,	// PseudoVMV_X_S_MF8
    0U,	// PseudoVMXNOR_MM_M1
    0U,	// PseudoVMXNOR_MM_M2
    0U,	// PseudoVMXNOR_MM_M4
    0U,	// PseudoVMXNOR_MM_M8
    0U,	// PseudoVMXNOR_MM_MF2
    0U,	// PseudoVMXNOR_MM_MF4
    0U,	// PseudoVMXNOR_MM_MF8
    0U,	// PseudoVMXOR_MM_M1
    0U,	// PseudoVMXOR_MM_M2
    0U,	// PseudoVMXOR_MM_M4
    0U,	// PseudoVMXOR_MM_M8
    0U,	// PseudoVMXOR_MM_MF2
    0U,	// PseudoVMXOR_MM_MF4
    0U,	// PseudoVMXOR_MM_MF8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVREDAND_VS_M1
    0U,	// PseudoVREDAND_VS_M1_MASK
    0U,	// PseudoVREDAND_VS_M2
    0U,	// PseudoVREDAND_VS_M2_MASK
    0U,	// PseudoVREDAND_VS_M4
    0U,	// PseudoVREDAND_VS_M4_MASK
    0U,	// PseudoVREDAND_VS_M8
    0U,	// PseudoVREDAND_VS_M8_MASK
    0U,	// PseudoVREDAND_VS_MF2
    0U,	// PseudoVREDAND_VS_MF2_MASK
    0U,	// PseudoVREDAND_VS_MF4
    0U,	// PseudoVREDAND_VS_MF4_MASK
    0U,	// PseudoVREDAND_VS_MF8
    0U,	// PseudoVREDAND_VS_MF8_MASK
    0U,	// PseudoVREDMAXU_VS_M1
    0U,	// PseudoVREDMAXU_VS_M1_MASK
    0U,	// PseudoVREDMAXU_VS_M2
    0U,	// PseudoVREDMAXU_VS_M2_MASK
    0U,	// PseudoVREDMAXU_VS_M4
    0U,	// PseudoVREDMAXU_VS_M4_MASK
    0U,	// PseudoVREDMAXU_VS_M8
    0U,	// PseudoVREDMAXU_VS_M8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2
    0U,	// PseudoVREDMAXU_VS_MF2_MASK
    0U,	// PseudoVREDMAXU_VS_MF4
    0U,	// PseudoVREDMAXU_VS_MF4_MASK
    0U,	// PseudoVREDMAXU_VS_MF8
    0U,	// PseudoVREDMAXU_VS_MF8_MASK
    0U,	// PseudoVREDMAX_VS_M1
    0U,	// PseudoVREDMAX_VS_M1_MASK
    0U,	// PseudoVREDMAX_VS_M2
    0U,	// PseudoVREDMAX_VS_M2_MASK
    0U,	// PseudoVREDMAX_VS_M4
    0U,	// PseudoVREDMAX_VS_M4_MASK
    0U,	// PseudoVREDMAX_VS_M8
    0U,	// PseudoVREDMAX_VS_M8_MASK
    0U,	// PseudoVREDMAX_VS_MF2
    0U,	// PseudoVREDMAX_VS_MF2_MASK
    0U,	// PseudoVREDMAX_VS_MF4
    0U,	// PseudoVREDMAX_VS_MF4_MASK
    0U,	// PseudoVREDMAX_VS_MF8
    0U,	// PseudoVREDMAX_VS_MF8_MASK
    0U,	// PseudoVREDMINU_VS_M1
    0U,	// PseudoVREDMINU_VS_M1_MASK
    0U,	// PseudoVREDMINU_VS_M2
    0U,	// PseudoVREDMINU_VS_M2_MASK
    0U,	// PseudoVREDMINU_VS_M4
    0U,	// PseudoVREDMINU_VS_M4_MASK
    0U,	// PseudoVREDMINU_VS_M8
    0U,	// PseudoVREDMINU_VS_M8_MASK
    0U,	// PseudoVREDMINU_VS_MF2
    0U,	// PseudoVREDMINU_VS_MF2_MASK
    0U,	// PseudoVREDMINU_VS_MF4
    0U,	// PseudoVREDMINU_VS_MF4_MASK
    0U,	// PseudoVREDMINU_VS_MF8
    0U,	// PseudoVREDMINU_VS_MF8_MASK
    0U,	// PseudoVREDMIN_VS_M1
    0U,	// PseudoVREDMIN_VS_M1_MASK
    0U,	// PseudoVREDMIN_VS_M2
    0U,	// PseudoVREDMIN_VS_M2_MASK
    0U,	// PseudoVREDMIN_VS_M4
    0U,	// PseudoVREDMIN_VS_M4_MASK
    0U,	// PseudoVREDMIN_VS_M8
    0U,	// PseudoVREDMIN_VS_M8_MASK
    0U,	// PseudoVREDMIN_VS_MF2
    0U,	// PseudoVREDMIN_VS_MF2_MASK
    0U,	// PseudoVREDMIN_VS_MF4
    0U,	// PseudoVREDMIN_VS_MF4_MASK
    0U,	// PseudoVREDMIN_VS_MF8
    0U,	// PseudoVREDMIN_VS_MF8_MASK
    0U,	// PseudoVREDOR_VS_M1
    0U,	// PseudoVREDOR_VS_M1_MASK
    0U,	// PseudoVREDOR_VS_M2
    0U,	// PseudoVREDOR_VS_M2_MASK
    0U,	// PseudoVREDOR_VS_M4
    0U,	// PseudoVREDOR_VS_M4_MASK
    0U,	// PseudoVREDOR_VS_M8
    0U,	// PseudoVREDOR_VS_M8_MASK
    0U,	// PseudoVREDOR_VS_MF2
    0U,	// PseudoVREDOR_VS_MF2_MASK
    0U,	// PseudoVREDOR_VS_MF4
    0U,	// PseudoVREDOR_VS_MF4_MASK
    0U,	// PseudoVREDOR_VS_MF8
    0U,	// PseudoVREDOR_VS_MF8_MASK
    0U,	// PseudoVREDSUM_VS_M1
    0U,	// PseudoVREDSUM_VS_M1_MASK
    0U,	// PseudoVREDSUM_VS_M2
    0U,	// PseudoVREDSUM_VS_M2_MASK
    0U,	// PseudoVREDSUM_VS_M4
    0U,	// PseudoVREDSUM_VS_M4_MASK
    0U,	// PseudoVREDSUM_VS_M8
    0U,	// PseudoVREDSUM_VS_M8_MASK
    0U,	// PseudoVREDSUM_VS_MF2
    0U,	// PseudoVREDSUM_VS_MF2_MASK
    0U,	// PseudoVREDSUM_VS_MF4
    0U,	// PseudoVREDSUM_VS_MF4_MASK
    0U,	// PseudoVREDSUM_VS_MF8
    0U,	// PseudoVREDSUM_VS_MF8_MASK
    0U,	// PseudoVREDXOR_VS_M1
    0U,	// PseudoVREDXOR_VS_M1_MASK
    0U,	// PseudoVREDXOR_VS_M2
    0U,	// PseudoVREDXOR_VS_M2_MASK
    0U,	// PseudoVREDXOR_VS_M4
    0U,	// PseudoVREDXOR_VS_M4_MASK
    0U,	// PseudoVREDXOR_VS_M8
    0U,	// PseudoVREDXOR_VS_M8_MASK
    0U,	// PseudoVREDXOR_VS_MF2
    0U,	// PseudoVREDXOR_VS_MF2_MASK
    0U,	// PseudoVREDXOR_VS_MF4
    0U,	// PseudoVREDXOR_VS_MF4_MASK
    0U,	// PseudoVREDXOR_VS_MF8
    0U,	// PseudoVREDXOR_VS_MF8_MASK
    0U,	// PseudoVRELOAD2_M1
    0U,	// PseudoVRELOAD2_M2
    0U,	// PseudoVRELOAD2_M4
    0U,	// PseudoVRELOAD2_MF2
    0U,	// PseudoVRELOAD2_MF4
    0U,	// PseudoVRELOAD2_MF8
    0U,	// PseudoVRELOAD3_M1
    0U,	// PseudoVRELOAD3_M2
    0U,	// PseudoVRELOAD3_MF2
    0U,	// PseudoVRELOAD3_MF4
    0U,	// PseudoVRELOAD3_MF8
    0U,	// PseudoVRELOAD4_M1
    0U,	// PseudoVRELOAD4_M2
    0U,	// PseudoVRELOAD4_MF2
    0U,	// PseudoVRELOAD4_MF4
    0U,	// PseudoVRELOAD4_MF8
    0U,	// PseudoVRELOAD5_M1
    0U,	// PseudoVRELOAD5_MF2
    0U,	// PseudoVRELOAD5_MF4
    0U,	// PseudoVRELOAD5_MF8
    0U,	// PseudoVRELOAD6_M1
    0U,	// PseudoVRELOAD6_MF2
    0U,	// PseudoVRELOAD6_MF4
    0U,	// PseudoVRELOAD6_MF8
    0U,	// PseudoVRELOAD7_M1
    0U,	// PseudoVRELOAD7_MF2
    0U,	// PseudoVRELOAD7_MF4
    0U,	// PseudoVRELOAD7_MF8
    0U,	// PseudoVRELOAD8_M1
    0U,	// PseudoVRELOAD8_MF2
    0U,	// PseudoVRELOAD8_MF4
    0U,	// PseudoVRELOAD8_MF8
    0U,	// PseudoVRELOAD_M1
    0U,	// PseudoVRELOAD_M2
    0U,	// PseudoVRELOAD_M4
    0U,	// PseudoVRELOAD_M8
    0U,	// PseudoVREMU_VV_M1
    0U,	// PseudoVREMU_VV_M1_MASK
    0U,	// PseudoVREMU_VV_M2
    0U,	// PseudoVREMU_VV_M2_MASK
    0U,	// PseudoVREMU_VV_M4
    0U,	// PseudoVREMU_VV_M4_MASK
    0U,	// PseudoVREMU_VV_M8
    0U,	// PseudoVREMU_VV_M8_MASK
    0U,	// PseudoVREMU_VV_MF2
    0U,	// PseudoVREMU_VV_MF2_MASK
    0U,	// PseudoVREMU_VV_MF4
    0U,	// PseudoVREMU_VV_MF4_MASK
    0U,	// PseudoVREMU_VV_MF8
    0U,	// PseudoVREMU_VV_MF8_MASK
    0U,	// PseudoVREMU_VX_M1
    0U,	// PseudoVREMU_VX_M1_MASK
    0U,	// PseudoVREMU_VX_M2
    0U,	// PseudoVREMU_VX_M2_MASK
    0U,	// PseudoVREMU_VX_M4
    0U,	// PseudoVREMU_VX_M4_MASK
    0U,	// PseudoVREMU_VX_M8
    0U,	// PseudoVREMU_VX_M8_MASK
    0U,	// PseudoVREMU_VX_MF2
    0U,	// PseudoVREMU_VX_MF2_MASK
    0U,	// PseudoVREMU_VX_MF4
    0U,	// PseudoVREMU_VX_MF4_MASK
    0U,	// PseudoVREMU_VX_MF8
    0U,	// PseudoVREMU_VX_MF8_MASK
    0U,	// PseudoVREM_VV_M1
    0U,	// PseudoVREM_VV_M1_MASK
    0U,	// PseudoVREM_VV_M2
    0U,	// PseudoVREM_VV_M2_MASK
    0U,	// PseudoVREM_VV_M4
    0U,	// PseudoVREM_VV_M4_MASK
    0U,	// PseudoVREM_VV_M8
    0U,	// PseudoVREM_VV_M8_MASK
    0U,	// PseudoVREM_VV_MF2
    0U,	// PseudoVREM_VV_MF2_MASK
    0U,	// PseudoVREM_VV_MF4
    0U,	// PseudoVREM_VV_MF4_MASK
    0U,	// PseudoVREM_VV_MF8
    0U,	// PseudoVREM_VV_MF8_MASK
    0U,	// PseudoVREM_VX_M1
    0U,	// PseudoVREM_VX_M1_MASK
    0U,	// PseudoVREM_VX_M2
    0U,	// PseudoVREM_VX_M2_MASK
    0U,	// PseudoVREM_VX_M4
    0U,	// PseudoVREM_VX_M4_MASK
    0U,	// PseudoVREM_VX_M8
    0U,	// PseudoVREM_VX_M8_MASK
    0U,	// PseudoVREM_VX_MF2
    0U,	// PseudoVREM_VX_MF2_MASK
    0U,	// PseudoVREM_VX_MF4
    0U,	// PseudoVREM_VX_MF4_MASK
    0U,	// PseudoVREM_VX_MF8
    0U,	// PseudoVREM_VX_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1
    0U,	// PseudoVRGATHER_VV_M1_MASK
    0U,	// PseudoVRGATHER_VV_M2
    0U,	// PseudoVRGATHER_VV_M2_MASK
    0U,	// PseudoVRGATHER_VV_M4
    0U,	// PseudoVRGATHER_VV_M4_MASK
    0U,	// PseudoVRGATHER_VV_M8
    0U,	// PseudoVRGATHER_VV_M8_MASK
    0U,	// PseudoVRGATHER_VV_MF2
    0U,	// PseudoVRGATHER_VV_MF2_MASK
    0U,	// PseudoVRGATHER_VV_MF4
    0U,	// PseudoVRGATHER_VV_MF4_MASK
    0U,	// PseudoVRGATHER_VV_MF8
    0U,	// PseudoVRGATHER_VV_MF8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSETVLIX0
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSM_V_B1
    0U,	// PseudoVSM_V_B16
    0U,	// PseudoVSM_V_B2
    0U,	// PseudoVSM_V_B32
    0U,	// PseudoVSM_V_B4
    0U,	// PseudoVSM_V_B64
    0U,	// PseudoVSM_V_B8
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSPILL2_M1
    0U,	// PseudoVSPILL2_M2
    0U,	// PseudoVSPILL2_M4
    0U,	// PseudoVSPILL2_MF2
    0U,	// PseudoVSPILL2_MF4
    0U,	// PseudoVSPILL2_MF8
    0U,	// PseudoVSPILL3_M1
    0U,	// PseudoVSPILL3_M2
    0U,	// PseudoVSPILL3_MF2
    0U,	// PseudoVSPILL3_MF4
    0U,	// PseudoVSPILL3_MF8
    0U,	// PseudoVSPILL4_M1
    0U,	// PseudoVSPILL4_M2
    0U,	// PseudoVSPILL4_MF2
    0U,	// PseudoVSPILL4_MF4
    0U,	// PseudoVSPILL4_MF8
    0U,	// PseudoVSPILL5_M1
    0U,	// PseudoVSPILL5_MF2
    0U,	// PseudoVSPILL5_MF4
    0U,	// PseudoVSPILL5_MF8
    0U,	// PseudoVSPILL6_M1
    0U,	// PseudoVSPILL6_MF2
    0U,	// PseudoVSPILL6_MF4
    0U,	// PseudoVSPILL6_MF8
    0U,	// PseudoVSPILL7_M1
    0U,	// PseudoVSPILL7_MF2
    0U,	// PseudoVSPILL7_MF4
    0U,	// PseudoVSPILL7_MF8
    0U,	// PseudoVSPILL8_M1
    0U,	// PseudoVSPILL8_MF2
    0U,	// PseudoVSPILL8_MF4
    0U,	// PseudoVSPILL8_MF8
    0U,	// PseudoVSPILL_M1
    0U,	// PseudoVSPILL_M2
    0U,	// PseudoVSPILL_M4
    0U,	// PseudoVSPILL_M8
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M1_MASK_TIED
    0U,	// PseudoVWADDU_WV_M1_TIED
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M2_MASK_TIED
    0U,	// PseudoVWADDU_WV_M2_TIED
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_M4_MASK_TIED
    0U,	// PseudoVWADDU_WV_M4_TIED
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF2_TIED
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF4_TIED
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF8_TIED
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M1_MASK_TIED
    0U,	// PseudoVWADD_WV_M1_TIED
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M2_MASK_TIED
    0U,	// PseudoVWADD_WV_M2_TIED
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_M4_MASK_TIED
    0U,	// PseudoVWADD_WV_M4_TIED
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVWADD_WV_MF2_TIED
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVWADD_WV_MF4_TIED
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WV_MF8_MASK_TIED
    0U,	// PseudoVWADD_WV_MF8_TIED
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1
    0U,	// PseudoVWREDSUMU_VS_M1_MASK
    0U,	// PseudoVWREDSUMU_VS_M2
    0U,	// PseudoVWREDSUMU_VS_M2_MASK
    0U,	// PseudoVWREDSUMU_VS_M4
    0U,	// PseudoVWREDSUMU_VS_M4_MASK
    0U,	// PseudoVWREDSUMU_VS_M8
    0U,	// PseudoVWREDSUMU_VS_M8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2
    0U,	// PseudoVWREDSUMU_VS_MF2_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4
    0U,	// PseudoVWREDSUMU_VS_MF4_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8
    0U,	// PseudoVWREDSUMU_VS_MF8_MASK
    0U,	// PseudoVWREDSUM_VS_M1
    0U,	// PseudoVWREDSUM_VS_M1_MASK
    0U,	// PseudoVWREDSUM_VS_M2
    0U,	// PseudoVWREDSUM_VS_M2_MASK
    0U,	// PseudoVWREDSUM_VS_M4
    0U,	// PseudoVWREDSUM_VS_M4_MASK
    0U,	// PseudoVWREDSUM_VS_M8
    0U,	// PseudoVWREDSUM_VS_M8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2
    0U,	// PseudoVWREDSUM_VS_MF2_MASK
    0U,	// PseudoVWREDSUM_VS_MF4
    0U,	// PseudoVWREDSUM_VS_MF4_MASK
    0U,	// PseudoVWREDSUM_VS_MF8
    0U,	// PseudoVWREDSUM_VS_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M1_TIED
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M2_TIED
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M4_TIED
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TIED
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TIED
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TIED
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVWSUB_WV_M1_TIED
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVWSUB_WV_M2_TIED
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVWSUB_WV_M4_TIED
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF2_TIED
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF4_TIED
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF8_TIED
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    0U,	// PseudoZEXT_H
    0U,	// PseudoZEXT_W
    0U,	// ReadCycleWide
    0U,	// ReadFFLAGS
    0U,	// ReadFRM
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// SplitF64Pseudo
    0U,	// WriteFFLAGS
    0U,	// WriteFRM
    0U,	// WriteFRMImm
    0U,	// ADD
    0U,	// ADDI
    0U,	// ADDIW
    0U,	// ADDW
    0U,	// ADD_UW
    0U,	// AES32DSI
    0U,	// AES32DSMI
    0U,	// AES32ESI
    0U,	// AES32ESMI
    0U,	// AES64DS
    0U,	// AES64DSM
    0U,	// AES64ES
    0U,	// AES64ESM
    0U,	// AES64IM
    0U,	// AES64KS1I
    0U,	// AES64KS2
    0U,	// AMOADD_D
    0U,	// AMOADD_D_AQ
    0U,	// AMOADD_D_AQ_RL
    0U,	// AMOADD_D_RL
    0U,	// AMOADD_W
    0U,	// AMOADD_W_AQ
    0U,	// AMOADD_W_AQ_RL
    0U,	// AMOADD_W_RL
    0U,	// AMOAND_D
    0U,	// AMOAND_D_AQ
    0U,	// AMOAND_D_AQ_RL
    0U,	// AMOAND_D_RL
    0U,	// AMOAND_W
    0U,	// AMOAND_W_AQ
    0U,	// AMOAND_W_AQ_RL
    0U,	// AMOAND_W_RL
    0U,	// AMOMAXU_D
    0U,	// AMOMAXU_D_AQ
    0U,	// AMOMAXU_D_AQ_RL
    0U,	// AMOMAXU_D_RL
    0U,	// AMOMAXU_W
    0U,	// AMOMAXU_W_AQ
    0U,	// AMOMAXU_W_AQ_RL
    0U,	// AMOMAXU_W_RL
    0U,	// AMOMAX_D
    0U,	// AMOMAX_D_AQ
    0U,	// AMOMAX_D_AQ_RL
    0U,	// AMOMAX_D_RL
    0U,	// AMOMAX_W
    0U,	// AMOMAX_W_AQ
    0U,	// AMOMAX_W_AQ_RL
    0U,	// AMOMAX_W_RL
    0U,	// AMOMINU_D
    0U,	// AMOMINU_D_AQ
    0U,	// AMOMINU_D_AQ_RL
    0U,	// AMOMINU_D_RL
    0U,	// AMOMINU_W
    0U,	// AMOMINU_W_AQ
    0U,	// AMOMINU_W_AQ_RL
    0U,	// AMOMINU_W_RL
    0U,	// AMOMIN_D
    0U,	// AMOMIN_D_AQ
    0U,	// AMOMIN_D_AQ_RL
    0U,	// AMOMIN_D_RL
    0U,	// AMOMIN_W
    0U,	// AMOMIN_W_AQ
    0U,	// AMOMIN_W_AQ_RL
    0U,	// AMOMIN_W_RL
    0U,	// AMOOR_D
    0U,	// AMOOR_D_AQ
    0U,	// AMOOR_D_AQ_RL
    0U,	// AMOOR_D_RL
    0U,	// AMOOR_W
    0U,	// AMOOR_W_AQ
    0U,	// AMOOR_W_AQ_RL
    0U,	// AMOOR_W_RL
    0U,	// AMOSWAP_D
    0U,	// AMOSWAP_D_AQ
    0U,	// AMOSWAP_D_AQ_RL
    0U,	// AMOSWAP_D_RL
    0U,	// AMOSWAP_W
    0U,	// AMOSWAP_W_AQ
    0U,	// AMOSWAP_W_AQ_RL
    0U,	// AMOSWAP_W_RL
    0U,	// AMOXOR_D
    0U,	// AMOXOR_D_AQ
    0U,	// AMOXOR_D_AQ_RL
    0U,	// AMOXOR_D_RL
    0U,	// AMOXOR_W
    0U,	// AMOXOR_W_AQ
    0U,	// AMOXOR_W_AQ_RL
    0U,	// AMOXOR_W_RL
    0U,	// AND
    0U,	// ANDI
    0U,	// ANDN
    0U,	// AUIPC
    0U,	// BCLR
    0U,	// BCLRI
    0U,	// BCOMPRESS
    0U,	// BCOMPRESSW
    0U,	// BDECOMPRESS
    0U,	// BDECOMPRESSW
    0U,	// BEQ
    0U,	// BEXT
    0U,	// BEXTI
    0U,	// BFP
    0U,	// BFPW
    0U,	// BGE
    0U,	// BGEU
    0U,	// BINV
    0U,	// BINVI
    0U,	// BLT
    0U,	// BLTU
    0U,	// BMATFLIP
    0U,	// BMATOR
    0U,	// BMATXOR
    0U,	// BNE
    0U,	// BREV8
    0U,	// BSET
    0U,	// BSETI
    0U,	// CLMUL
    0U,	// CLMULH
    0U,	// CLMULR
    0U,	// CLZ
    0U,	// CLZW
    0U,	// CMIX
    0U,	// CMOV
    0U,	// CPOP
    0U,	// CPOPW
    0U,	// CRC32C_B
    0U,	// CRC32C_D
    0U,	// CRC32C_H
    0U,	// CRC32C_W
    0U,	// CRC32_B
    0U,	// CRC32_D
    0U,	// CRC32_H
    0U,	// CRC32_W
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// CTZ
    0U,	// CTZW
    0U,	// C_ADD
    0U,	// C_ADDI
    0U,	// C_ADDI16SP
    0U,	// C_ADDI4SPN
    0U,	// C_ADDIW
    0U,	// C_ADDI_HINT_IMM_ZERO
    0U,	// C_ADDI_HINT_X0
    0U,	// C_ADDI_NOP
    0U,	// C_ADDW
    0U,	// C_ADD_HINT
    0U,	// C_AND
    0U,	// C_ANDI
    0U,	// C_BEQZ
    0U,	// C_BNEZ
    0U,	// C_EBREAK
    0U,	// C_FLD
    0U,	// C_FLDSP
    0U,	// C_FLW
    0U,	// C_FLWSP
    0U,	// C_FSD
    0U,	// C_FSDSP
    0U,	// C_FSW
    0U,	// C_FSWSP
    0U,	// C_J
    0U,	// C_JAL
    0U,	// C_JALR
    0U,	// C_JR
    0U,	// C_LD
    0U,	// C_LDSP
    0U,	// C_LI
    0U,	// C_LI_HINT
    0U,	// C_LUI
    0U,	// C_LUI_HINT
    0U,	// C_LW
    0U,	// C_LWSP
    0U,	// C_MV
    0U,	// C_MV_HINT
    0U,	// C_NOP
    0U,	// C_NOP_HINT
    0U,	// C_OR
    0U,	// C_SD
    0U,	// C_SDSP
    0U,	// C_SLLI
    0U,	// C_SLLI64_HINT
    0U,	// C_SLLI_HINT
    0U,	// C_SRAI
    0U,	// C_SRAI64_HINT
    0U,	// C_SRLI
    0U,	// C_SRLI64_HINT
    0U,	// C_SUB
    0U,	// C_SUBW
    0U,	// C_SW
    0U,	// C_SWSP
    0U,	// C_UNIMP
    0U,	// C_XOR
    0U,	// DIV
    0U,	// DIVU
    0U,	// DIVUW
    0U,	// DIVW
    0U,	// DRET
    0U,	// EBREAK
    0U,	// ECALL
    0U,	// FADD_D
    0U,	// FADD_D_IN32X
    0U,	// FADD_D_INX
    0U,	// FADD_H
    0U,	// FADD_H_INX
    0U,	// FADD_S
    0U,	// FADD_S_INX
    0U,	// FCLASS_D
    0U,	// FCLASS_D_IN32X
    0U,	// FCLASS_D_INX
    0U,	// FCLASS_H
    0U,	// FCLASS_H_INX
    0U,	// FCLASS_S
    0U,	// FCLASS_S_INX
    0U,	// FCVT_D_H
    0U,	// FCVT_D_H_INX
    0U,	// FCVT_D_L
    0U,	// FCVT_D_LU
    0U,	// FCVT_D_LU_INX
    0U,	// FCVT_D_L_INX
    0U,	// FCVT_D_S
    0U,	// FCVT_D_S_IN32X
    0U,	// FCVT_D_S_INX
    0U,	// FCVT_D_W
    0U,	// FCVT_D_WU
    0U,	// FCVT_D_WU_IN32X
    0U,	// FCVT_D_WU_INX
    0U,	// FCVT_D_W_IN32X
    0U,	// FCVT_D_W_INX
    0U,	// FCVT_H_D
    0U,	// FCVT_H_D_INX
    0U,	// FCVT_H_L
    0U,	// FCVT_H_LU
    0U,	// FCVT_H_LU_INX
    0U,	// FCVT_H_L_INX
    0U,	// FCVT_H_S
    0U,	// FCVT_H_S_INX
    0U,	// FCVT_H_W
    0U,	// FCVT_H_WU
    0U,	// FCVT_H_WU_INX
    0U,	// FCVT_H_W_INX
    0U,	// FCVT_LU_D
    0U,	// FCVT_LU_D_INX
    0U,	// FCVT_LU_H
    0U,	// FCVT_LU_H_INX
    0U,	// FCVT_LU_S
    0U,	// FCVT_LU_S_INX
    0U,	// FCVT_L_D
    0U,	// FCVT_L_D_INX
    0U,	// FCVT_L_H
    0U,	// FCVT_L_H_INX
    0U,	// FCVT_L_S
    0U,	// FCVT_L_S_INX
    0U,	// FCVT_S_D
    0U,	// FCVT_S_D_IN32X
    0U,	// FCVT_S_D_INX
    0U,	// FCVT_S_H
    0U,	// FCVT_S_H_INX
    0U,	// FCVT_S_L
    0U,	// FCVT_S_LU
    0U,	// FCVT_S_LU_INX
    0U,	// FCVT_S_L_INX
    0U,	// FCVT_S_W
    0U,	// FCVT_S_WU
    0U,	// FCVT_S_WU_INX
    0U,	// FCVT_S_W_INX
    0U,	// FCVT_WU_D
    0U,	// FCVT_WU_D_IN32X
    0U,	// FCVT_WU_D_INX
    0U,	// FCVT_WU_H
    0U,	// FCVT_WU_H_INX
    0U,	// FCVT_WU_S
    0U,	// FCVT_WU_S_INX
    0U,	// FCVT_W_D
    0U,	// FCVT_W_D_IN32X
    0U,	// FCVT_W_D_INX
    0U,	// FCVT_W_H
    0U,	// FCVT_W_H_INX
    0U,	// FCVT_W_S
    0U,	// FCVT_W_S_INX
    0U,	// FDIV_D
    0U,	// FDIV_D_IN32X
    0U,	// FDIV_D_INX
    0U,	// FDIV_H
    0U,	// FDIV_H_INX
    0U,	// FDIV_S
    0U,	// FDIV_S_INX
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FENCE_TSO
    0U,	// FEQ_D
    0U,	// FEQ_D_IN32X
    0U,	// FEQ_D_INX
    0U,	// FEQ_H
    0U,	// FEQ_H_INX
    0U,	// FEQ_S
    0U,	// FEQ_S_INX
    0U,	// FLD
    0U,	// FLE_D
    0U,	// FLE_D_IN32X
    0U,	// FLE_D_INX
    0U,	// FLE_H
    0U,	// FLE_H_INX
    0U,	// FLE_S
    0U,	// FLE_S_INX
    0U,	// FLH
    0U,	// FLT_D
    0U,	// FLT_D_IN32X
    0U,	// FLT_D_INX
    0U,	// FLT_H
    0U,	// FLT_H_INX
    0U,	// FLT_S
    0U,	// FLT_S_INX
    0U,	// FLW
    2U,	// FMADD_D
    2U,	// FMADD_D_IN32X
    2U,	// FMADD_D_INX
    2U,	// FMADD_H
    2U,	// FMADD_H_INX
    2U,	// FMADD_S
    2U,	// FMADD_S_INX
    0U,	// FMAX_D
    0U,	// FMAX_D_IN32X
    0U,	// FMAX_D_INX
    0U,	// FMAX_H
    0U,	// FMAX_H_INX
    0U,	// FMAX_S
    0U,	// FMAX_S_INX
    0U,	// FMIN_D
    0U,	// FMIN_D_IN32X
    0U,	// FMIN_D_INX
    0U,	// FMIN_H
    0U,	// FMIN_H_INX
    0U,	// FMIN_S
    0U,	// FMIN_S_INX
    2U,	// FMSUB_D
    2U,	// FMSUB_D_IN32X
    2U,	// FMSUB_D_INX
    2U,	// FMSUB_H
    2U,	// FMSUB_H_INX
    2U,	// FMSUB_S
    2U,	// FMSUB_S_INX
    0U,	// FMUL_D
    0U,	// FMUL_D_IN32X
    0U,	// FMUL_D_INX
    0U,	// FMUL_H
    0U,	// FMUL_H_INX
    0U,	// FMUL_S
    0U,	// FMUL_S_INX
    0U,	// FMV_D_X
    0U,	// FMV_H_X
    0U,	// FMV_W_X
    0U,	// FMV_X_D
    0U,	// FMV_X_H
    0U,	// FMV_X_W
    2U,	// FNMADD_D
    2U,	// FNMADD_D_IN32X
    2U,	// FNMADD_D_INX
    2U,	// FNMADD_H
    2U,	// FNMADD_H_INX
    2U,	// FNMADD_S
    2U,	// FNMADD_S_INX
    2U,	// FNMSUB_D
    2U,	// FNMSUB_D_IN32X
    2U,	// FNMSUB_D_INX
    2U,	// FNMSUB_H
    2U,	// FNMSUB_H_INX
    2U,	// FNMSUB_S
    2U,	// FNMSUB_S_INX
    0U,	// FSD
    0U,	// FSGNJN_D
    0U,	// FSGNJN_D_IN32X
    0U,	// FSGNJN_D_INX
    0U,	// FSGNJN_H
    0U,	// FSGNJN_H_INX
    0U,	// FSGNJN_S
    0U,	// FSGNJN_S_INX
    0U,	// FSGNJX_D
    0U,	// FSGNJX_D_IN32X
    0U,	// FSGNJX_D_INX
    0U,	// FSGNJX_H
    0U,	// FSGNJX_H_INX
    0U,	// FSGNJX_S
    0U,	// FSGNJX_S_INX
    0U,	// FSGNJ_D
    0U,	// FSGNJ_D_IN32X
    0U,	// FSGNJ_D_INX
    0U,	// FSGNJ_H
    0U,	// FSGNJ_H_INX
    0U,	// FSGNJ_S
    0U,	// FSGNJ_S_INX
    0U,	// FSH
    0U,	// FSL
    0U,	// FSLW
    0U,	// FSQRT_D
    0U,	// FSQRT_D_IN32X
    0U,	// FSQRT_D_INX
    0U,	// FSQRT_H
    0U,	// FSQRT_H_INX
    0U,	// FSQRT_S
    0U,	// FSQRT_S_INX
    0U,	// FSR
    0U,	// FSRI
    0U,	// FSRIW
    0U,	// FSRW
    0U,	// FSUB_D
    0U,	// FSUB_D_IN32X
    0U,	// FSUB_D_INX
    0U,	// FSUB_H
    0U,	// FSUB_H_INX
    0U,	// FSUB_S
    0U,	// FSUB_S_INX
    0U,	// FSW
    0U,	// GORC
    0U,	// GORCI
    0U,	// GORCIW
    0U,	// GORCW
    0U,	// GREV
    0U,	// GREVI
    0U,	// GREVIW
    0U,	// GREVW
    6U,	// InsnB
    10U,	// InsnI
    0U,	// InsnI_Mem
    0U,	// InsnJ
    1U,	// InsnR
    15U,	// InsnR4
    0U,	// InsnS
    0U,	// InsnU
    0U,	// JAL
    0U,	// JALR
    0U,	// LB
    0U,	// LBU
    0U,	// LD
    0U,	// LH
    0U,	// LHU
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQ_RL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQ_RL
    0U,	// LR_W_RL
    0U,	// LUI
    0U,	// LW
    0U,	// LWU
    0U,	// MAX
    0U,	// MAXU
    0U,	// MIN
    0U,	// MINU
    0U,	// MRET
    0U,	// MUL
    0U,	// MULH
    0U,	// MULHSU
    0U,	// MULHU
    0U,	// MULW
    0U,	// OR
    0U,	// ORC_B
    0U,	// ORI
    0U,	// ORN
    0U,	// PACK
    0U,	// PACKH
    0U,	// PACKU
    0U,	// PACKUW
    0U,	// PACKW
    0U,	// REM
    0U,	// REMU
    0U,	// REMUW
    0U,	// REMW
    0U,	// REV8_RV32
    0U,	// REV8_RV64
    0U,	// ROL
    0U,	// ROLW
    0U,	// ROR
    0U,	// RORI
    0U,	// RORIW
    0U,	// RORW
    0U,	// SB
    0U,	// SC_D
    0U,	// SC_D_AQ
    0U,	// SC_D_AQ_RL
    0U,	// SC_D_RL
    0U,	// SC_W
    0U,	// SC_W_AQ
    0U,	// SC_W_AQ_RL
    0U,	// SC_W_RL
    0U,	// SD
    0U,	// SEXT_B
    0U,	// SEXT_H
    0U,	// SFENCE_VMA
    0U,	// SH
    0U,	// SH1ADD
    0U,	// SH1ADD_UW
    0U,	// SH2ADD
    0U,	// SH2ADD_UW
    0U,	// SH3ADD
    0U,	// SH3ADD_UW
    0U,	// SHA256SIG0
    0U,	// SHA256SIG1
    0U,	// SHA256SUM0
    0U,	// SHA256SUM1
    0U,	// SHA512SIG0
    0U,	// SHA512SIG0H
    0U,	// SHA512SIG0L
    0U,	// SHA512SIG1
    0U,	// SHA512SIG1H
    0U,	// SHA512SIG1L
    0U,	// SHA512SUM0
    0U,	// SHA512SUM0R
    0U,	// SHA512SUM1
    0U,	// SHA512SUM1R
    0U,	// SHFL
    0U,	// SHFLI
    0U,	// SHFLW
    0U,	// SLL
    0U,	// SLLI
    0U,	// SLLIW
    0U,	// SLLI_UW
    0U,	// SLLW
    0U,	// SLT
    0U,	// SLTI
    0U,	// SLTIU
    0U,	// SLTU
    0U,	// SM3P0
    0U,	// SM3P1
    0U,	// SM4ED
    0U,	// SM4KS
    0U,	// SRA
    0U,	// SRAI
    0U,	// SRAIW
    0U,	// SRAW
    0U,	// SRET
    0U,	// SRL
    0U,	// SRLI
    0U,	// SRLIW
    0U,	// SRLW
    0U,	// SUB
    0U,	// SUBW
    0U,	// SW
    0U,	// UNIMP
    0U,	// UNSHFL
    0U,	// UNSHFLI
    0U,	// UNSHFLW
    0U,	// UNZIP_RV32
    0U,	// URET
    0U,	// VAADDU_VV
    0U,	// VAADDU_VX
    0U,	// VAADD_VV
    0U,	// VAADD_VX
    0U,	// VADC_VIM
    0U,	// VADC_VVM
    0U,	// VADC_VXM
    0U,	// VADD_VI
    0U,	// VADD_VV
    0U,	// VADD_VX
    0U,	// VAND_VI
    0U,	// VAND_VV
    0U,	// VAND_VX
    0U,	// VASUBU_VV
    0U,	// VASUBU_VX
    0U,	// VASUB_VV
    0U,	// VASUB_VX
    0U,	// VCOMPRESS_VM
    0U,	// VCPOP_M
    0U,	// VDIVU_VV
    0U,	// VDIVU_VX
    0U,	// VDIV_VV
    0U,	// VDIV_VX
    0U,	// VFADD_VF
    0U,	// VFADD_VV
    0U,	// VFCLASS_V
    0U,	// VFCVT_F_XU_V
    0U,	// VFCVT_F_X_V
    0U,	// VFCVT_RTZ_XU_F_V
    0U,	// VFCVT_RTZ_X_F_V
    0U,	// VFCVT_XU_F_V
    0U,	// VFCVT_X_F_V
    0U,	// VFDIV_VF
    0U,	// VFDIV_VV
    0U,	// VFIRST_M
    0U,	// VFMACC_VF
    0U,	// VFMACC_VV
    0U,	// VFMADD_VF
    0U,	// VFMADD_VV
    0U,	// VFMAX_VF
    0U,	// VFMAX_VV
    0U,	// VFMERGE_VFM
    0U,	// VFMIN_VF
    0U,	// VFMIN_VV
    0U,	// VFMSAC_VF
    0U,	// VFMSAC_VV
    0U,	// VFMSUB_VF
    0U,	// VFMSUB_VV
    0U,	// VFMUL_VF
    0U,	// VFMUL_VV
    0U,	// VFMV_F_S
    0U,	// VFMV_S_F
    0U,	// VFMV_V_F
    0U,	// VFNCVT_F_F_W
    0U,	// VFNCVT_F_XU_W
    0U,	// VFNCVT_F_X_W
    0U,	// VFNCVT_ROD_F_F_W
    0U,	// VFNCVT_RTZ_XU_F_W
    0U,	// VFNCVT_RTZ_X_F_W
    0U,	// VFNCVT_XU_F_W
    0U,	// VFNCVT_X_F_W
    0U,	// VFNMACC_VF
    0U,	// VFNMACC_VV
    0U,	// VFNMADD_VF
    0U,	// VFNMADD_VV
    0U,	// VFNMSAC_VF
    0U,	// VFNMSAC_VV
    0U,	// VFNMSUB_VF
    0U,	// VFNMSUB_VV
    0U,	// VFRDIV_VF
    0U,	// VFREC7_V
    0U,	// VFREDMAX_VS
    0U,	// VFREDMIN_VS
    0U,	// VFREDOSUM_VS
    0U,	// VFREDUSUM_VS
    0U,	// VFRSQRT7_V
    0U,	// VFRSUB_VF
    0U,	// VFSGNJN_VF
    0U,	// VFSGNJN_VV
    0U,	// VFSGNJX_VF
    0U,	// VFSGNJX_VV
    0U,	// VFSGNJ_VF
    0U,	// VFSGNJ_VV
    0U,	// VFSLIDE1DOWN_VF
    0U,	// VFSLIDE1UP_VF
    0U,	// VFSQRT_V
    0U,	// VFSUB_VF
    0U,	// VFSUB_VV
    0U,	// VFWADD_VF
    0U,	// VFWADD_VV
    0U,	// VFWADD_WF
    0U,	// VFWADD_WV
    0U,	// VFWCVT_F_F_V
    0U,	// VFWCVT_F_XU_V
    0U,	// VFWCVT_F_X_V
    0U,	// VFWCVT_RTZ_XU_F_V
    0U,	// VFWCVT_RTZ_X_F_V
    0U,	// VFWCVT_XU_F_V
    0U,	// VFWCVT_X_F_V
    0U,	// VFWMACC_VF
    0U,	// VFWMACC_VV
    0U,	// VFWMSAC_VF
    0U,	// VFWMSAC_VV
    0U,	// VFWMUL_VF
    0U,	// VFWMUL_VV
    0U,	// VFWNMACC_VF
    0U,	// VFWNMACC_VV
    0U,	// VFWNMSAC_VF
    0U,	// VFWNMSAC_VV
    0U,	// VFWREDOSUM_VS
    0U,	// VFWREDUSUM_VS
    0U,	// VFWSUB_VF
    0U,	// VFWSUB_VV
    0U,	// VFWSUB_WF
    0U,	// VFWSUB_WV
    0U,	// VID_V
    0U,	// VIOTA_M
    0U,	// VL1RE16_V
    0U,	// VL1RE32_V
    0U,	// VL1RE64_V
    0U,	// VL1RE8_V
    0U,	// VL2RE16_V
    0U,	// VL2RE32_V
    0U,	// VL2RE64_V
    0U,	// VL2RE8_V
    0U,	// VL4RE16_V
    0U,	// VL4RE32_V
    0U,	// VL4RE64_V
    0U,	// VL4RE8_V
    0U,	// VL8RE16_V
    0U,	// VL8RE32_V
    0U,	// VL8RE64_V
    0U,	// VL8RE8_V
    0U,	// VLE16FF_V
    0U,	// VLE16_V
    0U,	// VLE32FF_V
    0U,	// VLE32_V
    0U,	// VLE64FF_V
    0U,	// VLE64_V
    0U,	// VLE8FF_V
    0U,	// VLE8_V
    0U,	// VLM_V
    0U,	// VLOXEI16_V
    0U,	// VLOXEI32_V
    0U,	// VLOXEI64_V
    0U,	// VLOXEI8_V
    0U,	// VLOXSEG2EI16_V
    0U,	// VLOXSEG2EI32_V
    0U,	// VLOXSEG2EI64_V
    0U,	// VLOXSEG2EI8_V
    0U,	// VLOXSEG3EI16_V
    0U,	// VLOXSEG3EI32_V
    0U,	// VLOXSEG3EI64_V
    0U,	// VLOXSEG3EI8_V
    0U,	// VLOXSEG4EI16_V
    0U,	// VLOXSEG4EI32_V
    0U,	// VLOXSEG4EI64_V
    0U,	// VLOXSEG4EI8_V
    0U,	// VLOXSEG5EI16_V
    0U,	// VLOXSEG5EI32_V
    0U,	// VLOXSEG5EI64_V
    0U,	// VLOXSEG5EI8_V
    0U,	// VLOXSEG6EI16_V
    0U,	// VLOXSEG6EI32_V
    0U,	// VLOXSEG6EI64_V
    0U,	// VLOXSEG6EI8_V
    0U,	// VLOXSEG7EI16_V
    0U,	// VLOXSEG7EI32_V
    0U,	// VLOXSEG7EI64_V
    0U,	// VLOXSEG7EI8_V
    0U,	// VLOXSEG8EI16_V
    0U,	// VLOXSEG8EI32_V
    0U,	// VLOXSEG8EI64_V
    0U,	// VLOXSEG8EI8_V
    0U,	// VLSE16_V
    0U,	// VLSE32_V
    0U,	// VLSE64_V
    0U,	// VLSE8_V
    0U,	// VLSEG2E16FF_V
    0U,	// VLSEG2E16_V
    0U,	// VLSEG2E32FF_V
    0U,	// VLSEG2E32_V
    0U,	// VLSEG2E64FF_V
    0U,	// VLSEG2E64_V
    0U,	// VLSEG2E8FF_V
    0U,	// VLSEG2E8_V
    0U,	// VLSEG3E16FF_V
    0U,	// VLSEG3E16_V
    0U,	// VLSEG3E32FF_V
    0U,	// VLSEG3E32_V
    0U,	// VLSEG3E64FF_V
    0U,	// VLSEG3E64_V
    0U,	// VLSEG3E8FF_V
    0U,	// VLSEG3E8_V
    0U,	// VLSEG4E16FF_V
    0U,	// VLSEG4E16_V
    0U,	// VLSEG4E32FF_V
    0U,	// VLSEG4E32_V
    0U,	// VLSEG4E64FF_V
    0U,	// VLSEG4E64_V
    0U,	// VLSEG4E8FF_V
    0U,	// VLSEG4E8_V
    0U,	// VLSEG5E16FF_V
    0U,	// VLSEG5E16_V
    0U,	// VLSEG5E32FF_V
    0U,	// VLSEG5E32_V
    0U,	// VLSEG5E64FF_V
    0U,	// VLSEG5E64_V
    0U,	// VLSEG5E8FF_V
    0U,	// VLSEG5E8_V
    0U,	// VLSEG6E16FF_V
    0U,	// VLSEG6E16_V
    0U,	// VLSEG6E32FF_V
    0U,	// VLSEG6E32_V
    0U,	// VLSEG6E64FF_V
    0U,	// VLSEG6E64_V
    0U,	// VLSEG6E8FF_V
    0U,	// VLSEG6E8_V
    0U,	// VLSEG7E16FF_V
    0U,	// VLSEG7E16_V
    0U,	// VLSEG7E32FF_V
    0U,	// VLSEG7E32_V
    0U,	// VLSEG7E64FF_V
    0U,	// VLSEG7E64_V
    0U,	// VLSEG7E8FF_V
    0U,	// VLSEG7E8_V
    0U,	// VLSEG8E16FF_V
    0U,	// VLSEG8E16_V
    0U,	// VLSEG8E32FF_V
    0U,	// VLSEG8E32_V
    0U,	// VLSEG8E64FF_V
    0U,	// VLSEG8E64_V
    0U,	// VLSEG8E8FF_V
    0U,	// VLSEG8E8_V
    0U,	// VLSSEG2E16_V
    0U,	// VLSSEG2E32_V
    0U,	// VLSSEG2E64_V
    0U,	// VLSSEG2E8_V
    0U,	// VLSSEG3E16_V
    0U,	// VLSSEG3E32_V
    0U,	// VLSSEG3E64_V
    0U,	// VLSSEG3E8_V
    0U,	// VLSSEG4E16_V
    0U,	// VLSSEG4E32_V
    0U,	// VLSSEG4E64_V
    0U,	// VLSSEG4E8_V
    0U,	// VLSSEG5E16_V
    0U,	// VLSSEG5E32_V
    0U,	// VLSSEG5E64_V
    0U,	// VLSSEG5E8_V
    0U,	// VLSSEG6E16_V
    0U,	// VLSSEG6E32_V
    0U,	// VLSSEG6E64_V
    0U,	// VLSSEG6E8_V
    0U,	// VLSSEG7E16_V
    0U,	// VLSSEG7E32_V
    0U,	// VLSSEG7E64_V
    0U,	// VLSSEG7E8_V
    0U,	// VLSSEG8E16_V
    0U,	// VLSSEG8E32_V
    0U,	// VLSSEG8E64_V
    0U,	// VLSSEG8E8_V
    0U,	// VLUXEI16_V
    0U,	// VLUXEI32_V
    0U,	// VLUXEI64_V
    0U,	// VLUXEI8_V
    0U,	// VLUXSEG2EI16_V
    0U,	// VLUXSEG2EI32_V
    0U,	// VLUXSEG2EI64_V
    0U,	// VLUXSEG2EI8_V
    0U,	// VLUXSEG3EI16_V
    0U,	// VLUXSEG3EI32_V
    0U,	// VLUXSEG3EI64_V
    0U,	// VLUXSEG3EI8_V
    0U,	// VLUXSEG4EI16_V
    0U,	// VLUXSEG4EI32_V
    0U,	// VLUXSEG4EI64_V
    0U,	// VLUXSEG4EI8_V
    0U,	// VLUXSEG5EI16_V
    0U,	// VLUXSEG5EI32_V
    0U,	// VLUXSEG5EI64_V
    0U,	// VLUXSEG5EI8_V
    0U,	// VLUXSEG6EI16_V
    0U,	// VLUXSEG6EI32_V
    0U,	// VLUXSEG6EI64_V
    0U,	// VLUXSEG6EI8_V
    0U,	// VLUXSEG7EI16_V
    0U,	// VLUXSEG7EI32_V
    0U,	// VLUXSEG7EI64_V
    0U,	// VLUXSEG7EI8_V
    0U,	// VLUXSEG8EI16_V
    0U,	// VLUXSEG8EI32_V
    0U,	// VLUXSEG8EI64_V
    0U,	// VLUXSEG8EI8_V
    0U,	// VMACC_VV
    0U,	// VMACC_VX
    0U,	// VMADC_VI
    0U,	// VMADC_VIM
    0U,	// VMADC_VV
    0U,	// VMADC_VVM
    0U,	// VMADC_VX
    0U,	// VMADC_VXM
    0U,	// VMADD_VV
    0U,	// VMADD_VX
    0U,	// VMANDN_MM
    0U,	// VMAND_MM
    0U,	// VMAXU_VV
    0U,	// VMAXU_VX
    0U,	// VMAX_VV
    0U,	// VMAX_VX
    0U,	// VMERGE_VIM
    0U,	// VMERGE_VVM
    0U,	// VMERGE_VXM
    0U,	// VMFEQ_VF
    0U,	// VMFEQ_VV
    0U,	// VMFGE_VF
    0U,	// VMFGT_VF
    0U,	// VMFLE_VF
    0U,	// VMFLE_VV
    0U,	// VMFLT_VF
    0U,	// VMFLT_VV
    0U,	// VMFNE_VF
    0U,	// VMFNE_VV
    0U,	// VMINU_VV
    0U,	// VMINU_VX
    0U,	// VMIN_VV
    0U,	// VMIN_VX
    0U,	// VMNAND_MM
    0U,	// VMNOR_MM
    0U,	// VMORN_MM
    0U,	// VMOR_MM
    0U,	// VMSBC_VV
    0U,	// VMSBC_VVM
    0U,	// VMSBC_VX
    0U,	// VMSBC_VXM
    0U,	// VMSBF_M
    0U,	// VMSEQ_VI
    0U,	// VMSEQ_VV
    0U,	// VMSEQ_VX
    0U,	// VMSGTU_VI
    0U,	// VMSGTU_VX
    0U,	// VMSGT_VI
    0U,	// VMSGT_VX
    0U,	// VMSIF_M
    0U,	// VMSLEU_VI
    0U,	// VMSLEU_VV
    0U,	// VMSLEU_VX
    0U,	// VMSLE_VI
    0U,	// VMSLE_VV
    0U,	// VMSLE_VX
    0U,	// VMSLTU_VV
    0U,	// VMSLTU_VX
    0U,	// VMSLT_VV
    0U,	// VMSLT_VX
    0U,	// VMSNE_VI
    0U,	// VMSNE_VV
    0U,	// VMSNE_VX
    0U,	// VMSOF_M
    0U,	// VMULHSU_VV
    0U,	// VMULHSU_VX
    0U,	// VMULHU_VV
    0U,	// VMULHU_VX
    0U,	// VMULH_VV
    0U,	// VMULH_VX
    0U,	// VMUL_VV
    0U,	// VMUL_VX
    0U,	// VMV1R_V
    0U,	// VMV2R_V
    0U,	// VMV4R_V
    0U,	// VMV8R_V
    0U,	// VMV_S_X
    0U,	// VMV_V_I
    0U,	// VMV_V_V
    0U,	// VMV_V_X
    0U,	// VMV_X_S
    0U,	// VMXNOR_MM
    0U,	// VMXOR_MM
    0U,	// VNCLIPU_WI
    0U,	// VNCLIPU_WV
    0U,	// VNCLIPU_WX
    0U,	// VNCLIP_WI
    0U,	// VNCLIP_WV
    0U,	// VNCLIP_WX
    0U,	// VNMSAC_VV
    0U,	// VNMSAC_VX
    0U,	// VNMSUB_VV
    0U,	// VNMSUB_VX
    0U,	// VNSRA_WI
    0U,	// VNSRA_WV
    0U,	// VNSRA_WX
    0U,	// VNSRL_WI
    0U,	// VNSRL_WV
    0U,	// VNSRL_WX
    0U,	// VOR_VI
    0U,	// VOR_VV
    0U,	// VOR_VX
    0U,	// VREDAND_VS
    0U,	// VREDMAXU_VS
    0U,	// VREDMAX_VS
    0U,	// VREDMINU_VS
    0U,	// VREDMIN_VS
    0U,	// VREDOR_VS
    0U,	// VREDSUM_VS
    0U,	// VREDXOR_VS
    0U,	// VREMU_VV
    0U,	// VREMU_VX
    0U,	// VREM_VV
    0U,	// VREM_VX
    0U,	// VRGATHEREI16_VV
    0U,	// VRGATHER_VI
    0U,	// VRGATHER_VV
    0U,	// VRGATHER_VX
    0U,	// VRSUB_VI
    0U,	// VRSUB_VX
    0U,	// VS1R_V
    0U,	// VS2R_V
    0U,	// VS4R_V
    0U,	// VS8R_V
    0U,	// VSADDU_VI
    0U,	// VSADDU_VV
    0U,	// VSADDU_VX
    0U,	// VSADD_VI
    0U,	// VSADD_VV
    0U,	// VSADD_VX
    0U,	// VSBC_VVM
    0U,	// VSBC_VXM
    0U,	// VSE16_V
    0U,	// VSE32_V
    0U,	// VSE64_V
    0U,	// VSE8_V
    0U,	// VSETIVLI
    0U,	// VSETVL
    0U,	// VSETVLI
    0U,	// VSEXT_VF2
    0U,	// VSEXT_VF4
    0U,	// VSEXT_VF8
    0U,	// VSLIDE1DOWN_VX
    0U,	// VSLIDE1UP_VX
    0U,	// VSLIDEDOWN_VI
    0U,	// VSLIDEDOWN_VX
    0U,	// VSLIDEUP_VI
    0U,	// VSLIDEUP_VX
    0U,	// VSLL_VI
    0U,	// VSLL_VV
    0U,	// VSLL_VX
    0U,	// VSMUL_VV
    0U,	// VSMUL_VX
    0U,	// VSM_V
    0U,	// VSOXEI16_V
    0U,	// VSOXEI32_V
    0U,	// VSOXEI64_V
    0U,	// VSOXEI8_V
    0U,	// VSOXSEG2EI16_V
    0U,	// VSOXSEG2EI32_V
    0U,	// VSOXSEG2EI64_V
    0U,	// VSOXSEG2EI8_V
    0U,	// VSOXSEG3EI16_V
    0U,	// VSOXSEG3EI32_V
    0U,	// VSOXSEG3EI64_V
    0U,	// VSOXSEG3EI8_V
    0U,	// VSOXSEG4EI16_V
    0U,	// VSOXSEG4EI32_V
    0U,	// VSOXSEG4EI64_V
    0U,	// VSOXSEG4EI8_V
    0U,	// VSOXSEG5EI16_V
    0U,	// VSOXSEG5EI32_V
    0U,	// VSOXSEG5EI64_V
    0U,	// VSOXSEG5EI8_V
    0U,	// VSOXSEG6EI16_V
    0U,	// VSOXSEG6EI32_V
    0U,	// VSOXSEG6EI64_V
    0U,	// VSOXSEG6EI8_V
    0U,	// VSOXSEG7EI16_V
    0U,	// VSOXSEG7EI32_V
    0U,	// VSOXSEG7EI64_V
    0U,	// VSOXSEG7EI8_V
    0U,	// VSOXSEG8EI16_V
    0U,	// VSOXSEG8EI32_V
    0U,	// VSOXSEG8EI64_V
    0U,	// VSOXSEG8EI8_V
    0U,	// VSRA_VI
    0U,	// VSRA_VV
    0U,	// VSRA_VX
    0U,	// VSRL_VI
    0U,	// VSRL_VV
    0U,	// VSRL_VX
    0U,	// VSSE16_V
    0U,	// VSSE32_V
    0U,	// VSSE64_V
    0U,	// VSSE8_V
    0U,	// VSSEG2E16_V
    0U,	// VSSEG2E32_V
    0U,	// VSSEG2E64_V
    0U,	// VSSEG2E8_V
    0U,	// VSSEG3E16_V
    0U,	// VSSEG3E32_V
    0U,	// VSSEG3E64_V
    0U,	// VSSEG3E8_V
    0U,	// VSSEG4E16_V
    0U,	// VSSEG4E32_V
    0U,	// VSSEG4E64_V
    0U,	// VSSEG4E8_V
    0U,	// VSSEG5E16_V
    0U,	// VSSEG5E32_V
    0U,	// VSSEG5E64_V
    0U,	// VSSEG5E8_V
    0U,	// VSSEG6E16_V
    0U,	// VSSEG6E32_V
    0U,	// VSSEG6E64_V
    0U,	// VSSEG6E8_V
    0U,	// VSSEG7E16_V
    0U,	// VSSEG7E32_V
    0U,	// VSSEG7E64_V
    0U,	// VSSEG7E8_V
    0U,	// VSSEG8E16_V
    0U,	// VSSEG8E32_V
    0U,	// VSSEG8E64_V
    0U,	// VSSEG8E8_V
    0U,	// VSSRA_VI
    0U,	// VSSRA_VV
    0U,	// VSSRA_VX
    0U,	// VSSRL_VI
    0U,	// VSSRL_VV
    0U,	// VSSRL_VX
    0U,	// VSSSEG2E16_V
    0U,	// VSSSEG2E32_V
    0U,	// VSSSEG2E64_V
    0U,	// VSSSEG2E8_V
    0U,	// VSSSEG3E16_V
    0U,	// VSSSEG3E32_V
    0U,	// VSSSEG3E64_V
    0U,	// VSSSEG3E8_V
    0U,	// VSSSEG4E16_V
    0U,	// VSSSEG4E32_V
    0U,	// VSSSEG4E64_V
    0U,	// VSSSEG4E8_V
    0U,	// VSSSEG5E16_V
    0U,	// VSSSEG5E32_V
    0U,	// VSSSEG5E64_V
    0U,	// VSSSEG5E8_V
    0U,	// VSSSEG6E16_V
    0U,	// VSSSEG6E32_V
    0U,	// VSSSEG6E64_V
    0U,	// VSSSEG6E8_V
    0U,	// VSSSEG7E16_V
    0U,	// VSSSEG7E32_V
    0U,	// VSSSEG7E64_V
    0U,	// VSSSEG7E8_V
    0U,	// VSSSEG8E16_V
    0U,	// VSSSEG8E32_V
    0U,	// VSSSEG8E64_V
    0U,	// VSSSEG8E8_V
    0U,	// VSSUBU_VV
    0U,	// VSSUBU_VX
    0U,	// VSSUB_VV
    0U,	// VSSUB_VX
    0U,	// VSUB_VV
    0U,	// VSUB_VX
    0U,	// VSUXEI16_V
    0U,	// VSUXEI32_V
    0U,	// VSUXEI64_V
    0U,	// VSUXEI8_V
    0U,	// VSUXSEG2EI16_V
    0U,	// VSUXSEG2EI32_V
    0U,	// VSUXSEG2EI64_V
    0U,	// VSUXSEG2EI8_V
    0U,	// VSUXSEG3EI16_V
    0U,	// VSUXSEG3EI32_V
    0U,	// VSUXSEG3EI64_V
    0U,	// VSUXSEG3EI8_V
    0U,	// VSUXSEG4EI16_V
    0U,	// VSUXSEG4EI32_V
    0U,	// VSUXSEG4EI64_V
    0U,	// VSUXSEG4EI8_V
    0U,	// VSUXSEG5EI16_V
    0U,	// VSUXSEG5EI32_V
    0U,	// VSUXSEG5EI64_V
    0U,	// VSUXSEG5EI8_V
    0U,	// VSUXSEG6EI16_V
    0U,	// VSUXSEG6EI32_V
    0U,	// VSUXSEG6EI64_V
    0U,	// VSUXSEG6EI8_V
    0U,	// VSUXSEG7EI16_V
    0U,	// VSUXSEG7EI32_V
    0U,	// VSUXSEG7EI64_V
    0U,	// VSUXSEG7EI8_V
    0U,	// VSUXSEG8EI16_V
    0U,	// VSUXSEG8EI32_V
    0U,	// VSUXSEG8EI64_V
    0U,	// VSUXSEG8EI8_V
    0U,	// VWADDU_VV
    0U,	// VWADDU_VX
    0U,	// VWADDU_WV
    0U,	// VWADDU_WX
    0U,	// VWADD_VV
    0U,	// VWADD_VX
    0U,	// VWADD_WV
    0U,	// VWADD_WX
    0U,	// VWMACCSU_VV
    0U,	// VWMACCSU_VX
    0U,	// VWMACCUS_VX
    0U,	// VWMACCU_VV
    0U,	// VWMACCU_VX
    0U,	// VWMACC_VV
    0U,	// VWMACC_VX
    0U,	// VWMULSU_VV
    0U,	// VWMULSU_VX
    0U,	// VWMULU_VV
    0U,	// VWMULU_VX
    0U,	// VWMUL_VV
    0U,	// VWMUL_VX
    0U,	// VWREDSUMU_VS
    0U,	// VWREDSUM_VS
    0U,	// VWSUBU_VV
    0U,	// VWSUBU_VX
    0U,	// VWSUBU_WV
    0U,	// VWSUBU_WX
    0U,	// VWSUB_VV
    0U,	// VWSUB_VX
    0U,	// VWSUB_WV
    0U,	// VWSUB_WX
    0U,	// VXOR_VI
    0U,	// VXOR_VV
    0U,	// VXOR_VX
    0U,	// VZEXT_VF2
    0U,	// VZEXT_VF4
    0U,	// VZEXT_VF8
    0U,	// WFI
    0U,	// XNOR
    0U,	// XOR
    0U,	// XORI
    0U,	// XPERM4
    0U,	// XPERM8
    0U,	// XPERM_H
    0U,	// XPERM_W
    0U,	// ZEXT_H_RV32
    0U,	// ZEXT_H_RV64
    0U,	// ZIP_RV32
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  return {AsmStrs+(Bits & 16383)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 14) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
    return;
    break;
  case 1:
    // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, ...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // C_J, C_JAL
    printBranchOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 4:
    // FENCE
    printFenceArg(MI, 0, STI, O);
    O << ", ";
    printFenceArg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 1 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 17) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo...
    O << ", ";
    break;
  case 1:
    // PseudoCALL, PseudoTAIL, C_JALR, C_JR, C_NOP_HINT, C_SLLI64_HINT, C_SRA...
    return;
    break;
  case 2:
    // VID_V
    printVMaskReg(MI, 1, STI, O);
    return;
    break;
  case 3:
    // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE...
    O << ", (";
    printOperand(MI, 1, STI, O);
    break;
  }


  // Fragment 2 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 19) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // PseudoJump, InsnJ, InsnU
    printOperand(MI, 0, STI, O);
    break;
  case 3:
    // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
    printCSRSystemRegister(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // C_BEQZ, C_BNEZ, JAL
    printBranchOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 5:
    // LR_D, LR_D_AQ, LR_D_AQ_RL, LR_D_RL, LR_W, LR_W_AQ, LR_W_AQ_RL, LR_W_RL
    printAtomicMemOp(MI, 1, STI, O);
    return;
    break;
  case 6:
    // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE...
    O << ')';
    break;
  case 7:
    // VLOXEI16_V, VLOXEI32_V, VLOXEI64_V, VLOXEI8_V, VLOXSEG2EI16_V, VLOXSEG...
    O << "), ";
    printOperand(MI, 2, STI, O);
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  }


  // Fragment 3 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 22) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,...
    O << ", ";
    break;
  case 1:
    // PseudoCALLReg, PseudoJump, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS_IE,...
    return;
    break;
  case 2:
    // C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP, C_LD, ...
    O << '(';
    printOperand(MI, 1, STI, O);
    O << ')';
    return;
    break;
  case 3:
    // VCPOP_M, VFCLASS_V, VFCVT_F_XU_V, VFCVT_F_X_V, VFCVT_RTZ_XU_F_V, VFCVT...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 24) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, FSL, FSLW, FSR, FSRW, InsnR, ...
    printOperand(MI, 3, STI, O);
    break;
  case 3:
    // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
    printAtomicMemOp(MI, 1, STI, O);
    return;
    break;
  case 4:
    // BEQ, BGE, BGEU, BLT, BLTU, BNE, InsnJ
    printBranchOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 5:
    // CMIX, CMOV
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 6:
    // FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L_INX, FCVT_H_D, FCVT_H_D_I...
    printFRMArg(MI, 2, STI, O);
    return;
    break;
  case 7:
    // VSETIVLI, VSETVLI
    printVTypeI(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 27) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FADD_D, FADD...
    O << ", ";
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    return;
    break;
  case 2:
    // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
    printVMaskReg(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 4:
    // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC...
    O << ", v0";
    return;
    break;
  }


  // Fragment 6 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 30) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FMADD_D, FMA...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_S, FADD_S_I...
    printFRMArg(MI, 3, STI, O);
    return;
    break;
  case 2:
    // FSL, FSLW, FSR, FSRW
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 3:
    // InsnI_Mem, InsnS
    printOperand(MI, 4, STI, O);
    O << '(';
    printOperand(MI, 3, STI, O);
    O << ')';
    return;
    break;
  case 4:
    // InsnR, InsnR4
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  }


  // Fragment 7 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 33) & 1) {
    // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM...
    O << ", ";
  } else {
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FSRI, FSRIW,...
    return;
  }


  // Fragment 8 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 34) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM...
    printFRMArg(MI, 4, STI, O);
    return;
    break;
  case 1:
    // InsnB
    printBranchOperand(MI, Address, 4, STI, O);
    return;
    break;
  case 2:
    // InsnI
    printOperand(MI, 4, STI, O);
    return;
    break;
  case 3:
    // InsnR4
    printOperand(MI, 6, STI, O);
    return;
    break;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *RISCVInstPrinter::
getRegisterName(unsigned RegNo, unsigned AltIdx) {
  assert(RegNo && RegNo < 457 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ "fs10\0"
  /* 5 */ "ft10\0"
  /* 10 */ "v10\0"
  /* 14 */ "v20\0"
  /* 18 */ "v30\0"
  /* 22 */ "fa0\0"
  /* 26 */ "fs0\0"
  /* 30 */ "ft0\0"
  /* 34 */ "v0\0"
  /* 37 */ "fs11\0"
  /* 42 */ "ft11\0"
  /* 47 */ "v11\0"
  /* 51 */ "v21\0"
  /* 55 */ "v31\0"
  /* 59 */ "fa1\0"
  /* 63 */ "fs1\0"
  /* 67 */ "ft1\0"
  /* 71 */ "v1\0"
  /* 74 */ "v12\0"
  /* 78 */ "v22\0"
  /* 82 */ "fa2\0"
  /* 86 */ "fs2\0"
  /* 90 */ "ft2\0"
  /* 94 */ "v2\0"
  /* 97 */ "v13\0"
  /* 101 */ "v23\0"
  /* 105 */ "fa3\0"
  /* 109 */ "fs3\0"
  /* 113 */ "ft3\0"
  /* 117 */ "v3\0"
  /* 120 */ "v14\0"
  /* 124 */ "v24\0"
  /* 128 */ "fa4\0"
  /* 132 */ "fs4\0"
  /* 136 */ "ft4\0"
  /* 140 */ "v4\0"
  /* 143 */ "v15\0"
  /* 147 */ "v25\0"
  /* 151 */ "fa5\0"
  /* 155 */ "fs5\0"
  /* 159 */ "ft5\0"
  /* 163 */ "v5\0"
  /* 166 */ "v16\0"
  /* 170 */ "v26\0"
  /* 174 */ "fa6\0"
  /* 178 */ "fs6\0"
  /* 182 */ "ft6\0"
  /* 186 */ "v6\0"
  /* 189 */ "v17\0"
  /* 193 */ "v27\0"
  /* 197 */ "fa7\0"
  /* 201 */ "fs7\0"
  /* 205 */ "ft7\0"
  /* 209 */ "v7\0"
  /* 212 */ "v18\0"
  /* 216 */ "v28\0"
  /* 220 */ "fs8\0"
  /* 224 */ "ft8\0"
  /* 228 */ "v8\0"
  /* 231 */ "v19\0"
  /* 235 */ "v29\0"
  /* 239 */ "fs9\0"
  /* 243 */ "ft9\0"
  /* 247 */ "v9\0"
  /* 250 */ "ra\0"
  /* 253 */ "vlenb\0"
  /* 259 */ "vtype\0"
  /* 265 */ "vl\0"
  /* 268 */ "vxrm\0"
  /* 273 */ "zero\0"
  /* 278 */ "gp\0"
  /* 281 */ "sp\0"
  /* 284 */ "tp\0"
  /* 287 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetABIRegAltName[] = {
    4, 4, 265, 253, 259, 268, 287, 34, 71, 94, 117, 140, 163, 186, 
    209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 
    51, 78, 101, 124, 147, 170, 193, 216, 235, 18, 55, 273, 250, 281, 
    278, 284, 31, 68, 91, 27, 64, 23, 60, 83, 106, 129, 152, 175, 
    198, 87, 110, 133, 156, 179, 202, 221, 240, 1, 38, 114, 137, 160, 
    183, 30, 67, 90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 82, 
    105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 0, 
    37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 26, 
    63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 
    201, 220, 239, 0, 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 
    159, 182, 205, 26, 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 
    109, 132, 155, 178, 201, 220, 239, 0, 37, 224, 243, 5, 42, 273, 
    281, 284, 68, 27, 23, 83, 129, 175, 87, 133, 179, 221, 1, 114, 
    160, 34, 34, 34, 94, 140, 140, 186, 228, 228, 228, 10, 74, 74, 
    120, 166, 166, 166, 212, 14, 14, 78, 124, 124, 124, 170, 216, 216, 
    18, 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 
    120, 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 
    216, 235, 18, 34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 
    78, 124, 170, 216, 34, 140, 228, 74, 166, 14, 124, 34, 71, 94, 
    117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 
    189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 235, 34, 
    94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 170, 34, 
    71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 
    143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 
    34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 34, 
    71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 
    143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 34, 
    71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 
    143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 34, 71, 
    94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 
    166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 34, 71, 94, 117, 
    140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 
    212, 231, 14, 51, 78, 101, 124, 34, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0"
  /* 25 */ "f10\0"
  /* 29 */ "v10\0"
  /* 33 */ "x10\0"
  /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0"
  /* 69 */ "f20\0"
  /* 73 */ "v20\0"
  /* 77 */ "x20\0"
  /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0"
  /* 113 */ "f30\0"
  /* 117 */ "v30\0"
  /* 121 */ "x30\0"
  /* 125 */ "f0\0"
  /* 128 */ "v0\0"
  /* 131 */ "x0\0"
  /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0"
  /* 160 */ "f11\0"
  /* 164 */ "v11\0"
  /* 168 */ "x11\0"
  /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0"
  /* 204 */ "f21\0"
  /* 208 */ "v21\0"
  /* 212 */ "x21\0"
  /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0"
  /* 248 */ "f31\0"
  /* 252 */ "v31\0"
  /* 256 */ "x31\0"
  /* 260 */ "V0_V1\0"
  /* 266 */ "f1\0"
  /* 269 */ "v1\0"
  /* 272 */ "x1\0"
  /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0"
  /* 302 */ "f12\0"
  /* 306 */ "v12\0"
  /* 310 */ "x12\0"
  /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0"
  /* 346 */ "f22\0"
  /* 350 */ "v22\0"
  /* 354 */ "x22\0"
  /* 358 */ "V4M2_V6M2_V8M2_V10M2\0"
  /* 379 */ "V14M2_V16M2_V18M2_V20M2\0"
  /* 403 */ "V24M2_V26M2_V28M2_V30M2\0"
  /* 427 */ "V6M2_V8M2_V10M2_V12M2\0"
  /* 449 */ "V16M2_V18M2_V20M2_V22M2\0"
  /* 473 */ "V0M2_V2M2\0"
  /* 483 */ "V8M2_V10M2_V12M2_V14M2\0"
  /* 506 */ "V18M2_V20M2_V22M2_V24M2\0"
  /* 530 */ "V0M2_V2M2_V4M2\0"
  /* 545 */ "V10M2_V12M2_V14M2_V16M2\0"
  /* 569 */ "V20M2_V22M2_V24M2_V26M2\0"
  /* 593 */ "V0M2_V2M2_V4M2_V6M2\0"
  /* 613 */ "V12M2_V14M2_V16M2_V18M2\0"
  /* 637 */ "V22M2_V24M2_V26M2_V28M2\0"
  /* 661 */ "V2M2_V4M2_V6M2_V8M2\0"
  /* 681 */ "V0_V1_V2\0"
  /* 690 */ "f2\0"
  /* 693 */ "v2\0"
  /* 696 */ "x2\0"
  /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0"
  /* 727 */ "f13\0"
  /* 731 */ "v13\0"
  /* 735 */ "x13\0"
  /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0"
  /* 771 */ "f23\0"
  /* 775 */ "v23\0"
  /* 779 */ "x23\0"
  /* 783 */ "V0_V1_V2_V3\0"
  /* 795 */ "f3\0"
  /* 798 */ "v3\0"
  /* 801 */ "x3\0"
  /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0"
  /* 833 */ "f14\0"
  /* 837 */ "v14\0"
  /* 841 */ "x14\0"
  /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0"
  /* 877 */ "f24\0"
  /* 881 */ "v24\0"
  /* 885 */ "x24\0"
  /* 889 */ "V16M4_V20M4\0"
  /* 901 */ "V8M4_V12M4\0"
  /* 912 */ "V20M4_V24M4\0"
  /* 924 */ "V0M4_V4M4\0"
  /* 934 */ "V12M4_V16M4\0"
  /* 946 */ "V24M4_V28M4\0"
  /* 958 */ "V4M4_V8M4\0"
  /* 968 */ "V0_V1_V2_V3_V4\0"
  /* 983 */ "f4\0"
  /* 986 */ "v4\0"
  /* 989 */ "x4\0"
  /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0"
  /* 1022 */ "f15\0"
  /* 1026 */ "v15\0"
  /* 1030 */ "x15\0"
  /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0"
  /* 1066 */ "f25\0"
  /* 1070 */ "v25\0"
  /* 1074 */ "x25\0"
  /* 1078 */ "V0_V1_V2_V3_V4_V5\0"
  /* 1096 */ "f5\0"
  /* 1099 */ "v5\0"
  /* 1102 */ "x5\0"
  /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0"
  /* 1136 */ "f16\0"
  /* 1140 */ "v16\0"
  /* 1144 */ "x16\0"
  /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0"
  /* 1180 */ "f26\0"
  /* 1184 */ "v26\0"
  /* 1188 */ "x26\0"
  /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0"
  /* 1213 */ "f6\0"
  /* 1216 */ "v6\0"
  /* 1219 */ "x6\0"
  /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0"
  /* 1254 */ "f17\0"
  /* 1258 */ "v17\0"
  /* 1262 */ "x17\0"
  /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0"
  /* 1298 */ "f27\0"
  /* 1302 */ "v27\0"
  /* 1306 */ "x27\0"
  /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0"
  /* 1334 */ "f7\0"
  /* 1337 */ "v7\0"
  /* 1340 */ "x7\0"
  /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0"
  /* 1375 */ "f18\0"
  /* 1379 */ "v18\0"
  /* 1383 */ "x18\0"
  /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0"
  /* 1419 */ "f28\0"
  /* 1423 */ "v28\0"
  /* 1427 */ "x28\0"
  /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0"
  /* 1455 */ "f8\0"
  /* 1458 */ "v8\0"
  /* 1461 */ "x8\0"
  /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0"
  /* 1496 */ "f19\0"
  /* 1500 */ "v19\0"
  /* 1504 */ "x19\0"
  /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0"
  /* 1540 */ "f29\0"
  /* 1544 */ "v29\0"
  /* 1548 */ "x29\0"
  /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0"
  /* 1576 */ "f9\0"
  /* 1579 */ "v9\0"
  /* 1582 */ "x9\0"
  /* 1585 */ "vlenb\0"
  /* 1591 */ "vtype\0"
  /* 1597 */ "vl\0"
  /* 1600 */ "frm\0"
  /* 1604 */ "vxrm\0"
  /* 1609 */ "fflags\0"
  /* 1616 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    1609, 1600, 1597, 1585, 1591, 1604, 1616, 128, 269, 693, 798, 986, 1099, 1216, 
    1337, 1458, 1579, 29, 164, 306, 731, 837, 1026, 1140, 1258, 1379, 1500, 73, 
    208, 350, 775, 881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131, 272, 696, 
    801, 989, 1102, 1219, 1340, 1461, 1582, 33, 168, 310, 735, 841, 1030, 1144, 
    1262, 1383, 1504, 77, 212, 354, 779, 885, 1074, 1188, 1306, 1427, 1548, 121, 
    256, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 
    727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 
    1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 
    1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 
    771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 
    1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 
    1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 131, 
    696, 989, 1219, 1461, 33, 310, 841, 1144, 1383, 77, 354, 885, 1188, 1427, 
    121, 128, 128, 128, 693, 986, 986, 1216, 1458, 1458, 1458, 29, 306, 306, 
    837, 1140, 1140, 1140, 1379, 73, 73, 350, 881, 881, 881, 1184, 1423, 1423, 
    117, 684, 789, 977, 1090, 1207, 1328, 1449, 1570, 18, 152, 294, 719, 825, 
    1014, 1128, 1246, 1367, 1488, 61, 196, 338, 763, 869, 1058, 1172, 1290, 1411, 
    1532, 105, 240, 260, 535, 603, 671, 368, 437, 494, 557, 625, 391, 461, 
    518, 581, 649, 415, 473, 958, 901, 934, 889, 912, 946, 924, 786, 974, 
    1087, 1204, 1325, 1446, 1567, 15, 149, 290, 715, 821, 1010, 1124, 1242, 1363, 
    1484, 57, 192, 334, 759, 865, 1054, 1168, 1286, 1407, 1528, 101, 236, 681, 
    598, 666, 363, 432, 488, 551, 619, 385, 455, 512, 575, 643, 409, 530, 
    971, 1084, 1201, 1322, 1443, 1564, 12, 146, 287, 711, 817, 1006, 1120, 1238, 
    1359, 1480, 53, 188, 330, 755, 861, 1050, 1164, 1282, 1403, 1524, 97, 232, 
    783, 661, 358, 427, 483, 545, 613, 379, 449, 506, 569, 637, 403, 593, 
    1081, 1198, 1319, 1440, 1561, 9, 143, 284, 708, 813, 1002, 1116, 1234, 1355, 
    1476, 49, 184, 326, 751, 857, 1046, 1160, 1278, 1399, 1520, 93, 228, 968, 
    1195, 1316, 1437, 1558, 6, 140, 281, 705, 810, 998, 1112, 1230, 1351, 1472, 
    45, 180, 322, 747, 853, 1042, 1156, 1274, 1395, 1516, 89, 224, 1078, 1313, 
    1434, 1555, 3, 137, 278, 702, 807, 995, 1108, 1226, 1347, 1468, 41, 176, 
    318, 743, 849, 1038, 1152, 1270, 1391, 1512, 85, 220, 1192, 1431, 1552, 0, 
    134, 275, 699, 804, 992, 1105, 1222, 1343, 1464, 37, 172, 314, 739, 845, 
    1034, 1148, 1266, 1387, 1508, 81, 216, 1310, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case RISCV::ABIRegAltName:
    assert(*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex);
bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {RISCV::ADDI, 0, 3 },
    {RISCV::ADDIW, 3, 1 },
    {RISCV::ADD_UW, 4, 1 },
    {RISCV::BEQ, 5, 1 },
    {RISCV::BGE, 6, 2 },
    {RISCV::BLT, 8, 2 },
    {RISCV::BNE, 10, 1 },
    {RISCV::BREV8, 11, 1 },
    {RISCV::CSRRC, 12, 1 },
    {RISCV::CSRRCI, 13, 1 },
    {RISCV::CSRRS, 14, 11 },
    {RISCV::CSRRSI, 25, 1 },
    {RISCV::CSRRW, 26, 7 },
    {RISCV::CSRRWI, 33, 5 },
    {RISCV::FADD_D, 38, 1 },
    {RISCV::FADD_D_IN32X, 39, 1 },
    {RISCV::FADD_D_INX, 40, 1 },
    {RISCV::FADD_H, 41, 1 },
    {RISCV::FADD_H_INX, 42, 1 },
    {RISCV::FADD_S, 43, 1 },
    {RISCV::FADD_S_INX, 44, 1 },
    {RISCV::FCVT_D_L, 45, 1 },
    {RISCV::FCVT_D_LU, 46, 1 },
    {RISCV::FCVT_D_LU_INX, 47, 1 },
    {RISCV::FCVT_D_L_INX, 48, 1 },
    {RISCV::FCVT_H_D, 49, 1 },
    {RISCV::FCVT_H_D_INX, 50, 1 },
    {RISCV::FCVT_H_L, 51, 1 },
    {RISCV::FCVT_H_LU, 52, 1 },
    {RISCV::FCVT_H_LU_INX, 53, 1 },
    {RISCV::FCVT_H_L_INX, 54, 1 },
    {RISCV::FCVT_H_S, 55, 1 },
    {RISCV::FCVT_H_S_INX, 56, 1 },
    {RISCV::FCVT_H_W, 57, 1 },
    {RISCV::FCVT_H_WU, 58, 1 },
    {RISCV::FCVT_H_WU_INX, 59, 1 },
    {RISCV::FCVT_H_W_INX, 60, 1 },
    {RISCV::FCVT_LU_D, 61, 1 },
    {RISCV::FCVT_LU_D_INX, 62, 1 },
    {RISCV::FCVT_LU_H, 63, 1 },
    {RISCV::FCVT_LU_H_INX, 64, 1 },
    {RISCV::FCVT_LU_S, 65, 1 },
    {RISCV::FCVT_LU_S_INX, 66, 1 },
    {RISCV::FCVT_L_D, 67, 1 },
    {RISCV::FCVT_L_D_INX, 68, 1 },
    {RISCV::FCVT_L_H, 69, 1 },
    {RISCV::FCVT_L_H_INX, 70, 1 },
    {RISCV::FCVT_L_S, 71, 1 },
    {RISCV::FCVT_L_S_INX, 72, 1 },
    {RISCV::FCVT_S_D, 73, 1 },
    {RISCV::FCVT_S_D_IN32X, 74, 1 },
    {RISCV::FCVT_S_D_INX, 75, 1 },
    {RISCV::FCVT_S_L, 76, 1 },
    {RISCV::FCVT_S_LU, 77, 1 },
    {RISCV::FCVT_S_LU_INX, 78, 1 },
    {RISCV::FCVT_S_L_INX, 79, 1 },
    {RISCV::FCVT_S_W, 80, 1 },
    {RISCV::FCVT_S_WU, 81, 1 },
    {RISCV::FCVT_S_WU_INX, 82, 1 },
    {RISCV::FCVT_S_W_INX, 83, 1 },
    {RISCV::FCVT_WU_D, 84, 1 },
    {RISCV::FCVT_WU_D_IN32X, 85, 1 },
    {RISCV::FCVT_WU_D_INX, 86, 1 },
    {RISCV::FCVT_WU_H, 87, 1 },
    {RISCV::FCVT_WU_H_INX, 88, 1 },
    {RISCV::FCVT_WU_S, 89, 1 },
    {RISCV::FCVT_WU_S_INX, 90, 1 },
    {RISCV::FCVT_W_D, 91, 1 },
    {RISCV::FCVT_W_D_IN32X, 92, 1 },
    {RISCV::FCVT_W_D_INX, 93, 1 },
    {RISCV::FCVT_W_H, 94, 1 },
    {RISCV::FCVT_W_H_INX, 95, 1 },
    {RISCV::FCVT_W_S, 96, 1 },
    {RISCV::FCVT_W_S_INX, 97, 1 },
    {RISCV::FDIV_D, 98, 1 },
    {RISCV::FDIV_D_IN32X, 99, 1 },
    {RISCV::FDIV_D_INX, 100, 1 },
    {RISCV::FDIV_H, 101, 1 },
    {RISCV::FDIV_H_INX, 102, 1 },
    {RISCV::FDIV_S, 103, 1 },
    {RISCV::FDIV_S_INX, 104, 1 },
    {RISCV::FENCE, 105, 1 },
    {RISCV::FMADD_D, 106, 1 },
    {RISCV::FMADD_D_IN32X, 107, 1 },
    {RISCV::FMADD_D_INX, 108, 1 },
    {RISCV::FMADD_H, 109, 1 },
    {RISCV::FMADD_H_INX, 110, 1 },
    {RISCV::FMADD_S, 111, 1 },
    {RISCV::FMADD_S_INX, 112, 1 },
    {RISCV::FMSUB_D, 113, 1 },
    {RISCV::FMSUB_D_IN32X, 114, 1 },
    {RISCV::FMSUB_D_INX, 115, 1 },
    {RISCV::FMSUB_H, 116, 1 },
    {RISCV::FMSUB_H_INX, 117, 1 },
    {RISCV::FMSUB_S, 118, 1 },
    {RISCV::FMSUB_S_INX, 119, 1 },
    {RISCV::FMUL_D, 120, 1 },
    {RISCV::FMUL_D_IN32X, 121, 1 },
    {RISCV::FMUL_D_INX, 122, 1 },
    {RISCV::FMUL_H, 123, 1 },
    {RISCV::FMUL_H_INX, 124, 1 },
    {RISCV::FMUL_S, 125, 1 },
    {RISCV::FMUL_S_INX, 126, 1 },
    {RISCV::FNMADD_D, 127, 1 },
    {RISCV::FNMADD_D_IN32X, 128, 1 },
    {RISCV::FNMADD_D_INX, 129, 1 },
    {RISCV::FNMADD_H, 130, 1 },
    {RISCV::FNMADD_H_INX, 131, 1 },
    {RISCV::FNMADD_S, 132, 1 },
    {RISCV::FNMADD_S_INX, 133, 1 },
    {RISCV::FNMSUB_D, 134, 1 },
    {RISCV::FNMSUB_D_IN32X, 135, 1 },
    {RISCV::FNMSUB_D_INX, 136, 1 },
    {RISCV::FNMSUB_H, 137, 1 },
    {RISCV::FNMSUB_H_INX, 138, 1 },
    {RISCV::FNMSUB_S, 139, 1 },
    {RISCV::FNMSUB_S_INX, 140, 1 },
    {RISCV::FSGNJN_D, 141, 1 },
    {RISCV::FSGNJN_D_IN32X, 142, 1 },
    {RISCV::FSGNJN_D_INX, 143, 1 },
    {RISCV::FSGNJN_H, 144, 1 },
    {RISCV::FSGNJN_H_INX, 145, 1 },
    {RISCV::FSGNJN_S, 146, 1 },
    {RISCV::FSGNJN_S_INX, 147, 1 },
    {RISCV::FSGNJX_D, 148, 1 },
    {RISCV::FSGNJX_D_IN32X, 149, 1 },
    {RISCV::FSGNJX_D_INX, 150, 1 },
    {RISCV::FSGNJX_H, 151, 1 },
    {RISCV::FSGNJX_H_INX, 152, 1 },
    {RISCV::FSGNJX_S, 153, 1 },
    {RISCV::FSGNJX_S_INX, 154, 1 },
    {RISCV::FSGNJ_D, 155, 1 },
    {RISCV::FSGNJ_H, 156, 1 },
    {RISCV::FSGNJ_H_INX, 157, 1 },
    {RISCV::FSGNJ_S, 158, 1 },
    {RISCV::FSQRT_D, 159, 1 },
    {RISCV::FSQRT_D_IN32X, 160, 1 },
    {RISCV::FSQRT_D_INX, 161, 1 },
    {RISCV::FSQRT_H, 162, 1 },
    {RISCV::FSQRT_H_INX, 163, 1 },
    {RISCV::FSQRT_S, 164, 1 },
    {RISCV::FSQRT_S_INX, 165, 1 },
    {RISCV::FSUB_D, 166, 1 },
    {RISCV::FSUB_D_IN32X, 167, 1 },
    {RISCV::FSUB_D_INX, 168, 1 },
    {RISCV::FSUB_H, 169, 1 },
    {RISCV::FSUB_H_INX, 170, 1 },
    {RISCV::FSUB_S, 171, 1 },
    {RISCV::FSUB_S_INX, 172, 1 },
    {RISCV::GORCI, 173, 25 },
    {RISCV::GREVI, 198, 23 },
    {RISCV::JAL, 221, 2 },
    {RISCV::JALR, 223, 6 },
    {RISCV::SFENCE_VMA, 229, 2 },
    {RISCV::SHFLI, 231, 18 },
    {RISCV::SLT, 249, 2 },
    {RISCV::SLTIU, 251, 1 },
    {RISCV::SLTU, 252, 1 },
    {RISCV::SUB, 253, 1 },
    {RISCV::SUBW, 254, 1 },
    {RISCV::UNSHFLI, 255, 18 },
    {RISCV::VFSGNJN_VV, 273, 1 },
    {RISCV::VFSGNJX_VV, 274, 1 },
    {RISCV::VL1RE8_V, 275, 1 },
    {RISCV::VL2RE8_V, 276, 1 },
    {RISCV::VL4RE8_V, 277, 1 },
    {RISCV::VL8RE8_V, 278, 1 },
    {RISCV::VMAND_MM, 279, 1 },
    {RISCV::VMNAND_MM, 280, 1 },
    {RISCV::VMXNOR_MM, 281, 1 },
    {RISCV::VMXOR_MM, 282, 1 },
    {RISCV::VNSRL_WX, 283, 1 },
    {RISCV::VRSUB_VX, 284, 1 },
    {RISCV::VWADDU_VX, 285, 1 },
    {RISCV::VWADD_VX, 286, 1 },
    {RISCV::VXOR_VI, 287, 1 },
    {RISCV::XORI, 288, 1 },
    {RISCV::XPERM4, 289, 1 },
    {RISCV::XPERM8, 290, 1 },
  };

  static const AliasPattern Patterns[] = {
    // RISCV::ADDI - 0
    {0, 0, 3, 3 },
    {4, 3, 3, 3 },
    {14, 6, 3, 3 },
    // RISCV::ADDIW - 3
    {24, 9, 3, 4 },
    // RISCV::ADD_UW - 4
    {38, 13, 3, 5 },
    // RISCV::BEQ - 5
    {52, 18, 3, 3 },
    // RISCV::BGE - 6
    {66, 21, 3, 3 },
    {80, 24, 3, 3 },
    // RISCV::BLT - 8
    {94, 27, 3, 3 },
    {108, 30, 3, 3 },
    // RISCV::BNE - 10
    {122, 33, 3, 3 },
    // RISCV::BREV8 - 11
    {136, 36, 2, 3 },
    // RISCV::CSRRC - 12
    {149, 39, 3, 3 },
    // RISCV::CSRRCI - 13
    {163, 42, 3, 2 },
    // RISCV::CSRRS - 14
    {178, 44, 3, 4 },
    {187, 48, 3, 4 },
    {195, 52, 3, 4 },
    {206, 56, 3, 3 },
    {219, 59, 3, 3 },
    {230, 62, 3, 3 },
    {240, 65, 3, 4 },
    {254, 69, 3, 4 },
    {266, 73, 3, 4 },
    {277, 77, 3, 3 },
    {291, 80, 3, 3 },
    // RISCV::CSRRSI - 25
    {305, 83, 3, 2 },
    // RISCV::CSRRW - 26
    {320, 85, 3, 4 },
    {329, 89, 3, 4 },
    {337, 93, 3, 4 },
    {348, 97, 3, 3 },
    {362, 100, 3, 4 },
    {375, 104, 3, 4 },
    {387, 108, 3, 4 },
    // RISCV::CSRRWI - 33
    {402, 112, 3, 3 },
    {411, 115, 3, 3 },
    {423, 118, 3, 2 },
    {438, 120, 3, 3 },
    {451, 123, 3, 3 },
    // RISCV::FADD_D - 38
    {467, 126, 4, 5 },
    // RISCV::FADD_D_IN32X - 39
    {467, 131, 4, 6 },
    // RISCV::FADD_D_INX - 40
    {467, 137, 4, 6 },
    // RISCV::FADD_H - 41
    {485, 143, 4, 5 },
    // RISCV::FADD_H_INX - 42
    {485, 148, 4, 5 },
    // RISCV::FADD_S - 43
    {503, 153, 4, 5 },
    // RISCV::FADD_S_INX - 44
    {503, 158, 4, 5 },
    // RISCV::FCVT_D_L - 45
    {521, 163, 3, 5 },
    // RISCV::FCVT_D_LU - 46
    {537, 168, 3, 5 },
    // RISCV::FCVT_D_LU_INX - 47
    {537, 173, 3, 5 },
    // RISCV::FCVT_D_L_INX - 48
    {521, 178, 3, 5 },
    // RISCV::FCVT_H_D - 49
    {554, 183, 3, 7 },
    // RISCV::FCVT_H_D_INX - 50
    {554, 190, 3, 7 },
    // RISCV::FCVT_H_L - 51
    {570, 197, 3, 5 },
    // RISCV::FCVT_H_LU - 52
    {586, 202, 3, 5 },
    // RISCV::FCVT_H_LU_INX - 53
    {586, 207, 3, 5 },
    // RISCV::FCVT_H_L_INX - 54
    {570, 212, 3, 5 },
    // RISCV::FCVT_H_S - 55
    {603, 217, 3, 6 },
    // RISCV::FCVT_H_S_INX - 56
    {603, 223, 3, 6 },
    // RISCV::FCVT_H_W - 57
    {619, 229, 3, 4 },
    // RISCV::FCVT_H_WU - 58
    {635, 233, 3, 4 },
    // RISCV::FCVT_H_WU_INX - 59
    {635, 237, 3, 4 },
    // RISCV::FCVT_H_W_INX - 60
    {619, 241, 3, 4 },
    // RISCV::FCVT_LU_D - 61
    {652, 245, 3, 5 },
    // RISCV::FCVT_LU_D_INX - 62
    {652, 250, 3, 5 },
    // RISCV::FCVT_LU_H - 63
    {669, 255, 3, 5 },
    // RISCV::FCVT_LU_H_INX - 64
    {669, 260, 3, 5 },
    // RISCV::FCVT_LU_S - 65
    {686, 265, 3, 5 },
    // RISCV::FCVT_LU_S_INX - 66
    {686, 270, 3, 5 },
    // RISCV::FCVT_L_D - 67
    {703, 275, 3, 5 },
    // RISCV::FCVT_L_D_INX - 68
    {703, 280, 3, 5 },
    // RISCV::FCVT_L_H - 69
    {719, 285, 3, 5 },
    // RISCV::FCVT_L_H_INX - 70
    {719, 290, 3, 5 },
    // RISCV::FCVT_L_S - 71
    {735, 295, 3, 5 },
    // RISCV::FCVT_L_S_INX - 72
    {735, 300, 3, 5 },
    // RISCV::FCVT_S_D - 73
    {751, 305, 3, 4 },
    // RISCV::FCVT_S_D_IN32X - 74
    {751, 309, 3, 5 },
    // RISCV::FCVT_S_D_INX - 75
    {751, 314, 3, 5 },
    // RISCV::FCVT_S_L - 76
    {767, 319, 3, 5 },
    // RISCV::FCVT_S_LU - 77
    {783, 324, 3, 5 },
    // RISCV::FCVT_S_LU_INX - 78
    {783, 329, 3, 5 },
    // RISCV::FCVT_S_L_INX - 79
    {767, 334, 3, 5 },
    // RISCV::FCVT_S_W - 80
    {800, 339, 3, 4 },
    // RISCV::FCVT_S_WU - 81
    {816, 343, 3, 4 },
    // RISCV::FCVT_S_WU_INX - 82
    {816, 347, 3, 4 },
    // RISCV::FCVT_S_W_INX - 83
    {800, 351, 3, 4 },
    // RISCV::FCVT_WU_D - 84
    {833, 355, 3, 4 },
    // RISCV::FCVT_WU_D_IN32X - 85
    {833, 359, 3, 5 },
    // RISCV::FCVT_WU_D_INX - 86
    {833, 364, 3, 5 },
    // RISCV::FCVT_WU_H - 87
    {850, 369, 3, 4 },
    // RISCV::FCVT_WU_H_INX - 88
    {850, 373, 3, 4 },
    // RISCV::FCVT_WU_S - 89
    {867, 377, 3, 4 },
    // RISCV::FCVT_WU_S_INX - 90
    {867, 381, 3, 4 },
    // RISCV::FCVT_W_D - 91
    {884, 385, 3, 4 },
    // RISCV::FCVT_W_D_IN32X - 92
    {884, 389, 3, 5 },
    // RISCV::FCVT_W_D_INX - 93
    {884, 394, 3, 5 },
    // RISCV::FCVT_W_H - 94
    {900, 399, 3, 4 },
    // RISCV::FCVT_W_H_INX - 95
    {900, 403, 3, 4 },
    // RISCV::FCVT_W_S - 96
    {916, 407, 3, 4 },
    // RISCV::FCVT_W_S_INX - 97
    {916, 411, 3, 4 },
    // RISCV::FDIV_D - 98
    {932, 415, 4, 5 },
    // RISCV::FDIV_D_IN32X - 99
    {932, 420, 4, 6 },
    // RISCV::FDIV_D_INX - 100
    {932, 426, 4, 6 },
    // RISCV::FDIV_H - 101
    {950, 432, 4, 5 },
    // RISCV::FDIV_H_INX - 102
    {950, 437, 4, 5 },
    // RISCV::FDIV_S - 103
    {968, 442, 4, 5 },
    // RISCV::FDIV_S_INX - 104
    {968, 447, 4, 5 },
    // RISCV::FENCE - 105
    {986, 452, 2, 2 },
    // RISCV::FMADD_D - 106
    {992, 454, 5, 6 },
    // RISCV::FMADD_D_IN32X - 107
    {992, 460, 5, 7 },
    // RISCV::FMADD_D_INX - 108
    {992, 467, 5, 7 },
    // RISCV::FMADD_H - 109
    {1015, 474, 5, 6 },
    // RISCV::FMADD_H_INX - 110
    {1015, 480, 5, 6 },
    // RISCV::FMADD_S - 111
    {1038, 486, 5, 6 },
    // RISCV::FMADD_S_INX - 112
    {1038, 492, 5, 6 },
    // RISCV::FMSUB_D - 113
    {1061, 498, 5, 6 },
    // RISCV::FMSUB_D_IN32X - 114
    {1061, 504, 5, 7 },
    // RISCV::FMSUB_D_INX - 115
    {1061, 511, 5, 7 },
    // RISCV::FMSUB_H - 116
    {1084, 518, 5, 6 },
    // RISCV::FMSUB_H_INX - 117
    {1084, 524, 5, 6 },
    // RISCV::FMSUB_S - 118
    {1107, 530, 5, 6 },
    // RISCV::FMSUB_S_INX - 119
    {1107, 536, 5, 6 },
    // RISCV::FMUL_D - 120
    {1130, 542, 4, 5 },
    // RISCV::FMUL_D_IN32X - 121
    {1130, 547, 4, 6 },
    // RISCV::FMUL_D_INX - 122
    {1130, 553, 4, 6 },
    // RISCV::FMUL_H - 123
    {1148, 559, 4, 5 },
    // RISCV::FMUL_H_INX - 124
    {1148, 564, 4, 5 },
    // RISCV::FMUL_S - 125
    {1166, 569, 4, 5 },
    // RISCV::FMUL_S_INX - 126
    {1166, 574, 4, 5 },
    // RISCV::FNMADD_D - 127
    {1184, 579, 5, 6 },
    // RISCV::FNMADD_D_IN32X - 128
    {1184, 585, 5, 7 },
    // RISCV::FNMADD_D_INX - 129
    {1184, 592, 5, 7 },
    // RISCV::FNMADD_H - 130
    {1208, 599, 5, 6 },
    // RISCV::FNMADD_H_INX - 131
    {1208, 605, 5, 6 },
    // RISCV::FNMADD_S - 132
    {1232, 611, 5, 6 },
    // RISCV::FNMADD_S_INX - 133
    {1232, 617, 5, 6 },
    // RISCV::FNMSUB_D - 134
    {1256, 623, 5, 6 },
    // RISCV::FNMSUB_D_IN32X - 135
    {1256, 629, 5, 7 },
    // RISCV::FNMSUB_D_INX - 136
    {1256, 636, 5, 7 },
    // RISCV::FNMSUB_H - 137
    {1280, 643, 5, 6 },
    // RISCV::FNMSUB_H_INX - 138
    {1280, 649, 5, 6 },
    // RISCV::FNMSUB_S - 139
    {1304, 655, 5, 6 },
    // RISCV::FNMSUB_S_INX - 140
    {1304, 661, 5, 6 },
    // RISCV::FSGNJN_D - 141
    {1328, 667, 3, 4 },
    // RISCV::FSGNJN_D_IN32X - 142
    {1328, 671, 3, 5 },
    // RISCV::FSGNJN_D_INX - 143
    {1328, 676, 3, 5 },
    // RISCV::FSGNJN_H - 144
    {1342, 681, 3, 4 },
    // RISCV::FSGNJN_H_INX - 145
    {1342, 685, 3, 4 },
    // RISCV::FSGNJN_S - 146
    {1356, 689, 3, 4 },
    // RISCV::FSGNJN_S_INX - 147
    {1356, 693, 3, 4 },
    // RISCV::FSGNJX_D - 148
    {1370, 697, 3, 4 },
    // RISCV::FSGNJX_D_IN32X - 149
    {1370, 701, 3, 5 },
    // RISCV::FSGNJX_D_INX - 150
    {1370, 706, 3, 5 },
    // RISCV::FSGNJX_H - 151
    {1384, 711, 3, 4 },
    // RISCV::FSGNJX_H_INX - 152
    {1384, 715, 3, 4 },
    // RISCV::FSGNJX_S - 153
    {1398, 719, 3, 4 },
    // RISCV::FSGNJX_S_INX - 154
    {1398, 723, 3, 4 },
    // RISCV::FSGNJ_D - 155
    {1412, 727, 3, 4 },
    // RISCV::FSGNJ_H - 156
    {1425, 731, 3, 4 },
    // RISCV::FSGNJ_H_INX - 157
    {1425, 735, 3, 4 },
    // RISCV::FSGNJ_S - 158
    {1438, 739, 3, 4 },
    // RISCV::FSQRT_D - 159
    {1451, 743, 3, 4 },
    // RISCV::FSQRT_D_IN32X - 160
    {1451, 747, 3, 5 },
    // RISCV::FSQRT_D_INX - 161
    {1451, 752, 3, 5 },
    // RISCV::FSQRT_H - 162
    {1466, 757, 3, 4 },
    // RISCV::FSQRT_H_INX - 163
    {1466, 761, 3, 4 },
    // RISCV::FSQRT_S - 164
    {1481, 765, 3, 4 },
    // RISCV::FSQRT_S_INX - 165
    {1481, 769, 3, 4 },
    // RISCV::FSUB_D - 166
    {1496, 773, 4, 5 },
    // RISCV::FSUB_D_IN32X - 167
    {1496, 778, 4, 6 },
    // RISCV::FSUB_D_INX - 168
    {1496, 784, 4, 6 },
    // RISCV::FSUB_H - 169
    {1514, 790, 4, 5 },
    // RISCV::FSUB_H_INX - 170
    {1514, 795, 4, 5 },
    // RISCV::FSUB_S - 171
    {1532, 800, 4, 5 },
    // RISCV::FSUB_S_INX - 172
    {1532, 805, 4, 5 },
    // RISCV::GORCI - 173
    {1550, 810, 3, 4 },
    {1563, 814, 3, 4 },
    {1577, 818, 3, 4 },
    {1590, 822, 3, 4 },
    {1604, 826, 3, 4 },
    {1618, 830, 3, 4 },
    {1632, 834, 3, 4 },
    {1646, 838, 3, 4 },
    {1660, 842, 3, 4 },
    {1673, 846, 3, 5 },
    {1686, 851, 3, 5 },
    {1698, 856, 3, 5 },
    {1710, 861, 3, 5 },
    {1722, 866, 3, 5 },
    {1733, 871, 3, 5 },
    {1748, 876, 3, 5 },
    {1762, 881, 3, 5 },
    {1776, 886, 3, 5 },
    {1790, 891, 3, 5 },
    {1803, 896, 3, 5 },
    {1673, 901, 3, 5 },
    {1686, 906, 3, 5 },
    {1698, 911, 3, 5 },
    {1710, 916, 3, 5 },
    {1722, 921, 3, 5 },
    // RISCV::GREVI - 198
    {1816, 926, 3, 4 },
    {1829, 930, 3, 4 },
    {1843, 934, 3, 4 },
    {1856, 938, 3, 4 },
    {1870, 942, 3, 4 },
    {1884, 946, 3, 4 },
    {1898, 950, 3, 4 },
    {1912, 954, 3, 4 },
    {1926, 958, 3, 4 },
    {1939, 962, 3, 5 },
    {1952, 967, 3, 5 },
    {1964, 972, 3, 5 },
    {1976, 977, 3, 5 },
    {1987, 982, 3, 5 },
    {2002, 987, 3, 5 },
    {2016, 992, 3, 5 },
    {2030, 997, 3, 5 },
    {2044, 1002, 3, 5 },
    {2057, 1007, 3, 5 },
    {1939, 1012, 3, 5 },
    {1952, 1017, 3, 5 },
    {1964, 1022, 3, 5 },
    {1976, 1027, 3, 5 },
    // RISCV::JAL - 221
    {2070, 1032, 2, 2 },
    {2077, 1034, 2, 2 },
    // RISCV::JALR - 223
    {2086, 1036, 3, 3 },
    {2090, 1039, 3, 3 },
    {2096, 1042, 3, 3 },
    {2104, 1045, 3, 3 },
    {2116, 1048, 3, 3 },
    {2126, 1051, 3, 3 },
    // RISCV::SFENCE_VMA - 229
    {2138, 1054, 2, 2 },
    {2149, 1056, 2, 2 },
    // RISCV::SHFLI - 231
    {2163, 1058, 3, 4 },
    {2176, 1062, 3, 4 },
    {2190, 1066, 3, 4 },
    {2203, 1070, 3, 4 },
    {2217, 1074, 3, 4 },
    {2231, 1078, 3, 4 },
    {2244, 1082, 3, 5 },
    {2256, 1087, 3, 5 },
    {2268, 1092, 3, 5 },
    {2280, 1097, 3, 5 },
    {2294, 1102, 3, 5 },
    {2308, 1107, 3, 5 },
    {2322, 1112, 3, 5 },
    {2335, 1117, 3, 5 },
    {2244, 1122, 3, 5 },
    {2256, 1127, 3, 5 },
    {2268, 1132, 3, 5 },
    {2348, 1137, 3, 5 },
    // RISCV::SLT - 249
    {2359, 1142, 3, 3 },
    {2371, 1145, 3, 3 },
    // RISCV::SLTIU - 251
    {2383, 1148, 3, 3 },
    // RISCV::SLTU - 252
    {2395, 1151, 3, 3 },
    // RISCV::SUB - 253
    {2407, 1154, 3, 3 },
    // RISCV::SUBW - 254
    {2418, 1157, 3, 4 },
    // RISCV::UNSHFLI - 255
    {2430, 1161, 3, 4 },
    {2445, 1165, 3, 4 },
    {2461, 1169, 3, 4 },
    {2476, 1173, 3, 4 },
    {2492, 1177, 3, 4 },
    {2508, 1181, 3, 4 },
    {2523, 1185, 3, 5 },
    {2537, 1190, 3, 5 },
    {2551, 1195, 3, 5 },
    {2565, 1200, 3, 5 },
    {2581, 1205, 3, 5 },
    {2597, 1210, 3, 5 },
    {2613, 1215, 3, 5 },
    {2628, 1220, 3, 5 },
    {2523, 1225, 3, 5 },
    {2537, 1230, 3, 5 },
    {2551, 1235, 3, 5 },
    {2643, 1240, 3, 5 },
    // RISCV::VFSGNJN_VV - 273
    {2656, 1245, 4, 7 },
    // RISCV::VFSGNJX_VV - 274
    {2675, 1252, 4, 7 },
    // RISCV::VL1RE8_V - 275
    {2694, 1259, 2, 5 },
    // RISCV::VL2RE8_V - 276
    {2710, 1264, 2, 5 },
    // RISCV::VL4RE8_V - 277
    {2726, 1269, 2, 5 },
    // RISCV::VL8RE8_V - 278
    {2742, 1274, 2, 5 },
    // RISCV::VMAND_MM - 279
    {2758, 1279, 3, 6 },
    // RISCV::VMNAND_MM - 280
    {2772, 1285, 3, 6 },
    // RISCV::VMXNOR_MM - 281
    {2787, 1291, 3, 6 },
    // RISCV::VMXOR_MM - 282
    {2798, 1297, 3, 6 },
    // RISCV::VNSRL_WX - 283
    {2809, 1303, 4, 7 },
    // RISCV::VRSUB_VX - 284
    {2832, 1310, 4, 7 },
    // RISCV::VWADDU_VX - 285
    {2850, 1317, 4, 7 },
    // RISCV::VWADD_VX - 286
    {2874, 1324, 4, 7 },
    // RISCV::VXOR_VI - 287
    {2897, 1331, 4, 7 },
    // RISCV::XORI - 288
    {2915, 1338, 3, 3 },
    // RISCV::XPERM4 - 289
    {2926, 1341, 3, 4 },
    // RISCV::XPERM8 - 290
    {2945, 1345, 3, 4 },
  };

  static const AliasPatternCond Conds[] = {
    // (ADDI X0, X0, 0) - 0
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDI GPR:$rd, X0, simm12:$imm) - 3
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (ADDI GPR:$rd, GPR:$rs, 0) - 6
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDIW GPR:$rd, GPR:$rs, 0) - 9
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ADD_UW GPR:$rd, GPR:$rs, X0) - 13
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZba},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 18
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 21
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 2},
    // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 24
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 27
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 30
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 2},
    // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 33
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BREV8 GPR:$rd, GPR:$rs) - 36
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 39
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 42
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 44
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 48
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 52
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 56
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3074)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 59
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3072)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 62
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3073)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 65
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3202)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 69
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3200)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 73
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3201)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 77
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 80
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 83
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 85
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 89
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 93
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 97
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 100
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 104
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 108
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 112
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 115
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 118
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 120
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 123
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 126
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 131
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 137
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 143
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 148
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 153
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 158
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FCVT_D_L FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 163
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_D_LU FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 168
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_D_LU_INX FPR64INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 173
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_D_L_INX FPR64INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 178
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_D FPR16:$rd, FPR64:$rs1, { 1, 1, 1 }) - 183
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfh},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfhmin},
    {AliasPatternCond::K_EndOrFeatures, 0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_H_D_INX FPR16INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 190
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinx},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinxmin},
    {AliasPatternCond::K_EndOrFeatures, 0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    // (FCVT_H_L FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 197
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_LU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 202
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_LU_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 207
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_L_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 212
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_S FPR16:$rd, FPR32:$rs1, { 1, 1, 1 }) - 217
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfh},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfhmin},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (FCVT_H_S_INX FPR16INX:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 223
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinx},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinxmin},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (FCVT_H_W FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 229
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FCVT_H_WU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 233
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FCVT_H_WU_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 237
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FCVT_H_W_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 241
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FCVT_LU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 245
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 250
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 255
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 260
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 265
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 270
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 275
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 280
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 285
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 290
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 295
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 300
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_D FPR32:$rd, FPR64:$rs1, { 1, 1, 1 }) - 305
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_S_D_IN32X FPR32INX:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 309
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FCVT_S_D_INX FPR32INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 314
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_L FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 319
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_LU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 324
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_LU_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 329
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_L_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 334
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_W FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 339
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_S_WU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 343
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_S_WU_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 347
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FCVT_S_W_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 351
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FCVT_WU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 355
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_WU_D_IN32X GPR:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 359
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FCVT_WU_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 364
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_WU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 369
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FCVT_WU_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 373
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FCVT_WU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 377
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_WU_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 381
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FCVT_W_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 385
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_W_D_IN32X GPR:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 389
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FCVT_W_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 394
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_W_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 399
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FCVT_W_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 403
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FCVT_W_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 407
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_W_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 411
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FDIV_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 415
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FDIV_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 420
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FDIV_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 426
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FDIV_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 432
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FDIV_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 437
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FDIV_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 442
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FDIV_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 447
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FENCE 15, 15) - 452
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    // (FMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 454
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 460
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FMADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 467
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 474
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FMADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 480
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 486
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 492
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 498
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 504
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FMSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 511
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 518
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FMSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 524
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 530
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 536
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FMUL_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 542
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMUL_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 547
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FMUL_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 553
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FMUL_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 559
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FMUL_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 564
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FMUL_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 569
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMUL_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 574
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FNMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 579
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FNMADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 585
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FNMADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 592
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FNMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 599
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FNMADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 605
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FNMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 611
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FNMADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 617
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FNMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 623
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FNMSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 629
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FNMSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 636
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FNMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 643
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FNMSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 649
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FNMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 655
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FNMSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 661
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 667
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 671
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 676
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 681
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 685
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 689
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 693
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 697
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 701
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 706
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 711
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 715
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 719
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 723
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 727
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 731
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 735
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 739
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSQRT_D FPR64:$rd, FPR64:$rs1, { 1, 1, 1 }) - 743
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSQRT_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 747
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSQRT_D_INX FPR64INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 752
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSQRT_H FPR16:$rd, FPR16:$rs1, { 1, 1, 1 }) - 757
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSQRT_H_INX FPR16INX:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 761
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSQRT_S FPR32:$rd, FPR32:$rs1, { 1, 1, 1 }) - 765
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSQRT_S_INX FPR32INX:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 769
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 773
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 778
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 784
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 790
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 795
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 800
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 805
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 0, 1 }) - 810
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 0 }) - 814
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 1 }) - 818
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 1, 0, 0 }) - 822
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 0 }) - 826
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 830
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 834
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 838
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 842
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 846
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 851
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 856
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 861
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 866
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0, 0 }) - 871
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0, 0 }) - 876
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0, 0 }) - 881
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 0 }) - 886
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 1 }) - 891
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0, 0 }) - 896
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(32)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0, 0 }) - 901
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(48)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0, 0 }) - 906
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(56)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0, 0 }) - 911
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(60)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 0 }) - 916
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(62)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 1 }) - 921
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(63)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 0, 1 }) - 926
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 0 }) - 930
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 1 }) - 934
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 0, 0 }) - 938
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 0 }) - 942
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 946
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 950
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 954
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 958
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 962
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 967
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 972
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 977
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0, 0 }) - 982
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0, 0 }) - 987
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0, 0 }) - 992
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 0 }) - 997
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 1 }) - 1002
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0, 0 }) - 1007
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(32)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0, 0 }) - 1012
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(48)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0, 0 }) - 1017
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(60)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 0 }) - 1022
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(62)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 1 }) - 1027
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(63)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (JAL X0, simm21_lsb0_jal:$offset) - 1032
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    // (JAL X1, simm21_lsb0_jal:$offset) - 1034
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Custom, 3},
    // (JALR X0, X1, 0) - 1036
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, 0) - 1039
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X1, GPR:$rs, 0) - 1042
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR GPR:$rd, GPR:$rs, 0) - 1045
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, simm12:$offset) - 1048
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (JALR X1, GPR:$rs, simm12:$offset) - 1051
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (SFENCE_VMA X0, X0) - 1054
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SFENCE_VMA GPR:$rs, X0) - 1056
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 0, 1 }) - 1058
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 0 }) - 1062
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 1 }) - 1066
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0 }) - 1070
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0 }) - 1074
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1 }) - 1078
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0 }) - 1082
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0 }) - 1087
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0 }) - 1092
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 1097
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 1102
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 1107
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 1112
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 1117
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 1122
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 1127
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 1132
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 1137
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SLT GPR:$rd, GPR:$rs, X0) - 1142
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, X0, GPR:$rs) - 1145
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SLTIU GPR:$rd, GPR:$rs, 1) - 1148
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    // (SLTU GPR:$rd, X0, GPR:$rs) - 1151
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUB GPR:$rd, X0, GPR:$rs) - 1154
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUBW GPR:$rd, X0, GPR:$rs) - 1157
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 0, 1 }) - 1161
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 0 }) - 1165
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 1 }) - 1169
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0 }) - 1173
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0 }) - 1177
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1 }) - 1181
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0 }) - 1185
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0 }) - 1190
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0 }) - 1195
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 1200
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 1205
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 1210
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 1215
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 1220
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 1225
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 1230
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 1235
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 1240
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 1245
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 1252
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL1RE8_V VR:$vd, GPR:$rs1) - 1259
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL2RE8_V VRM2:$vd, GPR:$rs1) - 1264
    {AliasPatternCond::K_RegClass, RISCV::VRM2RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL4RE8_V VRM4:$vd, GPR:$rs1) - 1269
    {AliasPatternCond::K_RegClass, RISCV::VRM4RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL8RE8_V VRM8:$vd, GPR:$rs1) - 1274
    {AliasPatternCond::K_RegClass, RISCV::VRM8RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 1279
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 1285
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 1291
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 1297
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 1303
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 1310
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 1317
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 1324
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 1331
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (XORI GPR:$rd, GPR:$rs, -1) - 1338
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    // (XPERM4 GPR:$rd, GPR:$rs1, GPR:$rs2) - 1341
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
    // (XPERM8 GPR:$rd, GPR:$rs1, GPR:$rs2) - 1345
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbp},
  };

  static const char AsmStrings[] =
    /* 0 */ "nop\0"
    /* 4 */ "li $\x01, $\x03\0"
    /* 14 */ "mv $\x01, $\x02\0"
    /* 24 */ "sext.w $\x01, $\x02\0"
    /* 38 */ "zext.w $\x01, $\x02\0"
    /* 52 */ "beqz $\x01, $\xFF\x03\x01\0"
    /* 66 */ "blez $\x02, $\xFF\x03\x01\0"
    /* 80 */ "bgez $\x01, $\xFF\x03\x01\0"
    /* 94 */ "bltz $\x01, $\xFF\x03\x01\0"
    /* 108 */ "bgtz $\x02, $\xFF\x03\x01\0"
    /* 122 */ "bnez $\x01, $\xFF\x03\x01\0"
    /* 136 */ "rev.b $\x01, $\x02\0"
    /* 149 */ "csrc $\xFF\x02\x02, $\x03\0"
    /* 163 */ "csrci $\xFF\x02\x02, $\x03\0"
    /* 178 */ "frcsr $\x01\0"
    /* 187 */ "frrm $\x01\0"
    /* 195 */ "frflags $\x01\0"
    /* 206 */ "rdinstret $\x01\0"
    /* 219 */ "rdcycle $\x01\0"
    /* 230 */ "rdtime $\x01\0"
    /* 240 */ "rdinstreth $\x01\0"
    /* 254 */ "rdcycleh $\x01\0"
    /* 266 */ "rdtimeh $\x01\0"
    /* 277 */ "csrr $\x01, $\xFF\x02\x02\0"
    /* 291 */ "csrs $\xFF\x02\x02, $\x03\0"
    /* 305 */ "csrsi $\xFF\x02\x02, $\x03\0"
    /* 320 */ "fscsr $\x03\0"
    /* 329 */ "fsrm $\x03\0"
    /* 337 */ "fsflags $\x03\0"
    /* 348 */ "csrw $\xFF\x02\x02, $\x03\0"
    /* 362 */ "fscsr $\x01, $\x03\0"
    /* 375 */ "fsrm $\x01, $\x03\0"
    /* 387 */ "fsflags $\x01, $\x03\0"
    /* 402 */ "fsrmi $\x03\0"
    /* 411 */ "fsflagsi $\x03\0"
    /* 423 */ "csrwi $\xFF\x02\x02, $\x03\0"
    /* 438 */ "fsrmi $\x01, $\x03\0"
    /* 451 */ "fsflagsi $\x01, $\x03\0"
    /* 467 */ "fadd.d $\x01, $\x02, $\x03\0"
    /* 485 */ "fadd.h $\x01, $\x02, $\x03\0"
    /* 503 */ "fadd.s $\x01, $\x02, $\x03\0"
    /* 521 */ "fcvt.d.l $\x01, $\x02\0"
    /* 537 */ "fcvt.d.lu $\x01, $\x02\0"
    /* 554 */ "fcvt.h.d $\x01, $\x02\0"
    /* 570 */ "fcvt.h.l $\x01, $\x02\0"
    /* 586 */ "fcvt.h.lu $\x01, $\x02\0"
    /* 603 */ "fcvt.h.s $\x01, $\x02\0"
    /* 619 */ "fcvt.h.w $\x01, $\x02\0"
    /* 635 */ "fcvt.h.wu $\x01, $\x02\0"
    /* 652 */ "fcvt.lu.d $\x01, $\x02\0"
    /* 669 */ "fcvt.lu.h $\x01, $\x02\0"
    /* 686 */ "fcvt.lu.s $\x01, $\x02\0"
    /* 703 */ "fcvt.l.d $\x01, $\x02\0"
    /* 719 */ "fcvt.l.h $\x01, $\x02\0"
    /* 735 */ "fcvt.l.s $\x01, $\x02\0"
    /* 751 */ "fcvt.s.d $\x01, $\x02\0"
    /* 767 */ "fcvt.s.l $\x01, $\x02\0"
    /* 783 */ "fcvt.s.lu $\x01, $\x02\0"
    /* 800 */ "fcvt.s.w $\x01, $\x02\0"
    /* 816 */ "fcvt.s.wu $\x01, $\x02\0"
    /* 833 */ "fcvt.wu.d $\x01, $\x02\0"
    /* 850 */ "fcvt.wu.h $\x01, $\x02\0"
    /* 867 */ "fcvt.wu.s $\x01, $\x02\0"
    /* 884 */ "fcvt.w.d $\x01, $\x02\0"
    /* 900 */ "fcvt.w.h $\x01, $\x02\0"
    /* 916 */ "fcvt.w.s $\x01, $\x02\0"
    /* 932 */ "fdiv.d $\x01, $\x02, $\x03\0"
    /* 950 */ "fdiv.h $\x01, $\x02, $\x03\0"
    /* 968 */ "fdiv.s $\x01, $\x02, $\x03\0"
    /* 986 */ "fence\0"
    /* 992 */ "fmadd.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1015 */ "fmadd.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1038 */ "fmadd.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1061 */ "fmsub.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1084 */ "fmsub.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1107 */ "fmsub.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1130 */ "fmul.d $\x01, $\x02, $\x03\0"
    /* 1148 */ "fmul.h $\x01, $\x02, $\x03\0"
    /* 1166 */ "fmul.s $\x01, $\x02, $\x03\0"
    /* 1184 */ "fnmadd.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1208 */ "fnmadd.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1232 */ "fnmadd.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1256 */ "fnmsub.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1280 */ "fnmsub.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1304 */ "fnmsub.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1328 */ "fneg.d $\x01, $\x02\0"
    /* 1342 */ "fneg.h $\x01, $\x02\0"
    /* 1356 */ "fneg.s $\x01, $\x02\0"
    /* 1370 */ "fabs.d $\x01, $\x02\0"
    /* 1384 */ "fabs.h $\x01, $\x02\0"
    /* 1398 */ "fabs.s $\x01, $\x02\0"
    /* 1412 */ "fmv.d $\x01, $\x02\0"
    /* 1425 */ "fmv.h $\x01, $\x02\0"
    /* 1438 */ "fmv.s $\x01, $\x02\0"
    /* 1451 */ "fsqrt.d $\x01, $\x02\0"
    /* 1466 */ "fsqrt.h $\x01, $\x02\0"
    /* 1481 */ "fsqrt.s $\x01, $\x02\0"
    /* 1496 */ "fsub.d $\x01, $\x02, $\x03\0"
    /* 1514 */ "fsub.h $\x01, $\x02, $\x03\0"
    /* 1532 */ "fsub.s $\x01, $\x02, $\x03\0"
    /* 1550 */ "orc.p $\x01, $\x02\0"
    /* 1563 */ "orc2.n $\x01, $\x02\0"
    /* 1577 */ "orc.n $\x01, $\x02\0"
    /* 1590 */ "orc4.b $\x01, $\x02\0"
    /* 1604 */ "orc2.b $\x01, $\x02\0"
    /* 1618 */ "orc8.h $\x01, $\x02\0"
    /* 1632 */ "orc4.h $\x01, $\x02\0"
    /* 1646 */ "orc2.h $\x01, $\x02\0"
    /* 1660 */ "orc.h $\x01, $\x02\0"
    /* 1673 */ "orc16 $\x01, $\x02\0"
    /* 1686 */ "orc8 $\x01, $\x02\0"
    /* 1698 */ "orc4 $\x01, $\x02\0"
    /* 1710 */ "orc2 $\x01, $\x02\0"
    /* 1722 */ "orc $\x01, $\x02\0"
    /* 1733 */ "orc16.w $\x01, $\x02\0"
    /* 1748 */ "orc8.w $\x01, $\x02\0"
    /* 1762 */ "orc4.w $\x01, $\x02\0"
    /* 1776 */ "orc2.w $\x01, $\x02\0"
    /* 1790 */ "orc.w $\x01, $\x02\0"
    /* 1803 */ "orc32 $\x01, $\x02\0"
    /* 1816 */ "rev.p $\x01, $\x02\0"
    /* 1829 */ "rev2.n $\x01, $\x02\0"
    /* 1843 */ "rev.n $\x01, $\x02\0"
    /* 1856 */ "rev4.b $\x01, $\x02\0"
    /* 1870 */ "rev2.b $\x01, $\x02\0"
    /* 1884 */ "rev8.h $\x01, $\x02\0"
    /* 1898 */ "rev4.h $\x01, $\x02\0"
    /* 1912 */ "rev2.h $\x01, $\x02\0"
    /* 1926 */ "rev.h $\x01, $\x02\0"
    /* 1939 */ "rev16 $\x01, $\x02\0"
    /* 1952 */ "rev4 $\x01, $\x02\0"
    /* 1964 */ "rev2 $\x01, $\x02\0"
    /* 1976 */ "rev $\x01, $\x02\0"
    /* 1987 */ "rev16.w $\x01, $\x02\0"
    /* 2002 */ "rev8.w $\x01, $\x02\0"
    /* 2016 */ "rev4.w $\x01, $\x02\0"
    /* 2030 */ "rev2.w $\x01, $\x02\0"
    /* 2044 */ "rev.w $\x01, $\x02\0"
    /* 2057 */ "rev32 $\x01, $\x02\0"
    /* 2070 */ "j $\xFF\x02\x01\0"
    /* 2077 */ "jal $\xFF\x02\x01\0"
    /* 2086 */ "ret\0"
    /* 2090 */ "jr $\x02\0"
    /* 2096 */ "jalr $\x02\0"
    /* 2104 */ "jalr $\x01, $\x02\0"
    /* 2116 */ "jr $\x03($\x02)\0"
    /* 2126 */ "jalr $\x03($\x02)\0"
    /* 2138 */ "sfence.vma\0"
    /* 2149 */ "sfence.vma $\x01\0"
    /* 2163 */ "zip.n $\x01, $\x02\0"
    /* 2176 */ "zip2.b $\x01, $\x02\0"
    /* 2190 */ "zip.b $\x01, $\x02\0"
    /* 2203 */ "zip4.h $\x01, $\x02\0"
    /* 2217 */ "zip2.h $\x01, $\x02\0"
    /* 2231 */ "zip.h $\x01, $\x02\0"
    /* 2244 */ "zip8 $\x01, $\x02\0"
    /* 2256 */ "zip4 $\x01, $\x02\0"
    /* 2268 */ "zip2 $\x01, $\x02\0"
    /* 2280 */ "zip8.w $\x01, $\x02\0"
    /* 2294 */ "zip4.w $\x01, $\x02\0"
    /* 2308 */ "zip2.w $\x01, $\x02\0"
    /* 2322 */ "zip.w $\x01, $\x02\0"
    /* 2335 */ "zip16 $\x01, $\x02\0"
    /* 2348 */ "zip $\x01, $\x02\0"
    /* 2359 */ "sltz $\x01, $\x02\0"
    /* 2371 */ "sgtz $\x01, $\x03\0"
    /* 2383 */ "seqz $\x01, $\x02\0"
    /* 2395 */ "snez $\x01, $\x03\0"
    /* 2407 */ "neg $\x01, $\x03\0"
    /* 2418 */ "negw $\x01, $\x03\0"
    /* 2430 */ "unzip.n $\x01, $\x02\0"
    /* 2445 */ "unzip2.b $\x01, $\x02\0"
    /* 2461 */ "unzip.b $\x01, $\x02\0"
    /* 2476 */ "unzip4.h $\x01, $\x02\0"
    /* 2492 */ "unzip2.h $\x01, $\x02\0"
    /* 2508 */ "unzip.h $\x01, $\x02\0"
    /* 2523 */ "unzip8 $\x01, $\x02\0"
    /* 2537 */ "unzip4 $\x01, $\x02\0"
    /* 2551 */ "unzip2 $\x01, $\x02\0"
    /* 2565 */ "unzip8.w $\x01, $\x02\0"
    /* 2581 */ "unzip4.w $\x01, $\x02\0"
    /* 2597 */ "unzip2.w $\x01, $\x02\0"
    /* 2613 */ "unzip.w $\x01, $\x02\0"
    /* 2628 */ "unzip16 $\x01, $\x02\0"
    /* 2643 */ "unzip $\x01, $\x02\0"
    /* 2656 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2675 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2694 */ "vl1r.v $\x01, ($\x02)\0"
    /* 2710 */ "vl2r.v $\x01, ($\x02)\0"
    /* 2726 */ "vl4r.v $\x01, ($\x02)\0"
    /* 2742 */ "vl8r.v $\x01, ($\x02)\0"
    /* 2758 */ "vmmv.m $\x01, $\x02\0"
    /* 2772 */ "vmnot.m $\x01, $\x02\0"
    /* 2787 */ "vmset.m $\x01\0"
    /* 2798 */ "vmclr.m $\x01\0"
    /* 2809 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
    /* 2832 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2850 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2874 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2897 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2915 */ "not $\x01, $\x02\0"
    /* 2926 */ "xperm.n $\x01, $\x02, $\x03\0"
    /* 2945 */ "xperm.b $\x01, $\x02, $\x03\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    makeArrayRef(OpToPatterns),
    makeArrayRef(Patterns),
    makeArrayRef(Conds),
    StringRef(AsmStrings, array_lengthof(AsmStrings)),
    &RISCVInstPrinterValidateMCOperand,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void RISCVInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printBranchOperand(MI, Address, OpIdx, STI, OS);
    break;
  case 1:
    printCSRSystemRegister(MI, OpIdx, STI, OS);
    break;
  case 2:
    printVMaskReg(MI, OpIdx, STI, OS);
    break;
  }
}

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex) {
  switch (PredicateIndex) {
  default:
    llvm_unreachable("Unknown MCOperandPredicate kind");
    break;
  case 1: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isInt<12>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 2: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<12, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 3: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<20, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  }
}

#endif // PRINT_ALIAS_INSTR
