Fitter report for Lab7_1
Mon Apr 17 18:31:34 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |lab7|lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_34g1:auto_generated|ALTSYNCRAM
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 17 18:31:34 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Lab7_1                                      ;
; Top-level Entity Name              ; lab7                                        ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 36,974 / 49,760 ( 74 % )                    ;
;     Total combinational functions  ; 30,820 / 49,760 ( 62 % )                    ;
;     Dedicated logic registers      ; 21,747 / 49,760 ( 44 % )                    ;
; Total registers                    ; 21816                                       ;
; Total pins                         ; 141 / 360 ( 39 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 11,392 / 1,677,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.9%      ;
;     Processor 3            ;   8.7%      ;
;     Processor 4            ;   8.6%      ;
;     Processor 5            ;   8.6%      ;
;     Processor 6            ;   8.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                     ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[0]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[1]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[2]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[3]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[4]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[5]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[6]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[7]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[8]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[9]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                              ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[10]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                             ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[11]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                             ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[12]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                             ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_bank[0]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_bank[1]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[0]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                 ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[0]                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[1]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[1]                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[2]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[2]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[2]                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[3]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                 ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_cmd[3]                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[0]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[0]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[1]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[1]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[2]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[2]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[3]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[3]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[4]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[4]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[5]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[5]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[6]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[6]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[7]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[7]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[8]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[8]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[9]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[9]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[10]                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[10]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                               ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[11]                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[11]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                               ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[12]                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[12]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                               ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[13]                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[13]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                               ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[14]                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[14]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                               ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[15]                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_data[15]                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                               ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_dqm[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                 ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|m_dqm[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                 ; I                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_1                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_1                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_1                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_2                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_2                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_2                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_3                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_3                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_3                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_4                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_4                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_4                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_5                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_5                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_5                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_6                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_6                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_6                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_7                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_7                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_7                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_8                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                 ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_8                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_8                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_9                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_9                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_9                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_10                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_10                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                               ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_10                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_11                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_11                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                               ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_11                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_12                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_12                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                               ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_12                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_13                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_13                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                               ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_13                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_14                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                ; Q                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_14                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                               ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_14                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_15                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                               ; OE               ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_15                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[0]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[1]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[2]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[3]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[4]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[5]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[6]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[7]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[8]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[9]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                 ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[10]                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[11]                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[12]                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[13]                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[14]                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                ; O                ;                       ;
; lab71soc:u0|lab71soc_sdram:sdram|za_data[15]                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                ; O                ;                       ;
+----------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; ADC_CLK_10       ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[0]          ; PIN_V10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[10]         ; PIN_W5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[11]         ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[12]         ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[13]         ; PIN_W13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[14]         ; PIN_W12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[15]         ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[16]         ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[17]         ; PIN_Y11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[18]         ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[19]         ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[1]          ; PIN_W10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[20]         ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[21]         ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[22]         ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[23]         ; PIN_Y8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[24]         ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[25]         ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[26]         ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[27]         ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[28]         ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[29]         ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[2]          ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[30]         ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[31]         ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[32]         ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[33]         ; PIN_Y3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[34]         ; PIN_AB2       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[35]         ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[3]          ; PIN_W9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[4]          ; PIN_V8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[5]          ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[6]          ; PIN_V7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[7]          ; PIN_W7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[8]          ; PIN_W6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[9]          ; PIN_V5        ; QSF Assignment             ;
; Location                    ;                ;              ; GSENSOR_CS_N     ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                ;              ; GSENSOR_INT[1]   ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                ;              ; GSENSOR_INT[2]   ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                ;              ; GSENSOR_SCLK     ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                ;              ; GSENSOR_SDI      ; PIN_V11       ; QSF Assignment             ;
; Location                    ;                ;              ; GSENSOR_SDO      ; PIN_V12       ; QSF Assignment             ;
; Location                    ;                ;              ; MAX10_CLK2_50    ; PIN_N14       ; QSF Assignment             ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; lab71soc_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; lab71soc_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 53080 ) ; 0.00 % ( 0 / 53080 )       ; 0.00 % ( 0 / 53080 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 53080 ) ; 0.00 % ( 0 / 53080 )       ; 0.00 % ( 0 / 53080 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 52835 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 234 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/University/Y3/ECE385/Lab7/Modules_Week1/output_files/Lab7_1.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 36,974 / 49,760 ( 74 % )     ;
;     -- Combinational with no register       ; 15227                        ;
;     -- Register only                        ; 6154                         ;
;     -- Combinational with a register        ; 15593                        ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 28820                        ;
;     -- 3 input functions                    ; 1199                         ;
;     -- <=2 input functions                  ; 801                          ;
;     -- Register only                        ; 6154                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 30587                        ;
;     -- arithmetic mode                      ; 233                          ;
;                                             ;                              ;
; Total registers*                            ; 21,816 / 51,509 ( 42 % )     ;
;     -- Dedicated logic registers            ; 21,747 / 49,760 ( 44 % )     ;
;     -- I/O registers                        ; 69 / 1,749 ( 4 % )           ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 2,972 / 3,110 ( 96 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 141 / 360 ( 39 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 6 / 182 ( 3 % )              ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 11,392 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 55,296 / 1,677,312 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 9                            ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 52.5% / 50.3% / 55.5%        ;
; Peak interconnect usage (total/H/V)         ; 85.9% / 84.5% / 89.6%        ;
; Maximum fan-out                             ; 20836                        ;
; Highest non-global fan-out                  ; 2775                         ;
; Total fan-out                               ; 193733                       ;
; Average fan-out                             ; 3.28                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 36808 / 49760 ( 74 % ) ; 166 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 15146                  ; 81                    ; 0                              ;
;     -- Register only                         ; 6137                   ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 15525                  ; 68                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 28748                  ; 72                    ; 0                              ;
;     -- 3 input functions                     ; 1164                   ; 35                    ; 0                              ;
;     -- <=2 input functions                   ; 759                    ; 42                    ; 0                              ;
;     -- Register only                         ; 6137                   ; 17                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 30446                  ; 141                   ; 0                              ;
;     -- arithmetic mode                       ; 225                    ; 8                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 21731                  ; 85                    ; 0                              ;
;     -- Dedicated logic registers             ; 21662 / 49760 ( 44 % ) ; 85 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 138                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 2961 / 3110 ( 95 % )   ; 14 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 141                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 288 ( 0 % )        ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 11392                  ; 0                     ; 0                              ;
; Total RAM block bits                         ; 55296                  ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 6 / 182 ( 3 % )        ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 7 / 24 ( 29 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )      ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 500 ( 7 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 1087                   ; 125                   ; 2                              ;
;     -- Registered Input Connections          ; 913                    ; 93                    ; 0                              ;
;     -- Output Connections                    ; 255                    ; 173                   ; 786                            ;
;     -- Registered Output Connections         ; 6                      ; 173                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 193127                 ; 942                   ; 795                            ;
;     -- Registered Connections                ; 73003                  ; 659                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 258                    ; 296                   ; 788                            ;
;     -- sld_hub:auto_hub                      ; 296                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 788                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 50                     ; 62                    ; 2                              ;
;     -- Output Ports                          ; 101                    ; 79                    ; 3                              ;
;     -- Bidir Ports                           ; 33                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 40                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 47                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 59                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 20838                 ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                 ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe               ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_9  ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 39 / 60 ( 65 % ) ; 2.5V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------------------+
; Name                          ; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------------+
; SDC pin name                  ; u0|sdram_pll|sd1|pll7                                                            ;
; PLL mode                      ; Normal                                                                           ;
; Compensate clock              ; clock0                                                                           ;
; Compensated input/output pins ; --                                                                               ;
; Switchover type               ; --                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                         ;
; Input frequency 1             ; --                                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                                         ;
; Nominal VCO frequency         ; 500.0 MHz                                                                        ;
; VCO post scale K counter      ; 2                                                                                ;
; VCO frequency control         ; Auto                                                                             ;
; VCO phase shift step          ; 250 ps                                                                           ;
; VCO multiply                  ; --                                                                               ;
; VCO divide                    ; --                                                                               ;
; Freq min lock                 ; 30.0 MHz                                                                         ;
; Freq max lock                 ; 65.02 MHz                                                                        ;
; M VCO Tap                     ; 4                                                                                ;
; M Initial                     ; 1                                                                                ;
; M value                       ; 10                                                                               ;
; N value                       ; 1                                                                                ;
; Charge pump current           ; setting 1                                                                        ;
; Loop filter resistance        ; setting 27                                                                       ;
; Loop filter capacitance       ; setting 0                                                                        ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                             ;
; Bandwidth type                ; Medium                                                                           ;
; Real time reconfigurable      ; Off                                                                              ;
; Scan chain MIF file           ; --                                                                               ;
; Preserve PLL counter order    ; Off                                                                              ;
; PLL location                  ; PLL_1                                                                            ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                    ;
; Inclk1 signal                 ; --                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                    ;
; Inclk1 signal type            ; --                                                                               ;
+-------------------------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Name                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                 ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 4       ; u0|sdram_pll|sd1|pll7|clk[0] ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -18 (-1000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u0|sdram_pll|sd1|pll7|clk[1] ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; SW[0]           ; Incomplete set of assignments ;
; SW[1]           ; Incomplete set of assignments ;
; SW[2]           ; Incomplete set of assignments ;
; SW[3]           ; Incomplete set of assignments ;
; SW[4]           ; Incomplete set of assignments ;
; SW[5]           ; Incomplete set of assignments ;
; SW[6]           ; Incomplete set of assignments ;
; SW[7]           ; Incomplete set of assignments ;
; SW[8]           ; Incomplete set of assignments ;
; SW[9]           ; Incomplete set of assignments ;
; LEDR[0]         ; Incomplete set of assignments ;
; LEDR[1]         ; Incomplete set of assignments ;
; LEDR[2]         ; Incomplete set of assignments ;
; LEDR[3]         ; Incomplete set of assignments ;
; LEDR[4]         ; Incomplete set of assignments ;
; LEDR[5]         ; Incomplete set of assignments ;
; LEDR[6]         ; Incomplete set of assignments ;
; LEDR[7]         ; Incomplete set of assignments ;
; LEDR[8]         ; Incomplete set of assignments ;
; LEDR[9]         ; Incomplete set of assignments ;
; HEX0[0]         ; Incomplete set of assignments ;
; HEX0[1]         ; Incomplete set of assignments ;
; HEX0[2]         ; Incomplete set of assignments ;
; HEX0[3]         ; Incomplete set of assignments ;
; HEX0[4]         ; Incomplete set of assignments ;
; HEX0[5]         ; Incomplete set of assignments ;
; HEX0[6]         ; Incomplete set of assignments ;
; HEX0[7]         ; Incomplete set of assignments ;
; HEX1[0]         ; Incomplete set of assignments ;
; HEX1[1]         ; Incomplete set of assignments ;
; HEX1[2]         ; Incomplete set of assignments ;
; HEX1[3]         ; Incomplete set of assignments ;
; HEX1[4]         ; Incomplete set of assignments ;
; HEX1[5]         ; Incomplete set of assignments ;
; HEX1[6]         ; Incomplete set of assignments ;
; HEX1[7]         ; Incomplete set of assignments ;
; HEX2[0]         ; Incomplete set of assignments ;
; HEX2[1]         ; Incomplete set of assignments ;
; HEX2[2]         ; Incomplete set of assignments ;
; HEX2[3]         ; Incomplete set of assignments ;
; HEX2[4]         ; Incomplete set of assignments ;
; HEX2[5]         ; Incomplete set of assignments ;
; HEX2[6]         ; Incomplete set of assignments ;
; HEX2[7]         ; Incomplete set of assignments ;
; HEX3[0]         ; Incomplete set of assignments ;
; HEX3[1]         ; Incomplete set of assignments ;
; HEX3[2]         ; Incomplete set of assignments ;
; HEX3[3]         ; Incomplete set of assignments ;
; HEX3[4]         ; Incomplete set of assignments ;
; HEX3[5]         ; Incomplete set of assignments ;
; HEX3[6]         ; Incomplete set of assignments ;
; HEX3[7]         ; Incomplete set of assignments ;
; HEX4[0]         ; Incomplete set of assignments ;
; HEX4[1]         ; Incomplete set of assignments ;
; HEX4[2]         ; Incomplete set of assignments ;
; HEX4[3]         ; Incomplete set of assignments ;
; HEX4[4]         ; Incomplete set of assignments ;
; HEX4[5]         ; Incomplete set of assignments ;
; HEX4[6]         ; Incomplete set of assignments ;
; HEX4[7]         ; Incomplete set of assignments ;
; HEX5[0]         ; Incomplete set of assignments ;
; HEX5[1]         ; Incomplete set of assignments ;
; HEX5[2]         ; Incomplete set of assignments ;
; HEX5[3]         ; Incomplete set of assignments ;
; HEX5[4]         ; Incomplete set of assignments ;
; HEX5[5]         ; Incomplete set of assignments ;
; HEX5[6]         ; Incomplete set of assignments ;
; HEX5[7]         ; Incomplete set of assignments ;
; DRAM_CLK        ; Incomplete set of assignments ;
; DRAM_CKE        ; Incomplete set of assignments ;
; DRAM_ADDR[0]    ; Incomplete set of assignments ;
; DRAM_ADDR[1]    ; Incomplete set of assignments ;
; DRAM_ADDR[2]    ; Incomplete set of assignments ;
; DRAM_ADDR[3]    ; Incomplete set of assignments ;
; DRAM_ADDR[4]    ; Incomplete set of assignments ;
; DRAM_ADDR[5]    ; Incomplete set of assignments ;
; DRAM_ADDR[6]    ; Incomplete set of assignments ;
; DRAM_ADDR[7]    ; Incomplete set of assignments ;
; DRAM_ADDR[8]    ; Incomplete set of assignments ;
; DRAM_ADDR[9]    ; Incomplete set of assignments ;
; DRAM_ADDR[10]   ; Incomplete set of assignments ;
; DRAM_ADDR[11]   ; Incomplete set of assignments ;
; DRAM_ADDR[12]   ; Incomplete set of assignments ;
; DRAM_BA[0]      ; Incomplete set of assignments ;
; DRAM_BA[1]      ; Incomplete set of assignments ;
; DRAM_LDQM       ; Incomplete set of assignments ;
; DRAM_UDQM       ; Incomplete set of assignments ;
; DRAM_CS_N       ; Incomplete set of assignments ;
; DRAM_WE_N       ; Incomplete set of assignments ;
; DRAM_CAS_N      ; Incomplete set of assignments ;
; DRAM_RAS_N      ; Incomplete set of assignments ;
; VGA_HS          ; Incomplete set of assignments ;
; VGA_VS          ; Incomplete set of assignments ;
; VGA_R[0]        ; Incomplete set of assignments ;
; VGA_R[1]        ; Incomplete set of assignments ;
; VGA_R[2]        ; Incomplete set of assignments ;
; VGA_R[3]        ; Incomplete set of assignments ;
; VGA_G[0]        ; Incomplete set of assignments ;
; VGA_G[1]        ; Incomplete set of assignments ;
; VGA_G[2]        ; Incomplete set of assignments ;
; VGA_G[3]        ; Incomplete set of assignments ;
; VGA_B[0]        ; Incomplete set of assignments ;
; VGA_B[1]        ; Incomplete set of assignments ;
; VGA_B[2]        ; Incomplete set of assignments ;
; VGA_B[3]        ; Incomplete set of assignments ;
; ARDUINO_IO[0]   ; Incomplete set of assignments ;
; ARDUINO_IO[1]   ; Incomplete set of assignments ;
; ARDUINO_IO[2]   ; Incomplete set of assignments ;
; ARDUINO_IO[3]   ; Incomplete set of assignments ;
; ARDUINO_IO[4]   ; Incomplete set of assignments ;
; ARDUINO_IO[5]   ; Incomplete set of assignments ;
; ARDUINO_IO[6]   ; Incomplete set of assignments ;
; ARDUINO_IO[7]   ; Incomplete set of assignments ;
; ARDUINO_IO[14]  ; Incomplete set of assignments ;
; ARDUINO_IO[15]  ; Incomplete set of assignments ;
; DRAM_DQ[0]      ; Incomplete set of assignments ;
; DRAM_DQ[1]      ; Incomplete set of assignments ;
; DRAM_DQ[2]      ; Incomplete set of assignments ;
; DRAM_DQ[3]      ; Incomplete set of assignments ;
; DRAM_DQ[4]      ; Incomplete set of assignments ;
; DRAM_DQ[5]      ; Incomplete set of assignments ;
; DRAM_DQ[6]      ; Incomplete set of assignments ;
; DRAM_DQ[7]      ; Incomplete set of assignments ;
; DRAM_DQ[8]      ; Incomplete set of assignments ;
; DRAM_DQ[9]      ; Incomplete set of assignments ;
; DRAM_DQ[10]     ; Incomplete set of assignments ;
; DRAM_DQ[11]     ; Incomplete set of assignments ;
; DRAM_DQ[12]     ; Incomplete set of assignments ;
; DRAM_DQ[13]     ; Incomplete set of assignments ;
; DRAM_DQ[14]     ; Incomplete set of assignments ;
; DRAM_DQ[15]     ; Incomplete set of assignments ;
; ARDUINO_IO[8]   ; Incomplete set of assignments ;
; ARDUINO_IO[9]   ; Incomplete set of assignments ;
; ARDUINO_IO[10]  ; Incomplete set of assignments ;
; ARDUINO_IO[11]  ; Incomplete set of assignments ;
; ARDUINO_IO[12]  ; Incomplete set of assignments ;
; ARDUINO_IO[13]  ; Incomplete set of assignments ;
; ARDUINO_RESET_N ; Incomplete set of assignments ;
; MAX10_CLK1_50   ; Incomplete set of assignments ;
; KEY[0]          ; Incomplete set of assignments ;
; KEY[1]          ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                               ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |lab7                                                                                                                                   ; 36974 (1)     ; 21747 (0)                 ; 69 (69)       ; 11392       ; 6    ; 1          ; 0            ; 0       ; 0         ; 141  ; 0            ; 15227 (1)     ; 6154 (0)          ; 15593 (0)        ; 0          ; |lab7                                                                                                                                                                                                                                                                                                                                                                                                             ; lab7                                             ; work         ;
;    |HexDriver:hex_driver0|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|HexDriver:hex_driver0                                                                                                                                                                                                                                                                                                                                                                                       ; HexDriver                                        ; work         ;
;    |HexDriver:hex_driver1|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|HexDriver:hex_driver1                                                                                                                                                                                                                                                                                                                                                                                       ; HexDriver                                        ; work         ;
;    |HexDriver:hex_driver3|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|HexDriver:hex_driver3                                                                                                                                                                                                                                                                                                                                                                                       ; HexDriver                                        ; work         ;
;    |HexDriver:hex_driver4|                                                                                                              ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|HexDriver:hex_driver4                                                                                                                                                                                                                                                                                                                                                                                       ; HexDriver                                        ; work         ;
;    |lab71soc:u0|                                                                                                                        ; 36789 (0)     ; 21662 (0)                 ; 0 (0)         ; 11392       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15127 (0)     ; 6137 (0)          ; 15525 (0)        ; 0          ; |lab7|lab71soc:u0                                                                                                                                                                                                                                                                                                                                                                                                 ; lab71soc                                         ; lab71soc     ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (0)             ; 1 (0)            ; 0          ; |lab7|lab71soc:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                          ; lab71soc     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; lab71soc     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)       ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 8 (4)             ; 8 (6)            ; 0          ; |lab7|lab71soc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                          ; lab71soc     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; lab71soc     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                        ; lab71soc     ;
;       |lab71soc_hex_digits_pio:hex_digits_pio|                                                                                          ; 35 (35)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 5 (5)             ; 27 (27)          ; 0          ; |lab7|lab71soc:u0|lab71soc_hex_digits_pio:hex_digits_pio                                                                                                                                                                                                                                                                                                                                                          ; lab71soc_hex_digits_pio                          ; lab71soc     ;
;       |lab71soc_jtag_uart:jtag_uart|                                                                                                    ; 164 (40)      ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (17)       ; 22 (2)            ; 93 (21)          ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                    ; lab71soc_jtag_uart                               ; lab71soc     ;
;          |alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|                                                                       ; 73 (73)       ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 20 (20)           ; 32 (32)          ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                             ; alt_jtag_atlantic                                ; work         ;
;          |lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|                                                                  ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                        ; lab71soc_jtag_uart_scfifo_r                      ; lab71soc     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                           ; scfifo                                           ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                ; scfifo_9621                                      ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_bb01                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)        ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 8 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                   ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                              ; cntr_337                                         ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                   ; altsyncram_dtn1                                  ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                     ; cntr_n2b                                         ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                           ; cntr_n2b                                         ; work         ;
;          |lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|                                                                  ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                        ; lab71soc_jtag_uart_scfifo_w                      ; lab71soc     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                           ; scfifo                                           ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                ; scfifo_9621                                      ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_bb01                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)        ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 8 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                   ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                              ; cntr_337                                         ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                   ; altsyncram_dtn1                                  ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                     ; cntr_n2b                                         ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                           ; cntr_n2b                                         ; work         ;
;       |lab71soc_key:key|                                                                                                                ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_key:key                                                                                                                                                                                                                                                                                                                                                                                ; lab71soc_key                                     ; lab71soc     ;
;       |lab71soc_keycode:keycode|                                                                                                        ; 19 (19)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 8 (8)             ; 8 (8)            ; 0          ; |lab7|lab71soc:u0|lab71soc_keycode:keycode                                                                                                                                                                                                                                                                                                                                                                        ; lab71soc_keycode                                 ; lab71soc     ;
;       |lab71soc_leds_pio:leds_pio|                                                                                                      ; 32 (32)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 13 (13)           ; 16 (16)          ; 0          ; |lab7|lab71soc:u0|lab71soc_leds_pio:leds_pio                                                                                                                                                                                                                                                                                                                                                                      ; lab71soc_leds_pio                                ; lab71soc     ;
;       |lab71soc_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 1788 (0)      ; 1049 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 631 (0)       ; 355 (0)           ; 802 (0)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                    ; lab71soc_mm_interconnect_0                       ; lab71soc     ;
;          |altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|                                                                       ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 1 (1)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 8 (8)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                              ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 1 (1)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo|                                                                                 ; 8 (8)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 7 (7)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|                                                                             ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 2 (2)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 7 (7)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 10 (10)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 2 (2)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 8 (8)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 1 (1)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 194 (194)     ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 67 (67)           ; 104 (104)        ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 91 (91)       ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 8 (8)             ; 73 (73)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|                                                                  ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 2 (2)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 7 (7)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 10 (10)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                              ; 8 (8)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                              ; 8 (8)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 2 (2)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                              ; 9 (9)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_sc_fifo:vga_text_mode_controller_0_avl_mm_slave_agent_rsp_fifo|                                                 ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_text_mode_controller_0_avl_mm_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                            ; lab71soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 77 (0)        ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 56 (0)            ; 19 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser         ; lab71soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 77 (73)       ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 56 (53)           ; 19 (18)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; lab71soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 72 (0)        ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 29 (0)            ; 42 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser         ; lab71soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 72 (68)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 29 (27)           ; 42 (40)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; lab71soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 71 (0)        ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 54 (0)            ; 16 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser         ; lab71soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 71 (67)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 54 (53)           ; 16 (15)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; lab71soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 142 (0)       ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 123 (0)           ; 18 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                   ; altera_avalon_st_handshake_clock_crosser         ; lab71soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 142 (138)     ; 140 (136)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 123 (121)         ; 18 (17)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                          ; altera_avalon_st_clock_crosser                   ; lab71soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                    ; lab71soc     ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                       ; lab71soc     ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                       ; lab71soc     ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                  ; lab71soc     ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 25 (25)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                         ; altera_merlin_master_translator                  ; lab71soc     ;
;          |altera_merlin_slave_agent:hex_digits_pio_s1_agent|                                                                            ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:keycode_s1_agent|                                                                                   ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:keys_s1_agent|                                                                                      ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keys_s1_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:leds_pio_s1_agent|                                                                                  ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 16 (7)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)        ; 0 (0)             ; 6 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; lab71soc     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 9 (9)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                 ; lab71soc     ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:usb_gpx_s1_agent|                                                                                   ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                   ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                   ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_agent:vga_text_mode_controller_0_avl_mm_slave_agent|                                                      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_text_mode_controller_0_avl_mm_slave_agent                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                        ; lab71soc     ;
;          |altera_merlin_slave_translator:hex_digits_pio_s1_translator|                                                                  ; 21 (21)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 19 (19)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 23 (23)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 23 (23)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 9 (9)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:keycode_s1_translator|                                                                         ; 13 (13)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 11 (11)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:keys_s1_translator|                                                                            ; 6 (6)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keys_s1_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:leds_pio_s1_translator|                                                                        ; 20 (20)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 17 (17)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 33 (33)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:spi_0_spi_control_port_translator|                                                             ; 22 (22)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 5 (5)             ; 14 (14)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 8 (8)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 22 (22)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 19 (19)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                         ; 7 (7)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                         ; 8 (8)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                         ; 7 (7)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_slave_translator:vga_text_mode_controller_0_avl_mm_slave_translator|                                            ; 40 (40)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 1 (1)             ; 35 (35)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_text_mode_controller_0_avl_mm_slave_translator                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                   ; lab71soc     ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 91 (91)       ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 86 (86)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                      ; lab71soc     ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 53 (53)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 50 (50)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                      ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)       ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 19 (19)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                             ; lab71soc_mm_interconnect_0_cmd_demux_001         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                               ; 13 (11)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 6 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                               ; 55 (53)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)         ; 0 (0)             ; 47 (43)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                               ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)         ; 0 (0)             ; 5 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                               ; 49 (46)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (34)       ; 0 (0)             ; 14 (11)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                               ; 56 (53)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)         ; 0 (0)             ; 52 (49)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                               ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)         ; 0 (0)             ; 5 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                               ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)         ; 0 (0)             ; 5 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                               ; 11 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 5 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                               ; 11 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 5 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                               ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)         ; 0 (0)             ; 5 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                               ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)         ; 0 (0)             ; 5 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013|                                                                               ; 10 (8)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 5 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014|                                                                               ; 32 (30)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)       ; 0 (0)             ; 15 (11)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015|                                                                               ; 11 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 5 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|                                                                               ; 31 (29)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)       ; 0 (0)             ; 15 (11)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                   ; 20 (17)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)       ; 1 (1)             ; 6 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                         ; lab71soc_mm_interconnect_0_cmd_mux               ; lab71soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                         ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_router:router|                                                                                     ; 58 (58)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)       ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                           ; lab71soc_mm_interconnect_0_router                ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_router_001:router_001|                                                                             ; 40 (40)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)       ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                   ; lab71soc_mm_interconnect_0_router_001            ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_012|                                                                           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_013|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_013                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_014|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_014                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_015|                                                                           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_015                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_016|                                                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_demux:rsp_demux|                                                                               ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                     ; lab71soc_mm_interconnect_0_rsp_demux             ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 145 (145)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)       ; 0 (0)             ; 69 (69)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                         ; lab71soc_mm_interconnect_0_rsp_mux               ; lab71soc     ;
;          |lab71soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 63 (63)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)       ; 0 (0)             ; 17 (17)          ; 0          ; |lab7|lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                 ; lab71soc_mm_interconnect_0_rsp_mux_001           ; lab71soc     ;
;       |lab71soc_nios2_gen2_0:nios2_gen2_0|                                                                                              ; 1126 (0)      ; 594 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 497 (0)       ; 55 (0)            ; 574 (0)          ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                              ; lab71soc_nios2_gen2_0                            ; lab71soc     ;
;          |lab71soc_nios2_gen2_0_cpu:cpu|                                                                                                ; 1126 (740)    ; 594 (323)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 497 (383)     ; 55 (8)            ; 574 (349)        ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; lab71soc_nios2_gen2_0_cpu                        ; lab71soc     ;
;             |lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|                                               ; 386 (87)      ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (7)       ; 47 (4)            ; 225 (72)         ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                    ; lab71soc_nios2_gen2_0_cpu_nios2_oci              ; lab71soc     ;
;                |lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|                        ; 134 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 40 (0)            ; 57 (0)           ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                    ; lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper    ; lab71soc     ;
;                   |lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|                       ; 53 (49)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 33 (30)           ; 16 (15)          ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk     ; lab71soc     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                          ; work         ;
;                   |lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck|                             ; 90 (86)       ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)       ; 7 (3)             ; 53 (53)          ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck                                                            ; lab71soc_nios2_gen2_0_cpu_debug_slave_tck        ; lab71soc     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                          ; work         ;
;                   |sld_virtual_jtag_basic:lab71soc_nios2_gen2_0_cpu_debug_slave_phy|                                                    ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab71soc_nios2_gen2_0_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                           ; work         ;
;                |lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg|                              ; 11 (11)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 5 (5)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                          ; lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg       ; lab71soc     ;
;                |lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|                                ; 33 (33)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 33 (33)          ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                            ; lab71soc_nios2_gen2_0_cpu_nios2_oci_break        ; lab71soc     ;
;                |lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug|                                ; 12 (10)       ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 3 (1)             ; 6 (6)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                            ; lab71soc_nios2_gen2_0_cpu_nios2_oci_debug        ; lab71soc     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|                                      ; 115 (115)     ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)       ; 0 (0)             ; 54 (54)          ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                  ; lab71soc_nios2_gen2_0_cpu_nios2_ocimem           ; lab71soc     ;
;                   |lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module   ; lab71soc     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                       ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                  ; work         ;
;             |lab71soc_nios2_gen2_0_cpu_register_bank_a_module:lab71soc_nios2_gen2_0_cpu_register_bank_a|                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_a_module:lab71soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                     ; lab71soc_nios2_gen2_0_cpu_register_bank_a_module ; lab71soc     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_a_module:lab71soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_a_module:lab71soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                            ; altsyncram_s0c1                                  ; work         ;
;             |lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b|                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                     ; lab71soc_nios2_gen2_0_cpu_register_bank_b_module ; lab71soc     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                            ; altsyncram_s0c1                                  ; work         ;
;       |lab71soc_onchip_memory2_0:onchip_memory2_0|                                                                                      ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                      ; lab71soc_onchip_memory2_0                        ; lab71soc     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                            ; altsyncram                                       ; work         ;
;             |altsyncram_34g1:auto_generated|                                                                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_34g1:auto_generated                                                                                                                                                                                                                                                                                             ; altsyncram_34g1                                  ; work         ;
;       |lab71soc_sdram:sdram|                                                                                                            ; 365 (243)     ; 214 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (140)     ; 51 (5)            ; 163 (81)         ; 0          ; |lab7|lab71soc:u0|lab71soc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                            ; lab71soc_sdram                                   ; lab71soc     ;
;          |lab71soc_sdram_input_efifo_module:the_lab71soc_sdram_input_efifo_module|                                                      ; 141 (141)     ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)       ; 46 (46)           ; 84 (84)          ; 0          ; |lab7|lab71soc:u0|lab71soc_sdram:sdram|lab71soc_sdram_input_efifo_module:the_lab71soc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                    ; lab71soc_sdram_input_efifo_module                ; lab71soc     ;
;       |lab71soc_sdram_pll:sdram_pll|                                                                                                    ; 11 (7)        ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 2 (0)             ; 6 (4)            ; 0          ; |lab7|lab71soc:u0|lab71soc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                    ; lab71soc_sdram_pll                               ; lab71soc     ;
;          |lab71soc_sdram_pll_altpll_vg92:sd1|                                                                                           ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1                                                                                                                                                                                                                                                                                                                                 ; lab71soc_sdram_pll_altpll_vg92                   ; lab71soc     ;
;          |lab71soc_sdram_pll_stdsync_sv6:stdsync2|                                                                                      ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (0)             ; 1 (0)            ; 0          ; |lab7|lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                            ; lab71soc_sdram_pll_stdsync_sv6                   ; lab71soc     ;
;             |lab71soc_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_stdsync_sv6:stdsync2|lab71soc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                    ; lab71soc_sdram_pll_dffpipe_l2c                   ; lab71soc     ;
;       |lab71soc_spi_0:spi_0|                                                                                                            ; 160 (160)     ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)       ; 37 (37)           ; 81 (81)          ; 0          ; |lab7|lab71soc:u0|lab71soc_spi_0:spi_0                                                                                                                                                                                                                                                                                                                                                                            ; lab71soc_spi_0                                   ; lab71soc     ;
;       |lab71soc_timer_0:timer_0|                                                                                                        ; 261 (261)     ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)       ; 34 (34)           ; 182 (182)        ; 0          ; |lab7|lab71soc:u0|lab71soc_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                        ; lab71soc_timer_0                                 ; lab71soc     ;
;       |lab71soc_usb_gpx:usb_irq|                                                                                                        ; 4 (4)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 1 (1)            ; 0          ; |lab7|lab71soc:u0|lab71soc_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                        ; lab71soc_usb_gpx                                 ; lab71soc     ;
;       |lab71soc_usb_rst:usb_rst|                                                                                                        ; 6 (6)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 2 (2)            ; 0          ; |lab7|lab71soc:u0|lab71soc_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                        ; lab71soc_usb_rst                                 ; lab71soc     ;
;       |vga_text_avl_interface:vga_text_mode_controller_0|                                                                               ; 32997 (32952) ; 19299 (19276)             ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13691 (13672) ; 5545 (5545)       ; 13761 (13736)    ; 0          ; |lab7|lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0                                                                                                                                                                                                                                                                                                                                               ; vga_text_avl_interface                           ; lab71soc     ;
;          |vga_controller:vga_controller_71|                                                                                             ; 45 (45)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 0 (0)             ; 26 (26)          ; 0          ; |lab7|lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71                                                                                                                                                                                                                                                                                                              ; vga_controller                                   ; lab71soc     ;
;    |sld_hub:auto_hub|                                                                                                                   ; 166 (1)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)        ; 17 (0)            ; 68 (0)           ; 0          ; |lab7|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 165 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)        ; 17 (0)            ; 68 (0)           ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                            ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 165 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)        ; 17 (0)            ; 68 (0)           ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                         ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 165 (7)       ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)        ; 17 (4)            ; 68 (0)           ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 160 (0)       ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)        ; 13 (0)            ; 68 (0)           ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                         ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 160 (115)     ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (62)       ; 13 (11)           ; 68 (43)          ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                            ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 9 (9)            ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                    ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 2 (2)             ; 17 (17)          ; 0          ; |lab7|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                  ; sld_shadow_jsm                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; SW[0]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[9]   ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[12]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; KEY[1]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; SW[0]                                                      ;                   ;         ;
; SW[1]                                                      ;                   ;         ;
; SW[2]                                                      ;                   ;         ;
; SW[3]                                                      ;                   ;         ;
; SW[4]                                                      ;                   ;         ;
; SW[5]                                                      ;                   ;         ;
; SW[6]                                                      ;                   ;         ;
; SW[7]                                                      ;                   ;         ;
; SW[8]                                                      ;                   ;         ;
; SW[9]                                                      ;                   ;         ;
; ARDUINO_IO[0]                                              ;                   ;         ;
; ARDUINO_IO[1]                                              ;                   ;         ;
; ARDUINO_IO[2]                                              ;                   ;         ;
; ARDUINO_IO[3]                                              ;                   ;         ;
; ARDUINO_IO[4]                                              ;                   ;         ;
; ARDUINO_IO[5]                                              ;                   ;         ;
; ARDUINO_IO[6]                                              ;                   ;         ;
; ARDUINO_IO[7]                                              ;                   ;         ;
; ARDUINO_IO[14]                                             ;                   ;         ;
; ARDUINO_IO[15]                                             ;                   ;         ;
; DRAM_DQ[0]                                                 ;                   ;         ;
; DRAM_DQ[1]                                                 ;                   ;         ;
; DRAM_DQ[2]                                                 ;                   ;         ;
; DRAM_DQ[3]                                                 ;                   ;         ;
; DRAM_DQ[4]                                                 ;                   ;         ;
; DRAM_DQ[5]                                                 ;                   ;         ;
; DRAM_DQ[6]                                                 ;                   ;         ;
; DRAM_DQ[7]                                                 ;                   ;         ;
; DRAM_DQ[8]                                                 ;                   ;         ;
; DRAM_DQ[9]                                                 ;                   ;         ;
; DRAM_DQ[10]                                                ;                   ;         ;
; DRAM_DQ[11]                                                ;                   ;         ;
; DRAM_DQ[12]                                                ;                   ;         ;
; DRAM_DQ[13]                                                ;                   ;         ;
; DRAM_DQ[14]                                                ;                   ;         ;
; DRAM_DQ[15]                                                ;                   ;         ;
; ARDUINO_IO[8]                                              ;                   ;         ;
; ARDUINO_IO[9]                                              ;                   ;         ;
;      - lab71soc:u0|lab71soc_usb_gpx:usb_irq|read_mux_out~3 ; 1                 ; 6       ;
; ARDUINO_IO[10]                                             ;                   ;         ;
; ARDUINO_IO[11]                                             ;                   ;         ;
; ARDUINO_IO[12]                                             ;                   ;         ;
;      - lab71soc:u0|lab71soc_spi_0:spi_0|MISO_reg~0         ; 0                 ; 6       ;
; ARDUINO_IO[13]                                             ;                   ;         ;
; ARDUINO_RESET_N                                            ;                   ;         ;
; MAX10_CLK1_50                                              ;                   ;         ;
; KEY[0]                                                     ;                   ;         ;
;      - lab71soc:u0|lab71soc_key:key|read_mux_out[0]        ; 0                 ; 6       ;
; KEY[1]                                                     ;                   ;         ;
;      - lab71soc:u0|lab71soc_key:key|read_mux_out[1]        ; 1                 ; 6       ;
+------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                 ; PIN_P11                ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                 ; PIN_P11                ; 20834   ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X43_Y40_N0        ; 171     ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X43_Y40_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                     ; FF_X74_Y3_N15          ; 500     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; lab71soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                     ; FF_X74_Y3_N15          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                ; FF_X1_Y16_N17          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                 ; FF_X1_Y16_N5           ; 1351    ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; lab71soc:u0|lab71soc_hex_digits_pio:hex_digits_pio|always0~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y15_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                       ; LCCOMB_X2_Y11_N2       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                 ; LCCOMB_X2_Y14_N6       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                                    ; LCCOMB_X3_Y14_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|alt_jtag_atlantic:lab71soc_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                               ; LCCOMB_X2_Y15_N28      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y13_N8       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                              ; FF_X2_Y11_N17          ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X2_Y13_N22      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                 ; LCCOMB_X2_Y11_N28      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                 ; LCCOMB_X1_Y10_N16      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X2_Y11_N20      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                               ; FF_X2_Y13_N7           ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X1_Y13_N14      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_keycode:keycode|always0~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y8_N28       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_leds_pio:leds_pio|always0~3                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y11_N20      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y11_N10     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                       ; LCCOMB_X3_Y12_N28      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y8_N2        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X3_Y8_N20       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y10_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                       ; LCCOMB_X4_Y11_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                      ; LCCOMB_X9_Y12_N8       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                               ; LCCOMB_X9_Y11_N16      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                               ; LCCOMB_X4_Y8_N30       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y2_N18      ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~220                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~221                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~222                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~223                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~224                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~225                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~226                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~227                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y1_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y2_N12      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                              ; LCCOMB_X16_Y3_N10      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                              ; LCCOMB_X16_Y3_N2       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y3_N30      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y3_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y6_N4       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y6_N28      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y6_N14      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                                                          ; LCCOMB_X17_Y5_N6       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                            ; LCCOMB_X9_Y7_N26       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                        ; LCCOMB_X10_Y12_N12     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y7_N24       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y12_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y7_N0       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y8_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                           ; LCCOMB_X15_Y7_N26      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                         ; LCCOMB_X17_Y2_N0       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                         ; LCCOMB_X17_Y2_N6       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                               ; LCCOMB_X14_Y9_N4       ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~2                                                                                                                                                                                                                  ; LCCOMB_X16_Y4_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[3]~0                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y5_N4       ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                       ; FF_X19_Y5_N9           ; 75      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always9~0                                                                                                                                                                                                                                                     ; LCCOMB_X17_Y2_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X14_Y15_N12     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y12_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X12_Y12_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X2_Y9_N30       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X3_Y9_N2        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X6_Y9_N26       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y9_N28       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                    ; LCCOMB_X19_Y5_N30      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y5_N28      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                    ; LCCOMB_X13_Y11_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X12_Y11_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y11_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X10_Y11_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y11_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X13_Y8_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X13_Y8_N24      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X16_Y12_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y12_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                    ; LCCOMB_X13_Y10_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X13_Y10_N4      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X7_Y8_N8        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y8_N6        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X4_Y7_N18       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y7_N18       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X14_Y8_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y8_N12      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X10_Y7_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|src_data[39]                                                                                                                                                                                                                                                          ; LCCOMB_X10_Y7_N6       ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y7_N24       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                        ; LCCOMB_X2_Y12_N20      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y12_N26      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y15_N20      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                          ; FF_X3_Y10_N5           ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y15_N6       ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                       ; FF_X12_Y15_N13         ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                   ; FF_X13_Y13_N3          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N2       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                  ; FF_X11_Y14_N7          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                 ; FF_X11_Y18_N23         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N24      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y15_N2      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y16_N26      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y15_N14      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                          ; FF_X13_Y13_N21         ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y13_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y13_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X8_Y13_N4       ; 26      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X8_Y17_N11          ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X1_Y19_N19          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X2_Y19_N4       ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X1_Y19_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X1_Y19_N26      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X2_Y19_N16      ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X2_Y20_N1           ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck|sr[16]~21                    ; LCCOMB_X3_Y19_N18      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~29                    ; LCCOMB_X3_Y20_N0       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab71soc_nios2_gen2_0_cpu_debug_slave_tck|sr[5]~13                     ; LCCOMB_X2_Y22_N24      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab71soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                 ; LCCOMB_X2_Y20_N8       ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab71soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                 ; LCCOMB_X2_Y20_N28      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab71soc_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LCCOMB_X4_Y16_N22      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[6]~1                                                                                                           ; LCCOMB_X2_Y19_N14      ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                 ; FF_X3_Y15_N21          ; 6       ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                      ; LCCOMB_X1_Y19_N24      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; LCCOMB_X1_Y17_N6       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; LCCOMB_X4_Y15_N0       ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X6_Y9_N22       ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X75_Y3_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y2_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y3_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|active_rnw~4                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y3_N4       ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|lab71soc_sdram_input_efifo_module:the_lab71soc_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y5_N28      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|lab71soc_sdram_input_efifo_module:the_lab71soc_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y5_N14      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|m_addr[7]~2                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y2_N12      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                            ; FF_X75_Y3_N15          ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                            ; FF_X76_Y2_N15          ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                  ; PLL_1                  ; 783     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                  ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                           ; FF_X4_Y9_N21           ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|always11~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y4_N8       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|always6~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y4_N10       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y6_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y6_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|rx_holding_reg[1]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y4_N14      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[0]~10                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y4_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y6_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_spi_0:spi_0|write_tx_holding                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y4_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y7_N14       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y7_N20       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y7_N4        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y7_N22       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                                                                              ; LCCOMB_X4_Y7_N16       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                                                                              ; LCCOMB_X4_Y7_N14       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|snap_strobe~1                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X4_Y7_N8        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|lab71soc_timer_0:timer_0|stop_strobe~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X3_Y7_N6        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|AVL_READDATA[0]~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X15_Y14_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1000                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y7_N22      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1001                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y22_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1002                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y20_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1003                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y17_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1004                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y37_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1005                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y24_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1006                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y34_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1007                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y22_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1008                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y33_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1009                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y33_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1010                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y37_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1011                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y30_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1012                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y30_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1013                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1014                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y25_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1015                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1016                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1017                                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y18_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1018                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1019                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y35_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1020                                                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y18_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1021                                                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y1_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1022                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y7_N16      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1023                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y14_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1024                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y8_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1025                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y14_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1026                                                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y18_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1027                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y7_N6       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1028                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y23_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1029                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y4_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1030                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y5_N6       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1031                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y23_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1032                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y15_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1033                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y5_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1034                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y23_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1035                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y23_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1036                                                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y37_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1037                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y5_N14      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1038                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y7_N0       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1039                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y7_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1040                                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y18_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1041                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y7_N28      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1042                                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y18_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1043                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y7_N14      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1044                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y23_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1045                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y18_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1046                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y20_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1047                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y20_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1048                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y21_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1049                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y37_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1050                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y24_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1051                                                                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y30_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1052                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y22_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1053                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y30_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1054                                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y38_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1055                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1056                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1057                                                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y24_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1058                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y24_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1059                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y30_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1060                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y30_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1061                                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y38_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1062                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1063                                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y18_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1064                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y22_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1065                                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y26_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1066                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y21_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1067                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y37_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1068                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y35_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1069                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y37_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1070                                                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y24_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~1071                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y32_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~390                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~391                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~392                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~393                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~394                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~395                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~396                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~397                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~398                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~399                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~400                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~401                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~403                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~404                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~405                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~407                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~409                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y11_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~410                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y11_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~411                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y11_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~412                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y11_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~414                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~415                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~416                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N22      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~417                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~422                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~423                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~424                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~425                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~426                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y11_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~427                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y11_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~428                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y11_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~429                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~430                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y9_N24      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~431                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N6       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~432                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N28      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~433                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~435                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~436                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y12_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~437                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~438                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~439                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~440                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y11_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~441                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y11_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~442                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y11_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~443                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y11_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~444                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N14      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~445                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N8       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~446                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N26      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~447                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y8_N12      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~448                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~449                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~450                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~451                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~452                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y9_N8       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~453                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y9_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~456                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y12_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~457                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y11_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~460                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~461                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~462                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~463                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y11_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~466                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~470                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y39_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~472                                                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y37_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~474                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y35_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~475                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y42_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~477                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y42_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~478                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~479                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y39_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~480                                                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y37_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~481                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~483                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~484                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~485                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y46_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~486                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y46_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~491                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y36_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~492                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~495                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y38_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~497                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~498                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~500                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~501                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y36_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~502                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~503                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~504                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y36_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~505                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~506                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~508                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y33_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~509                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y29_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~510                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y35_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~512                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y38_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~513                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y41_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~515                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y38_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~516                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~517                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y29_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~518                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y35_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~519                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y41_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~520                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~521                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y38_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~522                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y46_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~524                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y42_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~527                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~529                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y42_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~530                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~531                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y42_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~532                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y42_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~533                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y42_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~534                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~535                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y42_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~536                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~537                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y42_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~538                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y42_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~539                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y42_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~540                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y42_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~541                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~542                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~543                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y32_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~544                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~545                                                                                                                                                                                                                                                                                                    ; LCCOMB_X69_Y29_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~546                                                                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y13_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~547                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y17_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~548                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~550                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y21_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~551                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y22_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~552                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y25_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~553                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~554                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y18_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~555                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y33_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~556                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y24_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~557                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y37_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~558                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~559                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~561                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~562                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~563                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y34_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~564                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y32_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~565                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~566                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y19_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~567                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~568                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y36_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~569                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y33_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~570                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~571                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y32_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~572                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~573                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~574                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~575                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y21_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~576                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y34_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~577                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y24_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~578                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~579                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y18_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~580                                                                                                                                                                                                                                                                                                    ; LCCOMB_X69_Y29_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~581                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y22_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~582                                                                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y13_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~583                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y32_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~584                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y28_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~585                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y22_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~586                                                                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y13_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~587                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y22_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~588                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y22_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~589                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~590                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y16_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~591                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y34_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~592                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~593                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y29_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~594                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~595                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~596                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y22_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~597                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y36_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~598                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~599                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~600                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y34_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~601                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y24_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~602                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~603                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y19_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~604                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~605                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~606                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~607                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~608                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~609                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y22_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~610                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y28_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~611                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y22_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~612                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y21_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~613                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y22_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~614                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y24_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~615                                                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y36_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~616                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y24_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~617                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y36_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~618                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~619                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y33_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~620                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~621                                                                                                                                                                                                                                                                                                    ; LCCOMB_X69_Y29_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~622                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~623                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~624                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~625                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~626                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y34_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~627                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y32_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~628                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~629                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y37_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~630                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y24_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~631                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~632                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~633                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~634                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~635                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y22_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~636                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y22_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~637                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y22_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~638                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y24_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~639                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y24_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~640                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~641                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y20_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~642                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y39_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~643                                                                                                                                                                                                                                                                                                    ; LCCOMB_X75_Y44_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~644                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~645                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~646                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y39_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~647                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~648                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y36_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~649                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~650                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~652                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y36_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~653                                                                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y41_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~655                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~656                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y36_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~659                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y36_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~660                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y38_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~661                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~662                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~665                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y36_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~666                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y37_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~667                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y36_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~668                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y36_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~669                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~670                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y38_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~671                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y45_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~672                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y38_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~673                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~674                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y31_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~675                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y32_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~676                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y31_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~677                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y32_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~678                                                                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y41_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~679                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y44_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~680                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y32_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~681                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y36_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~682                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y42_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~683                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y42_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~684                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~685                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y41_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~686                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y44_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~687                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y42_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~688                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~689                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y36_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~690                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~691                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y42_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~692                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y42_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~693                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y44_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~694                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y42_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~700                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~701                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y15_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~703                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~704                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y17_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~706                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y22_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~707                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~708                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y21_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~709                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y12_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~710                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y13_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~713                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y17_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~714                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~718                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~720                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y17_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~721                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~722                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y17_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~723                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y18_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~727                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y13_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~729                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y13_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~730                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~731                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~733                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y22_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~734                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~735                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~736                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~737                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y13_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~739                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~741                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~743                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y14_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~744                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y9_N18      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~746                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y16_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~747                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y19_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~748                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y9_N26      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~749                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~750                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y14_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~751                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y24_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~752                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y9_N28      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~753                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y12_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~754                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y13_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~756                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y26_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~759                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y22_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~761                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y18_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~762                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y18_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~764                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y35_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~765                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y18_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~766                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y26_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~767                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y27_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~768                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y35_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~769                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y28_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~771                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y26_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~772                                                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y21_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~773                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y29_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~775                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y31_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~776                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y24_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~777                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y28_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~778                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y26_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~779                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y20_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~780                                                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y21_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~781                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y28_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~782                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y31_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~783                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y27_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~784                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y28_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~786                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y24_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~787                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y32_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~788                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y22_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~789                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y18_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~790                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y29_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~791                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~792                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y19_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~793                                                                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y31_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~794                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y18_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~796                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y28_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~797                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y24_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~798                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y28_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~799                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y25_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~800                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y29_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~801                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y29_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~802                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y29_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~803                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y28_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~804                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y24_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~805                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y28_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~806                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y28_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~807                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y32_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~808                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y29_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~809                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y29_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~810                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y29_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~811                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y32_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~812                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~813                                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y15_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~814                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y24_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~815                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~816                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~817                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~818                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y20_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~819                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y12_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~820                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y16_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~821                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y21_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~822                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y15_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~823                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y15_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~824                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y16_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~825                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y15_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~826                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y22_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~827                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y13_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~828                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y19_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~829                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y24_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~830                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y24_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~831                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y22_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~832                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~833                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y22_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~834                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y18_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~835                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y35_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~836                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y9_N6       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~837                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~838                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y19_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~839                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~840                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y16_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~841                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~842                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N22      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~843                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~844                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y19_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~845                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y8_N6       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~846                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~847                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y13_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~848                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y26_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~849                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y28_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~850                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y24_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~851                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y28_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~852                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y18_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~853                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y25_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~854                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y18_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~855                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y23_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~856                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y18_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~857                                                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y29_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~858                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y33_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~859                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y38_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~860                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y27_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~861                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y27_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~862                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y32_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~863                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y35_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~864                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y24_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~865                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y29_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~866                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y36_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~867                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y36_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~868                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y28_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~869                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y17_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~870                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y30_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~871                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y18_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~872                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y25_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~873                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y25_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~874                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y22_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~875                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y18_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~876                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y18_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~877                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y17_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~879                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y27_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~880                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y38_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~881                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y29_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~882                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y29_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~883                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y26_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~884                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y26_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~885                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y34_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~886                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y27_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~887                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y29_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~888                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y25_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~889                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y22_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~890                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~891                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~892                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y27_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~893                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~894                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~895                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~896                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~897                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y23_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~898                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N28      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~899                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y1_N18      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~900                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y1_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~901                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N26      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~902                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y1_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~903                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N24      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~904                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y1_N2       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~905                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y1_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~906                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~907                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y1_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~908                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~909                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y7_N10      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~910                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y7_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~911                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~912                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y12_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~913                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N22      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~914                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y1_N12      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~915                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y1_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~916                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y1_N0       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~918                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~919                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~920                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y38_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~921                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~922                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~923                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~924                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~925                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y37_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~926                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y34_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~927                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~929                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~930                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~931                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y34_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~933                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y22_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~934                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y28_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~935                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~936                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y34_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~937                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y31_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~938                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~939                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~940                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y37_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~941                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y22_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~942                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y22_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~943                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~944                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y23_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~945                                                                                                                                                                                                                                                                                                    ; LCCOMB_X76_Y27_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~946                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y23_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~947                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~948                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y35_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~949                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~950                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y28_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~951                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y34_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~952                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y22_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~953                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y28_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~954                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y37_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~955                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y23_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~956                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~957                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y24_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~958                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y31_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~959                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y31_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~960                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~961                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y35_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~962                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y31_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~963                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y44_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~964                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y35_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~965                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~966                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y38_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~967                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y36_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~968                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y37_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~969                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y37_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~970                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y37_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~971                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y31_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~972                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y34_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~973                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~974                                                                                                                                                                                                                                                                                                    ; LCCOMB_X70_Y31_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~975                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y35_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~976                                                                                                                                                                                                                                                                                                    ; LCCOMB_X74_Y35_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~977                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y21_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~978                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y1_N26      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~979                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y8_N26      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~981                                                                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y14_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~982                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y7_N28      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~983                                                                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y14_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~984                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y8_N16      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~985                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~986                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y5_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~987                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y5_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~988                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y23_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~989                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y13_N22     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~990                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y5_N18      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~991                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y23_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~992                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y15_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~993                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y5_N0       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~994                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y24_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~995                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y7_N8       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~996                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y7_N18      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~997                                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y19_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~998                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y7_N20      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Decoder0~999                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y18_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|Equal0~3                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y1_N0       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv                                                                                                                                                                                                                                                                         ; FF_X43_Y1_N21          ; 34      ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                      ; FF_X3_Y22_N31          ; 59      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                           ; LCCOMB_X2_Y23_N2       ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                             ; LCCOMB_X2_Y23_N18      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                           ; LCCOMB_X3_Y21_N20      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                              ; LCCOMB_X2_Y22_N16      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                              ; LCCOMB_X2_Y21_N22      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                               ; LCCOMB_X1_Y20_N18      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~16                                ; LCCOMB_X2_Y22_N2       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~19                                ; LCCOMB_X2_Y23_N28      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                   ; LCCOMB_X2_Y22_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                         ; LCCOMB_X3_Y21_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                       ; LCCOMB_X2_Y21_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                        ; LCCOMB_X2_Y23_N26      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                   ; LCCOMB_X3_Y23_N22      ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                   ; LCCOMB_X2_Y23_N4       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                           ; FF_X3_Y22_N21          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                          ; FF_X3_Y22_N7           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                           ; FF_X3_Y22_N5           ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                           ; FF_X3_Y21_N9           ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                    ; LCCOMB_X3_Y22_N22      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                          ; FF_X6_Y20_N17          ; 31      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                        ; LCCOMB_X2_Y22_N22      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                          ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                                                                 ; PIN_P11         ; 20834   ; 41                                   ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                  ; JTAG_X43_Y40_N0 ; 171     ; 6                                    ; Global Clock         ; GCLK11           ; --                        ;
; lab71soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                     ; FF_X74_Y3_N15   ; 500     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; lab71soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                 ; FF_X1_Y16_N5    ; 1351    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest ; FF_X3_Y15_N21   ; 6       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                  ; PLL_1           ; 783     ; 51                                   ; Global Clock         ; GCLK18           ; --                        ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1]                                                                                                                                                                  ; PLL_1           ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; lab71soc:u0|lab71soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                           ; FF_X4_Y9_N21    ; 2       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv                                                                                                                                                         ; FF_X43_Y1_N21   ; 34      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[5]         ; 2775    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[6]         ; 2588    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[4]         ; 2558    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[2]         ; 2539    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[3]         ; 2533    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[9]         ; 2494    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[7]         ; 2435    ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_alu_result[8]         ; 2411    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Add1~8                                 ; 2393    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|hc[5] ; 2393    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Add1~0                                 ; 2389    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Add1~6                                 ; 2389    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Add1~2                                 ; 2381    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|hc[6] ; 2380    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Add1~10                                ; 2358    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|Add1~4                                 ; 2351    ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~76                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~77                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~78                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~79                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~80                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~81                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~82                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~83                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~84                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~85                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~86                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~87                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~88                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~89                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~90                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~91                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~92                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~93                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~94                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~95                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~64                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~65                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~66                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~67                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~68                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~69                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~70                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~71                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~72                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~73                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~74                           ; 601     ;
; lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|LOCAL_REG~75                           ; 601     ;
+------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                           ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                          ; M9K_X5_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                          ; M9K_X5_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                          ; M9K_X5_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_a_module:lab71soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                          ; M9K_X5_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                          ; M9K_X5_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_34g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 4            ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 4                           ; 32                          ; --                          ; --                          ; 128                 ; 1    ; lab71soc_onchip_memory2_0.hex ; M9K_X5_Y9_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |lab7|lab71soc:u0|lab71soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_34g1:auto_generated|ALTSYNCRAM                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 77,010 / 148,641 ( 52 % ) ;
; C16 interconnects     ; 2,288 / 5,382 ( 43 % )    ;
; C4 interconnects      ; 56,872 / 106,704 ( 53 % ) ;
; Direct links          ; 6,138 / 148,641 ( 4 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 17,675 / 49,760 ( 36 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 2,490 / 5,406 ( 46 % )    ;
; R4 interconnects      ; 70,360 / 147,764 ( 48 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.44) ; Number of LABs  (Total = 2972) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 37                             ;
; 2                                           ; 49                             ;
; 3                                           ; 55                             ;
; 4                                           ; 56                             ;
; 5                                           ; 64                             ;
; 6                                           ; 78                             ;
; 7                                           ; 92                             ;
; 8                                           ; 107                            ;
; 9                                           ; 112                            ;
; 10                                          ; 151                            ;
; 11                                          ; 177                            ;
; 12                                          ; 201                            ;
; 13                                          ; 223                            ;
; 14                                          ; 239                            ;
; 15                                          ; 256                            ;
; 16                                          ; 1075                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 2972) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 203                            ;
; 1 Clock                            ; 2821                           ;
; 1 Clock enable                     ; 307                            ;
; 1 Sync. clear                      ; 14                             ;
; 1 Sync. load                       ; 37                             ;
; 2 Async. clears                    ; 39                             ;
; 2 Clock enables                    ; 2402                           ;
; 2 Clocks                           ; 51                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.72) ; Number of LABs  (Total = 2972) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 13                             ;
; 2                                            ; 30                             ;
; 3                                            ; 16                             ;
; 4                                            ; 36                             ;
; 5                                            ; 41                             ;
; 6                                            ; 47                             ;
; 7                                            ; 27                             ;
; 8                                            ; 41                             ;
; 9                                            ; 43                             ;
; 10                                           ; 68                             ;
; 11                                           ; 67                             ;
; 12                                           ; 67                             ;
; 13                                           ; 77                             ;
; 14                                           ; 87                             ;
; 15                                           ; 109                            ;
; 16                                           ; 159                            ;
; 17                                           ; 131                            ;
; 18                                           ; 153                            ;
; 19                                           ; 144                            ;
; 20                                           ; 156                            ;
; 21                                           ; 142                            ;
; 22                                           ; 137                            ;
; 23                                           ; 160                            ;
; 24                                           ; 158                            ;
; 25                                           ; 150                            ;
; 26                                           ; 158                            ;
; 27                                           ; 122                            ;
; 28                                           ; 118                            ;
; 29                                           ; 76                             ;
; 30                                           ; 102                            ;
; 31                                           ; 64                             ;
; 32                                           ; 73                             ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 12.16) ; Number of LABs  (Total = 2972) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 0                              ;
; 1                                                ; 48                             ;
; 2                                                ; 53                             ;
; 3                                                ; 72                             ;
; 4                                                ; 80                             ;
; 5                                                ; 121                            ;
; 6                                                ; 125                            ;
; 7                                                ; 123                            ;
; 8                                                ; 146                            ;
; 9                                                ; 183                            ;
; 10                                               ; 198                            ;
; 11                                               ; 205                            ;
; 12                                               ; 212                            ;
; 13                                               ; 201                            ;
; 14                                               ; 191                            ;
; 15                                               ; 184                            ;
; 16                                               ; 186                            ;
; 17                                               ; 162                            ;
; 18                                               ; 114                            ;
; 19                                               ; 98                             ;
; 20                                               ; 73                             ;
; 21                                               ; 53                             ;
; 22                                               ; 51                             ;
; 23                                               ; 41                             ;
; 24                                               ; 28                             ;
; 25                                               ; 14                             ;
; 26                                               ; 5                              ;
; 27                                               ; 0                              ;
; 28                                               ; 3                              ;
; 29                                               ; 0                              ;
; 30                                               ; 1                              ;
; 31                                               ; 0                              ;
; 32                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 25.11) ; Number of LABs  (Total = 2972) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 1                              ;
; 3                                            ; 17                             ;
; 4                                            ; 17                             ;
; 5                                            ; 8                              ;
; 6                                            ; 33                             ;
; 7                                            ; 16                             ;
; 8                                            ; 38                             ;
; 9                                            ; 44                             ;
; 10                                           ; 30                             ;
; 11                                           ; 38                             ;
; 12                                           ; 39                             ;
; 13                                           ; 59                             ;
; 14                                           ; 57                             ;
; 15                                           ; 72                             ;
; 16                                           ; 57                             ;
; 17                                           ; 61                             ;
; 18                                           ; 80                             ;
; 19                                           ; 92                             ;
; 20                                           ; 97                             ;
; 21                                           ; 93                             ;
; 22                                           ; 103                            ;
; 23                                           ; 109                            ;
; 24                                           ; 124                            ;
; 25                                           ; 98                             ;
; 26                                           ; 126                            ;
; 27                                           ; 133                            ;
; 28                                           ; 109                            ;
; 29                                           ; 126                            ;
; 30                                           ; 137                            ;
; 31                                           ; 113                            ;
; 32                                           ; 134                            ;
; 33                                           ; 142                            ;
; 34                                           ; 131                            ;
; 35                                           ; 146                            ;
; 36                                           ; 146                            ;
; 37                                           ; 141                            ;
; 38                                           ; 4                              ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 141          ; 37           ; 141          ; 0            ; 0            ; 145       ; 141          ; 0            ; 145       ; 145       ; 0            ; 128          ; 0            ; 0            ; 46           ; 0            ; 128          ; 46           ; 0            ; 0            ; 13           ; 128          ; 0            ; 0            ; 0            ; 0            ; 0            ; 145       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 108          ; 4            ; 145          ; 145          ; 0         ; 4            ; 145          ; 0         ; 0         ; 145          ; 17           ; 145          ; 145          ; 99           ; 145          ; 17           ; 99           ; 145          ; 145          ; 132          ; 17           ; 145          ; 145          ; 145          ; 145          ; 145          ; 0         ; 145          ; 145          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+------------------------------+------------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)         ; Delay Added in ns ;
+------------------------------+------------------------------+-------------------+
; MAX10_CLK1_50                ; MAX10_CLK1_50                ; 7.2               ;
; u0|sdram_pll|sd1|pll7|clk[0] ; u0|sdram_pll|sd1|pll7|clk[0] ; 4.9               ;
+------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                                                                                                  ; 0.345             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                                                                                                  ; 0.345             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                                                                                                  ; 0.345             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                                                                                                  ; 0.345             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                                                                                                  ; 0.345             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_r:the_lab71soc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                                                                                                  ; 0.345             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][91]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][91]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][88]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][88]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][90]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][90]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][90]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][90]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][49]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][49]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][56]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][56]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][56]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][56]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][19]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][19]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][19]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][67]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][67]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][67]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][67]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][55]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][55]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][58]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][58]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][58]                                                                                                                                                                                                                                              ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][58]                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|writedata[11]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.153             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[11]                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.153             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access                                                                                                     ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.153             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[15]                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.152             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|writedata[15]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.152             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                        ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[3]                                                                                                                                                                                                                                                                                                ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                        ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[1]                                                                                                                                                                                                                                                                                                ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                        ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[2]                                                                                                                                                                                                                                                                                                ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                        ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[4]                                                                                                                                                                                                                                                                                                ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                        ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[5]                                                                                                                                                                                                                                                                                                ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[15]                                                                                                                                                                                                                                                                                               ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                        ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[0]                                                                                                                                                                                                                                                                                                ; 0.134             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|data_reg[14]                                                                                                                                                                                                                                                                                               ; 0.134             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[7]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[7]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[0]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[1]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[1]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[2]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[2]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[3]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[3]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[4]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[4]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[5]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[5]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|tx_holding_reg[6]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|shift_reg[6]                                                                                                                                                                                                                                                                                                                                                                              ; 0.096             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.095             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.095             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.095             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.095             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                           ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                       ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                       ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|lab71soc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                   ; 0.093             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|writedata[10]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.089             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[10]                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.089             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|writedata[26]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.089             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[26]                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.089             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                          ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_compare_op[1]                                                                                                                                                                                                                                                                                                                               ; 0.089             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|writedata[13]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.088             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[13]                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.088             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|writedata[19]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.088             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[19]                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.088             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|ien_AF                                                                                                                                                                                                                                                                                                                ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                          ; 0.088             ;
; lab71soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[4]                                                                                                                                                                                                                                                                      ; lab71soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                              ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[1]  ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[1]                                                                                                                                                          ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[2]  ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[2]                                                                                                                                                          ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[9]  ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[9]                                                                                                                                                          ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[10] ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[10]                                                                                                                                                         ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[11] ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[11]                                                                                                                                                         ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab71soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab71soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[12] ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[12]                                                                                                                                                         ; 0.087             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                  ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_control_rd_data[0]                                                                                                                                                                                                                                                                                                                          ; 0.086             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                  ; 0.080             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                  ; 0.080             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                           ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                  ; 0.078             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|byteenable[1]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a15~porta_bytena_reg0 ; 0.077             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|byteenable[2]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_bytena_reg0 ; 0.077             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|byteenable[3]                                                                                                                                                                                         ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab71soc_nios2_gen2_0_cpu_nios2_ocimem|lab71soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab71soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a25~porta_bytena_reg0 ; 0.077             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                     ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                  ; 0.071             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                     ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                  ; 0.071             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                     ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                  ; 0.070             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                     ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                  ; 0.061             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[1]                                                                                                                                                                                                                                                                   ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a19~porta_address_reg0                                                                                                                                                          ; 0.051             ;
; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[3]                                                                                                                                                                                                                                                                   ; lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_register_bank_b_module:lab71soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                          ; 0.051             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|rx_holding_reg[3]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|data_to_cpu[3]                                                                                                                                                                                                                                                                                                                                                                            ; 0.049             ;
; lab71soc:u0|lab71soc_spi_0:spi_0|rx_holding_reg[4]                                                                                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_spi_0:spi_0|data_to_cpu[4]                                                                                                                                                                                                                                                                                                                                                                            ; 0.049             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|ien_AE                                                                                                                                                                                                                                                                                                                ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                          ; 0.049             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                                                         ; 0.047             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                         ; 0.047             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                         ; 0.047             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                                                         ; 0.047             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                                                         ; 0.047             ;
; lab71soc:u0|lab71soc_sdram:sdram|i_state.111                                                                                                                                                                                                                                                                                                                   ; lab71soc:u0|lab71soc_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                                                                                ; 0.046             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                             ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                                                         ; 0.046             ;
; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                     ; lab71soc:u0|lab71soc_jtag_uart:jtag_uart|lab71soc_jtag_uart_scfifo_w:the_lab71soc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                  ; 0.040             ;
; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                                                                                                                                ; lab71soc:u0|lab71soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                                 ; 0.040             ;
; lab71soc:u0|lab71soc_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                   ; lab71soc:u0|lab71soc_sdram:sdram|i_next.111                                                                                                                                                                                                                                                                                                                                                                                ; 0.039             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "Lab7_1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|pll7" as MAX 10 PLL type File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] port File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-1000 ps) for lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] port File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lab7.sdc'
Warning (332174): Ignored filter at lab7.sdc(9): ADC_CLK_10 could not be matched with a port File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 9
Warning (332049): Ignored create_clock at lab7.sdc(9): Argument <targets> is an empty collection File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 9
    Info (332050): create_clock -period "10.0 MHz" [get_ports ADC_CLK_10] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 9
Warning (332174): Ignored filter at lab7.sdc(11): MAX10_CLK2_50 could not be matched with a port File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 11
Warning (332049): Ignored create_clock at lab7.sdc(11): Argument <targets> is an empty collection File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 11
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK2_50] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 11
Warning (332174): Ignored filter at lab7.sdc(17): u0|altpll_0|sd1|pll7|clk[1] could not be matched with a pin File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 17
Warning (332049): Ignored create_generated_clock at lab7.sdc(17): Argument -source is an empty collection File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 17
    Info (332050): create_generated_clock -source [get_pins { u0|altpll_0|sd1|pll7|clk[1] }] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 17
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|sdram_pll|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {u0|sdram_pll|sd1|pll7|clk[0]} {u0|sdram_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|sdram_pll|sd1|pll7|inclk[0]} -phase -18.00 -duty_cycle 50.00 -name {u0|sdram_pll|sd1|pll7|clk[1]} {u0|sdram_pll|sd1|pll7|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at lab7.sdc(48): clk_dram_ext could not be matched with a clock File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 48
Warning (332049): Ignored set_input_delay at lab7.sdc(48): Argument -clock is not an object ID File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 48
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 48
Warning (332049): Ignored set_input_delay at lab7.sdc(49): Argument -clock is not an object ID File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 49
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 49
Warning (332174): Ignored filter at lab7.sdc(53): u0|altpll_0|sd1|pll7|clk[0] could not be matched with a clock File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 53
Warning (332049): Ignored set_multicycle_path at lab7.sdc(52): Argument <from> is an empty collection File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 52
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks { u0|altpll_0|sd1|pll7|clk[0] }] \
                          -setup 2 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 52
Warning (332049): Ignored set_multicycle_path at lab7.sdc(52): Argument <to> is an empty collection File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 52
Warning (332049): Ignored set_output_delay at lab7.sdc(64): Argument -clock is not an object ID File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 64
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 64
Warning (332049): Ignored set_output_delay at lab7.sdc(65): Argument -clock is not an object ID File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 65
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 65
Warning (332049): Ignored set_output_delay at lab7.sdc(66): Argument -clock is not an object ID File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 66
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 66
Warning (332049): Ignored set_output_delay at lab7.sdc(67): Argument -clock is not an object ID File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 67
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sdc Line: 67
Info (332104): Reading SDC File: 'lab71soc/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lab71soc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'lab71soc/synthesis/submodules/lab71soc_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|hc[0] is being clocked by lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 u0|sdram_pll|sd1|pll7|clk[0]
    Info (332111):   20.000 u0|sdram_pll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/VGA_controller.sv Line: 57
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv  File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/VGA_controller.sv Line: 57
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab71soc:u0|vga_text_avl_interface:vga_text_mode_controller_0|vga_controller:vga_controller_71|clkdiv~0 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/VGA_controller.sv Line: 57
Info (176353): Automatically promoted node lab71soc:u0|altera_reset_controller:rst_controller|r_sync_rst  File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab71soc:u0|altera_reset_controller:rst_controller|WideOr0~0 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|W_rf_wren File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node lab71soc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram:sdram|active_rnw~2 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram.v Line: 215
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram:sdram|active_cs_n~0 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram.v Line: 212
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram:sdram|active_cs_n~1 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram.v Line: 212
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram:sdram|i_refs[0] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram.v Line: 356
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram:sdram|i_refs[2] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram.v Line: 356
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram:sdram|i_refs[1] File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram.v Line: 356
Info (176353): Automatically promoted node lab71soc:u0|lab71soc_nios2_gen2_0:nios2_gen2_0|lab71soc_nios2_gen2_0_cpu:cpu|lab71soc_nios2_gen2_0_cpu_nios2_oci:the_lab71soc_nios2_gen2_0_cpu_nios2_oci|lab71soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab71soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest  File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_nios2_gen2_0_cpu.v Line: 186
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lab71soc:u0|lab71soc_sdram_pll:sdram_pll|prev_reset  File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 274
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lab71soc:u0|lab71soc_sdram_pll:sdram_pll|readdata[0]~1 File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 258
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15064): PLL "lab71soc:u0|lab71soc_sdram_pll:sdram_pll|lab71soc_sdram_pll_altpll_vg92:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab71soc/synthesis/submodules/lab71soc_sdram_pll.v Line: 150
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MAX10_CLK2_50" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:22
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:36
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 40% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 73% of the available device resources in the region that extends from location X11_Y22 to location X21_Y32
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:03:00
Info (11888): Total time spent on timing analysis during the Fitter is 33.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:33
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 17 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[6] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[7] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[10] has a permanently enabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[11] has a permanently enabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_IO[13] has a permanently enabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 57
    Info (169065): Pin ARDUINO_RESET_N has a permanently enabled output enable File: D:/University/Y3/ECE385/Lab7/Modules_Week1/lab7.sv Line: 60
Info (144001): Generated suppressed messages file D:/University/Y3/ECE385/Lab7/Modules_Week1/output_files/Lab7_1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 70 warnings
    Info: Peak virtual memory: 6298 megabytes
    Info: Processing ended: Mon Apr 17 18:31:39 2023
    Info: Elapsed time: 00:06:08
    Info: Total CPU time (on all processors): 00:13:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/University/Y3/ECE385/Lab7/Modules_Week1/output_files/Lab7_1.fit.smsg.


