{
    "verilog" : {
        "name" : "TTLController",
        "top": "TTLController.sv",
        "files" : [
            "TTLController/AXI2COM.sv",
            "TTLController/TTLController.sv"
        ]
    }
}