// Verilog netlist generated by RFSiP netlister
// Cadence Design Systems, Inc.

module INV_5bit (
VDD,GND,Vin0,Vin1,Vin2,Vin3,Vin4,Vout0,Vout1,Vout2,Vout3,Vout4,S );
input  VDD;
input  GND;
input  Vin0;
input  Vin1;
input  Vin2;
input  Vin3;
input  Vin4;
output  Vout0;
output  Vout1;
output  Vout2;
output  Vout3;
output  Vout4;
input  S;
wire Vout2;
wire VDD;
wire Vin0;
wire Vin4;
wire Vin1;
wire S;
wire Vout1;
wire Vout0;
wire Vin3;
wire Vout4;
wire Vin2;
wire Vout3;
wire GND;

XOR    
 I9  ( .VDD( VDD ), .A( Vin4 ), .B( S ), .OUT( Vout4 ), .GND( GND ) );

XOR    
 I8  ( .VDD( VDD ), .A( Vin3 ), .B( S ), .OUT( Vout3 ), .GND( GND ) );

XOR    
 I7  ( .VDD( VDD ), .A( Vin2 ), .B( S ), .OUT( Vout2 ), .GND( GND ) );

XOR    
 I6  ( .VDD( VDD ), .A( Vin1 ), .B( S ), .OUT( Vout1 ), .GND( GND ) );

XOR    
 I5  ( .VDD( VDD ), .A( Vin0 ), .B( S ), .OUT( Vout0 ), .GND( GND ) );

endmodule

