Midterm Project

這次的 Midterm Project 讓我把之前幾次作業學到的技術全部串起來，算是一次完整的整合練習。從 Maze Router 演算法的實作，到 AXI4 存取 DRAM，再到 FSM 控制與 SRAM 暫存，每個環節都互相影響。

在技術上，我最深刻的體會是記憶體管理的重要性。為了控制面積，我選擇用 SRAM 暫存資料，這不僅減少 DRAM 讀寫次數，也讓整個設計更有效率。AXI4 的操作也讓我更熟悉同步與 timing 的設計思路，每個 cycle 的資料流都必須仔細考慮。

另外，將演算法、電路架構與記憶體設計整合起來，也讓我理解了延遲、面積與功能之間的平衡。以前各自練習的 RTL、FSM 或路由算法，看似分離，但實際上必須在一個完整系統裡協同運作。透過這次作業，我不僅加深對 Maze Router 的理解，也真正體驗到 IC backend 設計中「全流程整合」的實務感。

整體而言，這次作業給我的收穫是全面性的：從演算法實作、電路控制、資料暫存，到系統整合與效能考量，每一環都能實際操作並看到效果，對我的 IC 設計能力幫助很大。