## 3.5 3D STACKED DRAM 3D堆叠DRAM
### 3.5.1 TSV TECHNOLOGY AND HETEROGENEOUS INTEGRATION TSV技术和异构集成
如前所述，由于需要更高的纵横比（即光刻和蚀刻要求）以及更高介电常数（同时保持漏电流较低），DRAM在二维尺寸上面临着根本性的挑战。因此，有必要寻求一种替代方法，以在系统级别上提高DRAM的性能。一种有前途的方法是通过将多个二维DRAM芯片堆叠起来，进一步增加集成密度，并可能提高I/O带宽。实现这种多芯片三维集成的技术是"穿硅通孔"（TSV）。**TSV能够在经过几十微米薄化的硅晶片（或芯片）中制造出一个金属导电通孔，用于连接正面互连和背面互连。** 
图3.26显示了TSV的典型制造过程流程：（1）在硅中刻蚀深沟；（2）沉积隔离介电层覆盖沟槽；（3）沉积铜扩散屏障和粘附层覆盖沟槽；（4）电镀铜填充沟槽；（5）通过化学机械抛光（CMP）对硅表面进行平坦化，去除残留的铜；（6）通过研磨来缩小晶圆/芯片的厚度。
图3.26(b)总结了典型的TSV参数。一般来说，TSV间距范围为10μm-50μm；TSV直径范围为5μm-25μm；TSV纵横比范围为5-20；TSV电阻范围为0.01Ω-0.1Ω；TSV电容范围为50fF-500fF。
![[support/img/Pasted image 20240612101336.png|362]]随着TSV技术的最新进展，2.5D和3D异质集成已成为先进封装DRAM的主流技术。图3.27(a)显示了一个<u>2.5D异质集成的示例：芯片1（例如逻辑处理器）和芯片2（例如DRAM芯片）被镶嵌在硅中间层上（某种水平互连可以连接芯片1和芯片2）</u>。然后，在*硅中间层中建立TSV*，以便允许外部I/O和电源信号通过硅中间层从封装基板路由。==这种2.5D集成功能推广到所谓的“芯片组”集成，将各种功能叠加的DRAM芯片叠放在逻辑基础芯片上==。图3.27(c)展示了下一代3D异质集成的示例，即混合键合。混合键合是一种无凸点键合，<u>铜垫直接键合在一起。因此，垫片间距（或TSV间距）可以缩小至几微米。</u>未来，具有纳米TSV的混合键合旨在实现亚微米间距，这在最近的研究中已经证明是可行的[3]。间距缩放可以实现芯片之间更高的连接性，并获得更大的带宽。![[support/img/Pasted image 20240612102528.png|454]]
### 3.5.2 HBM
<u>高带宽内存（HBM）是一种使用TSV和微凸点的3D堆叠DRAM系统。</u>HBM为提升DRAM性能提供了超越传统2D缩放的潜在解决方案。图3.28(a)展示了一个使用2.5D集成将3D HBM堆叠与GPU相连接的高性能计算平台的示意图。多个DRAM芯片通过TSV和微凸点垂直堆叠在一个作为内存控制器的逻辑基础芯片上。逻辑基础芯片通过位于封装基板上的硅中介层与GPU进行水平通信。图3.28(b)展示了HBM芯片的顶视图。TSV阵列位于芯片的中间。
![[support/img/Pasted image 20240612103041.png|500]]

HBM具有吸引力的不仅是更高的集成密度（在相同2D尺寸上的多个芯片），<u>还有其能够提供的宽I/O接口</u>。如前所述，DDR/LPDDR通常具有64位宽的I/O接口，而GDDR通常具有32位宽的I/O接口。而现在，<u>HBM提供了1024位宽的I/O接口。即使运行在较慢的I/O时钟频率下，意味着每个引脚的接口速度（Gbps）较低，HBM仍然能够在系统层面提供显著更高的带宽（GB/s）</u>。表3.1总结了HBM接口协议标准的演变及其与LPDDR和GDDR对应版本的比较。截至2020年，HBM已经经历了三代（HBM、HBM2和HBM2E）。每个DRAM芯片的容量从2 Gb增加到16 Gb，堆叠中的DRAM芯片数量从4个增加到8个；因此，总容量从1 GB增加到16 GB。系统带宽从128 GB/s增加到410 GB/s。相比之下，LPDDR5和GDDR6提供的系统带宽分别为37.5 GB/s和56 GB/s。
![[support/img/Pasted image 20240612103151.png|454]]
图3.29展示了使用GDDR5的平台和使用HBM的平台在系统级别性能上的比较。HBM平台不仅减少了封装面积（形状因子）75%，还将带宽提升了3.6倍。这些具有不同接口的不同DRAM选项针对不同的应用领域。DDR系列旨在低成本的个人电脑。LPDDR系列旨在低功耗的移动平台。GDDR系列旨在GPU和汽车电子。而HBM系列则针对高性能计算，包括GPU和用于AI工作负载的加速器网络。
![[support/img/Pasted image 20240612103308.png|523]]
## 3.6 EMBEDDED DRAM
### 3.6.1 1T1C EDRAM
嵌入式DRAM（eDRAM）是一种集成在逻辑工艺芯片上的DRAM变体，主要用于超大容量（100 MB至1 GB）的最后一级缓存。与采用独立制造工艺的独立DRAM不同，eDRAM完全兼容逻辑工艺。在单元面积（或容量）和访问速度方面，eDRAM位于SRAM和独立DRAM之间。如前所述，SRAM的典型单元面积范围为150 F²到300 F²，而独立DRAM的典型单元面积为6 F²，而eDRAM的典型单元面积范围为30 F²到90 F²。SRAM可以在1纳秒内访问，独立DRAM可以在几十纳秒内访问（行周期时间），而eDRAM可以在几纳秒内访问。然而，eDRAM的一个显著缺点是由于逻辑工艺中单元访问晶体管的漏电流增加，其保持时间减少到100微秒。

基于1T1C的eDRAM由两家主要公司开发。第一家公司是IBM（及其代工伙伴Globalfoundries）。IBM已经在多代高性能计算的POWER系列处理器中使用eDRAM。IBM使用SOI技术进行逻辑工艺，并使用深沟槽电容器来实现eDRAM。在这种情况下，首先制造eDRAM单元，然后处理逻辑晶体管。图3.30显示了IBM的eDRAM从65纳米到14纳米的缩放趋势，这个趋势趋于放缓，如果按技术节点归一化，则会导致较大的单元面积（以F²表示）。2014年推出的Power 8处理器在22纳米平面SOI平台上配备了96 MB的eDRAM L3缓存[4]。2017年推出的Power 9处理器在14纳米FinFET SOI平台上配备了120 MB的eDRAM L3缓存[5]。

第二家公司是英特尔（Intel），他们在2014年开发了22纳米FinFET体平台的eDRAM[6, 7]，如图3.31所示。与IBM不同，英特尔的方法是使用具有约8的适中纵横比的堆叠电容器。尽管研究结果看起来很有前景，但英特尔还没有推出任何使用eDRAM的商业产品。
![[support/img/Pasted image 20240612120644.png|454]]
![[support/img/Pasted image 20240612120712.png|523]]
### 3.6.2 CAPACITOR-LESS EDRAM
已经提出了无电容的替代设计来构建eDRAM。去掉单元电容有助于缩小位单元面积。一种可行的设计是基于SOI技术的1-晶体管浮体单元，如图3.32所示。通过施加负的栅极-漏极电压，GIDL效应（栅极诱导漏极泄漏）会由于带间隧穿效应产生电子/空穴对。当电子被收集到漏极时，空穴则应该沉入体晶体管中。然而，SOI晶体管没有体端子，由于基底中的埋氧化物（BOX）层的存在，体实际上是浮动的。因此，空穴积累在浮体中，这有效地降低了源极到沟道的势垒，从而导致更高的漏极电流。换句话说，如果浮体中有空穴积累，阈值电压会降低。图3.32还显示了两种状态下的ID-VG传输曲线（“1”为空穴积累，“0”为无空穴积累）。读取过程是通过测量漏极电流差异进行的，这是一个非破坏性的过程。然而，空穴的积累并不是永久的，因为它们可能会与体中的少数载流子重新结合。因此，仍然需要刷新操作。需要先进的带隙工程来提升基于浮体的eDRAM。另一种可行的设计是使用2T增益单元，如图3.33(a)所示。一个位单元中有两个晶体管：读取晶体管和写入晶体管。读取晶体管的栅极电容器成为存储节点，可以通过写入晶体管充电或放电。栅极电容器上存储的电子可以抑制读取晶体管的沟道电流，因为它等效地增加了阈值电压。栅极上的少量电荷可以通过传导放大产生显著的沟道电流变化。然而，栅极电容器的电容有限，因此不能长时间保持电荷（如果使用硅逻辑工艺实现，通常不超过1毫秒）。因此，写入晶体管应具有超低漏电流。用于写入晶体管的一个有前途的候选器件是基于半导体氧化物通道的晶体管，由于其宽带隙，可以提供超低的关态电流密度（<1 fA/um）。最近在In-Ga-Zn-Oxide (IGZO) [10]和In-W-Oxide (IWO) [11]方面取得了重要进展，这些基于氧化物通道的晶体管可以在BEOL上部署在逻辑晶体管之上，因此在3D折叠布局中没有显著的面积惩罚。图3.33(b)总结了代表性的2T增益单元设计，突出了使用氧化物通道时写入晶体管通道的保持能力的数量级改进。值得注意的是，在读取晶体管的通道方面，硅仍然是首选，因为在电子迁移率方面，硅仍然比氧化物提高了5到10倍。虽然由于工艺复杂性和制造成本等问题，eDRAM技术在今天的处理器技术中并不广泛使用，但人们对开发下一代的eDRAM非常感兴趣，以满足日益增长的对更大内置存储器的需求，特别是数据密集型人工智能应用的硬件加速器。
![[support/img/Pasted image 20240612120953.png|454]]
![[support/img/Pasted image 20240612121006.png|408]]
## 4.3
### 4.3.1 NOR Array
NOR闪存是常用的闪存阵列架构之一。NOR闪存芯片由多个存储区组成。例如，一个64 MB的存储区被分成1024个块，每个块为64 KB。然后，一个块包含16个扇区，每个扇区为4 KB。图4.12显示了一个NOR闪存扇区的示意图，其中字线（WLs）水平连接控制栅极，而位线（BLs）垂直连接浮动栅晶体管的漏极，浮动栅晶体管的源极通过公共源相连。通常，一条字线称为一页。在本例中，有128页，每页有32字节（即256条位线），如果一个浮动栅晶体管存储1位数据。本质上，一个扇区内的所有浮动栅晶体管都是并联的。这相当于CMOS逻辑中的NOR门的下拉网络，因此这种类型的阵列被称为NOR闪存。

NOR闪存通常可以精确到单个位进行编程。然而，与所有闪存一样，NOR闪存是以大块“清除”的。通常，一个块是一次操作中可以擦除（或闪存）的最大字节组，而扇区是一次操作中可以擦除（或闪存）的最小字节组。

图4.13展示了NOR Flash的位线（BL）横截面视图和单元布局的顶视图。为了实现紧凑的布局，通常两个相邻的浮动栅晶体管共享一个BL接触柱。源极线在硅基片上连接在一起，因为源极是重掺杂的。布局的顶视图显示了一个10 F^2的单元区域。BL间距最小为2 F（1 F用于导线，1 F用于隔离）。接触栅极间距（CPP）设计为5 F（每个接触柱各占1/2 F，每个间隔层占1 F，栅长度占2 F）。这里，栅长度并未采用最小长度，以承受较高的漏极电压，因为NOR Flash编程使用的是热电子注入（CHE）机制。

图4.14展示了NOR Flash的偏置方案，包括（a）擦除，（b）编程，和（c）读取操作。擦除可以通过源极F-N隧穿或通道F-N隧穿机制完成。共享同一源极线（或同一基片）的一个扇区（或多个扇区）可以同时被擦除。例如，在擦除过程中，共用源极施加12 V的高电压，而所有控制栅极接地。电子通过源极F-N隧穿从浮动栅中被排出。典型的擦除时间大约在100 μs到1 ms之间。编程通过热电子注入（CHE）机制完成，可以在单个位级别进行。例如，在编程过程中，控制栅极（选中的字线）施加12 V的高电压，漏极（选中的位线）施加6 V的较大电压，而源极接地。当一个较大的漏极电流（约几百微安）流过时，一小部分热电子会注入浮动栅进行编程。在这种情况下，只有选中的单元A会被编程。单元B和单元C则是半选中的，分别只有栅极或漏极施加了高电压。理想情况下，它们不会被编程，但它们可能会受到编程干扰（即门限电压V_T值的轻微变化）。这是因为在单元B中电子可能会从通道隧穿到浮动栅下的高字线电压，而在单元C中电子可能会从浮动栅隧穿到漏极下的较大漏极电压。单元D则在所有端子上都施加了零电压，因此未被选中。典型的编程时间大约为几十微秒。读取操作在单个位（或字节）级别进行。例如，在读取过程中，控制栅极（选中的字线）施加5 V的中等电压，漏极（选中的位线）施加1 V的小电压，而源极接地。如果单元A存储“0”（即编程状态，例如V_T_H=5 V），3 V的读取电压无法打开通道，因此漏极电流可以忽略不计。如果单元A存储“1”（即擦除状态，例如V_T_L=1 V），3 V的读取电压可以打开通道，因此漏极电流是可检测的（即位线电压放电并由感应放大器检测）。典型的读取时间可以非常快，大约为50 ns。