<?xml version="1.0"?>
<Compat Version="1" Minor="4">
	<CompatParts>
	</CompatParts>
	<ConfigModes>
	</ConfigModes>
	<PortProps>
		<Port Name="flash_data[15]"/>
		<Port Name="flash_data[14]"/>
		<Port Name="flash_data[13]"/>
		<Port Name="flash_data[12]"/>
		<Port Name="flash_data[11]"/>
		<Port Name="flash_data[10]"/>
		<Port Name="flash_data[9]"/>
		<Port Name="flash_data[8]"/>
		<Port Name="flash_data[7]"/>
		<Port Name="flash_data[6]"/>
		<Port Name="flash_data[5]"/>
		<Port Name="flash_data[4]"/>
		<Port Name="flash_data[3]"/>
		<Port Name="flash_data[2]"/>
		<Port Name="flash_data[1]"/>
		<Port Name="flash_data[0]"/>
		<Port Name="ram1_data[15]"/>
		<Port Name="ram1_data[14]"/>
		<Port Name="ram1_data[13]"/>
		<Port Name="ram1_data[12]"/>
		<Port Name="ram1_data[11]"/>
		<Port Name="ram1_data[10]"/>
		<Port Name="ram1_data[9]"/>
		<Port Name="ram1_data[8]"/>
		<Port Name="ram1_data[7]"/>
		<Port Name="ram1_data[6]"/>
		<Port Name="ram1_data[5]"/>
		<Port Name="ram1_data[4]"/>
		<Port Name="ram1_data[3]"/>
		<Port Name="ram1_data[2]"/>
		<Port Name="ram1_data[1]"/>
		<Port Name="ram1_data[0]"/>
		<Port Name="ram2_data[15]"/>
		<Port Name="ram2_data[14]"/>
		<Port Name="ram2_data[13]"/>
		<Port Name="ram2_data[12]"/>
		<Port Name="ram2_data[11]"/>
		<Port Name="ram2_data[10]"/>
		<Port Name="ram2_data[9]"/>
		<Port Name="ram2_data[8]"/>
		<Port Name="ram2_data[7]"/>
		<Port Name="ram2_data[6]"/>
		<Port Name="ram2_data[5]"/>
		<Port Name="ram2_data[4]"/>
		<Port Name="ram2_data[3]"/>
		<Port Name="ram2_data[2]"/>
		<Port Name="ram2_data[1]"/>
		<Port Name="ram2_data[0]"/>
		<Port Name="seg7_out_1[6]"/>
		<Port Name="seg7_out_1[5]"/>
		<Port Name="seg7_out_1[4]"/>
		<Port Name="seg7_out_1[3]"/>
		<Port Name="seg7_out_1[2]"/>
		<Port Name="seg7_out_1[1]"/>
		<Port Name="seg7_out_1[0]"/>
		<Port Name="seg7_out_2[6]"/>
		<Port Name="seg7_out_2[5]"/>
		<Port Name="seg7_out_2[4]"/>
		<Port Name="seg7_out_2[3]"/>
		<Port Name="seg7_out_2[2]"/>
		<Port Name="seg7_out_2[1]"/>
		<Port Name="seg7_out_2[0]"/>
		<Port Name="flash_addr[22]"/>
		<Port Name="flash_addr[21]"/>
		<Port Name="flash_addr[20]"/>
		<Port Name="flash_addr[19]"/>
		<Port Name="flash_addr[18]"/>
		<Port Name="flash_addr[17]"/>
		<Port Name="flash_addr[16]"/>
		<Port Name="flash_addr[15]"/>
		<Port Name="flash_addr[14]"/>
		<Port Name="flash_addr[13]"/>
		<Port Name="flash_addr[12]"/>
		<Port Name="flash_addr[11]"/>
		<Port Name="flash_addr[10]"/>
		<Port Name="flash_addr[9]"/>
		<Port Name="flash_addr[8]"/>
		<Port Name="flash_addr[7]"/>
		<Port Name="flash_addr[6]"/>
		<Port Name="flash_addr[5]"/>
		<Port Name="flash_addr[4]"/>
		<Port Name="flash_addr[3]"/>
		<Port Name="flash_addr[2]"/>
		<Port Name="flash_addr[1]"/>
		<Port Name="flash_addr[0]"/>
		<Port Name="LEDS[15]"/>
		<Port Name="LEDS[14]"/>
		<Port Name="LEDS[13]"/>
		<Port Name="LEDS[12]"/>
		<Port Name="LEDS[11]"/>
		<Port Name="LEDS[10]"/>
		<Port Name="LEDS[9]"/>
		<Port Name="LEDS[8]"/>
		<Port Name="LEDS[7]"/>
		<Port Name="LEDS[6]"/>
		<Port Name="LEDS[5]"/>
		<Port Name="LEDS[4]"/>
		<Port Name="LEDS[3]"/>
		<Port Name="LEDS[2]"/>
		<Port Name="LEDS[1]"/>
		<Port Name="LEDS[0]"/>
		<Port Name="ram1_addr[17]"/>
		<Port Name="ram1_addr[16]"/>
		<Port Name="ram1_addr[15]"/>
		<Port Name="ram1_addr[14]"/>
		<Port Name="ram1_addr[13]"/>
		<Port Name="ram1_addr[12]"/>
		<Port Name="ram1_addr[11]"/>
		<Port Name="ram1_addr[10]"/>
		<Port Name="ram1_addr[9]"/>
		<Port Name="ram1_addr[8]"/>
		<Port Name="ram1_addr[7]"/>
		<Port Name="ram1_addr[6]"/>
		<Port Name="ram1_addr[5]"/>
		<Port Name="ram1_addr[4]"/>
		<Port Name="ram1_addr[3]"/>
		<Port Name="ram1_addr[2]"/>
		<Port Name="ram1_addr[1]"/>
		<Port Name="ram1_addr[0]"/>
		<Port Name="ram2_addr[17]"/>
		<Port Name="ram2_addr[16]"/>
		<Port Name="ram2_addr[15]"/>
		<Port Name="ram2_addr[14]"/>
		<Port Name="ram2_addr[13]"/>
		<Port Name="ram2_addr[12]"/>
		<Port Name="ram2_addr[11]"/>
		<Port Name="ram2_addr[10]"/>
		<Port Name="ram2_addr[9]"/>
		<Port Name="ram2_addr[8]"/>
		<Port Name="ram2_addr[7]"/>
		<Port Name="ram2_addr[6]"/>
		<Port Name="ram2_addr[5]"/>
		<Port Name="ram2_addr[4]"/>
		<Port Name="ram2_addr[3]"/>
		<Port Name="ram2_addr[2]"/>
		<Port Name="ram2_addr[1]"/>
		<Port Name="ram2_addr[0]"/>
		<Port Name="switches[0]"/>
		<Port Name="switches[1]"/>
		<Port Name="switches[2]"/>
		<Port Name="switches[3]"/>
		<Port Name="switches[4]"/>
		<Port Name="switches[5]"/>
		<Port Name="switches[6]"/>
		<Port Name="switches[7]"/>
		<Port Name="switches[8]"/>
		<Port Name="switches[9]"/>
		<Port Name="switches[10]"/>
		<Port Name="switches[11]"/>
		<Port Name="switches[12]"/>
		<Port Name="switches[13]"/>
		<Port Name="switches[14]"/>
		<Port Name="ram1_rw"/>
		<Port Name="flash_rp"/>
		<Port Name="flash_we"/>
		<Port Name="reset"/>
		<Port Name="rom_switch"/>
		<Port Name="ram2_en"/>
		<Port Name="data_ready"/>
		<Port Name="flash_ce1"/>
		<Port Name="flash_vpen"/>
		<Port Name="flash_ce2"/>
		<Port Name="std_clk"/>
		<Port Name="tbre"/>
		<Port Name="ram2_oe"/>
		<Port Name="flash_ce"/>
		<Port Name="tsre"/>
		<Port Name="ram1_en"/>
		<Port Name="ram2_rw"/>
		<Port Name="rdn"/>
		<Port Name="wrn"/>
		<Port Name="ram1_oe"/>
		<Port Name="flash_byte"/>
		<Port Name="flash_oe"/>
		<Port Name="flash_sts"/>
	</PortProps>
</Compat>

