<?xml version="1.0" encoding="UTF-8"?><!DOCTYPE PatentDocumentAndRelated  SYSTEM '/DTDS/ExternalStandards/ipphdb-entities.dtd' []><business:PatentDocumentAndRelated xmlns:base="http://www.sipo.gov.cn/XMLSchema/base" xmlns:business="http://www.sipo.gov.cn/XMLSchema/business" xmlns:m="http://www.w3.org/1998/Math/MathML" xmlns:tbl="http://oasis-open.org/specs/soextblx" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.sipo.gov.cn/XMLSchema/business /DTDS/PatentDocument/Elements/OtherElements.xsd" xsdVersion="V2.2.1" file="JP102015000220599JP00020161272700AFULJA20160711JP006.XML" dateProduced="20160812" status="C" lang="ja" country="JP" docNumber="2016127270" kind="A" datePublication="20160711">
  <business:BibliographicData lang="ja" country="JP">
    <business:PublicationReference dataFormat="standard" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2016127270</base:DocNumber>
        <base:Kind>A</base:Kind>
        <base:Date>20160711</base:Date>
      </base:DocumentID>
    </business:PublicationReference>
    <business:PublicationReference dataFormat="original" sourceDB="JP" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2016127270</base:DocNumber>
        <base:Kind>A</base:Kind>
        <base:Date>20160711</base:Date>
      </base:DocumentID>
    </business:PublicationReference>
    <business:PlainLanguageDesignation lang="ja">公開特許公報(A)</business:PlainLanguageDesignation>
    <business:ApplicationReference applType="10" dataFormat="standard" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>102015000220599</base:DocNumber>
        <base:Date>20151110</base:Date>
      </base:DocumentID>
    </business:ApplicationReference>
    <business:ApplicationReference applType="10" dataFormat="original" sequence="1" sourceDB="JP">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2015220599</base:DocNumber>
        <base:Date>20151110</base:Date>
      </base:DocumentID>
    </business:ApplicationReference>
    <business:PriorityDetails>
      <business:Priority kind="international" dataFormat="standard" sequence="1">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>002014000097724</base:DocNumber>
        <base:Date>20141230</base:Date>
      </business:Priority>
      <business:Priority kind="international" dataFormat="standard" sequence="2">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>102015000926709</base:DocNumber>
        <base:Date>20151029</base:Date>
      </business:Priority>
      <business:Priority kind="international" dataFormat="original" sourceDB="JP" sequence="1">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>62/097,724</base:DocNumber>
        <base:Date>20141230</base:Date>
      </business:Priority>
      <business:Priority kind="international" dataFormat="original" sourceDB="JP" sequence="2">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>14/926,709</base:DocNumber>
        <base:Date>20151029</base:Date>
      </business:Priority>
    </business:PriorityDetails>
    <business:ClassificationIPCRDetails>
      <business:ClassificationIPCR sequence="1">
        <business:IPCVersionDate>20060101</business:IPCVersionDate>
        <business:ClassificationLevel>A</business:ClassificationLevel>
        <business:Section>H</business:Section>
        <business:MainClass>01</business:MainClass>
        <business:Subclass>L</business:Subclass>
        <business:MainGroup>23</business:MainGroup>
        <business:Subgroup>12</business:Subgroup>
        <business:SymbolPosition>F</business:SymbolPosition>
        <business:ClassificationValue>I</business:ClassificationValue>
        <base:ActionDate>
          <base:Date>20160613</base:Date>
        </base:ActionDate>
        <business:GeneratingOffice>
          <base:WIPOST3Code>JP</base:WIPOST3Code>
        </business:GeneratingOffice>
        <business:ClassificationStatus>B</business:ClassificationStatus>
        <business:ClassificationDataSource>H</business:ClassificationDataSource>
        <base:Text>H01L  23/12        20060101AFI20160613BHJP        </base:Text>
      </business:ClassificationIPCR>
    </business:ClassificationIPCRDetails>
    <business:JPClassification>
      <business:FI type="main">H01L23/12 501</business:FI>
    </business:JPClassification>
    <business:InventionTitle lang="ja" dataFormat="original" sourceDB="JP">用于生产集成电路封装的方法和由此生产的设备</business:InventionTitle>
    <business:Parties>
      <business:ApplicantDetails>
        <business:Applicant sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>ピー・エム・シー－シエラ  ユーエス，インコーポレーテッド</base:Name>
            <base:RegisteredNumber>515312737</base:RegisteredNumber>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>アメリカ合衆国，94089  カリフォルニア，サニーベール，ボルドー  ドライブ  1380</base:Text>
            </base:Address>
          </base:AddressBook>
          <base:AddressBook lang="en">
            <base:Name>PMC－SIERRA  US，INC.</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>1380  Bordeaux  Drive，Sunnyvale，California  94089，U.S.A.</base:Text>
            </base:Address>
          </base:AddressBook>
          <business:OrganizationCode createDate="00000000" creator="00">0000000000</business:OrganizationCode>
        </business:Applicant>
      </business:ApplicantDetails>
      <business:InventorDetails>
        <business:Inventor sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>プラステラー，ジョン</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>カナダ国，V3C  6R4，ブリティッシュ  コロンビア，ポート  コキットラム，アーグ  ストリート  5－2281</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
      </business:InventorDetails>
      <business:AgentDetails>
        <business:CustomerNumber>00000</business:CustomerNumber>
        <business:Agent sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>特許業務法人酒井国際特許事務所</base:Name>
            <base:RegisteredNumber>110002147</base:RegisteredNumber>
          </base:AddressBook>
        </business:Agent>
      </business:AgentDetails>
    </business:Parties>
    <business:SpecificBibliographicData>
      <business:OriginalKindCode>A</business:OriginalKindCode>
    </business:SpecificBibliographicData>
    <business:StatisticalInformation>
      <business:ClaimsCount>5</business:ClaimsCount>
      <base:TotalPageCount>20</base:TotalPageCount>
    </business:StatisticalInformation>
  </business:BibliographicData>
  <business:Abstract dataFormat="original" lang="ja" sourceDB="JP">
    <base:Paragraphs>提供了一种在处理器中实现的方法和集成电路封装。 根据一个具体实施,一种生产芯片封装的方法包括在细间距范围内的选定位置处移除焊球,以及在移除的焊球的位置处提供测试焊盘。 在示例性实施方式中,该方法包括接收和修改包装设计。 在一些实现中,集成电路封装中的测试焊盘的阵列被设置在多个同心环形阵列中,其中,测试焊盘的阵列在连接到通孔的焊料球的外部和内部以及连接到通孔的焊料球的内部和相邻处。 在一些实现中,测试焊盘在与PCB的面向封装的表面上的至少一个通孔的位置相对的位置的子集处位于封装的面向PCB的表面上。 测试焊盘保持多个信号引脚并且不干扰通孔。 图4</base:Paragraphs>
    <business:AbstractFigure>
      <base:Figure num="0001">
        <base:Image id="000002" he="96" wi="64" file="2016127270_000002.TIF" imgFormat="TIFF" imgContent="drawing"/>
      </base:Figure>
    </business:AbstractFigure>
  </business:Abstract>
  <business:Description dataFormat="original" sourceDB="JP">
    <business:TechnicalField>
      <base:Paragraphs num="0001">本公开涉及集成电路的制造,包括但不限于制造集成电路封装。</base:Paragraphs>
    </business:TechnicalField>
    <business:BackgroundArt>
      <base:Paragraphs num="0002">半导体装置的制造通常包括将集成电路封装或封装在支撑壳体或封装中的最后阶段。</base:Paragraphs>
      <base:Paragraphs num="0003">在一些实现方式中,诸如用于集成电路的球栅阵列(BGA)表面安装封装,期望提供具有减小的尺寸和减小的BGA节距的集成电路封装。 间距是指焊球之间的相对间距。 焊球可包括信号球、接地球和电力球中的一个或多个。 焊球将集成电路封装连接到印刷电路板(PCB)。</base:Paragraphs>
      <base:Paragraphs num="0004">集成电路封装的改进是期望的。</base:Paragraphs>
    </business:BackgroundArt>
    <business:DrawingsDescription>
      <base:Paragraphs num="0005">现在将参考附图仅通过示例的方式描述本公开的实施例,在附图中：</base:Paragraphs>
      <base:Paragraphs num="0006">
        <base:FigureReference num="1A">图1A、1B和1C分别示出了已知的大间距、中间距和细间距BGA的布局的简化的代表性视图。</base:FigureReference>
        <base:FigureReference num="1B">图1B和图1C分别示出了已知的大间距、中间距和细间距BGA的布局的简化的代表性视图。</base:FigureReference>
        <base:FigureReference num="1C">图1C、图1A、图1B和图1C分别示出了已知的大间距、中间距和细间距BGA的布局的简化的代表性视图。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0007">
        <base:FigureReference num="0002">图0002示出了根据本公开的实施方案的集成电路封装的布局的简化代表性视图。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0008">
        <base:FigureReference num="0003">图0003示出了已知的完全安装的球栅阵列。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0009">
        <base:FigureReference num="0004">图0004示出了根据本公开的实施例的包括球栅阵列的集成电路封装。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0010">
        <base:FigureReference num="0005">图0005是示出根据本公开的实施例的在产生集成电路封装的处理器中实现的方法的流程图。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0011">
        <base:FigureReference num="0006">图0006是根据本公开的实施方案的具有插座的集成电路封装的横截面视图,该插座具有到测试垫位置的测试连接。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0012">
        <base:FigureReference num="0007">图0007是根据本公开的实施例的没有安装连接的功能板上的集成电路封装的连接的横截面视图。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0013">
        <base:FigureReference num="0008">图0008示出了根据本公开的另一个实施方案的包括球阵列的集成电路封装。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0014">
        <base:FigureReference num="0009">图0009示出了根据本公开的另一实施例的包括球阵列的集成电路封装。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0015">
        <base:FigureReference num="0010">图0010示出了根据本公开的另一个实施方案的包括球阵列的集成电路封装。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0016">
        <base:FigureReference num="0011">图0011示出了根据本公开的另一实施例的包括球阵列的集成电路封装。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0017">
        <base:FigureReference num="0012">图0012示出了根据本公开的另一个实施方案的包括球阵列的集成电路封装。</base:FigureReference>
      </base:Paragraphs>
    </business:DrawingsDescription>
    <business:EmbodimentsDescription>
      <base:Paragraphs num="0018">提供了一种在处理器中实现的方法和集成电路封装。 根据某些实施方式,一种生产芯片封装的方法包括在细间距宽度包中的选定位置处移除焊料球,以及在移除的球的位置处提供测试焊盘。 在示例性实施方式中,该方法包括接收和修改包装设计。 在一些实施方式中,集成电路封装中的测试焊盘的阵列设置在多个同心环形阵列中,其中,测试焊盘的阵列在球的外部且相邻并且在球的内部且相邻。 在一些实现方式中,测试垫位于封装的面向PCB的表面上,在与PCB的面向封装的表面上的至少一个通孔相对的移除的球的位置的子集处。 测试焊盘保持多个信号引脚并且不干扰通孔。</base:Paragraphs>
      <base:Paragraphs num="0019">根据本公开的实施例： 提供了一种生产用于连接到印刷电路板的集成电路封装的方法,包括： 该方法包括： 接收相对于具有多个球的位置的网格定义的初始细间距集成电路封装设计； 识别初始设计中的一个或多个移除的位置； 移除位置对应于多个球位置的子集,并且在初始设计中具有分配给它们的焊球； 其中,所述初始设计在一个或多个移除位置处限定相邻的第一焊球和第二焊球之间的初始焊球之间的区域； 其中初始球间区域小于面向通孔的区域,所述方法包括改变初始设计以在一个或多个移除位置中的选定移除位置处插入测试焊盘而不是第二焊球以产生经改变的细间距集成电路封装设计,其中经改变的设计包括基于从选定移除位置移除第二焊球而在第一焊球与相邻的第三焊球之间限定经改变的球间区域,其中经改变的球间区域大于面向通孔的区域且大于初始球间区域。</base:Paragraphs>
      <base:Paragraphs num="0020">在另一实施例中,面向通孔的区域由封装的初始设计中的区域限定,其中当封装连接到印刷电路板时,该区域与位于印刷电路板上的一个或多个通孔的位置相对。</base:Paragraphs>
      <base:Paragraphs num="0021">在进一步的实施例中,初始细间距集成电路封装设计包括完全安装的细间距集成电路封装设计。</base:Paragraphs>
      <base:Paragraphs num="0022">在另一个实施例中,多个球的位置被布置在多个同心环形阵列中,并且至少一个测试垫包括多个测试垫,其中修改集成电路封装以产生修改的集成电路封装设计包括在多个同心环形阵列中产生测试垫阵列,其中测试垫阵列在球的外部并与球相邻并且在球的内部并与球相邻产生,并且其中测试垫阵列包括多个测试垫。</base:Paragraphs>
      <base:Paragraphs num="0023">在进一步的实施例中,外部阵列和内部阵列包括接地球、电力球或信号球。</base:Paragraphs>
      <base:Paragraphs num="0024">在进一步的实施例中,内部阵列包括交替的接地球、电力球和信号球,以增加接地球、电力球和信号球之间的耦合并降低总电感。</base:Paragraphs>
      <base:Paragraphs num="0025">在另一个实施方案中,所述方法还包括在多个同心环形阵列中产生第二阵列的测试垫,其中第二阵列的测试垫在球的第二内部和邻近球的第二外部和邻近球的第二内部和邻近球的第二外部产生,并且其中第二阵列的测试垫包括第二多个测试垫。</base:Paragraphs>
      <base:Paragraphs num="0026">在另一个实施方案中,该方法还包括在多个同心环形阵列中产生多个测试垫阵列,其中产生多个测试垫阵列中的每一个第三阵列,使得每个测试垫阵列在球的内部并与球的外部并与球的外部并与球的内部并与球的外部并与球的外部并与球的内部并与球的外部并与球的外部并与球的外部并与球的内部并与球的外部并与球的外部并与球的外部并与球的外部并与球的内部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的外部并与球的</base:Paragraphs>
      <base:Paragraphs num="0027">在另一实施例中,多个同心环形阵列包括第一阵列、第二阵列、第三阵列和第四阵列,其中第一阵列最靠近集成电路封装的外部的周边,并且第二阵列、第三阵列和第四阵列逐渐远离封装的外部的周边,其中第一阵列和第二阵列各自包括多个信号球,其中第三阵列包括电力、接地或信号球中的一个或多个,并且其中第四阵列包括在一个或多个移除位置处的一个或多个测试垫。</base:Paragraphs>
      <base:Paragraphs num="0028">在另一个实施例中,多个同心环形阵列中的测试垫阵列包括多个同心矩形盒。</base:Paragraphs>
      <base:Paragraphs num="0029">在另一个实施例中,多个同心环形阵列中的测试垫阵列包括多个同心矩形盒。</base:Paragraphs>
      <base:Paragraphs num="0030">根据本公开的实施例： 提供了一种集成电路封装,所述集成电路封装具有关于网格限定的细间距集成电路封装设计,所述网格具有以多个同心环形阵列布置的多个球的位置； 集成电路封装用于连接到印刷电路板,封装包括多个同心环形阵列中的连接到通孔的外排焊球、多个同心环形阵列中的连接到通孔的内排焊球以及多个同心环形阵列中的测试焊盘,测试焊盘的阵列是连接到通孔的外排焊球和连接到通孔的内排焊球,测试焊盘的阵列包括多个测试焊盘,当封装连接到印刷电路板时,连接到通孔的外排焊球和内排焊球分别连接到印刷电路板的通孔。</base:Paragraphs>
      <base:Paragraphs num="0031">在另一实施例中,当封装连接到印刷电路板时,测试焊盘的阵列中的测试焊盘与位于印刷电路板中的一个或多个通孔的位置相对。</base:Paragraphs>
      <base:Paragraphs num="0032">在另一个实施例中,测试焊盘阵列还包括连接到至少一个通孔的焊球。</base:Paragraphs>
      <base:Paragraphs num="0033">在另一个实施例中,测试垫的阵列还包括至少一个电源、信号或接地球。</base:Paragraphs>
      <base:Paragraphs num="0034">在另一个实施例中,测试垫的阵列还包括至少一个移除的球的位置。</base:Paragraphs>
      <base:Paragraphs num="0035">在另一个实施例中,多个同心环形阵列中的测试垫阵列包括矩形盒。</base:Paragraphs>
      <base:Paragraphs num="0036">在另一个实施例中,多个同心环形阵列中的测试垫阵列包括矩形盒。</base:Paragraphs>
      <base:Paragraphs num="0037">在进一步的实施例中,多个测试垫以环状配置提供。</base:Paragraphs>
      <base:Paragraphs num="0038">在另一实施例中,测试焊盘阵列中的多个测试焊盘具有第一间距,所述第一间距不同于连接到通孔的焊料球的外部和内部阵列中的第二间距。</base:Paragraphs>
      <base:Paragraphs num="0039">在另一实施例中,多个同心环形阵列包括第一阵列、第二阵列、第三阵列、第四阵列和第五阵列,其中第一阵列最靠近集成电路封装的外部的周边,并且第二阵列、第三阵列、第四阵列和第五阵列逐渐远离封装的外部的周边,其中第一阵列和第二阵列各自包括多个信号球,其中第四阵列包括测试焊盘阵列,其中第三阵列包括连接到通孔的焊料球的外部阵列,并且其中第五阵列包括连接到通孔的焊料球的内部阵列。</base:Paragraphs>
      <base:Paragraphs num="0040">根据本公开的实施例： 所述设备包括印刷电路板(PCB),所述印刷电路板设置有面向封装的表面； 限定重复位置的规则图案,其中面向包装的表面包括位置的第一子集和第二子集； 所述位置的所述第一子集各自包括触点； 所述位置的所述第二子集包括通孔的区域； PCB包括设置在通孔的一个区域中的至少一个通孔； 通孔具有终止于面向封装的表面的第一端,该设备包括集成电路封装,该集成电路封装具有在封装的面向PCB的表面上相对于封装网格限定的细间距集成电路封装设计,封装网格限定包括位置的第三子集和第四子集的重复位置的规则图案,位置的第三子集各自包括焊球,位置的第四子集包括测试焊盘,并且当PCB的面向封装的表面安装在封装的面向PCB的表面上时,位置的第一子集和第二子集分别与位置的第三子集和第四子集相对。</base:Paragraphs>
      <base:Paragraphs num="0041">在进一步的实施例中,第一位置子集的触点连接到第三位置子集的焊球,并且第二空间子集的通孔的区域与第四位置子集的测试焊盘断开。</base:Paragraphs>
      <base:Paragraphs num="0042">在另一实施例中,该设备还包括测试装置,该测试装置包括具有面向封装的表面的测试插座,该面向封装的表面限定重复空间的规则图案,每个重复空间包括包括测试引脚的空间的第五子集,当测试插座的面向封装的表面被实现在封装的面向PCB的表面上时,空间的第五子集被定位成面向空间的第四子集,并且空间的第五子集的测试引脚连接到空间的第四子集的测试焊盘。</base:Paragraphs>
      <base:Paragraphs num="0043">在进一步的实施例中,PCB网格和封装网格各自限定重复位置的矩形图案。</base:Paragraphs>
      <base:Paragraphs num="0044">在进一步的实施例中,PCB网格和封装网格各自限定重复位置的交错图案。</base:Paragraphs>
      <base:Paragraphs num="0045">根据本公开的实施例： 所述设备包括集成电路封装,所述集成电路封装具有微间距集成电路封装设计,所述微间距集成电路封装设计被提供并且相对于具有多个球的位置的网格而被限定； 所述集成电路封装包括面向印刷电路板(PCB)的表面,所述装置包括位于所述面向PCB的表面处的球的位置的第一子集处的焊球,所述焊球包括在其间限定第一球之间的区域的第一焊球和第二焊球,所述球之间的区域具有比面向通孔的区域更小的面积,并且所述装置包括位于所述面向PCB的表面处的球的位置的第二子集处的测试焊盘,所述测试焊盘在其间限定第二球之间的区域,所述第二球之间的区域具有比面向通孔的区域更大的面积。</base:Paragraphs>
      <base:Paragraphs num="0046">在另一实施例中,测试垫以环状配置提供。</base:Paragraphs>
      <base:Paragraphs num="0047">在另一个实施例中,多个球的位置布置在多个同心环形阵列中,其中测试垫设置在多个同心环形阵列中的测试垫的环形阵列中。</base:Paragraphs>
      <base:Paragraphs num="0048">在另一个实施例中,测试垫占据测试垫的环形阵列内的多个球的位置的子集。</base:Paragraphs>
      <base:Paragraphs num="0049">阐述了许多细节以提供对本文描述的实施例的理解。 可以在没有这些细节的情况下实践实施例。 在其他情况下,没有详细描述公知的方法、过程和部件以避免掩盖所描述的实施方案。</base:Paragraphs>
      <base:Paragraphs num="0050">本公开的示例性实施例包括生产具有减小的主体尺寸和减小的测试时间的包装的方法。 在另一个示例性实施例中,提供了一种用于在PoP环境中减小主体尺寸并减少测试时间的方法。 另一示例性实施例包括根据本文所述的方法之一生产的包装。</base:Paragraphs>
      <base:Paragraphs num="0051">还期望在具有减小的主体尺寸的封装中减小球栅阵列(BGA)的节距。 减小节距允许减小封装的尺寸,同时还保持大量信号引脚。 减少信号引脚的数量降低了I/O吞吐量以及设备特性和性能。 因此,当减小包装的尺寸时减小节距是有利的。</base:Paragraphs>
      <base:Paragraphs num="0052">然而,减小间距对封装和PCB布局施加了额外的设计约束。 例如,通孔通常位于PCB中,邻近PCB与集成电路封装的焊球的连接。 图1A和1B分别示出了已知的大间距和中间距BGA的布局的简化的代表性视图,每个BGA包括封装和PCB。 封装包括多个球位置,每个球位置在其中包括焊料球。 在每个焊料球之间限定球之间的区域。 在图1A和1B的大节距和中节距的两个示例中,球之间的区域大于面向通孔的区域的尺寸,该尺寸由一个或多个通孔的区域限定。 当球之间的区域大于面向通孔的区域时,可以将一个或多个通孔放置在PCB中,并且PCB可以连接到封装。 如果球之间的区域小于面向通孔的区域的尺寸,则当封装连接到PCB时,一个或多个焊球可能接触PCB中的一个或多个通孔,这是不期望的情况。</base:Paragraphs>
      <base:Paragraphs num="0053">在已知的简化的细间距BGA布局中,如图1C所示,面向通孔的区域可以具有比球之间的区域更大的尺寸。 在某些实施例中,面向通孔的区域由通过表面安装部件（诸如电阻器或电容器）连接的两个通孔的区域以及两个通孔与PCB中的相邻触点之间的附加间隔限定。</base:Paragraphs>
      <base:Paragraphs num="0054">因此,在具有细间距的传统减小尺寸的封装中,BGA中的球的一些位置可以被移除或移除,为面向通孔的区域留下足够大的空的空间。 在示例性实施例中,对于当前PCB技术,面向通孔的区域为19密耳（大约0.48 mm）,BGA间距为大约0.65 mm,并且球焊盘直径为大约0.4至0.45 mm。 因此,球之间的区域小于面向通孔的区域。</base:Paragraphs>
      <base:Paragraphs num="0055">还可以通过减少许多测试信号连接来减小芯片封装的尺寸。 这减慢了测试时间,因为测试信号被更多地串行转换。</base:Paragraphs>
      <base:Paragraphs num="0056">因此,小主体尺寸的封装具有两个关键约束：非常少的信号连接,这限制了可测试性并增加了测试时间,以及要求PCB定义的紧凑的球间距,这通常是昂贵的。 在一些情况下,布线紧凑的球间距所需的PCB规范是极其昂贵的,使得实现集成芯片封装的经济成本消除了集成芯片封装的使用。</base:Paragraphs>
      <base:Paragraphs num="0057">本公开的实施例提供了一种用于在保持测试覆盖的同时在PCB中留出空间以增加可路由性的方法。 可路由性是指逃逸球栅阵列的信号和功率的能力。 在该上下文中,术语“转义”是指将信号从BGA的区域路由到适当分量的能力。 具有更好可布线性的封装将能够在最小数量的PCB层中逃逸。</base:Paragraphs>
      <base:Paragraphs num="0058">图2示出了本公开的示例性实施例,其中包装100包括放置在移除球的位置102处的测试垫101。 测试垫101有利地占据包装中的空间,否则该空间将被浪费而不被移除。 此外,测试垫101减少了用测试球更换信号球的需要。 另一个益处是测试垫101允许更大的测试信号吞吐量,从而导致减少的测试时间。</base:Paragraphs>
      <base:Paragraphs num="0059">当封装被配置用于与PCB一起操作时,封装的焊球连接到PCB的触点,而封装的测试焊盘与PCB的通孔断开（即,不接触或干扰）。</base:Paragraphs>
      <base:Paragraphs num="0060">当包装被配置用于在测试装置（诸如具有插座的生产测试环境）中进行测试时,测试垫与诸如弹簧式连接器或弹簧针的连接器接合。 在示例性实施例中,测试垫被设置在由被移除的球的位置产生的空间中,并且基本上在多个球的外部阵列（信号和电力球通常位于其中）与中心球（接地和电力球通常位于其中）之间形成环。</base:Paragraphs>
      <base:Paragraphs num="0061">图3示出了已知的完全安装的球栅阵列。 图3的球栅阵列可以被称为相对于网格定义的集成电路封装设计。 在示例性实施例中,球栅阵列包括细间距集成电路封装设计。 网格包括布置在多个同心环形阵列中的多个焊球的位置,例如,如图3所示的同心矩形或方形。 在图3中,各圆表示球的位置,它们分别安装有焊球。 在示例性实施例中,网格中的多个同心环形阵列包括第一阵列、第二阵列、第三阵列和第四阵列等。 例如,第一环形阵列包括第一多个球位置10,其最接近集成电路封装的外周边,并且包括与封装的任何外边缘相邻的球位置。 第二、第三和第四同心环形阵列逐渐远离包装的外周界,并且分别包括多个球位置12、14和16。</base:Paragraphs>
      <base:Paragraphs num="0062">图4示出了根据本公开的实施例的包括球栅阵列的集成电路封装200。 图4示出了从最初完全安装的集成电路封装的布局的外边缘移除第四行204。 根据一个实施例,在被移除的球的一些或所有位置处安装测试垫。 第四行（其可以被描述为完全或部分移除的行）中的较少或没有球附接允许信号在PCB中逃逸。 具体地,位于PCB的第四行204中的通孔用于使来自PCB行3203和5205的信号逃逸,并且因此使来自封装行3和5的焊球逃逸,或者连接到来自PCB行3和5的触点,每个触点依次连接到PCB的第四行定位的通孔。 根据该配置,从封装（在序列3和5处）耦合到PCB（在序列3和5处）的信号可以通过序列4的通孔从PCB逃逸。</base:Paragraphs>
      <base:Paragraphs num="0063">如图4的示例实施例中所示,本公开提供了一种集成电路封装,该集成电路封装具有相对于网格限定的细间距集成电路封装设计,该网格具有以多个同心环形阵列布置的多个球的位置。 集成电路封装具备多个同心的环状的排列中的与通孔连接的焊球的外侧的排列以及与通孔连接的焊球的内侧的排列。 当封装件连接到PCB时,连接到通孔的焊球连接到PCB的通孔。 连接到封装的通孔的外焊球和内焊球阵列可以包括电力、信号或接地焊球。 电源、信号或接地焊球连接到电源电路、信号或接地电路。 所述封装还包括多个同心环形阵列中的测试垫阵列。 测试焊盘的阵列是连接到通孔的焊料球的外部和相邻阵列以及连接到通孔的焊料球的内部和相邻阵列。 测试垫的排列具备多个测试垫。</base:Paragraphs>
      <base:Paragraphs num="0064">图5是示出根据本公开的实施例的由处理器执行的用于生产用于连接到印刷电路板的集成电路封装的方法300的流程图。 在示例性实施例中,制造集成电路封装的方法是由处理器实现的方法。 由处理器执行的方法包括在301处接收相对于网格定义的初始细间距集成电路封装设计,该网格具有以多个同心环形阵列布置的多个球的位置。 在示例性实施例中,由处理器实现的方法包括接收完全安装的细间距集成电路封装设计。 由处理器执行的方法还包括在302处识别所接收的设计中的一个或多个移除的位置。 移除位置对应于多个球位置的子集,并且在初始设计中具有分配给它们的焊球。 初始设计在一个或多个移除位置中限定相邻的第一和第二焊球之间的球间区域,其中球间区域小于面向通孔的区域。</base:Paragraphs>
      <base:Paragraphs num="0065">在某些实施例中,面向通孔的区域由封装的初始设计中的区域限定。 当封装件连接到印刷电路板时,该区域与位于印刷电路板中的一个或多个通孔的位置相对。</base:Paragraphs>
      <base:Paragraphs num="0066">由处理器执行的方法还包括在303处修改集成电路封装设计,以在一个或多个移除位置中的选定移除位置处插入测试焊盘而不是第二焊球,以产生修改的集成电路封装设计。 修改的集成电路封装设计基于从所选择的移除位置移除第二焊球而在第一焊球与相邻的第三焊球之间限定移除的焊球之间的区域。 被移除的球之间的面积大于面向通孔的面积。</base:Paragraphs>
      <base:Paragraphs num="0067">在示例性实施例中,通过移除一个或多个焊球的位置,例如在同心环形阵列中或在环状配置中,将焊球从BGA中的基本上环状配置中的初始封装设计移除。 在被移除的焊球的位置处,焊球由BGA中的基本上环形构造中的测试焊盘替换,以允许在具有带有探针销的插座的生产测试环境中测试芯片。 在芯片封装的示例性实施例中,测试垫位于从封装的外边缘起的第四行中的基本上环状配置中。 这通常将BGA的边缘附近的大多数信号和电力焊球与BGA的中心附近的大多数接地(GND)和电力焊球分开。</base:Paragraphs>
      <base:Paragraphs num="0068">基本上环状的构造提供了优于芯片封装的优点。 例如,可以减小芯片间距,使得可以减小总封装尺寸,同时相对于更大的芯片封装保持基本上相同数量的测试连接。 当芯片和对应PCB网格的间距减小时,使用通孔将PCB上的一些信号路由通过PCB的层。 在该示例中,通孔以基本上环状的配置布置。 因此,封装包括测试焊盘的相对的基本上环状配置,以实现相对于较大芯片封装的基本上相似数量的测试连接。</base:Paragraphs>
      <base:Paragraphs num="0069">在示例性实施例中,封装包括196个10mm×10mm的倒装销芯片球栅阵列(FCBGA),球间距为0.65 mm。</base:Paragraphs>
      <base:Paragraphs num="0070">减小集成电路封装的节距需要更昂贵的PCB工艺来减小用于使PCB上的信号逃逸的PCB通孔的尺寸和节距。 如果使用不太昂贵的PCB工艺,则通孔可能干扰PCB网格上的焊球触点。 然而,如果焊球的触点从PCB移除,使得封装网格上的对应焊球被移除,则可以为PCB网格上的现有空间上的通孔创建空间,从而增加PCB的部件的密度（即,增加集成电路封装和可以在PCB中实现的其他物理部件的数量）。</base:Paragraphs>
      <base:Paragraphs num="0071">本公开的实施例利用这些被移除的区域原本将包含的浪费空间。 有利地,实施例包括设置在这些移除区域中的测试焊盘,以减小封装的尺寸,同时保持测试信号连接的数量相对较高。 在示例性实施例中,移除的位置是球栅格阵列的栅格中的球的位置,否则该球将被安装成与栅格中的球的位置之间或周围的空间相对。</base:Paragraphs>
      <base:Paragraphs num="0072">在示例性实施例中,矩形表面安装部件（例如,电容器和电阻器）安装在PCB的与PCB网格的面向封装的表面相对的表面上。 通孔是通过PCB的层携带的垂直信号路径。 迹线是PCB中的水平信号路径,其连接圆形焊接连接的位置、表面安装部件和PCB层中的通孔。</base:Paragraphs>
      <base:Paragraphs num="0073">在一个实施例中,为了将信号迹线与接地迹线隔离,PCB的下侧（与面向封装的PCB网格相对的一侧）将在封装中心附近的GND球附近的位置处具有表面安装电容器和电阻器。 这些表面安装部件通过通孔连接到PCB,并且它们通过PCB的多个层布线。 因此,通孔可以位于PCB上与封装相对。 在常规包装中,在球的位置之间存在足够的空间以形成通孔。 然而,在细间距封装体中,没有足够的空间。 因此,基本上环状区域中的多个球必须被移除并自由地重新定位,以便为通孔留出空间。</base:Paragraphs>
      <base:Paragraphs num="0074">在示例性实施例中,测试垫以环状配置提供。 在示例性实施例中,多个球的位置被布置在多个同心环形阵列中,并且测试垫被设置在多个同心环形阵列中的测试垫的环形阵列中。 在示例性实施例中,测试垫占据测试垫的环形阵列内的多个球的位置的子集。 在另一个实施方案中,测试垫占据测试垫的环形阵列中的球的所有位置。</base:Paragraphs>
      <base:Paragraphs num="0075">在一个实施例中,移除BGA 200的焊球的方法包括识别前两个焊球阵列201和202可以在PCB的顶部层上逃逸,并且因此不需要连接到通孔。 该方法还包括识别第三行球203和第五行球205不能在PCB的顶层上逃逸。 因此,来自第三和第五序列的信号必须被路由到通孔以进行转义。 因此,PCB网格包括与封装BGA的第四行204相对定位的通孔,以用于逃逸第三行203和第五行205中的信号。</base:Paragraphs>
      <base:Paragraphs num="0076">该方法还包括移除封装的第四行204中的球以为PCB的第四行中的通孔留出空间,其连接到第三行203和第五行205中的球。 在另一示例中,该方法还包括将测试垫放置在移除的第四组204中。 根据该方法,通孔不干扰BGA 200的测试焊盘。 虽然已经结合BGA描述了示例性实施例,但是可以使用任何合适的电触点来代替BGA的球。 在其他实施例中,阵列是集成电路封装的一部分,其可以包括BGA、引脚栅格阵列(PGA)或焊盘栅格阵列(LGA)。 在其他实施例中,触点可以是销、螺柱、平台或凸块。</base:Paragraphs>
      <base:Paragraphs num="0077">在进一步的实施例中,第三和第五行203和205包括接地球、电力球和信号球。 在示例性实施例中,第三和第五行203和205中的接地球、电力球和信号球的位置交替,以增加接地、电力和信号球之间的耦合并降低总电感。</base:Paragraphs>
      <base:Paragraphs num="0078">虽然存在一些已知的方法,其中在BGA 200中用测试球替换封装的未安装或移除区域,但是这样的测试球将以与规则信号球将干扰的方式相同的方式干扰表面安装部件。</base:Paragraphs>
      <base:Paragraphs num="0079">图6是根据本公开的实施例的测试装置和操作中的集成电路封装的横截面视图。 图6中的示例性实施例示出了在被移除的球的位置处提供的测试垫,该测试垫与测试板和插座结合使用。 在该示例中,测试垫通过插座弹簧针连接到插座,以便对集成电路封装进行测试。</base:Paragraphs>
      <base:Paragraphs num="0080">在示例性实施例中,测试垫以环状配置提供。 在示例性实施例中,多个球的位置被布置在多个同心环形阵列中,并且测试垫被设置在多个同心环形阵列中的测试垫的环形阵列中。 在示例性实施例中,测试垫占据测试垫的环形阵列内的多个球的位置的子集。</base:Paragraphs>
      <base:Paragraphs num="0081">图7是根据本公开的实施例的在PCB和操作期间的集成电路封装的横截面视图； 图7的示例性实施例示出了移除的球的位置,其协作以在移除的球之间提供比与一个或多个PCB的通孔的区域相关联的面向通孔的区域更大的区域。 如图7所示,诸如电容器或电阻器的表面安装部件可以设置在PCB的与封装相对的一侧上并且连接到一个或多个通孔。</base:Paragraphs>
      <base:Paragraphs num="0082">在某些实施例中,本公开提供了一种包括印刷电路板(PCB)和集成电路封装的设备。 PCB包括面向封装的表面,该面向封装的表面限定包括位置的第一子集和第二子集的重复位置的规则图案。 位置的第一子集各自包括触点,并且位置的第二子集包括通孔的区域。 PCB包括设置在通孔的一个区域中的至少一个通孔,通孔具有终止于面向封装的表面的第一端。 封装具有在封装的面向PCB的表面上相对于封装网格限定的细间距集成电路封装设计。 封装网格定义包括位置的第三子集和第四子集的重复位置的规则模式。 位置的第三子集各自包括焊料球,并且位置的第四子集包括测试垫。 当PCB的面向封装的表面安装在封装的面向PCB的表面上时,位置的第一子集和第二子集分别与位置的第三子集和第四子集相对。</base:Paragraphs>
      <base:Paragraphs num="0083">因此,当PCB的面向封装的表面被实现在封装的面向PCB的表面上时,位置的第一子集的触点连接到位置的第三子集的焊球,并且空间的第二子集的通孔的区域与位置的第四子集的测试焊盘断开。</base:Paragraphs>
      <base:Paragraphs num="0084">可替代地,当封装的面向PCB的表面被实施在根据图6的测试插座中时,位置的第四子集的测试焊盘被连接到测试引脚,而位置的第三子集的焊球是未连接的。</base:Paragraphs>
      <base:Paragraphs num="0085">虽然存在一些已知的方法,其中由于在细间距BGA处被移除的球,测试信号被定位在芯片封装的顶部,但是这种解决方案似乎对于封装上封装（PoP）芯片封装不是有效的,因为测试信号似乎干扰封装上封装的配置。 在另一个实施例中,测试垫以细间距BGA用于封装上封装应用。</base:Paragraphs>
      <base:Paragraphs num="0086">在示例性实施方式中,包装包括用于基于弹簧针测试的元件与定制球图案的组合。 根据示例性实施例,以特定方式移除球的内部阵列,以允许针对滤波电容器的最佳PCB安装。 测试引脚安装在通过移除形成并连接到基于弹簧针的插座的内环上,以减少生产测试的时间。</base:Paragraphs>
      <base:Paragraphs num="0087">在一些实施方式中,本公开提供了一种生产集成电路封装的方法,该方法包括在细间距封装中的选定位置处移除连接球,以及在移除的连接球的位置处提供测试焊盘。 在示例性实施方式中,移除球包括识别连接到PCB的通孔的球的外部阵列,识别连接到PCB的通孔的球的内部的第二阵列,以及移除与球的外部阵列和内部阵列两者相邻的球的阵列。 在示例性实施方式中,提供测试垫包括安装移除的测试垫。</base:Paragraphs>
      <base:Paragraphs num="0088">在一些实施例中,本发明提供一种集成电路封装,其包括先前由焊料球安装的多个移除位置及设置在移除的焊料球的位置处的多个测试垫。</base:Paragraphs>
      <base:Paragraphs num="0089">图8至图12示出了根据本公开的示例性实施例的球阵列。</base:Paragraphs>
      <base:Paragraphs num="0090">在示例性实施例中,图4和图8至图12中的每一个表示根据本公开的不同示例性实施例的球栅阵列,后者的图通常提供改进的性能。</base:Paragraphs>
      <base:Paragraphs num="0091">在另一个示例性实施方案中,图4和图8至图12示出了本发明的方法中的步骤的进展。 图8示出了除了如图4所示的第四行的移除之外的第七行的附加移除。 在一个实施例中,被移除的球的一些或所有位置安装有测试垫。 这允许更多的信号、功率和接地球逃逸。 在PCB的第七阵列上的通孔用于使信号从PCB的阵列6和8逃逸。</base:Paragraphs>
      <base:Paragraphs num="0092">图9示出了进一步移除第十排。 这继续根据本公开的示例性实施例的方法,其移除任何第三序列。 在一些实施例中,测试垫安装在被移除的球的一些或所有位置处。 在PCB的第十行上的通孔用于使信号从PCB的行9和11逃逸。</base:Paragraphs>
      <base:Paragraphs num="0093">图10示出了具有混合/更窄间距的探针垫。 该示例性实施例示出了测试垫的间距可以比球的间距更窄,并且可以具有混合的间距。 在示例性实施方案中,测试焊盘阵列中的多个测试焊盘具有第一节距,其中第一节距不同于连接到通孔的焊料球的外部阵列中的第二节距。 在某些实施例中,连接到通孔的焊料球的内部阵列也可具有相同的第二节距。</base:Paragraphs>
      <base:Paragraphs num="0094">图11示出了将特定球示出为电力或接地信号的示例性实施例。 图11中所示的实施例示出了本公开的实施例的方法的实现,用于安装功率、接地和信号球以实现最佳信号完整性和逃逸路由。</base:Paragraphs>
      <base:Paragraphs num="0095">图12示出了球的位置的选择性移除。 该示例性实施例示出了一个或多个测试垫可以设置在所选择的阵列中的前一个球的位置的子集内,其在上面被描述为以基本上类似环的配置提供测试垫。</base:Paragraphs>
      <base:Paragraphs num="0096">下面提供了根据本公开的示例性实施例的用于移除球阵列的方法,其结果可以在图11和/或图12中看到。</base:Paragraphs>
      <base:Paragraphs num="0097">1）前两个阵列完全加载信号,使得它们可以在顶部PCB层上逃逸而不使用通孔。</base:Paragraphs>
      <base:Paragraphs num="0098">2）假设焊盘间距不允许PCB的通孔被放置在球之间,则移除第四阵列以允许第三阵列和第五阵列的逃逸。</base:Paragraphs>
      <base:Paragraphs num="0099">3）用于内部对齐的电力、接地和信号球的设置的具体方法可以如图11所示的那样使用。</base:Paragraphs>
      <base:Paragraphs num="0100">a.例如,在给定的环形阵列上,将电力球放置在接地球之后,以通过近返回路径获得较低的电感。</base:Paragraphs>
      <base:Paragraphs num="0101">b.在移除的行上的环形外行和内行（填充有测试垫）具有成排的电力球和接地球。 该配置允许每个电力球和接地球在PCB的上层上连接在一起（跨越移除的阵列）,并且具有用于电力球和接地球两者的外部和内部阵列的一个通孔。 这减少了对一对一球-通孔放置的需要。</base:Paragraphs>
      <base:Paragraphs num="0102">c.每个第三球都是信号球。 对于每一个电力球和接地球组合,存在用于使两个信号跳出的空间。</base:Paragraphs>
      <base:Paragraphs num="0103">d.该图案向内延续到BGA的中心核心中。</base:Paragraphs>
      <base:Paragraphs num="0104">e.最内部安装的球通常都是接地球,以允许良好的热连接,但是具有不同安装的内部球可能是可能的。</base:Paragraphs>
      <base:Paragraphs num="0105">4）测试垫上的更紧凑的间距是可能的,因为测试探针可以具有比球的精度和公差更高的精度和公差。约束将允许比移除和安装的、移除的焊料球更多数量的测试垫。这例如在图10中示出,并且具有允许更多测试信号以减少测试时间并增加测试覆盖范围的益处。</base:Paragraphs>
      <base:Paragraphs num="0106">在具有不同PCB路由规则的另一个实施例中,通过根据设计的特定信号计数将焊料球添加到测试焊盘阵列中来实现进一步的优化。 图12示出了可以如何实现这一点的示例。</base:Paragraphs>
      <base:Paragraphs num="0107">在前面的描述中,出于解释的目的,阐述了许多细节以便提供对实施例的透彻理解。 然而,对于本领域技术人员显而易见的是,不需要这些具体细节。 在其他示例中,公知的电气结构和电路以框图形式示出,以避免模糊理解。 例如,没有提供关于本文描述的实施例是否被实现为软件例程、硬件电路、固件或其组合的具体细节。</base:Paragraphs>
      <base:Paragraphs num="0108">本公开的实施例可以表示为存储在机器可读介质（也称为计算机可读介质、处理器可读介质或其上体现有计算机可读程序代码的计算机可用介质）上的计算机程序产品。 机器可读介质可以是任何合适的有形非暂时性介质,包括磁性、光学或电存储介质,包括磁盘、光盘只读存储器（CD-ROM）、存储器设备（易失性或非易失性）或类似的存储机构。 机器可读介质可以包含指令、代码序列、配置信息或其他数据的各种集合,这些指令、代码序列、配置信息或其他数据在被执行时使得处理器执行根据所公开的实施例的方法中的步骤。 本领域技术人员将认识到,实现所描述的实施方式所需的其他指令和操作也可以存储在机器可读介质上。 存储在机器可读介质上的指令可以由处理器或其他合适的处理设备执行,并且可以与电路系统协作以执行所描述的任务。</base:Paragraphs>
      <base:Paragraphs num="0109">上述实施例仅旨在是示例性的。 在不脱离仅由所附权利要求限定的范围的情况下,本领域技术人员可以对特定实施例进行改变、修改和变化。</base:Paragraphs>
      <base:Paragraphs num="0110">本申请要求2014年12月30日提交的临时申请美国专利申请序列号62/097,724和2015年10月29日提交的美国专利申请序列号14/926,709的优先权,其申请通过引用并入本文。</base:Paragraphs>
    </business:EmbodimentsDescription>
  </business:Description>
  <business:Drawings lang="ja" sourceDB="JP">
    <base:Figure num="0001">
      <base:Image id="000003" he="119" wi="83" file="2016127270_000003.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0002">
      <base:Image id="000004" he="47" wi="83" file="2016127270_000004.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0003">
      <base:Image id="000005" he="55" wi="83" file="2016127270_000005.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0004">
      <base:Image id="000006" he="120" wi="83" file="2016127270_000006.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0005">
      <base:Image id="000007" he="120" wi="83" file="2016127270_000007.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0006">
      <base:Image id="000008" he="120" wi="81" file="2016127270_000008.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0007">
      <base:Image id="000009" he="120" wi="80" file="2016127270_000009.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0008">
      <base:Image id="000010" he="39" wi="83" file="2016127270_000010.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0009">
      <base:Image id="000011" he="67" wi="83" file="2016127270_000011.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0010">
      <base:Image id="000012" he="119" wi="83" file="2016127270_000012.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0011">
      <base:Image id="000013" he="119" wi="83" file="2016127270_000013.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0012">
      <base:Image id="000014" he="119" wi="83" file="2016127270_000014.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0013">
      <base:Image id="000015" he="119" wi="83" file="2016127270_000015.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0014">
      <base:Image id="000016" he="119" wi="83" file="2016127270_000016.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
  </business:Drawings>
  <business:Claims lang="ja" dataFormat="original" sourceDB="JP">
    <business:Claim num="0001">
      <business:ClaimText>一种生产用于连接到印刷电路板的集成电路封装的方法,所述方法包括： 所述方法包括： 接收相对于具有多个球的位置的网格定义的初始细间距集成电路封装设计； 识别所述初始设计中的一个或多个移除的位置,所述位置包括： 所述移除位置对应于所述多个球的位置的子集并且在所述初始设计中具有分配给所述多个球的焊球； 所述初始设计在所述一个或多个移除位置中限定相邻的第一焊球和第二焊球之间的初始焊球之间的区域； 所述初始球之间的区域小于面向通孔的区域。 改变所述初始设计以在所述一个或多个移除位置中的选定移除位置处插入测试焊盘而不是所述第二焊球以产生经改变的细间距集成电路封装设计,其中所述经改变的设计基于从所述选定移除位置移除所述第二焊球来限定所述第一焊球与相邻的第三焊球之间的经改变的焊球之间的面积,所述经改变的焊球之间的面积大于面向所述通孔的面积并且大于所述初始焊球之间的面积。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0002">
      <business:ClaimText>根据权利要求1所述的方法,其中,所述多个球的位置被布置在多个同心环形阵列中,所述至少一个测试垫包括多个测试垫,并且其中,修改所述集成电路封装以产生所述修改的集成电路封装设计包括：在所述多个同心环形阵列中产生测试垫阵列,其中,所述测试垫阵列在所述球的外侧和相邻处以及在所述球的内侧和相邻处产生,并且其中,所述测试垫阵列包括所述多个测试垫。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0003">
      <business:ClaimText>一种集成电路封装,所述集成电路封装具有关于网格限定的细间距集成电路封装设计,所述网格具有布置在多个同心环形阵列中的多个球的位置,所述集成电路封装包括： 所述集成电路封装用于与印刷电路板连接； 所述封装体具有： 所述多个同心的环状的排列中的与通孔连接的焊料球的外侧的排列； 所述多个同心环形阵列中的连接到通孔的焊料球的内部阵列,以及所述多个同心环形阵列中的测试焊盘的阵列,其中所述测试焊盘的阵列是连接到所述通孔的焊料球的外部和相邻阵列以及连接到所述通孔的焊料球的内部和相邻阵列,其中所述测试焊盘的阵列包括多个测试焊盘,其中当所述封装件连接到所述印刷电路板时,连接到所述通孔的焊料球的外部和内部阵列分别连接到所述印刷电路板的通孔。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0004">
      <business:ClaimText>一种装置,包括： 印刷电路板(PCB),所述印刷电路板包括面向封装的表面,所述印刷电路板包括： 所述面向包装的表面限定包括位置的第一子集和第二子集的重复位置的规则图案； 所述位置的第一子集各自包括触点； 所述位置的第二子集包括通孔的区域； 所述PCB包括设置在所述通孔的一个区域中的至少一个通孔； 所述通孔具有终止于所述面向封装的表面处的第一端。 集成电路封装,所述集成电路封装具有在所述封装的面向PCB的表面上相对于封装网格限定的细间距集成电路封装设计,所述封装网格限定包括位置的第三子集和第四子集的重复位置的规则图案,所述位置的第三子集各自包括焊球,所述位置的第四子集包括测试焊盘,并且当所述PCB的面向封装的表面安装在所述封装的面向PCB的表面上时,所述位置的第一子集和第二子集分别与所述位置的第三子集和第四子集相对。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0005">
      <business:ClaimText>一种装置,包括： 具有细间距集成电路封装设计的集成电路封装,所述细间距集成电路封装设计相对于具有多个球的位置的网格而定义,所述集成电路封装设计包括： 其中所述集成电路封装包括面向印刷电路板(PCB)的表面。 以及测试焊盘,所述测试焊盘位于所述面向PCB的表面上的所述球的位置的第二子集,所述测试焊盘位于所述面向PCB的表面上的所述球的位置的第二子集,所述测试焊盘位于所述面向PCB的表面上的所述球的位置的第二子集,所述测试焊盘位于所述面向PCB的表面上的所述球的位置的第二子集,所述测试焊盘在所述面向PCB的表面上限定所述第二球之间的区域,所述第二球之间的区域具有比所述面向通孔的区域更大的区域。</business:ClaimText>
    </business:Claim>
  </business:Claims>
</business:PatentDocumentAndRelated>