TimeQuest Timing Analyzer report for lab5
Mon May 05 17:20:47 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'var_clk:clockGenerator|var_clock'
 12. Slow Model Setup: 'CLK50'
 13. Slow Model Hold: 'CLK50'
 14. Slow Model Hold: 'var_clk:clockGenerator|var_clock'
 15. Slow Model Minimum Pulse Width: 'CLK50'
 16. Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'var_clk:clockGenerator|var_clock'
 29. Fast Model Setup: 'CLK50'
 30. Fast Model Hold: 'CLK50'
 31. Fast Model Hold: 'var_clk:clockGenerator|var_clock'
 32. Fast Model Minimum Pulse Width: 'CLK50'
 33. Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab5                                                            ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLK50                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK50 }                            ;
; var_clk:clockGenerator|var_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { var_clk:clockGenerator|var_clock } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 44.35 MHz  ; 44.35 MHz       ; var_clk:clockGenerator|var_clock ;      ;
; 289.35 MHz ; 289.35 MHz      ; CLK50                            ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; var_clk:clockGenerator|var_clock ; -21.547 ; -37318.698    ;
; CLK50                            ; -2.456  ; -60.673       ;
+----------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.391 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.791 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -2104.000     ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                                                                          ;
+---------+------------------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -21.547 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.591     ;
; -21.545 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.589     ;
; -21.507 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.547     ;
; -21.505 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.545     ;
; -21.426 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.470     ;
; -21.424 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.468     ;
; -21.386 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.426     ;
; -21.384 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.424     ;
; -21.339 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.383     ;
; -21.330 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.374     ;
; -21.328 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.372     ;
; -21.290 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.330     ;
; -21.288 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.328     ;
; -21.235 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.277     ;
; -21.218 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.262     ;
; -21.200 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.244     ;
; -21.198 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.242     ;
; -21.185 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.229     ;
; -21.183 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.227     ;
; -21.160 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.200     ;
; -21.158 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.198     ;
; -21.145 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.185     ;
; -21.143 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.183     ;
; -21.122 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.166     ;
; -21.114 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.156     ;
; -21.074 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.116     ;
; -21.071 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.113     ;
; -21.043 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 22.080     ;
; -21.031 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 22.078     ;
; -21.029 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 22.076     ;
; -21.027 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.069     ;
; -21.026 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.068     ;
; -21.018 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.060     ;
; -20.992 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.036     ;
; -20.981 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.021     ;
; -20.980 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 22.020     ;
; -20.977 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 22.021     ;
; -20.967 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.009     ;
; -20.962 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 22.004     ;
; -20.953 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.995     ;
; -20.950 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.992     ;
; -20.922 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 21.959     ;
; -20.910 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.957     ;
; -20.908 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.955     ;
; -20.906 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.948     ;
; -20.905 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.947     ;
; -20.888 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.930     ;
; -20.873 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.915     ;
; -20.860 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 21.900     ;
; -20.859 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 21.899     ;
; -20.857 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.899     ;
; -20.854 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.896     ;
; -20.846 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.888     ;
; -20.841 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.883     ;
; -20.826 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 21.863     ;
; -20.818 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 21.855     ;
; -20.814 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.856     ;
; -20.814 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.861     ;
; -20.812 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.854     ;
; -20.812 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.859     ;
; -20.810 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.852     ;
; -20.809 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.851     ;
; -20.803 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.009      ; 21.848     ;
; -20.800 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 21.844     ;
; -20.798 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 21.842     ;
; -20.793 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.009      ; 21.838     ;
; -20.793 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.009      ; 21.838     ;
; -20.764 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 21.804     ;
; -20.763 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 21.803     ;
; -20.760 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 21.800     ;
; -20.758 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 21.798     ;
; -20.750 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.792     ;
; -20.748 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.013      ; 21.797     ;
; -20.745 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.787     ;
; -20.727 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.769     ;
; -20.724 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.766     ;
; -20.722 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.769     ;
; -20.721 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.768     ;
; -20.712 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.754     ;
; -20.709 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.751     ;
; -20.706 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 21.752     ;
; -20.697 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 21.734     ;
; -20.696 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 21.733     ;
; -20.694 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.736     ;
; -20.693 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.735     ;
; -20.691 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.733     ;
; -20.687 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.729     ;
; -20.685 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.727     ;
; -20.684 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.731     ;
; -20.683 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.725     ;
; -20.682 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.729     ;
; -20.682 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.009      ; 21.727     ;
; -20.681 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 21.718     ;
; -20.680 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.722     ;
; -20.679 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 21.721     ;
; -20.672 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.009      ; 21.717     ;
; -20.672 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.009      ; 21.717     ;
; -20.671 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.030      ; 21.737     ;
; -20.669 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.716     ;
; -20.667 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.011      ; 21.714     ;
+---------+------------------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.456 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.490      ;
; -2.456 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.490      ;
; -2.456 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.490      ;
; -2.456 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.490      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.485      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.485      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.485      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.485      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.479      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.479      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.479      ;
; -2.448 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.479      ;
; -2.400 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.434      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.429      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.429      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.429      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.429      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.423      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.423      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.423      ;
; -2.392 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.423      ;
; -2.298 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.342      ;
; -2.298 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.342      ;
; -2.298 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.342      ;
; -2.298 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.342      ;
; -2.285 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.321      ;
; -2.285 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.321      ;
; -2.285 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.321      ;
; -2.285 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.321      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.316      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.316      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.316      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.316      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.310      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.310      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.310      ;
; -2.277 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.310      ;
; -2.268 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.312      ;
; -2.268 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.312      ;
; -2.268 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.312      ;
; -2.268 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 3.312      ;
; -2.239 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.275      ;
; -2.239 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.275      ;
; -2.239 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.275      ;
; -2.239 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.275      ;
; -2.218 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.252      ;
; -2.218 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.252      ;
; -2.218 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.252      ;
; -2.218 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.252      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.247      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.247      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.247      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.247      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.241      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.241      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.241      ;
; -2.210 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 3.241      ;
; -2.204 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.241      ;
; -2.204 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.241      ;
; -2.204 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.241      ;
; -2.204 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.241      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.236      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.236      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.236      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.236      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.230      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.230      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.230      ;
; -2.196 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.230      ;
; -2.187 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.224      ;
; -2.187 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.224      ;
; -2.187 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.224      ;
; -2.187 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.224      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 3.228      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 3.228      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 3.228      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 3.228      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.222      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.222      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.222      ;
; -2.186 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.222      ;
; -2.183 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.219      ;
; -2.183 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.219      ;
; -2.183 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.219      ;
; -2.183 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.219      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.219      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.219      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.219      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.004      ; 3.219      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.213      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.213      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.213      ;
; -2.179 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.213      ;
; -2.178 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.217      ;
; -2.178 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.217      ;
; -2.178 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.217      ;
; -2.178 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 3.217      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.533 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.799      ;
; 0.537 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.808      ;
; 0.545 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.813      ;
; 0.682 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.948      ;
; 0.682 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.948      ;
; 0.682 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.948      ;
; 0.721 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.987      ;
; 0.723 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.989      ;
; 0.725 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.991      ;
; 0.725 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.991      ;
; 0.725 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.991      ;
; 0.726 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.992      ;
; 0.727 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.993      ;
; 0.728 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.994      ;
; 0.729 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.995      ;
; 0.730 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.996      ;
; 0.730 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.996      ;
; 0.730 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.996      ;
; 0.734 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.000      ;
; 0.770 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.036      ;
; 0.771 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.037      ;
; 0.771 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.037      ;
; 0.771 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.037      ;
; 0.774 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.040      ;
; 0.775 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.041      ;
; 0.778 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.044      ;
; 0.778 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.044      ;
; 0.779 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.045      ;
; 0.785 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.051      ;
; 0.792 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.058      ;
; 0.806 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.073      ;
; 0.811 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.815 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.087      ;
; 0.842 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.108      ;
; 0.848 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.118      ;
; 0.865 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.131      ;
; 0.866 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.132      ;
; 0.866 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.132      ;
; 0.949 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.215      ;
; 0.950 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.216      ;
; 0.959 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.225      ;
; 0.959 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.225      ;
; 0.967 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.233      ;
; 0.975 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.241      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.791 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.057      ;
; 0.798 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.064      ;
; 0.916 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.182      ;
; 0.930 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.196      ;
; 0.985 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.251      ;
; 1.064 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[127][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.330      ;
; 1.246 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.512      ;
; 1.389 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.657      ;
; 1.405 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.671      ;
; 1.450 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.720      ;
; 1.491 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[127][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.781      ;
; 1.587 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.855      ;
; 1.636 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.901      ;
; 1.638 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 1.911      ;
; 1.663 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 1.958      ;
; 1.664 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 1.959      ;
; 1.672 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.938      ;
; 1.701 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|IOreg[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 1.989      ;
; 1.726 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[26][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.021      ;
; 1.745 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.040      ;
; 1.747 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[118][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.042      ;
; 1.757 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[12][4]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.028      ; 2.051      ;
; 1.803 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.074      ;
; 1.805 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[118][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.076      ;
; 1.806 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 2.074      ;
; 1.809 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[98][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.082      ;
; 1.812 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[66][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.085      ;
; 1.828 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 2.121      ;
; 1.828 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 2.121      ;
; 1.842 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[98][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.137      ;
; 1.842 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[66][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.137      ;
; 1.843 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 2.113      ;
; 1.851 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.117      ;
; 1.851 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.117      ;
; 1.870 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.136      ;
; 1.872 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 2.137      ;
; 1.884 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[165][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.011      ; 2.161      ;
; 1.921 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.216      ;
; 1.924 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.219      ;
; 1.930 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[44][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 2.216      ;
; 1.942 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[104][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.208      ;
; 1.946 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[118][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 2.239      ;
; 1.953 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.005     ; 2.214      ;
; 1.961 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[165][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.013      ; 2.240      ;
; 1.961 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[133][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.013      ; 2.240      ;
; 1.988 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.254      ;
; 1.993 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[119][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.259      ;
; 1.994 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[211][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 2.254      ;
; 1.994 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[82][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 2.254      ;
; 2.001 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[124][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.296      ;
; 2.002 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[92][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.297      ;
; 2.020 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[52][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 2.277      ;
; 2.026 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[186][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.299      ;
; 2.027 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[23][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 2.284      ;
; 2.029 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[83][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.025      ; 2.320      ;
; 2.032 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[67][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.025      ; 2.323      ;
; 2.033 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[153][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.012      ; 2.311      ;
; 2.033 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[145][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.012      ; 2.311      ;
; 2.044 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 2.314      ;
; 2.055 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[20][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 2.348      ;
; 2.066 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[46][4]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 2.358      ;
; 2.072 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.339      ;
; 2.080 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[16][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 2.372      ;
; 2.086 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.352      ;
; 2.086 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.005     ; 2.347      ;
; 2.089 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[117][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.355      ;
; 2.091 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[112][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.357      ;
; 2.092 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[115][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.358      ;
; 2.103 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[115][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 2.391      ;
; 2.112 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[115][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 2.402      ;
; 2.114 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.381      ;
; 2.122 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[237][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 2.394      ;
; 2.126 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 2.398      ;
; 2.129 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[43][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.031      ; 2.426      ;
; 2.133 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 2.402      ;
; 2.143 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[71][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.405      ;
; 2.145 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.418      ;
; 2.148 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.421      ;
; 2.153 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[71][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.415      ;
; 2.159 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.421      ;
; 2.160 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[88][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.023      ; 2.449      ;
; 2.161 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[120][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.023      ; 2.450      ;
; 2.168 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.031      ; 2.465      ;
; 2.169 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.031      ; 2.466      ;
; 2.169 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[44][7]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 2.459      ;
; 2.176 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[74][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.018      ; 2.460      ;
; 2.177 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[53][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.013      ; 2.456      ;
; 2.179 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[25][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.021      ; 2.466      ;
; 2.180 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[106][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.018      ; 2.464      ;
; 2.183 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[84][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.018      ; 2.467      ;
; 2.186 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[104][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.015      ; 2.467      ;
; 2.187 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[80][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.018      ; 2.471      ;
; 2.189 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[127][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 2.479      ;
; 2.206 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[98][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.009      ; 2.481      ;
; 2.210 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[103][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.025      ; 2.501      ;
; 2.212 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[126][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.474      ;
; 2.213 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[174][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 2.472      ;
; 2.214 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[94][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.476      ;
; 2.214 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|IOreg[2][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.009      ; 2.489      ;
; 2.224 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[111][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 2.481      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|HaltLogic:haltlogic|EN_L_PREV ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|HaltLogic:haltlogic|EN_L_PREV ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1]  ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.775 ; 0.775 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; 8.708 ; 8.708 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; 7.696 ; 7.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; 2.540 ; 2.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; 4.621 ; 4.621 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; 3.887 ; 3.887 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; 7.696 ; 7.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; 7.256 ; 7.256 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; 7.399 ; 7.399 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; 6.634 ; 6.634 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; 7.083 ; 7.083 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; 4.068 ; 4.068 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; 2.693 ; 2.693 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; 4.068 ; 4.068 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; 2.426 ; 2.426 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; 3.831 ; 3.831 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; 1.973 ; 1.973 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; 2.619 ; 2.619 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; 2.527 ; 2.527 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; 3.428 ; 3.428 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 4.405 ; 4.405 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; -0.123 ; -0.123 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; -3.746 ; -3.746 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; -1.293 ; -1.293 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; -1.293 ; -1.293 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; -3.115 ; -3.115 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; -2.370 ; -2.370 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; -6.926 ; -6.926 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; -6.225 ; -6.225 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; -6.347 ; -6.347 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; -5.360 ; -5.360 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; -5.818 ; -5.818 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; -0.909 ; -0.909 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; -1.446 ; -1.446 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; -2.562 ; -2.562 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; -0.909 ; -0.909 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; -3.061 ; -3.061 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; -0.942 ; -0.942 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; -1.567 ; -1.567 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; -1.253 ; -1.253 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; -2.163 ; -2.163 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 0.260  ; 0.260  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 5.606  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 16.972 ; 16.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 16.244 ; 16.244 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 16.597 ; 16.597 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 16.540 ; 16.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 16.972 ; 16.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 16.651 ; 16.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 16.379 ; 16.379 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 16.257 ; 16.257 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 16.300 ; 16.300 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 18.268 ; 18.268 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 18.268 ; 18.268 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 17.164 ; 17.164 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 17.077 ; 17.077 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 16.310 ; 16.310 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 17.225 ; 17.225 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 17.496 ; 17.496 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 18.012 ; 18.012 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 17.636 ; 17.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 29.288 ; 29.288 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 27.045 ; 27.045 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 28.073 ; 28.073 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 28.228 ; 28.228 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 27.899 ; 27.899 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 28.564 ; 28.564 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 29.288 ; 29.288 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 27.349 ; 27.349 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 29.132 ; 29.132 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 22.547 ; 22.547 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 18.423 ; 18.423 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 19.251 ; 19.251 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 20.019 ; 20.019 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 20.743 ; 20.743 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 20.145 ; 20.145 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 20.328 ; 20.328 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 22.547 ; 22.547 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 22.242 ; 22.242 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 28.654 ; 28.654 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 28.152 ; 28.152 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 28.169 ; 28.169 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 27.417 ; 27.417 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 28.588 ; 28.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 27.990 ; 27.990 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 28.654 ; 28.654 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 28.088 ; 28.088 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 28.224 ; 28.224 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 9.634  ; 9.634  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 9.002  ; 9.002  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 9.460  ; 9.460  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 9.435  ; 9.435  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 9.634  ; 9.634  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 9.128  ; 9.128  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 9.442  ; 9.442  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 9.257  ; 9.257  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 10.407 ; 10.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 8.974  ; 8.974  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 10.233 ; 10.233 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 8.819  ; 8.819  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 9.750  ; 9.750  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 9.863  ; 9.863  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 9.358  ; 9.358  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 10.407 ; 10.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 9.443  ; 9.443  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 9.031  ; 9.031  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 9.408  ; 9.408  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 9.374  ; 9.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 9.395  ; 9.395  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 9.162  ; 9.162  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 9.443  ; 9.443  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 9.349  ; 9.349  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 9.526  ; 9.526  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 9.436  ; 9.436  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 9.526  ; 9.526  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 8.918  ; 8.918  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 9.389  ; 9.389  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 9.357  ; 9.357  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 9.095  ; 9.095  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 9.150  ; 9.150  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 12.649 ; 12.649 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 10.792 ; 10.792 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 11.093 ; 11.093 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 10.557 ; 10.557 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 12.649 ; 12.649 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 11.335 ; 11.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 10.297 ; 10.297 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 9.240  ; 9.240  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 9.084  ; 9.084  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 8.929  ; 8.929  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 8.221  ; 8.221  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 8.929  ; 8.929  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 9.240  ; 9.240  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 8.807  ; 8.807  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 8.572  ; 8.572  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 10.931 ; 10.931 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 10.655 ; 10.655 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 9.091  ; 9.091  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 8.601  ; 8.601  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 10.077 ; 10.077 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 9.409  ; 9.409  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 10.415 ; 10.415 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 10.931 ; 10.931 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 9.662  ; 9.662  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 9.093  ; 9.093  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 8.992  ; 8.992  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 9.541  ; 9.541  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 9.587  ; 9.587  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 9.662  ; 9.662  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 9.426  ; 9.426  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 9.466  ; 9.466  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 10.162 ; 10.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 8.243  ; 8.243  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 10.162 ; 10.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 8.974  ; 8.974  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 8.720  ; 8.720  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 8.484  ; 8.484  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 9.152  ; 9.152  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 8.556  ; 8.556  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 8.577  ; 8.577  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 8.969  ; 8.969  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 8.441  ; 8.441  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 8.532  ; 8.532  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 8.916  ; 8.916  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 8.238  ; 8.238  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 8.534  ; 8.534  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 7.981  ; 7.981  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 8.969  ; 8.969  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 8.461  ; 8.461  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 8.844  ; 8.844  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 7.216  ; 7.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 8.369  ; 8.369  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 8.019  ; 8.019  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 8.664  ; 8.664  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 8.844  ; 8.844  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 7.693  ; 7.693  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 8.787  ; 8.787  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 8.171  ; 8.171  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 8.540  ; 8.540  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 7.840  ; 7.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 7.990  ; 7.990  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 7.986  ; 7.986  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 8.060  ; 8.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 8.540  ; 8.540  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 8.019  ; 8.019  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 7.996  ; 7.996  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 9.383  ; 9.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 8.126  ; 8.126  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 9.383  ; 9.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 8.326  ; 8.326  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 8.841  ; 8.841  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 8.368  ; 8.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 8.133  ; 8.133  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 8.136  ; 8.136  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 8.448  ; 8.448  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 8.845  ; 8.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 8.342  ; 8.342  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 8.109  ; 8.109  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 8.196  ; 8.196  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 8.092  ; 8.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 8.832  ; 8.832  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 8.845  ; 8.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 8.200  ; 8.200  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 8.725  ; 8.725  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 12.949 ; 12.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 11.565 ; 11.565 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 12.732 ; 12.732 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 11.363 ; 11.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 11.995 ; 11.995 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 12.444 ; 12.444 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 11.595 ; 11.595 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 11.739 ; 11.739 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 10.750 ; 10.750 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 11.927 ; 11.927 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 11.299 ; 11.299 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 11.114 ; 11.114 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 12.152 ; 12.152 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 11.470 ; 11.470 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 12.064 ; 12.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 12.646 ; 12.646 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 12.949 ; 12.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 9.101  ; 9.101  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 8.921  ; 8.921  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 8.947  ; 8.947  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 8.903  ; 8.903  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 8.944  ; 8.944  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 8.937  ; 8.937  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 9.101  ; 9.101  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 8.740  ; 8.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 8.688  ; 8.688  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 9.677  ; 9.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 8.265  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 9.677  ; 9.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 8.480  ; 8.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 9.475  ; 9.475  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 9.199  ; 9.199  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 9.165  ; 9.165  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 8.374  ; 8.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 8.954  ; 8.954  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 5.475  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 13.569 ; 13.569 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 28.457 ; 28.457 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 25.915 ; 25.915 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 26.869 ; 26.869 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 26.700 ; 26.700 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 26.519 ; 26.519 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 26.956 ; 26.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 28.457 ; 28.457 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 27.721 ; 27.721 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 8.665  ; 8.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 8.543  ; 8.543  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 8.665  ; 8.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 8.593  ; 8.593  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 8.008  ; 8.008  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 7.963  ; 7.963  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 8.020  ; 8.020  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 8.265  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 5.606  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 5.475  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 5.475  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 5.606  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 8.499  ; 8.499  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 9.933  ; 9.933  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 9.887  ; 9.887  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 9.896  ; 9.896  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 10.100 ; 10.100 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 9.455  ; 9.455  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 9.742  ; 9.742  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 9.021  ; 9.021  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 8.499  ; 8.499  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 9.162  ; 9.162  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 12.277 ; 12.277 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 10.382 ; 10.382 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 9.457  ; 9.457  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 9.162  ; 9.162  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 9.844  ; 9.844  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 10.126 ; 10.126 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 10.519 ; 10.519 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 10.530 ; 10.530 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 10.554 ; 10.554 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 10.924 ; 10.924 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 11.620 ; 11.620 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 12.149 ; 12.149 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 10.554 ; 10.554 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 11.862 ; 11.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 12.648 ; 12.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 11.185 ; 11.185 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 12.153 ; 12.153 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 10.519 ; 10.519 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 11.324 ; 11.324 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 11.359 ; 11.359 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 11.261 ; 11.261 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 12.029 ; 12.029 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 10.519 ; 10.519 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 11.738 ; 11.738 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 11.567 ; 11.567 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 10.828 ; 10.828 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 11.243 ; 11.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 12.031 ; 12.031 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 11.716 ; 11.716 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 11.338 ; 11.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 11.243 ; 11.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 11.288 ; 11.288 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 12.014 ; 12.014 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 11.924 ; 11.924 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 11.245 ; 11.245 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 8.413  ; 8.413  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 8.506  ; 8.506  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 8.961  ; 8.961  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 8.943  ; 8.943  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 8.723  ; 8.723  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 8.413  ; 8.413  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 8.727  ; 8.727  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 8.758  ; 8.758  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 8.327  ; 8.327  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 8.504  ; 8.504  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 9.121  ; 9.121  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 8.327  ; 8.327  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 9.250  ; 9.250  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 8.946  ; 8.946  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 8.438  ; 8.438  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 9.491  ; 9.491  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 8.173  ; 8.173  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 8.173  ; 8.173  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 8.736  ; 8.736  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 8.728  ; 8.728  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 8.720  ; 8.720  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 8.655  ; 8.655  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 8.935  ; 8.935  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 8.843  ; 8.843  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 8.043  ; 8.043  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 8.745  ; 8.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 8.838  ; 8.838  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 8.043  ; 8.043  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 8.702  ; 8.702  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 8.822  ; 8.822  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 8.563  ; 8.563  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 8.630  ; 8.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 7.902  ; 7.902  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 7.902  ; 7.902  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.938  ; 8.938  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.403  ; 8.403  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 9.733  ; 9.733  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 9.508  ; 9.508  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 8.761  ; 8.761  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 8.427  ; 8.427  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 7.735  ; 7.735  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 8.627  ; 8.627  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 8.433  ; 8.433  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 7.735  ; 7.735  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 8.446  ; 8.446  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 8.944  ; 8.944  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 8.517  ; 8.517  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 8.250  ; 8.250  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 8.140  ; 8.140  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 10.174 ; 10.174 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 8.457  ; 8.457  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 8.140  ; 8.140  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 9.914  ; 9.914  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 8.923  ; 8.923  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 10.240 ; 10.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 10.767 ; 10.767 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 8.319  ; 8.319  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 8.460  ; 8.460  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 8.319  ; 8.319  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 8.875  ; 8.875  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 8.992  ; 8.992  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 9.096  ; 9.096  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 8.833  ; 8.833  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 8.867  ; 8.867  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 8.243  ; 8.243  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 8.243  ; 8.243  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 10.162 ; 10.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 8.974  ; 8.974  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 8.720  ; 8.720  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 8.484  ; 8.484  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 9.152  ; 9.152  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 8.556  ; 8.556  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 8.577  ; 8.577  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 7.981  ; 7.981  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 8.441  ; 8.441  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 8.532  ; 8.532  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 8.916  ; 8.916  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 8.238  ; 8.238  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 8.534  ; 8.534  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 7.981  ; 7.981  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 8.969  ; 8.969  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 8.461  ; 8.461  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 7.216  ; 7.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 7.216  ; 7.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 8.369  ; 8.369  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 8.019  ; 8.019  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 8.664  ; 8.664  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 8.844  ; 8.844  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 7.693  ; 7.693  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 8.787  ; 8.787  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 8.171  ; 8.171  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 7.840  ; 7.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 7.840  ; 7.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 7.990  ; 7.990  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 7.986  ; 7.986  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 8.060  ; 8.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 8.540  ; 8.540  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 8.019  ; 8.019  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 7.996  ; 7.996  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 8.126  ; 8.126  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 8.126  ; 8.126  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 9.383  ; 9.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 8.326  ; 8.326  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 8.841  ; 8.841  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 8.368  ; 8.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 8.133  ; 8.133  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 8.136  ; 8.136  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 8.448  ; 8.448  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 8.092  ; 8.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 8.342  ; 8.342  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 8.109  ; 8.109  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 8.196  ; 8.196  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 8.092  ; 8.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 8.832  ; 8.832  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 8.845  ; 8.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 8.200  ; 8.200  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 8.725  ; 8.725  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 8.951  ; 8.951  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 10.162 ; 10.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 11.216 ; 11.216 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 10.076 ; 10.076 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 9.501  ; 9.501  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 9.096  ; 9.096  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 9.480  ; 9.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 10.123 ; 10.123 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 8.951  ; 8.951  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 10.794 ; 10.794 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 9.753  ; 9.753  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 9.292  ; 9.292  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 9.913  ; 9.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 9.663  ; 9.663  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 10.199 ; 10.199 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 10.712 ; 10.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 11.083 ; 11.083 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 8.688  ; 8.688  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 8.921  ; 8.921  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 8.947  ; 8.947  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 8.903  ; 8.903  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 8.944  ; 8.944  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 8.937  ; 8.937  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 9.101  ; 9.101  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 8.740  ; 8.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 8.688  ; 8.688  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 5.475  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 8.265  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 9.677  ; 9.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 8.480  ; 8.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 9.475  ; 9.475  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 9.199  ; 9.199  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 9.165  ; 9.165  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 8.374  ; 8.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 8.954  ; 8.954  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 5.475  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 11.155 ; 11.155 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 9.405  ; 9.405  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 9.920  ; 9.920  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 10.541 ; 10.541 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 9.405  ; 9.405  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 9.536  ; 9.536  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 9.760  ; 9.760  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 10.653 ; 10.653 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 9.606  ; 9.606  ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 7.963  ; 7.963  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 8.543  ; 8.543  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 8.665  ; 8.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 8.593  ; 8.593  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 8.008  ; 8.008  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 7.963  ; 7.963  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 8.020  ; 8.020  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 8.265  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 5.606  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 5.475  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 5.475  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EN_L       ; NextPC[1]   ; 14.949 ; 14.949 ; 14.949 ; 14.949 ;
; EN_L       ; NextPC[2]   ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; EN_L       ; NextPC[3]   ; 15.734 ; 15.734 ; 15.734 ; 15.734 ;
; EN_L       ; NextPC[4]   ; 15.553 ; 15.553 ; 15.553 ; 15.553 ;
; EN_L       ; NextPC[5]   ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; EN_L       ; NextPC[6]   ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; EN_L       ; NextPC[7]   ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; IOA[0]     ; DataC[0]    ; 7.991  ;        ;        ; 7.991  ;
; IOA[0]     ; Din[0]      ; 9.098  ;        ;        ; 9.098  ;
; IOA[1]     ; DataC[1]    ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; IOA[1]     ; Din[1]      ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; IOA[2]     ; DataC[2]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; IOA[2]     ; Din[2]      ; 9.069  ; 9.069  ; 9.069  ; 9.069  ;
; IOA[3]     ; DataC[3]    ; 13.614 ; 13.614 ; 13.614 ; 13.614 ;
; IOA[3]     ; Din[3]      ; 14.303 ; 14.303 ; 14.303 ; 14.303 ;
; IOA[4]     ; DataC[4]    ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; IOA[4]     ; Din[4]      ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; IOA[5]     ; DataC[5]    ; 14.873 ; 14.873 ; 14.873 ; 14.873 ;
; IOA[5]     ; Din[5]      ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; IOA[6]     ; DataC[6]    ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; IOA[6]     ; Din[6]      ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; IOA[7]     ; DataC[7]    ; 14.144 ; 14.144 ; 14.144 ; 14.144 ;
; IOA[7]     ; Din[7]      ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; IOB[0]     ; DataC[0]    ; 8.144  ;        ;        ; 8.144  ;
; IOB[0]     ; Din[0]      ; 9.251  ;        ;        ; 9.251  ;
; IOB[1]     ; DataC[1]    ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; IOB[1]     ; Din[1]      ; 9.690  ; 9.690  ; 9.690  ; 9.690  ;
; IOB[2]     ; DataC[2]    ; 8.419  ;        ;        ; 8.419  ;
; IOB[2]     ; Din[2]      ; 7.608  ;        ;        ; 7.608  ;
; IOB[3]     ; DataC[3]    ; 9.749  ; 9.749  ; 9.749  ; 9.749  ;
; IOB[3]     ; Din[3]      ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; IOB[4]     ; DataC[4]    ; 8.463  ;        ;        ; 8.463  ;
; IOB[4]     ; Din[4]      ; 7.889  ;        ;        ; 7.889  ;
; IOB[5]     ; DataC[5]    ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; IOB[5]     ; Din[5]      ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; IOB[6]     ; DataC[6]    ; 8.154  ;        ;        ; 8.154  ;
; IOB[6]     ; Din[6]      ; 8.893  ;        ;        ; 8.893  ;
; IOB[7]     ; DataC[7]    ; 10.489 ; 10.489 ; 10.489 ; 10.489 ;
; IOB[7]     ; Din[7]      ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EN_L       ; NextPC[1]   ; 14.949 ; 14.949 ; 14.949 ; 14.949 ;
; EN_L       ; NextPC[2]   ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; EN_L       ; NextPC[3]   ; 15.734 ; 15.734 ; 15.734 ; 15.734 ;
; EN_L       ; NextPC[4]   ; 15.553 ; 15.553 ; 15.553 ; 15.553 ;
; EN_L       ; NextPC[5]   ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; EN_L       ; NextPC[6]   ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; EN_L       ; NextPC[7]   ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; IOA[0]     ; DataC[0]    ; 7.991  ;        ;        ; 7.991  ;
; IOA[0]     ; Din[0]      ; 9.098  ;        ;        ; 9.098  ;
; IOA[1]     ; DataC[1]    ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; IOA[1]     ; Din[1]      ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; IOA[2]     ; DataC[2]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; IOA[2]     ; Din[2]      ; 9.069  ; 9.069  ; 9.069  ; 9.069  ;
; IOA[3]     ; DataC[3]    ; 13.614 ; 13.614 ; 13.614 ; 13.614 ;
; IOA[3]     ; Din[3]      ; 14.303 ; 14.303 ; 14.303 ; 14.303 ;
; IOA[4]     ; DataC[4]    ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; IOA[4]     ; Din[4]      ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; IOA[5]     ; DataC[5]    ; 14.873 ; 14.873 ; 14.873 ; 14.873 ;
; IOA[5]     ; Din[5]      ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; IOA[6]     ; DataC[6]    ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; IOA[6]     ; Din[6]      ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; IOA[7]     ; DataC[7]    ; 14.144 ; 14.144 ; 14.144 ; 14.144 ;
; IOA[7]     ; Din[7]      ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; IOB[0]     ; DataC[0]    ; 8.144  ;        ;        ; 8.144  ;
; IOB[0]     ; Din[0]      ; 9.251  ;        ;        ; 9.251  ;
; IOB[1]     ; DataC[1]    ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; IOB[1]     ; Din[1]      ; 9.690  ; 9.690  ; 9.690  ; 9.690  ;
; IOB[2]     ; DataC[2]    ; 8.419  ;        ;        ; 8.419  ;
; IOB[2]     ; Din[2]      ; 7.608  ;        ;        ; 7.608  ;
; IOB[3]     ; DataC[3]    ; 9.749  ; 9.749  ; 9.749  ; 9.749  ;
; IOB[3]     ; Din[3]      ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; IOB[4]     ; DataC[4]    ; 8.463  ;        ;        ; 8.463  ;
; IOB[4]     ; Din[4]      ; 7.889  ;        ;        ; 7.889  ;
; IOB[5]     ; DataC[5]    ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; IOB[5]     ; Din[5]      ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; IOB[6]     ; DataC[6]    ; 8.154  ;        ;        ; 8.154  ;
; IOB[6]     ; Din[6]      ; 8.893  ;        ;        ; 8.893  ;
; IOB[7]     ; DataC[7]    ; 10.489 ; 10.489 ; 10.489 ; 10.489 ;
; IOB[7]     ; Din[7]      ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; var_clk:clockGenerator|var_clock ; -8.874 ; -15256.700    ;
; CLK50                            ; -0.650 ; -13.736       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.215 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.379 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -2104.000     ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                                                                         ;
+--------+------------------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -8.874 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.913      ;
; -8.873 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.912      ;
; -8.851 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.887      ;
; -8.849 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.885      ;
; -8.814 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.853      ;
; -8.813 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.852      ;
; -8.791 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.827      ;
; -8.789 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.825      ;
; -8.785 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.824      ;
; -8.764 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.801      ;
; -8.764 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.803      ;
; -8.763 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.802      ;
; -8.741 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.780      ;
; -8.741 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.777      ;
; -8.740 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.779      ;
; -8.739 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.775      ;
; -8.725 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.764      ;
; -8.718 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.754      ;
; -8.716 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.752      ;
; -8.710 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.749      ;
; -8.709 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.748      ;
; -8.704 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.741      ;
; -8.697 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.734      ;
; -8.687 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.723      ;
; -8.685 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.721      ;
; -8.679 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.716      ;
; -8.679 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.716      ;
; -8.675 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.714      ;
; -8.654 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.691      ;
; -8.652 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.691      ;
; -8.647 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 9.680      ;
; -8.637 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.674      ;
; -8.633 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.670      ;
; -8.631 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 9.688      ;
; -8.631 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.668      ;
; -8.621 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.660      ;
; -8.619 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.656      ;
; -8.619 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.656      ;
; -8.614 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.656      ;
; -8.614 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.651      ;
; -8.613 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.650      ;
; -8.611 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.653      ;
; -8.606 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 9.641      ;
; -8.606 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 9.641      ;
; -8.600 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.637      ;
; -8.597 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.634      ;
; -8.591 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.628      ;
; -8.587 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.624      ;
; -8.587 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 9.620      ;
; -8.573 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.610      ;
; -8.571 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 9.628      ;
; -8.569 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 9.609      ;
; -8.569 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.606      ;
; -8.569 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.606      ;
; -8.564 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.601      ;
; -8.560 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.602      ;
; -8.560 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.602      ;
; -8.554 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.596      ;
; -8.554 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.591      ;
; -8.553 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.590      ;
; -8.553 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.590      ;
; -8.553 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.590      ;
; -8.551 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.593      ;
; -8.547 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.586      ;
; -8.546 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 9.585      ;
; -8.546 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.583      ;
; -8.546 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.583      ;
; -8.546 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 9.581      ;
; -8.546 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 9.581      ;
; -8.544 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 9.577      ;
; -8.537 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 9.570      ;
; -8.537 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.574      ;
; -8.533 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.570      ;
; -8.531 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.568      ;
; -8.524 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.560      ;
; -8.523 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.560      ;
; -8.522 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.558      ;
; -8.521 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 9.578      ;
; -8.515 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.552      ;
; -8.515 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.552      ;
; -8.514 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 9.547      ;
; -8.510 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 9.550      ;
; -8.509 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 9.549      ;
; -8.509 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 9.549      ;
; -8.504 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.546      ;
; -8.504 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.541      ;
; -8.503 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.540      ;
; -8.501 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.543      ;
; -8.500 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.004      ; 9.536      ;
; -8.500 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.537      ;
; -8.500 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.542      ;
; -8.500 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.542      ;
; -8.498 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 9.555      ;
; -8.496 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 9.531      ;
; -8.496 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.003      ; 9.531      ;
; -8.493 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.530      ;
; -8.493 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.530      ;
; -8.492 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.534      ;
; -8.490 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.010      ; 9.532      ;
; -8.487 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4] ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 9.524      ;
+--------+------------------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.650 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.678      ;
; -0.650 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.678      ;
; -0.650 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.678      ;
; -0.650 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.678      ;
; -0.645 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.679      ;
; -0.645 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.679      ;
; -0.645 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.679      ;
; -0.645 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.679      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.672      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.672      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.672      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.672      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.648      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.648      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.648      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.648      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.649      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.649      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.649      ;
; -0.615 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.649      ;
; -0.611 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.642      ;
; -0.611 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.642      ;
; -0.611 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.642      ;
; -0.611 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.642      ;
; -0.571 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.611      ;
; -0.571 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.611      ;
; -0.571 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.611      ;
; -0.571 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.611      ;
; -0.570 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.599      ;
; -0.570 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.599      ;
; -0.570 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.599      ;
; -0.570 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.599      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.600      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.600      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.600      ;
; -0.565 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.600      ;
; -0.564 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.604      ;
; -0.564 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.604      ;
; -0.564 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.604      ;
; -0.564 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.604      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.593      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.593      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.593      ;
; -0.561 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.593      ;
; -0.554 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.587      ;
; -0.554 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.587      ;
; -0.554 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.587      ;
; -0.554 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.587      ;
; -0.531 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 1.569      ;
; -0.531 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 1.569      ;
; -0.531 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 1.569      ;
; -0.531 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.006      ; 1.569      ;
; -0.526 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.555      ;
; -0.526 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.555      ;
; -0.526 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.555      ;
; -0.526 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.555      ;
; -0.525 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.553      ;
; -0.525 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.553      ;
; -0.525 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.553      ;
; -0.525 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.004     ; 1.553      ;
; -0.524 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.557      ;
; -0.524 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.557      ;
; -0.524 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.557      ;
; -0.524 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.557      ;
; -0.522 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.556      ;
; -0.522 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.556      ;
; -0.522 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.556      ;
; -0.522 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.556      ;
; -0.521 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.556      ;
; -0.521 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.556      ;
; -0.521 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.556      ;
; -0.521 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.003      ; 1.556      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.554      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.554      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.554      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.554      ;
; -0.517 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.549      ;
; -0.516 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.547      ;
; -0.516 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.547      ;
; -0.516 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.547      ;
; -0.516 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.547      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.545      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.545      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.545      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.545      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.549      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.549      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.549      ;
; -0.515 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.002      ; 1.549      ;
; -0.512 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 1.539      ;
; -0.512 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 1.539      ;
; -0.512 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 1.539      ;
; -0.512 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.005     ; 1.539      ;
; -0.511 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.548      ;
; -0.511 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.548      ;
; -0.511 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.548      ;
; -0.511 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.005      ; 1.548      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.406      ;
; 0.318 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.471      ;
; 0.329 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.362 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.539      ;
; 0.390 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.543      ;
; 0.397 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.549      ;
; 0.429 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.582      ;
; 0.447 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.603      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.379 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.538      ;
; 0.428 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.580      ;
; 0.437 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.589      ;
; 0.469 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.621      ;
; 0.497 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[127][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.649      ;
; 0.540 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.692      ;
; 0.612 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.766      ;
; 0.647 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.799      ;
; 0.675 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 0.830      ;
; 0.692 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[127][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 0.864      ;
; 0.697 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.851      ;
; 0.720 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.870      ;
; 0.736 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.888      ;
; 0.750 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 0.906      ;
; 0.760 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 0.936      ;
; 0.760 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 0.936      ;
; 0.783 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.937      ;
; 0.791 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[26][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 0.967      ;
; 0.792 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|IOreg[7][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.017      ; 0.961      ;
; 0.797 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.947      ;
; 0.805 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[12][4]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 0.981      ;
; 0.816 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 0.992      ;
; 0.819 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[118][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 0.995      ;
; 0.821 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.973      ;
; 0.838 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 0.993      ;
; 0.840 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.992      ;
; 0.851 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.006      ;
; 0.852 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[98][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.009      ;
; 0.853 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[118][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.008      ;
; 0.856 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[66][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.013      ;
; 0.858 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[165][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.009      ; 1.019      ;
; 0.863 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[6][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.014      ;
; 0.875 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.023      ; 1.050      ;
; 0.876 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.023      ; 1.051      ;
; 0.877 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 1.023      ;
; 0.886 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.062      ;
; 0.886 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[66][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.062      ;
; 0.887 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[98][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.063      ;
; 0.888 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[104][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.040      ;
; 0.889 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.065      ;
; 0.894 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[113][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.046      ;
; 0.901 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.053      ;
; 0.902 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[118][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 1.076      ;
; 0.902 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.057      ;
; 0.911 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[165][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.073      ;
; 0.912 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[133][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.074      ;
; 0.915 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[186][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.072      ;
; 0.919 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[60][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.071      ;
; 0.924 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[154][4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 1.070      ;
; 0.925 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[119][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.076      ;
; 0.926 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.078      ;
; 0.929 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[43][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 1.107      ;
; 0.932 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[211][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 1.078      ;
; 0.932 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[82][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 1.078      ;
; 0.935 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.090      ;
; 0.938 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[124][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.114      ;
; 0.938 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[92][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.114      ;
; 0.941 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[44][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.016      ; 1.109      ;
; 0.943 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[83][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 1.115      ;
; 0.943 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[20][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 1.117      ;
; 0.946 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[67][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 1.118      ;
; 0.953 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[153][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.115      ;
; 0.953 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[145][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.115      ;
; 0.955 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[52][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 1.098      ;
; 0.958 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[46][4]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.021      ; 1.131      ;
; 0.959 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.111      ;
; 0.962 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[23][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 1.105      ;
; 0.965 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[16][6]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 1.139      ;
; 0.973 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[115][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 1.145      ;
; 0.976 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 1.134      ;
; 0.977 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[115][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.129      ;
; 0.977 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[112][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.129      ;
; 0.984 ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]      ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]              ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.136      ;
; 0.985 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[127][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 1.157      ;
; 0.986 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 1.164      ;
; 0.986 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 1.164      ;
; 0.991 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.143      ;
; 0.992 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[115][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.018      ; 1.162      ;
; 0.992 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[117][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.144      ;
; 0.995 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[237][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.151      ;
; 1.000 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[44][7]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.019      ; 1.171      ;
; 1.001 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.157      ;
; 1.007 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[88][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.019      ; 1.178      ;
; 1.009 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[120][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.019      ; 1.180      ;
; 1.011 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 1.169      ;
; 1.011 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[86][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.167      ;
; 1.012 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[104][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.012      ; 1.176      ;
; 1.013 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 1.171      ;
; 1.013 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|IOreg[2][6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.008      ; 1.173      ;
; 1.015 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[71][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.163      ;
; 1.018 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[53][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.008      ; 1.178      ;
; 1.021 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 1.199      ;
; 1.021 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[225][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.175      ;
; 1.021 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[122][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.197      ;
; 1.021 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][2]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.197      ;
; 1.022 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[7][3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[90][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.026      ; 1.200      ;
; 1.029 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[123][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 1.201      ;
; 1.029 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][2] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[107][2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.020      ; 1.201      ;
; 1.030 ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[71][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.178      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|HaltLogic:haltlogic|EN_L_PREV ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|HaltLogic:haltlogic|EN_L_PREV ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|ProgramCounter:pc|PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[3][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[4][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|RegFile:file|registers[5][1]  ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.101 ; 0.101 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; 4.368 ; 4.368 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; 3.852 ; 3.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; 0.851 ; 0.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; 1.869 ; 1.869 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; 1.603 ; 1.603 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; 3.852 ; 3.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; 3.729 ; 3.729 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; 3.782 ; 3.782 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; 3.372 ; 3.372 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; 3.573 ; 3.573 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; 1.578 ; 1.578 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; 0.905 ; 0.905 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; 1.578 ; 1.578 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; 0.852 ; 0.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; 1.497 ; 1.497 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; 0.644 ; 0.644 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; 0.956 ; 0.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; 0.993 ; 0.993 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; 1.357 ; 1.357 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 1.946 ; 1.946 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.208  ; 0.208  ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; -2.143 ; -2.143 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; -0.260 ; -0.260 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; -0.260 ; -0.260 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; -1.163 ; -1.163 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; -0.889 ; -0.889 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; -3.480 ; -3.480 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; -3.229 ; -3.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; -3.267 ; -3.267 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; -2.773 ; -2.773 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; -2.976 ; -2.976 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; -0.138 ; -0.138 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; -0.314 ; -0.314 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; -0.872 ; -0.872 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; -0.138 ; -0.138 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; -1.125 ; -1.125 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; -0.144 ; -0.144 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; -0.441 ; -0.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; -0.394 ; -0.394 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; -0.760 ; -0.760 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 0.346  ; 0.346  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 2.881  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 8.172  ; 8.172  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 7.934  ; 7.934  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 8.028  ; 8.028  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 8.100  ; 8.100  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 8.172  ; 8.172  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 8.158  ; 8.158  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 7.976  ; 7.976  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 7.912  ; 7.912  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 8.971  ; 8.971  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 8.971  ; 8.971  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 8.395  ; 8.395  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 8.230  ; 8.230  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 7.993  ; 7.993  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 8.430  ; 8.430  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 8.503  ; 8.503  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 8.828  ; 8.828  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 8.588  ; 8.588  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 13.886 ; 13.886 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 12.608 ; 12.608 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 13.112 ; 13.112 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 13.106 ; 13.106 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 13.011 ; 13.011 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 13.412 ; 13.412 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 13.886 ; 13.886 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 12.730 ; 12.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 13.560 ; 13.560 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 10.652 ; 10.652 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 8.891  ; 8.891  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 9.229  ; 9.229  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 9.554  ; 9.554  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 9.836  ; 9.836  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 9.583  ; 9.583  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 9.656  ; 9.656  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 10.652 ; 10.652 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 10.510 ; 10.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 13.544 ; 13.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 13.249 ; 13.249 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 13.131 ; 13.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 12.823 ; 12.823 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 13.367 ; 13.367 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 13.096 ; 13.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 13.544 ; 13.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 13.064 ; 13.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 13.173 ; 13.173 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 5.104  ; 5.104  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 4.870  ; 4.870  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 5.009  ; 5.009  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 5.005  ; 5.005  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 5.104  ; 5.104  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 4.918  ; 4.918  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 5.040  ; 5.040  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 4.912  ; 4.912  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 5.447  ; 5.447  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 4.835  ; 4.835  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 5.357  ; 5.357  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 4.694  ; 4.694  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 5.152  ; 5.152  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 5.160  ; 5.160  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 4.925  ; 4.925  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 5.447  ; 5.447  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 4.958  ; 4.958  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 4.822  ; 4.822  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 4.919  ; 4.919  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 4.929  ; 4.929  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 4.958  ; 4.958  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 4.850  ; 4.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 4.951  ; 4.951  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 4.918  ; 4.918  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 4.989  ; 4.989  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 4.941  ; 4.941  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 4.989  ; 4.989  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 4.746  ; 4.746  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 4.912  ; 4.912  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 4.920  ; 4.920  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 4.762  ; 4.762  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 4.804  ; 4.804  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 6.733  ; 6.733  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 5.796  ; 5.796  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 5.852  ; 5.852  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 5.519  ; 5.519  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 6.733  ; 6.733  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 5.984  ; 5.984  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 5.522  ; 5.522  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 5.426  ; 5.426  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 4.994  ; 4.994  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 4.829  ; 4.829  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 4.700  ; 4.700  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 4.414  ; 4.414  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 4.712  ; 4.712  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 4.994  ; 4.994  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 4.665  ; 4.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 4.557  ; 4.557  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 5.678  ; 5.678  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 5.638  ; 5.638  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.828  ; 4.828  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.619  ; 4.619  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 5.301  ; 5.301  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 5.041  ; 5.041  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 5.390  ; 5.390  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 5.678  ; 5.678  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 5.060  ; 5.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 4.854  ; 4.854  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 4.803  ; 4.803  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 5.011  ; 5.011  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 5.011  ; 5.011  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 5.060  ; 5.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 4.968  ; 4.968  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 4.973  ; 4.973  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 5.544  ; 5.544  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 4.549  ; 4.549  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 5.544  ; 5.544  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 4.866  ; 4.866  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 4.695  ; 4.695  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 4.591  ; 4.591  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 4.930  ; 4.930  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 4.717  ; 4.717  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 4.672  ; 4.672  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 4.833  ; 4.833  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 4.574  ; 4.574  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 4.645  ; 4.645  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 4.815  ; 4.815  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 4.492  ; 4.492  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 4.635  ; 4.635  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 4.376  ; 4.376  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 4.833  ; 4.833  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 4.581  ; 4.581  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 4.799  ; 4.799  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 3.982  ; 3.982  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 4.448  ; 4.448  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 4.286  ; 4.286  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 4.698  ; 4.698  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 4.769  ; 4.769  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 4.227  ; 4.227  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 4.799  ; 4.799  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 4.441  ; 4.441  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 4.618  ; 4.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 4.220  ; 4.220  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 4.369  ; 4.369  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 4.388  ; 4.388  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 4.326  ; 4.326  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 4.618  ; 4.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 4.406  ; 4.406  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 4.372  ; 4.372  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 4.217  ; 4.217  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 5.197  ; 5.197  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 4.334  ; 4.334  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 5.197  ; 5.197  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 4.537  ; 4.537  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 4.829  ; 4.829  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 4.555  ; 4.555  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 4.447  ; 4.447  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 4.440  ; 4.440  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 4.596  ; 4.596  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 4.712  ; 4.712  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 4.530  ; 4.530  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 4.431  ; 4.431  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 4.477  ; 4.477  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 4.421  ; 4.421  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 4.705  ; 4.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 4.712  ; 4.712  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 4.474  ; 4.474  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 4.651  ; 4.651  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 6.580  ; 6.580  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 5.819  ; 5.819  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 6.393  ; 6.393  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 5.866  ; 5.866  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 5.998  ; 5.998  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 6.367  ; 6.367  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 5.835  ; 5.835  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 6.074  ; 6.074  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 5.535  ; 5.535  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 6.112  ; 6.112  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 5.831  ; 5.831  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 5.777  ; 5.777  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 6.147  ; 6.147  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 5.904  ; 5.904  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 6.127  ; 6.127  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 6.487  ; 6.487  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 6.580  ; 6.580  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 4.903  ; 4.903  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 4.803  ; 4.803  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 4.845  ; 4.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 4.801  ; 4.801  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 4.808  ; 4.808  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 4.847  ; 4.847  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 4.903  ; 4.903  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 4.732  ; 4.732  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 4.679  ; 4.679  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 5.305  ; 5.305  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 4.570  ; 4.570  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 5.305  ; 5.305  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 4.637  ; 4.637  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 5.055  ; 5.055  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 4.959  ; 4.959  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 4.942  ; 4.942  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 4.624  ; 4.624  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 4.821  ; 4.821  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 2.830  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 6.740  ; 6.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 13.202 ; 13.202 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 12.049 ; 12.049 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 12.501 ; 12.501 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 12.265 ; 12.265 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 12.285 ; 12.285 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 12.399 ; 12.399 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 13.202 ; 13.202 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 12.867 ; 12.867 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 4.630  ; 4.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 4.610  ; 4.610  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 4.592  ; 4.592  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 4.630  ; 4.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 4.367  ; 4.367  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 4.317  ; 4.317  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 4.363  ; 4.363  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 4.487  ; 4.487  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 2.881  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 2.830  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 2.830  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 2.881 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 4.562 ; 4.562 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 5.222 ; 5.222 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 5.154 ; 5.154 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 5.250 ; 5.250 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 5.180 ; 5.180 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 5.000 ; 5.000 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 5.112 ; 5.112 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 4.851 ; 4.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 4.562 ; 4.562 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 4.956 ; 4.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 6.401 ; 6.401 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 5.482 ; 5.482 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 4.987 ; 4.987 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 4.956 ; 4.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 5.244 ; 5.244 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 5.350 ; 5.350 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 5.608 ; 5.608 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 5.546 ; 5.546 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 5.611 ; 5.611 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 5.991 ; 5.991 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 6.078 ; 6.078 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 6.143 ; 6.143 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 6.584 ; 6.584 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 5.750 ; 5.750 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 6.216 ; 6.216 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 5.472 ; 5.472 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 5.888 ; 5.888 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 5.849 ; 5.849 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 5.828 ; 5.828 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 6.095 ; 6.095 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 5.472 ; 5.472 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 5.990 ; 5.990 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 5.982 ; 5.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 5.680 ; 5.680 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 5.795 ; 5.795 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 6.252 ; 6.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 6.010 ; 6.010 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 5.795 ; 5.795 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 5.850 ; 5.850 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 5.840 ; 5.840 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 6.242 ; 6.242 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 6.084 ; 6.084 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 5.829 ; 5.829 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 4.597 ; 4.597 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 4.675 ; 4.675 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 4.818 ; 4.818 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 4.812 ; 4.812 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 4.722 ; 4.722 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 4.597 ; 4.597 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 4.712 ; 4.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 4.695 ; 4.695 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 4.510 ; 4.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 4.909 ; 4.909 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 4.510 ; 4.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 4.963 ; 4.963 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 4.762 ; 4.762 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 4.527 ; 4.527 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 5.057 ; 5.057 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 4.464 ; 4.464 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 4.464 ; 4.464 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 4.653 ; 4.653 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 4.664 ; 4.664 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 4.692 ; 4.692 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 4.623 ; 4.623 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 4.730 ; 4.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 4.698 ; 4.698 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 4.388 ; 4.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 4.664 ; 4.664 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 4.715 ; 4.715 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 4.388 ; 4.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 4.639 ; 4.639 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 4.691 ; 4.691 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 4.533 ; 4.533 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.338 ; 4.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.338 ; 4.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.867 ; 4.867 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.532 ; 4.532 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 5.277 ; 5.277 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 5.096 ; 5.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.639 ; 4.639 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.532 ; 4.532 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 4.229 ; 4.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 4.514 ; 4.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 4.229 ; 4.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 4.530 ; 4.530 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 4.854 ; 4.854 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 4.529 ; 4.529 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 4.421 ; 4.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 4.452 ; 4.452 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 5.454 ; 5.454 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.575 ; 4.575 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.452 ; 4.452 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 5.232 ; 5.232 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.859 ; 4.859 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 5.312 ; 5.312 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 5.609 ; 5.609 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 4.525 ; 4.525 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 4.611 ; 4.611 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 4.525 ; 4.525 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 4.736 ; 4.736 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 4.791 ; 4.791 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 4.842 ; 4.842 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 4.751 ; 4.751 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 4.754 ; 4.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 4.549 ; 4.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 4.549 ; 4.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 5.544 ; 5.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 4.866 ; 4.866 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 4.695 ; 4.695 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 4.591 ; 4.591 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 4.930 ; 4.930 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 4.717 ; 4.717 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 4.672 ; 4.672 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 4.376 ; 4.376 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 4.574 ; 4.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 4.645 ; 4.645 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 4.815 ; 4.815 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 4.492 ; 4.492 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 4.635 ; 4.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 4.376 ; 4.376 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 4.833 ; 4.833 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 3.982 ; 3.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 3.982 ; 3.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 4.448 ; 4.448 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 4.286 ; 4.286 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 4.698 ; 4.698 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 4.769 ; 4.769 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 4.227 ; 4.227 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 4.799 ; 4.799 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 4.441 ; 4.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 4.217 ; 4.217 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 4.220 ; 4.220 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 4.369 ; 4.369 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 4.388 ; 4.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 4.326 ; 4.326 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 4.618 ; 4.618 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 4.406 ; 4.406 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 4.372 ; 4.372 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 4.217 ; 4.217 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 4.334 ; 4.334 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 4.334 ; 4.334 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 5.197 ; 5.197 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 4.537 ; 4.537 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 4.829 ; 4.829 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 4.555 ; 4.555 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 4.440 ; 4.440 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 4.596 ; 4.596 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 4.421 ; 4.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 4.530 ; 4.530 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 4.431 ; 4.431 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 4.477 ; 4.477 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 4.421 ; 4.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 4.705 ; 4.705 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 4.712 ; 4.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 4.474 ; 4.474 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 4.651 ; 4.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 4.735 ; 4.735 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 5.257 ; 5.257 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 5.759 ; 5.759 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 5.326 ; 5.326 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 4.944 ; 4.944 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 4.897 ; 4.897 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 4.952 ; 4.952 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 5.378 ; 5.378 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 4.735 ; 4.735 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 5.632 ; 5.632 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 5.140 ; 5.140 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 5.007 ; 5.007 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 5.228 ; 5.228 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 5.128 ; 5.128 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 5.356 ; 5.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 5.667 ; 5.667 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 5.820 ; 5.820 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 4.679 ; 4.679 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 4.803 ; 4.803 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 4.845 ; 4.845 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 4.801 ; 4.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 4.808 ; 4.808 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 4.847 ; 4.847 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 4.903 ; 4.903 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 4.732 ; 4.732 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 4.679 ; 4.679 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 2.830 ; 4.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 4.570 ; 4.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 5.305 ; 5.305 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 4.637 ; 4.637 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 5.055 ; 5.055 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 4.959 ; 4.959 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 4.942 ; 4.942 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 4.624 ; 4.624 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 4.821 ; 4.821 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 2.830 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 5.708 ; 5.708 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 4.885 ; 4.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 5.226 ; 5.226 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 5.555 ; 5.555 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 4.885 ; 4.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 5.008 ; 5.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 5.064 ; 5.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 5.578 ; 5.578 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 5.091 ; 5.091 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 4.317 ; 4.317 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 4.610 ; 4.610 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 4.592 ; 4.592 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 4.630 ; 4.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 4.367 ; 4.367 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 4.317 ; 4.317 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 4.363 ; 4.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 4.487 ; 4.487 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 2.881 ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;       ; 2.830 ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;       ; 2.830 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EN_L       ; NextPC[1]   ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; EN_L       ; NextPC[2]   ; 8.389 ; 8.389 ; 8.389 ; 8.389 ;
; EN_L       ; NextPC[3]   ; 8.153 ; 8.153 ; 8.153 ; 8.153 ;
; EN_L       ; NextPC[4]   ; 8.173 ; 8.173 ; 8.173 ; 8.173 ;
; EN_L       ; NextPC[5]   ; 8.287 ; 8.287 ; 8.287 ; 8.287 ;
; EN_L       ; NextPC[6]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; EN_L       ; NextPC[7]   ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; IOA[0]     ; DataC[0]    ; 4.011 ;       ;       ; 4.011 ;
; IOA[0]     ; Din[0]      ; 4.652 ;       ;       ; 4.652 ;
; IOA[1]     ; DataC[1]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; IOA[1]     ; Din[1]      ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; IOA[2]     ; DataC[2]    ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; IOA[2]     ; Din[2]      ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; IOA[3]     ; DataC[3]    ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; IOA[3]     ; Din[3]      ; 7.613 ; 7.613 ; 7.613 ; 7.613 ;
; IOA[4]     ; DataC[4]    ; 7.444 ; 7.444 ; 7.444 ; 7.444 ;
; IOA[4]     ; Din[4]      ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; IOA[5]     ; DataC[5]    ; 7.989 ; 7.989 ; 7.989 ; 7.989 ;
; IOA[5]     ; Din[5]      ; 7.647 ; 7.647 ; 7.647 ; 7.647 ;
; IOA[6]     ; DataC[6]    ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; IOA[6]     ; Din[6]      ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; IOA[7]     ; DataC[7]    ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; IOA[7]     ; Din[7]      ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; IOB[0]     ; DataC[0]    ; 4.065 ;       ;       ; 4.065 ;
; IOB[0]     ; Din[0]      ; 4.706 ;       ;       ; 4.706 ;
; IOB[1]     ; DataC[1]    ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; IOB[1]     ; Din[1]      ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; IOB[2]     ; DataC[2]    ; 4.194 ;       ;       ; 4.194 ;
; IOB[2]     ; Din[2]      ; 3.911 ;       ;       ; 3.911 ;
; IOB[3]     ; DataC[3]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; IOB[3]     ; Din[3]      ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; IOB[4]     ; DataC[4]    ; 4.359 ;       ;       ; 4.359 ;
; IOB[4]     ; Din[4]      ; 4.043 ;       ;       ; 4.043 ;
; IOB[5]     ; DataC[5]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; IOB[5]     ; Din[5]      ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; IOB[6]     ; DataC[6]    ; 4.231 ;       ;       ; 4.231 ;
; IOB[6]     ; Din[6]      ; 4.565 ;       ;       ; 4.565 ;
; IOB[7]     ; DataC[7]    ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; IOB[7]     ; Din[7]      ; 4.897 ; 4.897 ; 4.897 ; 4.897 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EN_L       ; NextPC[1]   ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; EN_L       ; NextPC[2]   ; 8.389 ; 8.389 ; 8.389 ; 8.389 ;
; EN_L       ; NextPC[3]   ; 8.153 ; 8.153 ; 8.153 ; 8.153 ;
; EN_L       ; NextPC[4]   ; 8.173 ; 8.173 ; 8.173 ; 8.173 ;
; EN_L       ; NextPC[5]   ; 8.287 ; 8.287 ; 8.287 ; 8.287 ;
; EN_L       ; NextPC[6]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; EN_L       ; NextPC[7]   ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; IOA[0]     ; DataC[0]    ; 4.011 ;       ;       ; 4.011 ;
; IOA[0]     ; Din[0]      ; 4.652 ;       ;       ; 4.652 ;
; IOA[1]     ; DataC[1]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; IOA[1]     ; Din[1]      ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; IOA[2]     ; DataC[2]    ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; IOA[2]     ; Din[2]      ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; IOA[3]     ; DataC[3]    ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; IOA[3]     ; Din[3]      ; 7.613 ; 7.613 ; 7.613 ; 7.613 ;
; IOA[4]     ; DataC[4]    ; 7.444 ; 7.444 ; 7.444 ; 7.444 ;
; IOA[4]     ; Din[4]      ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; IOA[5]     ; DataC[5]    ; 7.989 ; 7.989 ; 7.989 ; 7.989 ;
; IOA[5]     ; Din[5]      ; 7.647 ; 7.647 ; 7.647 ; 7.647 ;
; IOA[6]     ; DataC[6]    ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; IOA[6]     ; Din[6]      ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; IOA[7]     ; DataC[7]    ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; IOA[7]     ; Din[7]      ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; IOB[0]     ; DataC[0]    ; 4.065 ;       ;       ; 4.065 ;
; IOB[0]     ; Din[0]      ; 4.706 ;       ;       ; 4.706 ;
; IOB[1]     ; DataC[1]    ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; IOB[1]     ; Din[1]      ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; IOB[2]     ; DataC[2]    ; 4.194 ;       ;       ; 4.194 ;
; IOB[2]     ; Din[2]      ; 3.911 ;       ;       ; 3.911 ;
; IOB[3]     ; DataC[3]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; IOB[3]     ; Din[3]      ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; IOB[4]     ; DataC[4]    ; 4.359 ;       ;       ; 4.359 ;
; IOB[4]     ; Din[4]      ; 4.043 ;       ;       ; 4.043 ;
; IOB[5]     ; DataC[5]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; IOB[5]     ; Din[5]      ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; IOB[6]     ; DataC[6]    ; 4.231 ;       ;       ; 4.231 ;
; IOB[6]     ; Din[6]      ; 4.565 ;       ;       ; 4.565 ;
; IOB[7]     ; DataC[7]    ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; IOB[7]     ; Din[7]      ; 4.897 ; 4.897 ; 4.897 ; 4.897 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+------------+-------+----------+---------+---------------------+
; Clock                             ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -21.547    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK50                            ; -2.456     ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  var_clk:clockGenerator|var_clock ; -21.547    ; 0.379 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                   ; -37379.371 ; 0.0   ; 0.0      ; 0.0     ; -2137.38            ;
;  CLK50                            ; -60.673    ; 0.000 ; N/A      ; N/A     ; -33.380             ;
;  var_clk:clockGenerator|var_clock ; -37318.698 ; 0.000 ; N/A      ; N/A     ; -2104.000           ;
+-----------------------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.775 ; 0.775 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; 8.708 ; 8.708 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; 7.696 ; 7.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; 2.540 ; 2.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; 4.621 ; 4.621 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; 3.887 ; 3.887 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; 7.696 ; 7.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; 7.256 ; 7.256 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; 7.399 ; 7.399 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; 6.634 ; 6.634 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; 7.083 ; 7.083 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; 4.068 ; 4.068 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; 2.693 ; 2.693 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; 4.068 ; 4.068 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; 2.426 ; 2.426 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; 3.831 ; 3.831 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; 1.973 ; 1.973 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; 2.619 ; 2.619 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; 2.527 ; 2.527 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; 3.428 ; 3.428 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 4.405 ; 4.405 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.208  ; 0.208  ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; -2.143 ; -2.143 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; -0.260 ; -0.260 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; -0.260 ; -0.260 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; -1.163 ; -1.163 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; -0.889 ; -0.889 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; -3.480 ; -3.480 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; -3.229 ; -3.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; -3.267 ; -3.267 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; -2.773 ; -2.773 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; -2.976 ; -2.976 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; -0.138 ; -0.138 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; -0.314 ; -0.314 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; -0.872 ; -0.872 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; -0.138 ; -0.138 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; -1.125 ; -1.125 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; -0.144 ; -0.144 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; -0.441 ; -0.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; -0.394 ; -0.394 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; -0.760 ; -0.760 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 0.346  ; 0.346  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 5.606  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 16.972 ; 16.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 16.244 ; 16.244 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 16.597 ; 16.597 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 16.540 ; 16.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 16.972 ; 16.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 16.651 ; 16.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 16.379 ; 16.379 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 16.257 ; 16.257 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 16.300 ; 16.300 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 18.268 ; 18.268 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 18.268 ; 18.268 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 17.164 ; 17.164 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 17.077 ; 17.077 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 16.310 ; 16.310 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 17.225 ; 17.225 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 17.496 ; 17.496 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 18.012 ; 18.012 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 17.636 ; 17.636 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 29.288 ; 29.288 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 27.045 ; 27.045 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 28.073 ; 28.073 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 28.228 ; 28.228 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 27.899 ; 27.899 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 28.564 ; 28.564 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 29.288 ; 29.288 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 27.349 ; 27.349 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 29.132 ; 29.132 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 22.547 ; 22.547 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 18.423 ; 18.423 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 19.251 ; 19.251 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 20.019 ; 20.019 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 20.743 ; 20.743 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 20.145 ; 20.145 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 20.328 ; 20.328 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 22.547 ; 22.547 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 22.242 ; 22.242 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 28.654 ; 28.654 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 28.152 ; 28.152 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 28.169 ; 28.169 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 27.417 ; 27.417 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 28.588 ; 28.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 27.990 ; 27.990 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 28.654 ; 28.654 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 28.088 ; 28.088 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 28.224 ; 28.224 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 9.634  ; 9.634  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 9.002  ; 9.002  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 9.460  ; 9.460  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 9.435  ; 9.435  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 9.634  ; 9.634  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 9.128  ; 9.128  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 9.442  ; 9.442  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 9.257  ; 9.257  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 10.407 ; 10.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 8.974  ; 8.974  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 10.233 ; 10.233 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 8.819  ; 8.819  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 9.750  ; 9.750  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 9.863  ; 9.863  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 9.358  ; 9.358  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 10.407 ; 10.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 9.443  ; 9.443  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 9.031  ; 9.031  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 9.408  ; 9.408  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 9.374  ; 9.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 9.395  ; 9.395  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 9.162  ; 9.162  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 9.443  ; 9.443  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 9.349  ; 9.349  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 9.526  ; 9.526  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 9.436  ; 9.436  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 9.526  ; 9.526  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 8.918  ; 8.918  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 9.389  ; 9.389  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 9.357  ; 9.357  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 9.095  ; 9.095  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 9.150  ; 9.150  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 12.649 ; 12.649 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 10.792 ; 10.792 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 11.093 ; 11.093 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 10.557 ; 10.557 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 12.649 ; 12.649 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 11.335 ; 11.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 10.297 ; 10.297 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 9.240  ; 9.240  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 9.084  ; 9.084  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 8.929  ; 8.929  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 8.221  ; 8.221  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 8.929  ; 8.929  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 9.240  ; 9.240  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 8.807  ; 8.807  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 8.572  ; 8.572  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 10.931 ; 10.931 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 10.655 ; 10.655 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 9.091  ; 9.091  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 8.601  ; 8.601  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 10.077 ; 10.077 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 9.409  ; 9.409  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 10.415 ; 10.415 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 10.931 ; 10.931 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 9.662  ; 9.662  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 9.093  ; 9.093  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 8.992  ; 8.992  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 9.541  ; 9.541  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 9.587  ; 9.587  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 9.662  ; 9.662  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 9.426  ; 9.426  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 9.466  ; 9.466  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 10.162 ; 10.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 8.243  ; 8.243  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 10.162 ; 10.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 8.974  ; 8.974  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 8.720  ; 8.720  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 8.484  ; 8.484  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 9.152  ; 9.152  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 8.556  ; 8.556  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 8.577  ; 8.577  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 8.969  ; 8.969  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 8.441  ; 8.441  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 8.532  ; 8.532  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 8.916  ; 8.916  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 8.238  ; 8.238  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 8.534  ; 8.534  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 7.981  ; 7.981  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 8.969  ; 8.969  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 8.461  ; 8.461  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 8.844  ; 8.844  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 7.216  ; 7.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 8.369  ; 8.369  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 8.019  ; 8.019  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 8.664  ; 8.664  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 8.844  ; 8.844  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 7.693  ; 7.693  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 8.787  ; 8.787  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 8.171  ; 8.171  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 8.540  ; 8.540  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 7.840  ; 7.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 7.990  ; 7.990  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 7.986  ; 7.986  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 8.060  ; 8.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 8.540  ; 8.540  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 8.019  ; 8.019  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 7.996  ; 7.996  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 9.383  ; 9.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 8.126  ; 8.126  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 9.383  ; 9.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 8.326  ; 8.326  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 8.841  ; 8.841  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 8.368  ; 8.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 8.133  ; 8.133  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 8.136  ; 8.136  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 8.448  ; 8.448  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 8.845  ; 8.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 8.342  ; 8.342  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 8.109  ; 8.109  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 8.196  ; 8.196  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 8.092  ; 8.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 8.832  ; 8.832  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 8.845  ; 8.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 8.200  ; 8.200  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 8.725  ; 8.725  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 12.949 ; 12.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 11.565 ; 11.565 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 12.732 ; 12.732 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 11.363 ; 11.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 11.995 ; 11.995 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 12.444 ; 12.444 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 11.595 ; 11.595 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 11.739 ; 11.739 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 10.750 ; 10.750 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 11.927 ; 11.927 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 11.299 ; 11.299 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 11.114 ; 11.114 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 12.152 ; 12.152 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 11.470 ; 11.470 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 12.064 ; 12.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 12.646 ; 12.646 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 12.949 ; 12.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 9.101  ; 9.101  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 8.921  ; 8.921  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 8.947  ; 8.947  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 8.903  ; 8.903  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 8.944  ; 8.944  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 8.937  ; 8.937  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 9.101  ; 9.101  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 8.740  ; 8.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 8.688  ; 8.688  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 9.677  ; 9.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 8.265  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 9.677  ; 9.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 8.480  ; 8.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 9.475  ; 9.475  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 9.199  ; 9.199  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 9.165  ; 9.165  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 8.374  ; 8.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 8.954  ; 8.954  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 5.475  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 13.569 ; 13.569 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 28.457 ; 28.457 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 25.915 ; 25.915 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 26.869 ; 26.869 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 26.700 ; 26.700 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 26.519 ; 26.519 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 26.956 ; 26.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 28.457 ; 28.457 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 27.721 ; 27.721 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 8.665  ; 8.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 8.543  ; 8.543  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 8.665  ; 8.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 8.593  ; 8.593  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 8.008  ; 8.008  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 7.963  ; 7.963  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 8.020  ; 8.020  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 8.265  ; 8.265  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 5.606  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 5.475  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 5.475  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 2.881 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 4.562 ; 4.562 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 5.222 ; 5.222 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 5.154 ; 5.154 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 5.250 ; 5.250 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 5.180 ; 5.180 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 5.000 ; 5.000 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 5.112 ; 5.112 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 4.851 ; 4.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 4.562 ; 4.562 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 4.956 ; 4.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 6.401 ; 6.401 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 5.482 ; 5.482 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 4.987 ; 4.987 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 4.956 ; 4.956 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 5.244 ; 5.244 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 5.350 ; 5.350 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 5.608 ; 5.608 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 5.546 ; 5.546 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 5.611 ; 5.611 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 5.991 ; 5.991 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 6.078 ; 6.078 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 6.143 ; 6.143 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 6.584 ; 6.584 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 5.750 ; 5.750 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 6.216 ; 6.216 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 5.472 ; 5.472 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 5.888 ; 5.888 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 5.849 ; 5.849 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 5.828 ; 5.828 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 6.095 ; 6.095 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 5.472 ; 5.472 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 5.990 ; 5.990 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 5.982 ; 5.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 5.680 ; 5.680 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 5.795 ; 5.795 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 6.252 ; 6.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 6.010 ; 6.010 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 5.795 ; 5.795 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 5.850 ; 5.850 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 5.840 ; 5.840 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 6.242 ; 6.242 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 6.084 ; 6.084 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 5.829 ; 5.829 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 4.597 ; 4.597 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 4.675 ; 4.675 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 4.818 ; 4.818 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 4.812 ; 4.812 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 4.722 ; 4.722 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 4.597 ; 4.597 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 4.712 ; 4.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 4.695 ; 4.695 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 4.510 ; 4.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 4.909 ; 4.909 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 4.510 ; 4.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 4.963 ; 4.963 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 4.762 ; 4.762 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 4.527 ; 4.527 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 5.057 ; 5.057 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 4.464 ; 4.464 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 4.464 ; 4.464 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 4.653 ; 4.653 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 4.664 ; 4.664 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 4.692 ; 4.692 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 4.623 ; 4.623 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 4.730 ; 4.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 4.698 ; 4.698 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 4.388 ; 4.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 4.664 ; 4.664 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 4.715 ; 4.715 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 4.388 ; 4.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 4.639 ; 4.639 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 4.691 ; 4.691 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 4.533 ; 4.533 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.338 ; 4.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.338 ; 4.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.867 ; 4.867 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.532 ; 4.532 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 5.277 ; 5.277 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 5.096 ; 5.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.639 ; 4.639 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.532 ; 4.532 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 4.229 ; 4.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 4.514 ; 4.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 4.229 ; 4.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 4.530 ; 4.530 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 4.854 ; 4.854 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 4.529 ; 4.529 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 4.421 ; 4.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 4.452 ; 4.452 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 5.454 ; 5.454 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.575 ; 4.575 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.452 ; 4.452 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 5.232 ; 5.232 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.859 ; 4.859 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 5.312 ; 5.312 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 5.609 ; 5.609 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 4.525 ; 4.525 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 4.611 ; 4.611 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 4.525 ; 4.525 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 4.736 ; 4.736 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 4.791 ; 4.791 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 4.842 ; 4.842 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 4.751 ; 4.751 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 4.754 ; 4.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 4.549 ; 4.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 4.549 ; 4.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 5.544 ; 5.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 4.866 ; 4.866 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 4.695 ; 4.695 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 4.591 ; 4.591 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 4.930 ; 4.930 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 4.717 ; 4.717 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 4.672 ; 4.672 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 4.376 ; 4.376 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 4.574 ; 4.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 4.645 ; 4.645 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 4.815 ; 4.815 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 4.492 ; 4.492 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 4.635 ; 4.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 4.376 ; 4.376 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 4.833 ; 4.833 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 3.982 ; 3.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 3.982 ; 3.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 4.448 ; 4.448 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 4.286 ; 4.286 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 4.698 ; 4.698 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 4.769 ; 4.769 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 4.227 ; 4.227 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 4.799 ; 4.799 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 4.441 ; 4.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 4.217 ; 4.217 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 4.220 ; 4.220 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 4.369 ; 4.369 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 4.388 ; 4.388 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 4.326 ; 4.326 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 4.618 ; 4.618 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 4.406 ; 4.406 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 4.372 ; 4.372 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 4.217 ; 4.217 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 4.334 ; 4.334 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 4.334 ; 4.334 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 5.197 ; 5.197 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 4.537 ; 4.537 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 4.829 ; 4.829 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 4.555 ; 4.555 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 4.440 ; 4.440 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 4.596 ; 4.596 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 4.421 ; 4.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 4.530 ; 4.530 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 4.431 ; 4.431 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 4.477 ; 4.477 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 4.421 ; 4.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 4.705 ; 4.705 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 4.712 ; 4.712 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 4.474 ; 4.474 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 4.651 ; 4.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 4.735 ; 4.735 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 5.257 ; 5.257 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 5.759 ; 5.759 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 5.326 ; 5.326 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 4.944 ; 4.944 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 4.897 ; 4.897 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 4.952 ; 4.952 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 5.378 ; 5.378 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 4.735 ; 4.735 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 5.632 ; 5.632 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 5.140 ; 5.140 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 5.007 ; 5.007 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 5.228 ; 5.228 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 5.128 ; 5.128 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 5.356 ; 5.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 5.667 ; 5.667 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 5.820 ; 5.820 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 4.679 ; 4.679 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 4.803 ; 4.803 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 4.845 ; 4.845 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 4.801 ; 4.801 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 4.808 ; 4.808 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 4.847 ; 4.847 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 4.903 ; 4.903 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 4.732 ; 4.732 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 4.679 ; 4.679 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 2.830 ; 4.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 4.570 ; 4.570 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 5.305 ; 5.305 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 4.637 ; 4.637 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 5.055 ; 5.055 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 4.959 ; 4.959 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 4.942 ; 4.942 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 4.624 ; 4.624 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 4.821 ; 4.821 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 2.830 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 5.708 ; 5.708 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 4.885 ; 4.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 5.226 ; 5.226 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 5.555 ; 5.555 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 4.885 ; 4.885 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 5.008 ; 5.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 5.064 ; 5.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 5.578 ; 5.578 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 5.091 ; 5.091 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 4.317 ; 4.317 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 4.610 ; 4.610 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 4.592 ; 4.592 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 4.630 ; 4.630 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 4.367 ; 4.367 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 4.317 ; 4.317 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 4.363 ; 4.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 4.487 ; 4.487 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 2.881 ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;       ; 2.830 ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;       ; 2.830 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EN_L       ; NextPC[1]   ; 14.949 ; 14.949 ; 14.949 ; 14.949 ;
; EN_L       ; NextPC[2]   ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; EN_L       ; NextPC[3]   ; 15.734 ; 15.734 ; 15.734 ; 15.734 ;
; EN_L       ; NextPC[4]   ; 15.553 ; 15.553 ; 15.553 ; 15.553 ;
; EN_L       ; NextPC[5]   ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; EN_L       ; NextPC[6]   ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; EN_L       ; NextPC[7]   ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; IOA[0]     ; DataC[0]    ; 7.991  ;        ;        ; 7.991  ;
; IOA[0]     ; Din[0]      ; 9.098  ;        ;        ; 9.098  ;
; IOA[1]     ; DataC[1]    ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; IOA[1]     ; Din[1]      ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; IOA[2]     ; DataC[2]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; IOA[2]     ; Din[2]      ; 9.069  ; 9.069  ; 9.069  ; 9.069  ;
; IOA[3]     ; DataC[3]    ; 13.614 ; 13.614 ; 13.614 ; 13.614 ;
; IOA[3]     ; Din[3]      ; 14.303 ; 14.303 ; 14.303 ; 14.303 ;
; IOA[4]     ; DataC[4]    ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; IOA[4]     ; Din[4]      ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; IOA[5]     ; DataC[5]    ; 14.873 ; 14.873 ; 14.873 ; 14.873 ;
; IOA[5]     ; Din[5]      ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; IOA[6]     ; DataC[6]    ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; IOA[6]     ; Din[6]      ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; IOA[7]     ; DataC[7]    ; 14.144 ; 14.144 ; 14.144 ; 14.144 ;
; IOA[7]     ; Din[7]      ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; IOB[0]     ; DataC[0]    ; 8.144  ;        ;        ; 8.144  ;
; IOB[0]     ; Din[0]      ; 9.251  ;        ;        ; 9.251  ;
; IOB[1]     ; DataC[1]    ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; IOB[1]     ; Din[1]      ; 9.690  ; 9.690  ; 9.690  ; 9.690  ;
; IOB[2]     ; DataC[2]    ; 8.419  ;        ;        ; 8.419  ;
; IOB[2]     ; Din[2]      ; 7.608  ;        ;        ; 7.608  ;
; IOB[3]     ; DataC[3]    ; 9.749  ; 9.749  ; 9.749  ; 9.749  ;
; IOB[3]     ; Din[3]      ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; IOB[4]     ; DataC[4]    ; 8.463  ;        ;        ; 8.463  ;
; IOB[4]     ; Din[4]      ; 7.889  ;        ;        ; 7.889  ;
; IOB[5]     ; DataC[5]    ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; IOB[5]     ; Din[5]      ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; IOB[6]     ; DataC[6]    ; 8.154  ;        ;        ; 8.154  ;
; IOB[6]     ; Din[6]      ; 8.893  ;        ;        ; 8.893  ;
; IOB[7]     ; DataC[7]    ; 10.489 ; 10.489 ; 10.489 ; 10.489 ;
; IOB[7]     ; Din[7]      ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EN_L       ; NextPC[1]   ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; EN_L       ; NextPC[2]   ; 8.389 ; 8.389 ; 8.389 ; 8.389 ;
; EN_L       ; NextPC[3]   ; 8.153 ; 8.153 ; 8.153 ; 8.153 ;
; EN_L       ; NextPC[4]   ; 8.173 ; 8.173 ; 8.173 ; 8.173 ;
; EN_L       ; NextPC[5]   ; 8.287 ; 8.287 ; 8.287 ; 8.287 ;
; EN_L       ; NextPC[6]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; EN_L       ; NextPC[7]   ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; IOA[0]     ; DataC[0]    ; 4.011 ;       ;       ; 4.011 ;
; IOA[0]     ; Din[0]      ; 4.652 ;       ;       ; 4.652 ;
; IOA[1]     ; DataC[1]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; IOA[1]     ; Din[1]      ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; IOA[2]     ; DataC[2]    ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; IOA[2]     ; Din[2]      ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; IOA[3]     ; DataC[3]    ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; IOA[3]     ; Din[3]      ; 7.613 ; 7.613 ; 7.613 ; 7.613 ;
; IOA[4]     ; DataC[4]    ; 7.444 ; 7.444 ; 7.444 ; 7.444 ;
; IOA[4]     ; Din[4]      ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; IOA[5]     ; DataC[5]    ; 7.989 ; 7.989 ; 7.989 ; 7.989 ;
; IOA[5]     ; Din[5]      ; 7.647 ; 7.647 ; 7.647 ; 7.647 ;
; IOA[6]     ; DataC[6]    ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; IOA[6]     ; Din[6]      ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; IOA[7]     ; DataC[7]    ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; IOA[7]     ; Din[7]      ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; IOB[0]     ; DataC[0]    ; 4.065 ;       ;       ; 4.065 ;
; IOB[0]     ; Din[0]      ; 4.706 ;       ;       ; 4.706 ;
; IOB[1]     ; DataC[1]    ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; IOB[1]     ; Din[1]      ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; IOB[2]     ; DataC[2]    ; 4.194 ;       ;       ; 4.194 ;
; IOB[2]     ; Din[2]      ; 3.911 ;       ;       ; 3.911 ;
; IOB[3]     ; DataC[3]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; IOB[3]     ; Din[3]      ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; IOB[4]     ; DataC[4]    ; 4.359 ;       ;       ; 4.359 ;
; IOB[4]     ; Din[4]      ; 4.043 ;       ;       ; 4.043 ;
; IOB[5]     ; DataC[5]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; IOB[5]     ; Din[5]      ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; IOB[6]     ; DataC[6]    ; 4.231 ;       ;       ; 4.231 ;
; IOB[6]     ; Din[6]      ; 4.565 ;       ;       ; 4.565 ;
; IOB[7]     ; DataC[7]    ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; IOB[7]     ; Din[7]      ; 4.897 ; 4.897 ; 4.897 ; 4.897 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+----------------------------------+----------------------------------+--------------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+--------------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 540          ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+----------------------------------+----------------------------------+--------------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+--------------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 540          ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 2280  ; 2280 ;
; Unconstrained Output Ports      ; 193   ; 193  ;
; Unconstrained Output Port Paths ; 6703  ; 6703 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 05 17:20:43 2014
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name var_clk:clockGenerator|var_clock var_clk:clockGenerator|var_clock
    Info: create_clock -period 1.000 -name CLK50 CLK50
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -21.547
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -21.547    -37318.698 var_clk:clockGenerator|var_clock 
    Info:    -2.456       -60.673 CLK50 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 CLK50 
    Info:     0.791         0.000 var_clk:clockGenerator|var_clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -33.380 CLK50 
    Info:    -0.500     -2104.000 var_clk:clockGenerator|var_clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 205 output pins without output pin load capacitance assignment
    Info: Pin "CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "NextPC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Iin[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataB[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DataD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Din[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOE[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOF[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IOH[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYRED[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDARRAYGREEN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -8.874
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -8.874    -15256.700 var_clk:clockGenerator|var_clock 
    Info:    -0.650       -13.736 CLK50 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 CLK50 
    Info:     0.379         0.000 var_clk:clockGenerator|var_clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -33.380 CLK50 
    Info:    -0.500     -2104.000 var_clk:clockGenerator|var_clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 285 megabytes
    Info: Processing ended: Mon May 05 17:20:47 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


