n work MPFS_ICICLE_KIT_BASE_DESIGN verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 17.7812;
av .compile_point_starttime_stamp "Sun Nov 26 17:38:42 2023";
av .compile_point_endtime_stamp "Sun Nov 26 17:38:59 2023";
av .compile_point_realtime_used 17.543;
