<!doctype html><html lang=tw><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>Xiinx 7系列FPGA收發器架構之發送器（TX）（六） | 极客快訊</title><meta property="og:title" content="Xiinx 7系列FPGA收發器架構之發送器（TX）（六） - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="tw"><meta property="og:image" content="https://p9.pstatp.com/large/pgc-image/3d03eccfb1e8496aaf330a6a0183991c"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/8df3549.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><meta property="article:published_time" content="2020-10-29T21:00:54+08:00"><meta property="article:modified_time" content="2020-10-29T21:00:54+08:00"><meta name=Keywords content><meta name=description content="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）"><meta name=author content="极客快訊"><meta property="og:url" content="/tw/%E7%A7%91%E6%8A%80/8df3549.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快訊 Geek Bank</a></h1><p class=description>為你帶來最全的科技知識 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>Xiinx 7系列FPGA收發器架構之發送器（TX）（六）</h1></header><date class="post-meta meta-date">2020-10-29</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=tw/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><p><strong>引言：</strong>我們之前的幾篇文章介紹完了FPGA收發器的共享資源。從本文開始，我們介紹Xilinx 7系列收發器TX的功能和結構，學會如何進行配置和使用該部分資源。本文介紹以下內容：</p><ul><li>GTX/GTH收發器TX結構</li><li>GTX/GTH收發器TX接口配置和時鐘方案</li></ul><h1 class=pgc-h-arrow-right>1.FPGA收發器TX概述</h1><p>如圖1所示，我們前面幾篇文章已經介紹完圖中綠色虛線圈住的FPGA資源。從圖中可以看到Xilinx公司的收發器按照Quad進行組織，一個Quad包括4個收發器、一個QPLL時鐘和相應的時鐘輸入及時鐘分配資源。一個收發器內部又包括一個CPLL、收發器接收通道和收發器發送通道。<strong>Xilinx將一個收發器內部的發送通道和接收通道簡稱為TX和RX。</strong>本文及後面文章我們詳細介紹TX的結構和功能，並結合實際案例介紹這些資源是如何使用的以及如何影響我們的FPGA設計。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/3d03eccfb1e8496aaf330a6a0183991c><p class=pgc-img-caption>圖1、7系列FPGA收發器Quad結構</p></div><p>圖2展示了收發器TX內部結構框圖。TX內部主要分為11部分資源：FPGA TX接口、TX 8B/10B編碼器、TX速率變換、TX Buffer、TX PRBS產生器、TX極性控制、TX時鐘輸出控制、TX相位控制器、TX驅動器、TX PCIe檢測支持和TX OOB信號支持。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/5fad8e59df9c48fd8def9f60081b9c61><p class=pgc-img-caption>圖2、GTX/GTH收發器TX模塊圖（點擊看大圖）</p></div><h1 class=pgc-h-arrow-right>2.FPGA TX接口</h1><h1 class=pgc-h-arrow-right>2.1接口位寬配置</h1><p>用戶通過FPGA TX接口在TXUSRCLK2的上升沿將數據寫到TXDATA端口。TXDATA端口可以配置為2、4或者8字節寬度。TXDATA端口字節寬度由TX_DATA_WIDTH和TX_INT_DATAWIDTH屬性以及TX8B10BEN端口決定。FPGA TX接口數據路徑配置如圖3所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/2c3fd955caab4a51a7e32e4fda0ce4be><p class=pgc-img-caption>圖3、FPGA TX接口數據路徑配置</p></div><p>當不使用8B/10B編碼器時，TXDATA端口位寬需要做位寬展寬，比如TXDATA端口16bit擴展為20bits，32擴展為40bit，64擴展為80bits，展寬格式如4所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/d39747d4c3e647ec85348b7f356e8c21><p class=pgc-img-caption>圖4、TXDATA端口位寬展寬格式（點擊看大圖）</p></div><p>GTX/GTH收發器IP核TX/RX接口配置如圖5所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/4459a886014c47ccba01df5d7237f487><p class=pgc-img-caption>圖5、GTX/GTH收發器IP核TX/RX接口配置</p></div><h1 class=pgc-h-arrow-right>2.2 TXUSRCLK和TXUSRCLK2時鐘產生</h1><p>FPGA TX接口包括兩個並行時鐘：TXUSRCLK和TXUSRCLK2。TXUSRCLK為GTX/GTH內部TX PCS邏輯時鐘。圖6中式-1顯示了TXUSRCLK時鐘的計算。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/9e1ca07ea7194c259a74dd2611b441e4><p class=pgc-img-caption>圖6、TXUSRCLK時鐘計算公式</p></div><p>TXUSRCLK2為進入TX側所有信號的採樣時鐘，大部分信號在TXUSRCLK2的上升沿採樣。TXUSRCLK和TXUSRCLK2之間存在固定的關係，如圖7所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/7eff085840284a8b8093e12c03a6de56><p class=pgc-img-caption>圖7、TXUSRCLK和TXUSRCLK2頻率關係</p></div><h1 class=pgc-h-arrow-right>2.3 FPGA TX接口定義</h1><p>FPGA TX接口定義如圖8所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/5abb987332ff45df94402aaf498ca1ea><p class=pgc-img-caption>圖8、FPGA TX接口定義</p></div><h1 class=pgc-h-arrow-right>2.4 FPGA TX接口時鐘設計</h1><p>FPGA TX接口時鐘TXUSRCLK2有4中時鐘設計方案，這些時鐘方案中，TXOUTCLK時鐘來自MGTREFCLK0[P/N]或者MGTREFCLK1[P/N]，並且設置TXOUTCLKSEL=3'b011選擇TXPLLREFCLK_DIV1路徑。</p><p><strong>第1種：2字節或4字節TXDATA位寬下TXOUTCLK驅動FPGA TX接口（單個Lane）</strong></p><p>如圖9所示，此種情況下，TXUSRCLK時鐘和TXUSRCLK2時鐘頻率相同。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/96e06e91138a48518183dd6a4f9c4465><p class=pgc-img-caption>圖9、單個Lane時TXOUTCLK驅動TXUSRCLK2（2字節或4字節）</p></div><p><strong>第2種：2字節或4字節TXDATA位寬下TXOUTCLK驅動FPGA TX接口（多個Lane）</strong></p><p>如圖10所示，此種情況下，TXUSRCLK時鐘和TXUSRCLK2時鐘頻率相同。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/d986ee7f5d6f4bb295885e607045a3d2><p class=pgc-img-caption>圖10、多個Lane時TXOUTCLK驅動TXUSRCLK2（2字節或4字節）</p></div><p><strong>第3種：4字節或8字節TXDATA位寬下TXOUTCLK驅動FPGA TX接口（單個Lane）</strong></p><p>如圖11所示，此種情況下，TXUSRCLK時鐘為TXUSRCLK2時鐘頻率的2倍。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/e82c7d0382514788a0f46c93d4ac76b1><p class=pgc-img-caption>圖11、單個Lane時TXOUTCLK驅動TXUSRCLK2（4字節或8字節）</p></div><p><strong>第4種：4字節或8字節TXDATA位寬下TXOUTCLK驅動FPGA TX接口（多個Lane）</strong></p><p>如圖12所示，此種情況下，TXUSRCLK時鐘為TXUSRCLK2時鐘頻率的2倍。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/bb85989b8b484721a7a6334bb4e57047><p class=pgc-img-caption>圖12、多個Lane時TXOUTCLK驅動TXUSRCLK2（4字節或8字節）</p></div><p>圖13顯示了配置GTX/GTH收發器IP核時，FPGA TX接口時鐘選擇界面。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/5592577e93e0433f85e4df6914e14433><p class=pgc-img-caption>圖13、GTX/GTH收發器FPGA TX接口時鐘選擇界面</p></div><p><strong>7系列FPGA收發器架構詳解連載五：</strong><a class=pgc-link data-content=mp href="https://www.toutiao.com/i6795864619584848387/?group_id=6795864619584848387" rel="noopener noreferrer" target=_blank>Xiinx 7系列FPGA收發器架構之共享功能（五）</a></p></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>Xiinx</a></li><li><a>FPGA</a></li><li><a>收發器</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list><li><a href=../../tw/%E7%A7%91%E6%8A%80/6c96d84.html alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/6504a4a2de5c4018ac95d8add86113df style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6c96d84.html title="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）">Xiinx 7系列FPGA收發器架構之發送器（TX）（七）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/891e630.html alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/301f78dd06ef49fdb0e3ba1a9a449a17 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/891e630.html title="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）">Xilinx 7系列FPGA收發器架構之發送器（TX）（八）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/ac5c47fd.html alt=FPGA無線通信課程連載——擾碼的原理及實現 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/RzH3OlM2Sr7uEv style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/ac5c47fd.html title=FPGA無線通信課程連載——擾碼的原理及實現>FPGA無線通信課程連載——擾碼的原理及實現</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/bd4ab0f8.html alt=FPGA管腳調整注意事項及技巧 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/Rt0Fp44Iqh26UT style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/bd4ab0f8.html title=FPGA管腳調整注意事項及技巧>FPGA管腳調整注意事項及技巧</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/acdfbd47.html alt=正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/9d1edd66723f4966b44d3cab502c055f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/acdfbd47.html title=正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示>正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/5da0d73c.html alt="正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/9d1edd66723f4966b44d3cab502c055f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/5da0d73c.html title="正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗">正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/7e803abd.html alt=基於FPGA的多通道同步實時高速數據採集系統設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/RT9ec7T8clHaQI style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/7e803abd.html title=基於FPGA的多通道同步實時高速數據採集系統設計>基於FPGA的多通道同步實時高速數據採集系統設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/51718fda.html alt=FPGA基礎之時序設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/b67909f181e2497f883a202aadca9129 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/51718fda.html title=FPGA基礎之時序設計>FPGA基礎之時序設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/436e2022.html alt=「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/769d1d2c04b9410aa18cd0add525013f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/436e2022.html title=「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了>「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3006b33b.html alt=基於FPGA的LVDS高可靠性傳輸優化設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/153533281868967dc1af365 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3006b33b.html title=基於FPGA的LVDS高可靠性傳輸優化設計>基於FPGA的LVDS高可靠性傳輸優化設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/f6aea576.html alt=FPGA為什麼可編程，這篇文章來告訴你 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/d7abe76ede514e308d57ca293420a430 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/f6aea576.html title=FPGA為什麼可編程，這篇文章來告訴你>FPGA為什麼可編程，這篇文章來告訴你</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/8ae61a10.html alt=FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？ class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/ca8d58bfb9fd4b5cb2c14c1edbae1701 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/8ae61a10.html title=FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？>FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3301fa18.html alt=FPGA乘法器的簡單用法 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/15321368486336e286b374a style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3301fa18.html title=FPGA乘法器的簡單用法>FPGA乘法器的簡單用法</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/93d61948.html alt=基於4通道時間交織的FPGA高速採樣系統 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/5957000798649c5ce814 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/93d61948.html title=基於4通道時間交織的FPGA高速採樣系統>基於4通道時間交織的FPGA高速採樣系統</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/6bc40099.html alt="淺談FPGA技術（二）-- 基本原理和開發流程" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/dfic-imagehandler/9643c798-22e5-448d-94a3-a4ac8d16bc84 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6bc40099.html title="淺談FPGA技術（二）-- 基本原理和開發流程">淺談FPGA技術（二）-- 基本原理和開發流程</a></li><hr></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>