 2
量、CRP．．．等，如此便能夠大大地增加病
人們的安全。而要達成無所不在的感測網路
(Ubiquitous Sensor Network)，需要由中央
微控制器(μ Controller)及超低功率之類比
數位轉換器(ADC)來實現。 
 
三、研究內容 
 
I. ARCHITECTURE 
 
A. μ Controller 
此設計採用 RISC 架構，初期為簡化韌體
的開發，此 uC 的指令集參考由 Microchip 公
司出品的 PIC16 系列 CPU，使其合成器
(Compiler)能使用現有之程式實現，可稱此
設計為一 PIC like 之微控制器，此 uC 特點
如下： 
(1). 擁有 35 個指令，資料寬度 8 bits，指令
寬度 14 bits，內含 256 words Register 
SRAM，2k words Program SRAM。 
(2). 控制周邊電路的啟動、關閉、動作訊號，
能讓 Sensor 端盡可能的省電操作。 
(3). 8+5 GPIO Pin 腳可當 Input/Output，節
省腳位空間。 
(4). 擁有 8層的 Stack 空間，可保存 Program 
Counter 的值，進行跳躍執行。 
(5). 具有直接暫存位址，及非直接暫存位
址。 
(6). 含有 Watch Dog 電路，可以在系統發生
錯誤自動重新開機(Reset)。 
(7). 具有 10 種 interrupt 方式，具有中斷程
式執行的能力。 
(8). 具 Sleep 的功能，使 CPU 能在不使用時
盡可能節省電量。 
 
而韌體的編寫，因為此 CPU 的指令集相
容於 PIC16 系列，因此可以使用繼有的編譯
器(如：MPLAB IDE、CCS、SDCC)，進行程式
的編譯，再將編譯產生的 HEX 檔燒錄至 CPU
的 ROM 中，完成 CPU 的操作控制工作。 
 
Fig.1  μ Controller 內部結構圖 
 
由於 CIC 並沒有提供任何 NVM 
(Non-Volatile Memory)的製程，因此我們設
計一 ROM Loader，使用外部 EEPROM or Flash
來取代 NVM 製程，在系統 Power on Reset 時，
利用 I2C 之界面(使用 I2C 是為了節省 IO 的
數量)，將 firmware 載入內部之 SRAM 中，在
所有程式載入後，再啟動 Core 的部分，且將
SRAM 之 Address 主控權交還予 Core，區塊圖
如下圖。 
 
Fig.2  NVM Solution 
 
B. SAR Analog to Digital Converter 
 
連續逼近式類比數位轉換器 (SAR-ADC) 
由比較器，取樣保持電路、數位類比轉換器
及數位控制單元所組成。其架構如Fig3所示。 
此類比數位轉換器原理為利用電荷重新分
配式(charge redistribution)的連續逼近
法。以二元權重(Binary weighted)的電容陣
列做為數位類比轉換器。同時電容陣列也用
來實現取樣及保持(sample-and-hold)的功
能，以減少功率消耗。比較器比較數位類比
轉換器輸出而數位控制單元根據比較器的輸
出結果切換電容陣列開關，以產生不同的比
較電壓。 
 4
 
Fig.6 μ Controller 之測試結果 
 
B. SAR Analog to Digital Converter 
 
Fig 7為SAR ADC量測配置簡圖及量測
PCB。在PCB的設計上，除了數位電源和類
比電源使用獨立電池，經regulator和旁路電容
做穩壓外，數位地和類比地也分開，僅以一
大電感做單點連接。訊號源方面，我們使用
Agilent 33250 A和Tekronix AFG3525產生輸
入訊號，以Agilent 16823A抓出後，送至個人
電腦，以Matlab計算動態及靜態規格參數。
ADC之動態特性如Fig 8及Fig 9，靜態特性如
Fig 10所示。量測結果總結於右側表格。 
 
 
 
                      Fig 7 
 
S NR a nd S NDR ve rs us  Input Fre que ncy
5 5
5 6
5 7
5 8
5 9
6 0
0 5 1 0 1 5 2 0 2 5 3 0 3 5 4 0 4 5 5 0
Fre que ncy (KHz)
M
ag
ni
tu
de
 (d
B)
S N R
S N D R  
 
                      Fig 8 
 
ENOB ve rs us  Input Fre que ncy
9
9.1
9.2
9.3
9.4
9.5
9.6
9.7
9.8
9.9
10
0 5 1 0 1 5 2 0 2 5 3 0 3 5 4 0 4 5 5 0
Fre que ncy (KHz)
EN
OB
 (b
it)
ENOB
 
                    Fig 9 
 
 
                    Fig 10 
 
Resolution 10bit 
Conversion rate 100KSPS 
Supply voltage 3V 
Input Voltage Range Rail to Rail 
DNL (LSB) +0.6215/-0.738 
INL (LSB) +0.6015/-0.584 
 
ENOB 
9.4022 bit @ 0.572KHz 
9.1723 bit @ Nyquist rate 
(49.62526KHz) 
Chip Area 
(PAD included) 928um x 960um 
Power Consumption 189uW@100KSPS 
20uW@10KSPS 
2.1uW@ 1KSPS 
