//oanab
//29 oct 2007

csl_unit dut{
  csl_port clk(input);
  csl_port stim_i(input,8),exp_o(output,8);
  dut(){
    clk.set_attr(clock);
  }
};

csl_vector stim{
  stim(){
    set_unit_name(dut);
    set_direction(input);
    set_vc_header_comment("stim_vect");
  }
};

csl_vector exp{
  exp(){
   set_unit_name(dut);
   set_direction(output);
   set_vc_header_comment("exp_vect");
  }
};

csl_unit a {
  csl_port p1(input,8);
  //csl_port p2(input,8);
  csl_port p3(output,8);
  //csl_port p4(output,8);
  csl_port p5(input);
  dut dut1(.stim_i(p1),.exp_o(p3),.clk(p5));
  a (){}
};

csl_testbench tb{
  csl_signal clk(reg);
  dut dut(.clk(clk));
  tb(){
    clk.set_attr(clock);
    add_logic(clock,clk,4,ns);
    add_logic(generate_waves,"bla",vcd);
  }
};
