<!DOCTYPE html>
<!-- saved from url=(0032)http://127.0.0.1:8000/plagiator/ -->
<html><head><meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
	<title>
	
	Plagiasi

	</title>
	<link rel="stylesheet" href="./Plagiasi_files/bootstrap.min.css" integrity="sha384-MCw98/SFnGE8fJT3GXwEOngsV7Zt27NXFoaoApmYm81iuXoPkFOJwJ8ERdknLPMO" crossorigin="anonymous">

</head>
<body>
	<nav class="navbar navbar-expand-md navbar-light bg-light">
	  <a class="navbar-brand" href="http://127.0.0.1:8000/plagiator/#">Plagiat Detector</a>
	  <button class="navbar-toggler" type="button" data-toggle="collapse" data-target="#navbarNavDropdown" aria-controls="navbarNavDropdown" aria-expanded="false" aria-label="Toggle navigation">
	    <span class="navbar-toggler-icon"></span>
	  </button>
	  <div class="collapse navbar-collapse" id="navbarNavDropdown">
	    <ul class="navbar-nav">
	     <!--  <li class="nav-item active">
	        <a class="nav-link" href="/">Home</a>
	      </li> -->
	      <li class="nav-item dropdown">
	        <a class="nav-link dropdown-toggle" href="http://127.0.0.1:8000/plagiator/#" id="navbarDropdownMenuLink" role="button" data-toggle="dropdown" aria-haspopup="true" aria-expanded="false">
	          Teknik Digital
	        </a>
	        <div class="dropdown-menu" aria-labelledby="navbarDropdownMenuLink">
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit1/">Unit 1</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit2/">Unit 2</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit3/">Unit 3</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit4/">Unit 4</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit5/">Unit 5</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit6/">Unit 6</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit7/">Unit 7</a>
	          <a class="dropdown-item" href="https://3332190032.github.io/TDUnit8/">Unit 8</a>
	        </div>
	      </li>
	      <li class="nav-item active">
	        <!-- <a class="nav-link" href="/admin/">Admin</a> -->
	      </li>
	    </ul>
	  </div>
	</nav>
	<div class="container">
		

	<strong>====== Terindikasi COPAS ======</strong>
	<br>
	
		<br>
	
		BENI RAMDANI<br>
	
		Ilham Rizki Febriyan<br>
	
		FARHAN RAMADHAN<br>
	
		CHANDRA DWI JULIO<br>
	
		SIROJ AL QURO<br>
	
		MUHAMMAD TAMIR HADID<br>
	
		RIFAT HABIBI ARYA RACHMANDA<br>
	
		Sutan Dikia<br>
	
		HANS UTOMO<br>
	
		SAIF ADITYA RACHMAN<br>
	
		FAIZ IKHWAN FIRMANSYAH<br>
	
		IDZHAR ANUGRAH YUGINAR<br>
	
		SAID RAHMAN AZIZI<br>
	
		IRSYAD AZHAR<br>
	
		KHAIRUNNAS HIDAYATULLAH<br>
	
		RIZAL SANJAYA<br>
	
		Faishal Fansuri<br>
	
		FAHMI KURNIAWAN<br>
	
		ARJUN SAPUTRA PATURAHMAN<br>
	
		MAULANA ALI AKBAR<br>
	
		ACHMAD ADAM YOGASWARA<br>
	
		LINDU SURYA TELAUMBANUA<br>
	
		Taufik Hidayat<br>
	
		MUHAMMAD YAFI AGUNG<br>
	
		ARIYA FERDIANSAH<br>
	
		PUTRI AULIA<br>
	
		AKHMAD BUKHARI<br>
	
		MUHAMMAD HIFDHI DZAKWAN<br>
	
		TUBAGUS ARYA RUDIANSAH<br>
	
		HADID HAMBALI<br>
	
	<br>
	
		<strong>Faishal Fansuri &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; HADID HAMBALI</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 Pada percobaan kali ini rangkaian yang digunakan adalah rangkaian SIPO, dimana pada saat nilai S = 1 dan R = 0 serta C1 &amp; C2 serta 1D tidak dihiraukan maka nilai output nya akan di reset. Selanjutnya nilai 1D &amp; R diubah menjadi 1 dan diber clock maka nilai pada output Q0 akan berubah menjadi 1. Pada nilai 1D diubah kembali menjadi 0 dan diberi clock maka nilai output nya akan berpindah pada output Q1. Apabila diberi clock kembali maka nilai output nya akan bergeser pada output Q2. Dan apabila diberi clock Kembali nilai output akan bergeser ke Q3. Jadi dapat disimpulkan pada rangkaian diatas termasuk ke dalam shift register ________________ rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF ________________ Pada tabel diatas dapat disimpulkan ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan kesimbilan BAB IV KESIMPULAN DAN SARAN 4.1 Kesimpulan Adapun kesimpulan yang dapat diambil pada praktikum kali ini adalah sebagai berikut : Shift Register  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; FAHMI KURNIAWAN</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 diketahui bahwa saat clock dan D tidak ada serta nilai input S dan R sama dengan 1 dan 0, maka outputnya bernilai 0, 0, 0, 0. Saat S dan R nya bernilai 1 dan 0 serta tanpa clock dan D, maka keluaran pada rangkaian tersebut mengalami reset. Saat clock ada dan D benilai 1 serta nilai input S dan R sama dengan 1 dan 1, maka outputnya bernilai 1, 0, 0, 0. Saat S dan R nya bernilai 1 dan 0 serta ada clock dan D bernilai 1, maka data input pada rangkaian tersebut mengalami masuk ke output Q0. Saat clock pertama kali dan D benilai 0 serta nilai input S dan R sama dengan 1 dan 1, maka outputnya bernilai 0, 1, 0, 0. Saat S dan R nya bernilai 1 dan 1 serta clock pertama kali dan D bernilai 0, maka data output sebelumnya pada rangkaian tersebut mengalami pergeseran ke kanan.  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; Sutan Dikia</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>AKHMAD BUKHARI &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>AKHMAD BUKHARI :</i> 
		<br>
		 dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>AKHMAD BUKHARI &amp; BENI RAMDANI</strong>
		<br>
		<i>AKHMAD BUKHARI :</i> 
		<br>
		 tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF Tabel 3.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>AKHMAD BUKHARI &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>AKHMAD BUKHARI :</i> 
		<br>
		 dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>AKHMAD BUKHARI &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>AKHMAD BUKHARI :</i> 
		<br>
		 dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>AKHMAD BUKHARI &amp; Taufik Hidayat</strong>
		<br>
		<i>AKHMAD BUKHARI :</i> 
		<br>
		 dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya 
		<br>
		<br>
		<br>
	
		<strong>AKHMAD BUKHARI &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>AKHMAD BUKHARI :</i> 
		<br>
		 tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF Tabel 3.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>KHAIRUNNAS HIDAYATULLAH &amp; IRSYAD AZHAR</strong>
		<br>
		<i>KHAIRUNNAS HIDAYATULLAH :</i> 
		<br>
		 Jika data = 1 dan mode = 1 maka data pada Q0 bernilai 1 dan data bernilai 1, maka diambil nilai 1. Saat Anda mengaktifkan jam, data digeser ke kanan. Dalam hal ini, data = 0 dan mode = 1 adalah data yang ditampilkan ketika Q0 = 0. Nilai ini didapat karena datanya 0. Kemudian nomor 1 muncul di output berikutnya. Ini berlaku untuk percobaan berikutnya. Tabel 3.  
		<br>
		<br>
		<br>
	
		<strong>KHAIRUNNAS HIDAYATULLAH &amp; PUTRI AULIA</strong>
		<br>
		<i>KHAIRUNNAS HIDAYATULLAH :</i> 
		<br>
		 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser  
		<br>
		<br>
		<br>
	
		<strong>KHAIRUNNAS HIDAYATULLAH &amp; TUBAGUS ARYA RUDIANSAH</strong>
		<br>
		<i>KHAIRUNNAS HIDAYATULLAH :</i> 
		<br>
		 Bidirectional Shift Register adalah sebuah rangkaian yang dapat menggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; SAIF ADITYA RACHMAN</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 register di-clear, memaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran data secara serial. Begitu ________________ tentang register geser menggunakan piranti khusus menggunakan IC 79LS194 karena mempunyai nilai input D0 , D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka ________________ pada percobaan 2 dan 3 termasuk kedalam pergeseran SIPO karena hasil outputnya yang di-parallelkan dari 1 0 1 0 menjadi 0 1 0 1, jika seri maka hasilnya akan menjadi 1 1 0 1. Pada percobaan dengan nilai PE = 0 low, DS 1 = 1 high, dengan nilai inputan yang masih sama maka hasil ________________ 0 1 0 dan selanjutnya dengan kondisi yang sama sebelumnya maka hasil output-nya 1 1 0 1. Maka percobaan 4 dan 5 termasuk kedalam pergeseran PIPO hasilnya adalah berbentuk seri yang dimana dari 1 0 1 0 menjadi 1 1 0 1. ________________ terdapat Mode yang tidak ada di percobaan lainnya dan dapat dilihat jika nilai Mode nya 0, maka data akan bergeser ke kanan. Tetapi jika nilai Mode nya 1, data akan bergeser ke arah yang berlawanan yaitu kiri. ________________ Proses bergesernya data yang masuk kedalam register terjadi sejalan sejalan dengan sinyal pendetak. Cepat lambatnya perwaktuan dalam pergeseran ditentukanoleh sinyal pendetak yang digunakan. Setiap kali sinyal pendetak berdenyut, maka data yang tersimpan akan bergeser satu posisi. Jika pulsa pendetak berdenyut sekali lagi, maka data yang tersimpan akan bergeser satu posisi lagi dan seterusnya. Pergeseran pada shift register dapat diatur dengan mengubah rangkaiannya, rangkaian pada shift register ada empat yaitu SISO,SIPO,PISO,PIPO. 
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; Taufik Hidayat</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 register di-clear, memaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran data secara serial. Begitu ________________ D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka  
		<br>
		<br>
		<br>
	
		<strong>IRSYAD AZHAR &amp; KHAIRUNNAS HIDAYATULLAH</strong>
		<br>
		<i>IRSYAD AZHAR :</i> 
		<br>
		 Jika data = 1 dan mode = 1 maka data pada Q0 bernilai 1 dan data bernilai 1, maka diambil nilai 1. Saat Anda mengaktifkan jam, data digeser ke kanan. Dalam hal ini, data = 0 dan mode = 1 adalah data yang ditampilkan ketika Q0 = 0. Nilai ini didapat karena datanya 0. Kemudian nomor 1 muncul di output berikutnya. Ini berlaku untuk percobaan berikutnya. Tabel 3.  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD TAMIR HADID &amp; IDZHAR ANUGRAH YUGINAR</strong>
		<br>
		<i>MUHAMMAD TAMIR HADID :</i> 
		<br>
		 3.2 Bidirictional Shift Register dengan Gerbang Logika dan DFF Pada hasil percobaan Bidirictional shift register dengan gerbang logika dan DFF yang dilakukan pada software Proteus nilai keluaran pada shift register dapat ditentukan pergeserannya dapat ditentukan dari kiri ke kanan atau dari kanan ke kiri sesuai dengan nilai mana yang satu “1” kiri atau kanan. 
		<br>
		<br>
		<br>
	
		<strong>RIZAL SANJAYA &amp; MUHAMMAD YAFI AGUNG</strong>
		<br>
		<i>RIZAL SANJAYA :</i> 
		<br>
		 Seperti data pada tabel diatas jika R=0 dan S=1 maka ini disebut dengan keluaran reset artinya akan ter reset nilainya atau akan menjadi 0 semua,jika R nya 1 maka inputannya bisa berjalan mulai drari Q0 hingga Q3 bertahap digeser kekanan sesuai clock ,disimpulkan ini termasuk rangkaian SIPO 3.2.2 Analisis Register Geser Menggunakan Piranti Khusus Tabel 1.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan pada tabel percobaan ke 2 ini dapat diambil data yaitu saat oe=1 dan pe=1 maka output keluarannya 1010 ini disebut dengan Paralel load,oe =1 ,pe=0 dan ds=0 maka keluarannya 0101 sehingga bergeser kekanan,jika oe=1 ,pe=0 dan ds=1 maka keluarannya 1010 sama jadi bergeser kekanan ,dan jika oe =1 ,pe=0 dan ds=1 maka keluarannya 1101 bergeser kekanan juga .pada rangkaian ini menggunakan rangkaian PISO dan SIPO ________________ pada tabel diatas terdapat Mode 0 dan mode 1 apa bedanya yaitu jika mode 0 maka akan bergeser kekanan dan sebaliknya jika mode 1 maka akan bergeser kekiri ,dibuktikan dengan jika mode 0 outputnya akan 0000,1000,1100,1110,1111 dan jika mode 1 outputnya akan 1110,1101,1011,0111 dan 1111 10 BAB IV PENUTUP 4.1 Kesimpulan Kesimpulan yang dapat diambil dari percobaan shift register ini sebagai berikut: 1. Keluaranya flip-flop satu dihubungkan ke flip-flop berikutnya, maka informasi didalam register akan digrser ke kanan sesuai clock 2. Shifh register dapat diubah dengan menggunakan d flipfop dan juga dengan menggunakan piranti khusus 
		<br>
		<br>
		<br>
	
		<strong>SAIF ADITYA RACHMAN &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>SAIF ADITYA RACHMAN :</i> 
		<br>
		 register di-clear, memaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran data secara serial. Begitu ________________ tentang register geser menggunakan piranti khusus menggunakan IC 79LS194 karena mempunyai nilai input D0 , D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka ________________ pada percobaan 2 dan 3 termasuk kedalam pergeseran SIPO karena hasil outputnya yang di-parallelkan dari 1 0 1 0 menjadi 0 1 0 1, jika seri maka hasilnya akan menjadi 1 1 0 1. Pada percobaan dengan nilai PE = 0 low, DS 1 = 1 high, dengan nilai inputan yang masih sama maka hasil ________________ 0 1 0 dan selanjutnya dengan kondisi yang sama sebelumnya maka hasil output-nya 1 1 0 1. Maka percobaan 4 dan 5 termasuk kedalam pergeseran PIPO hasilnya adalah berbentuk seri yang dimana dari 1 0 1 0 menjadi 1 1 0 1. ________________ terdapat Mode yang tidak ada di percobaan lainnya dan dapat dilihat jika nilai Mode nya 0, maka data akan bergeser ke kanan. Tetapi jika nilai Mode nya 1, data akan bergeser ke arah yang berlawanan yaitu kiri. ________________ Proses bergesernya data yang masuk kedalam register terjadi sejalan sejalan dengan sinyal pendetak. Cepat lambatnya perwaktuan dalam pergeseran ditentukanoleh sinyal pendetak yang digunakan. Setiap kali sinyal pendetak berdenyut, maka data yang tersimpan akan bergeser satu posisi. Jika pulsa pendetak berdenyut sekali lagi, maka data yang tersimpan akan bergeser satu posisi lagi dan seterusnya. Pergeseran pada shift register dapat diatur dengan mengubah rangkaiannya, rangkaian pada shift register ada empat yaitu SISO,SIPO,PISO,PIPO.  
		<br>
		<br>
		<br>
	
		<strong>SAIF ADITYA RACHMAN &amp; Taufik Hidayat</strong>
		<br>
		<i>SAIF ADITYA RACHMAN :</i> 
		<br>
		 Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai menggunakan SISO (Serial Input dan Serial Output) yaitu yang dihubungkan secara seri dimana output nya menyala secara bergantian dapat ilustrasi nya terlihat pada gambar 3.1 dibawah ini. Gambar 3.1 Register Geser Menggunakan D flip Flop dan JK Flip-Flop Berdasarkan gambar diatas yaitu menggunakan rangkaian SISO 4 bit terdapat tabel kebenaran 1.1 dibawah ________________ kerja berdasarakan tabel 1.1 diatas dan dapat mengahasilkan data pada tabel diatas . Pertama-tama register di-clear, memaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran data secara serial. Begitu ________________ Register Geser Menggunakan Piranti Khusus Register Geser Menggunakan Piranti Khusus dan dapat dirangkai secara SIPO dan PIPO tetapi pada gambar dibawah menggunakan rangkaian IC 79LS194 dapat ilustrasi nya terlihat pada Gambar 3.2 dibawah ini. D 5 Q 1 CLK 3 Q 2 R 4 S 6 U5:A 4013 D 9 Q 13 CLK 11 Q 12 R ________________ D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka outputnya akan bernilai 0 1 0 1 maka bentuk dari pergerseran ________________ Pergeseran pada shift register dapat diatur dengan mengubah rangkaiannya, rangkaian pada shift register ada empat yaitu SISO,SIPO,PISO,PIPO. 2. Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai menggunakan SISO (Serial Input dan Serial Output) yaitu yang dihubungkan secara seri dimana output nya menyala secara bergantian ke 
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD YAFI AGUNG &amp; RIZAL SANJAYA</strong>
		<br>
		<i>MUHAMMAD YAFI AGUNG :</i> 
		<br>
		 Seperti data pada tabel diatas jika R=0 dan S=1 maka ini disebut dengan keluaran reset artinya akan ter reset nilainya atau akan menjadi 0 semua,jika R nya 1 maka inputannya bisa berjalan mulai drari Q0 hingga Q3 bertahap digeser kekanan sesuai clock ,disimpulkan ini termasuk rangkaian SIPO 3.2.2 Analisis Register Geser Menggunakan Piranti Khusus Tabel 1.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan pada tabel percobaan ke 2 ini dapat diambil data yaitu saat oe=1 dan pe=1 maka output keluarannya 1010 ini disebut dengan Paralel load,oe =1 ,pe=0 dan ds=0 maka keluarannya 0101 sehingga bergeser kekanan,jika oe=1 ,pe=0 dan ds=1 maka keluarannya 1010 sama jadi bergeser kekanan ,dan jika oe =1 ,pe=0 dan ds=1 maka keluarannya 1101 bergeser kekanan juga .pada rangkaian ini menggunakan rangkaian PISO dan SIPO ________________ pada tabel diatas terdapat Mode 0 dan mode 1 apa bedanya yaitu jika mode 0 maka akan bergeser kekanan dan sebaliknya jika mode 1 maka akan bergeser kekiri ,dibuktikan dengan jika mode 0 outputnya akan 0000,1000,1100,1110,1111 dan jika mode 1 outputnya akan 1110,1101,1011,0111 dan 1111 10 BAB IV PENUTUP 4.1 Kesimpulan Kesimpulan yang dapat diambil dari percobaan shift register ini sebagai berikut: 1. Keluaranya flip-flop satu dihubungkan ke flip-flop berikutnya, maka informasi didalam register akan digrser ke kanan sesuai clock 2. Shifh register dapat diubah dengan menggunakan d flipfop dan juga dengan menggunakan piranti khusus 
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; AKHMAD BUKHARI</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; BENI RAMDANI</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 Pada percobaan ini bentuk shift register yang digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. 3.2.2 Register Geser Menggunakan Piranti Khusus Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 1 1 1 0 Proses 1 1 X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir ________________ Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set ________________ dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. ________________ BAB IV PENUTUP 4.1 Kesimpulan Adapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser output dari sebuah register maka, kita harus memberikannya pulse dan memberi nilai nol pada PE jika menggunakan rangkaian PIPO. 
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set ________________ dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO 
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set ________________ dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO 
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; Taufik Hidayat</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set ________________ dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya 
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. ________________ Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat  
		<br>
		<br>
		<br>
	
		<strong>ARIYA FERDIANSAH &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>ARIYA FERDIANSAH :</i> 
		<br>
		 Pada percobaan ini bentuk shift register yang digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. 3.2.2 Register Geser Menggunakan Piranti Khusus Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat ________________ Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset ________________ dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. ________________ BAB IV PENUTUP 4.1 Kesimpulan Adapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser output dari sebuah register maka, kita harus memberikannya pulse dan memberi nilai nol pada PE jika menggunakan rangkaian PIPO. 
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 Tabel diatas, selama Reset 0, nilai input berapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya tergantung input yang dimasukan dan adanya tekanan clock Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Dari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke kanan (Geser ________________ bahwa Bidirectional Shift register adalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; SIROJ AL QURO</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 Berdasarkan Tabel diatas, selama Reset 0, nilai input berapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya tergantung input yang dimasukan dan adanya tekanan clock Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Dari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke kanan (Geser Kanan) 3.2.3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF ________________ bahwa Bidirectional Shift register adalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri 11 BAB IV PENUTUP 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai SHIFT REGISTER didapatkan kesimpulan sebagai berikut: 1. Cara kerja dari shift register adalah shift register akan mengambil data dari input dan akan digeser ke output dalam setiap kali clock 2. Shift register dapat dirangkai menggunakan DFlip Flop, JKFF, Piranti Khusus, dan bidirectional 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; AKHMAD BUKHARI</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF Tabel 3.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Pada percobaan ini bentuk shift register yang digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. 3.2.2 Register Geser Menggunakan Piranti Khusus Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 1 1 1 0 Proses 1 1 X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir ________________ Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada ________________ kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. ________________ BAB IV PENUTUP 4.1 Kesimpulan Adapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser output dari sebuah register maka, kita harus memberikannya pulse dan memberi nilai nol pada PE jika menggunakan rangkaian PIPO. 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; Taufik Hidayat</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada ________________ kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. ________________ Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir  
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Pada percobaan ini bentuk shift register yang digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. 3.2.2 Register Geser Menggunakan Piranti Khusus Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir ________________ rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF Tabel 3.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada ________________ kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. 15 BAB IV PENUTUP 4.1 Kesimpulan Adapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser output dari sebuah register maka, kita harus memberikannya pulse dan memberi nilai nol pada PE jika menggunakan rangkaian PIPO. 
		<br>
		<br>
		<br>
	
		<strong>FAIZ IKHWAN FIRMANSYAH &amp; HANS UTOMO</strong>
		<br>
		<i>FAIZ IKHWAN FIRMANSYAH :</i> 
		<br>
		 Rangkaian Shift Register Menggunakan DFF dan JKFF 3.2.2 Register Geser Menggunakan Piranti Khusus Pada percobaan kedua yaitu shift register menggunakan pirantikhusus dan didapatkan data seperti berikut: Tabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ percobaan ketiga ini yaitu percobaan bidirectional shift register dengan menggunakan gerbang logika dasar dan DFF didapatkan hasil percobaansebagai berikut: Tabel 3.3. Tabel Kebenaran Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register memiliki 1 input ________________ Selain itu, terdapat input S dan R yang merupakan pengatur kondisi Set dan Reset. Dan ada clock pulse yang menjadi pemicu/me-trigger perpindahan data tersebut. Apabila S bernilai 1 dan R bernilai 0, maka kondisi tersebut masuk ke dalam kondisi reset, sehingga nilai input lain dianggap sebagai don’t care. ________________ dalam rangkaian sekuensial yang digunakan untuk penyimpanan/pergeseran/perpindahan suatu data dalambentuk biner dan kemudian cara kerjanya yaitu dengan cara memicu clock pulse agar dapat memindahkan data tersebut. 2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat menggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian dirakit menggunakan piranti khusus dan juga gerbang logika dasar, pirantikhusus tersebut biasa dikenal sebagai IC 
		<br>
		<br>
		<br>
	
		<strong>FAIZ IKHWAN FIRMANSYAH &amp; RIFAT HABIBI ARYA RACHMANDA</strong>
		<br>
		<i>FAIZ IKHWAN FIRMANSYAH :</i> 
		<br>
		 Pada praktikum teknik digital unit ke-7 ini yaitu modul Shift Register terdapat beberapa percobaan yaitu sebagai berikut : 3.2.1 Register Geser Menggunakan D flip – flop dan JK flip – flop Seperti pada data yang tersedia pada tabel blangko percobaan pertama ini yaitu ________________ Geser kanan Tabel 3.1 diatas merupakan tabel kebenaran dari shift register menggunakan DFF dan JKFF. Pada awal mula mulai percobaan input dan output tidak bernilai atau masih dalam tahap proses, lalu apabila 1D dimasukkan input dan input S atau R salah satunya tidak bernilai sama ________________ dan didapatkan data seperti berikut: Tabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ Data pada tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register memiliki 1 input ________________ Selain itu, terdapat input S dan R yang merupakan pengatur kondisi Set dan Reset. Dan ada clock pulse yang menjadi pemicu/me-trigger perpindahan data tersebut. Apabila S bernilai 1 dan R bernilai 0, maka kondisi tersebut masuk ke dalam kondisi reset, sehingga nilai input lain dianggap sebagai don’t care. ________________ biner dan kemudian cara kerjanya yaitu dengan cara memicu clock pulse agar dapat memindahkan data tersebut. 2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat menggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian dirakit menggunakan piranti khusus dan juga gerbang logika dasar, 
		<br>
		<br>
		<br>
	
		<strong>IDZHAR ANUGRAH YUGINAR &amp; MUHAMMAD TAMIR HADID</strong>
		<br>
		<i>IDZHAR ANUGRAH YUGINAR :</i> 
		<br>
		 3.2 Bidirictional Shift Register dengan Gerbang Logika dan DFF Pada hasil percobaan Bidirictional shift register dengan gerbang logika dan DFF yang dilakukan pada software Proteus nilai keluaran pada shift register dapat ditentukan pergeserannya dapat ditentukan dari kiri ke kanan atau dari kanan ke kiri sesuai dengan nilai mana yang satu “1” kiri atau kanan. 
		<br>
		<br>
		<br>
	
		<strong>PUTRI AULIA &amp; KHAIRUNNAS HIDAYATULLAH</strong>
		<br>
		<i>PUTRI AULIA :</i> 
		<br>
		 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser 
		<br>
		<br>
		<br>
	
		<strong>PUTRI AULIA &amp; ARJUN SAPUTRA PATURAHMAN</strong>
		<br>
		<i>PUTRI AULIA :</i> 
		<br>
		 jika 0 maka data akan teriset. Jika data = 1 dan mode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan. Lalu data = 0 dan mode = 1 ________________ 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser 
		<br>
		<br>
		<br>
	
		<strong>PUTRI AULIA &amp; TUBAGUS ARYA RUDIANSAH</strong>
		<br>
		<i>PUTRI AULIA :</i> 
		<br>
		 jika 0 maka data akan teriset. Jika data = 1 dan mode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan. Lalu data = 0 dan mode = 1 ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Data diatas menunjukan pada saai PE = 1 maka DS tidak dipedulikan karna input akan menjadi pararel sama seperti penjelasan sebelumnya jika PE ________________ 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser kekiri. 
		<br>
		<br>
		<br>
	
		<strong>Ilham Rizki Febriyan &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>Ilham Rizki Febriyan :</i> 
		<br>
		 OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4=  
		<br>
		<br>
		<br>
	
		<strong>Ilham Rizki Febriyan &amp; Sutan Dikia</strong>
		<br>
		<i>Ilham Rizki Febriyan :</i> 
		<br>
		 OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4=  
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; Faishal Fansuri</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 Tabel diatas, selama Reset 0, nilai input berapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya tergantung input yang dimasukan dan adanya tekanan clock Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Dari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke kanan (Geser ________________ bahwa Bidirectional Shift register adalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri  
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; Ilham Rizki Febriyan</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4=  
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; HADID HAMBALI</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; Sutan Dikia</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 Ketika pada percobaan pertama dilakukan degan S=1, R=0 dengan hasilkeluaranya 0. Pada percobaan kedua ada tabel 3.1 dengan S=1, R=1 hasil dari keluranya yaitu pada Q0= 1 data masuk ke Q0. Pada percobaan ketiga pada tabel 3.1 dengan R=1, S=1 mengahasilkan Q bergeser kenan pada Q1=1. Pada percobaan keempat pada tabel 3.1 di peroleh data dengan S=1, R=1 dengan hasilk Q bergeser kenan sehingga di peroleh hasilnya Q2=1. Pada percobaan keliama dengan pengambilan data percobaan S=1,R=1 dengan hasil Q bergser kenan yaitu ke ________________ Berdasarkan table 3.2 telah di dapat data pada percobaan Ketika didapatkan PE bernilai 1 sehingga pipo aktif pada saat DS bernilai 1 dirangkai secara seri. Sehingga ketiak OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4= pipo, 5-6 sipo. ________________ Berdasarkan table 3.3 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan kesimbilan. 10 BAB IV PENUTUP 4.1 Kesimpulan ________________ 1. Bisa mengetahui pergeseran data Ketika terjadi di masukan clock Pada rangkaian flip. Flop. 2. Pada percobaan ini mengunakan alat piranti khusus pada percobaan ini yaitu IC 74LS194. Pada IC ini merupakan jenis shift register yang memiliki 2 keadaan yaitu PIPO dan SIPO 
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; SIROJ AL QURO</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 Tabel diatas, selama Reset 0, nilai input berapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya tergantung input yang dimasukan dan adanya tekanan clock Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ 3.2.2. Register Geser Menggunakan Piranti Khusus Tabel 3.2. Register Geser Menggunakan Piranti Khusus CC Keluaran Keterangan OE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Dari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke kanan (Geser ________________ Dari data diatas dapat disimpulkan bahwa Bidirectional Shift register adalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri  
		<br>
		<br>
		<br>
	
		<strong>HANS UTOMO &amp; FAIZ IKHWAN FIRMANSYAH</strong>
		<br>
		<i>HANS UTOMO :</i> 
		<br>
		 Rangkaian Shift Register Menggunakan DFF dan JKFF 3.2.2 Register Geser Menggunakan Piranti Khusus Pada percobaan kedua yaitu shift register menggunakan pirantikhusus dan didapatkan data seperti berikut: Tabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register memiliki 1 input ________________ dalam rangkaian sekuensial yang digunakan untuk penyimpanan/pergeseran/perpindahan suatu data dalambentuk biner dan kemudian cara kerjanya yaitu dengan cara memicu clock pulse agar dapat memindahkan data tersebut. 2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat menggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian dirakit menggunakan piranti khusus dan juga gerbang logika dasar, pirantikhusus tersebut biasa dikenal sebagai IC 
		<br>
		<br>
		<br>
	
		<strong>HANS UTOMO &amp; RIFAT HABIBI ARYA RACHMANDA</strong>
		<br>
		<i>HANS UTOMO :</i> 
		<br>
		 data yang tersedia pada tabel blangko percobaan pertama ini yaitu shift register menggunakan DFF dan JKFF adalah sebagai berikut : Tabel 3.1. Tabel Kebenaran Shift Register Menggunakan DFF dan JKFF Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ set reset pada percobaan. Pada awal mula mulai percobaan input dan output tidak bernilai atau masih dalam tahap proses, lalu apabila 1D dimasukkan input dan input S atau R salah satunya tidak bernilai sama (tinggi) maka rangkaian tersebut tidak ________________ pertamanya merupakan output dari Q0 bergeser menjadi ke bagian output flip – flop selanjutnya yaitu Q1 dan seterusnya. Gambar dari rangkaian shift register menggunakan rangkaian DFF dan JKFF dapat dilihat sebagai berikut : Gambar 3.1. Rangkaian Shift Register Menggunakan DFF dan JKFF 3.2.2 Register Geser Menggunakan Piranti Khusus Pada percobaan kedua yaitu shift register menggunakan ________________ dan didapatkan data seperti berikut: Tabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Seperti pada tabel diatas yaitu data percobaan pada percobaan kedua yaitu shift register menggunakan piranti khusus. Piranti khusus tersebut menggunakan IC 74LS295 yang mana memiliki input PE yang berarti Parallel Enabler yang artinya pengaktif paralel, yang dimana digunakan apabila ingin memiliki input paralel dan output paralel, yang kedua yaitu DS yang berarti Data Serial yang merupakan data input apabila input tersebut ingin secara seri dan ________________ PE tersebut akan aktif apabila dimasukkan input 1, dan tidak akan aktif apabila input bernilai 0 dan maka bisa disebut seri. Untuk DS atau data serial akan aktif seri apabila diberi input senilai 1 dan apabila bernilai 0 maka disebut non- active. Selanjutnya yaitu input OE yang merupakan singkatan dari Output Enabler yang dimana berfungsi untuk menampilkan nilai output. Apabila input OE ________________ 0, maka output dari rangkaian tersebut tidak akan ditampilkan bagaimanapun. Apabila input dari OE tersebut bernilai 1, maka output dari rangkaian tersebut akan aktif atau ditampilkan. Percobaan kedua pada shift register menggunakan piranti khusus ini yaitu IC 74LS295, gambar rangkaiannya yaitu sebagai berikut: Gambar 3.2. Rangkaian Shift Register Menggunakan Piranti Khusus ________________ 3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF Pada percobaan ketiga ini yaitu percobaan bidirectional shift register dengan menggunakan gerbang logika dasar dan DFF didapatkan hasil ________________ tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register memiliki 1 input D karena ________________ Input lain terdiri dari DL (Data Left) yang berarti data tersebut terdapat MODE, Clock, S dan R. input Mode tersebut berarti sebuah pengaturan yang dimana apabila diberi input 1, maka sebuah shift register bergerak kearah kiri dari kanan yang bisa disebut dengan shift right dan data input yang dapat diterima merupakan data input dari DR. Apabila diberi input senilai 0, maka shift register bergerak ke arah kanan dari kiri yang bisa disebut dengan shift left dan data input yang dapat diterima merupakan data input dari DL. Mode tersebut merupakan pengacu antara pergeseran sebuah data yang diinginkan. Selain itu, terdapat input S dan R yang merupakan pengatur kondisi Set dan Reset. Dan ada clock pulse yang menjadi pemicu/me-trigger perpindahan ________________ data tersebut. Apabila S bernilai 1 dan R bernilai 0, maka kondisi tersebut masuk ke dalam kondisi reset, sehingga nilai input lain dianggap sebagai don’t care. Kemudian, apabila input dari S dan R bernilai sama maka sebuah rangkaian tersebut dapat berjalan dan hanya membutuhkan input D (DL ataupun DR, sesuai dengan input pada input Mode) sebagai data dan clock pulse sebagai pemicu/pen-trigger. Berikut ini merupakan contoh gambar dari sebuah rangkaian bidirectional shift register: Gambar 3.3. Rangkaian Bidirectional Shift Register Menggunakan ________________ biner dan kemudian cara kerjanya yaitu dengan cara memicu clock pulse agar dapat memindahkan data tersebut. 2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat menggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian dirakit menggunakan piranti khusus dan juga gerbang logika dasar, 
		<br>
		<br>
		<br>
	
		<strong>ARJUN SAPUTRA PATURAHMAN &amp; PUTRI AULIA</strong>
		<br>
		<i>ARJUN SAPUTRA PATURAHMAN :</i> 
		<br>
		 jika 0 maka data akan teriset. Jika data = 1 dan mode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan. Lalu data = 0 dan mode = 1 ________________ Bidirectional Shift Register adalah sebuah rangkaian yang dapat menggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser 
		<br>
		<br>
		<br>
	
		<strong>ARJUN SAPUTRA PATURAHMAN &amp; TUBAGUS ARYA RUDIANSAH</strong>
		<br>
		<i>ARJUN SAPUTRA PATURAHMAN :</i> 
		<br>
		 jika 0 maka data akan teriset. Jika data = 1 dan mode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan. Lalu data = 0 dan mode = 1 data yang akan tertampil ________________ Q0 = 0 nilai ini didapatkan karna Data bernilai 0. Lalu angka 1 akan ditampilkan dikeluaran selanjutnya. Hal ini berlaku pada percobaan selanjutnya. Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ PE = 1 maka DS tidak dipedulikan karna input akan menjadi pararel sama seperti penjelasan sebelumnya jika PE 0 dan DS 0 maka angka output di QO akan mengikuti PE dan sama seperti selnjutnya. Tabel 1.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ Bidirectional Shift Register adalah sebuah rangkaian yang dapat menggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser 
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; Faishal Fansuri</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 Pada percobaan kali ini rangkaian yang digunakan adalah rangkaian SIPO, dimana pada saat nilai S = 1 dan R = 0 serta C1 &amp; C2 serta 1D tidak dihiraukan maka nilai output nya akan di reset. Selanjutnya nilai 1D &amp; R diubah menjadi 1 dan diber clock maka nilai pada output Q0 akan berubah menjadi 1. Pada nilai 1D diubah kembali menjadi 0 dan diberi clock maka nilai output nya akan berpindah pada output Q1. Apabila diberi clock kembali maka nilai output nya akan bergeser pada output Q2. Dan apabila diberi clock Kembali nilai output akan bergeser ke Q3. Jadi dapat disimpulkan pada rangkaian diatas termasuk ke dalam shift register ________________ rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF Gambar 1. 6 Rangkaian Bidirectional Shift Register Pada rangkaian diatas didapat data pada tabel kebenaran berikut : Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ Pada tabel diatas dapat disimpulkan ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan kesimbilan  
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; Sutan Dikia</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat berpindah-pindah karena jika PE masih bernilai satu maka, rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat berpindah-pindah karena jika PE masih bernilai satu maka, rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja.  
		<br>
		<br>
		<br>
	
		<strong>RIFAT HABIBI ARYA RACHMANDA &amp; FAIZ IKHWAN FIRMANSYAH</strong>
		<br>
		<i>RIFAT HABIBI ARYA RACHMANDA :</i> 
		<br>
		 Pada praktikum teknik digital unit ke-7 ini yaitu modul Shift Register terdapat beberapa percobaan yaitu sebagai berikut : 3.2.1 Register Geser Menggunakan D flip – flop dan JK flip – flop Seperti pada data yang tersedia pada tabel blangko percobaan pertama ini yaitu ________________ dan didapatkan data seperti berikut: Tabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ Data pada tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register memiliki 1 input ________________ biner dan kemudian cara kerjanya yaitu dengan cara memicu clock pulse agar dapat memindahkan data tersebut. 2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat menggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian dirakit menggunakan piranti khusus dan juga gerbang logika dasar, 
		<br>
		<br>
		<br>
	
		<strong>RIFAT HABIBI ARYA RACHMANDA &amp; HANS UTOMO</strong>
		<br>
		<i>RIFAT HABIBI ARYA RACHMANDA :</i> 
		<br>
		 data yang tersedia pada tabel blangko percobaan pertama ini yaitu shift register menggunakan DFF dan JKFF adalah sebagai berikut : Tabel 3.1. Tabel Kebenaran Shift Register Menggunakan DFF dan JKFF Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ set reset pada percobaan. Pada awal mula mulai percobaan input dan output tidak bernilai atau masih dalam tahap proses, lalu apabila 1D dimasukkan input dan input S atau R salah satunya tidak bernilai sama (tinggi) maka rangkaian tersebut tidak ________________ pertamanya merupakan output dari Q0 bergeser menjadi ke bagian output flip – flop selanjutnya yaitu Q1 dan seterusnya. Gambar dari rangkaian shift register menggunakan rangkaian DFF dan JKFF dapat dilihat sebagai berikut : Gambar 3.1. Rangkaian Shift Register Menggunakan DFF dan JKFF 3.2.2 Register Geser Menggunakan Piranti Khusus Pada percobaan kedua yaitu shift register menggunakan ________________ dan didapatkan data seperti berikut: Tabel 3.2. Tabel Kebenaran Shift Register Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ pada tabel diatas yaitu data percobaan pada percobaan kedua yaitu shift register menggunakan piranti khusus. Piranti khusus tersebut menggunakan IC 74LS295 yang mana memiliki input PE yang berarti Parallel Enabler yang artinya pengaktif paralel, yang dimana digunakan apabila ingin memiliki input paralel dan output paralel, yang kedua yaitu DS yang berarti Data Serial yang merupakan data input apabila input tersebut ingin secara seri dan ________________ PE tersebut akan aktif apabila dimasukkan input 1, dan tidak akan aktif apabila input bernilai 0 dan maka bisa disebut seri. Untuk DS atau data serial akan aktif seri apabila diberi input senilai 1 dan apabila bernilai 0 maka disebut non- active. Selanjutnya yaitu input OE yang merupakan singkatan dari Output Enabler yang dimana berfungsi untuk menampilkan nilai output. Apabila input OE ________________ 0, maka output dari rangkaian tersebut tidak akan ditampilkan bagaimanapun. Apabila input dari OE tersebut bernilai 1, maka output dari rangkaian tersebut akan aktif atau ditampilkan. Percobaan kedua pada shift register menggunakan piranti khusus ini yaitu IC 74LS295, gambar rangkaiannya yaitu sebagai berikut: Gambar 3.2. Rangkaian Shift Register Menggunakan Piranti Khusus ________________ 3.2.3 Bidirectional Shift Register dengan Gerbang Logika Dasar dan DFF Pada percobaan ketiga ini yaitu percobaan bidirectional shift register dengan menggunakan gerbang logika dasar dan DFF didapatkan hasil ________________ tabel diatas merupakan data hasil percobaan ketiga yaitu percobaan pada bidirectional shift register yang dimana rangkaian bidirectional ini merupakan rangkaian yang berfungsi untuk mengubah arah pergeseran ke kanan dan ke kiri atau shift left/shift right nya suatu output dari shift register. Pada percobaan ini, bidirectional shift register memiliki 1 input D karena ________________ Input lain terdiri dari DL (Data Left) yang berarti data tersebut terdapat MODE, Clock, S dan R. input Mode tersebut berarti sebuah pengaturan yang dimana apabila diberi input 1, maka sebuah shift register bergerak kearah kiri dari kanan yang bisa disebut dengan shift right dan data input yang dapat diterima merupakan data input dari DR. Apabila diberi input senilai 0, maka shift register bergerak ke arah kanan dari kiri yang bisa disebut dengan shift left dan data input yang dapat diterima merupakan data input dari DL. Mode tersebut merupakan pengacu antara pergeseran sebuah data yang diinginkan. Selain itu, terdapat input S dan R yang merupakan pengatur kondisi Set dan Reset. Dan ada clock pulse yang menjadi pemicu/me-trigger perpindahan ________________ data tersebut. Apabila S bernilai 1 dan R bernilai 0, maka kondisi tersebut masuk ke dalam kondisi reset, sehingga nilai input lain dianggap sebagai don’t care. Kemudian, apabila input dari S dan R bernilai sama maka sebuah rangkaian tersebut dapat berjalan dan hanya membutuhkan input D (DL ataupun DR, sesuai dengan input pada input Mode) sebagai data dan clock pulse sebagai pemicu/pen-trigger. Berikut ini merupakan contoh gambar dari sebuah rangkaian bidirectional shift register: Gambar 3.3. Rangkaian Bidirectional Shift Register Menggunakan ________________ biner dan kemudian cara kerjanya yaitu dengan cara memicu clock pulse agar dapat memindahkan data tersebut. 2. Pada percobaan pertama terlihat bahwa pembuatan shift register dapat menggunakan DFF dan JKFF, pada percobaan kedua yaitu rangkaian dirakit menggunakan piranti khusus dan juga gerbang logika dasar, 
		<br>
		<br>
		<br>
	
		<strong>FAHMI KURNIAWAN &amp; Faishal Fansuri</strong>
		<br>
		<i>FAHMI KURNIAWAN :</i> 
		<br>
		 diketahui bahwa saat clock dan D tidak ada serta nilai input S dan R sama dengan 1 dan 0, maka outputnya bernilai 0, 0, 0, 0. Saat S dan R nya bernilai 1 dan 0 serta tanpa clock dan D, maka keluaran pada rangkaian tersebut mengalami reset. Saat clock ada dan D benilai 1 serta nilai input S dan R sama dengan 1 dan 1, maka outputnya bernilai 1, 0, 0, 0. Saat S dan R nya bernilai 1 dan 0 serta ada clock dan D bernilai 1, maka data input pada rangkaian tersebut mengalami masuk ke output Q0. Saat clock pertama kali dan D benilai 0 serta nilai input S dan R sama dengan 1 dan 1, maka outputnya bernilai 0, 1, 0, 0. Saat S dan R nya bernilai 1 dan 1 serta clock pertama kali dan D bernilai 0, maka data output sebelumnya pada rangkaian tersebut mengalami pergeseran ke kanan.  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; AKHMAD BUKHARI</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock.  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka ________________ ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika ________________ nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; BENI RAMDANI</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka ________________ ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika ________________ nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 Dari hasil analisis didapatkan bahwa ketika R (reset) dalam kondisi bernilai 0 (low) maka output keluaran akan bernilai 0 (low) semua dikarenakan kondisi Reset adalah kondisi dimana ketika diaktifkan rangkaian akan memulai perhitungan dari awal. Lalu mengapa kondisi saat bernilai 0 itu aktif dan ketika bernilai 1 itu tidak aktif, ini karena pada percobaan ini rangkaian yang digunakan bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Saat kondisi Reset aktif maka clock 1 &amp; 2, serta nilai inputan 1D akan mengalami don’t care ini dikarenakan saat reset aktif nilai keluaran akan terus berada pada titik awal perhitungan (0). Setelah kondisi reset dan set dinonaktifkan maka clock akan berfungsi selayaknya, lalu ________________ inputan pada 1D (data) akan aktif juga dimana nilai inputan itu akan dikeluarkan ke output yang pada percobaan ini dari kiri (Q0) atau Least Significant Bit (proses perhitungan dari bit terkecil). Ketika D1 (data) bernilai 1, lalu diclock maka data akan masuk ke Q0 yang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SISO (Serial Input Serial Output) ini dikarenakan nilai input D1 (data) hanya satu dan ketika dilihat dari keluarannya hanya menghasilkan 1 keluaran (1). Bisa saja menjadi SIPO (Serial Input Serial Output) ketika nilai input berubah rubah secara parallel tiap saat maka outputpun akan menghasilkan keluaran yang parallel. Tabel 3. 2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan 9 Gambar 3. 2 Contoh Rangkaian Register Geser Menggunakan Piranti Khusus Dari hasil analisis didapatkan ketika nilai OE (Output Enabler) bernilai 0 maka input yang lain akan masuk ke dalam kondisi don’t care ini dikarenakan output enabler itu sendiri berfungsi untuk mengeluarkan hasil dari proses masukan yang ada ke output. Dapat dilihat juga bahwa nilai OE akan mati ketika bernilai 0 dan aktif ketika bernilai 1, maka dari itu input OE termasuk ke dalam active high dimana pada kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak aktif. Lalu ketika OE diaktifkan, barulah input yang lain berfungsi selayaknya, Input CP menandakan clock yang bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya, tetapi karena di sini clock maka tidak memiliki makna tersendiri. Lalu ada inputan PE (Parallel Enabler) berfungsi sebagai titik awal perhitungan yang dimana ketika diaktifkan maka dapat mengatur nilai inputan parallel pada D0 hingga D1. PE ini bersifat active high karena kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak aktif. Lalu ada inputan DS (Data Serius) sama fungsinya sebagai 1D pada percobaan sebelumnya yaitu inputan DS itu akan dikeluarkan ke output yang pada percobaan ini dari kiri (Q0) atau Least Significant Bit (proses perhitungan dari bit terkecil). Ketika DS (data) bernilai 1, lalu diclock maka data akan masuk ke Q0 yang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan, angka terakhir akan mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0 dan terjadi lagi pergeseran dari tiap-tiap bit ke kanan. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka ________________ keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah PIPO (Parallel Input Parallel Output) ini dikarenakan nilai input Ds (data) ada 4 yaitu D0 D1 D2 D3 dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Rangkaian ini juga berdasarkan banyaknya inputnya, memiliki 4 bit. ________________ 11 Gambar 3. 3 Contoh Rangkaian Bidirectional shift register Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi don’t care, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika ________________ nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO (Serial Input Parallel Output) ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO (Serial Input Serial Output) dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. 13 BAB IV PENUTUP 4.1 Kesimpulan  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; Taufik Hidayat</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka ________________ ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika ________________ nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO  
		<br>
		<br>
		<br>
	
		<strong>TUBAGUS ARYA RUDIANSAH &amp; KHAIRUNNAS HIDAYATULLAH</strong>
		<br>
		<i>TUBAGUS ARYA RUDIANSAH :</i> 
		<br>
		 Bidirectional Shift Register adalah sebuah rangkaian yang dapat menggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser 
		<br>
		<br>
		<br>
	
		<strong>TUBAGUS ARYA RUDIANSAH &amp; PUTRI AULIA</strong>
		<br>
		<i>TUBAGUS ARYA RUDIANSAH :</i> 
		<br>
		 jika 0 maka data akan teriset. Jika data = 1 dan mode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan. Lalu data = 0 dan mode = 1 ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Data diatas menunjukan pada saai PE = 1 maka DS tidak dipedulikan karna input akan menjadi pararel sama seperti penjelasan sebelumnya jika PE ________________ Bidirectional Shift Register adalah sebuah rangkaian yang dapat menggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser kekiri. 
		<br>
		<br>
		<br>
	
		<strong>TUBAGUS ARYA RUDIANSAH &amp; ARJUN SAPUTRA PATURAHMAN</strong>
		<br>
		<i>TUBAGUS ARYA RUDIANSAH :</i> 
		<br>
		 jika 0 maka data akan teriset. Jika data = 1 dan mode = 1 maka data pada Q0 akan bernilai 1, nilai 1 didapat karna data bernilai 1 dan jika kita mengaktifkan clock maka data akan bergeser kekanan. Lalu data = 0 dan mode = 1 data yang akan tertampil ________________ Q0 = 0 nilai ini didapatkan karna Data bernilai 0. Lalu angka 1 akan ditampilkan dikeluaran selanjutnya. Hal ini berlaku pada percobaan selanjutnya. Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE CP̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ PE = 1 maka DS tidak dipedulikan karna input akan menjadi pararel sama seperti penjelasan sebelumnya jika PE 0 dan DS 0 maka angka output di QO akan mengikuti PE dan sama seperti selnjutnya. Tabel 1.3 Bidirectional Shift Register Masukan Keluaran ________________ Bidirectional Shift Register adalah sebuah rangkaian yang dapat menggeser 2 arah yaitu kekanan dan kekiri dimana ada 1 input seri dan output pararel 4 bit dan juga ada 1 mode yang akan digunakan unuk mengatur arah geseran. Pada data diatas jika mode = 0 maka data akan bergeser kekanan dan jika mode 1 maka data akan bergeser 
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; AKHMAD BUKHARI</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan ________________ ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara ________________ terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO  
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; BENI RAMDANI</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan ________________ ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara ________________ terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO  
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 Dari hasil analisis didapatkan bahwa ketika R (reset) dalam kondisi bernilai 0 (low) maka output keluaran akan bernilai 0 (low) semua dikarenakan kondisi Reset adalah kondisi dimana ketika diaktifkan rangkaian akan memulai perhitungan dari awal. Lalu mengapa kondisi saat bernilai 0 itu aktif dan ketika bernilai 1 itu tidak aktif, ini karena pada percobaan ini rangkaian yang digunakan bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Saat kondisi Reset aktif maka ________________ clock 1 &amp; 2, serta nilai inputan 1D akan mengalami don’t care ini dikarenakan saat reset aktif nilai keluaran akan terus berada pada titik awal perhitungan (0). Setelah kondisi reset dan set dinonaktifkan maka clock akan berfungsi selayaknya, lalu inputan pada 1D (data) akan aktif juga dimana nilai inputan itu akan dikeluarkan ke output yang pada percobaan ini dari kiri (Q0) atau Least Significant Bit (proses perhitungan dari bit terkecil). Ketika D1 (data) bernilai 1, lalu diclock maka data akan masuk ke Q0 yang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SISO (Serial Input Serial Output) ini dikarenakan nilai input D1 (data) hanya satu dan ketika dilihat dari keluarannya hanya menghasilkan 1 keluaran (1). Bisa saja menjadi SIPO (Serial Input Serial Output) ketika nilai input berubah rubah secara parallel tiap saat maka outputpun akan menghasilkan keluaran yang parallel. ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan 9 Gambar 3. 2 Contoh Rangkaian Register Geser Menggunakan Piranti Khusus Dari hasil analisis didapatkan ketika nilai OE (Output Enabler) bernilai 0 maka input yang lain akan masuk ke dalam kondisi don’t care ini dikarenakan output enabler itu sendiri berfungsi untuk mengeluarkan hasil dari proses masukan yang ada ke output. Dapat dilihat juga bahwa nilai OE akan mati ketika bernilai 0 dan aktif ketika bernilai 1, maka dari itu input OE termasuk ke dalam active high dimana pada kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak aktif. Lalu ketika OE diaktifkan, barulah input yang lain berfungsi selayaknya, Input CP menandakan clock yang bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya, tetapi karena di sini clock maka tidak memiliki makna tersendiri. Lalu ada inputan PE (Parallel Enabler) berfungsi sebagai titik awal perhitungan yang dimana ketika diaktifkan maka dapat mengatur nilai inputan parallel pada D0 hingga D1. PE ini bersifat active high karena kondisi nilai 1 akan aktif dan kondisi nilai 0 akan tidak aktif. Lalu ada inputan DS (Data Serius) sama fungsinya sebagai 1D pada percobaan sebelumnya yaitu inputan DS itu akan dikeluarkan ke output yang pada percobaan ini dari kiri (Q0) atau Least Significant Bit (proses perhitungan dari bit terkecil). Ketika DS (data) bernilai 1, lalu diclock maka data akan masuk ke Q0 yang dimana terjadi pergeseran ke kanan dari tiap-tiap bit ketika data dimasukkan, angka terakhir akan mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0 dan terjadi lagi pergeseran dari tiap-tiap bit ke kanan. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan ________________ 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah PIPO (Parallel Input Parallel Output) ini dikarenakan nilai input Ds (data) ada 4 yaitu D0 D1 D2 D3 dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Rangkaian ini juga berdasarkan banyaknya inputnya, memiliki 4 bit. ________________ 11 Gambar 3. 3 Contoh Rangkaian Bidirectional shift register Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi don’t care, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara ________________ terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO (Serial Input Parallel Output) ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO (Serial Input Serial Output) dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. 13 BAB IV PENUTUP 4.1 Kesimpulan 
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; Taufik Hidayat</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya 
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah ________________ Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan ________________ ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara ________________ terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO  
		<br>
		<br>
		<br>
	
		<strong>Sutan Dikia &amp; Faishal Fansuri</strong>
		<br>
		<i>Sutan Dikia :</i> 
		<br>
		 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>Sutan Dikia &amp; Ilham Rizki Febriyan</strong>
		<br>
		<i>Sutan Dikia :</i> 
		<br>
		 OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4=  
		<br>
		<br>
		<br>
	
		<strong>Sutan Dikia &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>Sutan Dikia :</i> 
		<br>
		 Ketika pada percobaan pertama dilakukan degan S=1, R=0 dengan hasilkeluaranya 0. Pada percobaan kedua ada tabel 3.1 dengan S=1, R=1 hasil dari keluranya yaitu pada Q0= 1 data masuk ke Q0. Pada percobaan ketiga pada tabel 3.1 dengan R=1, S=1 mengahasilkan Q bergeser kenan pada Q1=1. Pada percobaan keempat pada tabel 3.1 di peroleh data dengan S=1, R=1 dengan hasilk Q bergeser kenan sehingga di peroleh hasilnya Q2=1. Pada percobaan keliama dengan pengambilan data percobaan S=1,R=1 dengan hasil Q bergser kenan yaitu ke ________________ 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Berdasarkan table 3.2 telah di dapat data pada percobaan Ketika didapatkan PE bernilai 1 sehingga pipo aktif pada saat DS bernilai 1 dirangkai secara seri. Sehingga ketiak OE 1 sedangkan PE bernilai 1 maka pada table 3.2 menghasilkan 1,0,1,0 yaitu pararel load. Ketika pada saat OE 1, PE 1,DS 0 sehingga keluarannya menghasikan 0,1,0,1 sehingga bergeser kekanan.pada percobaan keempat OE=1,PE=1,DS=1 dihasilkan keluarannya yaitu 1,0,1,0 bergeserkekana pada percobaan kelima juga sama pada saat OE = 1,PE=0, DS=1 maka keluranya yang dihasilkan 1,1,0,1. Pada baris 2-4= pipo, 5-6 sipo. ________________ Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan kesimbilan. 10 BAB IV PENUTUP 4.1 Kesimpulan ________________ 1. Bisa mengetahui pergeseran data Ketika terjadi di masukan clock Pada rangkaian flip. Flop. 2. Pada percobaan ini mengunakan alat piranti khusus pada percobaan ini yaitu IC 74LS194. Pada IC ini merupakan jenis shift register yang memiliki 2 keadaan yaitu PIPO dan SIPO 
		<br>
		<br>
		<br>
	
		<strong>Sutan Dikia &amp; HADID HAMBALI</strong>
		<br>
		<i>Sutan Dikia :</i> 
		<br>
		 ketika nodenya maka pada saat percobaan akan bergeser kekanan sedangkan pada node 1 akan bergeser kekanan kebalikanya dari node 0. 9 Pada percobaan pertama Ketika masukanya 1 dan 0 denga mode 1 maka keluaranya yaitu 0,0,0,0. Pada percobaan kedua dengan masukan 1 dan 1 dengan node 0 dengan D=0 maka keluaran yang dihasilkan yaitu 0,0,0,0. Pada dilakukanyan percobaan ketiga Ketika masukannya 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan yaitu 1,0,0,0. Pada percobaan keempat dengan masukan dengan node 0 serta dengan D=1 maka keluaran bergeser kenan yang dihasilkan yaitu 1,1,0,0. Pada percobaan kelima dengan masukan 1 dan 1 dengan node 0 dengan D= 1 maka keluranya juga bergeser kekanan yaitu 1,1,1,0. Pada percobaan keenam dengan masukan 1 dan 1 dengan node 0 dengan D=1 maka keluaran yang dihasilkan bergeser kenan yaitu 1,1,1,1. Sedangkan pada percobaan 7 dengan masukan 1 dan 1 dengan node 0 dengan D =1 dengan node 0 maka akan bergeser kekeri sampai pada percobaan 
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; AKHMAD BUKHARI</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 register di-clear, memaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran data secara serial. Begitu ________________ D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; SAIF ADITYA RACHMAN</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai menggunakan SISO (Serial Input dan Serial Output) yaitu yang dihubungkan secara seri dimana output nya menyala secara bergantian dapat ilustrasi nya terlihat pada gambar 3.1 dibawah ini. ________________ kerja berdasarakan tabel 1.1 diatas dan dapat mengahasilkan data pada tabel diatas . Pertama-tama register di-clear, memaksa keempat output bernilai nol. Selanjutnya memasukan pulsa pada 1D agar mentrafer pada Q sehingga mendapatkan output Q0 = 1, Q1 = 0, Q2 = 0 Q3 = 0. Kita masukkan sekarang logika 0 pada input data. Setelah diberi pulsa clock lagi, output akan menunjukkan 0100. Hal ini menunjukkan terjadinya penggeseran data secara serial. Begitu ________________ Register Geser Menggunakan Piranti Khusus Register Geser Menggunakan Piranti Khusus dan dapat dirangkai secara SIPO dan PIPO tetapi pada gambar dibawah menggunakan rangkaian IC 79LS194 dapat ilustrasi nya terlihat pada Gambar 3.2 dibawah ini. Gambar 3.2 Register Geser Menggunakan Piranti Khusus Berdasarkan gambar diatas yaitu menggunakan rangkaian IC 79LS194 terdapat tabel kebenara 3.2 dibawah ini ________________ D1, D2, dan D3. Yang dimana dapat dipengaruhi oleh nilai input (masukan) dari OE, PE, DS, dan Clock. Pada kondisi awal yang sebelum diberi clock maka yang terjadi tidak dapat menentukan nilai output-nya sehingga dan memiliki nilai 0 0 0 0. Dan yang selanjutnya nilai dari clock “1” semua sampai percobaan terakhir, dan nilai PE sebagai parallel enable untuk mengaktifkan parallel dari rangkaian SIPO, dan DS sebagai seri untuk mengaktifkan rangkaian PIPO dengan nilai D0 = 1, D1 = 0, D2 = 1 dan D3 = 0. Pada saat percobaan yang kedua diberi clock maka hasil output-nya 1 0 1 0, nilainya masuk dari input ke output. Dan pada saat parallel dimatikan dan seri dimatikan tapi dengan nilai input-an yang masih sama maka outputnya akan bernilai 0 1 0 1 maka bentuk dari pergerseran ________________ Register Geser Menggunakan D Flip-flop dan JK Flip-flop dapat dirangkai menggunakan SISO (Serial Input dan Serial Output) yaitu yang dihubungkan secara seri dimana output nya menyala secara bergantian ke 
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; BENI RAMDANI</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. ________________ Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; BENI RAMDANI</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. ________________ Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. ________________ Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat berpindah-pindah karena jika PE  
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; AKHMAD BUKHARI</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF Tabel 3.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; ARIYA FERDIANSAH</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Pada percobaan ini bentuk shift register yang digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. 3.2.2 Register Geser Menggunakan Piranti Khusus Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat ________________ Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset ________________ dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. ________________ BAB IV PENUTUP 4.1 Kesimpulan Adapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser output dari sebuah register maka, kita harus memberikannya pulse dan memberi nilai nol pada PE jika menggunakan rangkaian PIPO. 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; BENI RAMDANI</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Pada percobaan ini bentuk shift register yang digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. 3.2.2 Register Geser Menggunakan Piranti Khusus Tabel 3.2 Register Geser Menggunakan Piranti Khusus Masukan Keluaran Keterangan OE ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir ________________ rangkaian tersebut masih berbentuk PIPO yang dimana PIPO itu bukan termasuk ke dalam shift register sehingga PIPO hanya dapat memasukkan data-datanya saja. 3.2.3 Bidirectional Shift Register dengan gerbang logika dasar dan DFF Tabel 3.3 Bidirectional Shift Register Masukan Keluaran Clock S R Mode D Q0 Q1 Q2 Q3 X 1 0 X X ________________ Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO dikarenakan ada keluaran yang memiliki keluaran konstan. Rangkaian ini juga berdasarkan banyaknya outputnya, memiliki 4 bit. 15 BAB IV PENUTUP 4.1 Kesimpulan Adapun hal yang dapat penulis simpulkan bahwa ketika kita ingin menggeser output dari sebuah register maka, kita harus memberikannya pulse dan memberi nilai nol pada PE jika menggunakan rangkaian PIPO. 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya sesuai dengan nilai data yang dimasukkan lalu diclock. Lalu penentuan keluarannya parallel atau seri bisa dilihat dari inputan datanya itu sendiri, ketika inputan secara terus menerus memberikan inputan 0 atau 1 secara konstan maka keluarannya akan bersifat seri, lalu ketika nilai inputnya selang seling antara 1 dan 0 maka keluarannya bersifat parallel. Pada rangkaian ini berdasarkan hasil yang tertera di table kebenaran maka dapat disimpulkan bahwa jenis shift register ini adalah SIPO ini dikarenakan nilai input hanya 1 yaitu D dan ketika dilihat dari keluarannya menghasilkan keluaran selang seling (1) dimana itu adalah kondisi parallel. Atau bisa juga SISO 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; Taufik Hidayat</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Dari hasil analisis didapatkan ketika nilai R (Reset) bernilai 0 atau aktif maka inputan lainnya akan mengalami kondisi Tidak Peduli, ini dikarenakan saat kondisi reset aktif maka nilai output keluaran akan terus menerus berada pada angka 0, maka dari itu dapat disimpulkan bahwa R dan S bersifat active low dimana pada kondisi 0 akan aktif dan kondisi 1 akan tidak aktif yang disebabkan oleh gerbang not pada inputannya. Lalu ketika kedua kondisi reset ________________ dan set dimatikan pada kondisi nilai 1 keduanya. Maka inputan lain akan berfungsi selayaknya. Nilai clock akan berfungsi. Lalu ada MODE, Fungsi mode ini berguna untuk menentukan arah pergeseran dari tiap inputan yang masuk, ketika mode bernilai 0 maka pergeserannya pada percobaan ini dari kiri (Q0) ke kanan atau Least Significant Bit (proses perhitungan dari bit terkecil), lalu ketika mode bernilai 1 maka pergeserannya dari kanan (Q3) ke kiri atau Most Significant Bit. Lalu ada input D (Data) sama fungsinya sebagai 1D dan Ds pada percobaan sebelumnya yaitu inputan D itu akan dikeluarkan ke output yang pada percobaan ini dari kiri/kanan tergantung dari modenya. Ketika D (data) bernilai 1, lalu diclock maka data akan masuk ke Q0/Q3 yang dimana terjadi pergeseran ke kanan atau ke kiri dari tiap-tiap bit ketika data dimasukkan, angka 0 atau angka terakhir yang mengalami pergeseran akan hilang dikarenakan pergeseran itu sendiri, begitu juga dengan nilai data 0 ketika diclock akan masuk ke Q0/Q3 dan terjadi lagi pergeseran dari tiap tiap bit ke kanan/kiri. Hal yang sama terjadi seterusnya 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 digunakan adalah SIPO, Pada saat nilai dari Set = 1 dan Reset bernilai 0 dan C1&amp;C2 serta 1D-nya bernilai bebas maka output dari shift register tersebut akan direset. Pada saat 1D, S dan R bernilai satu serta diberikan pulse clock maka data akan mulai memasuki Q0. Dan digesernya nilai 1D ke nol agar outputan yang keluar hanya nilai satu yang berpindah-pinndah dari Q0 sampai Q3. Jika tidak digeser maka, output yang keluar akan bernilai satu semua. ________________ Pada saat nilai-nilai dari inputannya dibebaskan dan nilai dari OE adalah nol maka, outputannya akan acak secara terus-menerus. Pada data kedua, nilai dari DS dibebaskan, dan nilai dari OE dan PE adalah satu dan juga inputan D0, D1, D2 dan D3 secara berturut-turut bernilai 1, 0, 1, 0 serta diberi pulse maka, data akan mulai dimuat. PE diberi nilai satu agar rangkaian mengaktifkan bentuk paralelnya kemudian diisi input-inputannya. Pada data ketiga hingga terakhir PE diberi nilai nol agar output dari rangkaian tersebut dapat berpindah-pindah karena jika PE  
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 Berdasarkan Tabel diatas, selama Reset 0, nilai input berapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya tergantung input yang dimasukan dan adanya tekanan clock Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Dari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke kanan (Geser Kanan) 3.2.3. Bidirectional Shift Register dengan gerbang logika dasar dan DFF ________________ bahwa Bidirectional Shift register adalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri 11 BAB IV PENUTUP 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai SHIFT REGISTER didapatkan kesimpulan sebagai berikut: 1. Cara kerja dari shift register adalah shift register akan mengambil data dari input dan akan digeser ke output dalam setiap kali clock 2. Shift register dapat dirangkai menggunakan DFlip Flop, JKFF, Piranti Khusus, dan bidirectional 
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		Tabel diatas, selama Reset 0, nilai input berapapun tudak akan berpengaruh pada output, Ketika Reset 1 lalu clock ditekan maka maka output akan menyala secara bertahap dari Q0, Q1, Q2, Q3. Dapat dilihat nilai dari Q0 akan bergeser ke Q1 begitu juga Q1 ke Q2 dan seterusnya tergantung input yang dimasukan dan adanya tekanan clock Masukan Keluaran Dalam Biner Keterangan C1 &amp; C2 1D S R Q0 Q1 Q2 Q3 X X ________________ 3.2.2. Register Geser Menggunakan Piranti Khusus Tabel 3.2. Register Geser Menggunakan Piranti Khusus CC Keluaran Keterangan OE ̅̅̅̅ PE DS D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X 0 0 0 0 Proses 1 1 X ________________ Paralel Load 1 0 0 X X X X 0 1 0 1 Geser Kanan 1 0 1 X X X X 1 0 1 0 Geser Kanan 1 0 1 X X X X 1 1 0 1 Geser Kanan Dari tabel diatas dapat disimpulkan bahwa saat semua inputnya bernilai 0 maka ouput yang dihasilkan itu seperti toggle tetapi pada percobaan ini keadaan tersebut disebut proses (sedang memproses). Setelah terjadi proses maka akan terjadi parallel load, keadaan ini terjadi apabila nilai input yang diberikan 11X1010. Sedangkan saat input diberi nilai 100XXXX akan terjadi pergeseran ke kanan (Geser ________________ Dari data diatas dapat disimpulkan bahwa Bidirectional Shift register adalah perangkat penyimpanan yang mampu bergeser ke kanan atau ke kiri tergantung pada mode yang dipilih. Misalnya pada tabel diatas pada saat modenya 0 maka akan bergeser kekanan dan ketika modenya 1 maka akan bergeser kekiri  
		<br>
		<br>
		<br>
	
	
	

	</div>

	<script src="./Plagiasi_files/jquery-3.3.1.slim.min.js.download" integrity="sha384-q8i/X+965DzO0rT7abK41JStQIAqVgRVzpbzo5smXKp4YfRvH+8abtTE1Pi6jizo" crossorigin="anonymous"></script>
	<script src="./Plagiasi_files/popper.min.js.download" integrity="sha384-ZMP7rVo3mIykV+2+9J3UJ46jBk0WLaUAdn689aCwoqbBJiSnjAK/l8WvCWPIPm49" crossorigin="anonymous"></script>
	<script src="./Plagiasi_files/bootstrap.min.js.download" integrity="sha384-ChfqqxuZUCnJSK3+MXmPNIyE6ZbWh2IMqE241rYiqJxyMiZ6OW/JmZQ5stwEULTy" crossorigin="anonymous"></script>

</body></html>
