# Practica_PW

游늷 Descripci칩n

Este proyecto implementa un sistema de control de contrase침a basado en una M치quina de Estados Finitos (FSM) utilizando Verilog. El sistema permite el ingreso de una contrase침a de 4 d칤gitos mediante switches, e indica el estado de progreso y resultado en displays de 7 segmentos y LEDs. La FSM controla el flujo desde el estado inicial, pasando por la verificaci칩n de cada d칤gito, hasta llegar a la validaci칩n o error.

丘뙖잺 Requisitos
Tarjeta FPGA DE10-Lite (Intel Cyclone V)
Cable USB Blaster
Software Intel Quartus Prime Lite
C칩digo en Verilog

游늭 Estructura del Proyecto
|-- top_contra.v
|-- contra.v
|-- one_shot.v
|-- clk_divider.v
|-- debouncer.v
|-- counter_debouncer.v
|-- README.md
