# ОБЗОР | ТОМ 1: БАЗОВАЯ АРХИТЕКТУРА

### Об этом мануале

Глава 1. Об этом руководстве. Дает обзор всех томов программного обеспечения Intel 64 и IA-32.
Руководство разработчика программного обеспечения. Здесь также описываются условные обозначения в этих руководствах и перечисляется информация, связанная с Intel.

Глава 2. Архитектуры Intel 64 и IA—32. В ней представлены архитектуры Intel 64 и IA-32, а также семейства процессоров Intel, которые основаны на этих архитектурах. В нем также дается обзор общих функций, присущих этим процессорам, и краткая история архитектур Intel 64 и IA-32.

Глава 3. Базовая среда выполнения. Представлены модели организации памяти и описан набор регистров, используемый приложениями.

Глава 4. Типы данных. Описаны типы данных и режимы адресации, распознаваемые процессором; приведены обзоры действительных чисел и форматов с плавающей запятой, а также исключений с плавающей запятой.

Глава 5. Краткое описание набора команд. В ней перечислены все инструкции Intel 64 и IA-32, разделенные на технологические группы.

Глава 6. Вызовы процедур, прерывания и исключения. Описывается стек процедур и механизмы, предоставляемые для выполнения вызовов процедур и обслуживания прерываний и исключений.

Глава 7. Программирование с помощью инструкций общего назначения. Описываются базовые инструкции по загрузке и хранению, программному управлению, арифметические и строковые инструкции, которые работают с базовыми типами данных, реестрами общего назначения и сегментами, а также описаны системные инструкции, которые выполняются в защищенном режиме.

Глава 8. Программирование с использованием FPU x87. Описывает модуль с плавающей запятой (FPU) x87, включая регистры с плавающей запятой и типы данных; дает обзор набора команд с плавающей запятой и описывает исключительные условия процессора с плавающей запятой.

Глава 9. Программирование с использованием технологии Intel MMXTM. Описывает технологию Intel MMX, включая MMX
регистры и типы данных; также предоставляет обзор набора команд MMX.

Глава 10. Программирование с помощью Intel Streaming SIMD Extensions (Intel SSE). Описывает расширения SSE, включая регистры XMM, регистр MXCSR и упакованные типы данных с плавающей запятой одинарной точности; предоставляет обзор набора команд SSE и рекомендации по написанию кода, который обращается к расширениям SSE.

Глава 11. Программирование с помощью Intel Streaming SIMD Extensions 2 (Intel SSE2). Описываются SSE2 расширения, включая регистры XMM и упакованные типы данных с плавающей запятой двойной точности; приводится общий обзор из набора инструкций SSE2 и дает рекомендации по написанию кода, который обращается к расширениям SSE2. В этой главе также описываются исключения SIMD с плавающей запятой, которые могут быть сгенерированы с помощью инструкций SSE и SSE2. В нем также содержатся общие рекомендации по включению поддержки расширений SSE и SSE2 в код операционной системы и приложений.

Глава 12. Программирование с помощью Intel Streaming SIMD Extensions 3 (Intel SSE3), дополнительная
Потоковые SIMD-расширения 3 (SSSE3), Intel Streaming SIMD Extensions 4 (Intel SSE4) и Intel, новые инструкции AES (Intel AES-NI). Содержит обзор набора команд SSE3, дополнительные инструкции SSE3,
SSE4, инструкции AESNI и рекомендации по написанию кода, который использует эти расширения.

Глава 13. "Управление состоянием с помощью набора функций XSAVE" Описываются инструкции по набору функций XSAVE и объясняется, как программное обеспечение может активировать набор функций XSAVE и функции, поддерживаемые XSAVE.

Глава 14. Программирование с помощью Intel AVX, FMA и Intel AVX2. В ней представлен обзор набора инструкций Intel AVX, расширений FMA и Intel AVX2 и даны рекомендации по написанию кода, который использует эти расширения.-
функции.

Глава 15. Программирование с помощью Intel AVX-512. Содержит обзор расширений набора команд Intel AVX-512 и рекомендации по написанию кода, который использует эти расширения.

Глава 16. Программирование с помощью расширений Intel Transactional Synchronization Extensions. В главе описываются расширения-инструкции, которые поддерживают методы устранения блокировок для повышения производительности многопоточного программного обеспечения с
конкурирующими блокировками.

Глава 17. Технология принудительного управления потоком данных. Содержит обзор обеспечения соблюдения потока управления Технологии (CET) и дает рекомендации по написанию кода, который обеспечивает доступ к этим расширениям.

Глава 18. Программирование с помощью расширений Intel Advanced Matrix. Содержит обзор системы Intel, расширения Matrix и рекомендации по написанию кода, который обеспечивает доступ к этим расширениям.

Глава 19. Ввод/вывод данных. Описывается механизм ввода-вывода процессора, включая адресацию портов ввода-вывода, инструкции ввода-вывода и механизмы защиты ввода-вывода.

Глава 20. Идентификация процессора и определение функций. Описывается, как определить тип процессора и функции, доступные в процессоре.

Приложение A. Перекрестная ссылка на EFLAGS. В нем кратко описывается, как инструкции IA-32 влияют на флажки в регистре FLAGS.

Приложение B. Коды условий EFLAGS. В нем кратко описывается, как команды условного перехода, перемещения и "установки байта в соответствии с кодом условия" используют флаги кода условия (OF, CF, ZF, SF и PF) в регистре EFLAGS.

Приложение C. Краткое описание исключений с плавающей запятой. Обобщены исключения, возникающие при использовании команд с плавающей запятой для x87 FPU и SSE/SSE2/SSE3.

Приложение D. Рекомендации по написанию обработчиков исключений с плавающей запятой SIMD. Приведены рекомендации по написанию
обработчики исключений для исключений, генерируемых командами с плавающей запятой SSE/SSE2/SSE3.

Приложение E. Расширения для защиты памяти Intel. Содержит обзор расширений для защиты памяти Intel.
Эта функция устарела и не будет доступна на будущих процессорах.
