# system info SistemaEmbarcado_tb on 2023.07.18.18:22:14
system_info:
name,value
DEVICE,EP4CE115F29C7
DEVICE_FAMILY,Cyclone IV E
GENERATION_ID,1689715325
#
#
# Files generated for SistemaEmbarcado_tb on 2023.07.18.18:22:14
files:
filepath,kind,attributes,module,is_top
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/SistemaEmbarcado_tb.v,VERILOG,,SistemaEmbarcado_tb,true
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado.v,VERILOG,,SistemaEmbarcado,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_clock_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_clock_source.sv,SYSTEM_VERILOG,,altera_avalon_clock_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_conduit_bfm,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_conduit_bfm.sv,SYSTEM_VERILOG,,altera_conduit_bfm,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_reset_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_reset_source.sv,SYSTEM_VERILOG,,altera_avalon_reset_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Inliers_Check.v,VERILOG,,Inliers_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Inliers_Interface.v,VERILOG,,Inliers_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Clock_Counter.v,VERILOG,,Clock_Counter_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Clock_Counter_Interface.v,VERILOG,,Clock_Counter_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaDados.hex,HEX,,SistemaEmbarcado_MemoriaDados,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaDados.v,VERILOG,,SistemaEmbarcado_MemoriaDados,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaPrograma.hex,HEX,,SistemaEmbarcado_MemoriaPrograma,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaPrograma.v,VERILOG,,SistemaEmbarcado_MemoriaPrograma,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador.v,VERILOG,,SistemaEmbarcado_Processador,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_jtag_uart.v,VERILOG,,SistemaEmbarcado_jtag_uart,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_nios_custom_instr_floating_point_2_0.v,VERILOG,,SistemaEmbarcado_nios_custom_instr_floating_point_2_0,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_customins_master_translator.v,VERILOG,,altera_customins_master_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_custom_instruction_master_comb_xconnect.sv,SYSTEM_VERILOG,,SistemaEmbarcado_Processador_custom_instruction_master_comb_xconnect,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_customins_slave_translator.sv,SYSTEM_VERILOG,,altera_customins_slave_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_custom_instruction_master_multi_xconnect.sv,SYSTEM_VERILOG,,SistemaEmbarcado_Processador_custom_instruction_master_multi_xconnect,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0.v,VERILOG,,SistemaEmbarcado_mm_interconnect_0,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_irq_mapper.sv,SYSTEM_VERILOG,,SistemaEmbarcado_irq_mapper,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu.sdc,SDC,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_debug_slave_sysclk.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_debug_slave_tck.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_debug_slave_wrapper.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_nios2_waves.do,OTHER,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_ociram_default_contents.dat,DAT,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_ociram_default_contents.hex,HEX,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_ociram_default_contents.mif,MIF,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_a.dat,DAT,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_a.hex,HEX,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_a.mif,MIF,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_b.dat,DAT,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_b.hex,HEX,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_b.mif,MIF,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_test_bench.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/fpoint2_combi.vhd,VHDL,,fpoint2_combi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPMinMaxFused/FPMinMaxFused.vhd,VHDL,,fpoint2_combi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPCompareFused/FPCompareFused.vhd,VHDL,,fpoint2_combi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPNeg_Abs/FPNeg.vhd,VHDL,,fpoint2_combi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPNeg_Abs/FPAbs.vhd,VHDL,,fpoint2_combi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/fpoint2_multi.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/fpoint2_multi_datapath.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/fpoint2_multi_dspba_library_package.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/fpoint2_multi_dspba_library.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPAddSub/FPAddSub.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPDiv/FPDiv.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPMult/FPMult.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/IntToFloat/IntToFloat.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FloatToInt/FloatToInt.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPSqrt/FPSqrt_safe_path.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPSqrt/FPSqrt.vhd,VHDL,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPSqrt/FPSqrt_memoryC0_uid59_sqrtTableGenerator_lutmem.hex,HEX,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPSqrt/FPSqrt_memoryC1_uid60_sqrtTableGenerator_lutmem.hex,HEX,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/FPSqrt/FPSqrt_memoryC2_uid61_sqrtTableGenerator_lutmem.hex,HEX,,fpoint2_multi,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_master_agent.sv,SYSTEM_VERILOG,,altera_merlin_master_agent,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_slave_agent.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_sc_fifo.v,VERILOG,,altera_avalon_sc_fifo,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_001.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_002.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_002,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_007.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_007,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_demux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_demux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_demux_001.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_mux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_mux_005.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux_005,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux_005,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_rsp_demux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_demux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_rsp_mux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_rsp_mux_001.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter.v,VERILOG,,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
SistemaEmbarcado_tb.SistemaEmbarcado_inst,SistemaEmbarcado
SistemaEmbarcado_tb.SistemaEmbarcado_inst.InliersOutliers,Inliers_Interface
SistemaEmbarcado_tb.SistemaEmbarcado_inst.MedidorDesempenho,Clock_Counter_Interface
SistemaEmbarcado_tb.SistemaEmbarcado_inst.MemoriaDados,SistemaEmbarcado_MemoriaDados
SistemaEmbarcado_tb.SistemaEmbarcado_inst.MemoriaPrograma,SistemaEmbarcado_MemoriaPrograma
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador,SistemaEmbarcado_Processador
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador.cpu,SistemaEmbarcado_Processador_cpu
SistemaEmbarcado_tb.SistemaEmbarcado_inst.jtag_uart,SistemaEmbarcado_jtag_uart
SistemaEmbarcado_tb.SistemaEmbarcado_inst.nios_custom_instr_floating_point_2_0,SistemaEmbarcado_nios_custom_instr_floating_point_2_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.nios_custom_instr_floating_point_2_0.fpci_combi,fpoint2_combi
SistemaEmbarcado_tb.SistemaEmbarcado_inst.nios_custom_instr_floating_point_2_0.fpci_multi,fpoint2_multi
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador_custom_instruction_master_translator,altera_customins_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador_custom_instruction_master_comb_xconnect,SistemaEmbarcado_Processador_custom_instruction_master_comb_xconnect
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador_custom_instruction_master_comb_slave_translator0,altera_customins_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador_custom_instruction_master_multi_slave_translator0,altera_customins_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador_custom_instruction_master_multi_xconnect,SistemaEmbarcado_Processador_custom_instruction_master_multi_xconnect
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0,SistemaEmbarcado_mm_interconnect_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_data_master_translator,altera_merlin_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_instruction_master_translator,altera_merlin_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MedidorDesempenho_Escrita_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.InliersOutliers_Escrita_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MedidorDesempenho_Leitura_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.InliersOutliers_Leitura_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.jtag_uart_avalon_jtag_slave_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_debug_mem_slave_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaPrograma_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaDados_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_data_master_agent,altera_merlin_master_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_instruction_master_agent,altera_merlin_master_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MedidorDesempenho_Escrita_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.InliersOutliers_Escrita_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MedidorDesempenho_Leitura_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.InliersOutliers_Leitura_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.jtag_uart_avalon_jtag_slave_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_debug_mem_slave_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaPrograma_s1_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaDados_s1_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MedidorDesempenho_Escrita_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.InliersOutliers_Escrita_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MedidorDesempenho_Leitura_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.InliersOutliers_Leitura_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.jtag_uart_avalon_jtag_slave_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_debug_mem_slave_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaPrograma_s1_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaDados_s1_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router,SistemaEmbarcado_mm_interconnect_0_router
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_001,SistemaEmbarcado_mm_interconnect_0_router_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_002,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_003,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_004,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_005,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_006,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_009,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_007,SistemaEmbarcado_mm_interconnect_0_router_007
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_008,SistemaEmbarcado_mm_interconnect_0_router_007
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_demux,SistemaEmbarcado_mm_interconnect_0_cmd_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_demux_001,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_005,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_006,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_001,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_002,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_003,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_004,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_007,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_005,SistemaEmbarcado_mm_interconnect_0_cmd_mux_005
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_006,SistemaEmbarcado_mm_interconnect_0_cmd_mux_005
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_001,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_002,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_003,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_004,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_007,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_mux,SistemaEmbarcado_mm_interconnect_0_rsp_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_mux_001,SistemaEmbarcado_mm_interconnect_0_rsp_mux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_001,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_001.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_002,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_002.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_003,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_003.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_004,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_004.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_005,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_005.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_006,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_006.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_007,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_007.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.irq_mapper,SistemaEmbarcado_irq_mapper
SistemaEmbarcado_tb.SistemaEmbarcado_inst.rst_controller,altera_reset_controller
SistemaEmbarcado_tb.SistemaEmbarcado_inst_clk_bfm,altera_avalon_clock_source
SistemaEmbarcado_tb.SistemaEmbarcado_inst_medidordesempenho_bfm,altera_conduit_bfm
SistemaEmbarcado_tb.SistemaEmbarcado_inst_reset_bfm,altera_avalon_reset_source
