START OF SIMULATION

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	.	.	.	.	.	.	.	.
add $t2,$s0,42	.	.	.	.	.	.	.	.	.
add $t4,$t1,70	.	.	.	.	.	.	.	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	.	.	.	.	.	.	.
add $t2,$s0,42	.	IF	.	.	.	.	.	.	.
add $t4,$t1,70	.	.	.	.	.	.	.	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	EX	.	.	.	.	.	.
add $t2,$s0,42	.	IF	ID	.	.	.	.	.	.
add $t4,$t1,70	.	.	IF	.	.	.	.	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	EX	MEM	.	.	.	.	.
add $t2,$s0,42	.	IF	ID	EX	.	.	.	.	.
add $t4,$t1,70	.	.	IF	ID	.	.	.	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	EX	MEM	WB	.	.	.	.
add $t2,$s0,42	.	IF	ID	EX	MEM	.	.	.	.
nop		.	.	IF	ID	*	.	.	.	.
add $t4,$t1,70	.	.	IF	ID	ID	.	.	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	EX	MEM	WB	.	.	.	.
add $t2,$s0,42	.	IF	ID	EX	MEM	WB	.	.	.
nop		.	.	IF	ID	*	*	.	.	.
add $t4,$t1,70	.	.	IF	ID	ID	EX	.	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	EX	MEM	WB	.	.	.	.
add $t2,$s0,42	.	IF	ID	EX	MEM	WB	.	.	.
nop		.	.	IF	ID	*	*	*	.	.
add $t4,$t1,70	.	.	IF	ID	ID	EX	MEM	.	.

CPU Cycles ===>	1	2	3	4	5	6	7	8	9
add $t1,$s0,$s0	IF	ID	EX	MEM	WB	.	.	.	.
add $t2,$s0,42	.	IF	ID	EX	MEM	WB	.	.	.
nop		.	.	IF	ID	*	*	*	.	.
add $t4,$t1,70	.	.	IF	ID	ID	EX	MEM	WB	.

END OF SIMULATION
