/* drivers/clk/samsung/clk-exynos5430.h
 *
 * Copyright (c) 2013 Samsung Electronics Co., Ltd.
 *              http://www.samsung.com
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
 */

#include <plat/cpu.h>
#include <mach/map.h>

enum exynos5430_clk_domain {
	cmu_top = 0, cmu_egl, cmu_kfc, cmu_aud, cmu_bus1,
	cmu_bus2, cmu_cam0, cmu_cam0_local, cmu_cam1, cmu_cam1_local,
	cmu_cpif, cmu_disp, cmu_fsys, cmu_g2d, cmu_g3d,
	cmu_gscl, cmu_hevc, cmu_imem, cmu_isp, cmu_isp_local,
	cmu_mfc0, cmu_mfc1, cmu_mif, cmu_mscl, cmu_peric,
	cmu_peris, nr_cmu };

#define EXYNOS_CLKREG_TOP(x)		((cmu_top << 20) + (x))		/* PA : 0x10030000 */
#define EXYNOS_CLKREG_EGL(x)		((cmu_egl << 20) + (x))		/* PA : 0x11800000 */
#define EXYNOS_CLKREG_KFC(x)		((cmu_kfc << 20) + (x))		/* PA : 0x11900000 */
#define EXYNOS_CLKREG_AUD(x)		((cmu_aud << 20) + (x))		/* PA : 0x114C0000 */
#define EXYNOS_CLKREG_BUS1(x)		((cmu_bus1 << 20) + (x))	/* PA : 0x14800000 */
#define EXYNOS_CLKREG_BUS2(x)		((cmu_bus2 << 20) + (x))	/* PA : 0x13400000 */
#define EXYNOS_CLKREG_CAM0(x)		((cmu_cam0 << 20) + (x))	/* PA : 0x120D0000 */
#define EXYNOS_CLKREG_CAM0_LOCAL(x)	((cmu_cam0_local << 20) + (x))	/* PA : 0x121C0000 */
#define EXYNOS_CLKREG_CAM1(x)		((cmu_cam1 << 20) + (x))	/* PA : 0x145D0000 */
#define EXYNOS_CLKREG_CAM1_LOCAL(x)	((cmu_cam1_locak << 20) + (x))	/* PA : 0x142F0000 */
#define EXYNOS_CLKREG_CPIF(x)		((cmu_cpif << 20) + (x))	/* PA : 0x10FC0000 */
#define EXYNOS_CLKREG_DISP(x)		((cmu_disp << 20) + (x))	/* PA : 0x13B90000 */
#define EXYNOS_CLKREG_FSYS(x)		((cmu_fsys << 20) + (x))	/* PA : 0x156E0000 */
#define EXYNOS_CLKREG_G2D(x)		((cmu_g2d << 20) + (x))		/* PA : 0x12460000 */
#define EXYNOS_CLKREG_G3D(x)		((cmu_g3d << 20) + (x))		/* PA : 0x14AA0000 */
#define EXYNOS_CLKREG_GSCL(x)		((cmu_gscl << 20) + (x))	/* PA : 0x13CF0000 */
#define EXYNOS_CLKREG_HEVC(x)		((cmu_hevc << 20) + (x))	/* PA : 0x14F80000 */
#define EXYNOS_CLKREG_IMEM(x)		((cmu_imem << 20) + (x))	/* PA : 0x11060000 */
#define EXYNOS_CLKREG_ISP(x)		((cmu_isp << 20) + (x))		/* PA : 0x146D0000 */
#define EXYNOS_CLKREG_ISP_LOCAL(x)	((cmu_isp_local << 20) + (x))	/* PA : 0x14360000 */
#define EXYNOS_CLKREG_MFC0(x)		((cmu_mfc0 << 20) + (x))	/* PA : 0x15280000 */
#define EXYNOS_CLKREG_MFC1(x)		((cmu_mfc1 << 20) + (x))	/* PA : 0x15380000 */
#define EXYNOS_CLKREG_MIF(x)		((cmu_mif << 20) + (x))		/* PA : 0x105B0000 */
#define EXYNOS_CLKREG_MSCL(x)		((cmu_mscl << 20) + (x))	/* PA : 0x11CC0000 */
#define EXYNOS_CLKREG_PERIC(x)		((cmu_peric << 20) + (x))	/* PA : 0x14C80000 */
#define EXYNOS_CLKREG_PERIS(x)		((cmu_peris << 20) + (x))	/* PA : 0x10040000 */

#define EGL_PLL_LOCK     EXYNOS_CLKREG_EGL(0x0000)
#define EGL_PLL_CON0     EXYNOS_CLKREG_EGL(0x0100)
#define EGL_PLL_CON1     EXYNOS_CLKREG_EGL(0x0104)
#define EGL_PLL_FREQ_DET     EXYNOS_CLKREG_EGL(0x010C)
#define EGL_DPLL_LOCK     EXYNOS_CLKREG_EGL(0x0004)
#define EGL_DPLL_CON0     EXYNOS_CLKREG_EGL(0x0110)
#define EGL_DPLL_CON1     EXYNOS_CLKREG_EGL(0x0114)
#define EGL_DPLL_CON2     EXYNOS_CLKREG_EGL(0x0118)
#define EGL_DPLL_FREQ_DET     EXYNOS_CLKREG_EGL(0x011C)
#define KFC_PLL_LOCK     EXYNOS_CLKREG_KFC(0x0000)
#define KFC_PLL_CON0     EXYNOS_CLKREG_KFC(0x0100)
#define KFC_PLL_CON1     EXYNOS_CLKREG_KFC(0x0104)
#define KFC_PLL_FREQ_DET     EXYNOS_CLKREG_KFC(0x010C)
#define MEM_PLL_LOCK     EXYNOS_CLKREG_MIF(0x0004)
#define MEM_PLL_CON0     EXYNOS_CLKREG_MIF(0x0110)
#define MEM_PLL_CON1     EXYNOS_CLKREG_MIF(0x0114)
#define MEM_PLL_FREQ_DET     EXYNOS_CLKREG_MIF(0x011C)
#define BUS_PLL_LOCK     EXYNOS_CLKREG_MIF(0x0000)
#define BUS_PLL_CON0     EXYNOS_CLKREG_MIF(0x0100)
#define BUS_PLL_CON1     EXYNOS_CLKREG_MIF(0x0104)
#define BUS_PLL_FREQ_DET     EXYNOS_CLKREG_MIF(0x010C)
#define BUS_DPLL_LOCK     EXYNOS_CLKREG_MIF(0x000C)
#define BUS_DPLL_CON0     EXYNOS_CLKREG_MIF(0x0130)
#define BUS_DPLL_CON1     EXYNOS_CLKREG_MIF(0x0134)
#define BUS_DPLL_CON2     EXYNOS_CLKREG_MIF(0x0138)
#define BUS_DPLL_FREQ_DET     EXYNOS_CLKREG_MIF(0x013C)
#define MFC_PLL_LOCK     EXYNOS_CLKREG_MIF(0x0008)
#define MFC_PLL_CON0     EXYNOS_CLKREG_MIF(0x0120)
#define MFC_PLL_CON1     EXYNOS_CLKREG_MIF(0x0124)
#define MFC_PLL_FREQ_DET     EXYNOS_CLKREG_MIF(0x012C)
#define MPHY_PLL_LOCK     EXYNOS_CLKREG_CPIF(0x0000)
#define MPHY_PLL_CON0     EXYNOS_CLKREG_CPIF(0x0100)
#define MPHY_PLL_CON1     EXYNOS_CLKREG_CPIF(0x0104)
#define MPHY_PLL_FREQ_DET     EXYNOS_CLKREG_CPIF(0x010C)
#define G3D_PLL_LOCK     EXYNOS_CLKREG_G3D(0x0000)
#define G3D_PLL_CON0     EXYNOS_CLKREG_G3D(0x0100)
#define G3D_PLL_CON1     EXYNOS_CLKREG_G3D(0x0104)
#define G3D_PLL_FREQ_DET     EXYNOS_CLKREG_G3D(0x010C)
#define DISP_PLL_LOCK     EXYNOS_CLKREG_DISP(0x0000)
#define DISP_PLL_CON0     EXYNOS_CLKREG_DISP(0x0100)
#define DISP_PLL_CON1     EXYNOS_CLKREG_DISP(0x0104)
#define DISP_PLL_FREQ_DET     EXYNOS_CLKREG_DISP(0x0108)
#define ISP_PLL_LOCK     EXYNOS_CLKREG_TOP(0x0000)
#define ISP_PLL_CON0     EXYNOS_CLKREG_TOP(0x0100)
#define ISP_PLL_CON1     EXYNOS_CLKREG_TOP(0x0104)
#define ISP_PLL_FREQ_DET     EXYNOS_CLKREG_TOP(0x0108)
#define AUD_PLL_LOCK     EXYNOS_CLKREG_TOP(0x0004)
#define AUD_PLL_CON0     EXYNOS_CLKREG_TOP(0x0110)
#define AUD_PLL_CON1     EXYNOS_CLKREG_TOP(0x0114)
#define AUD_PLL_CON2     EXYNOS_CLKREG_TOP(0x0118)
#define AUD_PLL_FREQ_DET     EXYNOS_CLKREG_TOP(0x011C)
#define AUD_DPLL_LOCK     EXYNOS_CLKREG_TOP(0x0008)
#define AUD_DPLL_CON0     EXYNOS_CLKREG_TOP(0x0120)
#define AUD_DPLL_CON1     EXYNOS_CLKREG_TOP(0x0124)
#define AUD_DPLL_CON2     EXYNOS_CLKREG_TOP(0x0128)
#define AUD_DPLL_FREQ_DET     EXYNOS_CLKREG_TOP(0x012C)
#define SRC_SEL_KFC0     EXYNOS_CLKREG_KFC(0x0200)
#define SRC_SEL_KFC1     EXYNOS_CLKREG_KFC(0x0204)
#define SRC_SEL_KFC2     EXYNOS_CLKREG_KFC(0x0208)
#define SRC_ENABLE_KFC0     EXYNOS_CLKREG_KFC(0x0300)
#define SRC_ENABLE_KFC1     EXYNOS_CLKREG_KFC(0x0304)
#define SRC_ENABLE_KFC2     EXYNOS_CLKREG_KFC(0x0308)
#define SRC_STAT_KFC0     EXYNOS_CLKREG_KFC(0x0400)
#define SRC_STAT_KFC1     EXYNOS_CLKREG_KFC(0x0404)
#define SRC_STAT_KFC2     EXYNOS_CLKREG_KFC(0x0408)
#define SRC_SEL_EGL0     EXYNOS_CLKREG_EGL (0x0200)
#define SRC_SEL_EGL1     EXYNOS_CLKREG_EGL (0x0204)
#define SRC_SEL_EGL2     EXYNOS_CLKREG_EGL (0x0208)
#define SRC_ENABLE_EGL0     EXYNOS_CLKREG_EGL (0x0300)
#define SRC_ENABLE_EGL1     EXYNOS_CLKREG_EGL (0x0304)
#define SRC_ENABLE_EGL2     EXYNOS_CLKREG_EGL (0x0308)
#define SRC_STAT_EGL0     EXYNOS_CLKREG_EGL (0x0400)
#define SRC_STAT_EGL1     EXYNOS_CLKREG_EGL (0x0404)
#define SRC_STAT_EGL2     EXYNOS_CLKREG_EGL (0x0408)
#define SRC_SEL_AUD0     EXYNOS_CLKREG_AUD(0x0200)
#define SRC_SEL_AUD1     EXYNOS_CLKREG_AUD(0x0204)
#define SRC_ENABLE_AUD0     EXYNOS_CLKREG_AUD(0x0300)
#define SRC_ENABLE_AUD1     EXYNOS_CLKREG_AUD(0x0304)
#define SRC_STAT_AUD0     EXYNOS_CLKREG_AUD(0x0400)
#define SRC_SEL_BUS1     EXYNOS_CLKREG_BUS1(0x0200)
#define SRC_ENABLE_BUS1     EXYNOS_CLKREG_BUS1(0x0204)
#define SRC_STAT_BUS1     EXYNOS_CLKREG_BUS1(0x0208)
#define SRC_SEL_BUS2     EXYNOS_CLKREG_BUS2(0x0200)
#define SRC_ENABLE_BUS2     EXYNOS_CLKREG_BUS2(0x0204)
#define SRC_STAT_BUS2     EXYNOS_CLKREG_BUS2(0x0208)
#define SRC_SEL_CAM00     EXYNOS_CLKREG_CAM0(0x0200)
#define SRC_SEL_CAM01     EXYNOS_CLKREG_CAM0(0x0204)
#define SRC_SEL_CAM02     EXYNOS_CLKREG_CAM0(0x0208)
#define SRC_SEL_CAM03     EXYNOS_CLKREG_CAM0(0x020C)
#define SRC_SEL_CAM04     EXYNOS_CLKREG_CAM0(0x0210)
#define SRC_ENABLE_CAM00     EXYNOS_CLKREG_CAM0(0x0300)
#define SRC_ENABLE_CAM01     EXYNOS_CLKREG_CAM0(0x0304)
#define SRC_ENABLE_CAM02     EXYNOS_CLKREG_CAM0(0x0308)
#define SRC_ENABLE_CAM03     EXYNOS_CLKREG_CAM0(0x030C)
#define SRC_ENABLE_CAM04     EXYNOS_CLKREG_CAM0(0x0310)
#define SRC_STAT_CAM00     EXYNOS_CLKREG_CAM0(0x0400)
#define SRC_STAT_CAM01     EXYNOS_CLKREG_CAM0(0x0404)
#define SRC_STAT_CAM02     EXYNOS_CLKREG_CAM0(0x0408)
#define SRC_STAT_CAM03     EXYNOS_CLKREG_CAM0(0x040C)
#define SRC_STAT_CAM04     EXYNOS_CLKREG_CAM0(0x0410)
#define SRC_IGNORE_CAM01     EXYNOS_CLKREG_CAM0(0x0504)
#define SRC_SEL_CAM10     EXYNOS_CLKREG_CAM1(0x0200)
#define SRC_SEL_CAM11     EXYNOS_CLKREG_CAM1(0x0204)
#define SRC_SEL_CAM12     EXYNOS_CLKREG_CAM1(0x0208)
#define SRC_ENABLE_CAM10     EXYNOS_CLKREG_CAM1(0x0300)
#define SRC_ENABLE_CAM11     EXYNOS_CLKREG_CAM1(0x0304)
#define SRC_ENABLE_CAM12     EXYNOS_CLKREG_CAM1(0x0308)
#define SRC_STAT_CAM10     EXYNOS_CLKREG_CAM1(0x0400)
#define SRC_STAT_CAM11     EXYNOS_CLKREG_CAM1(0x0404)
#define SRC_STAT_CAM12     EXYNOS_CLKREG_CAM1(0x0408)
#define SRC_IGNORE_CAM11     EXYNOS_CLKREG_CAM1(0x0504)
#define SRC_SEL_CPIF0     EXYNOS_CLKREG_CPIF(0x0200)
#define SRC_SEL_CPIF1     EXYNOS_CLKREG_CPIF(0x0204)
#define SRC_SEL_CPIF2     EXYNOS_CLKREG_CPIF(0x0208)
#define SRC_ENABLE_CPIF0     EXYNOS_CLKREG_CPIF(0x0300)
#define SRC_ENABLE_CPIF1     EXYNOS_CLKREG_CPIF(0x0304)
#define SRC_ENABLE_CPIF2     EXYNOS_CLKREG_CPIF(0x0308)
#define SRC_STAT_CPIF0     EXYNOS_CLKREG_CPIF(0x0400)
#define SRC_STAT_CPIF1     EXYNOS_CLKREG_CPIF(0x0404)
#define SRC_STAT_CPIF2     EXYNOS_CLKREG_CPIF(0x0408)
#define SRC_IGNORE_CPIF1     EXYNOS_CLKREG_CPIF(0x0504)
#define SRC_SEL_DISP0     EXYNOS_CLKREG_DISP(0x0200)
#define SRC_SEL_DISP1     EXYNOS_CLKREG_DISP(0x0204)
#define SRC_SEL_DISP2     EXYNOS_CLKREG_DISP(0x0208)
#define SRC_SEL_DISP3     EXYNOS_CLKREG_DISP(0x020C)
#define SRC_ENABLE_DISP0     EXYNOS_CLKREG_DISP(0x0300)
#define SRC_ENABLE_DISP1     EXYNOS_CLKREG_DISP(0x0304)
#define SRC_ENABLE_DISP2     EXYNOS_CLKREG_DISP(0x0308)
#define SRC_ENABLE_DISP3     EXYNOS_CLKREG_DISP(0x023C)
#define SRC_STAT_DISP0     EXYNOS_CLKREG_DISP(0x0400)
#define SRC_STAT_DISP1     EXYNOS_CLKREG_DISP(0x0404)
#define SRC_STAT_DISP2     EXYNOS_CLKREG_DISP(0x0408)
#define SRC_STAT_DISP3     EXYNOS_CLKREG_DISP(0x024C)
#define SRC_IGNORE_DISP2     EXYNOS_CLKREG_DISP(0x0508)
#define SRC_SEL_FSYS0     EXYNOS_CLKREG_FSYS(0x0200)
#define SRC_SEL_FSYS1     EXYNOS_CLKREG_FSYS(0x0204)
#define SRC_SEL_FSYS2     EXYNOS_CLKREG_FSYS(0x0208)
#define SRC_SEL_FSYS3     EXYNOS_CLKREG_FSYS(0x020C)
#define SRC_SEL_FSYS4     EXYNOS_CLKREG_FSYS(0x0210)
#define SRC_ENABLE_FSYS0     EXYNOS_CLKREG_FSYS(0x0300)
#define SRC_ENABLE_FSYS1     EXYNOS_CLKREG_FSYS(0x0304)
#define SRC_ENABLE_FSYS2     EXYNOS_CLKREG_FSYS(0x0308)
#define SRC_ENABLE_FSYS3     EXYNOS_CLKREG_FSYS(0x030C)
#define SRC_ENABLE_FSYS4     EXYNOS_CLKREG_FSYS(0x0310)
#define SRC_STAT_FSYS0     EXYNOS_CLKREG_FSYS(0x0400)
#define SRC_STAT_FSYS1     EXYNOS_CLKREG_FSYS(0x0404)
#define SRC_STAT_FSYS2     EXYNOS_CLKREG_FSYS(0x0408)
#define SRC_STAT_FSYS3     EXYNOS_CLKREG_FSYS(0x040C)
#define SRC_STAT_FSYS4     EXYNOS_CLKREG_FSYS(0x0410)
#define SRC_IGNORE_FSYS2     EXYNOS_CLKREG_FSYS(0x0508)
#define SRC_IGNORE_FSYS3     EXYNOS_CLKREG_FSYS(0x050C)
#define SRC_SEL_G2D     EXYNOS_CLKREG_G2D(0x0200)
#define SRC_ENABLE_G2D     EXYNOS_CLKREG_G2D(0x0300)
#define SRC_STAT_G2D     EXYNOS_CLKREG_G2D(0x0400)
#define SRC_SEL_G3D     EXYNOS_CLKREG_G3D(0x0200)
#define SRC_ENABLE_G3D     EXYNOS_CLKREG_G3D(0x0300)
#define SRC_STAT_G3D     EXYNOS_CLKREG_G3D(0x0400)
#define SRC_SEL_GSCL     EXYNOS_CLKREG_GSCL(0x0200)
#define SRC_ENABLE_GSCL     EXYNOS_CLKREG_GSCL(0x0300)
#define SRC_STAT_GSCL     EXYNOS_CLKREG_GSCL(0x0400)
#define SRC_SEL_HEVC     EXYNOS_CLKREG_HEVC(0x0200)
#define SRC_ENABLE_HEVC     EXYNOS_CLKREG_HEVC(0x0300)
#define SRC_STAT_HEVC     EXYNOS_CLKREG_HEVC(0x0400)
#define SRC_SEL_ISP     EXYNOS_CLKREG_ISP(0x0200)
#define SRC_ENABLE_ISP     EXYNOS_CLKREG_ISP(0x0300)
#define SRC_STAT_ISP     EXYNOS_CLKREG_ISP(0x0400)
#define SRC_SEL_MFC0     EXYNOS_CLKREG_MFC0(0x0200)
#define SRC_ENABLE_MFC0     EXYNOS_CLKREG_MFC0(0x0300)
#define SRC_STAT_MFC0     EXYNOS_CLKREG_MFC0(0x0400)
#define SRC_SEL_MFC1     EXYNOS_CLKREG_MFC1(0x0200)
#define SRC_ENABLE_MFC1     EXYNOS_CLKREG_MFC1(0x0300)
#define SRC_STAT_MFC1     EXYNOS_CLKREG_MFC1(0x0400)
#define SRC_SEL_MIF0     EXYNOS_CLKREG_MIF(0x0200)
#define SRC_SEL_MIF1     EXYNOS_CLKREG_MIF(0x0204)
#define SRC_SEL_MIF2     EXYNOS_CLKREG_MIF(0x0208)
#define SRC_SEL_MIF3     EXYNOS_CLKREG_MIF(0x020C)
#define SRC_SEL_MIF4     EXYNOS_CLKREG_MIF(0x0210)
#define SRC_SEL_MIF5     EXYNOS_CLKREG_MIF(0x0214)
#define SRC_ENABLE_MIF0     EXYNOS_CLKREG_MIF(0x0300)
#define SRC_ENABLE_MIF1     EXYNOS_CLKREG_MIF(0x0304)
#define SRC_ENABLE_MIF2     EXYNOS_CLKREG_MIF(0x0308)
#define SRC_ENABLE_MIF3     EXYNOS_CLKREG_MIF(0x030C)
#define SRC_ENABLE_MIF4     EXYNOS_CLKREG_MIF(0x0310)
#define SRC_ENABLE_MIF5     EXYNOS_CLKREG_MIF(0x0314)
#define SRC_STAT_MIF0     EXYNOS_CLKREG_MIF(0x0400)
#define SRC_STAT_MIF1     EXYNOS_CLKREG_MIF(0x0404)
#define SRC_STAT_MIF2     EXYNOS_CLKREG_MIF(0x0408)
#define SRC_STAT_MIF3     EXYNOS_CLKREG_MIF(0x040C)
#define SRC_STAT_MIF4     EXYNOS_CLKREG_MIF(0x0410)
#define SRC_STAT_MIF5     EXYNOS_CLKREG_MIF(0x0414)
#define SRC_SEL_MSCL     EXYNOS_CLKREG_MSCL(0x0200)
#define SRC_ENABLE_MSCL     EXYNOS_CLKREG_MSCL(0x0300)
#define SRC_STAT_MSCL     EXYNOS_CLKREG_MSCL(0x0400)
#define SRC_SEL_TOP0     EXYNOS_CLKREG_TOP(0x0200)
#define SRC_SEL_TOP1     EXYNOS_CLKREG_TOP(0x0204)
#define SRC_SEL_TOP2     EXYNOS_CLKREG_TOP(0x0208)
#define SRC_SEL_TOP3     EXYNOS_CLKREG_TOP(0x020C)
#define SRC_SEL_TOP_MSCL     EXYNOS_CLKREG_TOP(0x0210)
#define SRC_SEL_TOP_CAM1     EXYNOS_CLKREG_TOP(0x0214)
#define SRC_SEL_TOP_DISP     EXYNOS_CLKREG_TOP(0x0218)
#define SRC_SEL_TOP_FSYS0     EXYNOS_CLKREG_TOP(0x0220)
#define SRC_SEL_TOP_FSYS1     EXYNOS_CLKREG_TOP(0x0224)
#define SRC_SEL_TOP_PERIC0     EXYNOS_CLKREG_TOP(0x0228)
#define SRC_SEL_TOP_PERIC1     EXYNOS_CLKREG_TOP(0x022C)
#define SRC_ENABLE_TOP0     EXYNOS_CLKREG_TOP(0x0300)
#define SRC_ENABLE_TOP1     EXYNOS_CLKREG_TOP(0x0304)
#define SRC_ENABLE_TOP2     EXYNOS_CLKREG_TOP(0x0308)
#define SRC_ENABLE_TOP3     EXYNOS_CLKREG_TOP(0x030C)
#define SRC_ENABLE_TOP_MSCL     EXYNOS_CLKREG_TOP(0x0310)
#define SRC_ENABLE_TOP_CAM1     EXYNOS_CLKREG_TOP(0x0314)
#define SRC_ENABLE_TOP_DISP     EXYNOS_CLKREG_TOP(0x0318)
#define SRC_ENABLE_TOP_FSYS0     EXYNOS_CLKREG_TOP(0x0320)
#define SRC_ENABLE_TOP_FSYS1     EXYNOS_CLKREG_TOP(0x0324)
#define SRC_ENABLE_TOP_PERIC0     EXYNOS_CLKREG_TOP(0x0328)
#define SRC_ENABLE_TOP_PERIC1     EXYNOS_CLKREG_TOP(0x032C)
#define SRC_STAT_TOP0     EXYNOS_CLKREG_TOP(0x0400)
#define SRC_STAT_TOP1     EXYNOS_CLKREG_TOP(0x0404)
#define SRC_STAT_TOP2     EXYNOS_CLKREG_TOP(0x0408)
#define SRC_STAT_TOP3     EXYNOS_CLKREG_TOP(0x040C)
#define SRC_STAT_TOP_MSCL     EXYNOS_CLKREG_TOP(0x0410)
#define SRC_STAT_TOP_CAM1     EXYNOS_CLKREG_TOP(0x0414)
#define SRC_STAT_TOP_FSYS0     EXYNOS_CLKREG_TOP(0x0420)
#define SRC_STAT_TOP_FSYS1     EXYNOS_CLKREG_TOP(0x0424)
#define SRC_STAT_TOP_PERIC0     EXYNOS_CLKREG_TOP(0x0428)
#define SRC_STAT_TOP_PERIC1     EXYNOS_CLKREG_TOP(0x042C)
#define DIV_KFC0     EXYNOS_CLKREG_KFC(0x0600)
#define DIV_KFC1     EXYNOS_CLKREG_KFC(0x0604)
#define DIV_KFC_PLL_FREQ_DET     EXYNOS_CLKREG_KFC(0x0608)
#define DIV_STAT_KFC0     EXYNOS_CLKREG_KFC(0x0700)
#define DIV_STAT_KFC1     EXYNOS_CLKREG_KFC(0x0704)
#define DIV_STAT_KFC_PLL_FREQ_DET     EXYNOS_CLKREG_KFC(0x0708)
#define DIV_EGL0     EXYNOS_CLKREG_EGL (0x0600)
#define DIV_EGL1     EXYNOS_CLKREG_EGL (0x0604)
#define DIV_EGL_PLL_FREQ_DET     EXYNOS_CLKREG_EGL (0x0608)
#define DIV_STAT_EGL0     EXYNOS_CLKREG_EGL (0x0700)
#define DIV_STAT_EGL1     EXYNOS_CLKREG_EGL (0x0704)
#define DIV_STAT_EGL_PLL_FREQ_DET     EXYNOS_CLKREG_EGL (0x0708)
#define DIV_AUD0     EXYNOS_CLKREG_AUD(0x0600)
#define DIV_AUD1     EXYNOS_CLKREG_AUD(0x0604)
#define DIV_AUD2     EXYNOS_CLKREG_AUD(0x0608)
#define DIV_AUD3     EXYNOS_CLKREG_AUD(0x060C)
#define DIV_AUD4     EXYNOS_CLKREG_AUD(0x0610)
#define DIV_STAT_AUD0     EXYNOS_CLKREG_AUD(0x0700)
#define DIV_STAT_AUD1     EXYNOS_CLKREG_AUD(0x0704)
#define DIV_STAT_AUD2     EXYNOS_CLKREG_AUD(0x0708)
#define DIV_STAT_AUD3     EXYNOS_CLKREG_AUD(0x070C)
#define DIV_STAT_AUD4     EXYNOS_CLKREG_AUD(0x0710)
#define DIV_BUS1     EXYNOS_CLKREG_BUS1(0x0600)
#define DIV_STAT_BUS1     EXYNOS_CLKREG_BUS1(0x0700)
#define DIV_BUS2     EXYNOS_CLKREG_BUS2(0x0600)
#define DIV_STAT_BUS2     EXYNOS_CLKREG_BUS2(0x0700)
#define DIV_CAM00     EXYNOS_CLKREG_CAM0(0x0600)
#define DIV_CAM01     EXYNOS_CLKREG_CAM0(0x0604)
#define DIV_CAM02     EXYNOS_CLKREG_CAM0(0x0608)
#define DIV_CAM03     EXYNOS_CLKREG_CAM0(0x060C)
#define DIV_STAT_CAM00     EXYNOS_CLKREG_CAM0(0x0700)
#define DIV_STAT_CAM01     EXYNOS_CLKREG_CAM0(0x0704)
#define DIV_STAT_CAM02     EXYNOS_CLKREG_CAM0(0x0708)
#define DIV_STAT_CAM03     EXYNOS_CLKREG_CAM0(0x070C)
#define DIV_CAM10     EXYNOS_CLKREG_CAM1(0x0600)
#define DIV_CAM11     EXYNOS_CLKREG_CAM1(0x0604)
#define DIV_STAT_CAM10     EXYNOS_CLKREG_CAM1(0x0700)
#define DIV_STAT_CAM11     EXYNOS_CLKREG_CAM1(0x0704)
#define DIV_CPIF     EXYNOS_CLKREG_CPIF(0x0600)
#define DIV_CPIF_PLL_FREQ_DET     EXYNOS_CLKREG_CPIF(0x0608)
#define DIV_STAT_CPIF     EXYNOS_CLKREG_CPIF(0x0700)
#define DIV_STAT_CPIF_PLL_FREQ_DET     EXYNOS_CLKREG_CPIF(0x0708)
#define DIV_DISP     EXYNOS_CLKREG_DISP(0x0600)
#define DIV_DISP_PLL_FREQ_DET     EXYNOS_CLKREG_DISP(0x0604)
#define DIV_STAT_DISP     EXYNOS_CLKREG_DISP(0x0700)
#define DIV_STAT_DISP_PLL_FREQ_DET     EXYNOS_CLKREG_DISP(0x0704)
#define DIV_G2D     EXYNOS_CLKREG_G2D(0x0600)
#define DIV_STAT_G2D     EXYNOS_CLKREG_G2D(0x0700)
#define DIV_G3D     EXYNOS_CLKREG_G3D(0x0600)
#define DIV_G3D_PLL_FREQ_DET     EXYNOS_CLKREG_G3D(0x0604)
#define DIV_STAT_G3D     EXYNOS_CLKREG_G3D(0x0700)
#define DIV_STAT_G3D_PLL_FREQ_DET     EXYNOS_CLKREG_G3D(0x0704)
#define DIV_HEVC     EXYNOS_CLKREG_HEVC(0x0600)
#define DIV_STAT_HEVC     EXYNOS_CLKREG_HEVC(0x0700)
#define DIV_ISP     EXYNOS_CLKREG_ISP(0x0600)
#define DIV_STAT_ISP     EXYNOS_CLKREG_ISP(0x0700)
#define DIV_MFC0     EXYNOS_CLKREG_MFC0(0x0600)
#define DIV_STAT_MFC0     EXYNOS_CLKREG_MFC0(0x0700)
#define DIV_MFC1     EXYNOS_CLKREG_MFC1(0x0600)
#define DIV_STAT_MFC1     EXYNOS_CLKREG_MFC1(0x0700)
#define DIV_MIF0     EXYNOS_CLKREG_MIF(0x0600)
#define DIV_MIF1     EXYNOS_CLKREG_MIF(0x0604)
#define DIV_MIF2     EXYNOS_CLKREG_MIF(0x0608)
#define DIV_MIF3     EXYNOS_CLKREG_MIF(0x060C)
#define DIV_MIF4     EXYNOS_CLKREG_MIF(0x0610)
#define DIV_MIF5     EXYNOS_CLKREG_MIF(0x0614)
#define DIV_MIF_PLL_FREQ_DET     EXYNOS_CLKREG_MIF(0x0618)
#define DIV_STAT_MIF0     EXYNOS_CLKREG_MIF(0x0700)
#define DIV_STAT_MIF1     EXYNOS_CLKREG_MIF(0x0704)
#define DIV_STAT_MIF2     EXYNOS_CLKREG_MIF(0x0708)
#define DIV_STAT_MIF3     EXYNOS_CLKREG_MIF(0x070C)
#define DIV_STAT_MIF4     EXYNOS_CLKREG_MIF(0x0710)
#define DIV_STAT_MIF5     EXYNOS_CLKREG_MIF(0x0714)
#define DIV_STAT_MIF_PLL_FREQ_DET     EXYNOS_CLKREG_MIF(0x0718)
#define DIV_MSCL     EXYNOS_CLKREG_MSCL(0x0600)
#define DIV_STAT_MSCL     EXYNOS_CLKREG_MSCL(0x0700)
#define DIV_TOP0     EXYNOS_CLKREG_TOP(0x0600)
#define DIV_TOP1     EXYNOS_CLKREG_TOP(0x0604)
#define DIV_TOP2     EXYNOS_CLKREG_TOP(0x0608)
#define DIV_TOP3     EXYNOS_CLKREG_TOP(0x060C)
#define DIV_TOP_MSCL     EXYNOS_CLKREG_TOP(0x0618)
#define DIV_TOP_CAM10     EXYNOS_CLKREG_TOP(0x061C)
#define DIV_TOP_CAM11     EXYNOS_CLKREG_TOP(0x0620)
#define DIV_TOP_FSYS0     EXYNOS_CLKREG_TOP(0x062C)
#define DIV_TOP_FSYS1     EXYNOS_CLKREG_TOP(0x0630)
#define DIV_TOP_FSYS2     EXYNOS_CLKREG_TOP(0x0634)
#define DIV_TOP_PERIC0     EXYNOS_CLKREG_TOP(0x0638)
#define DIV_TOP_PERIC1     EXYNOS_CLKREG_TOP(0x063C)
#define DIV_TOP_PERIC2     EXYNOS_CLKREG_TOP(0x0640)
#define DIV_TOP_PERIC3     EXYNOS_CLKREG_TOP(0x0644)
#define DIV_TOP_PLL_FREQ_DET     EXYNOS_CLKREG_TOP(0x064C)
#define DIV_STAT_TOP0     EXYNOS_CLKREG_TOP(0x0700)
#define DIV_STAT_TOP1     EXYNOS_CLKREG_TOP(0x0704)
#define DIV_STAT_TOP2     EXYNOS_CLKREG_TOP(0x0708)
#define DIV_STAT_TOP3     EXYNOS_CLKREG_TOP(0x070C)
#define DIV_STAT_TOP_MSCL     EXYNOS_CLKREG_TOP(0x0718)
#define DIV_STAT_TOP_CAM10     EXYNOS_CLKREG_TOP(0x071C)
#define DIV_STAT_TOP_CAM11     EXYNOS_CLKREG_TOP(0x0720)
#define DIV_STAT_TOP_FSYS0     EXYNOS_CLKREG_TOP(0x072C)
#define DIV_STAT_TOP_FSYS1     EXYNOS_CLKREG_TOP(0x0730)
#define DIV_STAT_TOP_FSYS2     EXYNOS_CLKREG_TOP(0x0734)
#define DIV_STAT_TOP_PERIC0     EXYNOS_CLKREG_TOP(0x0738)
#define DIV_STAT_TOP_PERIC1     EXYNOS_CLKREG_TOP(0x073C)
#define DIV_STAT_TOP_PERIC2     EXYNOS_CLKREG_TOP(0x0740)
#define DIV_STAT_TOP_PERIC3     EXYNOS_CLKREG_TOP(0x0744)
#define DIV_STAT_TOP_PLL_FREQ_DET     EXYNOS_CLKREG_TOP(0x074C)

#define ENABLE_ACLK_KFC     EXYNOS_CLKREG_KFC(0x0800)
#define ENABLE_PCLK_KFC     EXYNOS_CLKREG_KFC(0x0900)
#define ENABLE_SCLK_KFC     EXYNOS_CLKREG_KFC(0x0A00)
#define ENABLE_IP_KFC0     EXYNOS_CLKREG_KFC(0x0B00)
#define ENABLE_IP_KFC1     EXYNOS_CLKREG_KFC(0x0B04)
#define ENABLE_ACLK_EGL     EXYNOS_CLKREG_EGL (0x0800)
#define ENABLE_PCLK_EGL     EXYNOS_CLKREG_EGL (0x0900)
#define ENABLE_SCLK_EGL     EXYNOS_CLKREG_EGL (0x0A00)
#define ENABLE_IP_EGL0     EXYNOS_CLKREG_EGL (0x0B00)
#define ENABLE_IP_EGL1     EXYNOS_CLKREG_EGL (0x0B04)
#define ENABLE_ACLK_AUD     EXYNOS_CLKREG_AUD(0x0800)
#define ENABLE_PCLK_AUD     EXYNOS_CLKREG_AUD(0x0900)
#define ENABLE_SCLK_AUD0     EXYNOS_CLKREG_AUD(0x0A00)
#define ENABLE_SCLK_AUD1     EXYNOS_CLKREG_AUD(0x0A04)
#define ENABLE_IP_AUD0     EXYNOS_CLKREG_AUD(0x0B00)
#define ENABLE_IP_AUD1     EXYNOS_CLKREG_AUD(0x0B04)
#define ENABLE_ACLK_BUS1     EXYNOS_CLKREG_BUS1(0x0800)
#define ENABLE_PCLK_BUS1     EXYNOS_CLKREG_BUS1(0x0900)
#define ENABLE_IP_BUS10     EXYNOS_CLKREG_BUS1(0x0B00)
#define ENABLE_IP_BUS11     EXYNOS_CLKREG_BUS1(0x0B04)
#define ENABLE_ACLK_BUS2     EXYNOS_CLKREG_BUS2(0x0800)
#define ENABLE_PCLK_BUS2     EXYNOS_CLKREG_BUS2(0x0900)
#define ENABLE_IP_BUS20     EXYNOS_CLKREG_BUS2(0x0B00)
#define ENABLE_IP_BUS21     EXYNOS_CLKREG_BUS2(0x0B04)
#define ENABLE_ACLK_CAM00     EXYNOS_CLKREG_CAM0(0x0800)
#define ENABLE_ACLK_CAM01     EXYNOS_CLKREG_CAM0(0x0804)
#define ENABLE_ACLK_CAM02     EXYNOS_CLKREG_CAM0(0x0808)
#define ENABLE_PCLK_CAM0     EXYNOS_CLKREG_CAM0(0x0900)
#define ENABLE_SCLK_CAM0     EXYNOS_CLKREG_CAM0(0x0A00)
#define ENABLE_IP_CAM00     EXYNOS_CLKREG_CAM0(0x0B00)
#define ENABLE_IP_CAM01     EXYNOS_CLKREG_CAM0(0x0B04)
#define ENABLE_IP_CAM02     EXYNOS_CLKREG_CAM0(0x0B08)
#define ENABLE_IP_CAM03     EXYNOS_CLKREG_CAM0(0x0B0C)
#define ENABLE_ACLK_CAM0_LOCAL     EXYNOS_CLKREG_CAM0_LOCAL(0x0800)
#define ENABLE_PCLK_CAM0_LOCAL     EXYNOS_CLKREG_CAM0_LOCAL(0x0900)
#define ENABLE_SCLK_CAM0_LOCAL     EXYNOS_CLKREG_CAM0_LOCAL(0x0A00)
#define ENABLE_IP_CAM0_LOCAL0     EXYNOS_CLKREG_CAM0_LOCAL(0x0B00)
#define ENABLE_IP_CAM0_LOCAL1     EXYNOS_CLKREG_CAM0_LOCAL(0x0B04)
#define ENABLE_ACLK_CAM10     EXYNOS_CLKREG_CAM1(0x0800)
#define ENABLE_ACLK_CAM11     EXYNOS_CLKREG_CAM1(0x0804)
#define ENABLE_ACLK_CAM12     EXYNOS_CLKREG_CAM1(0x0808)
#define ENABLE_PCLK_CAM1     EXYNOS_CLKREG_CAM1(0x0900)
#define ENABLE_SCLK_CAM1     EXYNOS_CLKREG_CAM1(0x0A00)
#define ENABLE_IP_CAM10     EXYNOS_CLKREG_CAM1(0x0B00)
#define ENABLE_IP_CAM11     EXYNOS_CLKREG_CAM1(0x0B04)
#define ENABLE_IP_CAM12     EXYNOS_CLKREG_CAM1(0x0B08)
#define ENABLE_ACLK_CAM1_LOCAL     EXYNOS_CLKREG_CAM1_LOCAL(0x0800)
#define ENABLE_PCLK_CAM1_LOCAL     EXYNOS_CLKREG_CAM1_LOCAL(0x0900)
#define ENABLE_SCLK_CAM1_LOCAL     EXYNOS_CLKREG_CAM1_LOCAL(0x0A00)
#define ENABLE_IP_CAM1_LOCAL0     EXYNOS_CLKREG_CAM1_LOCAL(0x0B00)
#define ENABLE_IP_CAM1_LOCAL1     EXYNOS_CLKREG_CAM1_LOCAL(0x0B04)
#define ENABLE_ACLK_CPIF     EXYNOS_CLKREG_CPIF(0x0800)
#define ENABLE_PCLK_CPIF     EXYNOS_CLKREG_CPIF(0x0900)
#define ENABLE_SCLK_CPIF     EXYNOS_CLKREG_CPIF(0x0A00)
#define ENABLE_IP_CPIF0     EXYNOS_CLKREG_CPIF(0x0B00)
#define ENABLE_IP_CPIF1     EXYNOS_CLKREG_CPIF(0x0B04)
#define ENABLE_ACLK_DISP0     EXYNOS_CLKREG_DISP(0x0800)
#define ENABLE_ACLK_DISP1     EXYNOS_CLKREG_DISP(0x0804)
#define ENABLE_PCLK_DISP     EXYNOS_CLKREG_DISP(0x0900)
#define ENABLE_SCLK_DISP     EXYNOS_CLKREG_DISP(0x0A00)
#define ENABLE_IP_DISP0     EXYNOS_CLKREG_DISP(0x0B00)
#define ENABLE_IP_DISP1     EXYNOS_CLKREG_DISP(0x0B04)
#define ENABLE_ACLK_FSYS0     EXYNOS_CLKREG_FSYS(0x0800)
#define ENABLE_ACLK_FSYS1     EXYNOS_CLKREG_FSYS(0x0804)
#define ENABLE_PCLK_FSYS     EXYNOS_CLKREG_FSYS(0x0900)
#define ENABLE_SCLK_FSYS     EXYNOS_CLKREG_FSYS(0x0A00)
#define ENABLE_IP_FSYS0     EXYNOS_CLKREG_FSYS(0x0B00)
#define ENABLE_IP_FSYS1     EXYNOS_CLKREG_FSYS(0x0B04)
#define ENABLE_ACLK_G2D     EXYNOS_CLKREG_G2D(0x0800)
#define ENABLE_ACLK_G2D_SECURE_SMMU_G2D     EXYNOS_CLKREG_G2D(0x0804)
#define ENABLE_PCLK_G2D     EXYNOS_CLKREG_G2D(0x0900)
#define ENABLE_PCLK_G2D_SECURE_SMMU_G2D     EXYNOS_CLKREG_G2D(0x0904)
#define ENABLE_IP_G2D0     EXYNOS_CLKREG_G2D(0x0B00)
#define ENABLE_IP_G2D1     EXYNOS_CLKREG_G2D(0x0B04)
#define ENABLE_IP_G2D_SECURE_SMMU_G2D     EXYNOS_CLKREG_G2D(0x0B08)
#define ENABLE_ACLK_G3D     EXYNOS_CLKREG_G3D(0x0800)
#define ENABLE_PCLK_G3D     EXYNOS_CLKREG_G3D(0x0900)
#define ENABLE_SCLK_G3D     EXYNOS_CLKREG_G3D(0x0A00)
#define ENABLE_IP_G3D0     EXYNOS_CLKREG_G3D(0x0B00)
#define ENABLE_IP_G3D1     EXYNOS_CLKREG_G3D(0x0B04)
#define ENABLE_ACLK_GSCL     EXYNOS_CLKREG_GSCL(0x0800)
#define ENABLE_ACLK_GSCL_SECURE_SMMU_GSCL0     EXYNOS_CLKREG_GSCL(0x0804)
#define ENABLE_ACLK_GSCL_SECURE_SMMU_GSCL1     EXYNOS_CLKREG_GSCL(0x0808)
#define ENABLE_ACLK_GSCL_SECURE_SMMU_GSCL2     EXYNOS_CLKREG_GSCL(0x080C)
#define ENABLE_PCLK_GSCL     EXYNOS_CLKREG_GSCL(0x0900)
#define ENABLE_PCLK_GSCL_SECURE_SMMU_GSCL0     EXYNOS_CLKREG_GSCL(0x0904)
#define ENABLE_PCLK_GSCL_SECURE_SMMU_GSCL1     EXYNOS_CLKREG_GSCL(0x0908)
#define ENABLE_PCLK_GSCL_SECURE_SMMU_GSCL2     EXYNOS_CLKREG_GSCL(0x090C)
#define ENABLE_IP_GSCL0     EXYNOS_CLKREG_GSCL(0x0B00)
#define ENABLE_IP_GSCL1     EXYNOS_CLKREG_GSCL(0x0B04)
#define ENABLE_IP_GSCL_SECURE_SMMU_GSCL0     EXYNOS_CLKREG_GSCL(0x0B08)
#define ENABLE_IP_GSCL_SECURE_SMMU_GSCL1     EXYNOS_CLKREG_GSCL(0x0B0C)
#define ENABLE_IP_GSCL_SECURE_SMMU_GSCL2     EXYNOS_CLKREG_GSCL(0x0B10)
#define ENABLE_ACLK_HEVC     EXYNOS_CLKREG_HEVC(0x0800)
#define ENABLE_ACLK_HEVC_SECURE_SMMU_HEVC     EXYNOS_CLKREG_HEVC(0x0804)
#define ENABLE_PCLK_HEVC     EXYNOS_CLKREG_HEVC(0x0900)
#define ENABLE_PCLK_HEVC_SECURE_SMMU_HEVC     EXYNOS_CLKREG_HEVC(0x0904)
#define ENABLE_IP_HEVC0     EXYNOS_CLKREG_HEVC(0x0B00)
#define ENABLE_IP_HEVC1     EXYNOS_CLKREG_HEVC(0x0B04)
#define ENABLE_IP_HEVC_SECURE_SMMU_HEVC     EXYNOS_CLKREG_HEVC(0x0B08)
#define ENABLE_ACLK_IMEM     EXYNOS_CLKREG_IMEM(0x0800)
#define ENABLE_ACLK_IMEM_SECURE_INT_MEM     EXYNOS_CLKREG_IMEM(0x0804)
#define ENABLE_ACLK_IMEM_SECURE_SSS     EXYNOS_CLKREG_IMEM(0x0808)
#define ENABLE_ACLK_IMEM_SECURE_SLIMSSS     EXYNOS_CLKREG_IMEM(0x080C)
#define ENABLE_ACLK_IMEM_SECURE_RTIC     EXYNOS_CLKREG_IMEM(0x0810)
#define ENABLE_ACLK_IMEM_SECURE_SMMU_SSS     EXYNOS_CLKREG_IMEM(0x0814)
#define ENABLE_ACLK_IMEM_SECURE_SMMU_SLIMSSS     EXYNOS_CLKREG_IMEM(0x0818)
#define ENABLE_ACLK_IMEM_SECURE_SMMU_RTIC     EXYNOS_CLKREG_IMEM(0x081C)
#define ENABLE_PCLK_IMEM     EXYNOS_CLKREG_IMEM(0x0900)
#define ENABLE_PCLK_IMEM_SECURE_SSS     EXYNOS_CLKREG_IMEM(0x0904)
#define ENABLE_PCLK_IMEM_SECURE_SLIMSSS     EXYNOS_CLKREG_IMEM(0x0908)
#define ENABLE_PCLK_IMEM_SECURE_RTIC     EXYNOS_CLKREG_IMEM(0x090C)
#define ENABLE_PCLK_IMEM_SECURE_SMMU_SSS     EXYNOS_CLKREG_IMEM(0x0910)
#define ENABLE_PCLK_IMEM_SECURE_SMMU_SLIMSSS     EXYNOS_CLKREG_IMEM(0x0914)
#define ENABLE_PCLK_IMEM_SECURE_SMMU_RTIC     EXYNOS_CLKREG_IMEM(0x0918)
#define ENABLE_IP_IMEM0     EXYNOS_CLKREG_IMEM(0x0B00)
#define ENABLE_IP_IMEM1     EXYNOS_CLKREG_IMEM(0x0B04)
#define ENABLE_IP_IMEM_SECURE_INT_MEM     EXYNOS_CLKREG_IMEM(0x0B08)
#define ENABLE_IP_IMEM_SECURE_SSS     EXYNOS_CLKREG_IMEM(0x0B0C)
#define ENABLE_IP_IMEM_SECURE_SLIMSSS     EXYNOS_CLKREG_IMEM(0x0B10)
#define ENABLE_IP_IMEM_SECURE_RTIC     EXYNOS_CLKREG_IMEM(0x0B14)
#define ENABLE_IP_IMEM_SECURE_SMMU_SSS     EXYNOS_CLKREG_IMEM(0x0B18)
#define ENABLE_IP_IMEM_SECURE_SMMU_SLIMSSS     EXYNOS_CLKREG_IMEM(0x0B1C)
#define ENABLE_IP_IMEM_SECURE_SMMU_RTIC     EXYNOS_CLKREG_IMEM(0x0B20)
#define ENABLE_ACLK_ISP0     EXYNOS_CLKREG_ISP(0x0800)
#define ENABLE_ACLK_ISP1     EXYNOS_CLKREG_ISP(0x0804)
#define ENABLE_ACLK_ISP2     EXYNOS_CLKREG_ISP(0x0808)
#define ENABLE_PCLK_ISP     EXYNOS_CLKREG_ISP(0x0900)
#define ENABLE_SCLK_ISP     EXYNOS_CLKREG_ISP(0x0A00)
#define ENABLE_IP_ISP0     EXYNOS_CLKREG_ISP(0x0B00)
#define ENABLE_IP_ISP1     EXYNOS_CLKREG_ISP(0x0B04)
#define ENABLE_IP_ISP2     EXYNOS_CLKREG_ISP(0x0B08)
#define ENABLE_IP_ISP3     EXYNOS_CLKREG_ISP(0x0B0C)
#define ENABLE_ACLK_ISP_LOCAL     EXYNOS_CLKREG_ISP_LOCAL(0x0800)
#define ENABLE_PCLK_ISP_LOCAL     EXYNOS_CLKREG_ISP_LOCAL(0x0900)
#define ENABLE_SCLK_ISP_LOCAL     EXYNOS_CLKREG_ISP_LOCAL(0x0A00)
#define ENABLE_IP_ISP_LOCAL0     EXYNOS_CLKREG_ISP_LOCAL(0x0B00)
#define ENABLE_IP_ISP_LOCAL1     EXYNOS_CLKREG_ISP_LOCAL(0x0B04)
#define ENABLE_ACLK_MFC0     EXYNOS_CLKREG_MFC0(0x0800)
#define ENABLE_ACLK_MFC0_SECURE_SMMU_MFC     EXYNOS_CLKREG_MFC0(0x0804)
#define ENABLE_PCLK_MFC0     EXYNOS_CLKREG_MFC0(0x0900)
#define ENABLE_PCLK_MFC0_SECURE_SMMU_MFC     EXYNOS_CLKREG_MFC0(0x0904)
#define ENABLE_IP_MFC00     EXYNOS_CLKREG_MFC0(0x0B00)
#define ENABLE_IP_MFC01     EXYNOS_CLKREG_MFC0(0x0B04)
#define ENABLE_IP_MFC0_SECURE_SMMU_MFC     EXYNOS_CLKREG_MFC0(0x0B08)
#define ENABLE_ACLK_MFC1     EXYNOS_CLKREG_MFC1(0x0800)
#define ENABLE_ACLK_MFC1_SECURE_SMMU_MFC     EXYNOS_CLKREG_MFC1(0x0804)
#define ENABLE_PCLK_MFC1     EXYNOS_CLKREG_MFC1(0x0900)
#define ENABLE_PCLK_MFC1_SECURE_SMMU_MFC     EXYNOS_CLKREG_MFC1(0x0904)
#define ENABLE_IP_MFC10     EXYNOS_CLKREG_MFC1(0x0B00)
#define ENABLE_IP_MFC11     EXYNOS_CLKREG_MFC1(0x0B04)
#define ENABLE_IP_MFC1_SECURE_SMMU_MFC     EXYNOS_CLKREG_MFC1(0x0B08)
#define ENABLE_ACLK_MIF0     EXYNOS_CLKREG_MIF(0x0800)
#define ENABLE_ACLK_MIF1     EXYNOS_CLKREG_MIF(0x0804)
#define ENABLE_ACLK_MIF2     EXYNOS_CLKREG_MIF(0x0808)
#define ENABLE_ACLK_MIF3     EXYNOS_CLKREG_MIF(0x080C)
#define ENABLE_PCLK_MIF     EXYNOS_CLKREG_MIF(0x0900)
#define ENABLE_PCLK_MIF_SECURE_DREX0_TZ     EXYNOS_CLKREG_MIF(0x0904)
#define ENABLE_PCLK_MIF_SECURE_DREX1_TZ     EXYNOS_CLKREG_MIF(0x0908)
#define ENABLE_PCLK_MIF_SECURE_MONOTONIC_CNT     EXYNOS_CLKREG_MIF(0x090C)
#define ENABLE_PCLK_MIF_SECURE_RTC     EXYNOS_CLKREG_MIF(0x0910)
#define ENABLE_SCLK_MIF     EXYNOS_CLKREG_MIF(0x0A00)
#define ENABLE_IP_MIF0     EXYNOS_CLKREG_MIF(0x0B00)
#define ENABLE_IP_MIF1     EXYNOS_CLKREG_MIF(0x0B04)
#define ENABLE_IP_MIF2     EXYNOS_CLKREG_MIF(0x0B08)
#define ENABLE_IP_MIF3     EXYNOS_CLKREG_MIF(0x0B0C)
#define ENABLE_IP_MIF_SECURE_DREX0_TZ     EXYNOS_CLKREG_MIF(0x0B10)
#define ENABLE_IP_MIF_SECURE_DREX1_TZ     EXYNOS_CLKREG_MIF(0x0B14)
#define ENABLE_IP_MIF_SECURE_MONOTONIC_CNT     EXYNOS_CLKREG_MIF(0x0B18)
#define ENABLE_IP_MIF_SECURE_RTC     EXYNOS_CLKREG_MIF(0x0B1C)
#define ENABLE_ACLK_MSCL     EXYNOS_CLKREG_MSCL(0x0800)
#define ENABLE_ACLK_MSCL_SECURE_SMMU_M2MSCALER0     EXYNOS_CLKREG_MSCL(0x0804)
#define ENABLE_ACLK_MSCL_SECURE_SMMU_M2MSCALER1     EXYNOS_CLKREG_MSCL(0x0808)
#define ENABLE_ACLK_MSCL_SECURE_SMMU_JPEG     EXYNOS_CLKREG_MSCL(0x080C)
#define ENABLE_PCLK_MSCL     EXYNOS_CLKREG_MSCL(0x0900)
#define ENABLE_PCLK_MSCL_SECURE_SMMU_M2MSCALER0     EXYNOS_CLKREG_MSCL(0x0904)
#define ENABLE_PCLK_MSCL_SECURE_SMMU_M2MSCALER1     EXYNOS_CLKREG_MSCL(0x0908)
#define ENABLE_PCLK_MSCL_SECURE_SMMU_JPEG     EXYNOS_CLKREG_MSCL(0x090C)
#define ENABLE_SCLK_MSCL     EXYNOS_CLKREG_MSCL(0x0A00)
#define ENABLE_IP_MSCL0     EXYNOS_CLKREG_MSCL(0x0B00)
#define ENABLE_IP_MSCL1     EXYNOS_CLKREG_MSCL(0x0B04)
#define ENABLE_IP_MSCL_SECURE_SMMU_M2MSCALER0     EXYNOS_CLKREG_MSCL(0x0B08)
#define ENABLE_IP_MSCL_SECURE_SMMU_M2MSCALER1     EXYNOS_CLKREG_MSCL(0x0B0C)
#define ENABLE_IP_MSCL_SECURE_SMMU_JPEG     EXYNOS_CLKREG_MSCL(0x0B10)
#define ENABLE_ACLK_PERIC     EXYNOS_CLKREG_PERIC(0x0800)
#define ENABLE_PCLK_PERIC     EXYNOS_CLKREG_PERIC(0x0900)
#define ENABLE_SCLK_PERIC     EXYNOS_CLKREG_PERIC(0x0A00)
#define ENABLE_IP_PERIC0     EXYNOS_CLKREG_PERIC(0x0B00)
#define ENABLE_IP_PERIC1     EXYNOS_CLKREG_PERIC(0x0B04)
#define ENABLE_ACLK_PERIS     EXYNOS_CLKREG_PERIS(0x0800)
#define ENABLE_PCLK_PERIS     EXYNOS_CLKREG_PERIS(0x0900)
#define ENABLE_PCLK_PERIS_SECURE_TZPC     EXYNOS_CLKREG_PERIS(0x0904)
#define ENABLE_PCLK_PERIS_SECURE_SECKEY_APBIF     EXYNOS_CLKREG_PERIS(0x0908)
#define ENABLE_PCLK_PERIS_SECURE_CHIPID_APBIF     EXYNOS_CLKREG_PERIS(0x090C)
#define ENABLE_PCLK_PERIS_SECURE_TOPRTC     EXYNOS_CLKREG_PERIS(0x0910)
#define ENABLE_PCLK_PERIS_SECURE_CUSTOM_EFUSE_APBIF     EXYNOS_CLKREG_PERIS(0x0914)
#define ENABLE_PCLK_PERIS_SECURE_ANTIRBK_CNT_APBIF     EXYNOS_CLKREG_PERIS(0x0918)
#define ENABLE_SCLK_PERIS     EXYNOS_CLKREG_PERIS(0x0A00)
#define ENABLE_SCLK_PERIS_SECURE_SECKEY     EXYNOS_CLKREG_PERIS(0x0A04)
#define ENABLE_SCLK_PERIS_SECURE_CHIPID     EXYNOS_CLKREG_PERIS(0x0A08)
#define ENABLE_SCLK_PERIS_SECURE_TOPRTC     EXYNOS_CLKREG_PERIS(0x0A0C)
#define ENABLE_SCLK_PERIS_SECURE_CUSTOM_EFUSE     EXYNOS_CLKREG_PERIS(0x0A10)
#define ENABLE_SCLK_PERIS_SECURE_ANTIRBK_CNT     EXYNOS_CLKREG_PERIS(0x0A14)
#define ENABLE_IP_PERIS0     EXYNOS_CLKREG_PERIS(0x0B00)
#define ENABLE_IP_PERIS1     EXYNOS_CLKREG_PERIS(0x0B04)
#define ENABLE_IP_PERIS_SECURE_TZPC     EXYNOS_CLKREG_PERIS(0x0B08)
#define ENABLE_IP_PERIS_SECURE_SECKEY     EXYNOS_CLKREG_PERIS(0x0B0C)
#define ENABLE_IP_PERIS_SECURE_CHIPID     EXYNOS_CLKREG_PERIS(0x0B10)
#define ENABLE_IP_PERIS_SECURE_TOPRTC     EXYNOS_CLKREG_PERIS(0x0B14)
#define ENABLE_IP_PERIS_SECURE_CUSTOM_EFUSE     EXYNOS_CLKREG_PERIS(0x0B18)
#define ENABLE_IP_PERIS_SECURE_ANTIRBK_CNT     EXYNOS_CLKREG_PERIS(0x0B1C)
#define ENABLE_ACLK_TOP     EXYNOS_CLKREG_TOP(0x0800)
#define ENABLE_SCLK_TOP     EXYNOS_CLKREG_TOP(0x0A00)
#define ENABLE_SCLK_TOP_MSCL     EXYNOS_CLKREG_TOP(0x0A04)
#define ENABLE_SCLK_TOP_CAM1     EXYNOS_CLKREG_TOP(0x0A08)
#define ENABLE_SCLK_TOP_DISP     EXYNOS_CLKREG_TOP(0x0A0C)
#define ENABLE_SCLK_TOP_FSYS     EXYNOS_CLKREG_TOP(0x0A10)
#define ENABLE_SCLK_TOP_PERIC     EXYNOS_CLKREG_TOP(0x0A14)
#define ENABLE_IP_TOP     EXYNOS_CLKREG_TOP(0x0B00)

