---
title: "II. Basic MOS Device Physics"
excerpt: "Analog CMOS"
date: 2024-05-26 09:00:00 +0900
header:
  overlay_image: /assets/images/unsplash-Umberto.jpg
  overlay_filter: 0.5
  caption: "Photo by [**Umberto**](https://unsplash.com/@umby) on [**Unsplash**](https://unsplash.com/)"
categories:
  - VLSI
mathjax: "true"
---

### MOSFET as a Switch

- 단순하게 스위치로 생각하면 쉽다.
- $V_G$가 높으면 Transistor가 On이 되고 source와 drain이 연결된다.
- Source와 Drain은 서로 변경 가능하다(device is symmetric).

### MOSFET structure

- P-type substrate("bulk" or "body")
- Heavily-doped n regions(source and drain)
- Heavily-doped polysilicon or metal(gate)
- Thin layer of silicon oxide($SiO_2$)

- PN junction이 Reverse-biased 상태로 유지되어야 한다. NMOS에서는 substrate에 가장 negative supply가 연결되어야 한다. 반대로 PMOS에서는 substrate에 가장 positive supply가 연결되어야 한다.
- PMOS는 local substrate르 사용하기 때문에 개별적인 body bias가 가능하다.

### MOS I/V Characteristics

- 전압과 전류의 관계가 주요 관심 대상이다.

1. $I = Q_d \cdot v$
  - $I$: flowing current $[A]$
  - $Q_d$: mobile charge density $[C/m]$
  - $v$: velocity of charges $[m/s]$
2. $Q_d = WC_{ox}(V_{GS} - V_{TH})$
  - $W$: width of transistor
  - $C_{ox}$: gate oxide capacitance per unit area
  - $V_{TH}$: threshold voltage
3. $V_D$가 증가하면

$$
\begin{align}
\Rightarrow& Q_d(x) = WC_{ox}(V_{GS} - V(x) - V_{TH}) \\
\Rightarrow& I_D = -WC_{ox} [V_{GS} - V(x) - V_{TH}] \cdot v \\
\Rightarrow& I_D = -WC_{ox} [V_{GS} - V(x) - V_{TH}] \cdot [ \mu_n \cdot (-\frac{dV(x)}{dx}) ] \\
&(\because v = \mu_n E, E = -\frac{dV}{dx}) \\
\Rightarrow& \int_{x=0}^{x=L} I_D dx = \int_{V=0}^{V_{DS}} WC_{ox}\mu_n [V_{GS} - V(x) - V_{TH}] dV \\
\Rightarrow& I_D = \mu_n C_{ox} \frac{W}{L} [(V_{GS} - V_{TH})V_{DS} - \frac{1}{2}{V_{DS}^2}] \\
\end{align}
$$

### Saturation region

- $V_{DS} > V_{GS} - V_{TH}$일 때, channel은 최대 $x = L' \le L$ → pinch off
- $I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2$

### MOS transconductance($g_m$)

- Gate-soure voltage 변화량에 따른 Drain current 변화량(주로 saturation 영역에서)
- MOS의 $g_m$은 voltage를 current로 얼마나 잘 변환하는지를 나타낸다.

$$
\begin{align}
g_m &= \frac{dI_D}{dV_{GS}} \\
&= \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH}) \\
&= \sqrt{2 \mu_n C_{ox} \frac{W}{L} I_D} \\
&= \frac{2I_D}{V_{GS} - V_{TH}} \\
\end{align}
$$

### Second-order effects

#### Body effect

Substrate의 voltage가 변화하면 body effect로 인해 threshold voltage가 변화한다.

#### Subthreshold conduction

$V_{TH}$ 이하에서도 current가 흐르며, power dissipation이 발생한다.

#### Voltage limitations

- $V_{GS}$가 너무 높으면 oxide breakdown이 발생한다.
- $V_{DS}$가 너무 높으면 punchthrough가 발생한다.

### MOS device layout

- Device capacitance 영향있음
- W를 W/2 너비로 나누어서 layout해서 Capacitance를 줄일 수 있음(Folding)
- Folding을 통해 Gate resistance도 줄일 수 있음
