-incdir+$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl

$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_top.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_wb.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_transmitter.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_receiver.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_tfifo.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_rfifo.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_regs.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_debug_if.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/raminfr.v
$UVM_REF_HOME/designs/socv/rtl/rtl_lpw/opencores/uart16550/rtl/uart_sync_flops.v
