<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	DivStreamFloat	</className>
<METHOD>
	<methodName>	divStream	</methodName>
	<totalPhaseNum>16	</totalPhaseNum>
	<totalStageNum>11	</totalStageNum>
	<totalStepNum>111	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	444312360	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	169801985	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	169801985	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>copy1_i&nbsp;=&nbsp;i<br>copy2_i&nbsp;=&nbsp;i<br>copy3_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	2003678679	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	1256881804	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1763327936	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	1014674432	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	465537797	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	245720089	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	206482642	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	40023168	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	507003065	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp1	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	507003065	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	2132885806	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1614705718	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1614705718	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp2&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	28	</stepNum>
				<minCriticalPath>	28	</minCriticalPath>
				<exprInStage>	<!--a[i]&nbsp;=&nbsp;i&nbsp;*&nbsp;i<br>b[i]&nbsp;=&nbsp;i&nbsp;+&nbsp;0.5<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	608155287	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp4	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	643284016	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	809518436	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	12	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	23	</priority>
							<minPathToEnd>	23	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1507260464	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	28	</priority>
									<minPathToEnd>	28	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1315319052	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	28	</priority>
											<minPathToEnd>	28	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	370644746	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	28	</priority>
											<minPathToEnd>	28	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1723669722	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp7	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1548821584	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1267450107	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	12	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	21	</priority>
							<minPathToEnd>	21	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1026491545	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp9	</destSignalName>
									<priority>	28	</priority>
									<minPathToEnd>	28	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	832697861	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
											<priority>	28	</priority>
											<minPathToEnd>	28	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2022328	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2022328	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1777011991	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	27	</priority>
					<minPathToEnd>	27	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	832697861	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1185453908	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	27	</priority>
							<minPathToEnd>	27	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1185453908	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1718038537	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	8573797	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	8573797	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	218401830	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1548821584	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	630004087	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	630004087	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1384310499	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	268725095	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	268725095	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	304562024	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	27	</priority>
					<minPathToEnd>	27	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	370644746	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1320406567	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	27	</priority>
							<minPathToEnd>	27	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1320406567	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2124647118	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	586029910	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	586029910	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1044692228	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	27	</priority>
					<minPathToEnd>	27	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1315319052	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	315978124	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	27	</priority>
							<minPathToEnd>	27	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	315978124	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2064754684	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1143722115	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1143722115	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	411462508	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	643284016	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	553028616	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	553028616	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	442724896	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1993973864	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1993973864	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1236420813	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp16	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	608155287	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1472835719	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	411462508	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	2053413911	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	13	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	22	</priority>
							<minPathToEnd>	22	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1665394887	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	2137494458	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	27	</priority>
											<minPathToEnd>	27	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1044692228	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1762908590	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	27	</priority>
											<minPathToEnd>	27	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	304562024	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	372794471	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp19	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1723669722	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1346875798	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	218401830	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	316413959	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	13	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	20	</priority>
							<minPathToEnd>	20	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	799898941	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	27	</priority>
									<minPathToEnd>	27	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1699393883	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_1	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	653871167	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	27	</priority>
											<minPathToEnd>	27	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1777011991	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	938882070	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	938882070	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	81112334	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	26	</priority>
					<minPathToEnd>	26	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	653871167	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1750365340	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	26	</priority>
							<minPathToEnd>	26	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1750365340	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	11789127	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1777011991	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	571361965	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	571361965	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1481160018	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1346875798	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	225986502	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	225986502	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1404051218	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	218401830	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1338507690	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1338507690	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1407543505	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	26	</priority>
					<minPathToEnd>	26	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1762908590	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2051316830	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	26	</priority>
							<minPathToEnd>	26	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	2051316830	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	779492872	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	304562024	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1286453004	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1286453004	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	550280232	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	26	</priority>
					<minPathToEnd>	26	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2137494458	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1495275242	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	26	</priority>
							<minPathToEnd>	26	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1495275242	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1237355100	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1044692228	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2143011799	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	2143011799	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	3578309	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1472835719	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	11097247	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	11097247	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1827836687	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	411462508	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	697628074	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	697628074	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1921810745	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp28	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1236420813	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1719140335	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	3578309	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1346623607	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	14	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	21	</priority>
							<minPathToEnd>	21	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	372807116	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1559400313	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	26	</priority>
											<minPathToEnd>	26	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	550280232	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	950632603	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	26	</priority>
											<minPathToEnd>	26	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1407543505	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	3824941	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp31	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	372794471	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2008757624	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1481160018	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	598972081	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	14	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	19	</priority>
							<minPathToEnd>	19	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1667911878	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	26	</priority>
									<minPathToEnd>	26	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1490889255	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	26	</priority>
											<minPathToEnd>	26	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	81112334	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	536515589	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	536515589	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2081154217	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	25	</priority>
					<minPathToEnd>	25	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1490889255	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1892766430	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	25	</priority>
							<minPathToEnd>	25	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1892766430	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1050125999	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	81112334	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1447054147	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1447054147	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	386746354	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2008757624	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1760455856	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1760455856	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2099367073	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1481160018	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	906075701	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	906075701	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	607765830	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	25	</priority>
					<minPathToEnd>	25	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	950632603	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1288079678	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	25	</priority>
							<minPathToEnd>	25	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1288079678	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2119986386	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1407543505	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1710002125	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1710002125	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	232067074	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	25	</priority>
					<minPathToEnd>	25	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1559400313	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	521009766	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	25	</priority>
							<minPathToEnd>	25	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	521009766	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1320308343	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	550280232	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	473796350	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	473796350	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	225891374	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1719140335	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1952718569	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1952718569	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1495895729	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	3578309	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	928461874	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	928461874	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1042537216	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp40	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1921810745	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	603913439	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	225891374	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	965453551	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	15	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	20	</priority>
							<minPathToEnd>	20	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	2138878572	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1403392471	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	25	</priority>
											<minPathToEnd>	25	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	232067074	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1004365096	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	25	</priority>
											<minPathToEnd>	25	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	607765830	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1142703052	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp43	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	3824941	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	463939843	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	386746354	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2071302691	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	15	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	18	</priority>
							<minPathToEnd>	18	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1674409767	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	25	</priority>
									<minPathToEnd>	25	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1179243681	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	25	</priority>
											<minPathToEnd>	25	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2081154217	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	421968404	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	421968404	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1031963634	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	24	</priority>
					<minPathToEnd>	24	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1179243681	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1134863466	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	24	</priority>
							<minPathToEnd>	24	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1134863466	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1848004055	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2081154217	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	348165824	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	348165824	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1877549540	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	463939843	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	850409762	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	850409762	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1333199149	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	386746354	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	233724445	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	233724445	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	459156752	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	24	</priority>
					<minPathToEnd>	24	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1004365096	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1138787193	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	24	</priority>
							<minPathToEnd>	24	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1138787193	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1222090687	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	607765830	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1144576501	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1144576501	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1886226128	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	24	</priority>
					<minPathToEnd>	24	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1403392471	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	648936282	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	24	</priority>
							<minPathToEnd>	24	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	648936282	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1750132108	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	232067074	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	386826197	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	386826197	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	954893510	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	603913439	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	749928539	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	749928539	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	467430730	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	225891374	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	613098384	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	613098384	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	718001582	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp52	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1042537216	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	741976181	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	954893510	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	2103619585	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	16	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	19	</priority>
							<minPathToEnd>	19	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1511084534	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	656153516	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	24	</priority>
											<minPathToEnd>	24	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1886226128	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	643616067	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	24	</priority>
											<minPathToEnd>	24	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	459156752	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	380108130	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp55	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1142703052	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1860974732	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1877549540	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1450485816	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	16	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	17	</priority>
							<minPathToEnd>	17	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	80748768	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	10	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	24	</priority>
									<minPathToEnd>	24	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	2082362519	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	24	</priority>
											<minPathToEnd>	24	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1031963634	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	725861674	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	725861674	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1850039958	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	23	</priority>
					<minPathToEnd>	23	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2082362519	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	205849193	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	23	</priority>
							<minPathToEnd>	23	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	205849193	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	111231434	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1031963634	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1155938348	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1155938348	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1718744074	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	17	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1860974732	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1129115921	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	1129115921	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1885779355	</nodeID>
									<startStep>	16	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1877549540	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1729957059	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	1729957059	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	607193880	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	23	</priority>
					<minPathToEnd>	23	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	643616067	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	265250616	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	23	</priority>
							<minPathToEnd>	23	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	265250616	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2038535587	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	459156752	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	713506471	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	713506471	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	354573249	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	23	</priority>
					<minPathToEnd>	23	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	656153516	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	45475518	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	23	</priority>
							<minPathToEnd>	23	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	45475518	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1950336341	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1886226128	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	112495379	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	112495379	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	924225493	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	17	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	741976181	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	708642100	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	708642100	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	203468438	</nodeID>
									<startStep>	16	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	954893510	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	900071442	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	900071442	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	625916226	</nodeID>
					<startStep>	17	</startStep>
					<endStep>	17	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp64	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	17	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	718001582	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1399107376	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	924225493	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1999217429	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	17	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	18	</priority>
							<minPathToEnd>	18	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1318188241	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1348464035	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	23	</priority>
											<minPathToEnd>	23	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	354573249	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1240109454	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	23	</priority>
											<minPathToEnd>	23	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	607193880	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1190799243	</nodeID>
					<startStep>	17	</startStep>
					<endStep>	17	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp67	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	17	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	380108130	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1362770708	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1718744074	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1174194101	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	17	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1453023224	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	11	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	23	</priority>
									<minPathToEnd>	23	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1924775731	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	23	</priority>
											<minPathToEnd>	23	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1850039958	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	12052509	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	12052509	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	703055945	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	22	</priority>
					<minPathToEnd>	22	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1924775731	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	806241821	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	22	</priority>
							<minPathToEnd>	22	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	806241821	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2031956624	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1850039958	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1810024974	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1810024974	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1983878263	</nodeID>
					<startStep>	17	</startStep>
					<endStep>	17	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	18	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1362770708	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1210862919	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	1210862919	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1418040661	</nodeID>
									<startStep>	17	</startStep>
									<endStep>	17	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1718744074	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	235875021	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	235875021	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	96665585	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	22	</priority>
					<minPathToEnd>	22	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1240109454	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1160849963	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	22	</priority>
							<minPathToEnd>	22	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1160849963	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	516395146	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	607193880	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1071801295	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1071801295	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	671534029	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	22	</priority>
					<minPathToEnd>	22	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1348464035	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1445860418	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	22	</priority>
							<minPathToEnd>	22	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1445860418	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1798579521	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	354573249	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	746194275	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	746194275	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2130165092	</nodeID>
					<startStep>	17	</startStep>
					<endStep>	17	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	18	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1399107376	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	984822107	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	984822107	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1248684920	</nodeID>
									<startStep>	17	</startStep>
									<endStep>	17	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	924225493	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1437251956	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	1437251956	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	997563036	</nodeID>
					<startStep>	18	</startStep>
					<endStep>	18	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp76	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	18	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	625916226	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	637113923	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2130165092	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	620239919	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	18	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	17	</priority>
							<minPathToEnd>	17	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	486696095	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	136057242	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	22	</priority>
											<minPathToEnd>	22	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	671534029	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1791465886	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	22	</priority>
											<minPathToEnd>	22	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	96665585	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1446415062	</nodeID>
					<startStep>	18	</startStep>
					<endStep>	18	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp79	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	18	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1190799243	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	383062994	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1983878263	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2131250099	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	18	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	2040665580	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	12	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	22	</priority>
									<minPathToEnd>	22	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	5076823	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	22	</priority>
											<minPathToEnd>	22	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	703055945	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1574301928	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1574301928	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	146489209	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	21	</priority>
					<minPathToEnd>	21	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	5076823	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1027876201	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	21	</priority>
							<minPathToEnd>	21	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1027876201	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1156853739	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	703055945	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2071335082	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2071335082	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	71321657	</nodeID>
					<startStep>	18	</startStep>
					<endStep>	18	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	383062994	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	407214173	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	407214173	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	18222622	</nodeID>
									<startStep>	18	</startStep>
									<endStep>	18	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1983878263	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1324930080	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1324930080	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	841918817	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	21	</priority>
					<minPathToEnd>	21	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1791465886	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	359807236	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	21	</priority>
							<minPathToEnd>	21	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	359807236	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2113749147	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	96665585	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2107424955	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2107424955	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1043428714	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	21	</priority>
					<minPathToEnd>	21	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	136057242	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	554934796	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	21	</priority>
							<minPathToEnd>	21	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	554934796	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	267637451	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	671534029	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1351882139	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1351882139	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	706124913	</nodeID>
					<startStep>	18	</startStep>
					<endStep>	18	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	637113923	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	846779469	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	846779469	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	448406814	</nodeID>
									<startStep>	18	</startStep>
									<endStep>	18	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2130165092	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	853205575	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	853205575	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1077788006	</nodeID>
					<startStep>	19	</startStep>
					<endStep>	19	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp88	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	997563036	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	358454397	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	706124913	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	851420544	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	19	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1141543047	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	295088631	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	21	</priority>
											<minPathToEnd>	21	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1043428714	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1014880294	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	21	</priority>
											<minPathToEnd>	21	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	841918817	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1777976784	</nodeID>
					<startStep>	19	</startStep>
					<endStep>	19	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp91	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1446415062	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	220860683	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	71321657	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1153757165	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	19	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1566823392	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	13	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	21	</priority>
									<minPathToEnd>	21	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1156269830	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	21	</priority>
											<minPathToEnd>	21	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	146489209	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	847511107	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	847511107	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2007628445	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	20	</priority>
					<minPathToEnd>	20	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1156269830	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	948213451	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	20	</priority>
							<minPathToEnd>	20	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	948213451	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	147326570	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	146489209	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	69016999	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	69016999	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	327532813	</nodeID>
					<startStep>	19	</startStep>
					<endStep>	19	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	20	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	220860683	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	843400830	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	20	</fastestStepForAlap>
							<componentID>	843400830	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1645679610	</nodeID>
									<startStep>	19	</startStep>
									<endStep>	19	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	20	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	71321657	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1495315557	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	20	</fastestStepForAlap>
									<componentID>	1495315557	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1914929305	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	20	</priority>
					<minPathToEnd>	20	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1014880294	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2026895193	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	20	</priority>
							<minPathToEnd>	20	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	2026895193	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	494416390	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	841918817	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1042036487	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1042036487	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	778095724	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	20	</priority>
					<minPathToEnd>	20	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	295088631	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1426906685	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	20	</priority>
							<minPathToEnd>	20	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1426906685	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1070768746	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1043428714	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	497352162	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	497352162	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	991432610	</nodeID>
					<startStep>	19	</startStep>
					<endStep>	19	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	20	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	358454397	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	682259197	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	20	</fastestStepForAlap>
							<componentID>	682259197	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1315132646	</nodeID>
									<startStep>	19	</startStep>
									<endStep>	19	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	20	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	706124913	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1532686398	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	20	</fastestStepForAlap>
									<componentID>	1532686398	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	793945421	</nodeID>
					<startStep>	20	</startStep>
					<endStep>	20	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp100	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	20	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1077788006	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1524791936	</nodeID>
							<startStep>	20	</startStep>
							<endStep>	20	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	20	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	991432610	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1255708701	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	20	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1374338638	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	175381734	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	778095724	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1293239654	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1914929305	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	796873491	</nodeID>
					<startStep>	20	</startStep>
					<endStep>	20	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp103	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	20	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1777976784	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1344740545	</nodeID>
							<startStep>	20	</startStep>
							<endStep>	20	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	20	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	327532813	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	936438787	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	20	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1966527893	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	14	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	20	</priority>
									<minPathToEnd>	20	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1660970321	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2007628445	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	788257694	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	788257694	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	420444715	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	19	</priority>
					<minPathToEnd>	19	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1660970321	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1193126375	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	19	</priority>
							<minPathToEnd>	19	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1193126375	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1820172586	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2007628445	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	736101387	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	736101387	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2720942	</nodeID>
					<startStep>	20	</startStep>
					<endStep>	20	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	21	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1344740545	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	633715607	</nodeID>
							<startStep>	20	</startStep>
							<endStep>	20	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	21	</fastestStepForAlap>
							<componentID>	633715607	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1486801376	</nodeID>
									<startStep>	20	</startStep>
									<endStep>	20	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	21	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	327532813	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	551009940	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	21	</fastestStepForAlap>
									<componentID>	551009940	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	874575716	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	19	</priority>
					<minPathToEnd>	19	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1293239654	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1615978744	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	19	</priority>
							<minPathToEnd>	19	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1615978744	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	529066799	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1914929305	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1443392213	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1443392213	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1117647379	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	19	</priority>
					<minPathToEnd>	19	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	175381734	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	260038544	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	19	</priority>
							<minPathToEnd>	19	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	260038544	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	338587363	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	778095724	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1953629038	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1953629038	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1765762683	</nodeID>
					<startStep>	20	</startStep>
					<endStep>	20	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	21	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1524791936	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1096895288	</nodeID>
							<startStep>	20	</startStep>
							<endStep>	20	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	21	</fastestStepForAlap>
							<componentID>	1096895288	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1519479568	</nodeID>
									<startStep>	20	</startStep>
									<endStep>	20	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	21	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	991432610	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	17569252	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	21	</fastestStepForAlap>
									<componentID>	17569252	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1081158725	</nodeID>
					<startStep>	21	</startStep>
					<endStep>	21	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp112	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	21	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	793945421	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1175553808	</nodeID>
							<startStep>	21	</startStep>
							<endStep>	21	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	21	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1765762683	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	683298656	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	21	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1605450883	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1828449673	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1117647379	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	262665541	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	874575716	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1540853002	</nodeID>
					<startStep>	21	</startStep>
					<endStep>	21	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp115	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	21	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	796873491	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	611105441	</nodeID>
							<startStep>	21	</startStep>
							<endStep>	21	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	21	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2720942	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1582346933	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	21	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	67418483	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	15	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1378561812	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	420444715	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	287306801	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	287306801	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1222165951	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	18	</priority>
					<minPathToEnd>	18	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1378561812	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	262054902	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	18	</priority>
							<minPathToEnd>	18	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	262054902	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2015261564	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	420444715	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	389025664	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	389025664	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1414113380	</nodeID>
					<startStep>	21	</startStep>
					<endStep>	21	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	22	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	611105441	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	802056311	</nodeID>
							<startStep>	21	</startStep>
							<endStep>	21	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	22	</fastestStepForAlap>
							<componentID>	802056311	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	405566758	</nodeID>
									<startStep>	21	</startStep>
									<endStep>	21	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	22	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2720942	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	247406128	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	22	</fastestStepForAlap>
									<componentID>	247406128	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	626452704	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	18	</priority>
					<minPathToEnd>	18	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	262665541	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1825758534	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	18	</priority>
							<minPathToEnd>	18	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1825758534	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	129848955	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	874575716	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	528001333	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	528001333	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	715974327	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	18	</priority>
					<minPathToEnd>	18	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1828449673	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1029639748	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	18	</priority>
							<minPathToEnd>	18	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1029639748	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	732017110	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1117647379	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	77754107	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	77754107	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1143218973	</nodeID>
					<startStep>	21	</startStep>
					<endStep>	21	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	22	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1175553808	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	545089502	</nodeID>
							<startStep>	21	</startStep>
							<endStep>	21	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	22	</fastestStepForAlap>
							<componentID>	545089502	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	154022012	</nodeID>
									<startStep>	21	</startStep>
									<endStep>	21	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	22	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1765762683	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	930161049	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	22	</fastestStepForAlap>
									<componentID>	930161049	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1683284030	</nodeID>
					<startStep>	22	</startStep>
					<endStep>	22	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp124	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	22	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1081158725	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	5126632	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	22	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	22	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1143218973	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	263958144	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	22	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1790795153	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	910823766	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	715974327	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	951599346	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	626452704	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1219489013	</nodeID>
					<startStep>	22	</startStep>
					<endStep>	22	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp127	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	22	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1540853002	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	367914523	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	22	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	22	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1414113380	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	933968348	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	22	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1248048913	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	16	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1485300542	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1222165951	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1096296666	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	1096296666	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	48374202	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	17	</priority>
					<minPathToEnd>	17	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1485300542	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1276394448	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	17	</priority>
							<minPathToEnd>	17	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1276394448	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1147337653	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1222165951	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1048267558	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1048267558	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	277007318	</nodeID>
					<startStep>	22	</startStep>
					<endStep>	22	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	23	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	367914523	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2064930577	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	22	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	23	</fastestStepForAlap>
							<componentID>	2064930577	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1952472119	</nodeID>
									<startStep>	22	</startStep>
									<endStep>	22	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	23	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1414113380	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1648777873	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	23	</fastestStepForAlap>
									<componentID>	1648777873	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2028214270	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	17	</priority>
					<minPathToEnd>	17	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	951599346	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1189307059	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	17	</priority>
							<minPathToEnd>	17	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1189307059	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2053437984	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	626452704	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2069989798	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	2069989798	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1083453586	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	17	</priority>
					<minPathToEnd>	17	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	910823766	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1090576989	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	17	</priority>
							<minPathToEnd>	17	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1090576989	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	554526978	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	715974327	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2003374913	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	2003374913	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	326061478	</nodeID>
					<startStep>	22	</startStep>
					<endStep>	22	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	23	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	5126632	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1884477249	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	22	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	23	</fastestStepForAlap>
							<componentID>	1884477249	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1320297987	</nodeID>
									<startStep>	22	</startStep>
									<endStep>	22	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	23	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1143218973	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	299743058	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	23	</fastestStepForAlap>
									<componentID>	299743058	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1932423591	</nodeID>
					<startStep>	23	</startStep>
					<endStep>	23	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp136	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	23	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1683284030	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1848100356	</nodeID>
							<startStep>	23	</startStep>
							<endStep>	23	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	23	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	326061478	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1966696731	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	23	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	203663293	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	2027515780	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	11	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1083453586	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	187203864	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	11	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2028214270	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	271799393	</nodeID>
					<startStep>	23	</startStep>
					<endStep>	23	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp139	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	23	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1219489013	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	434680982	</nodeID>
							<startStep>	23	</startStep>
							<endStep>	23	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	23	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	277007318	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2091381027	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	23	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1976070340	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	17	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	979603525	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	11	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	48374202	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1586806773	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	1586806773	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2009505365	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	979603525	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	281353186	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	281353186	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2091490055	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	48374202	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1661020289	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1661020289	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1628069870	</nodeID>
					<startStep>	23	</startStep>
					<endStep>	23	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	24	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	434680982	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1881158663	</nodeID>
							<startStep>	23	</startStep>
							<endStep>	23	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	24	</fastestStepForAlap>
							<componentID>	1881158663	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1379397907	</nodeID>
									<startStep>	23	</startStep>
									<endStep>	23	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	24	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	277007318	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1454653584	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	24	</fastestStepForAlap>
									<componentID>	1454653584	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1408948840	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	187203864	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2048462058	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	2048462058	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	43980102	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2028214270	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	439199746	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	439199746	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	728836283	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2027515780	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	304685893	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	304685893	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1254789203	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1083453586	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	952721281	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	952721281	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	748497735	</nodeID>
					<startStep>	23	</startStep>
					<endStep>	23	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	24	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1848100356	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	42228019	</nodeID>
							<startStep>	23	</startStep>
							<endStep>	23	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	24	</fastestStepForAlap>
							<componentID>	42228019	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1056711823	</nodeID>
									<startStep>	23	</startStep>
									<endStep>	23	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	24	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	326061478	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	465848471	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	24	</fastestStepForAlap>
									<componentID>	465848471	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1937358782	</nodeID>
					<startStep>	24	</startStep>
					<endStep>	24	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp148	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	24	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1932423591	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1041993260	</nodeID>
							<startStep>	24	</startStep>
							<endStep>	24	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	24	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	748497735	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	51579535	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	24	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1461335004	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	17	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	2034425136	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	728836283	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	348633218	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1408948840	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1143105910	</nodeID>
					<startStep>	24	</startStep>
					<endStep>	24	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp151	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	24	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	271799393	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	792323308	</nodeID>
							<startStep>	24	</startStep>
							<endStep>	24	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	24	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1628069870	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	31742509	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	24	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	920404307	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	18	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	910478408	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2009505365	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1589618381	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1589618381	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2019560787	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	910478408	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1779106274	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1779106274	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2024329937	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2009505365	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	329831738	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	329831738	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	826727659	</nodeID>
					<startStep>	24	</startStep>
					<endStep>	24	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	25	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	792323308	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	592568723	</nodeID>
							<startStep>	24	</startStep>
							<endStep>	24	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	25	</fastestStepForAlap>
							<componentID>	592568723	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1420856322	</nodeID>
									<startStep>	24	</startStep>
									<endStep>	24	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	25	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1628069870	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	314049214	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	25	</fastestStepForAlap>
									<componentID>	314049214	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1857819019	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	348633218	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2099508600	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	2099508600	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1137236343	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1408948840	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	926758501	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	926758501	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	331234616	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2034425136	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	782578088	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	782578088	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1600070788	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	728836283	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1599506182	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1599506182	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	700107728	</nodeID>
					<startStep>	24	</startStep>
					<endStep>	24	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	25	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1041993260	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	647682583	</nodeID>
							<startStep>	24	</startStep>
							<endStep>	24	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	25	</fastestStepForAlap>
							<componentID>	647682583	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	6565838	</nodeID>
									<startStep>	24	</startStep>
									<endStep>	24	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	25	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	748497735	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	830373269	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	25	</fastestStepForAlap>
									<componentID>	830373269	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1734793877	</nodeID>
					<startStep>	25	</startStep>
					<endStep>	25	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp160	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	25	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1937358782	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	295215420	</nodeID>
							<startStep>	25	</startStep>
							<endStep>	25	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	25	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	700107728	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	998339370	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	25	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	800057579	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	18	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1172616386	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	331234616	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	706170983	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1857819019	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1621077959	</nodeID>
					<startStep>	25	</startStep>
					<endStep>	25	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp163	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	25	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1143105910	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	332227424	</nodeID>
							<startStep>	25	</startStep>
							<endStep>	25	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	25	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	826727659	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	288832968	</nodeID>
							<startStep>	20	</startStep>
							<endStep>	25	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	20	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1102650956	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	19	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	1618227529	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2019560787	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1817174295	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	20	</fastestStepForAlap>
									<componentID>	1817174295	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1883432078	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1618227529	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	933978166	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	933978166	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1413060039	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2019560787	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	278423300	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	278423300	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	93536287	</nodeID>
					<startStep>	25	</startStep>
					<endStep>	25	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	26	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	332227424	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	106346005	</nodeID>
							<startStep>	25	</startStep>
							<endStep>	25	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	26	</fastestStepForAlap>
							<componentID>	106346005	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	650911731	</nodeID>
									<startStep>	25	</startStep>
									<endStep>	25	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	26	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	826727659	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	591765099	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	26	</fastestStepForAlap>
									<componentID>	591765099	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	799249636	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	706170983	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	478420267	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	478420267	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	630653101	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1857819019	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1554870562	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1554870562	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2128518838	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1172616386	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1233518540	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1233518540	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2086457289	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	331234616	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	827184360	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	827184360	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1825891489	</nodeID>
					<startStep>	25	</startStep>
					<endStep>	25	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	26	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	295215420	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	216939993	</nodeID>
							<startStep>	25	</startStep>
							<endStep>	25	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	26	</fastestStepForAlap>
							<componentID>	216939993	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1830713392	</nodeID>
									<startStep>	25	</startStep>
									<endStep>	25	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	26	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	700107728	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1801768775	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	26	</fastestStepForAlap>
									<componentID>	1801768775	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	660895078	</nodeID>
					<startStep>	26	</startStep>
					<endStep>	26	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp172	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	26	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	1734793877	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	878153662	</nodeID>
							<startStep>	26	</startStep>
							<endStep>	26	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	26	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1825891489	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1620975050	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	26	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	750119508	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	19	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1529563066	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2128518838	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1987195672	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	799249636	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1131981160	</nodeID>
					<startStep>	26	</startStep>
					<endStep>	26	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp175	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	26	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1621077959	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	649727347	</nodeID>
							<startStep>	26	</startStep>
							<endStep>	26	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	26	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	93536287	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	13176034	</nodeID>
							<startStep>	21	</startStep>
							<endStep>	26	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	21	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	258787797	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	20	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	792119004	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1883432078	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	892972475	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	21	</fastestStepForAlap>
									<componentID>	892972475	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1572662089	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	792119004	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	503002547	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	503002547	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1468172837	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1883432078	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	993767429	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	993767429	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1268856484	</nodeID>
					<startStep>	26	</startStep>
					<endStep>	26	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	649727347	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1158311878	</nodeID>
							<startStep>	26	</startStep>
							<endStep>	26	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	1158311878	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	808473491	</nodeID>
									<startStep>	26	</startStep>
									<endStep>	26	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	93536287	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	884928668	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	884928668	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1671867601	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1987195672	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1402732659	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1402732659	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	652323047	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	799249636	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	689432994	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	689432994	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1626054593	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1529563066	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	222652829	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	222652829	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1209583929	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2128518838	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1396892201	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1396892201	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1275993203	</nodeID>
					<startStep>	26	</startStep>
					<endStep>	26	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	878153662	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	846063879	</nodeID>
							<startStep>	26	</startStep>
							<endStep>	26	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	846063879	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1306387566	</nodeID>
									<startStep>	26	</startStep>
									<endStep>	26	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1825891489	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	583014834	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	583014834	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1909917424	</nodeID>
					<startStep>	27	</startStep>
					<endStep>	27	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp184	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	1391232536	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>	660895078	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1544073459	</nodeID>
							<startStep>	27	</startStep>
							<endStep>	27	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1275993203	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1050235065	</nodeID>
							<startStep>	20	</startStep>
							<endStep>	27	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	20	</fastestStepForAlap>
							<componentID>	1699393883	</componentID>
							<castType>	double	</castType>
							<ipcore>	FixedToFloat_inst_1	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1132642762	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	20	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1241777914	</componentID>
									<op>	*	</op>
									<ipcore>	MultInt_inst_0	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1031853926	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	15	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	20190542	</componentID>
											<variableName>	copy3_i	</variableName>
											<type>	int	</type>
											<variableID>	7	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1626054593	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1438484757	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	15	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	1010828158	</componentID>
											<variableName>	copy2_i	</variableName>
											<type>	int	</type>
											<variableID>	6	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1671867601	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	242412973	</nodeID>
					<startStep>	27	</startStep>
					<endStep>	27	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp187	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	162619624	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	1	</variableID>
					<dependence>	1131981160	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	458358852	</nodeID>
							<startStep>	27	</startStep>
							<endStep>	27	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	978291752	</componentID>
							<variableName>	copy1_i	</variableName>
							<type>	int	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1268856484	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	613383775	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	27	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	22	</fastestStepForAlap>
							<componentID>	1395077001	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Cast>
									<nodeID>	1219600825	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	21	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	180486481	</componentID>
									<castType>	double	</castType>
									<ipcore>	FixedToFloat_inst_0	</ipcore>
									<srcNode>
										<VariableAccess>
											<nodeID>	99655160	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp21	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	1136489346	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	4	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1572662089	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2014513107	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp10	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	22	</fastestStepForAlap>
									<componentID>	2014513107	</componentID>
									<type>	double	</type>
									<value>	0.5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h3fe0000000000000&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	694610747	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	1136489346	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	99655160	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	601719737	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	601719737	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	603126036	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_4	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	1136489346	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1572662089	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	616473212	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	616473212	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1604160956	</nodeID>
					<startStep>	27	</startStep>
					<endStep>	27	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	978291752	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	5	</variableID>
					<isRead>	false	</isRead>
					<dependence>	458358852	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1623483054	</nodeID>
							<startStep>	27	</startStep>
							<endStep>	27	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp12	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	1623483054	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2099953443	</nodeID>
									<startStep>	27	</startStep>
									<endStep>	27	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_5	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	978291752	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1268856484	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	23778056	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	23778056	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	205828850	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	1010828158	</componentID>
					<variableName>	copy2_i	</variableName>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1438484757	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1916810280	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	1916810280	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1428187313	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy2_i_6	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	1010828158	</componentID>
									<variableName>	copy2_i	</variableName>
									<type>	int	</type>
									<variableID>	6	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1671867601	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1119447072	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	1119447072	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy2_i_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	442707737	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	20190542	</componentID>
					<variableName>	copy3_i	</variableName>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1031853926	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1705582551	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	1705582551	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1114214501	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy3_i_7	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	20190542	</componentID>
									<variableName>	copy3_i	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1626054593	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	545716467	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	545716467	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy3_i_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2101488179	</nodeID>
					<startStep>	27	</startStep>
					<endStep>	27	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	27	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1544073459	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	48282244	</nodeID>
							<startStep>	27	</startStep>
							<endStep>	27	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	27	</fastestStepForAlap>
							<componentID>	48282244	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1878339989	</nodeID>
									<startStep>	27	</startStep>
									<endStep>	27	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1275993203	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1250584223	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	27	</fastestStepForAlap>
									<componentID>	1250584223	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1146582772	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1245884473	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1245884473	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>copy1_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1614779461	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	1372143643	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1938806415	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	1002620706	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	11	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1889511380	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp196	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1889511380	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	29591824	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1281063511	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp197	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1281063511	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp197&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	14	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	76	</stepNum>
				<minCriticalPath>	76	</minCriticalPath>
				<exprInStage>	<!--result[i]&nbsp;=&nbsp;a[i]&nbsp;/&nbsp;b[i]<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	163384555	</nodeID>
					<startStep>	60	</startStep>
					<endStep>	60	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp199	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	60	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2107659621	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	60	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1143653756	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	60	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp200	</destSignalName>
							<priority>	74	</priority>
							<minPathToEnd>	74	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	692492882	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1513984681	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	76	</priority>
									<minPathToEnd>	76	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	6800264	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	76	</priority>
											<minPathToEnd>	76	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	475403757	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	76	</priority>
									<minPathToEnd>	76	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1471777059	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	76	</priority>
											<minPathToEnd>	76	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1440384467	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	75	</priority>
					<minPathToEnd>	75	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1471777059	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2106067885	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	75	</priority>
							<minPathToEnd>	75	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	2106067885	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1857473341	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	75	</priority>
									<minPathToEnd>	75	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	584665748	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	75	</priority>
									<minPathToEnd>	75	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	584665748	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1739541611	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	75	</priority>
					<minPathToEnd>	75	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	6800264	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	633485819	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	75	</priority>
							<minPathToEnd>	75	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	633485819	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1919721754	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	75	</priority>
									<minPathToEnd>	75	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	969206950	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	75	</priority>
									<minPathToEnd>	75	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	969206950	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	797746155	</nodeID>
					<startStep>	60	</startStep>
					<endStep>	60	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	61	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2107659621	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	979218864	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	61	</fastestStepForAlap>
							<componentID>	979218864	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1564260287	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	61	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1027837035	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	61	</fastestStepForAlap>
									<componentID>	1027837035	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	498590777	</nodeID>
					<startStep>	61	</startStep>
					<endStep>	61	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp206	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	61	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	163384555	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	333998445	</nodeID>
							<startStep>	61	</startStep>
							<endStep>	61	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	61	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	797746155	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2137095504	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	61	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp207	</destSignalName>
							<priority>	73	</priority>
							<minPathToEnd>	73	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1500139653	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1389132191	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	75	</priority>
									<minPathToEnd>	75	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1850007600	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	75	</priority>
											<minPathToEnd>	75	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1739541611	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1809491934	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	75	</priority>
									<minPathToEnd>	75	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1615009571	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	75	</priority>
											<minPathToEnd>	75	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1440384467	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1420045364	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	74	</priority>
					<minPathToEnd>	74	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1615009571	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1716663637	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	74	</priority>
							<minPathToEnd>	74	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1716663637	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	522949614	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	74	</priority>
									<minPathToEnd>	74	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1440384467	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1711078974	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	74	</priority>
									<minPathToEnd>	74	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1711078974	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1150799041	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	74	</priority>
					<minPathToEnd>	74	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1850007600	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1241757205	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	74	</priority>
							<minPathToEnd>	74	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1241757205	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	967262889	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	74	</priority>
									<minPathToEnd>	74	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1739541611	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	336167633	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	74	</priority>
									<minPathToEnd>	74	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	336167633	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2087416221	</nodeID>
					<startStep>	61	</startStep>
					<endStep>	61	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	62	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	333998445	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1911568955	</nodeID>
							<startStep>	61	</startStep>
							<endStep>	61	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	62	</fastestStepForAlap>
							<componentID>	1911568955	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1384067565	</nodeID>
									<startStep>	61	</startStep>
									<endStep>	61	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	62	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	797746155	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	480700651	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	62	</fastestStepForAlap>
									<componentID>	480700651	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	302361343	</nodeID>
					<startStep>	62	</startStep>
					<endStep>	62	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp213	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	62	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	498590777	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	840782999	</nodeID>
							<startStep>	62	</startStep>
							<endStep>	62	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	62	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2087416221	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	597466933	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	62	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp214	</destSignalName>
							<priority>	72	</priority>
							<minPathToEnd>	72	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	2140693206	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_2	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1837175051	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	74	</priority>
									<minPathToEnd>	74	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	881205591	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	74	</priority>
											<minPathToEnd>	74	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1150799041	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1375138225	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	74	</priority>
									<minPathToEnd>	74	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	729138561	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	74	</priority>
											<minPathToEnd>	74	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1420045364	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1090104945	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	73	</priority>
					<minPathToEnd>	73	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	729138561	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1210818058	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	73	</priority>
							<minPathToEnd>	73	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1210818058	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	664061834	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	73	</priority>
									<minPathToEnd>	73	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1420045364	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	414730579	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	73	</priority>
									<minPathToEnd>	73	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	414730579	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1792406738	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	73	</priority>
					<minPathToEnd>	73	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	881205591	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	79445450	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	73	</priority>
							<minPathToEnd>	73	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	79445450	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1652333363	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	73	</priority>
									<minPathToEnd>	73	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1150799041	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1655792584	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	73	</priority>
									<minPathToEnd>	73	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1655792584	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1812861462	</nodeID>
					<startStep>	62	</startStep>
					<endStep>	62	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	63	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	840782999	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	264608198	</nodeID>
							<startStep>	62	</startStep>
							<endStep>	62	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	63	</fastestStepForAlap>
							<componentID>	264608198	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1978834496	</nodeID>
									<startStep>	62	</startStep>
									<endStep>	62	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	63	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2087416221	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	192133183	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	63	</fastestStepForAlap>
									<componentID>	192133183	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1514485240	</nodeID>
					<startStep>	63	</startStep>
					<endStep>	63	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp220	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	63	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	302361343	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1977244436	</nodeID>
							<startStep>	63	</startStep>
							<endStep>	63	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	63	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1812861462	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1385282174	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	63	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp221	</destSignalName>
							<priority>	71	</priority>
							<minPathToEnd>	71	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1567281291	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_3	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	262243735	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	73	</priority>
									<minPathToEnd>	73	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	894010501	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	73	</priority>
											<minPathToEnd>	73	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1792406738	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1838895895	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	73	</priority>
									<minPathToEnd>	73	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1886143288	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	73	</priority>
											<minPathToEnd>	73	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1090104945	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1404128049	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	72	</priority>
					<minPathToEnd>	72	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1886143288	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	482322660	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	72	</priority>
							<minPathToEnd>	72	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	482322660	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1793662842	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	72	</priority>
									<minPathToEnd>	72	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1090104945	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1863432555	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	72	</priority>
									<minPathToEnd>	72	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1863432555	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1956927684	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	72	</priority>
					<minPathToEnd>	72	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	894010501	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1371531183	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	72	</priority>
							<minPathToEnd>	72	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1371531183	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	235125783	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	72	</priority>
									<minPathToEnd>	72	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1792406738	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	389124401	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	72	</priority>
									<minPathToEnd>	72	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	389124401	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	926102492	</nodeID>
					<startStep>	63	</startStep>
					<endStep>	63	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	64	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1977244436	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	43109588	</nodeID>
							<startStep>	63	</startStep>
							<endStep>	63	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	64	</fastestStepForAlap>
							<componentID>	43109588	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	840856477	</nodeID>
									<startStep>	63	</startStep>
									<endStep>	63	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	64	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1812861462	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1832411679	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	64	</fastestStepForAlap>
									<componentID>	1832411679	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	280107326	</nodeID>
					<startStep>	64	</startStep>
					<endStep>	64	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp227	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	64	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	1514485240	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	479673858	</nodeID>
							<startStep>	64	</startStep>
							<endStep>	64	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	64	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	926102492	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	224920568	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	64	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp200	</destSignalName>
							<priority>	70	</priority>
							<minPathToEnd>	70	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	692492882	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	668767656	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	72	</priority>
									<minPathToEnd>	72	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	48585994	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	72	</priority>
											<minPathToEnd>	72	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1956927684	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	541015298	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	72	</priority>
									<minPathToEnd>	72	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	398352088	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	72	</priority>
											<minPathToEnd>	72	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1404128049	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1397015317	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	71	</priority>
					<minPathToEnd>	71	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	398352088	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1197720168	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	71	</priority>
							<minPathToEnd>	71	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1197720168	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1718640245	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	71	</priority>
									<minPathToEnd>	71	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1404128049	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1531545565	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	71	</priority>
									<minPathToEnd>	71	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1531545565	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	947318013	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	71	</priority>
					<minPathToEnd>	71	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	48585994	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	130085633	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	71	</priority>
							<minPathToEnd>	71	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	130085633	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	210881185	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	71	</priority>
									<minPathToEnd>	71	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1956927684	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	932058745	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	71	</priority>
									<minPathToEnd>	71	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	932058745	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1365605997	</nodeID>
					<startStep>	64	</startStep>
					<endStep>	64	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	65	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	479673858	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1582256090	</nodeID>
							<startStep>	64	</startStep>
							<endStep>	64	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	65	</fastestStepForAlap>
							<componentID>	1582256090	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	688103829	</nodeID>
									<startStep>	64	</startStep>
									<endStep>	64	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	65	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	926102492	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	761614908	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	65	</fastestStepForAlap>
									<componentID>	761614908	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1459222636	</nodeID>
					<startStep>	65	</startStep>
					<endStep>	65	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp234	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	65	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	280107326	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	891594512	</nodeID>
							<startStep>	65	</startStep>
							<endStep>	65	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	65	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1365605997	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2035558065	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	65	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp207	</destSignalName>
							<priority>	69	</priority>
							<minPathToEnd>	69	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1500139653	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	62418098	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	71	</priority>
									<minPathToEnd>	71	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1088953350	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	71	</priority>
											<minPathToEnd>	71	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	947318013	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1183313716	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	71	</priority>
									<minPathToEnd>	71	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	107569945	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	71	</priority>
											<minPathToEnd>	71	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1397015317	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1894318488	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	70	</priority>
					<minPathToEnd>	70	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	107569945	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1365761041	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	70	</priority>
							<minPathToEnd>	70	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1365761041	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2040596951	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	70	</priority>
									<minPathToEnd>	70	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1397015317	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	999112867	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	70	</priority>
									<minPathToEnd>	70	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	999112867	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	915319776	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	70	</priority>
					<minPathToEnd>	70	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1088953350	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1354111771	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	70	</priority>
							<minPathToEnd>	70	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1354111771	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1672327938	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	70	</priority>
									<minPathToEnd>	70	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	947318013	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	549682030	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	70	</priority>
									<minPathToEnd>	70	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	549682030	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	31228816	</nodeID>
					<startStep>	65	</startStep>
					<endStep>	65	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	66	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	891594512	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	876700644	</nodeID>
							<startStep>	65	</startStep>
							<endStep>	65	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	66	</fastestStepForAlap>
							<componentID>	876700644	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	822421641	</nodeID>
									<startStep>	65	</startStep>
									<endStep>	65	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	66	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1365605997	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1235768195	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	66	</fastestStepForAlap>
									<componentID>	1235768195	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1241703228	</nodeID>
					<startStep>	66	</startStep>
					<endStep>	66	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp241	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	66	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	1459222636	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	60071450	</nodeID>
							<startStep>	66	</startStep>
							<endStep>	66	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	66	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	31228816	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	303546060	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	66	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp214	</destSignalName>
							<priority>	68	</priority>
							<minPathToEnd>	68	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	2140693206	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_2	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1424968795	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	70	</priority>
									<minPathToEnd>	70	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	712906221	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	70	</priority>
											<minPathToEnd>	70	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	915319776	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1003589734	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	70	</priority>
									<minPathToEnd>	70	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	996095800	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	70	</priority>
											<minPathToEnd>	70	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1894318488	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1747082235	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	69	</priority>
					<minPathToEnd>	69	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	996095800	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	667218214	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	69	</priority>
							<minPathToEnd>	69	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	667218214	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1924401711	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	69	</priority>
									<minPathToEnd>	69	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1894318488	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	168349310	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	69	</priority>
									<minPathToEnd>	69	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	168349310	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1210890071	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	69	</priority>
					<minPathToEnd>	69	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	712906221	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1874384325	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	69	</priority>
							<minPathToEnd>	69	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1874384325	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1339732432	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	69	</priority>
									<minPathToEnd>	69	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	915319776	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	516945829	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	69	</priority>
									<minPathToEnd>	69	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	516945829	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1737195888	</nodeID>
					<startStep>	66	</startStep>
					<endStep>	66	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	67	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	60071450	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2011108651	</nodeID>
							<startStep>	66	</startStep>
							<endStep>	66	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	67	</fastestStepForAlap>
							<componentID>	2011108651	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1457977224	</nodeID>
									<startStep>	66	</startStep>
									<endStep>	66	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	67	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	31228816	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1434791498	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	67	</fastestStepForAlap>
									<componentID>	1434791498	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	446834723	</nodeID>
					<startStep>	67	</startStep>
					<endStep>	67	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp248	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	67	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	1241703228	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	200875902	</nodeID>
							<startStep>	67	</startStep>
							<endStep>	67	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	67	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1737195888	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	276991830	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	67	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp221	</destSignalName>
							<priority>	67	</priority>
							<minPathToEnd>	67	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1567281291	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_3	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1804623761	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	69	</priority>
									<minPathToEnd>	69	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1400004546	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	69	</priority>
											<minPathToEnd>	69	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1210890071	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	2045568090	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	69	</priority>
									<minPathToEnd>	69	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	797183807	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	69	</priority>
											<minPathToEnd>	69	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1747082235	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	117770616	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	68	</priority>
					<minPathToEnd>	68	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	797183807	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1538304225	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	68	</priority>
							<minPathToEnd>	68	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1538304225	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	723483342	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	68	</priority>
									<minPathToEnd>	68	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1747082235	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	532119680	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	68	</priority>
									<minPathToEnd>	68	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	532119680	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1213555652	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	68	</priority>
					<minPathToEnd>	68	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1400004546	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1577647605	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	68	</priority>
							<minPathToEnd>	68	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1577647605	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	542707726	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	68	</priority>
									<minPathToEnd>	68	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1210890071	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	925702073	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	68	</priority>
									<minPathToEnd>	68	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	925702073	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1903202043	</nodeID>
					<startStep>	67	</startStep>
					<endStep>	67	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	68	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	200875902	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	347814636	</nodeID>
							<startStep>	67	</startStep>
							<endStep>	67	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	68	</fastestStepForAlap>
							<componentID>	347814636	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	270100118	</nodeID>
									<startStep>	67	</startStep>
									<endStep>	67	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	68	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1737195888	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1939737115	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	68	</fastestStepForAlap>
									<componentID>	1939737115	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	212446698	</nodeID>
					<startStep>	68	</startStep>
					<endStep>	68	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp255	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	68	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	446834723	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1473831972	</nodeID>
							<startStep>	68	</startStep>
							<endStep>	68	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	68	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1903202043	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1617568906	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	68	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp200	</destSignalName>
							<priority>	66	</priority>
							<minPathToEnd>	66	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	692492882	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1485115769	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	10	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	68	</priority>
									<minPathToEnd>	68	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	138300502	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	68	</priority>
											<minPathToEnd>	68	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1213555652	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	839231060	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	10	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	68	</priority>
									<minPathToEnd>	68	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	283831924	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	68	</priority>
											<minPathToEnd>	68	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	117770616	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	801966681	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	67	</priority>
					<minPathToEnd>	67	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	283831924	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1046638995	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	67	</priority>
							<minPathToEnd>	67	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1046638995	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	823036388	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	67	</priority>
									<minPathToEnd>	67	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	117770616	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	830402789	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	67	</priority>
									<minPathToEnd>	67	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	830402789	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	83452870	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	67	</priority>
					<minPathToEnd>	67	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	138300502	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	285564599	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	67	</priority>
							<minPathToEnd>	67	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	285564599	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2005747995	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	67	</priority>
									<minPathToEnd>	67	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1213555652	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1555745006	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	67	</priority>
									<minPathToEnd>	67	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1555745006	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1792913617	</nodeID>
					<startStep>	68	</startStep>
					<endStep>	68	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	69	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1473831972	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	8626215	</nodeID>
							<startStep>	68	</startStep>
							<endStep>	68	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	69	</fastestStepForAlap>
							<componentID>	8626215	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1099391156	</nodeID>
									<startStep>	68	</startStep>
									<endStep>	68	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	69	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1903202043	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	517860104	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	69	</fastestStepForAlap>
									<componentID>	517860104	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	2071030284	</nodeID>
					<startStep>	69	</startStep>
					<endStep>	69	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp262	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	69	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	212446698	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1391032612	</nodeID>
							<startStep>	69	</startStep>
							<endStep>	69	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	69	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1792913617	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1578128642	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	69	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp207	</destSignalName>
							<priority>	65	</priority>
							<minPathToEnd>	65	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1500139653	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	37561997	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	11	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	67	</priority>
									<minPathToEnd>	67	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	2091775008	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	67	</priority>
											<minPathToEnd>	67	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	83452870	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	7774419	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	11	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	67	</priority>
									<minPathToEnd>	67	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1815641313	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	67	</priority>
											<minPathToEnd>	67	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	801966681	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1888407368	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	66	</priority>
					<minPathToEnd>	66	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1815641313	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	801814963	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	66	</priority>
							<minPathToEnd>	66	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	801814963	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	644198216	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	66	</priority>
									<minPathToEnd>	66	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	801966681	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1574351785	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	66	</priority>
									<minPathToEnd>	66	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1574351785	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	984435808	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	66	</priority>
					<minPathToEnd>	66	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2091775008	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1198608568	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	66	</priority>
							<minPathToEnd>	66	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1198608568	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1617593516	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	66	</priority>
									<minPathToEnd>	66	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	83452870	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1898736039	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	66	</priority>
									<minPathToEnd>	66	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1898736039	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	449613053	</nodeID>
					<startStep>	69	</startStep>
					<endStep>	69	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	70	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1391032612	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1799111625	</nodeID>
							<startStep>	69	</startStep>
							<endStep>	69	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	70	</fastestStepForAlap>
							<componentID>	1799111625	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1099331615	</nodeID>
									<startStep>	69	</startStep>
									<endStep>	69	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	70	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1792913617	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1664638164	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	70	</fastestStepForAlap>
									<componentID>	1664638164	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	156669232	</nodeID>
					<startStep>	70	</startStep>
					<endStep>	70	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp269	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	70	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	2071030284	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	324831002	</nodeID>
							<startStep>	70	</startStep>
							<endStep>	70	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	70	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	449613053	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	531219940	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	70	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp214	</destSignalName>
							<priority>	64	</priority>
							<minPathToEnd>	64	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	2140693206	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_2	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1124011001	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	12	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	66	</priority>
									<minPathToEnd>	66	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1986734795	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	66	</priority>
											<minPathToEnd>	66	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	984435808	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1975956009	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	12	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	66	</priority>
									<minPathToEnd>	66	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1205526055	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	66	</priority>
											<minPathToEnd>	66	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1888407368	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1915680587	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	65	</priority>
					<minPathToEnd>	65	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1205526055	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1768789885	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	65	</priority>
							<minPathToEnd>	65	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1768789885	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	435471774	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	65	</priority>
									<minPathToEnd>	65	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1888407368	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	349836642	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	65	</priority>
									<minPathToEnd>	65	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	349836642	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	214990372	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	65	</priority>
					<minPathToEnd>	65	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1986734795	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1275687950	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	65	</priority>
							<minPathToEnd>	65	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1275687950	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	10644002	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	65	</priority>
									<minPathToEnd>	65	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	984435808	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	652598913	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	65	</priority>
									<minPathToEnd>	65	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	652598913	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1030945562	</nodeID>
					<startStep>	70	</startStep>
					<endStep>	70	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	71	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	324831002	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1203996538	</nodeID>
							<startStep>	70	</startStep>
							<endStep>	70	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	71	</fastestStepForAlap>
							<componentID>	1203996538	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1978892132	</nodeID>
									<startStep>	70	</startStep>
									<endStep>	70	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	71	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	449613053	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1160821435	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	71	</fastestStepForAlap>
									<componentID>	1160821435	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	36925050	</nodeID>
					<startStep>	71	</startStep>
					<endStep>	71	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp276	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	71	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	156669232	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2124025014	</nodeID>
							<startStep>	71	</startStep>
							<endStep>	71	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	71	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1030945562	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	867746217	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	71	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp221	</destSignalName>
							<priority>	63	</priority>
							<minPathToEnd>	63	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1567281291	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_3	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	649222342	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	13	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	65	</priority>
									<minPathToEnd>	65	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	115491587	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	65	</priority>
											<minPathToEnd>	65	</minPathToEnd>
											<fastestStepForAlap>	11	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	214990372	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1889369468	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	13	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	65	</priority>
									<minPathToEnd>	65	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1939444134	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	65	</priority>
											<minPathToEnd>	65	</minPathToEnd>
											<fastestStepForAlap>	11	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1915680587	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1730765972	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	64	</priority>
					<minPathToEnd>	64	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1939444134	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1317692789	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	64	</priority>
							<minPathToEnd>	64	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1317692789	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1611336859	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	64	</priority>
									<minPathToEnd>	64	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1915680587	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1969800543	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	64	</priority>
									<minPathToEnd>	64	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1969800543	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	829824049	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	64	</priority>
					<minPathToEnd>	64	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	115491587	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1093987925	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	64	</priority>
							<minPathToEnd>	64	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1093987925	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2047553508	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	64	</priority>
									<minPathToEnd>	64	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	214990372	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1953849428	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	64	</priority>
									<minPathToEnd>	64	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1953849428	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1174890119	</nodeID>
					<startStep>	71	</startStep>
					<endStep>	71	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	72	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2124025014	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	266095868	</nodeID>
							<startStep>	71	</startStep>
							<endStep>	71	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	72	</fastestStepForAlap>
							<componentID>	266095868	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1212300422	</nodeID>
									<startStep>	71	</startStep>
									<endStep>	71	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	72	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1030945562	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1955833465	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	72	</fastestStepForAlap>
									<componentID>	1955833465	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	160861626	</nodeID>
					<startStep>	72	</startStep>
					<endStep>	72	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp283	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	72	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	36925050	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2066920256	</nodeID>
							<startStep>	72	</startStep>
							<endStep>	72	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	72	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1174890119	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1033268720	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	72	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp200	</destSignalName>
							<priority>	62	</priority>
							<minPathToEnd>	62	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	692492882	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1594607398	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	14	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	64	</priority>
									<minPathToEnd>	64	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	2118107273	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	64	</priority>
											<minPathToEnd>	64	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	829824049	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	192520992	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	14	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	64	</priority>
									<minPathToEnd>	64	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1589940162	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	64	</priority>
											<minPathToEnd>	64	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1730765972	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	985283113	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	63	</priority>
					<minPathToEnd>	63	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1589940162	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	406878174	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	63	</priority>
							<minPathToEnd>	63	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	406878174	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	813538370	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	63	</priority>
									<minPathToEnd>	63	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1730765972	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	111004141	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	63	</priority>
									<minPathToEnd>	63	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	111004141	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1630792191	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	63	</priority>
					<minPathToEnd>	63	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2118107273	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	390567476	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	63	</priority>
							<minPathToEnd>	63	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	390567476	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1557543900	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	63	</priority>
									<minPathToEnd>	63	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	829824049	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1962154017	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	63	</priority>
									<minPathToEnd>	63	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1962154017	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1163680387	</nodeID>
					<startStep>	72	</startStep>
					<endStep>	72	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	73	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2066920256	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	842691080	</nodeID>
							<startStep>	72	</startStep>
							<endStep>	72	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	73	</fastestStepForAlap>
							<componentID>	842691080	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	454329595	</nodeID>
									<startStep>	72	</startStep>
									<endStep>	72	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	73	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1174890119	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1613138080	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	73	</fastestStepForAlap>
									<componentID>	1613138080	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	30667185	</nodeID>
					<startStep>	73	</startStep>
					<endStep>	73	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp290	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	73	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	160861626	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	27303015	</nodeID>
							<startStep>	73	</startStep>
							<endStep>	73	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	73	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1163680387	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1467756294	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	73	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp207	</destSignalName>
							<priority>	61	</priority>
							<minPathToEnd>	61	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1500139653	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	435380169	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	15	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	63	</priority>
									<minPathToEnd>	63	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	957715054	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	63	</priority>
											<minPathToEnd>	63	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1630792191	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	926978313	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	15	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	63	</priority>
									<minPathToEnd>	63	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1878131253	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	63	</priority>
											<minPathToEnd>	63	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	985283113	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2037325565	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	62	</priority>
					<minPathToEnd>	62	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1878131253	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1851503187	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	62	</priority>
							<minPathToEnd>	62	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1851503187	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1176018879	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	62	</priority>
									<minPathToEnd>	62	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	985283113	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2057296012	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	62	</priority>
									<minPathToEnd>	62	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	2057296012	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	339873337	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	62	</priority>
					<minPathToEnd>	62	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	957715054	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2092157586	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	62	</priority>
							<minPathToEnd>	62	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	2092157586	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2142795571	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	62	</priority>
									<minPathToEnd>	62	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1630792191	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	664401607	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	62	</priority>
									<minPathToEnd>	62	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	664401607	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1830328096	</nodeID>
					<startStep>	73	</startStep>
					<endStep>	73	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	74	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	27303015	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1768549844	</nodeID>
							<startStep>	73	</startStep>
							<endStep>	73	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	74	</fastestStepForAlap>
							<componentID>	1768549844	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	696069981	</nodeID>
									<startStep>	73	</startStep>
									<endStep>	73	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	74	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1163680387	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1504745458	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	74	</fastestStepForAlap>
									<componentID>	1504745458	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1489485534	</nodeID>
					<startStep>	74	</startStep>
					<endStep>	74	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp297	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	74	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	30667185	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	566496859	</nodeID>
							<startStep>	74	</startStep>
							<endStep>	74	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	74	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1830328096	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1317702062	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	74	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp214	</destSignalName>
							<priority>	60	</priority>
							<minPathToEnd>	60	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	2140693206	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_2	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1767188170	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	16	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	62	</priority>
									<minPathToEnd>	62	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1432735180	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	62	</priority>
											<minPathToEnd>	62	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	339873337	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	246036449	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	16	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	62	</priority>
									<minPathToEnd>	62	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1228577868	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	62	</priority>
											<minPathToEnd>	62	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2037325565	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	652961571	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	61	</priority>
					<minPathToEnd>	61	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1228577868	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	683687627	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	61	</priority>
							<minPathToEnd>	61	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	683687627	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1700435539	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	61	</priority>
									<minPathToEnd>	61	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2037325565	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	507729697	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	61	</priority>
									<minPathToEnd>	61	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	507729697	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1460487948	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	61	</priority>
					<minPathToEnd>	61	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1432735180	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	682856826	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	61	</priority>
							<minPathToEnd>	61	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	682856826	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	622065014	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	61	</priority>
									<minPathToEnd>	61	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	339873337	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1096296702	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	61	</priority>
									<minPathToEnd>	61	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1096296702	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	48979254	</nodeID>
					<startStep>	74	</startStep>
					<endStep>	74	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	75	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	566496859	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	708085177	</nodeID>
							<startStep>	74	</startStep>
							<endStep>	74	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	75	</fastestStepForAlap>
							<componentID>	708085177	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1580681812	</nodeID>
									<startStep>	74	</startStep>
									<endStep>	74	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1830328096	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2146500894	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	2146500894	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	662739505	</nodeID>
					<startStep>	75	</startStep>
					<endStep>	75	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp304	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	75	</fastestStepForAlap>
					<componentID>	1520115019	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>	1489485534	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_result_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_result_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1812667193	</nodeID>
							<startStep>	75	</startStep>
							<endStep>	75	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_divStream_i_3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	75	</fastestStepForAlap>
							<componentID>	757193901	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>	48979254	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1294496409	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	75	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp221	</destSignalName>
							<priority>	59	</priority>
							<minPathToEnd>	59	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	1567281291	</componentID>
							<op>	/	</op>
							<ipcore>	DivFloat_inst_3	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	444318306	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	17	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp201	</destSignalName>
									<priority>	61	</priority>
									<minPathToEnd>	61	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1391232536	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_a_0_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_a_0_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	857128323	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	15	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
											<priority>	61	</priority>
											<minPathToEnd>	61	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	1750040974	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	9	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1460487948	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	435420585	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	17	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp202	</destSignalName>
									<priority>	61	</priority>
									<minPathToEnd>	61	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	162619624	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_divStream_b_1_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_divStream_b_1_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1636986766	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	15	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
											<priority>	61	</priority>
											<minPathToEnd>	61	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	1847553888	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	652961571	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivFloat_inst_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1423574445	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	75	</fastestStepForAlap>
					<componentID>	1847553888	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1636986766	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	900385888	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp203	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	75	</fastestStepForAlap>
							<componentID>	900385888	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1615842854	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy0_i_8	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	1847553888	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	652961571	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	392647216	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	392647216	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy0_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	4512081	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	75	</fastestStepForAlap>
					<componentID>	1750040974	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	857128323	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	672617722	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp204	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	75	</fastestStepForAlap>
							<componentID>	672617722	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	332135846	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_copy1_i_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	1750040974	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1460487948	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	897165169	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	897165169	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_copy1_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1172309796	</nodeID>
					<startStep>	75	</startStep>
					<endStep>	75	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_divStream_i_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	75	</fastestStepForAlap>
					<componentID>	757193901	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1812667193	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1995763794	</nodeID>
							<startStep>	75	</startStep>
							<endStep>	75	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	75	</fastestStepForAlap>
							<componentID>	1995763794	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1255003265	</nodeID>
									<startStep>	75	</startStep>
									<endStep>	75	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_divStream_i_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	757193901	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>	48979254	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	255494021	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	75	</fastestStepForAlap>
									<componentID>	255494021	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_divStream_i_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;16,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.copyLoopVar)<br>public&nbsp;void&nbsp;divStream(double[]&nbsp;a,&nbsp;double[]&nbsp;b,&nbsp;double[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;a[i]&nbsp;=&nbsp;i&nbsp;*&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;b[i]&nbsp;=&nbsp;i&nbsp;+&nbsp;0.5;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;result[i]&nbsp;=&nbsp;a[i]&nbsp;/&nbsp;b[i];<br>}--></exprInMethod>
</METHOD>

	</CLASS>
