---
title: S32K144EVB Notes 6 DMA
date: 2017-10-19
draft: false
---

这一节的内容是根据对于例程的探索，了解 S32K 上的 DMA 功能的使用方法。

<!--more-->

### 本章的代码涉及的内容:
首先介绍一下，DMA 的主要结构：

![DMA_layout.png][1]

本程序将初始化一个 eDMA 通道的 Transfer Control Descriptor (TCD) 传输一个字符串 `“Hello world”` 从向量 SRAM 空间到特定的 RAM 地址。这个过程仿真了一个常见的 DMA 使用过程，将一串数据或者命令写入外围的寄存器，这个例程的目的是说明如何创建一个 DMA 传输过程。

当使用外围元件和 DMA 进行交流的时候，需要设置 DMA MUX，对应的外围元件号在 RM 附录中可以查询到，当然在软件触发的传输过程中，不需要 DMA MUX 的设置。

中断过程在这个例子中并没有使用，但是在常见的传输过程中，是非常有用的特别是当传输结束后或者进行中进行操作。其中的一个使用例子就是使用 ADC 之类的外围元件，在转换完成后产生于一个 DMA 请求，DMA 控制器就可以自动将转换结果传输至 SRAM。当经过了一段时间的传输之后，DMA 会产生中断通知 CPU 对于传输的数据进行操作。

当然还有更高级的使用方法，例如 Channel linking 和 Scatter-Gather (SGA)，能够使一个 DMA 请求完成不同的传输任务，或者是使用不同的 TCD 针对每一个 DMA 请求，这些强大的特性可以使外围实现类似状态机器类型的子系统，一个输入的信号可以传输不同的数据，用于同时初始化多个外围元件。Minor loop mapping 一般不在 MCU 的层面上进行使用，但是在图像的 45° 旋转中非常有用。下面会介绍到这个功能。

因为没有外围的元件参与这个例子，自动的 DMA 握手不会发生。相反的，这里使用的软件握手需要一些额外的设置：

* 发起一个 DMA 服务请求（将需要传输通道的 START 位置位）
* 等待局部传输完毕
* 重复以上的两个步骤直到主环循环结束

这两个步骤比较麻烦，因为一次就传输一个字节，但是在使用外部元件的时候，软件并不需要完成以上的步骤，他们是被硬件自动完成的。

START 位在一般情况下是被外围的元件请求服务置位的。只要 DMA 处理引擎在通道激活，ACTIVE 位就会被置位，如果 DMA 在忙碌的时候，清零 START 可以终止传输过程，再检查一遍 ACTIVE 确认没有服务正在执行。

作为一个小的练习，TCD 可以被修改，所以如果想让目标地址是一个向量而不是一个字节地址。可以声明目标地址是一个数组并且修改 `DOFF=1` 目标地址偏移量达到。

再来说一下 TCD(DMA Transfer Control Descriptor) 是什么，TCD 就像是一个 DMA 任务说明，他控制被传输的数据和传输的过程，每一个 TCD 占据 8 个 32-bit 的位置在内存里面，并且具有以下的结构。

![TCD.png][2]

他的初始化方法有：

![TCD_init.png][3]

可见使用 DMA 是多么的复杂。:sweat_smile:
不要觉得沮丧，其实上面这个图根本就不用详细了解。看完本篇文章你就知道了所有的 TCD 和 DMA 寄存器的设置，等到那个时候再看这个图就觉得简单了。

### 步骤：
* 关狗
* 系统时钟设置， SOSC 8MHz，SYSCLK 80MHz，RUN mode
* 初始化 DMA 控制器：
    - 开启时钟到 DMA MUX 模块（其实在软件模拟中并不需要因为我们手动写入了 START 位）
    - 开启需要的通道（软件模拟中并不需要，因为我们手动写入了 START 位）
* 初始化 DMA TCD（在这里只用到了 TCD0 也就是通道 0 对应的 TCD）：
    - 数据来源
        + Source address (SADDR): Use address of a string “Hello World”
        + Source offset (SOFF): Increment source address by 1 byte for each transfer
        + Source modulo (SMOD): Feature not used here
        + Source size (SSIZE): Read 1 byte at a time
        + Source last address adjustment (SLAST): Decrement source address by 11 after major loop
    - 目标
        + Destination address (DADDR): Use address of a single byte
        + Destination offset (DOFF): Do not add offset to destination address after minor loop
        + Destination modulo (DMOD): Feature not used here
        + Destination size (DSIZE): Write 1 byte at a time
        + Destination last address adjustment (DLAST): Do not adjust address after major loop
    - 每个 DMA 请求的传送字节数（minor lopps）
        + Number of bytes to be transferred per DMA request (NBYTES): One byte
        + Number of iterations/minor loops in major loop (CITER and BITER): 11
        + Channel to channel linking for additional iterations after minor loop (BITER ELINK and CITER ELINK): Disabled
    - 控制与状态
        + Disable channel after major loop completes (DREQ): Disable channel
        + Generate interrupt request half way through major loop (INTHALF): Disabled
        + Generate interrupt request after completing major loop (INTMAJOR): Disabled
        + Enable Scatter-Gather (ESG): Disabled. No other TCDs loaded to channel
        + Enable channel link after major loop (MAJORLINK): Disabled
        + Channel link number after major loop (MAJORLINKCH): Null - feature disabled
        + Band Width Control (BWC): Set to 0 so there are no stalls after R/W
        + Clear initial values of status flags (START, ACTIVE, DONE): Set to zero
* 开启第一个传输过程（置 START 为 1），等待传输完成（START=0，ACTIVE=0）
* 循环：当通道的 DONE 未置位：
    - 开始下一个传输（置 START 为 1），等待传输完成（START=0，ACTIVE=0）
* 清空频道的 DONE 状态位

### 代码
##### main.c
```c
#include "S32K144.h" /* Include peripheral declarations S32K144 */
#include "dma.h"
#include "clocks_and_modes.h"
void WDOG_disable (void){
WDOG->CNT=0xD928C520; /* Unlock watchdog */
WDOG->TOVAL=0x0000FFFF; /* Maximum timeout value */
WDOG->CS = 0x00002100; /* Disable watchdog */
}
int main(void) {
WDOG_disable();
SOSC_init_8MHz(); /* Initialize system oscillator for 8 MHz xtal */
SPLL_init_160MHz(); /* Initialize SPLL to 160 MHz with 8 MHz SOSC */
NormalRUNmode_80MHz(); /* Init clocks: 80 MHz SPLL & core, 40 MHz bus, 20 MHz flash */
DMA_init(); /* Init DMA controller */
DMA_TCD_init(); /* Init DMA Transfer Control Descriptor(s) */
DMA->SSRT = 0; /* Set chan 0 START bit to initiate first minor loop */
while (((DMA->TCD[0].CSR >> DMA_TCD_CSR_START_SHIFT) & 1) | /* Wait for START = 0 */
((DMA->TCD[0].CSR >> DMA_TCD_CSR_ACTIVE_SHIFT) & 1)) {} /* and ACTIVE = 0 */
/* Now minor loop has completed */
while (!((DMA->TCD[0].CSR >> DMA_TCD_CSR_DONE_SHIFT) & 1) ) { /* Loop till DONE = 1 */
/* Place breakpoint at next instruction & observe expressions TCD0_Source, TCD0_Dest */
DMA->SSRT = 0; /* Set chan 0 START bit to initiate next minor loop */
while (((DMA->TCD[0].CSR >> DMA_TCD_CSR_START_SHIFT) & 1) | /* Wait for START = 0 */
((DMA->TCD[0].CSR >> DMA_TCD_CSR_ACTIVE_SHIFT) & 1)) {} /* and ACTIVE = 0 */
/* Now minor loop has completed */
}
DMA->TCD[0].CSR &= ~(DMA_TCD_CSR_DONE_MASK); /* Clear DONE bit */
while (1) {} /* Wait forever */
}
```
##### DMA.c
```c
#include "S32K144.h" /* include peripheral declarations S32K144 */
#include "dma.h"
uint8_t TCD0_Source[] = {"Hello World"}; /* TCD 0 source (11 byte string) */
uint8_t volatile TCD0_Dest = 0; /* TCD 0 destination (1 byte) */
void DMA_init(void) {
/* This is an initialization place holder for: */
/* 1. Enabling DMA MUX clock PCC_PCCn[PCC_DMAMUX_INDEX] (not needed when START bit used) */
/* 2. Enabling desired channels by setting ERQ bit (not needed when START bit used) */
}
void DMA_TCD_init(void) {
/* TCD0: Transfers string to a single memory location */
DMA->TCD[0].SADDR = DMA_TCD_SADDR_SADDR((uint32_t volatile) &TCD0_Source); /* Src */
DMA->TCD[0].SOFF = DMA_TCD_SOFF_SOFF(1); /* Src addr add 1 byte after transfer*/
DMA->TCD[0].ATTR = DMA_TCD_ATTR_SMOD(0) | /* Src modulo feature not used */
DMA_TCD_ATTR_SSIZE(0) | /* Src read 2**0 =1 byte per transfer*/
DMA_TCD_ATTR_DMOD(0) | /* Dest modulo feature not used */
DMA_TCD_ATTR_DSIZE(0); /* Dest write 2**0 =1 byte per trans.*/
DMA->TCD[0].NBYTES.MLNO = DMA_TCD_NBYTES_MLNO_NBYTES(1); /* Transfer 1 byte /minor loop*/
DMA->TCD[0].SLAST = DMA_TCD_SLAST_SLAST(-11); /* Src addr change after major loop*/
DMA->TCD[0].DADDR = DMA_TCD_DADDR_DADDR((uint32_t volatile) &TCD0_Dest);/* Dest. */
DMA->TCD[0].DOFF = DMA_TCD_DOFF_DOFF(0); /* No dest adr offset after transfer*/
DMA->TCD[0].CITER.ELINKNO= DMA_TCD_CITER_ELINKNO_CITER(11) | /* 11 minor loop iterations*/
DMA_TCD_CITER_ELINKNO_ELINK(0); /* No minor loop chan link */
DMA->TCD[0].DLASTSGA = DMA_TCD_DLASTSGA_DLASTSGA(0); /* No dest chg after major loop*/
DMA->TCD[0].CSR = DMA_TCD_CSR_START(0) | /* Clear START status flag */
DMA_TCD_CSR_INTMAJOR(0) | /* No IRQ after major loop */
DMA_TCD_CSR_INTHALF(0) | /* No IRQ after 1/2 major loop */
DMA_TCD_CSR_DREQ(1) | /* Disable chan after major loop*/
DMA_TCD_CSR_ESG(0) | /* Disable Scatter Gather */
DMA_TCD_CSR_MAJORELINK(0) | /* No major loop chan link */
DMA_TCD_CSR_ACTIVE(0) | /* Clear ACTIVE status flag */
DMA_TCD_CSR_DONE(0) | /* Clear DONE status flag */
DMA_TCD_CSR_MAJORLINKCH(0) | /* Chan # if major loop ch link */
DMA_TCD_CSR_BWC(0); /* No eDMA stalls after R/W */
DMA->TCD[0].BITER.ELINKNO= DMA_TCD_BITER_ELINKNO_BITER(11) | /* Initial iteration count*/
DMA_TCD_BITER_ELINKNO_ELINK(0); /* No minor loop chan link */
}
```

哇，这个大家自己对照那个表来看吧，太麻烦了。
DMA 只要发出指令后，CPU 是不需要任何操作的，可以看到在主函数里面有几个空循环等待 DMA 完成。


DMA 是个大工程，要是想理解的话需要一定的时间，一开始的时候我看这一节很头大，因为需要理解的东西太多了。

首先先从硬件上的 DMA MUX 开始讲起，DMA MUX 是一个模块，它的作用就是用来路由一共 64 个 DMA 源，也叫做槽，到 16 个 DMA 通道的任意一个位置上面。在进行硬件 DMA 请求的时候，其实请求源是先经过 DMAMUX ，并被映射到 16 个 DMA 通道上面，所以我们要进行 DMA 操作的时候要首先设置 DMAMUX，不然 DMA 请求根本就无法到达 DMA。

![DMAMUX.png][4]

### DMAMUX 的工作模式：
#### 关闭模式
在这个模式下，DMA 通道是关闭的。因为关闭或者开启 DMA 通道是在修改 DMA 相关寄存器需要首先操作的，所以这个模式主要是用于将一个 DMA 通道的状态修改为默认状态。还有一个用途就是，当你重新设置系统设置时候用于暂时挂起一个 DMA 通道，如你要修改 DMA 触发器周期。

#### 正常模式
在这种状态下，DMA 源是被路由到特定的 DMA 通道上。在这个模式下的 DMA MUX 的路由功能是自动的，可以视作一个不存在的模块。

#### 周期触发模式
在这种状态下，DMA 源将会周期性请求一个 DMA 请求，例如是一个接收 Buffer 装满或者是发送 Buffer 已经被清空。

设置周期是通过修改 LPIT 的寄存器数据进行修改的。这个模式仅仅能够在 0-3 这四个通道进行的。

### 设置 DMAMUX：
#### Channel Configuration register (DMAMUX_CHCFGn)(n=0-15)
**每一个 DMA 通道都只能单独的对应一个源**。如果设置多个 CHCFG 寄存器的值对应同一个源的话会导致不可预料的错误，甚至是你将其中相同映射通道关闭还是会导致错误的出现。

| Field | Name | Description |
| :---: | :---: | :----- |
| 7 | ENBL | **DMA Channel Enable** <br>通道是能开关<br>0 是关闭通道，1 是开启通道 |
| 6 | TRIG | **DMA Channel Trigger Enable** <br>开启周期性开关<br>0 关闭周期性开关，通道将会正常开<br>1 是开启触发模式，只有当接收到出发的时候，DMA MUX 才会正常工作 |
| 5-0 | SOURCE | **此位用于设置对应源的序号**  |

### 功能的描述：
DMAMUX 的功能是为了提供给系统灵活的 DMA 使用权，通过 DMA 通道。

DMAMUX 的通道可以划分成为一下的几个类别：

* 通道可以正常的在路由配置下进行路由
* 通道只有在触发信号和路由配置下进行路由

而且 DMAMUX 有两个源地址是常开的，它的作用是一直允许数据传输，这个特性在读写 GPIO 数据，或者是为了保证数据传输速的情况下非常有用。（也可以使用软件激活 DMA 传输，不需要频繁的开关 DMA 通道）

### 使用，控制 DMA 源的过程
#### 使用一个周期性触发的源：
1. 决定使用哪一个 DMA 源，在这个时候应当注意只有前 4 个通道是周期性通道。
2. 清空对应通道的 `CHCFG[ENBL]` 和 `CHCFG[TRIG]`  。
3. 确定在 DMA 中，相应的通道已经被设置完成，这个时候可以控制开启 DMA 通道。
4. 设置对应的时钟。
5. 选择合适的源到 DMA 通道上面去，写入相对应的 `CHCFG[ENBL]` 和 `CHCFG[TRIG]`。

##### 举个例子以便于大家理解：
我们现在要设置 5# 源使用 DMA 通道 1，并且使用周期性触发的功能：

1. 向 `CHCFG1` 写入 0x00
2. 设置通道 1 在 DMA 设置中，包括开启该通道
3. 设置一个时钟给所需要的触发间隔
4. 向 `CHCFG1` 写入相应的值

最后一步设置 DMAMUX 的代码可以写成如下：

```c
void DMAMUX_Init (uint8_t DMA_CH, uint8_t DMAMUX_SOURCE)
{
    DMAMUX_0.CHCFG[DMA_CH].B.SOURCE = DMAMUX_SOURCE;
    DMAMUX_0.CHCFG[DMA_CH].B.ENBL = 1;
    DMAMUX_0.CHCGF[DMA_CH].B.TRIG = 1;
}
```

##### 使用一个不是周期性触发的通道：
1. 决定使用哪一个 DMA 源，在这个时候应当注意只有前 4 个通道是周期性通道。
2. 清空对应通道的 `CHCFG[ENBL]` 和 `CHCFG[TRIG]`  。
3. 确定在 DMA 中，相应的通道已经被设置完成，这个时候可以控制开启 DMA 通道。
4. 选择合适的源到 DMA 通道上面去，写入相对应的 `CHCFG[ENBL]` 和 `CHCFG[TRIG]`。

少了一个配置时钟的环节。

以上是 DMAMUX 也即是 DMA 多路复用器的设置方法，下面我们介绍一下 eDMA(Enhanced Direct Memory Access) 模块，结构功能和使用方法。

### eDMA 组件

eDMA 分为两个主要的模块，一个是 eDMA 引擎和 TCD。

![DMA_module.png][5]

### eDMA 工作特点
* 数据移动过程涉及到两个地址：从源地址读取数据，写入目标地址
    - 可控制的源地址和目标地址和传输数据大小
    - 支持加强的地址模式

* 16 通道执行器，可以实现复杂的数据传输 
    - 内部数据缓存器，可以暂时储存 16 或者 32 字节的传输
    - 连接在纵横开关（多端口选择开关）连接在占据总线和数据移动

* Transfer control descriptor (TCD) 被升级成为支持两种内嵌的深度传输操作
    - 每一个通道都对应一个 32-byte TCD 储存在内存中
    - 内部数据传输副循环被定义
    - 外部数据传输主循环被定义

* 通道激活通过以下三种方式：
    - 直接软件初始化
    - 通过通道连接机制激活
    - 外部步进请求硬件激活

* 固定优先级和轮询仲裁
* 通道数据传输完成后可产生中断请求
    - 一个通道一个中断源，可以实现在主循环完成后发起中断
    - 可编程错误终止，并且产生相应的中断给中断控制器


# DMA 工作流程
首先，外围设备发出 DMA 请求要求通道 n 提供 DMA 服务。首先是通道激活阶段。 eDMA
请求的输入信号先做 DMA 的内部登记，然后被传送到 eDMA 引擎：首先通过控制模块，然
后进入编程模块进行裁决。下一步，开始根据固定优先级或轮流的方法对 DMA 请求裁决。
裁决完毕，被激活的通道号通过地址路径并被转换成访问内存的地址。下一步， TCD 存储器
被访问，对应的 TCD 描述符被读取并载入到 eDMA 引擎中。



### eDMA 相关的寄存器！重中之重

这个是 eDMA 的一个典型的工作流程，请先保证自己对于副循环和主循环有一个了解在进行寄存器方面的设置
![DMA_process.png][6]

#### Control Register (DMA_CR)
这个寄存器定义了一些基本的设置。当写入这个寄存器的时候，请保证 DMA 通道不处于活跃状态。

在此寄存器可以进行仲裁机制的设置，仲裁机制可以被设置成为使用一个固定的优先级的或者是轮询的方式。当时用轮询方式进行 DMA 仲裁的时候，优先级将会被忽略，按照通道的序号从高到低进行。

副循环偏移量是指当副循环完成的时候，源地址或者是目标地址的偏移量，这个偏移量如果被开启的状态下，当一次副循环结束，TCD 内目标源地址 `TCDn_SADDR` 或者是目标地址 `TCDn_DADDR` 亦或是两者，都会在加上一个 minor loop offset (MLOFF) 后被送回内存。

主循环偏移量，和副循环偏移量基本一致，但是要注意，主循环最后完成的副循环，其设置的副循环偏移量将会被忽视，取而代之的是主循环偏移量。

其中副循环量就是在该寄存器的 7-EMLM 其中设置 1 开启 Mapping 功能。在一般的操作中，这个功能基本上用不到，但是必须知道，不然没法设置寄存器。

| Field | Name | Description |
| :---: | :---: | :----- |
| 17 | CX | **Cancel Transfer** <br>此位写入 1 后将会强行停止通道并且强制副循环结束<br>结束后，将会自动清零|
| 16 | ECX | **Error Cancel Transfer** <br>这位的功能和 CX 一致<br>DMA 将会视作终止是由于错误产生的<br>`Error Status register (DMAx_ES)` 将会被置 1 并且可以产生一个中断 |
| 7 | EMLM | **Enable Minor Loop Mapping** <br>副循环偏移量使能位<br>副循环偏移量使能位，当为 1 的时候，TCDn.word2 会有不同的内容，具体在下边 |
| 6 | CLM | **Continuous Link Mode** <br>**注意**：请不要设置主循环内只有一个副循环的通道成为连续模式<br>如果置 1，则副循环结束后，可以不经过通道仲裁再次被激活 <br>如果置 0，则副循环结束后，必须在经过一个通道仲裁才可以继续运行 |
| 5 | HALT | **Halt DMA Operations** <br>置 1 后暂停所有新的通道<br>执行中的通道将会继续运行至结束 <br>再次置 0 可以恢复正常 |
| 4 | HOE | **Halt On Error** <br>和上边的 HALT 寄存器一致，但是拥有错误属性 |
| 2 | ERCA | **Enable Round Robin Channel Arbitration** <br>置 1 允许通道的轮询模式进行仲裁 |
| 1 | EDBG | **Enable Debug** <br>置 1 后，新的通道请求将会被暂停，直到退出 Debug 模式 |

#### Error Status Register (DMA_ES)
错误寄存器，储存各种 DMA 通道错误。我们可以用 OpenSDA 调试查看这个寄存器的值，平时用不到，先不介绍。错误类型一般有 非法 TCD，错误的优先级寄存器，总线读写错误。

#### Enable Request Register (DMA_ERQ)
这个寄存器控制 16 个通道的请求信号是否被接收。写入这个寄存器中相应的位可以直接控制，也可以通过后续的 `DMA_SERQ` 和 `DMA_CERQ` 操作寄存器间接影响这个寄存器的值。

但是如果没有 DMA 请求产生的 DMA 服务（譬如软件控制 DMA）则此位的状态无论如何都可以产生 DMA 服务。

| Field | Name | Description |
| :---: | :---: | :----- |
| - | ERQn | **Enable DMA Request n** <br>置 1 开启相对应的通道请求接收 |

#### Enable Error Interrupt Register (DMA_EEI)
这个寄存器控制 16 个通道是否产生错误中断。写入这个寄存器中相应的位可以直接控制，也可以通过后续的 `DMA_SEEI` 和 `DMA_CEEI` 操作寄存器间接影响这个寄存器的值。

| Field | Name | Description |
| :---: | :---: | :----- |
| - | EEIn | **Enable Error Interrupt n** <br>置 1 开启相对应的通道错误中断 |

##### Interrupt Request Register (DMA_INT)
这个寄存器控制各个通道的中断请求是否产生，中断的产生条件是写在对应的通道的 TCD 中，然而在中断产生后，我们需要及时的关闭它，常常在 `CINT` 操作寄存器中进行清零操作，在下面我们会介绍很多操作寄存器。

| Field | Name | Description |
| :---: | :---: | :----- |
| n | INTn | **Interrupt Request n** <br>1 目前通道的中断被激活<br>0 目前通道中断未激活 |

#### Channel n Priority Register (DMA_DCHPRIn)
DMA 通道优先级寄存器  

| Field | Name | Description |
| :---: | :---: | :----- |
| 7 | ECP | **Enable Channel Preemption** <br>这个是被抢占的开关，也就是置 1 后，该通道会被更高优先级的通道抢断 |
| 6 | DPA | **Disable Preempt Ability** <br>这个是不能抢占的开关，也就是置 1 后，该通道被剥夺抢占低优先级通道的权利 |
| 3 | CHPRI | **Channel n Arbitration Priority** <br>这个就是传统意义上的通道优先级了 |

---
# 下面是 DMA 操作寄存器
这个寄存器有很多类似的，基本的功能不是 Clear 就是 Set，为什么我称之为操作寄存器就是修改里面的值，带来的结果是对应的配置寄存器的值的改变，其本身不对应配置。

#### Clear Enable Error Interrupt Register (DMA_CEEI)

| Field | Name | Description |
| :---: | :---: | :----- |
| 7 | NOP | **No Op enable** <br>置 1 后，该寄存器所有操作均被忽视 |
| 6 | CAFE | **Clear All Enable Error Interrupt** <br>置 1 后，`DMA_EEI` 所有 EEI 位均被清零 |
| 3-0 | CEEI | **Clear Enable Error Interrupt** <br>在这个域内填写（0-15）将会导致对应的 EEIn 清零 |

#### Set Enable Error Interrupt Register (DMA_SEEI)
和上面的一样，只不过是清零改成置位。

#### Clear Enable Request Register (DMA_CERQ)
清零 ERQ 位。

#### Set Enable Request Register (DMA_SERQ)
置位 ERQ 位。

#### Clear DONE Status Bit Register (DMA_CDNE)
清零通道的 TCD 中的 DONE 位。

#### Set START Bit Register (DMA_SSRT)
将通道 TCD 中的 START 位置位。

#### Clear Error Register (DMA_CERR)
将通道中的错误寄存器清零。

#### Clear Interrupt Request Register (DMA_CINT)
将通道中的中断请求清零。




## TCD相关寄存器
注意，以下寄存器均有 16 个，对应 16 个通道。

### TCD Source Address (DMA_TCDn_SADDR)

| Field | Name | Description |
| :---: | :---: | :----- |
| - | SADDR | **Source Address** <br>存放指向源数据的地址 |

### TCD Signed Source Address Offset (DMA_TCDn_SOFF)

| Field | Name | Description |
| :---: | :---: | :----- |
| - | SOFF | **Source address signed offset** <br>每次读取源地址后产生的偏移量 |


### TCD Transfer Attributes (DMA_TCDn_ATTR)
这个寄存器只有 16-bit，目的是确认一次性的 DMA 传输多少数据，应该和副循环中的 `NBYTES` 区分开，一个副循环内部可能需要多次的读写过程。

| Field | Name | Description |
| :---: | :---: | :----- |
| 15-11 | SMOD | **Source Address Modulo** <br>源地址模值 <br>SMOD 定义了一个地址范围，该范围可用 2^SMOD 来表示 <br>每次传送，也就是内部完成一次读/写 <br>下一次读取源地址将从 SADDR+SOFF 开始<br>如果这个地址到达了 SMOD 指定的范围，则将从头开始<br>|
| 10-8 | SSIZE | **Source data transfer size** <br>源数据读取大小设置 <br>000 - 8-bit<br>001 - 16-bit<br>010 - 32-bit <br>011 - Reserved<br>100 - 16-byte burst<br>101 - 32-byte burst<br>110 - Reserved<br>111 - Reserved <br>（请不要使用保留的值，会导致配置错误） |
| 7-3 | DMOD | **Destination Address Modulo** <br>看上面的 SMOD |
| 2-0 | DSIZE | **Destination data transfer size** <br>看上面的 SSIZE |


### TCD Minor Byte Count (Minor Loop Mapping Disabled) (DMA_TCDn_NBYTES_MLNO)
之前我写了一个有关的，在 `DMA_CR.MLME=1` 会改变 TCDn.word2 的改变，这个就是当 `DMA_CR.MLME=0`，也即是 Minor Loop Mapping 处于关闭状态下的 NBYTES 寄存器。

| Field | Name | Description |
| :---: | :---: | :----- |
| - | NBYTES | **Minor Byte Transfer Count** <br> 这个寄存器里面的值就是一次副循环的 **字节数** <br> 在 DMA 传输过程中，副循环是 **最小** 的数据传输单位<br>在主循环传输过程中不可打断<br>当一个 DMA 通道被激活后，相关的 TCD 内容将会被加载进 eDMA 引擎中<br>经过一段时间的读/写数据，直到传输了 NBYTES 个字节<br>此时 一次副循环完成，主循环计数器减一存入 TCD |

### TCD Signed Minor Loop Offset (Minor Loop Mapping Enabled and Offset Disabled) (DMA_TCDn_NBYTES_MLOFFNO)
这个寄存器的形态条件：

* Minor loop mapping 开启 (`CR[EMLM] = 1`) 并且
* `SMLOE = 0` **and** `DMLOE = 0`

| Field | Name | Description |
| :---: | :---: | :----- |
| 31 | SMLOE | **Source Minor Loop Offset Enable** <br> 选择是否进行源地址副循环偏移 |
| 30 | DMLOE | **Destination Minor Loop Offset enable** <br> 选择是否进行目标地址副循环偏移 |
| 29-0 | NBYTES | **Minor Byte Transfer Count** <br> 这个寄存器里面的值就是一次主循环的 **字节数** |

### TCD Signed Minor Loop Offset (Minor Loop Mapping and Offset Enabled) (DMA_TCDn_NBYTES_MLOFFYES)
这个寄存器的形态条件：

* Minor loop mapping 开启 (`CR[EMLM] = 1`) 并且
* `SMLOE = 1` **or** `DMLOE = 1`

| Field | Name | Description |
| :---: | :---: | :----- |
| 31 | SMLOE | **Source Minor Loop Offset Enable** <br> 选择是否进行源地址副循环偏移 |
| 30 | DMLOE | **Destination Minor Loop Offset enable** <br> 选择是否进行目标地址副循环偏移 |
| 29-10 | MLOFF | **拓展副循环偏移量设置** <br> 这个偏移量是同时作用在源地址和目标地址上的 |
| 9-0 | NBYTES | **Minor Byte Transfer Count** <br> 这个寄存器里面的值就是一次主循环的 **字节数** |

注意 MLOFF 和 SOFF DOFF 其实是一样功能的，只是 MLOFF 设置后会在副循环完成的时候叠在在地址上。

### TCD Last Source Address Adjustment (DMA_TCDn_SLAST)

| Field | Name | Description |
| :---: | :---: | :----- |
| - | SLAST | **Last Source Address Adjustment** <br> 最后源地址调整量 <br> 当主循环结束后，将会在旧源地址上加入此调整量 <br> |

### TCD TCD Destination Address (DMA_TCDn_DADDR)
这个跟上边那个 SADDR 一样，不详细写了。

### TCD Signed Destination Address Offset (DMA_TCDn_DOFF)
决定当每个主循环结束后，目标地址的偏移量。16-bit

### TCD Current Minor Loop Link, Major Loop Count (DMA_TCDn_CITER_ELINKYES)
该寄存器为 16-bit。

| Field | Name | Description |
| :---: | :---: | :----- |
| 15 | ELINK | **Enable channel-to-channel linking on minor-loop complete** <br> 开启后即是开启通道连接功能，当副循环完成的时候 <br> 该位置 1 将会导致 `LINKCH` 对应通道内的 `TCDn_CSR[START]=1` 激活该通道 |
| 12-9 | LINKCH | **Minor Loop Link Channel Number** <br> `ELINK=1` 的情况下，此寄存器才会存在 <br> `ELINK=0` 此寄存器的位置被 `CITER` 占据 |
| (14-0) or (8-0) | CITER | **Current Major Iteration Count** <br> 主循环计数器 <br> 15-bit —— `ELINK=0` <br>  9-bit —— `ELINK=1` |

### TCD Last Destination Address Adjustment/Scatter Gather
Address (DMA_TCDn_DLASTSGA)

| Field | Name | Description |
| :---: | :---: | :----- |
| - | DLASTSGA | **这个寄存其有两个含义** <br> 在 `TCDn_CSR[ESG] = 0` 情况下，当做主循环目标地址偏移量 <br>如果 `TCDn_CSR[ESG] != 0` 则寄存器指向一个 TCD |

### TCD Control and Status (DMA_TCDn_CSR) 

| Field | Name | Description |
| :---: | :---: | :----- |
| 15-14 | BWC | **带宽控制** <br> 00 无 eDMA 引擎停止 <br>01 Reserved<br>10 eDMA 引擎每 4 次读写停止<br>11 eDMA 引擎每 8 次读写停止|
| 11-8 | MAJORLINKCH | **主循环通道连接序号** <br> 设置当主循环结束后，触发的另一个通道号 |
| 7 | DONE | **通道完成位** <br> 当 CITER 计数器完成时自动置位<br>软件清零或者当下一次激活通道的时候自动清零 |
| 6 | ACTIVE | **通道激活位** <br> 指示当前通道的执行状态 |
| 5 | MAJORELINK | **使能主循环通道连接位** <br> 0 关闭 <br> 1 开启 |
| 4 | ESG | **聚散处理使能位** <br> 0 关闭 TCD 正常 <br> 1 开启 TCD.DLASTSGA 将会指向下一个 TCD |
| 3 | DREQ | **关闭请求位** <br> 1 通道 ERQ 位会在主循环后自动清零 <br> 0 通道 ERQ 位不会自动清零 |
| 2 | INTHALF | **允许当主循环一半时发起中断** <br> 0 关闭 <br> 1 开启 |
| 1 | INTMAJOR | **允许当主循环完成时发起中断** <br> 0 关闭 <br> 1 开启 |
| 0 | START | **通道开启位** <br> 0 关闭 <br> 1 开启 <br> 开启后硬件自动清零|

最后，还有一个 BITER 寄存器，其结构和 CITER 平行，直接将 BITER 设置成为和 CITER 一样就可以了，但是要注意一定要设置 BITER 哦，不然会发生 DMA 设置错误。

到这个时候，再看看例程，是不是觉得十分简单呢？

[1]: /img/2017-10-19-S32K144_6/DMA_layout.png
[2]: /img/2017-10-19-S32K144_6/TCD.png
[3]: /img/2017-10-19-S32K144_6/TCD_init.png
[4]: /img/2017-10-19-S32K144_6/DMAMUX.png
[5]: /img/2017-10-19-S32K144_6/DMA_module.png
[6]: /img/2017-10-19-S32K144_6/DMA_process.png
