clk 1 std_logic bool
rst 1 std_logic sc_logic
i_sample_rsc_dat 3 std_logic_vector sc_lv
i_sample_rsc_triosy_lz 1 std_logic sc_logic
b_rsc_dat 1270 std_logic_vector sc_lv
b_rsc_triosy_lz 1 std_logic sc_logic
y_rsc_dat 9 std_logic_vector sc_lv
y_rsc_triosy_lz 1 std_logic sc_logic
