Fitter report for Arcade-NinjaKun
Fri Dec 24 13:51:58 2021
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Fri Dec 24 13:51:57 2021           ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Revision Name                   ; Arcade-NinjaKun                                 ;
; Top-level Entity Name           ; sys_top                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEBA6U23I7                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 36,631 / 41,910 ( 87 % )                        ;
; Total registers                 ; 35544                                           ;
; Total pins                      ; 145 / 314 ( 46 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,821,202 / 5,662,720 ( 32 % )                  ;
; Total RAM Blocks                ; 247 / 553 ( 45 % )                              ;
; Total DSP Blocks                ; 34 / 112 ( 30 % )                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 3 / 6 ( 50 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization During Fitting                                ; Off                                   ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; On                                    ; Off                                   ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processor 3            ;   1.7%      ;
;     Processor 4            ;   1.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                ; Action           ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                        ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; aspi_sck~CLKENA0                                                                                                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP0CL~CLKENA0                                                                                                             ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP1CL~CLKENA0                                                                                                             ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; hdmi_tx_clk~CLKENA0                                                                                                                                                                                 ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                            ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                  ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0                                                                                                              ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                           ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                                                                                           ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0]~CLKENA0                                                                                                                             ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; Add1~22                                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; Add23~26                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; Equal33~1                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|Add5~30                                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_rptr~9                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add17~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add18~50                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add19~41                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add45~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add66~0                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add66~0_OTERM437                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add66~0_RTM0438                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add66~0_RTM0438                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add71~49                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add72~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add73~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add80~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add81~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add90~49                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add91~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add92~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add160~49                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add161~1                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Add163~14                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan27~6                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~4                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~4_RESYN320_BDD321                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~4_RESYN322_BDD323                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~6                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~7                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan28~7_RESYN467_BDD468                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan31~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan31~10                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~2                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~4                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~5                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~8                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~10                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~10_RESYN382_BDD383                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~10_RESYN382_RESYN493_BDD494                                                                                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~10_RESYN382_RESYN495_BDD496                                                                                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~10_RESYN457_BDD458                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|LessThan43~10_RESYN459_BDD460                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux294~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux294~2_RESYN384_BDD385                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux295~4                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux295~4_RESYN386_BDD387                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux598~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux599~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux600~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux601~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux602~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux603~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux604~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux605~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux606~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux607~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux608~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux609~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux610~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux611~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux612~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux613~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux614~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux615~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux616~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux617~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux618~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux619~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux620~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Mux621~0_Duplicate_2                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Selector60~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|Selector73~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_adrsi~0                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hacc[1]~17                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vacc[0]~13                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vacc~12                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|lev_dec_v~0                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|lev_dec_v~0_RESYN481_BDD482                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|lev_dec_v~1                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|lev_dec_v~1_RESYN338_BDD339                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_adrs~5                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dev~4                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dev~4_RESYN314_BDD315                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dev~4_RESYN316_BDD317                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format[0]                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format[0]_OTERM285                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format[1]                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format[1]_OTERM283                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format[2]                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format[2]_OTERM281                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format~0                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format~1                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_format~2                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_primv[0]~3                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_primv[0]~3_RESYN376_BDD377                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_primv[1]~7                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_primv[1]~7_RESYN378_BDD379                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vacc_next~11                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vacc~12                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[0]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[0]_OTERM209                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[0]_OTERM211                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[0]_OTERM213                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[0]_OTERM215                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[1]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[1]_OTERM201                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[1]_OTERM203                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[1]_OTERM205                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[1]_OTERM207                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[2]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[2]_OTERM193                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[2]_OTERM195                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[2]_OTERM197                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[2]_OTERM199                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[3]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[3]_OTERM185                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[3]_OTERM187                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[3]_OTERM189                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[3]_OTERM191                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[4]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[4]_OTERM177                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[4]_OTERM179                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[4]_OTERM181                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[4]_OTERM183                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[5]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[5]_OTERM169                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[5]_OTERM171                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[5]_OTERM173                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[5]_OTERM175                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[6]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[6]_OTERM161                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[6]_OTERM163                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[6]_OTERM165                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[6]_OTERM167                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[7]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[7]_OTERM153                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[7]_OTERM155                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[7]_OTERM157                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].b[7]_OTERM159                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[0]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[0]_OTERM145                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[0]_OTERM147                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[0]_OTERM149                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[0]_OTERM151                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[1]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[1]_OTERM137                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[1]_OTERM139                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[1]_OTERM141                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[1]_OTERM143                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[2]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[2]_OTERM129                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[2]_OTERM131                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[2]_OTERM133                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[2]_OTERM135                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[3]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[3]_OTERM121                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[3]_OTERM123                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[3]_OTERM125                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[3]_OTERM127                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[4]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[4]_OTERM113                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[4]_OTERM115                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[4]_OTERM117                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[4]_OTERM119                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[5]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[5]_OTERM105                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[5]_OTERM107                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[5]_OTERM109                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[5]_OTERM111                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[6]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[6]_OTERM97                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[6]_OTERM99                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[6]_OTERM101                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[6]_OTERM103                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM85                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM87                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM89                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM91                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM93                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM95                                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[0]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[0]_OTERM273                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[0]_OTERM275                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[0]_OTERM277                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[0]_OTERM279                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[1]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[1]_OTERM265                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[1]_OTERM267                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[1]_OTERM269                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[1]_OTERM271                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[2]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[2]_OTERM257                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[2]_OTERM259                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[2]_OTERM261                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[2]_OTERM263                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[3]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[3]_OTERM249                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[3]_OTERM251                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[3]_OTERM253                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[3]_OTERM255                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[4]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[4]_OTERM241                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[4]_OTERM243                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[4]_OTERM245                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[4]_OTERM247                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[5]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[5]_OTERM233                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[5]_OTERM235                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[5]_OTERM237                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[5]_OTERM239                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[6]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[6]_OTERM225                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[6]_OTERM227                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[6]_OTERM229                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[6]_OTERM231                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[7]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[7]_OTERM217                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[7]_OTERM219                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[7]_OTERM221                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[0].r[7]_OTERM223                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[0]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[1]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[2]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[3]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[4]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[5]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[6]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].b[7]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[0]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[1]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[2]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[3]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[4]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[5]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[6]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].g[7]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[0]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[1]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[2]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[3]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[4]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[5]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[6]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vpixq[3].r[7]                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; audio_out:audio_out|i2s:i2s|Add0~18                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; audio_out:audio_out|i2s:i2s|bit_cnt~2                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; cnt[0]~10                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ddr_svc:ddr_svc|Add1~10                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ddr_svc:ddr_svc|state~1                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add3~30                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add4~29                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add4~30                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add5~45                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add5~46                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add9~62                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|Add11~2                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan1~3                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan2~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan2~13                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan3~11                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan3~14                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan4~14                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_inc~4                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_inc~5                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_inc~6                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_vol[4]~16                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add3~46                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add4~29                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add4~30                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add5~30                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add9~57                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add9~58                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|Add11~2                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan1~7                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan2~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan2~13                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan3~3                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan4~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan4~18                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_inc~4                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_inc~5                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_inc~6                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_vol[4]~18                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Add0~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Add1~5                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Add1~6                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~0                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~1                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~2                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~2_wirecell                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~3                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~3_wirecell                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux0~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux0~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux1~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux1~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux2~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux2~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux3~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Mux3~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Add1~5                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Add1~6                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~0                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~1                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~2                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~2_wirecell                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~3                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~3_wirecell                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux0~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux0~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux1~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux1~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux2~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux2~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux3~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Mux3~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|HV[0]~2                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|SPCAD[0]                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add1~30                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add2~30                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add3~29                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add3~30                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add4~30                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add5~30                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add7~30                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Add8~29                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|A~23                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Equal24~0                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC~27                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC~28                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC~30                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC~36                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP~13                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_ALU:alu|Add3~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_ALU:alu|Add5~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_ALU:alu|DAA_Q[1]~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr~5                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|process_3~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|WR_n~0                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|ALU_Op_r~2                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add1~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add2~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add3~25                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add3~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add4~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add5~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add7~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Add8~25                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A~21                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Equal24~1                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC~27                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC~28                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC~29                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC~34                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP~12                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|Add3~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|Add5~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|DAA_Q[1]~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|Q_t~39                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|Q_t~42                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|Q_t~46                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu|Q_t~47                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_MCode:mcode|Mux121~2                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TmpAddr~5                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|HVGEN:hvgen|Add2~22                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|HVGEN:hvgen|Add3~10                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|HVGEN:hvgen|Selector17~1                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|HVGEN:hvgen|vcnt~3                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Add1~29                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Add2~21                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Equal2~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Equal3~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Equal4~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Equal5~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|Add0~34                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|Add1~34                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|Add2~34                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|Add3~34                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|Add4~34                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|Add5~34                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|mul24x3~49                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|mul24x3~52                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|mul24x3~55                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|mul24x3~58                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|mul24x3~60                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|mul24x3~62                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|LessThan0~1                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|LessThan1~1                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|ce_x4i~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|ce_x4i~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Add1~53                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Add5~62                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Add7~6                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Add9~6                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Add13~9                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Add13~10                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Selector295~0                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|Selector426~0                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|data_addr~12                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr~14                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer~24                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|Add4~30                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|Add10~2                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|Selector214~0                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt~10                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~1                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~1_OTERM83                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~5                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~5_OTERM81                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~9_OTERM79                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~13                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~13_OTERM77                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~17                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~17_OTERM75                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~21                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~21_OTERM73                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~25                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~25_OTERM71                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~29                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~29_OTERM69                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~33                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~33_OTERM67                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~37                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~37_OTERM65                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~41                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~41_OTERM63                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~45                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~45_OTERM61                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~49                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~49_OTERM59                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~53                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~53_OTERM57                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~57                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~57_OTERM55                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~61                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~61_OTERM53                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~65                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~65_OTERM51                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~69                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~69_OTERM49                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~73                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~73_OTERM47                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~77                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~77_OTERM45                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~81                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~81_OTERM43                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~85                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~85_OTERM41                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~89                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~89_NEW_REG36_RTM038                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~89_OTERM37                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~89_RTM039                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~89_RTM039                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add2~90                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add17~10                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add19~17                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add20~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add22~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Add24~38                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal9~7                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal10~10                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal10~11                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal10~12                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal10~13                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal10~13_RESYN485_BDD486                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal10~13_RESYN487_BDD488                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal12~0                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal12~1                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal12~1_RESYN473_BDD474                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal12~3                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal12~5                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~6                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~7                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~8                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~10                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~10_RESYN296_BDD297                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~10_RESYN298_BDD299                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|Equal15~11                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|LessThan9~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|always3~3                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|always3~4                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|always3~6                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|always3~6_RESYN292_BDD293                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|always3~6_RESYN294_BDD295                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[0]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[1]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[2]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[3]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[4]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[5]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[6]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[7]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[8]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[9]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[10]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[11]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[12]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[13]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[14]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[15]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[16]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[17]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[18]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[19]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[20]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cnt[21]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_osd_start~3                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~0                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~1                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~1_RESYN469_BDD470                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~1_RESYN471_BDD472                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~2                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~3                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~4                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~4_RESYN475_BDD476                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~5                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~7                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN326_BDD327                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN326_RESYN461_BDD462                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN326_RESYN463_BDD464                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN326_RESYN465_BDD466                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN328_BDD329                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN330_BDD331                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt[0]~15                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~16                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~16_RESYN342_BDD343                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~18                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~21                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~22                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~22_RESYN344_BDD345                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~22_RESYN346_BDD347                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~23                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~23_RESYN348_BDD349                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~24                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~24_RESYN350_BDD351                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~25                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~25_RESYN352_BDD353                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~26                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~26_RESYN354_BDD355                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~27                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~27_RESYN356_BDD357                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~28                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~28_RESYN358_BDD359                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~29                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~29_RESYN360_BDD361                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~30                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~30_RESYN362_BDD363                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~31                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~31_RESYN364_BDD365                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~32                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~32_RESYN366_BDD367                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~33                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~33_RESYN368_BDD369                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|pixcnt[17]~1                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|pixcnt[17]~1_RESYN477_BDD478                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|v_cnt[21]~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|v_cnt[21]~1_RESYN483_BDD484                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|v_cnt[21]~7                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|v_cnt[21]~7_RESYN489_BDD490                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|v_cnt[21]~7_RESYN491_BDD492                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|v_cnt~6                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|Add17~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|Add19~29                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|Add20~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|Add22~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|Add24~38                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|Equal12~0                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|h_osd_start~2                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|osd_hcnt2~0                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|osd_vcnt~15                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|v_cnt~4                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector27~0                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector27~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector31~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector31~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~3                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~6                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~7                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector35~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector35~3                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~6                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~7                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~3                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~5                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~6                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector39~4                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector39~5                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector41~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~1                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~3                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~4                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~6                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~8                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~10                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~11                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~0                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector47~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|always5~60                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~14                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~18                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~19                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~20                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~24                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~28                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~29                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~31                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~33                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~34                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~35                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~36                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~38                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~40                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~41                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~42                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~43                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~46                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~47                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~48                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~50                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~52                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~67                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~68                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~69                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~70                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~71                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~72                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~73                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~74                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~77                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~83                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~84                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~85                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~86                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~87                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~88                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~89                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~90                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~91                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~93                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~94                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~95                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~96                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~97                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~98                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~101                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~105                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~106                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~107                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~108                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~109                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~110                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~115                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~117                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~118                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~120                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~121                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~127                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~132                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~133                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~135                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~136                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~52                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~53                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~54                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~55                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~57                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~59                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~60                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~61                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~62                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~63                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~80                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~81                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~82                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~84                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~85                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~87                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~88                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~89                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~113                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~136                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~158                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~160                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~161                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~162                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~184                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~185                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~188                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~189                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~190                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~207                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~208                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~209                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~211                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~212                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~266                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~267                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~269                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~270                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~308                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~309                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~310                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~311                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~312                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~313                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~332                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~333                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~334                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~335                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~336                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~337                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~367                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~368                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~369                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~375                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~376                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~377                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~384                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~415                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~416                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|break_loop~8                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|break_loop~9                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|Add1~10               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter~3 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add6~78                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add10~33                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add21~1                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|LessThan5~15                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Selector39~0                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac~12                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|Add1~18                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|Add2~2                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|Add3~2                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|Mux7~0                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|Mux15~0                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|Mux23~0                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|Add1~13                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|Add2~18                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter~11                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~3                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~3_RESYN318_BDD319                                                                                                                                                       ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add10~21                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add10~21_RESYN479_BDD480                                                                                                                                                     ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~36                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~36_RTM035                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~39                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~39_RTM034                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~39_RTM034                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_comb_bita0~COUT                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~0                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pb_1g[5]                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[4]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[4]_OTERM3                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[4]_OTERM5                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[5]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM23                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM25                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM31                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM33                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[7]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]_OTERM19                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]_OTERM21                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]_OTERM29                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[9]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM1                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM7                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM9                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM17                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM27                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[11]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[12]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[12]_OTERM13                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[12]_OTERM15                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[13]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[14]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[14]_OTERM11                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_h_bil_t.b[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Mult13~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[1]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[2]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[3]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[4]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[5]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[6]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[7]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[8]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[9]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[10]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[11]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[12]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[13]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[14]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[15]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[16]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[17]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[18]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[19]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[20]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[21]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[22]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[23]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_frac2[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                                                                                              ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                                                                                              ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_12                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_2                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_2                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add156~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add151~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add152~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_hpixq[0].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[1].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[2].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add111~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add110~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[0]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[0]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[1]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[1]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[2]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[2]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[3]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[3]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[4]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[4]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[5]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[5]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[6]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[6]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add109~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[7]                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[7]~_Duplicate_1                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[3].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Mult12~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_stride[0]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[0]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[0]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[0]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[1]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[1]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[1]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[1]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[2]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[2]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[2]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[2]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[3]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[3]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[3]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[3]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[4]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[4]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[4]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[4]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[5]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[5]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[5]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[5]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[6]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[6]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[6]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[6]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[7]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[7]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[7]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[7]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_stride[8]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[8]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[8]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[9]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[9]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[9]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_stride[10]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[10]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[10]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_stride[11]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[11]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[11]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_stride[12]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[12]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[12]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_stride[13]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AY               ;                       ;
; ascal:ascal|o_stride[13]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[13]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_bil_t.b[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[4]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[5]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[6]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[7]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[8]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[9]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[10]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[11]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[12]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_frac[3]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_12                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_dr2[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a0                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a1                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a2                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a3                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a4                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a5                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a6                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a7                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[8]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a8                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[9]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a9                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[10]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a10                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[11]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a11                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[12]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a12                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[13]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a13                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[14]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a14                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[15]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a15                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[16]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a16                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[17]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a17                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[18]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a18                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[19]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a19                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[20]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a20                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[21]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a21                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[22]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a22                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[23]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a23                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[24]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a24                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[25]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a25                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[26]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a26                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[27]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a27                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[28]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a28                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[29]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a29                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[30]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a30                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[31]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a31                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[32]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a32                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[33]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a33                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[34]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a34                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[35]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ram_block1a35                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add211~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add212~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add209~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add210~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add207~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add208~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_vpixq1[0].b[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add165~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]                                                                                                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]~_Duplicate_1                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[0]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[1]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[2]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[3]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[4]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[5]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[6]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[7]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[0]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a0                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[1]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a1                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[2]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a2                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[3]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a3                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[4]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a4                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[5]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a5                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[6]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a6                                                     ; PORTBDATAOUT     ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|gamma[7]                                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ram_block1a7                                                     ; PORTBDATAOUT     ;                       ;
; hdmi_out_d[0]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[0]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[1]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[1]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[2]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[2]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[3]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[3]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[4]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[4]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[5]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[5]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[6]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[6]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[7]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[7]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[8]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[8]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[9]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[9]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[10]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[10]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[11]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[11]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[12]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[12]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[13]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[13]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[14]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[14]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[15]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[15]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[16]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[16]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[17]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[17]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[18]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[18]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[19]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[19]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[20]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[20]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[21]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[21]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[22]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[22]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[23]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[23]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_de                                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_DE~output                                                                                                                                                                                       ; I                ;                       ;
; hdmi_out_hs                                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_HS~output                                                                                                                                                                                       ; I                ;                       ;
; hdmi_out_vs                                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; hdmi_out_vs~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; hdmi_out_vs                                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_VS~output                                                                                                                                                                                       ; I                ;                       ;
; FB_FMT[0]                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_FMT[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; FB_FMT[1]                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_FMT[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; HSET[6]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; HSET[6]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; HSET[7]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; HSET[7]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; LFB_BASE[16]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[16]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; LFB_BASE[18]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[18]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; LFB_BASE[20]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[20]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; LFB_BASE[24]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[24]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; LFB_BASE[25]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[25]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; LFB_BASE[26]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[26]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; LFB_BASE[28]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[28]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; VSET[0]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; VSET[2]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[2]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; VSET[3]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[3]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; VSET[8]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[8]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; adj_address[0]                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_address[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; adj_address[1]                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_address[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; adj_address[5]                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_address[5]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; adj_data[3]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_data[3]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; adj_data[25]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_data[25]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; adj_data[26]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_data[26]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; alsa:alsa|acc[24]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[24]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; alsa:alsa|buf_len[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; alsa:alsa|buf_len[5]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; alsa:alsa|buf_len[8]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[8]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; alsa:alsa|buf_len[16]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[16]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_len[17]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[17]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[3]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[5]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[8]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[8]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[13]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[13]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; alsa:alsa|data2[13]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[13]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[21]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[21]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[22]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[22]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[29]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[29]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[36]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[36]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[39]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[39]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[42]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[42]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[47]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[47]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[56]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[56]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|spicnt[4]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|spicnt[4]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|cntr_uhf:cntr1|counter_reg_bit[1]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|cntr_uhf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|cntr_uhf:cntr1|counter_reg_bit[2]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|cntr_uhf:cntr1|counter_reg_bit[2]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|avl_write_sr                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|avl_write_sr~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_acpt[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_acpt[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_acpt[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_acpt[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_adrsi[11]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[11]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[13]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[13]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[14]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[14]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[18]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[18]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[19]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[19]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[21]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[21]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_count[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_count[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_de_delay[0]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_de_delay[2]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_hacc[4]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[4]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hacc[5]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hacc[6]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[6]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hacc[8]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[8]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hacc[11]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[11]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hbcpt[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hbcpt[4]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[4]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hmax[6]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hmax[6]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hnp                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hnp~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ascal:ascal|i_hnp4                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hnp4~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix1.b[1]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.b[1]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix1.b[4]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.b[4]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix1.g[5]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.g[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix1.r[3]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.r[3]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_1DUPLICATE                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.r[1]~_Duplicate_1DUPLICATE                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_hpix2.r[6]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.r[6]~_Duplicate_1DUPLICATE                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_hsize[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hsize[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_lrad[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_lrad[6]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[6]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_lrad[7]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_pde                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_pde~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ascal:ascal|i_shift[16]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[16]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[17]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[18]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[18]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[22]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[22]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[23]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[23]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[25]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[25]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[26]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[26]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[28]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[28]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[29]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[29]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[30]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[30]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[31]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[31]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[35]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[35]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[36]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[36]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[40]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[40]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[41]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[41]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[43]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[43]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[45]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[45]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[47]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[47]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[48]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[48]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[52]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[52]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[53]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[53]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[54]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[54]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[56]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[56]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[58]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[58]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[59]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[59]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[62]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[62]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[65]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[65]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[67]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[67]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[69]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[69]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[70]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[70]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[71]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[71]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[72]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[72]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[75]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[75]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[76]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[76]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[77]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[77]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[83]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[83]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[90]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[90]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[91]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[91]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[94]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[94]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[95]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[95]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[97]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[97]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[98]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[98]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[100]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[100]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[102]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[102]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[103]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[103]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[104]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[104]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[105]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[105]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[107]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[107]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[108]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[108]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[109]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[109]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[112]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[112]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[114]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[114]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[117]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[117]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_vacc[5]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vcpt[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vcpt[7]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vcpt[9]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[9]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vcpt[11]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[11]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vdivr[24]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vdivr[24]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_ven4                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_ven4~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|i_ven5                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_ven5~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|i_vs_pre                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vs_pre~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_vsize[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vsize[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_wad[0]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_wad[1]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_wad[2]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_wdelay[2]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wdelay[2]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_wreq_mem                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wreq_mem~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_acpt4[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_acpt4[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_ad2[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_ad2[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|o_b[4]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_b[4]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_dcpt[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dcpt[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dcpt[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dcpt[4]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[4]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_divcpt[0]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divcpt[1]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divrun                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divrun~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|o_dshi[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dshi[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_dshi[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dshi[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_g[2]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_g[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_g[6]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_g[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_g[7]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_g[7]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_12                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_12DUPLICATE                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_hbcpt[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hbcpt[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hbcpt[2]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[2]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hbcpt[4]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[4]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_ibuf0[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_ibuf0[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_mode[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_mode[3]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_obuf0[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf0[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_obuf0[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf0[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_r[1]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[1]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_r[2]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_r[3]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_r[4]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[4]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_r[5]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[5]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_r[6]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_shift[137]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[137]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[139]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[139]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[140]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[140]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[142]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[142]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_state.sWAITREAD                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_state.sWAITREAD~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_vdivr[8]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vdivr[8]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vdivr[9]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vdivr[9]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM85                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpixq[0].g[7]_OTERM85~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpixq[0].g[7]_OTERM87                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpixq[0].g[7]_OTERM87~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vsv[1]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vsv[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|poly_tdw[11]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|poly_tdw[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[8]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[8]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|a3[13]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_l|a3[13]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|a3[16]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_l|a3[16]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|a3[3]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_r|a3[3]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|a3[6]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_r|a3[6]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; audio_out:audio_out|sigma_delta_dac:sd_l|SigmaLatch[17]                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|sigma_delta_dac:sd_l|SigmaLatch[17]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[1]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[1]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[2]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[2]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[3]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[3]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[1]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|subframe_count_q[1]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[4]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|subframe_count_q[4]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; cfg_custom_p1[5]                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p1[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; cfg_custom_p2[5]                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; cfg_custom_p2[7]                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[7]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; cfg_custom_p2[8]                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[8]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; cfg_custom_p2[10]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[10]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_p2[11]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[11]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_p2[12]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[12]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_p2[18]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[18]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_p2[19]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_p2[19]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_t                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_custom_t~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; cmd[2]                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cmd[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; cmd[6]                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cmd[6]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; coef_addr[0]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; coef_addr[0]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; csync:csync_hdmi|h_cnt[3]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_hdmi|h_cnt[5]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_vga|csync_hs                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|csync_hs~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; csync:csync_vga|h_cnt[13]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[13]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; deb_osd[6]                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; deb_osd[6]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; deb_user[1]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; deb_user[1]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; deb_user[2]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; deb_user[2]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; deb_user[5]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; deb_user[5]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; div[0]                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[0]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; div[31]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[31]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|addr[1]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|addr[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|cnt_div[0]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|cnt_div[0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|cnt_div[1]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|cnt_div[1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|ena_div                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|ena_div~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[1]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[2]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[2]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[3]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[3]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[4]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[4]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[5]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[5]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[7]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[7]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[9]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[9]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[11]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_gen_cnt[11]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|poly17[9]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|poly17[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[0][0]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[0][0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[0][6]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[0][6]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[2][3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[2][3]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[2][5]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[2][5]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[2][7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[2][7]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[3][2]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[3][2]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[4][3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[4][3]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[5][1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[5][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[5][3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[5][3]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[6][4]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[6][4]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[7][0]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[7][0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[7][7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[7][7]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[11][0]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[11][0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[12][4]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[12][4]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[13][1]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|reg[13][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][1]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][3]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][3]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][5]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][5]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][7]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][7]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][10]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][10]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][11]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[1][11]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[2][1]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[2][1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[2][2]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[2][2]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[2][5]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[2][5]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[3][10]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[3][10]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|addr[0]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|addr[0]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|addr[2]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|addr[2]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|cnt_div[0]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|cnt_div[0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_gen_cnt[1]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_gen_cnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_gen_cnt[13]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_gen_cnt[13]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_gen_cnt[15]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_gen_cnt[15]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|noise_gen_cnt[2]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|noise_gen_cnt[2]~DUPLICATE                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|poly17[4]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|poly17[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][0]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][3]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][4]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][4]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][7]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[1][1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[1][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[2][0]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[2][0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[2][7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[2][7]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[3][2]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[3][2]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[3][3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[3][3]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[4][1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[4][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[4][2]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[4][2]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[4][7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[4][7]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[6][0]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[6][0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[6][3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[6][3]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[7][1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[7][1]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[7][4]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[7][4]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[7][5]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[7][5]~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[11][2]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[11][2]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[11][4]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[11][4]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[12][4]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[12][4]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[14][3]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[14][3]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[14][6]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[14][6]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[14][7]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[14][7]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[15][0]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[15][0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[15][1]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[15][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[15][3]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[15][3]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[1][11]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[1][11]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[3][6]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[3][6]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[3][11]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[3][11]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|STATE.101                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|STATE.101~DUPLICATE                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|WP[0]                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|WP[0]~DUPLICATE                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|radr0[4]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|radr0[4]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|radr0[6]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|radr0[6]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|radr0[7]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|radr0[7]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~21                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~21DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~83                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~83DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~147                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~147DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~155                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~155DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~192                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~192DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~197                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~197DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~214                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~214DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~219                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~219DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~223                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~223DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~310                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~310DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~315                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~315DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~318                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~318DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~374                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~374DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~450                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~450DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~468                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~468DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~471                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~471DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~522                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~522DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~525                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~525DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~537                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~537DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~539                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~539DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~554                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~554DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~581                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~581DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~586                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~586DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~633                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~633DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~636                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~636DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~642                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~642DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~648                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~648DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~681                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~681DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~795                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~795DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~805                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~805DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~811                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~811DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~825                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~825DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~842                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~842DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~845                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~845DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~849                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~849DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~850                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~850DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~899                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~899DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~920                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~920DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~922                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~922DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~961                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~961DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~977                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~977DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~978                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~978DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1014                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1014DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1032                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1032DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1044                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1044DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1045                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1045DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1046                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1046DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1047                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1047DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1055                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1055DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1064                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1064DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1066                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1066DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1084                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1084DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1089                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1089DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1098                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1098DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1100                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1100DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1106                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1106DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1175                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1175DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1179                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1179DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1220                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1220DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1232                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1232DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1233                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1233DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1239                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1239DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1284                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1284DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1285                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1285DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1300                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1300DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1306                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1306DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1323                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1323DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1345                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1345DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1351                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1351DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1356                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1356DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1363                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1363DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1364                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1364DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1492                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1492DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1504                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1504DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1541                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1541DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1594                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1594DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1675                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1675DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1686                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1686DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1731                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1731DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1763                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1763DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1833                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1833DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1849                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1849DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1853                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1853DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1913                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1913DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1914                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1914DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1963                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1963DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1967                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1967DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1979                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1979DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1982                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1982DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1985                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~1985DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2013                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2013DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2020                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2020DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2025                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2025DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2090                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2090DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2122                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2122DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2128                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2128DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2130                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2130DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2141                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2141DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2160                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2160DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2180                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2180DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2205                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2205DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2242                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2242DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2251                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2251DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2257                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2257DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2261                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2261DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2269                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2269DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2318                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2318DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2329                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2329DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2338                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2338DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2350                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2350DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2354                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2354DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2357                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2357DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2365                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2365DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2393                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2393DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2397                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2397DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2410                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2410DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2418                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2418DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2421                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2421DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2425                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2425DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2429                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2429DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2517                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2517DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2522                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2522DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2561                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2561DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2593                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2593DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2600                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2600DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2625                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2625DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2626                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2626DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2631                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2631DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2633                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2633DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2649                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2649DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2681                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2681DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2693                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2693DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2725                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2725DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2753                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2753DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2779                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2779DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2782                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2782DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2796                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2796DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2831                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2831DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2839                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2839DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2845                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2845DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2851                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2851DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2856                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2856DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2903                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2903DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2905                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2905DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2909                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2909DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2936                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2936DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2937                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2937DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2939                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2939DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2948                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2948DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2959                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2959DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2986                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2986DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2991                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~2991DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3001                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3001DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3012                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3012DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3033                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3033DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3127                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3127DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3259                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3259DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3274                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3274DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3334                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3334DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3342                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3342DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3358                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3358DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3379                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3379DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3402                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3402DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3405                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3405DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3451                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3451DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3463                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3463DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3486                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3486DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3547                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3547DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3550                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3550DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3602                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3602DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3609                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3609DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3612                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3612DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3614                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3614DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3632                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3632DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3634                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3634DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3641                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3641DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3646                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3646DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3653                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3653DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3666                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3666DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3678                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3678DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3681                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3681DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3685                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3685DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3701                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3701DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3792                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3792DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3805                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3805DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3818                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3818DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3820                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3820DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3836                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3836DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3842                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3842DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3858                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3858DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3885                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3885DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3900                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3900DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3922                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3922DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3925                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3925DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3968                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3968DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3978                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3978DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3984                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~3984DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4028                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4028DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4050                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4050DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4096                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4096DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4097                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4097DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4147                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4147DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4159                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4159DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4169                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4169DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4174                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4174DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4180                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4180DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4222                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4222DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4233                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4233DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4275                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4275DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4290                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4290DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4300                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4300DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4320                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4320DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4329                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4329DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4333                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4333DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4359                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4359DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4364                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4364DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4372                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4372DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4409                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4409DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4475                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4475DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4506                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4506DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4521                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4521DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4545                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4545DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4561                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4561DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4583                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4583DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4585                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4585DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4596                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4596DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4683                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4683DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4715                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4715DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4731                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4731DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4743                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4743DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4817                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4817DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4858                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4858DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4906                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4906DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4917                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4917DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4936                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4936DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4950                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4950DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4986                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4986DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4993                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4993DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4999                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~4999DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5022                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5022DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5031                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5031DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5045                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5045DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5078                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5078DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5110                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5110DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5122                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5122DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5137                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5137DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5139                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5139DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5140                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5140DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5142                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5142DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5145                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5145DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5148                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5148DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5189                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5189DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5197                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5197DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5213                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5213DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5214                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5214DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5218                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5218DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5262                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5262DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5301                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5301DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5308                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5308DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5322                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5322DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5372                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5372DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5375                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5375DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5378                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5378DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5382                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5382DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5397                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5397DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5401                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5401DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5425                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5425DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5434                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5434DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5457                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5457DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5474                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5474DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5506                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5506DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5514                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5514DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5522                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5522DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5525                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5525DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5530                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5530DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5577                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5577DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5578                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5578DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5586                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5586DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5610                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5610DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5613                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5613DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5691                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5691DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5719                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5719DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5740                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5740DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5843                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5843DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5849                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5849DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5873                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5873DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5877                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5877DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5900                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5900DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5905                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5905DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5921                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5921DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5953                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5953DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5959                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5959DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5975                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5975DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5977                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5977DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5985                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~5985DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6011                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6011DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6028                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6028DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6029                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6029DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6031                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6031DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6045                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6045DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6066                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6066DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6067                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6067DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6105                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6105DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6107                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6107DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6177                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6177DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6221                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6221DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6278                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6278DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6286                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6286DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6343                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6343DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6357                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6357DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6362                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6362DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6433                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6433DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6449                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6449DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6474                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6474DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6482                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6482DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6518                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6518DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6580                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6580DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6597                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6597DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6599                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6599DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6615                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6615DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6618                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6618DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6621                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6621DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6665                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6665DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6666                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6666DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6669                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6669DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6698                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6698DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6701                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6701DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6722                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6722DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6732                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6732DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6762                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6762DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6785                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6785DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6844                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6844DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6866                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6866DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6890                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6890DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6895                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6895DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6929                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6929DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6945                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6945DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6988                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~6988DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7004                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7004DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7021                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7021DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7050                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7050DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7052                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7052DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7054                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7054DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7062                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7062DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7069                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7069DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7072                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7072DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7081                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7081DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7088                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7088DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7100                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7100DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7146                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7146DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7151                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7151DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7172                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7172DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7185                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7185DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7197                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7197DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7252                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7252DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7255                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7255DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7282                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7282DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7288                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7288DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7290                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7290DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7305                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7305DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7324                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7324DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7340                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7340DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7433                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7433DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7446                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7446DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7454                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7454DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7461                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7461DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7465                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7465DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7477                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7477DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7489                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7489DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7495                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7495DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7497                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7497DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7525                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7525DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7591                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7591DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7597                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7597DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7599                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7599DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7604                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7604DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7618                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7618DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7623                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7623DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7679                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7679DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7686                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7686DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7692                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7692DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7694                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7694DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7703                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7703DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7710                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7710DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7727                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7727DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7786                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7786DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7796                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7796DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7810                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7810DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7812                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7812DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7831                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7831DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7847                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7847DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7866                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7866DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7879                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7879DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7907                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7907DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7957                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7957DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7989                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~7989DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8085                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8085DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8121                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8121DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8127                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8127DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8159                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8159DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8225                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8225DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8233                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8233DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8267                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8267DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8289                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8289DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8291                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8291DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8297                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8297DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8307                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8307DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8310                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8310DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8315                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8315DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8329                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8329DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8334                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8334DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8358                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8358DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8394                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8394DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8419                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8419DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8426                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8426DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8430                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8430DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8455                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8455DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8463                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8463DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8489                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8489DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8495                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8495DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8524                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8524DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8527                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8527DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8571                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8571DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8584                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8584DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8682                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8682DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8690                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8690DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8763                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8763DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8766                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8766DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8790                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8790DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8834                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8834DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8914                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8914DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8924                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8924DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8930                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8930DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8950                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8950DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8978                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~8978DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9053                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9053DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9090                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9090DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9095                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9095DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9098                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9098DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9103                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9103DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9113                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9113DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9119                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9119DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9144                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9144DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9145                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9145DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9178                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9178DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9187                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9187DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9228                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9228DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9239                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9239DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9240                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9240DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9272                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9272DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9297                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9297DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9311                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9311DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9320                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9320DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9321                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9321DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9345                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9345DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9348                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9348DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9361                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9361DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9372                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9372DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9373                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9373DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9375                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9375DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9378                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9378DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9384                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9384DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9389                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9389DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9404                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9404DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9431                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9431DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9433                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9433DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9440                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9440DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9442                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9442DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9449                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9449DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9452                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9452DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9457                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9457DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9465                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9465DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9469                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9469DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9471                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9471DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9472                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9472DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9492                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9492DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9495                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9495DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9504                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9504DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9505                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9505DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9536                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9536DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9557                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9557DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9561                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9561DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9564                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9564DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9572                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9572DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9573                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9573DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9577                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9577DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9588                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9588DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9599                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9599DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9617                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9617DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9696                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9696DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9700                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9700DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9713                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9713DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9716                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9716DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9768                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9768DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9771                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9771DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9822                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9822DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9882                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9882DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9913                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9913DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9945                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9945DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9961                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9961DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9965                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9965DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9984                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9984DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9992                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9992DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9995                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~9995DUPLICATE                                                                                                                     ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10016                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10016DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10040                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10040DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10099                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10099DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10112                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10112DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10147                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10147DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10189                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10189DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10210                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10210DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10226                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10226DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10232                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10232DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10241                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10241DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10242                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10242DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10245                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10245DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10272                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10272DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10291                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10291DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10306                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10306DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10338                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10338DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10341                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10341DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10349                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10349DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10392                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10392DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10395                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10395DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10396                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10396DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10404                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10404DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10428                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10428DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10431                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10431DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10467                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10467DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10506                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10506DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10519                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10519DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10562                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10562DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10624                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10624DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10632                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10632DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10633                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10633DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10636                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10636DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10665                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10665DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10681                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10681DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10764                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10764DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10840                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10840DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10860                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10860DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10891                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10891DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10895                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10895DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10904                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10904DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10907                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10907DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10915                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10915DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10920                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10920DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10927                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10927DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10928                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10928DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10932                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10932DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10941                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10941DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10956                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10956DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10959                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10959DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10965                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10965DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10976                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~10976DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11028                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11028DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11040                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11040DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11042                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11042DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11044                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11044DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11073                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11073DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11078                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11078DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11084                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11084DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11095                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11095DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11103                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11103DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11104                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11104DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11121                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11121DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11129                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11129DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11139                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11139DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11142                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11142DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11145                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11145DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11148                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11148DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11153                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11153DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11172                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11172DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11212                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11212DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11230                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11230DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11262                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11262DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11267                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11267DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11270                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11270DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11273                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11273DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11275                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11275DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11278                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11278DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11305                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11305DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11334                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11334DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11338                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11338DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11354                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11354DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11383                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11383DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11398                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11398DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11403                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11403DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11446                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11446DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11459                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11459DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11466                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11466DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11470                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11470DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11479                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11479DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11483                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11483DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11498                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11498DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11505                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11505DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11542                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11542DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11550                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11550DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11571                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11571DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11591                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11591DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11594                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11594DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11599                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11599DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11611                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11611DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11638                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11638DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11639                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11639DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11683                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11683DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11722                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11722DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11723                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11723DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11727                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11727DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11738                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11738DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11754                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11754DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11755                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11755DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11763                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11763DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11767                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11767DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11776                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11776DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11787                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11787DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11797                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11797DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11811                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11811DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11812                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11812DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11829                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11829DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11848                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11848DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11853                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11853DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11864                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11864DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11874                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11874DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11884                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11884DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11887                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11887DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11898                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11898DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11907                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11907DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11917                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11917DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11955                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11955DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11961                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11961DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11992                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~11992DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12002                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12002DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12010                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12010DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12013                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12013DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12019                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12019DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12021                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12021DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12029                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12029DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12035                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12035DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12086                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12086DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12140                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12140DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12149                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12149DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12214                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12214DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12278                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12278DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12289                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12289DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12297                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12297DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12307                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12307DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12352                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12352DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12368                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12368DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12430                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12430DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12451                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12451DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12479                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12479DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12480                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12480DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12495                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12495DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12496                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12496DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12503                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12503DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12526                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12526DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12552                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12552DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12561                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12561DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12569                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12569DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12584                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12584DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12591                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12591DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12628                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12628DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12636                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12636DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12648                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12648DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12660                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12660DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12663                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12663DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12681                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12681DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12692                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12692DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12736                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12736DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12793                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12793DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12812                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12812DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12829                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12829DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12839                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12839DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12844                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12844DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12886                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12886DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12889                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12889DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12894                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12894DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12921                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12921DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12931                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12931DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12934                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12934DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12938                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12938DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12948                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12948DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12959                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12959DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12960                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12960DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12968                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12968DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12977                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12977DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12980                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12980DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12986                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12986DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12991                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12991DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12995                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12995DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12998                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~12998DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13049                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13049DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13053                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13053DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13065                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13065DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13068                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13068DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13069                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13069DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13093                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13093DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13097                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13097DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13100                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13100DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13127                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13127DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13132                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13132DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13200                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13200DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13228                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13228DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13248                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13248DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13264                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13264DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13342                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13342DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13361                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13361DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13376                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13376DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13377                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13377DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13384                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13384DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13441                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13441DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13466                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13466DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13491                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13491DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13554                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13554DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13578                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13578DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13589                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13589DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13607                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13607DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13648                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13648DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13669                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13669DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13690                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13690DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13704                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13704DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13773                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13773DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13784                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13784DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13832                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13832DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13837                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13837DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13843                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13843DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13857                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13857DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13872                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13872DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13882                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13882DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13905                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13905DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13906                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13906DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13911                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13911DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13929                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13929DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13938                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13938DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13943                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13943DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13952                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13952DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13982                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13982DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13984                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~13984DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14041                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14041DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14049                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14049DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14065                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14065DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14096                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14096DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14098                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14098DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14108                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14108DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14135                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14135DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14143                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14143DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14172                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14172DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14188                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14188DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14189                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14189DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14215                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14215DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14241                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14241DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14374                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14374DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14379                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14379DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14400                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14400DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14411                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14411DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14414                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14414DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14420                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14420DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14433                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14433DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14444                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14444DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14471                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14471DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14487                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14487DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14503                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14503DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14510                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14510DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14539                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14539DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14545                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14545DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14561                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14561DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14572                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14572DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14593                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14593DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14606                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14606DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14619                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14619DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14651                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14651DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14663                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14663DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14700                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14700DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14702                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14702DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14819                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14819DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14823                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14823DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14827                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14827DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14869                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14869DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14874                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14874DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14876                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14876DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14904                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14904DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14906                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14906DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14917                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14917DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14934                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14934DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14949                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14949DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14991                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14991DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14994                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14994DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14997                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~14997DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15018                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15018DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15029                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15029DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15081                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15081DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15082                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15082DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15087                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15087DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15125                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15125DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15126                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15126DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15130                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15130DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15178                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15178DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15194                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15194DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15199                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15199DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15253                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15253DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15282                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15282DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15375                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15375DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15376                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15376DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15380                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15380DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15391                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15391DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15396                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15396DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15399                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15399DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15407                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15407DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15415                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15415DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15447                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15447DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15479                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15479DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15499                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15499DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15504                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15504DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15508                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15508DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15512                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15512DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15518                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15518DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15534                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15534DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15538                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15538DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15542                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15542DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15556                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15556DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15559                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15559DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15565                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15565DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15570                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15570DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15573                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15573DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15574                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15574DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15576                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15576DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15583                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15583DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15588                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15588DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15599                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15599DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15607                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15607DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15631                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15631DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15680                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15680DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15727                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15727DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15765                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15765DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15776                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15776DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15784                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15784DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15808                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15808DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15830                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15830DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15883                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15883DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15903                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15903DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15935                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15935DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15942                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15942DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15947                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15947DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15967                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15967DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15988                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~15988DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16026                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16026DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16032                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16032DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16035                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16035DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16047                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16047DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16048                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16048DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16058                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16058DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16131                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16131DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16139                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16139DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16166                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16166DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16242                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16242DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16298                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16298DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16303                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16303DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16308                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16308DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16327                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16327DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16354                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem|core~16354DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|PHASE[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|PHASE[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|PHASE[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|PHASE[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_INP:inps|CTR1[3]                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_INP:inps|CTR1[3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|cnt[2]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|cnt[2]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|cnt[8]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|cnt[8]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|cnt[12]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|cnt[12]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|address_reg_b[0]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|address_reg_b[0]~DUPLICATE                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|address_reg_b[1]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|address_reg_b[1]~DUPLICATE                                                 ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ACC[5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ACC[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ALU_Op_r[1]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ALU_Op_r[1]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ALU_Op_r[2]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ALU_Op_r[2]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ALU_Op_r[3]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ALU_Op_r[3]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|A[4]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|A[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|F[0]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|F[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|F[4]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|F[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ISet[0]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ISet[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ISet[1]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ISet[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[1]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[3]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[3]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[5]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[5]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[6]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[6]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[7]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IncDecZ                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IncDecZ~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IntE_FF2                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IntE_FF2~DUPLICATE                                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|MCycle[0]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|MCycle[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|MCycle[1]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|MCycle[1]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[2]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[3]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[4]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[8]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[8]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[10]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[10]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[15]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[5][3]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[5][3]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr[14]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr[14]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[0]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[0]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[5]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[5]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[6]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[6]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[7]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|DI_Reg[7]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusA[0]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusA[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusB[6]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusB[6]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusB[7]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusB[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|F[0]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|F[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|F[3]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|F[3]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IR[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IR[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IR[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IR[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|ISet[1]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|ISet[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IStatus[1]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IStatus[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[0]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[6]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[6]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[7]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|MCycle[0]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|MCycle[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|MCycle[1]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|MCycle[1]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[6]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[6]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[12]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[12]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|R[7]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|R[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[7]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[7]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[14]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[15]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][1]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][3]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][3]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[5][3]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[5][3]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TState[0]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TState[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|HVGEN:hvgen|HBLK                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|HVGEN:hvgen|HBLK~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|HVGEN:hvgen|VSYN                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|HVGEN:hvgen|VSYN~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|HVGEN:hvgen|hcnt[2]                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|HVGEN:hvgen|hcnt[2]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; emu:emu|HVGEN:hvgen|hcnt[4]                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|HVGEN:hvgen|hcnt[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; emu:emu|HVGEN:hvgen|hcnt[8]                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|HVGEN:hvgen|hcnt[8]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; emu:emu|HVGEN:hvgen|vcnt[5]                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|HVGEN:hvgen|vcnt[5]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|HS                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|HS~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[2]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[2]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[11]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[11]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[18]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[18]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[22]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[22]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[24]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[24]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[31]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|cnt[31]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|pos[10]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|pos[10]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[1]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[1]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[2]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[2]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[4]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[4]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[9]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[9]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[17]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[17]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[18]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[18]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[19]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[19]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[22]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[22]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[25]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[25]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[26]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[26]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[27]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|cnt[27]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|neg[22]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|neg[22]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|B_in[2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|B_in[2]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|B_in[3]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|B_in[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|G_in[2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|G_in[2]~DUPLICATE                                                                                                            ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|HBlank_out                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|HBlank_out~DUPLICATE                                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[13]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[13]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[17]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[17]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[19]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[19]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[23]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|RGB_out[23]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|ctr[0]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|ctr[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|B[1]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|B[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|B[19]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|B[19]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[1]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[2]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[3]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[3]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[9]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[9]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[18]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[18]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[20]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[20]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[21]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[21]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[22]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[22]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[23]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|b[23]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|bl_rule[3]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|bl_rule[3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[1]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[3]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[3]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[5]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[5]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[6]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[9]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[9]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[11]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[11]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[17]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[17]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[19]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|d[19]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i1[8]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i1[8]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i1[16]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i1[16]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[8]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[8]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[10]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[10]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[19]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[19]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[20]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i2[20]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[0]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[5]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[5]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[14]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[14]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[19]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[19]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[22]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i3[22]~DUPLICATE                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|op[2]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|op[2]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|op[3]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|op[3]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[3]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[3]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[4]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[4]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[12]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[12]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[13]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[13]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[19]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[19]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[20]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[20]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[23]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr0[23]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr1[9]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr1[9]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr1[11]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr1[11]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|D[1]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|D[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|D[9]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|D[9]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|D[22]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|D[22]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|F[12]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|F[12]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|H[3]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|H[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|H[7]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|H[7]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|H[23]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|H[23]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next0[5]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next0[5]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next0[6]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next0[6]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next0[18]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next0[18]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[1]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[3]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[3]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[4]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[4]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[5]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[5]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[6]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[6]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[9]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[9]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[11]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[11]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[12]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[12]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[13]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[13]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[19]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[19]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[22]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[22]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[23]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Next1[23]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Prev1[4]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Prev1[4]~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Prev1[10]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Prev1[10]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|cyc[1]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|cyc[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[0]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[0]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[3]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[3]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[6]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[8]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[8]~DUPLICATE                                                                                                  ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|b_d[4]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|b_d[4]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[1]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[1]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[2]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[2]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[4]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[4]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[7]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[7]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[12]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[12]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[14]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[14]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[17]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[17]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[21]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|hcnt[21]~DUPLICATE                                                                                                             ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_in_cnt[0]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_in_cnt[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_out_cnt[0]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_out_cnt[0]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|r_d[0]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|r_d[0]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|r_d[6]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|r_d[6]~DUPLICATE                                                                                                               ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[1]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[2]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[17]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[17]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[19]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[19]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[27]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|sd_hcnt[27]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|vs                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|vs~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hiscore:hi|CHECK_HOLD[1]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|CHECK_HOLD[1]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; emu:emu|hiscore:hi|buffer_addr[1]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|buffer_addr[1]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|buffer_addr[2]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|buffer_addr[2]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|buffer_addr[5]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|buffer_addr[5]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|buffer_addr[7]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|buffer_addr[7]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|checking_scores                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|checking_scores~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; emu:emu|hiscore:hi|compare_length[4]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|compare_length[4]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|hiscore:hi|compare_length[8]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|compare_length[8]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|hiscore:hi|compare_length[14]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|compare_length[14]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|counter[1]                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|counter[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|hiscore:hi|last_data_from_hps[4]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|last_data_from_hps[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hiscore:hi|last_data_from_hps[5]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|last_data_from_hps[5]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[1]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[1]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[6]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[6]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[9]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[9]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[10]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[10]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[15]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[15]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[18]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[18]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[20]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[20]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[23]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[23]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hiscore:hi|ram_addr[24]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|ram_addr[24]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hiscore:hi|state.SM_CHECKPREP                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|state.SM_CHECKPREP~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; emu:emu|hiscore:hi|state.SM_CHECKSTARTVAL                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|state.SM_CHECKSTARTVAL~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; emu:emu|hiscore:hi|state.SM_COMPAREREADY                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|state.SM_COMPAREREADY~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hiscore:hi|state.SM_WRITEREADY                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|state.SM_WRITEREADY~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[9]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[9]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[10]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[10]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[12]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[12]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[13]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[13]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[14]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[14]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[15]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[15]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[16]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[16]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[17]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[17]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[18]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[18]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[19]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[19]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hiscore:hi|wait_timer[21]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hiscore:hi|wait_timer[21]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[0]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[2]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[3]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[5]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[5]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[6]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[6]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[12]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[12]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[17]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[17]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[20]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[20]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[3]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[3]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[4]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[6]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[6]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_download                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_download~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_index[5]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_index[5]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_index[7]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_index[7]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|status[0]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|status[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|uio_block.cmd[4]                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|uio_block.cmd[4]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[3]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[3]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[6]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[6]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[14]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[14]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[15]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[15]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[18]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[18]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[19]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[19]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[19]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[19]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[23]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[23]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[25]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[25]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[28]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[28]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[29]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[29]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[6]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[9]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[9]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[13]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[13]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[14]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[14]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[15]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[15]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[18]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[18]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[31]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[31]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[1]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[5]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[5]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[8]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[8]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[9]                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[9]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[11]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[11]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[12]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[12]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[16]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[16]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[17]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[17]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[20]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[20]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[9]                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[9]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[13]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[13]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[15]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[15]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[20]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[20]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[25]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[25]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[4]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[4]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[4]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[4]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[9]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[9]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[18]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[18]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[21]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[21]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[27]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[27]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[28]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[28]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|pause:pause|pause_timer[11]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|pause:pause|pause_timer[11]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; emu:emu|pause:pause|pause_timer[16]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|pause:pause|pause_timer[16]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; emu:emu|pause:pause|pause_timer[23]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|pause:pause|pause_timer[23]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; gotd2                                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; gotd2~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; gp_outr[13]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; gp_outr[13]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; gp_outr[14]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; gp_outr[14]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; gp_outr[17]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; gp_outr[17]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD[29]                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD[29]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[3]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[3]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[4]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[4]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|old_clk                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|old_clk~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|old_st                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|old_st~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; hss[1]                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hss[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; line_cnt[0]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; line_cnt[0]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; line_cnt[2]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; line_cnt[2]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; line_cnt[7]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; line_cnt[7]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; line_cnt[10]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; line_cnt[10]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; line_cnt[11]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; line_cnt[11]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|END                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|END~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[2]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[4]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|idx[0]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[0]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mcp23009:mcp23009|idx[3]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[3]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mcp23009:mcp23009|rw                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|rw~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; mcp23009:mcp23009|timeout[4]                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|timeout[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~5_OTERM81                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~5_OTERM81DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~17_OTERM75                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~17_OTERM75DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~25_OTERM71                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~25_OTERM71DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~29_OTERM69                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~29_OTERM69DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~33_OTERM67                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~33_OTERM67DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~37_OTERM65                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~37_OTERM65DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~45_OTERM61                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~45_OTERM61DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~49_OTERM59                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~49_OTERM59DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|Add2~53_OTERM57                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~53_OTERM57DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|bcnt[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|bcnt[11]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[11]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|cmd[7]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|cmd[7]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|deD~reg1                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|deD~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|h_cnt[4]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[4]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[5]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[10]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[10]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[14]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[14]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[16]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[16]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[17]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[17]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[18]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[18]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[20]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[20]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|has_cmd                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|has_cmd~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|infox[7]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infox[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|infox[9]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infox[9]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|infoy[10]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infoy[10]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|osd_mux                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|osd_mux~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|pixcnt[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[7]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[9]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[9]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[20]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[20]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|bcnt[1]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|bcnt[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; osd:vga_osd|h_cnt[0]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|h_cnt[5]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|h_cnt[8]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[8]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|h_cnt[11]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[11]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|h_cnt[20]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[20]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|infoh[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoh[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|pixcnt[9]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[9]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|pixcnt[11]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[11]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[12]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[12]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|vs_out                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|vs_out~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[0]              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[0]~DUPLICATE        ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[1]              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[1]~DUPLICATE        ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[2]              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[2]~DUPLICATE        ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE ;                  ;                       ;
; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                            ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[0]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|scanline[0]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[1]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|scanline[1]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; state[0]                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; state[0]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; sync_fix:sync_h|cnt[10]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[12]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[12]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[17]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[19]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[19]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[24]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[24]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[26]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[26]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[29]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[29]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[31]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[31]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|neg[27]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|neg[27]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[2]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[2]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[4]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[4]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[5]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[5]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[7]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[10]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[11]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[11]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[12]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[12]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[14]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[14]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[17]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[18]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[18]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[19]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[19]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[24]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[24]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[30]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[30]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[1]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[1]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[3]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[3]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[4]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[4]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[5]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[5]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[6]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[6]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|run                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|run~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[6]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[6]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[9]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[9]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[15]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[15]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[19]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[19]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[20]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[20]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[22]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[22]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[0]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[0]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[8]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[8]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[9]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[9]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[22]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[22]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|init_reset_deasserted                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|init_reset_deasserted~DUPLICATE                                                                                                 ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|state_write                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|state_write~DUPLICATE                                                                                                           ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminating                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminating~DUPLICATE                                                                                                     ;                  ;                       ;
; sysmem_lite:sysmem|timeout[13]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[13]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sysmem_lite:sysmem|timeout[15]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[15]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sysmem_lite:sysmem|timeout[17]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[17]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sysmem_lite:sysmem|timeout[19]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[19]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sysmem_lite:sysmem|timeout[30]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[30]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vcnt[12]                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vcnt[12]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; vga_out:vga_out|din1[18]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[18]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; vga_out:vga_out|pb_2[14]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|pb_2[14]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; vga_out:vga_out|y_1b[5]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|y_1b[5]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; vga_out:vga_out|y_2[15]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|y_2[15]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                               ;                  ;                       ;
; vga_out:vga_scaler_out|din1[2]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|din1[2]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vga_out:vga_scaler_out|pb_1g[5]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|pb_1g[5]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[10]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[10]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[13]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[13]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[15]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[15]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                   ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                 ; Ignored Value   ; Ignored Source                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Fast Input Register                   ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; HDMI_TX_CLK                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_*                                    ; ON              ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_hdmi_0002*|altera_pll:altera_pll_i*|* ; ON              ; sys/pll_hdmi/pll_hdmi_0002.qip ;
; Current Strength                      ; sys_top        ;              ; ARDUINO_IO[*]                              ; MAXIMUM CURRENT ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ARDUINO_IO[*]                              ; 3.3-V LVTTL     ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; ARDUINO_IO[*]                              ; ON              ; QSF Assignment                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 87555 ) ; 0.00 % ( 0 / 87555 )       ; 0.00 % ( 0 / 87555 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 87555 ) ; 0.00 % ( 0 / 87555 )       ; 0.00 % ( 0 / 87555 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 87509 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 46 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/output_files/Arcade-NinjaKun.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 36,631 / 41,910       ; 87 %  ;
; ALMs needed [=A-B+C]                                        ; 36,631                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 38,221 / 41,910       ; 91 %  ;
;         [a] ALMs used for LUT logic and registers           ; 12,448                ;       ;
;         [b] ALMs used for LUT logic                         ; 21,263                ;       ;
;         [c] ALMs used for registers                         ; 4,510                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,756 / 41,910        ; 7 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1,166 / 41,910        ; 3 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 250                   ;       ;
;         [c] Due to LAB input limits                         ; 916                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 4,083 / 4,191         ; 97 %  ;
;     -- Logic LABs                                           ; 4,083                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 51,581                ;       ;
;     -- 7 input functions                                    ; 429                   ;       ;
;     -- 6 input functions                                    ; 16,648                ;       ;
;     -- 5 input functions                                    ; 19,114                ;       ;
;     -- 4 input functions                                    ; 5,088                 ;       ;
;     -- <=3 input functions                                  ; 10,302                ;       ;
; Combinational ALUT usage for route-throughs                 ; 5,062                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 35,515                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 33,914 / 83,820       ; 40 %  ;
;         -- Secondary logic registers                        ; 1,601 / 83,820        ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 33,914                ;       ;
;         -- Routing optimization registers                   ; 1,601                 ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 145 / 314             ; 46 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 29                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 1 / 4 ( 25 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 247 / 553             ; 45 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,821,202 / 5,662,720 ; 32 %  ;
; Total block memory implementation bits                      ; 2,529,280 / 5,662,720 ; 45 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 34 / 112              ; 30 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global signals                                              ; 12                    ;       ;
;     -- Global clocks                                        ; 11 / 16               ; 69 %  ;
;     -- Quadrant clocks                                      ; 1 / 66                ; 2 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 35.6% / 36.4% / 33.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 50.6% / 50.8% / 52.4% ;       ;
; Maximum fan-out                                             ; 24254                 ;       ;
; Highest non-global fan-out                                  ; 2052                  ;       ;
; Total fan-out                                               ; 356549                ;       ;
; Average fan-out                                             ; 3.84                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 36631 / 41910 ( 87 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 36631                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 38221 / 41910 ( 91 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 12448                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 21263                  ; 0                              ;
;         [c] ALMs used for registers                         ; 4510                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2756 / 41910 ( 7 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1166 / 41910 ( 3 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 250                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 916                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 4083 / 4191 ( 97 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 4083                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 51581                  ; 0                              ;
;     -- 7 input functions                                    ; 429                    ; 0                              ;
;     -- 6 input functions                                    ; 16648                  ; 0                              ;
;     -- 5 input functions                                    ; 19114                  ; 0                              ;
;     -- 4 input functions                                    ; 5088                   ; 0                              ;
;     -- <=3 input functions                                  ; 10302                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 5062                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 33914 / 83820 ( 40 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1601 / 83820 ( 2 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 33914                  ; 0                              ;
;         -- Routing optimization registers                   ; 1601                   ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 140                    ; 5                              ;
; I/O registers                                               ; 27                     ; 2                              ;
; Total block memory bits                                     ; 1821202                ; 0                              ;
; Total block memory implementation bits                      ; 2529280                ; 0                              ;
; M10K block                                                  ; 247 / 553 ( 44 % )     ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 34 / 112 ( 30 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 3 / 116 ( 2 % )        ; 9 / 116 ( 7 % )                ;
; Double data rate I/O output circuitry                       ; 27 / 400 ( 6 % )       ; 1 / 400 ( < 1 % )              ;
; Clock select block                                          ; 0 / 16 ( 0 % )         ; 1 / 16 ( 6 % )                 ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS peripheral I2C interface                                ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; HPS peripheral SPI Master interface                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS peripheral UART interface                               ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 11124                  ; 282                            ;
;     -- Registered Input Connections                         ; 10672                  ; 0                              ;
;     -- Output Connections                                   ; 313                    ; 11093                          ;
;     -- Registered Output Connections                        ; 28                     ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 362536                 ; 11500                          ;
;     -- Registered Connections                               ; 156848                 ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 62                     ; 11375                          ;
;     -- hard_block:auto_generated_inst                       ; 11375                  ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 16                     ; 285                            ;
;     -- Output Ports                                         ; 97                     ; 253                            ;
;     -- Bidir Ports                                          ; 32                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 24                             ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_OSD      ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_RESET    ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_USER     ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1234                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 171                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 32           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SD_SPI_MISO  ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; VGA_EN       ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_L       ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_R       ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_SPDIF   ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S      ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IO_SCL        ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]        ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]        ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]        ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]        ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_HDD       ; AA15  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_POWER     ; AG28  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_USER      ; Y15   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIO_CLK      ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]    ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10]   ; AB26  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11]   ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12]   ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]    ; AA26  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]    ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]    ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]    ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]    ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]    ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]    ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]    ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]   ; Y17   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]   ; AB25  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE     ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK     ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH    ; AF13  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS     ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS    ; W14   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CLK    ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CS     ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_MOSI   ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; HDMI_I2C_SDA~2 (inverted)        ;
; IO_SDA       ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mcp23009:mcp23009|i2c:i2c|SDO[3] ;
; SDCD_SPDIF   ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDCD_SPDIF~2 (inverted)          ;
; SDIO_CMD     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[0]  ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[1]  ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[2]  ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[3]  ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[0]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[10] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[11] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[12] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[13] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[14] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[15] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[1]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[2]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[3]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[4]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[5]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[6]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[7]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[8]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[9]  ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[0]   ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[1]   ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[2]   ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~14 (inverted)            ;
; USER_IO[3]   ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[4]   ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~15 (inverted)            ;
; USER_IO[5]   ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~16 (inverted)            ;
; USER_IO[6]   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; VGA_HS       ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_R~8 (inverted)               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 68 / 68 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; LED_HDD                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; SDIO_DAT[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; SD_SPI_CS                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; USER_IO[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; USER_IO[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF18     ; 166        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; SDIO_DAT[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; SDIO_DAT[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; SDIO_CMD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF28     ; 209        ; 4A             ; SDIO_DAT[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; SD_SPI_CLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG9      ; 139        ; 4A             ; IO_SDA                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG10     ; 142        ; 4A             ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; USER_IO[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; USER_IO[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; BTN_RESET                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG24     ; 195        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; BTN_OSD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG26     ; 198        ; 4A             ; AUDIO_SPDIF                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; LED_POWER                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; SDCD_SPDIF                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH8      ; 137        ; 4A             ; SD_SPI_MISO                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH9      ; 140        ; 4A             ; USER_IO[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; USER_IO[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH12     ; 150        ; 4A             ; USER_IO[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH13     ; 153        ; 4A             ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; VGA_HS                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; BTN_USER                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; SDIO_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; VGA_EN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; SD_SPI_MOSI                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U14      ; 138        ; 4A             ; IO_SCL                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; LED_USER                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; IO_SCL        ; Missing slew rate                    ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; AUDIO_L       ; Missing slew rate                    ;
; AUDIO_R       ; Missing slew rate                    ;
; AUDIO_SPDIF   ; Missing slew rate                    ;
; SDIO_CLK      ; Missing slew rate                    ;
; LED_POWER     ; Missing drive strength and slew rate ;
; SD_SPI_CLK    ; Missing slew rate                    ;
; SD_SPI_MOSI   ; Missing slew rate                    ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing slew rate                    ;
; VGA_R[1]      ; Missing slew rate                    ;
; VGA_R[2]      ; Missing slew rate                    ;
; VGA_R[3]      ; Missing slew rate                    ;
; VGA_R[4]      ; Missing slew rate                    ;
; VGA_R[5]      ; Missing slew rate                    ;
; VGA_G[0]      ; Missing slew rate                    ;
; VGA_G[1]      ; Missing slew rate                    ;
; VGA_G[2]      ; Missing slew rate                    ;
; VGA_G[3]      ; Missing slew rate                    ;
; VGA_G[4]      ; Missing slew rate                    ;
; VGA_G[5]      ; Missing slew rate                    ;
; VGA_B[0]      ; Missing slew rate                    ;
; VGA_B[1]      ; Missing slew rate                    ;
; VGA_B[2]      ; Missing slew rate                    ;
; VGA_B[3]      ; Missing slew rate                    ;
; VGA_B[4]      ; Missing slew rate                    ;
; VGA_B[5]      ; Missing slew rate                    ;
; VGA_VS        ; Missing slew rate                    ;
; LED_USER      ; Missing drive strength and slew rate ;
; LED_HDD       ; Missing drive strength and slew rate ;
; SD_SPI_CS     ; Missing slew rate                    ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[0]        ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[4]        ; Missing drive strength and slew rate ;
; LED[5]        ; Missing drive strength and slew rate ;
; LED[6]        ; Missing drive strength and slew rate ;
; LED[7]        ; Missing drive strength and slew rate ;
; SDRAM_A[0]    ; Missing slew rate                    ;
; SDRAM_A[1]    ; Missing slew rate                    ;
; SDRAM_A[2]    ; Missing slew rate                    ;
; SDRAM_A[3]    ; Missing slew rate                    ;
; SDRAM_A[4]    ; Missing slew rate                    ;
; SDRAM_A[5]    ; Missing slew rate                    ;
; SDRAM_A[6]    ; Missing slew rate                    ;
; SDRAM_A[7]    ; Missing slew rate                    ;
; SDRAM_A[8]    ; Missing slew rate                    ;
; SDRAM_A[9]    ; Missing slew rate                    ;
; SDRAM_A[10]   ; Missing slew rate                    ;
; SDRAM_A[11]   ; Missing slew rate                    ;
; SDRAM_A[12]   ; Missing slew rate                    ;
; SDRAM_DQML    ; Missing slew rate                    ;
; SDRAM_DQMH    ; Missing slew rate                    ;
; SDRAM_nWE     ; Missing slew rate                    ;
; SDRAM_nCAS    ; Missing slew rate                    ;
; SDRAM_nRAS    ; Missing slew rate                    ;
; SDRAM_nCS     ; Missing slew rate                    ;
; SDRAM_BA[0]   ; Missing slew rate                    ;
; SDRAM_BA[1]   ; Missing slew rate                    ;
; SDRAM_CLK     ; Missing slew rate                    ;
; SDRAM_CKE     ; Missing slew rate                    ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; IO_SDA        ; Missing slew rate                    ;
; SDIO_DAT[3]   ; Missing slew rate                    ;
; SDIO_CMD      ; Missing slew rate                    ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing slew rate                    ;
; SDCD_SPDIF    ; Missing slew rate                    ;
; USER_IO[2]    ; Missing slew rate                    ;
; USER_IO[4]    ; Missing slew rate                    ;
; USER_IO[5]    ; Missing slew rate                    ;
; SDRAM_DQ[0]   ; Missing slew rate                    ;
; SDRAM_DQ[1]   ; Missing slew rate                    ;
; SDRAM_DQ[2]   ; Missing slew rate                    ;
; SDRAM_DQ[3]   ; Missing slew rate                    ;
; SDRAM_DQ[4]   ; Missing slew rate                    ;
; SDRAM_DQ[5]   ; Missing slew rate                    ;
; SDRAM_DQ[6]   ; Missing slew rate                    ;
; SDRAM_DQ[7]   ; Missing slew rate                    ;
; SDRAM_DQ[8]   ; Missing slew rate                    ;
; SDRAM_DQ[9]   ; Missing slew rate                    ;
; SDRAM_DQ[10]  ; Missing slew rate                    ;
; SDRAM_DQ[11]  ; Missing slew rate                    ;
; SDRAM_DQ[12]  ; Missing slew rate                    ;
; SDRAM_DQ[13]  ; Missing slew rate                    ;
; SDRAM_DQ[14]  ; Missing slew rate                    ;
; SDRAM_DQ[15]  ; Missing slew rate                    ;
; SDIO_DAT[0]   ; Missing slew rate                    ;
; SDIO_DAT[1]   ; Missing slew rate                    ;
; SDIO_DAT[2]   ; Missing slew rate                    ;
; USER_IO[0]    ; Missing slew rate                    ;
; USER_IO[1]    ; Missing slew rate                    ;
; USER_IO[3]    ; Missing slew rate                    ;
; USER_IO[6]    ; Missing slew rate                    ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 445.499998 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 89.786756 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 3908420153 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 148.499999 MHz             ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y74_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 417.792 MHz                ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 95.741421 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 1528321163 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y80_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK3_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 24.576 MHz                 ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y74_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 17                         ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 431.999999 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 92.592592 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 2748778984 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 47.999999 MHz              ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 9                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                       ; Entity Name                ; Library Name ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |sys_top                                                                                       ; 36630.7 (2654.8)     ; 38220.2 (2725.1)                 ; 2754.5 (137.2)                                    ; 1165.0 (66.9)                    ; 0.0 (0.0)            ; 51581 (5156)        ; 35515 (1295)              ; 29 (29)       ; 1821202           ; 247   ; 34         ; 145  ; 0            ; |sys_top                                                                                                                                                                                                                  ; sys_top                    ; work         ;
;    |alsa:alsa|                                                                                 ; 268.3 (268.3)        ; 363.3 (363.3)                    ; 95.0 (95.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 406 (406)           ; 544 (544)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|alsa:alsa                                                                                                                                                                                                        ; alsa                       ; work         ;
;    |altddio_out:hdmiclk_ddr|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr                                                                                                                                                                                          ; altddio_out                ; work         ;
;       |ddio_out_b2j:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr|ddio_out_b2j:auto_generated                                                                                                                                                              ; ddio_out_b2j               ; work         ;
;    |ascal:ascal|                                                                               ; 1622.3 (1618.2)      ; 2008.0 (2004.0)                  ; 404.5 (404.7)                                     ; 18.8 (18.8)                      ; 0.0 (0.0)            ; 2362 (2354)         ; 2682 (2674)               ; 0 (0)         ; 261336            ; 38    ; 26         ; 0    ; 0            ; |sys_top|ascal:ascal                                                                                                                                                                                                      ; ascal                      ; work         ;
;       |altshift_taps:o_dcptv_rtl_0|                                                            ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0                                                                                                                                                                          ; altshift_taps              ; work         ;
;          |shift_taps_uuu:auto_generated|                                                       ; 4.0 (2.5)            ; 4.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 8 (3)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated                                                                                                                                            ; shift_taps_uuu             ; work         ;
;             |altsyncram_lr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|altsyncram_lr91:altsyncram4                                                                                                                ; altsyncram_lr91            ; work         ;
;             |cntr_uhf:cntr1|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|cntr_uhf:cntr1                                                                                                                             ; cntr_uhf                   ; work         ;
;       |altsyncram:i_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_g9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated                                                                                                                                              ; altsyncram_g9j1            ; work         ;
;       |altsyncram:i_mem[0].r[7]__1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_89q1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated                                                                                                                                           ; altsyncram_89q1            ; work         ;
;       |altsyncram:o_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_32k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated                                                                                                                                              ; altsyncram_32k1            ; work         ;
;       |altsyncram:o_h_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_ckn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_ckn1:auto_generated                                                                                                                                             ; altsyncram_ckn1            ; work         ;
;       |altsyncram:o_line0[0].r[7]__2|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line1[0].r[7]__3|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line2[0].r[7]__4|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line3[0].r[7]__5|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_v_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_1bo1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated                                                                                                                                             ; altsyncram_1bo1            ; work         ;
;       |altsyncram:pal1_mem_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal1_mem_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_2aj1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal1_mem_rtl_0|altsyncram_2aj1:auto_generated                                                                                                                                             ; altsyncram_2aj1            ; work         ;
;    |audio_out:audio_out|                                                                       ; 793.4 (72.9)         ; 876.3 (80.1)                     ; 93.8 (7.2)                                        ; 11.0 (0.0)                       ; 0.0 (0.0)            ; 1292 (131)          ; 913 (117)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |sys_top|audio_out:audio_out                                                                                                                                                                                              ; audio_out                  ; work         ;
;       |DC_blocker:dcb_l|                                                                       ; 69.3 (69.3)          ; 70.2 (70.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|DC_blocker:dcb_l                                                                                                                                                                             ; DC_blocker                 ; work         ;
;       |DC_blocker:dcb_r|                                                                       ; 69.3 (69.3)          ; 69.0 (69.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 128 (128)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|DC_blocker:dcb_r                                                                                                                                                                             ; DC_blocker                 ; work         ;
;       |IIR_filter:IIR_filter|                                                                  ; 417.8 (38.2)         ; 460.4 (70.1)                     ; 53.1 (33.2)                                       ; 10.5 (1.4)                       ; 0.0 (0.0)            ; 699 (57)            ; 344 (104)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter                                                                                                                                                                        ; IIR_filter                 ; work         ;
;          |iir_filter_tap:iir_tap_0|                                                            ; 112.7 (112.7)        ; 130.5 (130.5)                    ; 19.8 (19.8)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 189 (189)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0                                                                                                                                               ; iir_filter_tap             ; work         ;
;          |iir_filter_tap:iir_tap_1|                                                            ; 134.2 (134.2)        ; 130.7 (130.7)                    ; 0.2 (0.2)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 228 (228)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1                                                                                                                                               ; iir_filter_tap             ; work         ;
;          |iir_filter_tap:iir_tap_2|                                                            ; 132.6 (132.6)        ; 129.2 (129.2)                    ; 0.0 (0.0)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 225 (225)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2                                                                                                                                               ; iir_filter_tap             ; work         ;
;       |aud_mix_top:audmix_l|                                                                   ; 44.2 (44.2)          ; 53.0 (53.0)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 85 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|aud_mix_top:audmix_l                                                                                                                                                                         ; aud_mix_top                ; work         ;
;       |aud_mix_top:audmix_r|                                                                   ; 44.7 (44.7)          ; 51.8 (51.8)                      ; 7.2 (7.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 47 (47)             ; 85 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|aud_mix_top:audmix_r                                                                                                                                                                         ; aud_mix_top                ; work         ;
;       |i2s:i2s|                                                                                ; 21.5 (21.5)          ; 32.8 (32.8)                      ; 11.3 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|i2s:i2s                                                                                                                                                                                      ; i2s                        ; work         ;
;       |sigma_delta_dac:sd_l|                                                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_l                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |sigma_delta_dac:sd_r|                                                                   ; 9.9 (9.9)            ; 10.0 (10.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_r                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |spdif:toslink|                                                                          ; 33.5 (33.5)          ; 39.2 (39.2)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|spdif:toslink                                                                                                                                                                                ; spdif                      ; work         ;
;    |csync:csync_hdmi|                                                                          ; 23.7 (23.7)          ; 29.3 (29.3)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_hdmi                                                                                                                                                                                                 ; csync                      ; work         ;
;    |csync:csync_vga|                                                                           ; 23.9 (23.9)          ; 30.2 (30.2)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_vga                                                                                                                                                                                                  ; csync                      ; work         ;
;    |ddr_svc:ddr_svc|                                                                           ; 28.8 (28.8)          ; 86.0 (86.0)                      ; 57.2 (57.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 157 (157)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ddr_svc:ddr_svc                                                                                                                                                                                                  ; ddr_svc                    ; work         ;
;    |emu:emu|                                                                                   ; 27742.2 (12.5)       ; 28451.0 (17.8)                   ; 1759.3 (5.4)                                      ; 1050.5 (0.2)                     ; 0.0 (0.0)            ; 36882 (25)          ; 26272 (16)                ; 0 (0)         ; 1494144           ; 199   ; 0          ; 0    ; 0            ; |sys_top|emu:emu                                                                                                                                                                                                          ; emu                        ; work         ;
;       |FPGA_NINJAKUN:GameCore|                                                                 ; 22813.9 (5.8)        ; 22813.3 (6.5)                    ; 776.2 (0.7)                                       ; 776.8 (0.0)                      ; 0.0 (0.0)            ; 31843 (9)           ; 19098 (0)                 ; 0 (0)         ; 1421568           ; 179   ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore                                                                                                                                                                                   ; FPGA_NINJAKUN              ; work         ;
;          |NINJAKUN_CLKGEN:clkgen|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen                                                                                                                                                            ; NINJAKUN_CLKGEN            ; work         ;
;          |NINJAKUN_IO_VIDEO:iovid|                                                             ; 808.0 (15.2)         ; 893.6 (15.2)                     ; 86.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 1306 (32)           ; 953 (0)                   ; 0 (0)         ; 897024            ; 111   ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid                                                                                                                                                           ; NINJAKUN_IO_VIDEO          ; work         ;
;             |DPRAM200:pal|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal                                                                                                                                              ; DPRAM200                   ; work         ;
;                |altsyncram:core_rtl_0|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal|altsyncram:core_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_i3n1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal|altsyncram:core_rtl_0|altsyncram_i3n1:auto_generated                                                                                         ; altsyncram_i3n1            ; work         ;
;                |altsyncram:core_rtl_1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal|altsyncram:core_rtl_1                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_o6j1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal|altsyncram:core_rtl_1|altsyncram_o6j1:auto_generated                                                                                         ; altsyncram_o6j1            ; work         ;
;             |DPRAM800:spa|                                                                     ; 10.0 (10.0)          ; 15.8 (15.8)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa                                                                                                                                              ; DPRAM800                   ; work         ;
;                |altsyncram:core_rtl_0|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|altsyncram:core_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_g9n1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|altsyncram:core_rtl_0|altsyncram_g9n1:auto_generated                                                                                         ; altsyncram_g9n1            ; work         ;
;                |altsyncram:core_rtl_1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|altsyncram:core_rtl_1                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_g9n1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|altsyncram:core_rtl_1|altsyncram_g9n1:auto_generated                                                                                         ; altsyncram_g9n1            ; work         ;
;             |DSEL5_8B:cpxdsel|                                                                 ; 112.5 (112.5)        ; 115.8 (115.8)                    ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DSEL5_8B:cpxdsel                                                                                                                                          ; DSEL5_8B                   ; work         ;
;             |NINJAKUN_PSG:psg|                                                                 ; 511.1 (18.8)         ; 528.2 (31.8)                     ; 17.4 (13.0)                                       ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 850 (40)            ; 583 (51)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg                                                                                                                                          ; NINJAKUN_PSG               ; work         ;
;                |YM2149:psg0|                                                                   ; 252.9 (252.9)        ; 256.4 (256.4)                    ; 3.8 (3.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 412 (412)           ; 274 (274)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0                                                                                                                              ; YM2149                     ; work         ;
;                |YM2149:psg1|                                                                   ; 239.4 (239.4)        ; 240.0 (240.0)                    ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 398 (398)           ; 258 (258)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1                                                                                                                              ; YM2149                     ; work         ;
;             |NINJAKUN_SADEC:sadec|                                                             ; 9.7 (9.7)            ; 10.7 (10.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_SADEC:sadec                                                                                                                                      ; NINJAKUN_SADEC             ; work         ;
;             |NINJAKUN_VIDEO:video|                                                             ; 142.8 (1.5)          ; 191.8 (2.0)                      ; 49.0 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 227 (4)             ; 304 (0)                   ; 0 (0)         ; 794624            ; 97    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video                                                                                                                                      ; NINJAKUN_VIDEO             ; work         ;
;                |DSEL4_9B:cmix|                                                                 ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|DSEL4_9B:cmix                                                                                                                        ; DSEL4_9B                   ; work         ;
;                |NINJAKUN_BG:bg|                                                                ; 26.2 (26.2)          ; 31.2 (31.2)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg                                                                                                                       ; NINJAKUN_BG                ; work         ;
;                |NINJAKUN_FG:fg|                                                                ; 17.0 (17.0)          ; 26.0 (26.0)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg                                                                                                                       ; NINJAKUN_FG                ; work         ;
;                |NINJAKUN_SP:sp|                                                                ; 84.3 (10.7)          ; 90.3 (12.0)                      ; 6.0 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (12)            ; 159 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp                                                                                                                       ; NINJAKUN_SP                ; work         ;
;                   |LineDBuf:ldbuf|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|LineDBuf:ldbuf                                                                                                        ; LineDBuf                   ; work         ;
;                      |DPRAM1024:ram|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|LineDBuf:ldbuf|DPRAM1024:ram                                                                                          ; DPRAM1024                  ; work         ;
;                         |altsyncram:altsyncram_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|LineDBuf:ldbuf|DPRAM1024:ram|altsyncram:altsyncram_component                                                          ; altsyncram                 ; work         ;
;                            |altsyncram_97k2:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|LineDBuf:ldbuf|DPRAM1024:ram|altsyncram:altsyncram_component|altsyncram_97k2:auto_generated                           ; altsyncram_97k2            ; work         ;
;                   |NINJAKUN_SPENG:eng|                                                         ; 73.7 (73.7)          ; 78.3 (78.3)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng                                                                                                    ; NINJAKUN_SPENG             ; work         ;
;                |NJBGROM:bgrom|                                                                 ; 3.0 (3.0)            ; 18.4 (4.5)                       ; 15.4 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 32 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom                                                                                                                        ; NJBGROM                    ; work         ;
;                   |DLROM:R0|                                                                   ; 0.0 (0.0)            ; 3.3 (3.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R0                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R0|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R0|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                   |DLROM:R1|                                                                   ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R1                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R1|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R1|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                   |DLROM:R2|                                                                   ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R2                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R2|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R2|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                   |DLROM:R3|                                                                   ; 0.0 (0.0)            ; 3.7 (3.7)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R3                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R3|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R3|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                |NJFGROM:fgrom|                                                                 ; 3.5 (3.5)            ; 17.3 (4.0)                       ; 13.8 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 32 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom                                                                                                                        ; NJFGROM                    ; work         ;
;                   |DLROM:R0|                                                                   ; 0.0 (0.0)            ; 3.2 (3.2)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R0                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R0|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R0|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                   |DLROM:R1|                                                                   ; 0.0 (0.0)            ; 3.3 (3.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R1                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R1|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R1|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                   |DLROM:R2|                                                                   ; 0.0 (0.0)            ; 3.4 (3.4)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R2                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R2|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R2|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                   |DLROM:R3|                                                                   ; 0.0 (0.0)            ; 3.3 (3.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R3                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R3|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_dsk1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R3|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated                                                          ; altsyncram_dsk1            ; work         ;
;                |NJFGROM:sprom|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom                                                                                                                        ; NJFGROM                    ; work         ;
;                   |DLROM:R0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R0                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R0|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_6dj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R0|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated                                                          ; altsyncram_6dj1            ; work         ;
;                   |DLROM:R1|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R1                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R1|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_6dj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R1|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated                                                          ; altsyncram_6dj1            ; work         ;
;                   |DLROM:R2|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R2                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R2|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_6dj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R2|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated                                                          ; altsyncram_6dj1            ; work         ;
;                   |DLROM:R3|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R3                                                                                                               ; DLROM                      ; work         ;
;                      |altsyncram:core_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R3|altsyncram:core_rtl_0                                                                                         ; altsyncram                 ; work         ;
;                         |altsyncram_6dj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R3|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated                                                          ; altsyncram_6dj1            ; work         ;
;             |VDPRAM400x2:bgv|                                                                  ; 2.7 (1.3)            ; 6.8 (1.3)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 15 (1)                    ; 0 (0)         ; 30720             ; 4     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv                                                                                                                                           ; VDPRAM400x2                ; work         ;
;                |DPRAM400:HS|                                                                   ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 14336             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS                                                                                                                               ; DPRAM400                   ; work         ;
;                   |altsyncram:core_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS|altsyncram:core_rtl_0                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_09n1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated                                                                          ; altsyncram_09n1            ; work         ;
;                   |altsyncram:core_rtl_1|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS|altsyncram:core_rtl_1                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_drk1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated                                                                          ; altsyncram_drk1            ; work         ;
;                |DPRAM400:LS|                                                                   ; 0.0 (0.0)            ; 2.8 (2.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS                                                                                                                               ; DPRAM400                   ; work         ;
;                   |altsyncram:core_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS|altsyncram:core_rtl_0                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_09n1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated                                                                          ; altsyncram_09n1            ; work         ;
;                   |altsyncram:core_rtl_1|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS|altsyncram:core_rtl_1                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_drk1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated                                                                          ; altsyncram_drk1            ; work         ;
;             |VDPRAM400x2:fgv|                                                                  ; 3.2 (3.2)            ; 9.3 (3.3)                        ; 6.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 15 (1)                    ; 0 (0)         ; 30720             ; 4     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv                                                                                                                                           ; VDPRAM400x2                ; work         ;
;                |DPRAM400:HS|                                                                   ; 0.0 (0.0)            ; 2.5 (2.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 14336             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS                                                                                                                               ; DPRAM400                   ; work         ;
;                   |altsyncram:core_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS|altsyncram:core_rtl_0                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_09n1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated                                                                          ; altsyncram_09n1            ; work         ;
;                   |altsyncram:core_rtl_1|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS|altsyncram:core_rtl_1                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_drk1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated                                                                          ; altsyncram_drk1            ; work         ;
;                |DPRAM400:LS|                                                                   ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS                                                                                                                               ; DPRAM400                   ; work         ;
;                   |altsyncram:core_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS|altsyncram:core_rtl_0                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_09n1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated                                                                          ; altsyncram_09n1            ; work         ;
;                   |altsyncram:core_rtl_1|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS|altsyncram:core_rtl_1                                                                                                         ; altsyncram                 ; work         ;
;                      |altsyncram_drk1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated                                                                          ; altsyncram_drk1            ; work         ;
;          |NINJAKUN_MAIN:main|                                                                  ; 21997.1 (9.6)        ; 21910.7 (9.6)                    ; 690.0 (0.0)                                       ; 776.4 (0.0)                      ; 0.0 (0.0)            ; 30524 (21)          ; 18141 (0)                 ; 0 (0)         ; 524544            ; 68    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main                                                                                                                                                                ; NINJAKUN_MAIN              ; work         ;
;             |DPRAM800:shmem|                                                                   ; 19991.0 (19991.0)    ; 19880.2 (19880.2)                ; 641.4 (641.4)                                     ; 752.2 (752.2)                    ; 0.0 (0.0)            ; 27472 (27472)       ; 17261 (17261)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DPRAM800:shmem                                                                                                                                                 ; DPRAM800                   ; work         ;
;             |DSEL3D_8B:cdt0|                                                                   ; 28.3 (28.3)          ; 28.3 (28.3)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DSEL3D_8B:cdt0                                                                                                                                                 ; DSEL3D_8B                  ; work         ;
;             |DSEL3D_8B:cdt1|                                                                   ; 16.4 (16.4)          ; 16.5 (16.5)                      ; 0.5 (0.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|DSEL3D_8B:cdt1                                                                                                                                                 ; DSEL3D_8B                  ; work         ;
;             |NINJAKUN_ADEC:adec|                                                               ; 5.9 (5.9)            ; 6.0 (6.0)                        ; 0.5 (0.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_ADEC:adec                                                                                                                                             ; NINJAKUN_ADEC              ; work         ;
;             |NINJAKUN_CPUMUX:ioshare|                                                          ; 20.3 (20.3)          ; 21.7 (21.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare                                                                                                                                        ; NINJAKUN_CPUMUX            ; work         ;
;             |NINJAKUN_INP:inps|                                                                ; 6.4 (6.4)            ; 6.9 (6.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_INP:inps                                                                                                                                              ; NINJAKUN_INP               ; work         ;
;             |NINJAKUN_IRQGEN:irqgen|                                                           ; 13.2 (13.2)          ; 13.5 (13.5)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 23 (23)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen                                                                                                                                         ; NINJAKUN_IRQGEN            ; work         ;
;             |NJC0ROM:cpu0i|                                                                    ; 12.0 (0.0)           ; 11.5 (0.0)                       ; 0.8 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i                                                                                                                                                  ; NJC0ROM                    ; work         ;
;                |DLROM:r|                                                                       ; 12.0 (0.0)           ; 11.5 (0.0)                       ; 0.8 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r                                                                                                                                          ; DLROM                      ; work         ;
;                   |altsyncram:core_rtl_0|                                                      ; 12.0 (0.0)           ; 11.5 (0.0)                       ; 0.8 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                      |altsyncram_gdn1:auto_generated|                                          ; 12.0 (0.7)           ; 11.5 (0.8)                       ; 0.8 (0.2)                                         ; 1.3 (0.1)                        ; 0.0 (0.0)            ; 14 (0)              ; 2 (2)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated                                                                                     ; altsyncram_gdn1            ; work         ;
;                         |decode_8la:decode2|                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2                                                                  ; decode_8la                 ; work         ;
;                         |mux_ofb:mux3|                                                         ; 8.3 (8.3)            ; 7.7 (7.7)                        ; 0.7 (0.7)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|mux_ofb:mux3                                                                        ; mux_ofb                    ; work         ;
;             |NJC1ROM:cpu1i|                                                                    ; 12.8 (0.0)           ; 11.7 (0.0)                       ; 0.7 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i                                                                                                                                                  ; NJC1ROM                    ; work         ;
;                |DLROM:r|                                                                       ; 12.8 (0.0)           ; 11.7 (0.0)                       ; 0.7 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r                                                                                                                                          ; DLROM                      ; work         ;
;                   |altsyncram:core_rtl_0|                                                      ; 12.8 (0.0)           ; 11.7 (0.0)                       ; 0.7 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                      |altsyncram_gdn1:auto_generated|                                          ; 12.8 (1.0)           ; 11.7 (1.0)                       ; 0.7 (0.3)                                         ; 1.8 (0.3)                        ; 0.0 (0.0)            ; 14 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated                                                                                     ; altsyncram_gdn1            ; work         ;
;                         |decode_8la:decode2|                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2                                                                  ; decode_8la                 ; work         ;
;                         |mux_ofb:mux3|                                                         ; 8.8 (8.8)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|mux_ofb:mux3                                                                        ; mux_ofb                    ; work         ;
;             |Z80IP:cpu0|                                                                       ; 942.5 (0.5)          ; 953.5 (0.5)                      ; 21.8 (0.0)                                        ; 10.8 (0.0)                       ; 0.0 (0.0)            ; 1426 (4)            ; 409 (0)                   ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0                                                                                                                                                     ; Z80IP                      ; work         ;
;                |T80s:cpu|                                                                      ; 941.5 (12.8)         ; 953.0 (12.5)                     ; 22.3 (0.0)                                        ; 10.8 (0.3)                       ; 0.0 (0.0)            ; 1422 (15)           ; 409 (10)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu                                                                                                                                            ; T80s                       ; work         ;
;                   |T80:u0|                                                                     ; 928.6 (421.7)        ; 940.5 (418.6)                    ; 22.3 (4.9)                                        ; 10.5 (8.1)                       ; 0.0 (0.0)            ; 1407 (641)          ; 399 (239)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0                                                                                                                                     ; T80                        ; work         ;
;                      |T80_ALU:alu|                                                             ; 91.4 (91.4)          ; 90.5 (90.5)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 151 (151)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_ALU:alu                                                                                                                         ; T80_ALU                    ; work         ;
;                      |T80_MCode:mcode|                                                         ; 305.7 (305.7)        ; 308.3 (308.3)                    ; 2.8 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 483 (483)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_MCode:mcode                                                                                                                     ; T80_MCode                  ; work         ;
;                      |T80_Reg:Regs|                                                            ; 108.9 (108.9)        ; 123.1 (123.1)                    ; 15.4 (15.4)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 132 (132)           ; 160 (160)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs                                                                                                                        ; T80_Reg                    ; work         ;
;                         |altsyncram:RegsH_rtl_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0                                                                                                 ; altsyncram                 ; work         ;
;                            |altsyncram_6tm1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                                                  ; altsyncram_6tm1            ; work         ;
;                         |altsyncram:RegsL_rtl_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0                                                                                                 ; altsyncram                 ; work         ;
;                            |altsyncram_6tm1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                                                  ; altsyncram_6tm1            ; work         ;
;             |Z80IP:cpu1|                                                                       ; 938.2 (1.7)          ; 951.3 (1.5)                      ; 22.0 (0.0)                                        ; 8.9 (0.2)                        ; 0.0 (0.0)            ; 1436 (4)            ; 407 (0)                   ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1                                                                                                                                                     ; Z80IP                      ; work         ;
;                |T80s:cpu|                                                                      ; 936.5 (10.0)         ; 949.8 (10.5)                     ; 22.0 (0.7)                                        ; 8.7 (0.2)                        ; 0.0 (0.0)            ; 1432 (12)           ; 407 (14)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu                                                                                                                                            ; T80s                       ; work         ;
;                   |T80:u0|                                                                     ; 926.5 (408.0)        ; 939.3 (407.4)                    ; 21.3 (7.6)                                        ; 8.5 (8.2)                        ; 0.0 (0.0)            ; 1420 (636)          ; 393 (232)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0                                                                                                                                     ; T80                        ; work         ;
;                      |T80_ALU:alu|                                                             ; 89.7 (89.7)          ; 89.7 (89.7)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 151 (151)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_ALU:alu                                                                                                                         ; T80_ALU                    ; work         ;
;                      |T80_MCode:mcode|                                                         ; 324.9 (324.9)        ; 324.7 (324.7)                    ; 0.1 (0.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 501 (501)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_MCode:mcode                                                                                                                     ; T80_MCode                  ; work         ;
;                      |T80_Reg:Regs|                                                            ; 103.3 (103.3)        ; 117.5 (117.5)                    ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 161 (161)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs                                                                                                                        ; T80_Reg                    ; work         ;
;                         |altsyncram:RegsH_rtl_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0                                                                                                 ; altsyncram                 ; work         ;
;                            |altsyncram_6tm1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                                                  ; altsyncram_6tm1            ; work         ;
;                         |altsyncram:RegsL_rtl_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0                                                                                                 ; altsyncram                 ; work         ;
;                            |altsyncram_6tm1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                                                  ; altsyncram_6tm1            ; work         ;
;       |HVGEN:hvgen|                                                                            ; 39.3 (39.3)          ; 45.3 (45.3)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|HVGEN:hvgen                                                                                                                                                                                              ; HVGEN                      ; work         ;
;       |arcade_video:arcade_video|                                                              ; 822.5 (6.8)          ; 1062.6 (7.3)                     ; 252.6 (0.5)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 1196 (6)            ; 1662 (17)                 ; 0 (0)         ; 68544             ; 15    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video                                                                                                                                                                                ; arcade_video               ; work         ;
;          |sync_fix:sync_h|                                                                     ; 39.8 (39.8)          ; 53.3 (53.3)                      ; 13.5 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|sync_fix:sync_h                                                                                                                                                                ; sync_fix                   ; work         ;
;          |sync_fix:sync_v|                                                                     ; 38.5 (38.5)          ; 52.6 (52.6)                      ; 14.1 (14.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 111 (111)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|sync_fix:sync_v                                                                                                                                                                ; sync_fix                   ; work         ;
;          |video_mixer:video_mixer|                                                             ; 737.3 (23.2)         ; 949.3 (26.3)                     ; 224.5 (3.2)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 1055 (33)           ; 1428 (62)                 ; 0 (0)         ; 68544             ; 15    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer                                                                                                                                                        ; video_mixer                ; work         ;
;             |gamma_corr:gamma|                                                                 ; 21.5 (21.5)          ; 35.6 (35.6)                      ; 14.4 (14.4)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 12 (12)             ; 76 (76)                   ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma                                                                                                                                       ; gamma_corr                 ; work         ;
;                |altsyncram:gamma_curve_rtl_0|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0                                                                                                          ; altsyncram                 ; work         ;
;                   |altsyncram_3aj1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated                                                                           ; altsyncram_3aj1            ; work         ;
;             |scandoubler:sd|                                                                   ; 692.6 (127.1)        ; 887.4 (168.4)                    ; 206.9 (41.5)                                      ; 12.1 (0.1)                       ; 0.0 (0.0)            ; 1010 (215)          ; 1290 (291)                ; 0 (0)         ; 62400             ; 14    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd                                                                                                                                         ; scandoubler                ; work         ;
;                |Hq2x:Hq2x|                                                                     ; 565.6 (197.3)        ; 719.0 (333.3)                    ; 165.4 (141.0)                                     ; 12.0 (5.0)                       ; 0.0 (0.0)            ; 795 (174)           ; 999 (642)                 ; 0 (0)         ; 62400             ; 14    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x                                                                                                                               ; Hq2x                       ; work         ;
;                   |Blend:blender|                                                              ; 304.7 (271.2)        ; 322.9 (288.7)                    ; 25.1 (24.5)                                       ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 485 (409)           ; 357 (357)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender                                                                                                                 ; Blend                      ; work         ;
;                      |DiffCheck:diff_checker|                                                  ; 33.5 (33.5)          ; 34.2 (34.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|DiffCheck:diff_checker                                                                                          ; DiffCheck                  ; work         ;
;                   |DiffCheck:diffcheck0|                                                       ; 33.0 (33.0)          ; 33.0 (33.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|DiffCheck:diffcheck0                                                                                                          ; DiffCheck                  ; work         ;
;                   |DiffCheck:diffcheck1|                                                       ; 28.7 (28.7)          ; 29.0 (29.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|DiffCheck:diffcheck1                                                                                                          ; DiffCheck                  ; work         ;
;                   |hq2x_buf:hq2x_out|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49920             ; 10    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_buf:hq2x_out                                                                                                             ; hq2x_buf                   ; work         ;
;                      |altsyncram:ram_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49920             ; 10    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_buf:hq2x_out|altsyncram:ram_rtl_0                                                                                        ; altsyncram                 ; work         ;
;                         |altsyncram_e9n1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49920             ; 10    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_buf:hq2x_out|altsyncram:ram_rtl_0|altsyncram_e9n1:auto_generated                                                         ; altsyncram_e9n1            ; work         ;
;                   |hq2x_in:hq2x_in|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 12480             ; 4     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in                                                                                                               ; hq2x_in                    ; work         ;
;                      |hq2x_buf:buf0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6240              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf0                                                                                                 ; hq2x_buf                   ; work         ;
;                         |altsyncram:ram_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6240              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf0|altsyncram:ram_rtl_0                                                                            ; altsyncram                 ; work         ;
;                            |altsyncram_e6n1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6240              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf0|altsyncram:ram_rtl_0|altsyncram_e6n1:auto_generated                                             ; altsyncram_e6n1            ; work         ;
;                      |hq2x_buf:buf1|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6240              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf1                                                                                                 ; hq2x_buf                   ; work         ;
;                         |altsyncram:ram_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6240              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf1|altsyncram:ram_rtl_0                                                                            ; altsyncram                 ; work         ;
;                            |altsyncram_e6n1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6240              ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf1|altsyncram:ram_rtl_0|altsyncram_e6n1:auto_generated                                             ; altsyncram_e6n1            ; work         ;
;       |hiscore:hi|                                                                             ; 3681.0 (585.2)       ; 4066.1 (663.2)                   ; 643.1 (82.2)                                      ; 258.0 (4.2)                      ; 0.0 (0.0)            ; 3124 (892)          ; 4733 (621)                ; 0 (0)         ; 448               ; 4     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi                                                                                                                                                                                               ; hiscore                    ; work         ;
;          |dpram_hs:address_table|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:address_table                                                                                                                                                                        ; dpram_hs                   ; work         ;
;             |altsyncram:ram_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:address_table|altsyncram:ram_rtl_0                                                                                                                                                   ; altsyncram                 ; work         ;
;                |altsyncram_20n1:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:address_table|altsyncram:ram_rtl_0|altsyncram_20n1:auto_generated                                                                                                                    ; altsyncram_20n1            ; work         ;
;          |dpram_hs:enddata_table|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:enddata_table                                                                                                                                                                        ; dpram_hs                   ; work         ;
;             |altsyncram:ram_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:enddata_table|altsyncram:ram_rtl_0                                                                                                                                                   ; altsyncram                 ; work         ;
;                |altsyncram_6tm1:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:enddata_table|altsyncram:ram_rtl_0|altsyncram_6tm1:auto_generated                                                                                                                    ; altsyncram_6tm1            ; work         ;
;          |dpram_hs:hiscore_buffer|                                                             ; 848.8 (848.8)        ; 1396.8 (1396.8)                  ; 561.5 (561.5)                                     ; 13.5 (13.5)                      ; 0.0 (0.0)            ; 968 (968)           ; 2056 (2056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:hiscore_buffer                                                                                                                                                                       ; dpram_hs                   ; work         ;
;          |dpram_hs:hiscore_data|                                                               ; 2246.4 (2246.4)      ; 2006.1 (2006.1)                  ; 0.0 (0.0)                                         ; 240.3 (240.3)                    ; 0.0 (0.0)            ; 1264 (1264)         ; 2056 (2056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:hiscore_data                                                                                                                                                                         ; dpram_hs                   ; work         ;
;          |dpram_hs:length_table|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:length_table                                                                                                                                                                         ; dpram_hs                   ; work         ;
;             |altsyncram:ram_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:length_table|altsyncram:ram_rtl_0                                                                                                                                                    ; altsyncram                 ; work         ;
;                |altsyncram_40n1:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:length_table|altsyncram:ram_rtl_0|altsyncram_40n1:auto_generated                                                                                                                     ; altsyncram_40n1            ; work         ;
;          |dpram_hs:startdata_table|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:startdata_table                                                                                                                                                                      ; dpram_hs                   ; work         ;
;             |altsyncram:ram_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:startdata_table|altsyncram:ram_rtl_0                                                                                                                                                 ; altsyncram                 ; work         ;
;                |altsyncram_6tm1:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hiscore:hi|dpram_hs:startdata_table|altsyncram:ram_rtl_0|altsyncram_6tm1:auto_generated                                                                                                                  ; altsyncram_6tm1            ; work         ;
;       |hps_io:hps_io|                                                                          ; 348.4 (133.9)        ; 420.2 (159.0)                    ; 74.5 (25.4)                                       ; 2.8 (0.3)                        ; 0.0 (0.0)            ; 566 (224)           ; 689 (205)                 ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io                                                                                                                                                                                            ; hps_io                     ; work         ;
;          |confstr_rom:confstr_rom|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|confstr_rom:confstr_rom                                                                                                                                                                    ; confstr_rom                ; work         ;
;             |altsyncram:Mux6_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|confstr_rom:confstr_rom|altsyncram:Mux6_rtl_0                                                                                                                                              ; altsyncram                 ; work         ;
;                |altsyncram_ui61:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|confstr_rom:confstr_rom|altsyncram:Mux6_rtl_0|altsyncram_ui61:auto_generated                                                                                                               ; altsyncram_ui61            ; work         ;
;          |video_calc:video_calc|                                                               ; 214.5 (214.5)        ; 261.2 (261.2)                    ; 49.2 (49.2)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 342 (342)           ; 484 (484)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|video_calc:video_calc                                                                                                                                                                      ; video_calc                 ; work         ;
;       |pause:pause|                                                                            ; 24.1 (24.1)          ; 25.3 (25.3)                      ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 52 (52)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pause:pause                                                                                                                                                                                              ; pause                      ; work         ;
;       |pll:pll|                                                                                ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll                                                                                                                                                                                                  ; pll                        ; pll          ;
;          |pll_0002:pll_inst|                                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst                                                                                                                                                                                ; pll_0002                   ; pll          ;
;             |altera_pll:altera_pll_i|                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                        ; altera_pll                 ; work         ;
;    |hdmi_config:hdmi_config|                                                                   ; 148.3 (86.6)         ; 149.3 (86.9)                     ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (120)           ; 76 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config                                                                                                                                                                                          ; hdmi_config                ; work         ;
;       |i2c:i2c_av|                                                                             ; 61.7 (61.7)          ; 62.4 (62.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config|i2c:i2c_av                                                                                                                                                                               ; i2c                        ; work         ;
;    |mcp23009:mcp23009|                                                                         ; 94.5 (28.0)          ; 96.5 (28.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (53)            ; 108 (43)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009                                                                                                                                                                                                ; mcp23009                   ; work         ;
;       |i2c:i2c|                                                                                ; 66.3 (66.3)          ; 68.5 (68.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (112)           ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009|i2c:i2c                                                                                                                                                                                        ; i2c                        ; work         ;
;    |osd:hdmi_osd|                                                                              ; 551.1 (551.1)        ; 567.0 (567.0)                    ; 16.4 (16.4)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 917 (917)           ; 585 (585)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd                                                                                                                                                                                                     ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                         ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                                                                          ; altsyncram_i6k1            ; work         ;
;    |osd:vga_osd|                                                                               ; 546.9 (546.9)        ; 575.7 (575.7)                    ; 29.2 (29.2)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 872 (872)           ; 661 (661)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd                                                                                                                                                                                                      ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                                                                           ; altsyncram_i6k1            ; work         ;
;    |pll_audio:pll_audio|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio                                                                                                                                                                                              ; pll_audio                  ; pll_audio    ;
;       |pll_audio_0002:pll_audio_inst|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio|pll_audio_0002:pll_audio_inst                                                                                                                                                                ; pll_audio_0002             ; pll_audio    ;
;          |altera_pll:altera_pll_i|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i                                                                                                                                        ; altera_pll                 ; work         ;
;    |pll_cfg:pll_cfg|                                                                           ; 1066.2 (0.0)         ; 1091.7 (0.0)                     ; 32.0 (0.0)                                        ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 1550 (0)            ; 637 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg                                                                                                                                                                                                  ; pll_cfg                    ; pll_cfg      ;
;       |altera_pll_reconfig_top:pll_cfg_inst|                                                   ; 1066.2 (0.0)         ; 1091.7 (0.0)                     ; 32.0 (0.0)                                        ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 1550 (0)            ; 637 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst                                                                                                                                                             ; altera_pll_reconfig_top    ; pll_cfg      ;
;          |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0| ; 1066.2 (931.0)       ; 1091.7 (954.3)                   ; 32.0 (28.8)                                       ; 6.5 (5.5)                        ; 0.0 (0.0)            ; 1550 (1308)         ; 637 (566)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; altera_pll_reconfig_core   ; pll_cfg      ;
;             |altera_std_synchronizer:altera_std_synchronizer_inst|                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer:altera_std_synchronizer_inst                    ; altera_std_synchronizer    ; work         ;
;             |dprio_mux:dprio_mux_inst|                                                         ; 69.2 (69.2)          ; 69.0 (69.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 127 (127)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                ; dprio_mux                  ; pll_cfg      ;
;             |dyn_phase_shift:dyn_phase_shift_inst|                                             ; 45.8 (41.8)          ; 45.3 (41.7)                      ; 0.3 (0.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 80 (75)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                    ; dyn_phase_shift            ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_0|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_1|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_2|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_3|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_4|                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4 ; generic_lcell_comb         ; pll_cfg      ;
;             |fpll_dprio_init:fpll_dprio_init_inst|                                             ; 6.0 (6.0)            ; 7.6 (7.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                    ; fpll_dprio_init            ; pll_cfg      ;
;             |generic_lcell_comb:lcell_dprio_read|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                     ; generic_lcell_comb         ; pll_cfg      ;
;             |generic_lcell_comb:lcell_fpll_0_1|                                                ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                       ; generic_lcell_comb         ; pll_cfg      ;
;             |self_reset:self_reset_inst|                                                       ; 11.2 (11.2)          ; 12.2 (12.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                              ; self_reset                 ; pll_cfg      ;
;    |pll_hdmi:pll_hdmi|                                                                         ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi                                                                                                                                                                                                ; pll_hdmi                   ; pll_hdmi     ;
;       |pll_hdmi_0002:pll_hdmi_inst|                                                            ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst                                                                                                                                                                    ; pll_hdmi_0002              ; pll_hdmi     ;
;          |altera_pll:altera_pll_i|                                                             ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i                                                                                                                                            ; altera_pll                 ; work         ;
;             |altera_cyclonev_pll:cyclonev_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                           ; altera_cyclonev_pll        ; work         ;
;                |altera_cyclonev_pll_base:fpll_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                           ; altera_cyclonev_pll_base   ; work         ;
;             |dps_extra_kick:dps_extra_inst|                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                              ; dps_extra_kick             ; work         ;
;    |pll_hdmi_adj:pll_hdmi_adj|                                                                 ; 540.4 (540.4)        ; 562.8 (562.8)                    ; 31.0 (31.0)                                       ; 8.6 (8.6)                        ; 0.0 (0.0)            ; 785 (785)           ; 502 (502)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_adj:pll_hdmi_adj                                                                                                                                                                                        ; pll_hdmi_adj               ; work         ;
;    |scanlines:HDMI_scanlines|                                                                  ; 35.2 (32.5)          ; 38.3 (35.5)                      ; 3.2 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (52)             ; 18 (13)                   ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines                                                                                                                                                                                         ; scanlines                  ; work         ;
;       |altshift_taps:dout1_rtl_0|                                                              ; 2.7 (0.0)            ; 2.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 5 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0                                                                                                                                                               ; altshift_taps              ; work         ;
;          |shift_taps_tuu:auto_generated|                                                       ; 2.7 (1.7)            ; 2.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 5 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated                                                                                                                                 ; shift_taps_tuu             ; work         ;
;             |altsyncram_jr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4                                                                                                     ; altsyncram_jr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1                                                                                                                  ; cntr_phf                   ; work         ;
;    |scanlines:VGA_scanlines|                                                                   ; 34.3 (34.3)          ; 53.1 (53.1)                      ; 18.8 (18.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 83 (83)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines                                                                                                                                                                                          ; scanlines                  ; work         ;
;    |sync_fix:sync_h|                                                                           ; 39.2 (39.2)          ; 53.2 (53.2)                      ; 13.9 (13.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 108 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_h                                                                                                                                                                                                  ; sync_fix                   ; work         ;
;    |sync_fix:sync_v|                                                                           ; 39.3 (39.3)          ; 51.5 (51.5)                      ; 12.2 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 113 (113)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_v                                                                                                                                                                                                  ; sync_fix                   ; work         ;
;    |sys_umuldiv:ar_muldiv|                                                                     ; 52.9 (0.5)           ; 63.8 (0.5)                       ; 11.0 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 57 (1)              ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv                                                                                                                                                                                            ; sys_umuldiv                ; work         ;
;       |sys_udiv:udiv|                                                                          ; 25.3 (25.3)          ; 30.5 (30.5)                      ; 5.3 (5.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv|sys_udiv:udiv                                                                                                                                                                              ; sys_udiv                   ; work         ;
;       |sys_umul:umul|                                                                          ; 27.1 (27.1)          ; 32.8 (32.8)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv|sys_umul:umul                                                                                                                                                                              ; sys_umul                   ; work         ;
;    |sysmem_lite:sysmem|                                                                        ; 100.3 (23.0)         ; 110.9 (23.0)                     ; 12.1 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 156 (41)            ; 160 (42)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem                                                                                                                                                                                               ; sysmem_lite                ; work         ;
;       |f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|                                   ; 18.5 (18.5)          ; 18.5 (18.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2                                                                                                                                          ; f2sdram_safe_terminator    ; work         ;
;       |f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|                                   ; 58.2 (58.2)          ; 68.4 (68.4)                      ; 11.7 (11.7)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 77 (77)             ; 83 (83)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf                                                                                                                                          ; f2sdram_safe_terminator    ; work         ;
;       |sysmem_HPS_fpga_interfaces:fpga_interfaces|                                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                    ; sysmem_HPS_fpga_interfaces ; work         ;
;    |vga_out:vga_out|                                                                           ; 98.5 (98.5)          ; 111.1 (111.1)                    ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 187 (187)           ; 179 (179)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out                                                                                                                                                                                                  ; vga_out                    ; work         ;
;    |vga_out:vga_scaler_out|                                                                    ; 122.4 (118.7)        ; 122.8 (118.9)                    ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 215 (208)           ; 176 (171)                 ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out                                                                                                                                                                                           ; vga_out                    ; work         ;
;       |altshift_taps:din1_rtl_0|                                                               ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0                                                                                                                                                                  ; altshift_taps              ; work         ;
;          |shift_taps_puu:auto_generated|                                                       ; 3.8 (1.3)            ; 3.8 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 5 (2)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated                                                                                                                                    ; shift_taps_puu             ; work         ;
;             |altsyncram_br91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|altsyncram_br91:altsyncram4                                                                                                        ; altsyncram_br91            ; work         ;
;             |cntr_ohf:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1                                                                                                                     ; cntr_ohf                   ; work         ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; IO_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; AUDIO_L       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_SPDIF   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_POWER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MOSI   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_USER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_HDD       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CKE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MISO   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IO_SDA        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CMD      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDCD_SPDIF    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BTN_RESET     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_EN        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_OSD       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_USER      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; SD_SPI_MISO                                     ;                   ;         ;
; ADC_SDO                                         ;                   ;         ;
; SW[2]                                           ;                   ;         ;
; IO_SDA                                          ;                   ;         ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[3]~0     ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|ACK~0          ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[0]~1     ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[2]~2     ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[4]~3     ; 0                 ; 0       ;
; SDIO_DAT[3]                                     ;                   ;         ;
; SDIO_CMD                                        ;                   ;         ;
; HDMI_I2C_SDA                                    ;                   ;         ;
;      - hdmi_i2c                                 ; 0                 ; 0       ;
;      - hdmi_config:hdmi_config|i2c:i2c_av|ACK~0 ; 0                 ; 0       ;
; VGA_HS                                          ;                   ;         ;
; SDCD_SPDIF                                      ;                   ;         ;
; USER_IO[2]                                      ;                   ;         ;
; USER_IO[4]                                      ;                   ;         ;
; USER_IO[5]                                      ;                   ;         ;
; SDRAM_DQ[0]                                     ;                   ;         ;
; SDRAM_DQ[1]                                     ;                   ;         ;
; SDRAM_DQ[2]                                     ;                   ;         ;
; SDRAM_DQ[3]                                     ;                   ;         ;
; SDRAM_DQ[4]                                     ;                   ;         ;
; SDRAM_DQ[5]                                     ;                   ;         ;
; SDRAM_DQ[6]                                     ;                   ;         ;
; SDRAM_DQ[7]                                     ;                   ;         ;
; SDRAM_DQ[8]                                     ;                   ;         ;
; SDRAM_DQ[9]                                     ;                   ;         ;
; SDRAM_DQ[10]                                    ;                   ;         ;
; SDRAM_DQ[11]                                    ;                   ;         ;
; SDRAM_DQ[12]                                    ;                   ;         ;
; SDRAM_DQ[13]                                    ;                   ;         ;
; SDRAM_DQ[14]                                    ;                   ;         ;
; SDRAM_DQ[15]                                    ;                   ;         ;
; SDIO_DAT[0]                                     ;                   ;         ;
; SDIO_DAT[1]                                     ;                   ;         ;
; SDIO_DAT[2]                                     ;                   ;         ;
; USER_IO[0]                                      ;                   ;         ;
; USER_IO[1]                                      ;                   ;         ;
; USER_IO[3]                                      ;                   ;         ;
; USER_IO[6]                                      ;                   ;         ;
; BTN_RESET                                       ;                   ;         ;
;      - btn_r                                    ; 1                 ; 0       ;
; SW[3]                                           ;                   ;         ;
;      - AUDIO_L~output                           ; 0                 ; 0       ;
;      - AUDIO_R~output                           ; 0                 ; 0       ;
;      - AUDIO_SPDIF~output                       ; 0                 ; 0       ;
;      - LED_POWER~output                         ; 0                 ; 0       ;
;      - comb~17                                  ; 0                 ; 0       ;
;      - VGA_R~8                                  ; 0                 ; 0       ;
;      - LED_USER~1                               ; 0                 ; 0       ;
;      - LED_HDD~1                                ; 0                 ; 0       ;
;      - SDCD_SPDIF~2                             ; 0                 ; 0       ;
; FPGA_CLK2_50                                    ;                   ;         ;
; SW[0]                                           ;                   ;         ;
;      - AUDIO_L~1                                ; 1                 ; 0       ;
;      - AUDIO_R~1                                ; 1                 ; 0       ;
;      - AUDIO_SPDIF~1                            ; 1                 ; 0       ;
; FPGA_CLK3_50                                    ;                   ;         ;
; FPGA_CLK1_50                                    ;                   ;         ;
; VGA_EN                                          ;                   ;         ;
;      - VGA_R~8                                  ; 0                 ; 0       ;
;      - SD_SPI_CS~1                              ; 0                 ; 0       ;
; BTN_OSD                                         ;                   ;         ;
;      - deb_osd~0                                ; 0                 ; 0       ;
; KEY[0]                                          ;                   ;         ;
;      - deb_osd~0                                ; 0                 ; 0       ;
; BTN_USER                                        ;                   ;         ;
;      - deb_user~0                               ; 1                 ; 0       ;
; KEY[1]                                          ;                   ;         ;
;      - deb_user~0                               ; 1                 ; 0       ;
; HDMI_TX_INT                                     ;                   ;         ;
;      - comb~23                                  ; 1                 ; 0       ;
; SW[1]                                           ;                   ;         ;
;      - USER_IO~14                               ; 0                 ; 0       ;
;      - USER_IO~15                               ; 0                 ; 0       ;
;      - USER_IO~16                               ; 0                 ; 0       ;
+-------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                                                                                                                    ; Location                                     ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Decoder2~0                                                                                                                                                                                              ; LABCELL_X35_Y51_N30                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FB_EN                                                                                                                                                                                                   ; FF_X39_Y55_N53                               ; 49      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK1_50                                                                                                                                                                                            ; PIN_V11                                      ; 1233    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                                                                                                            ; PIN_Y13                                      ; 170     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HBP[0]~0                                                                                                                                                                                                ; LABCELL_X42_Y50_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HEIGHT[0]~2                                                                                                                                                                                             ; MLABCELL_X34_Y49_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HFP[0]~2                                                                                                                                                                                                ; LABCELL_X42_Y50_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HSET[0]~0                                                                                                                                                                                               ; LABCELL_X33_Y50_N48                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HS[0]~2                                                                                                                                                                                                 ; MLABCELL_X34_Y49_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_BASE[0]~0                                                                                                                                                                                           ; LABCELL_X40_Y50_N21                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_BASE[16]~1                                                                                                                                                                                          ; LABCELL_X40_Y50_N24                          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_EN                                                                                                                                                                                                  ; FF_X30_Y50_N56                               ; 85      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_FMT[0]~0                                                                                                                                                                                            ; LABCELL_X35_Y51_N21                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HEIGHT[0]~0                                                                                                                                                                                         ; LABCELL_X43_Y54_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HMAX[0]~0                                                                                                                                                                                           ; LABCELL_X35_Y51_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HMIN[0]~1                                                                                                                                                                                           ; LABCELL_X35_Y51_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_STRIDE[0]~0                                                                                                                                                                                         ; LABCELL_X40_Y46_N45                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_VMAX[0]~0                                                                                                                                                                                           ; MLABCELL_X34_Y52_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_VMIN[0]~1                                                                                                                                                                                           ; LABCELL_X35_Y51_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_WIDTH[0]~1                                                                                                                                                                                          ; LABCELL_X40_Y46_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan0~3                                                                                                                                                                                             ; LABCELL_X50_Y3_N45                           ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan4~1                                                                                                                                                                                             ; LABCELL_X31_Y51_N36                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan5~1                                                                                                                                                                                             ; LABCELL_X33_Y49_N36                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SD_SPI_CS~1                                                                                                                                                                                             ; LABCELL_X45_Y2_N36                           ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SW[3]                                                                                                                                                                                                   ; PIN_W20                                      ; 9       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VBP[0]~4                                                                                                                                                                                                ; LABCELL_X45_Y46_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VFP[0]~1                                                                                                                                                                                                ; LABCELL_X42_Y50_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VGA_R~8                                                                                                                                                                                                 ; LABCELL_X81_Y1_N15                           ; 20      ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VSET[0]~0                                                                                                                                                                                               ; LABCELL_X33_Y52_N21                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VS[0]~2                                                                                                                                                                                                 ; LABCELL_X37_Y48_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; WIDTH[0]~2                                                                                                                                                                                              ; MLABCELL_X34_Y49_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; WideNor0                                                                                                                                                                                                ; LABCELL_X50_Y3_N42                           ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[10]~23                                                                                                                                                                                              ; MLABCELL_X28_Y75_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[18]~1                                                                                                                                                                                               ; MLABCELL_X28_Y75_N54                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[27]~0                                                                                                                                                                                               ; MLABCELL_X25_Y76_N9                          ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[35]~2                                                                                                                                                                                               ; MLABCELL_X28_Y75_N24                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[3]~12                                                                                                                                                                                               ; MLABCELL_X28_Y75_N36                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx_att[1]~2                                                                                                                                                                                            ; MLABCELL_X28_Y75_N0                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_data[17]~0                                                                                                                                                                                          ; LABCELL_X4_Y7_N57                            ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_write                                                                                                                                                                                               ; FF_X4_Y7_N23                                 ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|Equal0~26                                                                                                                                                                                     ; LABCELL_X48_Y71_N36                          ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|LessThan7~4                                                                                                                                                                                   ; LABCELL_X48_Y73_N54                          ; 28      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_info[60]~0                                                                                                                                                                                ; LABCELL_X48_Y72_N24                          ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_rptr[18]~2                                                                                                                                                                                ; LABCELL_X46_Y68_N12                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[1]~1                                                                                                                                                                                   ; MLABCELL_X47_Y68_N18                         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[1]~2                                                                                                                                                                                   ; MLABCELL_X47_Y68_N0                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[16]~1                                                                                                                                                                                     ; LABCELL_X46_Y68_N18                          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[16]~2                                                                                                                                                                                     ; LABCELL_X45_Y71_N12                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|pcm_l[15]~1                                                                                                                                                                                   ; MLABCELL_X47_Y54_N39                         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ram_req~1                                                                                                                                                                                     ; LABCELL_X46_Y68_N24                          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[17]~1                                                                                                                                                                                ; MLABCELL_X47_Y54_N54                         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[47]~0                                                                                                                                                                                ; LABCELL_X46_Y68_N36                          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|state.01                                                                                                                                                                                      ; FF_X46_Y68_N8                                ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always10~0                                                                                                                                                                                              ; LABCELL_X30_Y7_N33                           ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always12~0                                                                                                                                                                                              ; MLABCELL_X52_Y9_N57                          ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always1~0                                                                                                                                                                                               ; MLABCELL_X34_Y52_N24                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always7~0                                                                                                                                                                                               ; LABCELL_X43_Y54_N24                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always8~0                                                                                                                                                                                               ; LABCELL_X27_Y7_N3                            ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~0                                                                                                                                                                                               ; LABCELL_X4_Y7_N36                            ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~1                                                                                                                                                                                               ; LABCELL_X4_Y7_N18                            ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ar_md_start                                                                                                                                                                                             ; FF_X36_Y50_N26                               ; 76      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ar_md_start~0                                                                                                                                                                                           ; LABCELL_X36_Y50_N21                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc1x[0]~0                                                                                                                                                                                              ; LABCELL_X33_Y52_N57                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc1y[0]~1                                                                                                                                                                                              ; LABCELL_X33_Y52_N18                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc1y[7]~0                                                                                                                                                                                              ; MLABCELL_X28_Y49_N54                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc2x[0]~0                                                                                                                                                                                              ; MLABCELL_X28_Y49_N57                         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc2y[0]~1                                                                                                                                                                                              ; LABCELL_X31_Y53_N54                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ary[10]~0                                                                                                                                                                                               ; LABCELL_X29_Y50_N6                           ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add101~1                                                                                                                                                                                    ; LABCELL_X33_Y56_N45                          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add157~9                                                                                                                                                                                    ; MLABCELL_X21_Y57_N51                         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add158~9                                                                                                                                                                                    ; LABCELL_X33_Y55_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add159~9                                                                                                                                                                                    ; LABCELL_X19_Y55_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add213~9                                                                                                                                                                                    ; LABCELL_X33_Y45_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add214~9                                                                                                                                                                                    ; LABCELL_X31_Y47_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add215~9                                                                                                                                                                                    ; MLABCELL_X21_Y49_N51                         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add21~1                                                                                                                                                                                     ; LABCELL_X35_Y60_N51                          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~0                                                                                                                                                                                  ; MLABCELL_X34_Y45_N48                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~1                                                                                                                                                                                  ; MLABCELL_X34_Y45_N51                         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~2                                                                                                                                                                                  ; LABCELL_X30_Y48_N33                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~3                                                                                                                                                                                  ; MLABCELL_X34_Y45_N30                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal10~1                                                                                                                                                                                   ; MLABCELL_X39_Y62_N57                         ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal34~5                                                                                                                                                                                   ; MLABCELL_X47_Y47_N42                         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal37~0                                                                                                                                                                                   ; LABCELL_X31_Y57_N51                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal4~2                                                                                                                                                                                    ; LABCELL_X33_Y62_N42                          ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~2                                                                                                                                                                                      ; LABCELL_X36_Y62_N27                          ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~3                                                                                                                                                                                      ; LABCELL_X43_Y61_N12                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan27~10                                                                                                                                                                               ; LABCELL_X46_Y46_N48                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan28~8                                                                                                                                                                                ; LABCELL_X43_Y46_N54                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan43~10                                                                                                                                                                               ; LABCELL_X40_Y51_N6                           ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux426~1                                                                                                                                                                                    ; LABCELL_X46_Y57_N33                          ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_address[0]~0                                                                                                                                                                            ; LABCELL_X43_Y59_N45                          ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_fb_ena                                                                                                                                                                                  ; FF_X40_Y56_N53                               ; 63      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_o_offset0[0]~0                                                                                                                                                                          ; MLABCELL_X39_Y59_N15                         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readack~0                                                                                                                                                                               ; LABCELL_X46_Y62_N27                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readdataack~0                                                                                                                                                                           ; MLABCELL_X39_Y58_N36                         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_reset_na                                                                                                                                                                                ; FF_X37_Y58_N20                               ; 187     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_state.sREAD                                                                                                                                                                             ; FF_X43_Y59_N56                               ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wad[3]~1                                                                                                                                                                                ; MLABCELL_X39_Y59_N6                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wadrs[22]~0                                                                                                                                                                             ; LABCELL_X50_Y59_N24                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wr                                                                                                                                                                                      ; FF_X43_Y57_N29                               ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrs[22]~0                                                                                                                                                                                ; LABCELL_X45_Y63_N39                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[22]~2                                                                                                                                                                               ; LABCELL_X45_Y63_N42                          ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_count[1]~0                                                                                                                                                                                ; LABCELL_X40_Y64_N39                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_dw[127]~2                                                                                                                                                                                 ; MLABCELL_X39_Y64_N6                          ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hbcpt[4]~1                                                                                                                                                                                ; LABCELL_X45_Y63_N36                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hdown                                                                                                                                                                                     ; FF_X37_Y62_N38                               ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_himax[0]~0                                                                                                                                                                                ; MLABCELL_X34_Y62_N21                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.b[3]~0                                                                                                                                                                               ; LABCELL_X35_Y62_N54                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.g[0]~0                                                                                                                                                                               ; LABCELL_X30_Y56_N48                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.r[1]~0                                                                                                                                                                               ; LABCELL_X27_Y63_N0                           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lrad[10]~0                                                                                                                                                                                ; LABCELL_X40_Y64_N57                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwad[10]~1                                                                                                                                                                                ; LABCELL_X40_Y62_N45                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwr                                                                                                                                                                                       ; FF_X43_Y64_N56                               ; 17      ; Sync. clear, Write enable             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pce                                                                                                                                                                                       ; FF_X39_Y62_N22                               ; 27      ; Read enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.b[5]~0                                                                                                                                                                                ; LABCELL_X36_Y65_N48                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.g[0]~0                                                                                                                                                                                ; LABCELL_X36_Y65_N3                           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.r[6]~0                                                                                                                                                                                ; LABCELL_X33_Y63_N48                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pushhead                                                                                                                                                                                  ; FF_X36_Y62_N14                               ; 86      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_reset_na                                                                                                                                                                                  ; FF_X39_Y64_N26                               ; 193     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_shift[0]~0                                                                                                                                                                                ; LABCELL_X37_Y62_N18                          ; 173     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[11]~0                                                                                                                                                                              ; MLABCELL_X34_Y63_N27                         ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[11]~1                                                                                                                                                                              ; MLABCELL_X34_Y63_N48                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vacc[12]~1                                                                                                                                                                                ; LABCELL_X36_Y60_N57                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vcpt[11]~0                                                                                                                                                                                ; LABCELL_X36_Y62_N39                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vdown                                                                                                                                                                                     ; FF_X45_Y61_N38                               ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vimax[11]~0                                                                                                                                                                               ; MLABCELL_X34_Y62_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vmax[11]~0                                                                                                                                                                                ; LABCELL_X36_Y62_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vs_pre~0                                                                                                                                                                                  ; LABCELL_X43_Y61_N51                          ; 377     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wad[4]~1                                                                                                                                                                                  ; LABCELL_X42_Y62_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs[8]~0                                                                                                                                                                                ; LABCELL_X50_Y63_N3                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs_mem[22]~0                                                                                                                                                                           ; MLABCELL_X47_Y62_N36                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wdelay[1]~1                                                                                                                                                                               ; LABCELL_X50_Y63_N9                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wr                                                                                                                                                                                        ; FF_X42_Y62_N41                               ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wreq~1                                                                                                                                                                                    ; LABCELL_X45_Y63_N3                           ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_acpt[0]~1                                                                                                                                                                                 ; MLABCELL_X39_Y56_N6                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[16]~12                                                                                                                                                                               ; LABCELL_X35_Y53_N54                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[24]~1                                                                                                                                                                                ; LABCELL_X40_Y56_N9                           ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_altx[3]~0                                                                                                                                                                                 ; LABCELL_X43_Y55_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy.sCOPY                                                                                                                                                                                ; FF_X36_Y56_N8                                ; 67      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy.sWAIT                                                                                                                                                                                ; FF_X36_Y57_N59                               ; 29      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copylev~0                                                                                                                                                                                 ; LABCELL_X36_Y56_N54                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_first                                                                                                                                                                                     ; FF_X42_Y58_N41                               ; 49      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_bil_t.b[12]                                                                                                                                                                             ; DSP_X20_Y51_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_bil_t.g[12]                                                                                                                                                                             ; DSP_X32_Y59_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_bil_t.r[12]                                                                                                                                                                             ; DSP_X20_Y61_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacc_next[12]~0                                                                                                                                                                           ; LABCELL_X36_Y56_N18                          ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacpt[11]~0                                                                                                                                                                               ; LABCELL_X37_Y55_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hmode[2]                                                                                                                                                                                  ; FF_X37_Y52_N44                               ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix0.b[0]~0                                                                                                                                                                              ; MLABCELL_X39_Y55_N36                         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix1.b[0]~0                                                                                                                                                                              ; MLABCELL_X39_Y55_N39                         ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ibuf0[1]~1                                                                                                                                                                                ; MLABCELL_X34_Y58_N18                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsize[11]~0                                                                                                                                                                              ; LABCELL_X42_Y53_N15                          ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsizem[11]~0                                                                                                                                                                             ; LABCELL_X36_Y55_N48                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_last1~1                                                                                                                                                                                   ; LABCELL_X37_Y56_N36                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_lastv[2]~2                                                                                                                                                                                ; MLABCELL_X34_Y57_N42                         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_obuf0[1]~1                                                                                                                                                                                ; MLABCELL_X34_Y58_N6                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pev[5]                                                                                                                                                                                    ; FF_X39_Y43_N41                               ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[0]~3                                                                                                                                                                                ; LABCELL_X35_Y58_N0                           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[1]~7                                                                                                                                                                                ; LABCELL_X35_Y58_N3                           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv~0                                                                                                                                                                                   ; LABCELL_X40_Y56_N18                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pshift[3]~0                                                                                                                                                                               ; LABCELL_X35_Y55_N48                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_reset_na                                                                                                                                                                                  ; FF_X43_Y55_N14                               ; 403     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_shift[126]~8                                                                                                                                                                              ; LABCELL_X46_Y58_N30                          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_shift[14]~0                                                                                                                                                                               ; LABCELL_X45_Y58_N6                           ; 164     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_bil_t.b[12]                                                                                                                                                                             ; DSP_X20_Y45_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_bil_t.g[12]                                                                                                                                                                             ; DSP_X32_Y39_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_bil_t.r[12]                                                                                                                                                                             ; DSP_X32_Y41_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc[12]~0                                                                                                                                                                                ; LABCELL_X46_Y51_N15                          ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacpt[0]~0                                                                                                                                                                                ; LABCELL_X46_Y51_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vcpt_pre3[11]~0                                                                                                                                                                           ; MLABCELL_X47_Y46_N6                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[8]~0                                                                                                                                                                                ; LABCELL_X48_Y49_N42                          ; 28      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[8]~1                                                                                                                                                                                ; LABCELL_X42_Y47_N48                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vmode[2]                                                                                                                                                                                  ; FF_X37_Y52_N5                                ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[0]                                                                                                                                                                                     ; FF_X43_Y55_N1                                ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[1]                                                                                                                                                                                     ; FF_X43_Y55_N19                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[2]                                                                                                                                                                                     ; FF_X43_Y55_N4                                ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[3]                                                                                                                                                                                     ; FF_X43_Y55_N22                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|poly_h_wr                                                                                                                                                                                   ; FF_X45_Y46_N1                                ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|poly_v_wr                                                                                                                                                                                   ; FF_X45_Y46_N22                               ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|vcarry_v~0                                                                                                                                                                                  ; LABCELL_X46_Y51_N27                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                                                                                                                ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 130     ; Clock                                 ; yes    ; Regional Clock       ; RCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_ss                                                                                                                                                                                                 ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 84      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|DC_blocker:dcb_l|WideXor0                                                                                                                                                           ; LABCELL_X37_Y80_N15                          ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|DC_blocker:dcb_r|WideXor0                                                                                                                                                           ; MLABCELL_X39_Y79_N51                         ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|Equal0~4                                                                                                                                                                            ; LABCELL_X22_Y75_N36                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|ch                                                                                                                                                            ; FF_X23_Y80_N20                               ; 135     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|intreg[1][39]~0                                                                                                                      ; LABCELL_X23_Y80_N27                          ; 136     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out_r[0]~0                                                                                                                                                    ; LABCELL_X23_Y80_N21                          ; 163     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan0~3                                                                                                                                                                         ; LABCELL_X45_Y67_N54                          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan1~3                                                                                                                                                                         ; LABCELL_X27_Y76_N54                          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|WideNor0                                                                                                                                                                            ; MLABCELL_X25_Y77_N48                         ; 12      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en2                                                                                                                                                                               ; FF_X34_Y78_N47                               ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_l|ShiftRight0~1                                                                                                                                                  ; LABCELL_X37_Y76_N9                           ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_l|WideXor0                                                                                                                                                       ; MLABCELL_X39_Y74_N9                          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_r|WideXor0                                                                                                                                                       ; LABCELL_X35_Y75_N57                          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|comb~0                                                                                                                                                                              ; MLABCELL_X34_Y78_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|dly2[13]~0                                                                                                                                                                          ; MLABCELL_X34_Y78_N42                         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[2]~0                                                                                                                                                                ; LABCELL_X36_Y74_N18                          ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[2]~1                                                                                                                                                                ; LABCELL_X36_Y74_N12                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|right[2]~0                                                                                                                                                                  ; LABCELL_X36_Y74_N39                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|sdata~0                                                                                                                                                                     ; LABCELL_X36_Y74_N36                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|mclk_ce                                                                                                                                                                             ; FF_X27_Y72_N50                               ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|sample_ce                                                                                                                                                                           ; FF_X25_Y77_N29                               ; 340     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|Equal0~1                                                                                                                                                              ; LABCELL_X37_Y75_N6                           ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|load_subframe_q                                                                                                                                                       ; FF_X35_Y75_N56                               ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|sample_buf_q[15]~0                                                                                                                                                    ; LABCELL_X36_Y74_N33                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[0]                                                                                                                                                   ; FF_X37_Y75_N32                               ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_dis~2                                                                                                                                                                                               ; MLABCELL_X34_Y52_N54                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_set~0                                                                                                                                                                                               ; MLABCELL_X34_Y77_N27                         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cmd[5]~0                                                                                                                                                                                                ; LABCELL_X33_Y74_N51                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; coef_data[0]~0                                                                                                                                                                                          ; LABCELL_X33_Y52_N27                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~20                                                                                                                                                                                                 ; MLABCELL_X34_Y74_N30                         ; 364     ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~21                                                                                                                                                                                                 ; LABCELL_X45_Y2_N12                           ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~23                                                                                                                                                                                                 ; LABCELL_X29_Y8_N36                           ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|always0~0                                                                                                                                                                              ; LABCELL_X35_Y3_N27                           ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|hs_len[1]~0                                                                                                                                                                            ; LABCELL_X35_Y3_N9                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|line_len[0]~0                                                                                                                                                                          ; LABCELL_X35_Y3_N45                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|always0~0                                                                                                                                                                               ; LABCELL_X66_Y3_N39                           ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|hs_len[6]~0                                                                                                                                                                             ; LABCELL_X66_Y3_N27                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|line_len[13]~0                                                                                                                                                                          ; LABCELL_X66_Y3_N30                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|always0~0                                                                                                                                                                               ; MLABCELL_X47_Y60_N30                         ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ch~1                                                                                                                                                                                    ; MLABCELL_X47_Y60_N0                          ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ram_bcnt[0]~0                                                                                                                                                                           ; LABCELL_X43_Y53_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready[1]                                                                                                                                                                                ; FF_X43_Y54_N47                               ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready~0                                                                                                                                                                                 ; LABCELL_X43_Y53_N21                          ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready~1                                                                                                                                                                                 ; LABCELL_X43_Y54_N54                          ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|state                                                                                                                                                                                   ; FF_X43_Y53_N56                               ; 16      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|Decoder0~2                                                                                                                                                                                      ; LABCELL_X24_Y58_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|Decoder0~3                                                                                                                                                                                      ; LABCELL_X24_Y58_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0]                                                                                                                                         ; FF_X2_Y36_N32                                ; 24221   ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0]                                                                                                                                         ; FF_X2_Y36_N32                                ; 7       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[2]                                                                                                                                         ; FF_X25_Y42_N53                               ; 287     ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[3]                                                                                                                                         ; FF_X25_Y42_N41                               ; 21      ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|core~4                                                                                                                              ; LABCELL_X23_Y49_N27                          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|Decoder0~0                                                                                                                      ; MLABCELL_X21_Y56_N9                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|Decoder0~1                                                                                                                      ; MLABCELL_X21_Y56_N15                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|Decoder0~2                                                                                                                      ; MLABCELL_X21_Y56_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|Decoder1~0                                                                                                                      ; LABCELL_X23_Y56_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|Decoder1~1                                                                                                                      ; LABCELL_X23_Y56_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|Decoder1~2                                                                                                                      ; LABCELL_X22_Y56_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|ENA                                                                                                                             ; FF_X30_Y58_N29                               ; 225     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan1~12                                                                                                        ; MLABCELL_X28_Y55_N15                         ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan2~15                                                                                                        ; LABCELL_X30_Y55_N18                          ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan3~16                                                                                                        ; LABCELL_X29_Y51_N54                          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|LessThan4~22                                                                                                        ; LABCELL_X29_Y54_N54                          ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|addr[7]~1                                                                                                           ; MLABCELL_X21_Y50_N42                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_reset                                                                                                           ; FF_X28_Y54_N41                               ; 15      ; Async. clear, Latch enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_vol[0]~17                                                                                                       ; MLABCELL_X28_Y54_N9                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|noise_div~0                                                                                                         ; LABCELL_X29_Y54_N15                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|noise_gen_cnt[4]~0                                                                                                  ; LABCELL_X30_Y52_N39                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|poly17[0]~0                                                                                                         ; LABCELL_X30_Y52_N36                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_cnt[3][11]~0                                                                                               ; LABCELL_X30_Y54_N48                          ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_op[1]~0                                                                                                    ; MLABCELL_X28_Y55_N42                         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_op[2]~1                                                                                                    ; LABCELL_X30_Y55_N0                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|tone_gen_op[3]~2                                                                                                    ; LABCELL_X29_Y51_N12                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan1~13                                                                                                        ; LABCELL_X23_Y55_N45                          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan2~15                                                                                                        ; LABCELL_X23_Y53_N9                           ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan3~12                                                                                                        ; LABCELL_X24_Y54_N48                          ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|LessThan4~21                                                                                                        ; LABCELL_X19_Y54_N48                          ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|addr[3]~1                                                                                                           ; MLABCELL_X21_Y50_N3                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_reset                                                                                                           ; FF_X22_Y52_N44                               ; 15      ; Async. clear, Latch enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_vol[0]~17                                                                                                       ; LABCELL_X22_Y52_N6                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|noise_div~0                                                                                                         ; LABCELL_X27_Y53_N18                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|noise_gen_cnt[4]~0                                                                                                  ; MLABCELL_X25_Y53_N51                         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|poly17[0]~0                                                                                                         ; MLABCELL_X25_Y53_N36                         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|reg[0][7]~1                                                                                                         ; LABCELL_X22_Y50_N39                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_cnt[3][11]~0                                                                                               ; LABCELL_X19_Y54_N6                           ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_op[1]~2                                                                                                    ; LABCELL_X23_Y55_N54                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_op[2]~0                                                                                                    ; LABCELL_X23_Y53_N48                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|tone_gen_op[3]~1                                                                                                    ; LABCELL_X24_Y54_N42                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~0                                                                                                   ; LABCELL_X24_Y45_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_BG:bg|Decoder0~1                                                                                                   ; LABCELL_X24_Y45_N27                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~0                                                                                                   ; LABCELL_X24_Y42_N18                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_FG:fg|Decoder0~1                                                                                                   ; LABCELL_X24_Y43_N39                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|Equal2~4                                                                                                     ; MLABCELL_X25_Y45_N30                         ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|STATE.001                                                                                 ; FF_X24_Y49_N44                               ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|STATE.010                                                                                 ; FF_X24_Y49_N35                               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|STATE.011                                                                                 ; FF_X24_Y49_N38                               ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|STATE.100                                                                                 ; FF_X27_Y49_N17                               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|Selector10~0                                                                              ; MLABCELL_X25_Y45_N42                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|Selector53~0                                                                              ; MLABCELL_X25_Y49_N33                         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|Selector80~0                                                                              ; MLABCELL_X25_Y49_N30                         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|WPEN~0                                                                                    ; LABCELL_X27_Y52_N30                          ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|NINJAKUN_SPENG:eng|WP[0]~0                                                                                   ; LABCELL_X27_Y49_N27                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|comb~1                                                                                                        ; MLABCELL_X28_Y48_N21                         ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|comb~3                                                                                                        ; MLABCELL_X28_Y48_N3                          ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|comb~4                                                                                                        ; MLABCELL_X28_Y48_N9                          ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|comb~5                                                                                                        ; MLABCELL_X28_Y48_N54                         ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|comb~1                                                                                                        ; MLABCELL_X28_Y48_N24                         ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|comb~2                                                                                                        ; MLABCELL_X28_Y48_N6                          ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|comb~4                                                                                                        ; MLABCELL_X28_Y48_N30                         ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|comb~6                                                                                                        ; MLABCELL_X28_Y48_N33                         ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|comb~0                                                                                                                           ; LABCELL_X18_Y50_N15                          ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|comb~1                                                                                                                           ; LABCELL_X18_Y50_N12                          ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|comb~0                                                                                                                           ; LABCELL_X18_Y50_N6                           ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|comb~1                                                                                                                           ; LABCELL_X18_Y50_N36                          ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|comb~0                                                                                                                                           ; LABCELL_X18_Y50_N0                           ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|comb~1                                                                                                                                           ; LABCELL_X18_Y50_N54                          ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP0CL                                                                                                                         ; FF_X1_Y36_N2                                 ; 412     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP1CL                                                                                                                         ; FF_X1_Y37_N47                                ; 410     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|Equal0~0                                                                                                                      ; LABCELL_X16_Y47_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|Equal1~0                                                                                                                      ; LABCELL_X19_Y49_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|CNTR_RST~0                                                                                                                     ; LABCELL_X24_Y47_N24                          ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode279w[2]~1                                        ; LABCELL_X24_Y57_N30                          ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode292w[2]~1                                        ; LABCELL_X24_Y57_N45                          ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode300w[2]~0                                        ; LABCELL_X24_Y57_N33                          ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode308w[2]~0                                        ; LABCELL_X24_Y57_N42                          ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode279w[2]~1                                        ; LABCELL_X24_Y57_N18                          ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode292w[2]~1                                        ; LABCELL_X24_Y57_N9                           ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode300w[2]~0                                        ; LABCELL_X24_Y57_N21                          ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|decode_8la:decode2|w_anode308w[2]~0                                        ; LABCELL_X24_Y57_N6                           ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ACC[0]~8                                                                                                                   ; LABCELL_X9_Y47_N45                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|A[9]~9                                                                                                                     ; LABCELL_X10_Y48_N51                          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Ap[7]~0                                                                                                                    ; LABCELL_X12_Y46_N6                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|A~10                                                                                                                       ; MLABCELL_X8_Y49_N24                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|BTR_r~1                                                                                                                    ; LABCELL_X9_Y47_N3                            ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|BusA[1]~2                                                                                                                  ; LABCELL_X11_Y47_N48                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|BusA[1]~3                                                                                                                  ; LABCELL_X11_Y47_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|BusB[2]~3                                                                                                                  ; LABCELL_X13_Y47_N36                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|DO[0]~4                                                                                                                    ; LABCELL_X16_Y46_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Equal5~0                                                                                                                   ; LABCELL_X10_Y45_N57                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|F[5]~48                                                                                                                    ; LABCELL_X12_Y46_N57                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IR[0]~2                                                                                                                    ; LABCELL_X9_Y49_N33                           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IR~4                                                                                                                       ; MLABCELL_X8_Y49_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|ISet~2                                                                                                                     ; MLABCELL_X8_Y49_N6                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|I[7]~0                                                                                                                     ; LABCELL_X11_Y46_N15                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|IntCycle~1                                                                                                                 ; MLABCELL_X8_Y49_N0                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|MCycle[2]~1                                                                                                                ; LABCELL_X9_Y47_N54                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|PC[12]~11                                                                                                                  ; LABCELL_X9_Y49_N12                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|Pre_XY_F_M[2]~2                                                                                                            ; LABCELL_X9_Y48_N54                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|R[2]~2                                                                                                                     ; LABCELL_X18_Y47_N54                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|RegWEH~2                                                                                                                   ; MLABCELL_X8_Y48_N30                          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|RegWEL~2                                                                                                                   ; MLABCELL_X8_Y48_N33                          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|R~1                                                                                                                        ; LABCELL_X18_Y47_N24                          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[10]~5                                                                                                                   ; LABCELL_X12_Y48_N9                           ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|SP[1]~14                                                                                                                   ; LABCELL_X12_Y48_N54                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[0][0]~4                                                                                                 ; LABCELL_X4_Y48_N24                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                                                                 ; LABCELL_X4_Y48_N42                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[2][0]~6                                                                                                 ; LABCELL_X4_Y48_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                                                                 ; LABCELL_X4_Y48_N36                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[4][0]~0                                                                                                 ; LABCELL_X4_Y48_N33                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[5][0]~1                                                                                                 ; LABCELL_X4_Y48_N39                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[6][0]~2                                                                                                 ; LABCELL_X4_Y48_N12                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                                                                 ; LABCELL_X4_Y48_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]~4                                                                                                 ; LABCELL_X4_Y48_N27                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                                                 ; LABCELL_X4_Y48_N45                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[2][0]~6                                                                                                 ; MLABCELL_X6_Y49_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                                                 ; MLABCELL_X6_Y49_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][0]~0                                                                                                 ; MLABCELL_X6_Y49_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[5][0]~1                                                                                                 ; MLABCELL_X6_Y49_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[6][0]~2                                                                                                 ; MLABCELL_X6_Y49_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                                                                 ; LABCELL_X4_Y48_N57                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr[7]~7                                                                                                               ; MLABCELL_X15_Y48_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr[8]~2                                                                                                               ; MLABCELL_X15_Y48_N48                         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr[8]~4                                                                                                               ; MLABCELL_X15_Y48_N54                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|TmpAddr~1                                                                                                                  ; LABCELL_X10_Y45_N48                          ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|process_5~1                                                                                                                ; MLABCELL_X8_Y49_N42                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|ACC[1]~9                                                                                                                   ; LABCELL_X9_Y52_N12                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[8]~9                                                                                                                     ; LABCELL_X12_Y53_N0                           ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Ap[7]~0                                                                                                                    ; LABCELL_X11_Y51_N30                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A~10                                                                                                                       ; LABCELL_X11_Y53_N36                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BTR_r~1                                                                                                                    ; LABCELL_X11_Y55_N39                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusA[7]~2                                                                                                                  ; MLABCELL_X15_Y52_N9                          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusA[7]~3                                                                                                                  ; MLABCELL_X15_Y52_N6                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|BusB[5]~3                                                                                                                  ; MLABCELL_X15_Y51_N30                         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[6]~4                                                                                                                    ; LABCELL_X9_Y49_N51                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Equal46~0                                                                                                                  ; LABCELL_X7_Y52_N54                           ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Equal5~0                                                                                                                   ; LABCELL_X13_Y53_N36                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|F[3]~55                                                                                                                    ; LABCELL_X11_Y51_N6                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IR[7]~2                                                                                                                    ; LABCELL_X13_Y53_N33                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IR~3                                                                                                                       ; LABCELL_X13_Y53_N24                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|ISet~1                                                                                                                     ; LABCELL_X10_Y53_N0                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|I[7]~0                                                                                                                     ; MLABCELL_X15_Y54_N33                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|IntCycle~0                                                                                                                 ; LABCELL_X11_Y54_N18                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|PC[11]~13                                                                                                                  ; LABCELL_X11_Y53_N48                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|Pre_XY_F_M[2]~2                                                                                                            ; LABCELL_X11_Y54_N54                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|R[6]~3                                                                                                                     ; LABCELL_X16_Y54_N24                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|RegWEH~2                                                                                                                   ; MLABCELL_X6_Y52_N0                           ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|RegWEL~2                                                                                                                   ; MLABCELL_X6_Y52_N3                           ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|R~2                                                                                                                        ; MLABCELL_X15_Y54_N39                         ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[7]~13                                                                                                                   ; LABCELL_X12_Y52_N9                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|SP[9]~5                                                                                                                    ; LABCELL_X12_Y52_N6                           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[0][0]~4                                                                                                 ; LABCELL_X4_Y50_N48                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                                                                 ; LABCELL_X4_Y50_N51                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[2][0]~6                                                                                                 ; LABCELL_X4_Y50_N6                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                                                                 ; LABCELL_X4_Y50_N9                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[4][0]~0                                                                                                 ; LABCELL_X4_Y50_N36                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[5][0]~1                                                                                                 ; LABCELL_X4_Y50_N39                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[6][0]~2                                                                                                 ; LABCELL_X4_Y50_N45                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                                                                 ; LABCELL_X4_Y50_N42                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]~4                                                                                                 ; MLABCELL_X3_Y52_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                                                 ; MLABCELL_X3_Y52_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[2][0]~6                                                                                                 ; MLABCELL_X3_Y52_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                                                 ; MLABCELL_X3_Y52_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][0]~0                                                                                                 ; MLABCELL_X3_Y52_N12                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[5][0]~1                                                                                                 ; MLABCELL_X3_Y52_N15                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[6][0]~2                                                                                                 ; MLABCELL_X3_Y52_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                                                                 ; MLABCELL_X3_Y52_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TmpAddr[13]~2                                                                                                              ; LABCELL_X16_Y51_N33                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TmpAddr[13]~4                                                                                                              ; LABCELL_X17_Y51_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TmpAddr[6]~7                                                                                                               ; LABCELL_X16_Y51_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|TmpAddr~1                                                                                                                  ; LABCELL_X9_Y51_N57                           ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|HVGEN:hvgen|Decoder1~0                                                                                                                                                                          ; MLABCELL_X25_Y44_N30                         ; 33      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|HVGEN:hvgen|oRGB~0                                                                                                                                                                              ; LABCELL_X27_Y45_N57                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|VBL~0                                                                                                                                                                 ; MLABCELL_X28_Y32_N24                         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|VS~0                                                                                                                                                                  ; MLABCELL_X28_Y32_N9                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|always0~0                                                                                                                                                             ; MLABCELL_X28_Y32_N51                         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|always0~0                                                                                                                                             ; LABCELL_X29_Y57_N51                          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|always0~1                                                                                                                                             ; LABCELL_X29_Y57_N54                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_h|always0~2                                                                                                                                             ; LABCELL_X29_Y57_N39                          ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|always0~0                                                                                                                                             ; LABCELL_X50_Y7_N36                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|always0~1                                                                                                                                             ; LABCELL_X50_Y7_N21                           ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|sync_fix:sync_v|always0~2                                                                                                                                             ; LABCELL_X50_Y7_N3                            ; 43      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|CE_PIXEL                                                                                                                                      ; FF_X64_Y6_N59                                ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|VGA_DE                                                                                                                                        ; FF_X73_Y4_N35                                ; 56      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|Decoder0~0                                                                                                                   ; LABCELL_X62_Y6_N33                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|Decoder0~1                                                                                                                   ; LABCELL_X62_Y6_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|always2~0                                                                                                                    ; LABCELL_X61_Y6_N6                            ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Equal8~15                                                                                                                      ; MLABCELL_X65_Y5_N24                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i30[15]~0                                                                                              ; MLABCELL_X82_Y5_N54                          ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Blend:blender|i30[15]~3                                                                                              ; MLABCELL_X82_Y5_N18                          ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Curr1[7]~0                                                                                                           ; MLABCELL_X72_Y4_N24                          ; 170     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Decoder0~0                                                                                                           ; LABCELL_X79_Y2_N27                           ; 115     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|Prev2[7]~1                                                                                                           ; LABCELL_X71_Y4_N54                           ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|always1~0                                                                                                            ; LABCELL_X73_Y4_N57                           ; 255     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|curbuf                                                                                                               ; FF_X71_Y2_N53                                ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|comb~0                                                                                               ; LABCELL_X71_Y2_N33                           ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|comb~1                                                                                               ; LABCELL_X71_Y2_N48                           ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|offs[0]~1                                                                                                            ; LABCELL_X71_Y4_N18                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|old_reset_frame~0                                                                                                    ; MLABCELL_X72_Y4_N9                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|outpixel_x2[0]~1                                                                                                     ; LABCELL_X70_Y5_N15                           ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|prevbuf                                                                                                              ; FF_X71_Y2_N47                                ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|read_x[0]~2                                                                                                          ; LABCELL_X70_Y5_N18                           ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|waddr[0]~0                                                                                                           ; LABCELL_X71_Y4_N6                            ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrdata[0]~1                                                                                                          ; MLABCELL_X72_Y3_N36                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrdata[24]~3                                                                                                         ; LABCELL_X77_Y4_N15                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrdata[48]~0                                                                                                         ; MLABCELL_X78_Y1_N9                           ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrdata[72]~2                                                                                                         ; LABCELL_X74_Y4_N33                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrout_addr[0]~0                                                                                                      ; MLABCELL_X84_Y4_N45                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrout_en                                                                                                             ; FF_X66_Y3_N37                                ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|wrpix[0]~0                                                                                                           ; LABCELL_X71_Y4_N9                            ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always0~0                                                                                                                      ; LABCELL_X64_Y6_N54                           ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always0~1                                                                                                                      ; MLABCELL_X65_Y6_N39                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always0~2                                                                                                                      ; LABCELL_X67_Y6_N15                           ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always2~1                                                                                                                      ; MLABCELL_X72_Y6_N9                           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always3~0                                                                                                                      ; LABCELL_X64_Y6_N3                            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always3~1                                                                                                                      ; LABCELL_X66_Y6_N57                           ; 74      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|always3~2                                                                                                                      ; MLABCELL_X65_Y6_N33                          ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|ce_x1i                                                                                                                         ; FF_X68_Y6_N59                                ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|ce_x4i                                                                                                                         ; FF_X68_Y6_N56                                ; 496     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|ce_x4o                                                                                                                         ; FF_X72_Y6_N50                                ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|comb~0                                                                                                                         ; LABCELL_X70_Y5_N21                           ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_in_cnt[0]~0                                                                                                                ; LABCELL_X66_Y6_N45                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_len[4]~1                                                                                                                   ; MLABCELL_X65_Y6_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pix_out_cnt[1]~0                                                                                                               ; MLABCELL_X72_Y6_N30                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|pixsz2[6]~0                                                                                                                    ; MLABCELL_X65_Y6_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|vbo~0                                                                                                                          ; LABCELL_X64_Y6_N48                           ; 39      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|ACCESS_PAUSEPAD[0]~0                                                                                                                                                                 ; LABCELL_X23_Y59_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|CHANGEMASK[0]~1                                                                                                                                                                      ; LABCELL_X23_Y59_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|CHECK_HOLD[0]~1                                                                                                                                                                      ; LABCELL_X23_Y59_N12                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|CHECK_WAIT[0]~0                                                                                                                                                                      ; LABCELL_X23_Y59_N24                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|START_WAIT[0]~0                                                                                                                                                                      ; LABCELL_X23_Y59_N42                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|WRITE_HOLD[0]~0                                                                                                                                                                      ; LABCELL_X23_Y59_N15                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|WRITE_REPEATCOUNT[0]~0                                                                                                                                                               ; LABCELL_X23_Y59_N57                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|WRITE_REPEATWAIT[0]~1                                                                                                                                                                ; LABCELL_X23_Y59_N45                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|always0~20                                                                                                                                                                           ; LABCELL_X19_Y51_N45                          ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|always0~7                                                                                                                                                                            ; LABCELL_X13_Y58_N48                          ; 62      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|buffer_addr[0]~1                                                                                                                                                                     ; LABCELL_X16_Y60_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|buffer_addr~0                                                                                                                                                                        ; LABCELL_X16_Y62_N3                           ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|buffer_write                                                                                                                                                                         ; FF_X18_Y62_N44                               ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[104]~31                                                                                                                                                                  ; LABCELL_X22_Y60_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[112]~25                                                                                                                                                                  ; LABCELL_X22_Y61_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[120]~33                                                                                                                                                                  ; LABCELL_X24_Y60_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[128]~35                                                                                                                                                                  ; LABCELL_X22_Y61_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[136]~43                                                                                                                                                                  ; LABCELL_X24_Y61_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[144]~37                                                                                                                                                                  ; LABCELL_X24_Y60_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[152]~45                                                                                                                                                                  ; LABCELL_X22_Y61_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[160]~39                                                                                                                                                                  ; LABCELL_X22_Y61_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[168]~47                                                                                                                                                                  ; LABCELL_X22_Y61_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[16]~9                                                                                                                                                                    ; LABCELL_X24_Y60_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[176]~41                                                                                                                                                                  ; LABCELL_X24_Y60_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[184]~49                                                                                                                                                                  ; LABCELL_X22_Y61_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[192]~50                                                                                                                                                                  ; LABCELL_X24_Y60_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[1]~5                                                                                                                                                                     ; MLABCELL_X21_Y61_N6                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[200]~52                                                                                                                                                                  ; LABCELL_X22_Y61_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[208]~53                                                                                                                                                                  ; LABCELL_X24_Y61_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[216]~55                                                                                                                                                                  ; LABCELL_X24_Y60_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[224]~57                                                                                                                                                                  ; LABCELL_X22_Y61_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[232]~59                                                                                                                                                                  ; LABCELL_X22_Y61_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[240]~61                                                                                                                                                                  ; LABCELL_X22_Y61_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[248]~63                                                                                                                                                                  ; LABCELL_X22_Y61_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[24]~11                                                                                                                                                                   ; LABCELL_X24_Y60_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[32]~13                                                                                                                                                                   ; LABCELL_X22_Y61_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[40]~15                                                                                                                                                                   ; LABCELL_X22_Y61_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[48]~17                                                                                                                                                                   ; LABCELL_X22_Y61_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[56]~19                                                                                                                                                                   ; LABCELL_X22_Y61_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[64]~20                                                                                                                                                                   ; LABCELL_X24_Y60_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[72]~27                                                                                                                                                                   ; LABCELL_X24_Y60_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[80]~21                                                                                                                                                                   ; LABCELL_X24_Y60_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[88]~29                                                                                                                                                                   ; LABCELL_X24_Y60_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[8]~7                                                                                                                                                                     ; LABCELL_X22_Y61_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|change_mask[96]~23                                                                                                                                                                   ; LABCELL_X22_Y61_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|comb~2                                                                                                                                                                               ; LABCELL_X24_Y61_N24                          ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|comb~4                                                                                                                                                                               ; LABCELL_X22_Y61_N3                           ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|comb~6                                                                                                                                                                               ; LABCELL_X24_Y60_N3                           ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|comb~8                                                                                                                                                                               ; LABCELL_X24_Y61_N6                           ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|compare_changed~0                                                                                                                                                                    ; LABCELL_X19_Y57_N39                          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|counter[0]~9                                                                                                                                                                         ; LABCELL_X17_Y60_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|data_addr[0]~10                                                                                                                                                                      ; LABCELL_X12_Y58_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|data_addr[2]~9                                                                                                                                                                       ; LABCELL_X12_Y58_N12                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|downloaded_config                                                                                                                                                                    ; FF_X33_Y54_N17                               ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|downloaded_config~0                                                                                                                                                                  ; LABCELL_X24_Y58_N12                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~1                                                                                                                                                   ; LABCELL_X7_Y79_N51                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~101                                                                                                                                                 ; LABCELL_X4_Y75_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~103                                                                                                                                                 ; MLABCELL_X8_Y75_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~105                                                                                                                                                 ; LABCELL_X11_Y73_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~107                                                                                                                                                 ; LABCELL_X1_Y73_N48                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~108                                                                                                                                                 ; LABCELL_X1_Y74_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~109                                                                                                                                                 ; LABCELL_X4_Y74_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~11                                                                                                                                                  ; LABCELL_X1_Y78_N42                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~110                                                                                                                                                 ; LABCELL_X12_Y71_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~111                                                                                                                                                 ; LABCELL_X1_Y74_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~112                                                                                                                                                 ; LABCELL_X4_Y76_N33                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~113                                                                                                                                                 ; MLABCELL_X3_Y79_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~114                                                                                                                                                 ; LABCELL_X10_Y72_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~115                                                                                                                                                 ; LABCELL_X1_Y73_N42                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~116                                                                                                                                                 ; MLABCELL_X8_Y74_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~117                                                                                                                                                 ; LABCELL_X4_Y74_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~118                                                                                                                                                 ; LABCELL_X7_Y74_N39                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~119                                                                                                                                                 ; LABCELL_X2_Y74_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~121                                                                                                                                                 ; LABCELL_X19_Y76_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~123                                                                                                                                                 ; LABCELL_X18_Y76_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~125                                                                                                                                                 ; LABCELL_X17_Y73_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~127                                                                                                                                                 ; MLABCELL_X15_Y76_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~128                                                                                                                                                 ; LABCELL_X19_Y76_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~129                                                                                                                                                 ; LABCELL_X18_Y75_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~13                                                                                                                                                  ; LABCELL_X11_Y71_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~130                                                                                                                                                 ; LABCELL_X13_Y73_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~131                                                                                                                                                 ; MLABCELL_X15_Y76_N15                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~132                                                                                                                                                 ; LABCELL_X19_Y76_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~133                                                                                                                                                 ; MLABCELL_X8_Y77_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~134                                                                                                                                                 ; LABCELL_X17_Y73_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~135                                                                                                                                                 ; MLABCELL_X15_Y76_N9                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~136                                                                                                                                                 ; LABCELL_X19_Y76_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~137                                                                                                                                                 ; LABCELL_X9_Y76_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~138                                                                                                                                                 ; LABCELL_X17_Y73_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~139                                                                                                                                                 ; MLABCELL_X15_Y76_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~141                                                                                                                                                 ; LABCELL_X10_Y75_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~143                                                                                                                                                 ; LABCELL_X12_Y76_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~145                                                                                                                                                 ; LABCELL_X7_Y74_N36                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~147                                                                                                                                                 ; LABCELL_X9_Y76_N57                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~148                                                                                                                                                 ; LABCELL_X12_Y75_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~149                                                                                                                                                 ; LABCELL_X11_Y77_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~15                                                                                                                                                  ; LABCELL_X1_Y77_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~150                                                                                                                                                 ; MLABCELL_X15_Y72_N18                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~151                                                                                                                                                 ; LABCELL_X12_Y75_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~152                                                                                                                                                 ; LABCELL_X10_Y76_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~153                                                                                                                                                 ; LABCELL_X7_Y77_N15                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~154                                                                                                                                                 ; LABCELL_X13_Y70_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~155                                                                                                                                                 ; LABCELL_X11_Y75_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~156                                                                                                                                                 ; LABCELL_X10_Y75_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~157                                                                                                                                                 ; LABCELL_X12_Y76_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~158                                                                                                                                                 ; LABCELL_X16_Y72_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~159                                                                                                                                                 ; LABCELL_X11_Y74_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~160                                                                                                                                                 ; LABCELL_X7_Y79_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~161                                                                                                                                                 ; LABCELL_X9_Y80_N0                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~162                                                                                                                                                 ; LABCELL_X13_Y69_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~163                                                                                                                                                 ; LABCELL_X1_Y77_N39                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~164                                                                                                                                                 ; LABCELL_X11_Y78_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~165                                                                                                                                                 ; LABCELL_X9_Y79_N9                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~166                                                                                                                                                 ; LABCELL_X11_Y71_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~167                                                                                                                                                 ; LABCELL_X4_Y77_N45                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~168                                                                                                                                                 ; LABCELL_X13_Y80_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~169                                                                                                                                                 ; LABCELL_X18_Y79_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~17                                                                                                                                                  ; LABCELL_X18_Y78_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~170                                                                                                                                                 ; LABCELL_X12_Y74_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~171                                                                                                                                                 ; LABCELL_X13_Y80_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~172                                                                                                                                                 ; LABCELL_X9_Y79_N36                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~173                                                                                                                                                 ; LABCELL_X13_Y79_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~174                                                                                                                                                 ; LABCELL_X13_Y74_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~175                                                                                                                                                 ; LABCELL_X13_Y78_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~176                                                                                                                                                 ; LABCELL_X7_Y77_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~177                                                                                                                                                 ; LABCELL_X10_Y77_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~178                                                                                                                                                 ; LABCELL_X13_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~179                                                                                                                                                 ; LABCELL_X7_Y77_N6                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~180                                                                                                                                                 ; MLABCELL_X6_Y77_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~181                                                                                                                                                 ; LABCELL_X4_Y79_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~182                                                                                                                                                 ; LABCELL_X11_Y71_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~183                                                                                                                                                 ; MLABCELL_X6_Y77_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~184                                                                                                                                                 ; LABCELL_X17_Y77_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~185                                                                                                                                                 ; LABCELL_X17_Y77_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~186                                                                                                                                                 ; MLABCELL_X15_Y75_N21                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~187                                                                                                                                                 ; LABCELL_X16_Y78_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~188                                                                                                                                                 ; LABCELL_X10_Y79_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~189                                                                                                                                                 ; LABCELL_X13_Y79_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~19                                                                                                                                                  ; LABCELL_X17_Y78_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~190                                                                                                                                                 ; LABCELL_X13_Y72_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~191                                                                                                                                                 ; LABCELL_X16_Y77_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~192                                                                                                                                                 ; LABCELL_X7_Y79_N15                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~193                                                                                                                                                 ; LABCELL_X10_Y80_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~194                                                                                                                                                 ; LABCELL_X9_Y79_N18                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~195                                                                                                                                                 ; LABCELL_X10_Y79_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~196                                                                                                                                                 ; LABCELL_X7_Y79_N18                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~197                                                                                                                                                 ; LABCELL_X9_Y79_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~198                                                                                                                                                 ; LABCELL_X18_Y79_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~199                                                                                                                                                 ; LABCELL_X13_Y79_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~200                                                                                                                                                 ; LABCELL_X11_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~201                                                                                                                                                 ; LABCELL_X11_Y71_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~202                                                                                                                                                 ; LABCELL_X13_Y74_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~203                                                                                                                                                 ; LABCELL_X13_Y72_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~204                                                                                                                                                 ; LABCELL_X1_Y77_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~205                                                                                                                                                 ; MLABCELL_X6_Y77_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~206                                                                                                                                                 ; LABCELL_X16_Y78_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~207                                                                                                                                                 ; MLABCELL_X15_Y77_N54                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~208                                                                                                                                                 ; LABCELL_X7_Y79_N48                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~209                                                                                                                                                 ; LABCELL_X7_Y79_N9                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~21                                                                                                                                                  ; MLABCELL_X15_Y74_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~210                                                                                                                                                 ; LABCELL_X11_Y69_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~211                                                                                                                                                 ; LABCELL_X1_Y77_N9                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~212                                                                                                                                                 ; LABCELL_X10_Y80_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~213                                                                                                                                                 ; LABCELL_X9_Y79_N57                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~214                                                                                                                                                 ; LABCELL_X11_Y71_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~215                                                                                                                                                 ; LABCELL_X11_Y78_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~216                                                                                                                                                 ; LABCELL_X17_Y79_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~217                                                                                                                                                 ; LABCELL_X12_Y79_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~218                                                                                                                                                 ; LABCELL_X13_Y74_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~219                                                                                                                                                 ; LABCELL_X16_Y78_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~220                                                                                                                                                 ; LABCELL_X11_Y79_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~221                                                                                                                                                 ; LABCELL_X13_Y79_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~222                                                                                                                                                 ; LABCELL_X13_Y72_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~223                                                                                                                                                 ; LABCELL_X16_Y77_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~224                                                                                                                                                 ; MLABCELL_X8_Y75_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~225                                                                                                                                                 ; MLABCELL_X8_Y75_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~226                                                                                                                                                 ; MLABCELL_X8_Y75_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~227                                                                                                                                                 ; MLABCELL_X8_Y75_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~228                                                                                                                                                 ; LABCELL_X13_Y74_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~229                                                                                                                                                 ; LABCELL_X11_Y70_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~23                                                                                                                                                  ; LABCELL_X16_Y78_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~230                                                                                                                                                 ; LABCELL_X11_Y72_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~231                                                                                                                                                 ; LABCELL_X11_Y70_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~232                                                                                                                                                 ; LABCELL_X10_Y71_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~233                                                                                                                                                 ; LABCELL_X10_Y71_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~234                                                                                                                                                 ; LABCELL_X10_Y71_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~235                                                                                                                                                 ; LABCELL_X10_Y71_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~236                                                                                                                                                 ; LABCELL_X2_Y73_N39                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~237                                                                                                                                                 ; LABCELL_X2_Y73_N36                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~238                                                                                                                                                 ; LABCELL_X2_Y73_N6                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~239                                                                                                                                                 ; LABCELL_X9_Y73_N36                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~240                                                                                                                                                 ; LABCELL_X4_Y76_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~241                                                                                                                                                 ; LABCELL_X4_Y76_N6                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~242                                                                                                                                                 ; MLABCELL_X8_Y74_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~243                                                                                                                                                 ; MLABCELL_X8_Y74_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~244                                                                                                                                                 ; LABCELL_X9_Y74_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~245                                                                                                                                                 ; LABCELL_X4_Y74_N27                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~246                                                                                                                                                 ; LABCELL_X9_Y74_N57                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~247                                                                                                                                                 ; LABCELL_X9_Y74_N0                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~248                                                                                                                                                 ; LABCELL_X11_Y72_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~249                                                                                                                                                 ; LABCELL_X10_Y72_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~25                                                                                                                                                  ; MLABCELL_X6_Y80_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~250                                                                                                                                                 ; LABCELL_X11_Y72_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~251                                                                                                                                                 ; LABCELL_X11_Y72_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~252                                                                                                                                                 ; MLABCELL_X6_Y74_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~253                                                                                                                                                 ; LABCELL_X2_Y74_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~254                                                                                                                                                 ; LABCELL_X7_Y74_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~255                                                                                                                                                 ; LABCELL_X1_Y73_N57                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~256                                                                                                                                                 ; LABCELL_X19_Y76_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~257                                                                                                                                                 ; LABCELL_X19_Y76_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~258                                                                                                                                                 ; LABCELL_X19_Y76_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~259                                                                                                                                                 ; LABCELL_X19_Y76_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~260                                                                                                                                                 ; LABCELL_X19_Y77_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~261                                                                                                                                                 ; LABCELL_X18_Y75_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~262                                                                                                                                                 ; LABCELL_X11_Y76_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~263                                                                                                                                                 ; LABCELL_X18_Y75_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~264                                                                                                                                                 ; LABCELL_X17_Y73_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~265                                                                                                                                                 ; LABCELL_X13_Y73_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~266                                                                                                                                                 ; LABCELL_X17_Y73_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~267                                                                                                                                                 ; LABCELL_X17_Y73_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~268                                                                                                                                                 ; MLABCELL_X15_Y76_N54                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~269                                                                                                                                                 ; MLABCELL_X15_Y76_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~27                                                                                                                                                  ; LABCELL_X1_Y76_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~270                                                                                                                                                 ; MLABCELL_X15_Y76_N33                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~271                                                                                                                                                 ; MLABCELL_X15_Y76_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~272                                                                                                                                                 ; LABCELL_X12_Y76_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~273                                                                                                                                                 ; LABCELL_X13_Y75_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~274                                                                                                                                                 ; LABCELL_X13_Y77_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~275                                                                                                                                                 ; LABCELL_X9_Y77_N18                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~276                                                                                                                                                 ; LABCELL_X13_Y74_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~277                                                                                                                                                 ; LABCELL_X10_Y77_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~278                                                                                                                                                 ; LABCELL_X11_Y77_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~279                                                                                                                                                 ; LABCELL_X12_Y76_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~280                                                                                                                                                 ; LABCELL_X16_Y74_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~281                                                                                                                                                 ; MLABCELL_X15_Y72_N51                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~282                                                                                                                                                 ; LABCELL_X13_Y70_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~283                                                                                                                                                 ; MLABCELL_X15_Y72_N33                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~284                                                                                                                                                 ; LABCELL_X11_Y74_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~285                                                                                                                                                 ; LABCELL_X10_Y62_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~286                                                                                                                                                 ; LABCELL_X10_Y62_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~287                                                                                                                                                 ; LABCELL_X10_Y62_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~29                                                                                                                                                  ; LABCELL_X12_Y75_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~3                                                                                                                                                   ; LABCELL_X1_Y78_N51                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~31                                                                                                                                                  ; LABCELL_X4_Y78_N15                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~32                                                                                                                                                  ; LABCELL_X4_Y77_N36                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~33                                                                                                                                                  ; LABCELL_X1_Y78_N24                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~34                                                                                                                                                  ; LABCELL_X11_Y69_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~35                                                                                                                                                  ; MLABCELL_X6_Y75_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~36                                                                                                                                                  ; LABCELL_X1_Y79_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~37                                                                                                                                                  ; LABCELL_X4_Y79_N33                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~38                                                                                                                                                  ; LABCELL_X11_Y71_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~39                                                                                                                                                  ; LABCELL_X1_Y79_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~40                                                                                                                                                  ; LABCELL_X18_Y75_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~41                                                                                                                                                  ; LABCELL_X16_Y77_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~42                                                                                                                                                  ; MLABCELL_X15_Y73_N24                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~43                                                                                                                                                  ; LABCELL_X16_Y78_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~44                                                                                                                                                  ; LABCELL_X2_Y78_N39                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~45                                                                                                                                                  ; LABCELL_X13_Y79_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~46                                                                                                                                                  ; LABCELL_X11_Y77_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~47                                                                                                                                                  ; LABCELL_X10_Y77_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~48                                                                                                                                                  ; LABCELL_X7_Y79_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~49                                                                                                                                                  ; LABCELL_X4_Y77_N51                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~5                                                                                                                                                   ; LABCELL_X2_Y73_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~50                                                                                                                                                  ; MLABCELL_X15_Y72_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~51                                                                                                                                                  ; LABCELL_X1_Y77_N6                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~52                                                                                                                                                  ; LABCELL_X1_Y80_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~53                                                                                                                                                  ; MLABCELL_X3_Y78_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~54                                                                                                                                                  ; LABCELL_X11_Y71_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~55                                                                                                                                                  ; LABCELL_X1_Y80_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~56                                                                                                                                                  ; MLABCELL_X6_Y80_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~57                                                                                                                                                  ; LABCELL_X12_Y78_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~58                                                                                                                                                  ; LABCELL_X12_Y74_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~59                                                                                                                                                  ; LABCELL_X16_Y78_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~60                                                                                                                                                  ; MLABCELL_X6_Y80_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~61                                                                                                                                                  ; LABCELL_X7_Y76_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~62                                                                                                                                                  ; LABCELL_X13_Y72_N21                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~63                                                                                                                                                  ; LABCELL_X4_Y78_N12                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~64                                                                                                                                                  ; LABCELL_X7_Y79_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~65                                                                                                                                                  ; LABCELL_X4_Y77_N48                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~66                                                                                                                                                  ; LABCELL_X4_Y73_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~67                                                                                                                                                  ; MLABCELL_X6_Y75_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~68                                                                                                                                                  ; LABCELL_X2_Y80_N57                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~69                                                                                                                                                  ; MLABCELL_X3_Y79_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~7                                                                                                                                                   ; LABCELL_X2_Y75_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~70                                                                                                                                                  ; LABCELL_X11_Y71_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~71                                                                                                                                                  ; LABCELL_X10_Y80_N0                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~72                                                                                                                                                  ; LABCELL_X17_Y77_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~73                                                                                                                                                  ; LABCELL_X12_Y79_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~74                                                                                                                                                  ; LABCELL_X12_Y74_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~75                                                                                                                                                  ; LABCELL_X16_Y78_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~76                                                                                                                                                  ; LABCELL_X2_Y80_N15                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~77                                                                                                                                                  ; LABCELL_X4_Y79_N30                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~78                                                                                                                                                  ; LABCELL_X13_Y72_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~79                                                                                                                                                  ; LABCELL_X4_Y78_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~81                                                                                                                                                  ; LABCELL_X10_Y73_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~83                                                                                                                                                  ; MLABCELL_X3_Y73_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~85                                                                                                                                                  ; LABCELL_X10_Y71_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~87                                                                                                                                                  ; LABCELL_X2_Y73_N3                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~88                                                                                                                                                  ; LABCELL_X9_Y73_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~89                                                                                                                                                  ; LABCELL_X1_Y73_N45                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~9                                                                                                                                                   ; LABCELL_X2_Y78_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~90                                                                                                                                                  ; LABCELL_X10_Y71_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~91                                                                                                                                                  ; LABCELL_X2_Y73_N18                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~92                                                                                                                                                  ; LABCELL_X7_Y76_N51                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~93                                                                                                                                                  ; MLABCELL_X3_Y73_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~94                                                                                                                                                  ; LABCELL_X10_Y71_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~95                                                                                                                                                  ; LABCELL_X2_Y73_N0                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~96                                                                                                                                                  ; LABCELL_X7_Y73_N6                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~97                                                                                                                                                  ; LABCELL_X1_Y73_N15                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~98                                                                                                                                                  ; LABCELL_X10_Y71_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_buffer|Decoder0~99                                                                                                                                                  ; LABCELL_X2_Y73_N21                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~1                                                                                                                                                     ; LABCELL_X27_Y67_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~100                                                                                                                                                   ; LABCELL_X35_Y68_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~101                                                                                                                                                   ; LABCELL_X43_Y67_N48                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~102                                                                                                                                                   ; LABCELL_X40_Y68_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~103                                                                                                                                                   ; LABCELL_X43_Y67_N3                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~104                                                                                                                                                   ; LABCELL_X12_Y64_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~105                                                                                                                                                   ; LABCELL_X11_Y63_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~106                                                                                                                                                   ; LABCELL_X11_Y65_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~107                                                                                                                                                   ; LABCELL_X16_Y64_N24                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~108                                                                                                                                                   ; LABCELL_X23_Y73_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~109                                                                                                                                                   ; LABCELL_X23_Y72_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~11                                                                                                                                                    ; MLABCELL_X34_Y68_N42                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~110                                                                                                                                                   ; LABCELL_X19_Y73_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~111                                                                                                                                                   ; LABCELL_X23_Y70_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~112                                                                                                                                                   ; LABCELL_X35_Y66_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~113                                                                                                                                                   ; MLABCELL_X28_Y62_N6                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~114                                                                                                                                                   ; LABCELL_X30_Y66_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~115                                                                                                                                                   ; MLABCELL_X28_Y64_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~116                                                                                                                                                   ; LABCELL_X37_Y67_N3                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~117                                                                                                                                                   ; LABCELL_X36_Y63_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~118                                                                                                                                                   ; LABCELL_X37_Y68_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~119                                                                                                                                                   ; LABCELL_X35_Y64_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~120                                                                                                                                                   ; MLABCELL_X21_Y63_N30                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~121                                                                                                                                                   ; MLABCELL_X21_Y64_N24                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~122                                                                                                                                                   ; LABCELL_X22_Y64_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~123                                                                                                                                                   ; MLABCELL_X21_Y63_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~124                                                                                                                                                   ; MLABCELL_X15_Y67_N57                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~125                                                                                                                                                   ; LABCELL_X12_Y67_N27                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~126                                                                                                                                                   ; LABCELL_X16_Y69_N24                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~127                                                                                                                                                   ; LABCELL_X16_Y70_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~128                                                                                                                                                   ; LABCELL_X35_Y73_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~129                                                                                                                                                   ; MLABCELL_X34_Y72_N18                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~13                                                                                                                                                    ; MLABCELL_X15_Y62_N6                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~130                                                                                                                                                   ; LABCELL_X35_Y71_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~131                                                                                                                                                   ; LABCELL_X33_Y70_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~132                                                                                                                                                   ; LABCELL_X40_Y73_N3                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~133                                                                                                                                                   ; LABCELL_X42_Y69_N24                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~134                                                                                                                                                   ; MLABCELL_X39_Y73_N15                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~135                                                                                                                                                   ; LABCELL_X37_Y72_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~136                                                                                                                                                   ; MLABCELL_X34_Y73_N33                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~137                                                                                                                                                   ; MLABCELL_X39_Y71_N45                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~138                                                                                                                                                   ; LABCELL_X33_Y73_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~139                                                                                                                                                   ; LABCELL_X31_Y73_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~140                                                                                                                                                   ; LABCELL_X36_Y73_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~141                                                                                                                                                   ; LABCELL_X36_Y73_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~142                                                                                                                                                   ; LABCELL_X36_Y71_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~143                                                                                                                                                   ; LABCELL_X37_Y73_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~144                                                                                                                                                   ; LABCELL_X24_Y63_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~145                                                                                                                                                   ; LABCELL_X27_Y64_N48                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~146                                                                                                                                                   ; LABCELL_X23_Y63_N57                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~147                                                                                                                                                   ; LABCELL_X27_Y64_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~148                                                                                                                                                   ; MLABCELL_X25_Y67_N39                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~149                                                                                                                                                   ; MLABCELL_X28_Y65_N21                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~15                                                                                                                                                    ; LABCELL_X16_Y66_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~150                                                                                                                                                   ; LABCELL_X30_Y69_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~151                                                                                                                                                   ; LABCELL_X31_Y69_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~152                                                                                                                                                   ; MLABCELL_X15_Y63_N48                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~153                                                                                                                                                   ; LABCELL_X18_Y65_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~154                                                                                                                                                   ; LABCELL_X11_Y64_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~155                                                                                                                                                   ; LABCELL_X18_Y65_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~156                                                                                                                                                   ; LABCELL_X23_Y69_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~157                                                                                                                                                   ; LABCELL_X23_Y71_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~158                                                                                                                                                   ; LABCELL_X23_Y69_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~159                                                                                                                                                   ; LABCELL_X18_Y69_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~160                                                                                                                                                   ; LABCELL_X31_Y67_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~161                                                                                                                                                   ; LABCELL_X31_Y65_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~162                                                                                                                                                   ; LABCELL_X31_Y67_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~163                                                                                                                                                   ; LABCELL_X30_Y65_N3                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~164                                                                                                                                                   ; LABCELL_X35_Y66_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~165                                                                                                                                                   ; MLABCELL_X28_Y62_N9                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~166                                                                                                                                                   ; LABCELL_X35_Y66_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~167                                                                                                                                                   ; MLABCELL_X28_Y63_N24                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~168                                                                                                                                                   ; LABCELL_X31_Y71_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~169                                                                                                                                                   ; MLABCELL_X34_Y71_N18                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~17                                                                                                                                                    ; MLABCELL_X28_Y70_N15                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~170                                                                                                                                                   ; LABCELL_X33_Y71_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~171                                                                                                                                                   ; LABCELL_X35_Y69_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~172                                                                                                                                                   ; MLABCELL_X25_Y69_N33                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~173                                                                                                                                                   ; LABCELL_X27_Y67_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~174                                                                                                                                                   ; MLABCELL_X25_Y67_N24                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~175                                                                                                                                                   ; MLABCELL_X25_Y65_N39                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~176                                                                                                                                                   ; LABCELL_X36_Y68_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~177                                                                                                                                                   ; LABCELL_X37_Y67_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~178                                                                                                                                                   ; LABCELL_X42_Y71_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~179                                                                                                                                                   ; LABCELL_X33_Y69_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~180                                                                                                                                                   ; LABCELL_X43_Y67_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~181                                                                                                                                                   ; LABCELL_X36_Y63_N30                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~182                                                                                                                                                   ; LABCELL_X43_Y71_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~183                                                                                                                                                   ; MLABCELL_X34_Y67_N3                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~184                                                                                                                                                   ; LABCELL_X36_Y68_N57                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~185                                                                                                                                                   ; LABCELL_X37_Y68_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~186                                                                                                                                                   ; LABCELL_X43_Y70_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~187                                                                                                                                                   ; MLABCELL_X34_Y69_N21                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~188                                                                                                                                                   ; LABCELL_X40_Y66_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~189                                                                                                                                                   ; LABCELL_X36_Y63_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~19                                                                                                                                                    ; LABCELL_X43_Y70_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~190                                                                                                                                                   ; LABCELL_X40_Y70_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~191                                                                                                                                                   ; LABCELL_X31_Y66_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~192                                                                                                                                                   ; LABCELL_X23_Y64_N27                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~193                                                                                                                                                   ; LABCELL_X12_Y63_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~194                                                                                                                                                   ; LABCELL_X13_Y65_N27                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~195                                                                                                                                                   ; LABCELL_X17_Y64_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~196                                                                                                                                                   ; LABCELL_X18_Y63_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~197                                                                                                                                                   ; MLABCELL_X21_Y63_N9                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~198                                                                                                                                                   ; LABCELL_X16_Y65_N24                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~199                                                                                                                                                   ; LABCELL_X19_Y63_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~200                                                                                                                                                   ; LABCELL_X29_Y74_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~201                                                                                                                                                   ; LABCELL_X37_Y72_N30                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~202                                                                                                                                                   ; LABCELL_X30_Y74_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~203                                                                                                                                                   ; LABCELL_X27_Y72_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~204                                                                                                                                                   ; LABCELL_X10_Y66_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~205                                                                                                                                                   ; LABCELL_X18_Y65_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~206                                                                                                                                                   ; LABCELL_X11_Y66_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~207                                                                                                                                                   ; LABCELL_X17_Y65_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~208                                                                                                                                                   ; MLABCELL_X21_Y73_N12                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~209                                                                                                                                                   ; LABCELL_X16_Y66_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~21                                                                                                                                                    ; LABCELL_X30_Y72_N24                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~210                                                                                                                                                   ; LABCELL_X29_Y73_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~211                                                                                                                                                   ; LABCELL_X19_Y69_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~212                                                                                                                                                   ; LABCELL_X18_Y72_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~213                                                                                                                                                   ; LABCELL_X12_Y67_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~214                                                                                                                                                   ; LABCELL_X40_Y72_N27                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~215                                                                                                                                                   ; LABCELL_X24_Y71_N6                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~216                                                                                                                                                   ; LABCELL_X19_Y72_N6                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~217                                                                                                                                                   ; LABCELL_X16_Y69_N27                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~218                                                                                                                                                   ; MLABCELL_X21_Y74_N39                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~219                                                                                                                                                   ; LABCELL_X23_Y69_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~220                                                                                                                                                   ; LABCELL_X24_Y72_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~221                                                                                                                                                   ; LABCELL_X17_Y70_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~222                                                                                                                                                   ; LABCELL_X31_Y74_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~223                                                                                                                                                   ; LABCELL_X17_Y71_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~224                                                                                                                                                   ; LABCELL_X30_Y66_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~225                                                                                                                                                   ; LABCELL_X27_Y70_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~226                                                                                                                                                   ; LABCELL_X16_Y68_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~227                                                                                                                                                   ; LABCELL_X22_Y73_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~228                                                                                                                                                   ; LABCELL_X35_Y66_N57                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~229                                                                                                                                                   ; LABCELL_X37_Y67_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~23                                                                                                                                                    ; MLABCELL_X28_Y74_N54                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~230                                                                                                                                                   ; LABCELL_X22_Y64_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~231                                                                                                                                                   ; MLABCELL_X15_Y68_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~232                                                                                                                                                   ; LABCELL_X29_Y70_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~233                                                                                                                                                   ; LABCELL_X33_Y71_N48                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~234                                                                                                                                                   ; MLABCELL_X28_Y71_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~235                                                                                                                                                   ; MLABCELL_X28_Y73_N9                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~236                                                                                                                                                   ; LABCELL_X24_Y67_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~237                                                                                                                                                   ; LABCELL_X31_Y71_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~238                                                                                                                                                   ; LABCELL_X13_Y68_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~239                                                                                                                                                   ; LABCELL_X19_Y68_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~240                                                                                                                                                   ; LABCELL_X30_Y62_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~241                                                                                                                                                   ; MLABCELL_X39_Y65_N51                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~242                                                                                                                                                   ; LABCELL_X12_Y63_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~243                                                                                                                                                   ; LABCELL_X18_Y72_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~244                                                                                                                                                   ; MLABCELL_X28_Y62_N54                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~245                                                                                                                                                   ; LABCELL_X36_Y63_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~246                                                                                                                                                   ; MLABCELL_X21_Y64_N9                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~247                                                                                                                                                   ; LABCELL_X12_Y67_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~248                                                                                                                                                   ; LABCELL_X35_Y69_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~249                                                                                                                                                   ; LABCELL_X42_Y69_N30                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~25                                                                                                                                                    ; LABCELL_X22_Y68_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~250                                                                                                                                                   ; LABCELL_X37_Y72_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~251                                                                                                                                                   ; LABCELL_X37_Y73_N30                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~252                                                                                                                                                   ; MLABCELL_X25_Y65_N3                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~253                                                                                                                                                   ; MLABCELL_X28_Y65_N42                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~254                                                                                                                                                   ; LABCELL_X18_Y65_N6                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~255                                                                                                                                                   ; LABCELL_X22_Y71_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~256                                                                                                                                                   ; LABCELL_X27_Y67_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~257                                                                                                                                                   ; LABCELL_X40_Y69_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~258                                                                                                                                                   ; LABCELL_X13_Y65_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~259                                                                                                                                                   ; MLABCELL_X25_Y71_N51                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~260                                                                                                                                                   ; LABCELL_X35_Y66_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~261                                                                                                                                                   ; LABCELL_X35_Y67_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~262                                                                                                                                                   ; MLABCELL_X15_Y67_N27                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~263                                                                                                                                                   ; LABCELL_X16_Y66_N21                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~264                                                                                                                                                   ; MLABCELL_X28_Y70_N42                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~265                                                                                                                                                   ; LABCELL_X37_Y71_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~266                                                                                                                                                   ; LABCELL_X27_Y73_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~267                                                                                                                                                   ; LABCELL_X24_Y73_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~268                                                                                                                                                   ; LABCELL_X23_Y63_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~269                                                                                                                                                   ; MLABCELL_X28_Y69_N45                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~27                                                                                                                                                    ; MLABCELL_X28_Y69_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~270                                                                                                                                                   ; LABCELL_X13_Y68_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~271                                                                                                                                                   ; LABCELL_X23_Y69_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~272                                                                                                                                                   ; LABCELL_X30_Y64_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~273                                                                                                                                                   ; MLABCELL_X25_Y65_N18                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~274                                                                                                                                                   ; LABCELL_X35_Y69_N6                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~275                                                                                                                                                   ; LABCELL_X13_Y64_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~276                                                                                                                                                   ; LABCELL_X43_Y66_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~277                                                                                                                                                   ; LABCELL_X36_Y64_N27                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~278                                                                                                                                                   ; LABCELL_X42_Y69_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~279                                                                                                                                                   ; LABCELL_X40_Y67_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~280                                                                                                                                                   ; MLABCELL_X15_Y64_N33                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~281                                                                                                                                                   ; LABCELL_X19_Y64_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~282                                                                                                                                                   ; LABCELL_X27_Y72_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~283                                                                                                                                                   ; LABCELL_X18_Y65_N18                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~284                                                                                                                                                   ; LABCELL_X19_Y70_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~285                                                                                                                                                   ; MLABCELL_X15_Y70_N45                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~286                                                                                                                                                   ; MLABCELL_X34_Y72_N15                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~287                                                                                                                                                   ; LABCELL_X16_Y71_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~29                                                                                                                                                    ; MLABCELL_X15_Y68_N51                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~3                                                                                                                                                     ; LABCELL_X35_Y68_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~31                                                                                                                                                    ; LABCELL_X23_Y69_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~33                                                                                                                                                    ; MLABCELL_X25_Y62_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~35                                                                                                                                                    ; MLABCELL_X28_Y62_N57                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~37                                                                                                                                                    ; MLABCELL_X34_Y70_N12                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~39                                                                                                                                                    ; MLABCELL_X25_Y65_N36                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~41                                                                                                                                                    ; LABCELL_X37_Y64_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~43                                                                                                                                                    ; LABCELL_X37_Y63_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~45                                                                                                                                                    ; LABCELL_X40_Y70_N30                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~47                                                                                                                                                    ; LABCELL_X35_Y65_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~49                                                                                                                                                    ; LABCELL_X11_Y63_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~5                                                                                                                                                     ; LABCELL_X13_Y64_N33                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~51                                                                                                                                                    ; MLABCELL_X21_Y64_N57                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~53                                                                                                                                                    ; MLABCELL_X39_Y72_N30                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~55                                                                                                                                                    ; LABCELL_X18_Y65_N57                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~57                                                                                                                                                    ; LABCELL_X22_Y72_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~59                                                                                                                                                    ; LABCELL_X13_Y67_N48                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~61                                                                                                                                                    ; MLABCELL_X39_Y72_N33                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~63                                                                                                                                                    ; MLABCELL_X21_Y70_N24                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~64                                                                                                                                                    ; LABCELL_X30_Y66_N48                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~65                                                                                                                                                    ; LABCELL_X36_Y68_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~66                                                                                                                                                    ; LABCELL_X12_Y65_N42                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~67                                                                                                                                                    ; LABCELL_X22_Y72_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~68                                                                                                                                                    ; LABCELL_X35_Y66_N6                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~69                                                                                                                                                    ; LABCELL_X36_Y67_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~7                                                                                                                                                     ; MLABCELL_X25_Y70_N18                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~70                                                                                                                                                    ; LABCELL_X18_Y63_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~71                                                                                                                                                    ; LABCELL_X16_Y66_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~72                                                                                                                                                    ; LABCELL_X29_Y70_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~73                                                                                                                                                    ; LABCELL_X31_Y70_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~74                                                                                                                                                    ; LABCELL_X30_Y72_N6                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~75                                                                                                                                                    ; LABCELL_X35_Y70_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~76                                                                                                                                                    ; LABCELL_X23_Y66_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~77                                                                                                                                                    ; MLABCELL_X28_Y68_N9                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~78                                                                                                                                                    ; LABCELL_X12_Y66_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~79                                                                                                                                                    ; LABCELL_X22_Y69_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~80                                                                                                                                                    ; LABCELL_X33_Y64_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~81                                                                                                                                                    ; MLABCELL_X28_Y64_N39                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~82                                                                                                                                                    ; MLABCELL_X34_Y70_N15                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~83                                                                                                                                                    ; LABCELL_X24_Y65_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~84                                                                                                                                                    ; LABCELL_X43_Y67_N30                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~85                                                                                                                                                    ; MLABCELL_X39_Y66_N51                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~86                                                                                                                                                    ; LABCELL_X42_Y70_N9                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~87                                                                                                                                                    ; MLABCELL_X28_Y65_N18                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~88                                                                                                                                                    ; LABCELL_X10_Y64_N36                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~89                                                                                                                                                    ; MLABCELL_X21_Y64_N27                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~9                                                                                                                                                     ; LABCELL_X36_Y66_N54                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~90                                                                                                                                                    ; LABCELL_X27_Y72_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~91                                                                                                                                                    ; LABCELL_X18_Y65_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~92                                                                                                                                                    ; LABCELL_X24_Y70_N24                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~93                                                                                                                                                    ; LABCELL_X17_Y70_N0                           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~94                                                                                                                                                    ; LABCELL_X35_Y72_N39                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~95                                                                                                                                                    ; LABCELL_X24_Y71_N15                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~96                                                                                                                                                    ; LABCELL_X30_Y66_N45                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~97                                                                                                                                                    ; LABCELL_X31_Y65_N12                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~98                                                                                                                                                    ; LABCELL_X30_Y66_N51                          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|Decoder1~99                                                                                                                                                    ; MLABCELL_X34_Y64_N54                         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[0][0]~0                                                                                                                                                    ; MLABCELL_X25_Y66_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[100][0]~70                                                                                                                                                 ; LABCELL_X40_Y68_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[101][0]~86                                                                                                                                                 ; LABCELL_X29_Y68_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[102][0]~102                                                                                                                                                ; MLABCELL_X39_Y73_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[103][0]~118                                                                                                                                                ; LABCELL_X30_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[104][0]~74                                                                                                                                                 ; LABCELL_X11_Y65_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[105][0]~90                                                                                                                                                 ; MLABCELL_X21_Y66_N45                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[106][0]~106                                                                                                                                                ; LABCELL_X33_Y73_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[107][0]~122                                                                                                                                                ; LABCELL_X11_Y64_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[108][0]~78                                                                                                                                                 ; LABCELL_X19_Y73_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[109][0]~94                                                                                                                                                 ; LABCELL_X16_Y69_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[10][0]~10                                                                                                                                                  ; LABCELL_X29_Y72_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[110][0]~110                                                                                                                                                ; LABCELL_X36_Y71_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[111][0]~126                                                                                                                                                ; LABCELL_X24_Y69_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[112][0]~67                                                                                                                                                 ; MLABCELL_X34_Y64_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[113][0]~83                                                                                                                                                 ; MLABCELL_X28_Y64_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[114][0]~99                                                                                                                                                 ; LABCELL_X33_Y70_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[115][0]~115                                                                                                                                                ; LABCELL_X27_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[116][0]~71                                                                                                                                                 ; LABCELL_X43_Y68_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[117][0]~87                                                                                                                                                 ; LABCELL_X35_Y64_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[118][0]~103                                                                                                                                                ; LABCELL_X43_Y73_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[119][0]~119                                                                                                                                                ; LABCELL_X31_Y69_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[11][0]~14                                                                                                                                                  ; MLABCELL_X15_Y68_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[120][0]~75                                                                                                                                                 ; LABCELL_X16_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[121][0]~91                                                                                                                                                 ; LABCELL_X22_Y63_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[122][0]~107                                                                                                                                                ; LABCELL_X31_Y73_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[123][0]~123                                                                                                                                                ; LABCELL_X17_Y63_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[124][0]~79                                                                                                                                                 ; LABCELL_X23_Y70_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[125][0]~95                                                                                                                                                 ; LABCELL_X16_Y70_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[126][0]~111                                                                                                                                                ; LABCELL_X43_Y73_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[127][0]~127                                                                                                                                                ; LABCELL_X18_Y69_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[128][0]~128                                                                                                                                                ; MLABCELL_X34_Y65_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[129][0]~132                                                                                                                                                ; MLABCELL_X28_Y66_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[12][0]~3                                                                                                                                                   ; MLABCELL_X25_Y70_N21                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[130][0]~136                                                                                                                                                ; LABCELL_X31_Y71_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[131][0]~140                                                                                                                                                ; MLABCELL_X25_Y69_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[132][0]~144                                                                                                                                                ; LABCELL_X37_Y69_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[133][0]~145                                                                                                                                                ; LABCELL_X37_Y69_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[134][0]~146                                                                                                                                                ; LABCELL_X42_Y71_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[135][0]~147                                                                                                                                                ; LABCELL_X33_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[136][0]~160                                                                                                                                                ; LABCELL_X23_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[137][0]~164                                                                                                                                                ; LABCELL_X18_Y63_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[138][0]~168                                                                                                                                                ; LABCELL_X29_Y74_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[139][0]~172                                                                                                                                                ; LABCELL_X10_Y66_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[13][0]~7                                                                                                                                                   ; LABCELL_X17_Y66_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[140][0]~176                                                                                                                                                ; MLABCELL_X21_Y73_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[141][0]~177                                                                                                                                                ; LABCELL_X18_Y67_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[142][0]~178                                                                                                                                                ; LABCELL_X29_Y73_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[143][0]~179                                                                                                                                                ; LABCELL_X19_Y69_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[144][0]~129                                                                                                                                                ; LABCELL_X31_Y65_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[145][0]~133                                                                                                                                                ; LABCELL_X30_Y63_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[146][0]~137                                                                                                                                                ; MLABCELL_X34_Y71_N21                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[147][0]~141                                                                                                                                                ; LABCELL_X24_Y67_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[148][0]~148                                                                                                                                                ; LABCELL_X43_Y67_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[149][0]~149                                                                                                                                                ; LABCELL_X36_Y63_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[14][0]~11                                                                                                                                                  ; MLABCELL_X28_Y74_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[150][0]~150                                                                                                                                                ; LABCELL_X43_Y71_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[151][0]~151                                                                                                                                                ; MLABCELL_X34_Y67_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[152][0]~161                                                                                                                                                ; LABCELL_X19_Y65_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[153][0]~165                                                                                                                                                ; MLABCELL_X21_Y63_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[154][0]~169                                                                                                                                                ; LABCELL_X36_Y72_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[155][0]~173                                                                                                                                                ; LABCELL_X18_Y65_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[156][0]~180                                                                                                                                                ; LABCELL_X18_Y72_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[157][0]~181                                                                                                                                                ; LABCELL_X11_Y67_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[158][0]~182                                                                                                                                                ; LABCELL_X40_Y72_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[159][0]~183                                                                                                                                                ; MLABCELL_X21_Y71_N9                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[15][0]~15                                                                                                                                                  ; MLABCELL_X21_Y68_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[160][0]~130                                                                                                                                                ; LABCELL_X31_Y67_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[161][0]~134                                                                                                                                                ; LABCELL_X33_Y67_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[162][0]~138                                                                                                                                                ; LABCELL_X33_Y71_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[163][0]~142                                                                                                                                                ; MLABCELL_X25_Y67_N9                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[164][0]~152                                                                                                                                                ; MLABCELL_X39_Y68_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[165][0]~153                                                                                                                                                ; LABCELL_X37_Y68_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[166][0]~154                                                                                                                                                ; LABCELL_X43_Y70_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[167][0]~155                                                                                                                                                ; MLABCELL_X34_Y69_N18                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[168][0]~162                                                                                                                                                ; LABCELL_X13_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[169][0]~166                                                                                                                                                ; LABCELL_X16_Y65_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[16][0]~16                                                                                                                                                  ; MLABCELL_X25_Y62_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[170][0]~170                                                                                                                                                ; LABCELL_X30_Y74_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[171][0]~174                                                                                                                                                ; LABCELL_X11_Y66_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[172][0]~184                                                                                                                                                ; LABCELL_X19_Y72_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[173][0]~185                                                                                                                                                ; LABCELL_X18_Y71_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[174][0]~186                                                                                                                                                ; MLABCELL_X21_Y74_N45                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[175][0]~187                                                                                                                                                ; LABCELL_X18_Y71_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[176][0]~131                                                                                                                                                ; LABCELL_X30_Y65_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[177][0]~135                                                                                                                                                ; MLABCELL_X28_Y63_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[178][0]~139                                                                                                                                                ; LABCELL_X35_Y69_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[179][0]~143                                                                                                                                                ; LABCELL_X27_Y69_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[17][0]~17                                                                                                                                                  ; MLABCELL_X28_Y62_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[180][0]~156                                                                                                                                                ; LABCELL_X40_Y66_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[181][0]~157                                                                                                                                                ; LABCELL_X37_Y66_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[182][0]~158                                                                                                                                                ; LABCELL_X40_Y70_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[183][0]~159                                                                                                                                                ; LABCELL_X31_Y66_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[184][0]~163                                                                                                                                                ; LABCELL_X17_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[185][0]~167                                                                                                                                                ; LABCELL_X19_Y63_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[186][0]~171                                                                                                                                                ; LABCELL_X27_Y72_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[187][0]~175                                                                                                                                                ; LABCELL_X13_Y66_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[188][0]~188                                                                                                                                                ; LABCELL_X24_Y72_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[189][0]~189                                                                                                                                                ; LABCELL_X17_Y70_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[18][0]~18                                                                                                                                                  ; LABCELL_X36_Y70_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[190][0]~190                                                                                                                                                ; LABCELL_X31_Y74_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[191][0]~191                                                                                                                                                ; LABCELL_X17_Y71_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[192][0]~192                                                                                                                                                ; LABCELL_X30_Y68_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[193][0]~196                                                                                                                                                ; MLABCELL_X34_Y66_N54                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[194][0]~200                                                                                                                                                ; LABCELL_X29_Y71_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[195][0]~204                                                                                                                                                ; LABCELL_X23_Y67_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[196][0]~193                                                                                                                                                ; LABCELL_X27_Y70_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[197][0]~197                                                                                                                                                ; LABCELL_X37_Y67_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[198][0]~201                                                                                                                                                ; LABCELL_X30_Y71_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[199][0]~205                                                                                                                                                ; LABCELL_X29_Y69_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[19][0]~19                                                                                                                                                  ; MLABCELL_X25_Y65_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[1][0]~4                                                                                                                                                    ; LABCELL_X27_Y66_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[200][0]~194                                                                                                                                                ; LABCELL_X16_Y68_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[201][0]~198                                                                                                                                                ; LABCELL_X22_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[202][0]~202                                                                                                                                                ; MLABCELL_X28_Y71_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[203][0]~206                                                                                                                                                ; LABCELL_X13_Y68_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[204][0]~195                                                                                                                                                ; LABCELL_X22_Y73_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[205][0]~199                                                                                                                                                ; LABCELL_X17_Y68_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[206][0]~203                                                                                                                                                ; MLABCELL_X28_Y73_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[207][0]~207                                                                                                                                                ; LABCELL_X19_Y68_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[208][0]~208                                                                                                                                                ; LABCELL_X30_Y62_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[209][0]~212                                                                                                                                                ; LABCELL_X29_Y62_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[20][0]~20                                                                                                                                                  ; LABCELL_X37_Y64_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[210][0]~216                                                                                                                                                ; LABCELL_X37_Y70_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[211][0]~220                                                                                                                                                ; LABCELL_X27_Y65_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[212][0]~209                                                                                                                                                ; MLABCELL_X39_Y65_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[213][0]~213                                                                                                                                                ; LABCELL_X36_Y63_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[214][0]~217                                                                                                                                                ; LABCELL_X43_Y69_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[215][0]~221                                                                                                                                                ; MLABCELL_X28_Y65_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[216][0]~210                                                                                                                                                ; LABCELL_X12_Y63_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[217][0]~214                                                                                                                                                ; MLABCELL_X21_Y64_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[218][0]~218                                                                                                                                                ; LABCELL_X37_Y72_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[219][0]~222                                                                                                                                                ; MLABCELL_X21_Y65_N54                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[21][0]~21                                                                                                                                                  ; LABCELL_X37_Y63_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[220][0]~211                                                                                                                                                ; MLABCELL_X21_Y72_N9                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[221][0]~215                                                                                                                                                ; LABCELL_X10_Y67_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[222][0]~219                                                                                                                                                ; LABCELL_X37_Y73_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[223][0]~223                                                                                                                                                ; LABCELL_X22_Y71_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[224][0]~224                                                                                                                                                ; LABCELL_X27_Y67_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[225][0]~228                                                                                                                                                ; LABCELL_X35_Y66_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[226][0]~232                                                                                                                                                ; LABCELL_X27_Y73_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[227][0]~236                                                                                                                                                ; LABCELL_X23_Y67_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[228][0]~225                                                                                                                                                ; LABCELL_X40_Y69_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[229][0]~229                                                                                                                                                ; LABCELL_X35_Y67_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[22][0]~22                                                                                                                                                  ; MLABCELL_X39_Y70_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[230][0]~233                                                                                                                                                ; LABCELL_X37_Y71_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[231][0]~237                                                                                                                                                ; MLABCELL_X28_Y69_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[232][0]~226                                                                                                                                                ; LABCELL_X13_Y65_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[233][0]~230                                                                                                                                                ; LABCELL_X22_Y67_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[234][0]~234                                                                                                                                                ; MLABCELL_X25_Y73_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[235][0]~238                                                                                                                                                ; LABCELL_X17_Y67_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[236][0]~227                                                                                                                                                ; MLABCELL_X25_Y71_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[237][0]~231                                                                                                                                                ; LABCELL_X17_Y67_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[238][0]~235                                                                                                                                                ; LABCELL_X24_Y73_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[239][0]~239                                                                                                                                                ; LABCELL_X23_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[23][0]~23                                                                                                                                                  ; LABCELL_X35_Y65_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[240][0]~240                                                                                                                                                ; LABCELL_X30_Y64_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[241][0]~241                                                                                                                                                ; MLABCELL_X25_Y64_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[242][0]~242                                                                                                                                                ; LABCELL_X33_Y68_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[243][0]~243                                                                                                                                                ; LABCELL_X24_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[244][0]~244                                                                                                                                                ; LABCELL_X43_Y66_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[245][0]~245                                                                                                                                                ; LABCELL_X36_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[246][0]~246                                                                                                                                                ; LABCELL_X43_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[247][0]~247                                                                                                                                                ; LABCELL_X40_Y67_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[248][0]~248                                                                                                                                                ; MLABCELL_X15_Y64_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[249][0]~249                                                                                                                                                ; LABCELL_X19_Y64_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[24][0]~24                                                                                                                                                  ; LABCELL_X13_Y63_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[250][0]~250                                                                                                                                                ; MLABCELL_X25_Y72_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[251][0]~251                                                                                                                                                ; LABCELL_X17_Y65_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[252][0]~252                                                                                                                                                ; LABCELL_X19_Y70_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[253][0]~253                                                                                                                                                ; MLABCELL_X15_Y70_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[254][0]~254                                                                                                                                                ; MLABCELL_X34_Y72_N45                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[255][0]~255                                                                                                                                                ; LABCELL_X16_Y71_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[25][0]~25                                                                                                                                                  ; MLABCELL_X21_Y62_N48                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[26][0]~26                                                                                                                                                  ; LABCELL_X31_Y72_N39                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[27][0]~27                                                                                                                                                  ; MLABCELL_X21_Y65_N51                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[28][0]~28                                                                                                                                                  ; LABCELL_X22_Y72_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[29][0]~29                                                                                                                                                  ; LABCELL_X13_Y67_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[2][0]~8                                                                                                                                                    ; MLABCELL_X28_Y70_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[30][0]~30                                                                                                                                                  ; MLABCELL_X39_Y72_N39                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[31][0]~31                                                                                                                                                  ; MLABCELL_X21_Y70_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[32][0]~32                                                                                                                                                  ; LABCELL_X29_Y66_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[33][0]~36                                                                                                                                                  ; LABCELL_X35_Y66_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[34][0]~40                                                                                                                                                  ; LABCELL_X29_Y70_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[35][0]~44                                                                                                                                                  ; LABCELL_X23_Y66_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[36][0]~33                                                                                                                                                  ; LABCELL_X36_Y68_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[37][0]~37                                                                                                                                                  ; LABCELL_X36_Y67_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[38][0]~41                                                                                                                                                  ; LABCELL_X31_Y70_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[39][0]~45                                                                                                                                                  ; MLABCELL_X28_Y68_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[3][0]~12                                                                                                                                                   ; LABCELL_X22_Y68_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[40][0]~34                                                                                                                                                  ; LABCELL_X12_Y65_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[41][0]~38                                                                                                                                                  ; MLABCELL_X21_Y65_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[42][0]~42                                                                                                                                                  ; LABCELL_X30_Y72_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[43][0]~46                                                                                                                                                  ; LABCELL_X12_Y66_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[44][0]~35                                                                                                                                                  ; LABCELL_X22_Y70_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[45][0]~39                                                                                                                                                  ; LABCELL_X18_Y70_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[46][0]~43                                                                                                                                                  ; LABCELL_X30_Y70_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[47][0]~47                                                                                                                                                  ; LABCELL_X22_Y69_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[48][0]~48                                                                                                                                                  ; LABCELL_X33_Y64_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[49][0]~49                                                                                                                                                  ; LABCELL_X29_Y64_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[4][0]~1                                                                                                                                                    ; LABCELL_X35_Y68_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[50][0]~50                                                                                                                                                  ; MLABCELL_X34_Y70_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[51][0]~51                                                                                                                                                  ; LABCELL_X24_Y65_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[52][0]~52                                                                                                                                                  ; LABCELL_X42_Y66_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[53][0]~53                                                                                                                                                  ; MLABCELL_X39_Y66_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[54][0]~54                                                                                                                                                  ; LABCELL_X42_Y70_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[55][0]~55                                                                                                                                                  ; MLABCELL_X28_Y65_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[56][0]~56                                                                                                                                                  ; LABCELL_X10_Y64_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[57][0]~57                                                                                                                                                  ; LABCELL_X18_Y64_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[58][0]~58                                                                                                                                                  ; LABCELL_X27_Y71_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[59][0]~59                                                                                                                                                  ; LABCELL_X19_Y66_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[5][0]~5                                                                                                                                                    ; LABCELL_X31_Y68_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[60][0]~60                                                                                                                                                  ; LABCELL_X24_Y70_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[61][0]~61                                                                                                                                                  ; LABCELL_X18_Y68_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[62][0]~62                                                                                                                                                  ; LABCELL_X35_Y72_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[63][0]~63                                                                                                                                                  ; LABCELL_X24_Y71_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[64][0]~64                                                                                                                                                  ; LABCELL_X31_Y64_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[65][0]~80                                                                                                                                                  ; MLABCELL_X34_Y66_N15                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[66][0]~96                                                                                                                                                  ; LABCELL_X35_Y73_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[67][0]~112                                                                                                                                                 ; LABCELL_X24_Y63_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[68][0]~68                                                                                                                                                  ; LABCELL_X33_Y68_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[69][0]~84                                                                                                                                                  ; MLABCELL_X39_Y67_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[6][0]~9                                                                                                                                                    ; MLABCELL_X28_Y72_N45                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[70][0]~100                                                                                                                                                 ; LABCELL_X40_Y73_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[71][0]~116                                                                                                                                                 ; MLABCELL_X28_Y67_N6                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[72][0]~72                                                                                                                                                  ; LABCELL_X12_Y64_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[73][0]~88                                                                                                                                                  ; MLABCELL_X25_Y63_N57                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[74][0]~104                                                                                                                                                 ; MLABCELL_X34_Y73_N30                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[75][0]~120                                                                                                                                                 ; MLABCELL_X15_Y63_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[76][0]~76                                                                                                                                                  ; LABCELL_X23_Y73_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[77][0]~92                                                                                                                                                  ; MLABCELL_X15_Y67_N54                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[78][0]~108                                                                                                                                                 ; LABCELL_X36_Y73_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[79][0]~124                                                                                                                                                 ; LABCELL_X17_Y69_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[7][0]~13                                                                                                                                                   ; MLABCELL_X28_Y67_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[80][0]~65                                                                                                                                                  ; LABCELL_X31_Y62_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[81][0]~81                                                                                                                                                  ; MLABCELL_X28_Y62_N15                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[82][0]~97                                                                                                                                                  ; LABCELL_X33_Y72_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[83][0]~113                                                                                                                                                 ; LABCELL_X24_Y62_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[84][0]~69                                                                                                                                                  ; LABCELL_X40_Y65_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[85][0]~85                                                                                                                                                  ; LABCELL_X35_Y63_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[86][0]~101                                                                                                                                                 ; LABCELL_X40_Y71_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[87][0]~117                                                                                                                                                 ; MLABCELL_X28_Y65_N15                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[88][0]~73                                                                                                                                                  ; LABCELL_X11_Y63_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[89][0]~89                                                                                                                                                  ; LABCELL_X22_Y62_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[8][0]~2                                                                                                                                                    ; LABCELL_X13_Y64_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[90][0]~105                                                                                                                                                 ; MLABCELL_X39_Y71_N42                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[91][0]~121                                                                                                                                                 ; LABCELL_X17_Y63_N15                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[92][0]~77                                                                                                                                                  ; LABCELL_X23_Y72_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[93][0]~93                                                                                                                                                  ; LABCELL_X11_Y67_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[94][0]~109                                                                                                                                                 ; LABCELL_X40_Y73_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[95][0]~125                                                                                                                                                 ; LABCELL_X23_Y71_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[96][0]~66                                                                                                                                                  ; LABCELL_X30_Y67_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[97][0]~82                                                                                                                                                  ; LABCELL_X30_Y66_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[98][0]~98                                                                                                                                                  ; LABCELL_X35_Y71_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[99][0]~114                                                                                                                                                 ; LABCELL_X23_Y63_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dpram_hs:hiscore_data|ram[9][0]~6                                                                                                                                                    ; MLABCELL_X15_Y62_N9                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|dump_write                                                                                                                                                                           ; FF_X16_Y60_N26                               ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|ram_addr[0]~0                                                                                                                                                                        ; LABCELL_X19_Y56_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|ram_addr[0]~13                                                                                                                                                                       ; LABCELL_X18_Y60_N18                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|ram_write~0                                                                                                                                                                          ; LABCELL_X19_Y57_N3                           ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|state.SM_WRITEBEGIN                                                                                                                                                                  ; FF_X17_Y58_N26                               ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|total_entries[0]~0                                                                                                                                                                   ; LABCELL_X24_Y58_N51                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|wait_timer[15]~10                                                                                                                                                                    ; MLABCELL_X15_Y59_N12                         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|wait_timer[18]~56                                                                                                                                                                    ; MLABCELL_X15_Y59_N6                          ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|wait_timer[8]~15                                                                                                                                                                     ; LABCELL_X13_Y59_N42                          ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hiscore:hi|write_counter[0]~3                                                                                                                                                                   ; LABCELL_X12_Y59_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Decoder7~4                                                                                                                                                                        ; LABCELL_X43_Y75_N24                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Decoder7~6                                                                                                                                                                        ; LABCELL_X43_Y75_N27                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Equal57~3                                                                                                                                                                         ; LABCELL_X30_Y60_N42                          ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|byte_cnt[5]~4                                                                                                                                                                     ; LABCELL_X46_Y75_N36                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cfg[1]~2                                                                                                                                                                          ; LABCELL_X43_Y75_N57                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[0]~3                                                                                                                                                               ; LABCELL_X29_Y60_N27                          ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[21]~7                                                                                                                                                              ; LABCELL_X29_Y59_N57                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[23]~4                                                                                                                                                              ; LABCELL_X29_Y59_N48                          ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[8]~0                                                                                                                                                               ; LABCELL_X29_Y60_N24                          ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.cmd[2]~0                                                                                                                                                                ; MLABCELL_X28_Y60_N33                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.cnt[1]~0                                                                                                                                                                ; LABCELL_X42_Y55_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fp_dout[7]~1                                                                                                                                                                      ; LABCELL_X30_Y60_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_en                                                                                                                                                                          ; FF_X57_Y6_N29                                ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_en~0                                                                                                                                                                        ; LABCELL_X46_Y75_N3                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_wr                                                                                                                                                                          ; FF_X46_Y75_N43                               ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_wr_addr[0]~0                                                                                                                                                                ; LABCELL_X46_Y75_N18                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|io_dout[9]~0                                                                                                                                                                      ; LABCELL_X46_Y75_N24                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|io_dout[9]~10                                                                                                                                                                     ; LABCELL_X46_Y75_N27                          ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[0]~6                                                                                                                                                                   ; MLABCELL_X28_Y60_N21                         ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[20]~8                                                                                                                                                                  ; MLABCELL_X28_Y59_N51                         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[21]~11                                                                                                                                                                 ; LABCELL_X31_Y60_N6                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[2]~2                                                                                                                                                                   ; MLABCELL_X28_Y60_N48                         ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_dout[7]~0                                                                                                                                                                   ; LABCELL_X29_Y60_N21                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_index[7]~0                                                                                                                                                                  ; LABCELL_X30_Y60_N18                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|joystick_0[0]~0                                                                                                                                                                   ; LABCELL_X43_Y75_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|joystick_1[0]~0                                                                                                                                                                   ; LABCELL_X43_Y75_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|uio_block.cmd[7]~0                                                                                                                                                                ; LABCELL_X46_Y75_N57                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always1~0                                                                                                                                                   ; LABCELL_X48_Y75_N36                          ; 73      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~0                                                                                                                                                   ; LABCELL_X46_Y80_N18                          ; 72      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~1                                                                                                                                                   ; LABCELL_X45_Y77_N9                           ; 104     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~2                                                                                                                                                   ; LABCELL_X45_Y77_N24                          ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always3~0                                                                                                                                                   ; LABCELL_X45_Y77_N12                          ; 75      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[11]~7                                                                                                                                                  ; LABCELL_X45_Y79_N12                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[2]~5                                                                                                                                                   ; LABCELL_X42_Y77_N54                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~0                                                                                                                                                  ; LABCELL_X48_Y75_N9                           ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[22]~1                                                                                                                                                  ; LABCELL_X45_Y77_N15                          ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]~1                                                                                                                                                  ; LABCELL_X42_Y78_N39                          ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]~0                                                                                                                                                  ; LABCELL_X48_Y75_N45                          ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_nres[0]~1                                                                                                                                               ; LABCELL_X42_Y78_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|iRST                                                                                                                                                                                            ; MLABCELL_X28_Y48_N36                         ; 713     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pause:pause|always0~0                                                                                                                                                                           ; LABCELL_X19_Y51_N57                          ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pause:pause|dim_video~5                                                                                                                                                                         ; LABCELL_X48_Y6_N57                           ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 4567    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~0                                                                                                                              ; LABCELL_X29_Y50_N18                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; gp_outr[0]                                                                                                                                                                                              ; FF_X34_Y77_N35                               ; 92      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hcalc[3]~0                                                                                                                                                                                              ; LABCELL_X30_Y50_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|Equal0~5                                                                                                                                                                        ; LABCELL_X45_Y7_N54                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|LUT_INDEX[7]~0                                                                                                                                                                  ; LABCELL_X45_Y7_N18                           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|i2c:i2c_av|LessThan0~3                                                                                                                                                          ; LABCELL_X42_Y6_N9                            ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|i2c:i2c_av|always1~0                                                                                                                                                            ; LABCELL_X46_Y7_N33                           ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_height~4                                                                                                                                                                                           ; LABCELL_X35_Y48_N51                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                                                                                                             ; CLKSEL_X42_Y0_N8                             ; 56      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~21        ; VCC            ;
; hdmi_width~4                                                                                                                                                                                            ; MLABCELL_X34_Y51_N0                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hmini[11]~0                                                                                                                                                                                             ; LABCELL_X35_Y51_N39                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; io_uio                                                                                                                                                                                                  ; LABCELL_X24_Y75_N51                          ; 104     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; led_state[0]~0                                                                                                                                                                                          ; LABCELL_X33_Y52_N45                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; line_cnt~0                                                                                                                                                                                              ; MLABCELL_X52_Y9_N42                          ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|WideNand0                                                                                                                                                                             ; LABCELL_X37_Y4_N6                            ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|btn[0]~1                                                                                                                                                                              ; LABCELL_X37_Y4_N54                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|din[0]~1                                                                                                                                                                              ; LABCELL_X37_Y4_N48                           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|LessThan0~5                                                                                                                                                                   ; LABCELL_X35_Y2_N9                            ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|always1~0                                                                                                                                                                     ; MLABCELL_X39_Y2_N6                           ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; old_vs~0                                                                                                                                                                                                ; LABCELL_X30_Y7_N54                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|Equal10~13                                                                                                                                                                                 ; LABCELL_X24_Y3_N45                           ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand0                                                                                                                                                                                  ; LABCELL_X24_Y5_N57                           ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand1                                                                                                                                                                                  ; MLABCELL_X25_Y1_N48                          ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~0                                                                                                                                                                                  ; LABCELL_X27_Y4_N36                           ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~1                                                                                                                                                                                  ; LABCELL_X27_Y4_N39                           ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~11                                                                                                                                                                                 ; LABCELL_X27_Y3_N45                           ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~7                                                                                                                                                                                  ; LABCELL_X27_Y3_N39                           ; 91      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[0]~0                                                                                                                                                                                  ; LABCELL_X40_Y5_N57                           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[11]~2                                                                                                                                                                                 ; LABCELL_X40_Y5_N45                           ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|ce_pix                                                                                                                                                                                     ; FF_X25_Y7_N14                                ; 413     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|cmd[0]~1                                                                                                                                                                                   ; LABCELL_X40_Y5_N48                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|h_osd_start[12]~1                                                                                                                                                                          ; MLABCELL_X28_Y5_N39                          ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|info                                                                                                                                                                                       ; FF_X35_Y5_N41                                ; 114     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoh[3]~1                                                                                                                                                                                 ; LABCELL_X27_Y2_N21                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infow[3]~0                                                                                                                                                                                 ; LABCELL_X27_Y2_N30                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infox[0]~3                                                                                                                                                                                 ; LABCELL_X27_Y2_N24                           ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoy[0]~0                                                                                                                                                                                 ; LABCELL_X27_Y2_N27                           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|info~1                                                                                                                                                                                     ; LABCELL_X40_Y5_N3                            ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_buffer~0                                                                                                                                                                               ; MLABCELL_X39_Y5_N54                          ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_vcnt[17]~17                                                                                                                                                                            ; LABCELL_X29_Y6_N45                           ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixcnt[17]~1                                                                                                                                                                               ; LABCELL_X23_Y5_N42                           ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixsz~3                                                                                                                                                                                    ; LABCELL_X24_Y6_N48                           ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|rot[0]~0                                                                                                                                                                                   ; LABCELL_X27_Y2_N33                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|v_cnt[21]~7                                                                                                                                                                                ; MLABCELL_X28_Y3_N30                          ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|Equal10~10                                                                                                                                                                                  ; LABCELL_X56_Y5_N54                           ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand0                                                                                                                                                                                   ; LABCELL_X57_Y5_N6                            ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand1                                                                                                                                                                                   ; LABCELL_X53_Y5_N6                            ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~0                                                                                                                                                                                   ; LABCELL_X64_Y2_N9                            ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~1                                                                                                                                                                                   ; LABCELL_X64_Y2_N6                            ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~3                                                                                                                                                                                   ; MLABCELL_X59_Y4_N51                          ; 71      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~9                                                                                                                                                                                   ; MLABCELL_X59_Y4_N36                          ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[0]~0                                                                                                                                                                                   ; LABCELL_X56_Y6_N39                           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[10]~1                                                                                                                                                                                  ; LABCELL_X56_Y6_N30                           ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|ce_pix                                                                                                                                                                                      ; FF_X64_Y2_N26                                ; 409     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|cmd[4]~1                                                                                                                                                                                    ; LABCELL_X56_Y6_N15                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|h_osd_start[18]~1                                                                                                                                                                           ; LABCELL_X60_Y3_N0                            ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|info                                                                                                                                                                                        ; FF_X53_Y6_N26                                ; 97      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoh[3]~1                                                                                                                                                                                  ; LABCELL_X53_Y5_N39                           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infow[3]~0                                                                                                                                                                                  ; LABCELL_X53_Y5_N36                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infox[0]~3                                                                                                                                                                                  ; LABCELL_X53_Y5_N30                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoy[0]~0                                                                                                                                                                                  ; LABCELL_X53_Y5_N33                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|info~0                                                                                                                                                                                      ; LABCELL_X50_Y6_N54                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_buffer~0                                                                                                                                                                                ; LABCELL_X56_Y6_N18                           ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_mux                                                                                                                                                                                     ; FF_X50_Y4_N59                                ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_status~1                                                                                                                                                                                ; LABCELL_X50_Y6_N30                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_vcnt[9]~14                                                                                                                                                                              ; LABCELL_X53_Y4_N6                            ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixcnt[19]~0                                                                                                                                                                                ; MLABCELL_X65_Y2_N54                          ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixsz~2                                                                                                                                                                                     ; LABCELL_X64_Y1_N48                           ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|rot[0]~0                                                                                                                                                                                    ; LABCELL_X53_Y5_N54                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|v_cnt[6]~2                                                                                                                                                                                  ; LABCELL_X60_Y1_N27                           ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y74_N1                   ; 1557    ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]~0                                              ; MLABCELL_X3_Y5_N42                           ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~40                                             ; LABCELL_X1_Y4_N24                            ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~41                                             ; LABCELL_X1_Y4_N30                            ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[1]~0                             ; LABCELL_X1_Y4_N33                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[12]~0                            ; LABCELL_X1_Y4_N27                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~0    ; LABCELL_X7_Y1_N33                            ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~1    ; LABCELL_X1_Y1_N57                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~0 ; LABCELL_X1_Y6_N48                            ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~1 ; LABCELL_X1_Y6_N54                            ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0     ; LABCELL_X7_Y7_N30                            ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                  ; FF_X8_Y3_N11                                 ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9]~0                        ; LABCELL_X19_Y1_N6                            ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9]~1                        ; LABCELL_X19_Y1_N0                            ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                               ; MLABCELL_X6_Y6_N36                           ; 505     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][4]~5                                          ; MLABCELL_X6_Y6_N15                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[11][6]~7                                         ; MLABCELL_X6_Y6_N42                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][6]~9                                         ; MLABCELL_X6_Y6_N9                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][3]~8                                         ; LABCELL_X7_Y4_N27                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[15][3]~1                                         ; LABCELL_X7_Y4_N54                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[16][3]~0                                         ; LABCELL_X7_Y4_N36                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[17][6]~10                                        ; LABCELL_X7_Y4_N6                             ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][1]~4                                          ; MLABCELL_X6_Y6_N24                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][4]~3                                          ; MLABCELL_X6_Y6_N33                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][3]~6                                          ; MLABCELL_X6_Y6_N45                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[8][6]~2                                          ; LABCELL_X7_Y4_N30                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][3]~5                                         ; MLABCELL_X6_Y6_N0                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[3][3]~2                                          ; MLABCELL_X6_Y6_N30                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][6]~1                                          ; MLABCELL_X6_Y6_N3                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][0]~0                                          ; LABCELL_X7_Y4_N24                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][1]~3                                          ; LABCELL_X7_Y4_N57                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[9][7]~4                                          ; MLABCELL_X6_Y6_N27                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[10]~0                               ; MLABCELL_X6_Y6_N6                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[2]~0                                          ; LABCELL_X4_Y5_N6                             ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[2]~0                                              ; MLABCELL_X3_Y5_N21                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[1]~4                                               ; LABCELL_X4_Y4_N54                            ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[1]~1                                      ; LABCELL_X4_Y5_N9                             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_dprio_writedata_0[3]~0                                     ; MLABCELL_X3_Y5_N48                           ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[12]~0                                              ; MLABCELL_X3_Y5_N0                            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[4]~0                                              ; MLABCELL_X3_Y5_N18                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[4]~0                                              ; MLABCELL_X3_Y5_N51                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[15]~0                                           ; MLABCELL_X3_Y5_N3                            ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 2117    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~0                                                                                                                                                                       ; MLABCELL_X28_Y50_N39                         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~1                                                                                                                                                                       ; MLABCELL_X28_Y50_N36                         ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~32                                                                                                                                                                    ; LABCELL_X12_Y9_N27                           ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~33                                                                                                                                                                    ; LABCELL_X12_Y9_N21                           ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~34                                                                                                                                                                    ; LABCELL_X12_Y9_N0                            ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Schmurtz~4                                                                                                                                                                    ; MLABCELL_X8_Y8_N30                           ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|col[3]~3                                                                                                                                                                      ; LABCELL_X11_Y10_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|cpt[1]~1                                                                                                                                                                      ; LABCELL_X12_Y8_N57                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|expand                                                                                                                                                                        ; FF_X12_Y11_N41                               ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]~5                                                                                                                                                                  ; LABCELL_X29_Y50_N0                           ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_line[11]~0                                                                                                                                                                  ; MLABCELL_X28_Y50_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ifsize[23]~0                                                                                                                                                                  ; MLABCELL_X15_Y11_N36                         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|logcpt[4]~2                                                                                                                                                                   ; LABCELL_X12_Y10_N42                          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[31]~2                                                                                                                                                                   ; MLABCELL_X6_Y8_N48                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[40]~4                                                                                                                                                                   ; MLABCELL_X6_Y8_N15                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[31]~0                                                                                                                                                               ; MLABCELL_X6_Y11_N21                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[40]~1                                                                                                                                                               ; LABCELL_X4_Y8_N33                            ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[0]~0                                                                                                                                                                ; MLABCELL_X6_Y8_N51                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[32]~1                                                                                                                                                               ; MLABCELL_X6_Y8_N57                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mul[15]~0                                                                                                                                                                     ; LABCELL_X4_Y9_N18                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|offset[23]~0                                                                                                                                                                  ; LABCELL_X12_Y9_N15                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ofsize[22]~0                                                                                                                                                                  ; LABCELL_X12_Y9_N24                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osizep[18]~0                                                                                                                                                                  ; LABCELL_X12_Y9_N3                            ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|pdata[15]~0                                                                                                                                                                   ; LABCELL_X4_Y9_N21                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW1                                                                                                                                                                     ; FF_X4_Y7_N14                                 ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW5                                                                                                                                                                     ; FF_X6_Y7_N53                                 ; 38      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|sync                                                                                                                                                                          ; FF_X12_Y9_N29                                ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[4]~0                                                                                                                                                                ; LABCELL_X11_Y9_N54                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[4]~4                                                                                                                                                                ; LABCELL_X11_Y9_N24                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_phase[4]~1                                                                                                                                                               ; LABCELL_X18_Y7_N30                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|udiff[0]~0                                                                                                                                                                    ; MLABCELL_X15_Y11_N57                         ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|up_v~1                                                                                                                                                                        ; LABCELL_X12_Y11_N18                          ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; reset_req                                                                                                                                                                                               ; FF_X40_Y70_N29                               ; 236     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_flt[0]~0                                                                                                                                                                                         ; LABCELL_X33_Y52_N15                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_out                                                                                                                                                                                              ; FF_X21_Y41_N50                               ; 294     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_out~1                                                                                                                                                                                            ; MLABCELL_X34_Y49_N24                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scanlines:HDMI_scanlines|scanline[1]~1                                                                                                                                                                  ; LABCELL_X40_Y43_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scanlines:VGA_scanlines|scanline[1]                                                                                                                                                                     ; FF_X48_Y8_N20                                ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scanlines:VGA_scanlines|scanline[1]~1                                                                                                                                                                   ; MLABCELL_X52_Y9_N48                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[1]                                                                                                                                                                                                ; FF_X30_Y50_N29                               ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[2]                                                                                                                                                                                                ; FF_X30_Y50_N8                                ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~0                                                                                                                                                                               ; LABCELL_X71_Y4_N36                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~1                                                                                                                                                                               ; LABCELL_X71_Y4_N45                           ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~2                                                                                                                                                                               ; LABCELL_X71_Y4_N51                           ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~0                                                                                                                                                                               ; LABCELL_X33_Y75_N3                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~1                                                                                                                                                                               ; LABCELL_X33_Y75_N18                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~2                                                                                                                                                                               ; LABCELL_X33_Y75_N36                          ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_line[11]~0                                                                                                                                                                                         ; MLABCELL_X52_Y9_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|comb~0                                                                                                                                                                            ; LABCELL_X33_Y50_N45                          ; 88      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|rem[34]~0                                                                                                                                                           ; LABCELL_X36_Y50_N15                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[0]~0                                                                                                                                                         ; LABCELL_X36_Y50_N27                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[14]~0                                                                                                                                                        ; LABCELL_X36_Y50_N3                           ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|LessThan0~3                                                                                                                                                                          ; LABCELL_X50_Y67_N54                          ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|address_latch[0]~0                                                                                                              ; LABCELL_X48_Y61_N30                          ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|burst_write_start~0                                                                                                             ; LABCELL_X46_Y64_N57                          ; 37      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|on_write_transaction~0                                                                                                          ; LABCELL_X46_Y63_N42                          ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_burstcounter[7]~0                                                                                                         ; MLABCELL_X47_Y63_N33                         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter[7]~2                                                                                                    ; MLABCELL_X47_Y63_N42                         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter~0                                                                                                       ; MLABCELL_X47_Y63_N30                         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                                                                                                          ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 733     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|intermediate[21]                                                                                                                          ; HPSINTERFACEFPGA2SDRAM_X52_Y53_N111          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vcnt[9]~0                                                                                                                                                                                               ; LABCELL_X30_Y7_N12                           ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[0]~0                                                                                                                                                                                            ; LABCELL_X33_Y52_N42                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[4]                                                                                                                                                                                              ; FF_X33_Y48_N2                                ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vs_line[0]~0                                                                                                                                                                                            ; MLABCELL_X34_Y52_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vsz[0]~0                                                                                                                                                                                                ; LABCELL_X30_Y7_N57                           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; wcalc[5]~0                                                                                                                                                                                              ; LABCELL_X30_Y50_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                             ; Location                                     ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; FPGA_CLK1_50                                                                                                     ; PIN_V11                                      ; 1233    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                     ; PIN_Y13                                      ; 170     ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                         ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 130     ; Regional Clock       ; RCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0]                                                  ; FF_X2_Y36_N32                                ; 24221   ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP0CL                                  ; FF_X1_Y36_N2                                 ; 412     ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP1CL                                  ; FF_X1_Y37_N47                                ; 410     ; Global Clock         ; GCLK0            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                         ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 4567    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                      ; CLKSEL_X42_Y0_N8                             ; 56      ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~21        ; VCC            ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]                         ; PLLOUTPUTCOUNTER_X0_Y74_N1                   ; 1557    ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 2117    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 34      ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 733     ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_ADEC:adec|Equal3~0                                                                                             ; 2052    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|comb~0                                                                                                                  ; 2052    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[7]                                                                                        ; 2050    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[6]                                                                                        ; 2050    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[5]                                                                                        ; 2049    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[4]                                                                                        ; 2049    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[3]                                                                                        ; 2049    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[2]                                                                                        ; 2049    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[1]                                                                                        ; 2049    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|DO[0]                                                                                        ; 2049    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[1]~3                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[0]~2                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[3]~1                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_WRT~0                                                                                                               ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[2]~0                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[4]~4                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[5]~5                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[6]~6                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_DIN[7]~7                                                                                                            ; 2048    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[1]                                                                                         ; 1912    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[0]                                                                                         ; 1899    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[5]                                                                                         ; 1895    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[3]                                                                                         ; 1893    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[2]                                                                                         ; 1893    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[4]                                                                                         ; 1886    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_ADR[0]~4                                                                                                            ; 1859    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_ADR[1]~5                                                                                                            ; 1859    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_ADR[2]~2                                                                                                            ; 1856    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_ADR[3]~3                                                                                                            ; 1856    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_ADR[4]~6                                                                                                            ; 1853    ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|ram_ADR[5]~7                                                                                                            ; 1853    ;
; emu:emu|iRST                                                                                                                                                              ; 713     ;
; emu:emu|hps_io:hps_io|ioctl_dout[5]                                                                                                                                       ; 624     ;
; emu:emu|hps_io:hps_io|ioctl_dout[4]                                                                                                                                       ; 624     ;
; emu:emu|hps_io:hps_io|ioctl_dout[7]                                                                                                                                       ; 623     ;
; emu:emu|hps_io:hps_io|ioctl_dout[6]                                                                                                                                       ; 623     ;
; emu:emu|hps_io:hps_io|ioctl_dout[3]                                                                                                                                       ; 623     ;
; emu:emu|hps_io:hps_io|ioctl_dout[2]                                                                                                                                       ; 623     ;
; emu:emu|hps_io:hps_io|ioctl_dout[1]                                                                                                                                       ; 623     ;
; emu:emu|hps_io:hps_io|ioctl_dout[0]                                                                                                                                       ; 623     ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset ; 505     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                              ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                            ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|altsyncram_lr91:altsyncram4|ALTSYNCRAM                                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 11           ; 8            ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 88     ; 8                           ; 11                          ; 8                           ; 11                          ; 88                  ; 1           ; 0          ; None                                           ; M10K_X49_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                           ; M10K_X49_Y68_N0, M10K_X49_Y65_N0, M10K_X49_Y66_N0, M10K_X49_Y64_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                           ; M10K_X38_Y63_N0, M10K_X41_Y63_N0, M10K_X38_Y65_N0, M10K_X41_Y65_N0, M10K_X38_Y64_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                           ; M10K_X49_Y56_N0, M10K_X49_Y58_N0, M10K_X41_Y58_N0, M10K_X49_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_ckn1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576    ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0          ; db/Arcade-NinjaKun.ram0_ascal_3ec5c344.hdl.mif ; M10K_X26_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                           ; M10K_X38_Y49_N0, M10K_X41_Y47_N0, M10K_X38_Y52_N0, M10K_X41_Y52_N0, M10K_X49_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                           ; M10K_X38_Y51_N0, M10K_X38_Y47_N0, M10K_X38_Y55_N0, M10K_X41_Y51_N0, M10K_X49_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                           ; M10K_X38_Y50_N0, M10K_X41_Y49_N0, M10K_X38_Y53_N0, M10K_X41_Y50_N0, M10K_X49_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                           ; M10K_X38_Y48_N0, M10K_X41_Y48_N0, M10K_X38_Y54_N0, M10K_X41_Y53_N0, M10K_X49_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_1bo1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576    ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0          ; db/Arcade-NinjaKun.ram1_ascal_3ec5c344.hdl.mif ; M10K_X26_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:pal1_mem_rtl_0|altsyncram_2aj1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 128          ; 48           ; 128          ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 128                         ; 48                          ; 128                         ; 48                          ; 6144                ; 2           ; 0          ; None                                           ; M10K_X41_Y54_N0, M10K_X41_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal|altsyncram:core_rtl_0|altsyncram_i3n1:auto_generated|ALTSYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                                           ; M10K_X14_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM200:pal|altsyncram:core_rtl_1|altsyncram_o6j1:auto_generated|ALTSYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                                           ; M10K_X26_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|altsyncram:core_rtl_0|altsyncram_g9n1:auto_generated|ALTSYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; None                                           ; M10K_X14_Y49_N0, M10K_X14_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|DPRAM800:spa|altsyncram:core_rtl_1|altsyncram_g9n1:auto_generated|ALTSYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; None                                           ; M10K_X26_Y51_N0, M10K_X26_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NINJAKUN_SP:sp|LineDBuf:ldbuf|DPRAM1024:ram|altsyncram:altsyncram_component|altsyncram_97k2:auto_generated|ALTSYNCRAM ; M10K block ; True Dual Port   ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X26_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R0|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X38_Y33_N0, M10K_X14_Y35_N0, M10K_X14_Y44_N0, M10K_X38_Y35_N0, M10K_X26_Y38_N0, M10K_X38_Y41_N0, M10K_X5_Y37_N0, M10K_X5_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R1|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X41_Y34_N0, M10K_X41_Y33_N0, M10K_X5_Y38_N0, M10K_X38_Y44_N0, M10K_X26_Y41_N0, M10K_X41_Y38_N0, M10K_X26_Y37_N0, M10K_X41_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R2|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X26_Y33_N0, M10K_X14_Y34_N0, M10K_X14_Y45_N0, M10K_X26_Y35_N0, M10K_X14_Y38_N0, M10K_X26_Y39_N0, M10K_X14_Y37_N0, M10K_X14_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJBGROM:bgrom|DLROM:R3|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X38_Y34_N0, M10K_X26_Y34_N0, M10K_X26_Y44_N0, M10K_X38_Y36_N0, M10K_X38_Y38_N0, M10K_X38_Y39_N0, M10K_X38_Y37_N0, M10K_X26_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R0|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X49_Y43_N0, M10K_X14_Y42_N0, M10K_X41_Y44_N0, M10K_X5_Y42_N0, M10K_X14_Y43_N0, M10K_X5_Y43_N0, M10K_X5_Y44_N0, M10K_X5_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R1|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X38_Y43_N0, M10K_X26_Y40_N0, M10K_X49_Y40_N0, M10K_X41_Y46_N0, M10K_X5_Y45_N0, M10K_X14_Y39_N0, M10K_X5_Y39_N0, M10K_X5_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R2|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X49_Y42_N0, M10K_X14_Y40_N0, M10K_X41_Y45_N0, M10K_X38_Y45_N0, M10K_X49_Y41_N0, M10K_X41_Y41_N0, M10K_X14_Y41_N0, M10K_X38_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:fgrom|DLROM:R3|altsyncram:core_rtl_0|altsyncram_dsk1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X26_Y43_N0, M10K_X41_Y42_N0, M10K_X38_Y46_N0, M10K_X49_Y39_N0, M10K_X41_Y39_N0, M10K_X38_Y40_N0, M10K_X41_Y40_N0, M10K_X26_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R0|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X49_Y74_N0, M10K_X41_Y73_N0, M10K_X38_Y73_N0, M10K_X41_Y69_N0, M10K_X38_Y72_N0, M10K_X49_Y73_N0, M10K_X38_Y71_N0, M10K_X38_Y70_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R1|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X41_Y71_N0, M10K_X41_Y72_N0, M10K_X26_Y68_N0, M10K_X26_Y72_N0, M10K_X49_Y72_N0, M10K_X38_Y68_N0, M10K_X49_Y71_N0, M10K_X26_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R2|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X49_Y61_N0, M10K_X41_Y66_N0, M10K_X38_Y67_N0, M10K_X41_Y67_N0, M10K_X49_Y67_N0, M10K_X41_Y64_N0, M10K_X49_Y63_N0, M10K_X38_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_VIDEO:video|NJFGROM:sprom|DLROM:R3|altsyncram:core_rtl_0|altsyncram_6dj1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                           ; M10K_X49_Y62_N0, M10K_X41_Y70_N0, M10K_X49_Y69_N0, M10K_X41_Y68_N0, M10K_X49_Y70_N0, M10K_X26_Y62_N0, M10K_X26_Y64_N0, M10K_X38_Y69_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X26_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:HS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 6                           ; 1024                        ; 6                           ; 6144                ; 1           ; 0          ; None                                           ; M10K_X26_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X14_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:bgv|DPRAM400:LS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X26_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X14_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:HS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 6                           ; 1024                        ; 6                           ; 6144                ; 1           ; 0          ; None                                           ; M10K_X14_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS|altsyncram:core_rtl_0|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X14_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|VDPRAM400x2:fgv|DPRAM400:LS|altsyncram:core_rtl_1|altsyncram_drk1:auto_generated|ALTSYNCRAM                                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0          ; None                                           ; M10K_X14_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC0ROM:cpu0i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|ALTSYNCRAM                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0          ; None                                           ; M10K_X26_Y55_N0, M10K_X14_Y71_N0, M10K_X5_Y49_N0, M10K_X26_Y59_N0, M10K_X5_Y51_N0, M10K_X14_Y69_N0, M10K_X5_Y73_N0, M10K_X14_Y57_N0, M10K_X5_Y53_N0, M10K_X26_Y70_N0, M10K_X26_Y73_N0, M10K_X26_Y61_N0, M10K_X5_Y55_N0, M10K_X14_Y67_N0, M10K_X26_Y71_N0, M10K_X14_Y63_N0, M10K_X14_Y56_N0, M10K_X26_Y69_N0, M10K_X14_Y59_N0, M10K_X26_Y63_N0, M10K_X14_Y55_N0, M10K_X26_Y66_N0, M10K_X26_Y67_N0, M10K_X14_Y65_N0, M10K_X5_Y54_N0, M10K_X14_Y68_N0, M10K_X14_Y73_N0, M10K_X14_Y64_N0, M10K_X14_Y54_N0, M10K_X14_Y70_N0, M10K_X14_Y72_N0, M10K_X14_Y66_N0       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NJC1ROM:cpu1i|DLROM:r|altsyncram:core_rtl_0|altsyncram_gdn1:auto_generated|ALTSYNCRAM                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0          ; None                                           ; M10K_X49_Y55_N0, M10K_X26_Y60_N0, M10K_X49_Y45_N0, M10K_X49_Y38_N0, M10K_X38_Y58_N0, M10K_X38_Y62_N0, M10K_X41_Y56_N0, M10K_X49_Y47_N0, M10K_X49_Y59_N0, M10K_X41_Y62_N0, M10K_X49_Y36_N0, M10K_X49_Y35_N0, M10K_X38_Y60_N0, M10K_X38_Y61_N0, M10K_X26_Y57_N0, M10K_X38_Y56_N0, M10K_X41_Y57_N0, M10K_X26_Y58_N0, M10K_X49_Y53_N0, M10K_X49_Y46_N0, M10K_X49_Y60_N0, M10K_X41_Y60_N0, M10K_X49_Y44_N0, M10K_X49_Y48_N0, M10K_X41_Y59_N0, M10K_X41_Y61_N0, M10K_X26_Y54_N0, M10K_X41_Y36_N0, M10K_X26_Y56_N0, M10K_X38_Y59_N0, M10K_X38_Y57_N0, M10K_X41_Y35_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                           ; M10K_X5_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                           ; M10K_X5_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                           ; M10K_X5_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                           ; M10K_X5_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|gamma_corr:gamma|altsyncram:gamma_curve_rtl_0|altsyncram_3aj1:auto_generated|ALTSYNCRAM                                                 ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 768          ; 8            ; 768          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 768                         ; 8                           ; 768                         ; 8                           ; 6144                ; 1           ; 0          ; None                                           ; M10K_X58_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_buf:hq2x_out|altsyncram:ram_rtl_0|altsyncram_e9n1:auto_generated|ALTSYNCRAM                               ; AUTO       ; Simple Dual Port ; Single Clock ; 520          ; 96           ; 520          ; 96           ; yes                    ; no                      ; yes                    ; no                      ; 49920  ; 520                         ; 96                          ; 520                         ; 96                          ; 49920               ; 10          ; 0          ; None                                           ; M10K_X69_Y7_N0, M10K_X76_Y7_N0, M10K_X69_Y6_N0, M10K_X76_Y6_N0, M10K_X69_Y5_N0, M10K_X69_Y4_N0, M10K_X69_Y3_N0, M10K_X76_Y3_N0, M10K_X76_Y4_N0, M10K_X76_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf0|altsyncram:ram_rtl_0|altsyncram_e6n1:auto_generated|ALTSYNCRAM                   ; AUTO       ; Simple Dual Port ; Single Clock ; 260          ; 24           ; 260          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6240   ; 260                         ; 24                          ; 260                         ; 24                          ; 6240                ; 2           ; 0          ; None                                           ; M10K_X69_Y2_N0, M10K_X69_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|scandoubler:sd|Hq2x:Hq2x|hq2x_in:hq2x_in|hq2x_buf:buf1|altsyncram:ram_rtl_0|altsyncram_e6n1:auto_generated|ALTSYNCRAM                   ; AUTO       ; Simple Dual Port ; Single Clock ; 260          ; 24           ; 260          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6240   ; 260                         ; 24                          ; 260                         ; 24                          ; 6240                ; 2           ; 0          ; None                                           ; M10K_X76_Y2_N0, M10K_X76_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|hiscore:hi|dpram_hs:address_table|altsyncram:ram_rtl_0|altsyncram_20n1:auto_generated|ALTSYNCRAM                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 24           ; 8            ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1           ; 0          ; None                                           ; M10K_X14_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|hiscore:hi|dpram_hs:enddata_table|altsyncram:ram_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                           ; M10K_X14_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|hiscore:hi|dpram_hs:length_table|altsyncram:ram_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0          ; None                                           ; M10K_X14_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|hiscore:hi|dpram_hs:startdata_table|altsyncram:ram_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                                           ; M10K_X14_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|hps_io:hps_io|confstr_rom:confstr_rom|altsyncram:Mux6_rtl_0|altsyncram_ui61:auto_generated|ALTSYNCRAM                                                                                     ; AUTO       ; ROM              ; Single Clock ; 512          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3584   ; 512                         ; 7                           ; --                          ; --                          ; 3584                ; 1           ; 0          ; Arcade-NinjaKun.sys_top0.rtl.mif               ; M10K_X41_Y75_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                           ; M10K_X26_Y3_N0, M10K_X26_Y4_N0, M10K_X26_Y5_N0, M10K_X26_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                           ; M10K_X58_Y5_N0, M10K_X49_Y5_N0, M10K_X58_Y4_N0, M10K_X49_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0          ; None                                           ; M10K_X41_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|altsyncram_br91:altsyncram4|ALTSYNCRAM                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; 3            ; 30           ; 3            ; 30           ; yes                    ; no                      ; yes                    ; yes                     ; 90     ; 3                           ; 30                          ; 3                           ; 30                          ; 90                  ; 1           ; 0          ; None                                           ; M10K_X41_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 2           ;
; Independent 18x18 plus 36         ; 1           ;
; Sum of two 18x18                  ; 24          ;
; Independent 27x27                 ; 7           ;
; Total number of DSP blocks        ; 34          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 4           ;
; Fixed Point Unsigned Multiplier   ; 26          ;
; Fixed Point Mixed Sign Multiplier ; 28          ;
+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                         ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ascal:ascal|Add33~8                                                          ; Sum of two 18x18          ; DSP_X32_Y63_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add34~8                                                          ; Sum of two 18x18          ; DSP_X32_Y65_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add35~8                                                          ; Sum of two 18x18          ; DSP_X32_Y67_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult13~8                                                         ; Two Independent 18x18     ; DSP_X32_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add29~8                                                          ; Sum of two 18x18          ; DSP_X20_Y65_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add30~8                                                          ; Sum of two 18x18          ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add31~8                                                          ; Sum of two 18x18          ; DSP_X20_Y63_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add165~8                                                         ; Sum of two 18x18          ; DSP_X32_Y41_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add167~8                                                         ; Sum of two 18x18          ; DSP_X20_Y45_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add166~8                                                         ; Sum of two 18x18          ; DSP_X32_Y39_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add208~8                                                         ; Sum of two 18x18          ; DSP_X32_Y43_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add207~8                                                         ; Sum of two 18x18          ; DSP_X32_Y45_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add211~8                                                         ; Sum of two 18x18          ; DSP_X20_Y49_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add212~8                                                         ; Sum of two 18x18          ; DSP_X20_Y47_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add210~8                                                         ; Sum of two 18x18          ; DSP_X32_Y49_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add209~8                                                         ; Sum of two 18x18          ; DSP_X32_Y47_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult12~8                                                         ; Two Independent 18x18     ; DSP_X32_Y57_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add109~8                                                         ; Sum of two 18x18          ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add111~8                                                         ; Sum of two 18x18          ; DSP_X20_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add110~8                                                         ; Sum of two 18x18          ; DSP_X32_Y59_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add151~8                                                         ; Sum of two 18x18          ; DSP_X20_Y59_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add152~8                                                         ; Sum of two 18x18          ; DSP_X20_Y57_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add155~8                                                         ; Sum of two 18x18          ; DSP_X20_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add156~8                                                         ; Sum of two 18x18          ; DSP_X20_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add153~8                                                         ; Sum of two 18x18          ; DSP_X32_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add154~8                                                         ; Sum of two 18x18          ; DSP_X32_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~mult_hlmac                   ; Independent 18x18 plus 36 ; DSP_X20_Y77_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                          ; Independent 27x27         ; DSP_X20_Y73_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|Mult0~172 ; Independent 27x27         ; DSP_X20_Y75_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|Mult0~513 ; Independent 27x27         ; DSP_X20_Y79_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1|Mult0~172 ; Independent 27x27         ; DSP_X32_Y77_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1|Mult0~513 ; Independent 27x27         ; DSP_X32_Y79_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2|Mult0~8   ; Independent 27x27         ; DSP_X32_Y73_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2|Mult0~349 ; Independent 27x27         ; DSP_X32_Y75_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+---------------------------------------------+----------------------------+
; Routing Resource Type                       ; Usage                      ;
+---------------------------------------------+----------------------------+
; Block interconnects                         ; 133,160 / 289,320 ( 46 % ) ;
; C12 interconnects                           ; 2,521 / 13,420 ( 19 % )    ;
; C2 interconnects                            ; 37,855 / 119,108 ( 32 % )  ;
; C4 interconnects                            ; 21,725 / 56,300 ( 39 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )             ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )             ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )             ;
; Direct links                                ; 8,010 / 289,320 ( 3 % )    ;
; Global clocks                               ; 11 / 16 ( 69 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )              ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 1 / 7 ( 14 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 2 / 6 ( 33 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )             ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )             ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 225 / 852 ( 26 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 196 / 408 ( 48 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )             ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 2 / 64 ( 3 % )             ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )             ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 24 / 32 ( 75 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 23 / 32 ( 72 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 2 / 8 ( 25 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 2 / 8 ( 25 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 1 / 4 ( 25 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 3 / 14 ( 21 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )             ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )            ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )             ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )             ;
; Local interconnects                         ; 19,588 / 84,580 ( 23 % )   ;
; Quadrant clocks                             ; 1 / 66 ( 2 % )             ;
; R14 interconnects                           ; 2,752 / 12,676 ( 22 % )    ;
; R14/C12 interconnect drivers                ; 4,209 / 20,720 ( 20 % )    ;
; R3 interconnects                            ; 50,980 / 130,992 ( 39 % )  ;
; R6 interconnects                            ; 84,149 / 266,960 ( 32 % )  ;
; Spine clocks                                ; 49 / 360 ( 14 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )         ;
+---------------------------------------------+----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 145       ; 28           ; 145       ; 0            ; 0            ; 145       ; 145       ; 0            ; 145       ; 145       ; 83           ; 0            ; 0            ; 23           ; 0            ; 83           ; 0            ; 0            ; 23           ; 0            ; 62           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 117          ; 0         ; 145          ; 145          ; 0         ; 0         ; 145          ; 0         ; 0         ; 62           ; 145          ; 145          ; 122          ; 145          ; 62           ; 145          ; 145          ; 122          ; 145          ; 83           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; IO_SCL             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_SPDIF        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_POWER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MOSI        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_HDD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MISO        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IO_SDA             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CMD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDCD_SPDIF         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_RESET          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_OSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; 854.3             ;
; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 282.3             ;
; pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; 137.8             ;
; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; 119.5             ;
; FPGA_CLK1_50                                                                      ; FPGA_CLK1_50                                                                      ; 50.6              ;
; FPGA_CLK2_50                                                                      ; FPGA_CLK2_50                                                                      ; 32.3              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                 ;
+-------------------------------------------------------------------------------+-------------------------------------------+-------------------+
; Source Register                                                               ; Destination Register                      ; Delay Added in ns ;
+-------------------------------------------------------------------------------+-------------------------------------------+-------------------+
; osd:vga_osd|rdout[22]                                                         ; vga_out:vga_out|pb_1r[15]                 ; 1.497             ;
; alsa:alsa|ready[1]                                                            ; alsa:alsa|ce_cnt[7]                       ; 1.192             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[27]                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 1.185             ;
; alsa:alsa|ready[0]                                                            ; alsa:alsa|ce_cnt[7]                       ; 1.181             ;
; alsa:alsa|len[16]                                                             ; alsa:alsa|hurryup[1]                      ; 1.143             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[12]                             ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 1.115             ;
; alsa:alsa|len[17]                                                             ; alsa:alsa|hurryup[1]                      ; 1.103             ;
; alsa:alsa|len[14]                                                             ; alsa:alsa|hurryup[1]                      ; 1.078             ;
; dv_vs                                                                         ; vs                                        ; 1.026             ;
; osd:vga_osd|rdout[23]                                                         ; vga_out:vga_out|pb_1r[15]                 ; 1.024             ;
; dv_data[19]                                                                   ; d[19]                                     ; 1.023             ;
; dv_data[13]                                                                   ; d[13]                                     ; 1.023             ;
; alsa:alsa|len[15]                                                             ; alsa:alsa|hurryup[1]                      ; 0.975             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[25]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.934             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[17]                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.906             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[28]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.903             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[19]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.901             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[35]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.891             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[15]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.891             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[35]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.880             ;
; alsa:alsa|ce_sample                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.880             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[12]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.879             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[28]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.878             ;
; osd:hdmi_osd|vs_out                                                           ; vs                                        ; 0.866             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[37]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.861             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[29]                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.858             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[25]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.857             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[32]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.855             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[37]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.851             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[15]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.847             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[24]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.836             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[24]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.828             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[32]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.823             ;
; osd:vga_osd|rdout[19]                                                         ; vga_out:vga_out|pb_1r[15]                 ; 0.822             ;
; osd:vga_osd|rdout[18]                                                         ; vga_out:vga_out|pb_1r[15]                 ; 0.822             ;
; osd:vga_osd|rdout[21]                                                         ; vga_out:vga_out|pb_1r[15]                 ; 0.822             ;
; osd:vga_osd|rdout[20]                                                         ; vga_out:vga_out|pb_1r[15]                 ; 0.822             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[26]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.820             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[33]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.818             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[33]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.817             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[26]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.817             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[13]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.817             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[17]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.816             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[13]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.806             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[17]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.796             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1868 ; ascal:ascal|avl_dw[48]                    ; 0.790             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[19]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.788             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[30]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.779             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[30]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.771             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1870 ; ascal:ascal|avl_dw[62]                    ; 0.760             ;
; osd:hdmi_osd|osd_div[1]                                                       ; osd:hdmi_osd|osd_vcnt[10]                 ; 0.759             ;
; alsa:alsa|len[13]                                                             ; alsa:alsa|hurryup[1]                      ; 0.748             ;
; alsa:alsa|len[18]                                                             ; alsa:alsa|hurryup[1]                      ; 0.748             ;
; emu:emu|arcade_video:arcade_video|video_mixer:video_mixer|VGA_HS              ; video_sync                                ; 0.747             ;
; osd:hdmi_osd|h_cnt[16]                                                        ; osd:hdmi_osd|dsp_width[16]                ; 0.740             ;
; alsa:alsa|ce_cnt[7]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[6]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[5]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[4]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[2]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[1]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[11]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[12]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[18]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[17]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[17]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[16]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[16]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[15]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[15]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[14]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[14]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[13]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[13]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[10]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[10]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[9]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[9]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[8]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[8]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[7]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[7]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[6]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[6]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[5]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[5]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[4]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[4]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_wptr[3]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[3]                                                         ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[18]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|state.01                                                            ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[12]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[3]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|ce_cnt[0]                                                           ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; alsa:alsa|buf_rptr[11]                                                        ; alsa:alsa|ce_cnt[7]                       ; 0.740             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[34]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8] ; 0.737             ;
; osd:hdmi_osd|osd_div[0]                                                       ; osd:hdmi_osd|osd_vcnt[10]                 ; 0.736             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[34]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.732             ;
; audio_out:audio_out|DC_blocker:dcb_r|x1[14]                                   ; audio_out:audio_out|DC_blocker:dcb_r|y[8] ; 0.730             ;
+-------------------------------------------------------------------------------+-------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "Arcade-NinjaKun"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 9 clocks (8 global, 1 regional)
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 34 fanout uses global clock CLKCTRL_G8
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0 with 937 fanout uses global clock CLKCTRL_G9
    Info (11162): aspi_sck~CLKENA0 with 129 fanout uses regional clock CLKCTRL_R2
        Info (11177): Node drives Regional Clock Region 0 from (0, 37) to (51, 81)
    Info (11162): hdmi_tx_clk~CLKENA0 with 57 fanout uses global clock CLKCTRL_G6
    Info (11162): pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 2981 fanout uses global clock CLKCTRL_G5
    Info (11162): pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1575 fanout uses global clock CLKCTRL_G14
    Info (11162): emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4580 fanout uses global clock CLKCTRL_G4
    Info (11162): emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP0CL~CLKENA0 with 395 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP1CL~CLKENA0 with 395 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0]~CLKENA0 with 23449 fanout uses global clock CLKCTRL_G0
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 1217 fanout uses global clock CLKCTRL_G7
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 156 fanout uses global clock CLKCTRL_G1
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:07
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'sys/sys_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 512 -multiply_by 4563 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 512 -multiply_by 4279 -duty_cycle 50.00 -name {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 17 -duty_cycle 50.00 -name {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 512 -multiply_by 4425 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|hps_io:hps_io|io_dout[11] is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[0]
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[2] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|HVGEN:hvgen|HBLK is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[2]
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP1CL was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu1|T80s:cpu|T80:u0|A[9] is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP1CL
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP0CL was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|Z80IP:cpu0|T80s:cpu|T80:u0|A[6] is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_CPUMUX:ioshare|CP0CL
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[3] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_MAIN:main|NINJAKUN_IRQGEN:irqgen|IRQ0 is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_CLKGEN:clkgen|CLKDIV[3]
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_reset was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_inc~1 is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg0|env_reset
Warning (332060): Node: emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_reset was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_inc~1 is being clocked by emu:emu|FPGA_NINJAKUN:GameCore|NINJAKUN_IO_VIDEO:iovid|NINJAKUN_PSG:psg|YM2149:psg1|env_reset
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_762
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_2  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_920
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_7
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_6
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_4
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_2
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_0
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.314 emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   20.827 emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):  100.000     hdmi_sck
    Info (332111):    2.393 pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.682 pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.732 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    2.244 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   10.000      spi_sck
    Info (332111):   10.000 sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 44 registers into blocks of type Block RAM
    Extra Info (176218): Packed 817 registers into blocks of type DSP block
    Extra Info (176218): Packed 27 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 255 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 219 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 32 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:02:34
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:05:01
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:45:42
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:56
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 28% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:03:18
Info (11888): Total time spent on timing analysis during the Fitter is 78.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 25 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SDIO_DAT[3] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_CMD has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 86
    Info (169065): Pin SDRAM_DQ[0] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[1] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[2] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[3] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[4] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[5] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[6] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[7] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[8] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[9] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[10] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[11] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[12] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[13] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[14] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[15] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 48
    Info (169065): Pin SDIO_DAT[0] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_DAT[1] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_DAT[2] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 85
    Info (169065): Pin USER_IO[0] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[1] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[3] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[6] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/sys/sys_top.v Line: 125
Info (144001): Generated suppressed messages file C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/output_files/Arcade-NinjaKun.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 8213 megabytes
    Info: Processing ended: Fri Dec 24 13:52:13 2021
    Info: Elapsed time: 01:06:32
    Info: Total CPU time (on all processors): 01:01:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aberu/Downloads/Arcade-NinjaKun_MiSTer-master/output_files/Arcade-NinjaKun.fit.smsg.


