                                   // Instructions:    4
                                   // Expected cycles: 5
                                   // Expected IPC:    0.80
                                   //
                                   // Wall time:     0.02s
                                   // User time:     0.02s
                                   //
                                   // ----- cycle (expected) ------>
                                   // 0                        25
                                   // |------------------------|----
        vldrw.u32 q2, [r0]         // *.............................
        vmla.s32 q2, q1, r5        // .*............................
        vmla.s32 q2, q1, r5        // ...*..........................
        vstrw.u32 q2, [r1]         // ....*.........................

                                         // ------ cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|-----
        // vldrw.u32  q0, [r0]           // *..............................
        // vmla.s32   q0, q1, const      // .*.............................
        // vmla.s32   q0, q1, const      // ...*...........................
        // vstrw.u32  q0, [r1]           // ....*..........................
