# Архитектура системы Aleste LX

## 1. Базовые принципы

Система построена на процессоре Z80 с расширенным 24-битным адресным пространством (16 МБ) через механизм банкового переключения, аналогичный MSX, но с расширенной функциональностью. Поддерживает два основных режима работы для обратной совместимости и расширенной функциональности.

## 2. Режимы работы

Состояние системы определяется двумя независимыми параметрами: режимом привилегий и набором устройств ввода/вывода.
`S = {supervisor_mode, native_mode, mmio_userlock}`

### 2.1. Режим привилегий (Privilege Mode)
Определяет уровень доступа к ресурсам системы.
*   **User Mode**: Выполнение прикладного кода. Ограниченный доступ к слотам памяти и портам ввода/вывода.
*   **Supervisor Mode**: Выполнение кода ядра (привилегированный режим). Полный доступ ко всем ресурсам системы. Аппаратный вход по событиям (trap). После сброса система всегда запускается в этом режиме.

### 2.2. Режим совместимости (Compatibility Mode)
Определяет, какой набор устройств ввода/вывода и механизм управления памятью активен.
*   **Legacy Mode**: Полная аппаратная и программная совместимость с Amstrad CPC. Используется портовая адресация CPC. В режиме `supervisor` этот режим игнорируется, всегда действует `native`.
*   **Native Mode**: Расширенный режим с новой функциональностью, использованием современного набора портов ввода/вывода и полноценным слотовым механизмом.

### 2.3. Таблица режимов работы

| Режим | Supervisor | Native | Эффективный режим | Описание |
|-------|------------|--------|-------------------|----------|
| Сброс | 1 | X | Supervisor + Native | Начальное состояние после сброса |
| Trap | 1 | (не меняется) | Supervisor + (Native или Legacy) | Аппаратный переход в супервизор |
| Программный | из GLOBAL_CTRL | из GLOBAL_CTRL | Как установлено | Управление через порт D7h |
| User | 0 | 0 | User + Legacy | Совместимость с CPC |
| User | 0 | 1 | User + Native | Расширенный режим |

**Важно:** В режиме Supervisor бит `native_mode` не играет роли, всегда используется Native-механизм доступа к памяти и устройствам.

## 3. Организация памяти

### 3.1. Логическое и физическое пространство
*   **Физическое адресное пространство**: 24 бита (16 МБ).
*   **Логическое адресное пространство Z80**: 16 бит (64 КБ).
*   **Логические слоты**: 64 КБ логического пространства делится на 4 слота по 16 КБ:
    *   **Slot 0**: 0000-3FFF (CPC RAM, базовая память)
    *   **Slot 1**: 4000-7FFF (CPC ROM, ПЗУ системы)
    *   **Slot 2**: 8000-BFFF (User extended memory)
    *   **Slot 3**: C000-FFFF (Supervisor memory, привилегированная)
*   **Банковое переключение**: Для отображения 16КБ логического слота на 16МБ физической памяти используется 8-битный регистр страницы (банка).
    `physical_address = {bank_reg[7:0], cpu_a[13:0]}`

### 3.2. MMIO Пространство: Концепция HI и LO

Последние 64 КБ физического адресного пространства (адреса `FF0000h - FFFFFFh`) зарезервированы для памяти устройств ввода/вывода (MMIO). Это пространство логически разделено на две части:

*   **`MMIO_HI` (Адреса `FF4000h - FFFFFFh`)**: Эта область предназначена для **эмуляции Legacy-устройств** Amstrad CPC. Устройства в этой области **жёстко привязаны** к своим физическим адресам (например, `Gate Array` на `FF7F00h`, `CRTC` на `FFBC00h`). В Legacy-режиме обращение к портам CPC (7FXXh, BCXXh и т.д.) транслируется в прямые обращения к этим фиксированным адресам в MMIO_HI через механизм полного отображения адреса шины Z80 `A[15:0]`.

*   **`MMIO_LO` (Адреса `FF0000h - FF3FFFh`, 16КБ)**: Эта область предназначена для **новых устройств** системы Aleste LX и доступна через механизм банкового переключения (окно). Пространство организовано в 128 страниц по 128 байт.

**Важно:** Адрес устройства в MMIO-пространстве является частью его архитектурного контракта. Это позволяет не только CPU, но и другим мастерам шины (например, **DMA-контроллеру**) напрямую обращаться к периферийным устройствам по их фиксированным адресам на быстрой шине Wishbone, что критично для производительности. Однако MMU не отображается в этом пространстве и является устройством с доступом только от процессора.

### 3.3. Организация MMIO_LO

**Базовый принцип:** 128 страниц × 128 байт = 16,384 байта (16КБ)

**Формула преобразования адреса:**
```
physical_address = 0xFF0000 + (MMIO_PAGE << 7) + A[6:0]
```
где:
- `MMIO_PAGE` - 7-битный регистр (значения 0-127)
- `A[6:0]` - младшие 7 бит адреса от CPU (порт 00-7Fh)

**Карта размещения устройств в MMIO_LO:**

| Страница | Адресный диапазон | Размер | Устройство | Описание |
|----------|-------------------|--------|------------|----------|
| 0 | `FF0000-FF001F` | 32 | PIC Controller | Контроллер прерываний |
| 0 | `FF0020-FF003F` | 32 | IPC Mailbox | Системный почтовый ящик |
| 0 | `FF0040-FF005F` | 32 | System Timer | Системный таймер |
| 0 | `FF0060-FF007F` | 32 | RTC Controller | Часы реального времени |
| 0 | `FF0080-FF00BF` | 64 | MMU Extension | Расширенный доступ к MMU |
| 0 | `FF00C0-FF00CF` | 16 | Reserved | Зарезервировано |
| 0 | `FF00D0-FF00DF` | 16 | **Системные порты** | GLOBAL_CTRL, BANK_0-3 и др. |
| 0 | `FF00E0-FF00EF` | 16 | Mapper State | Состояние маппера (только CPU) |
| 0 | `FF00F0-FF00FF` | 16 | Reserved | Зарезервировано |
| 1 | `FF0080-FF00FF` | 128 | Reserved | Зарезервировано |
| 2 | `FF0100-FF017F` | 128 | Legacy Emulation | Эмуляция Legacy устройств |
| 4 | `FF0200-FF027F` | 128 | DMA Controller | Контроллер DMA |
| 6 | `FF0300-FF037F` | 128 | Graphics Chip | Графический чип |
| 8 | `FF0400-FF047F` | 128 | Sound Chip | Звуковой чип |
| ... | ... | ... | ... | ... |

**Примечание:** Устройства размещаются с выравниванием по 32 байта для простоты декодирования.

## 4. Система регистров управления

### 4.1. Управляющие регистры (Native Mode)
Доступны через порты ввода/вывода в диапазоне D0-FF.

*   **`MMIO_WINDOW` (Ports `00h-7Fh`)**: 128-байтное окно для доступа к MMIO_LO.
    - Доступ: RW (в зависимости от привилегий)
    - Формула: `mmio_physical_address = FF0000h + {MMIO_PAGE[6:0], cpu_a[6:0]}`
    - В User Mode при `mmio_userlock=1` доступ запрещен

*   **`MMIO_PAGE` (Port `D3h`)**: 7-битный регистр выбора страницы MMIO.
    - Доступ: RW (в зависимости от привилегий)
    - Диапазон: 0-127 (7 бит)
    - В User Mode при `mmio_userlock=1` доступ запрещен

*   **`SYS_CALL_CMD_PORT` (Port `D4h`)**: Порт для вызова команд операционной системы.
    - Доступ: W (всегда)
    - В Legacy Mode обращение к `D400h` автоматически перенаправляется сюда

*   **`GLOBAL_CTRL` (Port `D7h`)**: Главный регистр управления режимами.

    | Бит | Группа     | Назначение                                                                                                             |
    |-----|------------|------------------------------------------------------------------------------------------------------------------------|
    | 0   | Functional | **native_mode**: 1=Нативный режим, 0=Legacy режим.                                                                     |
    | 1   | Functional | **supervisor_mode**: 1=Режим супервизора (устанавливается аппаратно или программно).                                   |
    | 2   | Functional | **supervisor_hook**: 1=Включить аппаратный захват (trap) по адресам 0038h/0066h.                                       |
    | 3   | Reserved   | Для будущего расширения функциональности.                                                                              |
    | 4   | Security   | **mmio_user_unlock**: (1=Разрешить прямой доступ к MMIO, 0=Заблокировать доступ -> только SysCall) **← По умолчанию 0!**  |
    | 5-7 | Reserved   | Для будущих битов безопасности.                                                                                        |

*   **`SUPER_SLOT` (Port `D9h`)**: Выбор активного слота для режима **supervisor**.
*   **`USER_SLOT` (Port `DBh`)**: Выбор активного слота для режима **user**.
*   **`BANK_0` - `BANK_3` (Ports `DCh-DFh`)**: Выбор страницы памяти для четырёх областей (слотов) в текущем режиме.
    - Доступ: RW (только в Native/Supervisor режимах)

### 4.2. Расширенный доступ к MMU
*   **`MMU_EXT` (Addresses `FF0080h-FF00BFh`)**: Расширенный доступ к состоянию маппера.
    - Доступ: RW (только CPU в Native/Supervisor режимах)
    - DMA не имеет доступа к этим регистрам

### 4.3. Регистры совместимости (Legacy Mode)
Предназначены для эмуляции окружения Amstrad CPC. Доступны через порты вида `XXYYh`.
*   **`RMR` / `MMR` (Port `7FXXh`)**: Регистры управления памятью и графикой CPC.
*   **`ROM_SEL` (Port `DFXXh`)**: Выбор банка ROM для верхней области памяти (C000-FFFF).
*   **`SYSCALL_LEGACY` (Port `D400h`)**: Вызов функции операционной системы. Автоматически перенаправляется в Native порт `D4h`.

## 5. Механизмы переключения режимов

### 5.1. Программное переключение
Запись в регистр `GLOBAL_CTRL` (порт `D7h`):
`S ← {data[1], data[0]}` (устанавливаются режимы supervisor и native).

### 5.2. Аппаратное переключение (Trap) в Supervisor Mode
Вход в привилегированный режим осуществляется аппаратно при выполнении условия:
`trap = (supervisor_hook == 1) ∧ (сигнал M1 активен) ∧ (address_bus == 0038h ∨ address_bus == 0066h)`

### 5.3. Переключение через Syscall

#### 5.3.1. Протокол системного вызова
- Код функции: Передается в регистре A.
- Аргументы: Передаются через регистры. Стандартное соглашение:
  - BC — 1-й аргумент (хэндл файла, номер устройства)
  - DE — 2-й аргумент (указатель на данные или размер)
  - HL — 3-й аргумент (указатель на буфер или дополнительный параметр)
- Возвращаемое значение: В регистре A (статус) или в HL (результат).
- Сохранение регистров: Обработчик системного вызова в супервизоре сохраняет и восстанавливает все регистры, кроме тех, что используются для возврата значения.

#### 5.3.2. Пример корректного вызова:
```asm
; Подготовка аргументов для syscall_write (код функции 0x02)
LD A, 2          ; A = Код функции 'write'
LD BC, file_handle ; BC = 1-й арг.: хэндл файла
LD DE, data_size ; DE = 2-й арг.: размер данных
LD HL, data_buffer ; HL = 3-й арг.: указатель на буфер
CALL syscall     ; Вызов обертки
; Проверка возвращаемого значения в A (0=успех, иначе код ошибки)
```

#### 5.3.3. Реализация обертки:

**Native Mode:**
```asm
syscall:
    OUT (D4h), A    ; !!! ВОЛШЕБНАЯ КОМАНДА !!!
    RET             ; Сюда программа вернется после выполнения syscall
```

**Legacy Mode:**
```asm
syscall_legacy:
    OUT (D400h), A  ; !!! ВОЛШЕБНАЯ КОМАНДА !!!
    RET
```

**Аппаратная трансляция:**
```verilog
if (native_mode == 1 && io_addr == 8'hD4) 
    syscall_trigger = 1;
else if (native_mode == 0 && io_addr == 16'hD400) 
    syscall_trigger = 1;
```

#### 5.3.4. Supervisor-mode обработчик:
```asm
Syscall_Dispatcher:
    ; A уже содержит код функции
    CP 0
    JP Z, Syscall_OpenFile
    CP 1
    JP Z, Syscall_ReadFile
    CP 2
    JP Z, Syscall_WriteFile ; <--- Переход сюда
    ; ... и т.д.

Syscall_WriteFile:
    ; Параметры уже в регистрах: A=код, BC=file_handle, HL=buffer, DE=size
    ; Осталось только выполнить работу.
    ; ... обработка ...    
    RET ; Возврат из диспетчера
```

### 5.4. Выход из Supervisor Mode
Выход является **многошаговым процессом**, синхронизированным с циклом команд процессора:

1.  **Инициация выхода**: Программа ядра выполняет команду `OUT` с данными `0` в специальный порт.
    ```asm
    out (supervisor_mode_port), a ; где a=0
    ```
2.  **Детекция**: Аппаратура детектирует эту запись и устанавливает внутренний флаг `EXIT_SUPERVISOR_PENDING = 1`.
3.  **Исполнение RETN**: Следующая команда (обычно `RETN`) исполняется полностью в супервизорном режиме.
4.  **Синхронизация по M1**: Аппаратура ожидает **следующий** цикл шины `M1`.
5.  **Переключение**: При активации `M1` сбрасывается режим `supervisor_mode`.
6.  **Выборка в User Mode**: Выборка команды по адресу возврата происходит уже в User Mode.

**Итог:** Команда `RETN` выполняется в супервизоре, а следующая за ней команда — уже в пользовательском режиме.

### 5.5. Определение активного слота
Активный слот выбирается в зависимости от текущего режима привилегий:
`current_slot = (supervisor_mode == 1) ? SUPER_SLOT : USER_SLOT`

### 5.6. Алгоритм работы маппера
Обращение к регистрам банков `BANK_0`...`BANK_3` перенаправляется в один из 16-ти внутренних регистров маппера в зависимости от активного слота.
```cpp
void write_to_bank_register(uint8_t address_low_bits, uint8_t data) {
    page_index = (current_slot * 4) + (address_low_bits & 0b00000011);
    internal_mapper_registers[page_index] = data;
}
```

### 5.7. Политика безопасности доступа
- **User Native Mode**: При `mmio_userlock=1` запрещен доступ к портам 00-7F и D3, D7, D9, DB-DF. Разрешен только D4 (SysCall).
- **User Legacy Mode**: При `mmio_userlock=1` Разрешен D400 (SysCall) и все стандартные CPC-порты.
- **Supervisor Mode**: Доступ разрешен всегда.

### 5.8. Системный вызов для снятия блокировки доступа к MMIO

`SYS_MMIO_ACCESS_REQUEST` (Код функции: `0xFE`)

- **Назначение:** Запрос на снятие блокировки прямого доступа к MMIO.
- **Вход:** `A = 0xFE`, `BC = 0x0001` (флаг запроса на MMIO).
- **Выход:** `A = Код результата` (0: разрешено, 1: запрещено).
- **Поведение:** Ядро проверяет цифровую подпись программы. В случае успеха выставляет `mmio_userlock = 0`.

## 6. Детальная информация о регистрах MMU нативного режима

### 6.1 Регистр GLOBAL_CTRL
Полная таблица регистра приведена в разделе 4.1.

### 6.2 Расширенный доступ к мапперу
Предназначен для использования системой для быстрого сохранения и восстановления состояния всего маппера.

| Wishbone Address | Slot | CPU Page | Назначение |
|:----------------:|:----:|----------|------------|
| FF00E0 | 0 | 0000 | Слот 0, банк для 0000-3FFF |
| FF00E1 | 0 | 4000 | Слот 0, банк для 4000-7FFF |
| FF00E2 | 0 | 8000 | Слот 0, банк для 8000-BFFF |
| FF00E3 | 0 | C000 | Слот 0, банк для C000-FFFF |
| FF00E4 | 1 | 0000 | Слот 1, банк для 0000-3FFF |
| FF00E5 | 1 | 4000 | Слот 1, банк для 4000-7FFF |
| FF00E6 | 1 | 8000 | Слот 1, банк для 8000-BFFF |
| FF00E7 | 1 | C000 | Слот 1, банк для C000-FFFF |
| FF00E8 | 2 | 0000 | Слот 2, банк для 0000-3FFF |
| FF00E9 | 2 | 4000 | Слот 2, банк для 4000-7FFF |
| FF00EA | 2 | 8000 | Слот 2, банк для 8000-BFFF |
| FF00EB | 2 | C000 | Слот 2, банк для C000-FFFF |
| FF00EC | 3 | 0000 | Слот 3, банк для 0000-3FFF |
| FF00ED | 3 | 4000 | Слот 3, банк для 4000-7FFF |
| FF00EE | 3 | 8000 | Слот 3, банк для 8000-BFFF |
| FF00EF | 3 | C000 | Слот 3, банк для C000-FFFF |

**Важно:** Эти регистры доступны только CPU в Native/Supervisor режимах. DMA не имеет к ним доступа.

## 7. IPC Mailbox (Системный почтовый ящик)

**Назначение:** Обеспечить сверхбыстрый, детерминированный и безопасный обмен служебными командами и уведомлениями между **Супервизором (Ядром)** и **Драйверами**, работающими в пространстве ядра.

**Адрес:** `FF0020h-FF003Fh` (32 байта)

**Аппаратная Реализация:** Состоит из набора регистров:
*   **`MAILBOX_CMD`**: Драйвер записывает сюда код действия (напр., `SND_BUF_EMPTY`, `DSK_IO_DONE`).
*   **`MAILBOX_DATA_*`**: Параметры команды (номер канала, адрес и т.д.).
*   **`MAILBOX_STATUS`**: Биты `FULL` (сообщение не прочитано) и `ACK` (подтверждение обработки).
*   **`MAILBOX_INT_CTRL`**: Управление прерыванием по приему сообщения.

**Протокол:** Драйвер пишет команду и данные, аппаратура выставляет `FULL` и генерарует прерывание ядру (если разрешено). Ядро, обработав сообщение, сбрасывает флаг `FULL`.

## 8. Математическая модель

### 8.1. Преобразование адреса
Алгоритм трансляции логического адреса в физический зависит от режимов.
```
physical_address =
    if (supervisor_mode == 1) or (native_mode == 1) then
        // Нативный или супервизорный режим: используем маппер
        { internal_mapper_registers[current_slot * 4 + page_number], cpu_a[13:0] }
    else
        // Legacy-режим: используем механику CPC
        legacy_cpc_mapping(cpu_a, RMR, MMR)
```

### 8.2. Автомат состояний
Изменение состояния системы можно описать как:
```
S(t+1) =
    if trap_condition then
        {1, S(t).native_mode} // Вход в Supervisor, Native режим не меняется
    else if exit_supervisor_pending & next_M1_cycle then
        {0, S(t).native_mode} // Выход в User, Native режим не меняется
    else if io_write_to_D7h then
        {data[1], data[0]}    // Программная установка обоих режимов
    else
        S(t)                  // Состояние не изменяется
```

## 9. Таблица регистров и адресов

| Device / Description | RW | Legacy IO Address | Legacy Wishbone Address | Native IO Address | Native Wishbone Address | Size | CPU Access | DMA Access |
|----------------------|----|-------------------|-------------------------|-------------------|-------------------------|------|------------|------------|
| **MMIO_WINDOW** | RW | - | - | 00-7Fh | FF0000+{PAGE,ADDR[6:0]} | 128 | RW* | R* |
| **CPU_CLOCK** | RW | - | - | D3h |  | 1 | RW* | - |
| **MMIO_PAGE** | RW | - | - | D3h |  | 1 | RW* | - |
| **SYSCALL** | W | D400h | FF00D4h | D4h |  | 1 | W | - |
| **GLOBAL_CTRL** | RW | - | - | D7h |  | 1 | RW* | - |
| **SUPER_SLOT** | RW | - | - | D9h |  | 1 | RW* | - |
| **USER_SLOT** | RW | - | - | DBh |  | 1 | RW* | - |
| **BANK_0-3** | RW | - | - | DC-DFh | | 4 | RW* | - |
| **MMU_EXT** | RW | - | - | через окно | | 64 | RW* | - |
| **PIC Controller** | RW | - | - | через окно | FF0000h-FF001Fh | 32 | RW | RW |
| **IPC Mailbox** | RW | - | - | через окно | FF0020h-FF003Fh | 32 | RW | - |
| **System Timer** | RW | - | - | через окно | FF0040h-FF005Fh | 32 | RW | - |
| **RTC Controller** | RW | - | - | через окно | FF0060h-FF007Fh | 32 | RW | - |
| **Legacy Emulation** | RW | - | - | через окно | FF0100h-FF017Fh | 128 | RW | RW |
| **DMA Controller** | RW | - | - | через окно | FF0200h-FF027Fh | 128 | RW | - |
| **Graphics Chip** | RW | - | - | через окно | FF0300h-FF037Fh | 128 | RW | RW |
| **Sound Chip** | RW | - | - | через окно | FF0400h-FF047Fh | 128 | RW | RW |
| **Gate Array** | W | 7FXXh | FF7FXXh | - | - | - | W | W |
| **CRTC 6845** | RW | BCXXh/BDXXh | FFBCXXh/FFBDXXh | - | - | - | RW | RW |
| **Upper ROM Select** | W | DFXXh | FFDFXXh | - | - | - | W | - |
| **PPI 8255** | RW | F4XXh-F7XXh | FFF4XXh-FFF7XXh | - | - | - | RW | RW |

**Условные обозначения:**
- * - доступно только в Native/Supervisor режимах
- RW* - чтение/запись с ограничениями по привилегиям
- R* - чтение с ограничениями по привилегиям

## 10. Legacy MMU регистры (только для совместимости с CPC)

### 10.1. Register RMR (Control Interrupt counter, ROM mapping and Graphics mode)

Это общий регистр, отвечающий за графический режим и конфигурацию ROM в CPC.

| bit | Action |
|-----|--------|
| 7 | Must be 1 |
| 6 | Must be 0 |
| 5 | must be 0 on Plus machines with ASIC unlocked |
| 4 | irq_control - Interrupt generation control |
| 3 | upper_rom - 1=Upper ROM area disable, 0=Upper ROM area enable |
| 2 | lower_rom - 1=Lower ROM area disable, 0=Lower ROM area enable |
| 1-0 | graphic_mode - Graphics Mode selection |

- `upper_rom` начинается с C000
- `lower_rom` начинается с 0000
- `graphic_mode` определяет режим графики (наследие CPC)

### 10.2. Upper ROM Select (DFXX)

Восьмибитный регистр, который выбирает 16КБ банк памяти в адресах C000-FFFF когда `upper_rom` равна 0.

### 10.3. Register MMR (RAM memory mapping)

| Бит | Назначение |
|:----|:-----------|
| 7 | Must be 1 |
| 6 | Must be 1 |
| 5-3 | **bbb** - Старшие биты номера банка. Выбирают блок по 64КБ в расширенной памяти. |
| 2-0 | **ccc** - Конфигурация, определяющая младшие биты номера банка. |

**CPC 128 Memory map**

| -Address- | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|-----------|---|---|---|---|---|---|---|---|
| C000-FFFF | RAM_3 | RAM_7 | RAM_7 | RAM_7 | RAM_3 | RAM_3 | RAM_3 | RAM_3 |
| 8000-BFFF | RAM_2 | RAM_2 | RAM_6 | RAM_2 | RAM_2 | RAM_2 | RAM_2 | RAM_2 |
| 4000-7FFF | RAM_1 | RAM_1 | RAM_5 | RAM_3 | RAM_4 | RAM_5 | RAM_6 | RAM_7 |
| 0000-3FFF | RAM_0 | RAM_0 | RAM_4 | RAM_0 | RAM_0 | RAM_0 | RAM_0 | RAM_0 |

**CPC 512 KB Memory map**

| Адрес | ccc=0 | ccc=1 | ccc=2 | ccc=3 | ccc=4 | ccc=5 | ccc=6 | ccc=7 |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0000-3FFF | 0 | 0 | bbb*4 + 0 | 0 | 0 | 0 | 0 | 0 |
| 4000-7FFF | 1 | 1 | bbb*4 + 1 | 3 | bbb*4 + 0 | bbb*4 + 1 | bbb*4 + 2 | bbb*4 + 3 |
| 8000-BFFF | 2 | 2 | bbb*4 + 2 | 2 | 2 | 2 | 2 | 2 |
| C000-FFFF | 3 | bbb*4 + 3 | bbb*4 + 3 | bbb*4 + 3 | 3 | 3 | 3 | 3 |

### 10.5. CPU Clock

| Бит | Назначение |
|:----|:-----------|
| 7-4 | Reserved |
| 3-0 | **dddd** - Делитель чатоты шины на коэффициэнт для получеия тактовой процессора. |

## 11. Address Space Architecture Description

### 11.1. Overview
В этой FPGA retro-computing платформе система отображения памяти использует упрощенный подход, где:

- **Master устройства** выводят только сырые адреса без дополнительной декодировки
- **Slave устройства** используют TAG сигналы для идентификации адресного пространства
- **Система interconnect** выполняет централизованное преобразование адреса в TAG

### 11.2. Address-to-TAG Mapping
Система interconnect преобразует диапазоны адресов в 2-битные TAG сигналы:

```
TAG[1:0] Encoding:
00 - Memory space        (0x0000-0xFFFF) - 64KB main memory
01 - Native IO System    (0x0000-0x01FF) - First 512 bytes (MMU, palette, system)
10 - Native IO Extended  (0x0200-0x7FFF) - Remaining 32KB minus 512 bytes
11 - Legacy IO           (0x8000-0xFFFF) - Upper 32KB for legacy devices
```

### 11.3. Address Decoding Logic
```
IF a[23:16] == 8'hFF THEN       -> IO Space
    IF a[15:9] == 7'b0000000 THEN    -> Native IO System (TAG = 01)
    ELSE IF a[15] == 1'b0 THEN       -> Native IO Extended (TAG = 10)  
    ELSE                             -> Legacy IO (TAG = 11)
ELSE                                 -> Memory Space (TAG = 00)
```

### 11.4. Key Benefits
- **Critical System Access**: MMU и регистры палитры всегда доступны через быстрый TAG=01
- **Efficient Peripheral Scaling**: 192-байтные блоки для современных устройств в Native IO Extended
- **Legacy Compatibility**: Полное сохранение IO пространства Amstrad CPC в Legacy IO
- **Optimized Decoding**: Slave устройства используют простые сравнения TAG вместо сложных проверок диапазонов адресов

---

## Резюме ключевых особенностей:

1. **Единый MMIO механизм**: 128-байтное окно + 7-битная страница
2. **Двойная адресация SYSCALL**: D4h (Native) / D400h (Legacy) с аппаратной трансляцией
3. **Полная совместимость с CPC**: Legacy Mode с оригинальными портами
4. **Строгая безопасность**: `mmio_userlock` по умолчанию включен
5. **Эффективное использование памяти**: 128 страниц × 128 байт = 16КБ MMIO_LO
6. **Разделение доступа**: CPU-only доступ к MMU, общий доступ к периферии
7. **Быстрая коммуникация**: IPC Mailbox для ядра и драйверов
8. **Гибкое переключение режимов**: Программное и аппаратное управление

Эта архитектура обеспечивает обратную совместимость с Amstrad CPC при одновременном предоставлении современных возможностей для расширенного режима работы.