`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 10/20/2021 07:31:30 PM
// Design Name: 
// Module Name: 3_bit_adder_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module adder3_bit_tb();
    reg [2:0] a3, b3, vcin3;
    reg hcin3;
    wire vcout3, hcout3;
endmodule
