Classic Timing Analyzer report for Test1
Sat Apr 18 15:55:41 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'DDS_OUT'
  7. Clock Setup: 'CBCLK'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                     ;
+------------------------------+-------+---------------+----------------------------------+--------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From         ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 0.532 ns                         ; CC           ; CCdata[22]  ; --         ; CBCLK    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.970 ns                        ; DIN~reg0     ; DIN         ; CBCLK      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 8.663 ns                         ; PTT          ; TXOE2       ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 2.684 ns                         ; CLRCLK       ; CC_state.10 ; --         ; CBCLK    ; 0            ;
; Clock Setup: 'CBCLK'         ; N/A   ; None          ; 100.28 MHz ( period = 9.972 ns ) ; bit_count[2] ; SDIO~reg0   ; CBCLK      ; CBCLK    ; 0            ;
; Clock Setup: 'DDS_OUT'       ; N/A   ; None          ; 281.53 MHz ( period = 3.552 ns ) ; state.10     ; RXOE2~reg0  ; DDS_OUT    ; DDS_OUT  ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;              ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------+-------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM240T100C5       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; DDS_OUT         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CLRCLK          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CBCLK           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'DDS_OUT'                                                                                                                                                                           ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From         ; To           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 281.53 MHz ( period = 3.552 ns )               ; state.10     ; RXOE2~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.843 ns                ;
; N/A   ; 297.18 MHz ( period = 3.365 ns )               ; state.01     ; I_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.656 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; RXOE2~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.504 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; I_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.405 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.129 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; Q_CLKRX~reg0 ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.981 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11     ; Q_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.807 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11     ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.804 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11     ; state.00     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.802 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10     ; RXOE1~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.799 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; state.01     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.559 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; RXOE1~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.558 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; Q_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.556 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.01     ; state.10     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.533 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.01     ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.530 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10     ; state.11     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.265 ns                ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CBCLK'                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 100.28 MHz ( period = 9.972 ns )                    ; bit_count[2]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.263 ns                ;
; N/A                                     ; 100.64 MHz ( period = 9.936 ns )                    ; bit_count[3]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.227 ns                ;
; N/A                                     ; 102.05 MHz ( period = 9.799 ns )                    ; bit_count[4]  ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.090 ns                ;
; N/A                                     ; 102.05 MHz ( period = 9.799 ns )                    ; bit_count[4]  ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.090 ns                ;
; N/A                                     ; 102.05 MHz ( period = 9.799 ns )                    ; bit_count[4]  ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.090 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]  ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]  ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.32 MHz ( period = 9.773 ns )                    ; bit_count[4]  ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 102.32 MHz ( period = 9.773 ns )                    ; bit_count[4]  ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 102.32 MHz ( period = 9.773 ns )                    ; bit_count[4]  ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 102.32 MHz ( period = 9.773 ns )                    ; bit_count[4]  ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 102.32 MHz ( period = 9.773 ns )                    ; bit_count[4]  ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 102.32 MHz ( period = 9.773 ns )                    ; bit_count[4]  ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 105.84 MHz ( period = 9.448 ns )                    ; bit_count[3]  ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.739 ns                ;
; N/A                                     ; 105.84 MHz ( period = 9.448 ns )                    ; bit_count[3]  ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.739 ns                ;
; N/A                                     ; 105.84 MHz ( period = 9.448 ns )                    ; bit_count[3]  ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.739 ns                ;
; N/A                                     ; 105.94 MHz ( period = 9.439 ns )                    ; bit_count[3]  ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.730 ns                ;
; N/A                                     ; 105.94 MHz ( period = 9.439 ns )                    ; bit_count[3]  ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.730 ns                ;
; N/A                                     ; 106.07 MHz ( period = 9.428 ns )                    ; bit_count[1]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.719 ns                ;
; N/A                                     ; 106.13 MHz ( period = 9.422 ns )                    ; bit_count[3]  ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 106.13 MHz ( period = 9.422 ns )                    ; bit_count[3]  ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 106.13 MHz ( period = 9.422 ns )                    ; bit_count[3]  ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 106.13 MHz ( period = 9.422 ns )                    ; bit_count[3]  ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 106.13 MHz ( period = 9.422 ns )                    ; bit_count[3]  ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 106.13 MHz ( period = 9.422 ns )                    ; bit_count[3]  ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 106.21 MHz ( period = 9.415 ns )                    ; DDS_data[34]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.706 ns                ;
; N/A                                     ; 108.19 MHz ( period = 9.243 ns )                    ; bit_count[4]  ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.534 ns                ;
; N/A                                     ; 108.19 MHz ( period = 9.243 ns )                    ; bit_count[4]  ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.534 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; bit_count[4]  ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; bit_count[4]  ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; bit_count[4]  ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; bit_count[4]  ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; bit_count[4]  ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; bit_count[4]  ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[4]  ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.52 MHz ( period = 9.215 ns )                    ; bit_count[4]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.506 ns                ;
; N/A                                     ; 109.73 MHz ( period = 9.113 ns )                    ; bit_count[0]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.404 ns                ;
; N/A                                     ; 110.08 MHz ( period = 9.084 ns )                    ; bit_count[0]  ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.375 ns                ;
; N/A                                     ; 110.08 MHz ( period = 9.084 ns )                    ; bit_count[0]  ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.375 ns                ;
; N/A                                     ; 110.08 MHz ( period = 9.084 ns )                    ; bit_count[0]  ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.375 ns                ;
; N/A                                     ; 110.19 MHz ( period = 9.075 ns )                    ; bit_count[0]  ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.366 ns                ;
; N/A                                     ; 110.19 MHz ( period = 9.075 ns )                    ; bit_count[0]  ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.366 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; bit_count[0]  ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.349 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; bit_count[0]  ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.349 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; bit_count[0]  ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.349 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; bit_count[0]  ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.349 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; bit_count[0]  ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.349 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; bit_count[0]  ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.349 ns                ;
; N/A                                     ; 110.95 MHz ( period = 9.013 ns )                    ; DDS_data[24]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.304 ns                ;
; N/A                                     ; 111.46 MHz ( period = 8.972 ns )                    ; DDS_data[44]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.263 ns                ;
; N/A                                     ; 112.46 MHz ( period = 8.892 ns )                    ; bit_count[3]  ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.183 ns                ;
; N/A                                     ; 112.46 MHz ( period = 8.892 ns )                    ; bit_count[3]  ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.183 ns                ;
; N/A                                     ; 112.78 MHz ( period = 8.867 ns )                    ; bit_count[3]  ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 112.78 MHz ( period = 8.867 ns )                    ; bit_count[3]  ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 112.78 MHz ( period = 8.867 ns )                    ; bit_count[3]  ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 112.78 MHz ( period = 8.867 ns )                    ; bit_count[3]  ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 112.78 MHz ( period = 8.867 ns )                    ; bit_count[3]  ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 112.78 MHz ( period = 8.867 ns )                    ; bit_count[3]  ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.158 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 112.79 MHz ( period = 8.866 ns )                    ; bit_count[3]  ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 113.22 MHz ( period = 8.832 ns )                    ; bit_count[2]  ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.123 ns                ;
; N/A                                     ; 113.22 MHz ( period = 8.832 ns )                    ; bit_count[2]  ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.123 ns                ;
; N/A                                     ; 113.22 MHz ( period = 8.832 ns )                    ; bit_count[2]  ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.123 ns                ;
; N/A                                     ; 113.34 MHz ( period = 8.823 ns )                    ; bit_count[2]  ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.114 ns                ;
; N/A                                     ; 113.34 MHz ( period = 8.823 ns )                    ; bit_count[2]  ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.114 ns                ;
; N/A                                     ; 113.56 MHz ( period = 8.806 ns )                    ; bit_count[2]  ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 113.56 MHz ( period = 8.806 ns )                    ; bit_count[2]  ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 113.56 MHz ( period = 8.806 ns )                    ; bit_count[2]  ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 113.56 MHz ( period = 8.806 ns )                    ; bit_count[2]  ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 113.56 MHz ( period = 8.806 ns )                    ; bit_count[2]  ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 113.56 MHz ( period = 8.806 ns )                    ; bit_count[2]  ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 113.87 MHz ( period = 8.782 ns )                    ; AD9912.0100   ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.073 ns                ;
; N/A                                     ; 115.15 MHz ( period = 8.684 ns )                    ; bit_count[1]  ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.975 ns                ;
; N/A                                     ; 115.15 MHz ( period = 8.684 ns )                    ; bit_count[1]  ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.975 ns                ;
; N/A                                     ; 115.15 MHz ( period = 8.684 ns )                    ; bit_count[1]  ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.975 ns                ;
; N/A                                     ; 115.18 MHz ( period = 8.682 ns )                    ; bit_count[5]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.973 ns                ;
; N/A                                     ; 115.27 MHz ( period = 8.675 ns )                    ; bit_count[1]  ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.966 ns                ;
; N/A                                     ; 115.27 MHz ( period = 8.675 ns )                    ; bit_count[1]  ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.966 ns                ;
; N/A                                     ; 115.37 MHz ( period = 8.668 ns )                    ; DDS_data[20]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.959 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]  ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]  ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]  ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]  ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]  ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]  ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 117.26 MHz ( period = 8.528 ns )                    ; bit_count[0]  ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.819 ns                ;
; N/A                                     ; 117.26 MHz ( period = 8.528 ns )                    ; bit_count[0]  ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.819 ns                ;
; N/A                                     ; 117.37 MHz ( period = 8.520 ns )                    ; bit_count[5]  ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.811 ns                ;
; N/A                                     ; 117.37 MHz ( period = 8.520 ns )                    ; bit_count[5]  ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.811 ns                ;
; N/A                                     ; 117.37 MHz ( period = 8.520 ns )                    ; bit_count[5]  ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.811 ns                ;
; N/A                                     ; 117.50 MHz ( period = 8.511 ns )                    ; bit_count[5]  ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.802 ns                ;
; N/A                                     ; 117.50 MHz ( period = 8.511 ns )                    ; bit_count[5]  ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.802 ns                ;
; N/A                                     ; 117.61 MHz ( period = 8.503 ns )                    ; bit_count[0]  ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.794 ns                ;
; N/A                                     ; 117.61 MHz ( period = 8.503 ns )                    ; bit_count[0]  ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.794 ns                ;
; N/A                                     ; 117.61 MHz ( period = 8.503 ns )                    ; bit_count[0]  ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.794 ns                ;
; N/A                                     ; 117.61 MHz ( period = 8.503 ns )                    ; bit_count[0]  ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.794 ns                ;
; N/A                                     ; 117.61 MHz ( period = 8.503 ns )                    ; bit_count[0]  ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.794 ns                ;
; N/A                                     ; 117.61 MHz ( period = 8.503 ns )                    ; bit_count[0]  ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.794 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.62 MHz ( period = 8.502 ns )                    ; bit_count[0]  ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.793 ns                ;
; N/A                                     ; 117.73 MHz ( period = 8.494 ns )                    ; bit_count[5]  ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.785 ns                ;
; N/A                                     ; 117.73 MHz ( period = 8.494 ns )                    ; bit_count[5]  ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.785 ns                ;
; N/A                                     ; 117.73 MHz ( period = 8.494 ns )                    ; bit_count[5]  ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.785 ns                ;
; N/A                                     ; 117.73 MHz ( period = 8.494 ns )                    ; bit_count[5]  ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.785 ns                ;
; N/A                                     ; 117.73 MHz ( period = 8.494 ns )                    ; bit_count[5]  ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.785 ns                ;
; N/A                                     ; 117.73 MHz ( period = 8.494 ns )                    ; bit_count[5]  ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.785 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[34]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[42]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[46]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[38]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[45]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[20]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[4]  ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 119.09 MHz ( period = 8.397 ns )                    ; DDS_data[23]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.688 ns                ;
; N/A                                     ; 119.89 MHz ( period = 8.341 ns )                    ; data_count[1] ; data_count[3]       ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.632 ns                ;
; N/A                                     ; 119.96 MHz ( period = 8.336 ns )                    ; data_count[1] ; data_count[1]       ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.627 ns                ;
; N/A                                     ; 119.99 MHz ( period = 8.334 ns )                    ; data_count[1] ; data_count[2]       ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.625 ns                ;
; N/A                                     ; 120.44 MHz ( period = 8.303 ns )                    ; bit_count[4]  ; DDS_data[48]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.594 ns                ;
; N/A                                     ; 120.51 MHz ( period = 8.298 ns )                    ; DDS_data[35]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.589 ns                ;
; N/A                                     ; 120.80 MHz ( period = 8.278 ns )                    ; DDS_data[32]  ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.569 ns                ;
; N/A                                     ; 120.83 MHz ( period = 8.276 ns )                    ; bit_count[2]  ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.567 ns                ;
; N/A                                     ; 120.83 MHz ( period = 8.276 ns )                    ; bit_count[2]  ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.567 ns                ;
; N/A                                     ; 121.20 MHz ( period = 8.251 ns )                    ; bit_count[2]  ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.542 ns                ;
; N/A                                     ; 121.20 MHz ( period = 8.251 ns )                    ; bit_count[2]  ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.542 ns                ;
; N/A                                     ; 121.20 MHz ( period = 8.251 ns )                    ; bit_count[2]  ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.542 ns                ;
; N/A                                     ; 121.20 MHz ( period = 8.251 ns )                    ; bit_count[2]  ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.542 ns                ;
; N/A                                     ; 121.20 MHz ( period = 8.251 ns )                    ; bit_count[2]  ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.542 ns                ;
; N/A                                     ; 121.20 MHz ( period = 8.251 ns )                    ; bit_count[2]  ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.542 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; bit_count[2]  ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.541 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[19] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[40] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.52 MHz ( period = 8.162 ns )                    ; bit_count[4]  ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.453 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[34]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[42]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[46]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[38]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[45]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[20]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 122.96 MHz ( period = 8.133 ns )                    ; bit_count[3]  ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.424 ns                ;
; N/A                                     ; 123.03 MHz ( period = 8.128 ns )                    ; bit_count[1]  ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.419 ns                ;
; N/A                                     ; 123.03 MHz ( period = 8.128 ns )                    ; bit_count[1]  ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.419 ns                ;
; N/A                                     ; 123.41 MHz ( period = 8.103 ns )                    ; bit_count[1]  ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.394 ns                ;
; N/A                                     ; 123.41 MHz ( period = 8.103 ns )                    ; bit_count[1]  ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.394 ns                ;
; N/A                                     ; 123.41 MHz ( period = 8.103 ns )                    ; bit_count[1]  ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.394 ns                ;
; N/A                                     ; 123.41 MHz ( period = 8.103 ns )                    ; bit_count[1]  ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.394 ns                ;
; N/A                                     ; 123.41 MHz ( period = 8.103 ns )                    ; bit_count[1]  ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.394 ns                ;
; N/A                                     ; 123.41 MHz ( period = 8.103 ns )                    ; bit_count[1]  ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.394 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.43 MHz ( period = 8.102 ns )                    ; bit_count[1]  ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 123.53 MHz ( period = 8.095 ns )                    ; data_count[1] ; spi_state.001       ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.386 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; data_count[1] ; data_count[0]       ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.383 ns                ;
; N/A                                     ; 125.57 MHz ( period = 7.964 ns )                    ; bit_count[5]  ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.255 ns                ;
; N/A                                     ; 125.57 MHz ( period = 7.964 ns )                    ; bit_count[5]  ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.255 ns                ;
; N/A                                     ; 125.75 MHz ( period = 7.952 ns )                    ; bit_count[3]  ; DDS_data[48]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.243 ns                ;
; N/A                                     ; 125.96 MHz ( period = 7.939 ns )                    ; bit_count[5]  ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.230 ns                ;
; N/A                                     ; 125.96 MHz ( period = 7.939 ns )                    ; bit_count[5]  ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.230 ns                ;
; N/A                                     ; 125.96 MHz ( period = 7.939 ns )                    ; bit_count[5]  ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.230 ns                ;
; N/A                                     ; 125.96 MHz ( period = 7.939 ns )                    ; bit_count[5]  ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.230 ns                ;
; N/A                                     ; 125.96 MHz ( period = 7.939 ns )                    ; bit_count[5]  ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.230 ns                ;
; N/A                                     ; 125.96 MHz ( period = 7.939 ns )                    ; bit_count[5]  ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.230 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; bit_count[5]  ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.229 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; bit_count[5]  ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.229 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------+
; tsu                                                                 ;
+-------+--------------+------------+--------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To          ; To Clock ;
+-------+--------------+------------+--------+-------------+----------+
; N/A   ; None         ; 0.532 ns   ; CC     ; CCdata[22]  ; CBCLK    ;
; N/A   ; None         ; 0.530 ns   ; CC     ; CCdata[20]  ; CBCLK    ;
; N/A   ; None         ; 0.340 ns   ; CC     ; CCdata[32]  ; CBCLK    ;
; N/A   ; None         ; 0.339 ns   ; CC     ; CCdata[8]   ; CBCLK    ;
; N/A   ; None         ; 0.256 ns   ; CC     ; CCdata[13]  ; CBCLK    ;
; N/A   ; None         ; 0.243 ns   ; CC     ; CCdata[4]   ; CBCLK    ;
; N/A   ; None         ; 0.120 ns   ; CC     ; CCdata[24]  ; CBCLK    ;
; N/A   ; None         ; 0.116 ns   ; CC     ; CCdata[28]  ; CBCLK    ;
; N/A   ; None         ; 0.116 ns   ; CC     ; CCdata[25]  ; CBCLK    ;
; N/A   ; None         ; 0.115 ns   ; CC     ; CCdata[29]  ; CBCLK    ;
; N/A   ; None         ; 0.095 ns   ; CC     ; CCdata[15]  ; CBCLK    ;
; N/A   ; None         ; 0.093 ns   ; CC     ; CCdata[11]  ; CBCLK    ;
; N/A   ; None         ; 0.089 ns   ; CC     ; CCdata[14]  ; CBCLK    ;
; N/A   ; None         ; 0.088 ns   ; CC     ; CCdata[27]  ; CBCLK    ;
; N/A   ; None         ; 0.087 ns   ; CC     ; CCdata[12]  ; CBCLK    ;
; N/A   ; None         ; 0.085 ns   ; CC     ; CCdata[26]  ; CBCLK    ;
; N/A   ; None         ; 0.084 ns   ; CC     ; CCdata[3]   ; CBCLK    ;
; N/A   ; None         ; 0.061 ns   ; CC     ; CCdata[1]   ; CBCLK    ;
; N/A   ; None         ; 0.061 ns   ; CC     ; CCdata[9]   ; CBCLK    ;
; N/A   ; None         ; 0.054 ns   ; CC     ; CCdata[5]   ; CBCLK    ;
; N/A   ; None         ; 0.009 ns   ; CC     ; CCdata[21]  ; CBCLK    ;
; N/A   ; None         ; -0.011 ns  ; CC     ; CCdata[19]  ; CBCLK    ;
; N/A   ; None         ; -0.018 ns  ; CC     ; CCdata[17]  ; CBCLK    ;
; N/A   ; None         ; -0.045 ns  ; CC     ; CCdata[16]  ; CBCLK    ;
; N/A   ; None         ; -0.049 ns  ; CC     ; CCdata[10]  ; CBCLK    ;
; N/A   ; None         ; -0.053 ns  ; CC     ; CCdata[6]   ; CBCLK    ;
; N/A   ; None         ; -0.105 ns  ; CLRCLK ; bits[4]     ; CBCLK    ;
; N/A   ; None         ; -0.105 ns  ; CLRCLK ; bits[0]     ; CBCLK    ;
; N/A   ; None         ; -0.105 ns  ; CLRCLK ; bits[1]     ; CBCLK    ;
; N/A   ; None         ; -0.105 ns  ; CLRCLK ; bits[5]     ; CBCLK    ;
; N/A   ; None         ; -0.105 ns  ; CLRCLK ; bits[2]     ; CBCLK    ;
; N/A   ; None         ; -0.105 ns  ; CLRCLK ; bits[3]     ; CBCLK    ;
; N/A   ; None         ; -0.113 ns  ; CC     ; CCdata[23]  ; CBCLK    ;
; N/A   ; None         ; -0.133 ns  ; CC     ; CCdata[7]   ; CBCLK    ;
; N/A   ; None         ; -0.223 ns  ; CC     ; CCdata[18]  ; CBCLK    ;
; N/A   ; None         ; -0.255 ns  ; CC     ; CCdata[0]   ; CBCLK    ;
; N/A   ; None         ; -0.664 ns  ; CC     ; CCdata[2]   ; CBCLK    ;
; N/A   ; None         ; -1.693 ns  ; CLRCLK ; CC_state.01 ; CBCLK    ;
; N/A   ; None         ; -2.130 ns  ; CLRCLK ; CC_state.10 ; CBCLK    ;
+-------+--------------+------------+--------+-------------+----------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+--------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From         ; To      ; From Clock ;
+-------+--------------+------------+--------------+---------+------------+
; N/A   ; None         ; 12.970 ns  ; DIN~reg0     ; DIN     ; CBCLK      ;
; N/A   ; None         ; 12.954 ns  ; DCLK~reg0    ; DCLK    ; CBCLK      ;
; N/A   ; None         ; 12.902 ns  ; DLD~reg0     ; DLD     ; CBCLK      ;
; N/A   ; None         ; 12.520 ns  ; PTT_out      ; TXOE2   ; CLRCLK     ;
; N/A   ; None         ; 12.312 ns  ; SDIO~reg0    ; SDIO    ; CBCLK      ;
; N/A   ; None         ; 12.218 ns  ; SCLK~reg0    ; SCLK    ; CBCLK      ;
; N/A   ; None         ; 12.083 ns  ; RXOE1~reg0   ; TXOE1   ; DDS_OUT    ;
; N/A   ; None         ; 11.714 ns  ; CSB~reg0     ; CSB     ; CBCLK      ;
; N/A   ; None         ; 11.704 ns  ; IO_UPD~reg0  ; IO_UPD  ; CBCLK      ;
; N/A   ; None         ; 11.627 ns  ; PTT_out      ; TXOE1   ; CLRCLK     ;
; N/A   ; None         ; 11.572 ns  ; RXOE2~reg0   ; TXOE2   ; DDS_OUT    ;
; N/A   ; None         ; 10.666 ns  ; RXOE1~reg0   ; RXOE1   ; DDS_OUT    ;
; N/A   ; None         ; 10.524 ns  ; PTT_out      ; LED2    ; CLRCLK     ;
; N/A   ; None         ; 10.091 ns  ; RXOE2~reg0   ; RXOE2   ; DDS_OUT    ;
; N/A   ; None         ; 10.009 ns  ; Q_CLKRX~reg0 ; Q_CLKRX ; DDS_OUT    ;
; N/A   ; None         ; 10.009 ns  ; Q_CLKRX~reg0 ; I_CLKRX ; DDS_OUT    ;
; N/A   ; None         ; 9.378 ns   ; Q_CLKTX~reg0 ; Q_CLKTX ; DDS_OUT    ;
; N/A   ; None         ; 8.200 ns   ; I_CLKTX~reg0 ; I_CLKTX ; DDS_OUT    ;
+-------+--------------+------------+--------------+---------+------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To    ;
+-------+-------------------+-----------------+------+-------+
; N/A   ; None              ; 8.663 ns        ; PTT  ; TXOE2 ;
; N/A   ; None              ; 8.635 ns        ; PTT  ; TXOE1 ;
+-------+-------------------+-----------------+------+-------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+--------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To          ; To Clock ;
+---------------+-------------+-----------+--------+-------------+----------+
; N/A           ; None        ; 2.684 ns  ; CLRCLK ; CC_state.10 ; CBCLK    ;
; N/A           ; None        ; 2.247 ns  ; CLRCLK ; CC_state.01 ; CBCLK    ;
; N/A           ; None        ; 1.218 ns  ; CC     ; CCdata[2]   ; CBCLK    ;
; N/A           ; None        ; 0.809 ns  ; CC     ; CCdata[0]   ; CBCLK    ;
; N/A           ; None        ; 0.777 ns  ; CC     ; CCdata[18]  ; CBCLK    ;
; N/A           ; None        ; 0.687 ns  ; CC     ; CCdata[7]   ; CBCLK    ;
; N/A           ; None        ; 0.667 ns  ; CC     ; CCdata[23]  ; CBCLK    ;
; N/A           ; None        ; 0.659 ns  ; CLRCLK ; bits[4]     ; CBCLK    ;
; N/A           ; None        ; 0.659 ns  ; CLRCLK ; bits[0]     ; CBCLK    ;
; N/A           ; None        ; 0.659 ns  ; CLRCLK ; bits[1]     ; CBCLK    ;
; N/A           ; None        ; 0.659 ns  ; CLRCLK ; bits[5]     ; CBCLK    ;
; N/A           ; None        ; 0.659 ns  ; CLRCLK ; bits[2]     ; CBCLK    ;
; N/A           ; None        ; 0.659 ns  ; CLRCLK ; bits[3]     ; CBCLK    ;
; N/A           ; None        ; 0.607 ns  ; CC     ; CCdata[6]   ; CBCLK    ;
; N/A           ; None        ; 0.603 ns  ; CC     ; CCdata[10]  ; CBCLK    ;
; N/A           ; None        ; 0.599 ns  ; CC     ; CCdata[16]  ; CBCLK    ;
; N/A           ; None        ; 0.572 ns  ; CC     ; CCdata[17]  ; CBCLK    ;
; N/A           ; None        ; 0.565 ns  ; CC     ; CCdata[19]  ; CBCLK    ;
; N/A           ; None        ; 0.545 ns  ; CC     ; CCdata[21]  ; CBCLK    ;
; N/A           ; None        ; 0.500 ns  ; CC     ; CCdata[5]   ; CBCLK    ;
; N/A           ; None        ; 0.493 ns  ; CC     ; CCdata[1]   ; CBCLK    ;
; N/A           ; None        ; 0.493 ns  ; CC     ; CCdata[9]   ; CBCLK    ;
; N/A           ; None        ; 0.470 ns  ; CC     ; CCdata[3]   ; CBCLK    ;
; N/A           ; None        ; 0.469 ns  ; CC     ; CCdata[26]  ; CBCLK    ;
; N/A           ; None        ; 0.467 ns  ; CC     ; CCdata[12]  ; CBCLK    ;
; N/A           ; None        ; 0.466 ns  ; CC     ; CCdata[27]  ; CBCLK    ;
; N/A           ; None        ; 0.465 ns  ; CC     ; CCdata[14]  ; CBCLK    ;
; N/A           ; None        ; 0.461 ns  ; CC     ; CCdata[11]  ; CBCLK    ;
; N/A           ; None        ; 0.459 ns  ; CC     ; CCdata[15]  ; CBCLK    ;
; N/A           ; None        ; 0.439 ns  ; CC     ; CCdata[29]  ; CBCLK    ;
; N/A           ; None        ; 0.438 ns  ; CC     ; CCdata[28]  ; CBCLK    ;
; N/A           ; None        ; 0.438 ns  ; CC     ; CCdata[25]  ; CBCLK    ;
; N/A           ; None        ; 0.434 ns  ; CC     ; CCdata[24]  ; CBCLK    ;
; N/A           ; None        ; 0.311 ns  ; CC     ; CCdata[4]   ; CBCLK    ;
; N/A           ; None        ; 0.298 ns  ; CC     ; CCdata[13]  ; CBCLK    ;
; N/A           ; None        ; 0.215 ns  ; CC     ; CCdata[8]   ; CBCLK    ;
; N/A           ; None        ; 0.214 ns  ; CC     ; CCdata[32]  ; CBCLK    ;
; N/A           ; None        ; 0.024 ns  ; CC     ; CCdata[20]  ; CBCLK    ;
; N/A           ; None        ; 0.022 ns  ; CC     ; CCdata[22]  ; CBCLK    ;
+---------------+-------------+-----------+--------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sat Apr 18 15:55:41 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Phoenix -c Test1
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "DDS_OUT" is an undefined clock
    Info: Assuming node "CLRCLK" is an undefined clock
    Info: Assuming node "CBCLK" is an undefined clock
Info: Clock "DDS_OUT" has Internal fmax of 281.53 MHz between source register "state.10" and destination register "RXOE2~reg0" (period= 3.552 ns)
    Info: + Longest register to register delay is 2.843 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y3_N5; Fanout = 3; REG Node = 'state.10'
        Info: 2: + IC(0.995 ns) + CELL(0.511 ns) = 1.506 ns; Loc. = LC_X6_Y3_N3; Fanout = 1; COMB Node = 'RXOE1~0'
        Info: 3: + IC(0.746 ns) + CELL(0.591 ns) = 2.843 ns; Loc. = LC_X6_Y3_N2; Fanout = 2; REG Node = 'RXOE2~reg0'
        Info: Total cell delay = 1.102 ns ( 38.76 % )
        Info: Total interconnect delay = 1.741 ns ( 61.24 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "DDS_OUT" to destination register is 4.728 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 9; CLK Node = 'DDS_OUT'
            Info: 2: + IC(2.678 ns) + CELL(0.918 ns) = 4.728 ns; Loc. = LC_X6_Y3_N2; Fanout = 2; REG Node = 'RXOE2~reg0'
            Info: Total cell delay = 2.050 ns ( 43.36 % )
            Info: Total interconnect delay = 2.678 ns ( 56.64 % )
        Info: - Longest clock path from clock "DDS_OUT" to source register is 4.728 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 9; CLK Node = 'DDS_OUT'
            Info: 2: + IC(2.678 ns) + CELL(0.918 ns) = 4.728 ns; Loc. = LC_X6_Y3_N5; Fanout = 3; REG Node = 'state.10'
            Info: Total cell delay = 2.050 ns ( 43.36 % )
            Info: Total interconnect delay = 2.678 ns ( 56.64 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: No valid register-to-register data paths exist for clock "CLRCLK"
Info: Clock "CBCLK" has Internal fmax of 100.28 MHz between source register "bit_count[2]" and destination register "SDIO~reg0" (period= 9.972 ns)
    Info: + Longest register to register delay is 9.263 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y3_N3; Fanout = 14; REG Node = 'bit_count[2]'
        Info: 2: + IC(3.153 ns) + CELL(0.740 ns) = 3.893 ns; Loc. = LC_X3_Y2_N0; Fanout = 1; COMB Node = 'Mux2~8'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 4.398 ns; Loc. = LC_X3_Y2_N1; Fanout = 1; COMB Node = 'Mux2~9'
        Info: 4: + IC(1.781 ns) + CELL(0.740 ns) = 6.919 ns; Loc. = LC_X3_Y3_N8; Fanout = 1; COMB Node = 'Mux2~10'
        Info: 5: + IC(0.743 ns) + CELL(0.200 ns) = 7.862 ns; Loc. = LC_X3_Y3_N0; Fanout = 1; COMB Node = 'Selector30~2'
        Info: 6: + IC(0.305 ns) + CELL(0.200 ns) = 8.367 ns; Loc. = LC_X3_Y3_N1; Fanout = 1; COMB Node = 'Selector30~3'
        Info: 7: + IC(0.305 ns) + CELL(0.591 ns) = 9.263 ns; Loc. = LC_X3_Y3_N2; Fanout = 2; REG Node = 'SDIO~reg0'
        Info: Total cell delay = 2.671 ns ( 28.84 % )
        Info: Total interconnect delay = 6.592 ns ( 71.16 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CBCLK" to destination register is 7.098 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
            Info: 2: + IC(5.048 ns) + CELL(0.918 ns) = 7.098 ns; Loc. = LC_X3_Y3_N2; Fanout = 2; REG Node = 'SDIO~reg0'
            Info: Total cell delay = 2.050 ns ( 28.88 % )
            Info: Total interconnect delay = 5.048 ns ( 71.12 % )
        Info: - Longest clock path from clock "CBCLK" to source register is 7.098 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
            Info: 2: + IC(5.048 ns) + CELL(0.918 ns) = 7.098 ns; Loc. = LC_X2_Y3_N3; Fanout = 14; REG Node = 'bit_count[2]'
            Info: Total cell delay = 2.050 ns ( 28.88 % )
            Info: Total interconnect delay = 5.048 ns ( 71.12 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "CCdata[22]" (data pin = "CC", clock pin = "CBCLK") is 0.532 ns
    Info: + Longest pin to register delay is 7.297 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_33; Fanout = 31; PIN Node = 'CC'
        Info: 2: + IC(5.104 ns) + CELL(1.061 ns) = 7.297 ns; Loc. = LC_X2_Y4_N4; Fanout = 2; REG Node = 'CCdata[22]'
        Info: Total cell delay = 2.193 ns ( 30.05 % )
        Info: Total interconnect delay = 5.104 ns ( 69.95 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "CBCLK" to destination register is 7.098 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
        Info: 2: + IC(5.048 ns) + CELL(0.918 ns) = 7.098 ns; Loc. = LC_X2_Y4_N4; Fanout = 2; REG Node = 'CCdata[22]'
        Info: Total cell delay = 2.050 ns ( 28.88 % )
        Info: Total interconnect delay = 5.048 ns ( 71.12 % )
Info: tco from clock "CBCLK" to destination pin "DIN" through register "DIN~reg0" is 12.970 ns
    Info: + Longest clock path from clock "CBCLK" to source register is 7.098 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
        Info: 2: + IC(5.048 ns) + CELL(0.918 ns) = 7.098 ns; Loc. = LC_X7_Y3_N0; Fanout = 2; REG Node = 'DIN~reg0'
        Info: Total cell delay = 2.050 ns ( 28.88 % )
        Info: Total interconnect delay = 5.048 ns ( 71.12 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 5.496 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y3_N0; Fanout = 2; REG Node = 'DIN~reg0'
        Info: 2: + IC(3.174 ns) + CELL(2.322 ns) = 5.496 ns; Loc. = PIN_20; Fanout = 0; PIN Node = 'DIN'
        Info: Total cell delay = 2.322 ns ( 42.25 % )
        Info: Total interconnect delay = 3.174 ns ( 57.75 % )
Info: Longest tpd from source pin "PTT" to destination pin "TXOE2" is 8.663 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_52; Fanout = 2; PIN Node = 'PTT'
    Info: 2: + IC(2.522 ns) + CELL(0.200 ns) = 3.854 ns; Loc. = LC_X6_Y3_N0; Fanout = 1; COMB Node = 'TXOE2~1'
    Info: 3: + IC(2.487 ns) + CELL(2.322 ns) = 8.663 ns; Loc. = PIN_90; Fanout = 0; PIN Node = 'TXOE2'
    Info: Total cell delay = 3.654 ns ( 42.18 % )
    Info: Total interconnect delay = 5.009 ns ( 57.82 % )
Info: th for register "CC_state.10" (data pin = "CLRCLK", clock pin = "CBCLK") is 2.684 ns
    Info: + Longest clock path from clock "CBCLK" to destination register is 7.098 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
        Info: 2: + IC(5.048 ns) + CELL(0.918 ns) = 7.098 ns; Loc. = LC_X7_Y4_N8; Fanout = 16; REG Node = 'CC_state.10'
        Info: Total cell delay = 2.050 ns ( 28.88 % )
        Info: Total interconnect delay = 5.048 ns ( 71.12 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 4.635 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_68; Fanout = 34; CLK Node = 'CLRCLK'
        Info: 2: + IC(2.442 ns) + CELL(1.061 ns) = 4.635 ns; Loc. = LC_X7_Y4_N8; Fanout = 16; REG Node = 'CC_state.10'
        Info: Total cell delay = 2.193 ns ( 47.31 % )
        Info: Total interconnect delay = 2.442 ns ( 52.69 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 132 megabytes
    Info: Processing ended: Sat Apr 18 15:55:41 2009
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


