# Generated by Yosys 0.38 (git sha1 a0cd5d1bb, gcc 11.2.1 -fPIC -Os)

.model fabric_clk_buf_primitive_inst
.inputs wire1
.outputs $auto$rs_design_edit.cc:880:execute$414 wire_out_clk
.names $false
.names $true
1
.names $undef
.subckt DFFRE C=wire1 D=wire1 E=$true Q=wire_out_clk R=$true
.names $true $auto$rs_design_edit.cc:880:execute$414
1 1
.end
