Fitter report for rtc_test
Tue Nov 22 21:29:04 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 22 21:29:04 2016     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; rtc_test                                  ;
; Top-level Entity Name              ; rtc_test                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6F17C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 380 / 6,272 ( 6 % )                       ;
;     Total combinational functions  ; 357 / 6,272 ( 6 % )                       ;
;     Dedicated logic registers      ; 157 / 6,272 ( 3 % )                       ;
; Total registers                    ; 157                                       ;
; Total pins                         ; 7 / 180 ( 4 % )                           ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; tx          ; Missing drive strength ;
; DS1302_RST  ; Missing drive strength ;
; DS1302_SCLK ; Missing drive strength ;
; DS1302_SIO  ; Missing drive strength ;
+-------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 542 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 542 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 532     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/AX301/10_rtc_test/rtc_test.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 380 / 6,272 ( 6 % ) ;
;     -- Combinational with no register       ; 223                 ;
;     -- Register only                        ; 23                  ;
;     -- Combinational with a register        ; 134                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 191                 ;
;     -- 3 input functions                    ; 74                  ;
;     -- <=2 input functions                  ; 92                  ;
;     -- Register only                        ; 23                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 303                 ;
;     -- arithmetic mode                      ; 54                  ;
;                                             ;                     ;
; Total registers*                            ; 157 / 7,124 ( 2 % ) ;
;     -- Dedicated logic registers            ; 157 / 6,272 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 29 / 392 ( 7 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 7 / 180 ( 4 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 2                   ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 2 / 10 ( 20 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%        ;
; Maximum fan-out                             ; 99                  ;
; Highest non-global fan-out                  ; 69                  ;
; Total fan-out                               ; 1723                ;
; Average fan-out                             ; 3.05                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 380 / 6272 ( 6 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 223                ; 0                              ;
;     -- Register only                        ; 23                 ; 0                              ;
;     -- Combinational with a register        ; 134                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 191                ; 0                              ;
;     -- 3 input functions                    ; 74                 ; 0                              ;
;     -- <=2 input functions                  ; 92                 ; 0                              ;
;     -- Register only                        ; 23                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 303                ; 0                              ;
;     -- arithmetic mode                      ; 54                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 157                ; 0                              ;
;     -- Dedicated logic registers            ; 157 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 29 / 392 ( 7 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 7                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 1                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 1                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1718               ; 5                              ;
;     -- Registered Connections               ; 789                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 3                  ; 0                              ;
;     -- Output Ports                         ; 3                  ; 0                              ;
;     -- Bidir Ports                          ; 1                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK_50M ; E1    ; 1        ; 0            ; 11           ; 7            ; 99                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RSTn    ; N13   ; 5        ; 34           ; 2            ; 21           ; 69                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rx      ; M2    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DS1302_RST  ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS1302_SCLK ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx          ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                     ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; DS1302_SIO ; M8    ; 3        ; 13           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 19 ( 11 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 26 ( 12 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; CLK_50M                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; rx                                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; DS1302_SIO                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; tx                                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; DS1302_RST                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RSTn                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; DS1302_SCLK                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                             ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                   ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------+--------------+
; |rtc_test                  ; 380 (82)    ; 157 (44)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 223 (37)     ; 23 (6)            ; 134 (52)         ; |rtc_test                                             ;              ;
;    |clkdiv:u0|             ; 30 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 16 (16)          ; |rtc_test|clkdiv:u0                                   ;              ;
;    |rtc_time:U2|           ; 219 (42)    ; 82 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (5)      ; 15 (8)            ; 67 (29)          ; |rtc_test|rtc_time:U2                                 ;              ;
;       |ds1302_module:U1|   ; 177 (0)     ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 7 (0)             ; 38 (0)           ; |rtc_test|rtc_time:U2|ds1302_module:U1                ;              ;
;          |cmd_control:U1|  ; 37 (37)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 7 (7)             ; 14 (14)          ; |rtc_test|rtc_time:U2|ds1302_module:U1|cmd_control:U1 ;              ;
;          |i2c_com:U2|      ; 142 (142)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 26 (26)          ; |rtc_test|rtc_time:U2|ds1302_module:U1|i2c_com:U2     ;              ;
;    |uarttx:u1|             ; 50 (50)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 13 (13)          ; |rtc_test|uarttx:u1                                   ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; rx          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; tx          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS1302_RST  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS1302_SCLK ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS1302_SIO  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLK_50M     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RSTn        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; rx                                                            ;                   ;         ;
; DS1302_SIO                                                    ;                   ;         ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~9        ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~8         ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector26~1   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~29       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~36       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~13        ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~15        ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~17        ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~44       ; 1                 ; 6       ;
; CLK_50M                                                       ;                   ;         ;
; RSTn                                                          ;                   ;         ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; 1                 ; 6       ;
;      - uart_stat.001                                          ; 1                 ; 6       ;
;      - rtc_time:U2|rData[1]                                   ; 1                 ; 6       ;
;      - rtc_time:U2|rData[4]                                   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; 1                 ; 6       ;
;      - txdata[0]~9                                            ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[5]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[4]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[7]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[6]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[2]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[1]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|isStart[0]                                 ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; 1                 ; 6       ;
;      - k[6]~11                                                ; 1                 ; 6       ;
;      - k[6]~12                                                ; 1                 ; 6       ;
;      - uart_cnt[14]~18                                        ; 1                 ; 6       ;
;      - uart_cnt[14]~19                                        ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; 1                 ; 6       ;
;      - rtc_time:U2|i[1]                                       ; 1                 ; 6       ;
;      - rtc_time:U2|i[2]                                       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; 1                 ; 6       ;
;      - rtc_time:U2|Decoder0~0                                 ; 1                 ; 6       ;
;      - rtc_time:U2|i[0]                                       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; 1                 ; 6       ;
;      - uart_stat~10                                           ; 1                 ; 6       ;
;      - Time_second_reg[7]~0                                   ; 1                 ; 6       ;
;      - wrsig~0                                                ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; 1                 ; 6       ;
;      - rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; 1                 ; 6       ;
;      - uart_stat~11                                           ; 1                 ; 6       ;
;      - rtc_time:U2|rData[5]                                   ; 1                 ; 6       ;
+---------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+--------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK_50M                                                ; PIN_E1             ; 99      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; RSTn                                                   ; PIN_N13            ; 69      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Time_second_reg[7]~0                                   ; LCCOMB_X11_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clkdiv:u0|clkout                                       ; FF_X26_Y15_N9      ; 58      ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; k[6]~11                                                ; LCCOMB_X16_Y16_N24 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; k[6]~12                                                ; LCCOMB_X16_Y16_N22 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|Decoder0~1                                 ; LCCOMB_X17_Y16_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|Decoder0~2                                 ; LCCOMB_X14_Y16_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|Decoder0~3                                 ; LCCOMB_X14_Y16_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; FF_X16_Y14_N7      ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart~2  ; LCCOMB_X16_Y14_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]~4 ; LCCOMB_X17_Y15_N28 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]~3 ; LCCOMB_X14_Y14_N26 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]~2 ; LCCOMB_X17_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]~17   ; LCCOMB_X19_Y15_N28 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]~24        ; LCCOMB_X18_Y14_N4  ; 6       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; FF_X16_Y14_N3      ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; FF_X16_Y14_N13     ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~11       ; LCCOMB_X16_Y13_N10 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~16       ; LCCOMB_X16_Y13_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|isStart[7]~0                               ; LCCOMB_X16_Y15_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rtc_time:U2|rData[5]~1                                 ; LCCOMB_X17_Y14_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; txdata[0]~12                                           ; LCCOMB_X13_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_cnt[14]~18                                        ; LCCOMB_X13_Y17_N30 ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_cnt[14]~19                                        ; LCCOMB_X12_Y16_N0  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                             ;
+------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name             ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_50M          ; PIN_E1        ; 99      ; 10                                   ; Global Clock         ; GCLK2            ; --                        ;
; clkdiv:u0|clkout ; FF_X26_Y15_N9 ; 58      ; 7                                    ; Global Clock         ; GCLK8            ; --                        ;
+------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; RSTn~input                                               ; 69      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]             ; 41      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]             ; 36      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]             ; 35      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]             ; 28      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]             ; 26      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]             ; 24      ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1]   ; 22      ;
; k[0]                                                     ; 19      ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector19~0     ; 18      ;
; rtc_time:U2|i[1]                                         ; 17      ;
; rtc_time:U2|i[0]                                         ; 16      ;
; rtc_time:U2|i[2]                                         ; 16      ;
; uart_cnt[14]~19                                          ; 16      ;
; uart_cnt[14]~18                                          ; 16      ;
; uarttx:u1|cnt[5]                                         ; 15      ;
; k[2]                                                     ; 15      ;
; k[1]                                                     ; 15      ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone       ; 14      ;
; uarttx:u1|cnt[3]                                         ; 13      ;
; rtc_time:U2|isStart[7]                                   ; 12      ;
; uarttx:u1|send                                           ; 12      ;
; uarttx:u1|cnt[7]                                         ; 12      ;
; rtc_time:U2|isStart[2]                                   ; 10      ;
; uarttx:u1|cnt[6]                                         ; 10      ;
; uarttx:u1|cnt[4]                                         ; 10      ;
; k[3]                                                     ; 10      ;
; DS1302_SIO~input                                         ; 9       ;
; k[6]~12                                                  ; 9       ;
; k[6]~11                                                  ; 9       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|LessThan0~0      ; 8       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]~2   ; 8       ;
; Time_second_reg[7]~0                                     ; 8       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~6           ; 8       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]         ; 8       ;
; rtc_time:U2|Decoder0~3                                   ; 8       ;
; rtc_time:U2|Decoder0~2                                   ; 8       ;
; rtc_time:U2|Decoder0~1                                   ; 8       ;
; rtc_time:U2|isStart[1]                                   ; 8       ;
; rtc_time:U2|isStart[6]                                   ; 8       ;
; rtc_time:U2|isStart[4]                                   ; 8       ;
; rtc_time:U2|isStart[5]                                   ; 8       ;
; txdata[0]~12                                             ; 8       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Equal0~1         ; 8       ;
; k[4]                                                     ; 8       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]        ; 8       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector20~0     ; 7       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]         ; 7       ;
; rtc_time:U2|isStart[0]                                   ; 7       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Equal0~0         ; 7       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]         ; 7       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]~24          ; 6       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~16         ; 6       ;
; rtc_time:U2|isStart[7]~0                                 ; 6       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]~13          ; 6       ;
; txdata[3]~17                                             ; 6       ;
; uarttx:u1|Equal0~0                                       ; 6       ;
; uarttx:u1|tx                                             ; 6       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]         ; 6       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO             ; 6       ;
; uart_stat.001                                            ; 6       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0]   ; 6       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]~17     ; 5       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]         ; 5       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]         ; 5       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]         ; 5       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]         ; 5       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone           ; 5       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]         ; 5       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]         ; 5       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|WideOr11     ; 5       ;
; clkdiv:u0|Equal1~2                                       ; 5       ;
; uarttx:u1|cnt[7]~3                                       ; 5       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]~4   ; 4       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~2       ; 4       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~13         ; 4       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~12         ; 4       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST~4           ; 4       ;
; txdata[3]~21                                             ; 4       ;
; txdata[3]~20                                             ; 4       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]~3   ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart~4    ; 3       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~11         ; 3       ;
; wrsig                                                    ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]     ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]     ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]     ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]     ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]     ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]     ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]     ; 3       ;
; rtc_time:U2|Decoder0~0                                   ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]     ; 3       ;
; uart_stat.000                                            ; 3       ;
; Equal3~2                                                 ; 3       ;
; Equal3~0                                                 ; 3       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut            ; 3       ;
; clkdiv:u0|cnt[15]                                        ; 3       ;
; clkdiv:u0|cnt[2]                                         ; 3       ;
; clkdiv:u0|cnt[6]                                         ; 3       ;
; clkdiv:u0|cnt[1]                                         ; 3       ;
; clkdiv:u0|cnt[5]                                         ; 3       ;
; clkdiv:u0|cnt[8]                                         ; 3       ;
; clkdiv:u0|cnt[0]                                         ; 3       ;
; clkdiv:u0|cnt[7]                                         ; 3       ;
; uarttx:u1|cnt[0]~13                                      ; 3       ;
; rtc_time:U2|Time_second[4]                               ; 3       ;
; rtc_time:U2|Time_second[0]                               ; 3       ;
; rtc_time:U2|Time_second[1]                               ; 3       ;
; rtc_time:U2|Time_second[5]                               ; 3       ;
; rtc_time:U2|Time_second[6]                               ; 3       ;
; rtc_time:U2|Time_second[2]                               ; 3       ;
; rtc_time:U2|Time_second[7]                               ; 3       ;
; rtc_time:U2|Time_second[3]                               ; 3       ;
; txdata[3]~19                                             ; 3       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST~3           ; 3       ;
; uarttx:u1|presult                                        ; 3       ;
; uart_cnt[7]                                              ; 3       ;
; uart_cnt[6]                                              ; 3       ;
; uart_cnt[5]                                              ; 3       ;
; uart_cnt[4]                                              ; 3       ;
; uart_cnt[3]                                              ; 3       ;
; uart_cnt[15]                                             ; 3       ;
; uart_cnt[2]                                              ; 3       ;
; uart_cnt[1]                                              ; 3       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]~3   ; 2       ;
; rtc_time:U2|rData[5]~1                                   ; 2       ;
; rtc_time:U2|rData[5]                                     ; 2       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]~2   ; 2       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]     ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~4       ; 2       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]     ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~9          ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~0       ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add2~0           ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux0~3           ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~5           ; 2       ;
; uart_stat~9                                              ; 2       ;
; Equal0~4                                                 ; 2       ;
; Equal1~2                                                 ; 2       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart~2    ; 2       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]~0   ; 2       ;
; clkdiv:u0|Equal0~2                                       ; 2       ;
; clkdiv:u0|cnt[14]                                        ; 2       ;
; clkdiv:u0|cnt[13]                                        ; 2       ;
; clkdiv:u0|cnt[12]                                        ; 2       ;
; clkdiv:u0|cnt[11]                                        ; 2       ;
; clkdiv:u0|Equal0~1                                       ; 2       ;
; clkdiv:u0|cnt[10]                                        ; 2       ;
; clkdiv:u0|cnt[9]                                         ; 2       ;
; clkdiv:u0|cnt[3]                                         ; 2       ;
; clkdiv:u0|cnt[4]                                         ; 2       ;
; uarttx:u1|idle                                           ; 2       ;
; uarttx:u1|Equal0~2                                       ; 2       ;
; uarttx:u1|Equal0~1                                       ; 2       ;
; uarttx:u1|WideOr10~0                                     ; 2       ;
; txdata~41                                                ; 2       ;
; uarttx:u1|presult~0                                      ; 2       ;
; txdata~30                                                ; 2       ;
; txdata~15                                                ; 2       ;
; txdata[0]~8                                              ; 2       ;
; txdata[0]~7                                              ; 2       ;
; Equal1~0                                                 ; 2       ;
; uarttx:u1|cnt[2]                                         ; 2       ;
; uarttx:u1|cnt[1]                                         ; 2       ;
; uarttx:u1|cnt[0]                                         ; 2       ;
; txdata[0]                                                ; 2       ;
; uarttx:u1|Selector5~4                                    ; 2       ;
; uarttx:u1|Selector5~1                                    ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK            ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST             ; 2       ;
; k[7]                                                     ; 2       ;
; k[6]                                                     ; 2       ;
; k[8]                                                     ; 2       ;
; k[5]                                                     ; 2       ;
; uart_cnt[14]                                             ; 2       ;
; uart_cnt[13]                                             ; 2       ;
; uart_cnt[12]                                             ; 2       ;
; uart_cnt[11]                                             ; 2       ;
; uart_cnt[10]                                             ; 2       ;
; uart_cnt[9]                                              ; 2       ;
; uart_cnt[8]                                              ; 2       ;
; uart_cnt[0]                                              ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]        ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]        ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]        ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]        ; 2       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK~2          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK~1          ; 1       ;
; txdata~48                                                ; 1       ;
; txdata~47                                                ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~44         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~43         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~42         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut~5          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]~23          ; 1       ;
; txdata~46                                                ; 1       ;
; txdata~45                                                ; 1       ;
; txdata~44                                                ; 1       ;
; rtc_time:U2|Mux14~0                                      ; 1       ;
; rtc_time:U2|Mux17~0                                      ; 1       ;
; rtc_time:U2|rData[5]~0                                   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]~7   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]~6   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]~5   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|WideOr0~1    ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|WideOr0~0    ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector7~0  ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector2~1  ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector2~0  ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector10~0 ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]~2   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector6~0  ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]~3   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]~1   ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector1~1  ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|Selector1~0  ; 1       ;
; uart_stat~11                                             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~41         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~17          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~7       ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~16          ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~40         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~15          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~6       ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~14          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~39         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~13          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~5       ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~12          ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~38         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~37         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~36         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~35         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~34         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~33         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~32         ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~31         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~30         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~29         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~28         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector26~2     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector26~1     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~3       ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector26~0     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~11          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~10          ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~27         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~26         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~25         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~24         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~23         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~22         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~21         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~20         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~19         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~18         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~17         ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~15         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~14         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~9           ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~8           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Decoder0~1       ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~10         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector21~3     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector21~2     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector21~1     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector21~0     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~7           ; 1       ;
; wrsig~0                                                  ; 1       ;
; rtc_time:U2|Mux10~0                                      ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone~0     ; 1       ;
; rtc_time:U2|i[2]~0                                       ; 1       ;
; rtc_time:U2|Mux9~0                                       ; 1       ;
; uart_stat~10                                             ; 1       ;
; uart_stat.010                                            ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut~4          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut~3          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut~2          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData~8          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~7      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~6      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~5      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~4      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~3      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~2      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~1      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector1~0      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux0~2           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux0~1           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux0~0           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO~1           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~4           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~3           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~2           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~1           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Mux1~0           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone~2         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone~1         ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone~0         ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]~1       ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]~0       ; 1       ;
; rtc_time:U2|Mux6~0                                       ; 1       ;
; rtc_time:U2|Mux5~0                                       ; 1       ;
; rtc_time:U2|Mux4~1                                       ; 1       ;
; rtc_time:U2|Mux4~0                                       ; 1       ;
; rtc_time:U2|Mux1~0                                       ; 1       ;
; rtc_time:U2|Mux0~0                                       ; 1       ;
; rtc_time:U2|Mux3~0                                       ; 1       ;
; rtc_time:U2|Mux2~0                                       ; 1       ;
; clkdiv:u0|cnt~3                                          ; 1       ;
; clkdiv:u0|cnt~2                                          ; 1       ;
; clkdiv:u0|cnt~1                                          ; 1       ;
; clkdiv:u0|cnt~0                                          ; 1       ;
; uarttx:u1|idle~1                                         ; 1       ;
; uarttx:u1|idle~0                                         ; 1       ;
; uarttx:u1|wrsigrise~0                                    ; 1       ;
; uarttx:u1|wrsigbuf                                       ; 1       ;
; Selector1~0                                              ; 1       ;
; Equal0~3                                                 ; 1       ;
; Time_second_reg[7]                                       ; 1       ;
; Time_second_reg[6]                                       ; 1       ;
; Equal0~2                                                 ; 1       ;
; Time_second_reg[5]                                       ; 1       ;
; Time_second_reg[4]                                       ; 1       ;
; Equal0~1                                                 ; 1       ;
; Time_second_reg[3]                                       ; 1       ;
; Time_second_reg[2]                                       ; 1       ;
; Equal0~0                                                 ; 1       ;
; Time_second_reg[1]                                       ; 1       ;
; Time_second_reg[0]                                       ; 1       ;
; Equal3~1                                                 ; 1       ;
; Equal1~1                                                 ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~22             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~21             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~20             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~19             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~18             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~17             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]~16          ; 1       ;
; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1]~3 ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~15             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~14             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector19~4     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~12             ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i~11             ; 1       ;
; clkdiv:u0|clkout~0                                       ; 1       ;
; clkdiv:u0|Equal1~1                                       ; 1       ;
; clkdiv:u0|Equal1~0                                       ; 1       ;
; clkdiv:u0|Equal0~4                                       ; 1       ;
; clkdiv:u0|Equal0~3                                       ; 1       ;
; clkdiv:u0|Equal0~0                                       ; 1       ;
; uarttx:u1|send~0                                         ; 1       ;
; uarttx:u1|wrsigrise                                      ; 1       ;
; uarttx:u1|cnt~16                                         ; 1       ;
; uarttx:u1|cnt~15                                         ; 1       ;
; uarttx:u1|cnt~14                                         ; 1       ;
; uarttx:u1|cnt[0]~12                                      ; 1       ;
; txdata~43                                                ; 1       ;
; txdata~42                                                ; 1       ;
; txdata~40                                                ; 1       ;
; rtc_time:U2|Time_munite[0]                               ; 1       ;
; rtc_time:U2|Time_munite[4]                               ; 1       ;
; txdata~39                                                ; 1       ;
; rtc_time:U2|Time_hour[4]                                 ; 1       ;
; rtc_time:U2|Time_hour[0]                                 ; 1       ;
; txdata~38                                                ; 1       ;
; uarttx:u1|presult~3                                      ; 1       ;
; uarttx:u1|presult~2                                      ; 1       ;
; uarttx:u1|presult~1                                      ; 1       ;
; uarttx:u1|Selector7~0                                    ; 1       ;
; txdata~37                                                ; 1       ;
; txdata~36                                                ; 1       ;
; txdata~35                                                ; 1       ;
; txdata~34                                                ; 1       ;
; rtc_time:U2|Time_munite[1]                               ; 1       ;
; rtc_time:U2|Time_munite[5]                               ; 1       ;
; txdata~33                                                ; 1       ;
; rtc_time:U2|Time_hour[5]                                 ; 1       ;
; rtc_time:U2|Time_hour[1]                                 ; 1       ;
; txdata~32                                                ; 1       ;
; txdata~31                                                ; 1       ;
; txdata~29                                                ; 1       ;
; rtc_time:U2|Time_munite[2]                               ; 1       ;
; rtc_time:U2|Time_munite[6]                               ; 1       ;
; txdata~28                                                ; 1       ;
; rtc_time:U2|Time_hour[6]                                 ; 1       ;
; rtc_time:U2|Time_hour[2]                                 ; 1       ;
; uarttx:u1|cnt~11                                         ; 1       ;
; uarttx:u1|cnt~10                                         ; 1       ;
; uarttx:u1|cnt~9                                          ; 1       ;
; uarttx:u1|cnt~8                                          ; 1       ;
; uarttx:u1|cnt~7                                          ; 1       ;
; txdata~27                                                ; 1       ;
; txdata~26                                                ; 1       ;
; txdata~25                                                ; 1       ;
; txdata~24                                                ; 1       ;
; txdata~23                                                ; 1       ;
; txdata~22                                                ; 1       ;
; rtc_time:U2|Time_munite[3]                               ; 1       ;
; rtc_time:U2|Time_munite[7]                               ; 1       ;
; txdata~18                                                ; 1       ;
; rtc_time:U2|Time_hour[7]                                 ; 1       ;
; rtc_time:U2|Time_hour[3]                                 ; 1       ;
; txdata~16                                                ; 1       ;
; uarttx:u1|cnt~6                                          ; 1       ;
; uarttx:u1|cnt~5                                          ; 1       ;
; txdata~14                                                ; 1       ;
; txdata~13                                                ; 1       ;
; uarttx:u1|cnt~4                                          ; 1       ;
; uarttx:u1|cnt[7]~2                                       ; 1       ;
; uarttx:u1|cnt[7]~1                                       ; 1       ;
; uarttx:u1|cnt~0                                          ; 1       ;
; txdata[0]~11                                             ; 1       ;
; txdata[0]~10                                             ; 1       ;
; txdata[0]~9                                              ; 1       ;
; txdata~6                                                 ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK~0          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector19~3     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector19~2     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Selector19~1     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST~2           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST~1           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST~0           ; 1       ;
; clkdiv:u0|clkout                                         ; 1       ;
; uarttx:u1|tx~0                                           ; 1       ;
; uarttx:u1|Selector5~9                                    ; 1       ;
; uarttx:u1|Selector5~8                                    ; 1       ;
; uarttx:u1|Selector5~7                                    ; 1       ;
; uarttx:u1|Selector5~6                                    ; 1       ;
; uarttx:u1|Selector5~5                                    ; 1       ;
; txdata[1]                                                ; 1       ;
; txdata[2]                                                ; 1       ;
; uarttx:u1|Selector5~3                                    ; 1       ;
; uarttx:u1|Selector5~2                                    ; 1       ;
; txdata[6]                                                ; 1       ;
; uarttx:u1|Selector5~0                                    ; 1       ;
; txdata[3]                                                ; 1       ;
; txdata[4]                                                ; 1       ;
; txdata[5]                                                ; 1       ;
; rtc_time:U2|rData[4]                                     ; 1       ;
; rtc_time:U2|rData[1]                                     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]~0       ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]~1       ; 1       ;
; k[8]~27                                                  ; 1       ;
; k[7]~26                                                  ; 1       ;
; k[7]~25                                                  ; 1       ;
; k[6]~24                                                  ; 1       ;
; k[6]~23                                                  ; 1       ;
; k[5]~22                                                  ; 1       ;
; k[5]~21                                                  ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO~0           ; 1       ;
; clkdiv:u0|Add0~30                                        ; 1       ;
; clkdiv:u0|Add0~29                                        ; 1       ;
; clkdiv:u0|Add0~28                                        ; 1       ;
; clkdiv:u0|Add0~27                                        ; 1       ;
; clkdiv:u0|Add0~26                                        ; 1       ;
; clkdiv:u0|Add0~25                                        ; 1       ;
; clkdiv:u0|Add0~24                                        ; 1       ;
; clkdiv:u0|Add0~23                                        ; 1       ;
; clkdiv:u0|Add0~22                                        ; 1       ;
; clkdiv:u0|Add0~21                                        ; 1       ;
; clkdiv:u0|Add0~20                                        ; 1       ;
; clkdiv:u0|Add0~19                                        ; 1       ;
; clkdiv:u0|Add0~18                                        ; 1       ;
; clkdiv:u0|Add0~17                                        ; 1       ;
; clkdiv:u0|Add0~16                                        ; 1       ;
; clkdiv:u0|Add0~15                                        ; 1       ;
; clkdiv:u0|Add0~14                                        ; 1       ;
; clkdiv:u0|Add0~13                                        ; 1       ;
; clkdiv:u0|Add0~12                                        ; 1       ;
; clkdiv:u0|Add0~11                                        ; 1       ;
; clkdiv:u0|Add0~10                                        ; 1       ;
; clkdiv:u0|Add0~9                                         ; 1       ;
; clkdiv:u0|Add0~8                                         ; 1       ;
; clkdiv:u0|Add0~7                                         ; 1       ;
; clkdiv:u0|Add0~6                                         ; 1       ;
; clkdiv:u0|Add0~5                                         ; 1       ;
; clkdiv:u0|Add0~4                                         ; 1       ;
; clkdiv:u0|Add0~3                                         ; 1       ;
; clkdiv:u0|Add0~2                                         ; 1       ;
; clkdiv:u0|Add0~1                                         ; 1       ;
; clkdiv:u0|Add0~0                                         ; 1       ;
; uart_cnt[15]~48                                          ; 1       ;
; uart_cnt[14]~47                                          ; 1       ;
; uart_cnt[14]~46                                          ; 1       ;
; uart_cnt[13]~45                                          ; 1       ;
; uart_cnt[13]~44                                          ; 1       ;
; uart_cnt[12]~43                                          ; 1       ;
; uart_cnt[12]~42                                          ; 1       ;
; uart_cnt[11]~41                                          ; 1       ;
; uart_cnt[11]~40                                          ; 1       ;
; uart_cnt[10]~39                                          ; 1       ;
; uart_cnt[10]~38                                          ; 1       ;
; uart_cnt[9]~37                                           ; 1       ;
; uart_cnt[9]~36                                           ; 1       ;
; uart_cnt[8]~35                                           ; 1       ;
; uart_cnt[8]~34                                           ; 1       ;
; uart_cnt[7]~33                                           ; 1       ;
; uart_cnt[7]~32                                           ; 1       ;
; uart_cnt[6]~31                                           ; 1       ;
; uart_cnt[6]~30                                           ; 1       ;
; uart_cnt[5]~29                                           ; 1       ;
; uart_cnt[5]~28                                           ; 1       ;
; uart_cnt[4]~27                                           ; 1       ;
; uart_cnt[4]~26                                           ; 1       ;
; uart_cnt[3]~25                                           ; 1       ;
; uart_cnt[3]~24                                           ; 1       ;
; uart_cnt[2]~23                                           ; 1       ;
; uart_cnt[2]~22                                           ; 1       ;
; uart_cnt[1]~21                                           ; 1       ;
; uart_cnt[1]~20                                           ; 1       ;
; uart_cnt[0]~17                                           ; 1       ;
; uart_cnt[0]~16                                           ; 1       ;
; k[4]~20                                                  ; 1       ;
; k[4]~19                                                  ; 1       ;
; k[3]~18                                                  ; 1       ;
; k[3]~17                                                  ; 1       ;
; k[2]~16                                                  ; 1       ;
; k[2]~15                                                  ; 1       ;
; k[1]~14                                                  ; 1       ;
; k[1]~13                                                  ; 1       ;
; k[0]~10                                                  ; 1       ;
; k[0]~9                                                   ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]~15     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]~14     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]~13     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]~12     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]~11     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]~10     ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]~9      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]~8      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]~7      ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]~3           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]~1           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]~2           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]~4           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~10          ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~9           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~8           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~7           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~6           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~5           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~4           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]~0           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~3           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~2           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~1           ; 1       ;
; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Add1~0           ; 1       ;
; uarttx:u1|Add0~14                                        ; 1       ;
; uarttx:u1|Add0~13                                        ; 1       ;
; uarttx:u1|Add0~12                                        ; 1       ;
; uarttx:u1|Add0~11                                        ; 1       ;
; uarttx:u1|Add0~10                                        ; 1       ;
; uarttx:u1|Add0~9                                         ; 1       ;
; uarttx:u1|Add0~8                                         ; 1       ;
; uarttx:u1|Add0~7                                         ; 1       ;
; uarttx:u1|Add0~6                                         ; 1       ;
; uarttx:u1|Add0~5                                         ; 1       ;
; uarttx:u1|Add0~4                                         ; 1       ;
; uarttx:u1|Add0~3                                         ; 1       ;
; uarttx:u1|Add0~2                                         ; 1       ;
; uarttx:u1|Add0~1                                         ; 1       ;
; uarttx:u1|Add0~0                                         ; 1       ;
+----------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 467 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 4 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 152 / 21,816 ( < 1 % ) ;
; Direct links                ; 138 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 273 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 3 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 182 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.10) ; Number of LABs  (Total = 29) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 1                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 29) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.52) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 5                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.34) ; Number of LABs  (Total = 29) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 6                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.76) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 7         ; 0            ; 7         ; 0            ; 0            ; 7         ; 7         ; 0            ; 7         ; 7         ; 0            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 7            ; 0         ; 7            ; 7            ; 0         ; 0         ; 7            ; 0         ; 0         ; 7            ; 7            ; 7            ; 7            ; 3            ; 7            ; 7            ; 3            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS1302_RST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS1302_SCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS1302_SIO         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50M            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RSTn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK_50M         ; clkdiv:u0|clkout     ; 4.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                         ;
+----------------------------+----------------------+-------------------+
; Source Register            ; Destination Register ; Delay Added in ns ;
+----------------------------+----------------------+-------------------+
; clkdiv:u0|clkout           ; clkdiv:u0|clkout     ; 2.212             ;
; clkdiv:u0|cnt[7]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[0]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[1]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[2]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[3]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[4]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[5]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[6]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[15]          ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[8]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[9]           ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[10]          ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[11]          ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[12]          ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[13]          ; clkdiv:u0|clkout     ; 1.106             ;
; clkdiv:u0|cnt[14]          ; clkdiv:u0|clkout     ; 1.106             ;
; rtc_time:U2|Time_second[0] ; txdata[0]            ; 0.766             ;
; rtc_time:U2|Time_second[4] ; Time_second_reg[4]   ; 0.641             ;
; rtc_time:U2|Time_second[2] ; txdata[2]            ; 0.349             ;
; rtc_time:U2|Time_second[6] ; Time_second_reg[6]   ; 0.346             ;
; rtc_time:U2|Time_second[7] ; Time_second_reg[7]   ; 0.327             ;
; rtc_time:U2|Time_second[3] ; Time_second_reg[3]   ; 0.327             ;
; rtc_time:U2|Time_second[2] ; Time_second_reg[2]   ; 0.327             ;
; rtc_time:U2|Time_second[0] ; uart_stat.000        ; 0.304             ;
; rtc_time:U2|Time_second[0] ; uart_stat.001        ; 0.291             ;
; rtc_time:U2|Time_second[6] ; txdata[2]            ; 0.278             ;
; rtc_time:U2|Time_second[5] ; Time_second_reg[5]   ; 0.266             ;
; rtc_time:U2|Time_second[1] ; Time_second_reg[1]   ; 0.266             ;
; rtc_time:U2|Time_second[4] ; txdata[0]            ; 0.260             ;
; rtc_time:U2|Time_second[0] ; Time_second_reg[0]   ; 0.248             ;
; rtc_time:U2|Time_second[4] ; uart_stat.000        ; 0.185             ;
; rtc_time:U2|Time_second[4] ; uart_stat.001        ; 0.172             ;
; rtc_time:U2|Time_hour[7]   ; txdata[3]            ; 0.170             ;
; rtc_time:U2|Time_hour[3]   ; txdata[3]            ; 0.170             ;
; rtc_time:U2|Time_hour[0]   ; txdata[0]            ; 0.143             ;
; rtc_time:U2|Time_hour[2]   ; txdata[2]            ; 0.127             ;
; rtc_time:U2|Time_hour[4]   ; txdata[0]            ; 0.125             ;
; rtc_time:U2|Time_hour[6]   ; txdata[2]            ; 0.116             ;
; Time_second_reg[1]         ; uart_stat.000        ; 0.100             ;
; rtc_time:U2|Time_second[1] ; uart_stat.000        ; 0.100             ;
; Time_second_reg[0]         ; uart_stat.000        ; 0.100             ;
; Time_second_reg[1]         ; uart_stat.001        ; 0.087             ;
; rtc_time:U2|Time_second[1] ; uart_stat.001        ; 0.087             ;
; Time_second_reg[0]         ; uart_stat.001        ; 0.087             ;
; Time_second_reg[5]         ; uart_stat.000        ; 0.052             ;
; rtc_time:U2|Time_second[5] ; uart_stat.000        ; 0.052             ;
; Time_second_reg[4]         ; uart_stat.000        ; 0.052             ;
; Time_second_reg[5]         ; uart_stat.001        ; 0.039             ;
; rtc_time:U2|Time_second[5] ; uart_stat.001        ; 0.039             ;
; Time_second_reg[4]         ; uart_stat.001        ; 0.039             ;
; rtc_time:U2|Time_second[5] ; txdata[1]            ; 0.024             ;
; Time_second_reg[7]         ; uart_stat.000        ; 0.013             ;
; rtc_time:U2|Time_second[7] ; uart_stat.000        ; 0.013             ;
; Time_second_reg[6]         ; uart_stat.000        ; 0.013             ;
; rtc_time:U2|Time_second[6] ; uart_stat.000        ; 0.013             ;
; Time_second_reg[3]         ; uart_stat.000        ; 0.013             ;
; rtc_time:U2|Time_second[3] ; uart_stat.000        ; 0.013             ;
; Time_second_reg[2]         ; uart_stat.000        ; 0.013             ;
; rtc_time:U2|Time_second[2] ; uart_stat.000        ; 0.013             ;
+----------------------------+----------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Tue Nov 22 21:28:57 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off rtc_test -c rtc_test
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "rtc_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtc_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK_50M~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clkdiv:u0|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:u0|clkout~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 4 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin rx uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin DS1302_SIO uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin CLK_50M uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin RSTn uses I/O standard 3.3-V LVTTL at N13
Info (144001): Generated suppressed messages file E:/AX301/10_rtc_test/rtc_test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 698 megabytes
    Info: Processing ended: Tue Nov 22 21:29:05 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/AX301/10_rtc_test/rtc_test.fit.smsg.


