{"Source Block": ["oh/spi/dv/dut_spi.v@56:66@HdlStmAssign", "   //###################\n   // GLUE\n   //###################\n   assign clkout     = clk1;\n   assign clk        = clk1;\n   assign wait_out   = 1'b0;\n   assign dut_active = 1'b1;\n\n   //######################################################################\n   //# DUT\n   //######################################################################\n"], "Clone Blocks": [["oh/gpio/dv/dut_gpio.v@55:65", "\n   //######################################################################\n   //DUT\n   //######################################################################\n\n   assign wait_out[N-1:0] = 'b0;\n   assign dut_active      = 1'b1;\n   assign clkout          = clk1;\n   assign clk             = clk1;\n   \n   always @ (posedge clk)\n"], ["oh/spi/dv/dut_spi.v@55:65", "\n   //###################\n   // GLUE\n   //###################\n   assign clkout     = clk1;\n   assign clk        = clk1;\n   assign wait_out   = 1'b0;\n   assign dut_active = 1'b1;\n\n   //######################################################################\n   //# DUT\n"], ["oh/common/dv/dut_gray.v@29:39", "\n   /*AUTOINPUT*/\n   /*AUTOOUTPUT*/\n   /*AUTOWIRE*/\n\n   wire [31:0] \t     gray;\n   \n   //tie offs for Dv\n   assign dut_active = 1'b1;\n   assign wait_out   = 1'b0;\n   assign clkout     = clk1;\n"], ["oh/spi/dv/dut_spi.v@54:64", "   // End of automatics\n\n   //###################\n   // GLUE\n   //###################\n   assign clkout     = clk1;\n   assign clk        = clk1;\n   assign wait_out   = 1'b0;\n   assign dut_active = 1'b1;\n\n   //######################################################################\n"], ["oh/emmu/dv/dut_emmu.v@48:58", "   /*AUTOINPUT*/\n  \n   // End of automatics\n   /*AUTOWIRE*/\n      \n   assign clkout     = clk1;   \n   assign dut_active = 1'b1;\n   assign wait_out   = 1'b0;\n   \n   emmu eemu (// Outputs\n\t      .reg_rdata\t\t(),\n"], ["oh/spi/dv/dut_spi.v@57:67", "   // GLUE\n   //###################\n   assign clkout     = clk1;\n   assign clk        = clk1;\n   assign wait_out   = 1'b0;\n   assign dut_active = 1'b1;\n\n   //######################################################################\n   //# DUT\n   //######################################################################\n\n"]], "Diff Content": {"Delete": [[61, "   assign wait_out   = 1'b0;\n"]], "Add": []}}