<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üíú ‚úä üéà Verilog-Cache-Implementierung üßë‚Äçü§ù‚Äçüßë üëû üç°</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Dieser Artikel beschreibt die einfachste Implementierung von RAM in Verilog. 

 Bevor Sie mit der Code-Analyse fortfahren, sollten Sie die grundlegend...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Verilog-Cache-Implementierung</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461611/"> Dieser Artikel beschreibt die einfachste Implementierung von RAM in Verilog. <br><br>  Bevor Sie mit der Code-Analyse fortfahren, sollten Sie die grundlegende Syntax von Verilog kennen. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Hier finden Sie Schulungsunterlagen</a> . <br><a name="habracut"></a><br><h3>  RAM </h3><br><h4>  Schritt 1: Deklarieren des Moduls mit den entsprechenden Eingangs- / Ausgangssignalen </h4><br><pre><code class="plaintext hljs">module ram ( input [word_size - 1:0] data, input [word_size - 1:0] addr, input wr, input clk, output response, output [word_size - 1:0] out ); parameter word_size = 32;</code> </pre> <br><ul><li>  <b>Daten</b> - Daten zum Schreiben. </li><li>  <b>Adr</b> - Adresse zum Speicher im RAM. </li><li>  <b>wr</b> - status (lesen / schreiben). </li><li>  <b>clk</b> - Taktzyklus-System. </li><li>  <b>Antwort</b> - Bereitschaft des RAM (1 - wenn RAM die Lese- / Schreibanforderung verarbeitet hat, 0 - andernfalls). </li><li>  <b>out</b> - Daten aus dem RAM gelesen. </li></ul><br>  Diese Implementierung wurde in das Altera Max 10-FPGA integriert, das √ºber eine 32-Bit-Architektur verf√ºgt. Daher betr√§gt die Gr√∂√üe f√ºr Daten und Adressen (word_size) 32 Bit. <br><br><h4>  Schritt 2: Deklarieren der Register im Modul </h4><br>  Eine Array-Deklaration zum Speichern von Daten: <br><br><pre> <code class="plaintext hljs">parameter size = 1&lt;&lt;32; reg [word_size-1:0] ram [size-1:0];</code> </pre><br>  Wir m√ºssen auch die vorherigen Eingabeparameter speichern, um ihre √Ñnderungen im Always-Block zu verfolgen: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br>  Und die letzten beiden Register zum Aktualisieren der Ausgangssignale nach Berechnungen im Always-Block: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] out_reg; reg response_reg;</code> </pre><br>  Wir initialisieren die Register: <br><br><pre> <code class="plaintext hljs">initial begin response_reg = 1; data_reg = 0; addr_reg = 0; wr_reg = 0; end</code> </pre><br><h4>  Schritt 3: Implementieren der Always-Logik des Blocks </h4><br><pre> <code class="plaintext hljs">always @(negedge clk) begin if ((data != data_reg) || (addr%size != addr_reg)|| (wr != wr_reg)) begin response_reg = 0; data_reg = data; addr_reg = addr%size; wr_reg = wr; end else begin if (response_reg == 0) begin if (wr) ram[addr] = data; else out_reg = ram[addr]; response_reg = 1; end end end</code> </pre><br>  Immer Block wird durch negedje ausgel√∂st, d.h.  Im Moment bewegt sich die Uhr von 1 auf 0. Dies geschieht, um den RAM korrekt mit dem Cache zu synchronisieren.  Andernfalls kann es F√§lle geben, in denen der RAM keine Zeit hat, den Bereitschaftsstatus von 1 auf 0 zur√ºckzusetzen, und beim n√§chsten Takt entscheidet der Cache, dass der RAM seine Anforderung erfolgreich verarbeitet hat, was grunds√§tzlich falsch ist. <br><br>  Die Logik des Always-Algorithmus des Blocks lautet wie folgt: Wenn die Daten aktualisiert werden, setzen Sie den Bereitschaftsstatus auf 0 zur√ºck und aktualisieren / lesen Sie Daten. Wenn das Schreiben / Lesen abgeschlossen ist, aktualisieren Sie den Bereitschaftsstatus auf 1. <br><br>  F√ºgen Sie am Ende den folgenden Codeabschnitt hinzu: <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign response = response_reg;</code> </pre><br>  Die Art der Ausgangssignale unseres Moduls ist Draht.  Die einzige M√∂glichkeit, Signale dieses Typs zu √§ndern, ist die langfristige Zuweisung, die innerhalb des Always-Blocks verboten ist.  Aus diesem Grund verwendet der Always-Block Register, die anschlie√üend den Ausgangssignalen zugeordnet werden. <br><br><h3>  Direkter Mapping-Cache </h3><br>  Der direkte Mapping-Cache ist einer der einfachsten Cache-Typen.  In dieser Implementierung besteht der Cache aus n Elementen, und der RAM wird bedingt durch n in Bl√∂cke unterteilt, dann entspricht das i-te Element im Cache allen solchen k-ten Elementen im RAM, die die Bedingung i = k% n erf√ºllen. <br><br>  Das Bild unten zeigt einen Cache der Gr√∂√üe 4 und einen RAM der Gr√∂√üe 16. <br><br><img src="https://habrastorage.org/webt/k9/a-/_4/k9a-_4tdp2uqa6jmzqtcx7p5tfm.png"><br><br>  Jedes Cache-Element enth√§lt die folgenden Informationen: <br><br><ul><li>  <b>G√ºltigkeitsbit</b> - ob die Informationen im Cache relevant sind. </li><li>  <b>Tag</b> ist die Blocknummer im RAM, in der sich dieses Element befindet. </li><li>  <b>Daten</b> - Informationen, die wir schreiben / lesen. </li></ul><br>  Bei der Aufforderung zum Lesen teilt der Cache die Eingabeadresse in zwei Teile - ein Tag und einen Index.  Die Gr√∂√üe des Index ist log (n), wobei n die Gr√∂√üe des Caches ist. <br><br><h4>  Schritt 1: Deklarieren des Moduls mit den entsprechenden Eingangs- / Ausgangssignalen </h4><br><pre> <code class="plaintext hljs">module direct_mapping_cache ( input [word_size-1:0] data, input [word_size-1:0] addr, input wr, input clk, output response, output is_missrate, output [word_size-1:0] out ); parameter word_size = 32;</code> </pre><br>  Die Deklaration des Cache-Moduls ist identisch mit dem RAM, mit Ausnahme des neuen Ausgangssignals is_missrate.  Diese Ausgabe speichert Informationen dar√ºber, ob die letzte Leseanforderung fehlgeschlagen war. <br><br><h4>  Schritt 2: Deklarieren der Register und des RAM </h4><br>  Bevor wir die Register deklarieren, bestimmen wir die Gr√∂√üe des Caches und des Index: <br><br><pre> <code class="plaintext hljs">parameter size = 64; parameter index_size = 6;</code> </pre><br>  Als n√§chstes deklarieren wir ein Array, in dem die Daten, die wir schreiben und lesen, gespeichert werden: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_array [size-1:0];</code> </pre><br>  Wir m√ºssen auch G√ºltigkeitsbits und Tags f√ºr jedes Element im Cache speichern: <br><br><pre> <code class="plaintext hljs">reg validity_array [size-1:0]; reg [word_size-index_size-1:0] tag_array [size-1:0]; reg [index_size-1:0] index_array [size-1:0];</code> </pre><br>  Register, in die die Eingangsadresse aufgeteilt wird: <br><br><pre> <code class="plaintext hljs">reg [word_size-index_size-1:0] tag; reg [index_size-1:0] index;</code> </pre><br>  Register, die die Eingabewerte auf dem vorherigen Takt speichern (zum Verfolgen von √Ñnderungen in Eingabedaten): <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br>  Register zum Aktualisieren der Ausgangssignale nach Berechnungen im Always-Block: <br><br><pre> <code class="plaintext hljs">reg response_reg; reg is_missrate_reg; reg [word_size-1:0] out_reg;</code> </pre><br>  Eingabewerte f√ºr RAM: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] ram_data; reg [word_size-1:0] ram_addr; reg ram_wr;</code> </pre><br>  Ausgabewerte f√ºr RAM: <br><br><pre> <code class="plaintext hljs">wire ram_response; wire [word_size-1:0] ram_out;</code> </pre><br>  Deklarieren eines RAM-Moduls und Verbinden von Eingangs- und Ausgangssignalen: <br><br><pre> <code class="plaintext hljs">ram ram( .data(ram_data), .addr(ram_addr), .wr(ram_wr), .clk(clk), .response(ram_response), .out(ram_out));</code> </pre><br>  Registerinitialisierung: <br><br><pre> <code class="plaintext hljs">initial integer i initial begin data_reg = 0; addr_reg = 0; wr_reg = 0; for (i = 0; i &lt; size; i=i+1) begin data_array[i] = 0; tag_array[i] = 0; validity_array[i] = 0; end end</code> </pre><br><h4>  Schritt 3: Implementieren der Always-Logik des Blocks </h4><br>  Zun√§chst haben wir f√ºr jede Uhr zwei Zust√§nde - die Eingabedaten werden ge√§ndert oder nicht ge√§ndert.  Basierend darauf haben wir die folgende Bedingung: <br><br><pre> <code class="plaintext hljs">always @(posedge clk) begin if (data_reg != data || addr_reg != addr || wr_reg != wr) begin end // 1:    else begin // 2:     end end</code> </pre><br>  <b>Block 1.</b> Falls die Eingabedaten ge√§ndert werden, setzen wir zuerst den Bereitschaftsstatus auf 0 zur√ºck: <br><br><pre> <code class="plaintext hljs">response_reg = 0;</code> </pre><br>  Als n√§chstes aktualisieren wir die Register, in denen die Eingabewerte des vorherigen Takts gespeichert sind: <br><br><pre> <code class="plaintext hljs">data_reg = data; addr_reg = addr; wr_reg = wr;</code> </pre><br>  Wir teilen die Eingabeadresse in ein Tag und einen Index auf: <br><br><pre> <code class="plaintext hljs">tag = addr &gt;&gt; index_size; index = addr;</code> </pre><br>  Um das Tag zu berechnen, wird eine bitweise Verschiebung nach rechts verwendet, f√ºr den Index reicht es aus, einfach zuzuweisen, weil  Zus√§tzliche Bits der Adresse werden nicht ber√ºcksichtigt. <br><br>  Der n√§chste Schritt besteht darin, zwischen Schreiben und Lesen zu w√§hlen: <br><br><pre> <code class="plaintext hljs">if (wr) begin //  data_array[index] = data; tag_array[index] = tag; validity_array[index] = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end else begin //  if ((validity_array[index]) &amp;&amp; (tag == tag_array[index])) begin //    is_missrate_reg = 0; out_reg = data_array[index]; response_reg = 1; end else begin //     is_missrate_reg = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end end</code> </pre><br>  Bei der Aufzeichnung √§ndern wir zun√§chst die Daten im Cache und aktualisieren dann die Eingabedaten f√ºr den RAM.  Beim Lesen √ºberpr√ºfen wir das Vorhandensein dieses Elements im Cache und schreiben es, falls vorhanden, in out_reg, andernfalls wenden wir uns dem RAM zu. <br><br>  <b>Block 2.</b> Wenn die Daten seit der Ausf√ºhrung der vorherigen Uhr nicht ge√§ndert wurden, haben wir den folgenden Code: <br><br><pre> <code class="plaintext hljs">if ((ram_response) &amp;&amp; (!response_reg)) begin if (wr == 0) begin validity_array [index] = 1; data_array [index] = ram_out; tag_array[index] = tag; out_reg = ram_out; end response_reg = 1; end</code> </pre><br>  Hier warten wir auf den Abschluss des Zugriffs auf den RAM (wenn kein Zugriff vorhanden war, ist ram_response 1), aktualisieren die Daten, wenn ein Lesebefehl vorhanden war, und setzen die Cache-Bereitschaft auf 1. <br><br>  Zuletzt aktualisieren Sie die Ausgabewerte: <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign is_missrate = is_missrate_reg; assign response = response_reg;</code> </pre></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de461611/">https://habr.com/ru/post/de461611/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de461593/index.html">API auf F #. Zugriff auf rollenbasierte Anwendungsmodule</a></li>
<li><a href="../de461595/index.html">Von der Theorie zur Praxis: Wie Studierende der Fakult√§t f√ºr Photonik und Optoinformatik studieren und arbeiten</a></li>
<li><a href="../de461601/index.html">Was ein nicht-technischer Gr√ºnder √ºber Softwareentwicklung wissen sollte</a></li>
<li><a href="../de461605/index.html">Turmverteidigung in Einheit schaffen: Ballistik</a></li>
<li><a href="../de461607/index.html">Funktionsweise des Apple Lightning-Videoadapters</a></li>
<li><a href="../de461613/index.html">Untersuchung der Selbstentladung der Batterie</a></li>
<li><a href="../de461615/index.html">4 Tods√ºnden von TWS-Kopfh√∂rern: Warum ist True Wireless immer noch kein Chaos?</a></li>
<li><a href="../de461617/index.html">Theorie eines erfolgreichen Starts</a></li>
<li><a href="../de461621/index.html">Ist es schwierig, Ihr erstes VHDL-Programm zu schreiben?</a></li>
<li><a href="../de461623/index.html">Wie wir anderthalb Jahre lang die Engine und das Spiel darauf gemacht haben</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>