lab5_1 – ALU
산술 장치와 논리 장치 모듈을 구현하고 이를 사용해 ALU를 완성한다.
Schematic 기능으로 회로를 확인한다.

lab5_1_tb – ALU 테스트 벤치
테스트 벤치를 완성하고 시뮬레이션을 실행해 정상 작동을 확인한다.

lab5_2 – Master-slave JK 플립플롭
SR 래치 모듈을 구현하고 이를 사용해 Negative reset Master-slave JK 플립플롭을 완성한다. 
Schematic 기능으로 회로를 확인한다.

lab5_2_tb – Master-slave JK 플립플롭 테스트 벤치
테스트 벤치를 완성하고 시뮬레이션을 실행해 주어진 조건에서 정상 작동을 확인한다.
테스트 벤치를 수정해 SR 래치 대비 해결된 글리치와 해결되지 못한 글리치를 모두 보인다.
