# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 78
attribute \dynports 1
attribute \top 1
attribute \src "dut.sv:4.1-72.10"
module \asym_ram_sdp_read_wider
  parameter \WIDTHA 4
  parameter \SIZEA 1024
  parameter \ADDRWIDTHA 10
  parameter \WIDTHB 16
  parameter \SIZEB 256
  parameter \ADDRWIDTHB 8
  attribute \src "dut.sv:52.2-58.5"
  wire width 10 $0$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$6
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $0$memwr$\RAM$dut.sv:56$4_DATA[3:0]$7
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8
  attribute \src "dut.sv:52.2-58.5"
  wire width 10 $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$16_DATA
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$17_DATA
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$18_DATA
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$19_DATA
  attribute \src "dut.sv:17.25-17.30"
  wire width 10 input 6 \addrA
  attribute \src "dut.sv:18.25-18.30"
  wire width 8 input 7 \addrB
  attribute \src "dut.sv:13.8-13.12"
  wire input 1 \clkA
  attribute \src "dut.sv:14.8-14.12"
  wire input 2 \clkB
  attribute \src "dut.sv:19.21-19.24"
  wire width 4 input 8 \diA
  attribute \src "dut.sv:20.22-20.25"
  wire width 16 output 9 \doB
  attribute \src "dut.sv:16.8-16.12"
  wire input 3 \enaA
  attribute \src "dut.sv:16.14-16.18"
  wire input 5 \enaB
  attribute \src "dut.sv:62.11-62.12"
  wire width 32 signed \ramread.i
  attribute \src "dut.sv:63.23-63.30"
  wire width 2 \ramread.lsbaddr
  attribute \src "dut.sv:50.19-50.24"
  wire width 16 \readB
  attribute \src "dut.sv:15.8-15.11"
  wire input 4 \weA
  attribute \src "dut.sv:49.21-49.24"
  memory width 4 size 1024 \RAM
  attribute \src "dut.sv:60.2-70.5"
  cell $dffe $auto$ff.cc:266:slice$74
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 4
    connect \CLK \clkB
    connect \D $memrd$\RAM$dut.sv:67$19_DATA
    connect \EN \enaB
    connect \Q \readB [15:12]
  end
  attribute \src "dut.sv:60.2-70.5"
  cell $dffe $auto$ff.cc:266:slice$75
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 4
    connect \CLK \clkB
    connect \D $memrd$\RAM$dut.sv:67$18_DATA
    connect \EN \enaB
    connect \Q \readB [11:8]
  end
  attribute \src "dut.sv:60.2-70.5"
  cell $dffe $auto$ff.cc:266:slice$76
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 4
    connect \CLK \clkB
    connect \D $memrd$\RAM$dut.sv:67$17_DATA
    connect \EN \enaB
    connect \Q \readB [7:4]
  end
  attribute \src "dut.sv:60.2-70.5"
  cell $dffe $auto$ff.cc:266:slice$77
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 4
    connect \CLK \clkB
    connect \D $memrd$\RAM$dut.sv:67$16_DATA
    connect \EN \enaB
    connect \Q \readB [3:0]
  end
  attribute \src "dut.sv:56.5-56.22"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$71
    parameter \ABITS 10
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\RAM"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 4
    connect \ADDR $0$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$6
    connect \CLK \clkA
    connect \DATA $0$memwr$\RAM$dut.sv:56$4_DATA[3:0]$7
    connect \EN { $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] }
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$16
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'00 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$16_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$17
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'01 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$17_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$18
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'10 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$18_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$19
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'11 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$19_DATA
    connect \EN 1'x
  end
  attribute \full_case 1
  attribute \src "dut.sv:55.8-55.11|dut.sv:55.4-56.23"
  cell $mux $procmux$22
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 [3]
  end
  attribute \full_case 1
  attribute \src "dut.sv:55.8-55.11|dut.sv:55.4-56.23"
  cell $mux $procmux$28
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \diA
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13
  end
  attribute \full_case 1
  attribute \src "dut.sv:55.8-55.11|dut.sv:55.4-56.23"
  cell $mux $procmux$34
    parameter \WIDTH 10
    connect \A 10'x
    connect \B \addrA
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12
  end
  attribute \full_case 1
  attribute \src "dut.sv:54.7-54.11|dut.sv:54.3-57.6"
  cell $mux $procmux$39
    parameter \WIDTH 1
    connect \A 1'0
    connect \B $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 [3]
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3]
  end
  attribute \full_case 1
  attribute \src "dut.sv:54.7-54.11|dut.sv:54.3-57.6"
  cell $mux $procmux$42
    parameter \WIDTH 4
    connect \A 4'x
    connect \B $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:56$4_DATA[3:0]$7
  end
  attribute \full_case 1
  attribute \src "dut.sv:54.7-54.11|dut.sv:54.3-57.6"
  cell $mux $procmux$45
    parameter \WIDTH 10
    connect \A 10'x
    connect \B $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$6
  end
  connect $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [2:0] { $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 [3] }
  connect $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 [2:0] { $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 [3] $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 [3] $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 [3] }
  connect \doB \readB
  connect \ramread.i 4
  connect \ramread.lsbaddr 2'11
end
