[vortex]
url = https://github.com/vortexgpgpu/vortex.git
start = c265ff97b8dc9c839c78cc48fa0aa64a8edbdaf5
depth = 110
branch = master
top = vortex
clock = clk
fileset =
	hw/rtl/VX_define.vh
	hw/rtl/VX_platform.vh
	hw/rtl/VX_scope.vh
	hw/rtl/VX_config.vh
	hw/rtl/VX_types.vh
	hw/rtl/core/VX_trace.vh
	hw/rtl/cache/VX_cache_define.vh
	hw/rtl/VX_cluster.sv
	hw/rtl/VX_gpu_pkg.sv
	hw/rtl/VX_socket.sv
	hw/rtl/Vortex.sv
	hw/rtl/cache/VX_bank_flush.sv
	hw/rtl/cache/VX_cache.sv
	hw/rtl/cache/VX_cache_bank.sv
	hw/rtl/cache/VX_cache_bypass.sv
	hw/rtl/cache/VX_cache_cluster.sv
	hw/rtl/cache/VX_cache_data.sv
	hw/rtl/cache/VX_cache_flush.sv
	hw/rtl/cache/VX_cache_init.sv
	hw/rtl/cache/VX_cache_mshr.sv
	hw/rtl/cache/VX_cache_tags.sv
	hw/rtl/cache/VX_cache_wrap.sv
	hw/rtl/core/VX_alu_int.sv
	hw/rtl/core/VX_alu_muldiv.sv
	hw/rtl/core/VX_alu_unit.sv
	hw/rtl/core/VX_commit.sv
	hw/rtl/core/VX_core.sv
	hw/rtl/core/VX_csr_data.sv
	hw/rtl/core/VX_csr_unit.sv
	hw/rtl/core/VX_dcr_data.sv
	hw/rtl/core/VX_decode.sv
	hw/rtl/core/VX_dispatch.sv
	hw/rtl/core/VX_dispatch_unit.sv
	hw/rtl/core/VX_execute.sv
	hw/rtl/core/VX_fetch.sv
	hw/rtl/core/VX_gather_unit.sv
	hw/rtl/core/VX_gpr_slice.sv
	hw/rtl/core/VX_ibuffer.sv
	hw/rtl/core/VX_ipdom_stack.sv
	hw/rtl/core/VX_issue.sv
	hw/rtl/core/VX_issue_slice.sv
	hw/rtl/core/VX_lmem_unit.sv
	hw/rtl/core/VX_lsu_adapter.sv
	hw/rtl/core/VX_lsu_slice.sv
	hw/rtl/core/VX_lsu_unit.sv
	hw/rtl/core/VX_operands.sv
	hw/rtl/core/VX_pending_instr.sv
	hw/rtl/core/VX_schedule.sv
	hw/rtl/core/VX_scoreboard.sv
	hw/rtl/core/VX_sfu_unit.sv
	hw/rtl/core/VX_split_join.sv
	hw/rtl/core/VX_trace_pkg.sv
	hw/rtl/core/VX_wctl_unit.sv
	hw/rtl/interfaces/VX_branch_ctl_if.sv
	hw/rtl/interfaces/VX_commit_csr_if.sv
	hw/rtl/interfaces/VX_commit_if.sv
	hw/rtl/interfaces/VX_commit_sched_if.sv
	hw/rtl/interfaces/VX_dcr_bus_if.sv
	hw/rtl/interfaces/VX_decode_if.sv
	hw/rtl/interfaces/VX_decode_sched_if.sv
	hw/rtl/interfaces/VX_dispatch_if.sv
	hw/rtl/interfaces/VX_execute_if.sv
	hw/rtl/interfaces/VX_fetch_if.sv
	hw/rtl/interfaces/VX_ibuffer_if.sv
	hw/rtl/interfaces/VX_lsu_mem_if.sv
	hw/rtl/interfaces/VX_operands_if.sv
	hw/rtl/interfaces/VX_sched_csr_if.sv
	hw/rtl/interfaces/VX_schedule_if.sv
	hw/rtl/interfaces/VX_scoreboard_if.sv
	hw/rtl/interfaces/VX_warp_ctl_if.sv
	hw/rtl/interfaces/VX_writeback_if.sv
	hw/rtl/libs/VX_allocator.sv
	hw/rtl/libs/VX_bits_insert.sv
	hw/rtl/libs/VX_bits_remove.sv
	hw/rtl/libs/VX_cyclic_arbiter.sv
	hw/rtl/libs/VX_dp_ram.sv
	hw/rtl/libs/VX_elastic_adapter.sv
	hw/rtl/libs/VX_elastic_buffer.sv
	hw/rtl/libs/VX_fair_arbiter.sv
	hw/rtl/libs/VX_fifo_queue.sv
	hw/rtl/libs/VX_find_first.sv
	hw/rtl/libs/VX_generic_arbiter.sv
	hw/rtl/libs/VX_index_buffer.sv
	hw/rtl/libs/VX_lzc.sv
	hw/rtl/libs/VX_matrix_arbiter.sv
	hw/rtl/libs/VX_mem_coalescer.sv
	hw/rtl/libs/VX_mem_scheduler.sv
	hw/rtl/libs/VX_multiplier.sv
	hw/rtl/libs/VX_onehot_encoder.sv
	hw/rtl/libs/VX_onehot_mux.sv
	hw/rtl/libs/VX_pending_size.sv
	hw/rtl/libs/VX_pipe_buffer.sv
	hw/rtl/libs/VX_pipe_register.sv
	hw/rtl/libs/VX_popcount.sv
	hw/rtl/libs/VX_priority_arbiter.sv
	hw/rtl/libs/VX_priority_encoder.sv
	hw/rtl/libs/VX_reduce.sv
	hw/rtl/libs/VX_reset_relay.sv
	hw/rtl/libs/VX_rr_arbiter.sv
	hw/rtl/libs/VX_scan.sv
	hw/rtl/libs/VX_serial_div.sv
	hw/rtl/libs/VX_shift_register.sv
	hw/rtl/libs/VX_skid_buffer.sv
	hw/rtl/libs/VX_sp_ram.sv
	hw/rtl/libs/VX_stream_arb.sv
	hw/rtl/libs/VX_stream_buffer.sv
	hw/rtl/libs/VX_stream_pack.sv
	hw/rtl/libs/VX_stream_switch.sv
	hw/rtl/libs/VX_stream_unpack.sv
	hw/rtl/libs/VX_stream_xbar.sv
	hw/rtl/libs/VX_toggle_buffer.sv
	hw/rtl/mem/VX_local_mem.sv
	hw/rtl/mem/VX_mem_arb.sv
	hw/rtl/mem/VX_mem_bus_if.sv
squash-list =
	18
	19
	29
	44
	47
	58
	73
	92
	93
	94
vivado-synth-args = -verilog_define EXT_F_DISABLE -mode out_of_context
