TimeQuest Timing Analyzer report for ps2_uart
Mon Nov 07 09:15:09 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Hold: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; ps2_uart                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  50.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                         ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; Clock Name                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                            ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; CLK                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                            ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_module_demo:RX_U1|LED_Display:LED_U|div_clk } ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                           ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; 94.66 MHz  ; 94.66 MHz       ; CLK                                            ;                                                ;
; 525.76 MHz ; 402.09 MHz      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; -9.564 ; -715.710      ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -0.902 ; -2.331        ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLK                                            ; 0.265 ; 0.000         ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.453 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; -3.000 ; -281.069      ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -1.487 ; -4.461        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.564 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.367      ; 10.932     ;
; -9.339 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.710     ;
; -9.251 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.386      ; 10.638     ;
; -9.227 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.596     ;
; -9.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 10.553     ;
; -9.185 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.556     ;
; -9.110 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.386      ; 10.497     ;
; -9.101 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.472     ;
; -9.096 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.386      ; 10.483     ;
; -9.073 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.442     ;
; -9.028 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.399     ;
; -9.000 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.377      ; 10.378     ;
; -8.990 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.372     ;
; -8.990 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.376     ;
; -8.989 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.358     ;
; -8.973 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.386      ; 10.360     ;
; -8.970 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.378      ; 10.349     ;
; -8.968 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.386      ; 10.355     ;
; -8.958 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.394      ; 10.353     ;
; -8.955 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.311     ;
; -8.951 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.322     ;
; -8.916 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.285     ;
; -8.911 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.367      ; 10.279     ;
; -8.908 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.290     ;
; -8.903 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.268     ;
; -8.897 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 10.280     ;
; -8.888 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.378      ; 10.267     ;
; -8.877 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 10.257     ;
; -8.870 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.386      ; 10.257     ;
; -8.869 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.240     ;
; -8.866 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.377      ; 10.244     ;
; -8.863 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.249     ;
; -8.862 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 10.242     ;
; -8.856 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.238     ;
; -8.856 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.242     ;
; -8.853 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 10.230     ;
; -8.852 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.238     ;
; -8.839 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 10.235     ;
; -8.836 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.411      ; 10.248     ;
; -8.834 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 10.211     ;
; -8.830 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 10.213     ;
; -8.819 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.175     ;
; -8.802 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 10.174     ;
; -8.801 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.157     ;
; -8.797 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.168     ;
; -8.794 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 10.174     ;
; -8.784 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.352      ; 10.137     ;
; -8.782 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.151     ;
; -8.778 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 10.163     ;
; -8.777 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.142     ;
; -8.774 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.156     ;
; -8.767 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.132     ;
; -8.766 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 10.151     ;
; -8.763 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 10.146     ;
; -8.762 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.388      ; 10.151     ;
; -8.762 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.377      ; 10.140     ;
; -8.758 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 10.138     ;
; -8.757 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.126     ;
; -8.752 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.134     ;
; -8.752 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.138     ;
; -8.749 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 10.126     ;
; -8.741 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 10.124     ;
; -8.723 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.387      ; 10.111     ;
; -8.722 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.108     ;
; -8.717 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.073     ;
; -8.713 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.084     ;
; -8.712 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.077     ;
; -8.709 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.377      ; 10.087     ;
; -8.708 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.094     ;
; -8.700 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 10.077     ;
; -8.699 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.081     ;
; -8.699 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 10.085     ;
; -8.695 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.411      ; 10.107     ;
; -8.692 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 10.077     ;
; -8.691 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.387      ; 10.079     ;
; -8.683 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.048     ;
; -8.681 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.411      ; 10.093     ;
; -8.677 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 10.062     ;
; -8.675 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.040     ;
; -8.670 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 10.052     ;
; -8.668 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 10.040     ;
; -8.665 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.021     ;
; -8.660 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.393      ; 10.054     ;
; -8.660 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 10.040     ;
; -8.659 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 10.042     ;
; -8.656 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 10.036     ;
; -8.650 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.006     ;
; -8.647 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 10.024     ;
; -8.644 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.355      ; 10.000     ;
; -8.643 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.352      ; 9.996      ;
; -8.640 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.011     ;
; -8.629 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.352      ; 9.982      ;
; -8.623 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[0] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.363      ; 9.987      ;
; -8.619 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 9.999      ;
; -8.619 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.387      ; 10.007     ;
; -8.617 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.381      ; 9.999      ;
; -8.616 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 9.999      ;
; -8.615 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.377      ; 9.993      ;
; -8.606 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.382      ; 9.989      ;
; -8.605 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.970      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.902 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.822      ;
; -0.869 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.789      ;
; -0.645 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.565      ;
; -0.619 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.539      ;
; -0.560 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.480      ;
; -0.478 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.398      ;
; -0.470 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.390      ;
; -0.110 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 1.030      ;
; 0.062  ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.265 ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK         ; 0.000        ; 2.576      ; 3.344      ;
; 0.431 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29]    ; CLK                                            ; CLK         ; 0.000        ; 0.103      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30]    ; CLK                                            ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33]    ; CLK                                            ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35]    ; CLK                                            ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34]    ; CLK                                            ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32]    ; CLK                                            ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39]    ; CLK                                            ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|isDone   ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount      ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount      ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone       ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[0]     ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[0]     ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[2]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[2]         ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[0]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[0]         ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|isEn                  ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|isEn                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.01          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.01          ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.00          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.00          ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[5]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[5]         ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[6]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[6]         ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[4]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[4]         ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.515 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12]    ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12]    ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.809      ;
; 0.517 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 0.809      ;
; 0.540 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]         ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.834      ;
; 0.549 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 0.843      ;
; 0.700 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|CurrentState.11       ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 0.993      ;
; 0.702 ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK         ; -0.500       ; 2.576      ; 3.281      ;
; 0.742 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                   ; CLK                                            ; CLK         ; 0.000        ; 0.100      ; 1.054      ;
; 0.760 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                   ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]                  ; CLK                                            ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                   ; CLK                                            ; CLK         ; 0.000        ; 0.100      ; 1.079      ;
; 0.767 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]                  ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.062      ;
; 0.768 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.062      ;
; 0.768 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]     ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.062      ;
; 0.769 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; CLK                                            ; CLK         ; 0.000        ; 0.080      ; 1.061      ;
; 0.770 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11]    ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11]    ; CLK                                            ; CLK         ; 0.000        ; 0.082      ; 1.064      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.453 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.582 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 0.875      ;
; 0.938 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.231      ;
; 0.966 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.259      ;
; 1.040 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.333      ;
; 1.071 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.364      ;
; 1.096 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.389      ;
; 1.228 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.521      ;
; 1.235 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.081      ; 1.528      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_output_data:U2|isEn                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_output_data:U2|rData[16]                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.162  ; 0.382        ; 0.220          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; 0.162  ; 0.382        ; 0.220          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; 0.162  ; 0.382        ; 0.220          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|inclk[0]        ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|outclk          ;
; 0.426  ; 0.614        ; 0.188          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; 0.426  ; 0.614        ; 0.188          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; 0.426  ; 0.614        ; 0.188          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[0]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[1]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk|q                       ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[0]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[1]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[2]|clk                        ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|inclk[0]        ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 2.725 ; 3.036 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 3.342 ; 3.624 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; 0.651 ; 0.823 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 3.046 ; 3.181 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -2.224 ; -2.534 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -1.999 ; -2.334 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; -0.408 ; -0.577 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 0.786  ; 0.559  ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 8.057 ; 7.785 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 7.605 ; 7.427 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 7.402 ; 7.201 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 7.880 ; 7.667 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 7.810 ; 7.587 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 7.837 ; 7.625 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 7.565 ; 7.392 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 7.479 ; 7.268 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 8.057 ; 7.785 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 7.150 ; 6.947 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 6.442 ; 6.331 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 7.067 ; 6.888 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 7.055 ; 6.876 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 7.150 ; 6.947 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 7.723 ; 7.441 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 7.574 ; 7.344 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 7.673 ; 7.400 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 7.623 ; 7.383 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 7.636 ; 7.402 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 7.723 ; 7.441 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 7.322 ; 7.119 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 8.608 ; 8.926 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 7.141 ; 6.943 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 7.336 ; 7.160 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 7.141 ; 6.943 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 7.601 ; 7.392 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 7.534 ; 7.315 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 7.560 ; 7.352 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 7.298 ; 7.127 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 7.216 ; 7.008 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 7.771 ; 7.505 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 6.220 ; 6.109 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 6.220 ; 6.109 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 6.820 ; 6.644 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 6.809 ; 6.633 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 6.901 ; 6.702 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 7.065 ; 6.865 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 7.302 ; 7.076 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 7.403 ; 7.136 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 7.354 ; 7.118 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 7.367 ; 7.137 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 7.450 ; 7.174 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 7.065 ; 6.865 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 8.295 ; 8.604 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                           ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; 100.54 MHz ; 100.54 MHz      ; CLK                                            ;                                                ;
; 581.4 MHz  ; 402.09 MHz      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; -8.946 ; -658.928      ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -0.720 ; -1.884        ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLK                                            ; 0.270 ; 0.000         ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.401 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; -3.000 ; -281.069      ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -1.487 ; -4.461        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.946 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.352      ; 10.300     ;
; -8.568 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 9.924      ;
; -8.487 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 9.843      ;
; -8.447 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 9.796      ;
; -8.439 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 9.790      ;
; -8.426 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 9.799      ;
; -8.420 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 9.793      ;
; -8.365 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 9.721      ;
; -8.355 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 9.706      ;
; -8.344 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 9.700      ;
; -8.337 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 9.704      ;
; -8.331 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 9.690      ;
; -8.325 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.362      ; 9.689      ;
; -8.323 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.374      ; 9.699      ;
; -8.317 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.685      ;
; -8.309 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.675      ;
; -8.294 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 9.667      ;
; -8.293 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 9.666      ;
; -8.255 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 9.614      ;
; -8.241 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.609      ;
; -8.236 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 9.587      ;
; -8.233 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.599      ;
; -8.231 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 9.592      ;
; -8.221 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.361      ; 9.584      ;
; -8.215 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 9.566      ;
; -8.209 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 9.556      ;
; -8.206 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.362      ; 9.570      ;
; -8.205 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.363      ; 9.570      ;
; -8.195 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 9.555      ;
; -8.191 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.530      ;
; -8.190 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.351      ; 9.543      ;
; -8.190 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.556      ;
; -8.185 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.553      ;
; -8.182 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.348      ; 9.532      ;
; -8.182 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 9.537      ;
; -8.160 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 9.516      ;
; -8.157 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.525      ;
; -8.146 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.350      ; 9.498      ;
; -8.141 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.367      ; 9.510      ;
; -8.137 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 9.498      ;
; -8.135 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 9.496      ;
; -8.130 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.352      ; 9.484      ;
; -8.129 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.363      ; 9.494      ;
; -8.127 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.348      ; 9.477      ;
; -8.122 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 9.482      ;
; -8.120 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 9.467      ;
; -8.115 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 9.474      ;
; -8.114 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.480      ;
; -8.107 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.446      ;
; -8.101 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.469      ;
; -8.101 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 9.461      ;
; -8.100 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.371      ; 9.473      ;
; -8.098 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 9.453      ;
; -8.097 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.379      ; 9.478      ;
; -8.094 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.348      ; 9.444      ;
; -8.093 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.459      ;
; -8.086 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 9.445      ;
; -8.084 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.452      ;
; -8.078 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 9.445      ;
; -8.072 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.440      ;
; -8.066 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.434      ;
; -8.064 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.348      ; 9.414      ;
; -8.064 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.430      ;
; -8.061 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 9.422      ;
; -8.060 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.428      ;
; -8.059 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 9.420      ;
; -8.058 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.397      ;
; -8.056 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 9.403      ;
; -8.056 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.372      ; 9.430      ;
; -8.054 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.352      ; 9.408      ;
; -8.046 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 9.406      ;
; -8.043 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[0] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 9.392      ;
; -8.043 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.382      ;
; -8.035 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 9.390      ;
; -8.033 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 9.408      ;
; -8.031 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 9.382      ;
; -8.027 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 9.394      ;
; -8.025 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 9.385      ;
; -8.011 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 9.378      ;
; -8.009 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 9.376      ;
; -8.006 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 9.403      ;
; -8.004 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.348      ; 9.354      ;
; -8.000 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 9.397      ;
; -7.993 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[4] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.348      ; 9.343      ;
; -7.989 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.363      ; 9.354      ;
; -7.988 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.327      ;
; -7.986 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.363      ; 9.351      ;
; -7.974 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.340      ;
; -7.974 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.313      ;
; -7.971 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 9.322      ;
; -7.967 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.306      ;
; -7.962 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.372      ; 9.336      ;
; -7.961 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ; CLK          ; CLK         ; 1.000        ; 0.372      ; 9.335      ;
; -7.958 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 9.313      ;
; -7.955 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.321      ;
; -7.945 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 9.330      ;
; -7.945 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.311      ;
; -7.938 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20] ; CLK          ; CLK         ; 1.000        ; 0.363      ; 9.303      ;
; -7.934 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.302      ;
; -7.933 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.301      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.720 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.649      ;
; -0.705 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.634      ;
; -0.491 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.420      ;
; -0.472 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.401      ;
; -0.459 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.388      ;
; -0.357 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.286      ;
; -0.329 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 1.258      ;
; -0.004 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 0.933      ;
; 0.159  ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.073     ; 0.770      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.270 ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK         ; 0.000        ; 2.367      ; 3.102      ;
; 0.381 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29]    ; CLK                                            ; CLK         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38]    ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK                                            ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36]    ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34]    ; CLK                                            ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount      ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount      ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone       ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|isEn                  ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|isEn                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.01          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.01          ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.00          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.00          ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|isDone   ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[0]     ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[0]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[2]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[2]         ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[0]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[0]         ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[5]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[5]         ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[6]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[6]         ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[4]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[4]         ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.477 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12]    ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12]    ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.745      ;
; 0.499 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]         ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.767      ;
; 0.517 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.785      ;
; 0.591 ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK         ; -0.500       ; 2.367      ; 2.923      ;
; 0.647 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|CurrentState.11       ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.915      ;
; 0.688 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                   ; CLK                                            ; CLK         ; 0.000        ; 0.091      ; 0.974      ;
; 0.704 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]                  ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                   ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]                  ; CLK                                            ; CLK         ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]     ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11]    ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11]    ; CLK                                            ; CLK         ; 0.000        ; 0.073      ; 0.982      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.540 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 0.808      ;
; 0.854 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.122      ;
; 0.899 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.167      ;
; 0.937 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.205      ;
; 0.982 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.250      ;
; 1.022 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.290      ;
; 1.141 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.409      ;
; 1.155 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.073      ; 1.423      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_output_data:U2|isEn                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_output_data:U2|rData[16]                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|inclk[0]        ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|outclk          ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[0]|clk                        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[1]|clk                        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[2]|clk                        ;
; 0.499  ; 0.683        ; 0.184          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; 0.499  ; 0.683        ; 0.184          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; 0.499  ; 0.683        ; 0.184          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk|q                       ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[0]|clk                        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[1]|clk                        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[2]|clk                        ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|inclk[0]        ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 2.447 ; 2.581 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 3.060 ; 3.101 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; 0.611 ; 0.871 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 2.903 ; 2.974 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -1.996 ; -2.133 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -1.784 ; -1.925 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; -0.391 ; -0.646 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 0.718  ; 0.419  ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 7.462 ; 7.050 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 6.994 ; 6.741 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 6.797 ; 6.520 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 7.260 ; 6.953 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 7.215 ; 6.876 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 7.216 ; 6.915 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 6.951 ; 6.716 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 6.868 ; 6.582 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 7.462 ; 7.050 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 6.525 ; 6.231 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 5.833 ; 5.674 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 6.452 ; 6.174 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 6.438 ; 6.164 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 6.525 ; 6.231 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 7.135 ; 6.728 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 7.008 ; 6.638 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 7.078 ; 6.691 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 7.038 ; 6.675 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 7.059 ; 6.686 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 7.135 ; 6.728 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 6.756 ; 6.428 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 7.713 ; 8.243 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 6.539 ; 6.269 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 6.728 ; 6.481 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 6.539 ; 6.269 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 6.985 ; 6.686 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 6.941 ; 6.611 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 6.942 ; 6.648 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 6.687 ; 6.456 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 6.608 ; 6.329 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 7.178 ; 6.778 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 5.614 ; 5.456 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 5.614 ; 5.456 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 6.209 ; 5.937 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 6.195 ; 5.927 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 6.279 ; 5.992 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 6.501 ; 6.182 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 6.740 ; 6.381 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 6.811 ; 6.434 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 6.771 ; 6.418 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 6.792 ; 6.430 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 6.865 ; 6.469 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 6.501 ; 6.182 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 7.414 ; 7.929 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; -3.620 ; -211.656      ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.172  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLK                                            ; 0.037 ; 0.000         ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.186 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; -3.000 ; -246.936      ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -1.000 ; -3.000        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.620 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.132      ; 4.739      ;
; -3.584 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.707      ;
; -3.560 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.698      ;
; -3.537 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.660      ;
; -3.487 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.625      ;
; -3.469 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.592      ;
; -3.467 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.132      ; 4.586      ;
; -3.447 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.585      ;
; -3.424 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.553      ;
; -3.422 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.545      ;
; -3.419 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.542      ;
; -3.397 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.531      ;
; -3.388 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.504      ;
; -3.386 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.530      ;
; -3.385 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.524      ;
; -3.382 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.520      ;
; -3.380 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.137      ; 4.504      ;
; -3.378 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.501      ;
; -3.375 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.513      ;
; -3.371 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 4.504      ;
; -3.364 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.503      ;
; -3.359 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.494      ;
; -3.354 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.477      ;
; -3.353 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.476      ;
; -3.345 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.475      ;
; -3.335 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.465      ;
; -3.334 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.463      ;
; -3.331 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.454      ;
; -3.330 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.460      ;
; -3.327 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.444      ;
; -3.313 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.457      ;
; -3.309 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.438      ;
; -3.307 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.136      ; 4.430      ;
; -3.306 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.432      ;
; -3.302 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.418      ;
; -3.301 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.418      ;
; -3.299 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 4.432      ;
; -3.295 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.412      ;
; -3.291 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.421      ;
; -3.291 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.430      ;
; -3.289 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.427      ;
; -3.287 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.427      ;
; -3.282 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.416      ;
; -3.282 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.412      ;
; -3.280 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.410      ;
; -3.278 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 4.420      ;
; -3.273 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.389      ;
; -3.273 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.417      ;
; -3.270 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.409      ;
; -3.266 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.395      ;
; -3.265 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.137      ; 4.389      ;
; -3.264 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.380      ;
; -3.263 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.133      ; 4.383      ;
; -3.263 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.133      ; 4.383      ;
; -3.263 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.380      ;
; -3.260 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 4.403      ;
; -3.259 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.389      ;
; -3.259 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.388      ;
; -3.256 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 4.389      ;
; -3.254 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.383      ;
; -3.254 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.371      ;
; -3.254 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.371      ;
; -3.251 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.390      ;
; -3.250 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.388      ;
; -3.244 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.379      ;
; -3.242 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 4.373      ;
; -3.242 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.371      ;
; -3.232 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.349      ;
; -3.232 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33] ; CLK          ; CLK         ; 1.000        ; 0.128      ; 4.347      ;
; -3.232 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.366      ;
; -3.231 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.366      ;
; -3.231 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 4.361      ;
; -3.229 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[0] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.345      ;
; -3.223 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.339      ;
; -3.220 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.359      ;
; -3.219 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.348      ;
; -3.217 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 4.348      ;
; -3.215 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 4.348      ;
; -3.215 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.349      ;
; -3.215 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.137      ; 4.339      ;
; -3.214 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.331      ;
; -3.214 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.354      ;
; -3.209 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.349      ;
; -3.208 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.352      ;
; -3.206 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 4.344      ;
; -3.206 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 4.339      ;
; -3.205 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.339      ;
; -3.204 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.339      ;
; -3.203 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 4.342      ;
; -3.203 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 4.334      ;
; -3.201 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.345      ;
; -3.194 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 4.323      ;
; -3.194 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.329      ;
; -3.191 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.139      ; 4.317      ;
; -3.191 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.307      ;
; -3.189 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ; CLK          ; CLK         ; 1.000        ; 0.135      ; 4.311      ;
; -3.189 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 4.322      ;
; -3.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[4] ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ; CLK          ; CLK         ; 1.000        ; 0.130      ; 4.304      ;
; -3.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ; CLK          ; CLK         ; 1.000        ; 0.129      ; 4.303      ;
; -3.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]     ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 4.322      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.172 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.778      ;
; 0.202 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.748      ;
; 0.294 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.656      ;
; 0.296 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.654      ;
; 0.308 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.642      ;
; 0.364 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.586      ;
; 0.364 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.586      ;
; 0.512 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.438      ;
; 0.591 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.037 ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                      ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK         ; 0.000        ; 1.090      ; 1.346      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30]    ; CLK                                            ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39]    ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39]    ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]         ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]         ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]         ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|isDone   ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[0]     ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|i[0]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount      ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount      ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone       ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[2]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[2]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[0]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[0]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[5]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[5]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[6]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[6]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[4]         ; tx_module_demo:TX_U2|tx_module:U2|tx_control_module:U2|i[4]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|isEn                  ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|isEn                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.01          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.01          ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.00          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.00          ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]         ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]         ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.209 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12]    ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12]    ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.218 ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ; tx_module_demo:TX_U2|ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.339      ;
; 0.221 ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]         ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]         ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.341      ;
; 0.269 ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|NextState.11          ; tx_module_demo:TX_U2|ps2_tx_control_module:U1|CurrentState.11       ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.297 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                   ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.302 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]                  ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]                  ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]                  ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]                  ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                   ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]                  ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]                  ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                   ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                   ; CLK                                            ; CLK         ; 0.000        ; 0.044      ; 0.436      ;
; 0.308 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]                  ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]                  ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]     ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]     ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11]    ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11]    ; CLK                                            ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; tx_module_demo:TX_U2|tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; CLK                                            ; CLK         ; 0.000        ; 0.036      ; 0.429      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.186 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.243 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.364      ;
; 0.380 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.501      ;
; 0.387 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.508      ;
; 0.406 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.527      ;
; 0.435 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.556      ;
; 0.443 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.564      ;
; 0.495 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.616      ;
; 0.503 ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 0.000        ; 0.037      ; 0.624      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|DIG[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|SEL[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[24]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[25]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[26]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[27]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[28]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[29]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[30]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[31]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|i[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isCount   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|isDone    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[32] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[33] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[34] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[35] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[36] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[37] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[38] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_control_module:U3|rData[39] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_detect_module:U1|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_module:U1|rx_detect_module:U1|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_output_data:U2|isEn                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; rx_module_demo:RX_U1|rx_output_data:U2|rData[16]                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_module_demo:RX_U1|LED_Display:LED_U|div_clk'                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[0] ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[1] ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; rx_module_demo:RX_U1|LED_Display:LED_U|i[2] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[0]|clk                        ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[1]|clk                        ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[2]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|inclk[0]        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk|q                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|inclk[0]        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|div_clk~clkctrl|outclk          ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[0]|clk                        ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[1]|clk                        ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; Rise       ; RX_U1|LED_U|i[2]|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 1.261 ; 2.066 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 1.493 ; 2.342 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; 0.348 ; 0.788 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 1.340 ; 1.946 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -1.038 ; -1.841 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -0.954 ; -1.770 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; -0.238 ; -0.681 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 0.338  ; -0.153 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 3.689 ; 3.715 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 3.533 ; 3.548 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 3.459 ; 3.484 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 3.649 ; 3.676 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 3.605 ; 3.624 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 3.627 ; 3.650 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 3.518 ; 3.532 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 3.495 ; 3.528 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 3.689 ; 3.715 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 3.333 ; 3.338 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 3.040 ; 3.011 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 3.300 ; 3.302 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 3.297 ; 3.296 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 3.333 ; 3.338 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 3.564 ; 3.602 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 3.496 ; 3.547 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 3.564 ; 3.599 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 3.533 ; 3.569 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 3.543 ; 3.580 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 3.559 ; 3.602 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 3.403 ; 3.425 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 4.198 ; 4.096 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 3.344 ; 3.366 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 3.416 ; 3.428 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 3.344 ; 3.366 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 3.528 ; 3.551 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 3.486 ; 3.502 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 3.506 ; 3.526 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 3.402 ; 3.413 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 3.380 ; 3.409 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 3.566 ; 3.588 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 2.945 ; 2.915 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 2.945 ; 2.915 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 3.196 ; 3.195 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 3.193 ; 3.189 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 3.228 ; 3.230 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 3.291 ; 3.310 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 3.382 ; 3.429 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 3.447 ; 3.478 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 3.416 ; 3.448 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 3.426 ; 3.459 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 3.440 ; 3.480 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 3.291 ; 3.310 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 4.055 ; 3.960 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; -9.564   ; 0.037 ; N/A      ; N/A     ; -3.000              ;
;  CLK                                            ; -9.564   ; 0.037 ; N/A      ; N/A     ; -3.000              ;
;  rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -0.902   ; 0.186 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                 ; -718.041 ; 0.0   ; 0.0      ; 0.0     ; -285.53             ;
;  CLK                                            ; -715.710 ; 0.000 ; N/A      ; N/A     ; -281.069            ;
;  rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; -2.331   ; 0.000 ; N/A      ; N/A     ; -4.461              ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 2.725 ; 3.036 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 3.342 ; 3.624 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; 0.651 ; 0.871 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 3.046 ; 3.181 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -1.038 ; -1.841 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -0.954 ; -1.770 ; Rise       ; CLK             ;
; RSTn            ; CLK        ; -0.238 ; -0.577 ; Rise       ; CLK             ;
; RX_Pin_In       ; CLK        ; 0.786  ; 0.559  ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 8.057 ; 7.785 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 7.605 ; 7.427 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 7.402 ; 7.201 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 7.880 ; 7.667 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 7.810 ; 7.587 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 7.837 ; 7.625 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 7.565 ; 7.392 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 7.479 ; 7.268 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 8.057 ; 7.785 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 7.150 ; 6.947 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 6.442 ; 6.331 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 7.067 ; 6.888 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 7.055 ; 6.876 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 7.150 ; 6.947 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 7.723 ; 7.441 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 7.574 ; 7.344 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 7.673 ; 7.400 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 7.623 ; 7.383 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 7.636 ; 7.402 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 7.723 ; 7.441 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 7.322 ; 7.119 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 8.608 ; 8.926 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DIG[*]     ; CLK        ; 3.344 ; 3.366 ; Rise       ; CLK             ;
;  DIG[0]    ; CLK        ; 3.416 ; 3.428 ; Rise       ; CLK             ;
;  DIG[1]    ; CLK        ; 3.344 ; 3.366 ; Rise       ; CLK             ;
;  DIG[2]    ; CLK        ; 3.528 ; 3.551 ; Rise       ; CLK             ;
;  DIG[3]    ; CLK        ; 3.486 ; 3.502 ; Rise       ; CLK             ;
;  DIG[4]    ; CLK        ; 3.506 ; 3.526 ; Rise       ; CLK             ;
;  DIG[5]    ; CLK        ; 3.402 ; 3.413 ; Rise       ; CLK             ;
;  DIG[6]    ; CLK        ; 3.380 ; 3.409 ; Rise       ; CLK             ;
;  DIG[7]    ; CLK        ; 3.566 ; 3.588 ; Rise       ; CLK             ;
; LED[*]     ; CLK        ; 2.945 ; 2.915 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 2.945 ; 2.915 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 3.196 ; 3.195 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 3.193 ; 3.189 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 3.228 ; 3.230 ; Rise       ; CLK             ;
; SEL[*]     ; CLK        ; 3.291 ; 3.310 ; Rise       ; CLK             ;
;  SEL[0]    ; CLK        ; 3.382 ; 3.429 ; Rise       ; CLK             ;
;  SEL[1]    ; CLK        ; 3.447 ; 3.478 ; Rise       ; CLK             ;
;  SEL[2]    ; CLK        ; 3.416 ; 3.448 ; Rise       ; CLK             ;
;  SEL[3]    ; CLK        ; 3.426 ; 3.459 ; Rise       ; CLK             ;
;  SEL[4]    ; CLK        ; 3.440 ; 3.480 ; Rise       ; CLK             ;
;  SEL[5]    ; CLK        ; 3.291 ; 3.310 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 4.055 ; 3.960 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; CLK             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_Data_Pin_In ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_CLK_Pin_In  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX_Pin_In       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DIG[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DIG[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SEL[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEL[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SEL[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SEL[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SEL[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SEL[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DIG[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DIG[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SEL[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SEL[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SEL[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SEL[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SEL[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DIG[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DIG[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEL[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SEL[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEL[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEL[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEL[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEL[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLK                                            ; CLK                                            ; 40499    ; 0        ; 0        ; 0        ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK                                            ; 74       ; 1        ; 0        ; 0        ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 9        ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLK                                            ; CLK                                            ; 40499    ; 0        ; 0        ; 0        ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; CLK                                            ; 74       ; 1        ; 0        ; 0        ;
; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; rx_module_demo:RX_U1|LED_Display:LED_U|div_clk ; 9        ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 191   ; 191  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Mon Nov 07 09:15:06 2016
Info: Command: quartus_sta ps2_uart -c ps2_uart
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ps2_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name rx_module_demo:RX_U1|LED_Display:LED_U|div_clk rx_module_demo:RX_U1|LED_Display:LED_U|div_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.564            -715.710 CLK 
    Info (332119):    -0.902              -2.331 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332146): Worst-case hold slack is 0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.265               0.000 CLK 
    Info (332119):     0.453               0.000 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -281.069 CLK 
    Info (332119):    -1.487              -4.461 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.946
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.946            -658.928 CLK 
    Info (332119):    -0.720              -1.884 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332146): Worst-case hold slack is 0.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.270               0.000 CLK 
    Info (332119):     0.401               0.000 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -281.069 CLK 
    Info (332119):    -1.487              -4.461 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.620            -211.656 CLK 
    Info (332119):     0.172               0.000 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332146): Worst-case hold slack is 0.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.037               0.000 CLK 
    Info (332119):     0.186               0.000 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -246.936 CLK 
    Info (332119):    -1.000              -3.000 rx_module_demo:RX_U1|LED_Display:LED_U|div_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 733 megabytes
    Info: Processing ended: Mon Nov 07 09:15:09 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


