TimeQuest Timing Analyzer report for UA
Sun May 19 10:44:19 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C25U256C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.16 MHz ; 224.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.461 ; -31.744            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.695 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.331                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.461 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.383      ;
; -3.461 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.383      ;
; -3.461 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.383      ;
; -3.461 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.383      ;
; -3.135 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.057      ;
; -3.135 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.057      ;
; -3.135 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.057      ;
; -3.135 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.057      ;
; -2.979 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.901      ;
; -2.979 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.901      ;
; -2.979 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.901      ;
; -2.979 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.901      ;
; -2.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.868      ;
; -2.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.868      ;
; -2.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.868      ;
; -2.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.868      ;
; -2.742 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.664      ;
; -2.733 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.656      ;
; -2.609 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.532      ;
; -2.560 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.483      ;
; -2.490 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.413      ;
; -2.436 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.359      ;
; -2.416 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.338      ;
; -2.317 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.240      ;
; -2.260 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.182      ;
; -2.087 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 3.010      ;
; -2.086 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.008      ;
; -2.007 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.930      ;
; -1.916 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.839      ;
; -1.901 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.824      ;
; -1.883 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.806      ;
; -1.804 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.727      ;
; -1.792 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.715      ;
; -1.784 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.707      ;
; -1.764 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.687      ;
; -1.673 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.596      ;
; -1.612 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.535      ;
; -1.468 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.391      ;
; -1.387 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.309      ;
; -1.275 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.197      ;
; -1.222 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.144      ;
; -1.194 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.117      ;
; -1.193 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.115      ;
; -1.179 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.101      ;
; -1.152 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.074      ;
; -1.116 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.038      ;
; -1.098 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.020      ;
; -1.028 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 1.950      ;
; -1.016 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 1.938      ;
; -0.808 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 1.730      ;
; -0.729 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 1.652      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.695 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.006      ;
; 0.960 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.271      ;
; 1.000 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.311      ;
; 1.167 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.479      ;
; 1.304 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.615      ;
; 1.332 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.643      ;
; 1.355 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.666      ;
; 1.364 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.675      ;
; 1.372 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.683      ;
; 1.425 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.737      ;
; 1.464 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.775      ;
; 1.496 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.807      ;
; 1.548 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.859      ;
; 1.554 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.865      ;
; 1.584 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.896      ;
; 1.608 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.919      ;
; 1.624 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.935      ;
; 1.630 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.941      ;
; 1.689 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.000      ;
; 1.721 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.033      ;
; 1.725 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.738 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.049      ;
; 1.746 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.057      ;
; 1.751 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.062      ;
; 1.800 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.112      ;
; 1.815 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.127      ;
; 1.817 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.128      ;
; 1.829 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.140      ;
; 1.834 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.145      ;
; 1.853 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.165      ;
; 1.856 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.168      ;
; 1.865 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.177      ;
; 1.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.197      ;
; 1.919 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.231      ;
; 1.926 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.238      ;
; 1.983 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.295      ;
; 1.996 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.308      ;
; 2.044 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.355      ;
; 2.057 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.369      ;
; 2.106 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.417      ;
; 2.114 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.426      ;
; 2.244 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.556      ;
; 2.250 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.562      ;
; 2.305 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.617      ;
; 2.346 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.658      ;
; 2.402 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.713      ;
; 2.417 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.728      ;
; 2.556 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.867      ;
; 2.650 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.961      ;
; 2.781 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 3.092      ;
; 2.961 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 3.272      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 4.176 ; 4.425 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.335 ; 5.549 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.223 ; 4.384 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.442 ; 4.558 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.787 ; 4.826 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 3.802 ; 3.984 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.645 ; 1.851 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.986 ; 2.281 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.335 ; 5.549 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.097 ; 5.245 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 4.500 ; 4.643 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.973 ; -1.115 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 0.837  ; 0.690  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -2.052 ; -2.208 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.793 ; -1.922 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.394 ; -2.463 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.127 ; -1.374 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.837  ; 0.690  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.710  ; 0.581  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.232 ; -2.469 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.820 ; -2.975 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.263 ; -2.398 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 7.747  ; 7.542  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 9.625  ; 9.343  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.481  ; 8.339  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.322  ; 9.022  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.101  ; 8.000  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.813  ; 8.515  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.952  ; 8.690  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.672  ; 8.387  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.017  ; 7.930  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.625  ; 9.343  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.731  ; 8.420  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.194  ; 4.018  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.309 ; 10.057 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.309 ; 10.057 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.721  ; 9.966  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.793  ; 7.832  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.607  ; 10.079 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 9.607  ; 10.079 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.393  ; 7.666  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.501  ; 7.671  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.932  ; 8.588  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.171  ; 7.953  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.748  ; 6.657  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.573  ; 7.405  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.793  ; 6.687  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.545  ; 6.511  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.382  ; 6.331  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.342  ; 7.152  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.871  ; 7.910  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.924  ; 6.852  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.171  ; 7.953  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.194  ; 4.018  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 7.554 ; 7.356 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 7.324 ; 7.218 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.719 ; 7.564 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.258 ; 7.980 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.324 ; 7.218 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.745 ; 7.605 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.327 ; 8.015 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.557 ; 7.400 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.429 ; 7.331 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.400 ; 8.269 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.019 ; 7.788 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.159 ; 3.988 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 7.185 ; 7.146 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.053 ; 8.938 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 7.866 ; 7.893 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.185 ; 7.146 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.216 ; 7.479 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 9.279 ; 9.760 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.216 ; 7.479 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.319 ; 7.482 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.691 ; 8.359 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.246 ; 6.196 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.597 ; 6.509 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.389 ; 7.227 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.640 ; 6.539 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.402 ; 6.369 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.246 ; 6.196 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.165 ; 6.981 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.729 ; 7.770 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.766 ; 6.696 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.961 ; 7.750 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.159 ; 3.988 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.204  ;        ;        ; 8.296  ;
; res        ; apin[1]     ;        ; 8.911  ; 9.306  ;        ;
; res        ; apin[2]     ; 7.824  ; 6.779  ; 7.097  ; 7.957  ;
; res        ; apin[3]     ;        ; 8.404  ; 8.797  ;        ;
; res        ; apin[4]     ; 8.148  ; 8.397  ; 8.867  ; 7.997  ;
; res        ; apin[5]     ;        ; 8.276  ; 8.656  ;        ;
; res        ; apin[6]     ;        ; 7.637  ; 7.932  ;        ;
; res        ; apin[7]     ; 9.224  ; 9.092  ; 9.581  ; 9.148  ;
; res        ; apin[8]     ; 7.986  ; 8.309  ; 8.715  ; 7.986  ;
; res        ; ctpin[0]    ; 9.908  ; 9.806  ; 10.265 ; 9.862  ;
; res        ; ctpin[5]    ; 9.383  ; 9.565  ; 9.480  ; 9.818  ;
; res        ; ctpin[6]    ; 7.500  ;        ;        ; 7.747  ;
; res        ; outpin[0]   ; 8.421  ;        ;        ; 9.007  ;
; res        ; outpin[1]   ;        ; 7.462  ; 7.410  ;        ;
; res        ; outpin[2]   ;        ; 7.270  ; 7.306  ;        ;
; res        ; outpin[3]   ;        ; 8.681  ; 9.214  ;        ;
; xpin[0]    ; ctpin[5]    ; 9.756  ;        ;        ; 10.096 ;
; xpin[1]    ; ctpin[0]    ; 10.075 ;        ;        ; 9.922  ;
; xpin[1]    ; ctpin[5]    ;        ; 10.029 ; 9.905  ;        ;
; xpin[2]    ; ctpin[0]    ; 10.627 ;        ;        ; 10.456 ;
; xpin[2]    ; ctpin[5]    ;        ; 10.180 ; 10.033 ;        ;
; xpin[3]    ; ctpin[0]    ; 9.642  ;        ;        ; 9.614  ;
; xpin[3]    ; ctpin[5]    ;        ; 9.195  ; 9.191  ;        ;
; xpin[4]    ; ctpin[5]    ; 6.067  ;        ;        ; 6.343  ;
; xpin[4]    ; ctpin[6]    ;        ; 5.412  ; 5.493  ;        ;
; xpin[5]    ; ctpin[0]    ; 7.619  ;        ;        ; 7.645  ;
; xpin[5]    ; ctpin[5]    ; 6.199  ; 7.573  ; 7.628  ; 6.447  ;
; xpin[5]    ; ctpin[6]    ; 5.512  ;        ;        ; 5.703  ;
; xpin[6]    ; ctpin[0]    ; 10.968 ;        ;        ; 10.913 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.922 ; 10.896 ;        ;
; xpin[7]    ; ctpin[0]    ; 10.730 ;        ;        ; 10.609 ;
; xpin[7]    ; ctpin[5]    ;        ; 10.684 ; 10.592 ;        ;
; xpin[8]    ; ctpin[5]    ; 10.033 ;        ;        ; 10.355 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.129  ;        ;        ; 7.139  ;
; res        ; apin[1]     ;        ; 7.629  ; 8.075  ;        ;
; res        ; apin[2]     ; 7.577  ; 6.639  ; 6.947  ; 7.666  ;
; res        ; apin[3]     ;        ; 7.193  ; 7.575  ;        ;
; res        ; apin[4]     ; 7.932  ; 8.189  ; 8.645  ; 7.778  ;
; res        ; apin[5]     ;        ; 7.433  ; 7.786  ;        ;
; res        ; apin[6]     ;        ; 6.928  ; 7.203  ;        ;
; res        ; apin[7]     ; 8.712  ; 8.832  ; 9.289  ; 8.680  ;
; res        ; apin[8]     ; 7.774  ; 8.094  ; 8.470  ; 7.767  ;
; res        ; ctpin[0]    ; 8.819  ; 8.604  ; 8.941  ; 8.701  ;
; res        ; ctpin[5]    ; 7.682  ; 8.393  ; 8.300  ; 7.923  ;
; res        ; ctpin[6]    ; 7.001  ;        ;        ; 7.176  ;
; res        ; outpin[0]   ; 8.212  ;        ;        ; 8.779  ;
; res        ; outpin[1]   ;        ; 7.295  ; 7.246  ;        ;
; res        ; outpin[2]   ;        ; 7.111  ; 7.146  ;        ;
; res        ; outpin[3]   ;        ; 8.437  ; 8.935  ;        ;
; xpin[0]    ; ctpin[5]    ; 9.440  ;        ;        ; 9.775  ;
; xpin[1]    ; ctpin[0]    ; 9.794  ;        ;        ; 9.641  ;
; xpin[1]    ; ctpin[5]    ;        ; 9.754  ; 9.630  ;        ;
; xpin[2]    ; ctpin[0]    ; 10.324 ;        ;        ; 10.156 ;
; xpin[2]    ; ctpin[5]    ;        ; 9.898  ; 9.755  ;        ;
; xpin[3]    ; ctpin[0]    ; 9.379  ;        ;        ; 9.348  ;
; xpin[3]    ; ctpin[5]    ;        ; 8.953  ; 8.947  ;        ;
; xpin[4]    ; ctpin[5]    ; 5.955  ;        ;        ; 6.222  ;
; xpin[4]    ; ctpin[6]    ;        ; 5.326  ; 5.406  ;        ;
; xpin[5]    ; ctpin[0]    ; 7.443  ;        ;        ; 7.468  ;
; xpin[5]    ; ctpin[5]    ; 6.082  ; 7.403  ; 7.457  ; 6.322  ;
; xpin[5]    ; ctpin[6]    ; 5.422  ;        ;        ; 5.609  ;
; xpin[6]    ; ctpin[0]    ; 10.644 ;        ;        ; 10.590 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.604 ; 10.579 ;        ;
; xpin[7]    ; ctpin[0]    ; 10.359 ;        ;        ; 10.232 ;
; xpin[7]    ; ctpin[5]    ;        ; 10.319 ; 10.221 ;        ;
; xpin[8]    ; ctpin[5]    ; 9.736  ;        ;        ; 10.022 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 241.49 MHz ; 241.49 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.141 ; -28.994           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.623 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.331                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.141 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.072      ;
; -3.141 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.072      ;
; -3.141 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.072      ;
; -3.141 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.072      ;
; -2.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.817      ;
; -2.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.817      ;
; -2.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.817      ;
; -2.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.817      ;
; -2.683 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.614      ;
; -2.683 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.614      ;
; -2.683 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.614      ;
; -2.683 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.614      ;
; -2.654 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.585      ;
; -2.654 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.585      ;
; -2.654 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.585      ;
; -2.654 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.585      ;
; -2.576 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.507      ;
; -2.524 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.455      ;
; -2.443 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.374      ;
; -2.409 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.340      ;
; -2.330 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.261      ;
; -2.276 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.207      ;
; -2.269 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.200      ;
; -2.163 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.094      ;
; -2.066 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.997      ;
; -1.942 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.873      ;
; -1.879 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.810      ;
; -1.872 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.803      ;
; -1.786 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.717      ;
; -1.767 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.698      ;
; -1.739 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.670      ;
; -1.634 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.565      ;
; -1.626 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.557      ;
; -1.600 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.531      ;
; -1.597 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.528      ;
; -1.521 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.452      ;
; -1.437 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.368      ;
; -1.278 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.209      ;
; -1.206 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.137      ;
; -1.103 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.034      ;
; -1.089 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.020      ;
; -1.078 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.009      ;
; -1.031 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.962      ;
; -1.030 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.961      ;
; -1.019 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.950      ;
; -0.983 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.914      ;
; -0.933 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.864      ;
; -0.907 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.838      ;
; -0.863 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.794      ;
; -0.670 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.601      ;
; -0.607 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.538      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.623 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.909      ;
; 0.862 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.148      ;
; 0.917 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.203      ;
; 1.055 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.341      ;
; 1.166 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.452      ;
; 1.214 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.500      ;
; 1.217 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.503      ;
; 1.218 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.504      ;
; 1.277 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.563      ;
; 1.278 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.564      ;
; 1.320 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.606      ;
; 1.364 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.650      ;
; 1.386 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.672      ;
; 1.403 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.689      ;
; 1.425 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.711      ;
; 1.452 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.738      ;
; 1.474 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.760      ;
; 1.478 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.764      ;
; 1.528 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.814      ;
; 1.530 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.816      ;
; 1.554 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.840      ;
; 1.557 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.843      ;
; 1.599 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.885      ;
; 1.604 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.890      ;
; 1.617 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.903      ;
; 1.632 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.918      ;
; 1.637 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.923      ;
; 1.650 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.936      ;
; 1.676 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.962      ;
; 1.677 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.963      ;
; 1.678 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.964      ;
; 1.682 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.968      ;
; 1.693 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.979      ;
; 1.702 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.988      ;
; 1.733 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.019      ;
; 1.790 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.076      ;
; 1.803 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.089      ;
; 1.854 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.140      ;
; 1.879 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.165      ;
; 1.911 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.197      ;
; 1.929 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.215      ;
; 2.009 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.295      ;
; 2.052 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.338      ;
; 2.060 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.346      ;
; 2.117 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.403      ;
; 2.169 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.455      ;
; 2.183 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.469      ;
; 2.371 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.657      ;
; 2.375 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.661      ;
; 2.523 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.809      ;
; 2.729 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 3.015      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.796 ; 4.307 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 4.947 ; 4.864 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 3.854 ; 3.896 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.083 ; 4.013 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.428 ; 4.226 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 3.460 ; 3.469 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.542 ; 1.866 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.861 ; 2.223 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.947 ; 4.864 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.705 ; 4.609 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 4.109 ; 4.117 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.904 ; -1.202 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 0.722  ; 0.513  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.867 ; -1.871 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.619 ; -1.624 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.199 ; -2.084 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.973 ; -1.108 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.722  ; 0.513  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.609  ; 0.428  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.020 ; -2.082 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.564 ; -2.550 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.063 ; -2.042 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 7.431 ; 7.104 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 9.183 ; 8.746 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.035 ; 7.864 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.949 ; 8.421 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.679 ; 7.556 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.405 ; 7.996 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.572 ; 8.123 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.297 ; 7.856 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.646 ; 7.454 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.183 ; 8.746 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.372 ; 7.879 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.160 ; 3.930 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.825 ; 9.489 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.825 ; 9.391 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.106 ; 9.489 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.324 ; 7.471 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.944 ; 9.706 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.944 ; 9.706 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 6.976 ; 7.322 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.106 ; 7.292 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.526 ; 8.050 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 7.849 ; 7.580 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.463 ; 6.305 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.243 ; 7.011 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.500 ; 6.329 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.246 ; 6.178 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.114 ; 6.008 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.050 ; 6.733 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.583 ; 7.580 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.604 ; 6.498 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.849 ; 7.468 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.160 ; 3.930 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 7.253 ; 6.938 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 7.022 ; 6.796 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.329 ; 7.174 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.912 ; 7.513 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.022 ; 6.796 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.401 ; 7.163 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.963 ; 7.556 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.255 ; 6.955 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.111 ; 6.916 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.045 ; 7.740 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 7.656 ; 7.343 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.127 ; 3.904 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 6.824 ; 6.777 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.657 ; 8.357 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 7.439 ; 7.490 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 6.824 ; 6.777 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 6.818 ; 7.121 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.652 ; 9.402 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 6.818 ; 7.150 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.943 ; 7.121 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.303 ; 7.844 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.991 ; 5.888 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.325 ; 6.173 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.074 ; 6.851 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.361 ; 6.196 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.117 ; 6.051 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 5.991 ; 5.888 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 6.887 ; 6.581 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.455 ; 7.456 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.461 ; 6.358 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.653 ; 7.287 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.127 ; 3.904 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+--------+--------+-------+-------+
; Input Port ; Output Port ; RR     ; RF     ; FR    ; FF    ;
+------------+-------------+--------+--------+-------+-------+
; res        ; apin[0]     ; 7.811  ;        ;       ; 7.985 ;
; res        ; apin[1]     ;        ; 8.312  ; 9.127 ;       ;
; res        ; apin[2]     ; 7.455  ; 6.405  ; 6.977 ; 7.677 ;
; res        ; apin[3]     ;        ; 7.887  ; 8.583 ;       ;
; res        ; apin[4]     ; 7.821  ; 7.869  ; 8.667 ; 7.698 ;
; res        ; apin[5]     ;        ; 7.747  ; 8.475 ;       ;
; res        ; apin[6]     ;        ; 7.200  ; 7.741 ;       ;
; res        ; apin[7]     ; 8.834  ; 8.484  ; 9.345 ; 8.735 ;
; res        ; apin[8]     ; 7.649  ; 7.770  ; 8.550 ; 7.683 ;
; res        ; ctpin[0]    ; 9.476  ; 9.129  ; 9.987 ; 9.380 ;
; res        ; ctpin[5]    ; 8.760  ; 9.140  ; 9.038 ; 9.544 ;
; res        ; ctpin[6]    ; 7.070  ;        ;       ; 7.566 ;
; res        ; outpin[0]   ; 7.898  ;        ;       ; 8.841 ;
; res        ; outpin[1]   ;        ; 7.151  ; 7.179 ;       ;
; res        ; outpin[2]   ;        ; 6.943  ; 7.095 ;       ;
; res        ; outpin[3]   ;        ; 8.152  ; 8.943 ;       ;
; xpin[0]    ; ctpin[5]    ; 9.115  ;        ;       ; 9.406 ;
; xpin[1]    ; ctpin[0]    ; 9.565  ;        ;       ; 9.113 ;
; xpin[1]    ; ctpin[5]    ;        ; 9.503  ; 9.108 ;       ;
; xpin[2]    ; ctpin[0]    ; 10.108 ;        ;       ; 9.564 ;
; xpin[2]    ; ctpin[5]    ;        ; 9.665  ; 9.195 ;       ;
; xpin[3]    ; ctpin[0]    ; 9.140  ;        ;       ; 8.807 ;
; xpin[3]    ; ctpin[5]    ;        ; 8.697  ; 8.438 ;       ;
; xpin[4]    ; ctpin[5]    ; 5.810  ;        ;       ; 6.207 ;
; xpin[4]    ; ctpin[6]    ;        ; 5.244  ; 5.371 ;       ;
; xpin[5]    ; ctpin[0]    ; 7.343  ;        ;       ; 7.323 ;
; xpin[5]    ; ctpin[5]    ; 5.926  ; 7.281  ; 7.318 ; 6.286 ;
; xpin[5]    ; ctpin[6]    ; 5.304  ;        ;       ; 5.575 ;
; xpin[6]    ; ctpin[0]    ; 10.429 ;        ;       ; 9.964 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.367 ; 9.959 ;       ;
; xpin[7]    ; ctpin[0]    ; 10.187 ;        ;       ; 9.709 ;
; xpin[7]    ; ctpin[5]    ;        ; 10.125 ; 9.704 ;       ;
; xpin[8]    ; ctpin[5]    ; 9.370  ;        ;       ; 9.627 ;
+------------+-------------+--------+--------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+--------+-------+-------+
; Input Port ; Output Port ; RR     ; RF     ; FR    ; FF    ;
+------------+-------------+--------+--------+-------+-------+
; res        ; apin[0]     ; 6.812  ;        ;       ; 6.929 ;
; res        ; apin[1]     ;        ; 7.161  ; 7.947 ;       ;
; res        ; apin[2]     ; 7.220  ; 6.280  ; 6.831 ; 7.405 ;
; res        ; apin[3]     ;        ; 6.802  ; 7.407 ;       ;
; res        ; apin[4]     ; 7.612  ; 7.683  ; 8.453 ; 7.494 ;
; res        ; apin[5]     ;        ; 7.000  ; 7.614 ;       ;
; res        ; apin[6]     ;        ; 6.568  ; 7.056 ;       ;
; res        ; apin[7]     ; 8.343  ; 8.256  ; 9.070 ; 8.306 ;
; res        ; apin[8]     ; 7.444  ; 7.584  ; 8.314 ; 7.477 ;
; res        ; ctpin[0]    ; 8.457  ; 8.060  ; 8.725 ; 8.317 ;
; res        ; ctpin[5]    ; 7.289  ; 8.034  ; 7.967 ; 7.697 ;
; res        ; ctpin[6]    ; 6.674  ;        ;       ; 6.984 ;
; res        ; outpin[0]   ; 7.710  ;        ;       ; 8.619 ;
; res        ; outpin[1]   ;        ; 6.998  ; 7.025 ;       ;
; res        ; outpin[2]   ;        ; 6.796  ; 6.944 ;       ;
; res        ; outpin[3]   ;        ; 7.936  ; 8.682 ;       ;
; xpin[0]    ; ctpin[5]    ; 8.826  ;        ;       ; 9.117 ;
; xpin[1]    ; ctpin[0]    ; 9.308  ;        ;       ; 8.868 ;
; xpin[1]    ; ctpin[5]    ;        ; 9.251  ; 8.867 ;       ;
; xpin[2]    ; ctpin[0]    ; 9.826  ;        ;       ; 9.302 ;
; xpin[2]    ; ctpin[5]    ;        ; 9.403  ; 8.952 ;       ;
; xpin[3]    ; ctpin[0]    ; 8.897  ;        ;       ; 8.575 ;
; xpin[3]    ; ctpin[5]    ;        ; 8.474  ; 8.225 ;       ;
; xpin[4]    ; ctpin[5]    ; 5.709  ;        ;       ; 6.093 ;
; xpin[4]    ; ctpin[6]    ;        ; 5.164  ; 5.289 ;       ;
; xpin[5]    ; ctpin[0]    ; 7.179  ;        ;       ; 7.159 ;
; xpin[5]    ; ctpin[5]    ; 5.820  ; 7.122  ; 7.158 ; 6.168 ;
; xpin[5]    ; ctpin[6]    ; 5.223  ;        ;       ; 5.485 ;
; xpin[6]    ; ctpin[0]    ; 10.128 ;        ;       ; 9.686 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.071 ; 9.685 ;       ;
; xpin[7]    ; ctpin[0]    ; 9.839  ;        ;       ; 9.377 ;
; xpin[7]    ; ctpin[5]    ;        ; 9.782  ; 9.376 ;       ;
; xpin[8]    ; ctpin[5]    ; 9.103  ;        ;       ; 9.333 ;
+------------+-------------+--------+--------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.875 ; -5.996            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.254 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.710                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.875 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.875 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.875 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.875 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.755 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.755 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.755 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.755 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.701 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.651      ;
; -0.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.587 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.538      ;
; -0.562 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.512      ;
; -0.508 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.459      ;
; -0.463 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.456 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.406      ;
; -0.411 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.362      ;
; -0.387 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.337      ;
; -0.384 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.332 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.283      ;
; -0.312 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.262      ;
; -0.287 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.238      ;
; -0.274 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.225      ;
; -0.270 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.221      ;
; -0.252 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.203      ;
; -0.209 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.160      ;
; -0.163 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.114      ;
; -0.153 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.104      ;
; -0.150 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.101      ;
; -0.147 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.098      ;
; -0.111 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.062      ;
; -0.098 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.049      ;
; -0.030 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.981      ;
; -0.008 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.958      ;
; 0.031  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.034  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.916      ;
; 0.048  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.902      ;
; 0.059  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.891      ;
; 0.066  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.884      ;
; 0.078  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.872      ;
; 0.094  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.856      ;
; 0.096  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.130  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.820      ;
; 0.178  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.772      ;
; 0.230  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.720      ;
; 0.280  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.671      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.254 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.395      ;
; 0.357 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.376 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.487 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.629      ;
; 0.505 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.529 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.538 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.679      ;
; 0.543 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.685      ;
; 0.568 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.591 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.732      ;
; 0.596 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.613 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.755      ;
; 0.616 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.757      ;
; 0.621 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.651 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.792      ;
; 0.655 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.797      ;
; 0.665 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.806      ;
; 0.679 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.820      ;
; 0.679 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.820      ;
; 0.702 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.843      ;
; 0.703 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.844      ;
; 0.709 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.715 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.725 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.866      ;
; 0.726 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.744 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.886      ;
; 0.751 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.893      ;
; 0.752 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.893      ;
; 0.754 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.896      ;
; 0.765 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.907      ;
; 0.768 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.909      ;
; 0.769 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.911      ;
; 0.797 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.939      ;
; 0.824 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.965      ;
; 0.831 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.973      ;
; 0.840 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.982      ;
; 0.852 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.994      ;
; 0.853 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.994      ;
; 0.874 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.016      ;
; 0.879 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.021      ;
; 0.895 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.037      ;
; 0.913 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.055      ;
; 0.934 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.076      ;
; 0.936 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.078      ;
; 0.987 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.128      ;
; 1.002 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.143      ;
; 1.026 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.167      ;
; 1.032 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.173      ;
; 1.141 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.282      ;
; 1.180 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.321      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 1.894 ; 2.047 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 2.250 ; 2.999 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 1.847 ; 2.421 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 1.884 ; 2.530 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 1.985 ; 2.639 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 1.599 ; 2.207 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.692 ; 1.006 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.845 ; 1.198 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.250 ; 2.999 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.132 ; 2.824 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 1.961 ; 2.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.498 ; -0.727 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 0.384  ; 0.057  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.908 ; -1.506 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.795 ; -1.383 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.015 ; -1.617 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.524 ; -1.076 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.384  ; 0.057  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.322  ; -0.002 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.009 ; -1.645 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.201 ; -1.813 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -0.997 ; -1.606 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 3.606 ; 3.734 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 4.349 ; 4.456 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.929 ; 3.957 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.219 ; 4.335 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.769 ; 3.778 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.024 ; 4.114 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.053 ; 4.206 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.958 ; 4.031 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.704 ; 3.830 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.349 ; 4.456 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.977 ; 4.058 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.410 ; 2.015 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.621 ; 4.733 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.621 ; 4.733 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.596 ; 4.478 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.739 ; 3.610 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.747 ; 4.517 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.747 ; 4.517 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.609 ; 3.566 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.611 ; 3.589 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.097 ; 4.297 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.986 ; 4.104 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.196 ; 3.280 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.539 ; 3.677 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.209 ; 3.309 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.130 ; 3.210 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.041 ; 3.111 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.418 ; 3.513 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.986 ; 4.104 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.280 ; 3.384 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.792 ; 3.943 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.410 ; 2.015 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 3.521 ; 3.644 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 3.394 ; 3.502 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.619 ; 3.623 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.814 ; 3.838 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.394 ; 3.502 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.579 ; 3.716 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.820 ; 3.865 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.495 ; 3.604 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.446 ; 3.567 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.839 ; 4.016 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.727 ; 3.745 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.396 ; 2.001 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.431 ; 3.378 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.101 ; 4.250 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.761 ; 3.684 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.431 ; 3.378 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.526 ; 3.482 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.587 ; 4.382 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.526 ; 3.482 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.527 ; 3.504 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.991 ; 4.183 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.979 ; 3.048 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.128 ; 3.210 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.457 ; 3.591 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.140 ; 3.238 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.065 ; 3.143 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 2.979 ; 3.048 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.340 ; 3.431 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.922 ; 4.038 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.208 ; 3.309 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.698 ; 3.844 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.396 ; 2.001 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.904 ;       ;       ; 4.221 ;
; res        ; apin[1]     ;       ; 4.407 ; 4.480 ;       ;
; res        ; apin[2]     ; 3.744 ; 3.413 ; 3.578 ; 4.042 ;
; res        ; apin[3]     ;       ; 4.186 ; 4.285 ;       ;
; res        ; apin[4]     ; 3.843 ; 4.187 ; 4.301 ; 4.161 ;
; res        ; apin[5]     ;       ; 4.103 ; 4.219 ;       ;
; res        ; apin[6]     ;       ; 3.811 ; 3.952 ;       ;
; res        ; apin[7]     ; 4.279 ; 4.495 ; 4.563 ; 4.648 ;
; res        ; apin[8]     ; 3.814 ; 4.130 ; 4.238 ; 4.108 ;
; res        ; ctpin[0]    ; 4.551 ; 4.772 ; 4.835 ; 4.925 ;
; res        ; ctpin[5]    ; 4.583 ; 4.408 ; 4.763 ; 4.651 ;
; res        ; ctpin[6]    ; 3.720 ;       ;       ; 3.858 ;
; res        ; outpin[0]   ; 4.293 ;       ;       ; 4.388 ;
; res        ; outpin[1]   ;       ; 3.577 ; 3.885 ;       ;
; res        ; outpin[2]   ;       ; 3.519 ; 3.803 ;       ;
; res        ; outpin[3]   ;       ; 4.442 ; 4.501 ;       ;
; xpin[0]    ; ctpin[5]    ; 4.668 ;       ;       ; 5.171 ;
; xpin[1]    ; ctpin[0]    ; 4.587 ;       ;       ; 5.274 ;
; xpin[1]    ; ctpin[5]    ;       ; 4.566 ; 5.257 ;       ;
; xpin[2]    ; ctpin[0]    ; 4.789 ;       ;       ; 5.517 ;
; xpin[2]    ; ctpin[5]    ;       ; 4.605 ; 5.328 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.403 ;       ;       ; 5.085 ;
; xpin[3]    ; ctpin[5]    ;       ; 4.219 ; 4.896 ;       ;
; xpin[4]    ; ctpin[5]    ; 3.015 ;       ;       ; 3.261 ;
; xpin[4]    ; ctpin[6]    ;       ; 2.624 ; 2.979 ;       ;
; xpin[5]    ; ctpin[0]    ; 3.548 ;       ;       ; 3.942 ;
; xpin[5]    ; ctpin[5]    ; 3.075 ; 3.527 ; 3.925 ; 3.311 ;
; xpin[5]    ; ctpin[6]    ; 2.750 ;       ;       ; 3.015 ;
; xpin[6]    ; ctpin[0]    ; 4.953 ;       ;       ; 5.743 ;
; xpin[6]    ; ctpin[5]    ;       ; 4.932 ; 5.726 ;       ;
; xpin[7]    ; ctpin[0]    ; 4.835 ;       ;       ; 5.568 ;
; xpin[7]    ; ctpin[5]    ;       ; 4.814 ; 5.551 ;       ;
; xpin[8]    ; ctpin[5]    ; 4.782 ;       ;       ; 5.306 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.447 ;       ;       ; 3.728 ;
; res        ; apin[1]     ;       ; 3.831 ; 3.977 ;       ;
; res        ; apin[2]     ; 3.632 ; 3.345 ; 3.516 ; 3.915 ;
; res        ; apin[3]     ;       ; 3.641 ; 3.787 ;       ;
; res        ; apin[4]     ; 3.748 ; 4.085 ; 4.208 ; 4.059 ;
; res        ; apin[5]     ;       ; 3.716 ; 3.875 ;       ;
; res        ; apin[6]     ;       ; 3.485 ; 3.649 ;       ;
; res        ; apin[7]     ; 4.066 ; 4.369 ; 4.436 ; 4.455 ;
; res        ; apin[8]     ; 3.719 ; 4.021 ; 4.133 ; 4.009 ;
; res        ; ctpin[0]    ; 4.101 ; 4.236 ; 4.334 ; 4.444 ;
; res        ; ctpin[5]    ; 3.780 ; 3.926 ; 4.265 ; 3.970 ;
; res        ; ctpin[6]    ; 3.450 ;       ;       ; 3.664 ;
; res        ; outpin[0]   ; 4.187 ;       ;       ; 4.292 ;
; res        ; outpin[1]   ;       ; 3.501 ; 3.812 ;       ;
; res        ; outpin[2]   ;       ; 3.444 ; 3.734 ;       ;
; res        ; outpin[3]   ;       ; 4.316 ; 4.377 ;       ;
; xpin[0]    ; ctpin[5]    ; 4.523 ;       ;       ; 5.023 ;
; xpin[1]    ; ctpin[0]    ; 4.462 ;       ;       ; 5.141 ;
; xpin[1]    ; ctpin[5]    ;       ; 4.444 ; 5.127 ;       ;
; xpin[2]    ; ctpin[0]    ; 4.658 ;       ;       ; 5.373 ;
; xpin[2]    ; ctpin[5]    ;       ; 4.483 ; 5.194 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.287 ;       ;       ; 4.958 ;
; xpin[3]    ; ctpin[5]    ;       ; 4.112 ; 4.779 ;       ;
; xpin[4]    ; ctpin[5]    ; 2.962 ;       ;       ; 3.212 ;
; xpin[4]    ; ctpin[6]    ;       ; 2.585 ; 2.942 ;       ;
; xpin[5]    ; ctpin[0]    ; 3.470 ;       ;       ; 3.865 ;
; xpin[5]    ; ctpin[5]    ; 3.020 ; 3.452 ; 3.851 ; 3.260 ;
; xpin[5]    ; ctpin[6]    ; 2.706 ;       ;       ; 2.975 ;
; xpin[6]    ; ctpin[0]    ; 4.815 ;       ;       ; 5.590 ;
; xpin[6]    ; ctpin[5]    ;       ; 4.797 ; 5.576 ;       ;
; xpin[7]    ; ctpin[0]    ; 4.673 ;       ;       ; 5.386 ;
; xpin[7]    ; ctpin[5]    ;       ; 4.655 ; 5.372 ;       ;
; xpin[8]    ; ctpin[5]    ; 4.641 ;       ;       ; 5.148 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.461  ; 0.254 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.461  ; 0.254 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -31.744 ; 0.0   ; 0.0      ; 0.0     ; -22.331             ;
;  clk             ; -31.744 ; 0.000 ; N/A      ; N/A     ; -22.331             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 4.176 ; 4.425 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.335 ; 5.549 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.223 ; 4.384 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.442 ; 4.558 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.787 ; 4.826 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 3.802 ; 3.984 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.645 ; 1.866 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.986 ; 2.281 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.335 ; 5.549 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.097 ; 5.245 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 4.500 ; 4.643 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.498 ; -0.727 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 0.837  ; 0.690  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.908 ; -1.506 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.795 ; -1.383 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.015 ; -1.617 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.524 ; -1.076 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.837  ; 0.690  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.710  ; 0.581  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.009 ; -1.645 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.201 ; -1.813 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -0.997 ; -1.606 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 7.747  ; 7.542  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 9.625  ; 9.343  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.481  ; 8.339  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.322  ; 9.022  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.101  ; 8.000  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.813  ; 8.515  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.952  ; 8.690  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.672  ; 8.387  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.017  ; 7.930  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.625  ; 9.343  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.731  ; 8.420  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.194  ; 4.018  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.309 ; 10.057 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.309 ; 10.057 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.721  ; 9.966  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.793  ; 7.832  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.607  ; 10.079 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 9.607  ; 10.079 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.393  ; 7.666  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.501  ; 7.671  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.932  ; 8.588  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.171  ; 7.953  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.748  ; 6.657  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.573  ; 7.405  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.793  ; 6.687  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.545  ; 6.511  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.382  ; 6.331  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.342  ; 7.152  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.871  ; 7.910  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.924  ; 6.852  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.171  ; 7.953  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.194  ; 4.018  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 3.521 ; 3.644 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 3.394 ; 3.502 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.619 ; 3.623 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.814 ; 3.838 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.394 ; 3.502 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.579 ; 3.716 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.820 ; 3.865 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.495 ; 3.604 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.446 ; 3.567 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.839 ; 4.016 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.727 ; 3.745 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.396 ; 2.001 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.431 ; 3.378 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.101 ; 4.250 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.761 ; 3.684 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.431 ; 3.378 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.526 ; 3.482 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.587 ; 4.382 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.526 ; 3.482 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.527 ; 3.504 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.991 ; 4.183 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.979 ; 3.048 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.128 ; 3.210 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.457 ; 3.591 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.140 ; 3.238 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.065 ; 3.143 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 2.979 ; 3.048 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.340 ; 3.431 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.922 ; 4.038 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.208 ; 3.309 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.698 ; 3.844 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.396 ; 2.001 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.204  ;        ;        ; 8.296  ;
; res        ; apin[1]     ;        ; 8.911  ; 9.306  ;        ;
; res        ; apin[2]     ; 7.824  ; 6.779  ; 7.097  ; 7.957  ;
; res        ; apin[3]     ;        ; 8.404  ; 8.797  ;        ;
; res        ; apin[4]     ; 8.148  ; 8.397  ; 8.867  ; 7.997  ;
; res        ; apin[5]     ;        ; 8.276  ; 8.656  ;        ;
; res        ; apin[6]     ;        ; 7.637  ; 7.932  ;        ;
; res        ; apin[7]     ; 9.224  ; 9.092  ; 9.581  ; 9.148  ;
; res        ; apin[8]     ; 7.986  ; 8.309  ; 8.715  ; 7.986  ;
; res        ; ctpin[0]    ; 9.908  ; 9.806  ; 10.265 ; 9.862  ;
; res        ; ctpin[5]    ; 9.383  ; 9.565  ; 9.480  ; 9.818  ;
; res        ; ctpin[6]    ; 7.500  ;        ;        ; 7.747  ;
; res        ; outpin[0]   ; 8.421  ;        ;        ; 9.007  ;
; res        ; outpin[1]   ;        ; 7.462  ; 7.410  ;        ;
; res        ; outpin[2]   ;        ; 7.270  ; 7.306  ;        ;
; res        ; outpin[3]   ;        ; 8.681  ; 9.214  ;        ;
; xpin[0]    ; ctpin[5]    ; 9.756  ;        ;        ; 10.096 ;
; xpin[1]    ; ctpin[0]    ; 10.075 ;        ;        ; 9.922  ;
; xpin[1]    ; ctpin[5]    ;        ; 10.029 ; 9.905  ;        ;
; xpin[2]    ; ctpin[0]    ; 10.627 ;        ;        ; 10.456 ;
; xpin[2]    ; ctpin[5]    ;        ; 10.180 ; 10.033 ;        ;
; xpin[3]    ; ctpin[0]    ; 9.642  ;        ;        ; 9.614  ;
; xpin[3]    ; ctpin[5]    ;        ; 9.195  ; 9.191  ;        ;
; xpin[4]    ; ctpin[5]    ; 6.067  ;        ;        ; 6.343  ;
; xpin[4]    ; ctpin[6]    ;        ; 5.412  ; 5.493  ;        ;
; xpin[5]    ; ctpin[0]    ; 7.619  ;        ;        ; 7.645  ;
; xpin[5]    ; ctpin[5]    ; 6.199  ; 7.573  ; 7.628  ; 6.447  ;
; xpin[5]    ; ctpin[6]    ; 5.512  ;        ;        ; 5.703  ;
; xpin[6]    ; ctpin[0]    ; 10.968 ;        ;        ; 10.913 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.922 ; 10.896 ;        ;
; xpin[7]    ; ctpin[0]    ; 10.730 ;        ;        ; 10.609 ;
; xpin[7]    ; ctpin[5]    ;        ; 10.684 ; 10.592 ;        ;
; xpin[8]    ; ctpin[5]    ; 10.033 ;        ;        ; 10.355 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.447 ;       ;       ; 3.728 ;
; res        ; apin[1]     ;       ; 3.831 ; 3.977 ;       ;
; res        ; apin[2]     ; 3.632 ; 3.345 ; 3.516 ; 3.915 ;
; res        ; apin[3]     ;       ; 3.641 ; 3.787 ;       ;
; res        ; apin[4]     ; 3.748 ; 4.085 ; 4.208 ; 4.059 ;
; res        ; apin[5]     ;       ; 3.716 ; 3.875 ;       ;
; res        ; apin[6]     ;       ; 3.485 ; 3.649 ;       ;
; res        ; apin[7]     ; 4.066 ; 4.369 ; 4.436 ; 4.455 ;
; res        ; apin[8]     ; 3.719 ; 4.021 ; 4.133 ; 4.009 ;
; res        ; ctpin[0]    ; 4.101 ; 4.236 ; 4.334 ; 4.444 ;
; res        ; ctpin[5]    ; 3.780 ; 3.926 ; 4.265 ; 3.970 ;
; res        ; ctpin[6]    ; 3.450 ;       ;       ; 3.664 ;
; res        ; outpin[0]   ; 4.187 ;       ;       ; 4.292 ;
; res        ; outpin[1]   ;       ; 3.501 ; 3.812 ;       ;
; res        ; outpin[2]   ;       ; 3.444 ; 3.734 ;       ;
; res        ; outpin[3]   ;       ; 4.316 ; 4.377 ;       ;
; xpin[0]    ; ctpin[5]    ; 4.523 ;       ;       ; 5.023 ;
; xpin[1]    ; ctpin[0]    ; 4.462 ;       ;       ; 5.141 ;
; xpin[1]    ; ctpin[5]    ;       ; 4.444 ; 5.127 ;       ;
; xpin[2]    ; ctpin[0]    ; 4.658 ;       ;       ; 5.373 ;
; xpin[2]    ; ctpin[5]    ;       ; 4.483 ; 5.194 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.287 ;       ;       ; 4.958 ;
; xpin[3]    ; ctpin[5]    ;       ; 4.112 ; 4.779 ;       ;
; xpin[4]    ; ctpin[5]    ; 2.962 ;       ;       ; 3.212 ;
; xpin[4]    ; ctpin[6]    ;       ; 2.585 ; 2.942 ;       ;
; xpin[5]    ; ctpin[0]    ; 3.470 ;       ;       ; 3.865 ;
; xpin[5]    ; ctpin[5]    ; 3.020 ; 3.452 ; 3.851 ; 3.260 ;
; xpin[5]    ; ctpin[6]    ; 2.706 ;       ;       ; 2.975 ;
; xpin[6]    ; ctpin[0]    ; 4.815 ;       ;       ; 5.590 ;
; xpin[6]    ; ctpin[5]    ;       ; 4.797 ; 5.576 ;       ;
; xpin[7]    ; ctpin[0]    ; 4.673 ;       ;       ; 5.386 ;
; xpin[7]    ; ctpin[5]    ;       ; 4.655 ; 5.372 ;       ;
; xpin[8]    ; ctpin[5]    ; 4.641 ;       ;       ; 5.148 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; clkout        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; res                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 301      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 301      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun May 19 10:44:14 2019
Info: Command: quartus_sta UA -c UA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.461
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.461       -31.744 clk 
Info: Worst-case hold slack is 0.695
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.695         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.141
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.141       -28.994 clk 
Info: Worst-case hold slack is 0.623
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.623         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.875
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.875        -5.996 clk 
Info: Worst-case hold slack is 0.254
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.254         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.710 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 273 megabytes
    Info: Processing ended: Sun May 19 10:44:19 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


