# Proyecto 2 - Dise√±o L√≥gico (EL-3307)

## 1. Descripci√≥n General

Este proyecto implementa un sistema digital en FPGA que detecta y corrige errores de un solo bit utilizando el c√≥digo de Hamming (7,4). Fue desarrollado utilizando SystemVerilog y probado en una FPGA TangNano, simulando la transmisi√≥n de una palabra binaria y la correcci√≥n de errores intencionales en la recepci√≥n.

## 2. Subsistemas del dise√±o

- **Codificador**: Genera la palabra de 7 bits con bits de paridad a partir de los 4 bits de entrada.
- **Decodificador**: Detecta errores y calcula el s√≠ndrome usando los bits de paridad.
- **Corrector**: Corrige la palabra en caso de error.
- **LED Display**: Muestra la palabra corregida en binario.
- **7 Segment Display**: Muestra la palabra o la posici√≥n del error seg√∫n un switch de control.
- **M√≥dulo principal**: Integra todos los subsistemas anteriores.

## 3. Diagrama de bloques

### Codificador de Hamming

Este subsistema toma una palabra de **4 bits de entrada (datos)** y genera una palabra de **7 bits de salida**, agregando **3 bits de paridad** que permiten la detecci√≥n y correcci√≥n de errores de un solo bit.  
La l√≥gica interna utiliza **compuertas XOR** para calcular los bits de paridad seg√∫n el algoritmo de Hamming (7,4).

La distribuci√≥n t√≠pica de bits es:  
**[P1, P2, D1, P3, D2, D3, D4]**, donde P1‚ÄìP3 son los bits de paridad, y D1‚ÄìD4 los datos originales.

Este bloque asegura que toda palabra transmitida tenga redundancia suficiente para detectar y corregir un error.

![Codificador de Hamming](imgs/Codificador.png)


### Decodificador y Verificador de Paridad

Este subsistema recibe una palabra codificada de **7 bits** que puede contener un error de transmisi√≥n.  
Internamente, recalcula los **bits de paridad esperados** y los compara con los bits recibidos, generando as√≠ un **s√≠ndrome de 3 bits**.

Este s√≠ndrome indica la posici√≥n exacta (de 1 a 7) del bit err√≥neo, si existe.  
La l√≥gica incluye:
- **Verificador de paridad** (XOR)
- **Generador de s√≠ndrome**
- **Decodificador de posici√≥n**

Este m√≥dulo no corrige el error, solo lo detecta y localiza.

![Decodificador Hamming](imgs/Decodificador.png)


### Corrector de Error

El corrector toma como entradas:
- La palabra de 7 bits recibida
- El **s√≠ndrome** generado por el decodificador

Si el s√≠ndrome es distinto de cero, significa que hay un error en la posici√≥n indicada.  
Este m√≥dulo **corrige el error invirtiendo ese bit** mediante una operaci√≥n XOR localizada.

La salida es una palabra corregida de 7 bits, de la cual se extraen los **4 bits originales de datos**.

Este bloque asegura que la informaci√≥n recuperada sea fiel a la enviada.

El resultado final es una palabra **de 4 bits corregida**, lista para ser mostrada por los subsistemas de salida.

![Corrector de Hamming](imgs/corrector.png)

### Despliegue Binario en LEDs

Este subsistema muestra la **palabra corregida** de 4 bits directamente en los LEDs de la FPGA.  
Cada bit de la palabra encendida activa su LED correspondiente, permitiendo observar el valor binario completo de la salida.

Esto permite una visualizaci√≥n inmediata y en binario del resultado corregido, √∫til para verificar la salida manualmente durante pruebas.

![Despliegue en LEDs](imgs/display.png)

### Despliegue en Display de 7 Segmentos

Este subsistema permite mostrar en un display de 7 segmentos:
- La **palabra corregida** (en formato hexadecimal), o  
- El **s√≠ndrome de error** (posici√≥n del bit con error)

La selecci√≥n de qu√© informaci√≥n mostrar se realiza mediante un **switch selector**.  
Internamente, se utiliza un **MUX** que escoge entre la palabra corregida y el s√≠ndrome, y luego un codificador traduce ese valor a su equivalente en 7 segmentos (segmentos A‚ÄìG).

![Display 7 Segmentos](imgs/segmentos.png)

### M√≥dulo Principal (Top Module)

Este subsistema se encarga de **interconectar todos los m√≥dulos anteriores**, gestionando el flujo de datos desde la entrada hasta las salidas.  
Recibe las palabras ingresadas por los switches, las pasa por el **codificador**, luego por el **decodificador y corrector**, y finalmente env√≠a la salida a los **displays**.

El **selector de modo** determina si el display de 7 segmentos muestra la palabra corregida o el s√≠ndrome.  
Este m√≥dulo representa el comportamiento del sistema completo y centraliza su operaci√≥n.
Es el √∫nico m√≥dulo que gestiona el flujo de datos **de extremo a extremo**, desde switches de entrada hasta la visualizaci√≥n final.

![Top Module](imgs/module.png)

## 4. Simplificaci√≥n de ecuaciones booleanas

### a. Ejemplo de la simplificaci√≥n de las ecuaciones booleanas usadas para el circuito corrector de error

El corrector recibe como entrada la palabra de 7 bits posiblemente alterada y un **s√≠ndrome** de 3 bits generado por el decodificador.  
Este s√≠ndrome indica la posici√≥n exacta del bit que presenta un error (si lo hay). El circuito corrector analiza ese valor y **genera una se√±al de activaci√≥n** para invertir ese bit espec√≠fico mediante una operaci√≥n l√≥gica XOR.

En el siguiente ejemplo, el s√≠ndrome `011` indica que el error est√° en la posici√≥n 3. Se genera una se√±al llamada `ErrorPos‚ÇÉ` con la siguiente l√≥gica:

- Si `ErrorPos‚ÇÉ` se activa, se aplica un XOR al bit en la posici√≥n 3 para corregirlo.
- Si no hay error (`000`), no se modifica ning√∫n bit.

La l√≥gica booleana correspondiente es:

![Ecuaci√≥n corrector](imgs/errorpos3_y_d1corr.png)

Esto garantiza que el sistema pueda **corregir autom√°ticamente un √∫nico error** en cualquier posici√≥n de la palabra codificada.

---

### b. Ejemplo de la simplificaci√≥n de las ecuaciones booleanas usadas para los LEDs o el display de 7 segmentos

#### üîπ Visualizaci√≥n con LEDs

Este subsistema recibe la **palabra corregida de 4 bits** desde el corrector.  
Cada bit de esta palabra se conecta directamente a un LED en la FPGA.  
No se requiere l√≥gica adicional ni simplificaci√≥n, ya que es una asignaci√≥n directa:

![Ecuaciones LEDs](imgs/leds_equations.png)

Esto permite al usuario verificar visualmente en binario el resultado final corregido.

---

#### üîπ Segmento A del display de 7 segmentos

El display de 7 segmentos se utiliza para mostrar informaci√≥n en formato hexadecimal.  
Cada uno de los segmentos (A‚ÄìG) debe encenderse o apagarse en funci√≥n de la combinaci√≥n de los 4 bits de entrada (A, B, C, D).  
Esto se logra mediante **ecuaciones booleanas simplificadas**, obtenidas a partir de **tablas de verdad** o **mapas de Karnaugh**.

A continuaci√≥n se muestra una de estas ecuaciones, espec√≠ficamente para el segmento A del display:

![Ecuaci√≥n segmento A](imgs/segmentoA_equation.png)

Este tipo de simplificaci√≥n permite **reducir el uso de compuertas l√≥gicas** y optimizar recursos en la FPGA.


## 5. Simulaciones

*(Aqu√≠ se incluir√°n capturas y an√°lisis del comportamiento esperado de entrada/salida)*

## 6. An√°lisis de recursos

*(Aqu√≠ se incluir√° el uso de LUTs, FFs, potencia si usaste herramientas de s√≠ntesis)*

## 7. Problemas encontrados y soluciones

- Conexiones incorrectas en el display de 7 segmentos ‚Üí resuelto revisando configuraci√≥n de pines.
- Error en bits de paridad ‚Üí corregido tras verificar ecuaciones del s√≠ndrome.
