#Substrate Graph
# noVertices
30
# noArcs
100
# Vertices: id availableCpu routingCapacity isCenter
0 943 943 1
1 150 150 0
2 468 468 1
3 150 150 0
4 37 37 0
5 125 125 0
6 1303 1303 1
7 298 298 1
8 399 399 1
9 150 150 0
10 37 37 0
11 279 279 1
12 487 487 1
13 828 828 1
14 279 279 1
15 336 336 0
16 1452 1452 1
17 37 37 0
18 100 100 0
19 279 279 1
20 150 150 0
21 187 187 0
22 150 150 0
23 362 362 1
24 225 225 1
25 655 655 1
26 25 25 0
27 25 25 0
28 279 279 1
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 2 7 125
2 0 7 125
0 3 1 75
3 0 1 75
0 4 1 37
4 0 1 37
0 5 2 75
5 0 2 75
0 20 1 75
20 0 1 75
0 22 1 75
22 0 1 75
0 23 7 125
23 0 7 125
0 16 4 281
16 0 4 281
1 24 9 75
24 1 9 75
2 6 1 125
6 2 1 125
2 19 2 93
19 2 2 93
2 25 3 125
25 2 3 125
3 23 1 75
23 3 1 75
5 21 2 50
21 5 2 50
6 7 1 93
7 6 1 93
6 8 7 125
8 6 7 125
6 9 1 75
9 6 1 75
6 11 1 93
11 6 1 93
6 12 1 125
12 6 1 125
6 13 40 187
13 6 40 187
6 18 21 75
18 6 21 75
6 28 6 93
28 6 6 93
6 16 7 312
16 6 7 312
7 16 6 93
16 7 6 93
7 15 7 112
15 7 7 112
8 10 2 37
10 8 2 37
8 21 6 112
21 8 6 112
8 23 6 125
23 8 6 125
9 16 2 75
16 9 2 75
11 14 2 93
14 11 2 93
11 16 4 93
16 11 4 93
12 16 1 125
16 12 1 125
12 15 1 112
15 12 1 112
12 25 1 125
25 12 1 125
13 14 1 93
14 13 1 93
13 15 1 112
15 13 1 112
13 25 6 156
25 13 6 156
13 19 6 93
19 13 6 93
13 16 4 187
16 13 4 187
14 28 1 93
28 14 1 93
16 17 40 37
17 16 40 37
16 19 40 93
19 16 40 93
16 25 40 156
25 16 40 156
18 27 1 25
27 18 1 25
20 24 3 75
24 20 3 75
21 26 2 25
26 21 2 25
22 24 2 75
24 22 2 75
23 29 4 37
29 23 4 37
25 28 5 93
28 25 5 93
