<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1595604779">
  <File Type="PA-TCL" Name="Mem_Subsys_Full_Interg.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Mem_Subsys_Full_Interg_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Mem_Subsys_Full_Interg_reports.tcl"/>
  <File Type="RDS-RDS" Name="Mem_Subsys_Full_Interg.vds"/>
  <File Type="RDS-UTIL" Name="Mem_Subsys_Full_Interg_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Mem_Subsys_Full_Interg_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Mem_Subsys_Full_Interg.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Mem_Subsys_Full_Interg_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Mem_Subsys_Full_Interg_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Digital Design/Parameterizable_ALU/Parameterizable_ALU.srcs/sources_1/new/DigEng.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Parameterizable_ALU/Parameterizable_ALU.srcs/sources_1/new/DigEng.vhd"/>
        <Attr Name="ImportTime" Val="1574056728"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Dual_Port_Mem.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Dual_Port_Mem/Dual_Port_Mem/Dual_Port_Mem.srcs/sources_1/new/Dual_Port_Mem.vhd"/>
        <Attr Name="ImportTime" Val="1575562827"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Mem_Manag_Unit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Memory_management_Unit/Mem_Manag_Unit/Mem_Manag_Unit.srcs/sources_1/new/Mem_Manag_Unit.vhd"/>
        <Attr Name="ImportTime" Val="1575639917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Digital Design/Parameterizable_ALU/parameterizable_register_bank/parameterizable_register_bank.srcs/sources_1/new/reg_bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Parameterizable_ALU/parameterizable_register_bank/parameterizable_register_bank.srcs/sources_1/new/reg_bits.vhd"/>
        <Attr Name="ImportTime" Val="1573734302"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/reg_bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../REG_BANK/parameterizable_register_bank/parameterizable_register_bank.srcs/sources_1/new/reg_bits.vhd"/>
        <Attr Name="ImportTime" Val="1573734302"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/control_logic.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Control_Logic/Control_Logic.srcs/sources_1/new/control_logic.vhd"/>
        <Attr Name="ImportTime" Val="1575742804"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Digital Design/Parameterizable_ALU/parameterizable_register_bank/parameterizable_register_bank.srcs/sources_1/new/reg_bank.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Parameterizable_ALU/parameterizable_register_bank/parameterizable_register_bank.srcs/sources_1/new/reg_bank.vhd"/>
        <Attr Name="ImportTime" Val="1574934816"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/reg_bank.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../REG_BANK/parameterizable_register_bank/parameterizable_register_bank.srcs/sources_1/new/reg_bank.vhd"/>
        <Attr Name="ImportTime" Val="1574934816"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Digital Design/Parameterizable_ALU/Parameterizable_ALU.srcs/sources_1/new/Parameterizable_ALU.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Parameterizable_ALU/Parameterizable_ALU.srcs/sources_1/new/Parameterizable_ALU.vhd"/>
        <Attr Name="ImportTime" Val="1574784361"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Parameterizable_ALU.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Control_Logic/Control_Logic.srcs/sources_1/imports/group_project/Parameterizable_ALU/Parameterizable_ALU.srcs/sources_1/new/Parameterizable_ALU.vhd"/>
        <Attr Name="ImportTime" Val="1574782189"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Digital Design/Param_Datapath/Param_Datapath/Param_Datapath.srcs/sources_1/new/Param_Datapath.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Param_Datapath/Param_Datapath/Param_Datapath.srcs/sources_1/new/Param_Datapath.vhd"/>
        <Attr Name="ImportTime" Val="1575033053"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Mem_Subsys_Full_Interg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Mem_Subsys_Full_Interg"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/CPU_Output_LEDS.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/CPU_Output_LEDS.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
