# Main memory

## 7.1 Background
- Program은 disk로부터 main memory에 로드되고 실행될 process가 됨
- disk(실행 파일 상태) -> 실행 요청 -> process의 memory 영역으로
- CPU: Main memory(별도), register(내부)
- **main memory**는 CPU로부터 요청을 받음
  - read request: 읽기 위치 주소
  - write request: 쓰기 위치 주소 + data
- **Register**
  - 1 CPU clock내에 빠른 접근 가능
- **Cache** : main memory, register 사이 속도 향상 시키기 위한 저장 장치
- CPU 현재 상태에 따라 허가된 memory 영역만 접근 가능함: **protection**
  - process 실행 중, kernel이 차지하고 있는 메모리 영역에 접근하면 안됨
  - 다른 process의 영역에 접근해서 안됨
  - Hardware
    - adress >= base 
    - limit register + base <  adress
  - Software
    - trap 발생 -> 강제 종료
### Address Binding
: program이 내부적으로 사용하는 상대 주소를 실제 물리 주소와 연관

<img src = "https://user-images.githubusercontent.com/50178026/121765932-64fa1080-cb89-11eb-9136-41cef694e572.png" width = "350" heigh = "620">

- 실행 단계에서 binding 다름
- **Compile time**: object file내에서 사용하는 주소 == 최종 물리 주소
  - 프로그래머가 최종 물리 주소 정함
  - 실행할 때마다 동일한 위치에서 실행
  - 실행 위치가 바뀐다 -> 소스코드 수정해야 함
- **Load time**
  - compile때는 상대주소 -> 실행할 때마다 다른 물리 주소에서 실행가능
- **Execution time(run time)**
  - 최종 주소 결정이 실행 시작시 설정, 실행 중 메모리상 위치 이동 가능
  - 한번 결정된 주소가 바뀔 수 있음

### Logical, Physical address 
- Logical address (virtual address)
  - CPU가 실행하면서 만들어내는 메모리 주소
- Physical Address
  - memory가 다루는 주소
- compile time, load time binding -> logical == physical

### MMU - Memory Management Unit
- 논리 주소 -> 물리 주소 mapping (CPU 내 하드장치)
- **relocation register**

### Dynamic Linking and Shared Library
- **Static Linking**: Linker가 library 합침
- **Dynamic Linking**: 
  - link 과정을 실행시까지 미룸
  - Library 함수 자체가 개별 프로그램의 일부로 복사됨, 한 copy만 미리 메모리에
  - library 함수 대신 *stub* 포함 -> 실행 파일 작아짐
  - stub: library routine 주소로 대체
  - 이미 memory에 존재하는지 check -> 없으면 추가

## 7.2 Swapping
- Medium term scheduler
- degree of multiprogramming: memory에 적재 되어 있는 program 개수
- 일부 프로세스를 disk에 내보냈다가 다시 memory로
- swap out, swap in: transfer time이 대부분 차지
- context switch incuding swapping
  - dispatcher가 다음 실행될 process를 선택할 때 process가 swap out이 되었을때, swap in할 공간이 존재하지 않음
  - swap out + swap in time
  - 사용자 process에 의해서 실제 memory크기 파악해야함
  - 메모리 요구사항 변화가 있으면 시스템에게 알려주는 방식으로
- 고려사항
  - swap out 되었다가 swap in될 때 원래 위치로 가야하나?
    - execution time binding과 같이 이전과 다른 임의의 위치로 가는게 바람직함
  - 비동기 입출력 수행 중이라면 swapping 대상이 돼선 안됨
  - 입출력을 항상 프로세스가 하지 않고 buffer, 운영체제가 하도록 
  - 평상시 swapping 하지 않고 메모리 할당이 일정 수준 이하
  - swapping 대상을 일부분
- Mobile system
  - flash memory 사용 -> swapping 허용하지 않음
  - 빈 메모리 확보
    - IOS: 일정 수준 이하로 떨어지면 실행중인 앱한테 할당된 memory 반환 요청
    - Android: 프로세스 강제종료 가능 -> 앱 상태 flash memory에 저장  
     *-> paging 지원*
     
 ## 7.3 Contiguous Allocation
 - 연속 메모리 할당
 - main memory 
  - kernel -> 늘 존재, 낮은 주소, interrupt vector 포함
  - user -> 사용 반납해야함, 연속된 memory 공간 가짐
- Relocation register 사용
  - 시작 주소
  - 한 프로세스가 자신에게 주어진 영역 외 다른 영역 접근 막음 (MMU)
  - 운영체제 크기를 실행 중 줄일 수도 있음
  - **transient OS code**: 필요에 따라 메모리에 올라오고 내려갈 수도 있음 -> relocation register로 구현 가능  

### Multiple-partion allocation
- degree of multiprogramming 크기 만큼
- **variable-partition**: process가 필요한 만큼
- **Hole**: 어느 process에게도 할당되지 않음
- *Dynamic Storage Allocation Problem*
  - Hole들이 여러개 -> 크기 n 요청, 어떻게 만족시킬 것인지
  - **First fit**: 첫번째 사용가능한 빈 공간 할당 -> n보다 큰 것 중에 가장 먼저
    - 50-percent rule
  - **Best fit**: 요청 수용한 hole 중 가장 작은 hole -> 모두 검색해야 함, 남는 hole 크기가 가장 작음
  - **worst fit**: 가장 큰 hole 선택 -> 할당 후에도 가장 큰 hole 남김
 
### Fragmentation
- **External fragmentation**: 주어진 메모리 요청, 현재 남은 hole들의 합은 수용 가능 크기지만 연속 할당으로 인해 수용 못함
  - compaction: 현재 사용중인 process들의 memory를 한쪽으로 압착
  - 전제 조건: 기존의 process들이 이동하는 것이므로 relocation이 동적으로 이루어짐, run time binding에서만 사용 가능 
  - 입출력 문제
    - 입출력을 하고 있던 process는 buffer의 위치가 달라짐 -> 커널 내의 buffer
    - 일시적 외부 단편화 해결 -> 재발가능, 비용이 많이 듦
- **Internal fragmentation**: 할당 후 남은 짜투리 존재  
*-> data block을 반영구적으로 저장하는 disk에도 발생, 저장 매체가 문제가 아니라 저장 단위가 가변인지에 의해 문제*

### Segmentation
- program을 이루는 물리적 단위
- stack, 함수, symbol table..
- 논리 주소 <segment-number, offset>
- **Segment table**: 커널이 사용하는 자료구조, 프로세스마다 하나
  - base: 물리 메모리상의 시작주소, limit: segment 크기
- **STBR (Segment table base register)**: 현재 실행중인 프로세스의 물리 메모리 상의 시작 위치 가리킴
- **STLR (Segment table length register)**: 현재 실행중인 프로세스의 세그먼트 개수
  *-> 프로세스의 크기에 따라 세그먼트 개수 다르니까 !!*
- **protection bits**: segment 단위
  - validation bit
  - read/ write/ execution
- fragmentation 문제 존재

## 7.5 Paging
- **frame**: physical memory를 나눔 
- **Page**: logical memory를 나눔
- kernel은 어느 page frame이 비어있고 어느 frame이 사용되는지 파악해야 함
- 하나의 program: n개의 page -> n개의 빈 frame 필요 -> 비연속적
- page 고정된 크기 -> fragmentation 발생하지 않음
- **page table**: 한 process를 구성하는 page들이 물리 메모리 상에 흩어짐 -> 어느 page가 어느 frame에?
  - logical -> physical address
- Internal fragmentation 여전히 존재
  - 정수배가 아니기 때문 

### Address Translation Scheme
- **Address**: page number(m-n) + page offset(n) 
- Page number(p): 논리 주소가 해당하는 논리 테이블 번호, p번째 entry 참조
- Page offset(d): 논리 주소가 p page 내에서 d번째 byte
  - page 크기 -> 2^n
-> 매번 CPU가 memory 접근할 때마다 이루어짐(논리 메모리를 만들때마다), MMU

### Page table
- kenel의 자료구조
- PCB에 존재
- process 마다 하나씩
- PTBR(Page Table Base Register): 현재 실행중인 process의 page table의 points
- PTLR(Page Table Length Register): page table의 크기
  - process별로 page table크기가 다를 수 있음
- 메모리 접근 두 번
  - 주소 변환을 위한 page table (main memory에 존재)
  - 최종 위치 접근
*-> 성능에 문제 됨 -> TLB(Page table 일부 내용 담고 있는 cache)*

- **TLB**: Associative memory (key 값 이용)
  - page table 일부: page, frame 번호
  - (p,d)
  - cache이므로 용량 적음
  - **TLB hits**: TLB에 존재함
  - **TLB miss**: 향후 주소 변환을 위해서 TLB에 집어 넣음
    -> 계속 변경 가능
    
- **ASID**: process마다 고유의 ASID 가지게 함
  - 어느 프로세스의 페이지 엔트리인지
  - 한 TLB 내에 여러 프로세스  
  - page 접근 보호 (현재 접근 중인 프로세스의 ASID와 PLB entry의 ASID 비교)
  - 지원하지 않으면 flush 필요해짐

### Effective Access Time
- TLB hit가 매번 발생하지 않아서 접근 시간이 일정하지 않음 !
- EAT 
<img src = "https://user-images.githubusercontent.com/50178026/121770540-d3989780-cba4-11eb-872a-5e183992674b.png" width = "500" heigh = "200">  
- hit = 최종 접근(1), Miss = page table, 최종 접근(2)
- ε 은 너무 작은 값이여서 무시 가능

### Memory Protection
- valid: 해당 entry page는 Process의 주소 공간에 속함

### Shared Pages
- Shared code: read only
  - code부분 해당(compilers, window systems, text segment) -> 여러 process 공유 가능
  - IPC 공유 가능
- Private code and Data
  - 공유하더라도 private 가능

## 7.6 Structure of the Page table
- page table 크기 줄이기 위함
- **Hierarchical Page Tables (= forward-mapped page table)**
  - 2 level table
  - 전체 논리 주소 공간에 대한 page table을 또 table 단위로 나눔
  - 32-bit
  <img src = "https://user-images.githubusercontent.com/50178026/121770839-b5cc3200-cba6-11eb-90d9-03b2e7f0d7fa.png" width = "500" heigh = "200">   
  
  - p1: outer page table, p2: inner page table  
  *-> 64bit일때, page table을 계속 늘리면 memory access 더 필요*
  
- **Hashed Page Tables**
  - 서로 다른 논리 주소가 같은 물리 주소에 mapping 가능 -> chain으로 연결
  - 64bit -> Clustered page
    - page table 각 항목이 여러개의 page가리키게 함
    - sparse(전체 주소 공간 사용되지 않음)
- **Inverted Page Table**
  - system 전체에 page table 하나
  - 물리 memory frame당 page table 하나
  - page table i번째 entry -> 물리 frame의 i에 대한 정보, 어느 process인지, 어느 process의 page인지
  - 물리 frame만큼 수만큼 entry를 가지는 page table 하나 필요
  - pid+p로 검색해야함
  - process간 페이지 공유를 하지 못함

## 7.7 The Intel 32 and 64-bit Architectures

### IA-32
- segmentation
- segmentation with paging

<img src = "https://user-images.githubusercontent.com/50178026/121771150-959d7280-cba8-11eb-954c-a662aa30bba2.png" width = "500" heigh = "200">  
- segmentation만 하는 경우 linear address가 최종 주소임
- segment: 4GB -> segment offset = 32bit 
- 한 프로세스가 가질 수 있는 segment 개수 : 16K
- **LDT(Local Descripto Table)** = segment table
  - segment 시작 주소
  - Process 당 하나

- **GDT(Global Descriptor Table)** 
  - system 전체에 하나

<img src = "https://user-images.githubusercontent.com/50178026/121771305-85d25e00-cba9-11eb-84aa-6496c9b5596b.png" width = "500" heigh = "200">  

- s: segment 번호
- g: LDT/ GDT
- p: protection

<img src = "https://user-images.githubusercontent.com/50178026/121772636-8bcc3d00-cbb1-11eb-9f20-a57fbf6455f3.png" width = "500" heigh = "200">  

- CR3 register: 현재 실행중인 process의 page directory의 시작 주소
- page size flag = 1 인 경우, 4-MB page로 이동 (offset= p2+d)
- 기본 동작은 4-KB page로 이동하는 것임(2 level)

### PAE - Page Address Extension
- 4GB 이상 main memory 사용 가능
- 3 level scheme
- 최상위 2 bits -> page directory pointer table
- page directory 와 page table entries는 64 bits로 확장 -> base address를 20 -> 24bits (+ 12 = 36bits)

### Intel x86-64
- 48bit만 사용
- page 크기 선택
- 4 levels of paging hierarchy
- 48 + 4 = 52bit 까지

### ARM- Architecture
- page 크기: 4KB and 16KB -> 2 level
- 1MB and 16MB(secrions) -> 1 level
- TLB -> 2 Level
  - 주소 변환: micro TLB
  - main TLB
  - page table 검색
