#-----------------------------------------------------------
# Vivado v2016.4 (64-bit)
# SW Build 1756540 on Mon Jan 23 19:11:23 MST 2017
# IP Build 1755317 on Mon Jan 23 20:30:07 MST 2017
# Start of session at: Sun Apr 02 11:26:39 2017
# Process ID: 7460
# Current directory: C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent10260 C:\Users\Utilizador\Desktop\Universidade\4_ano\2_semestre\CR\Praticas\Aula3\Aula3_final\project_ex2\project_ex2.xpr
# Log file: C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/vivado.log
# Journal file: C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2\vivado.jou
#-----------------------------------------------------------
start_gui
open_project C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.xpr
open_bd_design {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/bd/ex2/ex2.bd}
create_project Aula3_estudo_ex2 C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2 -part xc7a100tcsg324-1
set_property target_language VHDL [current_project]
add_files -fileset constrs_1 -norecurse C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Nexys4_Master.xdc
add_files -norecurse {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/new/Decimal_to_Displays.vhd C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/new/GreatestMaximumDivisor.vhd}
ipx::package_project -root_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3 -vendor xilinx.com -library user -taxonomy /UserIP -import_files -set_current false
ipx::unload_core c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3/component.xml
ipx::edit_ip_in_project -upgrade true -name tmp_edit_project -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3 c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3/component.xml
set_property core_revision 2 [ipx::current_core]
ipx::create_xgui_files [ipx::current_core]
ipx::update_checksums [ipx::current_core]
ipx::save_core [ipx::current_core]
close_project -delete
set_property  ip_repo_paths  c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3 [current_project]
update_ip_catalog
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top GreatestMaximumDivisor [current_fileset]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
ipx::package_project -root_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/greatMaxDiv -vendor xilinx.com -library user -taxonomy /UserIP -import_files -set_current false
ipx::unload_core c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/greatMaxDiv/component.xml
ipx::edit_ip_in_project -upgrade true -name tmp_edit_project -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/greatMaxDiv c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/greatMaxDiv/component.xml
set_property core_revision 2 [ipx::current_core]
ipx::create_xgui_files [ipx::current_core]
ipx::update_checksums [ipx::current_core]
ipx::save_core [ipx::current_core]
close_project -delete
set_property  ip_repo_paths  {c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/greatMaxDiv c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3} [current_project]
update_ip_catalog
add_files -norecurse {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/imports/fmcta/Downloads/aula2/aula2.srcs/sources_1/new/common.vhd C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/imports/fmcta/Downloads/aula2/aula2.srcs/sources_1/new/clock_divider.vhd}
create_bd_design "design_2"
set_property  ip_repo_paths  {c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/greatMaxDiv c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3 C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips} [current_project]
update_ip_catalog
startgroup
create_bd_cell -type ip -vlnv xilinx.com:ip:axi_clock_converter:2.1 axi_clock_converter_0
endgroup
delete_bd_objs [get_bd_cells axi_clock_converter_0]
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:clock_divider:1.0 clock_divider_0
endgroup
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:BinToBCD16:1.0 BinToBCD16_0
endgroup
set_property location {1 102 -402} [get_bd_cells BinToBCD16_0]
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:Decimal_to_Displays_3:1.0 Decimal_to_Displays_3_0
endgroup
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:GreatestMaximumDivisor:1.0 GreatestMaximumDivisor_0
endgroup
set_property location {1.5 183 -353} [get_bd_cells GreatestMaximumDivisor_0]
set_property location {0.5 53 -340} [get_bd_cells clock_divider_0]
set_property location {3 428 -214} [get_bd_cells GreatestMaximumDivisor_0]
set_property location {2 493 -400} [get_bd_cells BinToBCD16_0]
set_property location {2.5 753 -345} [get_bd_cells Decimal_to_Displays_3_0]
set_property location {2 429 -497} [get_bd_cells BinToBCD16_0]
set_property location {1.5 175 -334} [get_bd_cells clock_divider_0]
startgroup
create_bd_port -dir I -type clk clk
set_property CONFIG.FREQ_HZ 1000000 [get_bd_ports clk]
endgroup
set_property location {-48 -346} [get_bd_ports clk]
create_bd_port -dir I -type rst btnC
set_property CONFIG.POLARITY ACTIVE_HIGH [get_bd_ports btnC]
create_bd_port -dir I -type rst btnL
set_property CONFIG.POLARITY ACTIVE_HIGH [get_bd_ports btnL]
set_property location {-54 -201} [get_bd_ports btnL]
create_bd_port -dir I -from 15 -to 0 sw
connect_bd_net [get_bd_ports clk] [get_bd_pins clock_divider_0/clk]
set_property location {-48 -137} [get_bd_ports btnC]
set_property location {-57 -314} [get_bd_ports btnL]
set_property location {-56 -211} [get_bd_ports btnC]
connect_bd_net [get_bd_ports btnL] [get_bd_pins clock_divider_0/reset]
connect_bd_net [get_bd_ports btnC] [get_bd_pins GreatestMaximumDivisor_0/btnC]
connect_bd_net [get_bd_pins clock_divider_0/divided_clk] [get_bd_pins GreatestMaximumDivisor_0/clk]
connect_bd_net [get_bd_pins clock_divider_0/divided_clk] [get_bd_pins BinToBCD16_0/clk]
connect_bd_net [get_bd_pins clock_divider_0/divided_clk] [get_bd_pins Decimal_to_Displays_3_0/clk]
connect_bd_net [get_bd_ports sw] [get_bd_pins GreatestMaximumDivisor_0/sw]
connect_bd_net [get_bd_ports btnL] [get_bd_pins BinToBCD16_0/reset]
set_property location {2.5 606 -500} [get_bd_cells BinToBCD16_0]
connect_bd_net [get_bd_pins GreatestMaximumDivisor_0/finalResult] [get_bd_pins BinToBCD16_0/binary]
startgroup
create_bd_cell -type ip -vlnv xilinx.com:ip:xlconstant:1.1 xlconstant_0
endgroup
connect_bd_net [get_bd_pins xlconstant_0/dout] [get_bd_pins BinToBCD16_0/request]
set_property location {5 861 -340} [get_bd_cells Decimal_to_Displays_3_0]
set_property location {5.5 901 -340} [get_bd_cells Decimal_to_Displays_3_0]
connect_bd_net [get_bd_pins BinToBCD16_0/BCD0] [get_bd_pins Decimal_to_Displays_3_0/sw0]
connect_bd_net [get_bd_pins BinToBCD16_0/BCD1] [get_bd_pins Decimal_to_Displays_3_0/sw1]
connect_bd_net [get_bd_pins BinToBCD16_0/BCD2] [get_bd_pins Decimal_to_Displays_3_0/sw2]
create_bd_port -dir O -from 7 -to 0 an
create_bd_port -dir O -from 6 -to 0 seg
connect_bd_net [get_bd_ports an] [get_bd_pins Decimal_to_Displays_3_0/an]
connect_bd_net [get_bd_ports seg] [get_bd_pins Decimal_to_Displays_3_0/seg]
save_bd_design
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -top
add_files -norecurse C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/hdl/design_2_wrapper.vhd
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top design_2_wrapper [current_fileset]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
launch_runs -jobs 4 {design_2_clock_divider_0_0_synth_1 design_2_BinToBCD16_0_0_synth_1 design_2_Decimal_to_Displays_3_0_0_synth_1 design_2_GreatestMaximumDivisor_0_0_synth_1 design_2_xlconstant_0_0_synth_1}
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
reset_run design_2_xlconstant_0_0_synth_1
reset_run design_2_Decimal_to_Displays_3_0_0_synth_1
launch_runs impl_1 -to_step write_bitstream -jobs 4
wait_on_run impl_1
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
catch { config_ip_cache -export [get_ips -all design_2_Decimal_to_Displays_3_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
launch_runs -jobs 4 design_2_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
open_bd_design {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd}
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
catch { config_ip_cache -export [get_ips -all design_2_Decimal_to_Displays_3_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
launch_runs -jobs 4 design_2_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
open_bd_design {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd}
set_property  ip_repo_paths  {c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips/decToDisp3 c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips} [current_project]
update_ip_catalog
set_property  ip_repo_paths  c:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/ips [current_project]
update_ip_catalog
update_ip_catalog -rebuild
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -top
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -top
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
catch { config_ip_cache -export [get_ips -all design_2_Decimal_to_Displays_3_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
launch_runs -jobs 4 design_2_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
reset_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
export_ip_user_files -of_objects  [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -sync -no_script -force -quiet
delete_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -top
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
catch { config_ip_cache -export [get_ips -all design_2_clock_divider_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_BinToBCD16_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_Decimal_to_Displays_3_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_GreatestMaximumDivisor_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_xlconstant_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
launch_runs -jobs 4 design_2_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
open_bd_design {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd}
reset_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
export_ip_user_files -of_objects  [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -sync -no_script -force -quiet
delete_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -top
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
catch { config_ip_cache -export [get_ips -all design_2_clock_divider_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_BinToBCD16_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_Decimal_to_Displays_3_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_GreatestMaximumDivisor_0_0] }
catch { config_ip_cache -export [get_ips -all design_2_xlconstant_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd]
launch_runs -jobs 4 design_2_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
remove_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/design_2.bd
file delete -force C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2
file delete -force C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/bd/design_2 C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts/design_2
remove_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/hdl/design_2_wrapper.vhd
file delete -force C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_2/hdl/design_2_wrapper.vhd
remove_files  {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/new/Decimal_to_Displays.vhd C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/new/GreatestMaximumDivisor.vhd C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/imports/fmcta/Downloads/aula2/aula2.srcs/sources_1/new/clock_divider.vhd}
create_bd_design "design_1"
update_compile_order -fileset sources_1
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:clock_divider:1.0 clock_divider_0
endgroup
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:BinToBCD16:1.0 BinToBCD16_0
endgroup
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:Decimal_to_Displays_3:1.0 Decimal_to_Displays_3_0
endgroup
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:GreatestMaximumDivisor:1.0 GreatestMaximumDivisor_0
endgroup
set_property location {1 137 -235} [get_bd_cells clock_divider_0]
set_property location {2 304 -117} [get_bd_cells GreatestMaximumDivisor_0]
set_property location {3.5 733 -270} [get_bd_cells Decimal_to_Displays_3_0]
set_property location {2 377 -354} [get_bd_cells BinToBCD16_0]
set_property location {2 317 -410} [get_bd_cells BinToBCD16_0]
set_property location {2.5 561 -260} [get_bd_cells Decimal_to_Displays_3_0]
set_property location {1 71 -272} [get_bd_cells clock_divider_0]
startgroup
create_bd_port -dir I -type clk clk
set_property CONFIG.FREQ_HZ 1000000 [get_bd_ports clk]
endgroup
set_property location {-40 -287} [get_bd_ports clk]
create_bd_port -dir I -type rst btnL
set_property CONFIG.POLARITY ACTIVE_HIGH [get_bd_ports btnL]
create_bd_port -dir I -type rst btnC
set_property CONFIG.POLARITY ACTIVE_HIGH [get_bd_ports btnC]
connect_bd_net [get_bd_ports clk] [get_bd_pins clock_divider_0/clk]
connect_bd_net [get_bd_ports btnL] [get_bd_pins clock_divider_0/reset]
connect_bd_net [get_bd_ports btnC] [get_bd_pins GreatestMaximumDivisor_0/btnC]
create_bd_port -dir I -from 15 -to 0 sw
connect_bd_net [get_bd_ports sw] [get_bd_pins GreatestMaximumDivisor_0/sw]
startgroup
create_bd_cell -type ip -vlnv xilinx.com:ip:xlconstant:1.1 xlconstant_0
endgroup
connect_bd_net [get_bd_pins xlconstant_0/dout] [get_bd_pins BinToBCD16_0/request]
connect_bd_net [get_bd_pins clock_divider_0/divided_clk] [get_bd_pins GreatestMaximumDivisor_0/clk]
connect_bd_net [get_bd_pins clock_divider_0/divided_clk] [get_bd_pins Decimal_to_Displays_3_0/clk]
connect_bd_net [get_bd_pins clock_divider_0/divided_clk] [get_bd_pins BinToBCD16_0/clk]
connect_bd_net [get_bd_ports btnL] [get_bd_pins BinToBCD16_0/reset]
set_property location {3.5 531 -412} [get_bd_cells BinToBCD16_0]
connect_bd_net [get_bd_pins GreatestMaximumDivisor_0/finalResult] [get_bd_pins BinToBCD16_0/binary]
connect_bd_net [get_bd_pins BinToBCD16_0/BCD0] [get_bd_pins Decimal_to_Displays_3_0/sw0]
connect_bd_net [get_bd_pins BinToBCD16_0/BCD1] [get_bd_pins Decimal_to_Displays_3_0/sw1]
set_property location {4 500 -403} [get_bd_cells BinToBCD16_0]
connect_bd_net [get_bd_pins BinToBCD16_0/BCD2] [get_bd_pins Decimal_to_Displays_3_0/sw2]
create_bd_port -dir O -from 7 -to 0 an
create_bd_port -dir O -from 6 -to 0 seg
connect_bd_net [get_bd_ports an] [get_bd_pins Decimal_to_Displays_3_0/an]
connect_bd_net [get_bd_ports seg] [get_bd_pins Decimal_to_Displays_3_0/seg]
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -top
add_files -norecurse C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/hdl/design_1_wrapper.vhd
update_compile_order -fileset sources_1
update_compile_order -fileset sim_1
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd]
catch { config_ip_cache -export [get_ips -all design_1_clock_divider_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_BinToBCD16_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_Decimal_to_Displays_3_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_GreatestMaximumDivisor_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_xlconstant_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd]
launch_runs -jobs 4 design_1_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
add_files -norecurse {C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/imports/fmcta/Downloads/aula2/aula2.srcs/sources_1/new/common.vhd C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_final/project_ex2/project_ex2.srcs/sources_1/imports/fmcta/Downloads/aula2/aula2.srcs/sources_1/new/clock_divider.vhd}
make_wrapper -files [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -top
reset_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd]
export_ip_user_files -of_objects  [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -sync -no_script -force -quiet
delete_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd]
generate_target all [get_files  C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd]
catch { config_ip_cache -export [get_ips -all design_1_clock_divider_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_BinToBCD16_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_Decimal_to_Displays_3_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_GreatestMaximumDivisor_0_0] }
catch { config_ip_cache -export [get_ips -all design_1_xlconstant_0_0] }
export_ip_user_files -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd]
launch_runs -jobs 4 design_1_Decimal_to_Displays_3_0_0_synth_1
export_simulation -of_objects [get_files C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.srcs/sources_1/bd/design_1/design_1.bd] -directory C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files -ipstatic_source_dir C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/modelsim} {questa=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/questa} {riviera=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/riviera} {activehdl=C:/Users/Utilizador/Desktop/Universidade/4_ano/2_semestre/CR/Praticas/Aula3/Aula3_estudo_ex2/Aula3_estudo_ex2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
save_bd_design
close_project
