- 书写规则：

  ```makefile
targets: prerequisites
  	command
  ```
  
- targets：目标，可以是Object File，也可以是可执行文件，还可以是一个标签
  - prerequistites：依赖文件，要生成targets所需要的文件或者是目标，可以有多个，也可以没有
  - command：make需要执行的命令（任意shell命令）。可以有多条命令，每个命令占一行
  
- 示例：

  ```
  test:test.c
  	gcc -o test test.c
  ```

  

- Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。
  - 显式规则，显式规则说明了，如何生成一个或多的的目标文件。这是由 Makefile 的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。
  - 隐晦规则，由于我们的 make 命名有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写 Makefile，这是由 make 命令所支持的。
  - 变量的定义，在 Makefile 中我们要定义一系列的变量，变量一般都是字符串，这个有点像C语言中的宏，当 Makefile 被执行时，其中的变量都会被扩展到相应的引用位置上。
  - 文件指示，其包括了三个部分，一个是在一个 Makefile 中引用另一个 Makefile，就像C语言中的 include 一样；另一个是指根据某些情况指定 Makefile 中的有效部分，就像C语言中的预编译 #if 一样；还有就是定义一个多行的命令。有关这一部分的内容，我会在后续的部分中讲述。
  - 注释，Makefile 中只有行注释，和 UNIX 的 Shell 脚本一样，其注释是用“#”字符，这个就像 C/[C++](http://c.biancheng.net/cplus/) 中的“//”一样。如果你要在你的 Makefile 中使用“#”字符，可以用反斜框进行转义，如：“\#”。