來自國外老Intel人的分析 基於某些事實 2023量產7nm相當TSMC 5nm GAAFET是更先進的製程技術 Intel最多讓C52等四年就能重返農藥(咦? 愛用三星的老黃 那精妙如達文西手術的刀法或將重出江湖 原文連結: https://reurl.cc/OqNZDA TSMC To Fall Behind Both Intel Samsung By 2024 Summary TSMC is currently seen as the most advanced semiconductor company a position it inherited from Intel due to latters 3year 10nm delay. However a recent report indicates that TSMC will only move to gateallaround (GAA) transistors in 2025. This will readily trail Samsungs 2022 as well as Intels 2024 introduction of GAAFETs. This means TSMC could go from first to third within the next four years. 概要 台積電目前被視為最先進的半導體公司，由於英特爾3年的10nm延遲，它從英特爾那裡繼 承了這一地位。 然而，最近的一份報告表明，台積電將在2025年才採用GAAFET製程技術。 這將緊隨三星在2022年以及英特爾在2024年推出GAAFET之後。 這意味著台積電在未來四年內可能會從第一掉到第三。 Overview TSMC (TSM) is currently widely seen as the leader in semiconductor technology. However this is not something it achieved by doing anything noteworthy: TSMC inherited this status from Intel (INTC) as the latter took five years to launch its first 10nm product whereas Moores Law calls for a twoyear cadence. TSMC did nothing but continue to adhere to said cadence. 總覽 台積電（TSM）目前被廣泛視為半導體技術的領導者。但是，這並不是通過做任何值得注 意的事情來實現的：台積電從英特爾（INTC）繼承了這一地位，因為後者花了五年時間才 推出了其首款10nm產品，而摩爾定律則要求兩年的節奏。台積電什麼也沒做，只是繼續遵 守上述節奏。(譯注:在講龜兔賽跑 Intel沒輸 只是在睡覺...) Indeed in an article early this year (and that admittedly has become outdated since Intel announced its 7nm delay) I already noted that TSMC itself was not particularly moving fast also falling behind the Moores Law curve: TSMC was transitioning from 5nm (N5) to 3nm (N3) on a longerthanusual 2.5year cadence while also increasing density by much less than the 2.0x Moores Law calls for: for example SRAM density will only improve by a meager 1.2x. (So at the time I noted that this gave Intel an opportunity to catch up but Intel subsequently delayed its 7nm which previously was intended to allow Intel to move on quickly from its plagued 10nm node.) 確實，在今年年初的一篇文章中（自英特爾宣布7nm延遲以來，這已經過時了），我已經 指出，台積電本身並沒有特別快地發展，也落後於摩爾定律曲線：台積電正在從5nm（N5 ）過渡）到3nm（N3）的速度比通常的2.5年更長，而密度的增加也遠少於摩爾定律所要求 的2.0倍：例如，SRAM密度僅提高了1.2倍。（因此，當時我注意到這給了英特爾一個追趕 的機會，但英特爾隨後推遲了其7納米製程，這以前是為了使英特爾能夠從受困的10nm 節點上迅速發展。） Recently the first report about 2nm (N2) has arrived. As expected this will mark TSMCs transition from the FinFET transistor first introduced by Intel in 2012 before being adopted by TSMC in 2015 to the gateallaround transistor or GAAFET. Notably TSMC is slated to move back to 2year cadence which implies an early 2025 market introduction of N2 after a decade of FinFET. 最近，有關2nm（N2）的第一份報告已經到來。正如預期的那樣，這將標誌著台積電從 FinFET晶體管過渡到gateallaround FET或GAAFET.(FinFET晶體管由英特爾於2012年首次 引入，然後於2015年由台積電採用。)值得注意的是，台積電計劃將回歸兩年製程，這意味 著在使用FinFET十年之後，N2將於2025年初進入市場。 The issue with this is that TSMCs two remaining leading edge competitors Samsung and Intel are both scheduled to move to the GAAFET ahead of TSMC. This means that TSMC could go from first to third by 2024. 問題在於，台積電剩下的兩個領先的競爭對手三星和英特爾都計劃在台積電之前遷移到 GAAFET。這意味著台積電到2024年可能會從第一落到第三。 For investors that means they should not assume TSMC is the last foundry standing to pursue Moores Law as competition is set to intensify. 對於投資者來說，這意味著他們不應該認為台積電是追求摩爾定律的最後一家半導體工廠 ，因為競爭將加劇。 Terminology I use GAAFET (gateallaround) as the general term for a transistor whose gate surrounds all four sides of the channel. A FinFET surrounds three sides and a planar one only one side. 術語 我將GAAFET（gateallaround）用所有四面環繞閘極的晶體管的代稱。FinFET圍繞三個側 面，而平面僅一個側面。 Samsung mostly uses the term MCBFET (multichannel bridge) or nanosheet. 三星通常使用術語MCBFET或nanosheet。 Samsung differentiates this from a nanowire which as the name suggests is more like a wire than sheet of paper in terms of geometry. 三星將其與nanowire區分開來，顧名思義，nanowire就幾何而言更像是線而不是紙。 A last name mostly used by Intel is nanoribbon. From the pictures from Intels research this seems similar to a nanosheet but perhaps it is a bit in between both. Inte主要使用nanoribbon。從英特爾研究的圖片來看，這似乎與nanosheet相似，但可能介 於兩者之間。 Lastly node names: TSMC uses Nx while Samsung and Intel continue to use xnm. 最後，節點名稱：TSMC使用Nx，而Samsung和Intel繼續使用xnm。 TSMC: N5 N3 N2 As widely known TSMC has moved to N5 in the second half of 2020 at a twoyear cadence compared to N7. However initial findings suggest that while the cadence is on par with Moores Law the shrink is not. In particular the Apple (AAPL) A14 only achieved a density of 134MT (133 million transistor per mm2). This represent an increase of just 49% compared to 90MT on the A13. 台積電：N5，N3，N2 眾所周知，台積電已於2020年下半年遷移到N5，與N7相比，以兩年的節奏發展。但是，初 步發現表明，雖然節奏與摩爾定律相當，但收縮率卻沒有。特別是，Apple（AAPL）A14僅 實現了134MT的密度（每平方毫米1.33億個晶體管）。與A13的90MT相比，這僅增長了49 。 This compares to TSMCs claim of a 1.8x shrink with N5 which would result in a standardized density of 170MT. This lower shrink achieved by Apple can be attributed for a large part due to the much lower SRAM (memory) shrink of just 1.3x. 相比之下，台積電聲稱N5的收縮率是1.8倍，這將導致標準密度為170MT。蘋果實現的這種 較低的收縮在很大程度上可以歸因於SRAM（快取記憶體）的收縮率低得多，僅為1.3倍。 As mentioned in the introduction TSMCs N3 will follow on a 2.5year cadence in the first half of 2023 as TSMCs last FinFET node. While TSMC itself calls it a fullnode shrink no reasonable analysis could really describe it as such. Logic density scaling decreases further to just 1.7x while SRAM will only see a 1.2x improvement. Analog will hardly shrink at all. 如導言所述，作為台積電的最後一個FinFET節點，台積電的N3將於2023年上半年遵循2.5 年的節奏。雖然台積電本身稱其為全節點收縮，但沒有任何合理的分析可以真正描述它。 邏輯密度縮放比例進一步降低至1.7倍，而SRAM僅提高1.2倍。模擬量幾乎不會收縮。 Intels analysis half a decade ago showed that SRAM and analog comprise 4050% of Apples chips so a realworld density of no more than 50% should be expected despite a 2.5year cadence. 英特爾十年前的分析表明，SRAM和類比晶片佔Apple晶片的4050，因此，儘管有2.5年 的節奏，但現實世界中的密度預計不會超過50。 The newest information concerns N2. This node will move to GAAFET or MBCFET. TSMC intends to start risk production in the second half of 2023. This implies a twoyear cadence compared to N3. 在最新的信息涉及N2。該節點將移至GAAFET或MBCFET。台積電計劃在2023年下半年開始風 險生產。與N3相比，這意味著兩年的節奏。 Given that risk production lags volume by approx. 12 months and given that volume production lags product introduction by ca. 6 months (for example N5 risk production started in H119 followed by the iPhone 12 launch 18 months later) this implies TSMCs N2 gateallaround will enter the market in the first half of 2025. 鑑於這種風險，生產滯後量約。大約12個月，並且考慮到批量生產落後於產品推出的時間 。6個月（例如，N5風險生產於19年上半年開始，隨後iPhone 12於18個月後推出），這意 味著台積電的N2 GAAFET將在2025年上半年進入市場。 Intel: 7nm 5nm Intel launched its 10nm in the second half 2020 and recently followed this up with 10nm SuperFin which Intel claimed delivers the same benefits as a fullnode jump would provide in power and performance. (Obviously not in density.) 英特爾：7nm，5nm 英特爾於2020年下半年推出了10nm技術，最近又推出了10nm SuperFin技術，英特爾聲稱 該技術在功耗和性能方面可提供與全節點躍遷相同的優勢。（顯然不是密度。） Intel announced in July 2020 it would shift its 7nm ramp by 6 to 12 months which means volume availability is shifting from 2022 to 2023. While specifications of 7nm arent known yet Intel has previously indicated it would be 2.0x or 2.4x shrink: at 200240MT it could be a fair bit denser than TMSC N5. It will still be a FinFET. 英特爾在2020年7月宣布將其7nm的升級時間推遲6到12個月，這意味著批量供貨時間將從 2022年轉移到2023年。雖然尚不知道7nm的規格，但英特爾之前曾表示它將是2.0倍或2.4 倍。收縮：在200240MT時，它可能比TMSC(原文錯字) N5密度高一點。它將仍然是FinFET 。 (譯註: TSMC 5nm為171.3MT) In June Intels CTO confirmed however that Intel would make the transition to GAAFET “within the next five years”. The only process node that could fulfill this promise is 5nm. Taken at face value this means at worst Intel will introduce GAAFET and 5nm in 2025 on par with TSMC. Intel has also said 5nm would be a 2x shrink. 然而，6月，英特爾首席技術官確認英特爾將在“未來五年內”過渡到GAAFET。可以滿足 這一承諾的唯一工藝節點是5nm。從表面上看，這意味著最壞的情況是，英特爾將在2025 年推出GAAFET和5nm，與TSMC持平。英特爾也曾表示，5nm將密度增加2倍。 Q: Can you give us the timeline for the introduction of nanoribbon/nanowire process technology into high volume production? A: This is not a roadmap talk so Ill be vague and say within in the next five years. 問：您能否給我們提供將nanoribbon/nanowire工藝技術引入大批量生產的時間表？ 答：這不是路線圖討論，所以我會含糊地說說在未來五年內。 However Intels roadmap is more aggressive than 2025. Intel announced in 2019 (before the 7nm delay) that it intended to go back to a 2year cadence. A roadmap until 2029 also confirmed this. Given that 7nm was supposed to enter the market in Q421 this implied 5nm would launch in Q423 which Murthy confirmed: 但是，英特爾的路線圖比2025年更具侵略性。英特爾在2019年（延遲7nm製程之前）宣 布，打算恢復為2年的節奏。直到2029年的路線圖也證實了這一點。考慮到7nm應該在21年 第4季度進入市場，這意味著5nm將在23年第4季度推出，Murthy確認： Comments on 5nm from Murthy: Excited about 5 and what they plan to deliver well into development On track for 2023 (22.5 year cadence) Talked a lot about while they will be improving transistor performance power etc that Interconnect is also a big factor Under the assumption that 5nm is now also shifting by 6 to 12 months (even though a 7nm defect mode should have no impact whatsoever on 5nm development in principle) this still implies that 5nm will launch in 2024 up to a year ahead of TSMC. 假設5nm現在也要轉變6到12個月（即使從原理上講7nm缺陷模式不會對5nm的發展產生任何 影響），這仍然意味著5nm將在2024年推出，比台積電提前一年。 Some may say that Intel may not fulfill its roadmap but this article is treating each vendors roadmap equally unless proven otherwise. 有人可能會說英特爾可能無法實現其路線圖，但是除非另外證明，否則本文將平等對待每 個供應商的路線圖。 Intel vs. TSMC Intels 10nm process has a standardized (which means the comparison is applestoapples) density of 100MT. While it obviously cant be known how large the A14 would be on Intels 10nm process (and its resulting realworld density) in the past Apples SoC usually followed this standardized density metric fairly well which makes the seemingly low 134MT of the A14 especially noteworthy. 英特爾對上台積電 英特爾的10nm製程的標準密度為100MT（這意味著同樣標準之間的比較）。雖然顯然無法知 道A14在Intel的10nm工藝上將有多大（及其最終的實際密度），但在過去，Apple的SoC通 常都很好地遵循了這種標準化的密度度量標準，這使得似乎低至134MT的A14特別值得注意 。(這是在說實際混和了SRAM和各種晶片的N5 A14 SOC密度有點低) So assuming that the A14 would achieve 100MT on Intels 10nm process this suggests that in realworld density TSMC may be just 1.35x ahead of Intel. That is more akin to a halfnode advantage compared to a fullnode leap. 因此，假設A14在Intel的10nm工藝上將達到100MT，這表明在實際密度下，TSMC可能僅比 Intel高1.35倍。與全節點的飛躍相比，這更類似於半節點的優勢。 (我自己不以為這樣是apples to apples) In other words Intel may be not as much behind as many would assume. Conversely TSMC may also not be ahead as much would assume. Indeed what Intel may lack in density it may make up for in other areas in transistor (and packaging) technology which it highlighted with its SuperFin technology (and Lakefield 3D stacking). 換句話說，英特爾可能沒有很多人想像的落後。反過來說，台積電也可能不如預期的那樣 領先。確實，英特爾可能缺乏密度，但它可能會在晶體管（和封裝）技術的其他領域得到 彌補，而英特爾在其SuperFin技術（以及Lakefield 3D堆棧）中強調了這一點。 Similarly if N3 only improves density by another 50% it may only achieve closer to 200MT than the theoretical 300MT which again might be closer to Intels 7nm than 5nm. 同樣，如果N3僅將密度提高50，則只能實現比理論上的300MT更接近200MT的水平，後者 又可能比5nm更接近英特爾的7nm。 To validate this claim more data about die sizes and transistors counts from multiple chips should be required from both Intel and TSMC but Intel stopped releasing transistor counts around 2014: Intel argued that since its chips had a vastly different composition in terms of logic cells I/O and SRAM (see image above) that any comparisons to Apples transistor counts were misleading. In other words all of Intels CPUs have a markedly lower fullchip density than the standardized density. 為了證實這一說法，英特爾和台積電都需要更多有關多個晶片的晶片尺寸和晶體管數的數 據，但英特爾在2014年左右停止發布晶體管數：英特爾認為，由於其芯片在邏輯單元方面 存在很大差異，I / O和SRAM（請參見上圖），與Apple晶體管數量的任何比較都具有誤導 性。換句話說，所有英特爾CPU的全芯片密度均明顯低於標準密度。 (這就是為什麼我不認為是apples to apples 至少不能拿理論去比實際混成的SOC) Samsung Samsung is currently ramping its 5nm process. Samsung has made some efforts this year to assure press and investors that its 5nm process was not having yield issues contrary to various reports. 三星 三星目前正在加快其5nm製程。與各種報導相反，三星今年已做出一些努力向媒體和投 資者保證其5nm製程沒有產量問題。 Samsungs 5nm is not a new node but a direct derivative of its 7nm platform. As such its density improvement will be even less than TSMCs N5 and should be not much higher than Intels 10nm. 三星的5nm並不是一個新節點，而是其7nm平台的直接衍生產品。這樣，它的密度改進將甚 至不及台積電的N5，也不應高於英特爾的10nm。 Samsungs 3nm node will mark its next big step and as Samsung has announced long ago will mark its introduction of MCBFET an industryfirst. The node seems to be delayed somewhat as it now targeted for 2022 volume production (compared to late 2021 previously). Samsung further claims a 0.65x or 0.55x shrink which should put it around the density of TSMCs 5nm rather than 3nm. 三星的3nm節點將標誌著其下一步發展，正如三星很久以前宣布的那樣，它將標誌著其業 界首創MCBFET的推出。該節點似乎有所延遲，因為它現在的目標是2022年的量產（之前是 2021年末）。三星進一步聲稱縮小了0.65倍或0.55倍，這應該使其接近TSMC 5nm而不是 3nm的密度。 Still as discussed TSMCs N3 will be more like halfnode shrink so what Samsung may lack in density it may make up in technology and time to market not unlike Intel. 不過，正如所討論的台積電N那樣3將更像是半節點收縮，因此三星可能密度不太增加 ，它可能會在技術和上市時間上有所彌補與英特爾不同 In that regard Samsungs early introduction of GAAFET will be similar to Intels FinFET at 22nm as the latter was comparable in density to TSMCs planar 28nm. While Samsung wont hold a density advantage it will still be ahead of TSMC by up to three years and ahead of Intel by up to two years in introducing this technology in the market. In any case Samsung already announced in 2019 it is intending to invest over 100 billion this decade to catch up to TSMC. 在這方面，三星早期推出的GAAFET與22nm的Intel FinFET相似，因為後者的密度可與台積 電的平面28nm相媲美。雖然三星將不會擁有密度優勢，但在市場上推出這項技術的領先地 位仍然領先於TSMC三年，領先於Intel兩年。無論如何，三星已經在2019年宣布它將計劃 在這十年內投資超過1000億美元以趕上台積電。 Takeaway TSMC currently seen as the market leader may lose its process technology leadership by 2024 or sooner. 結論 目前被視為市場領導者的台積電可能會在2024年或更早之前失去其工藝技術的領導地位。 The FinFET transistor introduced in 2012 by Intel several years ahead of the rest of the industry (as one example of how relatively quick things can change) is running out of steam. As such it has to be replaced by the GAAFET. While this transition wont be as drastic as the initial change to FinFET was it nevertheless is a major one. Just like the FinFET it will mark the start of a new era of process technology and chip design. 英特爾在2012年推出了FinFET晶體管，該晶體管在同行業中比其他行業領先了幾年（這是 事物可以相對快速地變化的一個例子），但這種晶體管已經用盡了。因此，必須用GAAFET 代替它。雖然這種轉變不會像FinFET最初的轉變那樣劇烈，但它是一個重大的轉變。就像 FinFET一樣，它將標誌著製程技術和芯片設計新時代的開始。 This means that vendors who may have falling during the FinFET may have an opportunity to catch up. Indeed current data suggests TSMC will be the last vendor make this transition up to one year behind Intel and three years behind Samsung. 這意味著可能在FinFET期間跌落的供應商可能有機會追趕。確實，目前的數據表明，台積 電將是最後一次實現這一轉變的廠商，比英特爾落後了一年，三星落後了三年。 Given the slowing of for example SRAM density scaling and the introduction of 3D logic stacking and other unknows the introduction of GAAFETs may perhaps be seen as a (more) reliable indicator of process technology leadership going forward which I previously already argued is more than just transistor density: Intel Vs. TSMC: Process Technology Leadership Is More Than Transistor Density (NASDAQ:INTC). 考慮到SRAM密度縮放的放慢和3D邏輯堆棧的引入以及其他一些未知因素，GAAFET的引入可 能被視為工藝技術領先地位的（更可靠）指示，我之前已經指出過不僅僅是晶體管密度： IntelVs。台積電（TSMC）：工藝技術的領導地位遠勝於晶體管密度（納斯達克：INTC） 。 (大哥沒有輸 技術上) In the past Samsung has already served as the foundry for Apple Nvidia (NVDA) and Qualcomm (QCOM) among others. So Samsungs differentiated GAAFET roadmap could have real foundry market share implications while Intel continues to recover from its 10nm and 7nm delays seeking to regain process leadership. 過去，三星曾擔任Apple，Nvidia（NVDA）和Qualcomm（QCOM）等公司的代工廠。因此， 三星差異化的GAAFET路線圖可能會對晶圓代工市場產生實際影響，而英特爾繼續從其10nm 和7nm延遲中恢復過來，以尋求重新奪回工藝領先地位。 。哈。語畢 哄堂大笑。怕。半導體領先要追不容易，牙膏廠與三叔加油（最好別追。上）。好的 所以10nm什麼時候推出？。Intel大哥才沒有輸 他戰鬥到了最後 守護了14奈米。別再投影片啦，啥時買得到10nm? XD。徵文比賽。好的 14nm。目標價150。快陶 我要買便宜GG。阿錯版。馬的 這新聞害我GG跌了1塊錢  QQ。三星只剩趕鴨子上架的GAA可以吹了。gg很慢用gaa搞不好也是finfet就海放gaa啊  這報導。真的是齁。原作者領多少。好啦 I老大沒有輸。好了啦。好了啦，peper佬，做出來再嘴。finfet都做的抖抖的，更複雜的gaa會做的好？。我說三星。那我也可以嘴啊，2078年TSMC將做出無形的晶圓，無法。用奈米計量。。這是甚麼中國式自慰文啊。消費者挑CP值高的買  誰管他落後。拿預定計畫來推測 這根本沒意義。上一個說要打爆台gg的已經。歐印GG就對了。結論是GG將會是最晚導入GAA的大廠，不過密度上仍然。會領先，只是也無法遵守摩爾定律了。喔! 好喔。哇 好厲害ㄛ。超越啦，那次不超？。好像好幾年前就說Intel要超英趕美了 然後從來沒有。。哈哈哈哈哈哈哈哈哈哈哈哈。所以這次要延多久？。拿SRAM跟其他人好做的部分比，這報告是想笑死人嗎。假消息吧？。https://bit.ly/2JmiHil。平等對待一個近五年ROADMAP烙賽的廠 認真?。Intel 自己 SRAM 也只能做到 0.63, 怎麼不拿出來講。先推翻譯辛苦。反正就先放話，幾年後沒做到以後的事。閱。也就是四年後intel會超越今年的GG，可以！。我連結放錯了 晚點修。喔 好喔。他講的沒錯啊, 如果GG完全不進步, 可能會被超越。intel 好了喇～ 先想想轉行賣牙膏 ppt 要怎麼設計吧。。。人家之後就3nm了你還在跟人家比5nm ?。用膝蓋想都知道GG不可能完全不進步。一堆假設，那我也可以假設2025 TSMC量產1nm。電性不好才要上GAA啊 如果不用就可以做N3那幹嘛用。手段和目標搞反了，GAAFET是製程微縮的手段不是目標。給你錢快點出 ppt做的不錯。笑死 文章引六月時候訪問Murthy 說會2023會量產5nm。50年後再說 intel 早就沒人看好了。可是murthy被炒掉了耶。當我大GG都不會進步喔。ok。東西先拿出來看再說吧。真是又臭又長的一篇廢話，能先縮短為30個字以內吧。intel會落後不就老intel人的業障嗎?說的話能信?。前提要能量產，但我不看好。距離2020結束剩不到1個月囉。好了拉 14奈米都還沒退  說不準沒穿越。如果給我十萬美金，我可以每天發一篇台積電壞話。應該是為了先前intel向拜登喊話吧..尋求支持XD。這位作者是沒搭到車嗎？。所以我說東西呢？。可是2024GG應該都1nm了吧==。這是寫給Intel股東看的？。感謝信心加持 ！。平行世界嗎。台灣只有電晶體沒有晶體管。自慰文XDD。那麼厲害。別再吹了。台積電就在台灣你不去問他，管一個外國人自慰？。是分析?還是造謠?。推翻譯。然而就算intel取回領先地位，也只是對intel。自己有意義而已，它又沒在幫別人代工。於三星或台積。這篇有夠好笑。拜託追上，這樣我才有機會歐印GG。只要不嚴重落後就沒什麼問題吧？。很會吹。2024年前都贏，那加碼買進台G店。坐穩了 GG未來500是底部支撐 大盤萬四也是。想空 給個堆。可是intel在2023也沒辦法量產7nm吧。三星講講就算了 他媽的你INTEL連10nm都生不出來。外國佬根本不了解十萬肝的威力 整天拿摩爾說嘴。好好 還有三年這樣台股可以破81000嗎。我承認intel同等製程確實比台gg強, 但是兩家公司。屬性不一樣,代工還是只能找台gg,至於3爽多久前就在。放話了,現在超越了嗎?。樓下準備好歐印印特爾跟三爽了嘛?。我相信intel跟三星製程的進步能力，但我不相信他們。能在那個時候拿出能賣錢的良率，除非抓到外星人。14奈米優化還要優幾年？。再凹就難看了。看最近Intel消息，500元的台積電還是可以買啊。空軍文？。幫翻譯補血 雖然很好笑。2023的7nm不會Lag了啦，不過2022應該是沒辦法，除非。有奇蹟。這傢伙就是這三間廠商ppt講的他都照單全收。這作者TWITTER點進去會笑死。好了啦。語畢，哄堂大笑。。***，下代直接稱2nm，嘴炮超車。還有呼吸嗎。都還沒開始做就說要領先了 有病嗎。請allin台GG。大哥沒有輸。只要心裡不放7 就沒有輸。從ptt看世界跟從ppt看世界，那一個比較傻？。欲蓋彌彰。如果跳製程就能超車你他媽現在還在14nm?。很想笑。如果這次又證實是吹的，英特爾將永遠打入歷史。還好可以買零股，看來500台積還是值得接。原來這世界真的有平行時空旅人==。英特爾鐵齒，相信極致的工藝能跟極致的設計並存，。這已經不是手拉胚的時代了。笑死  根本洋人在自慰。而且三星先用GAA卻密度低。不是因為它技術強  反而顯示它技術輸。Intel再沒法跟上，遲早會大地震拆分求生。得要賭高成本低良率新技術才能追上。以台灣人的韌性跟聰明..再給你二十年你intel也是吃。屎。https://i.imgur.com/KayVTlE.jpg。用課金寶刀道具才打平人家拿木棒的。其實代表人家功力還贏你一代....。說穿了就是不爽讓台積電掌控世界，但美國用台積電。來操控世界會比用英特爾來控制世界要容易得多。就像GG用7DUV也能領先三星7EUV。就算INTEL技術真的屌超越了 產量是吞的過gg?。GG不急著在3nm用GAA全環繞。只是因為它是領先者是代工霸主。良率成本效益沒優勢前 不必賭博。台積電的股票已經將近500囉 台積以前一路從落後到。超越 未來只會離他們越來越遠。專業代工要考慮成本良率夠高。三星跟Intel常常良率不行也硬上。因為新製程產品是IDM,自己吞苦果。14nm++++++++++++++。沒加上公式不專業，被大股東看出你在說白話就難看。了。好 大家趕快賣掉台積電 歐印Intel。在這之前得先活下來，才有機會2024重返農藥吧。原來是先知。繼續加碼台積電啊，可以賺到2024耶。要跟台積業務砍價的起手式。換個角度想這4年內i皇和三爽都是廢物。指責GG不符合摩爾定律增加密度同時 怎麼不講intel？。講得很像intel跟***有符合似的 公平的拿產品來算呀。這是沙木寫的文章？。台積電：這四年內我就是神。。i將推出的12代10nm產品 照摩爾定律算也是不達標 XD。可憐哪 老人輸不起 沒有什麼亮點打台GG。好了啦 還在14+。作者準備低價收gg股票。牙膏廠公啥小。好啦 繼續14奈米。中間就說只討論廠商給的路線圖。阿幹這不就比嘴炮 乾脆說2021預計做1nm XDDD。I皇沒有輸只是一直++++。文太長了懶得看完給噓，但內文應該很中肯。台積電 AMD會輸intel也是遲早的事 長遠看來。intel還是會回到主導的地位，三星更不用說$多94強。我上次看過這樣反超贏的是阿斯拉用懸高打轉飛過去。I皇輸GG輸幾個世代的技術? 2還是3?。即使是現在的intel都還能靠著可靠度繼續獲利。I皇新聞居然被樓上信徒噓 可撥。不然你巡一遍，誰敢說組給親戚用的電腦敢用AMD`?。大家都說 自己才敢用AMD 別人一律用intel。一定超越已經超越。從2008就開始畫大餅。廟口阿伯如是說。凹大濕又出來說笑話囉。會推別人用i是因為怕遇到智商不足的阿。假設太多也是可以成為出貨根據XD。有些人發生問題第一個都不會審慎評估，。這時候當然推i最保險，至少有問題他們不會先怪U。畢竟長久以來i霸佔了太久位置，這幾年才被推倒。對那些腦袋不會動的人而言，他們喜歡甚麼。就給甚麼就好。比較接近實際上的線寬確實是intel沒錯啦...。問題密度相當你i皇就是做不出來啊。懶人包：I皇只要沒延遲就會贏。看！對方照進度走還是落後摩爾定律。GG的確從16nm開始膨風。最悲觀的情況gg都還能領先三年 大家2330該allin了。吧。這個計畫我已經看了10年了，三星那一年不說超越，老。I更是贏的說到輸。拿預定計畫來預測 計畫是拿來delay的。好了啦 牙膏。國內外大師都在挺 看來GG真的會GG。底下老外也噴爆了XDD。英特爾才沒有輸QQ。如果是真的就好了，再撿一波便宜2330。**把7nm rename 成3nm，現在就超越了。未來能不能贏不知道，但已經肯定要輸4年了。今年一定G。這樣一直吹對intel很不好。真的自慰文。所以我說那個 10nm 和 7nm 的桌面 U 呢？。好了啦。如果PPT有效，那AMD從2000年至今都沒輸過。三星比gg還早用FinFET 結果還不是被打成豬頭。gg還有別的手段提高密度 ***是沒步了才提早用gaa。語畢，哄堂大笑。老外是有多想買TSMC ADR？。大哥沒有輸!。可憐 一邊放新聞一邊跟GG砍價。太多廢話。_。中國打手槍用的文。炒股文啦XDDD。這等於把GG時間暫停歐拉歐拉揍到2024年才有的事情。除非GG學漏洞偷十年那個奧步。分支預測和晶圓代工無關。留名。這個前提是GG從現在開始擺爛到2023喇www。整篇看下來就做夢文。推翻譯，幫補血QQ。兩個字欠噓。PPT 研發大賽。怎可能。幻想文。這篇文章反而證明了gg小碎步前進的方式吊打大跨步。的i皇跟三叔。以後只要快輸了就說製程大改就可以彎道超車了。媽的那你幹嘛不先改製程把眼前困局解掉。跨步太大反而會扯碎蛋蛋der。上一個說要跳步驟的是GF。然後後來就放棄了。gg的確每代之間的密度成長較小 但每代都能穩穩前進。GG每年時程都有達到 你以為原地踏步喔。小碎步前進幾步後就把大步但蛋疼的i皇跟三叔甩開來。了。刀工精湛的老黃 遇到缺貨的三叔 一樣只能扼腕。人家台積電說到做到。這裡頭充滿了快活的空氣。i如果現在放棄掙扎朝gg求救 明年或許股票就上去了。當GG從上到下都豬頭就是了。看在翻譯文這麼長的份上給個推。沒準沒穿越。台灣南波萬啦。Intel預估自己都不準了，有能力預估別家的？。***不好說 已經看不到車尾燈的intel 繼續10+++起來。多點競爭很好啊。大胖都被炒多久了你還信他PPT?。這種說法我看過對岸也是差不多的說法 該不會是同個。集團吧。竟然說台積電什麼都沒做，所以只是運氣很好的意思。為何gg不會進步？智商不足？。XDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD。哀皇好了啦。好了啦。到底在寫啥，這不可能是內行人寫的吧?。好廢的文 麻煩不要貼來浪費時間。放屁XDDD。原文下面也酸爆XD。有夢最美。笑死人。他講的好像台積電未來三年都熄燈不工作一樣。那他歐印intc了沒？不敢賭身家借錢歐印就是放屁。他是拿大家未來roadmap比阿  其他家都吹的很猛 台積。說的很保守 看起來就輸了  但是真的照roadmap走的可。能只有台積  剩下的都是說說而已。看這篇，不說我還以為intel是中國企業呢～。看著I皇跟***的PTT寫出來的文章XD。。。下面留言有夠好笑。http://i.imgur.com/D5CyJX1.jpg。先上市有貨再說。恩。還在摩爾定律 看到這幾個字 這篇根本就廢了