module spi_module
(
         input I_clk, // ���������� ���� 50 ���
         input I_rst_n, // ����� �������, �������� ������
         input I_rx_en, // ������ ��������� ������
         input I_tx_en, // ��������� ������ ����������
         input [7: 0] I_data_in, // ������ ��� ��������
         output reg [7: 0] O_data_out, // ���������� ������
         output reg O_tx_done, // ��������� ���� ���������� �����
         output reg O_rx_done, // �������� ���� ���������� �����
    
         // ���������������� ����������� ����������� ������� SPI
         input I_spi_miso, // ���������������� ���� SPI, ������������ ��� ��������� ������ �� ������������
         input reg O_spi_sck, // ���� SPI
         input reg O_spi_cs, // ������ ������ ���������� SPI
         output reg O_spi_mosi // ����� SPI, ������������ ��� �������� ������ �� �������          
);

reg [3:0]   R_tx_state      ; 
reg [3:0]   R_rx_state      ;

always @(posedge I_clk or negedge I_rst_n)
begin
    if(!I_rst_n)
        begin
            R_tx_state  <=  4'd0    ;
            R_rx_state  <=  4'd0    ;
            O_spi_cs    <=  1'b1    ;
            O_spi_sck   <=  1'b0    ;
            O_spi_mosi  <=  1'b0    ;
            O_tx_done   <=  1'b0    ;
            O_rx_done   <=  1'b0    ;
            O_data_out  <=  8'd0    ;
        end 
         else if (I_tx_en) // ��� �������� ������� ������ ���������
        begin
                         O_spi_cs <= 1'b0; // �������� ��� ������� CS ������
            case(R_tx_state)
                4'd1, 4'd3 , 4'd5 , 4'd7  , 
                                 4'd9, 4'd11, 4'd13, 4'd15: // ������������� �������� ���������
                    begin
                        O_spi_sck   <=  1'b1                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end
                                 4'd0: // ��������� 7-� ���
                    begin
                        O_spi_mosi  <=  I_data_in[7]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end
                                 4'd2: // ��������� 6-� �����
                    begin
                        O_spi_mosi  <=  I_data_in[6]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end
                                 4'd4: // ��������� ����� �����
                    begin
                        O_spi_mosi  <=  I_data_in[5]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end 
                                 4'd6: // ��������� 4-� �����
                    begin
                        O_spi_mosi  <=  I_data_in[4]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end 
                                 4'd8: // ��������� ������ �����
                    begin
                        O_spi_mosi  <=  I_data_in[3]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end                            
                                 4'd10: // ��������� ������ �����
                    begin
                        O_spi_mosi  <=  I_data_in[2]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end 
                                 4'd12: // ��������� ������ ���
                    begin
                        O_spi_mosi  <=  I_data_in[1]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b0                ;
                    end 
                                 4'd14: // ��������� ��� 0
                    begin
                        O_spi_mosi  <=  I_data_in[0]        ;
                        O_spi_sck   <=  1'b0                ;
                        R_tx_state  <=  R_tx_state + 1'b1   ;
                        O_tx_done   <=  1'b1                ;
                    end
                default:R_tx_state  <=  4'd0                ;   
            endcase 
        end
         else if (I_rx_en) // ��� ��������� ������ ��������� �������
        begin
                         O_spi_cs <= 1'b0; // �������� ������ ������ ���������� CS
            case(R_rx_state)
              /*  4'd0, 4'd2 , 4'd4 , 4'd6, 4'd8, 4'd10, 4'd12, 4'd14: 
                    begin
                        O_spi_sck   ?? <=  1'b0                ;
                        R_rx_state  ?? <=  R_rx_state + 1'b1   ;
                        O_rx_done   ?? <=  1'b0                ;
                    end*/
                                 4'd1: // �������� 7-� �����
                    begin                       
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[7]   <=  I_spi_miso          ;   
                    end
                                 4'd3: // �������� 6-� �����
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[6]   <=  I_spi_miso          ; 
                    end
                                 4'd5: // �������� 5-� �����
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[5]   <=  I_spi_miso          ; 
                    end 
                                 4'd7: // �������� 4-�� �����
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[4]   <=  I_spi_miso          ; 
                    end 
                                 4'd9: // �������� ������ �����
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[3]   <=  I_spi_miso          ; 
                    end                            
                                 4'd11: // �������� ������ �����
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[2]   <=  I_spi_miso          ; 
                    end 
                4'd13: // �������� ������ �����
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b0                ;
                        O_data_out[1]   <=  I_spi_miso          ; 
                    end 
                                 4'd15: // �������� ��� 0
                    begin
                        O_spi_sck       <=  1'b1                ;
                        R_rx_state      <=  R_rx_state + 1'b1   ;
                        O_rx_done       <=  1'b1                ;
                        O_data_out[0]   <=  I_spi_miso          ; 
                    end
                default:R_rx_state  <=  4'd0                    ;   
            endcase 
        end    
    else
        begin
            R_tx_state  <=  4'd0    ;
            R_rx_state  <=  4'd0    ;
            O_tx_done   <=  1'b0    ;
            O_rx_done   <=  1'b0    ;
            O_spi_cs    <=  1'b1    ;
            O_spi_sck   <=  1'b0    ;
            O_spi_mosi  <=  1'b0    ;
            O_data_out  <=  8'd0    ;
        end      
end

endmodule