Fitter report for myArkanoid
Mon Sep 16 23:32:16 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter Device Options
 23. Operating Settings and Conditions
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Failed - Mon Sep 16 23:32:16 2013             ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; myArkanoid                                    ;
; Top-level Entity Name              ; myArkanoidSchematic                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 19,365 / 18,752 ( 103 % )                     ;
;     Total combinational functions  ; 19,363 / 18,752 ( 103 % )                     ;
;     Dedicated logic registers      ; 408 / 18,752 ( 2 % )                          ;
; Total registers                    ; 408                                           ;
; Total pins                         ; 47 / 315 ( 15 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 9,600 / 239,616 ( 4 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                             ; Off                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                            ;
+----------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                   ; Action   ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; myArkanoidVHDL:inst|Add6~1             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add6~62            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add12~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add13~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add13~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add14~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add14~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add15~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add16~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add17~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add18~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add20~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add20~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add21~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add21~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add22~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add23~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add24~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add25~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add27~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add27~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add28~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add28~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add29~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add30~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add31~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add34~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add34~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add35~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add35~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add36~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add37~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add38~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add41~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add41~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add42~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add42~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add43~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add44~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add45~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add48~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add48~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add49~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add49~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add50~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add51~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add52~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add55~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add55~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add56~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add56~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add57~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add58~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add59~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add62~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add62~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add63~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add63~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add64~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add65~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add66~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add69~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add69~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add70~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add70~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add71~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add72~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add73~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add74~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add76~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add76~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add77~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add77~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add78~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add79~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add80~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add82~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add82~11           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add83~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add83~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add84~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add87~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add89~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add89~18           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add90~0            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add90~1            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add101~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add101~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add102~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add102~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add103~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add103~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add115~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add116~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add117~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add117~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add118~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add119~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add121~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add122~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add123~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add123~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add124~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add124~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add125~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add126~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add127~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add127~62          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add128~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add128~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add129~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add129~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add130~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add131~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add131~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add132~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add132~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add133~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add135~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add135~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add136~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add137~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add137~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add138~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add138~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add139~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add141~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add141~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add142~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add143~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add143~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add144~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add144~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add145~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add147~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add147~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add149~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add149~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add150~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add150~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add151~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add153~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add153~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add155~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add155~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add156~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add156~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add157~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add159~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add159~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add161~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add161~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add162~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add162~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add163~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add165~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add165~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add167~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add167~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add168~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add168~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add169~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add171~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add171~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add173~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add173~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add174~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add174~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add175~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add177~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add177~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add179~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add179~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add180~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add180~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add181~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add183~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add183~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add185~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add185~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add186~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add186~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add187~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add188~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add189~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add194~62          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add217~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add218~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add220~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add221~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add222~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add222~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add223~22          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add223~23          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add223~56          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add223~99          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add228~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add228~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add231~62          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add232~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add235~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add238~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add247~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add254~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add256~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add257~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add258~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add259~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add259~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add260~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add260~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add261~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add282~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add283~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add284~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add287~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add288~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add292~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add295~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add297~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add298~0           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Add303~1           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal14~1          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal15~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal16~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal17~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal18~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal19~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal22~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal23~9          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal25~4          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal33~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal34~10         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal36~1          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal37~2          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal44~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal45~9          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal46~2          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal47~2          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal47~3          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal49~0          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal52~2          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal55~1          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal123~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal124~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal128~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal131~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal135~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal136~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal137~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal138~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal141~0         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal192~15        ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal192~21        ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal192~69        ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|Equal192~70        ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan233~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan234~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan241~9      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan242~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan243~9      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan250~4      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan250~8      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan254~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan264~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan264~3      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan265~8      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan266~3      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan266~4      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan268~7      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan269~7      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan272~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan273~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan274~9      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan275~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan276~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan283~3      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan285~3      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan285~4      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan286~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan295~1      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan296~7      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan301~9      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan319~5      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan322~7      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan323~7      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan327~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan327~5      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan328~12     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan330~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan330~5      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan340~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan340~5      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan349~8      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan350~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan353~9      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan356~5      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan356~9      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan363~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan377~5      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan379~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan380~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan382~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan383~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan404~5      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan409~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan431~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan436~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan458~5      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan463~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan482~13     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan485~5      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan486~11     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan489~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan490~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan492~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan493~11     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan499~13     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan502~2      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan503~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan511~6      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan512~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan549~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan576~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan585~0      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan591~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan617~1      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan617~2      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan652~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan652~1      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan652~3      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan678~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan678~2      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan691~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan691~2      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan699~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan699~1      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan769~4      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan769~5      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan769~7      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan782~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan862~0      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|LessThan862~1      ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|angle~73           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballMovementH~23   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballMovementH~24   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballMovementV[1]~5 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionH~65   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~156  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~158  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~168  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~227  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~228  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~229  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~230  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~231  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~232  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~233  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~234  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~235  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~236  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~237  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~238  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~239  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~240  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~241  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~242  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~243  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~244  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~245  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~246  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~247  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~248  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~249  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~250  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~251  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~252  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~253  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~254  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~255  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|ballPositionV~256  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|green3_signal~1    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~0           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~1           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~2           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~2           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~3           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~3           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~4           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~4           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~5           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~5           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~6           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~6           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~7           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~7           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~8           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~8           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~9           ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~9           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~10          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~10          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~11          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~11          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~12          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~12          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~13          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|h_sync~13          ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~493      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~498      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~499      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~500      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~533      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~535      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~549      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~550      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~554      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~564      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~565      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~605      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~626      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~632      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~651      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~680      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~699      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~700      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~713      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~718      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~740      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~758      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~759      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~774      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~777      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~803      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~822      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~825      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~853      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~857      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~973      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~977      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~991      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~993      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1023     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1034     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1036     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1071     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1096     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1142     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1153     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1155     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1200     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1220     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1264     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1272     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1283     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1290     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1292     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1334     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1340     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1351     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1358     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1360     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1375     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1409     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1420     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1429     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1431     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1468     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1470     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1487     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1489     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1503     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1543     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1554     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1556     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1573     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1584     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1625     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1626     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1631     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1633     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1652     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1663     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1678     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1680     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1686     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1695     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1704     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1711     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1725     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1754     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1760     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1771     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1776     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1782     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1797     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1826     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1832     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1843     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1848     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1856     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1875     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1880     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1889     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1895     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1901     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1927     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1945     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1951     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1957     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~1969     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2000     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2005     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2014     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2043     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2049     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2060     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2065     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2071     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2090     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2094     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2095     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2108     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2109     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2115     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2128     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2148     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2169     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2307     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2315     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2329     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2343     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2345     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2370     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2400     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2492     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2650     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2705     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2837     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2841     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2842     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2975     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~2976     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3061     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3104     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3108     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3115     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3120     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3122     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3126     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3140     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3144     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3147     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3194     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3311     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3318     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3327     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3334     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3338     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3341     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3342     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3347     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3351     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3352     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3356     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3358     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3362     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3369     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3378     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3387     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3390     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3401     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3412     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3418     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3425     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3431     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3435     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3520     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3524     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3543     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3544     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3546     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3547     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3548     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3550     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3551     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3553     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3554     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|process_0~3556     ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio[0]~31    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~44       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~51       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~59       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~63       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~68       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~313      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~314      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|punteggio~320      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|red1_signal~219    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|red3_signal~30     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|red3_signal~31     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~1         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~2         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~2         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~3         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~3         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~4         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~4         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~5         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~5         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~6         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~6         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~7         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~7         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~8         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~8         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~9         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~9         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~10        ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~10        ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~11        ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_cnt[4]~11        ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_sync             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|v_sync~0           ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|vite[0]~33         ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; myArkanoidVHDL:inst|vite~11            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+----------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 19845 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 19845 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 19842   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 19,365 / 18,752 ( 103 % ) ;
;     -- Combinational with no register       ; 18957                     ;
;     -- Register only                        ; 2                         ;
;     -- Combinational with a register        ; 406                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 5722                      ;
;     -- 3 input functions                    ; 5982                      ;
;     -- <=2 input functions                  ; 7659                      ;
;     -- Register only                        ; 2                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 7490                      ;
;     -- arithmetic mode                      ; 11873                     ;
;                                             ;                           ;
; Total registers*                            ; 408 / 19,649 ( 2 % )      ;
;     -- Dedicated logic registers            ; 408 / 18,752 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs                                  ; Not available             ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 47 / 315 ( 15 % )         ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 6 / 52 ( 12 % )           ;
; Total block memory bits                     ; 9,600 / 239,616 ( 4 % )   ;
; Total block memory implementation bits      ; 27,648 / 239,616 ( 12 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Maximum fan-out node                        ; pin_l21                   ;
; Maximum fan-out                             ; 1293                      ;
; Highest non-global fan-out signal           ; pin_l21                   ;
; Highest non-global fan-out                  ; 1293                      ;
; Total fan-out                               ; 57307                     ;
; Average fan-out                             ; 2.89                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                               ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_50MHz ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pin_l21   ; Unassigned ; --       ; 1293                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pin_l22   ; Unassigned ; --       ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pin_r21   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pin_r22   ; Unassigned ; --       ; 68                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; 9in_b11 ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led3[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led4[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_a10 ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_a11 ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_a7  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_a8  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_a9  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_b10 ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_b7  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_b8  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_b9  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_c10 ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_c9  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_d11 ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_d9  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 33 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 36 ( 0 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 50             ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 0          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                         ;
+----------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                      ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
; |myArkanoidSchematic       ; 0 (0)       ; 408 (0)                   ; 0 (0)         ; 9600        ; 0            ; 0       ; 0         ; 47   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myArkanoidSchematic                     ;              ;
;    |dimezzaClock:inst1|    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myArkanoidSchematic|dimezzaClock:inst1  ;              ;
;    |myArkanoidVHDL:inst|   ; 0 (0)       ; 407 (407)                 ; 0 (0)         ; 9600        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myArkanoidSchematic|myArkanoidVHDL:inst ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; pin_a11   ; Output   ; --            ; --            ; --                    ; --  ;
; 9in_b11   ; Output   ; --            ; --            ; --                    ; --  ;
; pin_d9    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_b8    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_a9    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_c9    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_c10   ; Output   ; --            ; --            ; --                    ; --  ;
; pin_d11   ; Output   ; --            ; --            ; --                    ; --  ;
; pin_a7    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_b9    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_a10   ; Output   ; --            ; --            ; --                    ; --  ;
; pin_b7    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_a8    ; Output   ; --            ; --            ; --                    ; --  ;
; pin_b10   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; led1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; led2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; led3[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; led4[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; pin_l21   ; Input    ; 0             ; 0             ; --                    ; --  ;
; clk_50MHz ; Input    ; 0             ; 0             ; --                    ; --  ;
; pin_l22   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pin_r22   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pin_r21   ; Input    ; 0             ; 0             ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; pin_l21             ;                   ;         ;
; clk_50MHz           ;                   ;         ;
; pin_l22             ;                   ;         ;
; pin_r22             ;                   ;         ;
; pin_r21             ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+----------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_50MHz                                    ; Unassigned ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; dimezzaClock:inst1|conta[0]                  ; Unassigned ; 428     ; Clock        ; yes    ; Global Clock         ; Not Available    ; --                        ;
; myArkanoidVHDL:inst|Equal0~7                 ; Unassigned ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|Equal10~7                ; Unassigned ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|Equal196~43              ; Unassigned ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|Equal7~7                 ; Unassigned ; 25      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|angle[16]~76             ; Unassigned ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|green2_signal~195        ; Unassigned ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|obstacles~2              ; Unassigned ; 137     ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|oldBallMovementH[0]~0    ; Unassigned ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|paddleRightCorner[25]~62 ; Unassigned ; 42      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|process_0~3204           ; Unassigned ; 81      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|process_0~3290           ; Unassigned ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|v_cnt[1]~0               ; Unassigned ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|waitOneSecond[0]~0       ; Unassigned ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; myArkanoidVHDL:inst|waitOneSecond[0]~1       ; Unassigned ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                              ;
+-----------------------------+------------+---------+----------------------+------------------+---------------------------+
; Name                        ; Location   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+------------+---------+----------------------+------------------+---------------------------+
; dimezzaClock:inst1|conta[0] ; Unassigned ; 428     ; Global Clock         ; Not Available    ; --                        ;
+-----------------------------+------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Non-Global High Fan-Out Signals                        ;
+----------------------------------------------+---------+
; Name                                         ; Fan-Out ;
+----------------------------------------------+---------+
; pin_l21                                      ; 1293    ;
; myArkanoidVHDL:inst|LessThan290~8            ; 535     ;
; myArkanoidVHDL:inst|h_cnt[6]                 ; 244     ;
; myArkanoidVHDL:inst|obstacle_s[0][5]         ; 229     ;
; myArkanoidVHDL:inst|h_cnt[5]                 ; 215     ;
; myArkanoidVHDL:inst|obstacle_s~0             ; 196     ;
; myArkanoidVHDL:inst|paddleLeftCorner~115     ; 193     ;
; myArkanoidVHDL:inst|h_cnt[4]                 ; 165     ;
; myArkanoidVHDL:inst|h_cnt[3]                 ; 156     ;
; myArkanoidVHDL:inst|obstacle_s[0][0]         ; 149     ;
; myArkanoidVHDL:inst|ballPositionV~159        ; 147     ;
; myArkanoidVHDL:inst|h_cnt[7]                 ; 141     ;
; myArkanoidVHDL:inst|Equal192~31              ; 139     ;
; myArkanoidVHDL:inst|obstacles~2              ; 137     ;
; myArkanoidVHDL:inst|h_cnt[2]                 ; 136     ;
; myArkanoidVHDL:inst|Equal192~34              ; 132     ;
; myArkanoidVHDL:inst|h_cnt[8]                 ; 124     ;
; myArkanoidVHDL:inst|h_cnt[9]                 ; 119     ;
; myArkanoidVHDL:inst|Equal192~33              ; 99      ;
; myArkanoidVHDL:inst|Equal192~29              ; 99      ;
; myArkanoidVHDL:inst|h_cnt[1]                 ; 98      ;
; myArkanoidVHDL:inst|h_cnt[0]                 ; 94      ;
; myArkanoidVHDL:inst|process_0~3204           ; 81      ;
; myArkanoidVHDL:inst|ballPositionH~25         ; 73      ;
; myArkanoidVHDL:inst|v_cnt[2]                 ; 71      ;
; myArkanoidVHDL:inst|Equal56~0                ; 70      ;
; pin_r22                                      ; 68      ;
; myArkanoidVHDL:inst|paddleLeftCorner~114     ; 68      ;
; myArkanoidVHDL:inst|process_0~669            ; 67      ;
; myArkanoidVHDL:inst|Equal192~30              ; 66      ;
; myArkanoidVHDL:inst|process_0~2289           ; 66      ;
; myArkanoidVHDL:inst|Equal192~37              ; 65      ;
; myArkanoidVHDL:inst|punteggio[21]~64         ; 64      ;
; myArkanoidVHDL:inst|punteggio~45             ; 64      ;
; myArkanoidVHDL:inst|Equal76~0                ; 64      ;
; myArkanoidVHDL:inst|ballPositionH~62         ; 64      ;
; myArkanoidVHDL:inst|v_cnt[3]                 ; 64      ;
; myArkanoidVHDL:inst|v_cnt[4]                 ; 64      ;
; myArkanoidVHDL:inst|v_cnt[6]                 ; 57      ;
; myArkanoidVHDL:inst|v_cnt[9]                 ; 51      ;
; myArkanoidVHDL:inst|v_cnt[8]                 ; 49      ;
; myArkanoidVHDL:inst|v_cnt[5]                 ; 49      ;
; myArkanoidVHDL:inst|v_cnt[7]                 ; 48      ;
; myArkanoidVHDL:inst|v_cnt[0]                 ; 48      ;
; myArkanoidVHDL:inst|v_cnt[1]                 ; 47      ;
; myArkanoidVHDL:inst|ballMovementV[1]         ; 46      ;
; myArkanoidVHDL:inst|Equal11~0                ; 44      ;
; myArkanoidVHDL:inst|paddleLeftCorner~98      ; 44      ;
; myArkanoidVHDL:inst|ballPositionH~24         ; 44      ;
; myArkanoidVHDL:inst|ballPositionV~156        ; 44      ;
; myArkanoidVHDL:inst|paddleLeftCorner~96      ; 43      ;
; myArkanoidVHDL:inst|ballPositionH[0]         ; 43      ;
; myArkanoidVHDL:inst|paddleRightCorner[25]~62 ; 42      ;
; myArkanoidVHDL:inst|process_0~2191           ; 40      ;
; myArkanoidVHDL:inst|Equal2~12                ; 40      ;
; myArkanoidVHDL:inst|process_0~3067           ; 38      ;
; myArkanoidVHDL:inst|process_0~1443           ; 38      ;
; myArkanoidVHDL:inst|process_0~3380           ; 37      ;
; myArkanoidVHDL:inst|process_0~3371           ; 37      ;
; myArkanoidVHDL:inst|oldBallMovementH[0]~0    ; 37      ;
; myArkanoidVHDL:inst|process_0~1510           ; 37      ;
; myArkanoidVHDL:inst|process_0~1233           ; 37      ;
; myArkanoidVHDL:inst|Equal192~35              ; 36      ;
; myArkanoidVHDL:inst|process_0~2546           ; 36      ;
; myArkanoidVHDL:inst|process_0~1592           ; 36      ;
; myArkanoidVHDL:inst|process_0~951            ; 36      ;
; myArkanoidVHDL:inst|process_0~802            ; 36      ;
; myArkanoidVHDL:inst|process_0~732            ; 36      ;
; myArkanoidVHDL:inst|process_0~2522           ; 35      ;
; myArkanoidVHDL:inst|process_0~2497           ; 35      ;
; myArkanoidVHDL:inst|process_0~2472           ; 35      ;
; myArkanoidVHDL:inst|process_0~2446           ; 35      ;
; myArkanoidVHDL:inst|process_0~2411           ; 35      ;
; myArkanoidVHDL:inst|process_0~2324           ; 35      ;
; myArkanoidVHDL:inst|process_0~2312           ; 35      ;
; myArkanoidVHDL:inst|process_0~2301           ; 35      ;
; myArkanoidVHDL:inst|process_0~2235           ; 35      ;
; myArkanoidVHDL:inst|Add89~18                 ; 35      ;
; myArkanoidVHDL:inst|process_0~1164           ; 35      ;
; myArkanoidVHDL:inst|ballPositionH~66         ; 34      ;
; myArkanoidVHDL:inst|paddleLeftCorner~37      ; 34      ;
; myArkanoidVHDL:inst|process_0~2163           ; 34      ;
; myArkanoidVHDL:inst|process_0~1649           ; 34      ;
; myArkanoidVHDL:inst|v_cnt[4]~5               ; 33      ;
; myArkanoidVHDL:inst|LessThan770~3            ; 33      ;
; myArkanoidVHDL:inst|Equal192~36              ; 33      ;
; myArkanoidVHDL:inst|LessThan768~6            ; 33      ;
; myArkanoidVHDL:inst|LessThan771~0            ; 33      ;
; myArkanoidVHDL:inst|LessThan767~1            ; 33      ;
; myArkanoidVHDL:inst|ballPositionH[5]         ; 33      ;
; myArkanoidVHDL:inst|Add126~14                ; 33      ;
; myArkanoidVHDL:inst|waitOneSecond[0]~1       ; 32      ;
; myArkanoidVHDL:inst|waitOneSecond[0]~0       ; 32      ;
; myArkanoidVHDL:inst|angle[16]~76             ; 32      ;
; myArkanoidVHDL:inst|angle[16]~72             ; 32      ;
; myArkanoidVHDL:inst|punteggio[21]~71         ; 32      ;
; myArkanoidVHDL:inst|ballPositionV~162        ; 32      ;
; myArkanoidVHDL:inst|ballPositionV~161        ; 32      ;
; myArkanoidVHDL:inst|ballPositionH[8]         ; 32      ;
; myArkanoidVHDL:inst|Add119~12                ; 32      ;
; myArkanoidVHDL:inst|Add122~4                 ; 32      ;
; myArkanoidVHDL:inst|Add121~12                ; 32      ;
; myArkanoidVHDL:inst|Add115~14                ; 32      ;
; myArkanoidVHDL:inst|angle~40                 ; 31      ;
; myArkanoidVHDL:inst|ballPositionH[1]         ; 31      ;
; myArkanoidVHDL:inst|Add125~12                ; 31      ;
; myArkanoidVHDL:inst|Add126~12                ; 31      ;
; myArkanoidVHDL:inst|Add119~14                ; 31      ;
; myArkanoidVHDL:inst|Add119~8                 ; 31      ;
; myArkanoidVHDL:inst|Add122~2                 ; 31      ;
; myArkanoidVHDL:inst|Add121~14                ; 31      ;
; myArkanoidVHDL:inst|Add121~8                 ; 31      ;
; myArkanoidVHDL:inst|angle~111                ; 30      ;
; myArkanoidVHDL:inst|ballPositionH[7]         ; 30      ;
; myArkanoidVHDL:inst|ballPositionH[4]         ; 30      ;
; myArkanoidVHDL:inst|ballPositionH[2]         ; 30      ;
; myArkanoidVHDL:inst|Add125~10                ; 30      ;
; myArkanoidVHDL:inst|Add125~2                 ; 30      ;
; myArkanoidVHDL:inst|Add126~4                 ; 30      ;
; myArkanoidVHDL:inst|Add119~10                ; 30      ;
; myArkanoidVHDL:inst|Add122~10                ; 30      ;
; myArkanoidVHDL:inst|Add122~8                 ; 30      ;
; myArkanoidVHDL:inst|Add121~10                ; 30      ;
; myArkanoidVHDL:inst|Add115~12                ; 30      ;
; myArkanoidVHDL:inst|Add115~4                 ; 30      ;
; myArkanoidVHDL:inst|Add125~8                 ; 29      ;
; myArkanoidVHDL:inst|Add125~6                 ; 29      ;
; myArkanoidVHDL:inst|Add125~4                 ; 29      ;
; myArkanoidVHDL:inst|Add126~8                 ; 29      ;
; myArkanoidVHDL:inst|Add126~6                 ; 29      ;
; myArkanoidVHDL:inst|Add122~6                 ; 29      ;
; myArkanoidVHDL:inst|Add122~0                 ; 29      ;
; myArkanoidVHDL:inst|Add115~8                 ; 29      ;
; myArkanoidVHDL:inst|Add115~6                 ; 29      ;
; myArkanoidVHDL:inst|LessThan262~0            ; 28      ;
; myArkanoidVHDL:inst|ballPositionH[3]         ; 28      ;
; myArkanoidVHDL:inst|Equal10~7                ; 28      ;
; myArkanoidVHDL:inst|youWin~0                 ; 28      ;
; myArkanoidVHDL:inst|Add125~14                ; 28      ;
; myArkanoidVHDL:inst|Add125~0                 ; 28      ;
; myArkanoidVHDL:inst|Add126~10                ; 28      ;
; myArkanoidVHDL:inst|Add119~6                 ; 28      ;
; myArkanoidVHDL:inst|Add119~4                 ; 28      ;
; myArkanoidVHDL:inst|Add121~6                 ; 28      ;
; myArkanoidVHDL:inst|Add121~4                 ; 28      ;
; myArkanoidVHDL:inst|process_0~877            ; 27      ;
; myArkanoidVHDL:inst|process_0~514            ; 27      ;
; myArkanoidVHDL:inst|Equal196~15              ; 27      ;
; myArkanoidVHDL:inst|Add126~2                 ; 27      ;
; myArkanoidVHDL:inst|Add119~16                ; 27      ;
; myArkanoidVHDL:inst|Add122~12                ; 27      ;
; myArkanoidVHDL:inst|Add115~10                ; 27      ;
; myArkanoidVHDL:inst|Add115~2                 ; 27      ;
; pin_l22                                      ; 26      ;
; myArkanoidVHDL:inst|ballPositionH[6]         ; 26      ;
; myArkanoidVHDL:inst|Add126~16                ; 26      ;
; myArkanoidVHDL:inst|Add121~16                ; 26      ;
; myArkanoidVHDL:inst|Add115~16                ; 26      ;
; myArkanoidVHDL:inst|process_0~2565           ; 25      ;
; myArkanoidVHDL:inst|paddleLeftCorner~94      ; 25      ;
; myArkanoidVHDL:inst|Equal7~7                 ; 25      ;
; myArkanoidVHDL:inst|process_0~522            ; 25      ;
; myArkanoidVHDL:inst|Add119~2                 ; 25      ;
; myArkanoidVHDL:inst|Add121~2                 ; 25      ;
; myArkanoidVHDL:inst|Equal0~7                 ; 24      ;
; myArkanoidVHDL:inst|LessThan740~0            ; 23      ;
; myArkanoidVHDL:inst|Add125~60                ; 23      ;
; myArkanoidVHDL:inst|Add119~62                ; 23      ;
; myArkanoidVHDL:inst|Add115~62                ; 23      ;
; myArkanoidVHDL:inst|paddleLeftCorner~92      ; 22      ;
; myArkanoidVHDL:inst|paddleLeftCorner~90      ; 22      ;
; myArkanoidVHDL:inst|paddleLeftCorner~88      ; 22      ;
; myArkanoidVHDL:inst|Add126~62                ; 22      ;
; myArkanoidVHDL:inst|Add126~0                 ; 22      ;
; myArkanoidVHDL:inst|Add122~58                ; 22      ;
; myArkanoidVHDL:inst|Add121~62                ; 22      ;
; myArkanoidVHDL:inst|Add115~0                 ; 22      ;
; myArkanoidVHDL:inst|paddleLeftCorner~127     ; 21      ;
; myArkanoidVHDL:inst|v_cnt[1]~0               ; 21      ;
; myArkanoidVHDL:inst|process_0~3290           ; 21      ;
; myArkanoidVHDL:inst|Equal196~16              ; 21      ;
; myArkanoidVHDL:inst|Add119~0                 ; 21      ;
; myArkanoidVHDL:inst|Add121~0                 ; 21      ;
; myArkanoidVHDL:inst|Equal196~43              ; 19      ;
; myArkanoidVHDL:inst|paddleLeftCorner~86      ; 19      ;
; myArkanoidVHDL:inst|paddleLeftCorner~84      ; 19      ;
; myArkanoidVHDL:inst|paddleLeftCorner~82      ; 19      ;
; myArkanoidVHDL:inst|paddleLeftCorner~80      ; 19      ;
; myArkanoidVHDL:inst|ballPositionH[9]         ; 19      ;
; myArkanoidVHDL:inst|Add5~16                  ; 19      ;
; myArkanoidVHDL:inst|Add5~14                  ; 19      ;
; myArkanoidVHDL:inst|Add5~12                  ; 19      ;
; myArkanoidVHDL:inst|Add5~10                  ; 19      ;
; myArkanoidVHDL:inst|Add5~8                   ; 19      ;
; myArkanoidVHDL:inst|Add5~6                   ; 19      ;
; myArkanoidVHDL:inst|Add5~4                   ; 19      ;
; myArkanoidVHDL:inst|Add5~2                   ; 19      ;
; myArkanoidVHDL:inst|Add125~58                ; 19      ;
; myArkanoidVHDL:inst|Add125~56                ; 19      ;
; myArkanoidVHDL:inst|Add125~54                ; 19      ;
; myArkanoidVHDL:inst|Add125~52                ; 19      ;
; myArkanoidVHDL:inst|Add125~50                ; 19      ;
; myArkanoidVHDL:inst|Add125~48                ; 19      ;
; myArkanoidVHDL:inst|Add125~46                ; 19      ;
; myArkanoidVHDL:inst|Add125~44                ; 19      ;
; myArkanoidVHDL:inst|Add125~42                ; 19      ;
; myArkanoidVHDL:inst|Add125~40                ; 19      ;
; myArkanoidVHDL:inst|Add125~38                ; 19      ;
; myArkanoidVHDL:inst|Add125~36                ; 19      ;
; myArkanoidVHDL:inst|Add125~34                ; 19      ;
; myArkanoidVHDL:inst|Add125~32                ; 19      ;
; myArkanoidVHDL:inst|Add125~30                ; 19      ;
; myArkanoidVHDL:inst|Add125~28                ; 19      ;
; myArkanoidVHDL:inst|Add125~26                ; 19      ;
; myArkanoidVHDL:inst|Add125~24                ; 19      ;
; myArkanoidVHDL:inst|Add125~22                ; 19      ;
; myArkanoidVHDL:inst|Add125~20                ; 19      ;
; myArkanoidVHDL:inst|Add125~18                ; 19      ;
; myArkanoidVHDL:inst|Add125~16                ; 19      ;
; myArkanoidVHDL:inst|Add126~60                ; 19      ;
; myArkanoidVHDL:inst|Add126~58                ; 19      ;
; myArkanoidVHDL:inst|Add126~56                ; 19      ;
; myArkanoidVHDL:inst|Add126~54                ; 19      ;
; myArkanoidVHDL:inst|Add126~52                ; 19      ;
; myArkanoidVHDL:inst|Add126~50                ; 19      ;
; myArkanoidVHDL:inst|Add126~48                ; 19      ;
; myArkanoidVHDL:inst|Add126~46                ; 19      ;
; myArkanoidVHDL:inst|Add126~44                ; 19      ;
; myArkanoidVHDL:inst|Add126~42                ; 19      ;
; myArkanoidVHDL:inst|Add126~40                ; 19      ;
; myArkanoidVHDL:inst|Add126~38                ; 19      ;
; myArkanoidVHDL:inst|Add126~36                ; 19      ;
; myArkanoidVHDL:inst|Add126~34                ; 19      ;
; myArkanoidVHDL:inst|Add126~32                ; 19      ;
; myArkanoidVHDL:inst|Add126~30                ; 19      ;
; myArkanoidVHDL:inst|Add126~28                ; 19      ;
; myArkanoidVHDL:inst|Add126~26                ; 19      ;
; myArkanoidVHDL:inst|Add126~24                ; 19      ;
; myArkanoidVHDL:inst|Add126~22                ; 19      ;
; myArkanoidVHDL:inst|Add126~20                ; 19      ;
; myArkanoidVHDL:inst|Add126~18                ; 19      ;
; myArkanoidVHDL:inst|Add119~60                ; 19      ;
; myArkanoidVHDL:inst|Add119~58                ; 19      ;
; myArkanoidVHDL:inst|Add119~56                ; 19      ;
; myArkanoidVHDL:inst|Add119~54                ; 19      ;
; myArkanoidVHDL:inst|Add119~52                ; 19      ;
; myArkanoidVHDL:inst|Add119~50                ; 19      ;
; myArkanoidVHDL:inst|Add119~48                ; 19      ;
; myArkanoidVHDL:inst|Add119~46                ; 19      ;
; myArkanoidVHDL:inst|Add119~44                ; 19      ;
; myArkanoidVHDL:inst|Add119~42                ; 19      ;
; myArkanoidVHDL:inst|Add119~40                ; 19      ;
; myArkanoidVHDL:inst|Add119~38                ; 19      ;
; myArkanoidVHDL:inst|Add119~36                ; 19      ;
; myArkanoidVHDL:inst|Add119~34                ; 19      ;
; myArkanoidVHDL:inst|Add119~32                ; 19      ;
; myArkanoidVHDL:inst|Add119~30                ; 19      ;
; myArkanoidVHDL:inst|Add119~28                ; 19      ;
; myArkanoidVHDL:inst|Add119~26                ; 19      ;
; myArkanoidVHDL:inst|Add119~24                ; 19      ;
; myArkanoidVHDL:inst|Add119~22                ; 19      ;
; myArkanoidVHDL:inst|Add119~20                ; 19      ;
; myArkanoidVHDL:inst|Add119~18                ; 19      ;
; myArkanoidVHDL:inst|Add122~56                ; 19      ;
; myArkanoidVHDL:inst|Add122~54                ; 19      ;
; myArkanoidVHDL:inst|Add122~52                ; 19      ;
; myArkanoidVHDL:inst|Add122~50                ; 19      ;
; myArkanoidVHDL:inst|Add122~48                ; 19      ;
; myArkanoidVHDL:inst|Add122~46                ; 19      ;
; myArkanoidVHDL:inst|Add122~44                ; 19      ;
; myArkanoidVHDL:inst|Add122~42                ; 19      ;
; myArkanoidVHDL:inst|Add122~40                ; 19      ;
; myArkanoidVHDL:inst|Add122~38                ; 19      ;
; myArkanoidVHDL:inst|Add122~36                ; 19      ;
; myArkanoidVHDL:inst|Add122~34                ; 19      ;
; myArkanoidVHDL:inst|Add122~32                ; 19      ;
; myArkanoidVHDL:inst|Add122~30                ; 19      ;
; myArkanoidVHDL:inst|Add122~28                ; 19      ;
; myArkanoidVHDL:inst|Add122~26                ; 19      ;
; myArkanoidVHDL:inst|Add122~24                ; 19      ;
; myArkanoidVHDL:inst|Add122~22                ; 19      ;
; myArkanoidVHDL:inst|Add122~20                ; 19      ;
; myArkanoidVHDL:inst|Add122~18                ; 19      ;
; myArkanoidVHDL:inst|Add122~16                ; 19      ;
; myArkanoidVHDL:inst|Add122~14                ; 19      ;
; myArkanoidVHDL:inst|Add121~60                ; 19      ;
; myArkanoidVHDL:inst|Add121~58                ; 19      ;
; myArkanoidVHDL:inst|Add121~56                ; 19      ;
; myArkanoidVHDL:inst|Add121~54                ; 19      ;
; myArkanoidVHDL:inst|Add121~52                ; 19      ;
; myArkanoidVHDL:inst|Add121~50                ; 19      ;
; myArkanoidVHDL:inst|Add121~48                ; 19      ;
; myArkanoidVHDL:inst|Add121~46                ; 19      ;
; myArkanoidVHDL:inst|Add121~44                ; 19      ;
; myArkanoidVHDL:inst|Add121~42                ; 19      ;
; myArkanoidVHDL:inst|Add121~40                ; 19      ;
; myArkanoidVHDL:inst|Add121~38                ; 19      ;
; myArkanoidVHDL:inst|Add121~36                ; 19      ;
; myArkanoidVHDL:inst|Add121~34                ; 19      ;
; myArkanoidVHDL:inst|Add121~32                ; 19      ;
; myArkanoidVHDL:inst|Add121~30                ; 19      ;
; myArkanoidVHDL:inst|Add121~28                ; 19      ;
; myArkanoidVHDL:inst|Add121~26                ; 19      ;
; myArkanoidVHDL:inst|Add121~24                ; 19      ;
; myArkanoidVHDL:inst|Add121~22                ; 19      ;
; myArkanoidVHDL:inst|Add121~20                ; 19      ;
; myArkanoidVHDL:inst|Add121~18                ; 19      ;
; myArkanoidVHDL:inst|Add115~60                ; 19      ;
; myArkanoidVHDL:inst|Add115~58                ; 19      ;
; myArkanoidVHDL:inst|Add115~56                ; 19      ;
; myArkanoidVHDL:inst|Add115~54                ; 19      ;
; myArkanoidVHDL:inst|Add115~52                ; 19      ;
; myArkanoidVHDL:inst|Add115~50                ; 19      ;
; myArkanoidVHDL:inst|Add115~48                ; 19      ;
; myArkanoidVHDL:inst|Add115~46                ; 19      ;
; myArkanoidVHDL:inst|Add115~44                ; 19      ;
; myArkanoidVHDL:inst|Add115~42                ; 19      ;
; myArkanoidVHDL:inst|Add115~40                ; 19      ;
; myArkanoidVHDL:inst|Add115~38                ; 19      ;
; myArkanoidVHDL:inst|Add115~36                ; 19      ;
; myArkanoidVHDL:inst|Add115~34                ; 19      ;
; myArkanoidVHDL:inst|Add115~32                ; 19      ;
; myArkanoidVHDL:inst|Add115~30                ; 19      ;
; myArkanoidVHDL:inst|Add115~28                ; 19      ;
; myArkanoidVHDL:inst|Add115~26                ; 19      ;
; myArkanoidVHDL:inst|Add115~24                ; 19      ;
; myArkanoidVHDL:inst|Add115~22                ; 19      ;
; myArkanoidVHDL:inst|Add115~20                ; 19      ;
; myArkanoidVHDL:inst|Add115~18                ; 19      ;
; myArkanoidVHDL:inst|ballPositionH[31]        ; 19      ;
; myArkanoidVHDL:inst|Equal63~0                ; 18      ;
; myArkanoidVHDL:inst|ballMovementH~46         ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~78      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~76      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~74      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~72      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~70      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~68      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~66      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~64      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~62      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~60      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~58      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~56      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~54      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~52      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~50      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~48      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~46      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~44      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~42      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~40      ; 18      ;
; myArkanoidVHDL:inst|paddleLeftCorner~38      ; 18      ;
; myArkanoidVHDL:inst|Add5~58                  ; 18      ;
; myArkanoidVHDL:inst|Add5~56                  ; 18      ;
; myArkanoidVHDL:inst|Add5~54                  ; 18      ;
; myArkanoidVHDL:inst|Add5~52                  ; 18      ;
; myArkanoidVHDL:inst|Add5~50                  ; 18      ;
; myArkanoidVHDL:inst|Add5~48                  ; 18      ;
; myArkanoidVHDL:inst|Add5~46                  ; 18      ;
; myArkanoidVHDL:inst|Add5~44                  ; 18      ;
; myArkanoidVHDL:inst|Add5~42                  ; 18      ;
; myArkanoidVHDL:inst|Add5~40                  ; 18      ;
; myArkanoidVHDL:inst|Add5~38                  ; 18      ;
; myArkanoidVHDL:inst|Add5~36                  ; 18      ;
; myArkanoidVHDL:inst|Add5~34                  ; 18      ;
; myArkanoidVHDL:inst|Add5~32                  ; 18      ;
; myArkanoidVHDL:inst|Add5~30                  ; 18      ;
; myArkanoidVHDL:inst|Add5~28                  ; 18      ;
; myArkanoidVHDL:inst|Add5~26                  ; 18      ;
; myArkanoidVHDL:inst|Add5~24                  ; 18      ;
; myArkanoidVHDL:inst|Add5~22                  ; 18      ;
; myArkanoidVHDL:inst|Add5~20                  ; 18      ;
; myArkanoidVHDL:inst|Add5~18                  ; 18      ;
; myArkanoidVHDL:inst|process_0~2876           ; 17      ;
; myArkanoidVHDL:inst|LessThan656~0            ; 17      ;
; myArkanoidVHDL:inst|green2_signal~175        ; 16      ;
; myArkanoidVHDL:inst|process_0~2850           ; 16      ;
; myArkanoidVHDL:inst|process_0~2739           ; 16      ;
; myArkanoidVHDL:inst|ballPositionH[10]        ; 16      ;
; myArkanoidVHDL:inst|Equal196~26              ; 16      ;
; myArkanoidVHDL:inst|Equal196~20              ; 16      ;
; myArkanoidVHDL:inst|Add223~24                ; 15      ;
; myArkanoidVHDL:inst|process_0~2627           ; 15      ;
; myArkanoidVHDL:inst|ballPositionV~164        ; 15      ;
; myArkanoidVHDL:inst|ballMovementV~0          ; 15      ;
; myArkanoidVHDL:inst|LessThan607~0            ; 15      ;
; myArkanoidVHDL:inst|Add223~100               ; 14      ;
; myArkanoidVHDL:inst|ballPositionV~260        ; 14      ;
; myArkanoidVHDL:inst|LessThan668~0            ; 14      ;
; myArkanoidVHDL:inst|Add89~21                 ; 14      ;
; myArkanoidVHDL:inst|LessThan718~0            ; 14      ;
; myArkanoidVHDL:inst|Equal196~14              ; 14      ;
; myArkanoidVHDL:inst|Equal192~14              ; 14      ;
; myArkanoidVHDL:inst|Add163~0                 ; 14      ;
; myArkanoidVHDL:inst|Add145~0                 ; 14      ;
; myArkanoidVHDL:inst|Add118~4                 ; 14      ;
; myArkanoidVHDL:inst|Add116~12                ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[26]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[27]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[28]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[29]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[30]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[11]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[12]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[13]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[14]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[15]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[16]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[20]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[21]        ; 14      ;
; myArkanoidVHDL:inst|ballPositionH[22]        ; 14      ;
; myArkanoidVHDL:inst|Add223~107               ; 13      ;
; myArkanoidVHDL:inst|Add223~106               ; 13      ;
; myArkanoidVHDL:inst|Add223~105               ; 13      ;
; myArkanoidVHDL:inst|Add223~104               ; 13      ;
; myArkanoidVHDL:inst|Add223~103               ; 13      ;
; myArkanoidVHDL:inst|Add223~102               ; 13      ;
; myArkanoidVHDL:inst|Add223~101               ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~267        ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~266        ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~265        ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~263        ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~262        ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~261        ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~257        ; 13      ;
; myArkanoidVHDL:inst|Add223~55                ; 13      ;
; myArkanoidVHDL:inst|process_0~2595           ; 13      ;
; myArkanoidVHDL:inst|Equal192~28              ; 13      ;
; myArkanoidVHDL:inst|ballPositionV~168        ; 13      ;
; myArkanoidVHDL:inst|ballMovementV~1          ; 13      ;
; myArkanoidVHDL:inst|LessThan1170~4           ; 13      ;
; myArkanoidVHDL:inst|Add67~0                  ; 13      ;
; myArkanoidVHDL:inst|Add32~0                  ; 13      ;
; myArkanoidVHDL:inst|Add157~0                 ; 13      ;
; myArkanoidVHDL:inst|Add151~0                 ; 13      ;
; myArkanoidVHDL:inst|Add118~8                 ; 13      ;
; myArkanoidVHDL:inst|Add118~2                 ; 13      ;
; myArkanoidVHDL:inst|Add116~10                ; 13      ;
; myArkanoidVHDL:inst|Add116~2                 ; 13      ;
; myArkanoidVHDL:inst|ballPositionH[23]        ; 13      ;
; myArkanoidVHDL:inst|ballPositionH[24]        ; 13      ;
; myArkanoidVHDL:inst|ballPositionH[25]        ; 13      ;
; myArkanoidVHDL:inst|ballPositionH[17]        ; 13      ;
; myArkanoidVHDL:inst|ballPositionH[18]        ; 13      ;
; myArkanoidVHDL:inst|ballPositionH[19]        ; 13      ;
; myArkanoidVHDL:inst|Add223~109               ; 12      ;
; myArkanoidVHDL:inst|ballPositionV~264        ; 12      ;
; myArkanoidVHDL:inst|ballPositionV~252        ; 12      ;
; myArkanoidVHDL:inst|process_0~2553           ; 12      ;
; myArkanoidVHDL:inst|Equal192~26              ; 12      ;
; myArkanoidVHDL:inst|ballPositionV[2]         ; 12      ;
; myArkanoidVHDL:inst|ballPositionV[6]         ; 12      ;
; myArkanoidVHDL:inst|LessThan1181~3           ; 12      ;
; myArkanoidVHDL:inst|Equal196~19              ; 12      ;
; myArkanoidVHDL:inst|process_0~504            ; 12      ;
; myArkanoidVHDL:inst|LessThan1234~0           ; 12      ;
; myArkanoidVHDL:inst|Add175~0                 ; 12      ;
; myArkanoidVHDL:inst|Add169~0                 ; 12      ;
; myArkanoidVHDL:inst|Add118~10                ; 12      ;
; myArkanoidVHDL:inst|Add116~8                 ; 12      ;
; myArkanoidVHDL:inst|Add116~6                 ; 12      ;
; myArkanoidVHDL:inst|Add116~4                 ; 12      ;
; myArkanoidVHDL:inst|h_sync~1                 ; 11      ;
; myArkanoidVHDL:inst|ballPositionV~259        ; 11      ;
; myArkanoidVHDL:inst|ballPositionV~258        ; 11      ;
; myArkanoidVHDL:inst|LessThan319~5            ; 11      ;
; myArkanoidVHDL:inst|green2_signal~195        ; 11      ;
; myArkanoidVHDL:inst|process_0~3259           ; 11      ;
; myArkanoidVHDL:inst|Equal196~35              ; 11      ;
; myArkanoidVHDL:inst|LessThan669~0            ; 11      ;
; myArkanoidVHDL:inst|Equal192~27              ; 11      ;
; myArkanoidVHDL:inst|process_0~2549           ; 11      ;
; myArkanoidVHDL:inst|ballPositionV~174        ; 11      ;
; myArkanoidVHDL:inst|ballPositionV~170        ; 11      ;
; myArkanoidVHDL:inst|LessThan537~0            ; 11      ;
; myArkanoidVHDL:inst|LessThan263~5            ; 11      ;
; myArkanoidVHDL:inst|ballPositionV[1]         ; 11      ;
; myArkanoidVHDL:inst|ballPositionV[7]         ; 11      ;
; myArkanoidVHDL:inst|ballPositionV[20]        ; 11      ;
; myArkanoidVHDL:inst|ballPositionV[29]        ; 11      ;
; myArkanoidVHDL:inst|LessThan690~0            ; 11      ;
; myArkanoidVHDL:inst|Equal196~18              ; 11      ;
; myArkanoidVHDL:inst|vertical_en              ; 11      ;
; myArkanoidVHDL:inst|horizontal_en            ; 11      ;
; myArkanoidVHDL:inst|Add842~8                 ; 11      ;
; myArkanoidVHDL:inst|Add842~6                 ; 11      ;
; myArkanoidVHDL:inst|Add842~4                 ; 11      ;
; myArkanoidVHDL:inst|Add842~2                 ; 11      ;
; myArkanoidVHDL:inst|Add60~0                  ; 11      ;
; myArkanoidVHDL:inst|Add53~0                  ; 11      ;
; myArkanoidVHDL:inst|Add46~0                  ; 11      ;
; myArkanoidVHDL:inst|Add39~0                  ; 11      ;
; myArkanoidVHDL:inst|Add18~0                  ; 11      ;
; myArkanoidVHDL:inst|Add12~0                  ; 11      ;
; myArkanoidVHDL:inst|Add118~6                 ; 11      ;
; myArkanoidVHDL:inst|Add118~0                 ; 11      ;
; myArkanoidVHDL:inst|Add116~14                ; 11      ;
; myArkanoidVHDL:inst|Add116~0                 ; 11      ;
; myArkanoidVHDL:inst|v_cnt[4]~3               ; 10      ;
; myArkanoidVHDL:inst|v_cnt[4]~1               ; 10      ;
; myArkanoidVHDL:inst|h_sync~12                ; 10      ;
; myArkanoidVHDL:inst|paddleRightCorner~61     ; 10      ;
; myArkanoidVHDL:inst|paddleRightCorner~53     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~159     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~158     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~157     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~156     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~155     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~154     ; 10      ;
; myArkanoidVHDL:inst|paddleLeftCorner~153     ; 10      ;
; myArkanoidVHDL:inst|ballPositionV~253        ; 10      ;
; myArkanoidVHDL:inst|Equal192~44              ; 10      ;
; myArkanoidVHDL:inst|process_0~2785           ; 10      ;
; myArkanoidVHDL:inst|process_0~2654           ; 10      ;
; myArkanoidVHDL:inst|process_0~2614           ; 10      ;
; myArkanoidVHDL:inst|Equal196~33              ; 10      ;
; myArkanoidVHDL:inst|Equal196~28              ; 10      ;
; myArkanoidVHDL:inst|Add803~0                 ; 10      ;
; myArkanoidVHDL:inst|ballPositionV~172        ; 10      ;
; myArkanoidVHDL:inst|LessThan538~2            ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[31]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[30]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[0]         ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[9]         ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[10]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[11]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[12]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[13]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[14]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[15]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[16]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[17]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[18]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[19]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[21]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[22]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[23]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[24]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[25]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[26]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[27]        ; 10      ;
; myArkanoidVHDL:inst|ballPositionV[28]        ; 10      ;
; myArkanoidVHDL:inst|LessThan630~0            ; 10      ;
; myArkanoidVHDL:inst|LessThan640~0            ; 10      ;
; myArkanoidVHDL:inst|Equal192~19              ; 10      ;
; myArkanoidVHDL:inst|LessThan621~4            ; 10      ;
; myArkanoidVHDL:inst|Add263~12                ; 10      ;
; myArkanoidVHDL:inst|Add263~10                ; 10      ;
; myArkanoidVHDL:inst|Add263~8                 ; 10      ;
; myArkanoidVHDL:inst|Add263~6                 ; 10      ;
; myArkanoidVHDL:inst|Add263~4                 ; 10      ;
; myArkanoidVHDL:inst|Add263~2                 ; 10      ;
; myArkanoidVHDL:inst|Add222~12                ; 10      ;
; myArkanoidVHDL:inst|Add260~10                ; 10      ;
; myArkanoidVHDL:inst|Add257~2                 ; 10      ;
; myArkanoidVHDL:inst|Add181~4                 ; 10      ;
; myArkanoidVHDL:inst|Add175~4                 ; 10      ;
; myArkanoidVHDL:inst|Add175~2                 ; 10      ;
; myArkanoidVHDL:inst|Add169~4                 ; 10      ;
; myArkanoidVHDL:inst|Add169~2                 ; 10      ;
; myArkanoidVHDL:inst|Add163~4                 ; 10      ;
; myArkanoidVHDL:inst|Add163~2                 ; 10      ;
; myArkanoidVHDL:inst|Add157~4                 ; 10      ;
; myArkanoidVHDL:inst|Add157~2                 ; 10      ;
; myArkanoidVHDL:inst|Add151~4                 ; 10      ;
; myArkanoidVHDL:inst|Add151~2                 ; 10      ;
; myArkanoidVHDL:inst|Add25~0                  ; 10      ;
; myArkanoidVHDL:inst|Add139~4                 ; 10      ;
; myArkanoidVHDL:inst|Add139~2                 ; 10      ;
; myArkanoidVHDL:inst|Add133~4                 ; 10      ;
; myArkanoidVHDL:inst|Add133~2                 ; 10      ;
; myArkanoidVHDL:inst|Add133~0                 ; 10      ;
; myArkanoidVHDL:inst|Add127~4                 ; 10      ;
; myArkanoidVHDL:inst|Add127~2                 ; 10      ;
; myArkanoidVHDL:inst|Add127~0                 ; 10      ;
; myArkanoidVHDL:inst|paddleRightCorner~60     ; 9       ;
; myArkanoidVHDL:inst|paddleRightCorner~58     ; 9       ;
; myArkanoidVHDL:inst|paddleRightCorner~57     ; 9       ;
; myArkanoidVHDL:inst|paddleRightCorner~56     ; 9       ;
; myArkanoidVHDL:inst|paddleRightCorner~55     ; 9       ;
; myArkanoidVHDL:inst|paddleRightCorner~54     ; 9       ;
; myArkanoidVHDL:inst|paddleLeftCorner~152     ; 9       ;
; myArkanoidVHDL:inst|ballPositionV~251        ; 9       ;
; myArkanoidVHDL:inst|process_0~3286           ; 9       ;
; myArkanoidVHDL:inst|green2_signal~184        ; 9       ;
; myArkanoidVHDL:inst|paddleLeftCorner~117     ; 9       ;
; myArkanoidVHDL:inst|paddleLeftCorner~116     ; 9       ;
; myArkanoidVHDL:inst|process_0~3031           ; 9       ;
; myArkanoidVHDL:inst|Equal192~41              ; 9       ;
; myArkanoidVHDL:inst|process_0~2590           ; 9       ;
; myArkanoidVHDL:inst|ballPositionV~176        ; 9       ;
; myArkanoidVHDL:inst|ballMovementV[0]         ; 9       ;
; myArkanoidVHDL:inst|ballPositionH~22         ; 9       ;
; myArkanoidVHDL:inst|ballPositionV~150        ; 9       ;
; myArkanoidVHDL:inst|ballPositionV~145        ; 9       ;
; myArkanoidVHDL:inst|process_0~601            ; 9       ;
; myArkanoidVHDL:inst|process_0~505            ; 9       ;
; myArkanoidVHDL:inst|Equal2~11                ; 9       ;
; myArkanoidVHDL:inst|Add90~4                  ; 9       ;
; myArkanoidVHDL:inst|Add90~2                  ; 9       ;
; myArkanoidVHDL:inst|Add74~2                  ; 9       ;
; myArkanoidVHDL:inst|Add74~0                  ; 9       ;
; myArkanoidVHDL:inst|Add181~14                ; 9       ;
; myArkanoidVHDL:inst|Add181~2                 ; 9       ;
; myArkanoidVHDL:inst|Add181~0                 ; 9       ;
; myArkanoidVHDL:inst|Add145~4                 ; 9       ;
; myArkanoidVHDL:inst|Add145~2                 ; 9       ;
; myArkanoidVHDL:inst|Add139~0                 ; 9       ;
; myArkanoidVHDL:inst|Add118~12                ; 9       ;
; myArkanoidVHDL:inst|v_cnt[4]~4               ; 8       ;
; myArkanoidVHDL:inst|paddleRightCorner~59     ; 8       ;
; myArkanoidVHDL:inst|paddleLeftCorner~151     ; 8       ;
; myArkanoidVHDL:inst|paddleLeftCorner~150     ; 8       ;
; myArkanoidVHDL:inst|process_0~3512           ; 8       ;
; myArkanoidVHDL:inst|LessThan259~8            ; 8       ;
; myArkanoidVHDL:inst|LessThan246~8            ; 8       ;
; myArkanoidVHDL:inst|ballPositionV~229        ; 8       ;
; myArkanoidVHDL:inst|green2_signal~176        ; 8       ;
; myArkanoidVHDL:inst|process_0~2861           ; 8       ;
; myArkanoidVHDL:inst|Equal196~37              ; 8       ;
; myArkanoidVHDL:inst|process_0~2631           ; 8       ;
; myArkanoidVHDL:inst|LessThan716~4            ; 8       ;
; myArkanoidVHDL:inst|Equal196~34              ; 8       ;
; myArkanoidVHDL:inst|LessThan685~0            ; 8       ;
; myArkanoidVHDL:inst|LessThan722~0            ; 8       ;
; myArkanoidVHDL:inst|LessThan656~1            ; 8       ;
; myArkanoidVHDL:inst|process_0~2554           ; 8       ;
; myArkanoidVHDL:inst|green2_signal~48         ; 8       ;
; myArkanoidVHDL:inst|LessThan683~0            ; 8       ;
; myArkanoidVHDL:inst|LessThan662~0            ; 8       ;
; myArkanoidVHDL:inst|Equal25~4                ; 8       ;
; myArkanoidVHDL:inst|Equal14~0                ; 8       ;
; myArkanoidVHDL:inst|Equal36~1                ; 8       ;
; myArkanoidVHDL:inst|Add89~20                 ; 8       ;
; myArkanoidVHDL:inst|Add89~19                 ; 8       ;
; myArkanoidVHDL:inst|ballPositionV~166        ; 8       ;
; myArkanoidVHDL:inst|LessThan236~10           ; 8       ;
; myArkanoidVHDL:inst|ballPositionV~149        ; 8       ;
; myArkanoidVHDL:inst|ballPositionV~148        ; 8       ;
; myArkanoidVHDL:inst|LessThan631~0            ; 8       ;
; myArkanoidVHDL:inst|LessThan659~0            ; 8       ;
; myArkanoidVHDL:inst|Equal196~23              ; 8       ;
; myArkanoidVHDL:inst|LessThan639~0            ; 8       ;
; myArkanoidVHDL:inst|process_0~528            ; 8       ;
; myArkanoidVHDL:inst|process_0~513            ; 8       ;
; myArkanoidVHDL:inst|LessThan1233~0           ; 8       ;
; myArkanoidVHDL:inst|Add842~0                 ; 8       ;
; myArkanoidVHDL:inst|Add260~6                 ; 8       ;
; myArkanoidVHDL:inst|Add85~62                 ; 8       ;
; myArkanoidVHDL:inst|Add85~60                 ; 8       ;
; myArkanoidVHDL:inst|Add85~58                 ; 8       ;
; myArkanoidVHDL:inst|Add85~56                 ; 8       ;
; myArkanoidVHDL:inst|Add85~54                 ; 8       ;
; myArkanoidVHDL:inst|Add85~52                 ; 8       ;
; myArkanoidVHDL:inst|Add85~50                 ; 8       ;
; myArkanoidVHDL:inst|Add85~48                 ; 8       ;
; myArkanoidVHDL:inst|Add85~46                 ; 8       ;
; myArkanoidVHDL:inst|Add85~44                 ; 8       ;
; myArkanoidVHDL:inst|Add85~42                 ; 8       ;
; myArkanoidVHDL:inst|Add85~40                 ; 8       ;
; myArkanoidVHDL:inst|Add85~38                 ; 8       ;
; myArkanoidVHDL:inst|Add85~36                 ; 8       ;
; myArkanoidVHDL:inst|Add85~34                 ; 8       ;
; myArkanoidVHDL:inst|Add85~32                 ; 8       ;
; myArkanoidVHDL:inst|Add85~30                 ; 8       ;
; myArkanoidVHDL:inst|Add85~28                 ; 8       ;
; myArkanoidVHDL:inst|Add85~26                 ; 8       ;
; myArkanoidVHDL:inst|Add85~24                 ; 8       ;
; myArkanoidVHDL:inst|Add85~22                 ; 8       ;
; myArkanoidVHDL:inst|Add85~20                 ; 8       ;
; myArkanoidVHDL:inst|Add85~18                 ; 8       ;
; myArkanoidVHDL:inst|Add85~16                 ; 8       ;
; myArkanoidVHDL:inst|Add85~14                 ; 8       ;
; myArkanoidVHDL:inst|Add85~12                 ; 8       ;
; myArkanoidVHDL:inst|Add85~10                 ; 8       ;
; myArkanoidVHDL:inst|Add85~8                  ; 8       ;
; myArkanoidVHDL:inst|Add85~6                  ; 8       ;
; myArkanoidVHDL:inst|Add85~4                  ; 8       ;
; myArkanoidVHDL:inst|Add85~2                  ; 8       ;
; myArkanoidVHDL:inst|Add85~0                  ; 8       ;
; myArkanoidVHDL:inst|Add67~2                  ; 8       ;
; myArkanoidVHDL:inst|Add60~2                  ; 8       ;
; myArkanoidVHDL:inst|Add53~2                  ; 8       ;
; myArkanoidVHDL:inst|Add46~2                  ; 8       ;
; myArkanoidVHDL:inst|Add39~2                  ; 8       ;
; myArkanoidVHDL:inst|Add32~2                  ; 8       ;
; myArkanoidVHDL:inst|Add181~8                 ; 8       ;
; myArkanoidVHDL:inst|Add175~10                ; 8       ;
; myArkanoidVHDL:inst|Add175~8                 ; 8       ;
; myArkanoidVHDL:inst|Add163~10                ; 8       ;
; myArkanoidVHDL:inst|Add163~8                 ; 8       ;
; myArkanoidVHDL:inst|Add157~10                ; 8       ;
; myArkanoidVHDL:inst|Add157~8                 ; 8       ;
; myArkanoidVHDL:inst|Add151~10                ; 8       ;
; myArkanoidVHDL:inst|Add151~8                 ; 8       ;
; myArkanoidVHDL:inst|Add145~10                ; 8       ;
; myArkanoidVHDL:inst|Add145~8                 ; 8       ;
; myArkanoidVHDL:inst|Add25~2                  ; 8       ;
; myArkanoidVHDL:inst|Add18~2                  ; 8       ;
; myArkanoidVHDL:inst|Add12~2                  ; 8       ;
; myArkanoidVHDL:inst|Add133~10                ; 8       ;
; myArkanoidVHDL:inst|Add127~10                ; 8       ;
; myArkanoidVHDL:inst|v_cnt[4]~7               ; 7       ;
; myArkanoidVHDL:inst|h_sync~11                ; 7       ;
; myArkanoidVHDL:inst|LessThan290~14           ; 7       ;
; myArkanoidVHDL:inst|LessThan259~9            ; 7       ;
; myArkanoidVHDL:inst|process_0~3305           ; 7       ;
; myArkanoidVHDL:inst|process_0~3303           ; 7       ;
; myArkanoidVHDL:inst|LessThan244~7            ; 7       ;
; myArkanoidVHDL:inst|LessThan251~7            ; 7       ;
; myArkanoidVHDL:inst|LessThan249~8            ; 7       ;
; myArkanoidVHDL:inst|ballPositionV~255        ; 7       ;
; myArkanoidVHDL:inst|ballPositionV~254        ; 7       ;
; myArkanoidVHDL:inst|ballPositionV~230        ; 7       ;
; myArkanoidVHDL:inst|LessThan777~2            ; 7       ;
; myArkanoidVHDL:inst|green2_signal~186        ; 7       ;
; myArkanoidVHDL:inst|green2_signal~185        ; 7       ;
; myArkanoidVHDL:inst|green2_signal~182        ; 7       ;
; myArkanoidVHDL:inst|process_0~3078           ; 7       ;
; myArkanoidVHDL:inst|process_0~2875           ; 7       ;
; myArkanoidVHDL:inst|LessThan646~1            ; 7       ;
; myArkanoidVHDL:inst|process_0~2834           ; 7       ;
; myArkanoidVHDL:inst|Equal196~36              ; 7       ;
; myArkanoidVHDL:inst|LessThan895~0            ; 7       ;
; myArkanoidVHDL:inst|LessThan703~0            ; 7       ;
; myArkanoidVHDL:inst|paddleRightCorner[1]     ; 7       ;
; myArkanoidVHDL:inst|LessThan235~6            ; 7       ;
; myArkanoidVHDL:inst|angle~36                 ; 7       ;
; myArkanoidVHDL:inst|process_0~599            ; 7       ;
; myArkanoidVHDL:inst|process_0~584            ; 7       ;
; myArkanoidVHDL:inst|process_0~571            ; 7       ;
; myArkanoidVHDL:inst|LessThan617~0            ; 7       ;
; myArkanoidVHDL:inst|LessThan624~0            ; 7       ;
; myArkanoidVHDL:inst|LessThan639~1            ; 7       ;
; myArkanoidVHDL:inst|Equal192~18              ; 7       ;
; myArkanoidVHDL:inst|process_0~518            ; 7       ;
; myArkanoidVHDL:inst|LessThan1181~2           ; 7       ;
; myArkanoidVHDL:inst|Add842~10                ; 7       ;
; myArkanoidVHDL:inst|Add222~10                ; 7       ;
; myArkanoidVHDL:inst|Add222~8                 ; 7       ;
; myArkanoidVHDL:inst|Add260~4                 ; 7       ;
; myArkanoidVHDL:inst|Add260~2                 ; 7       ;
; myArkanoidVHDL:inst|Add257~0                 ; 7       ;
; myArkanoidVHDL:inst|Add102~4                 ; 7       ;
; myArkanoidVHDL:inst|Add102~2                 ; 7       ;
; myArkanoidVHDL:inst|Add103~2                 ; 7       ;
; myArkanoidVHDL:inst|Add86~62                 ; 7       ;
; myArkanoidVHDL:inst|Add86~60                 ; 7       ;
; myArkanoidVHDL:inst|Add86~58                 ; 7       ;
; myArkanoidVHDL:inst|Add86~56                 ; 7       ;
; myArkanoidVHDL:inst|Add86~54                 ; 7       ;
; myArkanoidVHDL:inst|Add86~52                 ; 7       ;
; myArkanoidVHDL:inst|Add86~50                 ; 7       ;
; myArkanoidVHDL:inst|Add86~48                 ; 7       ;
; myArkanoidVHDL:inst|Add86~46                 ; 7       ;
; myArkanoidVHDL:inst|Add86~44                 ; 7       ;
; myArkanoidVHDL:inst|Add86~42                 ; 7       ;
; myArkanoidVHDL:inst|Add86~40                 ; 7       ;
; myArkanoidVHDL:inst|Add86~38                 ; 7       ;
; myArkanoidVHDL:inst|Add86~36                 ; 7       ;
; myArkanoidVHDL:inst|Add86~34                 ; 7       ;
; myArkanoidVHDL:inst|Add86~32                 ; 7       ;
; myArkanoidVHDL:inst|Add86~30                 ; 7       ;
; myArkanoidVHDL:inst|Add86~28                 ; 7       ;
; myArkanoidVHDL:inst|Add86~26                 ; 7       ;
; myArkanoidVHDL:inst|Add86~24                 ; 7       ;
; myArkanoidVHDL:inst|Add86~22                 ; 7       ;
; myArkanoidVHDL:inst|Add86~20                 ; 7       ;
; myArkanoidVHDL:inst|Add86~18                 ; 7       ;
; myArkanoidVHDL:inst|Add86~16                 ; 7       ;
; myArkanoidVHDL:inst|Add86~14                 ; 7       ;
; myArkanoidVHDL:inst|Add86~12                 ; 7       ;
; myArkanoidVHDL:inst|Add86~10                 ; 7       ;
; myArkanoidVHDL:inst|Add86~8                  ; 7       ;
; myArkanoidVHDL:inst|Add86~6                  ; 7       ;
; myArkanoidVHDL:inst|Add86~4                  ; 7       ;
; myArkanoidVHDL:inst|Add86~2                  ; 7       ;
; myArkanoidVHDL:inst|Add86~0                  ; 7       ;
; myArkanoidVHDL:inst|Add74~6                  ; 7       ;
; myArkanoidVHDL:inst|Add67~6                  ; 7       ;
; myArkanoidVHDL:inst|Add60~6                  ; 7       ;
; myArkanoidVHDL:inst|Add53~6                  ; 7       ;
; myArkanoidVHDL:inst|Add46~6                  ; 7       ;
; myArkanoidVHDL:inst|Add39~6                  ; 7       ;
; myArkanoidVHDL:inst|Add32~6                  ; 7       ;
; myArkanoidVHDL:inst|Add181~6                 ; 7       ;
; myArkanoidVHDL:inst|Add175~14                ; 7       ;
; myArkanoidVHDL:inst|Add175~6                 ; 7       ;
; myArkanoidVHDL:inst|Add169~14                ; 7       ;
; myArkanoidVHDL:inst|Add169~10                ; 7       ;
; myArkanoidVHDL:inst|Add169~8                 ; 7       ;
; myArkanoidVHDL:inst|Add169~6                 ; 7       ;
; myArkanoidVHDL:inst|Add163~14                ; 7       ;
; myArkanoidVHDL:inst|Add163~6                 ; 7       ;
; myArkanoidVHDL:inst|Add157~14                ; 7       ;
; myArkanoidVHDL:inst|Add157~6                 ; 7       ;
; myArkanoidVHDL:inst|Add151~14                ; 7       ;
; myArkanoidVHDL:inst|Add151~6                 ; 7       ;
; myArkanoidVHDL:inst|Add145~14                ; 7       ;
; myArkanoidVHDL:inst|Add145~6                 ; 7       ;
; myArkanoidVHDL:inst|Add25~6                  ; 7       ;
; myArkanoidVHDL:inst|Add18~6                  ; 7       ;
; myArkanoidVHDL:inst|Add12~6                  ; 7       ;
; myArkanoidVHDL:inst|Add139~10                ; 7       ;
; myArkanoidVHDL:inst|Add139~6                 ; 7       ;
; myArkanoidVHDL:inst|Add133~14                ; 7       ;
; myArkanoidVHDL:inst|Add133~6                 ; 7       ;
; myArkanoidVHDL:inst|Add127~14                ; 7       ;
; myArkanoidVHDL:inst|Add127~6                 ; 7       ;
; myArkanoidVHDL:inst|Add116~60                ; 7       ;
; myArkanoidVHDL:inst|process_0~3469           ; 6       ;
; myArkanoidVHDL:inst|LessThan500~5            ; 6       ;
; myArkanoidVHDL:inst|LessThan257~8            ; 6       ;
; myArkanoidVHDL:inst|LessThan257~7            ; 6       ;
; myArkanoidVHDL:inst|LessThan502~5            ; 6       ;
; myArkanoidVHDL:inst|LessThan489~5            ; 6       ;
; myArkanoidVHDL:inst|LessThan246~9            ; 6       ;
; myArkanoidVHDL:inst|process_0~3302           ; 6       ;
; myArkanoidVHDL:inst|process_0~3301           ; 6       ;
; myArkanoidVHDL:inst|LessThan492~5            ; 6       ;
; myArkanoidVHDL:inst|LessThan249~9            ; 6       ;
; myArkanoidVHDL:inst|process_0~3300           ; 6       ;
; myArkanoidVHDL:inst|LessThan483~5            ; 6       ;
; myArkanoidVHDL:inst|LessThan240~8            ; 6       ;
; myArkanoidVHDL:inst|LessThan240~7            ; 6       ;
; myArkanoidVHDL:inst|LessThan481~5            ; 6       ;
; myArkanoidVHDL:inst|LessThan238~8            ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~256        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~250        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~249        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~248        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~247        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~246        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~245        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~244        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~243        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~242        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~241        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~240        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~239        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~238        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~237        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~236        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~235        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~234        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~233        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~232        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~231        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~228        ; 6       ;
; myArkanoidVHDL:inst|ballPositionV~227        ; 6       ;
; myArkanoidVHDL:inst|LessThan823~2            ; 6       ;
; myArkanoidVHDL:inst|green2_signal~183        ; 6       ;
; myArkanoidVHDL:inst|green2_signal~181        ; 6       ;
; myArkanoidVHDL:inst|process_0~3273           ; 6       ;
; myArkanoidVHDL:inst|Equal192~56              ; 6       ;
; myArkanoidVHDL:inst|Equal102~0               ; 6       ;
; myArkanoidVHDL:inst|Equal139~0               ; 6       ;
; myArkanoidVHDL:inst|red2_signal~6            ; 6       ;
; myArkanoidVHDL:inst|red3_signal~12           ; 6       ;
; myArkanoidVHDL:inst|red2_signal~5            ; 6       ;
; myArkanoidVHDL:inst|process_0~2863           ; 6       ;
; myArkanoidVHDL:inst|Equal192~39              ; 6       ;
; myArkanoidVHDL:inst|Equal192~38              ; 6       ;
; myArkanoidVHDL:inst|Equal196~39              ; 6       ;
; myArkanoidVHDL:inst|red1_signal~125          ; 6       ;
; myArkanoidVHDL:inst|red2_signal~4            ; 6       ;
; myArkanoidVHDL:inst|process_0~2839           ; 6       ;
; myArkanoidVHDL:inst|process_0~2833           ; 6       ;
; myArkanoidVHDL:inst|process_0~2808           ; 6       ;
; myArkanoidVHDL:inst|process_0~2801           ; 6       ;
; myArkanoidVHDL:inst|process_0~2762           ; 6       ;
; myArkanoidVHDL:inst|process_0~2754           ; 6       ;
; myArkanoidVHDL:inst|process_0~2714           ; 6       ;
; myArkanoidVHDL:inst|process_0~2707           ; 6       ;
; myArkanoidVHDL:inst|process_0~2673           ; 6       ;
; myArkanoidVHDL:inst|LessThan683~1            ; 6       ;
; myArkanoidVHDL:inst|LessThan687~0            ; 6       ;
; myArkanoidVHDL:inst|LessThan613~0            ; 6       ;
; myArkanoidVHDL:inst|process_0~2589           ; 6       ;
; myArkanoidVHDL:inst|process_0~2578           ; 6       ;
; myArkanoidVHDL:inst|process_0~2575           ; 6       ;
; myArkanoidVHDL:inst|Equal192~32              ; 6       ;
; myArkanoidVHDL:inst|LessThan710~0            ; 6       ;
; myArkanoidVHDL:inst|Equal196~29              ; 6       ;
; myArkanoidVHDL:inst|LessThan1235~4           ; 6       ;
; myArkanoidVHDL:inst|process_0~2551           ; 6       ;
; myArkanoidVHDL:inst|process_0~2535           ; 6       ;
; myArkanoidVHDL:inst|LessThan645~2            ; 6       ;
; myArkanoidVHDL:inst|green2_signal~36         ; 6       ;
; myArkanoidVHDL:inst|LessThan907~0            ; 6       ;
; myArkanoidVHDL:inst|angle~39                 ; 6       ;
; myArkanoidVHDL:inst|Equal47~2                ; 6       ;
; myArkanoidVHDL:inst|Equal37~2                ; 6       ;
; myArkanoidVHDL:inst|Equal49~0                ; 6       ;
; myArkanoidVHDL:inst|process_0~2232           ; 6       ;
; myArkanoidVHDL:inst|paddleRightCorner[0]     ; 6       ;
; myArkanoidVHDL:inst|paddleLeftCorner[2]      ; 6       ;
; myArkanoidVHDL:inst|Equal64~12               ; 6       ;
; myArkanoidVHDL:inst|process_0~846            ; 6       ;
; myArkanoidVHDL:inst|process_0~844            ; 6       ;
; myArkanoidVHDL:inst|process_0~799            ; 6       ;
; myArkanoidVHDL:inst|process_0~796            ; 6       ;
; myArkanoidVHDL:inst|process_0~794            ; 6       ;
; myArkanoidVHDL:inst|process_0~791            ; 6       ;
; myArkanoidVHDL:inst|process_0~789            ; 6       ;
; myArkanoidVHDL:inst|process_0~772            ; 6       ;
; myArkanoidVHDL:inst|process_0~770            ; 6       ;
; myArkanoidVHDL:inst|process_0~753            ; 6       ;
; myArkanoidVHDL:inst|process_0~752            ; 6       ;
; myArkanoidVHDL:inst|ballPositionH~23         ; 6       ;
; myArkanoidVHDL:inst|process_0~675            ; 6       ;
; myArkanoidVHDL:inst|process_0~674            ; 6       ;
; myArkanoidVHDL:inst|LessThan488~9            ; 6       ;
; myArkanoidVHDL:inst|LessThan486~10           ; 6       ;
; myArkanoidVHDL:inst|LessThan493~10           ; 6       ;
; myArkanoidVHDL:inst|LessThan532~0            ; 6       ;
; myArkanoidVHDL:inst|LessThan236~6            ; 6       ;
; myArkanoidVHDL:inst|process_0~620            ; 6       ;
; myArkanoidVHDL:inst|angle[30]                ; 6       ;
; myArkanoidVHDL:inst|angle[31]                ; 6       ;
; myArkanoidVHDL:inst|angle[2]                 ; 6       ;
; myArkanoidVHDL:inst|angle[3]                 ; 6       ;
; myArkanoidVHDL:inst|ballPositionV[3]         ; 6       ;
; myArkanoidVHDL:inst|angle[4]                 ; 6       ;
; myArkanoidVHDL:inst|ballPositionV[4]         ; 6       ;
; myArkanoidVHDL:inst|angle[8]                 ; 6       ;
; myArkanoidVHDL:inst|angle[9]                 ; 6       ;
; myArkanoidVHDL:inst|angle[10]                ; 6       ;
; myArkanoidVHDL:inst|angle[14]                ; 6       ;
; myArkanoidVHDL:inst|angle[15]                ; 6       ;
; myArkanoidVHDL:inst|angle[16]                ; 6       ;
; myArkanoidVHDL:inst|angle[20]                ; 6       ;
; myArkanoidVHDL:inst|angle[21]                ; 6       ;
; myArkanoidVHDL:inst|angle[22]                ; 6       ;
; myArkanoidVHDL:inst|angle[23]                ; 6       ;
; myArkanoidVHDL:inst|angle[24]                ; 6       ;
; myArkanoidVHDL:inst|angle[25]                ; 6       ;
; myArkanoidVHDL:inst|angle[26]                ; 6       ;
; myArkanoidVHDL:inst|angle[27]                ; 6       ;
; myArkanoidVHDL:inst|angle[28]                ; 6       ;
; myArkanoidVHDL:inst|angle[29]                ; 6       ;
; myArkanoidVHDL:inst|LessThan606~2            ; 6       ;
; myArkanoidVHDL:inst|process_0~547            ; 6       ;
; myArkanoidVHDL:inst|LessThan1196~6           ; 6       ;
; myArkanoidVHDL:inst|process_0~530            ; 6       ;
; myArkanoidVHDL:inst|process_0~526            ; 6       ;
; myArkanoidVHDL:inst|process_0~524            ; 6       ;
; myArkanoidVHDL:inst|process_0~523            ; 6       ;
; myArkanoidVHDL:inst|LessThan599~2            ; 6       ;
; myArkanoidVHDL:inst|LessThan653~0            ; 6       ;
; myArkanoidVHDL:inst|Add842~14                ; 6       ;
; myArkanoidVHDL:inst|Add842~12                ; 6       ;
; myArkanoidVHDL:inst|Add222~6                 ; 6       ;
; myArkanoidVHDL:inst|Add260~8                 ; 6       ;
; myArkanoidVHDL:inst|Add220~0                 ; 6       ;
; myArkanoidVHDL:inst|Add92~60                 ; 6       ;
; myArkanoidVHDL:inst|Add92~58                 ; 6       ;
; myArkanoidVHDL:inst|Add92~56                 ; 6       ;
; myArkanoidVHDL:inst|Add92~54                 ; 6       ;
; myArkanoidVHDL:inst|Add92~52                 ; 6       ;
; myArkanoidVHDL:inst|Add92~50                 ; 6       ;
; myArkanoidVHDL:inst|Add92~48                 ; 6       ;
; myArkanoidVHDL:inst|Add92~46                 ; 6       ;
; myArkanoidVHDL:inst|Add92~44                 ; 6       ;
; myArkanoidVHDL:inst|Add92~42                 ; 6       ;
; myArkanoidVHDL:inst|Add92~40                 ; 6       ;
; myArkanoidVHDL:inst|Add92~38                 ; 6       ;
; myArkanoidVHDL:inst|Add92~36                 ; 6       ;
; myArkanoidVHDL:inst|Add92~34                 ; 6       ;
; myArkanoidVHDL:inst|Add92~32                 ; 6       ;
; myArkanoidVHDL:inst|Add92~30                 ; 6       ;
; myArkanoidVHDL:inst|Add92~28                 ; 6       ;
; myArkanoidVHDL:inst|Add92~26                 ; 6       ;
; myArkanoidVHDL:inst|Add92~24                 ; 6       ;
; myArkanoidVHDL:inst|Add92~22                 ; 6       ;
; myArkanoidVHDL:inst|Add92~20                 ; 6       ;
; myArkanoidVHDL:inst|Add92~18                 ; 6       ;
; myArkanoidVHDL:inst|Add92~16                 ; 6       ;
; myArkanoidVHDL:inst|Add92~14                 ; 6       ;
; myArkanoidVHDL:inst|Add92~12                 ; 6       ;
; myArkanoidVHDL:inst|Add92~10                 ; 6       ;
; myArkanoidVHDL:inst|Add92~8                  ; 6       ;
; myArkanoidVHDL:inst|Add92~6                  ; 6       ;
; myArkanoidVHDL:inst|Add92~4                  ; 6       ;
; myArkanoidVHDL:inst|Add92~2                  ; 6       ;
; myArkanoidVHDL:inst|Add92~0                  ; 6       ;
; myArkanoidVHDL:inst|Add96~62                 ; 6       ;
; myArkanoidVHDL:inst|Add96~60                 ; 6       ;
; myArkanoidVHDL:inst|Add96~58                 ; 6       ;
; myArkanoidVHDL:inst|Add96~56                 ; 6       ;
; myArkanoidVHDL:inst|Add96~54                 ; 6       ;
; myArkanoidVHDL:inst|Add96~52                 ; 6       ;
; myArkanoidVHDL:inst|Add96~50                 ; 6       ;
; myArkanoidVHDL:inst|Add96~48                 ; 6       ;
; myArkanoidVHDL:inst|Add96~46                 ; 6       ;
; myArkanoidVHDL:inst|Add96~44                 ; 6       ;
; myArkanoidVHDL:inst|Add96~42                 ; 6       ;
; myArkanoidVHDL:inst|Add96~40                 ; 6       ;
; myArkanoidVHDL:inst|Add96~38                 ; 6       ;
+----------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+------------+
; Name                               ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                     ; Location   ;
+------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+------------+
; myArkanoidVHDL:inst|LessThan652~2  ; AUTO ; ROM  ; Single Clock ; 128          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 128                         ; 1                           ; --                          ; --                          ; 128                 ; 1    ; db/myArkanoid.7.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|LessThan769~6  ; AUTO ; ROM  ; Single Clock ; 1024         ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3072 ; 1024                        ; 3                           ; --                          ; --                          ; 3072                ; 1    ; db/myArkanoid.5.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3540 ; AUTO ; ROM  ; Single Clock ; 64           ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 64                          ; 1                           ; --                          ; --                          ; 64                  ; 1    ; db/myArkanoid.0.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3541 ; AUTO ; ROM  ; Single Clock ; 64           ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 64                          ; 1                           ; --                          ; --                          ; 64                  ; 1    ; db/myArkanoid.1.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3542 ; AUTO ; ROM  ; Single Clock ; 2048         ; 2            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 2048                        ; 2                           ; --                          ; --                          ; 4096                ; 1    ; db/myArkanoid.2.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3545 ; AUTO ; ROM  ; Single Clock ; 128          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 896  ; 128                         ; 7                           ; --                          ; --                          ; 896                 ; 1    ; db/myArkanoid.3.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3549 ; AUTO ; ROM  ; Single Clock ; 64           ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 192  ; 64                          ; 3                           ; --                          ; --                          ; 192                 ; 1    ; db/myArkanoid.4.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3552 ; AUTO ; ROM  ; Single Clock ; 512          ; 2            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 512                         ; 2                           ; --                          ; --                          ; 1024                ; 1    ; db/myArkanoid.6.rmp.mif ; Unassigned ;
; myArkanoidVHDL:inst|process_0~3555 ; AUTO ; ROM  ; Single Clock ; 64           ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 64                          ; 1                           ; --                          ; --                          ; 64                  ; 1    ; db/myArkanoid.8.rmp.mif ; Unassigned ;
+------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Sep 16 23:27:32 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off myArkanoid -c myArkanoid
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "myArkanoid"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (332012): Synopsys Design Constraints File file not found: 'myArkanoid.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node dimezzaClock:inst1|conta[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dimezzaClock:inst1|conta[0]~0
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (128000): Starting physical synthesis optimizations for fitting
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128004): Physical synthesis algorithm fanout splitting complete: estimated area improvement of 15 combinational logic elements and 0 registers
Info (128002): Starting physical synthesis algorithm logic to memory mapping
Info (128034): Logic to memory mapping created 9 memory blocks
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3540
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3541
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3542
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3545
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3549
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|LessThan769~6
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3552
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|LessThan652~2
    Extra Info (128035): Created memory |myArkanoidSchematic|myArkanoidVHDL:inst|process_0~3555
Info (128004): Physical synthesis algorithm logic to memory mapping complete: estimated area improvement of 8 combinational logic elements and 0 registers
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128004): Physical synthesis algorithm fanout splitting complete: estimated area improvement of 0 combinational logic elements and 0 registers
Info (128001): Physical synthesis optimizations for fitting complete: elapsed CPU time is 00:03:31
Info (171121): Fitter preparation operations ending: elapsed time is 00:03:40
Info (170189): Fitter placement preparation operations beginning
Error (170011): Design contains 19363 blocks of type combinational node.  However, device contains only 18752.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Error (171000): Can't fit design in device
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Error: Quartus II 32-bit Fitter was unsuccessful. 2 errors, 4 warnings
    Error: Peak virtual memory: 457 megabytes
    Error: Processing ended: Mon Sep 16 23:32:17 2013
    Error: Elapsed time: 00:04:45
    Error: Total CPU time (on all processors): 00:04:28


