---
dateCreated: 2024-09-23
dateModified: 2025-02-27
---
# 数字前端和后端设计工程师需要具备什么能力

> 下面转自：[http://blog.sina.com.cn/s/blog_875c3b2f01010pi6.html](http://link.zhihu.com/?target=http%3A//blog.sina.com.cn/s/blog_875c3b2f01010pi6.html)

IC 前端主要是数字前端设计、软件硬件验证、FPGA 验证等。后端主要是模拟部分以及 layout，这方面需要及其丰富的经验。

数字前端主要包括两个方面：设计和验证。设计前期是写 verilog 代码，到后来就是做些架构层面的东西，设计和验证都是针对逻辑功能而言的，不太关心时序问题。数字后端做实现、流程，主要是学会使用工具软件。后端经验比较重要。

**数字后端设计工程师**

1. 负责数字电路的综合、自动布局布线、时钟分析、时序修正、电源分析、信号完整性分析、物理验证、代工厂 tapeout 等数字后端工作，
2. 协助前端工程师完成设计、验证和时序分析，完成对代工厂数据交接和对客户技术支持。
3. 熟悉 SOC 从 RTL 到 GDS 的完整设计流程；
4. 能够熟练使用 Astro/Encounter、DC/PC、PT、Formality、MentorDFT、StarRC、Calibre 等相关设计工具的某一套或几种；

> 下面转自：[http://yuqix.blog.51cto.com/979066/242564](http://link.zhihu.com/?target=http%3A//yuqix.blog.51cto.com/979066/242564)

<前端>

1. 精通 verilog，仿真，测试
2. 充分掌握**逻辑综合**和**时序分析**
3. 理解前端经常使用的各种库的格式和内容，比如. v, .lib，还应掌握 SDF/SPEF/DSPF/RSPF 等数据结构
4. 具备 **DFT** 的基本概念
5. 掌握系统的划分: 功能定义,资源分析,结构划分等体系结构上的知识.
6. 掌握关于**低功耗,高速度,低面积**相关的设计理念
7. 熟悉或掌握系统仿真平台的搭建: 前仿真,后仿真和 atpg 仿真等仿真平台的扩充性和兼容性的知识,仿真一定是一大块了.
8. 熟悉或掌握集成电路前后端设计流程: 前端和后端设计接口及影响和前后端工具的接口及影响
9. 熟悉或掌握你所有用的厂家工艺的工艺特性.
10. 掌握形式验证工具.
11. 掌握静态时序分析工具的使用: 比如如何保证你利用静态时序分析分析通过的设计,流片回来时序一定正确.
12. 掌握 perl 语言,shell,makefile 语言

<后端>

1. 熟悉后端流程，(IO plan, floorplan, power flan, place, CTS, route)
2. 熟练掌握一种后端工具的使用
3. 学会如何使用工具分析功耗及其对设计的影响，(static/dynamic IR-drop, EM 等)
4. 学会使用工具分析和解决 cross talk 问题
5. 精通时序分析
6. 理解后端常用库和文件的格式，内容，生成和转换，比如: .lib, spice, lef, def
7. 精通一种 unix script 语言，现在大多用 perl，也可以用 awk。(TCL 不是 unix script 语言，但是也一定要会)
8. 十分了解 circuit design 及其工具 (为 DRC/LVS 准备的)
9. 具备 DFT 的基本概念
10. 了解 package design 的种类和过程

一个优秀的后端工程师要能够在复杂的结果中，识别出问题的真假，比如时序上的违反，找出解决问题或者防止问题发生的方法，然后灵活有效地使用工具来达到你的要求。

前端工程师还可以考虑掌握:

1. 掌握系统的划分: 功能定义,资源分析,结构划分等体系结构上的知识.
2. 掌握关于低功耗,高速度,低面积相关的设计理念
3. 熟悉或掌握系统仿真平台的搭建: 前仿真,后仿真和 atpg 仿真等仿真平台的扩充性和兼容性的知识,仿真一定是一大块了.
4. 熟悉或掌握集成电路前后端设计流程: 前端和后端设计接口及影响和前后端工具的接口及影响
5. 除.lib,.v 外还应掌握,SDF/SPEF/DSPF/RSPF 等数据结构
6. 熟悉或掌握你所有用的厂家工艺的工艺特性.
7. 掌握形式验证工具.
8. 掌握静态时序分析工具的使用: 比如如何保证你利用静态时序分析分析通过的设计,流片回来时序一定正确.
9. 掌握 perl 语言,shell,makefile 语言
10. 前端主要负责逻辑实现，通常是使用 verilog/VHDL 之类语言，进行行为级的描述。而后端，主要负责将前端的设计变成真正的 schematic&layout，流片，量产。打个比喻来说，前端就像是做蓝图的，可以功能性，结构性的东西。而后端则是将蓝图变成真正的高楼。
11. 前端设计主要是进行功能设计，代码的编写，要会使用硬件描述语言，也就是上面有提到的 verilog/VHDL 等，当然，也会要使用一些仿真软件。后端设计需要的则会更加多一些了，包括综合，到 P＆R，以及最后的 STA，这些工具里 candence 和 synopsis 都有一整套系统的。有关心的可以去他们的网站看看。

# 前端设计（逻辑设计）和后端设计（物理设计）

- **数字前端以设计架构为起点，以生成可以布局布线的网表为终点；是用设计的电路实现想法；**
主要包括：基本的 RTL 编程和仿真，前端设计还可以包括 IC 系统设计、验证 (verification)、综合、STA、逻辑等值验证 (equivalence check)。
- **数字后端以布局布线为起点，以生成可以可以送交 foundry 进行流片的 GDS2 文件为终点；是将设计的电路制造出来，在工艺上实现想法。**
主要包括：后端设计简单说是 P&R，但是包括的东西不少，像芯片封装和管脚设计，floorplan，电源布线和功率验证，线间干扰的预防和修正，时序收敛，STA，DRC，LVS 等，要求掌握和熟悉多种 EDA 工具以及 IC 生产厂家的具体要求。

- 术语：tape-out—提交最终 GDS2 文件做加工；Foundry—芯片代工厂，如中芯国际。。。

**数字前端设计的一般流程：**

 1. 规格制定
芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为 Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。
2. 详细设计
Fabless 根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。目前架构的验证一般基于 SystemC 语言，对构架模型的仿真可以使用 SystemC 的仿真工具。其中典型的例子是 Synopsis 公司的 CoCentric 和 Summit 公司的 Visual Elite 等。
3. HDL 编码
使用硬件描述语言将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过 HDL 语言描述出来，形成 RTL（寄存器传输级）代码。RTL 分析检查工具：Synopsis LEDA
4. 仿真验证
仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。
设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。仿真验证工具 Synopsis 的 VCS，Mentor ModelSim，Cadence Verilog－XL，Cadence NC-Verilog。
5. 逻辑综合――Design Compiler
仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的 HDL 代码翻译成门级网表 netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard  cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。
一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。逻辑综合工具 Synopsis 的 Design Compiler（DC），Cadence 的 PKS，Synplicity 的 Synplify 等。另外，和综合工具配合使用的还有很多其他工具，如静态时间分析工具，等效性检查工具等等。Synopsis 公司和 Cadence 公司都提供完整的工具包。
1. STA
Static Timing  Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup  time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。STA 工具有 Synopsis 的 Prime Time。
2. 形式验证
这也是验证范畴，它是从功能上（STA 是时序上）对综合后的网表进行验证。常用的就是等价性检查（Equivalence Check）方法，以功能验证后的 HDL 设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先 HDL 描述的电路功能。形式验证工具有 Synopsis 的 Formality。

# ASIC 设计流程以及用到的工具

1. 芯片架构
2. RTL 设计
3. 功能仿真
   工具：ModelSim(Questsim Mentor 公司)、VCS(Synopsys 公司)、NC-Verilog(Cadence 公司)
4. 验证
   UVM 验证方法学、FPGA 原型验证
5. 综合
   逻辑综合，将描述的 RTL 代码映射到基本逻辑单元门、触发器上
6. DFT 技术
   插入扫描链
   工具：Synplify(Synopsys 公司)、Design Compile(Synopsys 公司)、DFT Compile(Synopsys 公司)
7. 等价性检查
   使用形式验证技术
   工具：Formality(Synopsys 公司)、Conformal(Cadence 公司)
8. 静态时序分析
   工具：Prime Time(Synopsys 公司)
9. 布局规划
   保证没有太多的内部交互，避免布线上的拥堵和困扰
   工具：IC Compile(Synopsys 公司)
10. 时钟树综合
    均匀地分配时钟，减少设计中不同部分间的时钟偏移
11. DRC
    设计规则检查
    工具：Callibre(Mentor 公司)
12. LVS
    布线图和原理图进行比较
    工具：Dracula(Cadence 公司)
13. 生成 GDSII
这整个流程称为 RTL2GDSII，利用 GDSII 来生产芯片的过程称作流片（Tapeout），以上是一个 Fabless 公司的简易设计流程，最后将 GDSII 送至 Foundry 生产芯片。
