module sevenseg (input logic [1: 0] y, output logic [6: 0] seg)
	case (y) 
							  //b6543201 orden de los segmentos
		2'b00: seg <= 7'b1000000; // 0
		2'b01: seg <= 7'b1111001; // 1
		2'b10: seg <= 7'b0100100; // 2
		2'b11: seg <= 7'b0110000; // 3
				
		default: seg = 7'b1000000;
				
	endcase
	
endmodule