/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : U-2022.12-SP2
// Date      : Mon Jun 12 04:17:31 2023
/////////////////////////////////////////////////////////////


module top ( i_a, o_a );
  output [7:0] o_a;
  input i_a;


endmodule

