/* Copyright (c) 2023  Hunter Whyte */
#ifndef _PRCM_H
#define _PRCM_H

#define CM_PER_BASE 0x44E00000
#define CM_PER_L4LS_CLKCTRL     (CM_PER_BASE + 0x60)
#define CM_PER_L4LS_CLKSTCTRL   (CM_PER_BASE + 0x00)
#define CM_PER_L3_CLKCTRL       (CM_PER_BASE + 0xE0)
#define CM_PER_L3_CLKSTCTRL     (CM_PER_BASE + 0x0C)
#define CM_PER_EMIF_CLKCTRL     (CM_PER_BASE + 0x28)
#define CM_PER_EMIF_FW_CLKCTRL  (CM_PER_BASE + 0xD0)
#define CM_PER_GPIO1_CLKCTRL    (CM_PER_BASE + 0xAC)
#define CM_PER_MMC0_CLKCTRL     (CM_PER_BASE + 0x3C)

#define CM_WKUP_BASE 0x44E00400

#define CM_WKUP_CLKSTCTRL           (CM_WKUP_BASE + 0x0)
#define CM_WKUP_CONTROL_CLKCTRL     (CM_WKUP_BASE + 0x4)
#define CM_WKUP_GPIO0_CLKCTRL       (CM_WKUP_BASE + 0x8)
#define CM_WKUP_L4WKUP_CLKCTRL      (CM_WKUP_BASE + 0xC)
#define CM_WKUP_TIMER0_CLKCTRL      (CM_WKUP_BASE + 0x10)
#define CM_WKUP_DEBUGSS_CLKCTRL     (CM_WKUP_BASE + 0x14)
#define CM_L3_AON_CLKSTCTRL         (CM_WKUP_BASE + 0x18)
#define CM_AUTOIDLE_DPLL_MPU        (CM_WKUP_BASE + 0x1C)
#define CM_IDLEST_DPLL_MPU          (CM_WKUP_BASE + 0x20)
#define CM_SSC_DELTAMSTEP_DPLL_MPU  (CM_WKUP_BASE + 0x24)
#define CM_SSC_MODFREQDIV_DPLL_MPU  (CM_WKUP_BASE + 0x28)
#define CM_CLKSEL_DPLL_MPU          (CM_WKUP_BASE + 0x2C)
#define CM_AUTOIDLE_DPLL_DDR        (CM_WKUP_BASE + 0x30)
#define CM_IDLEST_DPLL_DDR          (CM_WKUP_BASE + 0x34)
#define CM_SSC_DELTAMSTEP_DPLL_DDR  (CM_WKUP_BASE + 0x38)
#define CM_SSC_MODFREQDIV_DPLL_DDR  (CM_WKUP_BASE + 0x3C)
#define CM_CLKSEL_DPLL_DDR          (CM_WKUP_BASE + 0x40)
#define CM_AUTOIDLE_DPLL_DISP       (CM_WKUP_BASE + 0x44)
#define CM_IDLEST_DPLL_DISP         (CM_WKUP_BASE + 0x48)
#define CM_SSC_DELTAMSTEP_DPLL_DISP (CM_WKUP_BASE + 0x4C)
#define CM_SSC_MODFREQDIV_DPLL_DISP (CM_WKUP_BASE + 0x50)
#define CM_CLKSEL_DPLL_DISP         (CM_WKUP_BASE + 0x54)
#define CM_AUTOIDLE_DPLL_CORE       (CM_WKUP_BASE + 0x58)
#define CM_IDLEST_DPLL_CORE         (CM_WKUP_BASE + 0x5C)
#define CM_SSC_DELTAMSTEP_DPLL_CORE (CM_WKUP_BASE + 0x60)
#define CM_SSC_MODFREQDIV_DPLL_CORE (CM_WKUP_BASE + 0x64)
#define CM_CLKSEL_DPLL_CORE         (CM_WKUP_BASE + 0x68)
#define CM_AUTOIDLE_DPLL_PER        (CM_WKUP_BASE + 0x6C)
#define CM_IDLEST_DPLL_PER          (CM_WKUP_BASE + 0x70)
#define CM_SSC_DELTAMSTEP_DPLL_PER  (CM_WKUP_BASE + 0x74)
#define CM_SSC_MODFREQDIV_DPLL_PER  (CM_WKUP_BASE + 0x78)
#define CM_CLKDCOLDO_DPLL_PER       (CM_WKUP_BASE + 0x7C)
#define CM_DIV_M4_DPLL_CORE         (CM_WKUP_BASE + 0x80)
#define CM_DIV_M5_DPLL_CORE         (CM_WKUP_BASE + 0x84)
#define CM_CLKMODE_DPLL_MPU         (CM_WKUP_BASE + 0x88)
#define CM_CLKMODE_DPLL_PER         (CM_WKUP_BASE + 0x8C)
#define CM_CLKMODE_DPLL_CORE        (CM_WKUP_BASE + 0x90)
#define CM_CLKMODE_DPLL_DDR         (CM_WKUP_BASE + 0x94)
#define CM_CLKMODE_DPLL_DISP        (CM_WKUP_BASE + 0x98)
#define CM_CLKSEL_DPLL_PER          (CM_WKUP_BASE + 0x9C)
#define CM_DIV_M2_DPLL_DDR          (CM_WKUP_BASE + 0xA0)
#define CM_DIV_M2_DPLL_DISP         (CM_WKUP_BASE + 0xA4)
#define CM_DIV_M2_DPLL_MPU          (CM_WKUP_BASE + 0xA8)
#define CM_DIV_M2_DPLL_PER          (CM_WKUP_BASE + 0xAC)
#define CM_WKUP_WKUP_M3_CLKCTRL     (CM_WKUP_BASE + 0xB0)
#define CM_WKUP_UART0_CLKCTRL       (CM_WKUP_BASE + 0xB4)
#define CM_WKUP_I2C0_CLKCTRL        (CM_WKUP_BASE + 0xB8)
#define CM_WKUP_ADC_TSC_CLKCTRL     (CM_WKUP_BASE + 0xBC)
#define CM_WKUP_SMARTREFLEX0_CLKCTRL (CM_WKUP_BASE + 0xC0)
#define CM_WKUP_TIMER1_CLKCTRL      (CM_WKUP_BASE + 0xC4)
#define CM_WKUP_SMARTREFLEX1_CLKCTRL (CM_WKUP_BASE + 0xC8)
#define CM_L4_WKUP_AON_CLKSTCTRL    (CM_WKUP_BASE + 0xCC)
#define CM_WKUP_WDT1_CLKCTRL        (CM_WKUP_BASE + 0xD4)
#define CM_DIV_M6_DPLL_CORE         (CM_WKUP_BASE + 0xD8)

#define CONTROL_MODULE_BASE 0x44E10000
#define CONTROL_MODULE_UART0_RXD (CONTROL_MODULE_BASE + 0x970)
#define CONTROL_MODULE_UART0_TXD (CONTROL_MODULE_BASE + 0x974)

#endif /* _PRCM_H */