{
  "module_name": "pcie_aux_regs.h",
  "hash_id": "e263a93ecc454077c5f3e70eaa4222c5ea1cd81b141a21dbdf9f464ece264a82",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/gaudi2/asic_reg/pcie_aux_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_PCIE_AUX_REGS_H_\n#define ASIC_REG_PCIE_AUX_REGS_H_\n\n \n\n#define mmPCIE_AUX_APB_TIMEOUT 0x4C07004\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_0 0x4C07008\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_1 0x4C0700C\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_2 0x4C07010\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_3 0x4C07014\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_4 0x4C07018\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_5 0x4C0701C\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_6 0x4C07020\n\n#define mmPCIE_AUX_SW_GENERAL_PURPOSE_7 0x4C07024\n\n#define mmPCIE_AUX_PHY_INIT 0x4C07100\n\n#define mmPCIE_AUX_LTR_MAX_LATENCY 0x4C07138\n\n#define mmPCIE_AUX_BAR0_START_L 0x4C07160\n\n#define mmPCIE_AUX_BAR0_START_H 0x4C07164\n\n#define mmPCIE_AUX_BAR1_START 0x4C07168\n\n#define mmPCIE_AUX_BAR2_START_L 0x4C0716C\n\n#define mmPCIE_AUX_BAR2_START_H 0x4C07170\n\n#define mmPCIE_AUX_BAR3_START 0x4C07174\n\n#define mmPCIE_AUX_BAR4_START_L 0x4C07178\n\n#define mmPCIE_AUX_BAR4_START_H 0x4C0717C\n\n#define mmPCIE_AUX_BAR5_START 0x4C07180\n\n#define mmPCIE_AUX_BAR0_LIMIT_L 0x4C07184\n\n#define mmPCIE_AUX_BAR0_LIMIT_H 0x4C07188\n\n#define mmPCIE_AUX_BAR1_LIMIT 0x4C0718C\n\n#define mmPCIE_AUX_BAR2_LIMIT_L 0x4C07190\n\n#define mmPCIE_AUX_BAR2_LIMIT_H 0x4C07194\n\n#define mmPCIE_AUX_BAR3_LIMIT 0x4C07198\n\n#define mmPCIE_AUX_BAR4_LIMIT_L 0x4C0719C\n\n#define mmPCIE_AUX_BAR4_LIMIT_H 0x4C07200\n\n#define mmPCIE_AUX_BAR5_LIMIT 0x4C07204\n\n#define mmPCIE_AUX_BUS_MASTER_EN 0x4C07208\n\n#define mmPCIE_AUX_MEM_SPACE_EN 0x4C0720C\n\n#define mmPCIE_AUX_MAX_RD_REQ_SIZE 0x4C07210\n\n#define mmPCIE_AUX_MAX_PAYLOAD_SIZE 0x4C07214\n\n#define mmPCIE_AUX_EXT_TAG_EN 0x4C07218\n\n#define mmPCIE_AUX_RCB 0x4C0721C\n\n#define mmPCIE_AUX_PM_NO_SOFT_RST 0x4C07220\n\n#define mmPCIE_AUX_PBUS_NUM 0x4C07224\n\n#define mmPCIE_AUX_PBUS_DEV_NUM 0x4C07228\n\n#define mmPCIE_AUX_NO_SNOOP_EN 0x4C0722C\n\n#define mmPCIE_AUX_RELAX_ORDER_EN 0x4C07230\n\n#define mmPCIE_AUX_HP_SLOT_CTRL_ACCESS 0x4C07234\n\n#define mmPCIE_AUX_DLL_STATE_CHGED_EN 0x4C07238\n\n#define mmPCIE_AUX_CMP_CPLED_INT_EN 0x4C0723C\n\n#define mmPCIE_AUX_HP_INT_EN 0x4C07340\n\n#define mmPCIE_AUX_PRE_DET_CHGEN_EN 0x4C07344\n\n#define mmPCIE_AUX_MRL_SENSOR_CHGED_EN 0x4C07348\n\n#define mmPCIE_AUX_PWR_FAULT_DET_EN 0x4C0734C\n\n#define mmPCIE_AUX_ATTEN_BUTTON_PRESSED_EN 0x4C07350\n\n#define mmPCIE_AUX_PF_FLR_ACTIVE 0x4C07360\n\n#define mmPCIE_AUX_PF_FLR_DONE 0x4C07364\n\n#define mmPCIE_AUX_FLR_INT 0x4C07390\n\n#define mmPCIE_AUX_FLR_CTRL 0x4C07394\n\n#define mmPCIE_AUX_LTR_M_EN 0x4C073B0\n\n#define mmPCIE_AUX_LTSSM_EN 0x4C07428\n\n#define mmPCIE_AUX_SYS_INTR 0x4C07440\n\n#define mmPCIE_AUX_INT_DISABLE 0x4C07444\n\n#define mmPCIE_AUX_SMLH_LINK_UP 0x4C07448\n\n#define mmPCIE_AUX_PM_CURR_STATE 0x4C07450\n\n#define mmPCIE_AUX_RDLH_LINK_UP 0x4C07458\n\n#define mmPCIE_AUX_BRDG_SLV_XFER_PENDING 0x4C0745C\n\n#define mmPCIE_AUX_BRDG_DBI_XFER_PENDING 0x4C07460\n\n#define mmPCIE_AUX_AUTO_SP_DIS 0x4C07478\n\n#define mmPCIE_AUX_DBI 0x4C07490\n\n#define mmPCIE_AUX_DBI_32 0x4C07494\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_0 0x4C074A4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_1 0x4C074A8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_2 0x4C074AC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_3 0x4C074B0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_4 0x4C074B4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_5 0x4C074B8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_6 0x4C074BC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_7 0x4C074C0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_8 0x4C074C4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_9 0x4C074C8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_10 0x4C074CC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_11 0x4C074D0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_12 0x4C074D4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_13 0x4C074D8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_14 0x4C074DC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_15 0x4C074E0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_16 0x4C074E4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_17 0x4C074E8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_18 0x4C074EC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_19 0x4C074F0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_20 0x4C074F4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_21 0x4C074F8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_22 0x4C074FC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_23 0x4C07500\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_24 0x4C07504\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_25 0x4C07508\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_26 0x4C0750C\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_27 0x4C07510\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_28 0x4C07514\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_0 0x4C07640\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_1 0x4C07644\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_2 0x4C07648\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_3 0x4C0764C\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_4 0x4C07650\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_5 0x4C07654\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_6 0x4C07658\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_7 0x4C0765C\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_8 0x4C07660\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_9 0x4C07664\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_10 0x4C07668\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_11 0x4C0766C\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_12 0x4C07670\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_13 0x4C07674\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_14 0x4C07678\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_15 0x4C0767C\n\n#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_0 0x4C07744\n\n#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_1 0x4C07748\n\n#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_2 0x4C0774C\n\n#define mmPCIE_AUX_APP_RAS_DES_TBA_CTRL 0x4C07774\n\n#define mmPCIE_AUX_PM_MASTER_STATE 0x4C07838\n\n#define mmPCIE_AUX_PM_SLAVE_STATE 0x4C0783C\n\n#define mmPCIE_AUX_PM_DSTATE 0x4C07840\n\n#define mmPCIE_AUX_PM_PME_EN 0x4C07844\n\n#define mmPCIE_AUX_PM_LINKST_IN_L0S 0x4C07848\n\n#define mmPCIE_AUX_PM_LINKST_IN_L1 0x4C0784C\n\n#define mmPCIE_AUX_PM_LINKST_IN_L2 0x4C07850\n\n#define mmPCIE_AUX_PM_LINKST_L2_EXIT 0x4C07854\n\n#define mmPCIE_AUX_PM_STATUS 0x4C07858\n\n#define mmPCIE_AUX_APP_READY_ENTER_L23 0x4C0785C\n\n#define mmPCIE_AUX_APP_XFER_PENDING 0x4C07860\n\n#define mmPCIE_AUX_APP_REQ_L1 0x4C07930\n\n#define mmPCIE_AUX_AUX_PM_EN 0x4C07934\n\n#define mmPCIE_AUX_APPS_PM_XMT_PME 0x4C07938\n\n#define mmPCIE_AUX_OUTBAND_PWRUP_CMD 0x4C07940\n\n#define mmPCIE_AUX_PERST 0x4C079B8\n\n#define mmPCIE_AUX_DBI_RO_WR_DISABLE 0x4C079BC\n\n#define mmPCIE_AUX_HOLD_PHY_RST 0x4C079C0\n\n#define mmPCIE_AUX_TLP_INTERNAL_ERR_REP 0x4C079C4\n\n#define mmPCIE_AUX_APP_SRIS_MODE 0x4C079C8\n\n#define mmPCIE_AUX_BUS_MSTR_EN_CLR_INTR 0x4C079CC\n\n#define mmPCIE_AUX_BUS_MSTR_EN_CLR_INTR_MASK 0x4C079D0\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}