---
layout:     post
title:      verilog常用参数设计
subtitle:   
date:       2019-09-03
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - FPGA
    - verilog 
---

Verilog语法中有以下几类语法元素，与参数化设计有关。

### define

&emsp;&emsp;类似于C语言的宏定义。经常用到的比如硬件配置信息，不同版本代码的开关选项，常数类型的变量，各种需要重复使用的变量信息。

&emsp;&emsp;通过使用define定义，把相关参数和配置信息抽象出来，可以集中管理，一处修改，处处生效。

&emsp;&emsp;define可以在module之外声明，也可以在module内部声明。define的作用域是从定义开始，一直到undef结束。在实际的verilog代码中，使用undef的机会不多，很多时候要依赖文件解析的顺序来保证define相关参数的作用域。换言之，define相当于声明“全局”变量，在实际项目中，要注意全局变量空间的相互污染问题。比如在SoC集成中，不同的IP之间使用了相同的define参数，有可能导致代码版本混乱出错。

### parameter

&emsp;&emsp;parameter一般在module语法段内部声明，比如端口的位宽，或者内部代码功能的参数化。

&emsp;&emsp;在模块被上一级模块实例化的时候，可以通过参数的实例化选择，来实现对端口或者内部功能的选择配置。如果在例化过程中没有传递参数，就使用声明时的赋值。

&emsp;&emsp;parameter的作用域只在当前module有效，相当于“形式”参数，提供了可以传递参数变量的接口。

### localparam

&emsp;&emsp;localparam是在Verilog-2001标准引入的，与parameter相比，localparam只是用于声明当前模块内部使用的参数，不能在模块例化过程中进行参数传递和修改。

&emsp;&emsp;localparam的作用域只在当前module有效，相当于“局部”变量。比如可以用于模块内部状态机的参数定义。

### ifdef , ifndef , else, endif

&emsp;&emsp;这一组条件编译相关语法，根据之前define的参数情况，来决定当前需要被包含的代码段。比如可以针对FPGA、SYNTHESIS、EMULATION等不同版本的代码功能。

&emsp;&emsp;以仿真器为例，对于不需要包含的代码段中，是不进行相关语法检查的。在下面这段代码中，如果TEST_XXX没有定义，仿真器是不会报错的。

```verilog
`ifdef TEST_XXX
   wire here_is_a_bug   
`else
   wire i_am_ok;
`endif
```

### generate

&emsp;&emsp;generate也是在Verilog-2001之后引入的语法，可以配合条件语句、分支语句等做一些有规律的例化或者赋值等操作，也可以实现不同功能的参数化。

### include
&emsp;&emsp;“文件包含”是一个源文件可以将另外一个源文件的全部内容包含进来。与参数化相关的用法，就是把define参数定义放在一个单独的文件中，然后在需要使用的代码中用include来引入。需要在仿真、综合的工具中设置相应的include path。