<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:21.2121</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0040454</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD  OF THE SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2023.10.10</openDate><openNumber>10-2023-0141573</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 집적도가 높은 반도체 장치를 제공한다. 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 가지고, 제 1 트랜지스터는 제 1 반도체층, 제 2 절연층, 제 1 도전층 내지 제 3 도전층을 가지고, 제 2 트랜지스터는 제 2 반도체층, 제 3 절연층, 제 4 도전층 내지 제 6 도전층을 가지고, 제 1 절연층은 제 1 반도체층 및 제 1 도전층에 접하는 영역과, 제 1 도전층에 도달하는 개구를 가지고, 제 1 반도체층은 제 1 도전층의 상면, 개구의 내벽, 제 2 도전층에 접하고, 제 2 도전층은 제 1 절연층 위에 위치하고, 제 3 도전층은 제 2 절연층을 개재(介在)하여 제 1 반도체층 위에 개구의 내벽과 중첩되는 영역을 가지도록 제공되고, 제 2 반도체층은 제 4 도전층 및 제 5 도전층의 서로 대향하는 측단부의 측면 및 상면에 접하고, 제 6 도전층은 제 3 절연층을 개재하여 제 2 반도체층 위에 제공되고, 제 1 트랜지스터 및 제 2 트랜지스터는 전기적으로 접속된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터;제 2 트랜지스터; 및제 1 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 반도체층, 제 2 절연층, 제 1 도전층, 제 2 도전층, 및 제 3 도전층을 포함하고,상기 제 2 트랜지스터는 제 2 반도체층, 제 3 절연층, 제 4 도전층, 제 5 도전층, 및 제 6 도전층을 포함하고,상기 제 1 절연층은 상기 제 1 반도체층 및 상기 제 1 도전층에 접하는 영역과, 상기 제 1 도전층에 도달하는 개구를 포함하고,상기 제 1 반도체층은 상기 제 1 도전층의 상면, 상기 개구의 내벽, 및 상기 제 2 도전층에 접하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 3 도전층은 상기 제 1 반도체층 위에 위치하고, 상기 제 2 절연층을 개재(介在)하여 상기 개구의 내벽과 중첩되는 영역을 포함하고,상기 제 2 반도체층은 상기 제 1 절연층 위에 위치하고, 상기 제 4 도전층 및 상기 제 5 도전층의 서로 대향하는 측단부의 측면 및 상면에 접하고,상기 제 6 도전층은 상기 제 3 절연층을 개재하여 상기 제 2 반도체층 위에 위치하고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 산화물 반도체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 2 도전층과 상기 제 6 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 3 도전층과 상기 제 4 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 2 도전층과 상기 제 4 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 트랜지스터;제 2 트랜지스터; 및제 1 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 반도체층, 제 2 절연층, 제 1 도전층, 제 2 도전층, 및 제 3 도전층을 포함하고,상기 제 2 트랜지스터는 제 2 반도체층, 제 3 절연층, 제 4 도전층, 제 5 도전층, 및 제 6 도전층을 포함하고,상기 제 1 절연층은 상기 제 1 반도체층 및 상기 제 6 도전층에 접하는 영역과, 상기 제 1 도전층에 도달하는 개구를 포함하고,상기 제 1 반도체층은 상기 제 1 도전층의 상면, 상기 개구의 내벽, 및 상기 제 2 도전층에 접하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 3 도전층은 상기 제 1 반도체층 위에 위치하고, 상기 제 2 절연층을 개재하여 상기 개구의 내벽과 중첩되는 영역을 포함하고,상기 제 2 반도체층은 상기 제 1 절연층 아래에 위치하고, 상기 제 4 도전층 및 상기 제 5 도전층의 서로 대향하는 측단부의 측면 및 상면에 접하고,상기 제 6 도전층은 상기 제 3 절연층을 개재하여 상기 제 2 반도체층 위에 위치하고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 산화물 반도체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서,상기 제 1 도전층과 상기 제 6 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 6 항에 있어서,상기 제 1 도전층과 상기 제 4 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하는 단계;상기 제 1 도전막을 가공하여 제 1 도전층을 형성하는 단계;상기 제 1 도전층 위에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 위에 제 2 도전막을 형성하는 단계;상기 제 2 도전막을 가공하여 제 2 도전층 및 제 3 도전층을 형성하는 단계;상기 제 2 도전층, 상기 제 3 도전층, 및 상기 제 1 절연층 위에 제 1 금속 산화물막을 형성하는 단계;상기 제 1 금속 산화물막을 가공하여, 상기 제 2 도전층 및 상기 제 3 도전층의 서로 대향하는 측단부의 측면 및 상면과, 상기 제 2 도전층과 상기 제 3 도전층 사이에 끼워진 영역에서의 상기 제 1 절연층의 상면에 접하는 제 1 반도체층을 형성하는 단계;상기 제 1 반도체층, 상기 제 2 도전층, 상기 제 3 도전층, 및 상기 제 1 절연층 위에 제 2 절연층을 형성하는 단계;상기 제 2 절연층 위에 제 3 도전막을 형성하는 단계;상기 제 3 도전막, 상기 제 2 절연층, 및 상기 제 1 절연층을 가공하여 상기 제 3 도전막, 상기 제 2 절연층, 및 상기 제 1 절연층에 개구를 형성하는 단계;상기 제 3 도전막을 가공하여 제 4 도전층을 형성하는 단계;상기 제 1 도전층의 상면, 상기 개구의 내벽, 상기 제 4 도전층의 상면, 및 상기 제 2 절연층의 상면의 일부를 덮도록 제 2 금속 산화물막을 형성하는 단계;상기 제 2 금속 산화물막이 상기 개구의 내벽과 중첩되는 영역을 포함하도록 상기 제 2 금속 산화물막을 가공하여 제 2 반도체층을 형성하는 단계;상기 제 2 반도체층, 상기 제 4 도전층, 및 상기 제 2 절연층 위에 제 3 절연층을 형성하는 단계;상기 제 3 절연층 위에 제 4 도전막을 형성하는 단계; 및상기 제 4 도전막이 상기 개구와 중첩되는 영역을 포함하도록 상기 제 4 도전막을 가공하여 제 5 도전층을 형성하는 단계를 포함하는, 반도체 장치의 제작 방법</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 1 절연층을 형성하는 단계 후에, 상기 제 1 절연층에 산소를 공급하는 처리를 수행하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 제 2 항에 있어서,상기 제 2 도전층과 상기 제 6 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 2 항에 있어서,상기 제 3 도전층과 상기 제 4 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 2 항에 있어서,상기 제 2 도전층과 상기 제 4 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 7 항에 있어서,상기 제 1 도전층과 상기 제 6 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 7 항에 있어서,상기 제 1 도전층과 상기 제 4 도전층은 같은 도전층을 공유하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 도찌기...</address><code> </code><country> </country><engName>HOSAKA, Yasuharu</engName><name>호사까, 야스하루</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진쵸, 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>IGUCHI, Takahiro</engName><name>이구찌, 다까히로</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>MISAMA, Chieko</engName><name>미사마, 지에꼬</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>SATO, Ami</engName><name>사또, 아미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>DOBASHI, Masayoshi</engName><name>도바시, 마사요시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003339</code><country>대한민국</country><engName>Yoon Sun Keun</engName><name>윤선근</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.31</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-057853</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.03.28</receiptDate><receiptNumber>1-1-2023-0348912-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.04.05</receiptDate><receiptNumber>9-1-2023-9004035-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230040454.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c395ebea00f20b31a385be9e515faff4bc79c4c73fa5e2c84cdee11f7bffe9b06d57375bf8139f3836af0e3ec232df73313fb32023f8c1e1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3928042258f2c17bc6a58ab8f20e1a4f0f98313b807c66752f5ad16f647f4d2aefd6cd15752fc3f8ba1a9585a9329e1d4a7845821c2cc914</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>