标题title
一种驱动电路、驱动芯片以及电子设备
摘要abst
本申请提供了一种驱动电路、驱动芯片以及电子设备，涉及器件驱动技术领域。该驱动电路包括第一晶体管、跨导线性环以及反馈模块，跨导线性环包括第一组件与第二组件，第一组件与第一晶体管电连接，反馈模块包括第二晶体管，第二组件分别与反馈模块、第二晶体管电连接，其中，第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，第一组件为第一晶体管提供驱动电压，且第一组件工作于AB类放大状态。本申请提供的驱动电路、驱动芯片以及电子设备具有驱动能力强，输出过冲幅度与持续时间都有效减小的优点。
权利要求书clms
1.一种驱动电路，其特征在于，所述驱动电路包括第一晶体管、跨导线性环以及反馈模块，所述跨导线性环包括第一组件与第二组件，所述第一组件与所述第一晶体管电连接，所述反馈模块包括第二晶体管，所述第二组件分别与所述反馈模块、所述第二晶体管电连接；其中，所述第一晶体管的输出端电压变化跟随所述第二晶体管的输出端电压变化；所述第一组件为所述第一晶体管提供驱动电压，且所述第一组件工作于AB类放大状态。2.如权利要求1所述的驱动电路，其特征在于，所述第一组件包括第三晶体管与第四晶体管，所述第三晶体管的第一端与所述第四晶体管的第一端互连，并与所述第一晶体管的控制端电连接，所述第三晶体管的第二端连接于电源，所述第四晶体管的第二端接地，所述第三晶体管与所述第四晶体管的控制端均与所述第二组件电连接。3.如权利要求2所述的驱动电路，其特征在于，所述第二组件包括第五晶体管与第六晶体管，所述第五晶体管的第一端分别与所述第六晶体管的第一端、所述反馈模块电连接，所述第五晶体管的第二端与偏置电路电连接，且所述第五晶体管的第二端与控制端互连，所述第六晶体管还与所述反馈模块连接，并与所述反馈模块组成负反馈回路，所述第五晶体管与所述第六晶体管的控制端还分别与所述第三晶体管、所述第四晶体管的控制端电连接；其中，所述第三晶体管与所述第五晶体管的宽长比等于所述第四晶体管与所述第六晶体管的宽长比。4.如权利要求3所述的驱动电路，其特征在于，所述第五晶体管包括NMOS管，所述第六晶体管包括PMOS管，所述第五晶体管的栅极与漏极互连，所述第五晶体管的源极与所述第六晶体管的源极、所述反馈模块连接，所述第六晶体管的漏极接地，所述第六晶体管的栅极、源极均与所述反馈模块电连接，所述第五晶体管、所述第六晶体管的栅极还分别与所述第三晶体管、所述第四晶体管的控制端电连接。5.如权利要求2所述的驱动电路，其特征在于，所述第三晶体管包括NMOS管，所述第四晶体管包括PMOS管，所述第三晶体管、所述第四晶体管的栅极均与所第二组件电连接，所述第三晶体管的漏极与电源连接，所述第三晶体管的源极与所述第四晶体管的源极互连并连接于所述第一晶体管的控制端，所述第四晶体管的漏极接地。6.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括第一阻隔模块与第二阻隔模块，所述第一阻隔模块、所述第二阻隔模块均分别与所述第一组件、第二组件相连；其中，所述第一阻隔模块与所述第二阻隔模块均用于隔离直流并通过交流信号。7.如权利要求6所述的驱动电路，其特征在于，所述第一阻隔模块、所述第二阻隔模块均包括单级或多级无源滤波器。8.如权利要求1所述的驱动电路，其特征在于，所述反馈模块还包括反馈电路、第七晶体管以及运算放大器，所述第二晶体管的第一端连接电源，所述反馈电路与所述第二晶体管的第二端、所述运算放大器的反相输入端电连接，所述运算放大器的同相输入端用于输入一参考电压，所述运算放大器的输出端分别与所述第七晶体管的第一端、所述第二组件电连接，所述第七晶体管的第二端用于连接一偏置电路，所述第七晶体管的控制端分别与所述第一组件、所述第二晶体管的控制端电连接；其中，所述反馈模块与所述第二组件组成负反馈回路，以确定所述第二晶体管的第二端的电压。9.一种驱动芯片，其特征在于，所述驱动芯片包括稳压电路、增强型GaN开关以及如权利要求1至8任一项所述的驱动电路，所述驱动电路分别与所述稳压电路、所述增强型GaN开关电连接，所述稳压电路、增强型GaN开关以及所述驱动电路封装于一体。10.一种电子设备，其特征在于，所述电子设备包括稳压电路、增强型GaN开关以及如权利要求1至8任一项所述的驱动电路，所述驱动电路分别与所述稳压电路、所述增强型GaN开关电连接。
说明书desc
技术领域本申请涉及器件驱动技术领域，具体而言，涉及一种驱动电路、驱动芯片以及电子设备。背景技术主流的增强型GaN器件，在量产时使用了pGaN工艺。为了保护GaN能够正常、安全的工作，目前普遍在PWM芯片和GaN芯片之间增加一个驱动电路，该驱动电路起到了限制GaN栅控电压幅度和驱动信号上升、下降沿的斜率的功能。然而，目前的驱动电路可能出现输出电压的幅度较大、持续时间久的过冲，同时，驱动电路中一般包括驱动晶体管，驱动晶体管受寄生电容的影响，也可能导致驱动电路的驱动能力下降。综上，现有技术中存在驱动电路的输出电压幅度大，过冲持续时间久以及驱动能力弱等问题。发明内容本申请的目的在于提供一种驱动电路、驱动芯片以及电子设备，以解决现有技术中存在的驱动电路的输出电压幅度大，过冲持续时间久以及驱动能力弱等问题。为了实现上述目的，本申请实施例采用的技术方案如下：第一方面，本申请实施例提供了一种驱动电路，所述驱动电路包括第一晶体管、跨导线性环以及反馈模块，所述跨导线性环包括第一组件与第二组件，所述第一组件与所述第一晶体管电连接，所述反馈模块包括第二晶体管，所述第二组件分别与所述反馈模块、所述第二晶体管电连接；其中，所述第一晶体管的输出端电压变化跟随所述第二晶体管的输出端电压变化；所述第一组件为所述第一晶体管提供驱动电压，且所述第一组件工作于AB类放大状态。可选地，所述第一组件包括第三晶体管与第四晶体管，所述第三晶体管的第一端与所述第四晶体管的第一端互连，并与所述第一晶体管的控制端电连接，所述第三晶体管的第二端连接于电源，所述第四晶体管的第二端接地，所述第三晶体管与所述第四晶体管的控制端均与所述第二组件电连接。可选地，所述第二组件包括第五晶体管与第六晶体管，所述第五晶体管的第一端分别与所述第六晶体管的第一端、所述反馈模块电连接，所述第五晶体管的第二端与偏置电路电连接，且所述第五晶体管的第二端与控制端互连，所述第六晶体管还与所述反馈模块连接，并与所述反馈模块组成负反馈回路，所述第五晶体管与所述第六晶体管的控制端还分别与所述第三晶体管、所述第四晶体管的控制端电连接；其中，所述第三晶体管与所述第五晶体管的宽长比等于所述第四晶体管与所述第六晶体管的宽长比。可选地，所述第五晶体管包括NMOS管，所述第六晶体管包括PMOS管，所述第五晶体管的栅极与漏极互连，所述第五晶体管的源极与所述第六晶体管的源极、所述反馈模块连接，所述第六晶体管的漏极接地，所述第六晶体管的栅极、源极均与所述反馈模块电连接，所述第五晶体管、所述第六晶体管的栅极还分别与所述第三晶体管、所述第四晶体管的控制端电连接。可选地，所述第三晶体管包括NMOS管，所述第四晶体管包括PMOS管，所述第三晶体管、所述第四晶体管的栅极均与所第二组件电连接，所述第三晶体管的漏极与电源连接，所述第三晶体管的源极与所述第四晶体管的源极互连并连接于所述第一晶体管的控制端，所述第四晶体管的漏极接地。可选地，所述驱动电路还包括第一阻隔模块与第二阻隔模块，所述第一阻隔模块、所述第二阻隔模块均分别与所述第一组件、第二组件相连；其中，所述第一阻隔模块与所述第二阻隔模块均用于隔离直流并通过交流信号。可选地，所述第一阻隔模块、所述第二阻隔模块均包括单级或多级无源滤波器。可选地，所述反馈模块还包括反馈电路、第七晶体管以及运算放大器，所述第二晶体管的第一端连接电源，所述反馈电路与所述第二晶体管的第二端、所述运算放大器的反相输入端电连接，所述运算放大器的同相输入端用于输入一参考电压，所述运算放大器的输出端分别与所述第七晶体管的第一端、所述第二组件电连接，所述第七晶体管的第二端用于连接一偏置电路，所述第七晶体管的控制端分别与所述第一组件、所述第二晶体管的控制端电连接；其中，所述反馈模块与所述第二组件组成负反馈回路，以确定所述第二晶体管的第二端的电压。可选地，所述反馈电路包括第一电阻与第二电阻，所述第一电阻与第二电阻串联后的一端接地，另一端与所述第二晶体管的第二端电连接，所述运算放大器的反相输入端连接于所述第一电阻与所述第二电阻之间。第二方面，本申请实施例还提供了一种驱动芯片，所述驱动芯片包括稳压电路、增强型GaN开关以及上述的驱动电路，所述驱动电路分别与所述稳压电路、所述增强型GaN开关电连接，所述稳压电路、增强型GaN开关以及所述驱动电路封装于一体。第三方面，本申请实施例还提供了一种电子设备，所述电子设备包括稳压电路、增强型GaN开关以及上述的驱动电路，所述驱动电路分别与所述稳压电路、所述、增强型GaN开关电连接。相对于现有技术，本申请具有以下有益效果：本申请提供了一种驱动电路、驱动芯片以及电子设备，该驱动电路包括第一晶体管、跨导线性环以及反馈模块，跨导线性环包括第一组件与第二组件，第一组件与第一晶体管电连接，反馈模块包括第二晶体管，第二组件分别与反馈模块、第二晶体管电连接，其中，第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，第一组件为第一晶体管提供驱动电压，且第一组件工作于AB类放大状态。一方面，由于本申请中第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，因此可以通过调节反馈的反馈增益确定第二晶体管的输出电压，进而确定出第一晶体管的输出电压。另一方面，由于AB类放大状态具有失真小、效率高以及可以提供非常的大瞬时电流输出的特点，因此使得第一晶体管的栅极电位能够非常快速的建立，进而消除了第一晶体管的栅源寄生电容带来的影响，解决了过冲持续时间久与驱动能力弱的问题。为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。图1为现有技术中第一种驱动电路的电路示意图。图2为现有技术中第二种驱动电路的电路示意图。图3为本申请实施例提供的驱动电路的模块示意图。图4为本申请实施例提供的驱动电路的电路示意图。图5为本申请实施例提供的单级无源滤波器的电路示意图。图6为本申请实施例提供的多级无源滤波器的电路示意图。图7为本申请实施例提供的现有技术与本申请实施例提供的驱动电路的仿真结果示意图。图8为本申请实施例提供的电子设备的模块示意图。图中：100-驱动电路；110-跨导线性环；111-第一组件；112-第二组件；120-反馈模块；Q1-第一晶体管；Q2-第二晶体管；Q3-第三晶体管；Q4-第四晶体管；Q5-第五晶体管；Q6-第六晶体管；Q7-第七晶体管；200-电子设备；210-稳压电路；220-增强型GaN开关。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。目前主流的增强型GaN器件在量产时使用了pGaN工艺，但是pGaN这一层较为不稳定，在较强的电应力下会发生急剧的衰退，从而导致该GaN失去栅控，最终GaN开关功能失效，甚至可能发生爆炸。为了保护GaN能够正常、安全的工作，目前常用的一种做法是将PWM芯片和GaN芯片之间增加一个驱动电路，使得驱动电路依据PWM芯片输出的PWM波驱动GaN芯片，该驱动电路起到了限制GaN栅控电压幅度和驱动信号上升、下降沿的斜率的作用。随着GaN越来越广泛的应用在各种场景中，例如快充场景，因此对小型化的需求越来越高，而额外的驱动电路增加了快充成品的成本和体积。在此基础上，目前可以将驱动电路与GaN合封装成一颗独立的芯片，即合封芯片，再同市面上已有的PWM驱动芯片相兼容，成为了主流方案之一。合封芯片主要包括三个主要部分：稳压电路、驱动电路和GaN开关。其中稳压电路给驱动电路提供合适的驱动电压，而该驱动电压一般不超过7V。而输入的供电电压通常在9V至30V这一区间。为了能够在宽供电范围内实现稳压，目前已有的技术如图1所示。图1中驱动电路和GaN等效为一个脉冲电流源，虽然图1的方式非常简单，但是该方案存在几个缺点：1.需要一个片外的齐纳二极管提供合适的参考电压，增加了方案整体的成本，并且在一定程度上增加了体积。2.齐纳二极管的稳压特性随温度、偏置电流和工艺急剧变化，从而导致驱动电路的电压不准。针对图1的问题，目前常用图2的电路进行替代，图2方案引入了误差放大器形成负反馈环路，参考电压源自片上的带隙基准源，实现了不同温度、偏置电流和工艺下输出电压的准确性。但是由于负载电流变化剧烈，反馈环路相应速度跟随不上，从而导致输出电压出现幅度较大、持续时间久的过冲。由于GaN器件的可靠性对栅电压大小及其敏感，因此该结构存在导致GaN失效的风险。此外，由于寄生电容的影响，导致Q2的栅极跟随源极一起跳动，使得输出电压跌落更大，从而导致驱动电路的驱动能力下降。综上，现有技术中存在驱动电路的驱动能力弱，且输出电压会出现幅度较大、持续时间久的过冲的问题。有鉴于此，本申请实施例提供了一种驱动电路，通过设置跨导线性环的方式对驱动管的栅极进行偏置，使得驱动管的栅极驱动工作在AB类模式。该偏置驱动具有极强的上拉、下拉能力，不会存在电压摆率受限的问题，从而抑制了过冲的大小，并且降低了过冲持续时间。此外由于驱动管能够快速充放电，因此输出电压跌落几乎达到理论上限，驱动能力更强。下面对本申请提供的驱动电路进行示例性说明：作为一种可选的实现方式，请参阅图3，该驱动电路100包括第一晶体管Q1、跨导线性环110以及反馈模块120，跨导线性环110包括第一组件111与第二组件112，第一组件111与第一晶体管Q1电连接，反馈模块120包括第二晶体管Q2，第二组件112分别与反馈模块120、第二晶体管Q2电连接。其中，第一晶体管Q1的输出端电压变化跟随第二晶体管Q2的输出端电压变化，第一组件111为第一晶体管Q1提供驱动电压，且第一组件111工作于AB类放大状态。需要说明的是，目前放大器的种类较为多样，例如包括A类放大器、B类放大器、AB类放大器、D类放大器、G类放大器等，其中，AB类放大器界于甲类放大器和乙类放大器之间，推挽放大的每一个晶体管导通时间大于信号的半个周期而小于一个周期。因此AB类功放有效解决了乙类放大器的交越失真问题，效率又比甲类放大器高。通过本申请提供的驱动电路100，一方面，由于本申请中第一晶体管Q1的输出端电压变化跟随第二晶体管Q2的输出端电压变化，因此可以通过调节反馈的反馈增益确定第二晶体管Q2的输出电压，进而确定出第一晶体管Q1的输出电压。另一方面，由于AB类放大状态具有失真小、效率高以及可以提供非常的大瞬时电流输出的特点，具有极强的带载能力，不会存在电压摆率受限的问题，从而抑制了过冲的大小，并且降低了过冲持续时间。并且，通过AB类放大状态使第一晶体管Q1的栅极电位能够非常快速的建立，进而消除了第一晶体管Q1的栅源寄生电容带来的影响，解决了过冲与驱动能力弱的问题。作为一种可选的实现方式，请参阅图4，第一组件111包括第三晶体管Q3与第四晶体管Q4，第三晶体管Q3的第一端与第四晶体管Q4的第一端互连，并与第一晶体管Q1的控制端电连接，第三晶体管Q3的第二端连接于电源，第四晶体管Q4的第二端接地，第三晶体管Q3与第四晶体管Q4的控制端均与第二组件112电连接。第二组件112包括第五晶体管Q5与第六晶体管Q6，第五晶体管Q5的第一端分别与第六晶体管Q6的第一端、反馈模块120电连接，第五晶体管Q5的第二端与偏置电路电连接，且第五晶体管Q5的第二端与控制端互连，第六晶体管Q6还与反馈模块120连接，并与反馈模块120组成负反馈回路，第五晶体管Q5与第六晶体管Q6的控制端还分别与第三晶体管Q3、第四晶体管Q4的控制端电连接；其中，第三晶体管Q3与第五晶体管Q5的宽长比等于第四晶体管Q4与第六晶体管Q6的宽长比。需要说明的是，跨导是电子元件的一项属性，电导是电阻的倒数，而跨导则指输出端电流的变化值与输入端电压的变化值之间的比值。跨导线性环110指输出端与输出端的电子器件形成一环状结构，即第三晶体管Q3与第五晶体管Q5的控制端相连，第四晶体管Q4与第六晶体管Q6的控制端相连，使得第三晶体管Q3、第四晶体管Q4、第五晶体管Q5以及第六晶体管Q6形成环状结构。为了保证第三晶体管Q3、第四晶体管Q4、第五晶体管Q5以及第六晶体管Q6形成环状结构，需要保证第三晶体管Q3与第五晶体管Q5的控制端电压一致，第四晶体管Q4与第六晶体管Q6的控制端电压一致，因此，第一组件111与第二组件112之间需要隔离交流信号。在此基础上，驱动电路100还包括第一阻隔模块与第二阻隔模块，第一阻隔模块、第二阻隔模块均分别与第一组件111、第二组件112相连；其中，第一阻隔模块与第二阻隔模块均用于隔离直流并通过交流信号。具体地，第三晶体管Q3的栅极通过第一阻隔模块与第五晶体管Q5的栅极相连，第四晶体管Q4的栅极通过第二阻隔模块与第六晶体管Q6的栅极相连。其中，第一阻隔模块、第二阻隔模块均可以包括单级或多级无源滤波器。无源滤波器是利用电感、电容和电阻的组合设计构成的滤波电路，可滤除某一次或多次谐波，请参阅图5与图6，本申请实施例中，可以采用RC组成的单级或多级无源滤波器，当然地，在其它的一些实施例中，也可以采用其它发明方式的滤波器，例如，可采用单级或多级LC无源滤波器，只要能够实现隔直通交功能即可，在此不做限定。通过设置第一阻隔模块与第二阻隔模块，使得第三晶体管Q3与第五晶体管Q5的控制端电压一致，第四晶体管Q4与第六晶体管Q6的控制端电压一致，同时，第三晶体管Q3的第一端与第四晶体管Q4的第一端互连，第五晶体管Q5的第一端分别与第六晶体管Q6的第一端互连，因此第三晶体管Q3、第四晶体管Q4、第五晶体管Q5以及第六晶体管Q6形成了跨导线性环110。当第三晶体管Q3与第五晶体管Q5的宽长比等于第四晶体管Q4与第六晶体管Q6的宽长比时，例如该比例为N，则流过第三晶体管Q3与第四晶体管Q4的电流将为流过第五晶体管Q5与第六晶体管Q6电流大小的N倍，且第三晶体管Q3与第四晶体管Q4的第一端电压与第五晶体管Q5与第六晶体管Q6的第一端电压相等。根据跨导线性环110的原理，意味着第一晶体管Q1与第二晶体管Q2的栅极电压一致。由于第一晶体管Q1与第二晶体管Q2是同工艺、同材料的管子，因此第二晶体管Q2的输出端电压跟随第一晶体管Q1的输出端电压变化。需要说明的是，本申请并不对晶体管的类型进行限定，例如，晶体管可以为MOS管，也可以为三极管，也可以为IGBT，在此不做限定。请继续参阅图4，可选地，第五晶体管Q5包括NMOS管，第六晶体管Q6包括PMOS管，第五晶体管Q5的栅极与漏极互连，第五晶体管Q5的源极与第六晶体管Q6的源极、反馈模块120连接，第六晶体管Q6的漏极接地，第六晶体管Q6的栅极、源极均与反馈模块120电连接，第五晶体管Q5、第六晶体管Q6的栅极还分别与第三晶体管Q3、第四晶体管Q4的控制端电连接。并且，第三晶体管Q3包括NMOS管，第六晶体管Q6包括PMOS管，第三晶体管Q3、第四晶体管Q4的栅极均与所第二组件112电连接，第三晶体管Q3的漏极与电源连接，第三晶体管Q3的源极与第四晶体管Q4的源极互连并连接于第一晶体管Q1的控制端，第四晶体管Q4的漏极接地。当然地，第一晶体管Q1与第二晶体管Q2也可以为NMOS管，通过该设置方式，使得针对第一晶体管Q1而言，其栅极看到电源和地的阻抗分别为第三晶体管Q3与第四晶体管Q4的源极阻抗，而这两个阻抗都等于二者跨导的倒数，是一个非常小的数值。且该跨导还会随着该结点的电压变化而增加。换言之，第三晶体管Q3与第四晶体管Q4工作在AB类放大状态，可以提供非常的大瞬时电流输出，从而使得第一晶体管Q1的栅极电位能够以非常快的速度进行建立，消除第一晶体管Q1栅、源电容Cgs1寄生电容带来的影响。作为一种实现方式，反馈模块120还包括反馈电路、第七晶体管Q7以及运算放大器，第二晶体管Q2的第一端连接电源，反馈电路与第二晶体管Q2的第二端、运算放大器的反相输入端电连接，运算放大器的同相输入端用于输入一参考电压，运算放大器的输出端分别与第七晶体管Q7的第一端、第二组件112电连接，第七晶体管Q7的第二端用于连接一偏置电路，第七晶体管Q7的控制端分别与第一组件111、第二晶体管Q2的控制端电连接。其中，反馈模块120与第二组件112组成负反馈回路，以确定第二晶体管Q2的第二端的电压。具体地，本申请中，第二晶体管Q2、第六晶体管Q6、第七晶体管Q7、反馈电路以及运算放大器组成负反馈回路，进而可以通过调整反馈电路的反馈增益确定第二晶体管Q2源极的电压。同时，运算放大器的参考电压由芯片上的带隙基准提供，例如，参考电压通过稳压模块提供，且参考电压为一个与电压、温度和工艺无关的电压。在此基础上，由于第二晶体管Q2的源极通过反馈电路与，运算放大器的反相输入端电连接，因此，第二晶体管Q2的源极电压为参考电压的倍数，即该电压也为一个与电压、温度和工艺无关的电压。同时，由于第一晶体管Q1的输出端电压变化跟随第二晶体管Q2的输出端电压变化，因此第一晶体管Q1的源极电压也为一个与电压、温度和工艺无关的电压。作为一种实现方式，反馈电路可以采用分压电路的方式实现。可选地，反馈电路包括第一电阻与第二电阻，第一电阻与第二电阻串联后的一端接地，另一端与第二晶体管Q2的第二端电连接，运算放大器的反相输入端连接于第一电阻与第二电阻之间。作为一种实现方式，第七晶体管Q7也可采用PMOS管，且七晶体管的漏极与运算放大器的输出端、第六晶体管Q6的栅极电连接，栅极分别与第五晶体管Q5的源极、第六晶体管Q6的源极以及第二晶体管Q2的栅极电连接，源极连接偏置电路。其中，第七晶体管Q7与第六晶体管Q6形成小的负反馈环，该环用于给第七晶体管Q7的栅极提供偏置并让第七晶体管Q7的漏极等于其栅极电压减去第六晶体管Q6的源栅电压Vsg6。同时，本申请中，第七晶体管Q7的源极与第五晶体管Q5漏极均连接于偏置电路，并由偏置电路进行偏置，本申请并不对偏置电路的具体结构进行限定，例如，该偏置电路可以是电阻，也可以是电流源。此外，由图4可知，第五晶体管Q5也可以为第六晶体管Q6提供合适的偏置电流，使得第六晶体管Q6能够正常工作。综上，结合图4可知，本申请提供的驱动电路100的具体工作原理为：第三晶体管Q3、第四晶体管Q4、第五晶体管Q5以及第六晶体管Q6形成了跨导线性环110，第二晶体管Q2、第六的晶体管、第七晶体管Q7、反馈电路以及运算放大器组成负反馈回路，可以通过调整反馈电路的反馈增益确定第二晶体管Q2源极的电压，而第一晶体管Q1的源极电压变化跟随第二晶体管Q2的源极电压变化，因此可以确定出第二晶体管Q2的源极电压变化。同时，针对第一晶体管Q1而言，其栅极看到电源和地的阻抗分别为第三晶体管Q3与第四晶体管Q4的源极阻抗，而这两个阻抗都等于二者跨导的倒数，是一个非常小的数值。且该跨导还会随着该结点的电压变化而增加。换言之，第三晶体管Q3与第四晶体管Q4工作在AB类放大状态。该偏置驱动具有极强的上拉、下拉能力，不会存在电压摆率受限的问题，从而抑制了过冲的大小，并且降低了过冲持续时间。此外由于Q2栅极能够快速充放电，因此输出电压跌落几乎达到理论上限。为论证本申请提供的驱动电路100的有效性，本申请还对现有技术中的驱动电路100与本申请的驱动电路100进行了仿真，仿真结果如图7所示，由于第一晶体管Q1电位的建立速度变快，使得本发明在负载电流剧烈跳变时，输出过冲幅度和持续时间都有所减小，有效保护GaN的安全。此外，由于第一晶体管Q1的栅极不再跟随输出跳动，因此第一晶体管Q1在瞬时大电流负载时的输出几乎达到了理论极限。在上述实现方式的基础上，本申请实施例还提供了一种驱动芯片，该驱动芯片包括稳压电路、增强型GaN开关以及上述的驱动电路，驱动电路分别与稳压电路、增强型GaN开关电连接，稳压电路、增强型GaN开关以及驱动电路封装于一体。此外，本申请还提供了一种电子设备200，请参阅图8，该电子设备200包括稳压电路210、增强型GaN开关220以及上述的驱动电路100，驱动电路100分别与稳压电路210、增强型GaN开关220电连接。其中，稳压电路210、增强型GaN开关220以及驱动电路100可以封装于同一芯片中，也可以独立设置，在此不做限定。当稳压电路210、增强型GaN开关220以及驱动电路100封装于同一芯片时，该芯片可以与PWM芯片相连，使得驱动电路100可以接收PWM芯片的PWM信号，并依据PWM信号控制增强型GaN开关220的通断。综上所述，本申请提供了一种驱动电路、驱动芯片以及电子设备，该驱动电路包括第一晶体管、跨导线性环以及反馈模块，跨导线性环包括第一组件与第二组件，第一组件与第一晶体管电连接，反馈模块包括第二晶体管，第二组件分别与反馈模块、第二晶体管电连接，其中，第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，第一组件为第一晶体管提供驱动电压，且第一组件工作于AB类放大状态。一方面，由于本申请中第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，因此可以通过调节反馈的反馈增益确定第二晶体管的输出电压，进而确定出第一晶体管的输出电压。另一方面，由于AB类放大状态具有失真小、效率高以及可以提供非常的大瞬时电流输出的特点，因此使得第一晶体管的栅极电位能够非常快速的建立，进而消除了第一晶体管的栅源寄生电容带来的影响，解决了过冲与驱动能力弱的问题。以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
