#1.1 SystemVerilog起源
SystemVerilog是IEEE 1364-2005Verilog标准的标准扩展集合。本书表述的从Verilog扩展而来的SystemVerilog是针对可综合模型的设计和编写的。这些扩展继承了SUPERLOG和C语言的许多特性。SystemVerilog还包含了许多用于验证大型设计的扩展，继承了SUPERLOG，VERA C, C++和VHDL的特性，以及OVA和PSL断言。

由SystemVerilog创造的这个整体大大超过了其各个组件的总和，从而创造了一种新的工程语言，硬件描述和验证语言或者HDVL。使用单一的，统一的语言，工程师可以对大型复杂设计进行建模，并验证这些设计在功能上是否正确。

**Accellera标准组织**