Fitter report for Ozy_Janus
Sat Nov 25 20:10:09 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 25 20:10:09 2006        ;
; Quartus II Version                 ; 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition ;
; Revision Name                      ; Ozy_Janus                                    ;
; Top-level Entity Name              ; Ozy_Janus                                    ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C5Q208C8                                  ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 898 / 4,608 ( 19 % )                         ;
; Total registers                    ; 730                                          ;
; Total pins                         ; 51 / 142 ( 36 % )                            ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 98,304 / 119,808 ( 82 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                               ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------+--------------------+--------------------------------+
; Option                                         ; Setting            ; Default Value                  ;
+------------------------------------------------+--------------------+--------------------------------+
; Device                                         ; EP2C5Q208C8        ;                                ;
; Optimize Hold Timing                           ; All paths          ; IO Paths and Minimum TPD Paths ;
; Fitter Effort                                  ; Standard Fit       ; Auto Fit                       ;
; Use smart compilation                          ; Off                ; Off                            ;
; Router Timing Optimization Level               ; Normal             ; Normal                         ;
; Placement Effort Multiplier                    ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                       ; 1.0                ; 1.0                            ;
; Optimize Fast-Corner Timing                    ; Off                ; Off                            ;
; PowerPlay Power Optimization                   ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing     ; On                 ; On                             ;
; Limit to One Fitting Attempt                   ; Off                ; Off                            ;
; Final Placement Optimizations                  ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations    ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                  ; 1                              ;
; PCI I/O                                        ; Off                ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                ; Off                            ;
; Auto Global Memory Control Signals             ; Off                ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto               ; Auto                           ;
; Auto Delay Chains                              ; On                 ; On                             ;
; Auto Merge PLLs                                ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                ; Off                            ;
; Physical Synthesis Effort Level                ; Normal             ; Normal                         ;
; Auto Global Clock                              ; On                 ; On                             ;
; Auto Global Register Control Signals           ; On                 ; On                             ;
; Always Enable Input Buffers                    ; Off                ; Off                            ;
+------------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                           ; Action     ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                                        ; Destination Port ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[0] ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[0]~_DUP_REG ; REGOUT           ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[2] ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[2]~_DUP_REG ; REGOUT           ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~92                                   ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~92_DUP_COMB                                   ; COMBOUT          ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~96                                   ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~96_DUP_COMB                                   ; COMBOUT          ;
; AD_state[4]~492                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|_~25                                                        ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~0$wirecell                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~90                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~91                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~94                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~95                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~96                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~97_BDD0                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~98_BDD1                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~99_BDD2                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~100_BDD3                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~339                                                                                                                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~340                                                                                                                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~341                                                                                                                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~342                                                                                                                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~343                                                                                                                       ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~344                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~345_BDD4                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~346_BDD5                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~347_BDD6                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; SLWR~348_BDD7                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Selector1~254                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
; Selector25~53                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                         ;                  ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPDSDR/trunk/Ozy-JanusV2/Ozy_Janus.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 898 / 4,608 ( 19 % )       ;
;     -- Combinational with no register       ; 168                        ;
;     -- Register only                        ; 285                        ;
;     -- Combinational with a register        ; 445                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 209                        ;
;     -- 3 input functions                    ; 192                        ;
;     -- <=2 input functions                  ; 212                        ;
;     -- Register only                        ; 285                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 374                        ;
;     -- arithmetic mode                      ; 239                        ;
;                                             ;                            ;
; Total registers                             ; 730 / 4,608 ( 16 % )       ;
; Total LABs                                  ; 83 / 288 ( 29 % )          ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 51 / 142 ( 36 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 6                          ;
; M4Ks                                        ; 24 / 26 ( 92 % )           ;
; Total memory bits                           ; 98,304 / 119,808 ( 82 % )  ;
; Total RAM block bits                        ; 110,592 / 119,808 ( 92 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 6 / 8 ( 75 % )             ;
; Maximum fan-out node                        ; BCLK                       ;
; Maximum fan-out                             ; 367                        ;
; Highest non-global fan-out signal           ; BCLK                       ;
; Highest non-global fan-out                  ; 367                        ;
; Total fan-out                               ; 4622                       ;
; Average fan-out                             ; 2.81                       ;
+---------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; BCLK      ; 143   ; 3        ; 28           ; 10           ; 0           ; 367                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; CDOUT     ; 137   ; 3        ; 28           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; CLK_12MHZ ; 144   ; 3        ; 28           ; 11           ; 3           ; 101                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DOUT      ; 138   ; 3        ; 28           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGA     ; 198   ; 2        ; 5            ; 14           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGB     ; 197   ; 2        ; 5            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGC     ; 5     ; 1        ; 0            ; 13           ; 4           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FX2_CLK   ; 23    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; IFCLK     ; 24    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; LRCLK     ; 142   ; 3        ; 28           ; 10           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; PTT_in    ; 128   ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dash      ; 96    ; 4        ; 24           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dot       ; 97    ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AK_reset    ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; CBCLK       ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; CDIN        ; 135   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLRCLK      ; 139   ; 3        ; 28           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DFS0        ; 134   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DFS1        ; 133   ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0] ; 11    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1] ; 10    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; I_PWM_out   ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[0]      ; 67    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[1]      ; 68    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[2]      ; 69    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[3]      ; 70    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[4]      ; 72    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[5]      ; 74    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[6]      ; 75    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED[7]      ; 76    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; PKEND       ; 8     ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; Q_PWM_out   ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE        ; 13    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD        ; 30    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR        ; 31    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[3]  ; 59    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[6]  ; 63    ; 4        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 34 ( 32 % ) ; 3.3V          ; --           ;
; 2        ; 10 / 35 ( 29 % ) ; 3.3V          ; --           ;
; 3        ; 16 / 37 ( 43 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 36 ( 50 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; FX2_CLK                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 21         ; 1        ; IFCLK                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; SLRD                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 26         ; 1        ; SLWR                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 27         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; FX2_FD[0]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 44         ; 4        ; FX2_FD[1]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 45         ; 4        ; FX2_FD[2]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 46         ; 4        ; FX2_FD[3]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 47         ; 4        ; FX2_FD[4]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 48         ; 4        ; FX2_FD[5]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; FX2_FD[6]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 50         ; 4        ; FX2_FD[7]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; LED[0]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 53         ; 4        ; LED[1]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 54         ; 4        ; LED[2]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 57         ; 4        ; LED[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; LED[4]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; LED[5]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 60         ; 4        ; LED[6]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 63         ; 4        ; LED[7]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 64         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 73         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; dash                                      ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 78         ; 4        ; dot                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; *~LVDS41n/INIT_DONE~ / RESERVED           ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 87         ; 3        ; *~LVDS41p/nCEO~ / GND*                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 93         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 94         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 95         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 96         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ; 97         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; PTT_in                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 109        ; 3        ; DFS1                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; DFS0                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; CDIN                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; CDOUT                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 113        ; 3        ; DOUT                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 114        ; 3        ; CLRCLK                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; CBCLK                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 116        ; 3        ; LRCLK                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 117        ; 3        ; BCLK                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 118        ; 3        ; CLK_12MHZ                                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 119        ; 3        ; I_PWM_out                                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; Q_PWM_out                                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; AK_reset                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 124        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 125        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 126        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 128        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 129        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 130        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 131        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 132        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 171      ; 138        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 154        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; FLAGB                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 159        ; 2        ; FLAGA                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 162        ; 2        ; FX2_FD[15]                                ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 163        ; 2        ; FX2_FD[14]                                ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 164        ; 2        ; FX2_FD[13]                                ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; FX2_FD[12]                                ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; FX2_FD[11]                                ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 167        ; 2        ; FX2_FD[10]                                ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 168        ; 2        ; FX2_FD[9]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 169        ; 2        ; FX2_FD[8]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                    ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                               ;
+-----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; |Ozy_Janus                                    ; 898 (543)   ; 613 (358)         ; 730 (391)    ; 98304       ; 24   ; 0            ; 0       ; 0         ; 51   ; 0            ; 168 (152)    ; 285 (185)         ; 445 (206)        ; |Ozy_Janus                                                                                                                        ;
;    |I2SAudioOut:I2SAO|                        ; 49 (49)     ; 33 (33)           ; 42 (42)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 16 (16)           ; 26 (26)          ; |Ozy_Janus|I2SAudioOut:I2SAO                                                                                                      ;
;    |Rx_fifo:Rx_fifo|                          ; 140 (0)     ; 101 (0)           ; 132 (0)      ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 39 (0)            ; 93 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|               ; 140 (0)     ; 101 (0)           ; 132 (0)      ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 39 (0)            ; 93 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_rhc1:auto_generated|         ; 140 (37)    ; 101 (26)          ; 132 (28)     ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 39 (26)           ; 93 (18)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated                                                     ;
;             |a_gray2bin_ndb:rdptr_g_gray2bin| ; 12 (12)     ; 12 (12)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_gray2bin_ndb:rdptr_g_gray2bin                     ;
;             |a_gray2bin_ndb:rs_dgwp_gray2bin| ; 12 (12)     ; 12 (12)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_gray2bin_ndb:rs_dgwp_gray2bin                     ;
;             |a_gray2bin_ndb:wrptr_g_gray2bin| ; 11 (11)     ; 11 (11)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_ndb:ws_dgrp_gray2bin| ; 12 (12)     ; 12 (12)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_jk6:wrptr_gp|      ; 16 (16)     ; 14 (14)           ; 16 (16)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp                          ;
;             |a_graycounter_r96:rdptr_g1p|     ; 14 (14)     ; 14 (14)           ; 14 (14)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p                         ;
;             |alt_synch_pipe_iv7:rs_dgwp|      ; 13 (0)      ; 0 (0)             ; 13 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 7 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp                          ;
;                |dffpipe_d09:dffpipe10|        ; 13 (13)     ; 0 (0)             ; 13 (13)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10    ;
;             |alt_synch_pipe_jv7:ws_dgrp|      ; 13 (0)      ; 0 (0)             ; 13 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 8 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_jv7:ws_dgrp                          ;
;                |dffpipe_e09:dffpipe14|        ; 13 (13)     ; 0 (0)             ; 13 (13)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 8 (8)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_jv7:ws_dgrp|dffpipe_e09:dffpipe14    ;
;             |altsyncram_vpu:fifo_ram|         ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram                             ;
;                |altsyncram_aec1:altsyncram5|  ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5 ;
;             |dffpipe_c09:rs_brp|              ; 12 (12)     ; 0 (0)             ; 12 (12)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp                                  ;
;             |dffpipe_c09:rs_bwp|              ; 12 (12)     ; 0 (0)             ; 12 (12)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp                                  ;
;             |dffpipe_c09:ws_brp|              ; 12 (12)     ; 0 (0)             ; 12 (12)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:ws_brp                                  ;
;             |dffpipe_c09:ws_bwp|              ; 12 (12)     ; 0 (0)             ; 12 (12)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:ws_bwp                                  ;
;    |Tx_fifo:Tx_fifo|                          ; 86 (0)      ; 50 (0)            ; 85 (0)       ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 49 (0)           ; |Ozy_Janus|Tx_fifo:Tx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|               ; 86 (0)      ; 50 (0)            ; 85 (0)       ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 49 (0)           ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_9p91:auto_generated|         ; 86 (14)     ; 50 (2)            ; 85 (13)      ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 36 (12)           ; 49 (1)           ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated                                                     ;
;             |a_gray2bin_mdb:wrptr_g_gray2bin| ; 11 (11)     ; 11 (11)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_gray2bin_mdb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_mdb:ws_dgrp_gray2bin| ; 11 (11)     ; 11 (11)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_gray2bin_mdb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_ik6:wrptr_gp|      ; 13 (13)     ; 13 (13)           ; 13 (13)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp                          ;
;             |a_graycounter_q96:rdptr_g1p|     ; 13 (13)     ; 13 (13)           ; 13 (13)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_q96:rdptr_g1p                         ;
;             |alt_synch_pipe_lv7:ws_dgrp|      ; 24 (0)      ; 0 (0)             ; 24 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp                          ;
;                |dffpipe_g09:dffpipe12|        ; 24 (24)     ; 0 (0)             ; 24 (24)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12    ;
;             |altsyncram_tpu:fifo_ram|         ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram                             ;
;                |altsyncram_8ec1:altsyncram4|  ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4 ;
;             |dffpipe_b09:ws_brp|              ; 11 (11)     ; 0 (0)             ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp                                  ;
;             |dffpipe_b09:ws_bwp|              ; 11 (11)     ; 0 (0)             ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp                                  ;
;    |clocks:clocks|                            ; 8 (0)       ; 8 (0)             ; 8 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Ozy_Janus|clocks:clocks                                                                                                          ;
;       |lpm_counter:lpm_counter_component|     ; 8 (0)       ; 8 (0)             ; 8 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Ozy_Janus|clocks:clocks|lpm_counter:lpm_counter_component                                                                        ;
;          |cntr_skh:auto_generated|            ; 8 (8)       ; 8 (8)             ; 8 (8)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Ozy_Janus|clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated                                                ;
;    |debounce:de_PTT|                          ; 24 (24)     ; 21 (21)           ; 24 (24)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_PTT                                                                                                        ;
;    |debounce:de_dash|                         ; 24 (24)     ; 21 (21)           ; 24 (24)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_dash                                                                                                       ;
;    |debounce:de_dot|                          ; 24 (24)     ; 21 (21)           ; 24 (24)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_dot                                                                                                        ;
+-----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; FX2_CLK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAGB       ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAGC       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGA       ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; BCLK        ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLK_12MHZ   ; Input    ; 0             ; 0             ; --                    ; --  ;
; PTT_in      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DOUT        ; Input    ; 6             ; 6             ; --                    ; --  ;
; LRCLK       ; Input    ; 6             ; 6             ; --                    ; --  ;
; CDOUT       ; Input    ; 6             ; 6             ; --                    ; --  ;
; dot         ; Input    ; 6             ; 6             ; --                    ; --  ;
; dash        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SLWR        ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD        ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE        ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND       ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; LED[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; I_PWM_out   ; Output   ; --            ; --            ; --                    ; --  ;
; Q_PWM_out   ; Output   ; --            ; --            ; --                    ; --  ;
; CBCLK       ; Output   ; --            ; --            ; --                    ; --  ;
; CLRCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; CDIN        ; Output   ; --            ; --            ; --                    ; --  ;
; DFS0        ; Output   ; --            ; --            ; --                    ; --  ;
; DFS1        ; Output   ; --            ; --            ; --                    ; --  ;
; AK_reset    ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_FD[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[8]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[9]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[10]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[11]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[12]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[13]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[14]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[15]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FX2_CLK                                                                                                                                     ;                   ;         ;
; FLAGB                                                                                                                                       ;                   ;         ;
; FLAGC                                                                                                                                       ;                   ;         ;
;      - LED[1]                                                                                                                               ; 1                 ; 6       ;
;      - Selector35~219                                                                                                                       ; 1                 ; 6       ;
;      - SLEN~83                                                                                                                              ; 1                 ; 6       ;
;      - Tx_read_clock~62                                                                                                                     ; 1                 ; 6       ;
;      - SLWR~347                                                                                                                             ; 1                 ; 6       ;
; FLAGA                                                                                                                                       ;                   ;         ;
;      - LED[3]                                                                                                                               ; 1                 ; 6       ;
;      - RX_wait[0]~7                                                                                                                         ; 1                 ; 6       ;
;      - Selector35~220                                                                                                                       ; 1                 ; 6       ;
;      - Selector33~207                                                                                                                       ; 1                 ; 6       ;
; IFCLK                                                                                                                                       ;                   ;         ;
; BCLK                                                                                                                                        ;                   ;         ;
;      - have_sync                                                                                                                            ; 1                 ; 0       ;
;      - Rx_control_0[0]                                                                                                                      ; 1                 ; 0       ;
;      - SpeedBits[1]                                                                                                                         ; 0                 ; 0       ;
;      - SpeedBits[0]                                                                                                                         ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[12]                                                       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[11]                                                       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[10]                                                       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[9]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[8]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[7]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[6]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[5]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[4]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[3]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[2]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[1]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdptr_g[0]                                                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a8  ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a9  ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a10 ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a11 ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a12 ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a13 ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a14 ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a15 ; 1                 ; 0       ;
;      - state_PWM.00000                                                                                                                      ; 1                 ; 0       ;
;      - state_PWM.00100                                                                                                                      ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a0  ; 1                 ; 0       ;
;      - state_PWM.00101                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_0[6]                                                                                                                      ; 0                 ; 0       ;
;      - Rx_control_0[5]                                                                                                                      ; 0                 ; 0       ;
;      - Rx_control_0[4]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_0[3]                                                                                                                      ; 0                 ; 0       ;
;      - Rx_control_0[2]                                                                                                                      ; 0                 ; 0       ;
;      - Rx_control_0[1]                                                                                                                      ; 0                 ; 0       ;
;      - Rx_control_0[7]                                                                                                                      ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[10]                                    ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[10]                                    ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[9]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[9]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[8]                                     ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[8]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[7]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[7]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[6]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[6]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[5]                                     ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[5]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[4]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[4]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[3]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[3]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[2]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[2]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[1]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[1]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_bwp|dffe11a[0]                                     ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|dffpipe_b09:ws_brp|dffe11a[0]                                     ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[3]                        ; 0                 ; 0       ;
;      - fifo_enable                                                                                                                          ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[8]       ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[2]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[3]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[11]      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[4]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[9]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[7]       ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[12]      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[6]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[5]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[1]       ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[10]      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10|dffe11a[0]       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[11]                       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[8]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[2]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[9]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[4]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[7]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[12]                       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[5]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[6]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[10]                       ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[1]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]                        ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a1  ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a2  ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a3  ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a7  ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a4  ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a5  ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a6  ; 0                 ; 0       ;
;      - state_PWM.00011                                                                                                                      ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|p0addr                                                            ; 1                 ; 0       ;
;      - state_PWM.00001                                                                                                                      ; 1                 ; 0       ;
;      - synced_Rx_used[10]                                                                                                                   ; 0                 ; 0       ;
;      - synced_Rx_used[11]                                                                                                                   ; 0                 ; 0       ;
;      - I_Data[15]                                                                                                                           ; 0                 ; 0       ;
;      - I_Data[14]                                                                                                                           ; 0                 ; 0       ;
;      - I_Data[13]                                                                                                                           ; 0                 ; 0       ;
;      - I_Data[12]                                                                                                                           ; 0                 ; 0       ;
;      - I_Data[11]                                                                                                                           ; 0                 ; 0       ;
;      - I_Data[10]                                                                                                                           ; 0                 ; 0       ;
;      - I_Data[9]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[8]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[7]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[6]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[5]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[4]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[3]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[2]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[1]                                                                                                                            ; 0                 ; 0       ;
;      - I_Data[0]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[15]                                                                                                                           ; 1                 ; 0       ;
;      - Q_Data[14]                                                                                                                           ; 0                 ; 0       ;
;      - Q_Data[13]                                                                                                                           ; 0                 ; 0       ;
;      - Q_Data[12]                                                                                                                           ; 1                 ; 0       ;
;      - Q_Data[11]                                                                                                                           ; 0                 ; 0       ;
;      - Q_Data[10]                                                                                                                           ; 0                 ; 0       ;
;      - Q_Data[9]                                                                                                                            ; 1                 ; 0       ;
;      - Q_Data[8]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[7]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[6]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[5]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[4]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[3]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[2]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[1]                                                                                                                            ; 0                 ; 0       ;
;      - Q_Data[0]                                                                                                                            ; 1                 ; 0       ;
;      - Left_PWM[5]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[6]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[4]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[7]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[10]                                                                                                                         ; 0                 ; 0       ;
;      - Left_PWM[9]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[8]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[11]                                                                                                                         ; 0                 ; 0       ;
;      - Left_PWM[1]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[2]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[0]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[3]                                                                                                                          ; 0                 ; 0       ;
;      - Left_PWM[14]                                                                                                                         ; 0                 ; 0       ;
;      - Left_PWM[13]                                                                                                                         ; 0                 ; 0       ;
;      - Left_PWM[12]                                                                                                                         ; 0                 ; 0       ;
;      - Left_PWM[15]                                                                                                                         ; 0                 ; 0       ;
;      - Right_PWM[10]                                                                                                                        ; 1                 ; 0       ;
;      - Right_PWM[6]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[2]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[14]                                                                                                                        ; 1                 ; 0       ;
;      - Right_PWM[5]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[9]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[1]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[13]                                                                                                                        ; 1                 ; 0       ;
;      - Right_PWM[8]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[4]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[0]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[12]                                                                                                                        ; 1                 ; 0       ;
;      - Right_PWM[11]                                                                                                                        ; 1                 ; 0       ;
;      - Right_PWM[7]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[3]                                                                                                                         ; 1                 ; 0       ;
;      - Right_PWM[15]                                                                                                                        ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a8  ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a9  ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a10 ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a11 ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a0  ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a1  ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a2  ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ram_block5a5  ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[11]                        ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[10]                        ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[11]      ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[10]      ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[9]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[9]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[8]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[8]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[7]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[7]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[6]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[6]       ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[5]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[5]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[4]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[4]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[3]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[3]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[2]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[2]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[1]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[1]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|counter_ffa[0]                         ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe14a[0]       ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|parity_ff                             ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdaclr                                                            ; 0                 ; 0       ;
;      - state_PWM.00111                                                                                                                      ; 1                 ; 0       ;
;      - state_PWM.01011                                                                                                                      ; 0                 ; 0       ;
;      - state_PWM.00010                                                                                                                      ; 1                 ; 0       ;
;      - sync_count[0]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[1]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[2]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[3]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[4]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[5]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[6]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[7]                                                                                                                        ; 1                 ; 0       ;
;      - sync_count[8]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[0]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[1]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[2]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[3]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[4]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[5]                                                                                                                        ; 1                 ; 0       ;
;      - byte_count[6]                                                                                                                        ; 1                 ; 0       ;
;      - state_PWM.01101                                                                                                                      ; 1                 ; 0       ;
;      - synced_Rx_used[4]                                                                                                                    ; 0                 ; 0       ;
;      - synced_Rx_used[5]                                                                                                                    ; 0                 ; 0       ;
;      - synced_Rx_used[6]                                                                                                                    ; 0                 ; 0       ;
;      - synced_Rx_used[7]                                                                                                                    ; 0                 ; 0       ;
;      - synced_Rx_used[8]                                                                                                                    ; 0                 ; 0       ;
;      - synced_Rx_used[9]                                                                                                                    ; 0                 ; 0       ;
;      - I_PWM[15]                                                                                                                            ; 1                 ; 0       ;
;      - state_PWM.01100                                                                                                                      ; 0                 ; 0       ;
;      - I_PWM[14]                                                                                                                            ; 1                 ; 0       ;
;      - I_PWM[13]                                                                                                                            ; 1                 ; 0       ;
;      - I_PWM[12]                                                                                                                            ; 1                 ; 0       ;
;      - I_PWM[11]                                                                                                                            ; 1                 ; 0       ;
;      - I_PWM[10]                                                                                                                            ; 1                 ; 0       ;
;      - I_PWM[9]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[8]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[7]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[6]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[5]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[4]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[3]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[2]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[1]                                                                                                                             ; 1                 ; 0       ;
;      - I_PWM[0]                                                                                                                             ; 1                 ; 0       ;
;      - Q_PWM[15]                                                                                                                            ; 0                 ; 0       ;
;      - Q_PWM[14]                                                                                                                            ; 0                 ; 0       ;
;      - Q_PWM[13]                                                                                                                            ; 0                 ; 0       ;
;      - Q_PWM[12]                                                                                                                            ; 1                 ; 0       ;
;      - Q_PWM[11]                                                                                                                            ; 0                 ; 0       ;
;      - Q_PWM[10]                                                                                                                            ; 0                 ; 0       ;
;      - Q_PWM[9]                                                                                                                             ; 1                 ; 0       ;
;      - Q_PWM[8]                                                                                                                             ; 1                 ; 0       ;
;      - Q_PWM[7]                                                                                                                             ; 0                 ; 0       ;
;      - Q_PWM[6]                                                                                                                             ; 1                 ; 0       ;
;      - Q_PWM[5]                                                                                                                             ; 0                 ; 0       ;
;      - Q_PWM[4]                                                                                                                             ; 0                 ; 0       ;
;      - Q_PWM[3]                                                                                                                             ; 0                 ; 0       ;
;      - Q_PWM[2]                                                                                                                             ; 0                 ; 0       ;
;      - Q_PWM[1]                                                                                                                             ; 0                 ; 0       ;
;      - Q_PWM[0]                                                                                                                             ; 0                 ; 0       ;
;      - state_PWM.01000                                                                                                                      ; 0                 ; 0       ;
;      - data_flag                                                                                                                            ; 1                 ; 0       ;
;      - register[8]                                                                                                                          ; 0                 ; 0       ;
;      - register[9]                                                                                                                          ; 0                 ; 0       ;
;      - register[10]                                                                                                                         ; 0                 ; 0       ;
;      - register[11]                                                                                                                         ; 0                 ; 0       ;
;      - register[12]                                                                                                                         ; 0                 ; 0       ;
;      - register[13]                                                                                                                         ; 0                 ; 0       ;
;      - register[14]                                                                                                                         ; 0                 ; 0       ;
;      - register[15]                                                                                                                         ; 0                 ; 0       ;
;      - register[0]                                                                                                                          ; 1                 ; 0       ;
;      - register[1]                                                                                                                          ; 1                 ; 0       ;
;      - register[2]                                                                                                                          ; 1                 ; 0       ;
;      - register[3]                                                                                                                          ; 1                 ; 0       ;
;      - register[4]                                                                                                                          ; 1                 ; 0       ;
;      - register[5]                                                                                                                          ; 1                 ; 0       ;
;      - register[6]                                                                                                                          ; 0                 ; 0       ;
;      - register[7]                                                                                                                          ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|a_graycounter_ik6:wrptr_gp|parity_ff                              ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[11]      ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[10]      ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[9]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[8]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[7]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[6]       ; 0                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[5]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[4]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[3]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[2]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[1]       ; 1                 ; 0       ;
;      - Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe12|dffe13a[0]       ; 1                 ; 0       ;
;      - state_PWM.00110                                                                                                                      ; 1                 ; 0       ;
;      - state_PWM.01010                                                                                                                      ; 0                 ; 0       ;
;      - state_PWM.01001                                                                                                                      ; 0                 ; 0       ;
;      - strobe                                                                                                                               ; 1                 ; 0       ;
;      - q[8]                                                                                                                                 ; 0                 ; 0       ;
;      - rx_avail[4]                                                                                                                          ; 0                 ; 0       ;
;      - q[0]                                                                                                                                 ; 1                 ; 0       ;
;      - AD_state[3]                                                                                                                          ; 0                 ; 0       ;
;      - AD_state[5]                                                                                                                          ; 0                 ; 0       ;
;      - AD_state[1]                                                                                                                          ; 0                 ; 0       ;
;      - AD_state[2]                                                                                                                          ; 0                 ; 0       ;
;      - AD_state[0]                                                                                                                          ; 0                 ; 0       ;
;      - AD_state[4]                                                                                                                          ; 0                 ; 0       ;
;      - AD_state[6]                                                                                                                          ; 0                 ; 0       ;
;      - loop_counter[0]                                                                                                                      ; 0                 ; 0       ;
;      - loop_counter[1]                                                                                                                      ; 0                 ; 0       ;
;      - loop_counter[2]                                                                                                                      ; 0                 ; 0       ;
;      - loop_counter[3]                                                                                                                      ; 0                 ; 0       ;
;      - loop_counter[4]                                                                                                                      ; 0                 ; 0       ;
;      - loop_counter[5]                                                                                                                      ; 0                 ; 0       ;
;      - loop_counter[6]                                                                                                                      ; 0                 ; 0       ;
;      - q[9]                                                                                                                                 ; 0                 ; 0       ;
;      - rx_avail[5]                                                                                                                          ; 0                 ; 0       ;
;      - q[1]                                                                                                                                 ; 1                 ; 0       ;
;      - q[10]                                                                                                                                ; 0                 ; 0       ;
;      - rx_avail[6]                                                                                                                          ; 0                 ; 0       ;
;      - q[2]                                                                                                                                 ; 1                 ; 0       ;
;      - q[11]                                                                                                                                ; 1                 ; 0       ;
;      - rx_avail[7]                                                                                                                          ; 0                 ; 0       ;
;      - q[3]                                                                                                                                 ; 0                 ; 0       ;
;      - q[12]                                                                                                                                ; 1                 ; 0       ;
;      - rx_avail[8]                                                                                                                          ; 0                 ; 0       ;
;      - q[4]                                                                                                                                 ; 0                 ; 0       ;
;      - q[13]                                                                                                                                ; 1                 ; 0       ;
;      - rx_avail[9]                                                                                                                          ; 0                 ; 0       ;
;      - q[5]                                                                                                                                 ; 0                 ; 0       ;
;      - q[14]                                                                                                                                ; 0                 ; 0       ;
;      - rx_avail[10]                                                                                                                         ; 0                 ; 0       ;
;      - q[6]                                                                                                                                 ; 0                 ; 0       ;
;      - q[15]                                                                                                                                ; 1                 ; 0       ;
;      - rx_avail[11]                                                                                                                         ; 0                 ; 0       ;
;      - q[7]                                                                                                                                 ; 0                 ; 0       ;
;      - Rx_control_4[0]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[1]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[2]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[3]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[4]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[5]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[6]                                                                                                                      ; 1                 ; 0       ;
;      - Rx_control_4[7]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[4]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[5]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[6]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[7]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[8]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[9]                                                                                                                      ; 1                 ; 0       ;
;      - sync_Rx_used[10]                                                                                                                     ; 1                 ; 0       ;
;      - sync_Rx_used[11]                                                                                                                     ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[4]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[4]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[3]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[3]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[2]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[2]                                      ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[1]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[1]                                      ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[0]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[0]                                      ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[5]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[5]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[6]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[6]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[7]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[7]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[8]                                      ; 1                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[8]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[9]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[9]                                      ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[10]                                     ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[10]                                     ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_bwp|dffe9a[11]                                     ; 0                 ; 0       ;
;      - Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|dffpipe_c09:rs_brp|dffe9a[11]                                     ; 0                 ; 0       ;
; CLK_12MHZ                                                                                                                                   ;                   ;         ;
;      - AK_reset~reg0                                                                                                                        ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[7]                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[1]                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[16]                                                                                                                ; 1                 ; 0       ;
;      - Q_PWM_accumulator[16]                                                                                                                ; 1                 ; 0       ;
;      - ad_count[25]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[15]                                                                                                                ; 1                 ; 0       ;
;      - I_Data_in[15]                                                                                                                        ; 1                 ; 0       ;
;      - I_PWM_accumulator[14]                                                                                                                ; 1                 ; 0       ;
;      - I_Data_in[14]                                                                                                                        ; 1                 ; 0       ;
;      - I_PWM_accumulator[13]                                                                                                                ; 1                 ; 0       ;
;      - I_Data_in[13]                                                                                                                        ; 1                 ; 0       ;
;      - I_PWM_accumulator[12]                                                                                                                ; 1                 ; 0       ;
;      - I_Data_in[12]                                                                                                                        ; 1                 ; 0       ;
;      - I_PWM_accumulator[11]                                                                                                                ; 1                 ; 0       ;
;      - I_Data_in[11]                                                                                                                        ; 1                 ; 0       ;
;      - I_PWM_accumulator[10]                                                                                                                ; 1                 ; 0       ;
;      - I_Data_in[10]                                                                                                                        ; 1                 ; 0       ;
;      - I_PWM_accumulator[9]                                                                                                                 ; 1                 ; 0       ;
;      - I_Data_in[9]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[8]                                                                                                                 ; 1                 ; 0       ;
;      - I_Data_in[8]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[7]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[7]                                                                                                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[6]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[6]                                                                                                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[5]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[5]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[4]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[4]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[3]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[3]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[2]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[2]                                                                                                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[1]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[1]                                                                                                                         ; 1                 ; 0       ;
;      - I_PWM_accumulator[0]                                                                                                                 ; 0                 ; 0       ;
;      - I_Data_in[0]                                                                                                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[15]                                                                                                                ; 1                 ; 0       ;
;      - Q_Data_in[15]                                                                                                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[14]                                                                                                                ; 1                 ; 0       ;
;      - Q_Data_in[14]                                                                                                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[13]                                                                                                                ; 1                 ; 0       ;
;      - Q_Data_in[13]                                                                                                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[12]                                                                                                                ; 1                 ; 0       ;
;      - Q_Data_in[12]                                                                                                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[11]                                                                                                                ; 1                 ; 0       ;
;      - Q_Data_in[11]                                                                                                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[10]                                                                                                                ; 1                 ; 0       ;
;      - Q_Data_in[10]                                                                                                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[9]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[9]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[8]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[8]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[7]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[7]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[6]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[6]                                                                                                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[5]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[5]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[4]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[4]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[3]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[3]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[2]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[2]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[1]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[1]                                                                                                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[0]                                                                                                                 ; 1                 ; 0       ;
;      - Q_Data_in[0]                                                                                                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[0]                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[6]                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[5]                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[4]                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[3]                                         ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[2]                                         ; 1                 ; 0       ;
;      - ad_count[24]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[23]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[22]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[21]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[20]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[19]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[18]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[17]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[16]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[15]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[14]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[13]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[12]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[11]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[10]                                                                                                                         ; 1                 ; 0       ;
;      - ad_count[9]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[8]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[7]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[6]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[5]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[4]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[3]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[2]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[0]                                                                                                                          ; 1                 ; 0       ;
;      - ad_count[1]                                                                                                                          ; 1                 ; 0       ;
; PTT_in                                                                                                                                      ;                   ;         ;
;      - debounce:de_PTT|pb_history[0]~feeder                                                                                                 ; 0                 ; 6       ;
; DOUT                                                                                                                                        ;                   ;         ;
;      - q[0]                                                                                                                                 ; 0                 ; 6       ;
; LRCLK                                                                                                                                       ;                   ;         ;
;      - Selector4~398                                                                                                                        ; 0                 ; 6       ;
;      - Selector5~539                                                                                                                        ; 0                 ; 6       ;
;      - Selector5~542                                                                                                                        ; 0                 ; 6       ;
; CDOUT                                                                                                                                       ;                   ;         ;
;      - Tx_q[0]                                                                                                                              ; 1                 ; 6       ;
; dot                                                                                                                                         ;                   ;         ;
;      - debounce:de_dot|pb_history[0]~feeder                                                                                                 ; 0                 ; 6       ;
; dash                                                                                                                                        ;                   ;         ;
;      - debounce:de_dash|pb_history[0]~feeder                                                                                                ; 0                 ; 6       ;
; FX2_FD[0]                                                                                                                                   ;                   ;         ;
;      - Rx_register[8]~feeder                                                                                                                ; 0                 ; 6       ;
; FX2_FD[1]                                                                                                                                   ;                   ;         ;
;      - Rx_register[9]~feeder                                                                                                                ; 0                 ; 6       ;
; FX2_FD[2]                                                                                                                                   ;                   ;         ;
;      - Rx_register[10]~feeder                                                                                                               ; 0                 ; 6       ;
; FX2_FD[3]                                                                                                                                   ;                   ;         ;
;      - Rx_register[11]~feeder                                                                                                               ; 0                 ; 6       ;
; FX2_FD[4]                                                                                                                                   ;                   ;         ;
;      - Rx_register[12]~feeder                                                                                                               ; 0                 ; 6       ;
; FX2_FD[5]                                                                                                                                   ;                   ;         ;
;      - Rx_register[13]~feeder                                                                                                               ; 0                 ; 6       ;
; FX2_FD[6]                                                                                                                                   ;                   ;         ;
;      - Rx_register[14]~feeder                                                                                                               ; 0                 ; 6       ;
; FX2_FD[7]                                                                                                                                   ;                   ;         ;
;      - Rx_register[15]~feeder                                                                                                               ; 0                 ; 6       ;
; FX2_FD[8]                                                                                                                                   ;                   ;         ;
;      - Rx_register[0]~feeder                                                                                                                ; 0                 ; 6       ;
; FX2_FD[9]                                                                                                                                   ;                   ;         ;
;      - Rx_register[1]~feeder                                                                                                                ; 1                 ; 6       ;
; FX2_FD[10]                                                                                                                                  ;                   ;         ;
;      - Rx_register[2]~feeder                                                                                                                ; 0                 ; 6       ;
; FX2_FD[11]                                                                                                                                  ;                   ;         ;
;      - Rx_register[3]                                                                                                                       ; 0                 ; 6       ;
; FX2_FD[12]                                                                                                                                  ;                   ;         ;
;      - Rx_register[4]                                                                                                                       ; 0                 ; 6       ;
; FX2_FD[13]                                                                                                                                  ;                   ;         ;
;      - Rx_register[5]~feeder                                                                                                                ; 0                 ; 6       ;
; FX2_FD[14]                                                                                                                                  ;                   ;         ;
;      - Rx_register[6]~feeder                                                                                                                ; 1                 ; 6       ;
; FX2_FD[15]                                                                                                                                  ;                   ;         ;
;      - Rx_register[7]                                                                                                                       ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; AD_state[4]~1074                                                                            ; LCCOMB_X20_Y6_N14  ; 3       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; AD_state[6]                                                                                 ; LCFF_X19_Y8_N17    ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; BCLK                                                                                        ; PIN_143            ; 367     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLK_12MHZ                                                                                   ; PIN_144            ; 101     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Decoder0~407                                                                                ; LCCOMB_X21_Y7_N0   ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Decoder1~125                                                                                ; LCCOMB_X14_Y8_N16  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~113                                                                                ; LCCOMB_X7_Y7_N4    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SAO|WideOr5~1                                                                 ; LCCOMB_X26_Y8_N0   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SAO|local_left_sample[15]~0                                                   ; LCCOMB_X26_Y7_N24  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                                       ; PIN_24             ; 115     ; Clock                                   ; yes    ; Global clock         ; GCLK2            ; --                        ;
; RX_wait[0]~7                                                                                ; LCCOMB_X8_Y7_N24   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Rx_control_0[0]~7                                                                           ; LCCOMB_X24_Y8_N16  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdaclr                   ; LCFF_X27_Y6_N5     ; 15      ; Async. clear                            ; yes    ; Global clock         ; GCLK4            ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|valid_rdreq              ; LCCOMB_X20_Y10_N6  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~0 ; LCCOMB_X19_Y9_N26  ; 17      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; SLEN                                                                                        ; LCFF_X8_Y7_N27     ; 18      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; SLRD~reg0                                                                                   ; LCFF_X1_Y6_N1      ; 82      ; Clock                                   ; yes    ; Global clock         ; GCLK0            ; --                        ;
; Selector54~27                                                                               ; LCCOMB_X24_Y10_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SpeedBits[0]~1                                                                              ; LCCOMB_X24_Y8_N0   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TX_wait[0]~701                                                                              ; LCCOMB_X13_Y7_N26  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|rdaclr                   ; LCFF_X27_Y4_N23    ; 13      ; Async. clear                            ; yes    ; Global clock         ; GCLK7            ; --                        ;
; Tx_read_clock                                                                               ; LCFF_X7_Y7_N21     ; 34      ; Clock                                   ; yes    ; Global clock         ; GCLK1            ; --                        ;
; ad_count[25]                                                                                ; LCFF_X26_Y11_N25   ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; byte_count[5]~281                                                                           ; LCCOMB_X24_Y10_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]           ; LCFF_X27_Y7_N5     ; 79      ; Clock                                   ; yes    ; Global clock         ; GCLK6            ; --                        ;
; data_flag                                                                                   ; LCFF_X26_Y6_N25    ; 12      ; Clock enable, Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|always0~0                                                                   ; LCCOMB_X24_Y2_N22  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|always0~0                                                                  ; LCCOMB_X19_Y2_N22  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|always0~0                                                                   ; LCCOMB_X24_Y2_N2   ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; loop_counter[6]~868                                                                         ; LCCOMB_X27_Y8_N16  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; register[0]~4073                                                                            ; LCCOMB_X19_Y7_N8   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; register[8]~4065                                                                            ; LCCOMB_X20_Y7_N26  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; rx_avail[4]~7                                                                               ; LCCOMB_X21_Y7_N24  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.00110                                                                             ; LCFF_X25_Y7_N29    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.00111                                                                             ; LCFF_X25_Y7_N5     ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01000                                                                             ; LCFF_X25_Y9_N13    ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01001                                                                             ; LCFF_X25_Y9_N1     ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01010                                                                             ; LCFF_X24_Y10_N13   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01100                                                                             ; LCFF_X24_Y10_N11   ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sync_count[1]~477                                                                           ; LCCOMB_X24_Y8_N30  ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sync_count[1]~486                                                                           ; LCCOMB_X25_Y8_N10  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                         ;
+-----------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; IFCLK                                                                             ; PIN_24          ; 115     ; Global clock         ; GCLK2            ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdaclr         ; LCFF_X27_Y6_N5  ; 15      ; Global clock         ; GCLK4            ; --                        ;
; SLRD~reg0                                                                         ; LCFF_X1_Y6_N1   ; 82      ; Global clock         ; GCLK0            ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|rdaclr         ; LCFF_X27_Y4_N23 ; 13      ; Global clock         ; GCLK7            ; --                        ;
; Tx_read_clock                                                                     ; LCFF_X7_Y7_N21  ; 34      ; Global clock         ; GCLK1            ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] ; LCFF_X27_Y7_N5  ; 79      ; Global clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; BCLK                                                                                                                             ; 367     ;
; CLK_12MHZ                                                                                                                        ; 101     ;
; AD_state[3]                                                                                                                      ; 40      ;
; AD_state[2]                                                                                                                      ; 35      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|wrfull_eq_comp_aeb_int~0                                      ; 33      ;
; AD_state[1]                                                                                                                      ; 32      ;
; Selector54~27                                                                                                                    ; 32      ;
; I2SAudioOut:I2SAO|local_left_sample[15]~0                                                                                        ; 32      ;
; AD_state[4]                                                                                                                      ; 30      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|valid_rdreq                                                   ; 30      ;
; ad_count[25]                                                                                                                     ; 28      ;
; AD_state[0]                                                                                                                      ; 25      ;
; AD_state[5]                                                                                                                      ; 24      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[5]   ; 24      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[4]   ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[8]   ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[10]  ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[1]   ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[7]   ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[9]   ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[2]   ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[6]   ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[3]   ; 21      ;
; data_flag                                                                                                                        ; 20      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_jk6:wrptr_gp|power_modified_counter_values[0]   ; 20      ;
; debounce:de_dash|always0~0                                                                                                       ; 19      ;
; debounce:de_dot|always0~0                                                                                                        ; 19      ;
; debounce:de_PTT|always0~0                                                                                                        ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[0]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[1]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[10] ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[6]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[5]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[7]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[4]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[9]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[2]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[8]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|a_graycounter_r96:rdptr_g1p|power_modified_counter_values[3]  ; 19      ;
; state_PWM.00111                                                                                                                  ; 18      ;
; SLEN                                                                                                                             ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdcnt_addr_ena                                                ; 18      ;
; state_PWM.01001                                                                                                                  ; 17      ;
; state_PWM.01010                                                                                                                  ; 17      ;
; state_PWM.01000                                                                                                                  ; 17      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|ram_address_a[11]                                             ; 17      ;
; Decoder1~125                                                                                                                     ; 16      ;
; Decoder2~113                                                                                                                     ; 16      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|ram_address_b[11]                                             ; 16      ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[7]                                                ; 16      ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X23_Y7, M4K_X23_Y13, M4K_X23_Y11, M4K_X23_Y12, M4K_X23_Y5, M4K_X23_Y6, M4K_X23_Y10, M4K_X23_Y9, M4K_X11_Y10, M4K_X11_Y9, M4K_X11_Y8, M4K_X11_Y12, M4K_X11_Y7, M4K_X11_Y11, M4K_X23_Y8, M4K_X11_Y13 ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ALTSYNCRAM ; AUTO ; True Dual Port ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None ; M4K_X23_Y3, M4K_X23_Y2, M4K_X23_Y4, M4K_X11_Y2, M4K_X11_Y6, M4K_X11_Y5, M4K_X11_Y3, M4K_X11_Y4                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 1,601 / 15,666 ( 10 % ) ;
; C16 interconnects          ; 6 / 812 ( < 1 % )       ;
; C4 interconnects           ; 914 / 11,424 ( 8 % )    ;
; Direct links               ; 165 / 15,666 ( 1 % )    ;
; Global clocks              ; 6 / 8 ( 75 % )          ;
; Local interconnects        ; 486 / 4,608 ( 11 % )    ;
; R24 interconnects          ; 23 / 652 ( 4 % )        ;
; R4 interconnects           ; 1,206 / 13,328 ( 9 % )  ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.82) ; Number of LABs  (Total = 83) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 11                           ;
; 2                                           ; 4                            ;
; 3                                           ; 1                            ;
; 4                                           ; 3                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 5                            ;
; 10                                          ; 3                            ;
; 11                                          ; 6                            ;
; 12                                          ; 6                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.42) ; Number of LABs  (Total = 83) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 68                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 10                           ;
; 2 Clock enables                    ; 11                           ;
; 2 Clocks                           ; 11                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.54) ; Number of LABs  (Total = 83) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 10                           ;
; 3                                            ; 3                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 7                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 4                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 5                            ;
; 31                                           ; 4                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.81) ; Number of LABs  (Total = 83) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 5                            ;
; 1                                               ; 17                           ;
; 2                                               ; 5                            ;
; 3                                               ; 6                            ;
; 4                                               ; 5                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 6                            ;
; 9                                               ; 5                            ;
; 10                                              ; 2                            ;
; 11                                              ; 5                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 2                            ;
; 16                                              ; 6                            ;
; 17                                              ; 3                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.35) ; Number of LABs  (Total = 83) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 11                           ;
; 3                                            ; 14                           ;
; 4                                            ; 3                            ;
; 5                                            ; 5                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 5                            ;
; 10                                           ; 4                            ;
; 11                                           ; 6                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; On                       ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                      ;
+------------------------------------------------------------------+-------------------------+
; Name                                                             ; Value                   ;
+------------------------------------------------------------------+-------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 11                      ;
; Mid Slack - Fit Attempt 1                                        ; 10270                   ;
; Internal Atom Count - Fit Attempt 1                              ; 1337                    ;
; LE/ALM Count - Fit Attempt 1                                     ; 894                     ;
; LAB Count - Fit Attempt 1                                        ; 92                      ;
; Outputs per Lab - Fit Attempt 1                                  ; 5.152                   ;
; Inputs per LAB - Fit Attempt 1                                   ; 7.772                   ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.609                   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:42;1:29;2:21          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:24;1:35;2:10;3:15;4:8 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:23;1:35;2:11;3:14;4:9 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:92                    ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:38;1:52;2:2           ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:30;1:59;2:3           ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:24;1:58;2:10          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:1;1:58;2:33           ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:1;1:89;2:2            ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:62;1:30               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:81;1:11               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:80;1:12               ;
; LEs in Chains - Fit Attempt 1                                    ; 260                     ;
; LEs in Long Chains - Fit Attempt 1                               ; 116                     ;
; LABs with Chains - Fit Attempt 1                                 ; 27                      ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                       ;
; Time - Fit Attempt 1                                             ; 4                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.407                   ;
+------------------------------------------------------------------+-------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+--------------------------------------+-------+
; Name                                 ; Value ;
+--------------------------------------+-------+
; Early Wire Use - Fit Attempt 1       ; 3     ;
; Early Slack - Fit Attempt 1          ; 11236 ;
; Mid Wire Use - Fit Attempt 1         ; 8     ;
; Mid Slack - Fit Attempt 1            ; 10035 ;
; Late Wire Use - Fit Attempt 1        ; 9     ;
; Late Slack - Fit Attempt 1           ; 10035 ;
; Time - Fit Attempt 1                 ; 22    ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 6.125 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 6.884 ;
+--------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 9808  ;
; Early Wire Use - Fit Attempt 1      ; 9     ;
; Peak Regional Wire - Fit Attempt 1  ; 12    ;
; Mid Slack - Fit Attempt 1           ; -199  ;
; Late Slack - Fit Attempt 1          ; -199  ;
; Late Wire Use - Fit Attempt 1       ; 9     ;
; Time - Fit Attempt 1                ; 7     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.015 ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.328 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 25 20:09:15 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus
Info: Selected device EP2C5Q208C8 for design "Ozy_Janus"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208C8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node SLRD~reg0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SLRD
        Info: Destination node SLRD~17
Info: Automatically promoted node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CBCLK
        Info: Destination node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_comb_bita1
Info: Automatically promoted node Tx_read_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Tx_read_clock~62
        Info: Destination node Tx_read_clock~63
Info: Automatically promoted node Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_9p91:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm RESPLIT
Info: Physical synthesis algorithm RESPLIT complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:00:06
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:22
Info: Estimated most critical path is register to memory delay of 3.014 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X7_Y7; Fanout = 1; REG Node = 'Rx_register[11]'
    Info: 2: + IC(2.884 ns) + CELL(0.130 ns) = 3.014 ns; Loc. = M4K_X23_Y13; Fanout = 1; MEM Node = 'Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_rhc1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a11~portb_datain_reg0'
    Info: Total cell delay = 0.130 ns ( 4.31 % )
    Info: Total interconnect delay = 2.884 ns ( 95.69 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 8% of the available device resources. Peak interconnect usage is 11%
    Info: The peak interconnect region extends from location x14_y0 to location x28_y14
Info: Fitter routing operations ending: elapsed time is 00:00:07
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PKEND" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I_PWM_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Q_PWM_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CLRCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CDIN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DFS0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DFS1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AK_reset" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin PKEND has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SLEN
        Info: Type bidirectional pin FX2_FD[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[15] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[13] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Sat Nov 25 20:10:09 2006
    Info: Elapsed time: 00:00:54


