<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7vx485tffg1157-1" LaunchTime="1592896573">
  <File Type="PA-TCL" Name="uart_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="uart_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="uart_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="uart_top.vds"/>
  <File Type="RDS-UTIL" Name="uart_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="uart_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="uart_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="uart_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="uart_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../../examples/uart/hdl/address_decode_tbl.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../examples/uart/hdl/clock_divider_flow.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../examples/uart/hdl/control_operation_fsm.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../examples/uart/hdl/cpu_interface_intconx.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../examples/uart/hdl/status_registers_spec.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../examples/uart/hdl/xmit_rcv_control_fsm.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../examples/uart/hdl/serial_interface_struct.vhd">
      <FileInfo>
        <Attr Name="Library" Val="uart"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../hdl/uart_top_struct.vhd">
      <FileInfo>
        <Attr Name="Library" Val="git_UART_GUI"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="uart_top"/>
      <Option Name="TopLib" Val="git_UART_GUI"/>
      <Option Name="TopArchitecture" Val="struct"/>
      <Option Name="TopRTLFile" Val="$PPRDIR/../../hdl/uart_top_struct.vhd"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../hds/uart_top/struct.bd.info/Synthesis/Constraints/uart_top.sdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
