## [Cello](http://cellocad.org/index.html) - автоматизация дизайна генетических сетей

Cello принимает на вход описание логической функции на языке [Verilog](https://ru.wikipedia.org/wiki/Verilog) и преобразует ее в генетическую
сеть, выполняющую эту функцию. Для реализации логических вентелей в сети используется библиотека эксперементально охарактеризованных 
генетических элементов. 

### Ввод логиеской функции на языке Verilog

**Case** - рекоммендуется для ввода логических таблиц. Рассмотрим на примере:

in1 | in2 | out1
--- | --- | ----
0   | 0   | 0
0   | 1   | 1
1   | 0   | 1
1   | 1   | 0

```
module XOR(output out1, input in1, in2);
  always@(in1,in2)
    begin
      case({in1,in2})
        2'b00: {out1} = 1'b0;
        2'b01: {out1} = 1'b1;
        2'b10: {out1} = 1'b1;
        2'b11: {out1} = 1'b0;
      endcase
    end
endmodule
```

При выборе этого способа ввода Cello автоматически создаст основу для таблицы.
