Fitter report for KP_8
Wed Apr 10 11:05:45 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Embedded Cells
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Fitter RAM Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Wed Apr 10 11:05:44 2024   ;
; Quartus II Version    ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name         ; KP_8                                    ;
; Top-level Entity Name ; cpu                                     ;
; Family                ; FLEX10K                                 ;
; Device                ; EPF10K20TC144-3                         ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 791 / 1,152 ( 69 % )                    ;
; Total pins            ; 54 / 102 ( 53 % )                       ;
; Total memory bits     ; 4,224 / 12,288 ( 34 % )                 ;
+-----------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; AUTO               ;                    ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                           ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk  ; 55    ; --  ; --   ; 163     ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; z        ; 116   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; wreg     ; 99    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[15]    ; 14    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[14]    ; 101   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[13]    ; 100   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[12]    ; 29    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[11]    ; 144   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[10]    ; 20    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[9]     ; 21    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[8]     ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[7]     ; 97    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[6]     ; 23    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[5]     ; 19    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[4]     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[3]     ; 78    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[2]     ; 79    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[1]     ; 12    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[0]     ; 18    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[7]    ; 73    ; --  ; 1    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[6]    ; 95    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[5]    ; 111   ; --  ; 1    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[4]    ; 10    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[3]    ; 9     ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[2]    ; 27    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[1]    ; 87    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[0]    ; 110   ; --  ; 1    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; c        ; 17    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; n        ; 88    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; wmem     ; 86    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[7]     ; 60    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[6]     ; 81    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[5]     ; 90    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[4]     ; 92    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[3]     ; 89    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[2]     ; 67    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[1]     ; 91    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[0]     ; 117   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[7] ; 143   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[6] ; 98    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[5] ; 128   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[4] ; 132   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[3] ; 80    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[2] ; 102   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[1] ; 72    ; --  ; 3    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[0] ; 96    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[7]     ; 130   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[6]     ; 30    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[5]     ; 33    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[4]     ; 22    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[3]     ; 28    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[2]     ; 83    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[1]     ; 63    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[0]     ; 11    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; VCC_INT    ;              ;
; 7     ; k[8]       ; TTL          ;
; 8     ; k[4]       ; TTL          ;
; 9     ; ak[3]      ; TTL          ;
; 10    ; ak[4]      ; TTL          ;
; 11    ; x[0]       ; TTL          ;
; 12    ; k[1]       ; TTL          ;
; 13    ; GND*       ;              ;
; 14    ; k[15]      ; TTL          ;
; 15    ; GND_IO     ;              ;
; 16    ; GND_INT    ;              ;
; 17    ; c          ; TTL          ;
; 18    ; k[0]       ; TTL          ;
; 19    ; k[5]       ; TTL          ;
; 20    ; k[10]      ; TTL          ;
; 21    ; k[9]       ; TTL          ;
; 22    ; x[4]       ; TTL          ;
; 23    ; k[6]       ; TTL          ;
; 24    ; VCC_IO     ;              ;
; 25    ; VCC_INT    ;              ;
; 26    ; GND*       ;              ;
; 27    ; ak[2]      ; TTL          ;
; 28    ; x[3]       ; TTL          ;
; 29    ; k[12]      ; TTL          ;
; 30    ; x[6]       ; TTL          ;
; 31    ; GND*       ;              ;
; 32    ; GND*       ;              ;
; 33    ; x[5]       ; TTL          ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND_IO     ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND*       ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND_IO     ;              ;
; 51    ; GND*       ;              ;
; 52    ; VCC_INT    ;              ;
; 53    ; VCC_INT    ;              ;
; 54    ; GND+       ;              ;
; 55    ; clk        ; TTL          ;
; 56    ; GND+       ;              ;
; 57    ; GND_INT    ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; GND*       ;              ;
; 60    ; y[7]       ; TTL          ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; x[1]       ; TTL          ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_IO     ;              ;
; 67    ; y[2]       ; TTL          ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; d_bus[1]   ; TTL          ;
; 73    ; ak[7]      ; TTL          ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; k[3]       ; TTL          ;
; 79    ; k[2]       ; TTL          ;
; 80    ; d_bus[3]   ; TTL          ;
; 81    ; y[6]       ; TTL          ;
; 82    ; GND*       ;              ;
; 83    ; x[2]       ; TTL          ;
; 84    ; GND_INT    ;              ;
; 85    ; GND_IO     ;              ;
; 86    ; wmem       ; TTL          ;
; 87    ; ak[1]      ; TTL          ;
; 88    ; n          ; TTL          ;
; 89    ; y[3]       ; TTL          ;
; 90    ; y[5]       ; TTL          ;
; 91    ; y[1]       ; TTL          ;
; 92    ; y[4]       ; TTL          ;
; 93    ; VCC_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; ak[6]      ; TTL          ;
; 96    ; d_bus[0]   ; TTL          ;
; 97    ; k[7]       ; TTL          ;
; 98    ; d_bus[6]   ; TTL          ;
; 99    ; wreg       ; TTL          ;
; 100   ; k[13]      ; TTL          ;
; 101   ; k[14]      ; TTL          ;
; 102   ; d_bus[2]   ; TTL          ;
; 103   ; GND_INT    ;              ;
; 104   ; GND_IO     ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; ak[0]      ; TTL          ;
; 111   ; ak[5]      ; TTL          ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; VCC_IO     ;              ;
; 116   ; z          ; TTL          ;
; 117   ; y[0]       ; TTL          ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; VCC_INT    ;              ;
; 124   ; GND+       ;              ;
; 125   ; GND+       ;              ;
; 126   ; GND+       ;              ;
; 127   ; GND_INT    ;              ;
; 128   ; d_bus[5]   ; TTL          ;
; 129   ; GND_IO     ;              ;
; 130   ; x[7]       ; TTL          ;
; 131   ; GND*       ;              ;
; 132   ; d_bus[4]   ; TTL          ;
; 133   ; GND*       ;              ;
; 134   ; VCC_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND_IO     ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; d_bus[7]   ; TTL          ;
; 144   ; k[11]      ; TTL          ;
+-------+------------+--------------+


+-----------------------------------------------------------------------+
; Control Signals                                                       ;
+----------------------+--------+---------+--------------+--------------+
; Name                 ; Pin #  ; Fan-Out ; Usage        ; Global Usage ;
+----------------------+--------+---------+--------------+--------------+
; status_reg:inst4|z~9 ; LC3_F3 ; 3       ; Clock enable ; Non-global   ;
; sync_wr:inst3|wmem   ; LC3_E7 ; 9       ; Write enable ; Non-global   ;
; control:inst1|branch ; LC5_D2 ; 8       ; Sync. load   ; Non-global   ;
; clk                  ; 55     ; 163     ; Clock        ; Pin          ;
+----------------------+--------+---------+--------------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; clk  ; 55    ; 163     ; yes    ;
+------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 4                      ;
; 5                  ; 1                      ;
; 6                  ; 2                      ;
; 7                  ; 1                      ;
; 8                  ; 3                      ;
; 9                  ; 4                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 12    ;
+--------+-------+


+---------------------------------------------------------------------------------------------+
; Embedded Cells                                                                              ;
+--------+---------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                                ; Mode ; Turbo ;
+--------+---------------------------------------------------------------------+------+-------+
; EC6_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]           ; RAM  ; Off   ;
; EC1_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]           ; RAM  ; Off   ;
; EC6_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]           ; RAM  ; Off   ;
; EC5_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]           ; RAM  ; Off   ;
; EC8_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[11]           ; RAM  ; Off   ;
; EC2_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10]           ; RAM  ; Off   ;
; EC3_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[9]            ; RAM  ; Off   ;
; EC4_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[8]            ; RAM  ; Off   ;
; EC7_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[7]            ; RAM  ; Off   ;
; EC8_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]            ; RAM  ; Off   ;
; EC3_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]            ; RAM  ; Off   ;
; EC5_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]            ; RAM  ; Off   ;
; EC4_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[3]            ; RAM  ; Off   ;
; EC1_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[2]            ; RAM  ; Off   ;
; EC7_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]            ; RAM  ; Off   ;
; EC2_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]            ; RAM  ; Off   ;
; EC7_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
; EC5_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
; EC3_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC2_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC4_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC6_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC1_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC8_E  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
+--------+---------------------------------------------------------------------+------+-------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; sync_wr:inst3|wreg~24                                                                    ; 130     ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]                                 ; 48      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]                                 ; 48      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]                                ; 42      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[3]                                 ; 37      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]                                 ; 36      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]                                 ; 33      ;
; blok_ron:inst2|ron.raddr_a[3]~598                                                        ; 30      ;
; blok_ron:inst2|ron.raddr_b[3]~596                                                        ; 30      ;
; blok_ron:inst2|ron.raddr_b[2]~595                                                        ; 30      ;
; blok_ron:inst2|ron.raddr_a[2]~600                                                        ; 30      ;
; blok_ron:inst2|ron.raddr_a[1]~595                                                        ; 30      ;
; blok_ron:inst2|ron.raddr_a[0]~597                                                        ; 30      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]                                ; 30      ;
; blok_ron:inst2|Equal2~18                                                                 ; 30      ;
; blok_ron:inst2|ron.raddr_b[1]~600                                                        ; 30      ;
; blok_ron:inst2|ron.raddr_b[0]~598                                                        ; 30      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]                                ; 29      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[2]                                 ; 29      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]                                ; 28      ;
; shifter:inst5|out[0]~5239                                                                ; 26      ;
; shifter:inst5|out[1]~5233                                                                ; 26      ;
; sync_wr:inst3|LessThan0~18                                                               ; 25      ;
; blok_ron:inst2|x[0]~290                                                                  ; 24      ;
; shifter:inst5|out[3]~5227                                                                ; 23      ;
; shifter:inst5|out[2]~5253                                                                ; 23      ;
; blok_ron:inst2|x[2]~288                                                                  ; 22      ;
; blok_ron:inst2|x[1]~289                                                                  ; 22      ;
; blok_ron:inst2|x[3]~287                                                                  ; 21      ;
; alu:inst12|always0~65                                                                    ; 20      ;
; blok_ron:inst2|x[4]~286                                                                  ; 20      ;
; alu:inst12|d_bus[5]~16380                                                                ; 19      ;
; alu:inst12|d_bus[7]~16372                                                                ; 19      ;
; alu:inst12|d_bus[6]~16376                                                                ; 19      ;
; alu:inst12|d_bus[2]~16392                                                                ; 19      ;
; blok_ron:inst2|x[5]~285                                                                  ; 19      ;
; alu:inst12|d_bus[0]~16411                                                                ; 19      ;
; alu:inst12|d_bus[1]~16396                                                                ; 19      ;
; alu:inst12|d_bus[3]~16388                                                                ; 19      ;
; alu:inst12|d_bus[4]~16384                                                                ; 19      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 18      ;
; blok_ron:inst2|x[6]~284                                                                  ; 18      ;
; blok_ron:inst2|Equal3~14                                                                 ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|q[7]~0               ; 17      ;
+------------------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 31             ;
; 1                        ; 7              ;
; 2                        ; 1              ;
; 3                        ; 2              ;
; 4                        ; 2              ;
; 5                        ; 4              ;
; 6                        ; 5              ;
; 7                        ; 18             ;
; 8                        ; 74             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 45             ;
; 1                           ; 6              ;
; 2                           ; 8              ;
; 3                           ; 9              ;
; 4                           ; 16             ;
; 5                           ; 10             ;
; 6                           ; 27             ;
; 7                           ; 19             ;
; 8                           ; 4              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 31             ;
; 2 - 3                      ; 2              ;
; 4 - 5                      ; 9              ;
; 6 - 7                      ; 2              ;
; 8 - 9                      ; 23             ;
; 10 - 11                    ; 21             ;
; 12 - 13                    ; 10             ;
; 14 - 15                    ; 21             ;
; 16 - 17                    ; 19             ;
; 18 - 19                    ; 6              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  81 / 96 ( 84 % )   ;  38 / 48 ( 79 % )           ;  37 / 48 ( 77 % )            ;
;  B    ;  86 / 96 ( 90 % )   ;  36 / 48 ( 75 % )           ;  31 / 48 ( 65 % )            ;
;  C    ;  55 / 96 ( 57 % )   ;  31 / 48 ( 65 % )           ;  12 / 48 ( 25 % )            ;
;  D    ;  42 / 96 ( 44 % )   ;  18 / 48 ( 38 % )           ;  17 / 48 ( 35 % )            ;
;  E    ;  58 / 96 ( 60 % )   ;  24 / 48 ( 50 % )           ;  27 / 48 ( 56 % )            ;
;  F    ;  40 / 96 ( 42 % )   ;  46 / 48 ( 96 % )           ;  7 / 48 ( 15 % )             ;
; Total ;  362 / 576 ( 63 % ) ;  193 / 288 ( 67 % )         ;  131 / 288 ( 45 % )          ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  10 / 24 ( 42 % )   ;
; 2     ;  8 / 24 ( 33 % )    ;
; 3     ;  13 / 24 ( 54 % )   ;
; 4     ;  11 / 24 ( 46 % )   ;
; 5     ;  10 / 24 ( 42 % )   ;
; 6     ;  8 / 24 ( 33 % )    ;
; 7     ;  11 / 24 ( 46 % )   ;
; 8     ;  14 / 24 ( 58 % )   ;
; 9     ;  10 / 24 ( 42 % )   ;
; 10    ;  10 / 24 ( 42 % )   ;
; 11    ;  13 / 24 ( 54 % )   ;
; 12    ;  13 / 24 ( 54 % )   ;
; 13    ;  8 / 24 ( 33 % )    ;
; 14    ;  5 / 24 ( 21 % )    ;
; 15    ;  6 / 24 ( 25 % )    ;
; 16    ;  8 / 24 ( 33 % )    ;
; 17    ;  10 / 24 ( 42 % )   ;
; 18    ;  5 / 24 ( 21 % )    ;
; 19    ;  4 / 24 ( 17 % )    ;
; 20    ;  4 / 24 ( 17 % )    ;
; 21    ;  6 / 24 ( 25 % )    ;
; 22    ;  5 / 24 ( 21 % )    ;
; 23    ;  4 / 24 ( 17 % )    ;
; 24    ;  4 / 24 ( 17 % )    ;
; Total ;  200 / 576 ( 35 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  16 / 24 ( 67 % ) ;
; Total ;  16 / 24 ( 67 % ) ;
+-------+-------------------+


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+-----------------------------------+-------------------------+
; Resource                          ; Usage                   ;
+-----------------------------------+-------------------------+
; Total logic elements              ; 791 / 1,152 ( 69 % )    ;
; Registers                         ; 139 / 1,152 ( 12 % )    ;
; Logic elements in carry chains    ; 100                     ;
; User inserted logic elements      ; 0                       ;
; I/O pins                          ; 54 / 102 ( 53 % )       ;
;     -- Clock pins                 ; 1                       ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )         ;
; Global signals                    ; 1                       ;
; EABs                              ; 3 / 6 ( 50 % )          ;
; Total memory bits                 ; 4,224 / 12,288 ( 34 % ) ;
; Total RAM block bits              ; 6,144 / 12,288 ( 50 % ) ;
; Maximum fan-out node              ; clk                     ;
; Maximum fan-out                   ; 163                     ;
; Highest non-global fan-out signal ; sync_wr:inst3|wreg      ;
; Highest non-global fan-out        ; 130                     ;
; Total fan-out                     ; 3266                    ;
; Average fan-out                   ; 3.76                    ;
+-----------------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cpu                                        ; 791 (0)     ; 139          ; 4224        ; 54   ; 652 (0)      ; 1 (0)             ; 138 (0)          ; 100 (0)         ; 0 (0)      ; |cpu                                                                                                                                  ; work         ;
;    |alu:inst12|                             ; 352 (148)   ; 0            ; 0           ; 0    ; 352 (148)    ; 0 (0)             ; 0 (0)            ; 92 (4)          ; 0 (0)      ; |cpu|alu:inst12                                                                                                                       ; work         ;
;       |lpm_add_sub:Add0|                    ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add0                                                                                                      ; work         ;
;          |addcore:adder|                    ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add0|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|       ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;       |lpm_add_sub:Add1|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add1                                                                                                      ; work         ;
;          |addcore:adder|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add1|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|       ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;       |lpm_add_sub:Add2|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add2                                                                                                      ; work         ;
;          |addcore:adder|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add2|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|       ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;       |lpm_add_sub:Add3|                    ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add3                                                                                                      ; work         ;
;          |addcore:adder|                    ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add3|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|       ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;       |lpm_add_sub:Add4|                    ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add4                                                                                                      ; work         ;
;          |addcore:adder|                    ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add4|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|       ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;       |lpm_add_sub:Add5|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add5                                                                                                      ; work         ;
;          |addcore:adder|                    ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add5|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|       ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;       |lpm_divide:Div0|                     ; 85 (0)      ; 0            ; 0           ; 0    ; 85 (0)       ; 0 (0)             ; 0 (0)            ; 38 (0)          ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0                                                                                                       ; work         ;
;          |lpm_divide_m1m:auto_generated|    ; 85 (0)      ; 0            ; 0           ; 0    ; 85 (0)       ; 0 (0)             ; 0 (0)            ; 38 (0)          ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 85 (0)      ; 0            ; 0           ; 0    ; 85 (0)       ; 0 (0)             ; 0 (0)            ; 38 (0)          ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider                                             ; work         ;
;                |alt_u_div_oke:divider|      ; 85 (49)     ; 0            ; 0           ; 0    ; 85 (49)      ; 0 (0)             ; 0 (0)            ; 38 (4)          ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider                       ; work         ;
;                   |add_sub_b9c:add_sub_1|   ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_b9c:add_sub_1 ; work         ;
;                   |add_sub_c9c:add_sub_2|   ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_c9c:add_sub_2 ; work         ;
;                   |add_sub_d9c:add_sub_3|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_d9c:add_sub_3 ; work         ;
;                   |add_sub_e9c:add_sub_4|   ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_e9c:add_sub_4 ; work         ;
;                   |add_sub_f9c:add_sub_5|   ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_f9c:add_sub_5 ; work         ;
;                   |add_sub_g9c:add_sub_6|   ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_g9c:add_sub_6 ; work         ;
;                   |add_sub_h9c:add_sub_7|   ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_divide:Div0|lpm_divide_m1m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_oke:divider|add_sub_h9c:add_sub_7 ; work         ;
;       |lpm_mult:Mult0|                      ; 47 (0)      ; 0            ; 0           ; 0    ; 47 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0                                                                                                        ; work         ;
;          |mult_1h01:auto_generated|         ; 47 (29)     ; 0            ; 0           ; 0    ; 47 (29)      ; 0 (0)             ; 0 (0)            ; 26 (8)          ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated                                                                               ; work         ;
;             |lpm_add_sub:op_1|              ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_1                                                              ; work         ;
;                |addcore:adder|              ; 6 (1)       ; 0            ; 0           ; 0    ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 6 (1)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_1|addcore:adder                                                ; work         ;
;                   |a_csnbuffer:result_node| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node                        ; work         ;
;             |lpm_add_sub:op_2|              ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_2                                                              ; work         ;
;                |addcore:adder|              ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_2|addcore:adder                                                ; work         ;
;                   |a_csnbuffer:result_node| ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node                        ; work         ;
;             |lpm_add_sub:op_5|              ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_5                                                              ; work         ;
;                |addcore:adder|              ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_5|addcore:adder                                                ; work         ;
;                   |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |cpu|alu:inst12|lpm_mult:Mult0|mult_1h01:auto_generated|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node                        ; work         ;
;    |blok_ron:inst2|                         ; 339 (339)   ; 128          ; 0           ; 0    ; 211 (211)    ; 0 (0)             ; 128 (128)        ; 0 (0)           ; 0 (0)      ; |cpu|blok_ron:inst2                                                                                                                   ; work         ;
;    |control:inst1|                          ; 14 (6)      ; 8            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|control:inst1                                                                                                                    ; work         ;
;       |lpm_counter:q_pc_rtl_0|              ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|control:inst1|lpm_counter:q_pc_rtl_0                                                                                             ; work         ;
;          |alt_counter_f10ke:wysi_counter|   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |cpu|control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter                                                              ; work         ;
;    |lpm_ram_dq0:inst15|                     ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_ram_dq0:inst15                                                                                                               ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component|     ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component                                                                               ; work         ;
;          |altram:sram|                      ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram                                                                   ; work         ;
;    |lpm_rom0:inst|                          ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_rom0:inst                                                                                                                    ; work         ;
;       |lpm_rom:lpm_rom_component|           ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_rom0:inst|lpm_rom:lpm_rom_component                                                                                          ; work         ;
;          |altrom:srom|                      ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom                                                                              ; work         ;
;    |shifter:inst5|                          ; 79 (79)     ; 0            ; 0           ; 0    ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|shifter:inst5                                                                                                                    ; work         ;
;    |status_reg:inst4|                       ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |cpu|status_reg:inst4                                                                                                                 ; work         ;
;    |sync_wr:inst3|                          ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|sync_wr:inst3                                                                                                                    ; work         ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; clk      ; Input    ; OFF         ;
; z        ; Output   ; OFF         ;
; wreg     ; Output   ; OFF         ;
; k[15]    ; Output   ; OFF         ;
; k[14]    ; Output   ; OFF         ;
; k[13]    ; Output   ; OFF         ;
; k[12]    ; Output   ; OFF         ;
; k[11]    ; Output   ; OFF         ;
; k[10]    ; Output   ; OFF         ;
; k[9]     ; Output   ; OFF         ;
; k[8]     ; Output   ; OFF         ;
; k[7]     ; Output   ; OFF         ;
; k[6]     ; Output   ; OFF         ;
; k[5]     ; Output   ; OFF         ;
; k[4]     ; Output   ; OFF         ;
; k[3]     ; Output   ; OFF         ;
; k[2]     ; Output   ; OFF         ;
; k[1]     ; Output   ; OFF         ;
; k[0]     ; Output   ; OFF         ;
; ak[7]    ; Output   ; OFF         ;
; ak[6]    ; Output   ; OFF         ;
; ak[5]    ; Output   ; OFF         ;
; ak[4]    ; Output   ; OFF         ;
; ak[3]    ; Output   ; OFF         ;
; ak[2]    ; Output   ; OFF         ;
; ak[1]    ; Output   ; OFF         ;
; ak[0]    ; Output   ; OFF         ;
; c        ; Output   ; OFF         ;
; n        ; Output   ; OFF         ;
; wmem     ; Output   ; OFF         ;
; y[7]     ; Output   ; OFF         ;
; y[6]     ; Output   ; OFF         ;
; y[5]     ; Output   ; OFF         ;
; y[4]     ; Output   ; OFF         ;
; y[3]     ; Output   ; OFF         ;
; y[2]     ; Output   ; OFF         ;
; y[1]     ; Output   ; OFF         ;
; y[0]     ; Output   ; OFF         ;
; d_bus[7] ; Output   ; OFF         ;
; d_bus[6] ; Output   ; OFF         ;
; d_bus[5] ; Output   ; OFF         ;
; d_bus[4] ; Output   ; OFF         ;
; d_bus[3] ; Output   ; OFF         ;
; d_bus[2] ; Output   ; OFF         ;
; d_bus[1] ; Output   ; OFF         ;
; d_bus[0] ; Output   ; OFF         ;
; x[7]     ; Output   ; OFF         ;
; x[6]     ; Output   ; OFF         ;
; x[5]     ; Output   ; OFF         ;
; x[4]     ; Output   ; OFF         ;
; x[3]     ; Output   ; OFF         ;
; x[2]     ; Output   ; OFF         ;
; x[1]     ; Output   ; OFF         ;
; x[0]     ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------+--------------+
; Name                                                                   ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF        ; Location     ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------+--------------+
; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 16           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 1    ; output.mif ; ESB_E        ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|content            ; ROM         ; 256          ; 16           ; --           ; --           ; no                     ; yes                     ; --                     ; --                      ; 4096 ; 2    ; test.mif   ; ESB_A, ESB_B ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in B:/study/labs8/MSIPU/Coursework/KP/KP_8.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Wed Apr 10 11:05:38 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off KP_8 -c KP_8
Info: Automatically selected device EPF10K20TC144-3 for design KP_8
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Apr 10 2024 at 11:05:38
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 230 megabytes
    Info: Processing ended: Wed Apr 10 11:05:45 2024
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


