tinyriscv SOC输入输出信号有两部分，一部分是系统时钟clk和复位信号rst，另一部分是JTAG调试信号，TCK、TMS、TDI和TDO。
clock pin m2
# 分模块
## 1.1模块综述
**jtag_top**：调试模块的顶层模块，主要有三大类型的信号，第一种是读写内存的信号，第二种是读写寄存器的信号，第三种是控制信号，比如复位MCU，暂停MCU等。
**pc_reg**:PC寄存器模块，用于产生PC寄存器的值，该值会被用作指令存储器的地址信号。
**if_id**：取指到译码之间的模块，用于将指令存储器输出的指令打一拍后送到译码模块。
**id**：译码模块，纯组合逻辑电路，根据if_id模块送进来的指令进行译码。当译码出具体的指令（比如add指令）后，产生是否写寄存器信号， 读寄存器信号等。由于寄存器采用的是异步读方式，因此只要送出读寄存器信号后，会马上得到对应的寄存器数据，这个数据会和写寄存器信号一起送到id_ex模块。
**id_ex**：译码到执行之间的模块，用于将是否写寄存器的信号和寄存器数据打一拍后送到执行模块。
**ex**：执行模块，纯组合逻辑电路，根据具体的指令进行相应的操作，比如add指令就执行加法操作等。此外，如果是Mw等访存指令的话，则会进行读内存操作，读内存也是采用异步读方式。最后将是否需要写寄存器、写寄存器地址，写寄存器数据信号送给regs模块，将是否需要写内存、写内存地址、写内存数据信号送给rib总线，由总线来分配访问的模块。
~~**div**：除法模块，采用试商法实现，因此至少需要32个时钟才能完成一次除法操作~~。 
**ctrl**：控制模块，产生暂停流水线、跳转等控制信号。 
**clint**：**==核心本地中断模块，对输入的中断请求信号进行总裁，产生最终的中断信号。==** 
**rom**：程序存储器模块，用于存储程序（bin）文件。 
**ram**：数据存储器模块，用于存储程序中的数据。 
**timer**：**==定时器模块，用于计时和产生定时中断信号。目前支持RTOS时需要用到该定时器。==** **uart_tx**：串口发送模块，主要用于调试打印。 
**gpio**：简单的IO口模块
，主要用于点灯调试。 
**spi**： 目前只有master角色，用于访问spi从机，比如spi norflash。
## 2.1PC_REG
### 原始代码
```verilog
``include "defines.v"

  

// PC寄存器模块

module pc_reg(

  

input wire clk,

input wire rst,

  

input wire jump_flag_i, // 跳转标志

input wire[`InstAddrBus] jump_addr_i, // 跳转地址

input wire[`Hold_Flag_Bus] hold_flag_i, // 流水线暂停标志

input wire jtag_reset_flag_i, // 复位标志

  

output reg[`InstAddrBus] pc_o // PC指针

  

);

  
  

always @ (posedge clk) begin

// 复位

if (rst == `RstEnable || jtag_reset_flag_i == 1'b1) begin

pc_o <= `CpuResetAddr;

// 跳转

end else if (jump_flag_i == `JumpEnable) begin

pc_o <= jump_addr_i;

// 暂停

end else if (hold_flag_i >= `Hold_Pc) begin

pc_o <= pc_o;

// 地址加4

end else begin

pc_o <= pc_o + 4'h4;

end

end

  

endmodule
```
### GPT
这段代码是一个 Verilog 的模块，实现了一个简单的 PC 寄存器模块，用于处理 CPU 中的程序计数器。我可以帮你解释一下其中的关键部分：

1. 模块定义：这是一个名为 `pc_reg` 的模块，它包含了输入时钟信号 `clk`、复位信号 `rst`，以及一些控制信号和输出信号 `pc_o`。
    
2. 时序逻辑：使用 `always @ (posedge clk)` 来表示后面的逻辑是时序逻辑，即在时钟上升沿执行。
    
3. 复位逻辑：首先判断是否需要进行复位，如果 `rst` 为使能状态或者 `jtag_reset_flag_i` 信号为高电平（1），则将 `pc_o` 赋值为 `CpuResetAddr`。
    
4. 跳转逻辑：当 `jump_flag_i` 为使能状态时，将 `pc_o` 赋值为 `jump_addr_i`，实现跳转功能。
    
5. 暂停逻辑：当 `hold_flag_i` 大于等于某个值时（`Hold_Pc`），保持当前 `pc_o` 不变，==*实现流水线暂停功能*==。
    
6. 地址自增逻辑：在以上条件都不满足时，将 `pc_o` 的值加上 4（`4'h4`），实现地址加 4 的功能，用于顺序执行指令。
    

总的来说，这个模块实现了一个简单的程序计数器逻辑，并根据控制信号进行跳转、暂停和自增地址的操作。
> [!question] 为什么是加4啊
> 在这 在这⾥可以知道， ⾥可以知道， tinyriscv的取指地址是4字节对齐的， tinyriscv的取指地址是4字节对⻬的，每条指令都是32位的。


### 官方文档
![[support/img/Pasted image 20240519224454.png]]
## 2.2通⽤寄存器
### 2.2.1 代码
```verilog
``include "defines.v"

  

// 通用寄存器模块

module regs(

  

input wire clk,

input wire rst,

  

// from ex

input wire we_i, // 写寄存器标志

input wire[`RegAddrBus] waddr_i, // 写寄存器地址

input wire[`RegBus] wdata_i, // 写寄存器数据

  

// from jtag

input wire jtag_we_i, // 写寄存器标志

input wire[`RegAddrBus] jtag_addr_i, // 读、写寄存器地址

input wire[`RegBus] jtag_data_i, // 写寄存器数据

  

// from id

input wire[`RegAddrBus] raddr1_i, // 读寄存器1地址

  

// to id

output reg[`RegBus] rdata1_o, // 读寄存器1数据

  

// from id

input wire[`RegAddrBus] raddr2_i, // 读寄存器2地址

  

// to id

output reg[`RegBus] rdata2_o, // 读寄存器2数据

  

// to jtag

output reg[`RegBus] jtag_data_o // 读寄存器数据

  

);

  

reg[`RegBus] regs[0:`RegNum - 1];

  

// 写寄存器

always @ (posedge clk) begin

if (rst == `RstDisable) begin

// 优先ex模块写操作

if ((we_i == `WriteEnable) && (waddr_i != `ZeroReg)) begin

regs[waddr_i] <= wdata_i;

end else if ((jtag_we_i == `WriteEnable) && (jtag_addr_i != `ZeroReg)) begin

regs[jtag_addr_i] <= jtag_data_i;

end

end

end

  

// 读寄存器1

always @ (*) begin

if (raddr1_i == `ZeroReg) begin

rdata1_o = `ZeroWord;

// 如果读地址等于写地址，并且正在写操作，则直接返回写数据

end else if (raddr1_i == waddr_i && we_i == `WriteEnable) begin

rdata1_o = wdata_i;

end else begin

rdata1_o = regs[raddr1_i];

end

end

  

// 读寄存器2

always @ (*) begin

if (raddr2_i == `ZeroReg) begin

rdata2_o = `ZeroWord;

// 如果读地址等于写地址，并且正在写操作，则直接返回写数据

end else if (raddr2_i == waddr_i && we_i == `WriteEnable) begin

rdata2_o = wdata_i;

end else begin

rdata2_o = regs[raddr2_i];

end

end

  

// jtag读寄存器

always @ (*) begin

if (jtag_addr_i == `ZeroReg) begin

jtag_data_o = `ZeroWord;

end else begin

jtag_data_o = regs[jtag_addr_i];

end

end

  

endmodule
```
### 2.2.2 官方文档
⼀共有32个通⽤寄存器x0~x31，其中寄存器x0是只读寄存器并且其值固定为0。通⽤寄存器的输⼊输出信号如下表所示：
  ![[support/img/Pasted image 20240519224949.png]]
  ![[support/img/Pasted image 20240519225039.png]]
  ![[support/img/Pasted image 20240519225132.png]]

### 2.2.3 JTAG
标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。jtag是有硬件实现的。**在cpu**（注意：这里的cpu是指运算处理单元，只包含了内部寄存器以及运算单元等基本部件）**外围，处理器**（即cpu扩展芯片，不是soc）**内部包含了jtag的硬件实现，并且向外界提供接口，也就是上面所说的TMS，TCK，TDI，TDO，四个引脚。**
代码都在debug文件夹中, ==**不知道需不需要改**==

## 2.3 总线
![[support/img/Pasted image 20240522091028.png]]
- output对于主设备来说只有一个,\ ['MemBus] m3_data_o, 所以总线上有一个32位的输出数据哦
- 总线上还有32位的输入数据和32位的地址
- 还有1位的访问请求标志, 这一位标志着仲裁的时候的事情
- 还有一位写标志, 这个很重要, 如果是写的话, ok那我总线上的输入数据就是要写入的数据, 总线上的地址就是要写入的地址.
> [!note] 地址总线是