# Simulateur RISC-V avec Extension F

Ce projet est un simulateur pÃ©dagogique de l'architecture **RISC-V RV32I**, enrichi avec un support partiel de l'**extension F** (virgule flottante, simple prÃ©cision - IEEE-754).

---

## âœ¨ FonctionnalitÃ©s

- Support des instructions entiÃ¨res **RV32I**
- Ajout des instructions flottantes :
  - `flw` / `fsw` : chargement et stockage de float
  - `fadd.s` / `fsub.s` : addition et soustraction IEEE-754
- Gestion du registre `fcsr`, avec :
  - `fflags` (exceptions : NV, DZ, OF, UF, NX)
  - `frm` (mode dâ€™arrondi : RNE, RTZ, etc.)
- IntÃ©gration de la bibliothÃ¨que **SoftFloat**
- Organisation mÃ©moire rÃ©aliste : `mem0` Ã  `mem3` simulant la RAM
- Compatible avec une future **gÃ©nÃ©ration RTL (Vivado HLS)**

---

## ğŸ—‚ï¸ Structure du projet

simulateur-riscv/
â”œâ”€â”€ riscv_sim.cpp # Code principal de la boucle Fetch-Decode-Execute
â”œâ”€â”€ softfloat/ # BibliothÃ¨que SoftFloat (version simplifiÃ©e)
â”‚ â”œâ”€â”€ f32_add.c
â”‚ â”œâ”€â”€ f32_sub.c
â”‚ â””â”€â”€ ...
â”œâ”€â”€ makefile
â””â”€â”€ README.md

Auteur

**Hamza Echerarhi**  
Master 1 Logiciel pour SystÃ¨mes EmbarquÃ©s  
UniversitÃ© de Bretagne Occidentale (UBO) â€“ 2024/2025


