# Verilog

参数传递：  
    Verilog可以在例化时传递参数，传递的参数是子模块中定义的parameter。  
    传递方法如下：  
        1.module_name #( parameter1, parameter2) inst_name( port_map);  
        2.module_name #( .parameter_name(para_value), .parameter_name(para_value)) inst_name (port map);  
  
缩减运算符：
    Verilog中，缩减运算符即最低位与次低位进行位运算，再与次次低位运算，直到最高位为止，例如：  
    wire[3:0] in;  
    wire  out1, out2;  
    assign out1 = ^ in;  
    assign out2 = & in;  
    最终结果：out1 = ((in[0] ^ in[1]) ^ in[2]) ^ in[3];  
             out2 = ((in[0] & in[1]) & in[2]) & in[3];  
             
generate 语句：  
    
