################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2025/08/05 22:09:08)
# requested at line 3 in C:\Users\maksw\OneDrive\Dokumenty\GitHub\Projetk_Cyfr-wka_Terraria_Gra\.dvt\default.build


################ Verilog Auto-config Directives ################
+dvt_init

fpga/rtl/top_vga_basys3.sv
rtl/clk_wiz_0_clk_wiz.v
rtl/top_vga.sv
rtl/vga_if.sv
sim/common/tiff_writer.sv
sim/top_fpga/top_fpga_tb.sv
sim/top_vga/top_vga_tb.sv
rtl/vga_pkg.sv
sim/vga_timing/vga_timing_tb.sv
rtl/vga_timing.sv
rtl/char.sv
rtl/draw_bg.sv
sim/common/glbl.v

################ No files found. ################
