CHIP_CAICOS,VAR_0
CHIP_CEDAR,VAR_1
CHIP_PALM,VAR_2
CHIP_SUMO,VAR_3
CHIP_SUMO2,VAR_4
PACKET3,FUNC_0
PACKET3_SET_RESOURCE,VAR_5
PACKET3_TC_ACTION_ENA,VAR_6
PACKET3_VC_ACTION_ENA,VAR_7
RADEON_RING_TYPE_GFX_INDEX,VAR_8
SQ_ENDIAN_8IN32,VAR_9
SQ_SEL_W,VAR_10
SQ_SEL_X,VAR_11
SQ_SEL_Y,VAR_12
SQ_SEL_Z,VAR_13
SQ_TEX_VTX_VALID_BUFFER,VAR_14
SQ_VTCX_SEL_W,FUNC_1
SQ_VTCX_SEL_X,FUNC_2
SQ_VTCX_SEL_Y,FUNC_3
SQ_VTCX_SEL_Z,FUNC_4
SQ_VTXC_BASE_ADDR_HI,FUNC_5
SQ_VTXC_ENDIAN_SWAP,FUNC_6
SQ_VTXC_STRIDE,FUNC_7
S__SQ_CONSTANT_TYPE,FUNC_8
cp_set_surface_sync,FUNC_9
radeon_ring_write,FUNC_10
upper_32_bits,FUNC_11
set_vtx_resource,FUNC_12
rdev,VAR_15
gpu_addr,VAR_16
ring,VAR_17
sq_vtx_constant_word2,VAR_18
sq_vtx_constant_word3,VAR_19
