# SPD
## Parcialito 1

1. La palabra del 8086/88 es de 16 bits, por lo tanto la palabra doble es de 2 bytes:

    [] Verdadero

    **[X]** Falso

    Si la palabra es de 16 bits, la palabra doble va a ser de 32 bits. 32 bits son 4 bytes.

2. Marcar las afirmaciones correctas:

    **[X]** Para multiplicar una cifra hexadecimal por la base debo inyectar un cero por derecha y desplazar los dígitos hacia la izquierda.

    **[X]** El sistema binario es basado y posicional.

    **[X]** La base de un sistema numérico define la cantidad de símbolos que posee.

    [] Al realizar sumas en hexadecimal, el llevarse "unos" significa llevarse potencias de 10.

    [] Los pesos del sistema binario desde el dígito cero hasta el enésimo son 0, 1, 2, 4, 8, 16, ... 2 a la n.

3. Ordenar cronológicamente las tecnologías con que se construyen los ordenadores:

        1 → Engranajes, 2 → Relés (electromecánicas), 3 → Tubos de vacío, 4 → Transistores, 5 → Circuitos integrados, 6 → Moleculares

4. ¿Cuál es el número anterior a 100h?

    **[X]** 0FFh
    
    [] F00h
    
    [] 101h
    
    [] 099h
    
    [] 010h

5. ¿Quién es el llamado "Padre del Ordenador"?

    [] Alan Turing
    
    [] Steve Wozniak
    
    [] Herman Hollerith
    
    **[X]** Charles Babbage
    
    [] John Von Neumann

6. El kibibyte es una potencia de 2 del byte

    **[X]** Verdadero
    
    [] Falso

7. Con 6 bits, indicar cuántas cifras decimales podrán representarse

    [] 128
    
    **[X]** 32
    
    **[X]** 0
    
    [] 1024
    
    **[X]** 8
    
    [] 64

8. Tipear la respuesta al convertir la cifra decimal 981d a hexadecimal. Colocar los dígitos hexadecimales sin el subíndice "h".

    >Rta: 3D5h

9. Escribir el resultado de pasar la cifra hexadecimal BA59Fh a binario. Tipear solo los ceros y unos sin el subíndice "b".

    >Rta: 10111010010110011111

10. ¿Cuántos bits tiene la cifra siguiente: CFE21h?

    [] 5
    
    **[X]** 20
    
    [] 16
    
    [] 8

## Parcialito 2

1. Completar la afirmación:

    Una función lógica **[combinacional]** será aquella que depende **[únicamente]** de sus **[variables]** de **[entrada]**.

2. Asignar la respuesta correcta a cada consigna:

    Una compuerta posee sus entradas conectadas a masa por defecto es una compuerta **[Grounded]**

    Una compuerta que interpreta un cambio de estado en sus entradas cuando la pendiente de la señal alcanza un cierto valor es una compuerta **[Activada por flanco]**

    Una compuerta que interpreta un cambio de estado en sus entradas cuando el valor de la señal alcanza un cierto umbral fijo es una compuerta **[Activada por nivel]**

    Una compuerta que interpreta un cambio de estado en sus entradas cuando el valor de la señal alcanza un umbral variable (cuando supera el umbral alto, lo cambia a un umbral bajo y viceversa) es una compuerta **[Schmitt-Trigger]**

    Una compuerta que tiene la posibilidad de presentar una señal de salida de alta impedancia es una compuerta **[De 3 estados]**

3. Indicar si la siguiente afirmación es verdadera o falsa:

    >La cifra AFC7h tiene paridad par.

    [] Verdadero
    
    **[X]** Falso

4. Emparejar las afirmaciones con las respuestas:

    Son dispositivos a los que les ingresa un código y se obtiene a su salida señales no codificadas **[Decodificadores]**

    Son dispositivos a los que les ingresa un código y se obtiene a su salida señales codificadas **[Conversores de código]**

    Son llaves rotativas controladas por un código binario que conecta una de varias entradas a una única salida **[Multiplexores]**

    Son dispositivos a los que les ingresan señales no codificadas y en su salida se obtienen señales codificadas **[Codificadores]**

    Son llaves rotativas controladas por un código binario que conecta una entrada con una de varias salidas **[Demultiplexores]**

5. Indicar qué son los atributos visibles al programador que tiene impacto directo en la ejecución de un programa

    [] Función
    
    [] Estructura
    
    **[X]** Arquitectura
    
    [] Organización

6. Indicar las funciones principales de un computador:

    **[X]** Procesar
    
    **[X]** Controlar
    
    [] Transmitir
    
    **[X]** Mover
    
    [] Multiplexar
    
    [] Codificar
    
    **[X]** Almacenar

7. Emparejar los ejemplos con su correspondiente clasificación de Flynn:

    CPU vectorial **[SIMD]**

    Sistemas aeronavegación **[MISD]**

    Sistemas distribuidos **[MIMD]**

    CPU común **[SISD]**

8. Indicar los elementos estructurales de un ordenador o computador:

    **[X]** Entrada/Salida
    
    [] Registros
    
    [] Unidad de control de registros y decodificadores
    
    **[X]** Buses
    
    **[X]** Memoria Principal
    
    [] Memoria de control
    
    [] Interconexión interna de la CPU
    
    [] Unidad de Control
    
    [] Unidad aritmético-lógica
    
    **[X]** CPU
    
    [] Lógica secuencial

9. Indicar la estructura interna de una CPU:

    [] Memoria de control
    
    **[X]** Interconexión interna de la CPU
    
    [] Lógica secuencial
    
    **[X]** Unidad aritmético lógica
    
    [] Entrada/Salida
    
    [] CPU
    
    [] Unidad de control de registros y decodificadores
    
    **[X]** Unidad de Control
    
    **[X]** Registros
    
    [] Memoria Principal
    
    [] Buses

10. Indicar la estructura interna de la Unidad de Control:

    [] Entrada/Salida

    [] Registros

    [] CPU

    [] Unidad aritmético lógica

    **[X]** Lógica secuencial

    [] Unidad de Control

    **[X]** Memoria de control

    **[X]** Unidad de control de registros y decodificadores

    [] Interconexión interna de la CPU

    [] Buses

    [] Memoria Principal

11. Elegir las opciones correctas:

    Las cifras binarias negativas se representan a partir de la cifra binaria positiva con su bit más significativo como bit de signo, luego permutando los unos por ceros y viceversa para finalmente sumar una unidad en la posición menos significativa **[Complemento a 2]**

    Las cifras binarias negativas se representan a partir de la cifra binaria positiva con su bit más significativo como bit de signo y luego permutando los unos por ceros y viceversa **[Complemento a 1]**

    Las cifras binarias negativas se representan con el bit más significativo como bit de signo y luego la magnitud absoluta en binario **[Signo y Magnitud]**

    Las cifras binarias positivas se representan con su bit más significativo en cero y luego la magnitud absoluta en binario **[Signo y Magnitud, Complemento a 1, Complemento a 2]**

12. ¿Qué sistema binario de cifras enteras con signo se utiliza para hacer los cálculos binarios en la ALU?

    **[X]** Complemento a 2

    [] Complemento a 1

    [] Binario entero sin signo

    [] Signo y Magnitud

13. Sea la cifra entera binaria representada mediante el convenio de Ca2: FDh, ¿cuál es su valor decimal?

    **[X]** -3d

    [] -125d

    [] +253d

    [] -253d

14. Indicar el rango de representación del sistema de numeración binaria de Complemento a 2:

    [] ${ -(2^{n-1} -1);+(2^{n-1}-1) }$

    [] ${ -(2^{n-1});+(2^{n-1}) }$

    [] ${ -(2^{n-1}-1);+(2^{n-1}) }$

    **[X]** ${ -(2^{n-1});+(2^{n-1}-1) }$

## Parcialito 3

1. ¿Con cuántos bits se puede representar la cifra -51d en Exceso 2 a la (n-1)?

    **[X]** 7 bits o más
    
    [] Únicamente 6 bits
    
    [] 6 bits o menos

2. ¿Qué sistemas de numeración binaria entera con signo de los vistos permite tener el siguiente rango de representación? Marcar todos los que correspondan.

    ${ -(2^{n-1});+(2^{n-1}-1) }$

    [] Complemento a 1
    
    [] Signo y Complemento
    
    [] Signo y Magnitud
    
    **[X]** Complemento a 2
    
    [] Exceso a 2
    
    **[X]** Exceso 2 a la (n-1)

3. Indicar las operaciones binarias enteras que darán overflow:

    [] SIN SIGNO: 011 + 001
    
    **[X]** SIN SIGNO: 101 + 011
    
    [] CON SIGNO: 111 + 111
    
    **[X]** CON SIGNO: 010 + 010

4. ¿Cuáles son las entradas a una celda sumadora completa de 1 bit que suma A y B?

    [] $A_0, B_0, Cy_0$
    
    **[X]** $A_0, B_0, Cy_{-1}$
    
    [] $A_0, B_0, Cy_1$
    
    [] $A_0, B_0, S_0$

5. Indicar las afirmaciones correctas para el sistema binario de números reales con signo:

    **[X]** La distancia entre dos combinaciones binarias consecutivas es 2 a la -m (siendo m la cantidad de dígitos fraccionarios).
    
    [] Con una cantidad fija de bits, a menor precisión, menor rango de representación.
    
    [] El rango de representación está dado por la cantidad de bits fraccionarios de la cifra.
    
    **[X]** Con una cantidad fija de bits, a mayor precisión, menor rango de representación.
    
    [] Sus cifras no poseen bit de signo.
    
    **[X]** Con una cantidad variable de bits puedo aumentar el rango de representación y la precisión en simultáneo.

6. Indicar cuál de las siguientes es la representación binaria de la cifra decimal +30,703125d:

    [] 011010,101101b
    
    [] 011111,101101b
    
    [] 011100,101011b
    
    [] 011110,101011b
    
    [] 111110,110101b
    
    [] 111110,101101b
    
    [] 101110,101110b
    
    **[X]** 011110,101101b

7. Indicar de qué manera obtengo menor error de representación:

    [] Truncando solamente
    
    [] Redondeando solamente
    
    [] Truncando y luego redondeando
    
    **[X]** Redondeando y luego truncando

8. Indicar las afirmaciones correctas:

    **[X]** El flag de acarreo CF (Carry Flag) es indicador de overflow para operaciones de números sin signo.
    
    **[X]** El flag de acarreo CF (Carry Flag) no se debe considerar como indicador de overflow para operaciones de números con signo.
    
    **[X]** Una suma de un binario positivo más uno negativo nunca resultará en overflow.
    
    [] Sumar dos binarios negativos siempre resultará en overflow.
    
    **[X]** La resta de dos binarios positivos nunca resultará en overflow.

9. Una multiplicación binaria es la sucesión de **[sumas]** y **[desplazamientos]**.
    Una división binaria es la sucesión de **[restas]** y **[desplazamientos]**.

10. Arrastrar los tipos de memorias según su jerarquía:

    - CPU
        - REGISTROS
        - CACHE
    - Placa
        - MEMORIA PPAL
    - Gabinete
        - SSD
        - HDD
        - CD/DVD
    - Exterior
        - CINTAS

11. Indicar las afirmaciones correctas respecto de los Flip-Flops:

    [] Para guardar un 0 de manera sincrónica debo colocar un 0 en Q y aplicar un pulso en CLK.
    
    **[X]** Para guardar un 1 de manera asincrónica debo colocar un 1 en SET y un 0 en CLR.
    
    [] Para guardar un 1 de manera sincrónica debo colocar un 1 en CLK y aplicar un pulso en D.
    
    [] Para que el dispositivo funcione de manera sincrónica debo colocar un 1 en SET y un 1 en CLR.
    
    **[X]** Para guardar un 0 de manera asincrónica debo colocar un 1 en CLR y un 0 en SET.
    
    [] Con la señal RESET se coloca el dispositivo en 0.
    
    **[X]** Para guardar un 1 de manera sincrónica debo colocar un 1 en D y aplicar un pulso en CLK.

## Parcialito 4

1. Sea un registro de 4 bits (b3, b2, b1, b0 siendo b3 el bit más significativo), cada uno de ellos con su correspondiente flip-flop (F-F3, F-F2, F-F1 y F-F0). El F-F3 tendrá las señales D3, Q3 y !Q3. Indicar cómo debe conectarse para convertirlo en un registro de desplazamiento a izquierda.

    **[X]** Entra el dato por D0. Se conectan Q0 a D1, Q1 a D2 y Q2 a D3. Sale el dato por Q3.
    
    [] Entra el dato por Q0. Se conectan D0 a Q1, D1 a Q2 y D2 a Q3. Sale el dato por D3.
    
    [] Entra el dato por Q3. Se conectan D3 a Q2, D2 a Q1 y D1 a Q0. Sale el dato por D0.
    
    [] Entra el dato por D3. Se conectan Q3 a D2, Q2 a D1 y Q1 a D0. Sale el dato por Q0.

2. Indicar las afirmaciones incorrectas:

    [] La señal !R/W es la que define si se habilitan los buffers 3-state conectados a las salidas Q o los conectados a las entradas D.
    
    [] Al habilitarse los buffers 3-state conectados a las salidas Q del registro, el dato está disponible en el bus sin necesidad de un pulso de CLK.
    
    [] Para seleccionar uno de los n registros disponibles, se debe decodificar el contenido del bus de direcciones.
    
    **[X]** Para poder leer un registro, el dato debe estar presente en el bus de datos con antelación.
    
    [] El pulso de la señal de clock es el evento que marcará el momento de la escritura de un dato en un registro.
    
    **[X]** Para leer o escribir un registro lo debo direccionar a través del bus de control.
    
    **[X]** La señal !R/W debe estar en 0 para poder escribir un registro.

3. ¿Por qué en un registro de n bits necesito n-1 pulsos para que su contenido que fue cargado en paralelo sea convertido a serie? (tener en cuenta que en la conversión paralelo-serie, los bits serie se extraen del flip-flop menos significativo)

    **[X]** Porque el primer dato serie ya está previamente cargado y presente en Q0.
    
    [] Porque al cargar el registro con SET y CLR, Q3 está listo para convertirse.
    
    [] Porque la salida serie D0 tiene el dato presente ante de los pulsos de CLK.
    
    [] Porque tanto para convertir paralelo-serie como serie-paralelo, se necesitan n-1 pulsos de CLK.

4. Completar las afirmaciones correctamente respecto de la Memoria Principal:

    La adaptación de niveles de señal entre los buses y la matriz de celdas de memoria se realiza a través de: **[Los transductores]**
    
    El acceso a cada una de las celdas de la matriz de memoria se hace a través de: **[El decodificador]**
    
    Las señales de lectura/escritura y el reloj (CLK), entre otras, las utilizan: **[La lógica de control]**
    
    Los bits de datos propiamente dichos se almacenarán en : **[La matriz de celdas de memoria]**
    
5. Indicar todas las afirmaciones correctas respecto de las memorias SRAM (RAM estáticas)

    [] Se utilizan en la memoria principal de los ordenadores.
    
    **[X]** Son volátiles.
    
    **[X]** Son las más rápidas.
    
    **[X]** Devuelven el dato en 1 ns o menos.
    
    [] Son las más baratas.
    
    [] Necesitan un puso de refresco para no perder los datos.
    
    **[X]** Están construidas con flip-flops.

6. Completar cada una de las afirmaciones:

    La memorias dinámicas para la memoria principal más avanzadas que en la actualidad se utilizan en nuestros ordenadores personales son las memorias: **[DDR]**
    
    Las primeras memorias dinámicas que pueden operarse mediante ráfagas de lectura y escritura son las memorias: **[SDRAM]**
    
    Las celdas de memoria de 1 bit construidas con transistores Fet o MosFET son: **[DRAM]**

7. Indicar para cada afirmación a qué tiempo corresponde:

    Desde que se realiza un pedido de lectura hasta que el mismo queda satisfecho. **[Access Time]**
    
    Tiempo que tarda la memoria en colocarse sobre una fila de un tablero. **[RAS]**
    
    Desde que se realiza un pedido hasta que se puede realizar el siguiente: **[Cycle Time]**
    
    Tiempo que tarda la memoria en desactivar un tablero: **[Precharge]**
    
    Tiempo que tarda la memoria en activar un tablero: **[Active]**
    
    Tiempo posterior a la escritura en memoria en donde el dato y la dirección deben estar presentes: **[Hold Time]**

    Tiempo que tarda la memoria en colocarse sobre una columna de un tablero: **[CAS]**
    
    Tiempo previo a la escritura en memoria en donde el dato y la dirección deben estar presentes antes que llegue la señal de escritura: **[Setup Time]**

8. Nuestro procesador de estudio utiliza el siguiente ordenamiento de bytes:

    [] Middle Endian.
    
    [] Ninguno de los aquí presentados.
    
    [] Big Endian.
    
    **[X]** Little Endian.

9. ¿Cuál de los métodos de intercalación de direcciones en los bancos de memoria es beneficioso para la implementación de memorias DDR?

    [] De acceso directo.
    
    **[X]** Alternativa.
    
    [] Aleatorio.
    
    [] Consecutivas.

10. Si mi bus de direcciones es de 10 bits y mi longitud de palabra es de 1 byte ¿Cuántos chips de 256 x 2 bits tendré que acomodar para armar el banco de memoria?

    [] 8.
    
    **[X]** 16.
    
    [] 18.
    
    [] 4.
    
    [] 2.
    
    [] 12.
    
    [] 24.
    
## Parcialito 5

1. Marcar las memorias especiales vistas:

    [] EDRAM
    
    [] DDR6
    
    **[X]** MRAM
    
    **[X]** XDR
    
    [] TDR

2. Indicar qué tipo de memoria aplica para cada caso:

    Construidas sencillamente con capacitores. Alta densidad de integración. Necesitan refresco. **[Dinámicas]**
    
    Construidas con flip-flops, y éstos con transistores. No necesita refresco. Consumen más energía. Más veloces. **[Estáticas]**
    
3. ¿Cuál es la memoria más rápida?

    [] DDR4
    
    [] DDR2
    
    [] DD3
    
    **[X]** DDR5 (próximamente)
    
    [] DDR6

4. Marcar las características de las memorias EEPROM:

    [] Se borra mediante luz ultravioleta.
    
    [] Se programa una sola vez.
    
    [] El fabricante coloca un diodo en cada celda de memoria, junto con un fusible en serie. De esta manera, en todas las celdas hay guardado un “cero”.
    
    [] Se graban los datos durante el proceso de fabricación y no se puede alterar.
    
    [] Se coloca un diodo en donde se quieren guardar “ceros”.
    
    **[X]** Se borran de a celda por celda con una tensión eléctrica de polarización invertida.
    
    **[X]** Las programa el usuario en forma eléctrica sin quemar un fusible.
    
    [] En donde se necesita guardar un “uno”, hay que quemar el fusible. Esto se realiza mediante un programa externo.

5. Indicar qué tipo de memoria se aplica a cada dispositivo

    Cintas magnéticas **[Secuencial]**
    
    Discos duros (HDD) **[Semi-aleatoria]**

    DDR **[Acceso aleatorio]**

6. Marcar las características de las memorias PROM:

    [] Se borran de a celda por celda con una tensión eléctrica de polarización invertida.
    
    **[X]** En donde se necesita guardar un “uno”, hay que quemar el fusible. Esto se realiza mediante un programa externo.
    
    [] Se borra mediante luz ultravioleta.
    
    [] Se graban los datos durante el proceso de fabricación y no se puede alterar.
    
    **[X]** El fabricante coloca un diodo en cada celda de memoria, junto con un fusible en serie. De esta manera, en todas las celdas hay guardado un “cero”.
    
    **[X]** Se programa una sola vez.
    
    [] Se coloca un diodo en donde se quieren guardar “ceros”.
    
    [] Las programa el usuario en forma eléctrica sin quemar un fusible.
    
7. Marcar las características de las memorias FLASH:

    **[X]** Son memorias del tipo EEPROM.
    
    [] Son volátiles.
    
    **[X]** Son de bajo consumo.
    
    **[X]** Utilizadas para fabricar PenDrives.
    
    **[X]** Se pueden escribir y borrar varias celdas simultáneamente.
    
    [] Son memorias del tipo EPROM.
    
    [] Utilizadas para fabricar los discos rígidos (HDD).

8. Marcar las características de las memorias EPROM:

    **[X]** Las programa el usuario en forma eléctrica sin quemas un fusible.
    
    [] En donde se necesita guardar un “uno”, hay que quemar el fusible. Esto se realiza mediante un programa externo.
    
    **[X]** Se borra mediante luz ultravioleta.
    
    [] Se graban los datos durante el proceso de fabricación y no se puede alterar.
    
    [] El fabricante coloca un diodo en cada celda de memoria, junto con un fusible en serie. De esta manera, en todas las celdas hay guardado un “cero”.
    
    [] Se programa una sola vez.
    
    [] Se coloca un diodo en donde se quieren guardar “ceros”.
    
9. Marcar las características de las memorias ROM:

    [] El fabricante coloca un diodo en cada celda de memoria, junto con un fusible en serie. De esta manera, en todas las celdas hay guardado un “cero”.
    
    [] Se borran de a celda por celda con una tensión eléctrica de polarización invertida.
    
    **[X]** Se graban los datos durante el proceso de fabricación y no se puede alterar.
    
    [] Se borra mediante luz ultravioleta.
    
    [] En donde se necesita guardar un “uno”, hay que quemar el fusible. Esto se realiza mediante un programa externo.
    
    [] Las programa el usuario en forma eléctrica.
    
    **[X]** Se coloca un diodo en donde se quieren guardar “ceros”.
    
    [] Se programa una sola vez.
       
10. Las memorias RAM son de acceso aleatorio, es decir, tardan un tiempo aleatorio distinto para acceder a cualquier posición de la memoria independiente del lugar en donde se encuentre.

    [] Verdadero
    
    **[X]** Falso

## Parcialito 6

1. Elija las opciones correctas para cada afirmación:

    La escritura a memoria (write-through) **[Actualiza la MP al mismo tiempo que la Caché]**

    El retrograbado (write-back) **[Utiliza el bit de validez (dirty bit) para actualizar la MP]**
    
2. ¿Cuál es la afirmación correcta?

    **[X]** La memoria virtual se divide en segmentos de tamaños diferentes. Estos se dividen en páginas de igual tamaño. Cada página se mueve a la memoria física y se la divide en bloques de longitud fija. Cada bloque se mueve a la memoria caché.
    
    [] La memoria caché se divide en bloques de tamaños diferentes. Estos se dividen en páginas de tamaño diferente también. Cada página se mueve a la memoria virtual y se la divide en segmentos de longitud fija. Cada segmento se mueve a la memoria física.
    
    [] La memoria física se divide en segmentos de tamaños diferentes. Estos se dividen en bloques de igual tamaño. Cada bloque se mueve a la memoria virtual y se los divide en segmentos de longitud fija. Cada segmento se mueve a la memoria caché.
    
    [] La memoria virtual se divide en páginas de tamaños fijo. Estas se dividen en segmentos de igual tamaño. Cada segmento se mueve a la memoria caché y se la divide en bloques de longitud variable. Cada página se mueve a la memoria física.

3. Acomode los textos sobre la imagen

    Background image for dragging markers onto
    
    CPU-Core

    ↕ 

    Caché L1 Data ↔ Caché L1 Code

    ↕ 

    Caché L2

    ↕ 

    Puente norte ↔ Memoria principal

    ↕ 

    Caché L3

4. Indicar las afirmaciones correctas:

    **[X]** La organización asociativa de Caché indica que cualquier bloque puede acomodarse en cualquier renglón de Caché.
    
    **[X]** En Caché, el offset puede variar entre 0 y la la longitud del bloque menos 1.
    
    **[X]** La cantidad de bloques en la Memoria Principal es su capacidad dividido "b", la longitud del bloque.
    
    [] Las tablas de la memoria Caché pueden tener cualquier cantidad de renglones, de manera indistinta.
    
    [] En la organización asociativa de Caché, la etiqueta resuelva el problema del bloque presente en el renglón de Caché.
    
    **[X]** En la organización de Mapeo Directo no se necesita buscar el número de bloque en todos los renglones de la memoria Caché.
    
    [] La Memoria Principal se divide en bloques de cualquier longitud "b".
    
    **[X]** Para mejorar la performance de las memorias Caché organizadas de manera Asociativa se les puede adicionar una memoria asociativa para persistir las últimas traducciones realizadas.

5. Indicar qué métodos se pueden utilizar para reemplazar bloques de la memoria caché 

    [] MRU (Mas recientemente usado).
    
    [] LILO (Último que entra primero que sale).
    
    **[X]** FIFO (primero que entra primero que sale). Correct
    
    [] ALI (Siempre el último ingresado).
    
    [] FIXED (Siempre el mismo renglón).
    
    **[X]** LRU (Menos recientemente usado). Correct
    
    **[X]** RANDOM (aleatorio).
    
6. Se tienen los siguientes datos para un ordenador con memoria caché Asociativa:
    Dirección de MP solicitada por la CPU = CC9h
    Cada posición de MP = 8 bits = 1 byte
    B = 64 palabras
    QR = 16 renglones

    Indicar las afirmaciones correctas:
    
    [] #bloque = 59
    Offset = 1
    MP = 2048 posiciones Incorrect
    
    [] #bloque = 51
    Offset = 9
    MP = 2048 posiciones
    
    **[X]** #bloque = 51
    Offset = 9
    MP = 4096 posiciones
    
    [] #bloque = 59
    Offset = 1
    MP = 4096 posiciones
    
7. Se tienen los siguientes datos para un ordenador con memoria caché de Mapeo Directo:
    Dirección de MP solicitada por la CPU = 047Fh
    Palabra de la memoria principal = 4 nibbles
    Bloque = 256 palabras
    Cantidad de renglones = 32 renglones

    Seleccionar las respuestas correctas:

    **[X]** El bus de address es de 16 bits.
    
    **[X]** El address solicitado estará en el renglón 4.
    
    [] La memoria caché es de 256 Kbytes.
    
    [] El offset es 8.
    
    **[X]** La MP es de 128K bytes.
    
    **[X]** El offset es 127.
    
    [] El bus de address es de 20 bits.
    
    **[X]** La memoria caché es de 16 Kbytes.
    
    [] El address solicitado estará en el renglón 0.
    
    [] La MP es de 32K bytes
    
8. La TLB es una memoria direccionable que almacena las últimas p traducciones

    [] Verdadero.
    
    **[X]** Falso.

9. Completar con las opciones correctas para un sistema con memoria Caché y Virtual:

    Si se busca un bloque en la memoria chaché y si se encuentra, estamos en presencia de un **[Hit]**
    
    Si se busca una página en la memoria principal y no se encuentra, estamos en presencia de un **[Page fault]**

    Si se busca un bloque en la memoria chaché y no se encuentra, estamos en presencia de un **[Miss]**

    Si se busca una página en la memoria principal y si se encuentra, estamos en presencia de un **[Page hit]**

10. El propósito de incorporar la memoria caché es incrementar la performance del sistema CPU <--> Entrada / Salida. Es una pequeña porción de memoria de alta velocidad.

    [] Verdadero.
    
    **[X]** Falso.

## Parcialito 7

1. Marcar la afirmación correcta:

    **[X]** Los programas en assembler están compuestos por instrucciones y cada una de ellas se corresponden a un microprograma que a su vez está compuesto por microinstrucciones.
    
    [] Los programas en assembler están compuestos por microinstrucciones y cada una de ellas se corresponden a un microprograma que a su vez está compuesto por instrucciones.
    
    [] Los microprogramas en assembler están compuestos por instrucciones y cada una de ellas se corresponde con un programa que a su vez está compuesto por microinstrucciones.
    
    [] Los programas en assembler están compuestos por instrucciones y cada una de ellas se corresponde a una microinstrucción que a su vez está compuesta por microprogramas.

2. Marcar la afirmación correcta para el secuenciamiento implícito de microinstrucciones en la Memoria de Control:

    [] Las microinstrucciones se encentran en cualquier dirección en la Memoria de Control.
    
    [] Existe una microinstrucción específica para indicar que no hay próxima microinstrucción a ejecutar.
    
    **[X]** Las microinstrucciones se encuentran ordenadas secuencialmente.
    
    **[X]** La última microinstrucción posee un bit indicando el fin del microprograma.
    
    [] La microinstrucción en curso posee la ubicación de la próxima microinstrucción.

3. Indicar las unidades estructurales de la Unidad de Control

    [] Control de multiplexores e interconexión
    
    **[X]** Memoria de Control Correct
    
    **[X]** Unidad de control de registros y decodificadores Correct
    
    [] Memoria Principal.
    
    [] Lógica combinacional.
    
    **[X]** Lógica secuencial.
    
    [] Registros.
    
    [] Bus interno.

4. Es el conjunto de instrucciones disponible para el programador. Son códigos binarios que tienen una asociación a un lenguaje de alto nivel denominado assembler (o ensamblador):

    [] Verdadero.
    
    **[X]** Falso.
    
5. Indicar la afirmación correcta:

    **[X]** Las instrucciones comienzan con un código denominado Operación o Código de operación.
    
    **[X]** La longitud de las instrucciones de nuestro procesador de estudio es variable.
    
    [] Las instrucciones comienzan con una combinación de objetos o parámetros y finalizan con un código llamado Operación o Código de Operación.
    
    [] Todas las instrucciones ocupan la misma cantidad de bytes en nuestro procesador de estudio.

## Parcialito 8

1. Identificar la solución para cada problema de los pipelines:

    Los problemas de datos se resuelven con: **[Forwarding]**
    
    Los problemas de control se resuelven con: **[Predictor de saltos]**
    
    Los problemas de estructura se resuelven con: **[La incorporación de unidades adicionales]**
    
2. Seleccionar la afirmación correcta:

    **[X]** En la segmentación de instrucciones, cada etapa de la cadena está especializada en una tarea específica y lleva a cabo siempre la misma actividad.
    
    [] En la segmentación de actividades, cada instrucción de la cadena es específica y lleva a cabo siempre la misma tarea dentro de la actividad.
    
    [] En la segmentación de instrucciones, cada segmento de la instrucción es específico y está encadenado con la misma actividad.
    
3. La profundidad de un pipeline depende ...

    [] De la organización del caché L1, si es un solo espacio o dos espacios, uno para datos y otro para instrucciones.
    
    [] De la cantidad de núcleos que posea el procesador.
    
    [] De la necesidad de buscar los operandos o no en la tercera etapa.
    
    **[X]** La cantidad de etapas o segmentos de la unidad de ejecución de instrucciones.
    
    [] De la cantidad de instrucciones del SET

4. Marcar las afirmaciones correctas respecto de los procesadores RISC

    [] Cada instrucción se ejecuta en varios ciclos de máquina.
    
    **[X]** Tiene un único formato de instrucción.
    
    **[X]** Se basan en el modelo de Harvard.
    
    [] Tiene control microprogramado.
    
    [] Posee mucha cantidad de modos de direccionamiento.
    
    **[X]** Posee pocas instrucciones en lenguaje de máquina.
    
    **[X]** Sus registros son de propósito general.
    
    [] LOAD y STORE son las instrucciones para ejecutar los cálculos.

5. Armar el ciclo de instrucción de nuestro procesador visto:

    Etapa 1 --> **[Instruction Fetch]**

    Etapa 2 --> **[Instruction Decode]**

    Etapa 3 --> **[Operand Fetch]**

    Etapa 4 --> **[Execution]**

6. Los problemas en los pipelines identificados como RAW, WAR y WAW podemos englobarlos en problemas de.... 

    [] Estructura.

    [] Superposición.

    **[X]** Datos.

    [] Salto.

    [] Control.

7. Las tablas de reservas se utilizan para:

    [] Para predecir el vaciamiento del pipeline en el caso de la predicción no se cumpla.
    
    **[X]** Identificar la ocupación del pipeline de instrucciones y permitir su paralelización.

    [] Ninguna de las afirmaciones es la correcta.
    
    [] Para evitar los problemas de datos en los pipelines y de estructura.

8. Estas instrucciones, ¿qué problema de datos tienen?

    i1.R2 = R1 + R3

    i2.R3 = R4 + R7

    [] RAW.
    
    [] WAW.
    
    **[X]** WAR.
    
    [] RAR.

9. Nuestro procesador de estudio se basa en la arquitectura:

    [] PIC.
    
    [] RISC.
    
    [] LOAD-STORE.
    
    [] Harvard.
    
    [] MIPS.
    
    **[X]** CISC.
    
    [] MISD.

10. Si decimos que un predictor de saltos basará su comportamiento en la historia pasada de ejecución, diremos que es un predictor:

    [] Next line.
    
    [] Local.
    
    [] Bimodal.
    
    [] Estático.
    
    [] Combinado.
    
    **[X]** Dinámico.