 路相關的電磁相容規範[8]。 
積體電路電磁干擾的問題，除了經由量測結果進行分析外，若能在積體電路製造
生產前，就可預先估算電磁干擾的程度，甚至在設計上能先行改善部份電磁干擾，將
可提升積體電路特性，並降低其解決電磁干擾的成本。因此，積體電路電磁相容模型
的建立也受到重視，已有不少方法被發展與研究，用以模擬積體電路的電磁行為
[9]-[14]。IBIS（input/output buffer information specification）模型是根據積體電路介面
的訊息資料，來建立輸入/輸出緩衝器特性的一種格式，並且已被使用為描述積體電路
到印刷電路板的一種標準。IEC 也提出一種考慮積體電路內部動作，相對簡單且精確
的積體電路電磁模型標準，稱為 ICEM（integrated circuit electromagnetic model）。JEITA
（Japan electronic and information technology industrial association）也發展一種可以模擬
訊號、電源、及傳導性電磁放射的模型標準，稱為 IMIC（I/O interface model for integrated 
circuits）模型。LECCS（linear equivalent circuit and current sources）模型是一種可以快
速模擬數位元件與印刷電路板電磁干擾與電磁耐受的巨觀電磁相容，也被提出及發展。 
積體電路的電磁相容問題，除了發展積體電路的電磁模型，如何針對積體電路降
低其電磁干擾與提高其電磁耐受，更是實際且必需的要務。一般常見採用電磁屏蔽
（electromagnetic shielding）的技術，可防止電子元件輻射出電磁場，也可阻擋外部的
電磁場耦合至電子元件內。也經常看到設計一些電磁干擾或雜訊濾波網路，如：去耦
電容、類 LC 濾波器、或π型濾波器等，可讓干擾源與積體電路、電子元件之間產生去
耦、旁路、或吸收干擾雜訊等作用。甚至也有研究針對電路結構去設計能夠提高抗電
磁耐受的電路，以期能直接從積體電路內部的設計來解決或降低電磁干擾的問題
[15]-[17]。 
由上述可知電磁相容的量測、模型化、與解決技術等課題，在積體電路設計中是
相當重要的一部份。在光纖通訊系統中，光發射與光接收的模組多已積體化，其訊號
操作頻率更可高達 GHz 以上，比起一些無線射頻通訊系統的操作頻率更高；而且在光
收發器中，光發射與光接收被整合在一起，兩者傳送的信號間可能還會有串音的電磁
干擾存在。因此，光發射器與光接收器電路的電磁相容問題顯得非常重要，是有必要
去深入探討的課題。 
 
三、研究方法 
本期計畫延續前一年工作，前一年已進行光接收器電磁相容的量測實驗，而本期
計畫的重點在進行光收發模組電磁相容的量測實驗。本期計畫我們也自行設計相關光
發射與光接收積體電路，並提升電路的操作速度，以及有良好電磁相容特性。以下就
本計畫進行的量測實驗、積體電路設計，做更詳細的說明。 
在目前的商用的光發射與接收器，常使用金屬外殼的屏蔽封裝，因此我們認為其
輻射性電磁干擾的問題相對不顯著，所以我們考慮從傳導性電磁干擾方面進行量測實
驗，並採用 IEC 61967-4 標準的 1Ω/150Ω直接耦合法，來量測傳導性電磁放射。而電
磁耐受的量測，我們也以傳導性的電磁干擾來進行，採用 IEC 62132-4 標準的直接射頻
功率注入法來進行量測實驗。 
當光訊號發射時，需要從電源提供電流給雷射二極體，而供給的電流會跟隨著資
料輸入端的訊號變化，所以電源端與接地端會產生與資料訊號相關的射頻干擾信號。
而當光訊號接收時，除了在資料輸出端有響應輸出外，相關的放大器電路為了放大光
二極體的光電流信號，需要從電源供給能量，所以電源端與接地端也會產生與入射光
信號相關的射頻干擾信號。在光收發模組中，電源端與接地端可能受到發射或接收資
 TR1-Data out 
TR2-Vcc 
TR2-Data out 
TR1-Data out 
TR2-GND 
TR2-Data out 
 
除了進行光收發模組產品的電磁相容量測，我們也自行設計的光發射與光接收相
關積體電路，自行設計的電路可以更清楚掌握電磁干擾在積體電路中的行為，將更容
易找出相對應降低電磁干擾的解決技術。 
 
四、結論與討論 
    本計畫之研究成果內容與原計畫規劃相符，茲將部份重要成果分述於後： 
(一)光收發模組電磁相容實驗 
我們使用Optoway公司所生產的SPB-9705G及SPB-9605G光收發模組進行實
驗，SPB-9705G為1550nm發射、1310nm接收、操作速率為2.5Gb/s的光收發模組，
SPB-9605G為1310nm發射、1550nm接收、操作速率為2.5Gb/s的光收發模組，利用
這兩個模組來組成光纖傳輸架構。在此光纖傳輸架構下，如圖一進行電磁干擾實
驗，並完成表一各種干擾情況的量測。 
圖二為在無干擾的情況下的傳輸頻率響應圖，圖二(a)為波長1550nm的光傳
輸，調變訊號加入SPB-9705光發射模組，由SPB-9605光接收模組量測輸出響應，
由圖可看出響應較佳約在1GHz~2GHz，適用於2.5Gb/s訊號傳輸；圖二(b)為波長
1310nm的光傳輸，調變訊號加入SPB-9605光發射模組，由SPB-9705光接收模組量
測輸出響應，也適用於2.5Gb/s訊號傳輸。 
此外，當調變訊號加入SPB-9705光發射模組，理論上應該只在SPB-9605光接
收模組能測得輸出，但我們也量測SPB-9705的光接收模組輸出，在較低頻與較高
頻處也有響應，如圖三(a)，顯示輸入調變訊號會干擾同模組的輸出訊號；圖三(b)
為SPB-9605模組的輸入干擾同模組輸出的頻率響應。據此可知，在同一光收發模
組中，發射與接收模組之間會互有干擾，以本計畫案例，雖然在正常頻寬內干擾
很低，但在較低頻與較高頻確有干擾輸出，可預知在較低與較高速率傳輸時訊號
品質將會較差。因此，同一模組內光發射與接收電路需有良好的訊號隔離設計。 
 
     
(a)                                    (b) 
圖二  (a)波長1550nm的光發射接收之頻率響應，(b)波長1310nm的光發射接收之頻率響應 
 
      
(a)                                    (b) 
圖五  干擾源在SPB-9705模組接地端，(a)SPB-9705模組資料輸出端的響應，(b)SPB-9605
模組資料輸出端的響應 
 
我們將干擾源加在SPB-9605模組電源端，圖六(a)為SPB-9605模組資料輸出端
的干擾響應，圖六(b)為SPB-9705模組資料輸出端的干擾響應。將干擾源加在
SPB-9605模組接地端，圖七(a)為SPB-9605模組資料輸出端的干擾響應，圖七(b)
為SPB-9705模組資料輸出端的干擾響應。圖六、圖七的結果與圖四、圖五的結果
有些類似，只是光傳輸波長不同。不過，在SPB-9705模組資料輸出端的干擾響應，
干擾由電源端加入，在頻率1.25GHz的響應最強，與圖二(b)的響應差異較大；但
干擾從接地端加入，則與圖二(b)的響應非常相似，顯示SPB-9605模組的接地端與
資料輸入端有近似的頻率響應。根據各種不同干擾狀況的量測，將有助於了解傳
導電磁干擾的路徑與干擾響應的變化，也有助於光收發模組電路的等效電磁模型
之建立。 
 
     
(a)                                   (b) 
圖六  干擾源在SPB-9605模組電源端，(a)SPB-9605模組資料輸出端的響應，(b)SPB-9705
模組資料輸出端的響應 
 
    
(a)                                     (b) 
圖八  5Gb/s 光接收器類比前端電路 (a)電路佈局圖 (b)轉阻頻率響應 
 
  
Laser Diode Driver
VIN Voltage (V)
-3 -2 -1 0 1 2 3
IM
O
D
 C
ur
re
nt
 (m
A
)
0
5
10
15
20
25
VMOD = -2V
VMOD = -2.35V
 
Automatic Power Control
IPD Current (mA)
0.0 0.2 0.4 0.6 0.8 1.0
IB
IA
S C
ur
re
nt
 (m
A
)
0
2
4
6
8
10
12
14
16
VBIAS = -3V
VBIAS =  0V
 
(a)                        (b)                           (c) 
圖九  2.5Gb/s 雷射二體驅動電路，(a)電路架構圖，(b)偏壓電流特性，(c)調變電流特性 
 
3.電壓控制振盪器積體電路設計 
電壓控制振盪器是時脈與資料回復器的關鍵性元件，所以我們使用台積電
0.35μm 互補式金氧半製程，設計環型電壓控制振盪器。環型振盪器採用重疊式
多重迴路架構，可改善延遲單元多級串接導致振盪頻率變低的情況，此電路架
構已於計畫第一年申請台灣發明專利（申請號：098133471）。本期計畫，在延
遲單元設計兩個電壓控制端，使振盪器電路具有頻率粗細調整之功能。此環型
電壓控制振盪器之電源供應為 3.3V；頻率調諧範圍可在 1.23~2.51GHz；低於
1.25GHz 時，在 600KHz 偏移下之相位雜訊最低約為-100dBc/Hz。環型電壓控制
振盪器電路佈局、振盪信號頻譜及振盪頻率變化特性，如圖十。 
 
本計畫執行期間，相關研究成果陸續整理中，已有 4 篇研討會論文發表，如下，尚有
部份成果需再進一步驗證與彙整，將準備撰寫成期刊論文投稿。 
z T.-Y. Jou, J.-J. Jou*, and T.-T. Shih, “Design of a 5-Gbps optical receiver analog front-end 
for high-definition multimedia interface,” in Ming Chuan University 2011 International 
Academic Conference, Taoyuan, Taiwan, R.O.C., B1-6, 2011. 
z S.-L. Yang, J.-J. Jou*, and T.-T. Shih, “Design of transimpendance amplifier and limiting 
amplifier in a 5-Gbps one-chip optical receiver,” in 2011 Conference on Electronic 
 of parasitic emission in deep submicron CMOS,” IEEE Trans. Electromagn. Compat., vol. 
47, pp. 382-387, 2005. 
[10] A. Alaeldine, R. Perdriau, M. Ramdani, J.-L. Levant, and M. Drissi, “A direct power 
injection model for immunity prediction in integrated circuits,” IEEE Trans. Electromagn. 
Compat., vol. 50, pp. 52-62, 2008. 
[11] A. K. Varma, M. Steer, and P. D. Franzon, “Improving behavioral I/O buffer modeling 
based on IBIS,” IEEE Trans. Advan. Packaging, vol. 31, pp. 711-721, 2008. 
[12] P. Pulici, A. Girardi, G. P. Vanalli, R. Izzi, G. Bernardi, G. Ripamonti, A. Strollo, and G. 
Campardo, “A modified IBIS model aimed at signal integrity analysis of systems in 
package,” IEEE Trans. Circuits & Systems-I, vol. 55, pp. 1921-1928, 2008. 
[13] J.-L. Levant, M. Ramdani, R. Perdriau, M. Drissi, “EMC assessment at chip and PCB level: 
uase of the ICEM model for jitter analysis in an integrated PLL,” IEEE Trans. Electromagn. 
Compat., vol. 49, pp. 182-191, 2007. 
[14] C. Labussiere-Dorgan, S. Bendhia, E. Sicardm, J. Tao, H. J. Quaresma, C. Lochot, and B. 
Vrignon, “Modeling the electromagnetic emission of a microcontroller using a single 
model,” IEEE Trans. Electromagn. Compat., vol. 50, pp. 22-34, 2008. 
[15] J.-M. Redoute and M. Steyaert, “Improved EMI filtering current mirror structure requiring 
reduced capacitance,” Electron. Lett., vol. 42, pp. 560-561, 2006. 
[16] J.-M. Redoute and M. Steyaert, “EMI resisting CMOS differential pair structure,” Electron. 
Lett., vol. 42, pp. 1217-1218, 2006. 
[17] J.-M. Redoute, M. Steyaert, “An EMI resisting LIN driver in 0.35-micron high-voltage 
CMOS,” IEEE J. Solid-State Circuits, vol. 42, pp. 1574-1582, 2007. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：周肇基 計畫編號：99-2221-E-151-020- 
計畫名稱：光纖通訊系統發射與接收器中積體電路之電磁相容研究(II) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備註（質化說明：
如 數 個 計 畫 共 同
成果、成果列為該
期 刊 之 封 面 故
事...等） 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 4 2 200% 
篇 
 
論文著作 
專書 1 0 100%  
非計畫原先規劃之成
果 . J.-J. Jou*, 
C.-K. Liu, 
Equivalent circuit 
models for Optical 
Amplifier, In: 
Advances in Optical 
Amplifiers, 
InTech, ISBN: 
978-953-307-186-2, 
Ch. 15, pp. 
327-348, Feb. 2011.
申請中件數 1 1 100%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 4 3 133%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 0 1 0%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
