// =============================================================
// simd_accel.v -- Stub del acelerador SIMD (Verilog-2005)
// Se implementará en las Fases 5-6.
// =============================================================
module simd_accel (
    input wire clk,
    input wire reset
);

    // Lógica del acelerador SIMD se agregará más adelante.

endmodule
