// Generated by CIRCT firtool-1.74.0
module strdiedLSNumOfUopTable(
  input  [4:0] src,
  output [3:0] out
);

  wire [4:0] out_invInputs = ~src;
  assign out =
    {|{&{src[0], src[1], src[2], out_invInputs[3], out_invInputs[4]},
       &{src[0], src[1], out_invInputs[2], src[3], out_invInputs[4]},
       &{src[0], out_invInputs[1], out_invInputs[2], out_invInputs[3], src[4]},
       &{out_invInputs[0], out_invInputs[1], out_invInputs[2], src[3], src[4]}},
     |{&{src[0], src[1], out_invInputs[2], out_invInputs[3], out_invInputs[4]},
       &{out_invInputs[0], src[2], out_invInputs[3], out_invInputs[4]},
       &{out_invInputs[1], src[2], out_invInputs[3], out_invInputs[4]},
       &{src[0], out_invInputs[1], out_invInputs[2], src[3], out_invInputs[4]},
       &{out_invInputs[0], src[1], out_invInputs[2], src[3], out_invInputs[4]},
       &{out_invInputs[0], out_invInputs[1], out_invInputs[2], out_invInputs[3], src[4]}},
     |{&{src[0], out_invInputs[1], out_invInputs[3], out_invInputs[4]},
       &{out_invInputs[0], src[1], out_invInputs[3], out_invInputs[4]},
       &{out_invInputs[0], out_invInputs[2], src[3], out_invInputs[4]}},
     &{out_invInputs[0], out_invInputs[3], out_invInputs[4]}};
endmodule

