
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a>`<q-i>include</q-w> <q-l>"data_defs.v"</q-l>
<a name="2"><q-n>     2  </q-n></a><q-w>module</q-w> Execute_test_top;
<a name="3"><q-n>     3  </q-n></a>	<q-w>parameter</q-w> simulation_cycle = `CLK_PERIOD; <q-m>//= 10</q-m>
<a name="4"><q-n>     4  </q-n></a>
<a name="5"><q-n>     5  </q-n></a>	<q-w>reg</q-w>  SysClock;
<a name="6"><q-n>     6  </q-n></a>	
<a name="7"><q-n>     7  </q-n></a>	Execute_io top_io(SysClock); 	
<a name="8"><q-n>     8  </q-n></a>	DUT_probe_if DUT_probe(
<a name="9"><q-n>     9  </q-n></a>		.aluin1(dut.aluin1),
<a name="10"><q-n>     10  </q-n></a>		.aluin2(dut.aluin2), 
<a name="11"><q-n>     11  </q-n></a>		.opselect(dut.opselect),
<a name="12"><q-n>     12  </q-n></a>		.operation(dut.operation),
<a name="13"><q-n>     13  </q-n></a>		.shift_number(dut.shift_number),
<a name="14"><q-n>     14  </q-n></a>		.enable_shift(dut.enable_shift), 
<a name="15"><q-n>     15  </q-n></a>		.enable_arith(dut.enable_arith)		
<a name="16"><q-n>     16  </q-n></a>		);
<a name="17"><q-n>     17  </q-n></a>	
<a name="18"><q-n>     18  </q-n></a>	Execute_test test(top_io, DUT_probe);   	
<a name="19"><q-n>     19  </q-n></a>	
<a name="20"><q-n>     20  </q-n></a>	Top dut(					
<a name="21"><q-n>     21  </q-n></a>		.clock	(top_io.clock), 
<a name="22"><q-n>     22  </q-n></a>		.enable_ex	(top_io.enable_ex),
<a name="23"><q-n>     23  </q-n></a>		.reset	(top_io.reset), 
<a name="24"><q-n>     24  </q-n></a>		.src1(top_io.src1),   
<a name="25"><q-n>     25  </q-n></a>		.src2(top_io.src2),
<a name="26"><q-n>     26  </q-n></a>	   	.imm	(top_io.imm),
<a name="27"><q-n>     27  </q-n></a>		.control_in	(top_io.control_in),
<a name="28"><q-n>     28  </q-n></a>		.mem_data_read_in	(top_io.mem_data_read_in), 
<a name="29"><q-n>     29  </q-n></a>		.mem_data_write_out	(top_io.mem_data_write_out),
<a name="30"><q-n>     30  </q-n></a>		.mem_write_en	(top_io.mem_write_en),
<a name="31"><q-n>     31  </q-n></a>		.aluout	(top_io.aluout),
<a name="32"><q-n>     32  </q-n></a>		.carry	(top_io.carry)
<a name="33"><q-n>     33  </q-n></a>	);
<a name="34"><q-n>     34  </q-n></a>	
<a name="35"><q-n>     35  </q-n></a>	
<a name="36"><q-n>     36  </q-n></a>	<q-w>initial</q-w> 
<a name="37"><q-n>     37  </q-n></a>	<q-w>begin</q-w>
<a name="38"><q-n>     38  </q-n></a>		SysClock = 0;
<a name="39"><q-n>     39  </q-n></a>		<q-w>forever</q-w> 
<a name="40"><q-n>     40  </q-n></a>		<q-w>begin</q-w>
<a name="41"><q-n>     41  </q-n></a>			#(simulation_cycle/2)
<a name="42"><q-n>     42  </q-n></a>			SysClock = ~SysClock;
<a name="43"><q-n>     43  </q-n></a>		<q-w>end</q-w>
<a name="44"><q-n>     44  </q-n></a>	<q-w>end</q-w>
<a name="45"><q-n>     45  </q-n></a><q-w>endmodule</q-w>
</pre>
</tt>

  
</body>
</html>
