一种 多核 8051 处理器 SOC 的 封装 结构 本 实用新型 涉及 芯片 封装 领域 ， 尤其 涉及 多核 8051 处理器 SOC 芯片 的 封装 结构 。 为 解决 因 单个 8051 芯片 管脚 数量 的 有限性 导致 单片机 功能 无法 实现 多元化 ， 以及 多个 8051 芯片 封装 时 体积 过大 ， PCB 走线 混乱 ， 本 实用新型 提供 基于 多核 8051 的 处理器 的 基础 上 ， 把 多 核 8051 的 不同 CPU 管脚 分别 封装 在 相对 独立 的 区域 ， 共用 的 管脚 封装 在 相对 独立 的 CPU 交汇 之间 。 本 实用新型 包括 多核 8051 单片机 的 CPU0 以及 CPU1 、 串口 UART 、 普通 8 位 IO 、 电源接口 。 多核 8051 单片机 SOC 集成 CPU0 以及 CPU1 两个 CPU ， 两个 CPU 具有 相对 独立 功能 的 管脚 以及 复用 的 电源 和 下载 仿真 接口 ， 并 通过 小型 TQFP128 封装 把 多 核 8051 单片机 给 封装 在 一起 。 这样 有利于 多核 8051 处理器 SOC 在 PCB 上 的 布线 以及 在 不同 应用 场景 中 充分发挥 出多核 8051 单片机 的 优异 性能 。 
