# 第八章 函数和任务
任务用于取代普通的verilog代码，其中可以包含延迟，时序，事件等语法结构，并且可以具有多个输出变量。
函数用于替代纯组合逻辑的代码，在仿真时刻0开始执行， 只能有一个输出，函数一般用于各类转换和常用计算
可以在函数和任务中声明局部变量，如寄存器，时间，整数，实数和事件，但是不能声明线网类型的变量。在函数和任务中只能使用行为级语句，但是不能包含initial和always语句。
模块的端口用来和外部信号相连接，而任务的输入/输出变量则用来向任务中传入或从任务中传出变量
任务在本质上是静态的，任务中所有声明项的地址空间是静态分配的，同时并发执行的多个任务共享这些存储区。因此
在task后面automatic关键字，使任务成为可重如的，这样声明的任务称为** 自动任务 **

** 函数 ** 
当函数声明的时候，在verilog的内部隐含地声明了一个函数标识符的寄存器类型变量，函数输出值得结果将通过这个寄存器类型变量被传递回来
** verilog中的函数是不能递归调用的 ** 在函数声明时使用automatic，那么该函数成为自动的或者可递归的。既仿真器为每一次调用函数动态地分配新的地址空间,每个函数对各自的地址空间进行操作。因此** 自动函数中声明的变量不能通过层次名进行访问，而自动函数本身可以通过层次名进行调用**
 ## 常量函数
 实际上是带有某些限制的函数，这种函数能够引用复杂的值，因此可以用来替代常量
 ** 带符号的函数 ** 返回值可以作为带符号数进行运算


