FPGA_projekt.sim/
*.log
*.jou
